JP2016085296A - 表示装置、画素回路、および制御方法 - Google Patents

Abstract

【課題】閾値電圧補償能力の向上を図ることが可能な、表示装置、画素回路、および制御方法を提供する。【解決手段】発光素子と駆動トランジスタとを含む画素回路をマトリクス状に有し、供給される表示データに基づく画像を表示する表示部を備え、画素回路は、表示データ保持容量を有し、表示データ保持容量に保持される表示データを更新する表示データ更新回路と、閾値電圧保持容量を有し、駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、表示データ保持容量および閾値電圧保持容量と接続されるスイッチトランジスタとを備え、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ保持容量と閾値電圧保持容量とは電気的に切断され、発光素子が発光する場合には、表示データ保持容量と閾値電圧保持容量とは電気的に接続される、表示装置が提供される。【選択図】図１

Description

本発明は、表示装置、画素回路、および制御方法に関する。

有機ＥＬ素子（organic Electro Luminescence element）などの電流が流れることにより発光する発光素子と、発光素子に流れる電流を制御する駆動トランジスタ（transistor）とを含む画素回路を有するアクティブマトリクス型（active matrix）の表示装置では、画素回路にそれぞれ含まれる駆動トランジスタの特性のばらつきによって発光素子に流れる電流が異なることが生じうる。ここで、上記特性のばらつきの主要因は、駆動トランジスタの閾値電圧（以下、「ＶＴＨ」や単に「閾値電圧」と示す場合がある。）のばらつきである。上記のような発光素子に流れる電流が異なることが生じた場合には、輝度ムラとなって画質劣化の要因となる。

このような中、上記のような特性のばらつきを画素回路の内部で補償する技術、すなわち画素回路の内部でＶＴＨ補償を行う技術が開発されている。１水平期間（１Ｈ）でＶＴＨ補償と表示データ（data）の更新とを行う技術としては、例えば、下記の特許文献１に記載の技術や特許文献２に記載の技術が挙げられる。

特開２０１０−１４５５７９号公報 特開２０１０−１９１４５４号公報

例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる場合、画素回路では、第１容量と第２容量を使用して閾値電圧が検出され、その後に第１容量と第２容量に容量結合により表示データの更新が行われる。また、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる場合には、１水平期間（１Ｈ）においてＶＴＨ補償と表示データ更新とが行われる。

しかしながら、解像度が上がると水平期間は短くなるため、解像度が上がる程、ＶＴＨ補償にかけられる時間は短くなる。そのため、例えば特許文献１に記載の技術や特許文献２に記載の技術などの既存の技術が用いられる場合には、解像度が上がる程、ＶＴＨ補償能力が低下する。また、ＶＴＨ補償能力が低下した場合には、閾値電圧を十分に補償することができないことから、各画素回路の発光素子に流れる電流のばらつきが発生し、その結果、輝度ムラによる画質劣化が発生する。

本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることが可能な、新規かつ改良された表示装置、画素回路、および制御方法を提供することにある。

上記目的を達成するために、本発明の一の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続される第１スイッチトランジスタと、を備え、上記表示データの更新が行われる場合、および上記駆動トランジスタの閾値電圧の補償が行われる場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に切断され、上記発光素子が発光する場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に接続される、表示装置が提供される。

かかる構成によって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行うことが可能となるので、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。

また、上記表示データ更新回路は、上記閾値電圧保持容量に上記閾値電圧が保持されている状態で、上記表示データを更新してもよい。

また、上記閾値電圧補償回路は、上記表示データ保持容量に上記表示データが保持されている状態で、上記駆動トランジスタの閾値電圧を補償してもよい。

また、上記表示データ更新回路は、上記表示データ保持容量と、表示データの更新タイミングを制御する第２スイッチトランジスタと、を有し、上記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、上記第２スイッチトランジスタが、上記表示データ保持容量の一方の電極と上記表示データが供給されるデータ線とを接続することにより、表示データが更新されてもよい。

また、上記閾値電圧補償回路は、上記閾値電圧保持容量と、上記閾値電圧保持容量の一方の電極に接続され、上記駆動トランジスタの閾値電圧を検出するために、上記駆動トランジスタにダイオード接続されるダイオードトランジスタと、上記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、上記駆動トランジスタの閾値電圧の検出が行われるときに、上記閾値電圧保持容量の他方の電極を、上記駆動トランジスタにおける上記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、を備え、上記閾値電圧補償回路では、上記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、上記駆動トランジスタの閾値電圧が検出され補償されてもよい。

また、上記表示データ更新回路における上記表示データの更新と、上記閾値電圧補償回路における上記駆動トランジスタの閾値電圧の補償とは、同時に行われてもよい。

また、上記表示データ更新回路は、上記表示データ保持容量と、表示データの更新タイミングを制御する第２スイッチトランジスタと、を有し、上記表示データ更新回路では、上記閾値電圧補償回路に供給される上記駆動トランジスタの閾値電圧を検出し補償するための制御信号と同じ制御信号に応じて、上記第２スイッチトランジスタが、上記表示データ保持容量の一方の電極と上記表示データが供給されるデータ線とを接続することにより、表示データが更新されてもよい。

また、上記閾値電圧補償回路は、上記閾値電圧保持容量と、上記閾値電圧保持容量の一方の電極に接続され、上記駆動トランジスタの閾値電圧を検出するために、上記駆動トランジスタにダイオード接続されるダイオードトランジスタと、上記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、上記駆動トランジスタの閾値電圧の検出が行われるときに、上記閾値電圧保持容量の他方の電極を、上記駆動トランジスタにおける上記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、を備え、上記閾値電圧補償回路では、上記表示データ更新回路に供給される表示データの更新を行うための制御信号と同じ制御信号に応じて、上記駆動トランジスタの閾値電圧が検出され補償されてもよい。

また、上記画素回路における表示データの更新と上記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えていてもよい。

また、上記画素回路における表示データの更新と上記駆動トランジスタの閾値電圧の補償とは、線順次に行われてもよい。

また、上記駆動トランジスタの閾値電圧の補償は、複数の水平期間で行われてもよい。

上記目的を達成するために、本発明の他の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタと、供給される表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続されるスイッチトランジスタと、を備え、上記表示データの更新が行われる場合、および上記駆動トランジスタの閾値電圧の補償が行われる場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に切断され、上記発光素子が発光する場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に接続される、画素回路が提供される。

かかる構成によって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行うことが可能となるので、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。

また、上記目的を達成するために、本発明の他の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続されるスイッチトランジスタと、を備える表示装置における、制御方法であって、上記画素回路における表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するステップを有し、上記制御するステップでは、上記表示データの更新を行わせる場合、および上記駆動トランジスタの閾値電圧の補償を行わせる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に切断させ、上記発光素子を発光させる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に接続させる、制御方法が提供される。

かかる方法が用いられることによって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行わせることが可能となるので、表示装置における閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。

本発明によれば、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。

本発明の実施形態に係る表示装置が備える本発明の実施形態に係る画素回路の構成の一例を示す説明図である。 本発明の実施形態に係る表示装置における動作のタイミングチャート（timing chart）の一例を示す説明図である。 第１の実施形態に係る表示装置の構成の一例を説明するための説明図である。 第１の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。 第１の実施形態に係る画素回路の回路構成の一例を示す説明図である。 第１の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図である。 第１の実施形態に係る画素回路の基本動作の一例を示す説明図である。 第２の実施形態に係る表示装置の構成の一例を説明するための説明図である。 第２の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。 第２の実施形態に係る画素回路の回路構成の一例を示す説明図である。 第２の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図である。 第２の実施形態に係る画素回路の基本動作の一例を示す説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

（本発明の実施形態に係る表示装置、および制御方法の概要）
本発明の実施形態に係る表示装置は、例えば、発光素子と駆動トランジスタとを含む画素回路（本発明の実施形態に係る画素回路）を、マトリクス状に複数有するアクティブマトリクス型の表示装置である。以下では、本発明の実施形態に係る表示装置を説明しつつ、本発明の実施形態に係る画素回路についても説明する。

ここで、本発明の実施形態に係る発光素子としては、例えば、有機ＥＬ素子や、無機ＥＬ素子（Inorganic Electro Luminescence element）など、電流が流れることにより発光する任意の発光素子が挙げられる。以下では、本発明の実施形態に係る発光素子が、有機ＥＬ素子である場合を例に挙げる。

上述したように、高解像度化に伴い水平期間は短くなるため、既存の技術を用いる場合には、解像度が上がる程、ＶＴＨ補償時間が短くなりＶＴＨ補償能力が低下する。

そこで、本発明の実施形態に係る表示装置では、各画素回路に表示データ更新回路と閾値電圧補償回路（以下、「ＶＴＨ補償回路」と示す場合がある。）が配置され、表示データ更新回路とＶＴＨ補償回路とは、これら２つの回路を選択的に接続、切断する回路切断スイッチに接続される。そして、本発明の実施形態に係る表示装置では、回路切断スイッチによって、表示データ更新回路とＶＴＨ補償回路との接続、切断が制御されることによって、表示データの更新とＶＴＨ補償とが個別に制御される。

ここで、本発明の実施形態に係る表示装置の画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光の制御（本実施形態に係る制御方法に係る制御）は、例えば、本発明の実施形態に係る表示装置が備える制御部（後述する）、または、制御部（後述する）と同様の機能を有する外部の制御装置（または外部の制御回路）によって行われる。制御部（後述する）などは、各種制御信号を画素回路に接続されている各種制御線に印加することによって、画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光をそれぞれ制御する。

上記のように、表示データ更新回路とＶＴＨ補償回路とにおいて表示データの更新とＶＴＨ補償とが個別に行われることによって、本発明の実施形態に係る表示装置は、ＶＴＨ補償時間を延ばすことができる。本発明の実施形態に係る表示装置では、例えば、ＶＴＨ補償が複数の水平期間で行われることによって、ＶＴＨ補償時間を延ばすことが実現される。よって、本発明の実施形態に係る表示装置は、ＶＴＨ補償能力を向上させることができる。

図１は、本発明の実施形態に係る表示装置が備える本発明の実施形態に係る画素回路の構成の一例を示す説明図である。

本発明の実施形態に係る画素回路は、図１に示すように、発光素子Ｄと、駆動トランジスタと、表示データ更新回路と、ＶＴＨ補償回路（閾値電圧補償回路）と、回路切断スイッチとを備える。

駆動トランジスタは、発光素子Ｄに流れる電流を制御する。駆動トランジスタは、例えば発光素子Ｄのアノード（anode）電極に接続され、表示データに対応する信号に応じて発光素子Ｄのアノード電極への電圧供給をオン（on）・オフ（off）することによって、発光素子Ｄに流れる電流を制御する。なお、画素回路の構成によっては、駆動トランジスタは、発光素子Ｄのカソード（cathode）電極に接続されていてもよい。

駆動トランジスタとしては、例えば、ＴＦＴ（Thin Film Transistor）などのＦＥＴ（Field-Effect Transistor）が挙げられる。図１では、駆動トランジスタがＰチャネル（channel）型のＴＦＴである例を示しているが、本発明の実施形態に係るトランジスタは、上記に示す例に限られない。例えば、駆動トランジスタは、Ｎチャネル型のＴＦＴであってもよい。

以下では、駆動トランジスタに限らず、本発明の実施形態に係る画素回路を構成するトランジスタが、Ｐチャネル型のＴＦＴである場合を例に挙げる。なお、本発明の実施形態に係る画素回路は、例えば、Ｎチャネル型のＴＦＴや、Ｐチャネル型のＴＦＴおよびＮチャネル型のＴＦＴで構成されていてもよい。

図１に示す例では、駆動トランジスタは、発光素子Ｄのアノード電極に接続される第１電極と、発光素子Ｄと接続される側の電極とは反対側の電極である第２電極と、ゲート（gate）電極とを有する。駆動トランジスタは、ゲート電極に印加される電圧に基づいて、第２電極と接続されている第１電源ＥＬＶＤＤと、第１電極と接続されている発光素子Ｄのアノード電極とを接続して、発光素子Ｄを選択的に発光状態とする。図１に示す例では、第１電極がドレイン（drain）電極であり、第２電極がソース（source）電極である例を示している。なお、画素回路の構成によっては、第１電極がソース電極であり、第２電極がドレイン電極であってもよい。

表示データ更新回路は、表示データを保持する表示データ保持容量ＣＤＡＴＡを有し、表示データ保持容量ＣＤＡＴＡに保持される表示データを更新する。表示データ保持容量ＣＤＡＴＡとしては、例えば、所定の静電容量を有するキャパシタ（capacitor）が挙げられる。また、表示データ保持容量ＣＤＡＴＡは、例えば、寄生容量であってもよい。表示データ更新回路の構成の一例については、後述する。

ＶＴＨ補償回路は、駆動トランジスタの閾値電圧を保持する閾値電圧保持容量ＣＶＴＨを有し、駆動トランジスタの閾値電圧を検出して補償する。閾値電圧保持容量ＣＶＴＨとしては、例えば、所定の静電容量を有するキャパシタが挙げられる。また、閾値電圧保持容量ＣＶＴＨは、例えば、寄生容量であってもよい。ＶＴＨ補償回路の構成の一例については、後述する。

回路切断スイッチは、例えばスイッチトランジスタ（switch transistor）（第１スイッチトランジスタ）で構成される。回路切断スイッチを構成するスイッチトランジスタは、表示データ保持容量ＣＤＡＴＡおよび閾値電圧保持容量ＣＶＴＨと接続される。

回路切断スイッチを構成するスイッチトランジスタは、制御線ＣＤＩＳを介してゲート電極に印加される制御信号に応じてオン・オフすることによって、表示データ更新回路とＶＴＨ補償回路とを、電気的に接続または切断する。

より具体的には、本発明の実施形態に係る画素回路では、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に切断される。また、本発明の実施形態に係る画素回路では、発光素子Ｄが発光する場合（発光素子Ｄの発光時）には、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に接続される。

上記のように、本発明の実施形態に係る画素回路において表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとが電気的に切断されることによって、本発明の実施形態に係る表示装置では、“閾値電圧保持容量ＣＶＴＨに閾値電圧を保持した状態で表示データの更新を行うこと”と“表示データ保持容量ＣＤＡＴＡに表示データを保持した状態でＶＴＨ補償を行うこと”とを実現することが可能となる。

よって、本発明の実施形態に係る表示装置では、例えば別タイミングなど個別のタイミングで表示データの更新とＶＴＨ補償とを制御することが可能であるので、水平期間に関係なくＶＴＨ補償時間を長くすることができる。また、水平期間に関係なくＶＴＨ補償時間を長くすることができるので、本発明の実施形態に係る表示装置では、高解像度化により水平期間が短くなったとしても、ＶＴＨ補償時間不足により画質劣化が生じることを防止することが可能となる。

図２は、本発明の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。

図２に示すように、本発明の実施形態に係る表示装置では、例えば、発光停止後、（ａ）初期化、（ｂ）複数水平期間におけるＶＴＨ補償、（ｃ）表示データの更新、（ｄ）発光が、（ａ）〜（ｄ）の順番で線順次に行われる。

本発明の実施形態に係る表示装置では、図１を参照して示したように、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に切断されることによって、表示データの更新とＶＴＨ補償とが個別のタイミングで実施される。また、本発明の実施形態に係る表示装置は、表示データの更新とＶＴＨ補償とが完了した後に、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に接続されることによって、駆動トランジスタの発光電流を制御する。

以下、本発明の実施形態に係る表示装置について、より具体的に説明する。

（第１の実施形態に係る表示装置）
［１］第１の実施形態に係る表示装置の構成例
図３は、第１の実施形態に係る表示装置１００の構成の一例を説明するための説明図である。

表示装置１００は、例えば、表示部１０２と、スキャンドライバ１０４（scan driver）と、データドライバ１０６（data driver）とを備える。

表示部１０２は、複数の画素回路１１０（本発明の実施形態に係る画素回路の一例）を有し、供給される表示データに基づく画像を表示画面に表示させる。画素回路１１０それぞれは、行状に配された制御線（図３に示すＳＣＡＮ、ＣＤＩＳ、ＩＮＴ、ＶＴＯＮ、ＤＩＯＮ、ＥＭ）と列状に配された信号線（図３に示すＤＴ）との交差部分に、マトリクス状に配置される。図３では、表示部１０２が、（ｎ）×（ｍ）個（ｎは、整数。ｍは、整数）の画素回路１１０を有している例を示している。表示部１０２が有する画素回路１１０の数や、制御線や信号線の数としては、例えば、表示装置１００が対応する解像度などに対応する数が挙げられる。

ここで、図３に示す表示装置１００では、スキャンドライバ１０４、およびデータドライバ１０６が、本発明の実施形態に係る制御方法に係る処理を主導的に行う制御部の役目を果たす。

より具体的には、図３に示す表示装置１００では、例えば、スキャンドライバ１０４、およびデータドライバ１０６が、画素回路１１０における表示データの更新、駆動トランジスタの閾値電圧の補償、および発光素子Ｄの発光をそれぞれ制御する。ここで、制御部の役目を果たすスキャンドライバ１０４、およびデータドライバ１０６における制御としては、例えば、“表示データの更新を行わせる場合、および駆動トランジスタの閾値電圧の補償を行わせる場合に、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に切断させること”や“発光素子Ｄを発光させる場合に、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に接続させること”などが挙げられる。

なお、本発明の実施形態に係る制御部は、例えば、スキャンドライバ１０４、およびデータドライバ１０６における処理タイミングを制御するタイミングコントローラ（timing controller）（図示せず）を含んでいてもよい。また、本発明の実施形態に係る制御部は、例えば、図３に示すスキャンドライバ１０４、およびデータドライバ１０６のうちの、本発明の実施形態に係る制御方法に係る処理に係る一部のドライバであってもよい。また、本発明の実施形態に係る制御部は、例えば、１または２以上のＩＣ（Integrated Circuit）で実現することも可能である。

また、上述したように、本発明の実施形態に係る画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光の制御は、制御部（後述する）と同様の機能を有する外部の制御装置（または外部の制御回路）によって行われてもよい。上記外部の制御装置などにより表示データの更新、ＶＴＨ補償、および発光素子の発光の制御が行われる場合には、第１の実施形態に係る表示装置は、例えば、制御部の役目を果たすスキャンドライバ１０４やデータドライバ１０６を備えない構成をとることも可能である。

また、図３では示していないが、例えば、画素回路１１０それぞれとデータドライバ１０６とには、電圧ＥＬＶＤＤと電圧ＥＬＶＳＳとが供給される。

ここで、電圧ＥＬＶＤＤは、例えば、第１の共通電源から供給され、画素回路１１０が含む発光素子Ｄの第１の電極（例えば、アノード電極）に選択的に印加される。また、電圧ＥＬＶＳＳは、例えば、第２の共通電源から供給され、画素回路１１０が含む発光素子Ｄの第２の電極（例えば、カソード電極）に印加される。

本発明の実施形態に係る第１の共通電源と、第２の共通電源とは、第１の実施形態に係る表示装置が備えていてもよいし、第１の実施形態に係る表示装置の外部電源であってもよい。また、本発明の実施形態に係る第１の共通電源と第２の共通電源とは、１つの電源回路（または電源装置）であってもよいし、異なる電源回路（または電源装置）であってもよい。

スキャンドライバ１０４は、制御線ＳＣＡＮ、ＣＤＩＳ、ＩＮＴ、ＶＴＯＮ、ＤＩＯＮ、ＥＭそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。

ここで、制御線ＳＣＡＮに供給されるＳＣＡＮ信号は、表示データの更新タイミングを制御するための制御信号である。制御線ＣＤＩＳに供給されるＣＤＩＳ信号は、表示データ更新回路とＶＴＨ補償回路とを切り離す回路切断スイッチタイミング（switch timing）を制御するための制御信号である。また、制御線ＩＮＴに供給されるＩＮＴ信号は、画素回路１１０の初期化タイミングを制御するための制御信号である。また、制御線ＶＴＯＮに供給されるＶＴＯＮ信号、および制御線ＤＩＯＮに供給されるＤＩＯＮ信号は、ＶＴＨ補償タイミングを制御するための制御信号である。そして、制御線ＥＭに供給されるＥＭ信号は、発光素子の発光と非発光を制御するための制御信号である。

データドライバ１０６は、信号線ＤＴと接続され、表示データＶＤＡＴＡを、信号線ＤＴに選択的に供給する。

［２］表示装置１００における動作の一例
図４は、第１の実施形態に係る表示装置１００における動作のタイミングチャートの一例を示す説明図である。

１垂直期間におけるＶＴＨ補償と表示データの更新とは、制御信号により線順次で各画素回路１１０において実施される。

［２−１］画素回路１１０におけるＶＴＨ補償動作
画素回路１１０では、ＥＭ信号により発光が停止されると共に、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号により閾値電圧保持容量ＣＶＴＨが駆動トランジスタのソース電極と接続された状態で、ＩＮＴ信号により閾値電圧保持容量ＣＶＴＨが初期化される。そして、画素回路１１０では、ＤＩＯＮ信号により駆動トランジスタのドレイン電極とゲート電極とがダイオード接続されることにより、ＶＴＨ補償が実施される。

［２−２］画素回路１１０における表示データの更新動作
画素回路１１０では、ＥＭ信号により発光が停止されると共に、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断された状態で、ＳＣＡＮ信号により表示データの更新が実施される。

［３］第１の実施形態に係る画素回路１１０の回路構成の一例
図５は、第１の実施形態に係る画素回路１１０の回路構成の一例を示す説明図である。

画素回路１１０は、発光素子Ｄと、駆動トランジスタＭ１と、表示データ更新回路１１２と、閾値電圧補償回路１１４と、スイッチングトランジスタＭ２（第１スイッチングトランジスタ）と、発光素子Ｄの発光と非発光を制御する機能を有するスイッチトランジスタＭ４とを有する。

表示データ更新回路１１２と閾値電圧補償回路１１４とは、スイッチングトランジスタＭ２に接続され、スイッチングトランジスタＭ２のオン・オフ動作によって、電気的に接続または切断される。また、スイッチトランジスタＭ４は、ゲート電極に供給されるＥＭ信号によりオン・オフ動作することによって、発光素子Ｄの発光と非発光を制御する。

表示データ更新回路１１２は、表示データ更新タイミングを制御するスイッチトランジスタＭ３（第２スイッチトランジスタ）と、表示データ保持容量ＣＤＡＴＡとで構成され、表示データ更新制御に係る機能と表示データを保持する機能を有する。

スイッチトランジスタＭ３は、ゲート電極に供給される制御信号ＳＣＡＮに応じてオン・オフ動作することによって、表示データ保持容量ＣＤＡＴＡの一方の電極と、表示データが供給されるデータ線ＤＴとを選択的に接続する。

閾値電圧補償回路１１４は、閾値電圧保持容量ＣＶＴＨと、ダイオードトランジスタ（diode transistor）Ｍ７と、初期化トランジスタＭ６と、スイッチトランジスタＭ５（第３スイッチトランジスタ）とを有する。

ダイオードトランジスタＭ７は、閾値電圧保持容量ＣＶＴＨの一方の電極に接続され、例えば駆動トランジスタＭ１の閾値電圧を検出するために、駆動トランジスタＭ１にダイオード接続される。ダイオードトランジスタＭ７は、ゲート電極に供給される制御信号ＤＩＯＮによってオン・オフ動作する。

初期化トランジスタＭ６は、閾値電圧保持容量ＣＶＴＨに保持される電圧を初期化する。また、閾値電圧保持容量ＣＶＴＨに保持される電圧が初期化されることにより、駆動トランジスタＭ１のゲート電極は初期化される。初期化トランジスタＭ６は、ゲート電極に供給される制御信号ＩＮＴによってオン・オフ動作する。

スイッチトランジスタＭ５は、例えば駆動トランジスタＭ１の閾値電圧の検出を行うときに、閾値電圧保持容量ＣＶＴＨの他方の電極を、駆動トランジスタのソース電極（図５における駆動トランジスタＭ１の発光素子Ｄと接続される側の電極とは反対側の電極）と接続させる。スイッチトランジスタＭ５は、ゲート電極に供給される制御信号ＶＴＯＮによってオン・オフ動作する。

なお、画素回路１１０の構成は、図５に示す例に限られない。例えば、第１の実施形態に係る画素回路１１０を構成する表示データ更新回路１１２と閾値電圧補償回路１１４とは、各回路の機能を実現することが可能な任意の回路構成をとることが可能である。後述する他の実施形態に係る画素回路においても、本発明の実施形態に係る画素回路の回路構成は、後述する例に限られない。

［４］制御信号の供給に係るタイミングチャートと、第１の実施形態に係る画素回路１１０の基本動作との一例
図６は、第１の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図であり、図７は、第１の実施形態に係る画素回路１１０の基本動作の一例を示す説明図である。図７に示すＡは、図６の（ａ）に示す初期化期間における画素回路１１０の動作を示しており、図７に示すＢは、図６の（ｂ）に示すＶＴＨ補償期間における画素回路１１０の動作を示している。また、図７に示すＣは、図６の（ｃ）に示す表示データ更新期間における画素回路１１０の動作を示しており、図７に示すＤは、図６の（ｄ）に示す発光期間における画素回路１１０の動作を示している。

（ａ）初期化期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ５がオンされて閾値電圧保持容量ＣＶＴＨが駆動トランジスタＭ１のソース電極と接続された状態で、ＩＮＴ信号により初期化トランジスタＭ６がオンされることにより、閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化される。また、閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化されることによって、駆動トランジスタＭ１のゲート電極に印加される電圧も初期化される。

（ｂ）ＶＴＨ補償期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ５がオンされて閾値電圧保持容量ＣＶＴＨが駆動トランジスタＭ１のソース電極と接続された状態で、ＤＩＯＮ信号によりダイオードトランジスタＭ７がオンされて駆動トランジスタＭ１のドレイン電極とゲート電極とがダイオード接続されることにより、駆動トランジスタＭ１のゲート電極に印加される電圧は“ＥＬＶＤＤ−ＶＴＨ”となる。そして、閾値電圧保持容量ＣＶＴＨには、駆動トランジスタＭ１の閾値電圧ＶＴＨが保持される。

（ｃ）表示データ更新期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＳＣＡＮ信号によりスイッチトランジスタＭ３がオンされてデータ線ＤＴから供給された表示データＶＤＡＴＡが表示データ保持容量ＣＤＡＴＡに伝達され、表示データ保持容量ＣＤＡＴＡには、表示データＶＤＡＴＡが保持される。

（ｄ）発光データ期間
画素回路１１０では、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオンされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に接続されることによって、駆動トランジスタＭ１のゲート電極には、表示データ保持容量ＣＤＡＴＡおよび閾値電圧保持容量ＣＶＴＨそれぞれ保持された電圧（ＶＤＡＴＡ＋ＶＴＨ）が印加される。また、画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオンされることによって、発光素子Ｄには、駆動トランジスタＭ１を介してＶＴＨ補償後の表示データに対応する電流が流れ、発光素子Ｄは発光する。

［５］第１の実施形態に係る表示装置１００が奏する効果
表示装置１００が備える画素回路１１０それぞれには、表示データ更新回路１１２とＶＴＨ補償回路１１４とが配置され、表示データ更新回路１１２とＶＴＨ補償回路１１４とは、スイッチングトランジスタＭ２のオン・オフ動作により電気的に接続、または切断される。画素回路１１０では、表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断されることによって、表示データ更新回路１１２における表示データの更新と、ＶＴＨ補償回路１１４におけるＶＴＨ補償とを個別に行うことが可能となる。よって、表示装置１００は、既存の技術において水平期間に依存していたＶＴＨ補償時間を水平期間に依存しない期間とすることができるので、ＶＴＨ補償時間を延ばすことができる。

したがって、表示装置１００は、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。また、表示装置１００は、既存の技術が用いられる場合に生じうる、解像度が上がることによるＶＴＨ補償能力低下を防止することが可能であるので、既存の技術が用いられる場合よりもより高画質化や表示装置の高解像度化に有利である。

（第２の実施形態に係る表示装置）
なお、本発明の実施形態に係る、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることが可能な表示装置は、上述した第１の実施形態に係る表示装置に限られない。

以下では、第２の実施形態に係る表示装置について、第１の実施形態に係る表示装置との相違点を中心に説明する。また、以下では、第１の実施形態に係る表示装置と同様の点については、説明を省略する。

［Ｉ］第２の実施形態に係る表示装置の構成例
図８は、第２の実施形態に係る表示装置２００の構成の一例を説明するための説明図である。

表示装置２００は、例えば、表示部２０２と、スキャンドライバ２０４と、データドライバ２０６とを備える。

表示部２０２は、複数の画素回路２１０（本発明の実施形態に係る画素回路の他の例）を有し、供給される表示データに基づく画像を表示画面に表示させる。画素回路２１０それぞれは、行状に配された制御線（図８に示すＳＣＡＮ、ＣＤＩＳ、ＶＴＯＮ）と列状に配された信号線（図８に示すＤＴ）との交差部分に、マトリクス状に配置される。図８では、表示部２０２が、図３に示す表示部１０２と同様に、（ｎ）×（ｍ）個の画素回路２１０を有している例を示している。表示部２０２が有する画素回路２１０の数や、制御線や信号線の数としては、例えば、表示装置２００が対応する解像度などに対応する数が挙げられる。

また、画素回路２１０それぞれは、図１に示すように、発光素子Ｄと、駆動トランジスタと、表示データ更新回路と、ＶＴＨ補償回路と、回路切断スイッチとを備える。

画素回路２１０が備える表示データ更新回路は、図５に示す第１の実施形態に係る画素回路１１０が備える表示データ更新回路と同様の構成を有する。また、画素回路２１０が備えるＶＴＨ補償回路は、図５に示す第１の実施形態に係る画素回路１１０が備えるＶＴＨ補償回路と同様に、閾値電圧保持容量ＣＶＴＨと、ダイオードトランジスタＭ７と、初期化トランジスタＭ６と、スイッチトランジスタＭ５とを有するが、構成要素の接続関係が画素回路１１０が備えるＶＴＨ補償回路と異なる。画素回路２１０の構成については、後述する。

ここで、図８に示す表示装置２００では、図３に示す第１の実施形態に係る表示装置１００と同様に、スキャンドライバ２０４、およびデータドライバ２０６が、本発明の実施形態に係る制御方法に係る処理を主導的に行う制御部の役目を果たす。

スキャンドライバ１０４は、制御線ＳＣＡＮ、ＣＤＩＳ、ＶＴＯＮそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。

ここで、表示装置２００において制御線ＳＣＡＮに供給されるＳＣＡＮ信号は、画素回路２１０の初期化タイミング、ＶＴＨ補償タイミング、および表示データの更新タイミングを制御するための制御信号である。

つまり、表示装置２００の画素回路２１０が有するＶＴＨ補償回路では、表示データ更新回路に供給される表示データの更新を行うための制御信号と同じ制御信号に応じて、駆動トランジスタの閾値電圧が検出され、閾値電圧が補償される。また、表示装置２００の画素回路２１０が有する表示データ更新回路では、ＶＴＨ補償回路に供給される駆動トランジスタの閾値電圧を検出し補償するための制御信号と同じ制御信号に応じて、表示データが更新される。表示データ更新回路では、第１の実施形態に係る画素回路１１０における表示データ更新回路と同様に、表示データが更新される。

また、表示装置２００において制御線ＣＤＩＳに供給されるＣＤＩＳ信号は、表示データ更新回路とＶＴＨ補償回路とを切り離す回路切断スイッチタイミングを制御するための制御信号である。

また、表示装置２００において制御線ＶＴＯＮに供給されるＶＴＯＮ信号は、発光素子の発光と非発光を制御するための制御信号である。

データドライバ２０６は、図３に示す第１の実施形態に係るデータドライバ１０６と同様に、信号線ＤＴと接続され、表示データＶＤＡＴＡを、信号線ＤＴに選択的に供給する。

図８に示すように、表示装置２００は、図３に示す第１の実施形態に係る表示装置１００と基本的に同様の構成を有するが、各画素回路２１０に接続される制御線の数が、表示装置１００と異なる。

［ＩＩ］表示装置２００における動作の一例
図９は、第２の実施形態に係る表示装置２００における動作のタイミングチャートの一例を示す説明図である。

１垂直期間におけるＶＴＨ補償と表示データの更新とは、制御信号により線順次で各画素回路２１０において実施される。

［ＩＩ−１］画素回路２１０におけるＶＴＨ補償動作
画素回路２１０では、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断された状態で、ＳＣＡＮ信号により初期化トランジスタＭ６とダイオードトランジスタＭ７とを経由して閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化される。また、画素回路２１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ４がオフされて駆動トランジスタＭ１のドレイン電極とゲート電極とがダイオード接続されることにより、ＶＴＨ補償が実施される。

［ＩＩ−２］画素回路２１０における表示データの更新動作
画素回路２１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ４がオフされると共に、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断された状態で、ＳＣＡＮ信号により表示データの更新が実施される。

ここで、表示装置２００における動作（画素回路２１０におけるＶＴＨ補償動作、および表示データの更新動作）と、第１の実施形態に係る表示装置１００における動作（画素回路１１０におけるＶＴＨ補償動作、および表示データの更新動作）との相違点は、ＶＴＨ補償と表示データの更新とをＳＣＡＮ信号で行うことにより、表示データ更新回路とＶＴＨ補償回路とに供給される制御信号が共有化されていることである。

上記相違点によって、表示装置２００は、第１の実施形態に係る表示装置１００よりも画素回路に供給される制御信号を削減することができる。よって、表示装置２００は、第１の実施形態に係る表示装置１００よりも高精細化に対して優位であると共に、表示装置１００よりも周辺回路に配置するスキャンドライバ数を削減することが可能である。

［ＩＩＩ］第２の実施形態に係る画素回路２１０の回路構成の一例
図１０は、第２の実施形態に係る画素回路２１０の回路構成の一例を示す説明図である。

画素回路２１０は、発光素子Ｄと、駆動トランジスタＭ１と、表示データ更新回路２１２と、閾値電圧補償回路２１４と、スイッチングトランジスタＭ２（第１スイッチングトランジスタ）と、発光素子Ｄの発光と非発光を制御する機能を有するスイッチトランジスタＭ４とを有する。図１０に示す“ＣＥＬ”は、発光素子Ｄの寄生容量を示している。

表示データ更新回路２１２と閾値電圧補償回路２１４とは、図５に示す第１の実施形態に係る表示データ更新回路１１２と閾値電圧補償回路１１４と同様に、スイッチングトランジスタＭ２に接続され、スイッチングトランジスタＭ２のオン・オフ動作によって、電気的に接続または切断される。また、スイッチトランジスタＭ４は、ゲート電極に供給されるＶＴＯＮ信号によりオン・オフ動作することによって、発光素子Ｄの発光と非発光を制御する。

表示データ更新回路２１２は、図５に示す第１の実施形態に係る表示データ更新回路１１２と同様の構成、機能を有する。

閾値電圧補償回路２１４は、図５に示す第１の実施形態に係る閾値電圧補償回路１１４と同様に、閾値電圧保持容量ＣＶＴＨと、ダイオードトランジスタＭ７と、初期化トランジスタＭ６と、スイッチトランジスタＭ５（第３スイッチトランジスタ）とを有する。

ここで、閾値電圧補償回路２１４と、図５に示す第１の実施形態に係る閾値電圧補償回路１１４との相違点は、初期化トランジスタＭ６が、駆動トランジスタＭ１のゲート電極ではなく、発光素子Ｄのアノード電極に接続されていることである。

閾値電圧補償回路２１４における上記相違点に係る接続関係により、表示装置２００は、第１の実施形態に係る表示装置１００よりも画素回路に供給される制御信号を削減することができる。よって、表示装置２００は、第１の実施形態に係る表示装置１００よりも高精細化に対して優位であると共に、表示装置１００よりも周辺回路に配置するスキャンドライバ数を削減することが可能である。

また、閾値電圧補償回路２１４における上記相違点に係る接続関係により、表示装置２００は、発光素子Ｄの寄生容量ＣＥＬに貯まった電荷を放電して、黒レベルを表示するときにおいて生じうる黒浮きなどの画質劣化を改善することが可能である。

［ＩＶ］制御信号の供給に係るタイミングチャートと、第２の実施形態に係る画素回路２１０の基本動作との一例
図１１は、第２の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図であり、図１２は、第２の実施形態に係る画素回路２１０の基本動作の一例を示す説明図である。図１２に示すＡは、図１１の（ａ）に示す初期化期間における画素回路２１０の動作を示しており、図１２に示すＢは、図１１の（ｂ）、（ｃ）に示すＶＴＨ補償期間および表示データ更新期間における画素回路２１０の動作を示している。また、図１２に示すＣは、図１１の（ｄ）に示す発光期間における画素回路２１０の動作を示している。

（ａ）初期化期間
画素回路２１０では、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路２１２とＶＴＨ補償回路２１４とが電気的に切断される。

また、画素回路２１０では、ＳＣＡＮ信号によりスイッチトランジスタＭ３、スイッチトランジスタＭ５、初期化トランジスタＭ６、およびダイオードトランジスタＭ７がオンされ、また、ＶＴＯＮ信号によりスイッチトランジスタＭ４がオンされる。ＳＣＡＮ信号により、画素回路２１０では、初期化トランジスタＭ６とダイオードトランジスタＭ７とを経由して閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化される。また、画素回路２１０では、ＳＣＡＮ信号により、発光素子Ｄの寄生容量ＣＥＬに貯まった電荷が初期化トランジスタＭ６を経由して放電される。

ここで、図１２に示す初期化期間では、ＳＣＡＮ信号によりスイッチトランジスタＭ３はオンされるが、データ線ＤＴに表示データＶＤＡＴＡは供給されないので、表示データの更新は行われていない。

なお、表示装置２００では、表示データ更新回路２１２とＶＴＨ補償回路２１４とが電気的に切断されているので、初期化期間と表示データ更新期間とを重複した期間とさせることも可能である。

（ｂ）、（ｃ）ＶＴＨ補償期間、および表示データ更新期間
画素回路２１０では、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路２１２とＶＴＨ補償回路２１４とが電気的に切断される。

また、画素回路２１０では、ＳＣＡＮ信号によりスイッチトランジスタＭ３、スイッチトランジスタＭ５、初期化トランジスタＭ６、およびダイオードトランジスタＭ７がオンされ、また、ＶＴＯＮ信号によりスイッチトランジスタＭ４がオフされる。

ＳＣＡＮ信号により、画素回路２１０では、閾値電圧保持容量ＣＶＴＨが駆動トランジスタＭ１のソース電極と接続された状態で、駆動トランジスタＭ１のドレイン電極とゲート電極とがダイオード接続されることにより、駆動トランジスタＭ１のゲート電極に印加される電圧は“ＥＬＶＤＤ−ＶＴＨ”となる。そして、閾値電圧保持容量ＣＶＴＨには、駆動トランジスタＭ１の閾値電圧ＶＴＨが保持される。

また、ＳＣＡＮ信号によりスイッチトランジスタＭ３がオンされている状態において、データ線ＤＴから表示データＶＤＡＴＡが供給されることにより、表示データＶＤＡＴＡが表示データ保持容量ＣＤＡＴＡに伝達され、表示データ保持容量ＣＤＡＴＡには、表示データＶＤＡＴＡが保持される。

（ｄ）発光データ期間
画素回路２１０では、ＳＣＡＮ信号によりスイッチトランジスタＭ３、スイッチトランジスタＭ５、初期化トランジスタＭ６、およびダイオードトランジスタＭ７がオフされる。また、画素回路２１０では、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオンされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に接続されることによって、駆動トランジスタＭ１のゲート電極には、表示データ保持容量ＣＤＡＴＡおよび閾値電圧保持容量ＣＶＴＨそれぞれ保持された電圧（ＶＤＡＴＡ＋ＶＴＨ）が印加される。また、画素回路２１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ４がオンされることによって、発光素子Ｄには、駆動トランジスタＭ１を介してＶＴＨ補償後の表示データに対応する電流が流れ、発光素子Ｄは発光する。

第２の実施形態に係る画素回路２１０では、例えば図１１、図１２に示すように、表示データ更新回路２１２における表示データの更新と、ＶＴＨ補償回路２１４における駆動トランジスタＭ１の閾値電圧の補償とが、同時に行われる。

［Ｖ］第２の実施形態に係る表示装置２００が奏する効果
表示装置２００が備える画素回路２１０それぞれは、第１の実施形態に係る画素回路１１０と同様に、表示データ更新回路２１２とＶＴＨ補償回路２１４とが配置され、表示データ更新回路２１２とＶＴＨ補償回路２１４とは、スイッチングトランジスタＭ２のオン・オフ動作により電気的に接続、または切断される。よって、画素回路２１０では、第１の実施形態に係る画素回路１１０と同様に、表示データ更新回路２１２における表示データの更新と、ＶＴＨ補償回路２１４におけるＶＴＨ補償とを個別に行うことが可能となる。

したがって、表示装置２００は、第１の実施形態に係る表示装置１００と同様の効果を奏することができる。

また、表示装置２００は、第１の実施形態に係る表示装置１００よりも画素回路に供給される制御信号を削減することができる。よって、表示装置２００は、第１の実施形態に係る表示装置１００よりも高精細化に対して優位であると共に、表示装置１００よりも周辺回路に配置するスキャンドライバ数を削減することが可能である。

さらに、表示装置２００は、発光素子Ｄの寄生容量ＣＥＬに貯まった電荷を放電して、黒レベルを表示するときにおいて生じうる黒浮きなどの画質劣化を改善することが可能である。

以上、本発明の実施形態として、表示装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、テレビ（television）受像機や、タブレット（tablet）型の装置、携帯電話やスマートフォン（smart phone）などの通信装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム（game）機、ＰＣ（Personal Computer）などのコンピュータ（computer）など、様々な機器に適用することができる。

また、上記では、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１００、２００ 表示装置
１０２、２０２ 表示部
１０４、２０４ スキャンドライバ
１０６、２０６ データドライバ
１１０、２１０ 画素回路

Claims (13)

1. 電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
   前記画素回路は、
   前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
   前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
   前記表示データ保持容量および前記閾値電圧保持容量と接続される第１スイッチトランジスタと、
   を備え、
   前記表示データの更新が行われる場合、および前記駆動トランジスタの閾値電圧の補償が行われる場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に切断され、
   前記発光素子が発光する場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に接続されることを特徴とする、表示装置。
2. 前記表示データ更新回路は、前記閾値電圧保持容量に前記閾値電圧が保持されている状態で、前記表示データを更新することを特徴とする、請求項１に記載の表示装置。
3. 前記閾値電圧補償回路は、前記表示データ保持容量に前記表示データが保持されている状態で、前記駆動トランジスタの閾値電圧を補償することを特徴とする、請求項１、または２に記載の表示装置。
4. 前記表示データ更新回路は、
   前記表示データ保持容量と、
   表示データの更新タイミングを制御する第２スイッチトランジスタと、
   を有し、
   前記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、前記第２スイッチトランジスタが、前記表示データ保持容量の一方の電極と前記表示データが供給されるデータ線とを接続することにより、表示データが更新されることを特徴とする、請求項２、または３に記載の表示装置。
5. 前記閾値電圧補償回路は、
   前記閾値電圧保持容量と、
   前記閾値電圧保持容量の一方の電極に接続され、前記駆動トランジスタの閾値電圧を検出するために、前記駆動トランジスタにダイオード接続されるダイオードトランジスタと、
   前記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、
   前記駆動トランジスタの閾値電圧の検出が行われるときに、前記閾値電圧保持容量の他方の電極を、前記駆動トランジスタにおける前記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、
   を備え、
   前記閾値電圧補償回路では、前記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、前記駆動トランジスタの閾値電圧が検出され補償されることを特徴とする、請求項２〜４のいずれか１項に記載の表示装置。
6. 前記表示データ更新回路における前記表示データの更新と、前記閾値電圧補償回路における前記駆動トランジスタの閾値電圧の補償とは、同時に行われる、請求項１に記載の表示装置。
7. 前記表示データ更新回路は、
   前記表示データ保持容量と、
   表示データの更新タイミングを制御する第２スイッチトランジスタと、
   を有し、
   前記表示データ更新回路では、前記閾値電圧補償回路に供給される前記駆動トランジスタの閾値電圧を検出し補償するための制御信号と同じ制御信号に応じて、前記第２スイッチトランジスタが、前記表示データ保持容量の一方の電極と前記表示データが供給されるデータ線とを接続することにより、表示データが更新されることを特徴とする、請求項６に記載の表示装置。
8. 前記閾値電圧補償回路は、
   前記閾値電圧保持容量と、
   前記閾値電圧保持容量の一方の電極に接続され、前記駆動トランジスタの閾値電圧を検出するために、前記駆動トランジスタにダイオード接続されるダイオードトランジスタと、
   前記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、
   前記駆動トランジスタの閾値電圧の検出が行われるときに、前記閾値電圧保持容量の他方の電極を、前記駆動トランジスタにおける前記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、
   を備え、
   前記閾値電圧補償回路では、前記表示データ更新回路に供給される表示データの更新を行うための制御信号と同じ制御信号に応じて、前記駆動トランジスタの閾値電圧が検出され補償されることを特徴とする、請求項６、または７に記載の表示装置。
9. 前記画素回路における表示データの更新と前記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えることを特徴とする、請求項１〜８のいずれか１項に記載の表示装置。
10. 前記画素回路における表示データの更新と前記駆動トランジスタの閾値電圧の補償とは、線順次に行われることを特徴とする、請求項１〜８のいずれか１項に記載の表示装置。
11. 前記駆動トランジスタの閾値電圧の補償は、複数の水平期間で行われることを特徴とする、請求項１〜１０のいずれか１項に記載の表示装置。
12. 電流が流れることにより発光する発光素子と、
    前記発光素子に流れる電流を制御する駆動トランジスタと、
    供給される表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
    前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
    前記表示データ保持容量および前記閾値電圧保持容量と接続されるスイッチトランジスタと、
    を備え、
    前記表示データの更新が行われる場合、および前記駆動トランジスタの閾値電圧の補償が行われる場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に切断され、
    前記発光素子が発光する場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に接続されることを特徴とする、画素回路。
13. 電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
    前記画素回路は、
    前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
    前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
    前記表示データ保持容量および前記閾値電圧保持容量と接続されるスイッチトランジスタと、
    を備える表示装置における、制御方法であって、
    前記画素回路における表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するステップを有し、
    前記制御するステップでは、
    前記表示データの更新を行わせる場合、および前記駆動トランジスタの閾値電圧の補償を行わせる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に切断させ、
    前記発光素子を発光させる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に接続させることを特徴とする、制御方法。

Images