JP2010113101A - 画像表示装置および発光制御方法 - Google Patents

Abstract

【課題】発光対象物を高い精度で発光させることを可能とする画像表示装置および発光制御方法を提供する。
【解決手段】制御部２２１Ｃは、画素回路Ｇ１００に含まれる発光素子ＥＬ１を発光させる強度に応じて、電圧信号印加期間Ｔｖの長さと、電流信号印加期間Ｔｉの長さとを設定する。設定された電圧信号印加期間Ｔｖで、発光素子ＥＬ１を含む画素回路Ｇ１００に、該画素回路Ｇ１００に対応する信号線ＳＬ１を介して、電圧Ｖｄａｔａを印加するための第１処理が行なわれる。その後、設定された電流信号印加期間Ｔｉで、発光素子ＥＬ１を含む画素回路Ｇ１００に対応する信号線ＳＬ１を利用して、該画素回路Ｇ１００に、該画素回路Ｇ１００に含まれる発光素子ＥＬ１を発光させる強度に対応する電流信号Ｉｄａｔａを流すための第２処理が行なわれる。
【選択図】図２

Description

本発明は、画素毎に画素回路を有する画像表示装置および発光制御方法に関し、特に電流を使用して発光素子の発光強度を制御する画像表示装置および発光制御方法に関する。

電流駆動型の発光素子を用いた画像表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた画像表示装置（以下、有機ＥＬ表示装置という）が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置で使用されるバックライトが不要で、装置の薄型化に最適である。また、有機ＥＬ表示装置は、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。

また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度が当該発光素子に流れる電流により制御される点で、液晶セルが当該液晶セルに印加される電圧により制御される液晶表示装置とは異なる。

有機ＥＬ素子を用いた画像表示装置の駆動方式には、パッシブマトリクス方式と、アクティブマトリクス方式とがある。アクティブマトリクス方式の有機ＥＬ表示装置は、パッシブマトリクス方式の有機ＥＬ表示装置に対して、有機ＥＬ素子の長寿命化および大画面化において有利である。そのため、アクティブマトリクス方式の有機ＥＬ表示装置の研究開発が盛んに行われている。

また、アクティブマトリクス方式は、各画素に書き込まれる信号の種類によって、電圧書込み方式と、電流書込み方式とに分類される。

アクティブマトリクス方式の有機ＥＬ表示装置は、各画素の明るさは各画素に設置された有機ＥＬ素子に流れる電流値によって決定され、その電流値は有機ＥＬ素子に直列に接続される駆動トランジスタのゲート・ソース電極間に印加される電圧によって制御される。

一般に、駆動トランジスタの電流電圧特性である閾値電圧およびキャリアの移動度は、トランジスタの製造プロセス、材料構成および構造等によりばらつきが生じる。そのため、駆動トランジスタの電流電圧特性のばらつきに対する対策を行なわないと、有機ＥＬ表示装置において、各画素間の明るさがばらつき、表示される画像において表示むらが生じる。そこで、表示される画像における表示むらを低減させるための多くの技術が報告されている。

特許文献１では、電流書込み方式の表示装置において、電流信号印加期間の前に、電圧信号印加期間を設けることで、表示むらを低減させるための技術が開示されている。

具体的には、図１６に示されるように、水平走査期間１１３ａ内の始めの期間１１４ａにおいて、ソース信号線に階調に応じた電圧値の電圧を印加する。ソース信号線に電圧が印加された場合、ソース信号線の電圧変化の速度は、ソース信号線の配線抵抗とソース信号線の浮遊容量とから決まる時定数により決まる。そのため、当該ソース信号線の電圧変化の速度は比較的高速である（数μｓ程度）。

その後、ＦＥＴ（Field Effect Transistor）であるドライバー素子を利用してＥＬ素子７２（図１７参照）に電流を流す場合において、各画素に対応するドライバー素子の電流電圧特性のばらつきがあると、ドライバー素子のゲート電圧とドレイン電流の関係が画素ごとにばらつく。したがって、各画素に対応するＥＬ素子７２に流れる電流量がばらつくため、各ＥＬ素子７２の輝度がばらつく。すなわち、表示される画像において表示むらが発生する。

そこで、特許文献１に開示される表示装置は、期間１１４ａの後の期間１１５ａにおいて、電流値に応じた電流をソース信号線に流すことにより、ドライバー素子のゲートに印加される電圧を、所定のドレイン電流が流れるように変化させる。これにより、特許文献１では、トランジスタの電流電庄特性のばらつきを補正し、表示むらを低減させる。

図１７は、表示むらを低減させるための処理を実現する回路構成を示す図である。

まず、ソース信号線毎に設けられた階調データ検出部５２ａ（５２ｂ）が、電流源５３ａ（５３ｂ）、電圧源１０４ａ（１０４ｂ）を制御することにより、映像信号が示す階調ごとに、電流源５３が供給する電流量または電圧源１０４ａが印加する電圧の電圧値を変化させる。

これにより、期間１１４ａにおいて、階調に応じた電圧がソース信号線に印加される。また、期間１１５ａにおいて、階調に応じた電流がソース信号線に流れることにより、ドライバー素子のゲートに印加される電圧が、所定のドレイン電流が流れるように変化する。以上の処理を行なうことにより、特許文献１に開示される表示装置は、表示むらを低減させる。
特開２００３−０６６９０８号公報（図１２および図１３）

一般的に、電流書込み方式の表示装置では、発光素子を所望の輝度で発光させるためには、諧調（輝度）に応じた電流信号を高い精度で流すことが求められる。また、一般的に、電流書込み方式の表示装置では、諧調（輝度）に応じた電流信号を流すことが可能な期間（電流信号印加期間）が限られている。

特許文献１に開示されている電流書込み方式の表示装置では、電流信号を流すための期間（電流信号印加期間）の長さは一定である。ソース信号線の電圧変化の速さは、データドライバーに設けられた定電流源もしくは駆動ＴＦＴの出力抵抗とソース信号線の寄生容量とから計算される時定数によって決まる。この時定数は、表示装置が大画面の表示パネルを使用した装置である場合、数百μｓとなる。

そのため、発光素子をある輝度レベル以下の輝度で発光させる必要がある場合、所定の長さの電流信号印加期間内では、当該輝度に対応する電流信号に対応する電圧に対応する電荷の全てを、コンデンサ等の電圧記憶素子に保持させることができない場合が生じる。この場合、特許文献１に開示されている電流書込み方式の表示装置では、発光素子を高い精度で発光させることができない。

本発明は、上述の問題点を解決するためになされたものであって、その目的は、発光対象物を高い精度で発光させることを可能とする画像表示装置および発光制御方法を提供することである。

上述の課題を解決するために、この発明のある局面に従う画像表示装置は、マトリクス状に配置された複数の発光画素を有し、各発光画素を発光させる強度を電流信号により設定する装置である。複数の発光画素の各々は、外部から供給される電流に応じて発光する。画像表示装置は、複数の発光画素と、それぞれ、接続される複数の信号線と、複数の発光画素のうち処理対象となる処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理と、処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理とを行なうための制御部とを備える。制御部は、処理対象発光画素を発光させる強度に応じて、第１処理を行なう期間である第１期間の長さと、第２処理を行なう第２期間の長さとを設定する。制御部は、設定された第１期間で第１処理を行なった後、設定された第２期間で第２処理を行なう。

この発明の他の局面に従う発光制御方法は、マトリクス状に配置された複数の発光画素を有し、各発光画素を発光させる強度を電流信号により設定する装置であって、かつ、各発光画素に接続される信号線を備える画像表示装置が行なう発光制御方法である。複数の発光画素の各々は、外部から供給される電流に応じて発光する。発光制御方法は、複数の発光画素のうち処理対象となる処理対象発光画素を発光させる強度に応じて、処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理を行なう期間である第１期間の長さと、処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理を行なう第２期間の長さとを設定する設定ステップと、設定された第１期間で第１処理を行なった後、設定された第２期間で第２処理を行なう処理実行ステップとを備える。

すなわち、本発明に従う画像表示装置および発光制御方法によれば、処理対象発光画素を発光させる強度に応じて、第１期間の長さと、第２期間の長さとが設定される。設定された第１期間で、処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理が行なわれる。その後、設定された第２期間で処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理が行なわれる。

すなわち、処理対象発光画素を発光させる強度に応じて、処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理を行なう第２期間の長さが設定される。

ここで、発光画素を発光させる強度を電流信号により設定する画像表示装置において、仮に、処理対象発光画素を発光させる強度が大きいほど、第２期間が長く設定されたとする。この場合、処理対象発光画素を発光させる強度に対応する電流信号を該処理対象発光画素に流すための期間が十分に確保される。

したがって、発光対象物としての処理対象発光画素を高い精度で発光させることができる。

なお、本発明は、発光制御方法で行なわれる処理を、コンピュータに実行させるプログラムとしても実現することもできる。また、本発明は、当該プログラムを格納するコンピュータ読み取り可能な記録媒体、集積回路としても実現することができる。

本発明によれば、処理対象発光画素を発光させる強度に応じて、第１期間の長さと、第２期間の長さとが設定される。設定された第１期間で、処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理が行なわれる。その後、設定された第２期間で処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理が行なわれる。

すなわち、処理対象発光画素を発光させる強度に応じて、処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理を行なう第２期間の長さが設定される。

ここで、発光画素を発光させる強度を電流信号により設定する画像表示装置において、仮に、処理対象発光画素を発光させる強度が大きいほど、第２期間が長く設定されたとする。この場合、処理対象発光画素を発光させる強度に対応する電流信号を該処理対象発光画素に流すための期間が十分に確保される。

したがって、発光対象物としての処理対象発光画素を高い精度で発光させることができるという効果を奏する。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜第１の実施の形態＞
（画像表示装置の構成）
図１は、第１の実施の形態における画像表示装置１０００の構成を示すブロック図である。図１に示されるように、画像表示装置１０００は、制御回路１００と、信号線制御部２００と、走査線制御部３００と、表示パネル４００とを備える。

表示パネル４００は、アクティブマトリクス方式の表示パネルである。表示パネル４００は、マトリクス状に配置された複数の画素回路を含む。複数の画素回路の各々は、外部からの制御に応じて発光する。複数の画素回路は、それぞれ、複数の信号線により、信号線制御部２００と電気的に接続される。また、表示パネル４００は、複数の走査線により、走査線制御部３００と電気的に接続される。

以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。

制御回路１００は、信号線制御部２００および走査線制御部３００を制御することにより、表示パネル４００に画像を表示させる。制御回路１００は、外部から映像信号ＩＭＧを受信する。映像信号ＩＭＧは、表示パネル４００に表示させる画像のデジタルデータを示す信号である。映像信号ＩＭＧは、表示パネル４００に配置された複数の画素回路のうち、１フレームの画像の１ラインに対応する複数の画素回路にそれぞれ対応する複数の画素データを示す。なお、映像信号ＩＭＧは、１フレームの画像を構成する全ての画素データを示してもよい。映像信号ＩＭＧが示す複数の画素データの各々は、輝度値を示す。輝度値は、一例として、“０”〜“２５５”の値であるとする。画素データが示す輝度値の値が大きいほど、画素回路の発光の強度は大きいとする。たとえば、輝度値“０”を示す画素データは、画素回路を発光させない画素データである。制御回路１００は、受信した映像信号ＩＭＧを、信号線制御部２００へ送信する。

（画素回路および信号線制御部の構成）
次に、表示パネル４００に配置される複数の画素回路の構成と、信号線制御部２００の構成とについて説明する。表示パネル４００に配置される複数の画素回路の各々の構成は、以下の画素回路Ｇ１００に示される構成を有する。

図２は、画素回路Ｇ１００および信号線制御部２００の内部構成の一例を示す図である。図２に示されるように、信号線制御部２００は、データラッチ部２１０と、データ処理部２２０．１，・・・２２０．ｎとを含む。データ処理部２２０．１，・・・２２０．ｎの各々は、信号線ＳＬ１により、列単位の複数の画素回路Ｇ１００と接続される。以下においては、データ処理部２２０．１，・・・２２０．ｎの各々を、総括して、データ処理部２２０ともいう。なお、信号線ＳＬ１には、寄生容量Ｃ０が生じているとする。

データラッチ部２１０は、１フレームの画像の１ラインに対応する複数の画素データを一時的に保持する。データラッチ部２１０は、一時的に保持した複数の画素データを、それぞれ、対応する行（ライン）の複数の画素回路Ｇ１００へ送信する。具体的には、データラッチ部２１０は、画像の１ラインに対応する複数の画素データを示す映像信号ＩＭＧを制御回路１００から受信すると、受信した映像信号ＩＭＧが示す複数の画素データの各々を、対応するデータ処理部２２０へ送信する。

ここで、一例として、表示パネル４００において、１ライン（行）に１０００個の画素回路Ｇ１００が配置されているとする。また、映像信号ＩＭＧは、１ライン（行）に対応する１０００個の画素データを示すとする。この場合、データラッチ部２１０は、映像信号ＩＭＧを受信すると、１０００個の画素データの各々を、対応するデータ処理部２２０へ送信する。

データ処理部２２０は、Ｄ／Ａ変換部２２１と、切替部２２２とを含む。

Ｄ／Ａ変換部２２１は、電流源ＰＡと、電圧源ＰＶと、制御部２２１Ｃとを有する。

制御部２２１Ｃは、Ｄ／Ａ変換部２２１内の各部（たとえば、切替部２２２）を制御する。また、制御部２２１Ｃは、画素データを受信し、受信した画素データに応じて以下の処理を行なう。

具体的には、制御部２２１Ｃは、受信した画素データが示す輝度値に基づいて、電流源ＰＡが出力する電流を、電流信号Ｉｄａｔａに設定する。電流信号Ｉｄａｔａは、対応する画素回路Ｇ１００内に当該電流信号Ｉｄａｔａを流すことにより、当該画素回路Ｇ１００内の発光素子を発光させる強度（輝度）に対応する電流である。たとえば、発光素子を発光させない場合、すなわち、画素データが示す輝度値が“０”である場合、電流信号Ｉｄａｔａの電流値は“０”アンペアに設定される。

また、制御部２２１Ｃは、受信した画素データが示す輝度値に基づいて、電圧源ＰＶが供給する電圧のレベルを目標電圧信号Ｖｄａｔａに設定する。目標電圧信号Ｖｄａｔａは、電流信号Ｉｄａｔａが画素回路Ｇ１００内および信号線ＳＬ１を流れ続けることにより、信号線ＳＬ１の電圧レベルおよび画素回路Ｇ１００内の所定箇所の電圧レベルが最終的に達する電圧レベルを示す電圧信号である。目標電圧信号Ｖｄａｔａは、制御部２２１Ｃが受信した画素データが示す輝度値に基づいて設定される。

たとえば、発光素子を発光させない場合、すなわち、画素データが示す輝度値が“０”である場合、目標電圧信号Ｖｄａｔａは“０”ボルトに設定される。また、たとえば、電流信号Ｉｄａｔａが画素回路Ｇ１００内および信号線ＳＬ１を流れ続けることにより、信号線ＳＬ１の電圧レベルおよび画素回路Ｇ１００内の所定箇所の電圧レベルが最終的に達する電圧レベルが“１”ボルトである場合、目標電圧信号Ｖｄａｔａは“１”ボルトに設定される。

切替部２２２は、信号線ＳＬ１により、画素回路Ｇ１００と接続される。切替部２２２は、制御部２２１Ｃからの指示に応じて、電流源ＰＡまたは電圧源ＰＶと、信号線ＳＬ１とを接続する。

画素回路Ｇ１００は、閾値電圧加算部１１０と、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ５と、容量素子Ｃ１と、ドライバー素子ＤＲ６と、発光素子ＥＬ１とを含む。なお、画素回路Ｇ１００は、走査線ＣＬ１，ＣＬ２，ＣＬ３と接続される。すなわち、走査線制御部３００は、３本の走査線により、１つの画素回路Ｇ１００と接続される。走査線制御部３００は、走査線ＣＬ１，ＣＬ２，ＣＬ３の電圧レベルを制御する。

スイッチング素子ＳＷ１，ＳＷ２，ＳＷ５の各々は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ（Field Effect Transistor））である。なお、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ５の各々は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。なお、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ５の各々は、トランジスタに限定されることなく、２つの端子間を導通状態および非導通状態にすることが可能な素子であれば、他の素子であってもよい。導通状態とは、電流を流すことが可能な状態である。非導通状態とは、電流を流すことが不可な状態である。

本実施の形態で使用する、スイッチング素子およびドライバー素子は、外部からの信号に応じて、導通状態および非導通状態のいずれかの状態になる素子である。また、本実施の形態におけるドライバー素子は、発光素子に電流を供給するための素子であるとする。

容量素子Ｃ１はコンデンサである。ドライバー素子ＤＲ６は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ）である。なお、ドライバー素子ＤＲ６は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。

発光素子ＥＬ１は、有機ＥＬ素子である。有機ＥＬ素子は、当該有機ＥＬ素子自体に供給される電流が大きいほど、発光の度合いが大きくなる素子である。

閾値電圧加算部１１０は、ドライバー素子ＤＲ６の閾値電圧を検出する機能を有する。また、閾値電圧加算部１１０は、ドライバー素子ＤＲ６の閾値電圧に、発光素子ＥＬ１を発光させるための電流（電流信号Ｉｄａｔａ）に対応する電圧を加算した電圧（以下、加算済電圧という）を、ドライバー素子ＤＲ６のゲート電極と、ドライバー素子ＤＲ６のソース電極との間に印加する機能を有する。

閾値電圧加算部１１０は、スイッチング素子ＳＷ３，ＳＷ４と、容量素子Ｃ２とを含む。スイッチング素子ＳＷ３，ＳＷ４の各々は、Ｎチャネル型のＦＥＴである。なお、スイッチング素子ＳＷ３，ＳＷ４の各々は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。なお、スイッチング素子ＳＷ３，ＳＷ４の各々は、トランジスタに限定されることなく、２つの端子間を導通状態および非導通状態にすることが可能な素子であれば、他の素子であってもよい。容量素子Ｃ２はコンデンサである。

以下の説明において、信号および信号線の２値的な高電圧状態（電圧Ｖｄｄ）および低電圧状態を、それぞれ、「Ｈレベル」および「Ｌレベル」とも称する。また、以下においては、各素子のゲート電極、ドレイン電極およびソース電極を、それぞれ、ゲート、ドレインおよびソースともいう。

スイッチング素子ＳＷ１のゲートは走査線ＣＬ１と接続される。スイッチング素子ＳＷ１のソースは、信号線ＳＬ１と接続される。スイッチング素子ＳＷ１のドレインは、容量素子Ｃ１の有する２つの電極の一方と接続される。スイッチング素子ＳＷ１のドレインは、ドライバー素子ＤＲ６のソースと接続される。

スイッチング素子ＳＷ２のゲートは走査線ＣＬ１と接続される。スイッチング素子ＳＷ２のドレインは、電源線ＰＬ２と接続される。電源線ＰＬ２は、Ｈレベルの電圧（電圧Ｖｄｄ）を供給する電源線であるとする。電源線ＰＬ２が供給する電圧は、ドライバー素子ＤＲ６の閾値電圧より十分に大きな電圧であるとする。スイッチング素子ＳＷ２のソースは、容量素子Ｃ１の有する２つの電極の他方と接続される。

スイッチング素子ＳＷ５のゲートは走査線ＣＬ３と接続される。スイッチング素子ＳＷ５のドレインは、ドライバー素子ＤＲ６のソースと接続される。スイッチング素子ＳＷ５のソースは、発光素子ＥＬ１のアノードと接続される。

容量素子Ｃ１の有する２つの電極の他方は、容量素子Ｃ２の有する２つの電極の一方と接続される。

ドライバー素子ＤＲ６のゲートは、容量素子Ｃ２の有する２つの電極の他方と接続される。また、ドライバー素子ＤＲ６のゲートは、スイッチング素子ＳＷ３のソースと接続される。ドライバー素子ＤＲ６のドレインは、電源線ＰＬ２と接続される。ドライバー素子ＤＲ６のソースは、スイッチング素子ＳＷ５のドレインと接続される。

発光素子ＥＬ１のカソードは、負電源線ＰＬ１と接続される。負電源線ＰＬ１は、０Ｖ以下の電圧を供給する電源線であるとする。

スイッチング素子ＳＷ３のゲートは、走査線ＣＬ２と接続される。スイッチング素子ＳＷ３のドレインは、電源線ＰＬ２と接続される。

スイッチング素子ＳＷ４のゲートは、走査線ＣＬ２と接続される。スイッチング素子ＳＷ４のドレインは、容量素子Ｃ１の有する２つの電極の他方と接続される。スイッチング素子ＳＷ４のソースは、ドライバー素子ＤＲ６のソースおよびスイッチング素子ＳＷ１のドレインと接続される。

容量素子Ｃ２の有する２つの電極の一方は、容量素子Ｃ１の有する２つの電極の他方と接続される。容量素子Ｃ２の有する２つの電極の他方は、ドライバー素子ＤＲ６のゲートと接続される。

なお、画素回路Ｇ１００に含まれる各素子間の接続は、上記した接続状態に限定されない。また、画素回路Ｇ１００の構成は、後述する処理を行なう機能を有する構成であれば、前述した構成に限定されない。

（ドライバー素子の特性）
発光素子ＥＬ１を発光させるために使用されるドライバー素子ＤＲ６は、ＦＥＴである。そのため、ドライバー素子ＤＲ６の特性を示す特性係数βは、以下の式（１）で表される。

β＝μＣｏｘ（Ｗ／Ｌ） …（１）
μ：キャリアの移動度
Ｃｏｘ：酸化膜の単位面積あたりの容量
Ｗ：ゲート幅
Ｌ：チャネル長

すなわち、特性係数βはキャリアの移動度に比例する。一般に、キャリアの移動度μは、温度により大きく変化する。そのため、ドライバー素子ＤＲ６の使用環境の温度が変化すれば、キャリアの移動度μも変化する。そのため、ドライバー素子ＤＲ６の特性係数βも、移動度μの変化度合いに応じて変化する。また、ＦＥＴは製造時において各特性がばらつく。そのため、製造時に生じる特性のばらつき等により、各画素回路Ｇ１００に含まれるドライバー素子ＤＲ６の特性係数βもばらつく。

また、ＦＥＴは、製造時に生じる特性のばらつきにより、閾値電圧もばらつく。そのため、製造時に生じる特性のばらつき等により、各画素回路Ｇ１００に含まれるドライバー素子ＤＲ６の閾値電圧もばらつく。そのため、閾値電圧を考慮した制御を行なわなければ、対応する発光素子ＥＬ１を高い精度で発光させることができない。

そのため、従来では、各画素のドライバー素子の閾値電圧の値をメモリ等に予め記憶させておき、有機ＥＬ素子を発光させる場合に、対応するドライバー素子の閾値電圧に、有機ＥＬ素子の発光輝度に応じた電圧を加算した電圧を、対応するドライバー素子のゲートに印加する処理をしていた。この場合、各画素の閾値電圧の値を記憶させるためのメモリが別途必要となり、有機ＥＬ素子を用いた表示装置のコストアップの要因となっていた。

（画素回路の動作）
次に、本発明における、画素回路Ｇ１００の動作により、発光素子ＥＬ１を発光させるための処理（以下、発光制御処理）について説明する。

図３は、画素回路Ｇ１００の動作を説明するための、一例としてのタイミングチャートである。図３に示される、ＣＬ１，ＣＬ２，ＣＬ３，ＳＬ１は、それぞれ、走査線ＣＬ１，ＣＬ２，ＣＬ３、信号線ＳＬ１の電圧レベルまたは信号状態を示す。

発光制御処理の前に、以下の処理が行なわれる。まず、図３に示されるように、走査線制御部３００は、時刻ｔ１の前の時刻において、走査線ＣＬ１，３の電圧レベルをそれぞれ、ＬレベルおよびＨレベルに設定する。この場合、スイッチング素子ＳＷ１，ＳＷ２の状態は非導通状態である。また、スイッチング素子ＳＷ５の状態は導通状態である。

図４は、発光制御処理のフローチャートである。

図４のステップＳ１１１では、閾値電圧保持処理が行なわれる。閾値電圧保持処理では、以下の処理が行なわれる。

時刻ｔ１において、走査線制御部３００は、走査線ＣＬ２の電圧レベルをＨレベルに設定する。この処理により、スイッチング素子ＳＷ３，ＳＷ４の状態は、非導通状態から導通状態に設定される。この時点における、画素回路Ｇ１００内の素子間の接続状態を図５に示す。

図５に示されるように、時刻ｔ１の直後には、導通状態のスイッチング素子ＳＷ４により、容量素子Ｃ１の有する２つの電極は短絡される。これにより、容量素子Ｃ１の有する２つの電極間の電位差は、０Ｖとなる。

また、時刻ｔ１の直後には、導通状態のスイッチング素子ＳＷ３により、ドライバー素子ＤＲ６のゲートおよびドレインは短絡される。このとき、ドライバー素子ＤＲ６のゲート―ソース間には、電源線ＰＬ２により、ドライバー素子ＤＲ６の閾値電圧より十分に大きな電圧が印加される。この場合、導通状態のスイッチング素子ＳＷ４により、ドライバー素子ＤＲ６のゲート―ソース間に印加される電圧に対応する電荷が、容量素子Ｃ２に保持される。

そして、時刻ｔ２において、走査線制御部３００は、走査線ＣＬ３の電圧レベルをＬレベルに設定する。この処理により、スイッチング素子ＳＷ５の状態は、非導通状態に設定される。この時点における、画素回路Ｇ１００内の素子間の接続状態を図６に示す。

そして、期間ＴＣにおいて、後述する動作が起こるとともに、後述する処理が行なわれる。期間ＴＣの開始時点では、ドライバー素子ＤＲ６のゲート―ソース間の電位差に対応する電荷は、容量素子Ｃ２により、十分に保持される。そのため、期間ＴＣの開始時点では、ドライバー素子ＤＲ６の状態は、導通状態である。

ここで、スイッチング素子ＳＷ１，ＳＷ５の状態は、非導通状態である。そのため、ドライバー素子ＤＲ６から供給されるドレイン電流は、スイッチング素子ＳＷ４を介して、容量素子Ｃ２の有する２つの電極のうちノードＮ１に接続される電極に流れ込む。

そのため、容量素子Ｃ２に保持されていた電荷量は、徐々に少なくなる。最終的には、容量素子Ｃ２が保持する電荷量は、ドライバー素子ＤＲ６の閾値電圧に対応した電荷量となる。すなわち、容量素子Ｃ２により、ドライバー素子ＤＲ６の閾値電圧が保持される。以下においては、ドライバー素子ＤＲ６の閾値電圧を、Ｖｔｈとあらわすとする。この時点で、ドライバー素子ＤＲ６の状態は、導通状態から非導通状態となる。

そして、時刻ｔ３において、走査線制御部３００は、走査線ＣＬ２の電圧レベルをＬレベルに設定する。これにより、容量素子Ｃ２に、ドライバー素子ＤＲ６の閾値電圧に対応した電荷量が保持された状態が維持される。そして、期間ＴＣが終了する。この時点における、画素回路Ｇ１００内の素子間の接続状態を図７に示す。このとき、容量素子Ｃ１の有する２つの電極間の電位差は０Ｖである。

図４のステップＳ１１２では、輝度電圧保持処理が行なわれる。輝度電圧保持処理では、以下の処理が行なわれる。

輝度電圧保持処理は、期間ＴＡで行なわれる処理である。期間ＴＡは、各画素回路Ｇ１００に対応する画素データが示す輝度値に応じた電流信号Ｉｄａｔａを、画素回路Ｇ１００内に流すための期間である。以下においては、期間ＴＡを、輝度信号書き込み期間ＴＡともいう。

輝度電圧保持処理では、まず、画素回路Ｇ１００に、前述した目標電圧信号Ｖｄａｔａを印加するための処理（以下、電圧信号印加処理という）が行なわれる。以下においては、輝度信号書き込み期間ＴＡにおいて、電圧信号印加処理が行なわれる期間を、電圧信号印加期間Ｔｖという。ここで、電圧信号印加期間Ｔｖは所定の長さの期間であるとする。

また、輝度信号書き込み期間ＴＡにおいて、電圧信号印加処理の後、前述した電流信号Ｉｄａｔａを、画素回路Ｇ１００内に流すための処理（以下、電流信号印加処理という）が行なわれる。以下においては、電流信号印加処理が行なわれる期間を、電流信号印加期間Ｔｉという。

電圧信号印加処理では、時刻ｔ４において、走査線制御部３００は、走査線ＣＬ１の電圧レベルをＨレベルに設定する。この処理により、スイッチング素子ＳＷ１，ＳＷ２の状態は、非導通状態から導通状態になる。

また、時刻ｔ４において、制御部２２１Ｃは、切替部２２２に対し、電圧源ＰＶと、信号線ＳＬ１とを接続するための指示を送る。切替部２２２は、当該指示に応じて、電圧源ＰＶと信号線ＳＬ１とを接続する。この時点における、画素回路Ｇ１００内の素子間の接続状態を図８に示す。このとき、スイッチング素子ＳＷ２の状態は、導通状態である。

図９は、輝度信号書き込み期間ＴＡにおける、電圧信号印加期間Ｔｖおよび電流信号印加期間Ｔｉを示す図である。

電圧信号印加期間Ｔｖでは、電圧源ＰＶから、目標電圧信号Ｖｄａｔａが、信号線ＳＬ１を介して、ノードＮ３，Ｎ４に印加される。この処理により、電圧信号印加期間Ｔｖ内において、信号線ＳＬ１の電圧レベルおよびノードＮ３の電圧レベルが、目標電圧信号Ｖｄａｔａになったとする。なお、この時点で、ノードＮ１の電圧はＶｄｄである。

この場合、容量素子Ｃ１は、電圧（Ｖｄｄ−Ｖｄａｔａ）に対応する電荷を保持する。すなわち、容量素子Ｃ１により、電圧（Ｖｄｄ−Ｖｄａｔａ）が保持される。なお、電圧（Ｖｄｄ−Ｖｄａｔａ）のレベルは、閾値電圧Ｖｔｈのレベルより十分に大きいとする。

このとき、ドライバー素子ＤＲ６のゲート―ソース間の電位差Ｖｇｓは、容量素子Ｃ２が保持している電荷に対応する電圧（閾値電圧Ｖｔｈ）と、容量素子Ｃ１が保持している電荷に対応する電圧（Ｖｄｄ−Ｖｄａｔａ）とを加算した電圧（Ｖｔｈ＋Ｖｄｄ−Ｖｄａｔａ）となる。そのため、ドライバー素子ＤＲ６のゲート―ソース間の電位差は、閾値電圧Ｖｔｈ以上となるため、ドライバー素子ＤＲ６の状態は、導通状態となる。

そして、電圧信号印加処理（電圧信号印加期間Ｔｖ）が終了すると、電流信号印加処理が行なわれる。電流信号印加処理では、制御部２２１Ｃが、切替部２２２に対し、電流源ＰＡと、信号線ＳＬ１とを接続するための指示を送る。切替部２２２は、当該指示に応じて、電流源ＰＡと信号線ＳＬ１とを接続する。この時点における、画素回路Ｇ１００内の素子間の接続状態を図１０に示す。

この場合、電流信号印加期間Ｔｉにおいて、電流信号Ｉｄａｔａが、電源線ＰＬ２から、ドライバー素子ＤＲ６のドレイン―ソース間およびスイッチング素子ＳＷ１を介して、電流源ＰＡへ供給される。

なお、容量素子Ｃ１に保持されている電荷（電圧（Ｖｄｄ−Ｖｄａｔａ）に対応する電荷）が、電流信号Ｉｄａｔａに対応する電荷（以下、輝度対応電荷という）より少ない場合、容量素子Ｃ１には、保持している電荷が輝度対応電荷となるまで、電荷が充電される。この場合、容量素子Ｃ１が保持している電荷が輝度対応電荷となるまで、容量素子Ｃ１にも電流が流れる。これにより、ドライバー素子ＤＲ６のドレイン―ソース間の電位差に対応する電荷（輝度対応電荷）が、容量素子Ｃ１に保持される。

すなわち、電流信号印加期間Ｔｉの直前において、仮に、容量素子Ｃ１に保持されている電荷が輝度対応電荷より少ないとしても、電流信号Ｉｄａｔａにより、容量素子Ｃ１を充電する電荷は、輝度対応電荷と既に容量素子Ｃ１が保持している電荷との差分の電荷でよい。そのため、非常に短時間で、容量素子Ｃ１に保持されている電荷を輝度対応電荷とすることができる。

この処理により、容量素子Ｃ１には、輝度対応電荷が保持される。以下においては、輝度対応電荷に対応する電圧を、輝度電圧ＩｄａｔａＶともいう。すなわち、容量素子Ｃ１により、輝度電圧ＩｄａｔａＶが保持される。

そして、時刻ｔ５において、走査線制御部３００は、走査線ＣＬ１の電圧レベルをＬレベルに設定する。この処理により、スイッチング素子ＳＷ１，ＳＷ２の状態は、導通状態から非導通状態になる。したがって、容量素子Ｃ１および容量素子Ｃ２が前述した電荷を保持した状態が継続する。

図４のステップＳ１１３では、発光処理が行なわれる。発光処理では、以下の処理が行なわれる。

時刻ｔ６において、走査線制御部３００は、走査線ＣＬ３の電圧レベルをＨレベルに設定する。この処理により、スイッチング素子ＳＷ５の状態は、非導通状態から導通状態になる。したがって、ドライバー素子ＤＲ６は、電圧（Ｖｔｈ＋ＩｄａｔａＶ）に対応した電流、すなわち、電流信号Ｉｄａｔａの電流を、発光素子ＥＬ１へ供給する。

発光素子ＥＬ１は、供給された電流信号Ｉｄａｔａの電流に応じた輝度（強度）の光を発する。なお、スイッチング素子ＳＷ５の状態が、導通状態である期間は、発光素子ＥＬ１は発光を持続する。

以上により、発光制御処理は終了する。

以上説明したように、本実施の形態では、表示パネル４００に配置される複数の画素回路Ｇ１００の各々に、閾値電圧加算部１１０を設ける。閾値電圧加算部１１０は、対応するドライバー素子ＤＲ６の閾値電圧を検出する。また、閾値電圧加算部１１０は、検出した閾値電圧に、発光素子ＥＬ１を発光させるための電流（電流信号Ｉｄａｔａ）に対応する電圧（ＩｄａｔａＶ）を加算した電圧（以下、加算済電圧という）を、ドライバー素子ＤＲ６のゲート電極と、ドライバー素子ＤＲ６のソース電極との間に印加する機能を有する。

そのため、各画素回路Ｇ１００内のドライバー素子ＤＲ６の閾値電圧にばらつきがあったとしても、電流源ＰＡが出力する電流信号Ｉｄａｔａの電流値を、ドライバー素子ＤＲ６の閾値電圧分だけ高く設定する必要はない。そのため、電流源ＰＡの設計耐圧値を、ドライバー素子ＤＲ６の閾値電圧分に相当する分だけ小さくすることができる。すなわち、電流源ＰＡの低耐圧化を実現することができる。また、電流源ＰＡの低耐圧化に伴って、電流源ＰＡの小型化および低価格化等も実現することができる。

（閾値電圧の影響）
図１１は、閾値電圧の影響を示す図である。図１１において、縦軸は、電流信号Ｉｄａｔａの値を示す。横軸は、目標電圧信号Ｖｄａｔａの値を示す。ここで、閾値電圧は、画素回路内に設けられた、ＦＥＴとしてのドライバー素子の閾値電圧のことである。なお、以下においては、ＦＥＴであるドライバー素子の閾値電圧を、単に、閾値電圧という。

図１１において、従来技術の２つの特性曲線は、閾値電圧に対応する電流を電流信号に加算する処理を行なう場合の特性曲線である。従来技術の２つの特性曲線は、閾値電圧のばらつきの幅を示す。

図１１において、本発明の２つの特性曲線は、前述したように、各画素回路Ｇ１００内に閾値電圧加算部１１０を設けた場合の特性曲線である。本発明の２つの特性曲線は、閾値電圧のばらつきの幅を示す。

図１１に示されるように、本発明は、電流信号Ｉｄａｔａの値が、Ｉ２である場合、従来技術よりも、特性曲線のばらつき幅は小さい。また、本発明は、電流信号Ｉｄａｔａの値が、ゼロに近い値（Ｉ１）である場合、従来技術よりも、特性曲線のばらつき幅は小さい。

したがって、本実施の形態においては、閾値電圧を画素回路の外部で補償する処理を行なう従来技術よりも、発光素子を目標とする輝度に非常に近い輝度で発光させることができる。すなわち、本実施の形態は、従来技術よりも、発光素子を高い精度で発光させることができる。

また、本実施の形態においては、電流信号印加処理の前に、電圧信号印加処理が行なわれることにより、仮に、容量素子Ｃ１に保持されている電荷が、輝度対応電荷より少ないとしても、非常に短時間で、容量素子Ｃ１に保持されている電荷を輝度対応電荷とすることができる。

したがって、信号線に生じる寄生容量の影響を受けることなく、発光対象物としての発光素子をさらに高い精度で発光させることができる。

また、本実施の形態においては、電流信号Ｉｄａｔａを書き込むよりも前に、処理対象となる画素回路Ｇ１００内のドライバー素子ＤＲ６の閾値電圧に依存しない目標電圧信号Ｖｄａｔａを画素回路Ｇ１００に伝達する。そのため、目標電圧信号Ｖｄａｔａの後に伝達される電流信号Ｉｄａｔａの収束時間を短くすることが可能となる。

また、目標電圧信号Ｖｄａｔａは各画素内のドライバー素子ＤＲ６の閾値電圧に依存しない。そのため、画素データが示す輝度値から目標電圧信号Ｖｄａｔａに変換する際の計算量および計算に用いる定数もしくはメモリ量を減らすことが可能となる。

＜第１の実施の形態の変形例＞
本実施の形態の変形例では、第１の実施の形態より、さらに高い精度で発光素子を発光させるための処理（以下、発光制御処理Ａ）について説明する。

なお、本実施の形態の変形例においても、第１の実施の形態で説明した画像表示装置１０００を使用する。そのため、画像表示装置１０００の各部の構成および機能、信号線制御部２００および画素回路Ｇ１００内の各部の構成および機能については詳細な説明は繰り返さない。

図１２は、ドライバー素子の特性の影響を示す図である。図１２において、縦軸は、電流信号Ｉｄａｔａの値を示す。横軸は、目標電圧信号Ｖｄａｔａの値を示す。

図１２において、特性曲線Ｌ０は、特性係数β０を示すモデルドライバー素子の特性曲線である。モデルドライバー素子は、設計目標とするＦＥＴであって、かつ、モデルとなるＦＥＴとしてのドライバー素子である。

なお、特性曲線Ｌ０は、モデルドライバー素子の特性曲線に限定されない。特性曲線Ｌ０は、たとえば、表示パネル４００に配置される複数のドライバー素子の特性曲線の平均の特性曲線であってもよい。また、特性曲線Ｌ０は、たとえば、画像表示装置１０００に使用される複数のドライバー素子の特性曲線のうちの一部の平均の特性曲線であってもよい。また、特性曲線Ｌ０は、たとえば、画像表示装置１０００に使用される複数のドライバー素子の特性曲線のうちの１つの特性曲線であってもよい。

特性曲線Ｌ１は、画素回路Ｇ１００または他の製品において使用されるドライバー素子（以下、製品使用ドライバー素子という）の特性曲線である。製品使用ドライバー素子におけるキャリアの移動度は、製造等によりばらつきが生じる。

特性曲線Ｌ１を示す製品使用ドライバー素子の特性係数はβ１であるとする。なお、特性曲線Ｌ０，Ｌ１の両方とも、第１の実施の形態の画素回路Ｇ１００により処理が行なわれる場合の特性曲線である。ここで、製品使用ドライバー素子は、ドライバー素子ＤＲ６であるとする。

図１２に示されるように、電流信号Ｉｄａｔａの値が大きくなるほど、すなわち、発光素子を発光させる輝度（強度）が大きくなるほど、特性曲線Ｌ０および特性曲線Ｌ１における、ばらつき幅（たとえば、ΔＶ２）は大きくなる。すなわち、発光素子を発光させる輝度（強度）が大きくなるほど、モデルドライバー素子のキャリアの移動度と、ドライバー素子ＤＲ６のキャリアの移動度との差が大きくなる。

これは、発光素子を発光させる強度（輝度）が大きいほど、ドライバー素子ＤＲ６のドレイン―ソース間に正確な電流信号Ｉｄａｔａを流す必要があることを示す。また、発光素子を発光させる強度（輝度）が小さいほど、ドライバー素子ＤＲ６のドレイン―ソース間に正確な電流信号Ｉｄａｔａを流す必要がないことを示す。

発光素子を発光させる強度（輝度）が大きい場合において、ドライバー素子ＤＲ６のドレイン―ソース間に正確な電流信号Ｉｄａｔａを流すためには、輝度信号書き込み期間ＴＡにおいて、電流信号Ｉｄａｔａを流す期間をできるだけ長くする必要がある。電流信号Ｉｄａｔａを流す期間をできるだけ長くすることにより、ドライバー素子ＤＲ６においてキャリアの移動度のばらつきがあったとしても、容量素子Ｃ１に保持される電荷に対応する電圧は、発光素子ＥＬ１に流す、目標とする電流に対応する電圧と限りなく近くなる。

本実施の形態の変形例では、上記性質に着目し、発光素子を発光させる強度（輝度）に応じて、第１の実施の形態で説明した輝度信号書き込み期間ＴＡにおいて、電圧信号印加期間Ｔｖの長さと電流信号印加期間Ｔｉの長さとを変化させる処理を行なう。

本実施の形態の変形例では、信号線制御部２００内の制御部２２１Ｃが、予め、期間設定関数を記憶しているとする。期間設定関数は、電圧信号印加期間Ｔｖの長さと電流信号印加期間Ｔｉの長さを設定するための関数である。

図１３は、一例としての期間設定関数ＦＬを示す図である。図１３において、縦軸は、輝度信号書き込み期間ＴＡに対する電流信号印加期間Ｔｉの比率（以下、電流期間比率という）（％）を示す。たとえば、電流信号印加期間Ｔｉが、輝度信号書き込み期間ＴＡと同じである場合、電流期間比率は１００％となる。

ここで、画素データが示す輝度値は、前述したように“０”〜“２５５”の値であるとする。以下においては、画素データが示す輝度値の最大値を最大輝度値（“２５５”）という。最大輝度値は、発光素子ＥＬ１を最大の輝度（強度）で発光させるための値である。

また、各画素回路Ｇ１００が含む発光素子ＥＬ１に対応する画素データが示す輝度値を、発光対象輝度値という。図１３において、横軸は、発光対象輝度値／最大輝度値により算出される値（以下、輝度レベルという）（％）を示す。たとえば、図１３において、発光対象輝度値が“２５５”の場合、輝度レベルは１００（％）となる。

なお、制御部２２１Ｃが、予め、記憶している期間設定関数は、期間設定関数ＦＬに限定されない。期間設定関数は、輝度レベルが大きくなるほど、電流信号印加期間Ｔｉを長く設定するように定義した関数であれば、どのような関数であってもよい。また、制御部２２１Ｃは、期間設定関数ではなく、電圧信号印加期間Ｔｖの長さと電流信号印加期間Ｔｉの長さを設定するためのテーブル等を記憶していてもよい。

図１４は、発光制御処理Ａのフローチャートである。図１４の発光制御処理Ａは、図４の発光制御処理と比較して、ステップＳ１１１Ａの処理がさらに行なわれる点と、ステップＳ１１２の代わりにステップＳ１１２Ａの処理が行なわれる点が異なる。それ以外は、発光制御処理と同様なので詳細な説明は繰り返さない。なお、発光制御処理ＡのステップＳ１１１の処理が行なわれることにより、画素回路Ｇ１００内の素子間の接続状態は、図７に示される状態であるとする。

ステップＳ１１１Ａでは、期間設定処理Ａが行なわれる。期間設定処理Ａでは、制御部２２１Ｃが、図１３の期間設定関数ＦＬと、受信した画素データが示す輝度値とにより、電流信号印加期間Ｔｉの長さおよび電圧信号印加期間Ｔｖの長さを設定する。

具体的には、制御部２２１Ｃは、受信した画素データが示す輝度値（発光対象輝度値）を、前述した最大輝度値により除算することにより輝度レベル（％）を算出する。制御部２２１Ｃは、算出した輝度レベル（％）と、図１３の期間設定関数ＦＬとにより、電流期間比率を算出する。そして、制御部２２１Ｃは、算出した電流期間比率に基づいて、電流信号印加期間Ｔｉの長さおよび電圧信号印加期間Ｔｖの長さを設定する。

電流信号印加期間Ｔｉの長さは、輝度信号書き込み期間ＴＡ×電流期間比率により算出される。電圧信号印加期間Ｔｖの長さは、輝度信号書き込み期間ＴＡ×（１００−電流期間比率）により算出される。

たとえば、算出された電流期間比率が９０％であるとする。この場合、電流信号印加期間Ｔｉの長さは、輝度信号書き込み期間ＴＡの９０％の長さに設定される。また、電圧信号印加期間Ｔｖの長さは、輝度信号書き込み期間ＴＡの（１００−９０）％の長さに設定される。

期間設定処理Ａにより設定される電流信号印加期間Ｔｉの長さおよび電圧信号印加期間Ｔｖの長さは、たとえば、図１５に示されるようになる。

図１５は、期間設定処理Ａにより設定される、一例としての電圧信号印加期間Ｔｖおよび電流信号印加期間Ｔｉを示す図である。図１５に示されるように、電流信号印加期間Ｔｉの長さは、輝度レベルが高いほど、長く設定される。すなわち、電流信号印加期間Ｔｉの長さは、受信した画素データが示す発光対象輝度値が大きいほど、長く設定される。すなわち、電流信号印加期間Ｔｉの長さは、発光素子ＥＬ１を発光させる強度（輝度）が大きいほど、長く設定される。

一方、電圧信号印加期間Ｔｖの長さは、輝度レベルが高いほど、短く設定される。すなわち、電圧信号印加期間Ｔｖの長さは、受信した画素データが示す発光対象輝度値が大きいほど、短く設定される。すなわち、電圧信号印加期間Ｔｖの長さは、発光素子ＥＬ１を発光させる強度（輝度）が大きいほど、短く設定される。

図１４に示されるように、ステップＳ１１２Ａでは、輝度電圧保持処理Ａが行なわれる。輝度電圧保持処理Ａは、図４のステップＳ１１２の輝度電圧保持処理と同様な処理である。なお、この時点で、画素回路Ｇ１００内の素子間の接続状態は、図７に示される状態であるとする。

輝度電圧保持処理Ａは、輝度信号書き込み期間ＴＡで行なわれる処理である。輝度電圧保持処理Ａでは、まず、電圧信号印加処理Ａが行なわれる。

電圧信号印加処理Ａでは、走査線制御部３００が、走査線ＣＬ１の電圧レベルをＨレベルに設定する。この処理により、スイッチング素子ＳＷ１，ＳＷ２の状態は、非導通状態から導通状態になる。また、制御部２２１Ｃは、切替部２２２に対し、電圧源ＰＶと、信号線ＳＬ１とを接続するための指示を送る。切替部２２２は、当該指示に応じて、電圧源ＰＶと信号線ＳＬ１とを接続する。この処理により、画素回路Ｇ１００内の素子間の接続状態は、図８に示される状態となる。

電圧信号印加処理Ａでは、設定された電圧信号印加期間Ｔｖにおいて、図９において説明した電圧信号印加期間Ｔｖにおいて行なわれる処理と同様な処理が行なわれるので詳細な説明は繰り返さない。

そして、電圧信号印加処理Ａ（電圧信号印加期間Ｔｖ）が終了すると、電流信号印加処理Ａが行なわれる。電流信号印加処理Ａでは、設定された電流信号印加期間Ｔｉにおいて、図９において説明した電流信号印加期間Ｔｉにおいて行なわれる処理と同様な処理が行なわれるので詳細な説明は繰り返さない。

そして、第１の実施の形態と同様に、ステップＳ１１３の処理が行なわれるので詳細な説明は繰り返さない。

図１２で説明したように、発光素子ＥＬ１を発光させる強度（輝度）が大きいほど、ドライバー素子ＤＲ６のドレイン―ソース間に正確な電流信号Ｉｄａｔａを流す必要がある。すなわち、輝度信号書き込み期間ＴＡにおいて、電流信号Ｉｄａｔａを流す期間をできるだけ長くする必要がある。

以上説明した本実施の形態の変形例では、発光素子ＥＬ１を発光させる強度（輝度）が大きいほど、電流信号印加期間Ｔｉは長く設定される。そのため、ドライバー素子ＤＲ６においてキャリアの移動度のばらつきがあったとしても、容量素子Ｃ１に保持される電荷に対応する電圧は、発光素子ＥＬ１に流す、目標とする電流に対応する電圧と限りなく近くなる。すなわち、ドライバー素子ＤＲ６においてキャリアの移動度のばらつきがあり、かつ、発光素子ＥＬ１を発光させる強度（輝度）が大きい場合においても、発光対象物としての発光素子ＥＬ１を非常に高い精度で発光させることができる。

また、本実施の形態の変形例では、電圧信号から電流信号への切り替えタイミングを発光素子ＥＬ１を発光させる強度（画素データの輝度値）に応じて設定する。そのため、低輝度階調に対応する微小電流信号においても、より誤差の小さい書込みを実現することが可能となる。

なお、本発明において、製造時のプロセスにより、ドライバー素子ＤＲ６の閾値電圧のばらつきをなくすることができるのであれば、画素回路Ｇ１００内の閾値電圧加算部１１０はなくてもよい。

なお、本発明は、図４または図１４のフローチャートに示される各ステップを、コンピュータに実行させるプログラムとしても実現することもできる。また、本発明は、当該プログラムを格納するコンピュータ読み取り可能な記録媒体、集積回路としても実現することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

第１の実施の形態における画像表示装置の構成を示すブロック図である。 画素回路および信号線制御部の内部構成の一例を示す図である。 画素回路の動作を説明するための、一例としてのタイミングチャートである。 発光制御処理のフローチャートである。 画素回路内の素子間の接続状態を示す図である。 画素回路内の素子間の接続状態を示す図である。 画素回路内の素子間の接続状態を示す図である。 画素回路内の素子間の接続状態を示す図である。 輝度信号書き込み期間ＴＡにおける、電圧信号印加期間Ｔｖおよび電流信号印加期間Ｔｉを示す図である。 画素回路内の素子間の接続状態を示す図である。 閾値電圧の影響を示す図である。 ドライバー素子の特性の影響を示す図である。 一例としての期間設定関数ＦＬを示す図である。 発光制御処理Ａのフローチャートである。 期間設定処理Ａにより設定される、一例としての電圧信号印加期間Ｔｖおよびを電流信号印加期間Ｔｉ示す図である。 従来の表示装置の画素回路を説明するための動作波形図である。 従来の表示装置の回路構成を示す図である。

符号の説明

Ｃ１，Ｃ２ 容量素子
ＤＲ６ ドライバー素子
ＥＬ１ 発光素子
ＰＡ 電流源
ＰＶ 電圧源
ＳＬ１ 信号線
Ｇ１００ 画素回路
１１０ 閾値電圧加算部
２００ 信号線制御部
２２１Ｃ 制御部
２２２ 切替部
３００ 走査線制御部
４００ 表示パネル
１０００ 画像表示装置

Claims (14)

1. マトリクス状に配置された複数の発光画素を有し、各発光画素を発光させる強度を電流信号により設定する画像表示装置であって、
   前記複数の発光画素の各々は、外部から供給される電流に応じて発光し、
   前記画像表示装置は、
   前記複数の発光画素と、それぞれ、接続される複数の信号線と、
   前記複数の発光画素のうち処理対象となる処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理と、前記処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理とを行なうための制御部とを備え、
   前記制御部は、前記処理対象発光画素を発光させる強度に応じて、前記第１処理を行なう期間である第１期間の長さと、前記第２処理を行なう第２期間の長さとを設定し、
   前記制御部は、設定された前記第１期間で前記第１処理を行なった後、設定された前記第２期間で前記第２処理を行なう、
   画像表示装置。
2. 前記制御部は、前記処理対象発光画素を発光させる強度が大きいほど、前記第２処理を行なう前記第２期間を長く設定する、
   請求項１に記載の画像表示装置。
3. 前記制御部は、前記処理対象発光画素を発光させる強度が大きいほど、前記第２処理を行なう前記第２期間を長くするよう定義した関数を記憶し、
   前記制御部は、前記関数を使用して、前記処理対象発光画素を発光させる強度に対応する前記第２期間を算出し、算出した前記第２期間、前記第２処理を行なう、
   請求項１に記載の画像表示装置。
4. 前記複数の発光画素の各々は、
   外部から供給される電流に応じて発光する発光素子と、
   外部から印加される電圧が閾値電圧以上または以下になることにより電流の供給が可能となるドライバー素子と、
   前記ドライバー素子の閾値電圧を検出し、検出した前記閾値電圧に前記電流信号に対応した電圧を加算した電圧である加算済電圧を、前記ドライバー素子に印加する素子対応電圧印加部とを含み、
   前記ドライバー素子は、前記加算済電圧が印加されることにより、前記電流信号の電流を前記発光素子へ供給する、
   請求項１に記載の画像表示装置。
5. 前記ドライバー素子は、第１端子、第２端子および第３端子を有し、
   前記画像表示装置は、さらに、
   前記ドライバー素子の前記第１端子と前記第２端子との間に前記閾値電圧以上または以下の電圧を印加する電圧制御部を備え、
   前記素子対応電圧印加部は、
   前記ドライバー素子の前記第１端子と前記第２端子との間に前記閾値電圧以上または以下の電圧が印加されることにより、前記閾値電圧に対応する電荷である閾値対応電荷を保持する第１容量素子を含み、
   前記制御部が前記第２処理を行なうことにより、前記ドライバー素子は前記電流信号を前記第３端子から前記第２端子へ流し、
   前記素子対応電圧印加部は、さらに、
   前記ドライバー素子が前記電流信号を前記第３端子から前記第２端子へ流しているとき、前記電流信号に対応する電荷である電流信号対応電荷を保持する第２容量素子を含み、
   前記素子対応電圧印加部は、前記第１容量素子に保持された前記閾値対応電荷に対応する前記閾値電圧と、前記第２容量素子に保持された前記電流信号対応電荷に対応する電圧とを加算した電圧である前記加算済電圧を、前記第１端子と前記第２端子との間に印加し、
   前記ドライバー素子は、前記第１端子と前記第２端子との間に前記加算済電圧が印加されることにより、前記電流信号の電流を前記発光素子へ供給する、
   請求項４に記載の画像表示装置。
6. 前記ドライバー素子は、電界効果トランジスタである、
   請求項４に記載の画像表示装置。
7. 前記発光素子は、有機ＥＬ（Electro Luminescence）素子である、
   請求項４に記載の画像表示装置。
8. マトリクス状に配置された複数の発光画素を有し、各発光画素を発光させる強度を電流信号により設定する装置であって、かつ、各発光画素に接続される信号線を備える画像表示装置が行なう発光制御方法であって、
   前記複数の発光画素の各々は、外部から供給される電流に応じて発光し、
   前記複数の発光画素のうち処理対象となる処理対象発光画素を発光させる強度に応じて、前記処理対象発光画素に、該処理対象発光画素に対応する信号線を介して、電圧を印加するための第１処理を行なう期間である第１期間の長さと、前記処理対象発光画素に対応する信号線を利用して、該処理対象発光画素に、該処理対象発光画素を発光させる強度に対応する電流信号を流すための第２処理を行なう第２期間の長さとを設定する設定ステップと、
   設定された前記第１期間で前記第１処理を行なった後、設定された前記第２期間で前記第２処理を行なう処理実行ステップとを備える、
   発光制御方法。
9. 前記設定ステップは、前記処理対象発光画素を発光させる強度が大きいほど、前記第２処理を行なう前記第２期間を長く設定する、
   請求項８に記載の発光制御方法。
10. 前記画像表示装置は、前記処理対象発光画素を発光させる強度が大きいほど、前記第２処理を行なう前記第２期間を長くするよう定義した関数を記憶し、
    前記設定ステップは、前記関数を使用して、前記処理対象発光画素を発光させる強度に対応する前記第２期間を算出するステップを含み、
    前記処理実行ステップは、算出した前記第２期間、前記第２処理を行なう、
    請求項８に記載の発光制御方法。
11. 前記複数の発光画素の各々は、
    外部から供給される電流に応じて発光する発光素子と、
    外部から印加される電圧が閾値電圧以上または以下になることにより電流の供給が可能となるドライバー素子とを含み、
    前記発光制御方法は、さらに、
    前記ドライバー素子の閾値電圧を検出し、検出した前記閾値電圧に前記電流信号に対応した電圧を加算した電圧である加算済電圧を、前記ドライバー素子に印加する素子対応電圧印加ステップと、
    前記ドライバー素子に前記加算済電圧が印加されることにより、前記ドライバー素子に前記電流信号の電流を前記発光素子へ供給させる供給ステップとを備える、
    請求項８に記載の発光制御方法。
12. 前記ドライバー素子は、第１端子、第２端子および第３端子を有し、
    前記複数の発光画素の各々は、さらに、電荷を保持する第１容量素子および第２容量素子を含み、
    前記発光制御方法は、さらに、
    前記ドライバー素子の前記第１端子と前記第２端子との間に前記閾値電圧以上または以下の電圧を印加する電圧制御ステップと、
    前記ドライバー素子の前記第１端子と前記第２端子との間に前記閾値電圧以上または以下の電圧が印加されることにより、前記閾値電圧に対応する電荷である閾値対応電荷を前記第１容量素子に保持させるステップと、
    前記処理実行ステップにより前記第２処理が行なわれることにより、前記ドライバー素子に前記電流信号を前記第３端子から前記第２端子へ流させるステップと、
    前記ドライバー素子が前記電流信号を前記第３端子から前記第２端子へ流しているとき、前記電流信号に対応する電荷である電流信号対応電荷を前記第２容量素子に保持させるステップとを備え、
    前記素子対応電圧印加ステップは、前記第１容量素子に保持された前記閾値対応電荷に対応する前記閾値電圧と、前記第２容量素子に保持された前記電流信号対応電荷に対応する電圧とを加算した電圧である前記加算済電圧を、前記第１端子と前記第２端子との間に印加し、
    前記供給ステップは、前記ドライバー素子に前記第１端子と前記第２端子との間に前記加算済電圧が印加されることにより、前記電流信号の電流を前記発光素子へ供給させる、
    請求項１１に記載の発光制御方法。
13. 前記ドライバー素子は、電界効果トランジスタである、
    請求項１１に記載の発光制御方法。
14. 前記発光素子は、有機ＥＬ（Electro Luminescence）素子である、
    請求項１１に記載の発光制御方法。

Images