JPWO2007138729A1 - 電流駆動型表示装置 - Google Patents

電流駆動型表示装置 Download PDF

Info

Publication number
JPWO2007138729A1
JPWO2007138729A1 JP2008517777A JP2008517777A JPWO2007138729A1 JP WO2007138729 A1 JPWO2007138729 A1 JP WO2007138729A1 JP 2008517777 A JP2008517777 A JP 2008517777A JP 2008517777 A JP2008517777 A JP 2008517777A JP WO2007138729 A1 JPWO2007138729 A1 JP WO2007138729A1
Authority
JP
Japan
Prior art keywords
potential
power supply
switching
supply wiring
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008517777A
Other languages
English (en)
Other versions
JP5014338B2 (ja
Inventor
孝裕 仙田
孝裕 仙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008517777A priority Critical patent/JP5014338B2/ja
Publication of JPWO2007138729A1 publication Critical patent/JPWO2007138729A1/ja
Application granted granted Critical
Publication of JP5014338B2 publication Critical patent/JP5014338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

画素回路１００には、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１５と有機ＥＬ素子１３０を設け、駆動用ＴＦＴ１１０のゲート端子とデータ線Ｓｊとの間にコンデンサ１２０とスイッチ用ＴＦＴ１１１を設ける。コンデンサ１２０とスイッチ用ＴＦＴ１１１の接続点Ｂと電源配線Ｖｐとの間にスイッチ用ＴＦＴ１１２を設け、駆動用ＴＦＴ１１０のゲート端子とドレイン端子との間にスイッチ用ＴＦＴ１１３を設け、駆動用ＴＦＴ１１０のゲート端子と基準電源配線Ｖｓとの間にスイッチ用ＴＦＴ１１４を設ける。基準電源配線Ｖｓには、駆動用ＴＦＴ１１０を導通状態とする電位が印加される。これにより、駆動素子の閾値電圧のばらつきを正しく補償し、電気光学素子の不要な発光を防止することができる。

Description

本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイやＦＥＤなどの電流駆動型表示装置に関する。
近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活発に行われている。
有機ＥＬディスプレイに含まれる有機ＥＬ素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機ＥＬ素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ＥＬディスプレイに電圧制御型の駆動方式を適用すると、有機ＥＬ素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機ＥＬ素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには電流制御型の駆動方式を適用することが好ましい。
一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ところが、ＴＦＴの特性（例えば、閾値電圧や移動度）には、ばらつきが生じやすい。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。
電流駆動型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。
ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。
電流駆動型の駆動方式を適用した有機ＥＬディスプレイについては、従来から、以下に示す画素回路が知られている。図１７は、特許文献１に記載された画素回路の回路図である。図１７に示す画素回路９１０は、駆動用ＴＦＴ９１１、スイッチ用ＴＦＴ９１２〜９１４、コンデンサ９１５、９１６、および、有機ＥＬ素子９１７を備えている。画素回路９１０に含まれるＴＦＴは、いずれもｐチャネル型である。
画素回路９１０では、電源配線Ｖｐ（電位をＶＤＤとする）とグランドとの間に、駆動用ＴＦＴ９１１、スイッチ用ＴＦＴ９１４および有機ＥＬ素子９１７が直列に設けられている。駆動用ＴＦＴ９１１のゲート端子とデータ線Ｓｊとの間には、コンデンサ９１５およびスイッチ用ＴＦＴ９１２が直列に設けられている。駆動用ＴＦＴ９１１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ９１３が設けられ、駆動用ＴＦＴ９１１のゲート端子と電源配線Ｖｐとの間にはコンデンサ９１６が設けられている。スイッチ用ＴＦＴ９１２のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ９１３のゲート端子はオートゼロ線ＡＺｉに接続され、スイッチ用ＴＦＴ９１４のゲート端子は照明線ＩＬｉに接続されている。
図１８は、画素回路９１０のタイミングチャートである。時刻ｔ０より前では、走査線Ｇｉとオートゼロ線ＡＺｉの電位はハイレベルに、照明線ＩＬｉの電位はローレベルに、データ線Ｓｊの電位は基準電位Ｖｓｔｄに制御される。時刻ｔ０において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９１２が導通状態に変化する。次に時刻ｔ１においてオートゼロ線ＡＺｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９１３が導通状態に変化する。これにより、駆動用ＴＦＴ９１１のゲート端子とドレイン端子は同電位となる。
次に時刻ｔ２において照明線ＩＬｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９１４が非導通状態に変化する。このとき、電源配線Ｖｐから駆動用ＴＦＴ９１１とスイッチ用ＴＦＴ９１３を経由して駆動用ＴＦＴ９１１のゲート端子に電流が流れ込み、駆動用ＴＦＴ９１１のゲート端子電位は駆動用ＴＦＴ９１１が導通状態である間は上昇する。駆動用ＴＦＴ９１１は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、ゲート端子電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、駆動用ＴＦＴ９１１のゲート端子電位は（ＶＤＤ＋Ｖｔｈ）まで上昇する。
次に時刻ｔ３においてオートゼロ線ＡＺｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９１３が非導通状態に変化する。このときコンデンサ９１５には、駆動用ＴＦＴ９１１のゲート端子とデータ線Ｓｊとの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｓｔｄ）が保持される。
次に時刻ｔ４においてデータ線Ｓｊの電位が基準電位Ｖｓｔｄからデータ電位Ｖｄａｔａに変化すると、駆動用ＴＦＴ９１１のゲート端子電位は、同じ量（Ｖｄａｔａ−Ｖｓｔｄ）だけ変化して（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）となる。次に時刻ｔ５において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９１２が非導通状態に変化する。このときコンデンサ９１６には、駆動用ＴＦＴ９１１のゲート−ソース間電圧（Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）が保持される。
次に時刻ｔ６において照明線ＩＬｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９１４が導通状態に変化する。これにより、電源配線Ｖｐから駆動用ＴＦＴ９１１とスイッチ用ＴＦＴ９１４を経由して有機ＥＬ素子９１７に電流が流れる。駆動用ＴＦＴ９１１を流れる電流の量はゲート端子電位（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差（Ｖｄａｔａ−Ｖｓｔｄ）が同じであれば電流量は同じである。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子９１７には電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子９１７はデータ電位Ｖｄａｔａに応じた輝度で発光する。
このように画素回路９１０によれば、駆動用ＴＦＴ９１１の閾値電圧のばらつきを補償し、有機ＥＬ素子９１７を所望の輝度で発光させることができる。
図１９は、特許文献２に記載された画素回路の回路図である。図１９に示す画素回路９２０は、駆動用ＴＦＴ９２１、スイッチ用ＴＦＴ９２２〜９２５、コンデンサ９２６、および、有機ＥＬ素子９２７を備えている。スイッチ用ＴＦＴ９２３、９２５はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路９２０では、電源配線Ｖｐと共通陰極Ｖｃｏｍ（電位をそれぞれＶＤＤ、ＶＳＳとする）との間に、駆動用ＴＦＴ９２１、スイッチ用ＴＦＴ９２５および有機ＥＬ素子９２７が直列に設けられている。駆動用ＴＦＴ９２１のゲート端子とデータ線Ｓｊとの間には、コンデンサ９２６およびスイッチ用ＴＦＴ９２２が直列に設けられている。以下、駆動用ＴＦＴ９２１とコンデンサ９２６の接続点をＡ、コンデンサ９２６とスイッチ用ＴＦＴ９２２の接続点をＢという。接続点Ｂと電源配線Ｖｐとの間にはスイッチ用ＴＦＴ９２３が設けられ、接続点Ａと駆動用ＴＦＴ９２１のドレイン端子との間にはスイッチ用ＴＦＴ９２４が設けられている。スイッチ用ＴＦＴ９２２〜９２５のゲート端子は、いずれも走査線Ｇｉに接続されている。
図２０は、画素回路９２０のタイミングチャートである。時刻ｔ０より前では、走査線Ｇｉの電位はハイレベルに制御される。時刻ｔ０において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９２２、９２４は導通状態、スイッチ用ＴＦＴ９２３、９２５は非導通状態に変化する。これにより、接続点Ｂは電源配線Ｖｐから切り離され、スイッチ用ＴＦＴ９２２を介してデータ線Ｓｊに接続される。また、駆動用ＴＦＴ９２１のゲート端子とドレイン端子は同電位となる。このため、電源配線Ｖｐから駆動用ＴＦＴ９２１とスイッチ用ＴＦＴ９２４を経由して駆動用ＴＦＴ９２１のゲート端子に電流が流れ込み、接続点Ａの電位は駆動用ＴＦＴ９２１が導通状態である間は上昇する。駆動用ＴＦＴ９２１は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、接続点Ａの電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇する。
次に時刻ｔ１において、データ線Ｓｊの電位が前回のデータ電位Ｖｄａｔａ０（１行上の画素回路に書き込まれたデータ電位）から今回のデータ電位Ｖｄａｔａに変化すると、接続点Ｂの電位はＶｄａｔａに変化する。したがって、時刻ｔ２直前におけるコンデンサ９２６の電極間電圧は、接続点Ａと接続点Ｂの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ）となる。
次に時刻ｔ２において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９２２、９２４は非導通状態、スイッチ用ＴＦＴ９２３、９２５は導通状態に変化する。これにより、駆動用ＴＦＴ９２１のゲート端子はドレイン端子から切り離される。また、接続点Ｂはデータ線Ｓｊから切り離され、スイッチ用ＴＦＴ９２３を介して電源配線Ｖｐに接続される。これにより、接続点Ｂの電位はＶｄａｔａからＶＤＤに変化し、これに伴い、接続点Ａの電位は同じ量（ＶＤＤ−Ｖｄａｔａ；以下、ＶＢという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＢ）となる。
また、時刻ｔ２以降、スイッチ用ＴＦＴ９２５が導通状態となるので、電源配線Ｖｐから駆動用ＴＦＴ９２１とスイッチ用ＴＦＴ９２５を経由して有機ＥＬ素子９２７に電流が流れる。駆動用ＴＦＴ９２１を流れる電流の量は、ゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＢ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＢが同じであれば電流量は同じである。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子９２７には電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子９２７はデータ電位Ｖｄａｔａに応じた輝度で発光する。
このように画素回路９２０によれば、画素回路９１０と同様に、駆動用ＴＦＴ９２１の閾値電圧のばらつきを補償し、有機ＥＬ素子９２７を所望の輝度で発光させることができる。また、画素回路９２０には、画素回路９１０と比べてコンデンサ９１６、オートゼロ線ＡＺｉおよび照明線ＩＬｉがない分、回路規模が小さいという利点もある。なお、画素回路９２０では、ｐチャネル型の駆動用ＴＦＴ９２１を導通状態にするために、電位差ＶＢは負（すなわち、Ｖｄａｔａ＞ＶＤＤ）である必要がある。
国際公開第９８／４８４０３号パンフレット 日本国特開２００５−１５７３０８号公報
しかしながら、画素回路９２０には、駆動用ＴＦＴ９２１の閾値電圧のばらつきを正しく補償できないことがあるという問題がある。例えば、前フレームでは駆動用ＴＦＴ９２１に電流がほとんど流れない場合（黒表示を行う場合）、図２０の時刻ｔ０における接続点Ａの電位ＶＡはほぼ（ＶＤＤ＋Ｖｔｈ）となる。接続点Ｂの電位が時刻ｔ０から時刻ｔ１の間にＶＤＤからＶｄａｔａに変化すると、これに伴い接続点Ａの電位も変化する。ところが、上述したようにＶｄａｔａ＞ＶＤＤであるので、接続点Ａの電位がほぼ（ＶＤＤ＋Ｖｔｈ）であるときに接続点Ｂの電位がＶＤＤからＶｄａｔａに上昇すると、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）よりも高くなる。このため、駆動用ＴＦＴ９２１は、電流をほとんど流さない状態からさらに電流を流さない状態に制御され、導通状態にならない。この場合、上記の方法で駆動用ＴＦＴ９２１の閾値電圧のばらつきを補償することができない。
特許文献２には、画素回路９２０に加えて、図２１に示す画素回路９３０も記載されている。画素回路９３０では、スイッチ用ＴＦＴ９２２、９２４のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ９２３、９２５のゲート端子は制御線Ｅｉに接続されている。画素回路９３０によれば、スイッチ用ＴＦＴ９２４を導通状態に変化させた後にスイッチ用ＴＦＴ９２５を非導通状態に変化させることにより、駆動用ＴＦＴ９２１のゲート端子電位を共通陰極Ｖｃｏｍの電位ＶＳＳに引き込むことができる。このとき駆動用ＴＦＴ９２１は導通状態となるので、上記の方法で駆動用ＴＦＴ９２１の閾値電圧のばらつきを補償することができる。なお、特許文献２には、画素回路９３０の構成は記載されているが、画素回路９３０を上記のタイミングで動作させることは明記されていない。
ところが、画素回路９３０を上記のタイミングで動作させると、駆動用ＴＦＴ９２１のゲート端子電位を共通陰極Ｖｃｏｍの電位ＶＳＳに引き込むときに、有機ＥＬ素子９２７に電流が流れ、有機ＥＬ素子９２７が発光する。このときの駆動用ＴＦＴ９２１のゲート端子電位は外部から正確に制御できないので、画素回路９３０を外部から制御しても有機ＥＬ素子９２７の不要な発光を抑えることはできない。このため、画素回路９３０を上記のタイミングで動作させると、正確な階調表示が困難になる。また、黒表示のときにも有機ＥＬ素子９２７が発光するので、表示画面のコントラストが低下する。
また、画素回路９２０では、走査線Ｇｉの電位がローレベルである間（１水平走査期間内）に、駆動用ＴＦＴの閾値電圧のばらつきを補償する処理が完了する。したがって、駆動用ＴＦＴ９２１のゲート端子電位（接続点Ａの電位）は、１水平走査期間内に以前の電位から閾値状態の電位（ＶＤＤ＋Ｖｔｈ）に変化する必要がある。
ところが、図２０の時刻ｔ０における接続点Ａの電位ＶＡは、画素回路９２０に前回書き込まれたデータ電位によってすべて異なる。接続点Ａの電位は、例えば、時刻ｔ０より前に有機ＥＬ素子９２７が最大輝度で発光するときに（ＶＤＤ＋Ｖｔｈ）から最も離れ、時刻ｔ０より前に有機ＥＬ素子９２７が発光しないときに（ＶＤＤ＋Ｖｔｈ）に最も近づく。しかし、いずれの場合においても、接続点Ａの電位は、１水平走査期間内に（ＶＤＤ＋Ｖｔｈ）に変化する必要がある。このため、１水平走査期間が短い高精細の表示装置では、駆動用ＴＦＴの閾値電圧のばらつきを正確に補償することが困難になる。
それ故に、本発明は、駆動素子の閾値電圧のばらつきを正しく補償すると共に、電気光学素子の不要な発光を防止した表示装置を提供することを目的とする。
本発明の第１の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
前記コンデンサの第２の電極と所定の電源配線との間に設けられた第２のスイッチング素子と、
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
一方の端子が第３の電源配線に接続され、他方の端子が直接または前記第３のスイッチング素子を介して前記駆動素子の制御端子に接続された第４のスイッチング素子とを含む。
本発明の第２の局面は、本発明の第１の局面において、
前記第３の電源配線には、前記駆動素子を導通状態とする電位が印加されることを特徴とする。
本発明の第３の局面は、本発明の第１の局面において、
前記第４のスイッチング素子は、前記第３の電源配線と前記駆動素子の制御端子との間に設けられていることを特徴とする。
本発明の第４の局面は、本発明の第３の局面において、
前記画素回路に対する書き込み時では、
第１の期間では、前記第１および第４のスイッチング素子が導通状態に、前記第２および第３のスイッチング素子が非導通状態に制御され、
次に第２の期間では、前記第４のスイッチング素子が非導通状態に、前記第３のスイッチング素子が導通状態に制御され、
次に第３の期間では、前記第１および第３のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする。
本発明の第５の局面は、本発明の第１の局面において、
前記第４のスイッチング素子は、前記第３の電源配線と、前記第３のスイッチング素子に接続された、前記駆動素子の電流入出力端子との間に設けられていることを特徴とする。
本発明の第６の局面は、本発明の第５の局面において、
前記画素回路に対する書き込み時には、
第１の期間では、前記第１、第３および第４のスイッチング素子が導通状態に、前記第２のスイッチング素子が非導通状態に制御され、
次に第２の期間では、前記第４のスイッチング素子が非導通状態に制御され、
次に第３の期間では、前記第１および第３のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする。
本発明の第７の局面は、本発明の第１の局面において、
前記第２のスイッチング素子は、前記第１の電源配線と前記コンデンサの第２の電極との間に設けられていることを特徴とする。
本発明の第８の局面は、本発明の第７の局面において、
前記第４のスイッチング素子の制御端子は前記第３の電源配線に接続されており、
前記第３の電源配線の電位は、前記駆動素子を導通状態にする電位と前記第４のスイッチング素子を非導通状態にする電位との間で切り替えられることを特徴とする。
本発明の第９の局面は、本発明の第１の局面において、
前記第２のスイッチング素子は、前記第３の電源配線と前記コンデンサの第２の電極との間に設けられていることを特徴とする。
本発明の第１０の局面は、本発明の第９の局面において、
前記第３の電源配線の電位は、制御可能に構成されていることを特徴とする。
本発明の第１１の局面は、本発明の第１の局面において、
前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第５のスイッチング素子をさらに含む。
本発明の第１２の局面は、本発明の第１の局面において、
前記画素回路に対する書き込み期間では、前記第２の電源配線の電位は、前記電気光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴とする。
本発明の第１３の局面は、本発明の第１の局面において、
前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする。
本発明の第１４の局面は、本発明の第１の局面において、
前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トランジスタで構成されていることを特徴とする。
本発明の第１５の局面は、本発明の第１４の局面において、
前記駆動素子および前記画素回路内のすべてのスイッチング素子は、同じチャネル型の薄膜トランジスタで構成されていることを特徴とする。
本発明の第１または第２の局面によれば、駆動素子を導通状態とする電位を第３の電源配線に印加し、第４のスイッチング素子（または、第３および第４のスイッチング素子）を導通状態に制御することにより、駆動素子の制御端子に第３の電源配線の電位を与え、画素回路の以前の状態にかかわらず、駆動素子を必ず導通状態に設定することができる。したがって、第３のスイッチング素子を導通状態に制御したときに、駆動素子を確実に閾値状態（閾値電圧が印加された状態）に設定し、駆動素子の閾値電圧のばらつきを正しく補償することができる。
本発明の第３の局面によれば、第４のスイッチング素子が第３の電源配線と駆動素子の制御端子との間に設けられているので、第４のスイッチング素子を導通状態に制御することにより、駆動素子の制御端子に第３の電源配線の電位を与えることができる。
本発明の第４の局面によれば、第１の期間では、コンデンサの第１の電極には第３の電源配線の電位が与えられ、コンデンサの第２の電極には表示データに応じた電位（以下、データ電位ともいう）が与えられ、コンデンサにはこれら２つの電位の差が保持される。第２の期間では、駆動素子が閾値状態となるまでコンデンサの第１の電極の電位が変化し、これに伴い、コンデンサに保持された電位差は、データ電位と駆動素子の閾値電圧との差に変化する。第３の期間では、コンデンサが上記の電位差を保持したままで、コンデンサの第２の電極の電位が、データ電位から所定の電源配線の電位に変化する。このため、その後の駆動素子の制御端子電位は、駆動素子が閾値状態となる電位に、所定の電源配線の電位とデータ電位の差を加えた電位となる。したがって、駆動素子に流れる電流の量は、閾値電圧が異なっていてもデータ電位が同じであれば、同じになる。このようにして駆動素子の閾値電圧のばらつきを補償することができる。
本発明の第５の局面によれば、第４のスイッチング素子が第３の電源配線と第３のスイッチング素子に接続された駆動素子の電流入出力端子との間に設けられているので、第３および第４のスイッチング素子を共に導通状態に制御することにより、駆動素子の制御端子に第３の電源配線の電位を与えることができる。また、駆動素子の制御端子は第３および第４のスイッチング素子を介して第３の電源配線に接続されるので、駆動素子の制御端子が第４のスイッチング素子を介して第３の電源配線に接続される場合よりも、駆動素子の制御端子に接続されるスイッチング素子の数が少ない。したがって、駆動素子の制御端子電位は、スイッチング素子を流れるリーク電流が少ない分だけ変動しにくい。よって、電気光学素子の輝度を正しく保持し、表示品位を高めることができる。
本発明の第６の局面によれば、第１の期間では、コンデンサの第１の電極には第３の電源配線の電位が与えられ、コンデンサの第２の電極にはデータ電位が与えられ、コンデンサにはこれら２つの電位の差が保持される。第２の期間では、駆動素子が閾値状態となるまでコンデンサの第１の電極の電位が変化し、これに伴い、コンデンサに保持された電位差は、データ電位と駆動素子の閾値電圧との差に変化する。第３の期間では、コンデンサが上記の電位差を保持したままで、コンデンサの第２の電極の電位が、データ電位から所定の電源配線の電位に変化する。このため、その後の駆動素子の制御端子電位は、駆動素子が閾値状態となる電位に、所定の電源配線の電位とデータ電位の差を加えた電位となる。したがって、駆動素子に流れる電流の量は、閾値電圧が異なっていてもデータ電位が同じであれば、同じになる。このようにして駆動素子の閾値電圧のばらつきを補償することができる。
本発明の第７の局面によれば、第２のスイッチング素子を導通状態に制御することにより、コンデンサの第２の電極に第１の電源配線の電位を与えることができる。したがって、コンデンサの第１の電極に接続された駆動素子の制御端子の電位を、表示データに応じたレベルに保つことができる。
本発明の第８の局面によれば、第４のスイッチング素子を第３の電源配線にダイオード接続し、第３の電源配線の電位を所定のレベル間で切り替えることにより、第４のスイッチング素子を導通状態および非導通状態に切り替え、駆動素子を導通状態に設定することができる。したがって、第４のスイッチング素子を制御する配線が不要となるので、表示装置の回路規模を削減することができる。
本発明の第９の局面によれば、第２のスイッチング素子を導通状態に制御することにより、コンデンサの第２の電極に第３の電源配線の電位を与えることができる。したがって、コンデンサの第１の電極に接続された駆動素子の制御端子の電位を、表示データに応じたレベルに保つことができる。
本発明の第１０の局面によれば、駆動素子の制御端子電位は、第３の電源配線の電位とデータ電位の差に応じて増減するので、第３の電源配線の電位を制御することにより、すべての電気光学素子の輝度を一律に調整することができる。したがって、少量の回路を追加するだけで、表示データを変更することなく、ピーク輝度調整を容易に行うことができる。
本発明の第１１の局面によれば、画素回路に対する書き込み時に、第５のスイッチング素子を非導通状態に制御することにより、駆動素子から電気光学素子に流れる電流を遮断することができる。これにより、駆動素子を正しく閾値状態に設定すると共に、電気光学素子の不要な発光を防止することができる。
本発明の第１２の局面によれば、画素回路に対する書き込み時に、第２の電源配線の電位を制御することにより、第１の電源配線と第２の電源配線との間にスイッチング素子を設けなくても、電気光学素子に電流が流れないようにすることができる。これにより、より少ない回路量で、駆動素子を正しく閾値状態に設定すると共に、電気光学素子の不要な発光を防止することができる。
本発明の第１３の局面によれば、駆動素子の閾値電圧のばらつきを正しく補償する有機ＥＬディスプレイを得ることができる。
本発明の第１４の局面によれば、駆動素子および画素回路内のすべてのスイッチング素子を薄膜トランジスタで構成することにより、画素回路を容易かつ高精度で製造することができる。
本発明の第１５の局面によれば、駆動素子および画素回路内のすべてのスイッチング素子を同じチャネル型のトランジスタで構成することにより、すべてのトランジスタを同じマスクを用いて同じプロセスで製造し、表示装置のコストを下げることができる。また、同じチャネル型のトランジスタは異なるチャネル型のトランジスタよりも接近して配置できるので、その分だけ画素回路の面積を他の用途に利用することができる。
本発明の第１〜第７（第４を除く）の実施形態に係る表示装置の構成を示すブロック図である。 本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。 図２に示す画素回路のタイミングチャートである。 本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。 図４に示す画素回路のタイミングチャートである。 本発明の第３の実施形態に係る表示装置に含まれる画素回路の回路図である。 図６に示す画素回路のタイミングチャートである。 本発明の第４の実施形態に係る表示装置の構成を示すブロック図である。 本発明の第４の実施形態に係る表示装置に含まれる画素回路の回路図である。 図９に示す画素回路のタイミングチャートである。 本発明の第５の実施形態に係る表示装置に含まれる画素回路の回路図である。 図１１に示す画素回路のタイミングチャートである。 本発明の第６の実施形態に係る表示装置に含まれる画素回路の回路図である。 図１３に示す画素回路のタイミングチャートである。 本発明の第７の実施形態に係る表示装置に含まれる画素回路の回路図である。 図１５に示す画素回路のタイミングチャートである。 従来の表示装置に含まれる画素回路（第１の例）の回路図である。 図１７に示す画素回路のタイミングチャートである。 従来の表示装置に含まれる画素回路（第２の例）の回路図である。 図１９に示す画素回路のタイミングチャートである。 従来の表示装置に含まれる画素回路（第３の例）の回路図である。
符号の説明
１０、４０…表示装置
１１…表示制御回路
１２…ゲートドライバ回路
１３…ソースドライバ回路
１４…基準電源調整回路
２１…シフトレジスタ
２２…レジスタ
２３…ラッチ回路
２４…Ｄ／Ａコンバータ
４８…基準電位制御回路
１００、２００、３００、４００、５００、６００、７００…画素回路
１１０、２１０、３１０、４１０、５１０、６１０、７１０…駆動用ＴＦＴ
１１１〜１１５、２１１〜２１４、３１１〜３１５、４１１〜４１５、５１１〜５１５、６１１〜６１５、７１１〜７１５…スイッチ用ＴＦＴ
１２０、２２０、３２０、４２０、５２０、６２０、７２０…コンデンサ
１３０、２３０、３３０、４３０、５３０、６３０、７３０…有機ＥＬ素子
Ｖｐ…電源配線
Ｖｓ…基準電源配線
Ｖｃｏｍ…共通陰極
ＣＡｉ…陰極配線
Ｗｉ、Ｒｉ、Ｅｉ…制御線
Ｇｉ…走査線
Ｓｊ…データ線
以下、図１〜図１６を参照して、本発明の第１〜第７の実施形態に係る表示装置について説明する。各実施形態に係る表示装置は、電気光学素子、駆動素子、コンデンサおよび複数のスイッチング素子を含む画素回路を備えている。画素回路は、電気光学素子として有機ＥＬ素子を含み、駆動素子およびスイッチング素子としてＣＧシリコンＴＦＴで構成された駆動用ＴＦＴおよびスイッチ用ＴＦＴを含んでいる。なお、駆動素子およびスイッチング素子は、ＣＧシリコンＴＦＴ以外にも、例えばアモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴなどで構成することができる。駆動素子およびスイッチング素子をＴＦＴで構成することにより、画素回路を容易かつ高精度で製造することができる。
ＣＧシリコンＴＦＴの構成は、Inukai、他７名、“4.0-in. TFT-OLED Displays and a Novel Digital Driving Method”、SID'00 Digest 、pp.924-927に開示されている。ＣＧシリコンＴＦＴの製造プロセスは、Takayama、他５名、“Continuous Grain Silicon Technology and Its Applications for Active Matrix Display”、AMD-LCD 2000、pp.25-28に開示されている。有機ＥＬ素子の構成は、Friend、“Polymer Light-Emitting Diodes for use in Flat Panel Display ”、AM-LCD'01 、pp.211-214に開示されている。そこで、これらの事項については説明を省略する。
図１は、本発明の第１〜第７（第４を除く）の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、複数の画素回路Ａｉｊ（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）、表示制御回路１１、ゲートドライバ回路１２、ソースドライバ回路１３、および、基準電源調整回路１４を備えている。表示装置１０には、互いに平行な複数の走査線Ｇｉと、走査線Ｇｉと直交する互いに平行な複数のデータ線Ｓｊとが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。
これに加えて表示装置１０には、互いに平行な複数の制御線（Ｗｉ、Ｒｉなど；図示せず）が走査線Ｇｉと平行に配置されている。走査線Ｇｉと制御線はゲートドライバ回路１２に接続され、データ線Ｓｊはソースドライバ回路１３に接続されている。ゲートドライバ回路１２とソースドライバ回路１３は、画素回路Ａｉｊの駆動回路として機能する。
表示制御回路１１は、ゲートドライバ回路１２に対してタイミング信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力し、ソースドライバ回路１３に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡおよびラッチパルスＬＰを出力し、基準電源調整回路１４に対して電圧制御信号ＰＤＡを出力する。
ゲートドライバ回路１２は、シフトレジスタ回路、論理演算回路およびバッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉや制御線Ｗｉ、Ｒｉなどに与えられる。このようにゲートドライバ回路１２は、走査線Ｇｉを用いて書き込み対象の画素回路を選択する走査信号出力回路として機能する。
ソースドライバ回路１３は、ｍビットのシフトレジスタ２１、レジスタ２２、ラッチ回路２３、および、ｍ個のＤ／Ａコンバータ２４を含んでいる。シフトレジスタ２１は、縦続接続されたｍ個の１ビットレジスタを含んでいる。シフトレジスタ２１は、クロックＣＬＫに同期してスタートパルスＳＰを順次転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ２２には表示データＤＡが供給される。レジスタ２２は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ２２に１行分の表示データＤＡが記憶されると、表示制御回路１１はラッチ回路２３に対してラッチパルスＬＰを出力する。ラッチ回路２３は、ラッチパルスＬＰを受け取ると、レジスタ２２に記憶された表示データを保持する。Ｄ／Ａコンバータ２４は、各データ線Ｓｊに１つずつ設けられる。Ｄ／Ａコンバータ２４は、ラッチ回路２３に保持された表示データをアナログ信号電圧に変換し、対応するデータ線Ｓｊに与える。このようにソースドライバ回路１３は、データ線Ｓｊに対して表示データに応じた電位を与える表示信号出力回路として機能する。
なお、表示装置１０を小型、低コスト化するために、ゲートドライバ回路１２やソースドライバ回路１３の全部または一部を、ＣＧシリコンＴＦＴや多結晶シリコンＴＦＴなどを用いて画素回路Ａｉｊと同じ基板上に形成することが好ましい。
基準電源調整回路１４は、電圧制御信号ＰＤＡに基づき、基準電源配線Ｖｓに印加される電位（以下、基準電位Ｖｓｔｄという）のレベルを調整する。すべての画素回路Ａｉｊは、基準電源配線Ｖｓに接続されており、基準電源調整回路１４から基準電位Ｖｓｔｄの供給を受ける。また、図１では省略されているが、画素回路Ａｉｊの配置領域には、画素回路Ａｉｊに電源電圧を供給するために、電源配線Ｖｐと共通陰極Ｖｃｏｍ（または陰極配線ＣＡｉ）が配置されている。
以下、各実施形態に係る表示装置に含まれる画素回路Ａｉｊの詳細を説明する。以下の説明では、スイッチ用ＴＦＴのゲート端子に与えられるハイレベル電位をＧＨ、ローレベル電位をＧＬという。また、以下の説明では、各ＴＦＴのチャネル型は固定的に決定されているが、各ＴＦＴのゲート端子に適切な制御信号を供給できるのであれば、各ＴＦＴはｐチャネル型でもｎチャネル型でもよい。
（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。図２に示す画素回路１００は、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１１〜１１５、コンデンサ１２０、および、有機ＥＬ素子１３０を備えている。スイッチ用ＴＦＴ１１１、１１４はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路１００は、電源配線Ｖｐ、基準電源配線Ｖｓ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線Ｗｉ、Ｒｉ、および、データ線Ｓｊに接続されている。このうち、電源配線Ｖｐ（第１の電源配線）と共通陰極Ｖｃｏｍ（第２の電源配線）にはそれぞれ一定の電位ＶＤＤ、ＶＳＳが印加され、基準電源配線Ｖｓ（第３の電源配線）には基準電源調整回路１４で得られた基準電位Ｖｓｔｄが印加される。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１３０の共通電極となる。
画素回路１００では、電源配線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上に電源配線Ｖｐ側から順に、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１５および有機ＥＬ素子１３０が直列に設けられている。駆動用ＴＦＴ１１０のゲート端子には、コンデンサ１２０の一方の電極が接続されている。コンデンサ１２０の他方の電極とデータ線Ｓｊとの間には、スイッチ用ＴＦＴ１１１が設けられている。以下、駆動用ＴＦＴ１１０とコンデンサ１２０の接続点をＡ、コンデンサ１２０とスイッチ用ＴＦＴ１１１の接続点をＢという。接続点Ｂと電源配線Ｖｐとの間にはスイッチ用ＴＦＴ１１２が設けられ、接続点Ａと駆動用ＴＦＴ１１０のドレイン端子との間にはスイッチ用ＴＦＴ１１３が設けられ、接続点Ａと基準電源配線Ｖｓとの間にはスイッチ用ＴＦＴ１１４が設けられている。
スイッチ用ＴＦＴ１１１、１１２、１１５のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ１１３のゲート端子は制御線Ｗｉに接続され、スイッチ用ＴＦＴ１１４のゲート端子は制御線Ｒｉに接続されている。走査線Ｇｉおよび制御線Ｗｉ、Ｒｉの電位はゲートドライバ回路１２によって制御され、データ線Ｓｊの電位はソースドライバ回路１３によって制御される。
図３は、画素回路１００のタイミングチャートである。図３には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図３では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。以下、図３を参照して、画素回路１００の動作を説明する。
時刻ｔ０より前では、走査線Ｇｉと制御線Ｒｉの電位はＧＬ（ローレベル）に、制御線Ｗｉの電位はＧＨ（ハイレベル）に、データ線Ｓｊの電位は前回の表示データ（１行上の画素回路に書き込まれた表示データ）に応じたレベルに制御される。このため、スイッチ用ＴＦＴ１１２、１１５は導通状態、スイッチ用ＴＦＴ１１１、１１３、１１４は非導通状態となる。また、接続点Ａの電位は画素回路１００に前回書き込まれた表示データに応じた電位となり、接続点Ｂの電位はＶＤＤとなる。
時刻ｔ０において走査線Ｇｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１１が導通状態に、スイッチ用ＴＦＴ１１２、１１５が非導通状態に変化する。走査線Ｇｉの電位がＧＨである間（時刻ｔ０から時刻ｔ５までの間）、スイッチ用ＴＦＴ１１５は非導通状態にあるので、有機ＥＬ素子１３０に電流は流れず、有機ＥＬ素子１３０は発光しない。
走査線Ｇｉの電位がＧＨである間、データ線Ｓｊの電位は今回の表示データに応じたレベル電位（以下、データ電位Ｖｄａｔａという）に制御される。この間、接続点Ｂはスイッチ用ＴＦＴ１１１を介してデータ線Ｓｊに接続されるので、接続点Ｂの電位はＶｄａｔａとなる。また、時刻ｔ０から時刻ｔ１までの間、スイッチ用ＴＦＴ１１３、１１４は非導通状態であるので、接続点Ｂの電位がＶＤＤからＶｄａｔａに変化すると、接続点Ａの電位も同じ量（Ｖｄａｔａ−ＶＤＤ）だけ変化する。
次に時刻ｔ１において制御線Ｒｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１４が導通状態に変化する。これにより、接続点Ａはスイッチ用ＴＦＴ１１４を介して基準電源配線Ｖｓに接続されるので、接続点Ａの電位はＶｓｔｄに変化する。このとき接続点Ｂはスイッチ用ＴＦＴ１１１を介してデータ線Ｓｊに接続されているので、接続点Ａの電位が変化しても、接続点Ｂの電位はＶｄａｔａのままである。
基準電源配線Ｖｓの基準電位Ｖｓｔｄは、ゲート端子に基準電位Ｖｓｔｄを印加したときに駆動用ＴＦＴ１１０が導通状態となるように決定される。したがって、時刻ｔ１以降、駆動用ＴＦＴ１１０は必ず導通状態となる。なお、駆動用ＴＦＴ１１０が導通状態となってもスイッチ用ＴＦＴ１１５が非導通状態である間は、有機ＥＬ素子１３０に電流は流れず、有機ＥＬ素子１３０は発光しない。
次に時刻ｔ２において制御線Ｒｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１４が非導通状態に変化する。これにより、接続点Ａは基準電源配線Ｖｓから切り離され、接続点Ａの電位は固定される。このときコンデンサ１２０には、接続点ＡとＢの電位差（Ｖｓｔｄ−Ｖｄａｔａ）が保持される。
次に時刻ｔ３において制御線Ｗｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１３が導通状態に変化する。これにより駆動用ＴＦＴ１１０のゲート端子とドレイン端子が短絡され、駆動用ＴＦＴ１１０はダイオード接続となる。時刻ｔ１から時刻ｔ２までの間、接続点Ａには基準電位Ｖｓｔｄが印加され、時刻ｔ２以降も接続点Ａの電位はコンデンサ１２０によってＶｓｔｄに保たれる。したがって、時刻ｔ３以降も、駆動用ＴＦＴ１１０は必ず導通状態となる。
また、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位（駆動用ＴＦＴ１１０のゲート端子電位）は駆動用ＴＦＴ１１０が導通状態である間は上昇する。駆動用ＴＦＴ１１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、接続点Ａの電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇し、駆動用ＴＦＴ１１０は閾値状態（ゲート−ソース間に閾値電圧が印加された状態）となる。
次に時刻ｔ４において制御線Ｗｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１３が非導通状態に変化する。このときコンデンサ１２０には、接続点ＡとＢの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ）が保持される。
次に時刻ｔ５において走査線Ｇｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１２、１１５が導通状態に、スイッチ用ＴＦＴ１１１が非導通状態に変化する。これにより、接続点Ｂは、データ線Ｓｊから切り離され、スイッチ用ＴＦＴ１１２を介して電源配線Ｖｐに接続される。このため、接続点Ｂの電位はＶｄａｔａからＶＤＤに変化し、これに伴い、接続点Ａの電位も同じ量（ＶＤＤ−Ｖｄａｔａ；以下、ＶＢという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＢ）となる。
時刻ｔ５以降ではスイッチ用ＴＦＴ１１５は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１５を経由して有機ＥＬ素子１３０に電流が流れる。駆動用ＴＦＴ１１０を流れる電流の量は、ゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＢ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＢ（＝ＶＤＤ−Ｖｄａｔａ）が同じであれば電流量は同じである。したがって、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子１３０にはデータ電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子１３０は指定された輝度で発光する。
上記の動作では、時刻ｔ２においてスイッチ用ＴＦＴ１１４が非導通状態に変化した後に、時刻ｔ３においてスイッチ用ＴＦＴ１１３が導通状態に変化する。これにより、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１３、１１４を経由して基準電源配線Ｖｓに電流が流れ込むことを防止し、基準電源配線Ｖｓの電位を安定に保つことができる。また、時刻ｔ２においてコンデンサ１２０に保持された電位差が変化しないので、閾値電圧のばらつきを正確に補償することができる。
また、上記の動作では、時刻ｔ４においてスイッチ用ＴＦＴ１１３が非導通状態に変化した後に、時刻ｔ５においてスイッチ用ＴＦＴ１１１が非導通状態に、スイッチ用ＴＦＴ１１２が導通状態に変化する。これにより、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１３を経由して接続点Ａに電流が流れ込むことを防止し、駆動用ＴＦＴ１１０のゲート端子電位を正確に保持することができる。
以上に示すように、本実施形態に係る表示装置によれば、駆動用ＴＦＴ１１０を導通状態とする基準電位Ｖｓｔｄを基準電源配線Ｖｓに印加し、スイッチ用ＴＦＴ１１４を導通状態に制御することにより、駆動用ＴＦＴ１１０のゲート端子に基準電位Ｖｓｔｄを与え、画素回路の以前の状態にかかわらず、駆動用ＴＦＴ１１０を必ず導通状態に設定することができる。
したがって、その後にスイッチ用ＴＦＴ１１３を導通状態に、スイッチ用ＴＦＴ１１５を非導通状態に制御したときに、駆動用ＴＦＴ１１０を確実に閾値状態に設定し、駆動用ＴＦＴ１１０から有機ＥＬ素子１３０に流れる電流を遮断することができる。よって、駆動用ＴＦＴ１１０を正しく閾値状態に設定すると共に、有機ＥＬ素子１３０の不要な発光を防止することができる。不要な発光を防止できれば、表示画面のコントラストが向上し、有機ＥＬ素子１３０の寿命も長くなる。
また、ｐチャネル型の駆動用ＴＦＴ１１０を導通状態に設定するためには、ゲート端子に印加される基準電位Ｖｓｔｄを駆動用ＴＦＴ１１０のソース端子電位よりも閾値電圧Ｖｔｈの分以上低くする必要がある。ところが、基準電位Ｖｓｔｄを低くしすぎると、駆動用ＴＦＴ１１０が閾値状態になるまでに時間がかかり、駆動用ＴＦＴ１１０の閾値電圧のばらつきを補償する処理が１水平走査期間内に完了しないことがある。このため、基準電位Ｖｓｔｄは、ゲート端子に与えたときに駆動用ＴＦＴ１１０が導通状態になるという条件を満たす限り、（ＶＤＤ＋Ｖｔｈ）にできるだけ近い電位であることが好ましい。
画素回路１００は外部から与えられた基準電位Ｖｓｔｄに基づき動作するので、基準電源調整回路１４などを用いて基準電位Ｖｓｔｄのレベルを自由に設定することができる。したがって、本実施形態に係る表示装置によれば、（ＶＤＤ＋Ｖｔｈ）に近い基準電位Ｖｓｔｄを用いることにより、駆動用ＴＦＴの閾値電圧のばらつきを短時間で補償することができる。
また、駆動用ＴＦＴ１１０を閾値状態にする前に、コンデンサ１２０には電位差（Ｖｓｔｄ−Ｖｄａｔａ）が保持されるが、この電位差はすべての画素回路で同じである。したがって、仮に駆動用ＴＦＴ１１０を完全に閾値状態に設定できない場合でも、有機ＥＬ素子の輝度のばらつきを小さくすることができる。
（第２の実施形態）
図４は、本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。図４に示す画素回路２００は、駆動用ＴＦＴ２１０、スイッチ用ＴＦＴ２１１〜２１４、コンデンサ２２０、および、有機ＥＬ素子２３０を備えている。スイッチ用ＴＦＴ２１１、２１４はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路２００は、第１の実施形態に係る画素回路１００（図２）に対して、スイッチ用ＴＦＴ１１５を削除し、有機ＥＬ素子１３０のカソード端子を陰極配線ＣＡｉ（第２の電源配線）に接続する変更を施したものである。画素回路２００では、電源配線Ｖｐと陰極配線ＣＡｉとを結ぶ経路上に電源配線Ｖｐ側から順に、駆動用ＴＦＴ２１０および有機ＥＬ素子２３０が直列に設けられている。以上の点を除き、画素回路２００の構成は画素回路１００と同じである。陰極配線ＣＡｉの電位は、表示装置１０に含まれる電源切替回路（図示せず）によって制御される。
図５は、画素回路２００のタイミングチャートである。図５には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉ、陰極配線ＣＡｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図５では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。
図５に示すように、陰極配線ＣＡｉの電位は、時刻ｔ０から時刻ｔ５までの間は所定のレベルＶｃｈに、それ以外のときはＶＳＳに制御される。電位Ｖｃｈは、駆動用ＴＦＴ２１０と有機ＥＬ素子２３０を直列に接続した回路の一端に電位ＶＤＤを印加し、他端に電位Ｖｃｈを印加したときに、有機ＥＬ素子２３０への印加電圧が有機ＥＬ素子２３０の発光閾値電圧より低くなるように決定される。このため、陰極配線ＣＡｉの電位がＶｃｈである間（時刻ｔ０から時刻ｔ５までの間）、有機ＥＬ素子２３０に発光に寄与する電流は流れず、有機ＥＬ素子２３０は発光しない。以上の点を除き、画素回路２００の動作は画素回路１００と同じである。
以上に示すように、本実施形態に係る表示装置では、画素回路に対する書き込み時には、陰極配線ＣＡｉの電位は有機ＥＬ素子２３０に電流が流れないレベルに制御される。したがって、電源配線Ｖｐと陰極配線ＣＡｉとを結ぶ経路上にスイッチ用ＴＦＴを設けなくても、第１の実施形態と同じ効果（駆動用ＴＦＴの閾値電圧のばらつきを正しく短時間で補償し、有機ＥＬ素子の不要な発光を防止する）を得ることができる。
（第３の実施形態）
図６は、本発明の第３の実施形態に係る表示装置に含まれる画素回路の回路図である。図６に示す画素回路３００は、駆動用ＴＦＴ３１０、スイッチ用ＴＦＴ３１１〜３１５、コンデンサ３２０、および、有機ＥＬ素子３３０を備えている。画素回路３００に含まれるＴＦＴは、いずれもｐチャネル型である。
画素回路３００は、第１の実施形態に係る画素回路１００（図２）に対して、ｎチャネル型のＴＦＴをｐチャネル型のＴＦＴに変更し、各ＴＦＴのゲート端子を適切な信号線に接続する変更を施したものである。画素回路３００では、スイッチ用ＴＦＴ３１１、３１３のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ３１２、３１５のゲート端子は制御線Ｅｉに接続され、スイッチ用ＴＦＴ３１４のゲート端子は制御線Ｒｉに接続されている。以上の点を除き、画素回路３００の構成は画素回路１００と同じである。制御線Ｅｉの電位は、ゲートドライバ回路１２によって制御される。
図７は、画素回路３００のタイミングチャートである。図７には、走査線Ｇｉ、制御線Ｅｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図７では、時刻ｔ０から時刻ｔ４までが１水平走査期間に相当する。以下、図７を参照して、画素回路３００の動作を説明する。
時刻ｔ０より前では、走査線Ｇｉと制御線Ｒｉの電位はＧＨに、制御線Ｅｉの電位はＧＬに、データ線Ｓｊの電位は前回の表示データに応じたレベルに制御される。このため、スイッチ用ＴＦＴ３１２、３１５は導通状態、スイッチ用ＴＦＴ３１１、３１３、３１４は非導通状態となる。また、接続点Ａの電位は画素回路３００に前回書き込まれた表示データに応じた電位となり、接続点Ｂの電位はＶＤＤとなる。
時刻ｔ０において制御線Ｅｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ３１２、３１５が非導通状態に変化する。制御線Ｅｉの電位がＧＨである間（時刻ｔ０から時刻ｔ４までの間）、スイッチ用ＴＦＴ３１５は非導通状態にあるので、有機ＥＬ素子３３０に電流は流れず、有機ＥＬ素子３３０は発光しない。
制御線Ｅｉの電位がＧＨである間、データ線Ｓｊの電位はデータ電位Ｖｄａｔａに制御される。時刻ｔ０から時刻ｔ１までの間、接続点Ａ、Ｂは電位が印加された配線から切り離されるので、接続点Ａ、Ｂの電位は不定となる（実際には時刻ｔ０のレベルから変化しない）。
次に時刻ｔ１において走査線Ｇｉと制御線Ｒｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ３１１、３１３、３１４が導通状態に変化する。これにより、接続点Ｂはスイッチ用ＴＦＴ３１１を介してデータ線Ｓｊに接続されるので、接続点Ｂの電位はＶｄａｔａに変化する。接続点Ａはスイッチ用ＴＦＴ３１４を介して基準電源配線Ｖｓに接続されるので、接続点Ａの電位はＶｓｔｄに変化する。基準電源配線Ｖｓの基準電位Ｖｓｔｄは、第１の実施形態と同様に、ゲート端子に基準電位Ｖｓｔｄを印加したときに駆動用ＴＦＴ３１０が導通状態となるように決定される。したがって、時刻ｔ１以降、駆動用ＴＦＴ３１０は必ず導通状態となる。なお、駆動用ＴＦＴ３１０が導通状態となってもスイッチ用ＴＦＴ３１５が非導通状態である間は、有機ＥＬ素子３３０に電流は流れず、有機ＥＬ素子３３０は発光しない。
一方、スイッチ用ＴＦＴ３１３が導通状態になると、駆動用ＴＦＴ３１０のゲート端子とドレイン端子が短絡され、駆動用ＴＦＴ３１０はダイオード接続となる。このため、電源配線Ｖｐから駆動用ＴＦＴ３１０とスイッチ用ＴＦＴ３１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位はその分だけ上昇する。したがって、接続点Ａの電位は、正確に言うと、基準電位Ｖｓｔｄよりも少し高い電位（Ｖｓｔｄ＋α）になる。
次に時刻ｔ２において制御線Ｒｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ３１４が非導通状態に変化する。これにより、基準電源配線Ｖｓからスイッチ用ＴＦＴ３１４を経由して接続点Ａに流れる電流は遮断される。これに代えて、電源配線Ｖｐから駆動用ＴＦＴ３１０とスイッチ用ＴＦＴ３１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位（駆動用ＴＦＴ３１０のゲート端子電位）は駆動用ＴＦＴ３１０が導通状態である間は上昇する。駆動用ＴＦＴ３１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、接続点Ａの電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇し、駆動用ＴＦＴ３１０は閾値状態となる。
次に時刻ｔ３において走査線Ｇｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ３１１、３１３が非導通状態に変化する。このときコンデンサ３２０には、接続点ＡとＢの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ）が保持される。
次に時刻ｔ４において制御線Ｅｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ３１２、３１５が導通状態に変化する。これにより、接続点Ｂはスイッチ用ＴＦＴ３１２を介して電源配線Ｖｐに接続される。このとき、接続点Ｂの電位はＶｄａｔａからＶＤＤに変化し、これに伴い、接続点Ａの電位は同じ量（ＶＤＤ−Ｖｄａｔａ；以下、ＶＢという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＢ）となる。
時刻ｔ４以降ではスイッチ用ＴＦＴ３１５は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ３１０とスイッチ用ＴＦＴ３１５を経由して有機ＥＬ素子３３０に電流が流れる。駆動用ＴＦＴ３１０を流れる電流の量は、ゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＢ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＢ（＝ＶＤＤ−Ｖｄａｔａ）が同じであれば電流量は同じである。したがって、駆動用ＴＦＴ３１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子３３０にはデータ電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子３３０は指定された輝度で発光する。
以上に示すように、画素回路３００では、駆動用ＴＦＴ３１０およびすべてのスイッチ用ＴＦＴ３１１〜３１５が同じチャネル型のトランジスタで構成されている。このような画素回路３００を備えた本実施形態に係る表示装置でも、各ＴＦＴのゲート端子に適切な制御信号を供給することにより、第１の実施形態と同じ効果を得ることができる。また、同じチャネル型のトランジスタは同じマスクを用いて同じプロセスで製造できるので、表示装置のコストを下げることができる。また、同じチャネル型のトランジスタは異なるチャネル型のトランジスタよりも接近して配置できるので、その分だけ画素回路の面積を他の用途に利用することができる。
（第４の実施形態）
図８は、本発明の第４の実施形態に係る表示装置の構成を示すブロック図である。図８に示す表示装置４０は、図１に示す表示装置１０において、基準電源調整回路１４を基準電位制御回路４８に置換したものである。表示装置４０では、画素回路Ａｉｊに基準電位を供給するために、すべての画素回路Ａｉｊに接続された基準電源配線Ｖｓに代えて、各行の画素回路Ａｉｊに接続されたｎ本の制御線Ｒｉが使用される。
基準電位制御回路４８は、電圧制御信号ＰＤＡに基づき、２種類の基準電位（以下、Ｖｓｈ、Ｖｓｌという）のレベルを調整する。基準電位制御回路４８は、ｎ本の制御線Ｒｉに接続されており、制御線Ｒｉの電位を個別にＶｓｈとＶｓｌの間で切り替える。
図９は、本発明の第４の実施形態に係る表示装置に含まれる画素回路の回路図である。図９に示す画素回路４００は、駆動用ＴＦＴ４１０、スイッチ用ＴＦＴ４１１〜４１５、コンデンサ４２０、および、有機ＥＬ素子４３０を備えている。スイッチ用ＴＦＴ４１１はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路４００は、第１の実施形態に係る画素回路１００（図２）に対して、スイッチ用ＴＦＴ１１４をｐチャネル型のＴＦＴに変更し、変更後のＴＦＴを制御線Ｒｉにダイオード接続する変更を施したものである。画素回路４００では、スイッチ用ＴＦＴ４１４のゲート端子とドレイン端子はいずれも制御線Ｒｉ（第３の電源配線）に接続されている。以上の点を除き、画素回路４００の構成は画素回路１００と同じである。
図１０は、画素回路４００のタイミングチャートである。図１０には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図１０では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。以下、図１０を参照して、画素回路４００と画素回路１００の動作の相違点を説明する。
図１０に示すように、制御線Ｒｉの電位は、時刻ｔ１から時刻ｔ２までの間はＶｓｌに、それ以外のときはＶｓｈに制御される。基準電位Ｖｓｈ、Ｖｓｌは、後述する条件を満たすように決定される。
時刻ｔ１において制御線Ｒｉの電位がＶｓｌに変化すると、スイッチ用ＴＦＴ４１４のゲート端子電位とドレイン端子電位はいずれもＶｓｌに変化する。ｐチャネル型のスイッチ用ＴＦＴ４１４は、ゲート−ソース間電圧が閾値電圧よりも低ければ（すなわち、電位Ｖｓｌが接続点Ａの電位よりもスイッチ用ＴＦＴ４１４の閾値電圧分以上に低ければ）、導通状態となる。
また、スイッチ用ＴＦＴ４１４が導通状態になると、接続点Ａからスイッチ用ＴＦＴ４１４を経由して制御線Ｒｉに電流が流れ出し、接続点Ａの電位はスイッチ用ＴＦＴ４１４が導通状態である間は下降する。スイッチ用ＴＦＴ４１４は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ’（負の値）になる（すなわち、接続点Ａの電位が（Ｖｓｌ−Ｖｔｈ’）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（Ｖｓｌ−Ｖｔｈ’）まで下降する。さらに、このときの接続点Ａの電位が駆動用ＴＦＴ４１０のソース端子電位よりも閾値電圧Ｖｔｈ（負の値）分以上低ければ（すなわち、Ｖｓｌ−Ｖｔｈ’＜ＶＤＤ＋Ｖｔｈが成り立てば）、駆動用ＴＦＴ４１０は導通状態となる。
そこで、基準電位Ｖｓｌは、以前の接続点Ａの電位にかかわらず、スイッチ用ＴＦＴ４１４のゲート端子に基準電位Ｖｓｌを印加すると、スイッチ用ＴＦＴ４１４が導通状態となり、さらに駆動用ＴＦＴ４１０が導通状態となるように決定される。これに対して、基準電位Ｖｓｈは、以前の接続点Ａの電位にかかわらず、スイッチ用ＴＦＴ４１４のゲート端子に基準電位Ｖｓｈを印加すると、スイッチ用ＴＦＴ４１４が非導通状態となるように決定される。これらの条件を満たすＶｓｈとＶｓｌの間で制御線Ｒｉの電位を切り替えることにより、１本の制御線だけを用いて駆動用ＴＦＴ４１０を導通状態に設定することができる。
以上に示すように、画素回路４００では、スイッチ用ＴＦＴ４１４を制御線Ｒｉにダイオード接続した上で、制御線Ｅｉの電位をＶｓｈとＶｓｌの間で切り替えることにより、スイッチ用ＴＦＴ４１４を導通状態および非導通状態に切り替え、駆動用ＴＦＴ４１０を導通状態に設定することができる。したがって、画素回路４００を備えた本実施形態に係る表示装置によっても、第１の実施形態と同じ効果を得ることができる。また、スイッチ用ＴＦＴ４１４を制御する配線が不要となるので、表示装置の回路規模を削減することができる。
（第５の実施形態）
図１１は、本発明の第５の実施形態に係る表示装置に含まれる画素回路の回路図である。図１１に示す画素回路５００は、駆動用ＴＦＴ５１０、スイッチ用ＴＦＴ５１１〜５１５、コンデンサ５２０、および、有機ＥＬ素子５３０を備えている。スイッチ用ＴＦＴ５１１、５１４はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路５００は、第１の実施形態に係る画素回路１００（図２）に対して、スイッチ用ＴＦＴ１１２を基準電源配線Ｖｓに接続する変更を施したものである。画素回路５００では、接続点Ｂと基準電源配線Ｖｓとの間に、スイッチ用ＴＦＴ５１２が設けられている。以上の点を除き、画素回路５００の構成は画素回路１００と同じである。
図１２は、画素回路５００のタイミングチャートである。図１２には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図１２では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。以下、図１２を参照して、画素回路５００と画素回路１００の動作の相違点を説明する。
図１２に示すように、画素回路５００は、時刻ｔ０から時刻ｔ５までの間、画素回路１００と同じように動作する。時刻ｔ５において走査線Ｇｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ５１２、５１５が導通状態に、スイッチ用ＴＦＴ５１１が非導通状態に変化する。これにより、接続点Ｂは、データ線Ｓｊから切り離され、スイッチ用ＴＦＴ５１２を介して基準電源配線Ｖｓに接続される。このため、接続点Ｂの電位はＶｄａｔａからＶｓｔｄに変化し、これに伴い、接続点Ａの電位も同じ量（Ｖｓｔｄ−Ｖｄａｔａ；以下、ＶＣという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＣ）となる。
時刻ｔ５以降ではスイッチ用ＴＦＴ５１５は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ５１０とスイッチ用ＴＦＴ５１５を経由して有機ＥＬ素子５３０に電流が流れる。駆動用ＴＦＴ５１０を流れる電流の量は、ゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＣ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＣ（＝Ｖｓｔｄ−Ｖｄａｔａ）が同じであれば電流量は同じである。したがって、駆動用ＴＦＴ５１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子５３０にはデータ線Ｓｊに印加された電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子５３０は指定された輝度で発光する。
以上に示すように、画素回路５００では、スイッチ用ＴＦＴ５１２は、接続点Ｂと基準電源配線Ｖｓとの間に設けられている。このような画素回路５００を備えた本実施形態に係る表示装置によっても、駆動用ＴＦＴ５１０のゲート端子電位はデータ電位Ｖｄａｔａに応じたレベルに保持されるので、第１の実施形態と同じ効果を得ることができる。これに加えて本実施形態に係る表示装置によれば、以下に示すように、表示品位を向上させるためのピーク輝度調整を容易に行うことができる。
従来の表示装置でピーク輝度調整を行うためには、例えば、表示データをメモリなどに蓄積してピーク輝度を求め、求めたピーク輝度に応じた変換処理を表示データに施し、変換後の表示データに応じた電位を画素回路に与える必要がある。ところが、これらの処理を行うためには、表示制御回路あるいはソースドライバ回路にメモリや演算回路を追加し、ソースドライバ回路の出力部分にピーク輝度調整に対応した回路を追加する必要がある。このため、従来の表示装置にピーク輝度調整機能を追加すると、表示装置のコストや消費電力が大きく増加する。
これに対して、本実施形態に係る表示装置では、駆動用ＴＦＴ５１０のゲート端子電位は（ＶＤＤ＋Ｖｔｈ＋ＶＣ）であり、電位ＶＤＤ、Ｖｔｈは固定値であるので、有機ＥＬ素子５３０の輝度は電位差ＶＣ（＝Ｖｓｔｄ−Ｖｄａｔａ）に応じて増減する。したがって、データ電位Ｖｄａｔａを個別に変更しなくても、基準電源調整回路１４でピーク輝度に応じて基準電位Ｖｓｔｄを調整することにより、有機ＥＬ素子５３０の輝度を一律に調整することができる。この場合、ソースドライバ回路の出力部に回路を追加する必要はない。したがって、本実施形態に係る表示装置によれば、少量の回路を追加するだけで、表示データを変更することなく、ピーク輝度調整を容易に行うことができる。
（第６の実施形態）
図１３は、本発明の第６の実施形態に係る表示装置に含まれる画素回路の回路図である。図１３に示す画素回路６００は、駆動用ＴＦＴ６１０、スイッチ用ＴＦＴ６１１〜６１５、コンデンサ６２０、および、有機ＥＬ素子６３０を備えている。スイッチ用ＴＦＴ６１２、６１４、６１５はｐチャネル型、他のＴＦＴはｎチャネル型である。
画素回路６００は、第５の実施形態に係る画素回路５００（図１１）に対して、駆動用ＴＦＴ５１０とスイッチ用ＴＦＴ５１３をｎチャネル型のＴＦＴに、スイッチ用ＴＦＴ５１４をｐチャネル型のＴＦＴに変更し、電源配線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上の素子の配置順序を変える変更を施したものである。画素回路６００では、電源配線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上に電源配線Ｖｐ側から順に、有機ＥＬ素子６３０、スイッチ用ＴＦＴ６１５および駆動用ＴＦＴ６１０が直列に設けられている。以上の点を除き、画素回路６００の構成は画素回路５００と同じである。
図１４は、画素回路６００のタイミングチャートである。図１４には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図１４では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。以下、図１４を参照して、画素回路６００の動作を説明する。
時刻ｔ０より前では、走査線Ｇｉと制御線Ｗｉの電位はＧＬに、制御線Ｒｉの電位はＧＨに、データ線Ｓｊの電位は前回の表示データに応じたレベルに制御される。このため、スイッチ用ＴＦＴ６１２、６１５は導通状態、スイッチ用ＴＦＴ６１１、６１３、６１４は非導通状態となる。また、接続点Ａの電位は画素回路６００に前回書き込まれたデータに応じた電位となり、接続点Ｂの電位はＶｓｔｄとなる。
時刻ｔ０において走査線Ｇｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ６１１が導通状態に、スイッチ用ＴＦＴ６１２、６１５が非導通状態に変化する。走査線Ｇｉの電位がＧＨである間（時刻ｔ０から時刻ｔ５までの間）、スイッチ用ＴＦＴ６１５は非導通状態にあるので、有機ＥＬ素子６３０に電流は流れず、有機ＥＬ素子６３０は発光しない。
走査線Ｇｉの電位がＧＨである間、データ線Ｓｊの電位はデータ電位Ｖｄａｔａに制御される。この間、接続点Ｂはスイッチ用ＴＦＴ６１１を介してデータ線Ｓｊに接続されるので、接続点Ｂの電位はＶｄａｔａとなる。また、時刻ｔ０から時刻ｔ１までの間、スイッチ用ＴＦＴ６１３、６１４は非導通状態であるので、接続点Ｂの電位がＶｓｔｄからＶｄａｔａに変化すると、接続点Ａの電位も同じ量（Ｖｄａｔａ−Ｖｓｔｄ）だけ変化する。
次に時刻ｔ１において制御線Ｒｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ６１４が導通状態に変化する。これにより、接続点Ａはスイッチ用ＴＦＴ６１４を介して基準電源配線Ｖｓに接続されるので、接続点Ａの電位はＶｓｔｄに変化する。このとき接続点Ｂはスイッチ用ＴＦＴ６１１を介してデータ線Ｓｊに接続されているので、接続点Ａの電位が変化しても、接続点Ｂの電位はＶｄａｔａのままである。
基準電源配線Ｖｓの基準電位Ｖｓｔｄは、ゲート端子に基準電位Ｖｓｔｄを印加したときに駆動用ＴＦＴ６１０が導通状態となるように決定される。したがって、時刻ｔ１以降、駆動用ＴＦＴ６１０は必ず導通状態となる。なお、駆動用ＴＦＴ６１０が導通状態となってもスイッチ用ＴＦＴ６１５が非導通状態である間は、有機ＥＬ素子６３０に電流は流れず、有機ＥＬ素子６３０は発光しない。
次に時刻ｔ２において制御線Ｒｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ６１４が非導通状態に変化する。これにより、接続点Ａは基準電源配線Ｖｓから切り離され、接続点Ａの電位は固定される。このときコンデンサ６２０には、接続点ＡとＢの電位差（Ｖｓｔｄ−Ｖｄａｔａ）が保持される。
次に時刻ｔ３において制御線Ｗｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ６１３が導通状態に変化する。これにより駆動用ＴＦＴ６１０のゲート端子とドレイン端子が短絡され、駆動用ＴＦＴ６１０はダイオード接続となる。時刻ｔ１から時刻ｔ２までの間、接続点Ａには基準電位Ｖｓｔｄが印加され、時刻ｔ２以降も接続点Ａの電位はコンデンサ６２０によってＶｓｔｄに保たれる。したがって、時刻ｔ３以降も、駆動用ＴＦＴ６１０は必ず導通状態となる。
また、接続点Ａからスイッチ用ＴＦＴ６１３と駆動用ＴＦＴ６１０を経由して共通陰極Ｖｃｏｍに電流が流れ出し、接続点Ａの電位（駆動用ＴＦＴ６１０のゲート端子電位）は駆動用ＴＦＴ６１０が導通状態である間は下降する。駆動用ＴＦＴ６１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（正の値）になる（すなわち、接続点Ａの電位が（ＶＳＳ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＳＳ＋Ｖｔｈ）まで下降し、駆動用ＴＦＴ６１０は閾値状態となる。
次に時刻ｔ４において制御線Ｗｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ６１３が非導通状態に変化する。このときコンデンサ６２０には、接続点ＡとＢの電位差（ＶＳＳ＋Ｖｔｈ−Ｖｄａｔａ）が保持される。
次に時刻ｔ５において走査線Ｇｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ６１２、６１５が導通状態に、スイッチ用ＴＦＴ６１１が非導通状態に変化する。これにより、接続点Ｂは、データ線Ｓｊから切り離され、スイッチ用ＴＦＴ６１２を介して基準電源配線Ｖｓに接続される。このため、接続点Ｂの電位はＶｄａｔａからＶｓｔｄに変化し、これに伴い、接続点Ａの電位も同じ量（Ｖｓｔｄ−Ｖｄａｔａ；以下、ＶＣという）だけ変化して（ＶＳＳ＋Ｖｔｈ＋ＶＣ）となる。
時刻ｔ５以降ではスイッチ用ＴＦＴ６１５は導通状態にあるので、電源配線Ｖｐからスイッチ用ＴＦＴ６１５と駆動用ＴＦＴ６１０を経由して共通陰極Ｖｃｏｍに流れる電流が有機ＥＬ素子６３０にも流れる。駆動用ＴＦＴ６１０を流れる電流の量は、ゲート端子電位（ＶＳＳ＋Ｖｔｈ＋ＶＣ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＣ（＝Ｖｓｔｄ−Ｖｄａｔａ）が同じであれば電流量は同じである。したがって、駆動用ＴＦＴ６１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子６３０にはデータ線Ｓｊに印加された電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子６３０は指定された輝度で発光する。
以上に示すように、画素回路６００は、ｎチャネル型の駆動用ＴＦＴ６１０を含んでいる。このような画素回路６００を備えた本実施形態に係る表示装置によっても、第５の実施形態と同様に、第１の実施形態と同じ効果と、ピーク輝度調整を容易に行えるという効果を得ることができる。
（第７の実施形態）
図１５は、本発明の第７の実施形態に係る表示装置に含まれる画素回路の回路図である。図１５に示す画素回路７００は、駆動用ＴＦＴ７１０、スイッチ用ＴＦＴ７１１〜７１５、コンデンサ７２０、および、有機ＥＬ素子７３０を備えている。スイッチ用ＴＦＴ７１１、７１４はｎチャネル型、他のＴＦＴはｐチャネル型である。
画素回路７００は、第５の実施形態に係る画素回路５００（図１１）に対して、スイッチ用ＴＦＴ５１４を異なる箇所に接続する変更を施したものである。図１５において、駆動用ＴＦＴ７１０とスイッチ用ＴＦＴ７１３、７１５の接続点をＣという。画素回路７００では、接続点Ｃと基準電源配線Ｖｓとの間にスイッチ用ＴＦＴ７１４が設けられている。以上の点を除き、画素回路７００の構成は画素回路５００と同じである。
図１６は、画素回路７００のタイミングチャートである。図１６には、走査線Ｇｉ、制御線Ｗｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図１６では、時刻ｔ０から時刻ｔ４までが１水平走査期間に相当する。以下、図１６を参照して、画素回路７００と画素回路５００の動作の相違点を説明する。
画素回路７００は、時刻ｔ０から時刻ｔ１までの間、画素回路５００と同じように（すなわち、画素回路１００と同じように）動作する。時刻ｔ１において制御線Ｗｉの電位がＧＬに、制御線Ｒｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ７１３、７１４が導通状態に変化する。これにより、接続点Ａはスイッチ用ＴＦＴ７１３、７１４を介して基準電源配線Ｖｓに接続されるので、接続点Ａの電位はＶｓｔｄに変化する。
基準電源配線Ｖｓの基準電位Ｖｓｔｄは、ゲート端子に基準電位Ｖｓｔｄを印加したときに駆動用ＴＦＴ７１０が導通状態となるように決定される。したがって、時刻ｔ１以降、駆動用ＴＦＴ７１０は必ず導通状態となる。なお、駆動用ＴＦＴ７１０が導通状態となってもスイッチ用ＴＦＴ７１５が非導通状態である間は、有機ＥＬ素子７３０に電流は流れず、有機ＥＬ素子７３０は発光しない。
一方、スイッチ用ＴＦＴ７１３が導通状態になると、駆動用ＴＦＴ７１０のゲート端子とドレイン端子が短絡され、駆動用ＴＦＴ７１０はダイオード接続となる。このため、電源配線Ｖｐから駆動用ＴＦＴ７１０とスイッチ用ＴＦＴ７１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位はその分だけ上昇する。したがって、接続点Ａの電位は、正確に言うと、Ｖｓｔｄよりも少し高い電位（Ｖｓｔｄ＋β）になる。
次に時刻ｔ２において制御線Ｒｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ７１４が非導通状態に変化する。これにより、基準電源配線Ｖｓからスイッチ用ＴＦＴ７１４を経由して接続点Ａに流れる電流は遮断される。これに代えて、電源配線Ｖｐから駆動用ＴＦＴ７１０とスイッチ用ＴＦＴ７１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位（駆動用ＴＦＴ７１０のゲート端子電位）は駆動用ＴＦＴ７１０が導通状態である間は上昇する。駆動用ＴＦＴ７１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、接続点Ａの電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇し、駆動用ＴＦＴ７１０は閾値状態となる。
画素回路７００は、時刻ｔ３以降、画素回路５００の時刻ｔ４以降と同じように動作する。時刻ｔ４以降では、駆動用ＴＦＴ７１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子７３０にはデータ電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子７３０は指定された輝度で発光する。
以上に示すように、画素回路７００では、スイッチ用ＴＦＴ７１４は、基準電源配線Ｖｓと、駆動用ＴＦＴ７１０のドレイン端子（スイッチ用ＴＦＴ７１３に接続された電流入出力端子）に接続されている。このような画素回路７００を備えた本実施形態に係る表示装置によっても、第５の実施形態と同様に、第１の実施形態と同じ効果と、ピーク輝度調整を容易に行えるという効果を得ることができる。
また、一般に画素回路では、スイッチング素子にリーク電流が流れるために、コンデンサに保持された電荷は電気光学素子が発光する間に増加または減少し、電気光学素子の輝度が時間の経過と共に変動するという問題がある。ここで、接続点Ａに接続されたスイッチ用ＴＦＴの個数は、画素回路５００では２個であるのに対し、画素回路７００では１個である。このように画素回路７００では、駆動用ＴＦＴ７１０のゲート端子に接続されたスイッチ用ＴＦＴの個数が少ないので、リーク電流も少なく、コンデンサ７２０に保持された電荷も変動しにくい。したがって、本実施形態に係る表示装置によれば、駆動用ＴＦＴ７１０のゲート端子電位の変動を抑制し、表示品位を高めることができる。
なお、画素回路７００は、第５の実施形態に係る画素回路５００に対して、一方の端子が基準電源配線Ｖｓに接続されたスイッチ用ＴＦＴの他方の端子を駆動用ＴＦＴのドレイン端子に接続する変更を施したものであるが、第１〜第４および第６の実施形態に係る画素回路に対して同じ変更を施してもよい。変更後の画素回路を備えた表示装置によっても、第７の実施形態と同様に、駆動用ＴＦＴのゲート端子電位の変動を抑制し、表示品位を高めることができる。
以上に示すように、各実施形態に係る表示装置によれば、駆動用ＴＦＴの閾値電圧のばらつきを正しく補償し、有機ＥＬ素子の不要な発光を防止し、表示画面のコントラストを高め、有機ＥＬ素子の寿命を延ばすことができる。また、本発明は各実施形態に限定されるものではなく、各実施形態の特徴を適宜組み合わせることもできる。
本発明の表示装置は、駆動素子の閾値電圧のばらつきを正しく補償し、電気光学素子の不要な発光を防止できるという効果を奏するので、有機ＥＬディスプレイやＦＥＤなど、電流駆動型の表示素子を備えた各種の表示装置に利用することができる。

Claims (15)

  1. 電流駆動型の表示装置であって、
    複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
    前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
    前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
    前記画素回路は、
    第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
    前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
    前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
    前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
    前記コンデンサの第２の電極と所定の電源配線との間に設けられた第２のスイッチング素子と、
    前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
    一方の端子が第３の電源配線に接続され、他方の端子が直接または前記第３のスイッチング素子を介して前記駆動素子の制御端子に接続された第４のスイッチング素子とを含む、表示装置。
  2. 前記第３の電源配線には、前記駆動素子を導通状態とする電位が印加されることを特徴とする、請求項１に記載の表示装置。
  3. 前記第４のスイッチング素子は、前記第３の電源配線と前記駆動素子の制御端子との間に設けられていることを特徴とする、請求項１に記載の表示装置。
  4. 前記画素回路に対する書き込み時には、
    第１の期間では、前記第１および第４のスイッチング素子が導通状態に、前記第２および第３のスイッチング素子が非導通状態に制御され、
    次に第２の期間では、前記第４のスイッチング素子が非導通状態に、前記第３のスイッチング素子が導通状態に制御され、
    次に第３の期間では、前記第１および第３のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする、請求項３に記載の表示装置。
  5. 前記第４のスイッチング素子は、前記第３の電源配線と、前記第３のスイッチング素子に接続された、前記駆動素子の電流入出力端子との間に設けられていることを特徴とする、請求項１に記載の表示装置。
  6. 前記画素回路に対する書き込み時には、
    第１の期間では、前記第１、第３および第４のスイッチング素子が導通状態に、前記第２のスイッチング素子が非導通状態に制御され、
    次に第２の期間では、前記第４のスイッチング素子が非導通状態に制御され、
    次に第３の期間では、前記第１および第３のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする、請求項５に記載の表示装置。
  7. 前記第２のスイッチング素子は、前記第１の電源配線と前記コンデンサの第２の電極との間に設けられていることを特徴とする、請求項１に記載の表示装置。
  8. 前記第４のスイッチング素子の制御端子は前記第３の電源配線に接続されており、
    前記第３の電源配線の電位は、前記駆動素子を導通状態にする電位と前記第４のスイッチング素子を非導通状態にする電位との間で切り替えられることを特徴とする、請求項７に記載の表示装置。
  9. 前記第２のスイッチング素子は、前記第３の電源配線と前記コンデンサの第２の電極との間に設けられていることを特徴とする、請求項１に記載の表示装置。
  10. 前記第３の電源配線の電位は、制御可能に構成されていることを特徴とする、請求項９に記載の表示装置。
  11. 前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第５のスイッチング素子をさらに含む、請求項１に記載の表示装置。
  12. 前記画素回路に対する書き込み時には、前記第２の電源配線の電位は、前記電気光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴とする、請求項１に記載の表示装置。
  13. 前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする、請求項１に記載の表示装置。
  14. 前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トランジスタで構成されていることを特徴とする、請求項１に記載の表示装置。
  15. 前記駆動素子および前記画素回路内のすべてのスイッチング素子は、同じチャネル型の薄膜トランジスタで構成されていることを特徴とする、請求項１４に記載の表示装置。
JP2008517777A 2006-05-30 2006-12-18 電流駆動型表示装置 Active JP5014338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008517777A JP5014338B2 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006149142 2006-05-30
JP2006149142 2006-05-30
PCT/JP2006/325186 WO2007138729A1 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置
JP2008517777A JP5014338B2 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置

Publications (2)

Publication Number Publication Date
JPWO2007138729A1 true JPWO2007138729A1 (ja) 2009-10-01
JP5014338B2 JP5014338B2 (ja) 2012-08-29

Family

ID=38778257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517777A Active JP5014338B2 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置

Country Status (5)

Country Link
US (1) US8325118B2 (ja)
EP (1) EP2026318B1 (ja)
JP (1) JP5014338B2 (ja)
CN (1) CN101405785B (ja)
WO (1) WO2007138729A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373736B1 (ko) * 2006-12-27 2014-03-14 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US8648782B2 (en) * 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009139820A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101407302B1 (ko) 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
KR101404549B1 (ko) 2008-02-15 2014-06-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101518742B1 (ko) 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101579976B1 (ko) * 2008-10-27 2015-12-24 엘지디스플레이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 모니터링방법
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP5214030B2 (ja) * 2009-07-10 2013-06-19 シャープ株式会社 表示装置
KR101683215B1 (ko) * 2010-08-10 2016-12-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101528147B1 (ko) 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치
KR20130133499A (ko) * 2012-05-29 2013-12-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN103971640B (zh) 2014-05-07 2016-08-24 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法和显示装置
CN104575389A (zh) * 2015-01-29 2015-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN104751798B (zh) * 2015-04-10 2016-03-30 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
CN104835454B (zh) * 2015-06-01 2017-10-10 京东方科技集团股份有限公司 一种有机电致发光触控面板、其驱动方法显示装置
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
CN105957474B (zh) * 2016-07-13 2018-09-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板、显示装置
US10347185B2 (en) * 2017-08-24 2019-07-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) pixel circuits, driving method thereof, and OLED displays
CN109509431A (zh) 2017-09-14 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109920374B (zh) * 2017-12-13 2020-12-22 京东方科技集团股份有限公司 像素驱动电路及其控制方法、显示面板及电子设备
CN109087609A (zh) * 2018-11-13 2018-12-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
TWI731462B (zh) * 2019-11-05 2021-06-21 友達光電股份有限公司 畫素電路、畫素結構與相關的畫素矩陣

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
KR100888004B1 (ko) * 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP3732477B2 (ja) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 画素回路、発光装置および電子機器
US7876294B2 (en) 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
KR100599726B1 (ko) 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4297438B2 (ja) * 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP4552108B2 (ja) 2003-12-05 2010-09-29 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
JP4974471B2 (ja) * 2004-04-12 2012-07-11 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
JP2006078911A (ja) * 2004-09-10 2006-03-23 Sharp Corp アクティブ駆動型表示装置及びその駆動方法
JP4846999B2 (ja) * 2004-10-20 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
KR100606416B1 (ko) * 2004-11-17 2006-07-31 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드의 구동 장치 및 구동방법
KR101153942B1 (ko) * 2005-07-20 2012-06-08 삼성전자주식회사 액정 표시 장치
KR100732828B1 (ko) 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR101167929B1 (ko) * 2006-03-31 2012-07-30 엘지디스플레이 주식회사 수평전계방식 액정표시소자

Also Published As

Publication number Publication date
JP5014338B2 (ja) 2012-08-29
US20090040150A1 (en) 2009-02-12
WO2007138729A1 (ja) 2007-12-06
US8325118B2 (en) 2012-12-04
EP2026318A1 (en) 2009-02-18
CN101405785A (zh) 2009-04-08
CN101405785B (zh) 2011-08-17
EP2026318A4 (en) 2010-04-21
EP2026318B1 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5014338B2 (ja) 電流駆動型表示装置
US8289246B2 (en) Electric current driving type display device and pixel circuit
JP5734403B2 (ja) 表示装置およびその駆動方法
US8847939B2 (en) Method of driving and a driver for a display device including an electric current driving element
JP4979772B2 (ja) 電流駆動型表示装置
US20100073344A1 (en) Pixel circuit and display device
US7786959B2 (en) Display apparatus
WO2010029795A1 (ja) 表示装置およびその駆動方法
WO2005045797A1 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4327042B2 (ja) 表示装置およびその駆動方法
US11094254B2 (en) Display device and method for driving same
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
CN112117991B (zh) 包括触发器和控制元件的电路
CN111834403A (zh) 像素及包括它的显示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150