WO2010029795A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2010029795A1
WO2010029795A1 PCT/JP2009/060034 JP2009060034W WO2010029795A1 WO 2010029795 A1 WO2010029795 A1 WO 2010029795A1 JP 2009060034 W JP2009060034 W JP 2009060034W WO 2010029795 A1 WO2010029795 A1 WO 2010029795A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
pixel circuit
display device
switching element
circuit
Prior art date
Application number
PCT/JP2009/060034
Other languages
English (en)
French (fr)
Inventor
宣孝 岸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to BRPI0918524A priority Critical patent/BRPI0918524A2/pt
Priority to RU2011113977/07A priority patent/RU2479047C2/ru
Priority to EP09812943A priority patent/EP2323122A4/en
Priority to CN200980130578.6A priority patent/CN102113043B/zh
Priority to JP2010528679A priority patent/JP5172963B2/ja
Priority to US12/737,680 priority patent/US8854343B2/en
Publication of WO2010029795A1 publication Critical patent/WO2010029795A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Definitions

  • the present invention relates to a display device, and more particularly, to a display device using a current drive element such as an organic EL display or FED and a driving method thereof.
  • the organic EL element included in the organic EL display emits light with higher luminance as the applied voltage is higher and the flowing current is larger.
  • the relationship between the luminance and voltage of the organic EL element easily varies under the influence of driving time and ambient temperature. For this reason, when a voltage control type driving method is applied to the organic EL display, it becomes very difficult to suppress variations in luminance of the organic EL element.
  • the luminance of the organic EL element is substantially proportional to the current, and this proportional relationship is not easily influenced by external factors such as the ambient temperature. Therefore, it is preferable to apply a current control type driving method to the organic EL display.
  • the pixel circuit and the drive circuit of the display device are configured using TFTs (Thin Film Transistors) made of amorphous silicon, low-temperature polycrystalline silicon, CG (Continuous Grain) silicon, or the like.
  • TFTs Thin Film Transistors
  • CG Continuous Grain
  • a method for compensating for variations in TFT characteristics includes a current programming method in which the amount of current flowing in the driving TFT is controlled by a current signal, and a voltage programming method in which the amount of current is controlled by a voltage signal. It is roughly divided into If the current programming method is used, variations in threshold voltage and mobility can be compensated, and if the voltage programming method is used, only variations in threshold voltage can be compensated.
  • the influence of parasitic capacitance is set during setting of a current signal.
  • the influence of parasitic capacitance and the like is slight, and the circuit design is relatively easy.
  • the influence of the mobility variation on the current amount is smaller than the influence of the threshold voltage variation on the current amount, and the mobility variation can be suppressed to some extent in the TFT manufacturing process. Therefore, even with a display device to which the voltage program method is applied, sufficient display quality can be obtained.
  • FIG. 14 is a circuit diagram of a pixel circuit and an output switch described in Patent Document 1.
  • the pixel circuit 120 includes transistors T1 to T4, an organic EL element OLED, and a capacitor Cs, and the output switch 121 includes transistors T5 to T8 and a capacitor C1.
  • the pixel circuit 120 is connected to the power supply wiring Vp, the common cathode Vcom, the scanning lines G1i, G2i, and the data line Sj.
  • a voltage V0, a data voltage Vdata, a threshold correction voltage Vpre, and a voltage Va are applied to one ends of the transistors T5 to T8, respectively.
  • the voltage Va is a voltage close to the threshold voltage of the transistor T3.
  • the pixel circuit 120 operates according to the timing chart shown in FIG. As shown in FIG. 15, in the first half of the threshold voltage writing period, the transistors T1, T2, T5, and T7 are turned on, and the transistors T4, T6, and T8 are turned off. At this time, the threshold correction voltage Vpre is applied to the data line Sj, and the same voltage is also applied to the gate terminal and the drain terminal of the transistor T3. In the second half of the threshold voltage writing period, the transistor T7 is turned off. At this time, the electric charge accumulated in the capacitor Cs is discharged through the transistors T1 to T3, and the gate terminal potential of the transistor T3 rises to a level Vt corresponding to the threshold voltage of the transistor T3.
  • the transistor T8 In the second half of the threshold voltage writing period, the transistor T8 is in a conductive state for a predetermined time. As a result, the voltage Va for charging the stray capacitance Cf is applied to the data line Sj, and the gate terminal potential of the transistor T3 reaches Vt in a short time.
  • the transistors T2 and T6 are turned on, and the transistors T1, T4, T5, T7, and T8 are turned off.
  • the voltage between the electrodes of the capacitor C1 does not change.
  • the potential of one electrode of the capacitor C1 electrodes connected to the transistors T5 and T6 changes from V0 to Vdata
  • the potential of the other electrode of the capacitor C1 also changes by the same amount.
  • the potential (Vt + Vdata ⁇ V0) thus obtained is applied to the gate terminal of the transistor T3 via the transistor T2.
  • the transistor T4 is turned on, and the transistors T1, T2, and T5 to T7 are turned off.
  • the capacitor Cs holds the gate-source voltage of the transistor T3. Therefore, the gate terminal potential of the transistor T3 remains (Vt + Vdata ⁇ V0) during the light emission period.
  • the amount of current flowing through the transistor T3 is determined by the gate-source voltage, and the organic EL element OLED emits light with a luminance corresponding to the amount of current flowing through the transistor T3. Since the amount of current flowing through the transistor T3 does not depend on the threshold voltage of the transistor T3, the organic EL element OLED emits light with luminance that does not depend on the threshold voltage of the transistor T3.
  • the organic EL element OLED can emit light with a desired luminance regardless of the threshold voltage of the transistor T3.
  • FIG. 16 is a circuit diagram of the pixel circuit described in Patent Document 2.
  • a pixel circuit 130 shown in FIG. 16 includes transistors M1 to M6, an organic EL element OLED, and a capacitor Cst.
  • the pixel circuit 130 is connected to the power supply wiring Vp, the common cathode Vcom, the precharge line to which the initial voltage Vint is applied, the scanning lines GAi and GBi, and the control line Ei.
  • the pixel circuit 130 operates according to a timing chart shown in FIG. 13 (described later). Since the operation of the pixel circuit 130 is similar to the operation of the pixel circuit according to the second embodiment of the present invention, the description thereof is omitted here.
  • a potential corresponding to the threshold voltage of the transistor M1 is applied to the gate terminal of the transistor M1, and the organic EL element OLED is formed in a desired manner regardless of the threshold voltage of the transistor M1. Light can be emitted with luminance.
  • an example of the organic EL display is another application (international patent application PCT / 2007/69184, filing date October 1, 2007, priority date 2007) that is common to the present application and the applicant and the inventor. (March 8).
  • FIG. 17 is a diagram showing McChamdam's chromaticity determination threshold.
  • a plurality of ellipses are drawn on the xy chromaticity coordinates.
  • Each ellipse indicates a range in which a human discriminates the same chromaticity (however, in order to make the drawing easy to see, the ellipse is drawn 10 times larger than the actual size).
  • Humans are sensitive to chromaticity differences near small ellipses and are insensitive to chromaticity differences near large ellipses.
  • red, green, and blue humans are most sensitive to the difference in chromaticity of blue, then sensitive to the difference in chromaticity of red, and the difference in chromaticity of green Is most insensitive.
  • a predetermined initial value is applied to the gate terminal of the drive element when performing threshold correction of the drive element (transistor T3 in FIG. 14 and transistor M1 in FIG. 16) that controls the amount of current flowing through the organic EL element.
  • a voltage Vpre in FIG. 14 and Vint in FIG. 16 is applied. If an initial voltage that increases the absolute value of the gate-source voltage of the driving element at this time is applied, the accuracy of threshold correction increases and the image quality improves, but the power consumption due to charging / discharging of the signal line increases.
  • one type of initial voltage is used in the entire apparatus, and the initial voltage is determined based on a certain color, for example.
  • the accuracy of threshold correction is low, so that the absolute value of the gate-source voltage of the driving element is reduced and the power consumption is reduced.
  • the accuracy of threshold correction is insufficient for blue and red that can be distinguished more sensitively than green, color variations are conspicuous in blue and red, and image quality deteriorates.
  • the initial voltage is determined based on blue, the absolute value of the gate-source voltage of the driving element becomes large, and the threshold correction of the driving element can be performed with high accuracy for all colors.
  • the same initial voltage as that of blue is used for green and red, which can be distinguished only insensitive to blue, power consumption increases more than necessary.
  • an object of the present invention is to provide a current-driven color display device with high image quality and low power consumption.
  • a first aspect of the present invention is a current-driven display device that performs color display, A plurality of scanning lines and a plurality of data lines, which are arranged corresponding to the respective intersections, each of which is an electro-optical element, a driving element that controls the amount of current flowing through the electro-optical element, and a control terminal of the driving element; A plurality of pixel circuits including a compensation switching element provided between the first conduction terminal, A driving circuit that selects a pixel circuit to be written using the scanning line and writes a data voltage to the selected pixel circuit using the data line; The drive circuit applies an initial potential difference between a control terminal of the drive element and a second conduction terminal for the selected pixel circuit, and temporarily sets the compensation switching element while the drive element is in a conduction state.
  • the pixel circuits are classified into a plurality of types according to display colors, and the initial potential difference is different between at least two types of pixel circuits.
  • the pixel circuit includes at least red, green and blue pixel circuits, Among the three types of pixel circuits, in the green pixel circuit, the initial potential difference is set so that the current flowing through the compensation switching element is minimized during the conduction period of the compensation switching element. It is characterized by.
  • the pixel circuit includes at least red, green and blue pixel circuits, Among the three types of pixel circuits, in the blue pixel circuit, the initial potential difference is set so that the current flowing through the compensation switching element is maximized during the conduction period of the compensation switching element. It is characterized by.
  • the pixel circuit further includes a writing switching element provided between the data line and a control terminal of the driving element,
  • the drive circuit controls the writing switching element to be in a conductive state and applies an initial voltage different between at least two types of pixel circuits to the data line so that the initial potential difference is given.
  • the drive circuit includes a capacitor corresponding to the data line, and the first electrode of the capacitor is connected to the data while the write switching element is controlled to be in a conductive state after the conduction period of the compensation switching element ends.
  • the voltage applied to the second electrode of the capacitor connected to the line is switched from a reference voltage to the data voltage.
  • a sixth aspect of the present invention is the fifth aspect of the present invention,
  • the reference voltage is different between at least two types of pixel circuits.
  • the pixel circuit includes a capacitor having a first electrode connected to a control terminal of the driving element, a writing switching element provided between the second electrode of the capacitor and the data line, An initialization switching element that switches whether or not to apply a predetermined initial voltage to the two electrodes,
  • the drive circuit controls the write switching element to be in a conductive state, applies the data voltage to the data line, and applies the initial voltage to the first electrode of the capacitor.
  • the switching element is controlled, and after the conduction period of the compensation switching element, the write switching element is controlled to be in a non-conduction state, and the initial voltage is applied to the second electrode of the capacitor. Control the switching element
  • the initial voltage is different between at least two types of pixel circuits so that the initial potential difference is given.
  • a power supply voltage different between at least two types of pixel circuits is applied to the second conduction terminal of the driving element so that the initial potential difference is given.
  • a ninth aspect of the present invention is arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines, each of which is an electro-optical element and a driving element that controls the amount of current flowing through the electro-optical element
  • a driving method of a display device having a plurality of pixel circuits including a compensation switching element provided between a control terminal of the driving element and a first conduction terminal, Selecting a pixel circuit to be written using the scanning line; For the selected pixel circuit, an initial potential difference is applied between the control terminal of the drive element and the second conduction terminal, and the compensation switching element is temporarily controlled to be in the conduction state while the drive element is in the conduction state.
  • the pixel circuits are classified into a plurality of types according to display colors, and the initial potential difference is different between at least two types of pixel circuits.
  • threshold correction of the driving element when threshold correction of the driving element is performed, an initial potential difference that differs according to the display color is given between the control terminal of the driving element and the second conduction terminal. Can do. For this reason, for a color that humans are sensitive to chromaticity differences (for example, blue), threshold correction is performed with high accuracy by giving a large initial potential difference, and image quality can be improved. On the other hand, for a color that humans are insensitive to chromaticity differences (for example, green), a small initial potential difference can be given to reduce excessive charging / discharging of the signal line, thereby reducing power consumption. In this way, by switching the initial potential difference applied between the control terminal of the drive element and the second conduction terminal according to the display color in consideration of human visual characteristics, image quality is improved and power consumption is reduced. be able to.
  • the human since the current flowing through the compensation switching element is maximized in the blue pixel circuit during the conduction period of the compensation switching element, the human is driven for blue sensitive to the difference in chromaticity.
  • threshold correction can be performed with high accuracy and image quality can be improved.
  • the human since the current flowing through the compensation switching element is minimized in the green pixel circuit during the conduction period of the compensation switching element, the human is driven with respect to green which is insensitive to the difference in chromaticity.
  • the threshold correction of the element is performed, excessive charging / discharging of the signal line can be reduced and power consumption can be reduced.
  • the writing switching element when the threshold value of the driving element is corrected, the writing switching element is controlled to be in a conductive state, and an initial voltage different between at least two types of pixel circuits is applied to the data line.
  • an initial potential difference that differs depending on the display color is given between the control terminal of the drive element and the second conduction terminal, the image quality can be improved, and the power consumption can be reduced.
  • the control terminal potential of the drive element is applied to the first electrode of the capacitor in the drive circuit and applied to the second electrode of the capacitor.
  • the data voltage corrected using the control terminal potential of the drive element at the end of the conduction period of the compensation switching element can be applied to the control terminal of the drive element. Therefore, the threshold correction of the driving element can be performed without providing a capacitor for threshold correction in the pixel circuit.
  • the zero point of the data voltage can be made uniform by using different reference voltages between at least two types of pixel circuits.
  • the data switching voltage is applied to the control terminal of the driving element via the data line by controlling the writing switching element to be in a conductive state and applying the data voltage to the data line. be able to.
  • correction is performed using the control terminal potential of the drive element at the end of the conduction period of the compensation switching element.
  • the threshold voltage of the driving element can be corrected by applying the data voltage thus applied to the control terminal of the driving element.
  • threshold value correction of a drive element when threshold value correction of a drive element is performed by applying a power supply voltage different between at least two types of pixel circuits to the second conduction terminal of the drive element, An initial potential difference which differs depending on the display color is given between the control terminal and the second conduction terminal, so that the image quality can be improved and the power consumption can be reduced.
  • FIG. 2 is a circuit diagram of a pixel circuit included in the display device shown in FIG. 1.
  • FIG. 2 is a circuit diagram of an output circuit included in the display device shown in FIG. 1.
  • 3 is a timing chart illustrating a method for driving a pixel circuit in the display device illustrated in FIG. 1. It is a figure which shows the example of the time change of the gate-source voltage in TFT connected by diode. It is a block diagram which shows the structure of the display apparatus which concerns on a reference example.
  • FIG. 7 is a circuit diagram of a pixel circuit included in the display device shown in FIG. 6.
  • FIG. 9 is a circuit diagram of a pixel circuit included in the display device shown in FIG. 8.
  • FIG. 9 is a circuit diagram of an output circuit included in the display device shown in FIG. 8.
  • FIG. 12 is a circuit diagram of a pixel circuit included in the display device shown in FIG. 11.
  • 12 is a timing chart illustrating a method for driving a pixel circuit in the display device illustrated in FIG. 11.
  • It is a circuit diagram of a pixel circuit and an output switch included in a conventional display device (first example).
  • 15 is a timing chart showing a method for driving the pixel circuit shown in FIG.
  • It is a circuit diagram of a pixel circuit included in a conventional display device (second example). It is a figure which shows the chromaticity discrimination threshold value of McDame.
  • a display device includes a pixel circuit including an electro-optical element and a plurality of switching elements.
  • the switching element included in the pixel circuit can be composed of a low-temperature polysilicon TFT, a CG silicon TFT, an amorphous silicon TFT, or the like. Since the structure and production process of these TFTs are known, the description thereof is omitted here.
  • the electro-optical element included in the pixel circuit is an organic EL element. Since the configuration of the organic EL element is also known, its description is omitted here.
  • m is a multiple of 3
  • n is an integer of 2 or more
  • i is an integer of 1 to n
  • j is an integer of 1 to m
  • k is an integer of 1 to (m / 3).
  • FIG. 1 is a block diagram showing a configuration of a display device according to the first embodiment of the present invention.
  • a display device 10 shown in FIG. 1 includes a display control circuit 11, a gate driver circuit 12, a source driver circuit 13, a power source 14, and (m ⁇ n) pixel circuits 20, and performs color display using RGB three colors.
  • the display device 10 is provided with n scanning lines Gi parallel to each other and m data lines Sj parallel to each other orthogonal to the scanning lines Gi.
  • the pixel circuits 20 are arranged in a matrix corresponding to the intersections of the scanning lines Gi and the data lines Sj. Further, n control lines Wi and Ri parallel to each other are arranged in parallel with the scanning line Gi.
  • the scanning line Gi and the control lines Wi and Ri are connected to the gate driver circuit 12, and the data line Sj is connected to the source driver circuit 13. Further, a power supply wiring Vp and a common cathode Vcom (both not shown) are arranged in the arrangement region of the pixel circuit 20.
  • the direction in which the scanning line Gi extends (lateral direction in FIG. 1) is referred to as a row direction
  • the direction in which the data line Sj extends vertical direction in FIG. 1
  • the pixel circuit 20 is classified into one that displays red, one that displays green, and one that displays blue (hereinafter, referred to as an R pixel circuit, a G pixel circuit, and a B pixel circuit, respectively).
  • an R pixel circuit is arranged in the (3k-2) column
  • a G pixel circuit is arranged in the (3k-1) column
  • a B pixel circuit is arranged in the 3k column.
  • the data lines corresponding to the pixel circuits in the (3k-2) to 3k columns are also referred to as Sk_R, Sk_G, and Sk_B.
  • the display control circuit 11 outputs a timing signal OE, a start pulse YI, and a clock YCK to the gate driver circuit 12. Further, the display control circuit 11 outputs a start pulse SP, a clock CLK, a data voltage DA, and a latch pulse LP to the source driver circuit 13. Further, the display control circuit 11 controls the potentials of the five control lines SCAN1_R, SCAN1_G, SCAN1_B, SCAN2, and SCAN3 connected to the source driver circuit 13.
  • the gate driver circuit 12 and the source driver circuit 13 are driving circuits for the pixel circuit 20.
  • the gate driver circuit 12 includes a shift register circuit, a logic operation circuit, and a buffer (all not shown).
  • the shift register circuit sequentially transfers the start pulse YI in synchronization with the clock YCK.
  • the logical operation circuit performs a logical operation between the pulse output from each stage of the shift register circuit and the timing signal OE.
  • the output of the logical operation circuit is given to the corresponding scanning line Gi and control lines Wi and Ri via the buffer.
  • the m pixel circuits 20 are connected to one scanning line Gi, and m pixel circuits 20 are selected at a time using the scanning line Gi.
  • the source driver circuit 13 includes an m-bit shift register 15, a register 16, a latch 17, and m output circuits 30, and performs line sequential scanning in which a voltage is written to the pixel circuits 20 for one row at the same timing. More specifically, the shift register 15 has m registers connected in cascade, transfers the start pulse SP supplied to the first stage register in synchronization with the clock CLK, and outputs the timing pulse DLP from each stage register. Is output.
  • the analog data voltage DA is supplied to the register 16 in accordance with the output timing of the timing pulse DLP.
  • the register 16 stores the data voltage DA according to the timing pulse DLP.
  • the display control circuit 11 outputs a latch pulse LP to the latch 17.
  • the latch 17 receives the latch pulse LP, the latch 17 holds the data voltage stored in the register 16.
  • the data voltage DA is obtained, for example, by converting digital display data into an analog signal in a D / A converter (not shown) provided outside the display device 10.
  • the output circuit 30 is provided corresponding to the data line Sj.
  • the output circuit 30 receives the voltage output from the pixel circuit 20 selected by the gate driver circuit 12 via the data line Sj, and is based on the received voltage and the data voltage output from the latch 17 (hereinafter referred to as Vdata). A voltage is applied to the data line Sj.
  • the threshold value of the driving TFT included in the pixel circuit 20 can be corrected by the operation of the output circuit 30 (details will be described later).
  • the power supply 14 supplies a power supply voltage to each part of the display device 10. More specifically, the power supply 14 supplies power supply voltages VDD and VSS (where VDD> VSS) to the pixel circuit 20, and the initial voltages Vint_R, Vint_G, Vint_B and the reference voltage Vref_R to the output circuit 30. Vref_G and Vref_B are supplied. The initial voltages Vint_R, Vint_G, and Vint_B are voltages that are first applied to the gate terminal of the driving TFT 21 when threshold correction of the driving TFT 21 is performed. In FIG. 1, the wiring that connects the power supply 14 and the pixel circuit 20 is omitted.
  • the source driver circuit 13 may perform dot sequential scanning in which voltages are sequentially written to the pixel circuits 20 one by one, instead of line sequential scanning.
  • dot sequential scanning the voltage of the data line Sj is held by the capacity of the data line Sj while a certain scanning line Gi is selected. Since the configuration of the source driver circuit that performs dot sequential scanning is known, the description thereof is omitted here.
  • FIG. 2 is a circuit diagram of the pixel circuit 20.
  • the pixel circuit 20 includes a driving TFT 21, switching TFTs 22 to 24, an organic EL element 25, and a capacitor 26.
  • the driving TFT 21 is a P-channel enhancement type
  • the switching TFTs 22 and 23 are N-channel type
  • the switching TFT 24 is P-channel type.
  • the switching TFT 22 functions as a writing switching element
  • the switching TFT 23 functions as a compensation switching element.
  • the pixel circuit 20 is connected to the power supply wiring Vp, the common cathode Vcom, the scanning line Gi, the control lines Wi and Ri, and the data line Sj.
  • the power supply voltage VDD supplied from the power supply 14 is applied to the power supply wiring Vp, and the power supply voltage VSS supplied from the power supply 14 is applied to the common cathode Vcom.
  • the common cathode Vcom is a cathode common to all the organic EL elements 25 in the display device 10.
  • a driving TFT 21, a switching TFT 24, and an organic EL element 25 are provided in series between the power supply wiring Vp and the common cathode Vcom in this order from the power supply wiring Vp side.
  • a switching TFT 22 is provided between the gate terminal of the driving TFT 21 and the data line Sj.
  • a switching TFT 23 is provided between the gate terminal and the drain terminal of the driving TFT 21, and a capacitor 26 is provided between the gate terminal of the driving TFT 21 and the power supply wiring Vp.
  • the gate terminals of the switching TFTs 22 to 24 are connected to the scanning line Gi, the control line Wi, and the control line Ri, respectively.
  • the potentials of the scanning line Gi and the control lines Wi and Ri are controlled by the gate driver circuit 12, and the potential of the data line Sj is controlled by the source driver circuit 13.
  • the node to which the gate terminal of the driving TFT 21 is connected is referred to as A.
  • FIG. 3 is a circuit diagram of the output circuit 30.
  • the output circuit 30 is classified into one corresponding to the R pixel circuit, one corresponding to the G pixel circuit, and one corresponding to the B pixel circuit (hereinafter, R output circuit, G output circuit, and B output circuit, respectively). Called).
  • each of the R output circuit 30r, the G output circuit 30g, and the B output circuit 30b includes N-channel switches 31 to 36 and a capacitor 37.
  • One analog buffer 38 is provided corresponding to these three output circuits 30.
  • the analog buffer 38 is a voltage follower circuit (unity gain amplifier).
  • the node to which one electrode (the upper electrode in FIG. 3) of the capacitor 37 is connected is referred to as B, and the node to which the other electrode is connected is referred to as C.
  • the R output circuit 30r has the following configuration.
  • One end of the switch 31 is connected to the data line Sk_R, and the other end is connected to the node B.
  • One end of the switch 32 is connected to the node C, and the reference voltage Vref_R is applied to the other end.
  • One end of the switch 33 is connected to the node C, and the data voltage Vdata output from the latch 17 is applied to the other end.
  • One end of the switch 34 is connected to the node B, and the other end is connected to the input of the analog buffer 38.
  • One end of the switch 35 is connected to the data line Sk_R, and the other end is connected to the output of the analog buffer 38.
  • One end of the switch 36 is connected to the data line Sk_R, and an initial voltage Vint_R is applied to the other end.
  • the gate terminals of the switches 31 and 32 are connected to the control line SCAN2, the gate terminals of the switches 33 to 35 are connected to the control line SCAN1_R, and the gate terminal of the switch
  • the configurations of the G output circuit 30g and the B output circuit 30b are the same as those of the R output circuit 30r.
  • one end of the switches 31, 35 and 36 is connected to the data line Sk_G
  • the other end of the switch 36 is applied with the initial voltage Vint_G
  • the gate terminals of the switches 33 to 35 are connected to the control line SCAN1_G.
  • one ends of the switches 31, 35, and 36 are connected to the data line Sk_B
  • the other end of the switch 36 is applied with the initial voltage Vint_B
  • the gate terminals of the switches 33 to 35 are connected to the control line SCAN1_B.
  • the threshold voltages of the driving TFTs 21 in the R pixel circuit, the G pixel circuit, and the B pixel circuit are Vth_R, Vth_G, and Vth_B (all negative values), respectively.
  • the driving TFT 21 is said to be in the threshold state.
  • the initial voltage Vint_R and the reference voltage Vref_R are used for threshold correction of the driving TFT 21 in the R pixel circuit.
  • the initial voltage Vint_G and the reference voltage Vref_G are used for threshold correction of the driving TFT 21 in the G pixel circuit
  • the initial voltage Vint_B and the reference voltage Vref_B are used for threshold correction of the driving TFT 21 of the B pixel circuit.
  • FIG. 4 is a timing chart showing a driving method of the pixel circuit 20.
  • an R output circuit 30r, a G output circuit 30g, and a B output circuit 30b (hereinafter also collectively referred to as three output circuits 30) are used to scan the data lines Sk and the data lines Sk_R, The operation when writing the respective data voltages Vdata to the three pixel circuits 20 connected to Sk_G and Sk_B will be described.
  • the selection period of the three pixel circuits 20 is from time t0 to time t4. Before time t2, a process of detecting the gate terminal potentials of the driving TFTs 21 of the three pixel circuits 20 in parallel is performed. After time t2, the corrected data voltage is applied to the three pixel circuits 20. Are sequentially written.
  • the potentials of the scanning line Gi and the control lines Wi and Ri are controlled to a low level. For this reason, in the three pixel circuits 20, the switching TFTs 22 and 23 are in a non-conductive state, and the switching TFT 24 is in a conductive state. At this time, since the driving TFT 21 is in a conductive state, a current flows from the power supply wiring Vp to the organic EL element 25 via the driving TFT 21 and the switching TFT 24, and the organic EL element 25 emits light. Thus, before time t0, all the organic EL elements 25 in the three pixel circuits 20 are in a light emitting state.
  • the switching TFTs 22 and 23 change to a conductive state and the switching TFT 24 changes to a non-conductive state in the three pixel circuits 20.
  • the potential of the control line SCAN3 changes to a high level, so that the switch 36 in the three output circuits 30 changes to a conductive state. Therefore, the potential of the node A in the data line Sk_R and the R pixel circuit is Vint_R.
  • the potential of the node A in the data line Sk_G and the G pixel circuit is Vint_G
  • the potential of the node A in the data line Sk_B and the B pixel circuit is Vint_B.
  • the switch 36 changes to a non-conductive state in the three output circuits. Even after time t1, in the three pixel circuits 20, the current that has passed through the driving TFT 21 flows into the node A via the switching TFT 23, and the potential of the node A rises while the driving TFT 21 is in a conductive state. . At this time, since the switching TFT 22 is in a conductive state, the potentials of the data lines Sk_R, Sk_G, and Sk_B are equal to the potentials of the nodes A in the three pixel circuits 20, respectively.
  • the potentials of the control lines SCAN1_R, SCAN1_G, and SCAN1_B are controlled to a low level, and the potential of the control line SCAN2 is controlled to a high level.
  • the switches 31 and 32 are turned on, and the switches 33 and 34 are turned off.
  • the potential of the node C becomes Vref_R, and the potential of the node B becomes equal to the potential of the data line Sk_R and the potential of the node A in the R pixel circuit.
  • the potential of the node C becomes Vref_G
  • the potential of the node B becomes equal to the potential of the data line Sk_G and the potential of the node A in the G pixel circuit.
  • the potential of the node C is Vref_B
  • the potential of the node B is equal to the potential of the data line Sk_B and the potential of the node A in the B pixel circuit.
  • the switching TFT 23 changes to a non-conductive state.
  • the potential of the control line SCAN2 changes to a low level, so that the switches 31 and 32 in the three output circuits 30 change to a non-conductive state.
  • the potentials of the node A in the R pixel circuit, the G pixel circuit, and the B pixel circuit immediately before time t2 are (VDD + Vx_R), (VDD + Vx_G), and (VDD + Vx_B), respectively.
  • Vx_R, Vx_G, and Vx_B are all negative values and satisfy
  • the voltage (VDD + Vx_R ⁇ Vref_R) is held in the capacitor 37 in the R output circuit 30r.
  • the voltage (VDD + Vx_G ⁇ Vref_G) is held in the capacitor 37 in the G output circuit 30g, and the voltage (VDD + Vx_B ⁇ Vref_B) is held in the capacitor 37 in the B output circuit 30b.
  • the potential of the node A in the R pixel circuit rises while the driving TFT 21 is in a conductive state. Accordingly, if there is sufficient time, the potential of the node A in the R pixel circuit is such that the gate-source voltage of the driving TFT 21 becomes the threshold voltage Vth_R (negative value) (that is, the driving TFT 21 is in the threshold state). And finally reaches (VDD + Vth_R). However, in the display device 10, the time t2 is reached while the driving TFT 21 is in a conductive state (that is, before the driving TFT 21 enters the threshold state). For this reason, the potential (VDD + Vx_R) at the node A immediately before the time t2 is lower than (VDD + Vth_R).
  • the voltage Vx_R changes according to the threshold voltage Vth_R, and the absolute value of the voltage Vx_R increases as the absolute value of the threshold voltage Vth_R increases.
  • the potential (VDD + Vx_G) of the node A in the G pixel circuit immediately before time t2 is lower than (VDD + Vth_G), and the absolute value of the voltage Vx_G increases as the absolute value of the threshold voltage Vth_G increases.
  • the potential (VDD + Vx_B) of the node A in the B pixel circuit immediately before time t2 is lower than (VDD + Vth_B), and the absolute value of the voltage Vx_B increases as the absolute value of the threshold voltage Vth_B increases.
  • the data voltage Vd_R output from the latch 17 is applied to the node C in the R output circuit 30r, and the node B is connected to the data line Sk_R via the switch 34 and the analog buffer 38. Connected to.
  • the potential of the node C changes from Vref_R to Vd_R while the capacitor 37 holds the voltage (VDD + Vx_R ⁇ Vref_R).
  • the switches 34 and 35 in the R output circuit 30r are in a conducting state, and the input voltage and the output voltage of the analog buffer 38 are equal. Therefore, the potential of the data line Sk_R is the same as the node B in the R output circuit 30r (VDD + Vx_R + Vd_R ⁇ ). Vref_R).
  • the switching TFT 22 is in a conductive state in the R pixel circuit, the node A has the same potential as the data line Sk_R.
  • the potential of the control line SCAN1_G is high
  • the potential of the node B in the G output circuit 30g is (VDD + Vx_G + Vd_G-Vref_G)
  • the potential of the node A in the data line Sk_G and the G pixel circuit is equal to this.
  • the potential of the control line SCAN1_B is at a high level
  • the potential of the node B in the B output circuit 30b is (VDD + Vx_B + Vd_B ⁇ Vref_B)
  • the potential of the node A in the data line Sk_B and the B pixel circuit is equal to this.
  • the capacitor 26 in the R pixel circuit holds the gate-source voltage (Vx_R + Vd_R ⁇ Vref_R) of the driving TFT 21.
  • the voltage (Vx_G + Vd_G ⁇ Vref_G) is held in the capacitor 26 in the G pixel circuit
  • the voltage (Vx_B + Vd_B ⁇ Vref_B) is held in the capacitor 26 in the B pixel circuit.
  • the ON potential (low level potential) applied to the control line Ri is determined so that the switching TFT 24 operates in a linear region.
  • the voltage held in the capacitors 26 in the three pixel circuits 20 does not change. For this reason, the potential at the node A in the R pixel circuit remains (VDD + Vx_R + Vd_R ⁇ Vref_R). Similarly, the potential of the node A in the G pixel circuit remains (VDD + Vx_G + Vd_G ⁇ Vref_G), and the potential of the node A in the B pixel circuit remains (VDD + Vx_B + Vd_B ⁇ Vref_B). Therefore, in the three pixel circuits 20, after time t4, until the potential of the control line Ri next becomes high level, current flows from the power supply wiring Vp to the organic EL element 25 via the driving TFT 21 and the switching TFT 24.
  • the organic EL element 25 emits light. At this time, the amount of current flowing through the driving TFT 21 increases or decreases in accordance with the potential of the node A. However, as shown below, if the data voltage is the same even if the threshold voltage of the driving TFT 21 is different, the amount of current is reduced. Can be the same.
  • I EL ⁇ 1 / 2 ⁇ W / L ⁇ Cox ⁇ ⁇ ⁇ (Vg ⁇ VDD ⁇ Vth_R) 2 (1)
  • W / L is the aspect ratio of the driving TFT 21
  • Cox is the gate capacitance
  • ⁇ is the mobility
  • Vg is the gate terminal potential (the potential at the node A).
  • the current I EL shown in Expression (1) generally varies according to the threshold voltage Vth_R.
  • the gate terminal potential Vg of the driving TFT 21 becomes (VDD + Vx_R + Vd_R ⁇ Vref_R), so that the current I EL is expressed by the following equation (2).
  • I EL ⁇ 1 / 2 ⁇ W / L ⁇ Cox ⁇ ⁇ ⁇ ⁇ Vd_R ⁇ Vref_R + (Vx_R ⁇ Vth_R) ⁇ 2 (2)
  • the current I EL does not depend on the threshold voltage Vth_R. Even if the voltage Vx_R does not match the threshold voltage Vth_R, the current I EL does not depend on the threshold voltage Vth_R as long as the difference between the two is constant.
  • the length of the threshold correction period (period from time t1 to time t2) and the initial value are set so that the difference in the voltage Vx_R between the two TFTs in the R pixel circuit is substantially the same as the difference in the threshold voltage Vth_R.
  • the level of the voltage Vint_R is determined. For this reason, the voltage difference (Vx_R ⁇ Vth_R) included in the equation (2) is substantially constant. Therefore, in the R pixel circuit, an amount of current corresponding to the data voltage Vd_R flows through the organic EL element 25 regardless of the value of the threshold voltage Vth_R, and the organic EL element 25 emits light with luminance corresponding to the data voltage Vd_R.
  • an amount of current corresponding to the data voltage Vd_G flows through the organic EL element 25 regardless of the value of the threshold voltage Vth_G, and the organic EL element 25 emits light with luminance corresponding to the data voltage Vd_G.
  • an amount of current corresponding to the data voltage Vd_B flows through the organic EL element 25 regardless of the value of the threshold voltage Vth_B, and the organic EL element 25 emits light with luminance corresponding to the data voltage Vd_B.
  • threshold correction is performed by the output circuit 30 provided outside the pixel circuit 20, but it is not necessary to provide a complicated logic circuit or memory in the output circuit 30.
  • the initial voltages Vint_R, Vint_G, and Vint_B will be described.
  • the driving TFT 21 is diode-connected.
  • a threshold correction period is a period from when the driving TFT is diode-connected until the gate-source voltage Vgs of the driving TFT sufficiently approaches the threshold voltage Vth. This is because if the voltage Vgs is sufficiently close to the threshold voltage Vth, the difference in threshold voltage between the two driving TFTs can be detected.
  • the selection period of the pixel circuit is short, and the voltage Vgs may not be sufficiently close to the threshold voltage Vth within the selection period.
  • the threshold voltage Vth of the driving TFT 21 when detecting the threshold voltage Vth of the driving TFT 21, it is necessary to charge the parasitic capacitance of the capacitor 37 and the data line Sj. Therefore, the threshold voltage is detected within the selection period. In order to perform the processing to write and the processing to write the corrected data voltage, it is necessary to devise.
  • the initial voltage Vint_R and Vint_G are applied to the data lines Sk_R, Sk_G, and Sk_B by the action of the switch 36, respectively.
  • Vint_B is fixedly given.
  • the initial voltages Vint_R, Vint_G, and Vint_B are determined based on the length of the threshold correction period, the accuracy required for threshold correction, and the like.
  • the switching TFT 23 is in a conductive state and the driving TFT 21 is diode-connected, the following expression (3) is established with respect to the current balance of the driving TFT 21.
  • k is a constant
  • C is the sum of the storage capacitor and the signal line capacitance.
  • Vgs0 is an initial value of the voltage Vgs.
  • the initial value Vgs0 of the voltage Vgs is determined so that ⁇ Vgs (t) shown in the equation (5) sufficiently approaches ⁇ Vth within the allowable time, and the initial voltages Vint_R, Vint_G, and Vint_R may be obtained accordingly.
  • FIG. 5 is a diagram showing an example of a temporal change in the gate-source voltage Vgs of the diode-connected driving TFT.
  • the voltage Vgs0 is previously applied to the two TFTs, and the absolute value
  • 5V
  • are separated from their final values (0.8V and 1.0V) after 30 ⁇ s, but the difference between them is already almost the same as the final value (0.2V).
  • 1.5V
  • are close to their final values after 30 ⁇ s, but the difference between them is still far from the final value.
  • the display device 10 uses three types of initial voltages Vint_R, Vint_G, and Vint_B.
  • An initial voltage Vint_R is used for the R pixel circuit
  • an initial voltage Vint_G is used for the G pixel circuit
  • an initial voltage Vint_B is used for the B pixel circuit.
  • These three types of initial voltages are determined as follows.
  • the gate-source voltage (VDD-Vint_R) when the initial voltage Vint_R is applied to the gate terminal of the driving TFT 21 in the R pixel circuit is referred to as Vgs0_R.
  • Vgs0_G the gate-source voltage when the initial voltage Vint_G is applied to the gate terminal of the driving TFT 21 in the G pixel circuit
  • Vint_B the initial voltage Vint_B is applied to the gate terminal of the driving TFT 21 in the B pixel circuit.
  • the gate-source voltage at this time is referred to as Vgs0_B.
  • the initial voltages Vint_R, Vint_G, and Vint_B are set to be different from each other.
  • the initial voltage Vint_G for the G pixel circuit and the initial voltage Vint_B for the B pixel circuit are different and satisfy
  • the initial voltages Vint_R, Vint_G, and Vint_B are all different from each other and satisfy
  • the initial voltages Vint_R, Vint_G, and Vint_B are all set to a level lower than the power supply voltage VDD.
  • the current flowing through the switching TFT 23 during the conduction period of the switching TFT 23 is the highest in the B pixel circuit among the three types of pixel circuits, and the minimum in the G pixel circuit. It becomes.
  • FIG. 6 is a block diagram illustrating a configuration of a display device according to a reference example.
  • a display device 110 illustrated in FIG. 6 includes a source driver circuit 113 including an output circuit 115 instead of the source driver circuit 13 including the output circuit 30.
  • FIG. 7 is a circuit diagram of the output circuit 115.
  • a power supply 114 shown in FIG. 6 supplies power supply voltages VDD and VSS to the pixel circuit 20 and supplies an initial voltage Vint and a reference voltage Vref to the output circuit 115 one by one.
  • the display device 110 operates according to the same timing chart (FIG. 4) as the display device 10.
  • the display device 110 is described in another application (international patent application PCT / 2007/69184) shared by the present applicant and the inventor.
  • an initial voltage is applied to the gate terminal of the driving TFT 21 when threshold correction of the driving TFT 21 is performed.
  • the accuracy of threshold correction increases and
  • one type of initial voltage Vint is used in the entire device. For this reason, if the initial voltage Vint is determined with green as a reference,
  • a plurality of initial voltages Vint_R, Vint_G, and Vint_B are used, and at least two of them are different. Therefore, for example, the initial voltage Vint_B that increases
  • the initial voltage Vint_B that increases
  • the gate terminal of the driving TFT 21 is obtained by using the initial voltages Vint_R, Vint_G, and Vint_B corresponding to the display color when threshold correction of the driving TFT 21 is performed.
  • the initial potential difference applied between the source terminal and the source terminal is switched in accordance with the display color in consideration of human visual characteristics, so that the image quality can be improved and the power consumption can be reduced.
  • of the gate-source voltage of the driving TFT after 30 ⁇ s has passed is the final value regardless of whether
  • 5V or
  • 1.5V. It is different from the value.
  • the gate terminal voltage of the driving TFT 21 after the elapse of a predetermined time is detected using different initial voltages according to the display colors, different offsets are added to the detected voltages according to the display colors.
  • the R pixel circuit and the G pixel circuit are completely black, but the B pixel circuit is not completely black.
  • the display device 10 uses a plurality of reference voltages Vref_R, Vref_G, and Vref_B.
  • the current I EL flowing between the drain and source of the driving TFT 21 depends on the reference voltage Vref_R and the like. Therefore, by adjusting the reference voltages Vref_R, Vref_G, and Vref_B, the zero points of the data voltages Vdata of the respective colors can be aligned and the amplitudes of the data voltages can be aligned.
  • D / A conversion performed outside the display device 10 can be simplified.
  • FIG. 8 is a block diagram showing a configuration of a display device according to a modification of the first embodiment of the present invention.
  • a display device 40 shown in FIG. 8 includes a source driver circuit 43 including an output circuit 45 instead of the source driver circuit 13 including the output circuit 30, and includes a power source 44 instead of the power source 14.
  • FIG. 9 is a circuit diagram of the pixel circuit 20 included in the display device 40
  • FIG. 10 is a circuit diagram of the output circuit 45.
  • the 8 supplies power supply voltages VDD_R, VDD_G, VDD_B, and VSS to the pixel circuit 20, and supplies an initial voltage Vint and reference voltages Vref_R, Vref_G, and Vref_B to the output circuit 30.
  • the R pixel circuit 20r is connected to the power supply wiring Vp_R
  • the G pixel circuit 20g is connected to the power supply wiring Vp_G
  • the B pixel circuit 20b is connected to the power supply wiring Vp_B.
  • the power supply voltage VDD_R supplied from the power supply 44 is applied to the power supply wiring Vp_R
  • the power supply voltage VDD_G supplied from the power supply 44 is applied to the power supply wiring Vp_G
  • the same initial voltage Vint supplied from the power supply 44 is applied to one terminal of the switch.
  • At least two of the power supply voltages VDD_R, VDD_G, and VDD_B are set to be different from each other.
  • the power supply voltage VDD_G for the G pixel circuit and the initial voltage VDD_B for the B pixel circuit are different and satisfy
  • the power supply voltages VDD_R, VDD_G, and VDD_B are all different from each other and satisfy
  • the threshold correction of the driving TFT 21 when the threshold correction of the driving TFT 21 is performed by using the power supply voltages VDD_R, VDD_G, and VDD_B corresponding to the display color, the gate terminal and the source terminal of the driving TFT 21 The initial potential difference applied between the two can be switched according to the display color in consideration of human visual characteristics, and the image quality can be increased and the power consumption can be reduced. Further, by using a plurality of reference voltages Vref_R, Vref_G, and Vref_B, the zero point of the data voltage can be aligned inside the display device 40, and D / A conversion performed outside the display device 40 can be simplified.
  • an analog buffer is provided corresponding to the three data lines Sk_R, Sk_G, Sk_B, but the analog buffer corresponds to p (p is an arbitrary integer of 1 or more) data lines. May be provided.
  • FIG. 11 is a block diagram showing a configuration of a display device according to the second embodiment of the present invention.
  • a display device 50 shown in FIG. 11 includes a display control circuit 51, a gate driver circuit 52, a source driver circuit 53, a power source 54, and (m ⁇ n) pixel circuits 60, and performs color display using RGB three colors.
  • the same elements as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted, and the differences from the display device 10 according to the first embodiment are described below. explain.
  • the display device 50 is provided with n scanning lines GAi parallel to each other and m data lines Sj parallel to each other perpendicular to the scanning lines GAi.
  • the pixel circuit 60 is arranged in a matrix corresponding to each intersection of the scanning line GAi and the data line Sj.
  • n scanning lines GBi and n control lines Ei are arranged in parallel to the scanning lines GAi.
  • the scanning lines GAi and GBi and the control line Ei are connected to the gate driver circuit 52, and the data line Sj is connected to the source driver circuit 53.
  • a power supply wiring Vp, a common cathode Vcom, and three systems of precharge lines are arranged.
  • the pixel circuit 60 is classified into an R pixel circuit, a G pixel circuit, and a B pixel circuit.
  • An R pixel circuit is arranged in the (3k-2) column
  • a G pixel circuit is arranged in the (3k-1) column
  • a B pixel circuit is arranged in the 3k column.
  • the display control circuit 51 is obtained by deleting the function of controlling the potentials of the control lines SCAN1_R, SCAN1_G, SCAN1_B, SCAN2, and SCAN3 from the display control circuit 11 according to the first embodiment.
  • the gate driver circuit 52 has the same configuration as that of the gate driver circuit 12 according to the first embodiment, and controls the potentials of the scanning lines GAi and GBi and the control line Ei.
  • the source driver circuit 53 includes an m-bit shift register 15, a register 16, a latch 17, and m analog buffers 55, and performs line sequential scanning.
  • the analog buffer 55 is a voltage follower circuit (unity gain amplifier), and is provided corresponding to the data line Sj.
  • the power supply 54 supplies a power supply voltage to each part of the display device 50. More specifically, the power supply 54 supplies power supply voltages VDD and VSS to the pixel circuit 60 and supplies initial voltages Vint_R, Vint_G, and Vint_B to the pixel circuit 60. In FIG. 11, the wiring connecting the power source 54 and the pixel circuit 60 is omitted.
  • FIG. 12 is a circuit diagram of the pixel circuit 60.
  • FIG. 12 shows an R pixel circuit 60r, a G pixel circuit 60g, and a B pixel circuit 60b (hereinafter also collectively referred to as three pixel circuits 60).
  • each of the three pixel circuits 60 includes a driving TFT 61, switching TFTs 62 to 66, an organic EL element 67, and a capacitor 68.
  • the driving TFT 61 is a P-channel enhancement type, and the switching TFTs 62 to 66 are P-channel type.
  • the switching TFT 62 functions as a writing switching element, the switching TFT 63 functions as a compensation switching element, and the switching TFTs 65 and 66 function as initialization switching elements.
  • the R pixel circuit 60r is connected to the power supply wiring Vp, the common cathode Vcom, one precharge line, the scanning lines GAi and GBi, the control line Ei, and the data line Sk_R.
  • the power supply voltage VDD supplied from the power supply 54 is applied to the power supply wiring Vp
  • the power supply voltage VSS supplied from the power supply 54 is applied to the common cathode Vcom
  • the initial voltage Vint_R supplied from the power supply 54 is applied to the precharge line. Is applied.
  • the common cathode Vcom is a cathode common to all the organic EL elements 67 in the display device 50.
  • a driving TFT 61 In the R pixel circuit 60r, a driving TFT 61, a switching TFT 64, and an organic EL element 67 are provided in series in this order from the power supply wiring Vp side between the power supply wiring Vp and the common cathode Vcom. Between the gate terminal of the driving TFT 61 and the data line Sk_R, a capacitor 68 and a switching TFT 62 are provided in series in this order from the gate terminal side.
  • D a node to which one electrode of the capacitor 68 (electrode on the driving TFT 61 side) is connected
  • E a node to which the other electrode is connected
  • a switching TFT 63 is provided between the gate terminal and the drain terminal of the driving TFT 61, and a switching TFT 65 is provided between the node E and the precharge line to which the initial voltage Vint_R is applied.
  • a switching TFT 66 is provided between the drain terminal and the precharge line.
  • the gate terminals of the switching TFTs 62 and 63 are connected to the scanning line GAi
  • the gate terminal of the switching TFT 66 is connected to the scanning line GBi
  • the gate terminals of the switching TFTs 64 and 65 are connected to the control line Ei.
  • the configurations of the G pixel circuit 60g and the B pixel circuit 60b are the same as those of the R pixel circuit 60r. However, in the G pixel circuit 60g, one ends of the switching TFTs 65 and 66 are connected to a precharge line to which an initial voltage Vint_G is applied. In the B pixel circuit 60b, one ends of the switching TFTs 65 and 66 are connected to a precharge line to which an initial voltage Vint_B is applied.
  • the threshold voltages of the driving TFTs 61 in the R pixel circuit 60r, the G pixel circuit 60g, and the B pixel circuit 60b are Vth_R, Vth_G, and Vth_B (all negative values), respectively.
  • the initial voltage Vint_R is used for threshold correction of the driving TFT 61 in the R pixel circuit 60r.
  • the initial voltage Vint_G is used for threshold correction of the driving TFT 61 in the G pixel circuit 60g
  • the initial voltage Vint_B is used for threshold correction of the driving TFT 61 in the B pixel circuit 60b.
  • FIG. 13 is a timing chart showing a driving method of the pixel circuit 60.
  • three data buffers Vdata are applied to the three pixel circuits 60 connected to the scanning lines Gi and the data lines Sk_R, Sk_G, Sk_B using the three analog buffers 55.
  • the operation at the time of writing will be described.
  • the selection period of the three pixel circuits 60 is from time t0 to time t4.
  • processing for detecting the gate terminal potentials of the driving TFTs 61 of the three pixel circuits 60 in parallel is performed, and after time t2, the respective data voltages are applied to the three pixel circuits 60. Processing to write in parallel is performed.
  • the potentials of the scanning lines GAi and GBi are controlled to a high level, and the potential of the control line Ei is controlled to a low level. For this reason, in the three pixel circuits 60, the switching TFTs 62, 63, and 66 are in a non-conductive state, and the switching TFTs 64 and 65 are in a conductive state.
  • the driving TFT 61 is in a conductive state, a current flows from the power supply wiring Vp to the organic EL element 67 via the driving TFT 61 and the switching TFT 64, and the organic EL element 67 emits light.
  • the organic EL elements 67 in the three pixel circuits 60 are all in the light emitting state.
  • the switching TFTs 62, 63, and 66 change to a conductive state. Therefore, the node D is connected to the precharge line via the switching TFTs 63 and 66, and the node E is connected to the data line Sj via the switching TFT 62. While the potential of the scanning line GAi is at the low level, the data voltages Vd_R, Vd_G, and Vd_B output from the latch 17 are applied to the data lines Sk_R, Sk_G, and Sk_B, respectively.
  • the potential of the node D is Vint_R, and the potential of the node E is Vd_R.
  • the potential at the node D is Vint_G
  • the potential at the node E is Vd_G.
  • the potential at the node D is Vint_B
  • the potential at the node E is Vd_B.
  • the switching TFT 66 changes to a non-conductive state. After time t2, a current flows from the power supply wiring Vp to the gate terminal of the driving TFT 61 via the driving TFT 61 and the switching TFT 63, and the potential of the node D rises while the driving TFT 61 is in a conductive state.
  • the switching TFTs 62 and 63 in the three pixel circuits 60 change to a non-conducting state.
  • the potentials of the nodes D in the R pixel circuit 60r, the G pixel circuit 60g, and the B pixel circuit 60b immediately before time t3 are (VDD + Vx_R), (VDD + Vx_G), and (VDD + Vx_B).
  • the voltages Vx_R, Vx_G, and Vx_B are negative values, and satisfy
  • the voltage (VDD + Vx_R ⁇ Vd_R) is held in the capacitor 68 in the R pixel circuit 60r.
  • the voltage (VDD + Vx_G ⁇ Vd_G) is held in the capacitor 68 in the G pixel circuit 60g, and the voltage (VDD + Vx_B ⁇ Vd_B) is held in the capacitor 68 in the B pixel circuit 60b.
  • the potential of the node D in the R pixel circuit 60r rises while the driving TFT 61 is in a conductive state. Therefore, if there is sufficient time, the potential of the node D in the R pixel circuit 60r is such that the gate-source voltage of the driving TFT 61 becomes the threshold voltage Vth_R (negative value) (the driving TFT 61 is in the threshold state). ) And finally reaches (VDD + Vth_R). However, in the display device 50, the time t3 is reached while the driving TFT 61 is in a conductive state. For this reason, the potential (VDD + Vx_R) of the node D immediately before the time t3 is lower than (VDD + Vth_R).
  • the voltage Vx_R changes according to the threshold voltage Vth_R, and the absolute value of the voltage Vx_R increases as the absolute value of the threshold voltage Vth_R increases.
  • the potential (VDD + Vx_G) of the node D in the G pixel circuit 60g immediately before time t3 is lower than (VDD + Vth_G), and the absolute value of the voltage Vx_G increases as the absolute value of the threshold voltage Vth_G increases.
  • the potential (VDD + Vx_B) of the node D in the B pixel circuit 60b immediately before time t3 is lower than (VDD + Vth_B), and the absolute value of the voltage Vx_B increases as the absolute value of the threshold voltage Vth_B increases.
  • the switching TFTs 64 and 65 change to a conductive state.
  • the potential of the node D in the G pixel circuit 60g is (VDD + Vx_G + Vint_G ⁇ Vd_G), and the potential of the node D in the B pixel circuit 60b is (VDD + Vx_B + Vint_B ⁇ Vd_B).
  • the voltage held in the capacitors 68 in the three pixel circuits 60 does not change. For this reason, the potential of the node D in the R pixel circuit 60r remains (VDD + Vx_R + Vint_R ⁇ Vd_R). Similarly, the potential of the node D in the G pixel circuit 60g remains (VDD + Vx_G + Vint_G ⁇ Vd_G), and the potential of the node D in the B pixel circuit 60b remains (VDD + Vx_B + Vint_B ⁇ Vd_B).
  • the three pixel circuits 60 after time t4, until the potential of the control line Ei becomes high level next, current flows from the power supply wiring Vp to the organic EL element 67 via the driving TFT 61 and the switching TFT 64.
  • the organic EL element 67 emits light.
  • the amount of current flowing through the driving TFT 61 increases or decreases in accordance with the potential of the node D.
  • the data voltage is the same even if the threshold voltage of the driving TFT 61 is different, the amount of current is reduced. Can be the same.
  • the R pixel circuit 60r will be described.
  • the gate terminal potential Vg of the driving TFT 61 becomes (VDD + Vx_R + Vint_R ⁇ Vd_R). Therefore, from the expression (1), the current I EL flowing between the drain and the source of the driving TFT 61 is expressed by the following expression (6).
  • I EL ⁇ 1 / 2 ⁇ W / L ⁇ Cox ⁇ ⁇ ⁇ ⁇ Vint_R ⁇ Vd_R + (Vx_R ⁇ Vth_R) ⁇ 2 (6)
  • the current I EL does not depend on the threshold voltage Vth_R. Even if the voltage Vx_R does not match the threshold voltage Vth_R, the current I EL does not depend on the threshold voltage Vth_R as long as the difference between the two is constant.
  • the length of the threshold correction period and the initial voltage are set so that the difference in the voltage Vx_R between the two TFTs in the R pixel circuit is substantially the same as the difference in the threshold voltage Vth_R.
  • the level of Vint_R is determined.
  • the voltage difference (Vx_R ⁇ Vth_R) included in the equation (6) is substantially constant. Accordingly, in the R pixel circuit 60r, an amount of current corresponding to the data voltage Vd_R flows through the organic EL element 67 regardless of the value of the threshold voltage Vth_R, and the organic EL element 67 emits light with luminance corresponding to the data voltage Vd_R. .
  • an amount of current corresponding to the data voltage Vd_G flows through the organic EL element 67 regardless of the value of the threshold voltage Vth_G, and the organic EL element 67 emits light with luminance corresponding to the data voltage Vd_G.
  • an amount of current corresponding to the data voltage Vd_B flows through the organic EL element 25 regardless of the value of the threshold voltage Vth_B, and the organic EL element 67 emits light with luminance corresponding to the data voltage Vd_B.
  • the configuration of the pixel circuit 60 is complicated compared to the display device 10 according to the first embodiment, but the configuration of the source driver circuit 53 is simplified.
  • the initial voltages Vint_R, Vint_G, and Vint_B are set to be different from each other.
  • the initial voltage Vint_G for the G pixel circuit and the initial voltage Vint_B for the B pixel circuit are different and satisfy
  • the initial voltages Vint_R, Vint_G, and Vint_B are all different from each other and satisfy
  • the initial voltages Vint_R, Vint_G, and Vint_B are all set to a level lower than the power supply voltage VDD.
  • the display device 50 according to the present embodiment has the same effects as the display device 10 according to the first embodiment.
  • the conventional display device including the pixel circuit 130 shown in FIG. 16 one type of initial voltage Vint is used in the entire device. For this reason, the conventional display device has a problem that when the initial voltage Vint is determined based on the green color, the image quality is deteriorated, and when the initial voltage Vint is determined based on the blue color, the power consumption is increased.
  • a plurality of initial voltages Vint_R, Vint_G, and Vint_B are used, and at least two of them are different. Therefore, for example, the initial voltage Vint_B that increases
  • the initial voltage Vint_B that increases
  • the gate terminal of the driving TFT 61 is used.
  • the initial potential difference applied between the source terminal and the source terminal is switched in accordance with the display color in consideration of human visual characteristics, so that the image quality can be improved and the power consumption can be reduced.
  • the power supply voltage VDD_R is applied to the power supply wiring connected to the R pixel circuit 60r
  • the power supply voltage VDD_G is applied to the power supply wiring connected to the G pixel circuit 60g
  • the B pixel circuit is applied to the power supply wiring connected to 60b.
  • the display device of the present invention when color display is performed by correcting the threshold value of the drive element, the display device corresponds to the display color between the control terminal of the drive element and the second conduction terminal.
  • the initial potential difference By providing the initial potential difference, the image quality can be increased and the power consumption can be reduced.
  • the display device of the present invention has the characteristics of high image quality and low power consumption, it can be used as a display device for various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　画素回路２０は、有機ＥＬ素子２５と、駆動用ＴＦＴ２１と、駆動用ＴＦＴ２１のゲート－ソース間に設けられたスイッチ用ＴＦＴ２３を含む。画素回路２０への書き込み時には、駆動用ＴＦＴ２１のゲート端子に初期電圧を印加し、駆動用ＴＦＴ２１が導通状態である間にスイッチ用ＴＦＴ２３を一時的に導通状態に制御し、そのときの駆動用ＴＦＴ２１のゲート端子電位を用いて補正されたデータ電圧を駆動用ＴＦＴ２１のゲート端子に印加する。人間は青色の色度の違いには敏感であるが、緑色の色度の違いには鈍感である。青色用の画素回路には閾値補正の精度が高くなる初期電圧Ｖｉｎｔ＿Ｂを使用し、緑色用の画素回路には消費電力が低くなる初期電圧Ｖｉｎｔ＿Ｇを使用する。これにより、高画質で低消費電力の電流駆動型カラー表示装置を提供する。

Description

表示装置およびその駆動方法
　本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイやＦＥＤなどの電流駆動素子を用いた表示装置およびその駆動方法に関する。
　近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活発に行われている。
　有機ＥＬディスプレイに含まれる有機ＥＬ素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機ＥＬ素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ＥＬディスプレイに電圧制御型の駆動方式を適用すると、有機ＥＬ素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機ＥＬ素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには電流制御型の駆動方式を適用することが好ましい。
　一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ところが、ＴＦＴの特性（例えば、閾値電圧や移動度）には、ばらつきが生じやすい。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。
　電流駆動型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。
　ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。
　電流駆動型の駆動方式を適用した有機ＥＬディスプレイについては、従来から、以下に示す画素回路が知られている。図１４は、特許文献１に記載された画素回路と出力スイッチの回路図である。図１４において、画素回路１２０はトランジスタＴ１～Ｔ４、有機ＥＬ素子ＯＬＥＤおよびコンデンサＣｓを備え、出力スイッチ１２１はトランジスタＴ５～Ｔ８およびコンデンサＣ１を備えている。画素回路１２０は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇ１ｉ、Ｇ２ｉおよびデータ線Ｓｊに接続される。トランジスタＴ５～Ｔ８の一端には、それぞれ、電圧Ｖ０、データ電圧Ｖｄａｔａ、閾値補正電圧Ｖｐｒｅおよび電圧Ｖａが印加される。電圧Ｖａは、トランジスタＴ３の閾値電圧に近い電圧である。
　画素回路１２０は、図１５に示すタイミングチャートに従って動作する。図１５に示すように、閾値電圧書き込み期間の前半では、トランジスタＴ１、Ｔ２、Ｔ５、Ｔ７は導通状態になり、トランジスタＴ４、Ｔ６、Ｔ８は非導通状態になる。このとき、データ線Ｓｊには閾値補正電圧Ｖｐｒｅが印加され、トランジスタＴ３のゲート端子とドレイン端子にも同じ電圧が印加される。閾値電圧書き込み期間の後半では、トランジスタＴ７は非導通状態になる。このとき、コンデンサＣｓに蓄積されていた電荷はトランジスタＴ１～Ｔ３を経由して放電され、トランジスタＴ３のゲート端子電位はトランジスタＴ３の閾値電圧に応じたレベルＶｔまで上昇する。また、閾値電圧書き込み期間の後半では、トランジスタＴ８が所定の時間だけ導通状態になる。これにより、データ線Ｓｊには浮遊容量Ｃｆを充電するための電圧Ｖａが印加され、トランジスタＴ３のゲート端子電位は短時間でＶｔに到達する。
　表示データ電圧書き込み期間では、トランジスタＴ２、Ｔ６は導通状態になり、トランジスタＴ１、Ｔ４、Ｔ５、Ｔ７、Ｔ８は非導通状態になる。閾値電圧書き込み期間から表示データ電圧書き込み期間に遷移するときに、コンデンサＣ１の電極間電圧は変化しない。このため、コンデンサＣ１の一方の電極（トランジスタＴ５、Ｔ６に接続された電極）の電位がＶ０からＶｄａｔａに変化すると、コンデンサＣ１の他方の電極の電位も同じ量だけ変化する。これにより得られた電位（Ｖｔ＋Ｖｄａｔａ－Ｖ０）は、トランジスタＴ２を介してトランジスタＴ３のゲート端子に印加される。
　発光期間では、トランジスタＴ４は導通状態になり、トランジスタＴ１、Ｔ２、Ｔ５～Ｔ７は非導通状態になる。表示データ電圧書き込み期間から発光期間に遷移するときに、コンデンサＣｓはトランジスタＴ３のゲート－ソース間電圧を保持する。このため、発光期間では、トランジスタＴ３のゲート端子電位は（Ｖｔ＋Ｖｄａｔａ－Ｖ０）のままである。トランジスタＴ３を流れる電流の量はゲート－ソース間電圧によって定まり、有機ＥＬ素子ＯＬＥＤはトランジスタＴ３を流れる電流の量に応じた輝度で発光する。トランジスタＴ３を流れる電流の量はトランジスタＴ３の閾値電圧に依存しないので、有機ＥＬ素子ＯＬＥＤはトランジスタＴ３の閾値電圧に依存しない輝度で発光する。
　このように画素回路１２０を図１５に示す方法で駆動することにより、画素回路１２０の内部に閾値補正用のコンデンサを設けることなく、トランジスタＴ３のゲート端子にトランジスタＴ３の閾値電圧に応じた電位を印加し、トランジスタＴ３の閾値電圧にかかわらず、有機ＥＬ素子ＯＬＥＤを所望の輝度で発光させることができる。
　図１６は、特許文献２に記載された画素回路の回路図である。図１６に示す画素回路１３０は、トランジスタＭ１～Ｍ６、有機ＥＬ素子ＯＬＥＤおよびコンデンサＣｓｔを備えている。画素回路１３０は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、初期電圧Ｖｉｎｔが印加されたプリチャージ線、走査線ＧＡｉ、ＧＢｉおよび制御線Ｅｉに接続される。画素回路１３０は、図１３（後述）に示すタイミングチャートに従って動作する。画素回路１３０の動作は、本発明の第２の実施形態に係る画素回路の動作と同様であるので、ここではその説明を省略する。画素回路１３０を図１３に示す方法で駆動することにより、トランジスタＭ１のゲート端子にトランジスタＭ１の閾値電圧に応じた電位を印加し、トランジスタＭ１の閾値電圧にかかわらず、有機ＥＬ素子ＯＬＥＤを所望の輝度で発光させることができる。
　なお、上記以外にも有機ＥＬディスプレイの例は、本出願と出願人および発明者が共通する別の出願（国際特許出願ＰＣＴ／２００７／６９１８４、出願日２００７年１０月１日、優先日２００７年３月８日）にも記載されている。
日本国特開２００５－３５２４１１号公報 日本国特開２００７－１３３３６９号公報
　ところで、従来から知られているように、人間が有する色の判別力は色によって異なる。図１７は、マッカダムの色度判別閾を示す図である。図１７には、ｘｙ色度座標上に複数の楕円が描かれている。各楕円は、人間が同じ色度と判別する範囲を示す（ただし、図面を見やすくするために、楕円は実際の１０倍の大きさで描かれている）。人間は、小さい楕円の近傍では色度の違いに敏感であり、大きい楕円の近傍では色度の違いに鈍感である。図１７から分かるように、人間は、赤色、緑色および青色の中では、青色の色度の違いに最も敏感であり、次に赤色の色度の違いに敏感であり、緑色の色度の違いには最も鈍感である。
　上述した有機ＥＬディスプレイでは、有機ＥＬ素子に流れる電流の量を制御する駆動素子（図１４ではトランジスタＴ３、図１６ではトランジスタＭ１）の閾値補正を行うときに、駆動素子のゲート端子に所定の初期電圧（図１４ではＶｐｒｅ、図１６ではＶｉｎｔ）が印加される。このときに駆動素子のゲート－ソース間電圧の絶対値が大きくなる初期電圧を印加すれば、閾値補正の精度は高くなり画質は向上するが、信号線の充放電による消費電力は増大する。一方、駆動素子のゲート－ソース間電圧の絶対値が小さくなる初期電圧を印加すれば、消費電力は減少するが、閾値補正の精度は低くなり画質は低下する。このように初期電圧を決定するときに、画質と消費電力はトレードオフの関係にある。
　従来のカラー表示を行う有機ＥＬディスプレイでは、装置全体で１種類の初期電圧が使用され、初期電圧は例えばある色を基準として決定される。緑色を基準として初期電圧を決定した場合、閾値補正の精度は低くて済むので、駆動素子のゲート－ソース間電圧の絶対値は小さくなり、消費電力は減少する。ところが、緑色よりも敏感に判別可能な青色や赤色では閾値補正の精度が不十分となるので、青色や赤色では色のばらつきが目立ち、画質が低下する。一方、青色を基準として初期電圧を決定した場合、駆動素子のゲート－ソース間電圧の絶対値は大きくなり、すべての色について駆動素子の閾値補正を高い精度で行うことができる。ところが、青色よりも鈍感にしか判別できない緑色や赤色についても青色と同じ初期電圧を使用するために、消費電力は必要以上に増大する。
　それ故に、本発明は、高画質で低消費電力の電流駆動型カラー表示装置を提供することを目的とする。
　本発明の第１の局面は、カラー表示を行う電流駆動型の表示装置であって、
　複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第１の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
　前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
　前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第２の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
　前記画素回路は表示色によって複数の種類に分類され、前記初期電位差は少なくとも２種類の画素回路間で異なることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記画素回路には少なくとも赤色用、緑色用および青色用の画素回路が含まれており、
　前記３種類の画素回路の中では前記緑色用の画素回路において、前記補償用スイッチング素子の導通期間に前記補償用スイッチング素子を流れる電流が最小となるように、前記初期電位差が設定されていることを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記画素回路には少なくとも赤色用、緑色用および青色用の画素回路が含まれており、
　前記３種類の画素回路の中では前記青色用の画素回路において、前記補償用スイッチング素子の導通期間に前記補償用スイッチング素子を流れる電流が最大となるように、前記初期電位差が設定されていることを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
　前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なる初期電圧を前記データ線に印加することを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第１の電極を前記データ線に接続し、前記容量の第２の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　前記参照電圧は、少なくとも２種類の画素回路間で異なることを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　前記画素回路は、第１の電極が前記駆動素子の制御端子に接続された容量と、前記容量の第２の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記容量の２個の電極に所定の初期電圧を印加するか否かを切り替える初期化用スイッチング素子とを含み、
　前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記データ線に前記データ電圧を印加すると共に、前記容量の第１の電極に前記初期電圧が印加されるように前記初期化用スイッチング素子を制御し、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を非導通状態に制御すると共に、前記容量の第２の電極に前記初期電圧が印加されるように前記初期化用スイッチング素子を制御し、
　前記初期電圧は、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なることを特徴とする。
　本発明の第８の局面は、本発明の第１の局面において、
　前記駆動素子の第２の導通端子には、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なる電源電圧が印加されることを特徴とする。
　本発明の第９の局面は、複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第１の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路を有する表示装置の駆動方法であって、
　前記走査線を用いて書き込み対象の画素回路を選択するステップと、
　選択した画素回路について、前記駆動素子の制御端子と第２の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御するステップと、
　選択した画素回路について、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加するステップとを備え、
　前記画素回路は表示色によって複数の種類に分類され、前記初期電位差は少なくとも２種類の画素回路間で異なることを特徴とする。
　本発明の第１または第９の局面によれば、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第２の導通端子との間に表示色に応じて異なる初期電位差を与えることができる。このため、人間が色度の違いに敏感な色（例えば、青色）については、大きな初期電位差を与えて閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な色（例えば、緑色）については、小さな初期電位差を与えて信号線の過剰な充放電を減らし、消費電力を削減することができる。このように、駆動素子の制御端子と第２の導通端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替えることにより、画質を高くし、消費電力を削減することができる。
　本発明の第２の局面によれば、補償用スイッチング素子の導通期間に補償用スイッチング素子を流れる電流は青色用の画素回路で最大となるので、人間が色度の違いに敏感な青色について駆動素子の閾値補正を行うときに、閾値補正を高い精度で行い、画質を高くすることができる。
　本発明の第３の局面によれば、補償用スイッチング素子の導通期間に補償用スイッチング素子を流れる電流は緑色用の画素回路で最小となるので、人間が色度の違いに鈍感な緑色について駆動素子の閾値補正を行うときに、信号線の過剰な充放電を減らし、消費電力を削減することができる。
　本発明の第４の局面によれば、駆動素子の閾値補正を行うときに、書き込み用スイッチング素子を導通状態に制御し、少なくとも２種類の画素回路間で異なる初期電圧をデータ線に印加することにより、駆動素子の制御端子と第２の導通端子との間に表示色に応じて異なる初期電位差を与え、画質を高くし、消費電力を削減することができる。
　本発明の第５の局面によれば、補償用スイッチング素子の導通期間終了後に、駆動素子の制御端子電位を駆動回路内の容量の第１の電極に印加し、容量の第２の電極に印加する電圧を参照電圧からデータ電圧に切り替えることにより、補償用スイッチング素子の導通期間終了時における駆動素子の制御端子電位を用いて補正されたデータ電圧を駆動素子の制御端子に印加することができる。したがって、画素回路内に閾値補正用の容量を設けることなく、駆動素子の閾値補正を行うことができる。
　本発明の第６の局面によれば、少なくとも２種類の画素回路間で異なる参照電圧を使用することにより、データ電圧のゼロ点を揃えることができる。
　本発明の第７の局面によれば、書き込み用スイッチング素子を導通状態に制御し、データ線にデータ電圧を印加することにより、データ線を経由して駆動素子の制御端子にデータ電圧を印加することができる。また、初期化用スイッチング素子を制御して画素回路内の容量の２つの電極に順に初期電圧を印加することにより、補償用スイッチング素子の導通期間終了時における駆動素子の制御端子電位を用いて補正されたデータ電圧を駆動素子の制御端子に印加し、駆動素子の閾値補正を行うことができる。この際に少なくとも２種類の画素回路間で異なる初期電圧を用いることにより、駆動素子の制御端子と第２の導通端子との間に表示色に応じて異なる初期電位差を与え、画質を高くし、消費電力を削減することができる。
　本発明の第８の局面によれば、少なくとも２種類の画素回路間で異なる電源電圧を駆動素子の第２の導通端子に印加することにより、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第２の導通端子との間に表示色に応じて異なる初期電位差を与え、画質を高くし、消費電力を削減することができる。
本発明の第１の実施形態に係る表示装置の構成を示すブロック図である。 図１に示す表示装置に含まれる画素回路の回路図である。 図１に示す表示装置に含まれる出力回路の回路図である。 図１に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。 ダイオード接続されたＴＦＴにおけるゲート－ソース間電圧の時間的変化の例を示す図である。 参考例に係る表示装置の構成を示すブロック図である。 図６に示す表示装置に含まれる画素回路の回路図である。 本発明の第１の実施形態の変形例に係る表示装置の構成を示すブロック図である。 図８に示す表示装置に含まれる画素回路の回路図である。 図８に示す表示装置に含まれる出力回路の回路図である。 本発明の第２の実施形態に係る表示装置の構成を示すブロック図である。 図１１に示す表示装置に含まれる画素回路の回路図である。 図１１に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。 従来の表示装置（第１の例）に含まれる画素回路と出力スイッチの回路図である。 図１４に示す画素回路の駆動方法を示すタイミングチャートである。 従来の表示装置（第２の例）に含まれる画素回路の回路図である。 マッカダムの色度判別閾を示す図である。
　図１～図１３を参照して、本発明の実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子や複数のスイッチング素子を含む画素回路を備えている。画素回路に含まれるスイッチング素子は、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴやアモルファスシリコンＴＦＴなどで構成することができる。これらＴＦＴの構成や作成プロセスは公知であるため、ここではその説明を省略する。また、画素回路に含まれる電気光学素子は、有機ＥＬ素子であるとする。有機ＥＬ素子の構成も公知であるので、ここではその説明を省略する。以下、ｍは３の倍数、ｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数、ｋは１以上（ｍ／３）以下の整数であるとする。
　（第１の実施形態）
　図１は、本発明の第１の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、表示制御回路１１、ゲートドライバ回路１２、ソースドライバ回路１３、電源１４、および、（ｍ×ｎ）個の画素回路２０を備え、ＲＧＢ３色によるカラー表示を行う。
　表示装置１０には、互いに平行なｎ本の走査線Ｇｉと、これに直交する互いに平行なｍ本のデータ線Ｓｊとが設けられる。画素回路２０は、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。また、走査線Ｇｉと平行に、互いに平行な制御線Ｗｉ、Ｒｉがｎ本ずつ配置されている。走査線Ｇｉと制御線Ｗｉ、Ｒｉはゲートドライバ回路１２に接続され、データ線Ｓｊはソースドライバ回路１３に接続されている。さらに、画素回路２０の配置領域には、電源配線Ｖｐと共通陰極Ｖｃｏｍ（いずれも図示せず）が配置されている。以下、走査線Ｇｉが伸延する方向（図１では横方向）を行方向、データ線Ｓｊが伸延する方向（図１では縦方向）を列方向という。
　画素回路２０は、赤色を表示するもの、緑色を表示するもの、および、青色を表示するものに分類される（以下、それぞれ、Ｒ画素回路、Ｇ画素回路およびＢ画素回路という）。画素回路２０の各列には、同じ色を表示する画素回路が配置される。具体的には、（３ｋ－２）列目にはＲ画素回路が配置され、（３ｋ－１）列目にはＧ画素回路が配置され、３ｋ列目にはＢ画素回路が配置される。以下、（３ｋ－２）～３ｋ列目の画素回路に対応したデータ線をＳｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂともいう。
　表示制御回路１１は、ゲートドライバ回路１２に対してタイミング信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力する。また、表示制御回路１１は、ソースドライバ回路１３に対して、スタートパルスＳＰ、クロックＣＬＫ、データ電圧ＤＡおよびラッチパルスＬＰを出力する。さらに、表示制御回路１１は、ソースドライバ回路１３に接続される５本の制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂ、ＳＣＡＮ２、ＳＣＡＮ３の電位を制御する。
　ゲートドライバ回路１２とソースドライバ回路１３は、画素回路２０の駆動回路である。ゲートドライバ回路１２は、シフトレジスタ回路、論理演算回路およびバッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉと制御線Ｗｉ、Ｒｉに与えられる。１本の走査線Ｇｉにはｍ個の画素回路２０が接続されており、画素回路２０は走査線Ｇｉを用いてｍ個ずつ一括して選択される。
　ソースドライバ回路１３は、ｍビットのシフトレジスタ１５、レジスタ１６、ラッチ１７、および、ｍ個の出力回路３０を含み、１行分の画素回路２０に同じタイミングで電圧を書き込む線順次走査を行う。より詳細には、シフトレジスタ１５は、縦続接続されたｍ個のレジスタを有し、初段のレジスタに供給されたスタートパルスＳＰをクロックＣＬＫに同期して転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ１６にはアナログのデータ電圧ＤＡが供給される。レジスタ１６は、タイミングパルスＤＬＰに従い、データ電圧ＤＡを記憶する。レジスタ１６に１行分のデータ電圧ＤＡが記憶されると、表示制御回路１１はラッチ１７に対してラッチパルスＬＰを出力する。ラッチ１７は、ラッチパルスＬＰを受け取ると、レジスタ１６に記憶されたデータ電圧を保持する。なお、データ電圧ＤＡは、例えば、表示装置１０の外部に設けられたＤ／Ａ変換器（図示せず）においてデジタルの表示データをアナログ信号に変換することにより得られる。
　出力回路３０は、データ線Ｓｊに対応して設けられる。出力回路３０は、ゲートドライバ回路１２によって選択された画素回路２０から出力された電圧をデータ線Ｓｊ経由で受け取り、受け取った電圧とラッチ１７から出力されたデータ電圧（以下、Ｖｄａｔａという）とに基づく電圧をデータ線Ｓｊに印加する。出力回路３０の作用により、画素回路２０に含まれる駆動用ＴＦＴの閾値補正を行うことができる（詳細は後述）。
　電源１４は、表示装置１０の各部に電源電圧を供給する。より詳細には、電源１４は、画素回路２０に対して電源電圧ＶＤＤ、ＶＳＳ（ただし、ＶＤＤ＞ＶＳＳ）を供給すると共に、出力回路３０に対して初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂと参照電圧Ｖｒｅｆ＿Ｒ、Ｖｒｅｆ＿Ｇ、Ｖｒｅｆ＿Ｂを供給する。初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂは、駆動用ＴＦＴ２１の閾値補正を行うときに駆動用ＴＦＴ２１のゲート端子に最初に印加される電圧である。なお、図１では、電源１４と画素回路２０を接続する配線は省略されている。
　ソースドライバ回路１３は、線順次走査に代えて、各画素回路２０に１つずつ順に電圧を書き込む点順次走査を行ってもよい。点順次走査を行うときには、ある走査線Ｇｉが選択されている間、データ線Ｓｊの電圧はデータ線Ｓｊの容量によって保持される。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。
　図２は、画素回路２０の回路図である。図２に示すように、画素回路２０は、駆動用ＴＦＴ２１、スイッチ用ＴＦＴ２２～２４、有機ＥＬ素子２５、および、コンデンサ２６を備えている。駆動用ＴＦＴ２１はＰチャネル型のエンハンスメント型、スイッチ用ＴＦＴ２２、２３はＮチャネル型、スイッチ用ＴＦＴ２４はＰチャネル型である。スイッチ用ＴＦＴ２２は書き込み用スイッチング素子として機能し、スイッチ用ＴＦＴ２３は補償用スイッチング素子として機能する。
　画素回路２０は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線Ｗｉ、Ｒｉ、および、データ線Ｓｊに接続されている。電源配線Ｖｐには電源１４から供給された電源電圧ＶＤＤが印加され、共通陰極Ｖｃｏｍには電源１４から供給された電源電圧ＶＳＳが印加される。共通陰極Ｖｃｏｍは、表示装置１０内のすべての有機ＥＬ素子２５に共通する陰極となる。
　画素回路２０では、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に、電源配線Ｖｐ側から順に、駆動用ＴＦＴ２１、スイッチ用ＴＦＴ２４および有機ＥＬ素子２５が直列に設けられている。駆動用ＴＦＴ２１のゲート端子とデータ線Ｓｊとの間には、スイッチ用ＴＦＴ２２が設けられている。駆動用ＴＦＴ２１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ２３が設けられ、駆動用ＴＦＴ２１のゲート端子と電源配線Ｖｐとの間にはコンデンサ２６が設けられている。スイッチ用ＴＦＴ２２～２４のゲート端子は、それぞれ、走査線Ｇｉ、制御線Ｗｉおよび制御線Ｒｉに接続されている。走査線Ｇｉと制御線Ｗｉ、Ｒｉの電位はゲートドライバ回路１２によって制御され、データ線Ｓｊの電位はソースドライバ回路１３によって制御される。以下、駆動用ＴＦＴ２１のゲート端子が接続される節点をＡという。
　図３は、出力回路３０の回路図である。出力回路３０は、Ｒ画素回路に対応するもの、Ｇ画素回路に対応するもの、および、Ｂ画素回路に対応するものに分類される（以下、それぞれ、Ｒ出力回路、Ｇ出力回路およびＢ出力回路という）。図３に示すように、Ｒ出力回路３０ｒ、Ｇ出力回路３０ｇおよびＢ出力回路３０ｂは、いずれも、Ｎチャネル型のスイッチ３１～３６とコンデンサ３７を備えている。これら３個の出力回路３０に対応して、アナログバッファ３８が１個設けられる。アナログバッファ３８は、ボルテージホロワ回路（ユニティゲインアンプ）である。以下、コンデンサ３７の一方の電極（図３では上側の電極）が接続される節点をＢ、他方の電極が接続される節点をＣという。
　Ｒ出力回路３０ｒは、以下の構成を有する。スイッチ３１の一端はデータ線Ｓｋ＿Ｒに接続され、他端は節点Ｂに接続される。スイッチ３２の一端は節点Ｃに接続され、他端には参照電圧Ｖｒｅｆ＿Ｒが印加される。スイッチ３３の一端は節点Ｃに接続され、他端にはラッチ１７から出力されたデータ電圧Ｖｄａｔａが印加される。スイッチ３４の一端は節点Ｂに接続され、他端はアナログバッファ３８の入力に接続される。スイッチ３５の一端はデータ線Ｓｋ＿Ｒに接続され、他端はアナログバッファ３８の出力に接続される。スイッチ３６の一端はデータ線Ｓｋ＿Ｒに接続され、他端には初期電圧Ｖｉｎｔ＿Ｒが印加される。スイッチ３１、３２のゲート端子は制御線ＳＣＡＮ２に接続され、スイッチ３３～３５のゲート端子は制御線ＳＣＡＮ１＿Ｒに接続され、スイッチ３６のゲート端子は制御線ＳＣＡＮ３に接続される。
　Ｇ出力回路３０ｇおよびＢ出力回路３０ｂの構成は、Ｒ出力回路３０ｒと同様である。ただし、Ｇ出力回路３０ｇでは、スイッチ３１、３５、３６の一端はデータ線Ｓｋ＿Ｇに接続され、スイッチ３６の他端には初期電圧Ｖｉｎｔ＿Ｇが印加され、スイッチ３３～３５のゲート端子は制御線ＳＣＡＮ１＿Ｇに接続される。Ｂ出力回路３０ｂでは、スイッチ３１、３５、３６の一端はデータ線Ｓｋ＿Ｂに接続され、スイッチ３６の他端には初期電圧Ｖｉｎｔ＿Ｂが印加され、スイッチ３３～３５のゲート端子は制御線ＳＣＡＮ１＿Ｂに接続される。
　以下、Ｒ画素回路、Ｇ画素回路およびＢ画素回路内の駆動用ＴＦＴ２１の閾値電圧を、それぞれ、Ｖｔｈ＿Ｒ、Ｖｔｈ＿ＧおよびＶｔｈ＿Ｂ（ただし、いずれも負の値）とする。また、駆動用ＴＦＴ２１のゲート端子に閾値電圧が印加されているとき、駆動用ＴＦＴ２１は閾値状態にあるという。初期電圧Ｖｉｎｔ＿Ｒと参照電圧Ｖｒｅｆ＿Ｒは、Ｒ画素回路内の駆動用ＴＦＴ２１の閾値補正に使用される。同様に、初期電圧Ｖｉｎｔ＿Ｇと参照電圧Ｖｒｅｆ＿ＧはＧ画素回路内の駆動用ＴＦＴ２１の閾値補正に使用され、初期電圧Ｖｉｎｔ＿Ｂと参照電圧Ｖｒｅｆ＿ＢはＢ画素回路の駆動用ＴＦＴ２１の閾値補正に使用される。
　図４は、画素回路２０の駆動方法を示すタイミングチャートである。以下、図４を参照して、Ｒ出力回路３０ｒ、Ｇ出力回路３０ｇおよびＢ出力回路３０ｂ（以下、総称して３個の出力回路３０ともいう）を用いて、走査線Ｇｉとデータ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂに接続された３個の画素回路２０に対して、それぞれのデータ電圧Ｖｄａｔａを書き込むときの動作を説明する。図４では、時刻ｔ０から時刻ｔ４までが３個の画素回路２０の選択期間となる。時刻ｔ２より前では、３個の画素回路２０の駆動用ＴＦＴ２１のゲート端子電位を並列に検知する処理が行われ、時刻ｔ２より後では、３個の画素回路２０に対して補正後のデータ電圧を順に書き込む処理が行われる。
　時刻ｔ０より前では、走査線Ｇｉと制御線Ｗｉ、Ｒｉの電位はローレベルに制御される。このため、３個の画素回路２０では、スイッチ用ＴＦＴ２２、２３は非導通状態にあり、スイッチ用ＴＦＴ２４は導通状態にある。このとき駆動用ＴＦＴ２１は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ２１とスイッチ用ＴＦＴ２４を経由して有機ＥＬ素子２５に電流が流れ、有機ＥＬ素子２５は発光する。このように時刻ｔ０より前では、３個の画素回路２０内の有機ＥＬ素子２５はいずれも発光状態にある。
　時刻ｔ０において走査線Ｇｉと制御線Ｗｉ、Ｒｉの電位がハイレベルに変化すると、３個の画素回路２０では、スイッチ用ＴＦＴ２２、２３が導通状態に変化し、スイッチ用ＴＦＴ２４が非導通状態に変化する。また、時刻ｔ０では制御線ＳＣＡＮ３の電位がハイレベルに変化するので、３個の出力回路３０ではスイッチ３６が導通状態に変化する。このため、データ線Ｓｋ＿ＲとＲ画素回路内の節点Ａの電位はＶｉｎｔ＿Ｒになる。同様に、データ線Ｓｋ＿ＧとＧ画素回路内の節点Ａの電位はＶｉｎｔ＿Ｇになり、データ線Ｓｋ＿ＢとＢ画素回路内の節点Ａの電位はＶｉｎｔ＿Ｂになる。時刻ｔ０以降、３個の画素回路２０では、駆動用ＴＦＴ２１を通過した電流は、スイッチ用ＴＦＴ２３を経由して節点Ａに流れ込む。
　次に時刻ｔ１において制御線ＳＣＡＮ３の電位がローレベルに変化すると、３個の出力回路ではスイッチ３６が非導通状態に変化する。時刻ｔ１以降も、３個の画素回路２０では駆動用ＴＦＴ２１を通過した電流は、スイッチ用ＴＦＴ２３を経由して節点Ａに流れ込み、節点Ａの電位は駆動用ＴＦＴ２１が導通状態である間は上昇する。このときスイッチ用ＴＦＴ２２は導通状態にあるので、データ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂの電位は、３個の画素回路２０内の節点Ａの電位にそれぞれ等しい。
　時刻ｔ０から時刻ｔ２までの間、制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂの電位はローレベルに、制御線ＳＣＡＮ２の電位はハイレベルに制御される。このため、３個の出力回路３０ではスイッチ３１、３２は導通状態となり、スイッチ３３、３４は非導通状態となる。したがって、Ｒ出力回路３０ｒでは、節点Ｃの電位はＶｒｅｆ＿Ｒになり、節点Ｂの電位はデータ線Ｓｋ＿Ｒの電位およびＲ画素回路内の節点Ａの電位に等しくなる。同様に、Ｇ出力回路３０ｇでは、節点Ｃの電位はＶｒｅｆ＿Ｇになり、節点Ｂの電位はデータ線Ｓｋ＿Ｇの電位およびＧ画素回路内の節点Ａの電位に等しくなる。また、Ｂ出力回路３０ｂでは、節点Ｃの電位はＶｒｅｆ＿Ｂになり、節点Ｂの電位はデータ線Ｓｋ＿Ｂの電位およびＢ画素回路内の節点Ａの電位に等しくなる。
　次に時刻ｔ２において制御線Ｗｉの電位がローレベルに変化すると、３個の画素回路２０ではスイッチ用ＴＦＴ２３が非導通状態に変化する。また、時刻ｔ２では制御線ＳＣＡＮ２の電位がローレベルに変化するので、３個の出力回路３０ではスイッチ３１、３２が非導通状態に変化する。時刻ｔ２の直前におけるＲ画素回路、Ｇ画素回路およびＢ画素回路内の節点Ａの電位を、それぞれ、（ＶＤＤ＋Ｖｘ＿Ｒ）、（ＶＤＤ＋Ｖｘ＿Ｇ）および（ＶＤＤ＋Ｖｘ＿Ｂ）とする。ただし、電圧Ｖｘ＿Ｒ、Ｖｘ＿Ｇ、Ｖｘ＿Ｂはいずれも負の値であり、｜Ｖｘ＿Ｒ｜＞｜Ｖｔｈ＿Ｒ｜、｜Ｖｘ＿Ｇ｜＞｜Ｖｔｈ＿Ｇ｜、｜Ｖｘ＿Ｂ｜＞｜Ｖｔｈ＿Ｂ｜を満たすとする。
　時刻ｔ２においてスイッチ３１、３２が非導通状態に変化したとき、Ｒ出力回路３０ｒ内のコンデンサ３７には電圧（ＶＤＤ＋Ｖｘ＿Ｒ－Ｖｒｅｆ＿Ｒ）が保持される。同様に、Ｇ出力回路３０ｇ内のコンデンサ３７には電圧（ＶＤＤ＋Ｖｘ＿Ｇ－Ｖｒｅｆ＿Ｇ）が保持され、Ｂ出力回路３０ｂ内のコンデンサ３７には電圧（ＶＤＤ＋Ｖｘ＿Ｂ－Ｖｒｅｆ＿Ｂ）が保持される。
　上述したように、Ｒ画素回路内の節点Ａの電位は、駆動用ＴＦＴ２１が導通状態である間は上昇する。したがって、十分な時間があれば、Ｒ画素回路内の節点Ａの電位は、駆動用ＴＦＴ２１のゲート－ソース間電圧が閾値電圧Ｖｔｈ＿Ｒ（負の値）になる（すなわち、駆動用ＴＦＴ２１が閾値状態になる）まで上昇し、最終的に（ＶＤＤ＋Ｖｔｈ＿Ｒ）に到達する。しかし、表示装置１０では、駆動用ＴＦＴ２１が導通状態である間に（すなわち、駆動用ＴＦＴ２１が閾値状態になる前に）、時刻ｔ２になる。このため、時刻ｔ２の直前における節点Ａの電位（ＶＤＤ＋Ｖｘ＿Ｒ）は（ＶＤＤ＋Ｖｔｈ＿Ｒ）よりも低い。電圧Ｖｘ＿Ｒは閾値電圧Ｖｔｈ＿Ｒに応じて変化し、閾値電圧Ｖｔｈ＿Ｒの絶対値が大きいほど電圧Ｖｘ＿Ｒの絶対値は大きくなる。同様に、時刻ｔ２の直前におけるＧ画素回路内の節点Ａの電位（ＶＤＤ＋Ｖｘ＿Ｇ）は（ＶＤＤ＋Ｖｔｈ＿Ｇ）よりも低く、閾値電圧Ｖｔｈ＿Ｇの絶対値が大きいほど電圧Ｖｘ＿Ｇの絶対値は大きくなる。また、時刻ｔ２の直前におけるＢ画素回路内の節点Ａの電位（ＶＤＤ＋Ｖｘ＿Ｂ）は（ＶＤＤ＋Ｖｔｈ＿Ｂ）よりも低く、閾値電圧Ｖｔｈ＿Ｂの絶対値が大きいほど電圧Ｖｘ＿Ｂの絶対値は大きくなる。
　次に時刻ｔ３から時刻ｔ４までの間に、制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂの電位が所定時間ずつハイレベルになり、これに同期して、ラッチ１７から出力されるデータ電圧ＶｄａｔａはＶｄ＿Ｒ、Ｖｄ＿Ｇ、Ｖｄ＿Ｂと変化する。
　制御線ＳＣＡＮ１＿Ｒの電位がハイレベルである間、Ｒ出力回路３０ｒ内の節点Ｃにはラッチ１７から出力されたデータ電圧Ｖｄ＿Ｒが印加され、節点Ｂはスイッチ３４とアナログバッファ３８を介してデータ線Ｓｋ＿Ｒに接続される。Ｒ出力回路３０ｒでは、コンデンサ３７が電圧（ＶＤＤ＋Ｖｘ＿Ｒ－Ｖｒｅｆ＿Ｒ）を保持している間に、節点Ｃの電位がＶｒｅｆ＿ＲからＶｄ＿Ｒに変化する。したがって、節点Ｂの電位も、同じ量（Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）だけ変化して（ＶＤＤ＋Ｖｘ＿Ｒ）＋（Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）＝（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）となる。このときＲ出力回路３０ｒ内のスイッチ３４、３５は導通状態にあり、アナログバッファ３８の入力電圧と出力電圧は等しいので、データ線Ｓｋ＿Ｒの電位はＲ出力回路３０ｒ内の節点Ｂと同じく（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）となる。このときＲ画素回路ではスイッチ用ＴＦＴ２２が導通状態にあるので、節点Ａはデータ線Ｓｋ＿Ｒと同じ電位になる。
　同様に、制御線ＳＣＡＮ１＿Ｇの電位がハイレベルである間、Ｇ出力回路３０ｇ内の節点Ｂの電位は（ＶＤＤ＋Ｖｘ＿Ｇ＋Ｖｄ＿Ｇ－Ｖｒｅｆ＿Ｇ）となり、データ線Ｓｋ＿ＧおよびＧ画素回路内の節点Ａの電位はこれに等しくなる。また、制御線ＳＣＡＮ１＿Ｂの電位がハイレベルである間、Ｂ出力回路３０ｂ内の節点Ｂの電位は（ＶＤＤ＋Ｖｘ＿Ｂ＋Ｖｄ＿Ｂ－Ｖｒｅｆ＿Ｂ）となり、データ線Ｓｋ＿ＢおよびＢ画素回路内の節点Ａの電位はこれに等しくなる。
　次に時刻ｔ４において走査線Ｇｉと制御線Ｒｉの電位がローレベルに変化すると、３個の画素回路２０ではスイッチ用ＴＦＴ２２が非導通状態に変化し、スイッチ用ＴＦＴ２４が導通状態に変化する。また、時刻ｔ４以降、制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂの電位はローレベルになるので、３個の出力回路３０ではスイッチ３３、３４は非導通状態になる。
　時刻ｔ４において、Ｒ画素回路内のコンデンサ２６には、駆動用ＴＦＴ２１のゲート－ソース間電圧（Ｖｘ＿Ｒ＋Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）が保持される。同様に、Ｇ画素回路内のコンデンサ２６には電圧（Ｖｘ＿Ｇ＋Ｖｄ＿Ｇ－Ｖｒｅｆ＿Ｇ）が保持され、Ｂ画素回路内のコンデンサ２６には電圧（Ｖｘ＿Ｂ＋Ｖｄ＿Ｂ－Ｖｒｅｆ＿Ｂ）が保持される。なお、制御線Ｒｉに与えられるオン電位（ローレベル電位）は、スイッチ用ＴＦＴ２４が線形領域で動作するように決定される。
　時刻ｔ４以降、３個の画素回路２０内のコンデンサ２６に保持された電圧は変化しない。このため、Ｒ画素回路内の節点Ａの電位は（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）のままである。同様に、Ｇ画素回路内の節点Ａの電位は（ＶＤＤ＋Ｖｘ＿Ｇ＋Ｖｄ＿Ｇ－Ｖｒｅｆ＿Ｇ）のままであり、Ｂ画素回路内の節点Ａの電位は（ＶＤＤ＋Ｖｘ＿Ｂ＋Ｖｄ＿Ｂ－Ｖｒｅｆ＿Ｂ）のままである。したがって、３個の画素回路２０では、時刻ｔ４以降、次に制御線Ｒｉの電位がハイレベルとなるまで、電源配線Ｖｐから駆動用ＴＦＴ２１とスイッチ用ＴＦＴ２４を経由して有機ＥＬ素子２５に電流が流れ、有機ＥＬ素子２５は発光する。このときに駆動用ＴＦＴ２１を流れる電流の量は節点Ａの電位に応じて増減するが、以下に示すように、駆動用ＴＦＴ２１の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
　例として、Ｒ画素回路について説明する。Ｒ画素回路内の駆動用ＴＦＴ２１を飽和領域で動作させたとき、ドレイン－ソース間を流れる電流ＩELは、チャネル長変調効果を無視すれば、次式（１）で与えられる。
　　ＩEL＝－１／２・Ｗ／Ｌ・Ｃｏｘ・μ
　　　　　×（Ｖｇ－ＶＤＤ－Ｖｔｈ＿Ｒ）2   …（１）
　ただし、上式（１）において、Ｗ／Ｌは駆動用ＴＦＴ２１のアスペクト比、Ｃｏｘはゲート容量、μは移動度、Ｖｇはゲート端子電位（節点Ａの電位）である。
　式（１）に示す電流ＩELは、一般には、閾値電圧Ｖｔｈ＿Ｒに応じて変動する。Ｒ画素回路では、有機ＥＬ素子２５が発光するときに駆動用ＴＦＴ２１のゲート端子電位Ｖｇは（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｄ＿Ｒ－Ｖｒｅｆ＿Ｒ）となるので、電流ＩELは次式（２）に示すようになる。
　　ＩEL＝－１／２・Ｗ／Ｌ・Ｃｏｘ・μ・｛Ｖｄ＿Ｒ
　　　　　－Ｖｒｅｆ＿Ｒ＋（Ｖｘ＿Ｒ－Ｖｔｈ＿Ｒ）｝2   …（２）
　式（２）において電圧Ｖｘ＿Ｒが閾値電圧Ｖｔｈ＿Ｒに一致すれば、電流ＩELは閾値電圧Ｖｔｈ＿Ｒには依存しない。また、電圧Ｖｘ＿Ｒが閾値電圧Ｖｔｈ＿Ｒに一致しなくても、両者の差が一定であれば、電流ＩELは閾値電圧Ｖｔｈ＿Ｒには依存しない。
　表示装置１０では、Ｒ画素回路内の２つのＴＦＴ間で電圧Ｖｘ＿Ｒの差が閾値電圧Ｖｔｈ＿Ｒの差とほぼ同じになるように、閾値補正期間（時刻ｔ１から時刻ｔ２までの期間）の長さや初期電圧Ｖｉｎｔ＿Ｒのレベルが決定される。このため、式（２）に含まれる電圧差（Ｖｘ＿Ｒ－Ｖｔｈ＿Ｒ）はほぼ一定になる。したがって、Ｒ画素回路では、閾値電圧Ｖｔｈ＿Ｒの値にかかわらず、有機ＥＬ素子２５にはデータ電圧Ｖｄ＿Ｒに応じた量の電流が流れ、有機ＥＬ素子２５はデータ電圧Ｖｄ＿Ｒに応じた輝度で発光する。
　同様に、Ｇ画素回路では、閾値電圧Ｖｔｈ＿Ｇの値にかかわらず、有機ＥＬ素子２５にはデータ電圧Ｖｄ＿Ｇに応じた量の電流が流れ、有機ＥＬ素子２５はデータ電圧Ｖｄ＿Ｇに応じた輝度で発光する。また、Ｂ画素回路では、閾値電圧Ｖｔｈ＿Ｂの値にかかわらず、有機ＥＬ素子２５にはデータ電圧Ｖｄ＿Ｂに応じた量の電流が流れ、有機ＥＬ素子２５はデータ電圧Ｖｄ＿Ｂに応じた輝度で発光する。表示装置１０では、閾値補正は画素回路２０の外部に設けられた出力回路３０によって行われるが、出力回路３０には複雑な論理回路やメモリなどを設ける必要がない。
　以下、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂについて説明する。画素回路２０では、図４に示す時刻ｔ０でスイッチ用ＴＦＴ２３が導通状態になると、駆動用ＴＦＴ２１はダイオード接続された状態になる。従来の有機ＥＬディスプレイでは、駆動用ＴＦＴがダイオード接続されてから、駆動用ＴＦＴのゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに十分に近づくまでの期間が、閾値補正期間となる。電圧Ｖｇｓが閾値電圧Ｖｔｈに十分に近づけば、２つの駆動用ＴＦＴ間の閾値電圧の差を検出できるからである。
　ところが、高精細の表示装置では、画素回路の選択期間が短く、選択期間内に電圧Ｖｇｓを閾値電圧Ｖｔｈに十分に近づけられないことがある。特に、本実施形態に係る表示装置１０では、駆動用ＴＦＴ２１の閾値電圧Ｖｔｈを検知するときに、コンデンサ３７とデータ線Ｓｊの寄生容量を充電する必要があるので、選択期間内に閾値電圧を検知する処理と補正後のデータ電圧を書き込む処理を行うためには工夫が必要である。
　そこで表示装置１０では、補正後のデータ電圧を書き込む処理を開始する前に閾値電圧のばらつきを検知するために、スイッチ３６の作用によりデータ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂに、それぞれ、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが固定的に与えられる。これにより、駆動用ＴＦＴ２１の閾値電圧Ｖｔｈに応じた電圧がデータ線Ｓｊに出力されるまでの時間を短縮することができる。したがって、閾値補正期間が短い場合でも、補正効果のばらつきを抑え、画質を向上させることができる。
　初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂは、閾値補正期間の長さや閾値補正に要求される精度などに基づき決定される。スイッチ用ＴＦＴ２３が導通状態にあり、駆動用ＴＦＴ２１がダイオード接続されているとき、駆動用ＴＦＴ２１の電流バランスに関して次式（３）が成立する。
Figure JPOXMLDOC01-appb-M000001
 　ただし、式（３）において、ｋは定数、Ｃは保持容量と信号線容量の和である。
　この微分方程式を解くと、次式（４）が得られる。
Figure JPOXMLDOC01-appb-M000002
 　ただし、式（４）において、Ｖｇｓ０は電圧Ｖｇｓの初期値である。
　閾値電圧がΔＶｔｈだけ異なる２つのＴＦＴを考えたとき、所定時間経過後に２つのＴＦＴ間で電圧Ｖｇｓの差がΔＶｔｈに近ければ、各ＴＦＴの閾値電圧を検出できたと言える。電圧Ｖｇｓの差は、次式（５）で与えられる。
Figure JPOXMLDOC01-appb-M000003
 　したがって、許容時間内に式（５）に示すΔＶｇｓ（ｔ）がΔＶｔｈに十分に近づくように電圧Ｖｇｓの初期値Ｖｇｓ０を決定し、それに応じて初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｒを求めればよい。
　図５は、ダイオード接続された駆動用ＴＦＴのゲート－ソース間電圧Ｖｇｓの時間的変化の例を示す図である。図５には、閾値電圧が異なる２個のＴＦＴ（Ｖｔｈ＝－０．８ＶとＶｔｈ＝－１．０Ｖ）に対して、予め２種類の電圧Ｖｇｓ０（Ｖｇｓ０＝－５ＶとＶｇｓ０＝－１．５Ｖ）を与え、その後にソース端子とドレイン端子を短絡してＴＦＴをダイオード接続したときのゲート－ソース間電圧Ｖｇｓの変化が記載されている。
　２個のＴＦＴに予め電圧Ｖｇｓ０を与え、３０μｓ経過後の電圧Ｖｇｓの絶対値｜Ｖｇｓ｜を比較する。｜Ｖｇｓ０｜＝５Ｖの場合、３０μｓ後に２つの値｜Ｖｇｓ｜はそれぞれの最終値（０．８Ｖと１．０Ｖ）から離れているが、両者の差は既に最終値（０．２Ｖ）にほぼ等しくなっている。これに対して、｜Ｖｇｓ０｜＝１．５Ｖの場合、３０μｓ後に２つの値｜Ｖｇｓ｜はそれぞれの最終値に接近しているが、両者の差は依然として最終値から離れている。このように｜Ｖｇｓ０｜が大きいときほど、２つの値｜Ｖｇｓ｜の差は速く増大するので、閾値補正期間を短くすることができる。したがって、高い精度で閾値補正を行うためには、｜Ｖｇｓ０｜を大きくすることが好ましい。一方、｜Ｖｇｓ０｜を大きくすると、データ線Ｓｊとコンデンサ３７の充放電によって消費電力が増加する。
　この点を考慮して、表示装置１０では、３種類の初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが使用される。Ｒ画素回路には初期電圧Ｖｉｎｔ＿Ｒが使用され、Ｇ画素回路には初期電圧Ｖｉｎｔ＿Ｇが使用され、Ｂ画素回路には初期電圧Ｖｉｎｔ＿Ｂが使用される。これら３種類の初期電圧は、以下のようにして決定される。以下、Ｒ画素回路内の駆動用ＴＦＴ２１のゲート端子に初期電圧Ｖｉｎｔ＿Ｒを印加したときのゲート－ソース間電圧（ＶＤＤ－Ｖｉｎｔ＿Ｒ）をＶｇｓ０＿Ｒという。同様に、Ｇ画素回路内の駆動用ＴＦＴ２１のゲート端子に初期電圧Ｖｉｎｔ＿Ｇを印加したときのゲート－ソース間電圧をＶｇｓ０＿Ｇといい、Ｂ画素回路内の駆動用ＴＦＴ２１のゲート端子に初期電圧Ｖｉｎｔ＿Ｂを印加したときのゲート－ソース間電圧をＶｇｓ０＿Ｂという。
　表示装置１０では、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂのうち、少なくとも２つが互いに異なるように設定される。具体的には、Ｇ画素回路用の初期電圧Ｖｉｎｔ＿ＧとＢ画素回路用の初期電圧Ｖｉｎｔ＿Ｂが異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｂ｜を満たすことが好ましい。また、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが互いにすべて異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｒ｜＜｜Ｖｇｓ０＿Ｂ｜を満たすことがより好ましい。初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂは、いずれも電源電圧ＶＤＤよりも低いレベルに設定される。このように初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを設定した場合、スイッチ用ＴＦＴ２３の導通期間にスイッチ用ＴＦＴ２３を流れる電流は、３種類の画素回路の中でＢ画素回路において最大となり、Ｇ画素回路において最小となる。
　以下、参考例に係る表示装置と対比して、本実施形態に係る表示装置１０の効果を説明する。図６は、参考例に係る表示装置の構成を示すブロック図である。図６に示す表示装置１１０は、出力回路３０を含むソースドライバ回路１３に代えて、出力回路１１５を含むソースドライバ回路１１３を備えている。図７は、出力回路１１５の回路図である。図６に示す電源１１４は、画素回路２０に対して電源電圧ＶＤＤ、ＶＳＳを供給すると共に、出力回路１１５に対して初期電圧Ｖｉｎｔと参照電圧Ｖｒｅｆを１種類ずつ供給する。表示装置１１０は、表示装置１０と同じタイミングチャート（図４）に従って動作する。なお、表示装置１１０は、本出願と出願人および発明者が共通する別の出願（国際特許出願ＰＣＴ／２００７／６９１８４）に記載されたものである。
　本実施形態に係る表示装置１０と参考例に係る表示装置１１０では、駆動用ＴＦＴ２１の閾値補正を行うときに、駆動用ＴＦＴ２１のゲート端子に初期電圧が印加される。このとき、上述したように、駆動用ＴＦＴ２１のゲート－ソース間電圧の初期値の絶対値｜Ｖｇｓ０｜が大きくなる初期電圧を使用すれば、閾値補正の精度が高くなり、｜Ｖｇｓ０｜が小さくなる初期電圧を使用すれば、消費電力が減少する。
　参考例に係る表示装置１１０では、装置全体で１種類の初期電圧Ｖｉｎｔが使用される。このため、緑色を基準として初期電圧Ｖｉｎｔを決定すると、｜Ｖｇｓ０｜は小さくなり、消費電力は減少するが、青色や赤色では閾値補正の精度が不十分となり、画質が低下する。一方、青色を基準として初期電圧Ｖｉｎｔを決定すると、｜Ｖｇｓ０｜は大きくなり、画質は良くなるが、青色よりも鈍感にしか判別できない緑色や赤色についても同じ初期電圧を使用するために、消費電力が必要以上に増大する。
　これに対して、本実施形態に係る表示装置１０では、複数の初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが使用され、このうち少なくとも２つ以上が異なっている。このため、例えば、Ｂ画素回路には｜Ｖｇｓ０｜が大きくなる初期電圧Ｖｉｎｔ＿Ｂを使用し、Ｇ画素回路には｜Ｖｇｓ０｜が小さくなる初期電圧Ｖｉｎｔ＿Ｇを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用ＴＦＴ２１のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用ＴＦＴ２１のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らし、消費電力を削減することができる。また、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｒ｜＜｜Ｖｇｓ０＿Ｂ｜を満たす初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを使用すれば、上記の効果をさらに高めることができる。
　このように本実施形態に係る表示装置１０によれば、駆動用ＴＦＴ２１の閾値補正を行うときに、表示色に応じた初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを使用することにより、駆動用ＴＦＴ２１のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
　また、表示色に応じて異なる初期電圧を使用するときには、データ電圧Ｖｄａｔａのゼロ点を揃えることが好ましい。例えば、図５に示す例では、３０μｓ経過後の駆動用ＴＦＴのゲート－ソース間電圧の絶対値｜Ｖｇｓ｜は、｜Ｖｇｓ０｜＝５Ｖの場合でも｜Ｖｇｓ０｜＝１．５Ｖの場合でも、最終値と異なっている。このため、表示色に応じて異なる初期電圧を使用して所定時間経過後の駆動用ＴＦＴ２１のゲート端子電圧を検出すると、検出された電圧には表示色に応じて異なるオフセットが加算される。この結果、例えば、黒表示を行うときに、Ｒ画素回路とＧ画素回路は完全な黒色になるが、Ｂ画素回路は完全な黒色にならないなどの現象が起こり得る。
　そこで、本実施形態に係る表示装置１０では、複数の参照電圧Ｖｒｅｆ＿Ｒ、Ｖｒｅｆ＿Ｇ、Ｖｒｅｆ＿Ｂが使用される。式（２）に示すように、駆動用ＴＦＴ２１のドレイン－ソース間を流れる電流ＩELは、参照電圧Ｖｒｅｆ＿Ｒなどに依存する。したがって、参照電圧Ｖｒｅｆ＿Ｒ、Ｖｒｅｆ＿Ｇ、Ｖｒｅｆ＿Ｂを調整することにより、各色のデータ電圧Ｖｄａｔａのゼロ点を揃え、データ電圧の振幅を揃えることができる。このように表示装置１０の内部でデータ電圧のゼロ点を揃えることにより、表示装置１０の外部で行われるＤ／Ａ変換を簡単化することができる。
　なお、上述した表示装置１０では、駆動用ＴＦＴ２１のゲート端子とソース端子との間に表示色に応じた初期電位差を与えるために、データ線に印加する初期電圧を表示色に応じて切り替えることとしたが、これに代えて、駆動用ＴＦＴ２１のソース端子に印加される電源電圧を表示色に応じて切り替えてもよい。図８は、本発明の第１の実施形態の変形例に係る表示装置の構成を示すブロック図である。図８に示す表示装置４０は、出力回路３０を含むソースドライバ回路１３に代えて、出力回路４５を含むソースドライバ回路４３を備え、電源１４に代えて電源４４を備えている。図９は表示装置４０に含まれる画素回路２０の回路図であり、図１０は出力回路４５の回路図である。
　図８に示す電源４４は、画素回路２０に対して電源電圧ＶＤＤ＿Ｒ、ＶＤＤ＿Ｇ、ＶＤＤ＿Ｂ、ＶＳＳを供給すると共に、出力回路３０に対して初期電圧Ｖｉｎｔと参照電圧Ｖｒｅｆ＿Ｒ、Ｖｒｅｆ＿Ｇ、Ｖｒｅｆ＿Ｂを供給する。図９に示すように、Ｒ画素回路２０ｒは電源配線Ｖｐ＿Ｒに接続され、Ｇ画素回路２０ｇは電源配線Ｖｐ＿Ｇに接続され、Ｂ画素回路２０ｂは電源配線Ｖｐ＿Ｂに接続される。電源配線Ｖｐ＿Ｒには電源４４から供給された電源電圧ＶＤＤ＿Ｒが印加され、電源配線Ｖｐ＿Ｇには電源４４から供給された電源電圧ＶＤＤ＿Ｇが印加され、電源配線Ｖｐ＿Ｂには電源４４から供給された電源電圧ＶＤＤ＿Ｂが印加される。図１０に示すＲ出力回路４５ｒ、Ｇ出力回路４５ｇおよびＢ出力回路４５ｂでは、スイッチ３６の一方の端子には電源４４から供給された同じ初期電圧Ｖｉｎｔが印加される。
　表示装置４０では、電源電圧ＶＤＤ＿Ｒ、ＶＤＤ＿Ｇ、ＶＤＤ＿Ｂのうち、少なくとも２つが互いに異なるように設定される。具体的には、Ｇ画素回路用の電源電圧ＶＤＤ＿ＧとＢ画素回路用の初期電圧ＶＤＤ＿Ｂが異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｂ｜を満たすことが好ましい。また、電源電圧ＶＤＤ＿Ｒ、ＶＤＤ＿Ｇ、ＶＤＤ＿Ｂが互いにすべて異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｒ｜＜｜Ｖｇｓ０＿Ｂ｜を満たす（すなわち、ＶＤＤ＿Ｇ＜ＶＤＤ＿Ｒ＜ＶＤＤ＿Ｂを満たす）ことがより好ましい。
　このように構成された表示装置４０でも、表示色に応じた電源電圧ＶＤＤ＿Ｒ、ＶＤＤ＿Ｇ、ＶＤＤ＿Ｂを使用することにより、駆動用ＴＦＴ２１の閾値補正を行うときに、駆動用ＴＦＴ２１のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。また、複数の参照電圧Ｖｒｅｆ＿Ｒ、Ｖｒｅｆ＿Ｇ、Ｖｒｅｆ＿Ｂを用いることにより、表示装置４０の内部でデータ電圧のゼロ点を揃え、表示装置４０の外部で行われるＤ／Ａ変換を簡単化することができる。
　なお、以上の説明では、３本のデータ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂに対応してアナログバッファを設けることとしたが、アナログバッファをｐ（ｐは１以上の任意の整数）本のデータ線に対応して設けてもよい。
　（第２の実施形態）
　図１１は、本発明の第２の実施形態に係る表示装置の構成を示すブロック図である。図１１に示す表示装置５０は、表示制御回路５１、ゲートドライバ回路５２、ソースドライバ回路５３、電源５４、および、（ｍ×ｎ）個の画素回路６０を備え、ＲＧＢ３色によるカラー表示を行う。本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略し、以下では第１の実施形態に係る表示装置１０との相違点を説明する。
　表示装置５０には、互いに平行なｎ本の走査線ＧＡｉと、これに直交する互いに平行なｍ本のデータ線Ｓｊとが設けられる。画素回路６０は、走査線ＧＡｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。また、走査線ＧＡｉと平行に、互いに平行な走査線ＧＢｉと制御線Ｅｉがｎ本ずつ配置されている。走査線ＧＡｉ、ＧＢｉと制御線Ｅｉはゲートドライバ回路５２に接続され、データ線Ｓｊはソースドライバ回路５３に接続されている。画素回路６０の配置領域には、電源配線Ｖｐ、共通陰極Ｖｃｏｍおよび３系統のプリチャージ線（いずれも図示せず）が配置されている。
　第１の実施形態と同様に、画素回路６０はＲ画素回路、Ｇ画素回路およびＢ画素回路に分類される。（３ｋ－２）列目にはＲ画素回路が配置され、（３ｋ－１）列目にはＧ画素回路が配置され、３ｋ列目にはＢ画素回路が配置される。
　表示制御回路５１は、第１の実施形態に係る表示制御回路１１から制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂ、ＳＣＡＮ２、ＳＣＡＮ３の電位を制御する機能を削除したものである。ゲートドライバ回路５２は、第１の実施形態に係るゲートドライバ回路１２と同様の構成を有し、走査線ＧＡｉ、ＧＢｉと制御線Ｅｉの電位を制御する。ソースドライバ回路５３は、ｍビットのシフトレジスタ１５、レジスタ１６、ラッチ１７、および、ｍ個のアナログバッファ５５を含み、線順次走査を行う。アナログバッファ５５は、ボルテージホロワ回路（ユニティゲインアンプ）であり、データ線Ｓｊに対応して設けられる。
　電源５４は、表示装置５０の各部に電源電圧を供給する。より詳細には、電源５４は、画素回路６０に対して電源電圧ＶＤＤ、ＶＳＳを供給すると共に、画素回路６０に対して初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを供給する。なお、図１１では、電源５４と画素回路６０を接続する配線は省略されている。
　図１２は、画素回路６０の回路図である。図１２には、Ｒ画素回路６０ｒ、Ｇ画素回路６０ｇおよびＢ画素回路６０ｂ（以下、総称して３個の画素回路６０ともいう）が記載されている。図１２に示すように、３個の画素回路６０は、いずれも、駆動用ＴＦＴ６１、スイッチ用ＴＦＴ６２～６６、有機ＥＬ素子６７、および、コンデンサ６８を備えている。駆動用ＴＦＴ６１はＰチャネル型のエンハンスメント型、スイッチ用ＴＦＴ６２～６６はＰチャネル型である。スイッチ用ＴＦＴ６２は書き込み用スイッチング素子として機能し、スイッチ用ＴＦＴ６３は補償用スイッチング素子として機能し、スイッチ用ＴＦＴ６５、６６は初期化用スイッチング素子として機能する。
　Ｒ画素回路６０ｒは、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、１本のプリチャージ線、走査線ＧＡｉ、ＧＢｉ、制御線Ｅｉ、および、データ線Ｓｋ＿Ｒに接続されている。電源配線Ｖｐには電源５４から供給された電源電圧ＶＤＤが印加され、共通陰極Ｖｃｏｍには電源５４から供給された電源電圧ＶＳＳが印加され、プリチャージ線には電源５４から供給された初期電圧Ｖｉｎｔ＿Ｒが印加される。共通陰極Ｖｃｏｍは、表示装置５０内のすべての有機ＥＬ素子６７に共通する陰極となる。
　Ｒ画素回路６０ｒでは、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に、電源配線Ｖｐ側から順に、駆動用ＴＦＴ６１、スイッチ用ＴＦＴ６４および有機ＥＬ素子６７が直列に設けられている。駆動用ＴＦＴ６１のゲート端子とデータ線Ｓｋ＿Ｒとの間には、ゲート端子側から順に、コンデンサ６８とスイッチ用ＴＦＴ６２が直列に設けられている。以下、コンデンサ６８の一方の電極（駆動用ＴＦＴ６１側の電極）が接続される節点をＤ、他方の電極が接続される節点をＥという。駆動用ＴＦＴ６１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ６３が設けられ、節点Ｅと初期電圧Ｖｉｎｔ＿Ｒが印加されたプリチャージ線との間にはスイッチ用ＴＦＴ６５が設けられ、駆動用ＴＦＴ６１のドレイン端子と当該プリチャージ線との間にはスイッチ用ＴＦＴ６６が設けられている。スイッチ用ＴＦＴ６２、６３のゲート端子は走査線ＧＡｉに接続され、スイッチ用ＴＦＴ６６のゲート端子は走査線ＧＢｉに接続され、スイッチ用ＴＦＴ６４、６５のゲート端子は制御線Ｅｉに接続されている。
　Ｇ画素回路６０ｇとＢ画素回路６０ｂの構成は、Ｒ画素回路６０ｒと同様である。ただし、Ｇ画素回路６０ｇでは、スイッチ用ＴＦＴ６５、６６の一端は、初期電圧Ｖｉｎｔ＿Ｇが印加されたプリチャージ線に接続される。また、Ｂ画素回路６０ｂでは、スイッチ用ＴＦＴ６５、６６の一端は、初期電圧Ｖｉｎｔ＿Ｂが印加されたプリチャージ線に接続される。
　以下、Ｒ画素回路６０ｒ、Ｇ画素回路６０ｇおよびＢ画素回路６０ｂ内の駆動用ＴＦＴ６１の閾値電圧を、それぞれ、Ｖｔｈ＿Ｒ、Ｖｔｈ＿ＧおよびＶｔｈ＿Ｂ（ただし、いずれも負の値）とする。初期電圧Ｖｉｎｔ＿Ｒは、Ｒ画素回路６０ｒ内の駆動用ＴＦＴ６１の閾値補正に使用される。同様に、初期電圧Ｖｉｎｔ＿ＧはＧ画素回路６０ｇ内の駆動用ＴＦＴ６１の閾値補正に使用され、初期電圧Ｖｉｎｔ＿ＢはＢ画素回路６０ｂ内の駆動用ＴＦＴ６１の閾値補正に使用される。
　図１３は、画素回路６０の駆動方法を示すタイミングチャートである。以下、図１３を参照して、３個のアナログバッファ５５を用いて、走査線Ｇｉとデータ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂに接続された３個の画素回路６０に対して、それぞれのデータ電圧Ｖｄａｔａを書き込むときの動作を説明する。図１３では、時刻ｔ０から時刻ｔ４までが３個の画素回路６０の選択期間となる。時刻ｔ２より前では、３個の画素回路６０の駆動用ＴＦＴ６１のゲート端子電位を並列に検知する処理が行われ、時刻ｔ２より後では、３個の画素回路６０に対してそれぞれのデータ電圧を並列に書き込む処理が行われる。
　時刻ｔ０より前では、走査線ＧＡｉ、ＧＢｉの電位はハイレベルに、制御線Ｅｉの電位はローレベルに制御される。このため、３個の画素回路６０では、スイッチ用ＴＦＴ６２、６３、６６は非導通状態にあり、スイッチ用ＴＦＴ６４、６５は導通状態にある。このとき駆動用ＴＦＴ６１は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ６１とスイッチ用ＴＦＴ６４を経由して有機ＥＬ素子６７に電流が流れ、有機ＥＬ素子６７は発光する。このように時刻ｔ０より前では、３個の画素回路６０内の有機ＥＬ素子６７はいずれも発光状態にある。
　時刻ｔ０において制御線Ｅｉの電位がハイレベルに変化すると、３個の画素回路６０ではスイッチ用ＴＦＴ６４、６５が非導通状態に変化する。このため、電源配線Ｖｐから有機ＥＬ素子６７に流れる電流は遮断され、有機ＥＬ素子６７は発光を停止する。
　次に時刻ｔ１において走査線ＧＡｉ、ＧＢｉの電位がローレベルに変化すると、３個の画素回路６０ではスイッチ用ＴＦＴ６２、６３、６６が導通状態に変化する。このため、節点Ｄはスイッチ用ＴＦＴ６３、６６を介してプリチャージ線に接続され、節点Ｅはスイッチ用ＴＦＴ６２を介してデータ線Ｓｊに接続される。走査線ＧＡｉの電位がローレベルである間、データ線Ｓｋ＿Ｒ、Ｓｋ＿Ｇ、Ｓｋ＿Ｂには、それぞれ、ラッチ１７から出力されたデータ電圧Ｖｄ＿Ｒ、Ｖｄ＿Ｇ、Ｖｄ＿Ｂが印加される。したがって、Ｒ画素回路６０ｒでは、節点Ｄの電位はＶｉｎｔ＿Ｒとなり、節点Ｅの電位はＶｄ＿Ｒとなる。同様に、Ｇ画素回路６０ｇでは節点Ｄの電位はＶｉｎｔ＿Ｇとなり、節点Ｅの電位はＶｄ＿Ｇとなる。また、Ｂ画素回路６０ｂでは節点Ｄの電位はＶｉｎｔ＿Ｂとなり、節点Ｅの電位はＶｄ＿Ｂとなる。
　次に時刻ｔ２において走査線ＧＢｉの電位がハイレベルに変化すると、３個の画素回路６０ではスイッチ用ＴＦＴ６６が非導通状態に変化する。時刻ｔ２以降、電源配線Ｖｐから駆動用ＴＦＴ６１とスイッチ用ＴＦＴ６３を経由して駆動用ＴＦＴ６１のゲート端子に電流が流れ込み、節点Ｄの電位は駆動用ＴＦＴ６１が導通状態である間は上昇する。
　次に時刻ｔ３において走査線ＧＡｉの電位がハイレベルに変化すると、３個の画素回路６０ではスイッチ用ＴＦＴ６２、６３が非導通状態に変化する。時刻ｔ３の直前におけるＲ画素回路６０ｒ、Ｇ画素回路６０ｇおよびＢ画素回路６０ｂ内の節点Ｄの電位を（ＶＤＤ＋Ｖｘ＿Ｒ）、（ＶＤＤ＋Ｖｘ＿Ｇ）および（ＶＤＤ＋Ｖｘ＿Ｂ）とする。ただし、電圧Ｖｘ＿Ｒ、Ｖｘ＿Ｇ、Ｖｘ＿Ｂは負の値であり、｜Ｖｘ＿Ｒ｜＞｜Ｖｔｈ＿Ｒ｜、｜Ｖｘ＿Ｇ｜＞｜Ｖｔｈ＿Ｇ｜、｜Ｖｘ＿Ｂ｜＞｜Ｖｔｈ＿Ｂ｜を満たすとする。
　時刻ｔ３においてスイッチ用ＴＦＴ６２、６３が非導通状態に変化したとき、Ｒ画素回路６０ｒ内のコンデンサ６８には電圧（ＶＤＤ＋Ｖｘ＿Ｒ－Ｖｄ＿Ｒ）が保持される。同様に、Ｇ画素回路６０ｇ内のコンデンサ６８には電圧（ＶＤＤ＋Ｖｘ＿Ｇ－Ｖｄ＿Ｇ）が保持され、Ｂ画素回路６０ｂ内のコンデンサ６８には電圧（ＶＤＤ＋Ｖｘ＿Ｂ－Ｖｄ＿Ｂ）が保持される。
　上述したように、Ｒ画素回路６０ｒ内の節点Ｄの電位は、駆動用ＴＦＴ６１が導通状態である間は上昇する。したがって、十分な時間があれば、Ｒ画素回路６０ｒ内の節点Ｄの電位は、駆動用ＴＦＴ６１のゲート－ソース間電圧が閾値電圧Ｖｔｈ＿Ｒ（負の値）になる（駆動用ＴＦＴ６１が閾値状態になる）まで上昇し、最終的に（ＶＤＤ＋Ｖｔｈ＿Ｒ）に到達する。しかし、表示装置５０では、駆動用ＴＦＴ６１が導通状態である間に、時刻ｔ３になる。このため、時刻ｔ３の直前における節点Ｄの電位（ＶＤＤ＋Ｖｘ＿Ｒ）は（ＶＤＤ＋Ｖｔｈ＿Ｒ）よりも低い。電圧Ｖｘ＿Ｒは閾値電圧Ｖｔｈ＿Ｒに応じて変化し、閾値電圧Ｖｔｈ＿Ｒの絶対値が大きいほど電圧Ｖｘ＿Ｒの絶対値は大きくなる。同様に、時刻ｔ３の直前におけるＧ画素回路６０ｇ内の節点Ｄの電位（ＶＤＤ＋Ｖｘ＿Ｇ）は（ＶＤＤ＋Ｖｔｈ＿Ｇ）よりも低く、閾値電圧Ｖｔｈ＿Ｇの絶対値が大きいほど電圧Ｖｘ＿Ｇの絶対値は大きくなる。また、時刻ｔ３の直前におけるＢ画素回路６０ｂ内の節点Ｄの電位（ＶＤＤ＋Ｖｘ＿Ｂ）は（ＶＤＤ＋Ｖｔｈ＿Ｂ）よりも低く、閾値電圧Ｖｔｈ＿Ｂの絶対値が大きいほど電圧Ｖｘ＿Ｂの絶対値は大きくなる。
　次に時刻ｔ４において制御線Ｅｉの電位がローレベルに変化すると、３個の画素回路６０ではスイッチ用ＴＦＴ６４、６５が導通状態に変化する。Ｒ画素回路６０ｒでは、コンデンサ６８が電圧（ＶＤＤ＋Ｖｘ＿Ｒ－Ｖｄ＿Ｒ）を保持している間に、節点Ｅの電位がＶｄ＿ＲからＶｉｎｔ＿Ｒに変化する。したがって、節点Ｄの電位も、同じ量（Ｖｉｎｔ＿Ｒ－Ｖｄ＿Ｒ）だけ変化して（ＶＤＤ＋Ｖｘ＿Ｒ）＋（Ｖｉｎｔ＿Ｒ－Ｖｄ＿Ｒ）＝（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｉｎｔ＿Ｒ－Ｖｄ＿Ｒ）となる。同様に、Ｇ画素回路６０ｇ内の節点Ｄの電位は（ＶＤＤ＋Ｖｘ＿Ｇ＋Ｖｉｎｔ＿Ｇ－Ｖｄ＿Ｇ）となり、Ｂ画素回路６０ｂ内の節点Ｄの電位は（ＶＤＤ＋Ｖｘ＿Ｂ＋Ｖｉｎｔ＿Ｂ－Ｖｄ＿Ｂ）となる。
　時刻ｔ４以降、３個の画素回路６０内のコンデンサ６８に保持された電圧は変化しない。このため、Ｒ画素回路６０ｒ内の節点Ｄの電位は（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｉｎｔ＿Ｒ－Ｖｄ＿Ｒ）のままである。同様に、Ｇ画素回路６０ｇ内の節点Ｄの電位は（ＶＤＤ＋Ｖｘ＿Ｇ＋Ｖｉｎｔ＿Ｇ－Ｖｄ＿Ｇ）のままであり、Ｂ画素回路６０ｂ内の節点Ｄの電位は（ＶＤＤ＋Ｖｘ＿Ｂ＋Ｖｉｎｔ＿Ｂ－Ｖｄ＿Ｂ）のままである。したがって、３個の画素回路６０では、時刻ｔ４以降、次に制御線Ｅｉの電位がハイレベルとなるまで、電源配線Ｖｐから駆動用ＴＦＴ６１とスイッチ用ＴＦＴ６４を経由して有機ＥＬ素子６７に電流が流れ、有機ＥＬ素子６７は発光する。このときに駆動用ＴＦＴ６１を流れる電流の量は節点Ｄの電位に応じて増減するが、以下に示すように、駆動用ＴＦＴ６１の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
　例として、Ｒ画素回路６０ｒについて説明する。Ｒ画素回路６０ｒでは、有機ＥＬ素子６７が発光するときに駆動用ＴＦＴ６１のゲート端子電位Ｖｇは（ＶＤＤ＋Ｖｘ＿Ｒ＋Ｖｉｎｔ＿Ｒ－Ｖｄ＿Ｒ）となる。したがって、式（１）より、駆動用ＴＦＴ６１のドレイン－ソース間を流れる電流ＩELは、次式（６）に示すようになる。
　　ＩEL＝－１／２・Ｗ／Ｌ・Ｃｏｘ・μ・｛Ｖｉｎｔ＿Ｒ
　　　　　－Ｖｄ＿Ｒ＋（Ｖｘ＿Ｒ－Ｖｔｈ＿Ｒ）｝2   …（６）
　式（６）において電圧Ｖｘ＿Ｒが閾値電圧Ｖｔｈ＿Ｒに一致すれば、電流ＩELは閾値電圧Ｖｔｈ＿Ｒには依存しない。また、電圧Ｖｘ＿Ｒが閾値電圧Ｖｔｈ＿Ｒに一致しなくても、両者の差が一定であれば、電流ＩELは閾値電圧Ｖｔｈ＿Ｒには依存しない。
　表示装置５０では、第１の実施形態と同様に、Ｒ画素回路内の２つのＴＦＴ間で電圧Ｖｘ＿Ｒの差が閾値電圧Ｖｔｈ＿Ｒの差とほぼ同じになるように、閾値補正期間の長さや初期電圧Ｖｉｎｔ＿Ｒのレベルが決定される。このため、式（６）に含まれる電圧差（Ｖｘ＿Ｒ－Ｖｔｈ＿Ｒ）はほぼ一定になる。したがって、Ｒ画素回路６０ｒでは、閾値電圧Ｖｔｈ＿Ｒの値にかかわらず、有機ＥＬ素子６７にはデータ電圧Ｖｄ＿Ｒに応じた量の電流が流れ、有機ＥＬ素子６７はデータ電圧Ｖｄ＿Ｒに応じた輝度で発光する。
　同様に、Ｇ画素回路６０ｇでは、閾値電圧Ｖｔｈ＿Ｇの値にかかわらず、有機ＥＬ素子６７にはデータ電圧Ｖｄ＿Ｇに応じた量の電流が流れ、有機ＥＬ素子６７はデータ電圧Ｖｄ＿Ｇに応じた輝度で発光する。また、Ｂ画素回路６０ｂでは、閾値電圧Ｖｔｈ＿Ｂの値にかかわらず、有機ＥＬ素子２５にはデータ電圧Ｖｄ＿Ｂに応じた量の電流が流れ、有機ＥＬ素子６７はデータ電圧Ｖｄ＿Ｂに応じた輝度で発光する。表示装置５０では、第１の実施形態に係る表示装置１０と比べて画素回路６０の構成は複雑になるが、ソースドライバ回路５３の構成は簡単になる。
　表示装置５０では、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂのうち、少なくとも２つが互いに異なるように設定される。具体的には、Ｇ画素回路用の初期電圧Ｖｉｎｔ＿ＧとＢ画素回路用の初期電圧Ｖｉｎｔ＿Ｂが異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｂ｜を満たすことが好ましい。また、初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが互いにすべて異なり、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｒ｜＜｜Ｖｇｓ０＿Ｂ｜を満たすことがより好ましい。初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂは、いずれも電源電圧ＶＤＤよりも低いレベルに設定される。
　本実施形態に係る表示装置５０は、第１の実施形態に係る表示装置１０と同様の効果を奏する。図１６に示す画素回路１３０を備えた従来の表示装置では、装置全体で１種類の初期電圧Ｖｉｎｔが使用される。このため、従来の表示装置には、緑色を基準として初期電圧Ｖｉｎｔを決定すると画質が低下し、青色を基準として初期電圧Ｖｉｎｔを決定すると消費電力が増大するという問題がある。
　これに対して、本実施形態に係る表示装置５０では、複数の初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂが使用され、このうち少なくとも２つ以上が異なっている。このため、例えば、Ｂ画素回路には｜Ｖｇｓ０｜が大きくなる初期電圧Ｖｉｎｔ＿Ｂを使用し、Ｇ画素回路には｜Ｖｇｓ０｜が小さくなる初期電圧Ｖｉｎｔ＿Ｇを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用ＴＦＴ６１のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用ＴＦＴ６１のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らして消費電力を削減することができる。また、｜Ｖｇｓ０＿Ｇ｜＜｜Ｖｇｓ０＿Ｒ｜＜｜Ｖｇｓ０＿Ｂ｜を満たす初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを使用すれば、上記の効果をさらに高めることができる。
　このように本実施形態に係る表示装置５０によれば、表示色に応じた初期電圧Ｖｉｎｔ＿Ｒ、Ｖｉｎｔ＿Ｇ、Ｖｉｎｔ＿Ｂを使用することにより、駆動用ＴＦＴ６１の閾値補正を行うときに、駆動用ＴＦＴ６１のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
　なお、本実施形態についても、第１の実施形態と同様に、３種類の画素回路を別個の電源配線に接続した変形例を構成することができる。この変形例に係る表示装置では、Ｒ画素回路６０ｒに接続された電源配線には電源電圧ＶＤＤ＿Ｒが印加され、Ｇ画素回路６０ｇに接続された電源配線には電源電圧ＶＤＤ＿Ｇが印加され、Ｂ画素回路６０ｂに接続された電源配線には電源電圧ＶＤＤ＿Ｂが印加される。
　以上に示すように、本発明の表示装置によれば、駆動素子の閾値補正を行ってカラー表示を行うときに、駆動素子の制御端子と第２の導通端子との間に表示色に応じた初期電位差を与えることにより、画質を高くし、消費電力を削減することができる。
　本発明の表示装置は、高画質で低消費電力であるという特徴を有するので、各種の電子機器の表示装置として利用することができる。
　１０、４０、５０…表示装置
　１１、５１…表示制御回路
　１２、５２…ゲートドライバ回路
　１３、４３、５３…ソースドライバ回路
　１４、４４、５４…電源
　１５…シフトレジスタ
　１６…レジスタ
　１７…ラッチ
　２０、６０…画素回路
　２１、６１…駆動用ＴＦＴ
　２２～２４、６２～６６…スイッチ用ＴＦＴ
　２５、６７…有機ＥＬ素子
　２６、３７、６８…コンデンサ
　３０、４５…出力回路
　３１～３６…スイッチ
　３８、５５…アナログバッファ

Claims (9)

  1. 　カラー表示を行う電流駆動型の表示装置であって、
    　複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第１の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
    　前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
    　前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第２の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
    　前記画素回路は表示色によって複数の種類に分類され、前記初期電位差は少なくとも２種類の画素回路間で異なることを特徴とする、表示装置。
  2. 　前記画素回路には少なくとも赤色用、緑色用および青色用の画素回路が含まれており、
    　前記３種類の画素回路の中では前記緑色用の画素回路において、前記補償用スイッチング素子の導通期間に前記補償用スイッチング素子を流れる電流が最小となるように、前記初期電位差が設定されていることを特徴とする、請求項１に記載の表示装置。
  3. 　前記画素回路には少なくとも赤色用、緑色用および青色用の画素回路が含まれており、
    　前記３種類の画素回路の中では前記青色用の画素回路において、前記補償用スイッチング素子の導通期間に前記補償用スイッチング素子を流れる電流が最大となるように、前記初期電位差が設定されていることを特徴とする、請求項１に記載の表示装置。
  4. 　前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
    　前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なる初期電圧を前記データ線に印加することを特徴とする、請求項１に記載の表示装置。
  5. 　前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第１の電極を前記データ線に接続し、前記容量の第２の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする、請求項４に記載の表示装置。
  6. 　前記参照電圧は、少なくとも２種類の画素回路間で異なることを特徴とする、請求項５に記載の表示装置。
  7. 　前記画素回路は、第１の電極が前記駆動素子の制御端子に接続された容量と、前記容量の第２の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記容量の２個の電極に所定の初期電圧を印加するか否かを切り替える初期化用スイッチング素子とを含み、
    　前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記データ線に前記データ電圧を印加すると共に、前記容量の第１の電極に前記初期電圧が印加されるように前記初期化用スイッチング素子を制御し、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を非導通状態に制御すると共に、前記容量の第２の電極に前記初期電圧が印加されるように前記初期化用スイッチング素子を制御し、
    　前記初期電圧は、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なることを特徴とする、請求項１に記載の表示装置。
  8. 　前記駆動素子の第２の導通端子には、前記初期電位差が与えられるように、少なくとも２種類の画素回路間で異なる電源電圧が印加されることを特徴とする、請求項１に記載の表示装置。
  9. 　複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第１の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路を有する表示装置の駆動方法であって、
    　前記走査線を用いて書き込み対象の画素回路を選択するステップと、
    　選択した画素回路について、前記駆動素子の制御端子と第２の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御するステップと、
    　選択した画素回路について、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加するステップとを備え、
    　前記画素回路は表示色によって複数の種類に分類され、前記初期電位差は少なくとも２種類の画素回路間で異なることを特徴とする、表示装置の駆動方法。
PCT/JP2009/060034 2008-09-10 2009-06-02 表示装置およびその駆動方法 WO2010029795A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
BRPI0918524A BRPI0918524A2 (pt) 2008-09-10 2009-06-02 dispositivo de video e método para o acionamento do mesmo
RU2011113977/07A RU2479047C2 (ru) 2008-09-10 2009-06-02 Дисплейное устройство и способ для его возбуждения
EP09812943A EP2323122A4 (en) 2008-09-10 2009-06-02 DISPLAY DEVICE AND CONTROL METHOD THEREFOR
CN200980130578.6A CN102113043B (zh) 2008-09-10 2009-06-02 显示装置及其驱动方法
JP2010528679A JP5172963B2 (ja) 2008-09-10 2009-06-02 表示装置およびその駆動方法
US12/737,680 US8854343B2 (en) 2008-09-10 2009-06-02 Display device and method for driving the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008231807 2008-09-10
JP2008-231807 2008-09-10

Publications (1)

Publication Number Publication Date
WO2010029795A1 true WO2010029795A1 (ja) 2010-03-18

Family

ID=42005058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/060034 WO2010029795A1 (ja) 2008-09-10 2009-06-02 表示装置およびその駆動方法

Country Status (7)

Country Link
US (1) US8854343B2 (ja)
EP (1) EP2323122A4 (ja)
JP (2) JP5172963B2 (ja)
CN (1) CN102113043B (ja)
BR (1) BRPI0918524A2 (ja)
RU (1) RU2479047C2 (ja)
WO (1) WO2010029795A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101373A (ja) * 2008-09-10 2013-05-23 Sharp Corp 表示装置およびその駆動方法
KR20140053606A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10726791B2 (en) 2018-01-25 2020-07-28 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6141590B2 (ja) 2011-10-18 2017-06-07 セイコーエプソン株式会社 電気光学装置および電子機器
KR101938880B1 (ko) * 2011-11-18 2019-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP5929136B2 (ja) * 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
KR20140013482A (ko) * 2012-07-24 2014-02-05 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
KR101935588B1 (ko) * 2012-07-25 2019-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9554438B2 (en) 2013-12-11 2017-01-24 Revolution Display, Llc Lighting integration into video and power stream
JP6330215B2 (ja) * 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
CN104217681B (zh) 2014-09-02 2016-08-17 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
KR102351337B1 (ko) * 2014-12-10 2022-01-13 엘지디스플레이 주식회사 Oled 표시 장치
KR102251927B1 (ko) * 2015-02-13 2021-05-17 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN106652871B (zh) * 2016-12-02 2020-05-29 硅谷数模半导体（北京）有限公司 显示数据信号的生成方法、装置和显示屏
US10803825B2 (en) * 2017-01-31 2020-10-13 Sharp Kabushiki Kaisha Display device and drive method therefor
JP2019074560A (ja) * 2017-10-12 2019-05-16 シャープ株式会社 表示装置
TWI675363B (zh) * 2018-09-04 2019-10-21 友達光電股份有限公司 顯示器、顯示器驅動裝置及其驅動方法
CN112700749B (zh) 2021-01-04 2022-04-26 武汉天马微电子有限公司 显示面板的驱动方法及其驱动装置、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170787A (ja) * 2002-11-21 2004-06-17 Toshiba Corp 表示装置およびその駆動方法
JP2005309150A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2005309151A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2005352411A (ja) 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP2007069184A (ja) 2005-09-09 2007-03-22 Toyota Central Res & Dev Lab Inc 低温水素吸着放出用水素吸着材料及び低温水素貯蔵容器
JP2007133369A (ja) 2005-11-09 2007-05-31 Samsung Sdi Co Ltd 画素及び発光表示装置
JP2007133354A (ja) * 2005-11-09 2007-05-31 Samsung Sdi Co Ltd 走査駆動装置及び発光表示装置
WO2007069184A2 (en) 2005-12-16 2007-06-21 Koninklijke Philips Electronics N.V. Managing deployment of clinical guidelines
JP2007199347A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 表示装置、その駆動方法、および電子機器
WO2008108024A1 (ja) * 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629867B2 (ja) * 1997-01-10 2005-03-16 ソニー株式会社 プラズマアドレス表示装置
KR100675623B1 (ko) * 1999-09-21 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
KR100752365B1 (ko) * 2003-11-14 2007-08-28 삼성에스디아이 주식회사 표시장치의 픽셀구동회로 및 그 방법
JP4797336B2 (ja) * 2004-05-17 2011-10-19 セイコーエプソン株式会社 電気光学装置および電子機器
KR100604054B1 (ko) * 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
US7646367B2 (en) * 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
KR100840116B1 (ko) * 2005-04-28 2008-06-20 삼성에스디아이 주식회사 발광 표시장치
JP2007094330A (ja) * 2005-09-30 2007-04-12 Seiko Epson Corp 表示装置の表示方法、表示装置及び電子機器
RU2322728C1 (ru) * 2006-07-17 2008-04-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ УНИТАРНОЕ ПРЕДПРИЯТИЕ "Научно-исследовательский институт "ВОЛГА" (ФГУП "НИИ "ВОЛГА") Катодолюминесцентный экран
KR100821046B1 (ko) * 2006-12-19 2008-04-08 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR100833760B1 (ko) * 2007-01-16 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP4442666B2 (ja) * 2007-09-10 2010-03-31 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
US8405582B2 (en) * 2008-06-11 2013-03-26 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US8854343B2 (en) * 2008-09-10 2014-10-07 Sharp Kabushiki Kaisha Display device and method for driving the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170787A (ja) * 2002-11-21 2004-06-17 Toshiba Corp 表示装置およびその駆動方法
JP2005309150A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2005309151A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2005352411A (ja) 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP2007069184A (ja) 2005-09-09 2007-03-22 Toyota Central Res & Dev Lab Inc 低温水素吸着放出用水素吸着材料及び低温水素貯蔵容器
JP2007133369A (ja) 2005-11-09 2007-05-31 Samsung Sdi Co Ltd 画素及び発光表示装置
JP2007133354A (ja) * 2005-11-09 2007-05-31 Samsung Sdi Co Ltd 走査駆動装置及び発光表示装置
WO2007069184A2 (en) 2005-12-16 2007-06-21 Koninklijke Philips Electronics N.V. Managing deployment of clinical guidelines
JP2007199347A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 表示装置、その駆動方法、および電子機器
WO2008108024A1 (ja) * 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2323122A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101373A (ja) * 2008-09-10 2013-05-23 Sharp Corp 表示装置およびその駆動方法
KR20140053606A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101961424B1 (ko) * 2012-10-26 2019-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10726791B2 (en) 2018-01-25 2020-07-28 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
US20110141084A1 (en) 2011-06-16
US8854343B2 (en) 2014-10-07
RU2479047C2 (ru) 2013-04-10
RU2011113977A (ru) 2012-10-20
JP5172963B2 (ja) 2013-03-27
JP2013101373A (ja) 2013-05-23
JP5442101B2 (ja) 2014-03-12
JPWO2010029795A1 (ja) 2012-02-02
EP2323122A1 (en) 2011-05-18
BRPI0918524A2 (pt) 2015-12-01
CN102113043B (zh) 2014-03-05
CN102113043A (zh) 2011-06-29
EP2323122A4 (en) 2011-08-10

Similar Documents

Publication Publication Date Title
JP5442101B2 (ja) 表示装置およびその駆動方法
JP5171807B2 (ja) 表示装置およびその駆動方法
JP5014338B2 (ja) 電流駆動型表示装置
TWI404016B (zh) 顯示驅動裝置、顯示裝置、驅動方法
EP2309478B1 (en) Display apparatus and method of driving the same
US20100073344A1 (en) Pixel circuit and display device
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
TWI537922B (zh) Display device
JP4979772B2 (ja) 電流駆動型表示装置
WO2006103797A1 (ja) 表示装置およびその駆動方法
US9466239B2 (en) Current drive type display device and drive method thereof
JP2009008799A (ja) 表示装置およびその駆動方法
US20120120046A1 (en) Display device and method for driving the same
US7573442B2 (en) Display, active matrix substrate, and driving method
TW201327530A (zh) 像素電路、具備其之顯示裝置及像素電路之控制方法
TW201331913A (zh) 像素電路、具備其之顯示裝置、及像素電路之控制方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980130578.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09812943

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010528679

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009812943

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12737680

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1614/CHENP/2011

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011113977

Country of ref document: RU

ENP Entry into the national phase

Ref document number: PI0918524

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110309