JP5200539B2 - 表示装置及び表示装置の駆動方法 - Google Patents

表示装置及び表示装置の駆動方法 Download PDF

Info

Publication number
JP5200539B2
JP5200539B2 JP2007537640A JP2007537640A JP5200539B2 JP 5200539 B2 JP5200539 B2 JP 5200539B2 JP 2007537640 A JP2007537640 A JP 2007537640A JP 2007537640 A JP2007537640 A JP 2007537640A JP 5200539 B2 JP5200539 B2 JP 5200539B2
Authority
JP
Japan
Prior art keywords
voltage
display
data line
data
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007537640A
Other languages
English (en)
Other versions
JPWO2007037269A1 (ja
Inventor
剛 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007537640A priority Critical patent/JP5200539B2/ja
Publication of JPWO2007037269A1 publication Critical patent/JPWO2007037269A1/ja
Application granted granted Critical
Publication of JP5200539B2 publication Critical patent/JP5200539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置及びその駆動方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型（又は、電流制御型）の発光素子を、複数配列してなる表示パネル（表示画素アレイ）を備えた表示装置及びその駆動方法に関する。
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような発光素子（自己発光型の光学要素）を、マトリクス状に配列した表示パネルを備えた発光素子型の表示デバイス（発光素子型ディスプレイ）の本格的な普及に向けた研究開発が盛んに行われている。
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化や低消費電力化が可能である、という極めて優位な特徴を有している。
そして、このような発光素子型ディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、特開平８−３３０６００号公報（第３頁、図４）等には、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光駆動制御するための複数のスイッチング素子からなる駆動回路（駆動回路）を備えた構成が記載されている。
図２１は、従来技術における発光素子型ディスプレイに適用される表示画素（駆動回路及び発光素子）の構成例を示す等価回路図である。
図２１に示すように、特開平８−３３０６００号公報等に記載された発光素子型ディスプレイ（有機ＥＬ表示装置）に適用される表示画素ＥＭｐは、ゲート端子が走査ラインＳＬｐに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１１と、ゲート端子が接点Ｎ１１１に接続され、ソース端子に所定の電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１２と、を備えた駆動回路ＤＣｐ、及び、該駆動回路ＤＣｐの薄膜トランジスタＴｒ１１２のドレイン端子にアノード端子が接続され、カソード端子に電源電圧Ｖddよりも低電位となる接地電位Ｖgndが印加された有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを有して構成されている。ここで、図２１において、Ｃｐは、薄膜トランジスタＴｒ１１２のゲート−ソース間に形成される容量成分である。
このような構成を有する表示画素ＥＭｐにおいては、まず、走査ラインＳＬｐにオンレベルの走査信号Ｓselを印加することにより、薄膜トランジスタＴｒ１１１がオン動作して選択状態に設定される。この選択タイミングに同期して、表示データに応じた階調電圧ＶpxpをデータラインＤＬｐに印加することにより、薄膜トランジスタＴｒ１１１を介して、階調電圧Ｖpxpに応じた電位が接点Ｎ１１１（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。
これにより、薄膜トランジスタＴｒ１１２が接点Ｎ１１１の電位（厳密には、ゲート−ソース間の電位差）に応じた導通状態（すなわち、階調電圧Ｖpxpに応じた導通状態）でオン動作して、電源電圧Ｖddから薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して接地電位Ｖgndに、所定の駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データ（階調電圧Ｖpxp）に応じた輝度階調で発光動作する。
次いで、走査ラインＳＬｐにオフレベルの走査信号Ｓselを印加することにより、表示画素ＥＭｐの薄膜トランジスタＴｒ１１１がオフ動作して非選択状態に設定され、データラインＤＬｐと駆動回路ＤＣｐとが電気的に遮断される。このとき、薄膜トランジスタＴｒ１１２のゲート端子（接点Ｎ１１１）に印加された電位がコンデンサＣｐに保持されることにより、当該薄膜トランジスタＴｒ１１２のゲート−ソース間に所定の電圧が印加されて、薄膜トランジスタＴｒ１１２はオン状態を持続する。
したがって、上記選択状態における発光動作と同様に、電源電圧Ｖddから薄膜トランジスタＴｒ１１２を介して、有機ＥＬ素子ＯＥＬに所定の駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示データに応じた階調電圧Ｖpxpが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。
このような駆動方法は、表示画素ＥＭｐ（具体的には、駆動回路ＤＣｐの薄膜トランジスタＴｒ１１２のゲート端子）に印加する階調電圧Ｖpxpの電圧値を調整することにより、有機ＥＬ素子ＯＥＬに流す駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧階調指定方式（又は、電圧階調指定駆動）と呼ばれている。
しかしながら、上述したような電圧階調指定方式に対応した駆動回路ＤＣｐにおいては、有機ＥＬ素子ＯＥＬに電流路が直列に接続され、選択状態及び非選択状態の双方において表示データ（階調電圧Ｖpxp）に応じた駆動電流を流す、駆動用の薄膜トランジスタＴｒ１１２の素子特性（特に、しきい値電圧特性）が、使用時間や駆動履歴等に依存して変化（シフト）した場合には、ゲート電圧（接点１１１の電位）とソース−ドレイン間に流れる駆動電流（ソース−ドレイン間電流）との関係が変化して、所定のゲート電圧で流れる駆動電流の電流値が変動（例えば、低減）することになるため、表示データに応じた適切な輝度階調での発光動作を、長期にわたり安定的に実現することが困難になるという問題を有していた。
また、表示パネル１１０Ｐ内の薄膜トランジスタＴｒ１１１及びＴｒ１１２の素子特性（しきい値電圧）が表示画素ＥＭｐ（駆動回路ＤＣｐ）ごとにバラツキが生じてしまった場合や、製造ロットによって表示パネル１１０ＰごとにトランジスタＴｒ１１１及びＴｒ１１２の素子特性にバラツキが生じてしまった場合には、各表示画素ごと、あるいは、各表示パネルごとに駆動電流の電流値のバラツキが大きくなって、適正な階調制御が行えなくなり、均質な表示画質を有する表示装置を提供することができなくなるという問題を有していた。
特に、表示画素に設けられる駆動回路を構成する薄膜トランジスタとして、製造プロセスがすでに確立され、比較的簡易かつ安価に製造することができるアモルファスシリコン薄膜トランジスタを適用した場合には、直流電圧が長時間にわたり印加されることにより、しきい値電圧が大きく変動するという特性を有しているため、上述したような発光特性や表示画質の劣化を招きやすいという問題を有していた。
そこで、本発明は、上述した問題点に鑑み、表示データに対応した適切な電流値を有する駆動電流を供給することにより、表示データに応じた適切な輝度階調で表示パネルに配列された表示画素（発光素子）を発光駆動させることができ、表示画質が良好かつ均質な表示装置及びその駆動方法を提供することを目的とする。
上記の目的を達成するために、請求項１に記載の発明は、表示データに応じた画像情報を表示する表示装置において、行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点に、電流制御型の発光素子と該発光素子に駆動電流を供給する駆動回路とを有する複数の表示画素が配列された表示パネルと、所定のタイミングで前記表示パネルの各行の前記表示画素に選択信号を印加して、選択状態に設定する選択駆動部と、前記表示データに応じた階調信号を生成し、前記選択状態に設定された行の前記表示画素に印加するデータ駆動部と、を備え、前記各表示画素の前記駆動回路は、前記発光素子に前記駆動電流を供給する駆動素子を有し、前記駆動素子は制御端子と電流路とを有し、前記電流路の一端は供給電圧が印加される電源端子に接続され、該電流路の一端が、前記選択状態に設定されたときに導通する第１のスイッチ手段を介して前記制御端子に接続され、前記電流路の他端が、前記発光素子に接続されるとともに、前記選択状態に設定されたときに導通する第２のスイッチ手段を介して前記データラインに接続され、前記データ駆動部は、少なくとも、前記各データラインに一定電流を供給する定電流供給部と、前記定電流供給部から前記データラインを介して前記一定電流を、前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素の前記駆動回路に供給して、前記電源端子から前記駆動素子の前記電流路を介し、前記第２のスイッチング手段と前記データラインを介して前記一定電流が流れているときの、前記各データラインの電圧を検出する電圧検出部と、前記電圧検出部により検出された前記データラインの電圧に基づいて前記階調信号を生成して、該階調信号を、前記各データラインを介して、前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素に印加する階調信号生成部と、を有し、前記一定電流の電流値は、前記駆動素子の前記電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧より高い電圧値となる値に設定され、前記階調信号生成部は、前記表示データに応じた電圧値を有する階調電圧を生成し、該階調電圧をVdataとし、前記電圧検出部により検出された前記データラインの電圧をVrefとし、前記駆動素子の設計値に基づいて予め算出される当該駆動素子に固有の電圧であって、当該駆動素子のしきい値電圧を０Ｖと仮定したときに前記一定電流を前記駆動素子の前記電流路に流した際に前記電流路の両端間に生じるべき電圧をVref0とし、前記階調信号をVpixとして、該階調信号を式（１）に基づいて生成し、前記データ駆動部は、前記電圧検出部による前記データラインの電圧の検出と、前記階調信号生成部による前記階調信号の生成と、を前記選択駆動部が前記表示画素を前記選択状態に設定する選択期間中に連続して実行するように制御されることを特徴とする表示装置。
Vpix＝Vref−Vref0＋Vdata ・・・（１）
請求項２に記載の発明は、請求項１に記載の表示装置において、前記電圧検出部により検出する前記データラインの電圧は、該データラインを介して前記駆動素子の前記電流路に前記一定電流を流すときの前記制御端子の電圧値に対応した値を有することを特徴とする。
請求項３に記載の発明は、請求項２に記載の表示装置において、前記駆動素子は、電界効果型の薄膜トランジスタであって、前記電流路は該薄膜トランジスタのドレイン−ソース端子間に形成され、前記制御端子はゲート端子であり、前記ソース端子が前記データラインに電気的に接続されるとともに前記発光素子の一端に接続されることを特徴とする。
請求項４に記載の発明は、請求項１に記載の表示装置において、前記各データラインに前記定電流供給部より前記一定電流を供給し、前記各データラインの電圧を前記電圧検出部により検出する動作は、前記選択駆動部及び前記データ駆動部により、前記各表示画素に前記階調信号を印加して、当該表示画素に設けられた前記発光素子を前記表示データに応じた輝度階調で発光動作させる動作に先立って行われるように制御されることを特徴とする。
請求項５に記載の発明は、請求項１に記載の表示装置において、前記一定電流の電流値は、前記駆動素子の電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧と前記表示データに応じた前記階調電圧とを合算した電圧値よりも高い電圧値となる、値に設定されていることを特徴とする。
請求項６に記載の発明は、請求項１に記載の表示装置において、前記電圧検出部は、検出した前記データラインの電圧に対応する電圧成分を一時的に保持する電圧保持部を備えていることを特徴とする。
請求項７に記載の発明は、請求項１に記載の表示装置において、前記電圧検出部は、検出した前記データラインの電圧に対応する検出データを、対応する前記各表示画素ごとに個別に記憶する記憶部を備えていることを特徴とする。
請求項８に記載の発明は、請求項１に記載の表示装置において、前記電圧検出部は、検出した前記データラインの電圧から前記固有の電圧を減算したしきい値データを、対応する前記各表示画素ごとに個別に記憶する記憶部を備えていることを特徴とする。
請求項９に記載の発明は、請求項１に記載の表示装置において、前記データ駆動部は、更に、前記データラインに一定電圧を印加する定電圧供給部を備え、前記定電圧供給部により前記データラインに前記一定電圧を印加する動作は、前記定電流供給部より前記データラインに前記一定電流を供給する動作に先立って行われるように制御されることを特徴とする。
請求項１０に記載の発明は、請求項１０に記載の表示装置において、前記定電圧供給部より印加する前記一定電圧の電圧値は、前記定電流供給部より前記一定電流が前記データラインに供給されたときの前記データラインの電圧よりも高い電位の電圧値に設定されていることを特徴とする。
請求項１１に記載の発明は、請求項１に記載の表示装置において、前記駆動回路は、少なくとも、第１の制御端子と第１の電流路とを有し、前記第１の電流路の一端が前記発光素子との接続接点に接続され、前記第１の電流路の他端に前記供給電圧が印加される第１のスイッチ部と、第２の制御端子と第２の電流路とを有し、前記第２の制御端子に前記選択信号が印加され、前記第２の電流路の一端に前記供給電圧が印加され、該第２の電流路の他端が前記第１のスイッチ部の前記第１の制御端子に接続された第２のスイッチ部と、第３の制御端子と第３の電流路を有し、前記第３の制御端子に前記選択信号が印加され、前記第３の電流路の一端が前記データラインに接続され、該第３の電流路の他端が前記接続接点に接続された第３のスイッチ部と、を備え、前記駆動素子は、前記第１のスイッチ部であり、前記第１のスイッチ手段は、前記第２のスイッチ部であり、前記第２のスイッチ手段は、前記第３のスイッチ部であり、前記電圧検出部は、前記第１のスイッチ部の前記接続接点の電位に対応した電圧を、前記データラインを介して検出することを特徴とする。
請求項１２に記載の発明は、請求項１に記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
請求項１３に記載の発明は、表示データに応じた画像情報を表示するように表示装置を制御する駆動方法において、前記表示装置は、行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点に、電流制御型の発光素子と該発光素子に駆動電流を供給する駆動回路とを有する複数の表示画素が配列され、前記駆動回路は、前記発光素子に前記駆動電流を供給する駆動素子を有し、前記駆動素子は制御端子と電流路とを有し、前記電流路の一端は供給電圧が印加される電源端子に接続され、該電流路の一端が、選択状態に設定されたときに導通する第１のスイッチ手段を介して前記制御端子に接続され、前記電流路の他端が、前記発光素子に接続されるとともに、前記選択状態に設定されたときに導通する第２のスイッチ手段を介して前記データラインに接続された表示パネルと、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に選択信号を順次印加して、前記選択状態に設定し、当該選択タイミングに同期して、所望の画像情報を表示するための表示データに応じた階調信号を前記選択状態に設定された行の、前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記表示画素に印加することにより、前記各表示画素を所定の輝度階調で発光動作させて、前記表示パネルに前記所望の画像情報を表示する構成を有し、少なくとも、前記表示画素に前記階調信号を印加する動作に先立って、前記各データラインに一定電流を供給し、前記一定電流を、前記データラインを介して前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素に供給して、前記電源端子から前記駆動素子の前記電流路を介し、前記スイッチング手段と前記データラインを介して前記一定電流が流れているときの、前記データラインの電圧を検出し、検出した前記データラインの電圧に基づいて前記階調信号を生成し、生成した前記階調信号を、前記各データラインを介して前記各表示画素に印加する、動作を含み、前記一定電流を供給する動作は、該一定電流の電流値を、前記駆動素子の前記電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧より高い電圧値となる値に設定する動作を含み、前記階調信号を生成する動作は、前記表示データに応じた電圧値を有する階調電圧を生成し、該階調電圧をVdataとし、前記電圧検出部により検出された前記データラインの電圧をVrefとし、前記駆動素子の設計値に基づいて予め算出される当該駆動素子に固有の電圧であって、当該駆動素子のしきい値電圧を０Ｖと仮定したときに前記一定電流を前記駆動素子の前記電流路に流した際に前記電流路の両端間に生じるべき電圧をVref0とし、前記階調信号をVpixとして、該階調信号を式（２）に基づいて生成する動作を含み、前記データラインの電圧を検出する動作と、前記階調信号を生成する動作とは、前記表示画素が前記選択状態に設定された選択期間中に連続して実行されることを特徴とする駆動方法。
Vpix＝Vref−Vref0＋Vdata ・・・（２）
請求項１４に記載の発明は、請求項１３に記載の駆動方法において、前記一定電流の電流値は、前記駆動素子の電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧と前記表示データに応じた前記階調電圧とを合算した電圧値よりも高い電圧値となる、値に設定されていることを特徴とする。
請求項１５に記載の発明は、請求項１３に記載の駆動方法において、前記データラインに前記一定電流を供給する動作に先立って、前記データラインに一定電圧を印加する動作を含むことを特徴とする。
請求項１６に記載の発明は、請求項１５に記載の駆動方法において、前記一定電圧の電圧値は、前記一定電流が前記データラインに供給されたときの前記データラインの電圧よりも高い電位の電圧値に設定されていることを特徴とする。
請求項１７に記載の発明は、請求項１３に記載の駆動方法において、前記一定電流を、前記データラインを介して前記選択状態に設定された前記各表示画素に供給したときの前記データラインの電圧を検出する動作は、前記表示画素において前記表示データに応じた輝度階調で発光動作する表示駆動期間ごとに毎回実行されることを特徴とする。
請求項１８に記載の発明は、請求項１３に記載の表示装置の駆動方法において、前記一定電流を、前記データラインを介して前記選択状態に設定された前記各表示画素に供給したときの前記データラインの電圧を検出する動作は、前記表示画素において前記表示データに応じた輝度階調で発光動作する表示駆動期間を、１処理サイクル期間として、任意の複数の前記処理サイクル期間ごとに間欠的に実行されることを特徴とする。
図１は、本発明に係る表示装置の第１の実施形態を示す要部構成図である。 図２は、第１の実施形態に係る表示装置に適用される階調電圧生成部の一構成例を示す概略ブロック図である。 図３は、第１の実施形態に係る表示装置に適用される電圧保持部の、一構成例を示す概略ブロック図である。 図４は、第１の実施形態に係る表示装置（表示駆動装置及び表示画素）における駆動方法の一例を示すタイミングチャートである。 図５は、第１の実施形態に係る表示装置（表示駆動装置及び表示画素）における電流セット動作を示す概念図である。 図６は、第１の実施形態に係る電圧セット動作における動作状態を説明するための等価回路図である。 図７は、第１の実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧検出動作を示す概念図である。 図８は、第１の実施形態に係る表示装置（表示駆動装置及び表示画素）における画素データ書込動作を示す概念図である。 図９は、薄膜トランジスタの電圧−電流特性を示す図である。 図１０は、第１の実施形態に係る表示装置（表示駆動装置及び表示画素）における発光動作を示す概念図である。 図１１は、第１の実施形態に係る表示装置に適用される電圧保持部の、他の構成例を示す概略ブロック図である。 図１２は、本発明に係る表示装置の第２の実施形態を示す要部構成図である。 図１３は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における駆動方法の一例を示すタイミングチャートである。 図１４は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧セット動作を示す概念図である。 図１５は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における電流セット動作を示す概念図である。 図１６は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧検出動作を示す概念図である。 図１７は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における画素データ書込動作を示す概念図である。 図１８は、第２の実施形態に係る表示装置（表示駆動装置及び表示画素）における発光動作を示す概念図である。 図１９Ａは、第２の実施形態に係る電圧セット動作における一定電圧の電圧値と、電流セット動作における一定電流の時間変化との関係を示すシミュレーション結果である（その１）。 図１９Ｂは、第２の実施形態に係る電圧セット動作における一定電圧の電圧値と、電流セット動作における一定電流の時間変化との関係を示すシミュレーション結果である（その２）。 図１９Ｃは、第２の実施形態に係る電圧セット動作における一定電圧の電圧値と、電流セット動作における一定電流の時間変化との関係を示すシミュレーション結果である（その３）。 図２０は、本発明に係る表示装置の全体構成の一例を示す概略構成図である。 図２１は、従来技術における発光素子型ディスプレイに適用される表示画素（駆動回路及び発光素子）の構成例を示す等価回路図である。
（第１実施形態）
以下、本発明に係る表示装置及びその駆動方法について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
図１は、本発明に係る表示装置の第１の実施形態を示す要部構成図である。ここでは、表示装置の表示パネルに配置される特定の表示画素と、当該表示画素を発光駆動制御する表示駆動装置との関係について詳しく説明する。図２は、本実施形態に係る表示装置に適用される階調電圧生成部の一構成例を示す概略ブロック図であり、図３は、本実施形態に係る表示装置に適用される電圧保持部の一構成例を示す概略ブロック図である。
（表示駆動装置）
図１に示すように、本発明に係る表示装置に適用可能な表示駆動装置（データ駆動部）１００Ａは、概略、表示データに応じた電圧値を有する階調電圧Ｖdataを生成する階調電圧生成部（階調電圧生成部）１１０と、表示パネルに配列された表示画素ＰＸに所定の電流値を有する一定電流Ｉrefを供給する定電流回路部（定電流供給部）１４０と、該定電流回路部１４０により表示画素ＰＸに上記一定電流Ｉrefを供給した際のデータラインＤＬの電圧を検出電圧Ｖdecとして検出して保持する電圧保持部１２０と、表示画素ＰＸに表示データを書き込む際に、上記階調電圧Ｖdata、上記検出電圧Ｖdecに対応する参照電圧Ｖref、及び、上記一定電流Ｉref及び表示画素ＰＸ（後述する駆動回路ＤＣ）に設けられた駆動用トランジスタ（駆動素子）の設計パラメータに基づいて決定される固有電圧Ｖref0（詳しくは後述する）を加減算して生成される画素データ電圧Ｖpixを階調信号としてデータラインＤＬを介して表示画素ＰＸに印加する電圧加算部（階調信号生成部）１３０と、データラインＤＬと電圧加算部１３０側又は定電流回路部１４０側との接続状態を選択的に切換設定する切換スイッチＳＷ１と、切換スイッチＳＷ１と定電流回路部１４０の接続状態（接続、遮断）を切換設定する切換スイッチＳＷ２と、を備えた構成を有している。ここで、電圧保持部１２０と切換スイッチＳＷ１は電圧検出部１６０をなす。
階調電圧生成部１１０は、図２に示すように、概略、シフトレジスタ・データレジスタ部１１１と、表示データラッチ部１１２と、表示データデジタル−アナログ変換器（以下、「表示データＤ／Ａコンバータ」と記し、図中では、図示の都合上「表示データＤＡＣ」と表記する）１１３と、を有して構成されている。
シフトレジスタ・データレジスタ部１１１は、例えば、シフト信号を順次出力するシフトレジスタと、該シフト信号に基づいて、デジタル信号として供給される表示データ（輝度階調データ）を順次取り込むデータレジスタと、を備え、表示パネル１行分の表示画素ＰＸの表示データ（シリアルデータ）を順次取り込み、パラレルデータとして表示データラッチ部１１２に一括して転送する。
表示データラッチ部１１２は、上記シフトレジスタ・データレジスタ部１１１により取り込まれた１行分の表示画素ＰＸの表示データを、各列のデータラインＤＬ（表示画素ＰＸ）に対応させて保持する。
表示データＤ／Ａコンバータ（表示データＤＡＣ）１１３は、図示を省略した電源供給部から供給される基準電圧に基づいて、上記表示データラッチ部１１２に保持された各表示データのデジタル信号電圧をアナログ信号電圧に変換し、さらに、各表示画素ＰＸに設けられた有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを表示データに応じた輝度階調で発光動作させることができる所定の電圧値を有する階調電圧Ｖdataに変換して出力する。
電圧保持部１２０は、検出した検出電圧Ｖdecを一時的に保持するとともに対応する電圧（参照電圧Ｖref）を出力する構成を有し、例えば図３に示すように、電荷保持用のキャパシタンスＣ１とオペアンプによるバッファ回路（ボルテージフォロア回路）１２１とにより構成される。
電圧加算部１３０は、例えばオペアンプを用いた電圧加算回路等を有して構成され、階調電圧生成部１１０により生成される階調電圧Ｖdataと、電圧保持部１２０から出力される参照電圧Ｖrefと、各表示画素ＰＸに設けられる駆動用トランジスタの設計パラメータに基づいて予め決定される固有電圧Ｖref0と、を式（１）により加減算して画素データ電圧Ｖpixを生成し、切換スイッチＳＷ１を介して階調信号としてデータラインＤＬに出力する。
Ｖpix＝Ｖref−Ｖref0＋Ｖdata ・・・（１）
すなわち、表示画素ＰＸに一定電流Ｉrefを供給した際のデータラインＤＬの電圧値（すなわち、当該表示画素ＰＸに設けられた駆動用トランジスタのソース端子側の電圧）が電圧検出部１６０により検出されて電圧保持部１２０に取り込まれて保持され、表示画素ＰＸに表示データを書き込む際（画素データ書込動作時）に、生成された画素データ電圧Ｖpixを電圧加算部１３０から出力する。
定電流回路部１４０は、データラインＤＬに所定の電流値（負極性）を有する一定電流Ｉrefを供給することにより、表示画素ＰＸに設けられた駆動回路ＤＣにおける駆動用トランジスタ（駆動素子）の電流路（ドレイン−ソース間）に上記一定電流Ｉrefを流し、これにより当該駆動用トランジスタのゲート−ソース間に対応する電圧成分を保持させて、当該駆動用トランジスタのソース端子側（ドレイン・ソース端子間）に所定の電圧Ｖts＝Ｖａ（検出電圧Ｖdecに相当する）を生じさせる。ここで、本実施形態においては、負極性を有する一定電流ＩrefをデータラインＤＬに供給することにより、当該一定電流Ｉrefが、データラインＤＬ側（表示画素ＰＸ側）から定電流回路部１４０方向に引き込まれるように流れる。
また、定電流回路部１４０から供給される一定電流Ｉrefの電流値は、具体的には、定電流回路部１４０からデータラインＤＬを介して表示画素ＰＸに一定電流Ｉrefを供給することにより、当該表示画素ＰＸの駆動用トランジスタのソース端子側（ドレイン・ソース端子間）に生じる電圧Ｖts＝Ｖａ（データラインＤＬの電圧；検出電圧Ｖdec）が、当該駆動用トランジスタのしきい値電圧Ｖthより大きくなるように設定され（Ｖref＞Ｖth）、好ましくは、当該表示画素ＰＸの駆動用トランジスタのドレイン・ソース端子間に生じる電圧Ｖts＝Ｖａが、当該駆動用トランジスタのしきい値電圧Ｖthと、電圧書込動作時に階調電圧生成部１１０により生成される表示データに応じた階調電圧Ｖdataと、を合算した電圧値（Ｖth＋Ｖdata）よりも大きくなるように設定される（Ｖref＞Ｖth＋Ｖdata）。
切換スイッチＳＷ１は、図示を省略したシステムコントローラから供給される切換制御信号ＡＺ１に基づいて、データラインＤＬと、電圧加算部１３０側又は定電流回路部１４０及び電圧保持部１２０側とを選択的に接続設定する。すなわち、切換スイッチＳＷ１は、データラインＤＬを介して表示画素ＰＸに一定電流Irefを供給する電流セット動作およびデータラインＤＬの電圧を検出する電圧検出動作時においては、データラインＤＬと定電流回路部１４０および電圧保持部１２０側とが接続されるように切り替え制御され、各表示画素ＰＸに画素データ電圧Ｖｐｉｘを供給する画像データ書き込み動作時においては、データラインと電圧加算部１３０側とが接続されるように切り替え制御される。
切換スイッチＳＷ２は、図示を省略したシステムコントローラから供給される切換制御信号ＡＺ２に基づいて、上記定電流回路部１４０と切換スイッチＳＷ１を介したデータラインＤＬ（切換スイッチＳＷ１）との接続状態（接続、遮断）を切換設定することにより、定電流回路部１４０からデータラインＤＬへの一定電流Ｉrefの供給状態（供給、遮断）を切換制御する。
（表示画素）
また、本発明に係る表示装置に適用可能な表示画素ＰＸは、図１に示すように、表示パネルの行方向（図面左右方向）に配設された選択ラインＳＬと列方向（図面上下方向）に配設されたデータラインＤＬとの交点近傍に配置され、電流制御型の発光素子である有機ＥＬ素子ＯＥＬと、当該有機ＥＬ素子ＯＥＬに表示データに応じた電流値を有する駆動電流を供給するための駆動回路ＤＣと、を備えた構成を有している。
駆動回路ＤＣは、例えば、ゲート端子（制御端子）が選択ラインＳＬに、ドレイン端子及びソース端子（電流路）が所定の供給電圧Ｖscが印加される電源ラインＶＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（第２のスイッチ部）Ｔｒ１１と、ゲート端子（制御端子）が選択ラインＳＬに、ソース端子及びドレイン端子（電流路）がデータラインＤＬ及び接点Ｎ１２に各々接続された薄膜トランジスタ（第３のスイッチ部）Ｔｒ１２と、ゲート端子（制御端子）が接点Ｎ１１に、ドレイン端子及びソース端子（電流路）が電源ラインＶＬ及び接点Ｎ１２（接続接点）に各々接続された薄膜トランジスタ（駆動素子、第１のスイッチ部、駆動用トランジスタ）Ｔｒ１３と、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタＴｒ１３のゲート−ソース端子間）に接続されたコンデンサＣｓと、を備えた構成を適用することができる。ここで、薄膜トランジスタＴｒ１３は、上述した表示駆動装置１００Ａにおいて、上記電圧検出部１６０によりソース側の電圧（データラインの電圧）が検出される駆動用トランジスタに相当する。
また、有機ＥＬ素子ＯＥＬは、アノード端子が上記駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子には共通電圧Ｖcomが印加されている。
ここで、共通電圧Ｖcomの電位は、後述する駆動制御動作において、表示データに応じた画素データ電圧が駆動回路ＤＣに供給される画素データ書込期間においては、低電位（Ｌ）に設定される供給電圧Ｖsc（＝Ｖscl）と等電位であるか、あるいは、当該供給電圧Ｖscよりも高い電位であるか、または、有機ＥＬ素子ＯＥＬのアノード端子とカソード端子間に印加される電圧（Ｖscｌ−Ｖcom）が当該有機ＥＬ素子ＯＥＬの閾値電圧（Ｖelth）より低くされる電圧であって、有機ＥＬ素子ＯＥＬに電流が流れない状態とされる。また、有機ＥＬ素子（発光素子）ＯＥＬに駆動電流が供給されて所定の輝度階調で発光動作する発光動作期間においては、高電位（Ｈ）に設定される供給電圧Ｖsc（＝Ｖsch）よりも低電位であり、有機ＥＬ素子ＯＥＬのアノード端子とカソード端子間に印加される電圧（Ｖscｈ−Ｖcom）が当該有機ＥＬ素子ＯＥＬの閾値電圧（Ｖelth）より高くなる電圧に設定される。これにより、共通電圧Ｖcomの電位は、例えば、接地電位Ｖgndに設定される（Ｖscl≦Ｖcom＋Velth＜Ｖsch）。
ここで、コンデンサＣｓは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間にさらに容量素子を並列に接続したものであってもよい。また、薄膜トランジスタＴｒ１１〜Ｔｒ１３の素子構造や特性等については、特に限定するものではないが、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全てｎチャネル型の薄膜トランジスタにより構成することにより、ｎチャネル型のアモルファスシリコン薄膜トランジスタを良好に適用することができる。以下の説明においては、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全てｎチャネル型の薄膜トランジスタにより構成した場合について説明する。また、駆動回路ＤＣにより発光駆動される発光素子は、有機ＥＬ素子ＯＥＬに限定されるものではなく、電流制御型の発光素子であれば、発光ダイオード等の他の発光素子であってもよい。
（駆動方法）
次いで、本実施形態に係る表示装置において、表示画素の発光素子を所望の輝度階調で発光動作させる場合の駆動方法（駆動制御動作）について、図面を参照して説明する。
図４は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における駆動方法の一例を示すタイミングチャートである。
図４に示すように、上述した構成を有する表示駆動装置１００Ａ及び表示画素ＰＸからなる表示装置における駆動制御動作は、表示画素ＰＸを所定の輝度階調で発光動作させるための表示駆動期間Ｔcycを１処理サイクルとして、当該表示駆動期間Ｔcyc内の選択期間に、大別して、表示画素ＰＸ（駆動回路ＤＣ）に一定電流Ｉrefを供給する電流セット動作（電流セット期間Ｔset）と、当該電流セット動作に伴って、表示画素ＰＸに設けられた駆動用トランジスタ（薄膜トランジスタＴｒ１３）のソース端子側に生じた電圧Ｖts（データラインＤＬの電圧でもある）が飽和（収束）した後、当該電圧Ｖts（＝Ｖａ）を検出電圧Ｖdecとして検出し、保持する電圧検出動作（電圧検出期間Ｔdec）と、当該電圧検出動作の終了後、表示画素ＰＸに上記検出電圧Ｖdecに対応した参照電圧Ｖref（＝Ｖdec）と表示データに応じた階調電圧Ｖdataと駆動用トランジスタ（薄膜トランジスタＴｒ１３）の設計パラメータに基づいて決定される固有電圧Ｖref0とを加減算して得られた電圧値（Ｖref−Ｖref0＋Ｖdata）を有する画素データ電圧Ｖpixを書き込む画素データ書込動作（画素データ書込期間Ｔwrt）と、を含み、表示駆動期間Ｔcyc内の非選択期間に、当該画素データ書込動作により表示画素ＰＸ（駆動回路ＤＣ）に書き込まれた画素データ電圧Ｖpixに基づいて、表示データに応じた所望の輝度階調で有機ＥＬ素子ＯＥＬを発光動作させる発光動作（発光動作期間Ｔem）を含むように設定されている（Ｔcyc≧Ｔset＋Ｔdec＋Ｔwrt＋Ｔem）。
以下、各制御動作について説明する。
（電流セット動作）
図５は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における電流セット動作を示す概念図であり、図６は、本実施形態に係る電圧セット動作における動作状態を説明するための等価回路図である。
まず、電流セット期間Ｔsetにおいては、図４に示すように、駆動回路ＤＣの選択ラインＳＬにオンレベル（ハイレベル；Ｈ）の選択信号Ｓselが印加され、また、電源ラインＶＬには、低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）が印加される。ここで、低電位の供給電圧Ｖsc（＝Ｖscl）は、例えば、接地電位Ｖgndでもよい。
一方、このタイミングに同期して、切換制御信号ＡＺ１、ＡＺ２に基づいて、切換スイッチＳＷ１が定電流回路部１４０及び電圧保持部１２０側に接続されるように切換設定されるとともに、切換スイッチＳＷ２がオン状態（導通状態）に設定されることにより、図５に示すように、定電流回路部１４０から出力された一定電流Ｉrefが切換スイッチＳＷ２、ＳＷ１を介して、データラインＤＬに供給される。ここで、定電流回路１４０から負の電流値（負極性）を有する一定電流Ｉrefが出力されることにより、当該一定電流ＩrefはデータラインＤＬ側から切換スイッチＳＷ１、ＳＷ２を介して、定電流回路部１４０方向へ流れる（すなわち、一定電流Ｉrefが表示駆動装置１００Ａに引き込まれる）。
これにより、表示画素ＰＸを構成する駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して（すなわち、表示画素ＰＸが選択状態に設定されて）、供給電圧Ｖsc（＝Ｖscl＝Ｖgnd）が薄膜トランジスタＴｒ１１を介して薄膜トランジスタＴｒ１３のゲート端子（コンデンサＣｓの一端側である接点Ｎ１１）に印加されるとともに、データラインＤＬから定電流回路部１４０方向に一定電流Ｉrefが流れることに起因する電圧成分が、薄膜トランジスタＴｒ１２を介して薄膜トランジスタＴｒ１３のソース端子（コンデンサＣｓの他端側である接点Ｎ１２）側に生じる。
すなわち、電流セット動作においては、薄膜トランジスタＴｒ１１がオン動作することにより、薄膜トランジスタＴｒ１３のゲート−ドレイン間が短絡（ショート）して略同電位（Ｖsc＝Ｖscl）に設定され、さらに、負の電流値を有する一定電流Ｉrefが供給されることによりソース端子側に生じる電圧は、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に電圧成分として保持される（書き込まれる）。
ここで、この一定電流Ｉrefの供給により保持される電圧成分（ゲート−ソース間電圧）は、当該一定電流Ｉrefにより規定される電圧値Ｖａに収束するように徐々に上昇（飽和）するが、当該電圧成分が薄膜トランジスタＴｒ１３のしきい値電圧Ｖth以上になると、薄膜トランジスタＴｒ１３はオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬを介して表示駆動装置１００Ａ（定電流回路部１４０）方向に当該電圧成分に応じた電流が流れる。
本実施形態においては、定電流回路部１４０により供給される一定電流Ｉrefは、少なくとも薄膜トランジスタＴｒ１３のしきい値電圧Ｖthよりも大きな電圧（Ｖts＝Ｖａ＞Ｖth）を、薄膜トランジスタＴｒ１３のソース端子側（接点Ｎ１２）に生じさせることができるような、比較的大きな電流値を有するように設定する。
ここで、この一定電流Ｉrefの電流値について具体例を示して検討する。
まず、電流セット動作においては、図５に示したように、電源ラインＶＬから薄膜トランジスタＴｒ１３、Ｔｒ１２、データラインＤＬを介して、表示駆動装置１００Ａに一定電流Ｉrefが流れることになるので、図６に示すように、一定電流Ｉrefの供給源ＳＣｉと接地電位との間に電流路が接続され、ゲート−ドレイン間が短絡されたトランジスタ素子ＴｒＡ（薄膜トランジスタＴｒ１３に相当する）と、該トランジスタ素子ＴｒＡのゲート−ソース間に接続された容量素子Ｃtlとからなる等価回路で表すことができる。
なお、容量素子Ｃtlは、コンデンサＣｓの保持容量と配線容量とトランジスタ素子ＴｒＡのゲート容量Ｃｇの総和に相当する。すなわち、本実施形態に係る電流セット動作においては、コンデンサＣｓに一定電流Ｉrefに応じた電圧成分の電荷が蓄積されるだけでなく、電源ラインＶＬからデータラインＤＬに至る電流経路に寄生するその他の容量成分にも、一定電流Ｉsetに応じた電荷の蓄積が行われる。
このような等価回路においては、上記電圧成分の保持動作（書込動作）において駆動回路ＤＣに供給される一定電流Ｉrefは、（１１）式のように表すことができる。なお、（１１）式中、Ｖは、容量素子Ｃtlの両端（トランジスタ素子ＴｒＡのゲート−ソース間）に生じる電位差であり、また、μeは、トランジスタ素子ＴｒＡのゲート絶縁膜の誘電率、Ｃｇは、当該トランジスタ素子ＴｒＡのゲート容量、Ｗ、Ｌは、各々当該トランジスタ素子ＴｒＡのゲート幅とゲート長である。
Figure 0005200539
この（１１）式において、電位差Ｖの時間変化を、ｔ＝０及びｔ＝∞のとき、それぞれ（１２）式のように設定すると、トランジスタ素子ＴｒＡに流れる電流（書込電流）Ｉｄの時間変化は、（１３）式のように表すことができる。これにより、図６に示した等価回路においては、トランジスタ素子ＴｒＡの電流路に流れる電流レベルが、当該トランジスタ素子ＴｒＡのゲート−ソースの電圧レベルに変換されて、容量素子Ｃtlに電荷として蓄積される（電圧成分として保持される）。
Figure 0005200539
Figure 0005200539
そして、この等価回路においては、一定電流Ｉrefを供給する（書き込む）際の時定数は、Ｃtl・Ｖ／Ｉｄで表すことができる。このとき、例えば、容量素子Ｃtlの静電容量を１８ｐＦ、トランジスタ素子ＴｒＡに流れる電流Ｉｄ（≒一定電流Ｉref）の電流値を１０μＡ、トランジスタ素子ＴｒＡの設計パラメータに基づいて決定される固有電圧Ｖref0を３Ｖ、トランジスタ素子ＴｒＡのしきい値電圧を１Ｖとした場合、時定数は、９０ｐＣ／１０μＡ＝９μsecと算出される。
ここで、電流セット期間Ｔsetを、例えば、５０μsecに設定すると、一定電流Ｉrefの供給によりトランジスタ素子ＴｒＡ（薄膜トランジスタＴｒ１３）のゲートーソース間（コンデンサＣｓ）に保持される電圧成分の飽和率（すなわち、書込率）は９９．９％となる。
また、トランジスタ素子ＴｒＡ（薄膜トランジスタＴｒ１３）のしきい値電圧Ｖthが変化して、例えば、５Ｖになった場合であっても、時定数は１４４ｐＣ／１０μＡ＝１５μsecと算出され、９９．５％の書込率が得られる。
これにより、一定電流Ｉrefを比較的大きく設定することにより、しきい値電圧が大きく変動（Ｖthシフト）した場合であっても、予め設定された比較的短い電流セット期間内に、一定電流Ｉrefによる電圧成分を十分に保持させることができる。なお、上述した時定数の算出に用いた数値は一例であるが、この場合の一定電流Ｉrefの電流値を、概ね１μＡ以上１００μＡ以下に設定することが、数十μsecの比較的短い時間で高い書込率（略１００％）を得るために望ましいことが本願発明者のシミュレーション実験により判明した。
なお、上述した電流セット期間Ｔsetにおいては、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない。
（電圧検出動作）
図７は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧検出動作を示す概念図である。
電圧検出動作は電流セット期間Ｔsetに続く電圧検出期間Ｔdecにおいて行われ、図４に示すように、上記電流セット動作において、一定電流Ｉrefを供給することにより薄膜トランジスタＴｒ１３のソース端子側（ドレイン・ソース端子間）に生じる電圧Ｖts（データラインＤＬの電圧）が飽和（Ｖts≒Ｖａ）した後（電流セット期間Ｔset終了後）に実行される。電圧検出動作は、上述した電流セット期間Ｔsetと同様に、選択ラインＳＬにオンレベルの選択信号Ｓselが印加され、また、電源ラインＶＬに低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）が印加された状態で行われ、切換制御信号ＡＺ２に基づいて、切換スイッチＳＷ２が非導通状態に設定されることにより、図７に示すように、切換スイッチＳＷ１を介してデータラインＤＬに電気的に接続された電圧保持部１２０を有する電圧検出部１６０により、データラインＤＬの電圧（Ｖts≒Ｖａ）を検出電圧Ｖdecとして検出し、電圧保持部１２０における電荷保持用のキャパシタンスＣ１に検出電圧Ｖdecを一時的に保持する。
ここで、電圧検出部１６０により検出されるデータラインＤＬの電圧は、上述したように、薄膜トランジスタＴｒ１１及びＴｒ１２がオン状態に設定され、データラインと接点Ｎ１２が電気的に接続された状態にあるので、薄膜トランジスタＴｒ１３のソース端子側（接点Ｎ１２）の電圧Ｖtsに相当する。この電圧Ｖtsは、当該薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に保持された電圧成分にも相当する。また、この電圧Ｖtsは、薄膜トランジスタＴｒ１１がオン状態であることにより薄膜トランジスタＴｒ１３のゲート−ドレイン間が電気的に接続されているため、薄膜トランジスタＴｒ１３のドレイン・ソース間電圧とも等しくなっている。
なお、この電圧検出期間Ｔdecにおいても、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない。
（画素データ書込動作）
図８は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における画素データ書込動作を示す概念図であり、図９は、薄膜トランジスタの電圧−電流特性を示す図である。
画素データ書込期間Ｔwrtにおいては、図４に示すように、上述した電圧検出期間Ｔdecと同様に、選択ラインＳＬにオンレベルの選択信号Ｓselが印加され、また、電源ラインＶＬに低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）が印加されるとともに、切換制御信号ＡＺ１、ＡＺ２に基づいて、切換スイッチＳＷ１が電圧加算部１３０側に接続設定され、切換スイッチＳＷ２が非導通状態に切換設定された状態で、図８に示すように、電圧加算部１３０から画素データ電圧ＶpixをデータラインＤＬを介して表示画素ＰＸに印加する。
具体的には、階調電圧生成部１１０において、図２に示したシフトレジスタ・データレジスタ部１２３により、階調電圧生成部１１０の外部から供給される１行分の表示データを順次取り込み、表示データラッチ部１１２により各列のデータラインＤＬ（表示画素ＰＸ）ごとに保持し、表示データＤ／Ａコンバータにより、当該各表示データに応じた電圧値を有する階調電圧Ｖdataを生成して、電圧加算部１３０に出力する。
一方、電圧保持部１２０の電荷保持用のキャパシタンスＣ１に一時的に保持された検出電圧Ｖdecの基づく電圧を、電圧保持部１２０のバッファ回路より参照電圧Ｖrefとして電圧加算部１３０に出力する。ここで、参照電圧Ｖrefは、上述した電圧検出動作において検出された検出電圧Ｖdec（＝Ｖts≒Ｖａ）と同等の電圧値となる。
これにより、電圧加算部１３０において、階調電圧生成部１１０から供給された階調電圧Ｖdataと、電圧保持部１２０から供給された参照電圧Ｖrefと、各表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１３の設計パラメータに基づいて決定される固有電圧Ｖref0と、を加減算して所定の電圧値（Ｖref−Ｖref0＋Ｖdata）を有する負極性の画素データ電圧Ｖpixを生成して、データラインＤＬに印加する。
ここで、固有電圧Ｖref0は、薄膜トランジスタＴｒ１３の設計上の閾値電圧をＶth0とした場合に、上述した一定電流Ｉrefを、ゲート−ドレイン間を接続した状態の薄膜トランジスタＴｒ１３のドレイン−ソース間の電流路に流した際に生じるゲート・ソース間電圧（＝ドレイン−ソース間電圧）をＶgtとしたときに、Ｖref0＝Ｖgt−Ｖth0で表される電圧である。この電圧は、実質的に、薄膜トランジスタＴｒ１３のしきい値電圧Ｖthを０Ｖと仮定した場合に、一定電流Ｉrefを薄膜トランジスタＴｒ１３の電流路に流した際に生じるゲート・ソース間電圧（＝ドレイン−ソース間電圧）に相当し、Ｖgt、Ｖth0の値は、当該薄膜トランジスタＴｒ１３の設計パラメータに基づいて予め決まっているものである。
したがって、電圧加算部１３０により生成される画素データ電圧Ｖpix（＝Ｖref−Ｖref0＋Ｖdata）のうち、参照電圧Ｖrefと固有電圧Ｖref0との差分に相当する電圧成分（Ｖref−Ｖref0）は、参照電圧Ｖref（＝Ｖdec）が薄膜トランジスタＴｒ１３のドレイン−ソース間の電流路に一定電流Ｉrefを流す際に生じるゲート・ソース間電圧（＝ドレイン・ソース端子間電圧）Ｖts（≒Ｖａ）であることから、図９に示すように、しきい値電圧が異なる薄膜トランジスタの電圧−電流特性線間の差分に相当し、当該薄膜トランジスタのしきい値電圧Ｖthに対応する。このように、上述した電流セット動作及び電圧検出動作において、データラインＤＬの電圧（薄膜トランジスタＴｒ１３のソース端子側に生じる電圧）を検出電圧Ｖdecとして検出することにより、当該薄膜トランジスタＴｒ１３（駆動用トランジスタ）のしきい値電圧Ｖthを検出（モニタ）していることと同等になる。
そして、この画素データ電圧Ｖpixが、データラインＤＬを介して表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１３のソース端子側に直接印加されることにより、当該薄膜トランジスタＴｒ１３のゲート−ソース端子間（コンデンサＣｓ）に画素データ電圧Ｖpixに応じた電圧成分Ｖｃ（≒Ｖref−Ｖref0＋Ｖdata＝Ｖth＋Ｖdata）が充電される。
この画素データ書込動作において、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に、画素データ電圧Ｖpixに対応する電圧成分を充電させる（書き込む）際の時定数は、Ｃ・Ｒで表すことができる。ここで、Ｃは、画素データ電圧Ｖpixが印加される配線経路に寄生する容量成分（配線容量）であり、Ｒは、当該配線経路の抵抗成分（配線抵抗）である。
ここで、例えば、配線抵抗を１０ｋΩ、配線容量を２０ｐＦとした場合、時定数Ｃ・Ｒは、１０ｋΩ×２０ｐＦ＝２００ｎsecと算出されるので、画素データ書込期間を、例えば５μsec程度の非常に短い時間に設定した場合であっても、表示データ（画素データ電圧Ｖpix）を充分に書き込むことができる。したがって、電流セット期間Ｔsetと画素データ書込み動作Ｔwrtの総時間は、５０＋５＝５５μsec以内に設定することができる。
このように、表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に、上記画素データ電圧Ｖpixに応じた電圧成分（Ｖｃ≒Ｖpix＝Ｖth＋Ｖdata）が充電されることにより、当該薄膜トランジスタＴｒ１３は、当該電圧成分のうち、しきい値電圧Ｖth以上となる電圧成分（階調電圧Ｖdataに対応する）に基づいた導通状態でオン動作するので、図８に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬを介して表示駆動装置１００Ａ（電圧加算部１３０）方向に書込電流Ｉwrtが流れる。
なお、この画素データ書込期間Ｔwrtにおいても、有機ＥＬ素子ＯＥＬには駆動電流が流れず発光動作は行われない。
（発光動作）
図１０は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における発光動作を示す概念図である。
発光動作期間Ｔemにおいては、図４に示すように、選択ラインＳＬにオフレベル（ローレベル；Ｌ）の選択信号Ｓselが印加されるとともに、電源ラインＶＬに高電位（Ｈ）の供給電圧Ｖsc（＝Ｖsch）が印加される。また、このタイミングに同期して、表示駆動装置１００Ａによる上記画素データ電圧Ｖpixの印加動作が停止される。
ここで、高電位の供給電圧Ｖsc（＝Ｖsch）は、有機ＥＬ素子ＯＥＬを最高輝度階調で発光動作させる際に必要となるアノード電圧以上の電圧値（有機ＥＬ素子ＯＥＬのカソード側に接続された電圧Ｖcomに対して、順バイアスとなる正の電圧）になるように設定されている。
これにより、上記画素データ電圧が書き込まれた表示画素ＰＸを構成する駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して（すなわち、表示画素ＰＸが非選択状態に設定されて）、供給電圧Ｖscの薄膜トランジスタＴｒ１３のゲート端子（接点Ｎ１１；コンデンサＣｓの一端側）への印加が遮断されるとともに、データラインＤＬと薄膜トランジスタＴｒ１３のソース端子（接点Ｎ１２；コンデンサＣｓの他端側）との電気的な接続が遮断されるので、上述した画素データ書込期間Ｔwrtにおいて薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に充電された電圧成分（Ｖｃ≒Ｖpix＝Ｖth＋Ｖdata）が保持されて、薄膜トランジスタＴｒ１３はオン状態を維持する。
したがって、図１０に示すように、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に充電された電圧成分のうち、しきい値電圧Ｖth以上となる電圧成分（階調電圧Ｖdata）に応じた電流値を有する駆動電流Ｉem（≒Ｉdata）が、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬ方向に流れ、有機ＥＬ素子ＯＥＬは表示データ（階調電圧Ｖdata）に応じた輝度階調で継続的に発光する。
このように、本実施形態に係る表示装置（表示駆動装置及び表示画素）によれば、表示駆動期間Ｔcycにおいて、表示データに対応する画素データ電圧の書込動作（画素データ書込期間Ｔwrt）に先立って、駆動用トランジスタである薄膜トランジスタＴｒ１３のしきい値電圧Ｖthに対応する（又は、密接に関連する）電圧成分（検出電圧Ｖdec）を検出して、一時的に保持し、画素データ書込期間Ｔwrtに上記検出電圧Ｖdecに応じた参照電圧Ｖref、及び、薄膜トランジスタＴｒ１３の設計パラメータに基づいて決定される固有電圧Ｖref0を用いて算出されるしきい値電圧Ｖthに相当する電圧成分（Ｖref−Ｖref0）と、表示データに応じた階調電圧Ｖdataとを合算した画素データ電圧Ｖpixを、表示画素ＰＸに印加して、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に、階調電圧Ｖdata相当の電圧成分とともに、しきい値電圧Ｖth相当の電圧成分（Ｖref−Ｖref0）を同時に充電（保持）させることができる。
そして、この場合、画素データ書込動作に先立って実行される電流セット動作及び電圧検出動作により、各表示画素ＰＸに設けられる薄膜トランジスタＴｒ１３の現時点（検出時点）のしきい値電圧Ｖthに対応する電圧成分を検出することができるので、当該薄膜トランジスタＴｒ１３のしきい値電圧Ｖthに変動（しきい値シフト）が生じた場合であっても、リアルタイムで当該変動量に対応した電圧成分（Ｖref−Ｖref0）を含む画素データ電圧Ｖpixを生成することができ（すなわち、しきい値シフトを補償することができ）、表示データに良好に対応した電流値を有する駆動電流Ｉemを有機ＥＬ素子ＯＥＬに供給して、適切な輝度階調で発光動作させることができる。
なお、上記においては、Ｖref0の決定において、薄膜トランジスタＴｒ１２での電圧降下やその他の配線抵抗成分による電圧降下分等は省略してあるが、これらの値は、上述のＶgt、Ｖth0の値と同様に、駆動回路ＤＣの設計パラメータに基づいて予め概ね決まっているものである。よって、予めこれらの値の影響を加味した上で、Ｖref0の値を決定することが望ましい。
また、本実施形態に適用した表示画素（駆動回路ＤＣ）の回路構成によれば、単一の駆動用トランジスタ（薄膜トランジスタＴｒ１３）に対して、当該表示画素の選択状態においては、駆動用トランジスタのゲート−ソース間に表示データに応じた電圧成分（画素データ電圧）を保持させ、非選択状態において、当該保持した電圧成分に基づいた所定の電流値を有する駆動電流Ｉemを有機ＥＬ素子ＯＥＬに供給するように駆動制御されるので、薄膜トランジスタ相互間の素子特性のバラツキや経時変化の影響を抑制することができるとともに、当該薄膜トランジスタとして、アモルファスシリコン薄膜トランジスタを適用した場合であっても、しきい値シフトをリアルタイムで補償することができ、長期間にわたり安定的に均質な表示画質（発光特性）を実現することができる。
上述した表示装置の駆動方法においては、表示パネルの各行の表示画素ＰＸにおける表示駆動期間（１処理サイクル期間）Ｔcycごとに毎回、表示データ（画素データ電圧Ｖpix）の書込動作及び発光動作に先立って、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のしきい値電圧Ｖthに対応する電圧成分Ｖts（＝Ｖdec）を検出する電流セット動作及び電圧検出動作を実行する場合について説明した。
しかしながら、本発明はこれに限定されるものではなく、例えば、検出した電圧成分またはそれに対応した電圧を記憶する記憶部を設け、電流セット動作及び電圧検出動作を、数処理サイクル期間ごとのように間欠的に実行するものであってもよいし、あるいは、表示装置の起動時等のように任意のタイミングで実行するものであってもよい。これによれば、各表示駆動期間Ｔcycごとに電流セット動作及び電圧検出動作を実行する必要がないので、画素データ書込期間Ｔwrtや発光動作期間Ｔemを相対的に長く設定することができる。図１１は、本実施形態に係る表示装置に適用される電圧保持部の他の構成例として、上記のような動作を行うための記憶部を有する構成例を示す、概略ブロック図である。
図１１における電圧保持部１２０Ｂは、概略、検出電圧アナログ−デジタル変換器（以下、「検出電圧Ａ／Ｄコンバータ」と記し、図中では、図示の都合上「検出電圧ＡＤＣ」と表記する）１２２ａと、参照電圧デジタル−アナログ変換器（以下、「参照電圧Ｄ／Ａコンバータ」と記し、図中では、図示の都合上「参照電圧ＤＡＣ」と表記する）１２２ｂと、電圧データラッチ部１２３と、シフトレジスタ・データレジスタ部１２４と、フレームメモリ（記憶部）１２５と、を有して構成されている。検出電圧Ａ／Ｄコンバータ１２２ａは、前述の電流セット動作時にデータラインＤＬに生じる電圧を検出電圧Ｖdecとして取り込み、デジタル信号電圧からなる検出データに変換する。電圧データラッチ部１２３は、上記検出電圧Ａ／Ｄコンバータ１２２ａにより変換された検出データを、例えば、１行分の表示画素ＰＸごとに取り込んで保持する動作、又は、シフトレジスタ・データレジスタ部１２４を介して転送される参照データを各表示画素ＰＸごとに取り込んで保持する動作のいずれかを選択的に実行する。シフトレジスタ・データレジスタ部１２４は、上述した階調電圧生成部１１０に設けられたシフトレジスタ・データレジスタ部１１１と同様に、シフトレジスタと、データレジスタと、を備え、電圧データラッチ部１２３に各表示画素ＰＸごとに保持された検出データを取り込み、フレームメモリ１２５に転送する動作、又は、フレームメモリ１２５から特定の１行分の表示画素ＰＸの参照データを取り込み、電圧データラッチ部１２３に転送する動作のいずれかを選択的に実行する。
なお、本実施形態においては、階調電圧生成部１１０に設けられるシフトレジスタ・データレジスタ部１１１と、電圧保持部１２０Ｂに設けられるシフトレジスタ・データレジスタ部１２３と、を別個の構成として示したが、いずれの構成においても、シリアルデータを順次取り込み、パラレルデータとして一括して転送する動作、もしくは、パラレルデータを一括して取り込み、シリアルデータとして順次転送する動作を実行することから、これらの構成を単一のシフトレジスタ・データレジスタ部を適用して兼用するものであってもよい。また、フレームメモリ１２５は、表示パネルに配列された各表示画素ＰＸへの表示データ（輝度階調データ）の書込動作に先立って、上記検出電圧Ａ／Ｄコンバータ１２１ａにより１行分の各表示画素ＰＸごとに検出された検出電圧Ｖdecに基づく検出データを、シフトレジスタ・データレジスタ部１２３を介して順次取り込み、表示パネル１画面（１フレーム）分の各表示画素ＰＸごとに個別に記憶するとともに、当該検出データを参照データとして、シフトレジスタ・データレジスタ部１２４を介して順次出力し、電圧データラッチ部１２３へ転送する。参照電圧Ｄ／Ａコンバータ１２２ｂは、前述の画素データ書込動作時に、上記電圧データラッチ部１２２に保持された各表示画素ＰＸごとのデジタル信号電圧からなる参照データをアナログ信号電圧からなる参照電圧Ｖrefに変換して電圧加算部１３０に出力する。
なお、上記構成においては、各表示画素ＰＸへの表示データの書込動作の際に、参照電圧Ｖrefと、駆動用トランジスタに固有の電圧Ｖref0と、階調電圧Ｖdataと、を加減算して画素データ電圧Ｖpixを生成する構成としたが、本発明はこれに限定されるものではなく、例えば、検出電圧Ｖdecに応じた検出データをフレームメモリ１２４に記憶する際に、予め判明している駆動用トランジスタ（薄膜トランジスタＴｒ１３）に固有の電圧Ｖref0を減算した、しきい値電圧Ｖth（＝Ｖdec−Ｖref0＝Ｖref−Ｖref0）に応じたデジタルデータ（しきい値データ）を記憶するようにしてもよい。この場合、フレームメモリ１２４から読み出されたデジタルデータ（しきい値データ）に基づいて、しきい値電圧Ｖth（＝Ｖref−Ｖref0）が生成され、電圧加算部１３０において、当該しきい値電圧Ｖthと階調電圧Ｖdataと、を合算して、画素データ電圧Ｖpixを生成することができる。
＜第２の実施形態＞
図１２は、本発明に係る表示装置の第２の実施形態を示す要部構成図である。ここで、上述した第１の実施形態に示した表示装置と同等の構成については、同等又は同一の符号を付してその説明を簡略化する。
（表示駆動装置）
図１２に示すように、本実施形態に係る表示駆動装置（データ駆動部）１００Ｂは、第１の実施形態に示した表示駆動装置１００Ａの構成（図１参照）に加えて、表示パネルのデータラインＤＬを介して表示画素ＰＸに所定の電圧値を有する一定電圧Ｖiniを印加する定電圧回路部（定電圧供給部）１５０を備えるとともに、切換スイッチＳＷ２に代えて、データラインＤＬと定電流回路部１４０側又は定電圧回路部１５０側との接続状態を選択的に切換設定する切換スイッチＳＷ３を備えた構成を有している。
定電圧回路部１５０は、データラインＤＬに所定の電圧値（負極性）を有する一定電圧Ｖiniを印加することにより、表示画素ＰＸに設けられた駆動用トランジスタのソース端子（具体的には、ゲート−ソース間）に当該一定電圧Ｖiniに対応する電圧成分を保持させる。ここで、本実施形態においては、上記一定電圧Ｖiniを電源ラインＶＬに印加される低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）よりも充分低い電圧値（負極性）を有するように設定する。
切換スイッチＳＷ３は、図示を省略したシステムコントローラから供給される切換制御信号ＡＺ３に基づいて、切換スイッチＳＷ１を介して接続されるデータラインＤＬと、定電流回路部１４０側又は定電圧回路部１５０側とを選択的に接続設定する。すなわち、データラインＤＬを介して表示画素ＰＸに一定電圧Ｖiniを印加する電圧セット動作（詳しくは、後述する）時においては、データラインＤＬと定電圧回路部１５０とが接続されるように切り換え制御され、電圧セット動作後に当該表示画素ＰＸに一定電流Ｉrefを供給する電流セット動作時においては、データラインＤＬと定電流回路部１４０とが接続されるように切り換え制御される。
また、切換スイッチＳＷ１は、切換制御信号ＡＺ１に基づいて、電圧セット動作時、電流セット動作時及び電圧検出動作時においては、切換スイッチＳＷ３側に切り換え制御され、画素データ書込動作時においては、電圧加算部１３０側に切り換え制御される。
（駆動方法）
図１３は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における駆動方法の一例を示すタイミングチャートである。ここで、上述した第１の実施形態に示した駆動方法と同等の動作については、その説明を簡略化する。
図１３に示すように、上述した構成を有する表示駆動装置１００Ｂを備えた表示装置における駆動制御動作は、表示駆動期間（１処理サイクル期間）Ｔcycの選択期間に、大別して、表示画素ＰＸ（駆動回路ＤＣ）に一定電圧Ｖiniを印加する電圧セット動作（電圧セット期間Ｔvst）と、当該表示画素ＰＸ（駆動回路ＤＣ）に一定電流Ｉrefを供給する電流セット動作（電流セット期間Ｔist；第１の実施形態に示した電流セット期間Ｔsetに相当する）と、表示画素ＰＸに設けられた駆動用の薄膜トランジスタＴｒ１３のソース端子に生じた電圧Ｖts（データラインＤＬの電圧）を検出電圧Ｖdecとして検出し、保持する電圧検出動作（電圧検出期間Ｔdec）と、表示画素ＰＸに、表示データ及び薄膜トランジスタＴｒ１３のしきい値電圧Ｖthに応じた画素データ電圧Ｖpix（＝Ｖref−Ｖref0＋Ｖdata）を書き込む画素データ書込動作（画素データ書込期間Ｔwrt）と、を含み、表示駆動期間Ｔcycの非選択期間に、有機ＥＬ素子ＯＥＬに表示データに応じた駆動電流を流して所望の輝度階調で発光動作させる発光動作（発光動作期間Ｔem）を含むように設定されている（Ｔcyc≧Ｔvst＋Ｔist＋Ｔdec＋Ｔwrt＋Ｔem）。
以下、各制御動作について説明する。ここでは、本実施形態に特有の制御動作について詳しく説明する。
（電圧セット動作）
図１４は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧セット動作を示す概念図である。
電圧セット期間Ｔvstにおいては、図１４に示すように、選択ラインＳＬにオンレベルの選択信号Ｓselが印加され、また、電源ラインＶＬに低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）が印加された状態で、切換制御信号ＡＺ１、ＡＺ３に基づいて、切換スイッチＳＷ１が切換スイッチＳＷ３側に切換設定され、また、切換スイッチＳＷ３が定電圧回路部１５０側に切換設定されることにより、図１４に示すように、定電圧回路部１５０から出力された一定電圧Ｖiniが切換スイッチＳＷ３、ＳＷ１を介して、データラインＤＬに印加される。
これにより、表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して（すなわち、表示画素ＰＸが選択状態に設定されて）、供給電圧Ｖsc（＝Ｖscl＝Ｖgnd）が薄膜トランジスタＴｒ１１を介して薄膜トランジスタＴｒ１３のゲート端子（コンデンサＣｓの一端側である接点Ｎ１１）に印加されるとともに、定電圧回路部１５０からデータラインＤＬに印加された一定電圧Ｖiniが、薄膜トランジスタＴｒ１２を介して薄膜トランジスタＴｒ１３のソース端子（コンデンサＣｓの他端側である接点Ｎ１２）側に印加される。
この電圧セット動作（電圧セット期間Ｔvst）において、定電圧回路１５０からデータラインＤＬに印加される一定電圧Ｖiniは、負の電圧値（負極性）を有するように設定される。さらに、後述する電流セット動作において、定電流回路部１４０により表示画素ＰＸに一定電流Ｉrefを供給することにより、当該表示画素ＰＸに設けられた駆動用トランジスタ（薄膜トランジスタＴｒ１３）のソース端子（ゲート−ソース間）に保持させる電圧Ｖts（＝Ｖａ＞Ｖth）よりも高くなるように設定することが好ましい（Ｖini＞Ｖａ）。
このように、駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１３のしきい値電圧Ｖthよりも充分大きい電圧値を有する一定電圧Ｖiniを、薄膜トランジスタＴｒ１３のソース端子（接点Ｎ１２）に印加することにより、極めて短い時間で薄膜トランジスタＴｒ１３のゲート−ソース間（すなわち、コンデンサＣｓ）に、当該電圧Ｖiniに応じた電圧成分Ｖts（＝Ｖini）が保持される。
なお、この電圧セット期間Ｔvstにおいては、薄膜トランジスタＴｒ１３のゲート−ソース間に設けられたコンデンサＣｓに一定電圧Ｖiniに応じた電圧成分の電荷が蓄積されるだけでなく、表示駆動装置１００Ｂから表示画素ＰＸ（駆動回路ＤＣ）に至る配線経路に寄生するその他の容量成分にも、一定電圧Ｖiniに応じた電荷の蓄積が行われる。
（電流セット動作）
図１５は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における電流セット動作を示す概念図である。
電流セット期間Ｔist（電流セット動作）は、上述した第１の実施形態と同様に、図１５に示すように、選択ラインＳＬにオンレベルの選択信号Ｓselが印加され、また、電源ラインＶＬに低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl）が印加された状態で、切換制御信号ＡＺ１、ＡＺ３に基づいて、切換スイッチＳＷ３が定電流回路部１４０側に切換設定されることにより、図１５に示すように、定電流回路部１４０から出力された負の電流値（負極性）を有する一定電流Ｉrefが切換スイッチＳＷ３、ＳＷ１を介して、データラインＤＬに供給される。
これにより、低電位（Ｌ）の供給電圧Ｖsc（＝Ｖscl＝Ｖgnd）が印加された電源ラインＶＬから、薄膜トランジスタＴｒ１３及びＴｒ１２、データラインＤＬを介して定電流回路部１４０方向へ一定電流Ｉrefが流れ、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ）に一定電流Ｉrefに応じた電圧成分として保持される。
このとき、上述した電圧セット動作により薄膜トランジスタＴｒ１３のゲート−ソース間には、一定電圧Ｖiniに応じた電圧成分がすでに保持されているので、電流セット動作により、ゲート−ソース間に保持された電荷の一部が放電されて、一定電流Ｉrefを薄膜トランジスタＴｒ１３の電流路（ドレイン−ソース間）に流す際のゲート−ソース間電圧Ｖａに収束するように変化する（Ｖini→Ｖａ）。
ここで、一定電流Ｉrefは、薄膜トランジスタＴｒ１３のしきい値電圧Ｖthと表示データに基づいて生成される階調電圧Ｖdataとを合算した電圧値よりも大きな電圧（Ｖａ＞Ｖth）を、当該薄膜トランジスタＴｒ１３のドレイン・ソース端子間（接点Ｎ１２）に生じさせることができるような電流値を有するように設定されているので、比較的短い時間で、上述した電圧セット動作により薄膜トランジスタＴｒ１３のゲート−ソース間に保持された電圧成分Ｖiniを一定電流Ｉrefに応じた電圧成分Ｖａに収束させることができる。
（電圧検出動作・画素データ書込動作・発光動作）
図１６は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における電圧検出動作を示す概念図であり、図１７は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における画素データ書込動作を示す概念図であり、図１８は、本実施形態に係る表示装置（表示駆動装置及び表示画素）における発光動作を示す概念図である。ここで、本実施形態における電圧検出動作、画素データ書込動作及び発光動作は、基本的に、上述した第１の実施形態と同等であるので、その説明を簡略化する。
上述した第１の実施形態と同様に、電圧検出期間Ｔdec（電圧検出動作）は、電流セット動作における薄膜トランジスタＴｒ１３のソース端子側（ドレイン・ソース端子間）に生じる電圧Ｖtsが収束した後、図１６に示すように、切換スイッチＳＷ１を介してデータラインＤＬに電気的に接続された電圧保持部１２０を有する電圧検出部１６０により、データラインＤＬの電圧（すなわち、表示画素ＰＸに設けられた薄膜トランジスタＴｒ１３ソース電圧Ｖts）を検出電圧Ｖdecとして検出し、電圧保持部１２０における電荷保持用のキャパシタンスＣ１に検出電圧Ｖdecを一時的に保持する。
画素データ書込期間Ｔwrtにおいては、図１７示すように、切換スイッチＳＷ１を電圧加算部１３０側に切換設定して、電圧加算部１３０から表示データ及び薄膜トランジスタＴｒ１３のしきい電圧Ｖthに応じた画素データ電圧Ｖpix（＝Ｖth＋Ｖdata＝Ｖref−Ｖref0＋Ｖdata）をデータラインＤＬを介して表示画素ＰＸに印加することにより、駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１３のゲート−ソース端子間（コンデンサＣｓ）に画素データ電圧Ｖpixに応じた電圧成分が充電される。
発光動作間Ｔemにおいては、図１３に示すように、選択ラインＳＬにオフレベルの選択信号Ｓselが印加され、また、電源ラインＶＬに高電位（Ｈ）の供給電圧Ｖsc（＝Ｖsch）が印加されることにより、表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して（すなわち、表示画素ＰＸが非選択状態に設定されて）、薄膜トランジスタＴｒ１３のゲート端子（接点Ｎ１１；コンデンサＣｓの一端側）への供給電圧Ｖsc（＝Ｖsch）の印加が遮断されるとともに、ソース端子（接点Ｎ１２；コンデンサＣｓの他端側）への画素データ電圧Ｖpixの印加が遮断されるので、上述した画素データ書込期間Ｔwrtにおいてゲート−ソース間（コンデンサＣｓ）に充電された電圧成分（Ｖth＋Ｖdata）が保持される。
これにより、薄膜トランジスタＴｒ１３はオン状態を維持して、図１８に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬ方向に、階調電圧Ｖdataに応じた駆動電流Ｉemが流れ、有機ＥＬ素子ＯＥＬが表示データ（階調電圧Ｖdata）に応じた輝度階調で継続的に発光する。
このように、本実施形態に係る表示装置（表示駆動装置及び表示画素）によれば、表示データ（画素データ電圧Ｖpix）の書込動作に先立って、電圧セット動作及び電流セット動作を実行して、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のソース端子に瞬時に比較的大きい電圧値を有する一定電圧Ｖiniに相当する電圧成分を保持させた後、比較的短い時間で一定電流Ｉrefに基づく電圧値Ｖａに収束させることができる。
ここで、電流セット動作のみを用いて、駆動用トランジスタのゲート−ソース間に所定の電圧成分Ｖａを充電する場合、例えば、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のしきい値電圧Ｖthが大きくなる方向に変動（しきい値シフト）した場合には、一定電流Ｉrefに基づいて電圧成分を保持させる際の時定数が大きくなり、電流セット動作によりソース電圧を飽和（又は、収束）させるために必要とする時間が長くなって、表示データ（画素データ電圧Ｖpix）の書込動作期間が相対的に短くなってしまう可能性がある。
これに対して、本実施形態に係る駆動方法によれば、電流セット動作に先立って電圧セット動作を実行することにより、駆動用トランジスタのしきい値電圧Ｖth（の変動量）に関わらず、電流セット動作において一定電流Ｉrefに基づいて充電する電圧成分Ｖａよりも大きな電圧値を有する電圧成分Ｖini（＞Ｖａ）を充電しておくことができるので、電流セット動作の初期の時点から駆動用トランジスタをオン動作させて電流を流すことができる。これにより、電圧成分ＶiniからＶａへの移行を比較的短い時間で実現することができるので、電圧セット動作、電流セット動作及び電圧検出動作に係る時間を短縮して、表示データの書込期間や発光動作期間を相対的に長く設定することができる。
ここで、上述したような電圧セット動作の効果についてさらに詳しく検証する。
図１９Ａ，１９Ｂ，１９Ｃは、本実施形態に係る電圧セット動作における一定電圧の電圧値と、電流セット動作における一定電流の時間変化との関係を示すシミュレーション結果である。図１９Ａ，１９Ｂ，１９Ｃにおいては、一定電圧Ｖiniとして０Ｖ、５Ｖ、１０Ｖに設定し、薄膜トランジスタのしきい値電圧を変化させた場合（５〜１３Ｖ）における一定電流Ｉrefの時間変化（収束状態）を示す。
上述した第１の実施形態において、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のしきい値電圧が変動して大きくなった場合、電流セット動作により、一定電流Ｉrefで所定の電圧成分Ｖａを当該トランジスタのゲート−ソース間に保持させる際の時定数は、当該しきい値電圧Ｖthに比例して大きくなる。
すなわち、時定数は、上述したように、図６に示した等価回路においてＣtl・Ｖ／Ｉｄで表されるので、上述した第１の実施形態に示したように、例えば、容量素子Ｃtlの静電容量を１８ｐＦ、トランジスタ素子ＴｒＡに流れる電流Ｉｄ（≒一定電流Ｉref）の電流値を５μＡ、トランジスタ素子ＴｒＡの設計パラメータに基づいて決定される固有電圧Ｖref0を３Ｖとし、トランジスタ素子ＴｒＡのしきい値電圧がしきい値シフトにより１０Ｖに変化した場合、時定数は、１８ｐＦ×（１０＋３）Ｖ／５μＡ＝４６．８μsecと算出される。
ここで、電流セット期間Ｔsetを５０μseに設定すると、一定電流Ｉrefの供給による駆動用トランジスタ（薄膜トランジスタＴｒ１３）への書込率は６２％となり、電流セット動作により書き込まれる電圧Ｖａが急激に変化してしまうことになる。
そこで、本実施形態に示したように、電流セット動作に先立って、電圧セット動作を実行して一定電圧Ｖini（＞Ｖａ）を印加することにより、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ソース間に当該一定電圧Ｖiniに対応する電圧成分を保持させておくことにより、後続の電流セット動作において一定電流Ｉrefを供給する際の時定数を小さくすることができる。
具体的には、電圧セット動作により定電流回路部１５０から一定電圧Ｖiniを印加することにより、表示画素ＰＸ（駆動回路ＤＣ）に設けられた薄膜トランジスタＴｒ１３のゲート−ソース間に電圧成分として０Ｖ、５Ｖ、１０Ｖを保持させる場合について、時間の経過に対する一定電流Ｉrefの電流値の変化を、薄膜トランジスタＴｒ１３のしきい値電圧ごとに検証すると、図１９Ａに示すように、一定電圧Ｖiniを０Ｖに設定した場合には、薄膜トランジスタＴｒ１３のしきい値電圧Ｖthが増加する方向にシフトすると、それに伴って、一定電流Ｉrefの電流値が飽和（収束）するまでに要する時間が長くなることが判明した。
これに対して、図１９Ｂ，１９Ｃに示すように、一定電圧Ｖiniを高く設定した場合（Ｖini＝５Ｖ、１０Ｖ）、一定電流Ｉrefの電流値が飽和（収束）するまでに要する時間が短くなることが判明した。例えば、図１９Ｃに示すように、一定電圧Ｖiniを１０Ｖに設定した場合、薄膜トランジスタＴｒ１３のしきい値電圧Ｖthが１０Ｖのときに一定電流Ｉrefが飽和するまでに要する時間は、書込率９８％を目安とすると、概ね３０μsec以下となり、図１９Ａに示すように、一定電圧Ｖiniを０Ｖとした場合、一定電流Ｉrefが飽和するまでに要する時間が、概ね６０μsec以上であるのに対して、略半分の時間で電流を書き込むことができる。
したがって、電圧セット動作において、駆動用トランジスタ（薄膜トランジスタＴｒ１３）のソース端子に印加する一定電圧Ｖiniの電圧値を高く設定するほど、駆動用トランジスタのゲート−ソース間（コンデンサＣｓ）に保持される電圧成分（電荷量）を大きくすることができるので、後続の電流セット動作に要する時間を短縮することができる。
なお、上述した各実施形態においては、表示画素ＰＸに設けられる駆動回路ＤＣとして、図１に示したように、３個の薄膜トランジスタＴｒ１１〜Ｔｒ１３からなる回路構成を適用した場合について説明したが、本発明はこれに限定されるものではない。すなわち、当該表示画素において表示データ（画素データ電圧）の書込動作時（選択時）には、単一の駆動用トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ドレイン間を短絡（ショート）して同電位に設定した状態で、当該ゲート−ソース間に表示データに応じた電圧成分を保持させるとともに、発光素子（有機ＥＬ素子ＯＥＬ）へ電流を供給することなく非発光状態に設定し、一方、表示画素の発光動作時（非選択時）には、ゲート−ソース間に保持した電圧成分に基づいた所定の電流値を有する駆動電流を発光素子に供給して発光動作させるものであれば、他の回路構成を有するものであってもよい。
また、上述した各実施形態においては、表示画素が配列される表示パネルと、表示駆動装置との関係について特に説明しなったが、例えば、表示駆動装置をドライバチップの形態で表示パネルを構成するパネル基板上に搭載して、接続するものであってもよいし、上記パネル基板上に、薄膜技術を適用して、表示画素（駆動回路）とともに、一体的に形成するものであってもよい。
＜表示装置＞
次に、上述した各実施形態に示した表示駆動装置及び表示画素を備えた表示装置の全体構成について簡単に説明する。
図２０は、本発明に係る表示装置の全体構成の一例を示す概略構成図である。ここで、上述した表示駆動装置及び表示画素（駆動回路）と同等の構成については、同一又は同等の符号を付して、上述した図面を参照しながら説明する。
図２０に示すように、本発明に係る表示装置２００は、概略、行方向に配設された複数の選択ラインＳＬと列方向に配設された複数のデータラインＤＬとの各交点近傍に、上述した各実施形態と同等の回路構成（図１参照）を有する駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素ＰＸが２次元配列（マトリクス配列）された表示パネル２１０と、該表示パネル２１０の選択ラインＳＬに接続され、各選択ラインＳＬに順次所定のタイミングで選択信号Ｓselを印加する選択ドライバ（選択駆動部）２２０と、選択ラインＳＬの各々に並行して行方向に配設された電源ラインＶＬに接続され、選択信号Ｓselに同期して、各電源ラインＶＬに順次所定の電圧レベル（Ｖscl、Ｖsch）の供給電圧Ｖscを印加する電源ドライバ２３０と、上述した各実施形態に示した表示駆動装置１００Ａ又は１００Ｂと同等の回路構成（図１、図１１参照）を有し、表示パネル２１０のデータラインＤＬに接続された各列の表示画素ＰＸに対して、上述した電流セット動作、電圧検出動作及び画素データ書込動作からなる一連の制御動作（第１の実施形態）、又は、電圧セット動作、電流セット動作、電圧検出動作及び画素データ書込動作からなる一連の制御動作（第２の実施形態）を実行するデータドライバ（データ駆動部）２４０と、後述する表示信号生成回路２６０から供給されるタイミング信号に基づいて、上記選択ドライバ２２０及び電源ドライバ２３０、データドライバ２４０の動作状態を制御する選択制御信号及び電源制御信号、データ制御信号（タイミング制御信号）を生成して出力する手段を有するシステムコントローラ（駆動制御部）２５０と、表示装置２００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ（輝度階調データ）を生成してデータドライバ２４０に供給するとともに、該表示データに基づいて表示パネル２１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を生成してシステムコントローラ２５０に供給する表示信号生成回路２６０と、を備えて構成されている。
ここで、データドライバ２４０は、上述した表示駆動装置１００Ａ、又は、１００Ｂと同様に、少なくとも、図１に示した階調信号生成部１１０と、電圧検出部１６０と、電圧加算部１３０と、定電流回路部１４０と、を備えた構成を有している（図１２に示した表示駆動装置１００Ｂと同様の場合には、さらに、定電圧回路部１５０を備えた構成を有している）。
なお、図１、図１２においては、単一の表示画素ＰＸに対応する構成を示したが、本発明に係る表示装置２００に適用されるデータドライバ２４０においては、表示パネル２１０の列方向に配列された各データラインＤＬごとに設けられた切換スイッチＳＷ１、ＳＷ２（又は、ＳＷ３）を上述した駆動方法に基づいて切り換え制御することにより、各列のデータラインＤＬ（表示画素ＰＸ）に対して同時並行して（一括して）、もしくは、各列ごとに順次、一定電流Ｉrefを供給する動作（電流セット動作）、画素データ電圧を印加する動作（画素データ書込動作）（さらには、一定電圧Ｖiniを印加する動作（電圧セット動作））のいずれか、もしくは、検出電圧Ｖdecを取り込む動作（電圧検出動作）が選択的に実行される。
また、図１、図１２に示した表示駆動装置１００Ａ、１００Ｂにおいては、各列の表示画素ＰＸに対応して、定電流回路部１４０及び定電圧回路部１５０を備えた構成を示したが、本発明に係る表示装置２００に適用されるデータドライバ２４０においては、全ての列のデータラインＤＬに対して、もしくは、任意の複数列のデータラインＤＬごとに、唯一の定電流回路部１４０や定電圧回路部１５０を備え、当該定電流回路部１４０や定電圧回路部１５０からの出力電流や出力電圧を、各列のデータラインＤＬに分割することにより、上記一定電流Ｉrefや一定電圧Ｖiniを生成するように構成するものであってもよい。
また、図２０に示した表示装置２００においては、表示パネル２１０の周辺に、選択ラインＳＬに接続された選択ドライバ２２０、及び、電源ラインＶＬに接続された電源ドライバ２３０を個別に設けた構成を示したが、上述した駆動方法（図４、図１３参照）において説明したように、特定の行の表示画素ＰＸについて、（選択ドライバ２２０から）選択ラインＳＬに印加される選択信号Ｓselと、（電源ドライバ２３０から）電源ラインＶＬに印加される供給電圧Ｖscとは、相互に信号レベルが反転関係になるように設定されるので、表示パネル２１０に配列された各表示画素ＰＸを行単位で表示駆動動作を行う場合には、選択ドライバ２２０により生成される選択信号Ｓselの信号レベルを反転し、さらに、所定の電圧レベル（Ｖscl、Ｖsch）を有するようにレベル変換して、当該行の電源ラインＶＬに印加するように構成することにより、選択ドライバと電源ドライバを兼用して、電源ドライバ２３０をなくした構成を適用することができる。
したがって、このような構成を有する表示装置に上述した駆動方法を適用することにより、各表示画素（駆動回路）への表示データの書込動作、及び、発光素子（有機ＥＬ素子）の発光動作に先立って、当該各表示画素に設けられた駆動用トランジスタのしきい値電圧に対応する電圧成分を常時、又は、随時検出して保持し、表示データの書込動作時に、上記検出時点の各表示画素（駆動用トランジスタ）のしきい値電圧に応じた電圧成分に、表示データに応じた階調電圧を加算（上乗せ）した画素データ電圧を生成して、各表示画素に書き込むように制御されるので、上記しきい値電圧の変動（しきい値シフト）やバラツキが生じた場合であっても、リアルタイムで補償して表示データに適切に対応した電流値を有する駆動電流を発光素子（有機ＥＬ素子）に供給して、所望の輝度階調で発光動作させることができ、長期間にわたり安定した発光特性を実現することができる。
本発明に係る表示装置及びその駆動方法においては、表示駆動装置（データドライバ）が、表示パネルの各データラインに一定電流を供給し、該一定電流を、データラインを介して表示画素の駆動回路に供給したときのデータラインの電圧を検出する機能を有している。この検出された電圧は駆動回路における駆動素子のしきい値変動量に対応しているため、この検出電圧に基づいて表示データに対応した階調電圧を補正することにより、駆動素子のしきい値変動を補償して、表示データに適切に対応した電流値を有する駆動電流を発光素子（有機ＥＬ素子）に供給して、適切な輝度階調で発光動作させることができる。これにより、各表示画素に設けられる駆動用トランジスタとして、アモルファスシリコン薄膜トランジスタを良好に適用することができる。

Claims (18)

  1. 表示データに応じた画像情報を表示する表示装置において、
    行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点に、電流制御型の発光素子と該発光素子に駆動電流を供給する駆動回路とを有する複数の表示画素が配列された表示パネルと、
    所定のタイミングで前記表示パネルの各行の前記表示画素に選択信号を印加して、選択状態に設定する選択駆動部と、
    前記表示データに応じた階調信号を生成し、前記選択状態に設定された行の前記表示画素に印加するデータ駆動部と、
    を備え、
    前記各表示画素の前記駆動回路は、前記発光素子に前記駆動電流を供給する駆動素子を有し、前記駆動素子は制御端子と電流路とを有し、前記電流路の一端は供給電圧が印加される電源端子に接続され、該電流路の一端が、前記選択状態に設定されたときに導通する第１のスイッチ手段を介して前記制御端子に接続され、前記電流路の他端が、前記発光素子に接続されるとともに、前記選択状態に設定されたときに導通する第２のスイッチ手段を介して前記データラインに接続され、
    前記データ駆動部は、少なくとも、
    前記各データラインに一定電流を供給する定電流供給部と、
    前記定電流供給部から前記データラインを介して前記一定電流を、前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素の前記駆動回路に供給して、前記電源端子から前記駆動素子の前記電流路を介し、前記第２のスイッチング手段と前記データラインを介して前記一定電流が流れているときの、前記各データラインの電圧を検出する電圧検出部と、
    前記電圧検出部により検出された前記データラインの電圧に基づいて前記階調信号を生成して、該階調信号を、前記各データラインを介して、前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素に印加する階調信号生成部と、
    を有し、
    前記一定電流の電流値は、前記駆動素子の前記電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧より高い電圧値となる値に設定され、
    前記階調信号生成部は、前記表示データに応じた電圧値を有する階調電圧を生成し、該階調電圧をVdataとし、前記電圧検出部により検出された前記データラインの電圧をVrefとし、前記駆動素子の設計値に基づいて予め算出される当該駆動素子に固有の電圧であって、当該駆動素子のしきい値電圧を０Ｖと仮定したときに前記一定電流を前記駆動素子の前記電流路に流した際に前記電流路の両端間に生じるべき電圧をVref0とし、前記階調信号をVpixとして、該階調信号を式（１）に基づいて生成し、
    前記データ駆動部は、前記電圧検出部による前記データラインの電圧の検出と、前記階調信号生成部による前記階調信号の生成と、を前記選択駆動部が前記表示画素を前記選択状態に設定する選択期間中に連続して実行するように制御されることを特徴とする表示装置。
    Vpix＝Vref−Vref0＋Vdata ・・・（１）
  2. 前記電圧検出部により検出する前記データラインの電圧は、該データラインを介して前記駆動素子の前記電流路に前記一定電流を流すときの前記制御端子の電圧値に対応した値を有することを特徴とする請求項１に記載の表示装置。
  3. 前記駆動素子は、電界効果型の薄膜トランジスタであって、前記電流路は該薄膜トランジスタのドレイン−ソース端子間に形成され、前記制御端子はゲート端子であり、前記ソース端子が前記データラインに電気的に接続されるとともに前記発光素子の一端に接続されることを特徴とする請求項２記載の表示装置。
  4. 前記各データラインに前記定電流供給部より前記一定電流を供給し、前記各データラインの電圧を前記電圧検出部により検出する動作は、前記選択駆動部及び前記データ駆動部により、前記各表示画素に前記階調信号を印加して、当該表示画素に設けられた前記発光素子を前記表示データに応じた輝度階調で発光動作させる動作に先立って行われるように制御されることを特徴とする請求項１記載の表示装置。
  5. 前記一定電流の電流値は、前記駆動素子の電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧と前記表示データに応じた前記階調電圧とを合算した電圧値よりも高い電圧値となる、値に設定されていることを特徴とする請求項１記載の表示装置。
  6. 前記電圧検出部は、検出した前記データラインの電圧に対応する電圧成分を一時的に保持する電圧保持部を備えていることを特徴とする請求項１記載の表示装置。
  7. 前記電圧検出部は、検出した前記データラインの電圧に対応する検出データを、対応する前記各表示画素ごとに個別に記憶する記憶部を備えていることを特徴とする請求項１記載の表示装置。
  8. 前記電圧検出部は、検出した前記データラインの電圧から前記固有の電圧を減算したしきい値データを、対応する前記各表示画素ごとに個別に記憶する記憶部を備えていることを特徴とする請求項１記載の表示装置。
  9. 前記データ駆動部は、更に、前記データラインに一定電圧を印加する定電圧供給部を備え、
    前記定電圧供給部により前記データラインに前記一定電圧を印加する動作は、前記定電流供給部より前記データラインに前記一定電流を供給する動作に先立って行われるように制御されることを特徴とする請求項１に記載の表示装置。
  10. 前記定電圧供給部より印加する前記一定電圧の電圧値は、前記定電流供給部より前記一定電流が前記データラインに供給されたときの前記データラインの電圧よりも高い電位の電圧値に設定されていることを特徴とする請求項９記載の表示装置。
  11. 前記駆動回路は、少なくとも、
    第１の制御端子と第１の電流路とを有し、前記第１の電流路の一端が前記発光素子との接続接点に接続され、前記第１の電流路の他端に前記供給電圧が印加される第１のスイッチ部と、
    第２の制御端子と第２の電流路とを有し、前記第２の制御端子に前記選択信号が印加され、前記第２の電流路の一端に前記供給電圧が印加され、該第２の電流路の他端が前記第１のスイッチ部の前記第１の制御端子に接続された第２のスイッチ部と、
    第３の制御端子と第３の電流路を有し、前記第３の制御端子に前記選択信号が印加され、前記第３の電流路の一端が前記データラインに接続され、該第３の電流路の他端が前記接続接点に接続された第３のスイッチ部と、を備え、
    前記駆動素子は、前記第１のスイッチ部であり、
    前記第１のスイッチ手段は、前記第２のスイッチ部であり、
    前記第２のスイッチ手段は、前記第３のスイッチ部であり、
    前記電圧検出部は、前記第１のスイッチ部の前記接続接点の電位に対応した電圧を、前記データラインを介して検出することを特徴とする請求項１に記載の表示装置。
  12. 前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１に記載の表示装置。
  13. 表示データに応じた画像情報を表示するように表示装置を制御する駆動方法において、
    前記表示装置は、行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点に、電流制御型の発光素子と該発光素子に駆動電流を供給する駆動回路とを有する複数の表示画素が配列され、前記駆動回路は、前記発光素子に前記駆動電流を供給する駆動素子を有し、前記駆動素子は制御端子と電流路とを有し、前記電流路の一端は供給電圧が印加される電源端子に接続され、該電流路の一端が、選択状態に設定されたときに導通する第１のスイッチ手段を介して前記制御端子に接続され、前記電流路の他端が、前記発光素子に接続されるとともに、前記選択状態に設定されたときに導通する第２のスイッチ手段を介して前記データラインに接続された表示パネルと、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に選択信号を順次印加して、前記選択状態に設定し、当該選択タイミングに同期して、所望の画像情報を表示するための表示データに応じた階調信号を前記選択状態に設定された行の、前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記表示画素に印加することにより、前記各表示画素を所定の輝度階調で発光動作させて、前記表示パネルに前記所望の画像情報を表示する構成を有し、
    少なくとも、
    前記表示画素に前記階調信号を印加する動作に先立って、前記各データラインに一定電流を供給し、
    前記一定電流を、前記データラインを介して前記選択状態に設定されて前記駆動素子の前記制御端子が前記第１のスイッチング手段を介して前記電源端子に接続された前記各表示画素に供給して、前記電源端子から前記駆動素子の前記電流路を介し、前記スイッチング手段と前記データラインを介して前記一定電流が流れているときの、前記データラインの電圧を検出し、
    検出した前記データラインの電圧に基づいて前記階調信号を生成し、
    生成した前記階調信号を、前記各データラインを介して前記各表示画素に印加する、
    動作を含み、
    前記一定電流を供給する動作は、該一定電流の電流値を、前記駆動素子の前記電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧より高い電圧値となる値に設定する動作を含み、
    前記階調信号を生成する動作は、前記表示データに応じた電圧値を有する階調電圧を生成し、該階調電圧をVdataとし、前記電圧検出部により検出された前記データラインの電圧をVrefとし、前記駆動素子の設計値に基づいて予め算出される当該駆動素子に固有の電圧であって、当該駆動素子のしきい値電圧を０Ｖと仮定したときに前記一定電流を前記駆動素子の前記電流路に流した際に前記電流路の両端間に生じるべき電圧をVref0とし、前記階調信号をVpixとして、該階調信号を式（２）に基づいて生成する動作を含み、
    前記データラインの電圧を検出する動作と、前記階調信号を生成する動作とは、前記表示画素が前記選択状態に設定された選択期間中に連続して実行されることを特徴とする駆動方法。
    Vpix＝Vref−Vref0＋Vdata ・・・（２）
  14. 前記一定電流の電流値は、前記駆動素子の電流路に前記一定電流を流したときに、前記制御端子と前記電流路の他端間の電圧が当該駆動素子のしきい値電圧と前記表示データに応じた前記階調電圧とを合算した電圧値よりも高い電圧値となる、値に設定されていることを特徴とする請求項１３記載の駆動方法。
  15. 前記データラインに前記一定電流を供給する動作に先立って、前記データラインに一定電圧を印加する動作を含むことを特徴とする請求項１３に記載の駆動方法。
  16. 前記一定電圧の電圧値は、前記一定電流が前記データラインに供給されたときの前記データラインの電圧よりも高い電位の電圧値に設定されていることを特徴とする請求項１５記載の駆動方法。
  17. 前記一定電流を、前記データラインを介して前記選択状態に設定された前記各表示画素に供給したときの前記データラインの電圧を検出する動作は、前記表示画素において前記表示データに応じた輝度階調で発光動作する表示駆動期間ごとに毎回実行されることを特徴とする請求項１３に記載の駆動方法。
  18. 前記一定電流を、前記データラインを介して前記選択状態に設定された前記各表示画素に供給したときの前記データラインの電圧を検出する動作は、前記表示画素において前記表示データに応じた輝度階調で発光動作する表示駆動期間を、１処理サイクル期間として、任意の複数の前記処理サイクル期間ごとに間欠的に実行されることを特徴とする請求項１３に記載の表示装置の駆動方法。
JP2007537640A 2005-09-27 2006-09-27 表示装置及び表示装置の駆動方法 Expired - Fee Related JP5200539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007537640A JP5200539B2 (ja) 2005-09-27 2006-09-27 表示装置及び表示装置の駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005279492 2005-09-27
JP2005279492 2005-09-27
JP2007537640A JP5200539B2 (ja) 2005-09-27 2006-09-27 表示装置及び表示装置の駆動方法
PCT/JP2006/319170 WO2007037269A1 (ja) 2005-09-27 2006-09-27 表示装置及び表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPWO2007037269A1 JPWO2007037269A1 (ja) 2009-04-09
JP5200539B2 true JP5200539B2 (ja) 2013-06-05

Family

ID=37899693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007537640A Expired - Fee Related JP5200539B2 (ja) 2005-09-27 2006-09-27 表示装置及び表示装置の駆動方法

Country Status (5)

Country Link
US (1) US20080180365A1 (ja)
JP (1) JP5200539B2 (ja)
KR (1) KR100937133B1 (ja)
CN (1) CN101273398B (ja)
WO (1) WO2007037269A1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935979B2 (ja) 2006-08-10 2012-05-23 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
WO2008149736A1 (en) * 2007-05-30 2008-12-11 Canon Kabushiki Kaisha Active-matrix display and drive method thereof
JP2009104104A (ja) 2007-05-30 2009-05-14 Canon Inc アクティブマトリックスディスプレイおよびその駆動方法
JP5467484B2 (ja) * 2007-06-29 2014-04-09 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置
US8358294B2 (en) * 2007-07-18 2013-01-22 Sharp Kabushiki Kaisha Display device and method for driving same
KR100873707B1 (ko) * 2007-07-27 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR100893482B1 (ko) * 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP2009069421A (ja) * 2007-09-12 2009-04-02 Hitachi Displays Ltd 表示装置
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器
US20090174676A1 (en) 2008-01-04 2009-07-09 Apple Inc. Motion component dominance factors for motion locking of touch sensor data
JP5254998B2 (ja) 2008-01-07 2013-08-07 パナソニック株式会社 表示装置及び駆動方法
KR100902238B1 (ko) 2008-01-18 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR100939211B1 (ko) * 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
US8139007B2 (en) 2008-03-31 2012-03-20 Casio Computer Co., Ltd. Light-emitting device, display device, and method for controlling driving of the light-emitting device
US8217867B2 (en) * 2008-05-29 2012-07-10 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
KR101634286B1 (ko) * 2009-01-23 2016-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2010170018A (ja) * 2009-01-26 2010-08-05 Seiko Epson Corp 発光装置及びその駆動方法、並びに電子機器
KR101056317B1 (ko) 2009-04-02 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5381406B2 (ja) * 2009-06-30 2014-01-08 カシオ計算機株式会社 電子機器及び電子機器の駆動方法
KR101073297B1 (ko) 2009-07-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101082302B1 (ko) 2009-07-21 2011-11-10 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
FR2949007B1 (fr) 2009-08-07 2012-06-08 Nanotec Solution Dispositif et procede d'interface de commande sensible a un mouvement d'un corps ou d'un objet et equipement de commande integrant ce dispositif.
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
JP5146521B2 (ja) * 2009-12-28 2013-02-20 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5240581B2 (ja) 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
CN102203845B (zh) 2010-01-13 2015-11-25 株式会社日本有机雷特显示器 显示装置以及其驱动方法
KR101065418B1 (ko) * 2010-02-19 2011-09-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101065405B1 (ko) * 2010-04-14 2011-09-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
KR101155897B1 (ko) * 2010-05-11 2012-06-20 삼성모바일디스플레이주식회사 표시 장치
FR2976688B1 (fr) 2011-06-16 2021-04-23 Nanotec Solution Dispositif et procede pour generer une alimentation electrique dans un systeme electronique avec un potentiel de reference variable.
CN102971779B (zh) 2011-06-16 2016-01-27 株式会社日本有机雷特显示器 显示装置
WO2012176241A1 (ja) 2011-06-23 2012-12-27 パナソニック株式会社 表示装置及びその駆動方法
CN103038809B (zh) 2011-07-12 2016-01-06 株式会社日本有机雷特显示器 显示装置
KR101836536B1 (ko) * 2011-07-12 2018-03-08 가부시키가이샤 제이올레드 표시 장치 및 표시 장치의 구동 방법
CN102270418A (zh) * 2011-08-18 2011-12-07 南京中电熊猫液晶显示科技有限公司 一种液晶显示器用黑、白阶调的回踢电压△Vp测量电路及应用该电路的液晶电压平衡方法
US9236011B2 (en) 2011-08-30 2016-01-12 Lg Display Co., Ltd. Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
FR2985049B1 (fr) 2011-12-22 2014-01-31 Nanotec Solution Dispositif de mesure capacitive a electrodes commutees pour interfaces tactiles et sans contact
US9336723B2 (en) * 2013-02-13 2016-05-10 Apple Inc. In-cell touch for LED
TWI566227B (zh) * 2013-05-30 2017-01-11 鴻海精密工業股份有限公司 液晶顯示器
TWI497472B (zh) * 2013-06-06 2015-08-21 Au Optronics Corp 顯示器之畫素驅動方法及其顯示器
EP3796594B1 (en) 2013-12-13 2022-12-14 Apple Inc. Integrated touch and display architectures for self-capacitive touch sensors
WO2015093097A1 (ja) * 2013-12-20 2015-06-25 シャープ株式会社 表示装置およびその駆動方法
JP6653997B2 (ja) 2014-05-09 2020-02-26 株式会社半導体エネルギー研究所 表示補正回路及び表示装置
WO2015175013A1 (en) 2014-05-16 2015-11-19 Wrostix Technologies Llc Structure for integrated touch screen
US10936120B2 (en) 2014-05-22 2021-03-02 Apple Inc. Panel bootstraping architectures for in-cell self-capacitance
EP3175330B1 (en) 2014-09-22 2022-04-20 Apple Inc. Ungrounded user signal compensation for pixelated self-capacitance touch sensor panel
KR102230928B1 (ko) * 2014-10-13 2021-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
WO2016072983A1 (en) 2014-11-05 2016-05-12 Onamp Research Llc Common electrode driving and compensation for pixelated self-capacitance touch screen
KR102331493B1 (ko) * 2015-01-27 2021-11-26 엘지디스플레이 주식회사 유기발광표시장치
EP3224699B1 (en) 2015-02-02 2018-10-03 Apple Inc. Flexible self-capacitance and mutual capacitance touch sensing system architecture
US10146359B2 (en) 2015-04-28 2018-12-04 Apple Inc. Common electrode auto-compensation method
KR102455327B1 (ko) * 2015-06-15 2022-10-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10386962B1 (en) 2015-08-03 2019-08-20 Apple Inc. Reducing touch node electrode coupling
US10263050B2 (en) * 2015-09-18 2019-04-16 Universal Display Corporation Hybrid display
US9818804B2 (en) 2015-09-18 2017-11-14 Universal Display Corporation Hybrid display
US10360827B2 (en) * 2015-10-09 2019-07-23 Apple Inc. Systems and methods for indirect threshold voltage sensing in an electronic display
CN105609053B (zh) * 2015-12-31 2019-01-22 京东方科技集团股份有限公司 驱动装置、驱动方法和显示装置
US10388223B2 (en) * 2016-06-30 2019-08-20 Apple Inc. System and method for voltage and current sensing for compensation in an electronic display via analog front end
US10460642B2 (en) * 2016-06-30 2019-10-29 Apple Inc. Noise reduction in LED sensing circuit for electronic display
CN114779956A (zh) 2016-07-29 2022-07-22 苹果公司 具有多电源域芯片配置的触摸传感器面板
KR102642577B1 (ko) * 2016-12-12 2024-02-29 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
US10642418B2 (en) 2017-04-20 2020-05-05 Apple Inc. Finger tracking in wet environment
CN109215569B (zh) * 2017-07-04 2020-12-25 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
CN109754754B (zh) * 2017-11-03 2020-10-30 深圳天德钰电子有限公司 驱动像素驱动电路的驱动控制电路及显示装置
CN107833559B (zh) * 2017-12-08 2023-11-28 合肥京东方光电科技有限公司 像素驱动电路、有机发光显示面板及像素驱动方法
CN109313876B (zh) * 2018-08-16 2021-10-26 京东方科技集团股份有限公司 利用反馈补偿驱动像素电路的方法、驱动发光器件的电路、以及显示设备
CN109166517B (zh) * 2018-09-28 2020-06-09 京东方科技集团股份有限公司 像素补偿电路以补偿方法、像素电路、显示面板
CN110189695B (zh) * 2019-06-20 2020-11-20 昆山国显光电有限公司 稳压电路、显示面板及其驱动方法
KR20210083644A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR102634087B1 (ko) * 2020-01-31 2024-02-06 주식회사 엘엑스세미콘 소스 드라이버 ic 및 이를 포함하는 디스플레이 장치와 디스플레이 장치의 동작방법
US11662867B1 (en) 2020-05-30 2023-05-30 Apple Inc. Hover detection on a touch sensor panel
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치
KR20240065558A (ko) * 2022-11-02 2024-05-14 삼성디스플레이 주식회사 표시 패널 구동 회로 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252110A (ja) * 2003-02-19 2004-09-09 Chi Mei Electronics Corp 画像表示装置
WO2004100110A1 (ja) * 2003-05-12 2004-11-18 International Business Machines Corporation アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
JP2005115144A (ja) * 2003-10-09 2005-04-28 Seiko Epson Corp 画素回路の駆動方法、駆動回路、電気光学装置および電子機器
JP2005134435A (ja) * 2003-10-28 2005-05-26 Hitachi Ltd 画像表示装置
JP2005164634A (ja) * 2003-11-28 2005-06-23 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2007519956A (ja) * 2004-01-07 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界発光表示装置のための閾値電圧補償方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP2001013903A (ja) * 1999-06-28 2001-01-19 Seiko Instruments Inc 自発光表示素子駆動装置
WO2003070523A1 (en) * 2002-02-19 2003-08-28 Intier Automotive Inc. Dimpled recyclable substrate for an interior trim panel
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4590831B2 (ja) * 2003-06-02 2010-12-01 ソニー株式会社 表示装置、および画素回路の駆動方法
JP4235045B2 (ja) * 2003-06-24 2009-03-04 株式会社 日立ディスプレイズ 表示装置の駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252110A (ja) * 2003-02-19 2004-09-09 Chi Mei Electronics Corp 画像表示装置
WO2004100110A1 (ja) * 2003-05-12 2004-11-18 International Business Machines Corporation アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
JP2005115144A (ja) * 2003-10-09 2005-04-28 Seiko Epson Corp 画素回路の駆動方法、駆動回路、電気光学装置および電子機器
JP2005134435A (ja) * 2003-10-28 2005-05-26 Hitachi Ltd 画像表示装置
JP2005164634A (ja) * 2003-11-28 2005-06-23 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2007519956A (ja) * 2004-01-07 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界発光表示装置のための閾値電圧補償方法

Also Published As

Publication number Publication date
CN101273398B (zh) 2011-06-01
CN101273398A (zh) 2008-09-24
WO2007037269A1 (ja) 2007-04-05
JPWO2007037269A1 (ja) 2009-04-09
KR20080041278A (ko) 2008-05-09
KR100937133B1 (ko) 2010-01-15
US20080180365A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP5200539B2 (ja) 表示装置及び表示装置の駆動方法
JP4798342B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
US8120601B2 (en) Display drive apparatus, display apparatus and drive control method thereof
JP4852866B2 (ja) 表示装置及びその駆動制御方法
JP5240534B2 (ja) 表示装置及びその駆動制御方法
JP5146521B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5240581B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5240544B2 (ja) 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
JP4470955B2 (ja) 表示装置及びその駆動方法
KR101248204B1 (ko) 화소구동장치, 발광장치 및 발광장치의 구동제어방법
US7907137B2 (en) Display drive apparatus, display apparatus and drive control method thereof
KR20110035988A (ko) 발광장치 및 그 구동제어방법과 전자기기
JP2010281874A (ja) 発光装置及びその駆動制御方法、並びに電子機器
JP2010281872A (ja) 発光装置及びその駆動制御方法、並びに電子機器
JP5540556B2 (ja) 表示装置及びその駆動方法
JP4400438B2 (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP4935920B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP4400443B2 (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP4284704B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP4877536B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5182382B2 (ja) 表示装置
JP5182383B2 (ja) 表示装置
JP2006177988A (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP2012078372A (ja) 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees