KR20110035988A - 발광장치 및 그 구동제어방법과 전자기기 - Google Patents

발광장치 및 그 구동제어방법과 전자기기 Download PDF

Info

Publication number
KR20110035988A
KR20110035988A KR1020100095420A KR20100095420A KR20110035988A KR 20110035988 A KR20110035988 A KR 20110035988A KR 1020100095420 A KR1020100095420 A KR 1020100095420A KR 20100095420 A KR20100095420 A KR 20100095420A KR 20110035988 A KR20110035988 A KR 20110035988A
Authority
KR
South Korea
Prior art keywords
voltage
light emitting
current
pixel
transistor
Prior art date
Application number
KR1020100095420A
Other languages
English (en)
Other versions
KR101171573B1 (ko
Inventor
도모유키 시라사키
šœ지 가시야마
사토루 시모다
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20110035988A publication Critical patent/KR20110035988A/ko
Application granted granted Critical
Publication of KR101171573B1 publication Critical patent/KR101171573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

화상 데이터에 따른 적절한 휘도 계조로 발광소자를 발광 동작시킬 수 있는 발광장치 및 그 구동제어방법과 해당 발광장치를 적용한 전자기기를 제공하기 위해, 발광장치는 적어도 하나의 화소와, 화소에 접속되는 데이터 라인을 구비하는 발광 패널과, 발광 패널에 접속되는 구동 회로를 구비하고 있다. 화소는 발광소자, 구동 트랜지스터 및 제 1 스위칭 소자를 갖고 있다. 구동 트랜지스터는 제 1 단측이 발광소자에 접속되고 제 2 단측에 전원 전압이 공급되는 전류로를 갖고 있다. 제 1 스위칭 소자는 구동 트랜지스터의 전류로의 제 1 단측과 데이터 라인의 사이에 설치되어 있다. 구동 회로는 구동 트랜지스터의 전류로에 전류가 흐르지 않는 상태로 설정한 후, 제 1 스위칭 소자를 통해 데이터 라인과 발광소자를 접속하고, 데이터 라인과 제 1 스위칭 소자를 통해, 발광소자의 전기적 특성을 취득하는 측정회로를 갖는다.

Description

발광장치 및 그 구동제어방법과 전자기기{LIGHT-EMITTING APPARATUS AND DRIVE CONTROL METHOD THEREOF AS WELL AS ELECTRONIC DEVICE}
본원은 2009년 9월 30일에 신청된 일본국 특허출원번호 제2009-226122호 및 2010년 8월 3일에 신청된 일본국 특허출원번호 제2010-174575에 의거하여 그 우선권을 주장하고, 그 모든 내용은 여기에 참조에 의해 도입되어 있다.
본 발명은 발광장치 및 그 구동제어방법과 전자기기에 관한 것으로서, 특히, 화상 데이터에 따른 전류를 공급하는 것에 의해 소정의 휘도 계조로 발광하는 전류 구동형의 발광소자를 갖는 화소를, 복수 배열한 발광 패널을 구비한 발광장치 및 그 구동제어방법과 이것을 적용한 전자기기에 관한 것이다.
근래, 액정표시장치에 계속되는 차세대의 표시 디바이스로서, 유기 전계 발광 소자(유기 EL 소자)나 발광 다이오드(LED) 등과 같은 전류 구동형(또는 전류 제어형)의 발광소자를 매트릭스형상으로 배열한 표시 패널을 구비한 발광소자형의 표시장치(발광소자형 디스플레이, 발광장치)가 주목받고 있다.
특히, 액티브 매트릭스형의 구동방식을 적용한 발광소자형 디스플레이는 액정표시장치에 비해, 표시 응답 속도가 빠르고, 시야각 의존성도 작다고 하는 우수한 표시 특성을 갖고 있다.
또, 발광소자형 디스플레이는 액정표시장치와 같이 백 라이트나 도광판을 필요로 하지 않는다고 하는 장치 구성상의 특징도 갖고 있다. 이 때문에, 발광소자형 디스플레이는 향후 각종 전자기기에의 적용이 기대되고 있다.
예를 들면, 일본국 특허공개공보 평성 8-330600에 기재된 유기 EL 디스플레이 장치는 전압 신호에 의해서 전류 제어된 액티브 매트릭스 구동 표시장치이다. 이 유기 EL 디스플레이 장치에 있어서는 화상 데이터에 따른 전압신호가 게이트에 인가되어 유기 EL 소자에 전류를 흘리는 전류 제어용 박막 트랜지스터와, 이 전류 제어용 박막 트랜지스터의 게이트에 화상 데이터에 따른 전압 신호를 공급하기 위한 스위칭을 실행하는 스위치용 박막 트랜지스터가 화소마다 설치되어 있다.
이러한 유기 EL 디스플레이 장치(발광소자형 디스플레이)에 있어서, 발광소자인 유기 EL 소자에, 발광 특성의 변화(시간 경과 열화)가 생기는 경우가 있다. 이 유기 EL 소자의 발광 특성의 시간 경과 열화는 유기 EL 소자의 도통 저항이 변화하여, 유기 EL 소자의 발광 동작에 있어서, 유기 EL 소자에 인가되는 전압과 유기 EL 소자에 흐르는 전류의 관계를 포함하는 유기 EL 소자의 전기적 특성이 변화하는 것에 기인하는 것이다.
이러한 발광 특성의 시간 경과 열화가 생기면, 화소에 화상 데이터에 따른 전압값의 계조 전압을 인가해도, 원하는 발광 휘도가 얻어지지 않게 된다.
본 발명은 화상 데이터에 따른 적절한 휘도 계조로 발광소자를 발광 동작시킬 수 있는 발광장치 및 그 구동제어방법과 해당 발광장치를 적용한 전자기기를 제공할 수 있는 이점을 갖는다.
상기 이점을 얻기 위한, 본 발명의 발광장치는 적어도 하나의 화소와, 상기 화소에 접속되는 데이터 라인을 구비하는 발광 패널과, 상기 발광 패널에 접속되는 구동 회로를 구비하고 있다. 상기 화소는 발광소자, 구동 트랜지스터 및 제 1 스위칭 소자를 갖고 있다. 상기 구동 트랜지스터는 제 1 단측이 상기 발광소자에 접속되고, 제 2 단측에 전원 전압이 공급되는 전류로를 갖고 있다. 상기 제 1 스위칭 소자는 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되어 있다. 상기 구동 회로는 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정한 후, 상기 제 1 스위칭 소자를 통해 상기 데이터 라인과 상기 발광소자를 접속하고, 상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 발광소자의, 해당 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 전기적 특성을 취득하는 측정회로를 갖는다.
상기 이점을 얻기 위한, 본 발명의 전자기기는 전자기기 본체부와 전자기기 본체부로부터 화상 데이터가 공급되고, 해당 화상 데이터에 따라 구동되는 발광장치를 구비하고 있다. 상기 발광장치는 적어도 하나의 화소와, 상기 화소에 접속되는 데이터 라인을 구비하는 발광 패널과, 상기 발광 패널에 접속되는 구동 회로를 구비하고 있다. 상기 화소는 발광소자, 구동 트랜지스터 및 제 1 스위칭 소자를 갖고 있다. 상기 구동 트랜지스터는 제 1 단측이 상기 발광소자에 접속되고, 제 2 단측에 전원 전압이 공급되는 전류로를 갖고 있다. 상기 제 1 스위칭 소자는 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되어 있다. 상기 구동 회로는 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정한 후, 상기 제 1 스위칭 소자를 통해 상기 데이터 라인과 상기 발광소자를 접속하고, 상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 발광소자의, 해당 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 전기적 특성을 취득하는 측정회로를 갖는다.
상기 이점을 얻기 위한, 본 발명의 발광장치의 구동제어방법은 상기 발광장치는 데이터 라인과, 발광소자와, 제 1 단측이 상기 발광소자에게 접속되고 제 2 단측에 전원 전압이 공급되는 전류로를 갖는 구동 트랜지스터와, 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되는 제 1 스위칭 소자를 갖는 적어도 하나의 화소를 구비하고, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 차단 스텝과, 상기 차단 스텝을 실행한 후, 상기 제 1 스위칭 소자를 통해, 상기 데이터 라인과 상기 발광소자를 접속하는 접속 스텝과, 상기 접속 스텝에 의해, 상기 데이터 라인과 상기 발광소자를 상기 제 1 스위칭 소자를 통해 접속한 상태에서, 상기 데이터 라인 및 상기 제 1 스위칭 소자를 통해, 상기 발광소자의, 해당 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 전기적 특성을 취득하는 특성 측정 스텝을 포함한다.
본 발명은 화상 데이터에 따른 적절한 휘도 계조로 발광소자를 발광 동작시킬 수 있는 발광장치 및 그 구동제어방법과 해당 발광장치를 적용한 전자기기를 제공할 수 있는 이점을 갖는다.
본 발명의 그 밖의 이점은 하기에 기술되지만, 그 일부는 설명으로부터 명백하게 되고, 또 그 일부는 발명의 실시에 의해서 명백하게 될 것이다. 본 발명의 이점은 하기에 명시된 기구 및 조합에 의해서, 실현되고 또한 획득될 수 있다.
본 명세서에 포함되고, 그 일부를 형성하고 있는 첨부의 도면은 본 발명의 몇 개의 형태를 나타내고, 도면과 함께 상기의 일반적인 설명 및 실시형태의 상세한 설명으로, 본 발명의 원리를 나타낸다.
도 1은 본 발명에 관한 발광장치를 표시장치에 적용한 경우의 전체 구성의 일예를 나타내는 개략 블럭도.
도 2는 제 1 실시형태에 관한 표시장치에 적용되는 표시 패널 및 그 주변 회로의 일예를 나타내는 주요부 구성도.
도 3은 제 1 실시형태에 관한 표시장치에 적용 가능한 데이터 드라이버의 일예를 나타내는 개략 블럭도.
도 4는 제 1 실시형태에 관한 표시장치에 적용 가능한 데이터 드라이버의 출력 회로 주변의 일예를 나타내는 주요부 구성도.
도 5는 제 1 실시형태에 관한 표시 패널에 적용되는 화소의 1실시형태를 나타내는 회로 구성도.
도 6의 (a) 및 (b)는 제 1 실시형태에 관한 표시장치에 있어서의 휘도 보상 데이터 취득 동작을 나타내는 타이밍도.
도 7은 제 1 실시형태에 관한 표시장치에 있어서의 초기화 동작을 나타내는 동작 개념도.
도 8은 제 1 실시형태에 관한 표시장치에 있어서의 오프 전압 인가 동작을 나타내는 동작 개념도.
도 9는 제 1 실시형태에 관한 표시장치에 있어서의 전류 측정 동작을 나타내는 동작 개념도.
도 10의 (a), (b) 및 (c)는 유기 EL 소자의 전기적 특성의 변동에 대해 설명하기 위한 도면.
도 11은 제 1 실시형태에 관한 휘도 보상 데이터 취득 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도.
도 12의 (a) 및 (b)는 제 1 실시형태에 관한 표시장치에 있어서의 표시 동작을 나타내는 타이밍도.
도 13은 제 1 실시형태에 관한 표시장치에 있어서의 리세트 동작을 나타내는 동작 개념도.
도 14는 제 1 실시형태에 관한 표시장치에 있어서의 계조전압 기입 동작을 나타내는 동작 개념도.
도 15는 제 1 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도.
도 16은 제 1 실시형태에 관한 표시 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도.
도 17은 제 1 실시형태에 관한 표시장치에 있어서의 화소 결함 검출 동작을 나타내는 타이밍도.
도 18은 제 1 실시형태에 관한 화소 결함 검출 동작에 있어서의 오프전압 인가 동작을 나타내는 동작 개념도.
도 19는 제 1 실시형태에 관한 화소 결함 검출 동작에 있어서의 전류 측정 동작을 나타내는 동작 개념도.
도 20은 제 2 실시형태에 관한 표시장치에 적용되는 표시 패널 및 그 주변 회로(구동 회로)의 일예를 나타내는 주요부 구성도.
도 21은 제 2 실시형태에 적용되는 데이터 드라이버의 일예를 나타내는 주요부 구성도.
도 22는 제 2 실시형태에 관한 표시 패널에 적용되는 화소의 1실시형태를 나타내는 회로 구성도.
도 23의 (a) 및 (b)는 제 2 실시형태에 관한 표시장치에 있어서의 휘도 보상 데이터 취득 동작을 나타내는 타이밍도.
도 24는 제 2 실시형태에 관한 표시장치에 있어서의 초기화 동작을 나타내는 동작 개념도.
도 25는 제 2 실시형태에 관한 표시장치에 있어서의 오프전압 인가 동작을 나타내는 동작 개념도.
도 26은 제 2 실시형태에 관한 표시장치에 있어서의 전류 측정 동작을 나타내는 동작 개념도.
도 27은 제 2 실시형태에 관한 휘도 보상 데이터 취득 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도.
도 28은 제 2 실시형태에 관한 표시장치에 있어서의 표시 동작을 나타내는 타이밍도.
도 29는 제 2 실시형태에 관한 표시장치에 있어서의 리세트 동작을 나타내는 동작 개념도.
도 30은 제 2 실시형태에 관한 표시장치에 있어서의 계조전압 기입 동작을 나타내는 동작 개념도.
도 31은 제 2 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도.
도 32는 제 2 실시형태에 관한 표시 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도.
도 33은 제 2 실시형태에 관한 표시장치에 있어서의 화소 결함 검출 동작을 나타내는 타이밍도.
도 34는 제 2 실시형태에 관한 화소 결함 검출 동작에 있어서의 오프전압 인가 동작을 나타내는 동작 개념도.
도 35는 제 2 실시형태에 관한 화소 결함 검출 동작에 있어서의 전류 측정 동작을 나타내는 동작 개념도.
도 36의 (a) 및 (b)는 제 3 실시형태에 관한 디지털카메라의 구성을 나타내는 사시도.
도 37은 제 3 실시형태에 관한 퍼스널 컴퓨터의 구성을 나타내는 사시도.
도 38은 제 3 실시형태에 관한 휴대 전화기의 구성을 나타내는 도면.
이하, 본 발명에 관한 발광장치 및 그 구동제어방법에 대해, 실시형태를 나타내어 상세하게 설명한다. 또한, 본 실시형태에서는 발광장치를 표시장치로서 설명한다.
<제 1 실시형태>
(발광장치)
우선, 본 발명에 관한 발광장치를 표시장치에 적용한 경우의 개략 구성에 대해, 도면을 참조하여 설명한다.
도 1은 본 발명에 관한 발광장치를 표시장치에 적용한 경우의 전체 구성의 일예를 나타내는 개략 블럭도이다.
도 2는 제 1 실시형태에 관한 표시장치에 적용되는 표시 패널(발광 패널) 및 그 주변 회로(구동 회로)의 일예를 나타내는 주요부 구성도이다.
도 1에 나타내는 바와 같이, 본 실시형태에 관한 표시장치(100)(발광장치)는 대략, 표시 패널(110)(발광 패널)과, 선택 드라이버(120)와, 전원 드라이버(130)와, 데이터 드라이버(140)와, 시스템 컨트롤러(150)와, 표시 신호 생성 회로(160)를 구비하고 있다. 여기서, 선택 드라이버(120), 전원 드라이버(130), 데이터 드라이버(140), 시스템 컨트롤러(150) 및, 표시 신호 생성 회로(160)는 본 발명에 있어서의 구동 회로를 구성한다.
표시 패널(110)에는 도 2에 나타내는 바와 같이, 복수의 화소 PIX와, 복수의 선택 라인 Ls1∼Lsn과, 전원 라인 La와, 공통 전극 Ec와, 복수의 데이터 라인 Ld가 설치되어 있다.
복수의 화소 PIX는 표시 패널(110)의 행방향(도면 좌우방향) 및 열방향(도면 상하방향)으로 2차원 배열(예를 들면 n/2행×m열；n은 짝수로 되는 정의 정수, m은 정의 정수)되어 있다.
복수의 선택 라인 Ls1∼Lsn의 각각은 표시 패널(110)의 행방향으로 배열된 복수의 화소 PIX에 접속되도록 배치설치되어 있다.
전원 라인 La는 표시 패널(110)의 전체 화소 PIX에 공통으로 접속하도록 배치설치되어 있다.
공통 전극 Ec는 표시 패널(110)의 전체 화소 PIX에 공통으로 접속하도록 설치되어 있고, 예를 들면 단일의 전극층(솔리드 전극)으로 이루어진다.
복수의 데이터 라인 Ld의 각각은 표시 패널(110)의 열방향으로 배열된 복수의 화소 PIX에 접속되도록 배치설치되어 있다.
여기서, 본 실시형태에 관한 표시 패널(110)에 있어서는 각 행의 화소 PIX에, 각각 한 쌍의 선택 라인 Ls1 및 Ls2, Ls3 및 Ls4,…Lsn-1및 Lsn이 접속되어 있다. 또, 각 화소 PIX는 후술하는 바와 같이, 화소 구동 회로와 발광소자를 갖고 있다.
선택 드라이버(120)는 상기의 표시 패널(110)에 배치설치된 각 선택 라인 Ls1∼Lsn에 접속되어 있다. 선택 드라이버(120)는 각 행의 한 쌍의 선택 라인 Ls1 및 Ls2, Ls3 및 Ls4, …Lsn-1 및 Lsn마다 소정의 타이밍에서 소정의 전압 레벨의 선택 신호 Vse1 및 Vse2, Vse3 및 Vse4, … Vsen-1 및 Vsen을 순차 인가한다.
여기서, 선택 드라이버(120)는 예를 들면 도 2에 나타내는 바와 같이, 시프트 레지스터(121)와 출력 회로(122)를 구비하고 있다.
시프트 레지스터(121)는 후술하는 시스템 컨트롤러(150)로부터 공급되는 선택 제어 신호(예를 들면, 주사 클록 신호 및 주사 개시 신호)에 의거하여, 각 행의 선택 라인 Ls1∼Lsn에 대응하는 시프트 신호를 순차 출력한다.
출력 회로(122)는 상기 시프트 레지스터(121)로부터 출력되는 시프트 신호를 소정의 신호 레벨(선택 레벨: 예를 들면 하이 레벨)로 변환한다.
그리고, 출력 회로(122)는 시스템 컨트롤러(150)로부터 공급되는 선택 제어 신호(예를 들면, 출력 제어 신호)에 의거하여, 각 선택 라인 Ls1∼Lsn에, 상기 변환된 시프트 신호를 선택 신호 Vse1∼Vsen으로서 출력한다.
전원 드라이버(130)는 표시 패널(110)의 각 화소 PIX에 공통으로 접속된 개별의 전원 라인 La 및 공통 전극 Ec에 접속되어 있다. 전원 드라이버(130)는 각 전원 라인 La 및 공통 전극 Ec에 대해, 소정의 타이밍에서 소정의 전원 전압 Vsa, Vc를 개별적으로 인가한다.
여기서, 전원 드라이버(130)는 예를 들면 도 2에 나타내는 바와 같이, 시스템 컨트롤러(150)로부터 공급되는 전원 제어 신호(예를 들면, 출력 제어 신호)에 의거하여, 상기의 선택 신호 Vse1∼Vsen의 인가 타이밍과 동기해서, 각 전원 라인 La에 소정의 신호 레벨의 전원 전압 Vsa를 공급하는 전원 회로(131) 및 공통 전극 Ec에 소정의 신호 레벨의 전원 전압 Vc를 공급하는 전원 회로(132)를 구비하고 있다.
데이터 드라이버(140)는 표시 패널(110)의 각 데이터 라인 Ld에 접속되어 있다. 데이터 드라이버(140)는 적어도 표시 동작시에는 화상 데이터에 따른 계조 신호(계조 전압 Vdata)를 생성하고, 각 데이터 라인 Ld를 통해 화소 PIX에 공급한다.
또, 데이터 드라이버(140)는 후술하는 휘도 보상 데이터 취득 동작시에는 특정의 전압값의 참조 전압 Vmeas를 각 데이터 라인 Ld에 인가한다. 그리고, 해당 참조 전압 Vmeas에 대응하여 각 화소 PIX(구체적으로는 발광소자)에 흐르는 전류 Imeas의 전류값을 측정하여, 휘도 보상 데이터로서 취득한다.
그리고, 데이터 드라이버(140)는 해당 인가한 참조 전압 Vmeas의 전압값 및 측정된 전류 Imeas의 전류값과 소정의 기준값에 의거하여, 각 발광소자의 발광 특성의 변화량을 취득한다.
데이터 드라이버(140)는 표시 동작시에, 화상 데이터에 따라, 또한 취득한 각 발광소자의 발광 특성의 변화량(휘도 보상 데이터)에 의거하여, 발광 특성의 변화를 보상하도록 전압값을 보정한 계조 전압 Vdata를, 각 데이터 라인 Ld를 통해 각 화소 PIX에 공급한다.
도 3은 본 실시형태에 관한 표시장치에 적용 가능한 데이터 드라이버의 일예를 나타내는 개략 블럭도이다.
도 4는 도 3에 나타낸 데이터 드라이버의 출력 회로 주변의 일예를 나타내는 주요부 구성도이다.
여기서, 도 4에 있어서는 도 3에 나타낸 시프트 레지스터 회로, 데이터 레지스터 회로 및 데이터 래치 회로를 생략하여, 데이터 드라이버(140)의 도시를 간략화하고 있다.
데이터 드라이버(140)는 예를 들면 도 3, 도 4에 나타내는 바와 같이, 시프트 레지스터 회로(141)와, 데이터 레지스터 회로(142)와, 데이터 래치 회로(143)와, 보정 연산 회로(144)와, D/A 컨버터(145)(전압 인가 회로)와, 출력 회로(146)(전류 측정회로)와, A/D 컨버터(147)와, 메모리(148)(기억 회로)와, LUT(기준값 기억 회로)(149)를 구비하고 있다.
시프트 레지스터 회로(141)는 시스템 컨트롤러(150)로부터 공급되는 데이터 제어 신호(시프트 클록 신호 CLK, 샘플링 개시 신호 STR)에 의거하여, 순차 시프트 신호를 출력한다.
데이터 레지스터 회로(142)는 해당 시프트 신호의 입력 타이밍에 의거하여, 표시 신호 생성 회로(160)로부터 공급되는 1행분의 화상 데이터 D0∼Dm을 순차 페치한다.
데이터 래치 회로(143)는 데이터 제어 신호(데이터 래치 신호 STB)에 의거하여, 데이터 레지스터 회로(142)에 페치된 1행분의 화상 데이터 D0∼Dm을 유지한다.
보정 연산 회로(144)는 후술하는 휘도 보상 데이터 취득 동작에 의해 미리 추출한, 각 화소 PIX(발광소자)의 발광 특성의 변동량에 따른 휘도 보상 데이터에 의거하여, 데이터 레지스터 회로(142)에 유지된 각 화상 데이터 D0∼Dm을 보정한다.
D/A 컨버터(145)는 도시를 생략한 전원 공급 수단으로부터 공급되는 계조 기준 전압 V0∼VP에 의거하여, 화상 데이터 D0∼Dm, 또는 상기 보정된 화상 데이터 D0∼Dm(이하, 편의상 「보정 화상 데이터 D0′∼Dm′」로 함)을 소정의 아날로그 신호 전압 Vpix로 변환한다.
출력 회로(146)는 아날로그 신호 전압으로 변환된 화상 데이터 D0∼Dm, 또는 보정 화상 데이터 D0′∼Dm′를 소정의 신호 레벨의 계조 전압 Vdata로 변환하여, 시스템 컨트롤러(150)로부터 공급되는 데이터 제어 신호(출력 전환/인에이블 신호 OE)에 의거하여, 각 열의 데이터 라인 Ld에 일제히 출력한다.
특히, 본 실시형태에 적용되는 데이터 드라이버(140)에 있어서는 도 4에 나타내는 바와 같이, 출력 회로(146)에, 전환 스위치(146a)와, 폴로워 앰프(146b)와, 전류계(146c)와, 전환 스위치(146d)를 갖고 있다.
전환 스위치(146a)는 시스템 컨트롤러(150)로부터 공급되는 데이터 제어 신호에 의거하여, 각 열의 데이터 라인 Ld를 접점 Na, Nb, Nc 중의 어느 하나에 선택적으로 접속한다. 접점 Na는 폴로워 앰프(146b)를 통해 D/A 컨버터(145)에 접속되어 있다. 또, 접점 Nb는 전환 스위치(146d)에 접속되어 있다. 접점 Nc는 전류계(146c)를 통해 전환 스위치(146d)에 접속되어 있다.
폴로워 앰프(146b)는 D/A 컨버터(145)의 출력에 대한 버퍼 회로로서 동작한다. 이것에 의해, D/A 컨버터(145)로부터 출력되는 화상 데이터 D0∼Dm(또는, 보정 화상 데이터 D0′∼Dm′)에 따른 아날로그 신호 전압 Vpix가 폴로워 앰프(146b)에 의해 계조 전압 Vdata로 변환되고, 상기 변환 스위치(146a)를 통해 각 데이터 라인 Ld에 인가된다.
전류계(146c)는 후술하는 휘도 보상 데이터 취득 동작에 있어서, 각 데이터 라인 Ld에 해당 전류계(146c)를 통해 소정의 참조 전압 Vmeas를 인가했을 때에, 각 화소 PIX의 발광소자(후술하는 유기 EL 소자)에게 흐르는 전류 Imeas의 전류값을 검출한다.
전환 스위치(146d)는 시스템 컨트롤러(150)로부터 공급되는 데이터 제어 신호에 의거하여, 각 열의 데이터 라인 Ld를 직접적으로 또는 전류계(146c)를 통해 간접적으로, 접점 Nm, Ng의 어느 하나에 선택적으로 접속한다. 접점 Nm은 도시를 생략한 전원으로부터 소정의 전압값의 참조 전압 Vmeas가 인가되어 있다. 또, 접점 Ng는 접지 전위 GND로 설정되어 있다.
이것에 의해, 데이터 드라이버(140)(출력 회로(146))는 표시 패널(110)에 배열된 화소 PIX를 초기화 또는 리세트할 때에는 전환 스위치(146a)를 접점 Nb에 접속하는 동시에, 전환 스위치(146d)를 접점 Ng에 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND로 설정한다.
데이터 드라이버(140)(출력 회로(146))는 각 화소 PIX에 화상 데이터를 기입할 때, 전환 스위치(146a)를 접점 Na에 접속하는 것에 의해, 데이터 라인 Ld에 화상 데이터에 따른 계조 전압 Vdata를 인가한다.
데이터 드라이버(140)(출력 회로(146))는 각 화소 PIX의 발광 특성을 보상하기 위한 휘도 보상 데이터를 취득할 때에는 전환 스위치(146a)를 접점 Nc에 접속하는 동시에, 전환 스위치(146d)를 접점 Nm에 접속하는 것에 의해, 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값을 전류계(146c)에 의해 측정한다.
여기서, 상세한 것은 후술하겠지만, 휘도 보상 데이터 취득 동작시에는 상기의 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값을 전류계(146c)에 의해 측정하는 동작에 앞서, 데이터 라인 Ld에 특정의 오프전압 Voff를 인가하는 동작을 실행한다. 이 오프전압 Voff는 상기의 데이터 드라이버(140)의 구성에 있어서, 예를 들면, 화상 데이터 D0∼Dm 대신에 오프 전압용 데이터를, 데이터 레지스터 회로(142)를 통해 페치하고, D/A 컨버터(145)에 공급하는 것에 의해 생성되고, 출력 회로(146)로부터 소정의 타이밍에서 각 데이터 라인 Ld에 공급된다. 이 때, 전환 스위치(146a)는 접점 Na에 접속된다.
또한, 오프 전압 Voff를 생성, 공급하는 방법은 상기의 데이터 드라이버(140)에 오프 전압용 데이터를 공급하는 방법에 한정되지 않는다. 예를 들면, 오프 전압 Voff를 생성, 공급하는 방법은 출력 회로(146) 또는 데이터 드라이버(140)의 외부에 도시를 생략한 정전압원(전압 생성 회로)을 구비한 구성을 적용할 수 있다. 이것에 의해, 휘도 보상 데이터 취득 동작시의 소정의 타이밍에서, 해당 정전압원으로부터 특정의 전압값의 오프 전압 Voff를 각 데이터 라인 Ld에 공급할 수 있다.
A/D 컨버터(147)는 휘도 보상 데이터 취득 동작시에 전류계(146c)에 의해 검출된 아날로그값으로 이루어지는 전류 Imeas의 전류값을 디지털값으로 변환한다. 여기서, 디지털 변환된 전류 Imeas의 전류값은 각 화소 PIX의 발광 특성(구체적으로는 발광소자의 발광 휘도에 관한 전류-전압 특성)을 보상하기 위한 휘도 보상 데이터에 상당한다.
메모리(148)는 A/D 컨버터(147)에 의해 디지털값으로 변환된 전류 Imeas의 전류값을, 각 화소 PIX에 대응하여 휘도 보상 데이터로서 기억(저장)한다.
LUT(149)는 휘도 보상 데이터 취득 동작시에 있어서, 각 발광소자의 발광 특성의 변동량을 추출하기 위한 기준값을 기억하고 있는 룩업 테이블이다. 이 기준값은 예를 들면, 각 발광소자가 초기 특성을 갖고 있을 때 전류계(146c)에 의해 검출되는 전류 Imeas의 초기값, 혹은 전류 Imeas의 설계값이다.
보정 연산 회로(144)는 메모리(148)에 기억된 휘도 보상 데이터와, LUT(149)에 기억된 기준값의, 예를 들면 차분에 의거하여, 각 발광소자의 발광 특성의 변동량을 추출하고, 이 각 발광소자의 발광 특성의 변동량을 보상하는데 필요한 보정량을 추출한다. 이것에 의해, 화상 데이터에 따른 휘도 계조로 각 화소 PIX(발광소자)를 발광 동작시키는 표시 동작시에, 보정 연산 회로(144)에 있어서, 메모리(148)로부터 읽어낸 각 화소 PIX의 휘도 보상 데이터와 LUT(149)에 기억된 기준값에 의거하여 각 발광소자의 발광 특성의 변화량을 취득하고, 이 변화량을 보상하는데 필요한 보정량을 추출하며, 추출한 보정량에 따라 화상 데이터 D0∼Dm을 보정한다.
또한, 본 실시형태에 있어서는 도 4에 나타내는 바와 같이, 메모리(148)가 데이터 드라이버(140)내에 설치된 구성을 나타냈지만, 본 발명은 이러한 구성에 한정되는 것은 아니고, 메모리(148)가 데이터 드라이버(140)와는 독립된 별개의 구성으로서 설치되는 것이어도 좋다. LUT(149)에 있어서도, 도 4에 나타내는 바와 같이, 데이터 드라이버(140)내에 설치되는 구성을 나타냈지만, 이와 같은 구성에 한정되는 것은 아니고, 데이터 드라이버(140)와는 독립된 별개의 구성으로서 설치되는 것이어도 좋다.
시스템 컨트롤러(150)는 후술하는 표시 신호 생성 회로(160)로부터 공급되는 타이밍 신호에 의거하여, 적어도 상기 선택 드라이버(120), 전원 드라이버(130) 및 데이터 드라이버(140)의 동작 상태를 제어하여, 표시 패널(110)에 있어서의, 소정의 구동 제어 동작을 실행하기 위한 선택 제어 신호, 전원 제어 신호 및 데이터 제어 신호를 생성하여 출력한다.
특히, 본 실시형태에 있어서는 시스템 컨트롤러(150)는 선택 드라이버(120), 전원 드라이버(130) 및 데이터 드라이버(140)의 각각에 대해, 선택 제어 신호, 전원 제어 신호 및 데이터 제어 신호를 공급한다. 이것에 의해, 각 드라이버를 소정의 타이밍에서 동작시키고, 선택 드라이버(120)로부터 소정의 전압 레벨의 선택 신호 Vse1∼Vsen을 생성하여 출력시킨다. 전원 드라이버(130)로부터 전원 전압 Vsa, Vc를 생성하고 출력시킨다. 데이터 드라이버(140)로부터 휘도 보상 데이터 취득용의 참조 전압 Vmeas, 오프 전압 Voff, 화상 데이터에 따른 계조 전압 Vdata를 생성하고 출력시킨다.
이것에 의해, 시스템 컨트롤러(150)는 각 화소 PIX에 있어서의 구동 제어 동작(후술하는 휘도 보상 데이터 취득 동작 및 표시 동작)을 연속적으로 실행시켜, 영상 신호에 의거하는 소정의 화상 정보를 표시 패널(110)에 표시시키는 제어를 실행한다.
표시 신호 생성 회로(160)는 예를 들면, 표시장치(100)의 외부로부터 공급되는 영상 신호에 의거하여, 화상 데이터(휘도 계조 데이터)를 생성하여 데이터 드라이버(140)에 공급하는 동시에, 해당 화상 데이터에 의거하여 표시 패널(110)에 소정의 화상 정보를 표시하기 위한 타이밍 신호(시스템 클록 등)를 추출 또는 생성하여 시스템 컨트롤러(150)에 공급한다.
표시 신호 생성 회로(160)는 구체적으로는 영상 신호로부터 휘도 계조 신호 성분을 추출하고, 표시 패널(110)의 1행분마다 해당 휘도 계조 신호 성분을 디지털신호로 이루어지는 화상 데이터(휘도 계조 데이터)로서 데이터 드라이버(140)의 데이터 레지스터 회로(142)에 공급한다. 여기서, 상기 영상 신호가 텔레비전 방송 신호(콤포지트 영상 신호)와 같이, 화상 정보의 표시 타이밍을 규정하는 타이밍 신호 성분을 포함하는 경우에는 표시 신호 생성 회로(160)는 상기 휘도 계조 신호 성분을 추출하는 기능 외에, 타이밍 신호 성분을 추출하여 시스템 컨트롤러(150)에 공급하는 기능을 갖는 것이어도 좋다. 이 경우에 있어서는 상기 시스템 컨트롤러(150)는 표시 신호 생성 회로(160)로부터 공급되는 타이밍 신호에 의거하여, 선택 드라이버(120)나 전원 드라이버(130), 데이터 드라이버(140)에 대해 개별적으로 공급하는 각 제어 신호를 생성한다.
(화소)
다음에, 본 실시형태에 관한 표시 패널에 배열되는 화소에 대해 구체적으로 설명한다.
도 5는 본 실시형태에 관한 표시 패널에 적용되는 화소(화소 구동 회로 및 발광소자)의 1실시형태를 나타내는 회로 구성도이다.
본 실시형태에 관한 표시 패널(110)에 배열되는 화소 PIX는 도 5에 나타내는 바와 같이, 화소 구동 회로 DC와 유기 EL 소자(전류 구동형의 발광소자) OEL을 구비하고 있다.
화소 구동 회로 DC는 적어도, 선택 드라이버(120)로부터 선택 라인 Lsea(Ls1, Ls3, …Lsn-1)을 통해 인가되는 선택 신호 Vsea(Vse1, Vse3, Vsen-1) 및, 선택 라인 Lseb(Ls2, Ls4, Lsn)를 개입시켜 인가되는 선택 신호 Vseb(Vse2, Vse4,…Vsen)에 의거하여, 화소 PIX를 선택 상태로 설정한다.
화소 구동 회로 DC는 이 선택 상태에 있어서 데이터 드라이버(140)로부터 데이터 라인 Ld를 통해 공급되는 계조 전압 Vdata에 따른 발광 구동 전류를 생성한다.
유기 EL 소자 OEL은 상기 화소 구동 회로 DC에 의해 생성되는 발광 구동 전류에 의거하여, 소정의 휘도 계조로 발광 동작한다.
도 5에 나타내는 화소 구동 회로 DC는 구체적으로는 트랜지스터 Tr11∼Tr13과 캐패시터 Cs를 구비하고 있다.
트랜지스터 Tr11∼Tr13은 게이트 단자, 드레인 단자 및 소스 단자를 갖고, 드레인 단자와 소스 단자간에 형성되는 전류로를 갖는 것이다.
트랜지스터 Tr11(제 2 스위칭 소자)은 게이트 단자가 선택 라인 Lsea(Ls1, Ls3,…Lsn-1)에 접속되고, 또 드레인 단자가 데이터 라인 Ld에 접속되며, 또 소스 단자가 접점 N11에 접속되어 있다.
트랜지스터 Tr12(제 1 스위칭 소자)는 게이트 단자가 선택 라인 Lseb(Ls2, Ls4,…Lsn)에 접속되고, 또 드레인 단자가 데이터 라인 Ld에 접속되며, 또, 소스 단자가 접점 N12에 접속되어 있다. 트랜지스터 Tr13(구동 트랜지스터)은 게이트 단자가 접점 N11에 접속되고, 드레인 단자가 전원 라인 La에 접속되며, 소스 단자가 접점 N12에 접속되어 있다.
또, 캐패시터 Cs(유지 용량)는 트랜지스터 Tr13의 게이트 단자(접점 N11) 및 소스 단자(접점 N12)간에 접속되어 설치되어 있다.
즉, 본 실시형태에 있어서는 1개의 화소 PIX에 대해, 한 쌍(2개)의 선택 라인 Lsea 및 Lseb가 접속되어 있다.
또, 유기 EL 소자 OEL은 애노드(애노드 전극)가 상기 화소 구동 회로 DC의 접점 N12에 접속되고, 캐소드(캐소드 전극)가 공통 전극 Ec에 접속되어 있다.
또한, 도 5에 나타낸 화소 PIX에 있어서, 트랜지스터 Tr11∼Tr13에 대해서는 특히 한정하는 것은 아니지만, 예를 들면 모두 동일한 채널형을 갖는 주지의 박막 트랜지스터(TFT)를 적용할 수 있다. 도 5에 있어서는 트랜지스터 Tr11∼Tr13이 n채널형의 박막 트랜지스터로 이루어지는 경우를 나타낸다.
또, 트랜지스터 Tr11∼Tr13은 아몰퍼스 실리콘 박막 트랜지스터라도 좋고, 다결정(폴리) 실리콘 박막 트랜지스터라도 좋다.
특히, 상기 트랜지스터 Tr11∼Tr13을 n채널형 아몰퍼스 실리콘 박막 트랜지스터에 의해 구성한 경우에는 이미 확립된 아몰퍼스 실리콘 제조 기술을 적용하여, 다결정형이나 단결정형의 박막 트랜지스터에 비해, 간이한 제조 프로세스로 동작 특성(전자 이동도 등)이 균일하고 안정된 트랜지스터를 실현할 수 있다. 또, 캐패시터 Cs는 트랜지스터 Tr13의 게이트-소스간에 형성되는 기생 용량이라도 좋고, 해당 기생 용량에 부가해서 별개의 용량 소자를 병렬로 접속한 것이어도 좋다.
또, 상술한 화소 PIX에 있어서는 화소 구동 회로 DC로서 3개의 트랜지스터 Tr11∼Tr13을 구비한 회로 구성을 나타냈지만, 본 발명은 이 실시형태에 한정되는 것은 아니며, 3개 이상의 트랜지스터를 구비한 다른 회로 구성을 갖는 것이어도 좋다. 또, 화소 구동 회로 DC에 의해 발광 구동되는 발광소자로서 유기 EL 소자 OEL를 적용한 회로 구성을 나타냈지만, 본 발명은 이것에 한정되는 것은 아니고, 전류 구동형의 발광소자이면, 예를 들면, 발광 다이오드 등의 다른 발광소자라도 좋다.
(발광장치의 구동제어방법)
다음에, 본 실시형태에 관한 표시장치에 있어서의 구동제어방법에 대해 설명한다.
본 실시형태에 관한 표시장치(100)의 구동 제어 동작은 적어도, 휘도 보상 데이터 취득 동작과 표시 동작을 갖고 있다.
휘도 보상 데이터 취득 동작에 있어서는 표시 패널(110)에 배열된 각 화소 PIX에 있어서의 발광 특성의 변화를 보상하기 위한 파라미터가 취득된다. 더욱 구체적으로는 각 화소 PIX의 유기 EL 소자(발광소자) OEL의 발광 휘도에 관한 전류-전압 특성의 경시적인 변화(시간 경과 열화)의 정도(변화량)를 추출하는 파라미터로서, 특정의 전압(참조 전압 Vmeas)을 인가한 경우에 유기 EL 소자 OEL에 흐르는 전류(전류 Imeas)의 전류값을 측정하여, 휘도 보상 데이터로서 취득하는 동작이 실행된다.
표시 동작에 있어서는 상술한 휘도 보상 데이터 취득 동작에 있어서 각 화소 PIX에 대응하여 취득한 휘도 보상 데이터에 의거하는 보정량을 추출하고, 추출한 보정량에 따라 화상 데이터 D0∼Dm이 보정되고, 이 보정 화상 데이터 D0′∼Dm′에 따른 계조 전압 Vdata가 각 화소 PIX에 기입된다. 이것에 의해, 각 화소 PIX에 있어서의 발광 특성의 변동(유기 EL 소자 OEL의 전류-전압 특성의 변동)을 보상한 전류값의 발광 구동 전류가 유기 EL 소자 OEL에 공급되고, 화상 데이터에 따른 휘도 계조로 발광하는 동작이 실행된다.
이하, 각 동작에 대해 구체적으로 설명한다.
(휘도 보상 데이터 취득 동작)
도 6의 (a) 및 (b)는 본 실시형태에 관한 표시장치에 있어서의 휘도 보상 데이터 취득 동작을 나타내는 타이밍도이다.
도 7은 본 실시형태에 관한 표시장치에 있어서의 초기화 동작을 나타내는 동작 개념도이다.
도 8은 본 실시형태에 관한 표시장치에 있어서의 오프 전압 인가 동작을 나타내는 동작 개념도이다.
도 9는 본 실시형태에 관한 표시장치에 있어서의 전류 측정 동작을 나타내는 동작 개념도이다.
여기서, 도 7∼도 9에 있어서는 데이터 드라이버(140)의 구성으로서, 도시의 형편상, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다. 또한, 출력 회로(146)에 있어서, 전환 스위치(146d)를 생략하고, 전환 접속에 의해 공급되는 전압만을 나타내고 있다.
본 실시형태에 관한 휘도 보상 데이터 취득 동작은 도 6의 (a)에 나타내는 소정의 휘도 보상 데이터 취득 기간 Tiv를 갖고 실행된다. 휘도 보상 데이터 취득 기간 Tiv는 초기화 기간 Tini와, Voff 기입 기간 Twof와, 전류 측정 기간 Trim을 포함한다.
초기화 기간 Tini에 대해서는 데이터 라인 Ld 및 화소 PIX에 잔류 또는 유지된 전하가 방출되어, 화소 PIX가 초기화된다. Voff 기입 기간 Twof에 있어서는 화소 PIX에 오프 전압 Voff가 기입된다.
또, 전류 측정 기간 Trim에 있어서는 데이터 라인 Ld에 참조 전압 Vmeas를 인가하는 것에 의해, 화소 PIX(유기 EL 소자 OEL)에 흐르는 전류 Imeas가 측정된다.
우선, 초기화 기간 Tini에 있어서는 도 6의 (a), 도 7에 나타내는 바와 같이, 시스템 컨트롤러(150)로부터 공급되는 선택 제어 신호에 의거하여, 선택 드라이버(120)가 화소 PIX에 접속된 선택 라인 Lsea 및 Lseb에 대해, 각각 하이 레벨(선택 레벨)의 선택 신호 Vsea 및 Vseb를 인가한다.
또, 시스템 컨트롤러(150)로부터 공급되는 전원 제어 신호에 의거하여, 전원 드라이버(130)(전원 회로(131, 132))가 전원 라인 La 및 공통 전극 Ec에 대해, 각각 로우 레벨(예를 들면 접지 전위 GND)의 전원 전압 Vsa 및 Vc를 인가한다.
또, 이 타이밍과 동기해서, 도 6의 (a), 도 7에 나타내는 바와 같이, 시스템 컨트롤러(150)로부터 공급되는 데이터 제어 신호에 의거하여, 데이터 드라이버(140)가, 출력 회로(146)에 설치된 전환 스위치(146a)를 접점 Nb로 전환 접속하는 동시에, 전환 스위치(146d)를 접점 Ng에 전환 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND(초기화 전압)로 설정한다.
이것에 의해, 도 7에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11, Tr12가 온 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11) 및 소스 단자(접점 N12; 유기 EL 소자 OEL의 애노드)가 접지 전위 GND로 설정되는 동시에, 트랜지스터 Tr13의 드레인 단자 및 유기 EL 소자 OEL의 캐소드도 접지 전위 GND로 설정된다.
이것에 의해, 트랜지스터 Tr13의 게이트-소스간에 접속된 캐패시터 Cs에 축적된 전하나, 데이터 라인 Ld에 잔류하는 전하가 방전되어 화소 PIX 및 데이터 라인 Ld가 초기화된다(초기화 스텝). 또한, 이 때, 트랜지스터 Tr13은 오프 상태로 된다. 또, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 발광 동작하지 않는다.
또한, 도 6의 (a)에 나타낸 초기화 기간 Tini에 의해, 트랜지스터 Tr12를 온 동작하여, 트랜지스터 Tr13의 소스 단자의 전위를 접지 전위 GND로 설정하는 동작은 반드시 필요한 필수의 동작은 아니다.
즉, 이 동작을 실행하지 않아도, 대부분의 경우에 문제없이 화소 PIX를 초기화할 수 있다. 따라서, 휘도 보상 데이터 취득 기간 Tiv에 있어서, 예를 들면 도 6의 (b)에 나타내는 타이밍도와 같이, 초기화 기간 Tini를 마련하지 않고, 초기화 동작을 실행하지 않게 해도 좋다.
그러나, 트랜지스터 Tr12를 온 동작하여 트랜지스터 Tr13의 소스 단자의 전위를 접지 전위 GND로 설정하는 것에 의해, 캐패시터 Cs에 축적된 전하를 확실히 방전하여, 화소 PIX를 확실히 초기화할 수 있으므로, 이 초기화 동작을 실행하는 것이 바람직하다.
다음에, Voff 기입 기간 Twof에 있어서는 도 6의 (a), 도 8에 나타내는 바와 같이, 전원 제어 신호에 의거하여, 전원 드라이버(130)가 전원 라인 La에 로우 레벨의 전원 전압 Vsa(예를 들면 접지 전위 GND보다 낮은 전위의 전압 Vano)를 인가하는 동시에, 공통 전극 Ec에 로우 레벨의 전원 전압 Vc(예를 들면 접지 전위 GND)를 인가한다.
또, 선택 제어 신호에 의거하여, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기하여, 도 6의 (a), 도 8에 나타내는 바와 같이, 데이터 제어 신호에 의거하여, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해 특정의 전압값의 오프 전압 Voff를 인가한다(오프 전압 인가 스텝).
여기서, 오프 전압 Voff는 화소 PIX에 설치된 화소 구동 회로 DC의 트랜지스터 Tr13을 충분히 오프상태로 할 수 있는 전압값으로 설정된다. 구체적으로는 데이터 드라이버(140)로부터 데이터 라인 Ld를 통해, 화소 PIX의 트랜지스터 Tr13의 게이트 전극(접점 N11)에 인가되는 오프 전압 Voff는 유기 EL 소자 OEL의 애노드측(접점 N12)의 전압보다 충분히 낮은 전압값, 예를 들면 접지 전위 GND보다 낮은 전위의 부의 전압값으로 설정된다.
이 오프 전압 Voff는 예를 들면, 도 3에 나타낸 데이터 드라이버(140)에 대해, 화상 데이터 D0∼Dm 대신에, 오프 전압용 데이터를 데이터 레지스터 회로(142)에 공급하는 것에 의해, D/A 컨버터(145) 및 폴로워 앰프(146b)에 의해서 생성된다.
이것에 의해, 도 8에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11이 온 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11)에 오프 전압 Voff가 인가된다.
또, 트랜지스터 Tr12가 오프 동작하여, 트랜지스터 Tr13의 소스 단자(접점 N12)의 전위(GND)가 유지된다.
또, 트랜지스터 Tr13의 드레인 단자는 전압 Vano에 의해서 접지 전위 GND보다 낮은 전위로 설정되고, 유기 EL 소자 OEL의 캐소드는 접지 전위 GND로 설정된다.
즉, 트랜지스터 Tr13의 게이트 단자(접점 N11)는 전압(Voff)에 의해, 소스 단자(접점 N12)의 전압(GND)보다 충분히 낮은 전위로 설정된다. 또, 드레인 단자도 전압(Vano)에 의해, 접지 전위 GND보다 낮은 전위로 설정된다. 따라서, 트랜지스터 Tr13의 드레인-소스간의 전류로는 확실하게 닫혀, 트랜지스터 Tr13으로부터 유기 EL 소자 OEL에 미소한 누출 전류마저도 흐르지 않는 상태로 된다(차단 스텝).
또한, 본 실시형태에 있어서는 Voff 기입 기간 Twof에 있어서, 전원 라인 La에 공급하는 로우 레벨의 전원 전압 Vsa를, 접지 전위 GND보다 낮은 전위의 전압 Vano로 설정하는 경우를 나타내었다. 본 발명은 이것에 한정되는 것은 아니며, 전원 드라이버(130)의 전원 회로(131)와 전원 라인 La의 접속점을 잘라내어(전원 라인 La를 오픈으로 해서), 전원 라인 La를 하이 임피던스 상태로 설정하는 것이어도 좋다.
다음에, 전류 측정 기간 Trim(특성 측정 스텝)에 있어서는 도 6의 (a), 도 9에 나타내는 바와 같이, 선택 제어 신호에 의거하여, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 상술한 Voff 기입 기간 Twof와 마찬가지로, 전원 제어 신호에 의거하여, 전원 드라이버(130)가 전원 라인 La에 접지 전위 GND보다 낮은 전위의 전압 Vano의 전원 전압 Vsa를 인가하는 동시에, 공통 전극 Ec에 접지 전위 GND의 전원 전압 Vc를 인가한다.
또, 이 타이밍과 동기하여, 도 6의 (a), 도 9에 나타내는 바와 같이, 데이터 제어 신호에 의거하여, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nc에 전환 접속하는 동시에, 전환 스위치(146d)를 접점 Nm에 전환 접속하는 것에 의해, 도시를 생략한 측정용 전원으로부터 전류계(146c)를 통해, 데이터 라인 Ld에 참조 전압 Vmeas를 인가한다(전압 인가 스텝).
여기서, 참조 전압 Vmeas는 유기 EL 소자 OEL의 캐소드에 설정되는 접지 전위 GND보다 높은 전위로 설정된다(Vmeas＞GND). 이것에 의해, 유기 EL 소자 OEL에 순 바이어스로 되는 전압이 인가된다.
구체적으로는 참조 전압 Vmeas는 전류계(146c)를 통해 데이터 라인 Ld에 대해 참조 전압 Vmeas를 인가하는 것에 의해, 데이터 라인 Ld로부터 트랜지스터 Tr12, 유기 EL 소자 OEL을 통해 공통 전극 Ec에 흐르는 전류 Imeas의 전류값을, 전류계(146c)에 의해 측정할 수 있는 정도의 정의 전압값으로 설정된다. 이 때, 유기 EL 소자 OEL은 전류 Imeas의 전류값에 따른 휘도로 발광한다. 또한, 전류 Imeas의 전류값이 충분히 작은 경우에는 유기 EL 소자 OEL은 거의 발광하지 않는 상태로 된다.
이것에 의해, 도 9에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11이 오프 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11)에 인가된 오프 전압 Voff가 유지된다.
또, 트랜지스터 Tr12가 온 동작하여, 트랜지스터 Tr13의 소스 단자(접점 N12)가 데이터 라인 Ld를 통해 전류계(146c)에 접속되고, 해당 전류계(146c) 및 데이터 라인 Ld를 통해 소스 단자(접점 N12)에 정의 전압값의 참조 전압 Vmeas가 인가된다(접속 스텝).
또, 트랜지스터 Tr13의 드레인 단자는 접지 전위 GND보다 낮은 전위의 전원 전압 Vsa(=Vano)로 설정되고, 유기 EL 소자 OEL의 캐소드는 접지 전위 GND로 설정된다.
따라서, 유기 EL 소자 OEL의 애노드측(접점 N12)에 접지 전위 GND보다 높은 전위의 참조 전압 Vmeas가 인가되고, 캐소드측(공통 전극 Ec)이 접지 전위 GND로 설정되므로, 참조 전압 Vmeas와 접지 전위 GND의 전위차 및, 유기 EL 소자 OEL의 도통 저항에 따른 전류 Imeas가 유기 EL 소자 OEL에 대해 순방향으로 흐른다.
이 때, 데이터 라인 Ld에 접속된 전류계(146c)에 의해, 참조 전압 Vmeas를 공급하는 측정용 전원(도시를 생략)으로부터 데이터 라인 Ld 및 화소 PIX에 흐르는 전류 Imeas의 전류값이 측정된다(전류 측정 스텝).
전류계(146c)에 의해 측정된 전류 Imeas의 전류값은 도 4에 나타낸 A/D 컨버터(147)에 의해 디지털 데이타로 변환된 후, 휘도 보상용 데이터로서 메모리(148)에 기억된다.
메모리(148)는 각 화소 PIX에 대응지어 휘도 보상용 데이터를 기억한다(보상 데이터 저장 스텝).
또한, 본 실시형태에 있어서는 전류 측정 기간 Trim에 있어서, 화소 PIX에 대해 특정의 참조 전압 Vmeas를 인가했을 때에 유기 EL 소자 OEL에 흐르는 전류 Imeas의 전류값을 측정하는 동작을 1회만 실행하는 경우를 나타내었다.
본 발명은 이것에 한정되는 것은 아니고, 예를 들면, 전압값이 다른 참조 전압 Vmeas를 인가하여, 그 때에 유기 EL 소자 OEL에 흐르는 전류 Imeas의 전류값을 측정하는 동작을 복수회(예를 들면 2, 3회 정도) 실행하는 것이어도 좋다. 이 경우에는 각 화소 PIX에 대해 복수개의 전류값이 얻어지고, 이들에 의거하는 휘도 보상용 데이터가 각 화소 PIX에 대응지어 메모리(148)에 기억된다.
여기서, 상술한 휘도 보상 데이터 취득 동작에 의해 취득된 휘도 보상 데이터(디지털 데이터로 변환된 전류 Imeas)와, 화소 PIX에 설치된 유기 EL 소자 OEL의 발광 특성의 변화의 관계 및 유기 EL 소자 OEL의 발광 특성의 변화를 보상하기 위한 보정에 대해 설명한다.
도 10의 (a), (b) 및 (c)는 유기 EL 소자의 전기적 특성의 변동에 대해 설명하기 위한 도면이다.
여기서, 도 10의 (a)는 유기 EL 소자의 발광 동작에 관련된 등가 회로도이며, 도 10의 (b)는 유기 EL 소자의 전기적 특성의 변화를 설명하기 위한 도면이며, 도 10의 (c)는 도 10의 (a)의 등가 회로에 있어서, 유기 EL 소자의 전기적 특성이 변화했을 때의 동작 상태를 설명하기 위한 도면이다.
도 5에 나타낸 바와 같은 회로 구성을 갖는 화소 PIX에 있어서, 발광 동작(표시 동작에 상당함)에 관련된 부분의 등가 회로는 도 10의 (a)에 나타내는 바와 같이 나타낼 수 있다.
여기서, 유기 EL 소자 OEL을 화상 데이터에 따른 원하는 휘도 계조로 발광시키기 위해 유기 EL 소자 OEL의 애노드-캐소드간에 흐르는 전류(발광 구동 전류)를 Iel로 하고, 발광 구동 전류 Iell이 유기 EL 소자 OEL에 흐르고 있을 때, 유기 EL 소자 OEL의 애노드-캐소드간에 전위차(발광 구동 전압) Vell이 생기고 있는 것으로 한다.
도 10의 (b)에 있어서, 횡축은 유기 EL 소자 OEL의 애노드-캐소드간의 발광 구동 전압 Vel을 나타내고, 종축은 유기 EL 소자 OEL의 애노드-캐소드간에 흐르는 발광 구동 전류 Iel을 나타낸다. 여기서, 유기 EL 소자 OEL이 초기 특성을 갖고 있는 초기 상태에 있어서, 유기 EL 소자 OEL의 애노드-캐소드간의 전위차 Vel과, 유기 EL 소자 OEL의 애노드-캐소드간에 흐르는 발광 구동 전류 Iel의 관계를 포함한, 유기 EL 소자 OEL의 전기적 특성은 도 10의 (b)에 있어서의 특성 곡선 SP0으로 나타난다.
유기 EL 소자 OEL의 전기적 특성이 특성 곡선 SP0으로 나타나는 초기 상태에 있어서는 유기 EL 소자 OEL의 애노드-캐소드간의 발광 구동 전압 Vel이 V0일 때, 발광 구동 전류 Iel로서 I0의 전류가 유기 EL 소자 OEL의 애노드-캐소드간에 흐르고, 유기 EL 소자 OEL이 발광 동작한다.
여기서, 유기 EL 소자의 전기적 특성(I-V특성)은 시간 경과 열화 등에 기인해서 변동한다.
구체적으로는 도 10의 (b)에 나타내는 바와 같이, 시간 경과 열화에 의해 유기 EL 소자 OEL의 도통 저항이 고저항화하는 것에 의해, 초기의 특성 곡선 SP0이 도면 중 화살표 a의 방향으로 변화해서, 예를 들면, 특성 곡선 SP1과 같이 된다. 특성 곡선 SP1은 특성 곡선 SP0에 대해, 고전압측으로 평행하게 시프트한 특성으로 되는 경우나, 고전압측으로 시프트하는 동시에, 저항의 증가에 의해서 곡선의 기울기가 변화한 특성으로 되는 경우 등이 있다. 도 10의 (b)에 있어서는 후자의 경우를 나타내고 있다. 이 때, 유기 EL 소자 OEL의 애노드-캐소드간의 전위차 Vel을 V0으로 했을 때에는 유기 EL 소자 OEL에 흐르는 발광 구동 전류 Iel은 I0에서 ΔI 감소해서, 전류 I1(=I0-ΔI)로 되고, 유기 EL 소자 OEL의 발광 휘도는 저하하게 된다.
그래서, 유기 EL 소자 OEL에 흐르는 발광 구동 전류 Iel의 전류값을, 초기 상태에 있어서의 값과 동일한 I0으로 하기 위해서는 도 10의 (b)에 나타내는 바와 같이, 유기 EL 소자 OEL의 애노드-캐소드간의 발광 구동 전압 Vel을 V0보다 큰 V1(V1=V0＋ΔV)로 설정할 필요가 있다.
다음에, 도 10의 (c)에 의거하여, 유기 EL 소자의 전기적 특성이 도 10의 (b)에 나타내는 바와 같이 변화했을 때의, 도 10의 (a)의 등가 회로에 있어서의 동작 상태의 변화에 대해 설명한다.
도 10의 (c)에 있어서, 횡축은 트랜지스터 Tr13의 드레인-소스간의 전압(드레인-소스간 전압) Vds 및 발광 구동 전압 Vel을 나타내고, 종축은 트랜지스터 Tr13의 드레인-소스간에 흐르는 전류(드레인-소스간 전류) Ids 및, 발광 구동 전류 Iel을 나타낸다. 여기서, 드레인-소스간 전압) Vds와 발광 구동 전압 Vel은 식 (1)의 관계를 갖고, 드레인-소스간 전류 Ids와 발광 구동 전류 Iel은 식 (2)의 관계를 갖는다.
Vds+Vel=Vsa-Vc…(1)
Ids=Iel…(2)
도 10의 (c)에 있어서, 특성 곡선 SP0, SP1은 도 10의 (b)에 나타낸 특성 곡선 SP0, SP1과 동등한 것이다. 단, 상기 식 (1)의 관계에 의거하여, 도 10의 (b)에 있어서의 특성 곡선 SP0, SP1의 좌우를 반대로 해서 플롯한 것이다.
특성선 ST0은 데이터 라인 Ld로부터, 트랜지스터 Tr13의 게이트 전압 Vg를 화상 데이터에 따른 전압값의 계조 전압 Vdata로 설정했을 때의, 드레인-소스간 전압 Vds에 대한 드레인-소스간 전류 Ids의 관계로부터 이루어지는 트랜지스터 Tr13의 특성을 나타내는 것이다. 트랜지스터 Tr13은 선형영역에서 동작하도록 구성되어 있으며, 특성선 ST0은 대략 드레인-소스간 전압 Vds에 비례해서 증가하는 직선으로 되어 있다.
도 10의 (c)에 있어서, 유기 EL 소자 OEL가 특성 곡선 SP0으로 나타나는 전기적 특성을 갖고 있을 때, 트랜지스터 Tr13의 동작점은 특성 곡선 SP0과 특성선 ST0의 교점인 PM0으로 되고, 발광 구동 전압 Vel은 Vel0, 발광 구동 전류 Iel은 Iel0으로 된다.
다음에, 시간 경과 열화에 의해 유기 EL 소자 OEL이 고저항화해서, 특성 곡선이 SP0에서 SP1로 변화했을 때, 트랜지스터 Tr13의 동작점은 특성 곡선 SP1과 특성선 ST0의 교점인 PM1로 되고, 발광 구동 전압 Vel은 Vel1, 발광 구동 전류 Iel은 Iel1로 된다. 도 10의 (c)에 나타내는 바와 같이, 발광 구동 전류 Iel1은 Iel0보다 작은 값이며, 발광 휘도가 저하하게 된다.
특성선 ST1은 트랜지스터 Tr13의 게이트 전압 Vg를, 취득한 휘도 보상용 데이터에 의거하는 보정량에 따라 보정한 전압값을 갖는 계조 전압(보정 계조 전압) Vdata로 설정했을 때의 특성을 나타내는 것이다.
유기 EL 소자 OEL이 시간 경과 열화에 의해 고저항화하고 특성 곡선이 SP1로 되는 동시에, 트랜지스터 Tr13의 특성이 특성선 ST1로 되었을 때, 트랜지스터 Tr13의 동작점은 특성 곡선 SP1과 특성선 ST1의 교점인 PM2로 되고, 발광 구동 전압 Vel은 Vel2, 발광 구동 전류 Iel은 Iel2로 된다. 보정량의 값을 적절히 설정하여, 이 발광 구동 전류 Iel2가 Iel0과 동등한 값, 혹은 대략 동일한 값으로 되도록, 계조 전압 Vdata의 전압값을 설정하는 것에 의해, 유기 EL 소자 OEL이 시간 경과 열화에 의해 고저항화해도, 발광 휘도의 저하를 억제할 수 있다.
본 실시형태에 관한 휘도 보상 데이터 취득 동작에 있어서는 화소 PIX의 접점 N12(유기 EL 소자 OEL의 애노드)에, 데이터 라인 Ld를 통해, 특정의 참조 전압 Vmeas를 인가하는 것에 의해, 유기 EL 소자 OEL의 애노드-캐소드간에 생기는 전위차에 따라 흐르는 전류 Imeas를 전류계(146c)에 의해 측정한다.
그리고, 디지털 데이타로 변환된 전류 Imeas(휘도 보상 데이터)는 각 화소 PIX에 대응지어 메모리(148)에 기억된다.
여기서, 각 화소 PIX에 대해, 참조 전압 Vmeas를 변화시켜 전류 Imeas를 측정하는 동작을 복수회 실행하는 경우에는 휘도 보상 데이터(전류 Imeas)는 참조 전압 Vmeas에 관련지어 메모리(148)에 기억된다.
이와 같이 해서, 각 화소 PIX에 대응해서 취득된 휘도 보상 데이터(디지털 데이터로 변환된 전류 Imeas)와 참조 전압 Vmeas의 관계는 도 10의 (b)에 나타낸 특성 곡선 SP0, SP1에 있어서의 I-V특성에 대응한다.
즉, 유기 EL 소자 OEL의 초기 상태에 있어서, 휘도 보상 데이터 취득 동작을 실행한 경우에, 예를 들면 참조 전압 Vmeas로서 전압값 V0을 화소 PIX에 인가했을 때, 전류계(146c)에 의해 측정된 전류 Imeas의 전류값이 I0이었다고 한다.
그 후, 재차, 휘도 보상 데이터 취득 동작을 실행한 경우에, 참조 전압 Vmeas로서 상기와 마찬가지로 전압값 V0을 화소 PIX에 인가했을 때, 전류 Imeas의 전류값이 I1이었던 경우에는 유기 EL 소자 OEL의 특성 곡선이 SP0에서 SP1로 변화한 것으로 판단할 수 있다.
이와 같은 특성 변화 후의 특성 곡선 SP1은 특정(1개)의 참조 전압 Vmeas와 측정된 전류 Imeas의 관계에 의거하여 특정할 수 있다.
또한, 특성 곡선 SP1의 특정을 더욱 정확하게 실행하기 위해서는 상술한 바와 같이, 각 화소 PIX에 대해 참조 전압 Vmeas를 변화시켜 전류 Imeas를 측정하는 동작을 복수회 실행하는 방법을 이용할 수 있다.
그리고, 후술하는 표시 동작에 있어서, 도 10의 (c)에 나타내는 바와 같이, 상기 참조 전압 Vmeas와 전류 Imeas의 관계에 의거하여 특정된 특성 곡선(유기 EL 소자 OEL의 I-V특성) SP1에 의거하여, 초기 상태의 특성 곡선 SP0에 있어서의 발광 구동 전류 Iel0과 동일 또는 대략 동일한 전류값을 얻기 위한, 계조 전압 Vdata에 대한 보정량을 추출하고, 보정 연산 회로(144)에 의해 화상 데이터 D0∼Dm을 이 보정량에 따라 보정한다.
즉, 이 보정량은 계조 전압 Vdata의 전압값을 보정하여, 유기 EL 소자 OEL의 애노드-캐소드간에 인가되는 발광 구동 전압 Vel이 예를 들면 V1(V1=V0＋ΔV)로 되도록 하는 값이다. 보정량은 도 10의 (c)에 나타낸 바와 같이, 취득한 휘도 보상용 데이터의 값과 트랜지스터 Tr13의 특성 등에 의거하여 추출된다.
이 보정된 전압값을 갖는 계조 전압 Vdata를 화소 PIX에 기입하는 것에 의해, 도 10의 (c)에 나타내는 바와 같이, 화소 구동 회로 DC의 트랜지스터 Tr13을 통해, 화상 데이터에 따른 본래의 전류값의 발광 구동 전류 Iel0을 유기 EL 소자 OEL에 흘릴 수 있다.
다음에, 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 상술한 휘도 보상 데이터 취득 동작을 실행하는 경우에 대해 설명한다.
도 11은 본 실시형태에 관한 휘도 보상 데이터 취득 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도이다.
도 2에 나타낸 바와 같이, 복수의 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 휘도 보상 데이터 취득 동작을 실행하는 경우에는 도 11에 나타내는 바와 같이, 우선, 초기화 기간 Tini에 있어서, 선택 드라이버(120)가 표시 패널(110)의 모든 행의 선택 라인 Ls1∼Lsn에 대해 하이 레벨의 선택 신호 Vse1∼Vsen을 일제히 인가한다.
또, 이 타이밍과 동기해서, 전원 드라이버(130)가 전원 라인 La 및 공통 전극 Ec에 대해 접지 전위 GND의 전원 전압 Vsa 및 Vc를 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld를 접지 전위 GND로 설정한다. 이것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 있어서, 화소 구동 회로 DC의 캐패시터 Cs에 축적된 전하나, 각 데이터 라인 Ld에 잔류하는 전하가 방전되어, 초기화가 실행된다.
다음에, 도 11에 나타내는 바와 같이, Voff 기입 동작(Voff 기입 기간 Twof) 및 전류 측정 동작(전류 측정 기간 Trim)으로 이루어지는 일련의 동작을, 표시 패널(110)의 1행째부터 n/2행째의 화소 PIX에 대해 순차 실행한다.
우선, 1행째의 화소 PIX에 대해, 상술한 바와 같이, Voff 기입 기간 Twof에 있어서, 선택 드라이버(120)가 선택 라인 Ls1에 하이 레벨의 선택 신호 Vse1를 인가하는 동시에, 선택 라인 Ls2∼Lsn에 로우 레벨의 선택 신호 Vse2∼Vsen을 인가한다.
또, 전원 드라이버(130)가 전원 라인 La에 접지 전위 GND보다 낮은 전위의 전원 전압 Vsa(=Vano)를 인가하는 동시에, 공통 전극 Ec에 접지 전위 GND의 전원 전압 Vc를 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld에 일제히 접지 전위 GND보다 낮은 전위의 오프 전압 Voff를 인가한다.
이것에 의해, 1행째의 화소 PIX에 있어서, 화소 구동 회로 DC의 트랜지스터 Tr13이 충분히 오프 상태로 된다.
다음에, 전류 측정 기간 Trim에 있어서, 선택 드라이버(120)가 선택 라인 Ls1, Ls3∼Lsn에 로우 레벨의 선택 신호 Vse1, Vse3∼Vsen을 인가하는 동시에, 선택 라인 Ls2에 하이 레벨의 선택 신호 Vse2를 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld에 일제히 특정의 참조 전압 Vmeas를 인가한다.
이것에 의해, 1행째의 화소 PIX에 있어서, 유기 EL 소자 OEL에 참조 전압 Vmeas에 따른 전류 Imeas가 흐른다.
이 전류 Imeas의 전류값을 각 데이터 라인 Ld에 접속된 전류계(146c)에 의해 개별적으로 측정하는 것에 의해, 각 화소 PIX의 유기 EL 소자 OEL의 발광 특성의 변동을 보상하기 위한 휘도 보상 데이터(디지털 변환된 전류 Imeas)가 취득된다.
취득된 휘도 보상 데이터는 각 화소 PIX에 대응하는 기억 영역을 구비한 메모리에 저장된다.
그리고, 이상의 Voff 기입 동작 및 전류 측정 동작으로 이루어지는 일련의 동작을 2행째부터 n/2행째의 화소 PIX에 대해서도 순차 반복 실행한다. 이것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 대해, 휘도 보상 데이터가 취득된다.
또한, 본 실시형태에 있어서는 휘도 보상 데이터 취득 동작으로서, 각 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행하기 전에, 모든 화소 PIX에 대해 1회만 초기화 동작을 실행하는 경우에 대해 설명하였다.
본 발명은 이것에 한정되는 것은 아니며, 각 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행할 때마다, 매회 초기화 동작을 실행하는 것이어도 좋다.
이것에 의하면, 초기화 동작, Voff 기입 동작 및 전류 측정 동작으로 이루어지는 일련의 동작이 각 행마다 실행된다. 이 때문에, 임의의 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행한 후에, 각 열의 데이터 라인 Ld나 화소 PIX에 전하가 잔류하고 있어도, 초기화 동작에 의해서 이 잔류 전하가 없어지고, 다음의 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행할 때에, 이전의 잔류 전하의 영향을 억제 혹은 없앨 수 있다.
(표시 동작)
다음에, 본 실시형태에 관한 표시장치에 있어서의 표시 동작에 대해 설명한다.
도 12의 (a) 및 (b)는 본 실시형태에 관한 표시장치에 있어서의 표시 동작을 나타내는 타이밍도이다.
도 13은 본 실시형태에 관한 표시장치에 있어서의 리세트 동작을 나타내는 동작 개념도이다.
도 14는 본 실시형태에 관한 표시장치에 있어서의 계조 전압 기입 동작을 나타내는 동작 개념도이다.
도 15는 본 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도이다.
여기서, 도 13∼도 15에 있어서는 데이터 드라이버(140)의 구성으로서, 도시의 형편상, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다.
본 실시형태에 관한 표시 동작은 도 12의 (a)에 나타내는 소정의 1처리 사이클 기간(표시 기간) Tcyc를 갖고 실행된다. 1처리 사이클 기간 Tcyc는 화소 PIX를 리세트하는 리세트 기간 Trst와, 화상 데이터에 따른 계조 전압 Vdata를 기입하는 Vdata 기입 기간 Twrt와, 유기 EL 소자 OEL을 소정의 휘도 계조로 발광시키는 발광 기간 Tem을 포함한다(Tcyc≥Trst+Twrt+Tem).
우선, 리세트 기간 Trst에 있어서는 도 12의 (a), 도 13에 나타내는 바와 같이, 전원 드라이버(130)가 화소 PIX에 접속된 전원 라인 La 및 공통 전극 Ec에 각각 로우 레벨(접지 전위 GND)의 전원 전압 Vsa 및 Vc를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서 도 12의 (a), 도 13에 나타내는 바와 같이, 데이터 드라이버(140)가, 출력 회로(146)에 설치된 전환 스위치(146a)를 접점 Nb에 전환 접속하는 동시에, 전환 스위치(146d)를 접점 Ng에 전환 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND(리세트 전압)로 설정한다.
이것에 의해, 도 13에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr12가 온 동작하여, 트랜지스터 Tr13의 소스 단자(접점 N12; 유기 EL 소자 OEL의 애노드)가 접지 전위 GND로 설정되는 동시에, 트랜지스터 Tr13의 드레인 단자 및 유기 EL 소자 OEL의 캐소드도 접지 전위 GND로 설정된다.
즉, 트랜지스터 Tr13의 소스 단자의 전위가 접지 전위 GND로 리세트된다.
또한, 이 때, 트랜지스터 Tr13은 오프 상태로 된다. 또, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 발광 동작하지 않는다.
또한, 이 리세트 기간 Trst에 의해, 트랜지스터 Tr13의 소스 단자의 전위를 접지 전위 GND로 리세트하는 동작은 반드시 필요한 필수의 동작은 아니다.
즉, 이 동작을 실행하지 않아도, 대부분의 경우에 문제없이 다음의 Vdata 기입 기간 Twrt에 있어서의 동작을 실행할 수 있다. 따라서, 1처리 사이클 기간 Tcyc에 있어서, 도 12의 (b)에 나타내는 타이밍도와 같이, 이 리세트 기간 Trst를 마련하지 않고, 리세트 동작을 실행하지 않도록 해도 좋다.
그러나, 트랜지스터 Tr13의 소스 단자의 전위를 접지 전위 GND로 리세트하는 것에 의해, 트랜지스터 Tr13을 확실하게 오프 상태로 할 수 있는 동시에, 유기 EL 소자 OEL를 확실하게 비발광 상태로 할 수 있으므로, 이 리세트 동작을 실행하는 것이 바람직하다.
다음에, Vdata 기입 기간 Twrt에 있어서는 도 12의 (a), 도 14에 나타내는 바와 같이, 전원 드라이버(130)가 전원 라인 La 및 공통 전극 Ec에 로우 레벨(접지 전위 GND)의 전원 전압 Vsa 및 Vc를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 12의 (a), 도 14에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해 화상 데이터에 대응한 계조 전압 Vdata를 인가한다.
이것에 의해, 도 14에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11이 온 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11)에 계조 전압 Vdata가 인가된다.
또, 트랜지스터 Tr12가 오프 동작하여, 트랜지스터 Tr13의 소스 단자(접점 N12)에 인가된 접지 전위 GND가 유지된다.
또, 트랜지스터 Tr13의 드레인 단자 및 유기 EL 소자 OEL의 캐소드는 접지 전위 GND로 설정된다.
따라서, 트랜지스터 Tr13의 게이트-소스간에 접속된 캐패시터 Cs에, 계조 전압 Vdata에 따른 전하가 축적되어 화소 PIX에 계조 전압 Vdata가 기입된다.
또한, 이 때, 트랜지스터 Tr13은 온 동작하지만, 소스-드레인간에 전위차가 생기고 있지 않기 때문에, 트랜지스터 Tr13의 소스-드레인간에 전류는 흐르지 않는다. 이것에 의해서 유기 EL 소자 OEL에도 전류가 흐르지 않고, 발광 동작하지 않는다.
여기서, 계조 전압 Vdata는 상술한 휘도 보상 데이터 취득 동작에 있어서 취득하고, 메모리(148)에 기억된 휘도 보상 데이터에 의거하여 특정된 특성 곡선을 참조하여 추출된 보정량에 따라 보정된 전압값으로 설정된다.
구체적으로는 계조 전압 Vdata는 보정 연산 회로(144)에 의해, 유기 EL 소자 OEL의 애노드-캐소드간에 인가되는 발광 구동 전압 Vel이, 화상 데이터의 휘도 계조값에 따라 생성되는 전압 성분(도 10의 (b)에 나타낸 전압 V0에 상당함)에, 상술한 휘도 보상 데이터 취득 동작에 의해 취득된, 해당 화소 PIX의 유기 EL 소자 OEL의 발광 특성(I-V특성 곡선)의 변화량에 따른 전압 성분(보정 전압 성분; 도 10의 (b)에 나타낸 전압 ΔV에 상당함)을 가미한 전압값(V1=V0+ΔV)으로 되는 전압값으로 보정된다(보정 스텝). 이것에 의해, 후술하는 발광 동작에 있어서, 화상 데이터에 의거하여 화소 PIX의 유기 EL 소자 OEL에 본래 공급되어야 할 전류값의 전류(발광 구동 전류)가 트랜지스터 Tr13에 의해 생성된다.
다음에, 발광 기간 Tem에 있어서는 도 12의 (a), 도 15에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea 및 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vsea, Vseb를 인가한다.
또, 전원 드라이버(130)가 전원 라인 La에 하이 레벨의 전원 전압 Vsa를 인가하고, 공통 전극 Ec에 로우 레벨의 전원 전압 Vc(접지 전위 GND)를 인가한다.
또, 이 타이밍과 동기하여, 도 12의 (a), 도 15에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nb에 전환 접속하는 동시에, 전환 스위치(146d)를 접점 Ng에 전환 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND로 설정한다.
이것에 의해, 도 15에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11, Tr12가 오프 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11)에 인가된 전압 Vdata가 유지된다.
또, 트랜지스터 Tr13의 드레인 단자에는 하이 레벨의 전원 전압 Vsa가 인가되고, 유기 EL 소자 OEL의 캐소드에는 로우 레벨의 전원 전압 Vc가 인가된다.
따라서, 캐패시터 Cs에 충전된 전압 Vdata에 의해 트랜지스터 Tr13의 게이트-소스간 전압이 유지되어, 트랜지스터 Tr13이 온 동작한다.
또, 유기 EL 소자 OEL에 순 바이어스가 인가되기 때문에, 전원 라인 La로부터 트랜지스터 Tr13, 접점 N12, 유기 EL 소자 OEL를 통해, 공통 전극 Ec방향으로 발광 구동 전류 Iel이 흐른다. 여기서, 발광 구동 전류 Iel은 상기 Vdata 기입 동작에 있어서 화소 PIX에 기입되고, 트랜지스터 Tr13의 게이트-소스간에 유지된 계조 전압 Vdata의 전압값에 의거하여 규정되므로, 유기 EL 소자 OEL의 발광 특성의 변화를 보상하여, 화상 데이터에 따른 본래의 발광 휘도에 대응한 전류값을 갖고 있다.
이것에 의해, 유기 EL 소자 OEL은 발광 특성의 변화 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광 동작한다.
다음에, 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 상술한 표시 동작을 실행하는 경우에 대해 설명한다.
도 16은 본 실시형태에 관한 표시 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도이다.
화소 PIX가 2차원 배열된 도 2에 나타낸 표시 패널(110)에 있어서, 표시 동작을 실행하는 경우에는 도 16에 나타내는 바와 같이, 화상 데이터 기입 기간 Tdwt에, 리세트 동작 및 Vdata 기입 동작으로 이루어지는 일련의 동작을, 표시 패널(110)의 1행째부터 n/2행째의 화소 PIX에 대해 순차 실행한다.
우선, 도 16에 나타내는 바와 같이, 리세트 기간 Trst에 있어서, 선택 드라이버(120)가 선택 라인 Ls1, Ls3∼Lsn에 로우 레벨의 선택 신호 Vse1, Vse3∼Vsen를 인가하는 동시에, 선택 라인 Ls2에 하이 레벨의 선택 신호 Vse2를 인가한다.
또, 이 타이밍과 동기해서, 전원 드라이버(130)가 전원 라인 La 및 공통 전극 Ec를 접지 전위 GND로 설정한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld를 일제히 접지 전위 GND로 설정한다.
이것에 의해, 표시 패널(110)의 1행째의 각 화소 PIX에 있어서, 화소 구동 회로 DC의 접점 N12(트랜지스터 Tr13의 소스 단자 또는 유기 EL 소자 OEL의 애노드)의 전위가 접지 전위 GND로 리세트된다.
다음에, 도 16에 나타내는 바와 같이, Vdata 기입 기간 Twrt에 있어서, 선택 드라이버(120)가 선택 라인 Ls1에 하이 레벨의 선택 신호 Vse1를 인가하는 동시에, 선택 라인 Ls2∼Lsn에 로우 레벨의 선택 신호 Vse2∼Vsen을 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld에 화상 데이터에 따라, 또한 상술한 휘도 보상 데이터 취득 동작에 의해 취득한 휘도 보상 데이터에 의거하는 보정량에 따라 보정한 계조 전압 Vdata를 인가한다. 이것에 의해, 1행째의 화소 PIX에 있어서, 화소 구동 회로 DC의 캐패시터 Cs에 계조 전압 Vdata에 따른 전하가 충전되어 화상 데이터가 기입된다.
그리고, 이상의 1행째의 화소 PIX에 대한 일련의 동작을, 도 16에 나타내는 바와 같이, 2행째부터 n/2행째의 화소 PIX에 대해서도 순차 반복 실행한다. 이것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 대해, 화상 데이터에 따라 또한, 상술한 휘도 보상 데이터 취득 동작에 의해 취득한 휘도 보상 데이터에 의거하는 보정량에 따라 보정된 계조 전압 Vdata가 기입된다.
다음에, 도 16에 나타내는 바와 같이, 전체 화소 일괄 발광 기간 Taem에 있어서, 선택 드라이버(120)가 선택 라인 Ls1∼Lsn에 로우 레벨의 선택 신호 Vse1∼Vsen을 인가한다.
이 상태에서, 전원 드라이버(130)가 전원 라인 La에 하이 레벨의 전원 전압 Vsa를 인가하고, 공통 전극 Ec에 로우 레벨의 전원 전압 Vc를 인가한다.
이것에 의해, 표시 패널(110)의 모든 행의 화소 PIX에 있어서, 화소 구동 회로 DC의 구동 트랜지스터인 트랜지스터 Tr13에, 계조 전압 Vdata에 따른 전류값의 발광 구동 전류 Iel이 흐르고, 각 화소 PIX의 유기 EL 소자 OEL이 화상 데이터에 따른 본래의 휘도 계조로 발광 동작하여, 표시 패널(110)에 원하는 화상 정보가 표시된다.
이상 설명한 바와 같이, 본 실시형태에 관한 표시장치(발광장치) 및 그 구동제어방법에 의하면, 화소 PIX의 화소 구동 회로 DC에 설치되는 트랜지스터 등의 회로 소자의 수를 대폭 증가시키지 않고, 발광소자인 유기 EL 소자 OEL의 발광 특성(I-V특성)의 변화에 대응한 전류 Imeas를, 간이한 방법으로 측정하여 화소 PIX마다 휘도 보상 데이터를 취득할 수 있다.
또, 본 실시형태에 관한 표시장치 및 그 구동제어방법에 의하면, 각 화소 PIX에의 화상 데이터의 기입시에, 각 화소 PIX에의 화소 구동 회로 DC에 설치되는 유기 EL 소자 OEL의 발광 특성의 변화에 따라 보정된 계조 전압 Vdata를 기입할 수 있다.
이것에 의해, 유기 EL 소자 OEL의 특성 변화 상태에 관계없이, 화상 데이터에 따른 본래의 전류값의 발광 구동 전류 Iel을 유기 EL 소자 OEL에 흘릴 수 있으므로, 화상 데이터에 따른 적절한 휘도 계조로 발광 동작시킬 수 있고, 양호하고 또한 균질의 화질을 실현할 수 있다.
　(발광장치의 화소 결함 검출 방법)
다음에, 본 실시형태에 관한 표시장치의 구동제어방법의 다른 예에 대해, 도면을 참조해서 설명한다.
상술한 구동제어방법에 있어서는 유기 EL 소자 OEL(발광소자)의 발광 특성의 열화를 보상하는 휘도 보상 데이터를 미리 취득하고, 표시 동작시에 해당 휘도 보상 데이터에 의거하여 계조 전압 Vdata를 보정한 후, 화소 PIX에 기입하는 방법을 설명하였다.
본 실시형태에 관한 표시장치(발광장치)는 이것에 한정되는 것은 아니며, 발광 패널(표시 패널)에 배열된 화소 PIX의 결함을 검출하는 경우에도 적용할 수 있다. 이하, 구체적으로 설명한다.
도 17은 본 실시형태에 관한 표시장치에 있어서의 화소 결함 검출 동작을 나타내는 타이밍도이다.
도 18은 본 실시형태에 관한 화소 결함 검출 동작에 있어서의 오프 전압 인가 동작을 나타내는 동작 개념도이다.
도 19는 본 실시형태에 관한 화소 결함 검출 동작에 있어서의 전류 측정 동작을 나타내는 동작 개념도이다.
여기서, 도 18, 도 19에 있어서는 도시의 형편상, 도 4에 나타낸 데이터 드라이버(140) 중, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다.
또한, 출력 회로(146)에 있어서, 전환 스위치(146d)를 생략하고, 전환 접속에 의해 공급되는 전압만을 나타낸다. 또, 상술한 휘도 보상 데이터 취득 동작과 동등한 제어 동작에 대해서는 그 설명을 간략화한다.
본 실시형태에 관한 화소 결함 검출 동작에 있어서는 표시 패널(110)에 배열된 각 화소 PIX에 있어서의 소자 특성의 열화를 검출하기 위한 파라미터가 취득된다.
더욱 구체적으로는 각 화소 PIX에 설치되는 유기 EL 소자(발광소자) OEL의 소자 특성의, 경시적인 변화(시간 경과 열화)의 정도(변동량)를 추출하는 파라미터로서, 유기 EL 소자 OEL에 소정의 역바이어스로 되는 전압을 인가한 경우에, 해당 유기 EL 소자 OEL에 흐르는 누설 전류(전류 Imeas)의 전류값을 측정한다. 그리고, 이 누설 전류의 전류값에 따라, 결함 화소인지 아닌지를 판정하는 동작이 실행된다.
화소 결함 검출 동작은 구체적으로는 도 17에 나타내는 소정의 화소 결함 검출 기간 Tpdd를 갖고 실행된다. 화소 결함 검출 기간 Tpdd는 적어도 Voff 기입 기간 Twof와 전류 측정 기간 Trim를 포함한다.
Voff 기입 기간 Twof에 있어서는 상술한 휘도 보상 데이터 취득 동작과 마찬가지로, 화소 PIX에 오프 전압 Voff가 기입된다.
또, 전류 측정 기간 Trim에 있어서는 유기 EL 소자 OEL에 대해 역바이어스 전압을 인가한 상태에서, 화소 PIX(유기 EL 소자 OEL)에 흐르는 전류 Imeas가 측정된다.
또한, 도 17에 있어서는 생략했지만, 상술한 휘도 보상 데이터 취득 동작과 마찬가지로, Voff 기입 기간 Twof에 앞서, 화소 PIX에 축적된 전하를 방전해서 화소 PIX를 초기화하는 초기화 동작을 실행하는 것이어도 좋다.
우선, Voff 기입 기간 Twof에 있어서는 상술한 휘도 보상 데이터 취득 동작에 있어서의 Voff 기입 동작과 마찬가지로, 도 17, 도 18에 나타내는 바와 같이, 전원 드라이버(130)가 전원 라인 La에 로우 레벨의 전원 전압 Vsa(예를 들면 접지 전위 GND보다 낮은 전위의 전압 Vano)를 인가하는 동시에, 공통 전극 Ec에 로우 레벨의 전원 전압 Vc(예를 들면 접지 전위 GND)를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 17, 도 18에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해 특정의 전압값(예를 들면 접지 전위 GND보다 낮은 전위의 부의 전압값)의 오프 전압 Voff를 인가한다.
이것에 의해, 도 18에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr13의 게이트 단자(접점 N11)에 오프 전압 Voff가 인가되고, 트랜지스터 Tr13의 드레인-소스간의 전류로는 확실히 닫힌다.
다음에, 전류 측정 기간 Trim에 있어서는 도 17, 도 19에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 전원 드라이버(130)가 전원 라인 La에 하이 레벨의 전원 전압 Vsa(예를 들면 접지 전위 GND보다 높은 전위의 정의 전압 Vra)를 인가하는 동시에, 공통 전극 Ec에 하이 레벨의 전원 전압 Vc(예를 들면 접지 전위 GND보다 높은 전위의 정의 전압 Vrc)를 인가한다.
또, 이 타이밍과 동기해서, 도 17, 도 19에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nc에 전환 접속하는 동시에, 전환 스위치(146d)를 접점 Ng에 전환 접속하는 것에 의해, 전류계(146c)의 일단, 즉 제 1 단을 데이터 라인 Ld에 접속하는 동시에, 타단, 즉 제 2 단을 접지 전위 GND로 설정한다.
여기서, 공통 전극 Ec에 인가되는 전원 전압 Vc(=Vrc)는 유기 EL 소자 OEL의 애노드(접점 N12)에 설정되는 전위(예를 들면 접지 전위 GND)보다 높은 전위의 전압으로 설정된다(Vrc＞GND). 구체적으로는 전원 전압 Vc(=Vrc)는 전류계(146c)의 제 2 단을 접지 전위 GND로 설정하는 것에 의해, 공통 전극 Ec로부터 유기 EL 소자 OEL, 트랜지스터 Tr12를 통해 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값을, 전류계(146c)에 의해 측정할 수 있는 정도의 정의 전압값으로 설정된다.
이것에 의해, 도 19에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11이 오프 동작하여, 트랜지스터 Tr13의 게이트 단자(접점 N11)에 인가된 오프 전압 Voff가 유지된다.
또, 트랜지스터 Tr12가 온 동작하여, 트랜지스터 Tr13의 소스 단자(접점 N12)가 트랜지스터 Tr12 및 데이터 라인 Ld를 통해, 전류계(146c)의 제 1 단에 접속된다. 또, 트랜지스터 Tr13의 드레인 단자는 접지 전위 GND보다 높은 전위의 전원 전압 Vsa(=Vra)로 설정된다.
따라서, 유기 EL 소자 OEL의 캐소드측(공통 전극 Ec)에, 애노드측(접점 N12)보다 고전압이 인가된 역바이어스 상태로 설정되므로, 해당 역바이어스 전압 및 유기 EL 소자 OEL의 소자 특성에 따른 미소한 누설 전류 Imeas가 유기 EL 소자 OEL에 대해 역방향으로 흐른다.
이 때, 데이터 라인 Ld에 접속된 전류계(146c)에 의해, 화소 PIX로부터 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값이 측정된다.
상기의 일련의 화소 결함 검출 동작에 의해 측정된 전류 Imeas는 그대로, 혹은 예를 들면 도 4에 나타낸 A/D 컨버터(147)에 의해 디지털 데이터로 변환된 후, 화소 결함 판정 처리에 적용된다.
화소 결함 판정 처리는 예를 들면 도 1에 나타낸 시스템 컨트롤러(150)에 대해 실행된다.
화소 결함 판정 처리는 구체적으로는 예를 들면, 우선, 화소 PIX에 설치되는 유기 EL 소자 OEL에 대해, 상기와 같은 특정의 역바이어스 전압을 인가한 경우에 흐르는 누설 전류의 전류값을, 유기 EL 소자 OEL의 소자 구조나 설계 데이터에 의거하여 미리 시뮬레이션 등을 이용하여 산출하고, 규정값 Ist로서 취득해 둔다. 혹은 정상적인 특성의 유기 EL 소자 OEL을 갖는 화소 PIX에 대해 상기의 일련의 화소 결함 검출 동작을 실행하고, 그것에 의해 측정된 전류 Imeas의 전류값을, 규정값 Ist로서 취득해 두도록 해도 좋다.
그리고, 특정의 화소 PIX에 대해 측정된 전류 Imeas의 전류값과, 상기 규정값 Ist의 전류값을 비교한다. 그리고, 예를 들면, 측정된 전류 Imeas의 전류값이 규정값 Ist의 전류값에 비해, 상대적으로 현저하게 큰 경우에, 해당 유기 EL 소자 OEL을 갖는 화소 PIX를 결함 화소로 판정한다(화소 결함 판정 스텝).
여기서, 발명자들이 실행한 실험의 일예에서는 규정값 Ist로서 pA 수치의 전류값이 얻어지는데 반해, 결함 화소에 있어서의 측정 전류 Imeas는 μA 수치의 전류값을 나타내고, 결함 화소에 있어서의 측정 전류 Imeas의 전류값은 규정값 Ist의 전류값의 105∼106배 정도의 크기를 갖고 있는 것이 확인되었다. 따라서, 예를 들면, 측정 전류 Imeas의 전류값이 규정값 Ist의 전류값의 105∼106배 정도의 크기인 경우에, 해당 화소 PIX를 결함 화소로 판정할 수 있다.
따라서, 본 실시형태에 관한 표시장치의 화소 결함 검출 방법에 의하면, 표시 패널(110)에 배열된 각 화소 PIX의 유기 EL 소자 OEL에 대해 간이한 방법을 이용해서 측정된 전류 Imeas에 의거하여, 해당 화소 PIX(유기 EL 소자 OEL)가 결함 화소인지 아닌지를 판정할 수 있다.
그리고, 예를 들면 결함 화소로 판정된 화소 PIX의 수가 정상적인 화상 표시 동작에 지장을 초래하는 경우나, 화질의 열화를 유저가 강하게 인식하는 레벨에 있는 경우에는 표시장치의 검사 단계에서 표시 패널을 불합격 판정하거나, 혹은 본 표시장치(또는 표시장치를 조립한 전자기기)의 유저에 대해 교환 수리 등을 알릴 수 있다.
<제 2 실시형태>
(발광장치)
다음에, 본 발명에 관한 표시장치의 제 2 실시형태에 대해, 도면을 참조해서 설명한다.
도 20은 제 2 실시형태에 관한 표시장치에 적용되는 표시 패널 및 그 주변 회로(구동 회로)의 일예를 나타내는 주요부 구성도이다.
도 21은 본 실시형태에 적용되는 데이터 드라이버의 일예를 나타내는 주요부 구성도이다.
여기서, 표시장치의 전체 구성은 상술한 제 1 실시형태(도 1 참조)와 동등하므로 설명을 생략한다.
또, 도 21에 있어서는 도 3에 나타낸 데이터 드라이버의 시프트 레지스터 회로, 데이터 레지스터 회로 및 데이터 래치 회로를 생략하여, 도시를 간략화한다.
또, 상술한 제 1 실시형태(도 2, 3 참조)와 동등한 구성에 대해서는 그 설명을 간략화 또는 생략한다.
본 실시형태에 관한 표시 패널(110)은 도 20에 나타내는 바와 같이, 복수의 화소 PIX와, 복수의 선택 라인 Ls1∼Lsn과, 전원 라인 Lc와, 공통 전극 Ea와, 복수의 데이터 라인 Ld가 설치되어 있다.
복수의 화소 PIX와, 복수의 선택 라인 Ls1∼Lsn과, 복수의 데이터 라인 Ld는 상술한 제 1 실시형태와 마찬가지의 구성을 갖고 있다.
또, 전원 라인 Lc는 표시 패널(110)의 전체 화소 PIX에 공통으로 접속하도록 배치설치되어 있다.
공통 전극 Ea는 표시 패널(110)의 전체 화소 PIX에 공통으로 접속하도록 설치되어 있고, 예를 들면 단일의 전극층(솔리드 전극)으로 이루어진다.
선택 드라이버(120)는 제 1 실시형태와 마찬가지의 구성을 갖고 있다.
또, 전원 드라이버(130)는 표시 패널(110)의 각 화소 PIX에 공통으로 접속된 개별의 전원 라인 Lc 및 공통 전극 Ea에 접속되어 있다.
전원 드라이버(130)는 각 전원 라인 Lc 및 공통 전극 Ea에 대해, 소정의 타이밍에서 소정의 전원 전압 Vsc, Va를 개별적으로 인가한다.
여기서, 전원 드라이버(130)는 예를 들면 도 20에 나타내는 바와 같이, 시스템 컨트롤러(150)로부터 공급되는 전원 제어 신호에 의거하여, 소정의 타이밍에서 각 전원 라인 Lc에 소정의 신호 레벨의 전원 전압 Vsc를 공급하는 전원 회로(131) 및 공통 전극 Ea에 소정의 신호 레벨의 전원 전압 Va를 공급하는 전원 회로(132)를 구비하고 있다.
데이터 드라이버(140)는 상술한 제 1 실시형태(도 3 참조)와 마찬가지로, 시프트 레지스터 회로(141)와, 데이터 레지스터 회로(142)와, 데이터 래치 회로(143)와, 보정 연산 회로(144)와, D/A 컨버터(145)와, 출력 회로(146)와, A/D 컨버터(147)와, 메모리(148)와, LUT(149)를 구비하고 있다.
여기서, 본 실시형태에 관한 출력 회로(146)는 도 21에 나타내는 바와 같이, 전환 스위치(146a)와, 폴로워 앰프(146b)와, 전류계(146c)를 갖고 있다.
즉, 본 실시형태에 관한 출력 회로(146)는 상술한 제 1 실시형태(도 4 참조)에 나타낸 출력 회로(146)에 있어서, 전환 스위치(146d)를 생략하고, 전환 스위치(146a)의 접점 Nb 및, 전류계(146c)의 제 2 단측이 상시 접지 전위 GND로 설정된 구성을 갖고 있다.
이것에 의해, 데이터 드라이버(140)(출력 회로(146))는 표시 패널(110)에 배열된 화소 PIX를 초기화 또는 리세트할 때, 전환 스위치(146a)를 접점 Nb에 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND로 설정한다.
또, 데이터 드라이버(140)(출력 회로(146))는 각 화소 PIX에 화상 데이터를 기입할 때에는 전환 스위치(146a)를 접점 Na에 접속하는 것에 의해, 데이터 라인 Ld에 화상 데이터에 따른 계조 전압 Vdata를 인가한다.
또, 데이터 드라이버(140)(출력 회로(146))는 각 화소 PIX의 발광 특성을 보상하기 위한 휘도 보상 데이터를 취득할 때에는 전환 스위치(146a)를 접점 Nc에 접속하는 것에 의해, 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값을 전류계(146c)에 의해 측정한다.
　(화소)
다음에, 본 실시형태에 관한 표시 패널에 배열되는 화소에 대해 구체적으로 설명한다.
도 22는 본 실시형태에 관한 표시 패널에 적용되는 화소(화소 구동 회로 및 발광소자)의 1실시형태를 나타내는 회로 구성도이다.
여기서, 상술한 제 1 실시형태(도 5 참조)와 동등한 구성에 대해서는 동등한 부호를 붙이고 그 설명을 간략화 또는 생략한다.
본 실시형태에 관한 표시 패널(110)에 배열되는 화소 PIX는 상술한 제 1 실시형태(도 5 참조)와 마찬가지로, 도 22에 나타내는 바와 같이, 화소 구동 회로 DC와 유기 EL 소자(전류 구동형의 발광소자) OEL을 구비하고 있다.
화소 구동 회로 DC는 구체적으로는 트랜지스터 Tr21∼Tr23과 캐패시터 Cs를 구비하고 있다.
트랜지스터 Tr21은 게이트 단자가 선택 라인 Lsea(Ls1, Ls3,…Lsn-1)에 접속되고, 또 드레인 단자가 데이터 라인 Ld에 접속되며, 또 소스 단자가 접점 N21에 접속되어 있다.
트랜지스터 Tr22(스위칭 소자)는 게이트 단자가 선택 라인 Lseb(Ls2, Ls4,…Lsn)에 접속되고, 또 드레인 단자가 데이터 라인 Ld에 접속되며, 또 소스 단자가 접점 N22에 접속되어 있다.
트랜지스터 Tr23(구동 트랜지스터)은 게이트 단자가 접점 N21에 접속되고, 소스 단자가 전원 라인 Lc에 접속되며, 드레인 단자가 접점 N22에 접속되어 있다.
또, 캐패시터 Cs(유지 용량)는 트랜지스터 Tr23의 게이트 단자(접점 N21) 및 소스 단자간에 접속되어 있다.
유기 EL 소자 OEL은 애노드(애노드 전극)가 공통 전극 Ea에 접속되고, 캐소드(캐소드 전극)가기 화소 구동 회로 DC의 접점 N22에 접속되어 있다.
(발광장치의 구동제어방법)
다음에, 본 실시형태에 관한 표시장치에 있어서의 구동제어방법에 대해 설명한다.
본 실시형태에 관한 표시장치(100)의 구동 제어 동작에 있어서도, 상술한 제 1 실시형태에 관한 표시장치(100)의 구동 제어 동작과 마찬가지로, 적어도, 휘도 보상 데이터 취득 동작과 표시 동작을 갖고 있다.
이하, 각 동작에 대해 구체적으로 설명한다.
(휘도 보상 데이터 취득 동작)
도 23의 (a) 및 (b)는 본 실시형태에 관한 표시장치에 있어서의 휘도 보상 데이터 취득 동작을 나타내는 타이밍도이다.
도 24는 본 실시형태에 관한 표시장치에 있어서의 초기화 동작을 나타내는 동작 개념도이다.
도 25는 본 실시형태에 관한 표시장치에 있어서의 오프 전압 인가 동작을 나타내는 동작 개념도이다.
도 26은 본 실시형태에 관한 표시장치에 있어서의 전류 측정 동작을 나타내는 동작 개념도이다.
여기서, 도 24∼도 26에 있어서는 데이터 드라이버(140)의 구성으로서 도시의 형편상, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다.
본 실시형태에 관한 휘도 보상 데이터 취득 동작은 상술한 제 1 실시형태(도 6의 (a) 참조)와 마찬가지로, 도 23의 (a)에 나타내는 바와 같이, 휘도 보상 데이터 취득 기간 Tiv를 갖고 실행된다. 휘도 보상 데이터 취득 기간 Tiv는 초기화 기간 Tini와 Voff 기입 기간 Twof와 전류 측정 기간 Trim를 포함한다.
우선, 초기화 기간 Tini에 있어서는 도 23의 (a), 도 24에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea 및 Lseb에 대해, 각 하이 레벨(선택 레벨)의 선택 신호 Vsea 및 Vseb를 인가한다.
또, 전원 드라이버(130)(전원 회로(131, 132))가 전원 라인 Lc 및 공통 전극 Ea에 대해, 각각 로우 레벨(예를 들면 접지 전위 GND)의 전원 전압 Vsc 및 Va를 인가한다.
또, 이 타이밍과 동기해서, 도 23의 (a), 도 24에 나타내는 바와 같이, 데이터 드라이버(140)가 출력 회로(146)의 전환 스위치(146a)를 접점 Nb에 전환 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND(초기화 전압)로 설정한다.
이것에 의해, 도 24에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr21, Tr22가 온 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21) 및 드레인 단자(접점 N22; 유기 EL 소자 OEL의 캐소드)가 접지 전위 GND로 설정되는 동시에, 트랜지스터 Tr23의 소스 단자 및 유기 EL 소자 OEL의 애노드가 접지 전위 GND로 설정된다.
따라서, 트랜지스터 Tr23의 게이트-소스간에 접속된 캐패시터 Cs에 축적된 전하나, 데이터 라인 Ld에 잔류된 전하가 방전되어 화소 PIX 및 데이터 라인 Ld가 초기화된다(초기화 스텝). 또한, 이 때, 트랜지스터 Tr23은 오프 상태로 된다. 또, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 발광 동작하지 않는다.
또한, 상술한 제 1 실시형태(도 6의 (a), (b) 참조)와 마찬가지로, 도 23의 (a)에 나타낸 초기화 기간 Tini에 의해, 트랜지스터 Tr22를 온 동작하여, 트랜지스터 Tr23의 드레인 단자를 접지 전위 GND로 설정하는 동작은 반드시 필요한 필수의 동작은 아니다.
즉, 이 동작을 실행하지 않아도, 대부분의 경우에 문제없이 화소 PIX를 초기화할 수 있다. 따라서, 휘도 보상 데이터 취득 기간 Tiv에 있어서, 예를 들면 도 23의 (b)에 나타내는 타이밍도와 마찬가지로, 초기화 기간 Tini를 마련하지 않고, 초기화 동작을 실행하지 않도록 해도 좋다.
그러나, 트랜지스터 Tr22를 온 동작하여 트랜지스터 Tr23의 드레인 단자를 접지 전위 GND로 설정하는 것에 의해, 캐패시터 Cs에 축적된 전하를 확실하게 방전하여, 화소 PIX를 확실하게 초기화할 수 있으므로, 이 초기화 동작을 실행하는 것이 바람직하다.
다음에, Voff 기입 기간 Twof에 있어서는 도 23의 (a), 도 25에 나타내는 바와 같이, 상술한 초기화 기간 Tini와 마찬가지로, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea에 로우 레벨(예를 들면 접지 전위 GND)의 전원 전압 Vsc 및 Va를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 23의 (a), 도 25에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해 특정의 전압값의 오프 전압 Voff를 인가한다(오프 전압 인가 스텝).
여기서, 화소 PIX의 트랜지스터 Tr23의 게이트 전극(접점 N21)에 인가되는 오프 전압 Voff는 상술한 제 1 실시형태와 마찬가지로, 화소 구동 회로 DC의 트랜지스터 Tr23을 충분히 오프 상태로 할 수 있는 전압값으로 설정된다. 구체적으로는 오프 전압 Voff는 트랜지스터 Tr23의 소스 단자에 인가되는 전원 전압 Vsc보다도 충분히 낮은 전압값, 예를 들면 접지 전위 GND보다 낮은 전위의 부의 전압값으로 설정된다.
이것에 의해, 도 25에 나타내는 바와 같이, 트랜지스터 Tr21이 온 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21)에 오프 전압 Voff가 인가된다.
또, 트랜지스터 Tr22가 오프 동작하여, 트랜지스터 Tr23의 드레인 단자(접점 N22)의 전위(GND)가 유지된다.
또, 트랜지스터 Tr23의 소스 단자 및 유기 EL 소자 OEL의 애노드는 접지 전위 GND로 설정된다.
즉, 트랜지스터 Tr23의 게이트 단자(접점 N21)는 전압(Voff)에 의해, 소스 단자의 전압(GND)보다 충분히 낮은 전위로 설정된다. 또, 드레인 단자(접점 N22)는 접지 전위 GND로 설정된다. 따라서, 트랜지스터 Tr23의 드레인-소스간의 전류로는 확실히 닫혀, 트랜지스터 Tr23 및 유기 EL 소자 OEL에는 미소한 누설 전류마저도 흐르지 않는 상태로 된다(차단 스텝).
또한, 본 실시형태에 있어서는 Voff 기입 기간 Twof에 있어서, 전원 라인 Lc에 공급하는 로우 레벨의 전원 전압 Vsc의 전위를 접지 전위 GND로 설정하는 경우를 나타내었다. 본 발명은 이것에 한정되는 것은 아니고, 전원 드라이버(130)의 전원 회로(131)와 전원 라인 Lc의 접속점을 잘라내어(전원 라인 Lc를 오픈으로 해서), 전원 라인 Lc를 하이 임피던스 상태로 설정하는 것이어도 좋다.
다음에, 전류 측정 기간 Trim(특성 측정 스텝)에 있어서는 도 23의 (a), 도 26에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 전원 드라이버(130)가 전원 라인 Lc에 로우 레벨의 전원 전압 Vsc(예를 들면 접지 전위 GND)를 인가하는 동시에, 공통 전극 Ea에 하이 레벨의 전원 전압 Va(예를 들면 접지 전위 GND보다 높은 전위의 전압 Vmeas)를 인가한다.
또, 이 타이밍과 동기해서, 도 23의 (a), 도 26에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nc에 전환 접속하는 것에 의해, 전류계(146c)의 제 1 단측에 데이터 라인 Ld를 접속한다(전압 인가 스텝).
여기서, 공통 전극 Ea에 인가되는 하이 레벨의 전원 전압 Va(전압 Vmeas)는 유기 EL 소자 OEL의 캐소드로 설정되는 접지 전위 GND보다 높은 전위로 설정된다(Vmeas＞GND). 이것에 의해, 유기 EL 소자 OEL에 순 바이어스로 되는 전압이 인가된다.
구체적으로는 전압 Vmeas는 전류계(146c)를 통해 데이터 라인 Ld에 대해 접지 전위 GND를 인가하는 것에 의해, 공통 전극 Ea로부터 유기 EL 소자 OEL, 트랜지스터 Tr22를 통해 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값을, 전류계(146c)에 의해 측정할 수 있는 정도의 정의 전압값으로 설정된다. 이 때, 유기 EL 소자 OEL은 전류 Imeas의 전류값에 따른 휘도로 발광한다. 또한, 전류 Imeas의 전류값이 충분히 작은 경우에는 유기 EL 소자 OEL은 거의 발광하지 않는 상태가 된다.
이것에 의해, 도 26에 나타내는 바와 같이, 트랜지스터 Tr21이 오프 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21)에 인가된 오프 전압 Voff가 유지된다.
또, 트랜지스터 Tr22가 온 동작하여, 트랜지스터 Tr23의 드레인 단자(접점 N22)가 데이터 라인 Ld를 통해 전류계(146c)에 접속되고, 해당 전류계(146c) 및 데이터 라인 Ld를 통해 드레인 단자(접점 N22; 유기 EL 소자 OEL의 캐소드)에 접지 전위 GND에 의거하는 전압(Vn22≒접지 전위 GND)이 인가된다(접속 스텝).
또, 트랜지스터 Tr23의 소스 단자는 접지 전위 GND로 설정되고, 유기 EL 소자 OEL의 애노드는 접지 전위 GND보다 높은 전위의 전압 Vmeas로 설정된다.
따라서, 유기 EL 소자 OEL의 애노드측에, 캐소드측의 전압(Vn22)보다 높은 전위의 전압 Vmeas가 인가되므로, 전압 Vmeas와 전압(Vn22≒접지 전위 GND)의 전위차 및, 유기 EL 소자 OEL의 도통 저항에 따른 전류 Imeas가 유기 EL 소자 OEL에 대해 순방향으로 흐른다.
이 때, 데이터 라인 Ld에 접속된 전류계(146c)에 의해, 전압 Vmeas가 인가된 공통 전극 Ea로부터 유기 EL 소자 OEL를 통해 데이터 라인 Ld에 흐르는 전류 Imeas의 전류값이 측정된다(전류 측정 스텝).
전류계(146c)에 의해 측정된 전류 Imeas의 전류값은 도 21에 나타낸 A/D 컨버터(147)에 의해 디지털 데이터로 변환된 후, 휘도 보상용 데이터로서 메모리(148)에 기억된다. 메모리(148)는 각 화소 PIX에 대응지어 휘도 보상용 데이터를 기억한다(보상 데이터 저장 스텝).
또한, 본 실시형태에 있어서는 전류 측정 기간 Trim에 있어서, 유기 EL 소자 OEL에 흐르는 전류 Imeas의 전류값을 측정하는 동작을 1회만 실행하는 경우를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다.
즉, 예를 들면, 공통 전극 Ea에 전압값이 다른 전압 Vmeas를 인가하여, 그 때에 유기 EL 소자 OEL에 흐르는 전류 Imeas의 전류값을 측정하는 동작을 복수회(예를 들면 2, 3회 정도) 실행하는 것이어도 좋다. 이 경우에는 각 화소 PIX에 대해 복수개의 전류값이 얻어지고, 이들에 의거하는 휘도 보상용 데이터가 각 화소 PIX에 대응지어 메모리(148)에 기억된다.
그리고, 상술한 일련의 휘도 보상 데이터 취득 동작에 의해, 각 화소 PIX에 대응하여 취득된 휘도 보상 데이터(디지털 데이터로 변환된 전류 Imeas)와 공통 전극 Ea에 인가한 전압 Vmeas의 관계는 상술한 제 1 실시형태에 있어서 설명한 바와 같이, 도 10의 (b)에 나타낸 특성 곡선 SP0, SP1에 있어서의 I-V특성에 대응한다. 따라서, 특정(1 또는 복수)의 전압 Vmeas와 측정된 전류 Imeas의 관계에 의거하여, 유기 EL 소자 OEL의 발광 특성(I-V특성)을 나타내는 특성 곡선이 특정된다.
그리고, 후술하는 표시 동작에 있어서, 각 화소 PIX마다 특정된 특성 곡선(유기 EL 소자 OEL의 I-V특성)에 의거하는 보정량에 따라, 보정 연산 회로(144)에 의해 화상 데이터 D0∼Dm을 보정하는 것에 의해, 각 화소 PIX에 기입되는 계조 전압 Vdata가 보정되어, 화상 데이터에 따른 본래의 전류값(초기 상태의 특성 곡선에 따른 전류값)의 발광 구동 전류 Iel이 유기 EL 소자 OEL에 흐른다.
다음에, 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 상술한 휘도 보상 데이터 취득 동작을 실행하는 경우에 대해 설명한다.
도 27은 본 실시형태에 관한 휘도 보상 데이터 취득 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도이다.
도 20에 나타낸 바와 같이, 복수의 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 휘도 보상 데이터 취득 동작을 실행하는 경우에는 도 27에 나타내는 바와 같이, 우선, 초기화 기간 Tini에 있어서, 선택 드라이버(120)가 표시 패널(110)의 모든 행의 선택 라인 Ls1∼Lsn에 대해 하이 레벨의 선택 신호 Vse1∼Vsen을 일제히 인가한다.
또, 이 타이밍과 동기해서, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea에 대해, 접지 전위 GND의 전원 전압 Vsc 및 Va를 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld를 접지 전위 GND로 설정한다.
이것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 있어서, 화소 구동 회로 DC의 캐패시터 Cs에 축적된 전하나, 각 데이터 라인 Ld에 잔류하는 전하가 방전되어, 초기화가 실행된다.
다음에, 도 27에 나타내는 바와 같이, Voff 기입 동작(Voff 기입 기간 Twof) 및 전류 측정 동작(전류 측정 기간 Trim)으로 이루어지는 일련의 동작을, 표시 패널(110)의 1행째부터 n/2행째의 화소 PIX에 대해 순차 실행한다.
우선, 1행째의 화소 PIX에 대해, 상술한 바와 같이, Voff 기입 기간 Twof에 있어서, 선택 드라이버(120)가 선택 라인 Ls1에 하이 레벨의 선택 신호 Vse1을 인가하는 동시에, 선택 라인 Ls2∼Lsn에 로우 레벨의 선택 신호 Vse2∼Vsen을 인가한다.
또, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea에 접지 전위 GND의 전원 전압 Vsc 및 Va를 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld에 일제히 접지 전위 GND보다 낮은 전위의 오프 전압 Voff를 인가한다. 이것에 의해, 1행째의 화소 PIX에 있어서, 화소 구동 회로 DC의 트랜지스터 Tr23이 충분히 오프 상태로 된다.
다음에, 전류 측정 기간 Trim에 있어서, 선택 드라이버(120)가 선택 라인 Ls1, Ls3∼Lsn에 로우 레벨의 선택 신호 Vse1, Vse3∼Vsen을 인가하는 동시에, 선택 라인 Ls2에 하이 레벨의 선택 신호 Vse2를 인가한다.
이 상태에서, 데이터 드라이버(140)는 각 열의 데이터 라인 Ld를 일제히 접지 전위 GND로 설정하는 동시에, 전원 드라이버(130)(전원 회로(132))가 공통 전극 Ea에, 접지 전위 GND보다 높은 전위의 전압 Vmeas의 전원 전압 Va를 인가한다. 이것에 의해, 1행째의 화소 PIX에 있어서, 유기 EL 소자 OEL에 전압 Vmeas에 따른 전류 Imeas가 흐른다.
이 전류 Imeas의 전류값을 각 데이터 라인 Ld에 접속된 전류계(146c)에 의해 개별적으로 측정하는 것에 의해, 각 화소 PIX의 유기 EL 소자 OEL의 발광 특성의 변동을 보상하기 위한 휘도 보상 데이터(디지털 변환된 전류 Imeas)가 취득된다.
취득된 휘도 보상 데이터는 각 화소 PIX에 대응하는 기억 영역을 구비한 메모리에 저장된다.
그리고, 이상의 Voff 기입 동작 및 전류 측정 동작으로 이루어지는 일련의 동작을 2행째 이후의 화소 PIX에 대해서도 순차 반복 실행하는 것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 대해. 휘도 보상 데이터가 취득된다.
또한, 본 실시형태에 있어서도, 각 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행하기 전에, 매회 초기화 동작을 실행하는 것이어도 좋다.
이것에 의하면, 초기화 동작이 각 행마다 실행되므로, 임의의 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행한 후에, 각 열의 데이터 라인 Ld나 화소 PIX에 전하가 잔류되어 있어도, 초기화 동작에 의해서 이 잔류 전하가 없어지고, 다음의 행의 화소 PIX에 대한 Voff 기입 동작 및 전류 측정 동작을 실행할 때에, 이전의 잔류 전하의 영향을 억제 혹은 없앨 수 있다.
(표시 동작)
다음에, 본 실시형태에 관한 표시장치에 있어서의 표시 동작에 대해 설명한다.
도 28은 본 실시형태에 관한 표시장치에 있어서의 표시 동작을 나타내는 타이밍도이다.
도 29는 본 실시형태에 관한 표시장치에 있어서의 리세트 동작을 나타내는 동작 개념도이다.
도 30은 본 실시형태에 관한 표시장치에 있어서의 계조 전압 기입 동작을 나타내는 동작 개념도이다.
도 31은 본 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도이다.
여기서, 도 29∼도 31에 있어서는 데이터 드라이버(140)의 구성으로서, 도시의 형편상, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다. 또, 상술한 제 1 실시형태와 동등한 표시 동작에 대해서는 그 설명을 간략화한다.
본 실시형태에 관한 표시 동작은 상술한 제 1 실시형태와 마찬가지로, 도 28에 나타내는 바와 같이, 소정의 1처리 사이클 기간(표시 기간) Tcyc를 갖고 실행된다. 1처리 사이클 기간 Tcyc는 리세트 기간 Trst와, Vdata 기입 기간 Twrt와, 발광 기간 Tem을 포함한다(Tcyc≥Trst＋Twrt＋Tem).
우선, 리세트 기간 Trst에 있어서는 도 28, 도 29에 나타내는 바와 같이, 전원 드라이버(130)가 화소 PIX에 접속된 전원 라인 Lc 및 공통 전극 Ea에 각각 로우 레벨(접지 전위 GND)의 전원 전압 Vsc 및 Va를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 28, 도 29에 나타내는 바와 같이, 데이터 드라이버(140)가 출력 회로(146)에 설치된 전환 스위치(146a)를 접점 Nb에 전환 접속하는 것에 의해, 데이터 라인 Ld를 접지 전위 GND(리세트 전압)로 설정한다.
이것에 의해, 도 29에 나타내는 바와 같이, 트랜지스터 Tr22가 온 동작하여, 트랜지스터 Tr23의 드레인 단자(접점 N22; 유기 EL 소자 OEL의 캐소드)가 접지 전위 GND로 설정되고, 트랜지스터 Tr23의 소스 단자 및 유기 EL 소자 OEL의 애노드도 접지 전위 GND로 설정된다.
이 때, 트랜지스터 Tr23은 오프 상태로 된다. 또, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 발광 동작하지 않는다.
다음에, Vdata 기입 기간 Twrt에 있어서는 도 28, 도 30에 나타내는 바와 같이, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea에 로우 레벨(접지 전위 GND)의 전원 전압 Vsc 및 Va를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 28, 도 30에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해 화상 데이터에 대응한 계조 전압 Vdata를 인가한다.
이것에 의해, 도 30에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr21이 온 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21)에 계조 전압 Vdata가 인가된다.
또, 트랜지스터 Tr22가 오프 동작하여, 트랜지스터 Tr23의 드레인 단자(접점 N22)에 인가된 접지 전위 GND가 유지된다.
또, 트랜지스터 Tr23의 소스 단자 및 유기 EL 소자 OEL의 애노드는 접지 전위 GND로 설정된다.
따라서, 트랜지스터 Tr23의 게이트-소스간에 접속된 캐패시터 Cs에 계조 전압 Vdata에 따른 전하가 축적되어 화소 PIX에 계조 전압 Vdata가 기입된다.
또한 이 때, 트랜지스터 Tr23은 온 동작하지만, 소스-드레인간에 전위차가 생기지 않기 때문에, 트랜지스터 Tr23의 소스-드레인간에는 전류는 흐르지 않는다. 이것에 의해서 유기 EL 소자 OEL에도 전류가 흐르지 않고, 발광 동작하지 않는다.
여기서, 계조 전압 Vdata는 상술한 휘도 보상 데이터 취득 동작에 있어서 취득한 휘도 보상 데이터에 의거하여 특정된 특성 곡선을 참조하여 추출된 보정량에 따라 보정된 전압값으로 설정된다.
구체적으로는 상술한 제 1 실시형태와 마찬가지로, 계조 전압 Vdata는 보정 연산 회로(144)에 의해, 유기 EL 소자 OEL의 애노드-캐소드간에 인가되는 발광 구동 전압 Vel이 화상 데이터의 휘도 계조값에 따라 생성되는 전압 성분에, 상술한 휘도 보상 데이터 취득 동작에 의해 취득된 유기 EL 소자 OEL의 발광 특성(I-V특성 곡선)의 변화량에 따른 전압 성분(보정 전압 성분)을 가미한 전압값으로 되는 전압값으로 보정된다(보정 스텝). 이것에 의해, 후술하는 발광 동작에 있어서, 화상 데이터에 의거하여 화소 PIX의 유기 EL 소자 OEL에 본래 공급되어야 할 전류값의 전류(발광 구동 전류)가 트랜지스터 Tr23에 의해 생성된다.
다음에, 발광 기간 Tem에 있어서는 도 28, 도 31에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea 및 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vsea, Vseb를 인가한다.
또, 전원 드라이버(130)가 공통 전극 Ea에 하이 레벨의 전원 전압 Va를 인가하고, 전원 라인 Lc에 로우 레벨의 전원 전압 Vsc(접지 전위 GND)를 인가한다.
또, 이 타이밍과 동기해서, 도 28, 도 31에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nb에 전환 접속하는 것에 의해, 데이터 라인 Lda를 접지 전위 GND로 설정한다.
이것에 의해, 도 31에 나타내는 바와 같이, 트랜지스터 Tr21, Tr22가 오프 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21)에 인가된 전압 Vdata가 유지된다.
또, 트랜지스터 Tr23의 소스 단자에는 로우 레벨의 전원 전압 Vsc가 인가되고, 유기 EL 소자 OEL의 애노드에는 하이 레벨의 전원 전압 Va가 인가된다.
따라서, 캐패시터 Cs에 충전된 전압 Vdata에 의해 트랜지스터 Tr23의 게이트-소스간 전압이 유지되어, 트랜지스터 Tr23이 온 동작한다.
또, 유기 EL 소자 OEL에 순 바이어스가 인가되기 때문에, 공통 전극 Ea로부터 유기 EL 소자 OEL, 접점 N22, 트랜지스터 Tr23을 통해, 전원 라인 Lc방향으로 발광 구동 전류 Iel이 흐른다. 여기서, 발광 구동 전류 Iel은 상기 Vdata 기입 동작에 있어서 화소 PIX에 기입되고, 트랜지스터 Tr23의 게이트-소스간에 유지된 계조 전압 Vdata의 전압값에 의거하여 규정되므로, 유기 EL 소자 OEL의 발광 특성의 변화를 보상하여, 화상 데이터에 따른 본래의 발광 휘도에 대응한 전류값을 갖고 있다.
이것에 의해, 유기 EL 소자 OEL는 발광 특성의 변화 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광 동작한다.
다음에, 화소 PIX가 2차원 배열된 표시 패널(110)에 있어서, 상술한 표시 동작을 실행하는 경우에 대해 설명한다.
도 32는 본 실시형태에 관한 표시 동작을, 화소가 2차원 배열된 표시 패널에 적용한 경우의 타이밍도이다.
여기서, 상술한 제 1 실시형태와 동등한 표시 동작에 대해서는 그 설명을 간략화한다.
화소 PIX가 2차원 배열된 도 20에 나타낸 표시 패널(110)에 있어서, 표시 동작을 실행하는 경우에는 상술한 제 1 실시형태와 마찬가지로, 도 32에 나타내는 바와 같이, 화상 데이터 기입 기간 Tdwt에, 리세트 동작 및 Vdata 기입 동작으로 이루어지는 일련의 동작을, 표시 패널(110)의 1행째부터 n/2행째의 화소 PIX에 대해 순차 실행한다.
우선, 도 32에 나타내는 바와 같이, 리세트 기간 Trst에 있어서, 선택 드라이버(120)가 선택 라인 Ls1, Ls3∼Lsn에 로우 레벨의 선택 신호 Vse1, Vse3∼Vsen를 인가하는 동시에, 선택 라인 Ls2에 하이 레벨의 선택 신호 Vse2를 인가한다.
또, 이 타이밍과 동기하여, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea를 접지 전위 GND로 설정한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld를 일제히 접지 전위 GND로 설정한다.
이것에 의해, 1행째의 각 화소 PIX에 있어서, 화소 구동 회로 DC의 접점 N22(트랜지스터 Tr23의 드레인 단자, 또는 유기 EL 소자 OEL의 캐소드)의 전위가 접지 전위 GND로 리세트된다.
다음에, 도 32에 나타내는 바와 같이, Vdata 기입 기간 Twrt에 있어서, 선택 드라이버(120)가 선택 라인 Ls1에 하이 레벨의 선택 신호 Vse1를 인가하는 동시에, 선택 라인 Ls2∼Lsn에 로우 레벨의 선택 신호 Vse2∼Vsen을 인가한다.
이 상태에서, 데이터 드라이버(140)가 각 열의 데이터 라인 Ld에 화상 데이터에 따라, 또한 상술한 휘도 보상 데이터 취득 동작에 의해 취득한 휘도 보상 데이터에 의거하여 보정한 계조 전압 Vdata를 인가한다.
이것에 의해, 1행째의 화소 PIX에 있어서, 화소 구동 회로 DC의 캐패시터 Cs에 계조 전압 Vdata에 따른 전하가 충전되어 화상 데이터가 기입된다.
그리고, 이상의 1행째의 화소 PIX에 대한 일련의 동작을, 도 32에 나타내는 바와 같이, 2행째부터 n/2행째의 화소 PIX에 대해서도 순차 반복 실행한다. 이것에 의해, 표시 패널(110)에 배열된 모든 화소 PIX에 대해, 화상 데이터에 따라, 또한 상술한 휘도 보상 데이터 취득 동작에 의해 취득한 휘도 보상 데이터에 의거하는 보정량에 따라 보정된 계조 전압 Vdata가 기입된다.
다음에, 도 32에 나타내는 바와 같이, 전체 화소 일괄 발광 기간 Taem에 있어서, 선택 드라이버(120)가 선택 라인 Ls1∼Lsn에 로우 레벨의 선택 신호 Vse1∼Vsen을 인가한다.
이 상태에서, 전원 드라이버(130)가 공통 전극 Ea에 하이 레벨의 전원 전압 Va를 인가하고, 전원 라인 Lc에 로우 레벨의 전원 전압 Vsc를 인가한다.
이것에 의해, 표시 패널(110)의 모든 행의 화소 PIX에 있어서, 화소 구동 회로 DC의 구동 트랜지스터인 트랜지스터 Tr23에, 계조 전압 Vdata에 따른 전류값의 발광 구동 전류 Iel가 흐르고, 각 화소 PIX의 유기 EL 소자 OEL이 화상 데이터에 따른 본래의 휘도 계조로 발광 동작하여, 표시 패널(110)에 원하는 화상 정보가 표시된다.
이상 설명한 바와 같이, 본 실시형태에 관한 표시장치(발광장치) 및 그 구동제어방법에 의하면, 데이터 드라이버(140)의 구성을 더욱 간소화하면서, 각 화소 PIX의 유기 EL 소자 OEL의 발광 특성(I-V특성)의 변화에 대응한 전류 Imeas를, 간이한 방법으로 측정하고 화소 PIX마다 휘도 보상 데이터를 취득할 수 있다.
이 때, 전원 드라이버(130)(전원 회로(131, 132))는 각 화소 PIX에 대해 부의 전압값의 전원 전압을 인가할 필요가 없으므로, 전원 드라이버(130)로서 저내압의 회로 구성을 적용할 수 있고, 제조 비용을 삭감할 수 있다.
또, 각 화소 PIX에의 화상 데이터의 기입시에, 각 화소 PIX에 설치되는 유기 EL 소자 OEL의 발광 특성의 변화에 따라 보정된 계조 전압 Vdata를 기입할 수 있다.
이것에 의해, 유기 EL 소자 OEL의 특성 변화의 상태에 관계없이, 화상 데이터에 따른 본래의 전류값의 발광 구동 전류 Iel을 유기 EL 소자 OEL에 흘릴 수 있으므로, 화상 데이터에 따른 적절한 휘도 계조로 발광 동작시킬 수 있고, 양호하고 또한 균질의 화질을 실현할 수 있다.
(발광장치의 화소 결함 검출 방법)
다음에, 본 실시형태에 관한 표시장치의 구동제어방법의 다른 예(화소 결함 검출 방법)에 대해, 도면을 참조하여 설명한다.
본 실시형태에 관한 표시장치는 상술한 제 1 실시형태와 마찬가지로, 발광 패널(표시 패널)에 배열된 화소 PIX의 결함을 검출하는 경우에도 적용할 수 있다. 이하, 구체적으로 설명한다.
도 33은 본 실시형태에 관한 표시장치에 있어서의 화소 결함 검출 동작을 나타내는 타이밍도이다.
도 34는 본 실시형태에 관한 화소 결함 검출 동작에 있어서의 오프 전압 인가 동작을 나타내는 동작 개념도이다.
도 35는 본 실시형태에 관한 화소 결함 검출 동작에 있어서의 전류 측정 동작을 나타내는 동작 개념도이다.
여기서, 도 34, 도 35에 있어서는 도시의 형편상, 도 21에 나타낸 데이터 드라이버(140) 중, D/A 컨버터(145)와 출력 회로(146)만을 나타낸다.
또한, 상술한 휘도 보상 데이터 취득 동작과 동등한 제어 동작에 대해서는 그 설명을 간략화한다.
본 실시형태에 관한 화소 결함 검출 동작에 있어서는 도 33에 나타내는 바와 같이, 소정의 화소 결함 검출 기간 Tpdd를 갖고 실행된다. 화소 결함 검출 기간 Tpdd는 적어도 Voff 기입 기간 Twof와 전류 측정 기간 Trim을 포함한다.
Voff 기입 기간 Twof에 있어서는 상술한 휘도 보상 데이터 취득 동작과 마찬가지로, 화소 PIX에 오프 전압 Voff가 기입된다.
또, 전류 측정 기간 Trim에 있어서는 유기 EL 소자 OEL에 대해 역바이어스 전압을 인가한 상태에서, 화소 PIX(유기 EL 소자 OEL)에 흐르는 전류 Imeas가 측정된다.
우선, Voff 기입 기간 Twof에 있어서는 상술한 휘도 보상 데이터 취득 동작에 있어서의 Voff 기입 동작과 마찬가지로, 도 33, 도 34에 나타내는 바와 같이, 전원 드라이버(130)가 전원 라인 Lc 및 공통 전극 Ea에 접지 전위 GND의 전원 전압 Vsc 및 Va를 인가한다.
또, 선택 드라이버(120)가 선택 라인 Lsea에 하이 레벨(선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 로우 레벨(비선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 이 타이밍과 동기해서, 도 33, 도 34에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Na에 전환 접속하는 것에 의해, 데이터 라인 Ld에 대해, 예를 들면 접지 전위 GND보다 낮은 전위의 부의 전압값의 오프 전압 Voff를 인가한다.
이것에 의해, 도 34에 나타내는 바와 같이, 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr23의 게이트 단자(접점 N21)에 오프 전압 Voff가 인가되고, 트랜지스터 Tr23의 드레인-소스간의 전류로는 확실하게 닫힌다.
다음에, 전류 측정 기간 Trim에 있어서는 도 33, 도 35에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Lsea에 로우 레벨(비선택 레벨)의 선택 신호 Vsea를 인가하는 동시에, 선택 라인 Lseb에 하이 레벨(선택 레벨)의 선택 신호 Vseb를 인가한다.
또, 전원 드라이버(130)가 전원 라인 Lc에 접지 전위 GND의 전원 전압 Vsc를 인가하는 동시에, 공통 전극 Ea에 접지 전위 GND보다 낮은 전위의 부의 전압 Vra의 전원 전압 Va를 인가한다.
또, 이 타이밍과 동기해서, 도 33, 도 35에 나타내는 바와 같이, 데이터 드라이버(140)가 전환 스위치(146a)를 접점 Nc에 전환 접속하는 것에 의해, 전류계(146c)의 제 1 단을 데이터 라인 Ld에 접속한다.
여기서, 공통 전극 Ea에 인가되는 전원 전압 Va(=Vra)는 유기 EL 소자 OEL의 캐소드(접점 N22)에 인가되는 전압(Vn22≒접지 전위 GND)보다 낮은 전위의 전압값으로 설정된다(Vra＜GND). 구체적으로는 전원 전압 Va(=Vra)는 데이터 라인 Ld로부터 트랜지스터 Tr22, 유기 EL 소자 OEL을 통해 공통 전극 Ea에 흐르는 전류 Imeas의 전류값을, 전류계(146c)에 의해 측정할 수 있는 정도의 부의 전압값으로 설정된다.
이것에 의해, 도 35에 나타내는 바와 같이, 트랜지스터 Tr21이 오프 동작하여, 트랜지스터 Tr23의 게이트 단자(접점 N21)에 인가된 오프 전압 Voff가 유지된다.
또, 트랜지스터 Tr22가 온 동작하여, 트랜지스터 Tr23의 드레인 단자(접점 N22)가, 트랜지스터 Tr22 및 데이터 라인 Ld를 통해, 전류계(146c)의 제 1 단측에 접속된다. 또, 트랜지스터 Tr23의 소스 단자는 전원 전압 Vsc에 의해 접지 전위 GND로 설정된다.
따라서, 유기 EL 소자 OEL의 캐소드측(접점 N22)에 애노드측(공통 전극 Ea)보다 고전압이 인가된 역바이어스 상태로 설정되므로, 해당 역바이어스 전압 및 유기 EL 소자 OEL의 소자 특성에 따른 미소한 누설 전류 Imeas가 유기 EL 소자 OEL에 대해 역방향으로 흐른다.
이 때, 데이터 라인 Ld에 접속된 전류계(146c)에 의해, 데이터 라인 Ld로부터 화소 PIX에 흐르는 전류 Imeas의 전류값이 측정된다.
상기의 일련의 화소 결함 검출 동작에 의해 측정된 전류 Imeas는 그대로, 혹은 예를 들면 도 21에 나타낸 A/D 컨버터(147)에 의해 디지털 데이터로 변환된 후, 화소 결함 판정 처리에 적용된다.
화소 결함 판정 처리에 있어서는 상술한 제 1 실시형태와 마찬가지로, 예를 들면 유기 EL 소자 OEL의 소자 구조나 설계 데이터에 의거하여 시뮬레이션 등을 이용하여, 혹은 정상적인 특성의 유기 EL 소자 OEL을 갖는 화소 PIX에 대해 상기의 일련의 화소 결함 검출 동작을 실행하여, 규정값 Ist를 미리 취득해 둔다. 그리고, 특정의 화소 PIX에 대해 측정된 전류 Imeas의 전류값과 상기 규정값 Ist의 전류값을 비교하고, 그 비교 결과에 의거하여 해당 유기 EL 소자 OEL을 갖는 화소 PIX가 결함 화소인지 아닌지를 판정한다(화소 결함 판정 스텝).
따라서, 본 실시형태에 관한 표시장치의 화소 결함 검출 방법에 의하면, 상술한 제 1 실시형태와 마찬가지로, 표시 패널(110)에 배열된 각 화소 PIX의 유기 EL 소자 OEL에 대해 간이한 수법을 이용하여 측정된 전류 Imeas에 의거하여, 해당 화소 PIX(유기 EL 소자 OEL)가 결함인지 아닌지를 판정할 수 있다.
또한, 상술한 제 1 및 제 2 실시형태에 있어서는 발광소자의 특성(전류-전압 특성)의 변동량을 검출하기 위한 방법으로서, 특정의 참조 전압 Vmeas를, 데이터 라인 Ld를 통해 화소 PIX에 인가한 상태에서, 발광소자에 흐르는 전류 Imeas의 전류값을 측정하여, 휘도 보상 데이터로서 취득하는 경우에 대해 설명하였다. 본 발명은 이것에 한정되는 것은 아니고, 특정의 참조 전류를, 데이터 라인 Ld를 통해 각 화소 PIX에 흘리는(흘려 넣거나 또는 빼내는) 것에 의해, 발광소자의 양단에 생기는 전압값을 측정하여, 상기의 휘도 보상 데이터로서 취득하는 것이어도 좋다.
<제 3 실시형태>
다음에, 상술한 제 1 및 제 2 실시형태에 관한 표시 패널(발광 패널)을 적용한 전자기기에 대해, 제 3 실시형태로서 도면을 참조하여 설명한다.
도 36의 (a) 및 (b)는 본 실시형태에 관한 디지털카메라의 구성을 나타내는 사시도이다.
도 37은 본 실시형태에 관한 퍼스널 컴퓨터의 구성을 나타내는 사시도이다.
도 38은 본 실시형태에 관한 휴대 전화기의 구성을 나타내는 도면이다.
상술한 유기 EL 소자 OEL로 이루어지는 발광소자를 각 화소 PIX에 구비하는 표시 패널(110)은 예를 들면 디지털카메라나 모바일형의 퍼스널 컴퓨터, 휴대 전화기 등, 각종의 전자기기에 적용할 수 있는 것이다.
도 36의 (a) 및 (b)에 있어서, 디지털카메라(200)는 대략, 본체부(201)와, 렌즈부(202)와, 조작부(203)와, 상술한 각 실시형태에 나타낸 표시 패널(110)을 구비하는 표시부(204)와, 셔터 버튼(205)을 구비하고 있다. 이것에 의하면, 표시부(204)에 있어서, 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 양호하고 또한 균질의 화상 표시를 실현할 수 있다.
또, 도 37에 있어서, 퍼스널 컴퓨터(210)는 대략, 본체부(211)와, 키보드(212)와, 상술한 각 실시형태에 나타낸 표시 패널(110)을 구비하는 표시부(213)를 구비하고 있다. 이 경우에 있어서도, 표시부(213)에 있어서, 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 양호하고 또한 균질의 화상 표시를 실현할 수 있다.
또, 도 38에 있어서, 휴대 전화기(220)는 대략, 조작부(221)와, 수화구(222)와, 송화구(223)와, 상술한 각 실시형태에 나타낸 표시 패널(110)을 갖는 표시부(2240를 구비하고 있다. 이 경우에 있어서도, 표시부(224)에 있어서, 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 양호하고 또한 균질의 화상 표시를 실현할 수 있다.
또한, 상술한 각 실시형태에 있어서는 본 발명에 관한 표시장치 및 그 구동제어방법을, 유기 EL 소자 OEL로 이루어지는 발광소자를 갖는 복수의 화소 PIX가 2차원 배열된 표시 패널(110)에 적용한 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니다.
즉, 본 발명은 예를 들면 발광소자를 갖는 복수의 화소가 1방향으로 배열된 발광소자 어레이를 구비하고, 감광체 드럼에 화상 데이터에 따라 발광소자 어레이로부터 출사된 광을 조사하여 노광하는 노광 장치에 적용하는 것이어도 좋다. 이 경우에 있어서도, 발광소자 어레이의 각 화소의 발광소자를 화상 데이터에 따른 적절한 휘도로 발광 동작시킬 수 있으므로, 양호한 노광 상태를 실현할 수 있다.
이 기술의 숙련자에게 있어서 추가의 이점 및 변경은 간단하게 발생할 수 있다. 따라서, 본 발명의 더 넓은 양태는 여기에 나타내고 기술한 구체적인 설명 및 대표의 실시예에 한정되는 것은 아니다. 즉, 첨부한 청구범위 등에 의해 규정된 일반적인 발명의 개념을 정신 및 범위를 이탈하지 않고 각종 변형이 가능하다.
100; 표시장치 110; 표시패널
120; 선택 드라이버 130; 전원 드라이버
140; 데이터 드라이버 144; 보정 연산 회로
145; D/A 컨버터 146; 출력회로
146a, 146b; 전환 스위치 146b; 폴로워 앰프
146c; 전류계 147; A/D 컨버터
148; 메모리 150; 시스템 컨트롤러
PIX; 화소 DC; 화소 구동 회로
OEL; 유기 EL 소자

Claims (19)

  1. 적어도 하나의 화소와, 상기 화소에 접속되는 데이터 라인을 구비하는 발광 패널과,
    상기 발광 패널에 접속되는 구동 회로를 구비하고,
    상기 화소는 발광소자, 구동 트랜지스터 및 제 1 스위칭 소자를 갖고,
    상기 구동 트랜지스터는 제 1 단측이 상기 발광소자에 접속되고, 제 2 단측에 전원 전압이 공급되는 전류로를 갖고,
    상기 제 1 스위칭 소자는 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되고,
    상기 구동 회로는 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않은 상태로 설정한 후, 상기 제 1 스위칭 소자를 통해 상기 데이터 라인과 상기 발광소자를 접속하고, 상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 상기 발광소자의 전기적 특성을 취득하는 측정회로를 갖는 것을 특징으로 하는 발광장치.
  2. 제 1 항에 있어서,
    상기 전원 전압을 공급하는 전원 회로를 갖고,
    상기 구동 회로는 상기 전원 회로와 상기 구동 트랜지스터의 상기 전류로의 상기 제 2 단측의 접속을 차단하여, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 것을 특징으로 하는 발광장치.
  3. 제 1 항에 있어서,　
    상기 구동 회로는 상기 전원 전압을, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 되는 전압값으로 설정하는 동시에, 상기 구동 트랜지스터의 제어 단자에, 해당 구동 트랜지스터를 오프 상태로 하는 소정의 오프 전압을 인가하여, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 것을 특징으로 하는 발광장치.
  4. 제 3 항에 있어서,
    상기 화소는 상기 구동 트랜지스터의 상기 제어 단자와 상기 데이터 라인의 사이에 설치되는 제 2 스위칭 소자와, 상기 구동 트랜지스터의 상기 제어 단자와 상기 구동 트랜지스터의 상기 전류로의 상기 제 1 단측의 사이에 설치된 유지 용량을 갖고,
    상기 구동 회로는 상기 오프 전압의 인가에 앞서, 상기 데이터 라인, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자를 통해, 상기 유지 용량의 양단을 동일 전위에 근접시켜, 상기 유지 용량의 축적 전하를 방전시키는 것을 특징으로 하는 발광장치.
  5. 제 1 항에 있어서,
    상기 구동 회로는,
    상기 데이터 라인에 측정용 전압을 인가하는 전압 인가 회로와,
    상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 측정용 전압의 인가에 따라 상기 발광소자에 흐르는 전류의 전류값을 취득하는 전류 측정 회로를 갖는 것을 특징으로 하는 발광장치.
  6. 제 5 항에 있어서,
    상기 전압 인가 회로는 상기 측정용 전압으로서, 상기 발광소자에 대해 순 바이어스로 되는 전압을 인가하는 것을 특징으로 하는 발광장치.
  7. 제 5 항에 있어서,
    상기 전압 인가 회로는 상기 측정용 전압으로서, 상기 발광소자에 대해 역바이어스로 되는 전압을 인가하는 것을 특징으로 하는 발광장치.
  8. 제 1 항에 있어서,
    상기 구동 회로는,
    상기 측정회로에 의해 취득된 상기 발광소자의 상기 전기적 특성에 있어서의 전압값 또는 전류값의 적어도 어느 하나의 값을 휘도 보상 데이터로서 기억하는 기억 회로와,
    상기 기억 회로에 기억된 상기 휘도 보상 데이터와 소정의 기준값의 비교에 의거하는 보정량을 추출하고, 해당 보정량에 따라 외부로부터 공급되는 화상 데이터를 보정하는 보정 연산 회로를 갖고 있는 것을 특징으로 하는 발광장치.
  9. 제 1 항에 있어서,
    상기 발광소자는 유기 전계 발광 소자인 것을 특징으로 하는 발광장치.
  10. 전자기기 본체부와,
    상기 전자기기 본체부로부터 화상 데이터가 공급되고, 해당 화상 데이터에 따라 구동되는 발광장치를 구비하고,
    상기 발광장치는,
    적어도 하나의 화소와, 상기 화소에 접속되는 데이터 라인을 구비하는 발광 패널과,
    상기 발광 패널에 접속되는 구동 회로를 구비하고,
    상기 화소는 발광소자, 구동 트랜지스터 및 제 1 스위칭 소자를 갖고,
    상기 구동 트랜지스터는 제 1 단측이 상기 발광소자에 접속되고, 제 2 단측에 전원 전압이 공급되는 전류로를 갖고,
    상기 제 1 스위칭 소자는 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되고,
    상기 구동 회로는 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정한 후, 상기 제 1 스위칭 소자를 통해 상기 데이터 라인과 상기 발광소자를 접속하고, 상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 상기 발광소자의 전기적 특성을 취득하는 측정회로를 갖는 것을 특징으로 하는 전자기기.
  11. 데이터 라인과, 발광소자와, 제 1 단측이 상기 발광소자에 접속되고 제 2 단 측에 전원 전압이 공급되는 전류로를 갖는 구동 트랜지스터와, 상기 구동 트랜지스터의 상기 전류로의 제 1 단측과 상기 데이터 라인의 사이에 설치되는 제 1 스위칭 소자를 갖는 적어도 하나의 화소를 갖는 발광장치를 준비하는 준비 스텝과,
    상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 차단 스텝과,
    상기 차단 스텝을 실행한 후, 상기 제 1 스위칭 소자를 통해, 상기 데이터 라인과 상기 발광소자를 접속하는 접속 스텝과,
    상기 접속 스텝에 의해, 상기 데이터 라인과 상기 발광소자를 상기 제 1 스위칭 소자를 통해 접속한 상태에서, 상기 데이터 라인 및 상기 제 1 스위칭 소자를 통해, 상기 발광소자에 인가되는 전압과 해당 발광소자에 흐르는 전류의 관계를 갖는 상기 발광소자의 전기적 특성을 취득하는 특성 측정 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  12. 제 11 항에 있어서,
    상기 차단 스텝은 상기 전원 전압을 공급하는 전원 회로와 상기 구동 트랜지스터의 상기 전류로의 제 2 단측의 접속을 차단하여, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 접속 차단 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  13. 제 11 항에 있어서,
    상기 차단 스텝은,
    상기 전원 전압을, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 되는 전압값으로 설정하는 전원 전압 설정 스텝과,
    상기 구동 트랜지스터의 제어 단자에, 해당 구동 트랜지스터를 오프 상태로 하는 소정의 오프 전압을 인가하여, 상기 구동 트랜지스터의 상기 전류로에 전류가 흐르지 않는 상태로 설정하는 오프 전압 인가 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  14. 제 13 항에 있어서,
    상기 화소는 상기 구동 트랜지스터의 상기 제어 단자와 상기 데이터 라인의 사이에 설치된 제 2 스위칭 소자와, 상기 구동 트랜지스터의 상기 제어 단자와 상기 구동 트랜지스터의 상기 전류로의 상기 제 1 단측의 사이에 설치된 유지 용량을 갖고,
    상기 오프 전압 인가 스텝에 앞서 실행되는 상기 데이터 라인, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자를 통해, 상기 유지 용량의 양단을 동일 전위에 근접시켜, 상기 유지 용량의 축적 전하를 방전시키는 초기화 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  15. 제 11 항에 있어서,
    상기 특성 측정 스텝에 의해 취득된 상기 발광소자의 상기 전기적 특성에 있어서의 전압값 또는 전류값의 적어도 어느 하나의 값을, 휘도 보상 데이터로서 기억 회로에 저장하는 보상 데이터 저장 스텝과,
    상기 기억 회로에 기억된 상기 휘도 보상 데이터와 소정의 기준값의 비교에 의거하는 보정량을 추출하는 보정량 추출 스텝과,
    외부로부터 공급되는 화상 데이터를 상기 보정량에 따라 보정하는 보정 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  16. 제 11 항에 있어서,
    상기 특성 측정 스텝은,
    상기 데이터 라인에 측정용 전압을 인가하는 전압 인가 스텝과,
    상기 데이터 라인과 상기 제 1 스위칭 소자를 통해, 상기 측정용 전압의 인가에 따라 상기 발광소자에 흐르는 전류의 전류값을 측정하는 전류 측정 스텝을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  17. 제 16 항에 있어서,
    상기 전압 인가 스텝은 상기 측정용 전압으로서, 상기 발광소자에 대해 순 바이어스로 되는 전압을 인가하는 것을 특징으로 하는 발광장치의 구동제어방법.
  18. 제 16 항에 있어서,
    상기 전압 인가 스텝은 상기 측정용 전압으로서, 상기 발광소자에 대해 역바이어스로 되는 전압을 인가하는 것을 특징으로 하는 발광장치의 구동제어방법.
  19. 제 18 항에 있어서,
    상기 특성 측정 스텝은 상기 전압 인가 스텝에 의해, 상기 측정용 전압으로서 상기 발광소자에 대해 역바이어스로 되는 상기 전압을 인가했을 때에, 상기 전류 측정 스텝에 의해 측정된 상기 전류값에 의거하여, 상기 발광소자를 갖는 상기 화소가 결함 화소인지 아닌지를 판정하는 화소 결함 판정 스텝을 더 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
KR1020100095420A 2009-09-30 2010-09-30 발광장치 및 그 구동제어방법과 전자기기 KR101171573B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009226122 2009-09-30
JPJP-P-2009-226122 2009-09-30
JP2010174575A JP2011095720A (ja) 2009-09-30 2010-08-03 発光装置及びその駆動制御方法、並びに電子機器
JPJP-P-2010-174575 2010-08-03

Publications (2)

Publication Number Publication Date
KR20110035988A true KR20110035988A (ko) 2011-04-06
KR101171573B1 KR101171573B1 (ko) 2012-08-07

Family

ID=43779801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095420A KR101171573B1 (ko) 2009-09-30 2010-09-30 발광장치 및 그 구동제어방법과 전자기기

Country Status (5)

Country Link
US (1) US20110074762A1 (ko)
JP (1) JP2011095720A (ko)
KR (1) KR101171573B1 (ko)
CN (1) CN102034429B (ko)
TW (1) TWI428889B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435718B1 (ko) * 2012-05-23 2014-09-01 매크로블록 인코포레이티드 도트 매트릭스 발광다이오드 디스플레이 장치용 구동시스템 및 구동방법
KR20160055674A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 그 것의 구동 방법
US11335708B2 (en) 2017-11-23 2022-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of thin film transistors per pixel
KR20220077059A (ko) * 2020-12-01 2022-06-08 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP5355080B2 (ja) 2005-06-08 2013-11-27 イグニス・イノベイション・インコーポレーテッド 発光デバイス・ディスプレイを駆動するための方法およびシステム
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
JP5170194B2 (ja) * 2010-09-22 2013-03-27 カシオ計算機株式会社 発光装置及びその駆動制御方法並びに電子機器
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US20140368491A1 (en) * 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) * 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) * 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
WO2012164475A2 (en) 2011-05-27 2012-12-06 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
EP3404646B1 (en) 2011-05-28 2019-12-25 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
JP6064313B2 (ja) 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9324268B2 (en) * 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9818373B2 (en) * 2012-10-31 2017-11-14 Sharp Kabushiki Kaisha Data processing device for display device, display device equipped with same and data processing method for display device
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR101992665B1 (ko) 2012-12-26 2019-06-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
JP6138236B2 (ja) * 2013-03-14 2017-05-31 シャープ株式会社 表示装置およびその駆動方法
JP2015043041A (ja) * 2013-08-26 2015-03-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
JP6169191B2 (ja) * 2013-12-20 2017-07-26 シャープ株式会社 表示装置およびその駆動方法
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
WO2016158481A1 (ja) * 2015-03-27 2016-10-06 シャープ株式会社 表示装置およびその駆動方法
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CN105185300B (zh) * 2015-08-03 2017-07-28 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
KR102469735B1 (ko) * 2016-04-12 2022-11-23 삼성디스플레이 주식회사 표시 장치
KR102642015B1 (ko) * 2016-08-31 2024-02-28 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
EP3564940A4 (en) * 2016-12-27 2020-06-10 Shenzhen Royole Technologies Co., Ltd. CONTROL METHOD FOR PIXEL CIRCUIT, PIXEL CIRCUIT GROUP and ORGANIC LIGHT-EMITTING DISPLAY DEVICE
US11170718B2 (en) 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
CN109671396A (zh) * 2017-10-17 2019-04-23 伊格尼斯创新公司 像素电路、显示装置和方法
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
WO2019186723A1 (ja) * 2018-03-27 2019-10-03 シャープ株式会社 表示装置
WO2019186895A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 駆動方法、及び、表示装置
CN112219233A (zh) 2018-06-06 2021-01-12 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US10770482B2 (en) 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11575013B2 (en) 2018-11-02 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN110930937B (zh) * 2019-12-19 2022-05-13 业成科技（成都）有限公司 显示面板及驱动方法
CN111798800B (zh) * 2020-07-21 2022-05-20 合肥维信诺科技有限公司 驱动电路、驱动方法、显示面板与显示装置
CN114255693B (zh) * 2020-09-24 2023-06-20 华为技术有限公司 显示装置及其修复方法、存储介质、显示驱动芯片和设备
WO2022064314A1 (ja) * 2020-09-25 2022-03-31 株式会社半導体エネルギー研究所 表示システム
KR20230148474A (ko) * 2022-04-15 2023-10-25 삼성디스플레이 주식회사 전자 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013482A (ja) * 1999-04-28 2001-01-19 Sharp Corp マトリクス表示装置およびプラズマアドレス表示装置
JP4383852B2 (ja) * 2001-06-22 2009-12-16 統寶光電股▲ふん▼有限公司 Ｏｌｅｄ画素回路の駆動方法
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
EP1576380A1 (en) * 2002-11-06 2005-09-21 Koninklijke Philips Electronics N.V. Inspecting method and apparatus for a led matrix display
DE102004022424A1 (de) * 2004-05-06 2005-12-01 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
WO2007037269A1 (ja) * 2005-09-27 2007-04-05 Casio Computer Co., Ltd. 表示装置及び表示装置の駆動方法
KR101186254B1 (ko) * 2006-05-26 2012-09-27 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그의 구동방법
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP2008152221A (ja) * 2006-12-19 2008-07-03 Samsung Sdi Co Ltd 画素及びこれを利用した有機電界発光表示装置
JP5357399B2 (ja) * 2007-03-09 2013-12-04 株式会社ジャパンディスプレイ 表示装置
JP2008287119A (ja) * 2007-05-18 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
KR100893482B1 (ko) * 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5407138B2 (ja) * 2007-11-28 2014-02-05 ソニー株式会社 表示装置とその製造方法および製造装置
JP2009133913A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
JP2009133914A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
JP5254998B2 (ja) * 2008-01-07 2013-08-07 パナソニック株式会社 表示装置及び駆動方法
KR100902245B1 (ko) * 2008-01-18 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5073547B2 (ja) * 2008-03-27 2012-11-14 ラピスセミコンダクタ株式会社 表示駆動回路と表示駆動方法
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
JP5012775B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4957710B2 (ja) * 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
JP2010250085A (ja) * 2009-04-16 2010-11-04 Seiko Epson Corp 電気光学装置、および電子機器
JP5540556B2 (ja) 2009-04-28 2014-07-02 カシオ計算機株式会社 表示装置及びその駆動方法
WO2011013409A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435718B1 (ko) * 2012-05-23 2014-09-01 매크로블록 인코포레이티드 도트 매트릭스 발광다이오드 디스플레이 장치용 구동시스템 및 구동방법
KR20160055674A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 그 것의 구동 방법
US11335708B2 (en) 2017-11-23 2022-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of thin film transistors per pixel
US11876098B2 (en) 2017-11-23 2024-01-16 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of transistors
KR20220077059A (ko) * 2020-12-01 2022-06-08 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치
KR20220077058A (ko) * 2020-12-01 2022-06-08 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치, 상기 백라이트 장치의 전류 편차 보상 방법 및 보상 회로

Also Published As

Publication number Publication date
CN102034429B (zh) 2013-06-19
CN102034429A (zh) 2011-04-27
US20110074762A1 (en) 2011-03-31
TW201120851A (en) 2011-06-16
TWI428889B (zh) 2014-03-01
JP2011095720A (ja) 2011-05-12
KR101171573B1 (ko) 2012-08-07

Similar Documents

Publication Publication Date Title
KR101171573B1 (ko) 발광장치 및 그 구동제어방법과 전자기기
KR101156826B1 (ko) 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기
JP5240581B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5200539B2 (ja) 表示装置及び表示装置の駆動方法
JP4798342B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
KR101248204B1 (ko) 화소구동장치, 발광장치 및 발광장치의 구동제어방법
JP4852866B2 (ja) 表示装置及びその駆動制御方法
TWI330817B (en) Display drive apparatus, display apparatus and drive control method thereof
KR101069622B1 (ko) 표시 구동 장치 및 표시 장치
JP5240534B2 (ja) 表示装置及びその駆動制御方法
JP2010281874A (ja) 発光装置及びその駆動制御方法、並びに電子機器
JP2010281872A (ja) 発光装置及びその駆動制御方法、並びに電子機器
JP4935920B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5305242B2 (ja) 画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JP4877536B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5182382B2 (ja) 表示装置
JP5182383B2 (ja) 表示装置
JP2012078372A (ja) 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 8