KR101156826B1

KR101156826B1 - 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기

Info

Publication number: KR101156826B1
Application number: KR1020100136031A
Authority: KR
Inventors: 쥰 오구라
Original assignee: 가시오게산키 가부시키가이샤
Priority date: 2009-12-28
Filing date: 2010-12-27
Publication date: 2012-06-18
Also published as: TWI425478B; JP5146521B2; CN102110412A; KR20110076814A; US20110157134A1; US8599186B2; JP2011154348A; CN102110412B; TW201203205A

Abstract

복수의 화소 PIX를 구동하는 화소 구동 장치에 있어서, 복수의 화소 PIX의 각각은 발광소자와 전류로의 일단이 발광소자의 일단에 접속되고, 해당 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고, 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 복수의 화소 PIX의 각각에 접속되는 복수의 데이터선 Ld의 각각에 제 1 검출용 전압을 인가하여, 해당 각 데이터선 Ld를 통해 구동 제어 소자의 전류로에 전류를 흘린 후의, 각 데이터선 Ld의 전압값에 의거하고, 각 화소 PIX의 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하는 보정 데이터 취득 기능 회로를 컨트롤러(160)내에 구비하고, 제 1 설정 전압은 제 1 검출용 전압과 동일 전압, 또는 제 1 검출용 전압보다 저전위로 제 1 검출용 전압과의 전위차가 발광소자의 발광 임계값 전압보다 작은 값이 되는 전압으로 설정되어 있다.

Description

화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기{PIXEL DRIVING DEVICE, LIGHT EMITTING DEVICE, DRIVING/CONTROLLING METHOD THEREOF, AND ELECTRONIC DEVICE}

본 출원은 2009년 12월 28일에 출원된 일본국 특허청 출원번호 2009-298219 및 2010년 11월 17일에 출원된 일본국 특허청 출원번호 2010-256738호의 명세서, 특허청구의 범위, 도면 및 요약서를 포함함에 의거하는 우선권을 주장하는 것이다. 이 특허출원의 개시 내용은 이 참조에 의해 전체로서 본 출원에 포함된다.

본 발명은 화소 구동 장치, 해당 화소 구동 장치를 구비한 발광 장치 및 그 구동 제어 방법과 해당 발광 장치를 구비한 전자기기에 관한 것이다.

근래, 차세대의 표시 디바이스로서, 전류 구동형의 발광소자를 매트릭스형상으로 배열한 표시 패널(화소 어레이)을 구비한 발광 소자형의 표시장치(발광 장치)가 주목받고 있다. 여기서, 전류 구동형의 발광소자로서는 예를 들면 유기 일렉트로 루미네센스 소자(유기 EL 소자)나 무기 일렉트로 루미네센스 소자(무기 EL 소자), 발광 다이오드(LED) 등이 알려져 있다.

특히, 액티브 매트릭스형의 구동 방식을 적용한 발광소자형의 표시장치는 주지의 액정표시장치에 비해, 표시 응답 속도가 빠르고, 또, 시야각 의존성도 거의 없으며, 고휘도/고콘트라스트화, 표시 화질의 고정밀화 등이 가능하다고 하는 우수한 표시 특성을 갖고 있다. 발광소자형의 표시장치는 액정표시장치와 같이 백 라이트나 도광판을 필요로 하지 않으므로, 가일층의 박형 경량화가 가능하다고 하는 극히 우위의 특징을 갖고 있다. 그 때문에, 그러한 표시장치가 금후 각종 전자기기에 적용되는 것이 기대되고 있다.

예를 들면, 일본국 특허공개공보 평성8-330600호에는 전압 신호에 의해서 전류 제어되는 액티브 매트릭스 구동 표시 장치인 유기 EL 디스플레이 장치가 개시되어 있다. 이 유기 EL 디스플레이 장치에 있어서는 전류 제어용 박막 트랜지스터와 스위치용 박막 트랜지스터를 갖는 회로(편의상,「화소 구동 회로」라 함)가 화소마다 설치되어 있다. 여기서, 전류 제어용 박막 트랜지스터는 화상 데이터에 따른 전압 신호가 게이트에 인가되는 것에 의해, 발광소자인 유기 EL 소자에 소정의 전류를 흘린다. 또, 스위치용 박막 트랜지스터는 전류 제어용 박막 트랜지스터의 게이트에 화상 데이터에 따른 전압 신호를 공급하기 위한 스위칭 동작을 실행한다.

그러나, 이러한 전압 신호에 의해서 발광소자의 휘도 계조를 제어하는 유기 EL 디스플레이 장치에 있어서는 전류 제어용 박막 트랜지스터 등의 임계값 전압의 경시적인 변화에 의해서, 유기 EL 소자에 흐르는 전류의 전류값이 변동되어 버리는 경우가 있다.

또, 매트릭스형상으로 배치된 복수의 화소 각각애 대한 화소 구동 회로에 있어서, 가령 전류 제어용 박막 트랜지스터의 임계값 전압이 동일해도, 박막 트랜지스터의 게이트 절연막이나 채널길이, 이동도의 편차의 영향을 받기 때문에, 구동 특성에 편차가 생기는 경우가 있다.

이동도의 편차는 특히 저온 폴리 실리콘 박막 트랜지스터에 있어서 현저하게 생기는 것이 알려져 있다. 아몰퍼스 실리콘 박막 트랜지스터를 이용하면, 이동도를 균일화할 수 있지만, 제조 프로세스에 기인하는 편차의 영향은 피할 수 없다.

본 발명은 화소 구동 회로의 특성 파라미터를 정확하게 취득할 수 있고, 특성 파라미터에 의거하여 화상 데이터를 보정하여 원하는 휘도 계조로 발광소자를 발광 동작시킬 수 있는 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 해당 발광 장치를 구비하는 전자기기를 제공할 수 있는 이점을 갖는다.

상기 이점을 얻기 위한, 본 발명의 화소 구동 장치는 복수의 화소를 구동하는 화소 구동 장치로서, 복수의 화소의 각각은 발광소자와, 전류로의 일단이 전기 발광소자의 일단에 접속되고 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고, 화소 구동 장치는 또한, 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 복수의 화소의 각각에 접속되는 복수의 데이터선의 각각에 제 1 검출용 전압을 인가하여, 각 데이터선을 통해 구동 제어 소자의 전류로에 전류를 흘린 후의 각 데이터선의 전압값에 의거하여, 각 화소의 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하는 보정 데이터 취득 기능 회로를 구비하고, 제 1 설정 전압은 제 1 검출용 전압과 동일 전압, 또는 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있다.

상기 이점을 얻기 위한, 본 발명의 발광 장치는 복수의 화소 및 복수의 데이터선을 갖고, 각 데이터선이 각 화소에 접속된 발광 패널과, 보정 데이터 취득 기능 회로를 구비하고, 각 화소는 발광소자와, 전류로의 일단이 발광소자의 일단에 접속되고 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 갖고, 보정 데이터 취득 기능 회로는 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 각 데이터선에 제 1 검출용 전압을 인가하여, 각 데이터선을 통해 구동 제어 소자의 전류로에 전류를 흘린 후의 각 데이터선의 전압값에 의거하여, 각 화소의 구동 제어 소자의 임계값 전압에 관한 제 1 특성 파라미터를 취득하고, 제 1 설정 전압은 제 1 검출용 전압과 동일 전압, 또는 제 1 검출용 전압보다 저전위이고 제 1 검출용 전압과의 전위차가 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정된다.

상기 이점을 얻기 위한, 본 발명의 전자기기는 전자기기 본체부와, 전자기기 본체부로부터 화상 데이터가 공급되고 화상 데이터에 따라 구동되는 발광 장치를 구비하고, 발광 장치는 복수의 화소 및 복수의 데이터선을 갖고, 각 데이터선이 각 화소에 접속되어 있는 발광 패널과, 보정 데이터 취득 기능 회로를 구비하고, 각 화소는 발광소자와, 전류로의 일단이 발광소자의 일단에 접속되고 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고, 보정 데이터 취득 기능 회로는 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 각 데이터선에 제 1 검출용 전압을 인가하여, 각 데이터선을 통해 구동 제어 소자의 전류로에 전류를 흘린 후의 각 데이터선의 전압값에 의거하여, 각 화소의 구동 제어 소자의 임계값 전압에 관한 제 1 특성 파라미터를 취득하고, 제 1 설정 전압은 제 1 검출용 전압과 동일 전압, 또는 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정된다.

상기 이점을 얻기 위한, 본 발명의 발광 장치의 구동 제어 방법에 있어서, 발광 장치는 복수의 화소 및 복수의 데이터선을 갖고, 각 데이터선이 각 화소에 접속되어 있는 발광 패널을 구비하고 각 화소는 발광소자와, 전류로의 일단이 발광소자의 일단에 접속되고 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고, 발광 장치의 구동 제어 방법은 각 화소의 발광소자의 타단의 전압을 제 1 설정 전압으로 설정하는 제 1 전압 설정 스텝과, 전압 설정 스텝에 의해, 각 화소의 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 각 데이터선에 제 1 검출용 전압을 인가하여, 각 데이터선을 통해 구동 제어 소자의 전류로에 전류를 흘린 후, 제 1 완화 시간이 경과한 제 1 타이밍에서의 각 데이터선의 전압값에 의거하여, 각 화소의 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하는 제 1 특성 파라미터 취득 스텝을 구비하고, 제 1 설정 전압은 제 1 검출용 전압과 동일 전압, 또는 제 1 검출용 전압보다 저전위로 제 1 검출용 전압과의 전위차가 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정된다.

본 발명에 관한 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기에 의하면, 원하는 휘도 계조로 발광 동작할 수 있어, 양호하고 또한 균일한 발광 상태를 실현할 수 있다.

이하의 도면을 조합하여 이하의 상세한 설명을 고려하는 것에 의해, 본 출원을 더욱 완전하게 이해할 수 있다.
도 1은 본 발명에 관한 발광 장치를 적용한 표시장치의 일예를 나타내는 개략 구성도,
도 2는 제 1 실시형태에 관한 표시장치에 적용되는 데이터 드라이버의 일예를 나타내는 개략 블럭도,
도 3은 제 1 실시형태에 관한 표시장치에 적용되는 데이터 드라이버의 주요부 구성예를 나타내는 개략 회로 구성도,
도 4의 (a)는 제 1 실시형태에 관한 데이터 드라이버에 적용되는 디지털-아날로그 변환 회로 및 아날로그-디지털 변환 회로의 입출력 특성을 나타내는 도면,
도 4의 (b)는 제 1 실시형태에 관한 데이터 드라이버에 적용되는 디지털-아날로그 변환 회로 및 아날로그-디지털 변환 회로의 입출력 특성을 나타내는 도면,
도 5는 제 1 실시형태에 관한 표시장치에 적용되는 컨트롤러의 기능을 나타내는 기능 블럭도,
도 6은 제 1 실시형태에 관한 표시 패널에 적용되는 화소(화소 구동 회로 및 발광소자) 및 전압 제어 회로의 1실시형태를 나타내는 회로 구성도,
도 7은 제 1 실시형태에 관한 화소 구동 회로를 적용한 화소에 있어서의 화상 데이터의 기입시의 동작 상태를 나타내는 도면,
도 8은 제 1 실시형태에 관한 화소 구동 회로를 적용한 화소에 있어서의 기입 동작시의 전압-전류 특성을 나타내는 도면,
도 9는 제 1 실시형태에 관한 특성 파라미터 취득 동작에 적용되는 방법(오토 제로법)에 있어서의 데이터 라인 전압의 변화를 나타내는 도면,
도 10은 제 1 실시형태에 관한 특성 파라미터 취득 동작(오토 제로법)에 있어서의 유기 EL 소자의 캐소드로부터의 리크 현상을 설명하기 위한 도면,
도 11은 제 1 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 Δβ의 취득 동작)에 적용되는 제 1 방법에 있어서의 처리 동작을 설명하기 위한 흐름도,
도 12는 제 1 방법에 있어서의 처리 동작을 설명하기 위한 데이터 라인 전압의 변화(과도 곡선)의 일예를 나타내는 도면,
도 13은 제 1 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 Δβ의 취득 동작)에 적용되는 제 1 방법에 있어서의 처리 동작의 개략을 나타내는 흐름도,
도 14는 제 1 방법에 있어서의 처리 동작에서의 데이터 라인 전압의 변화 과도 곡선)의 일예를 나타내는 도면,
도 15의 (a)는 제 1 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 nth의 취득 동작)에 적용되는 제 2 방법을 설명하기 위한 캐소드 전압을 바꾸었을 때의 데이터 라인 전압의 변화의 일예를 나타내는 도면,
도 15의 (b)는 제 1 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 nth의 취득 동작)에 적용되는 제 2 방법을 설명하기 위한 캐소드 전압을 바꾸었을 때의 데이터 라인 전압의 변화의 일예를 나타내는 도면,
도 16은 제 1 실시형태에 관한 표시장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍도,
도 17은 제 1 실시형태에 관한 표시장치에 있어서의 검출용 전압 인가 동작을 나타내는 동작 개념도,
도 18은 제 1 실시형태에 관한 표시장치에 있어서의 자연 완화 동작을 나타내는 동작 개념도,
도 19는 제 1 실시형태에 관한 표시장치에 있어서의 전압 검출 동작을 나타내는 동작 개념도,
도 20은 제 1 실시형태에 관한 표시장치에 있어서의 검출 데이터 송출 동작을 나타내는 동작 개념도,
도 21은 제 1 실시형태에 관한 표시장치에 있어서의 보정 데이터 산출 동작을 나타내는 기능 블럭도,
도 22는 제 1 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 타이밍도,
도 23은 제 1 실시형태에 관한 표시장치에 있어서의 화상 데이터의 보정 동작을 나타내는 기능 블럭도,
도 24는 제 1 실시형태에 관한 표시장치에 있어서의 보정 후의 화상 데이터의 기입 동작을 나타내는 동작 개념도,
도 25는 제 1 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도,
도 26의 (a)는 제 2 실시형태에 관한 디지털카메라의 구성예를 나타내는 사시도,
도 26의 (b)는 제 2 실시형태에 관한 디지털카메라의 구성예를 나타내는 사시도,
도 27은 제 2 실시형태에 관한 모바일형의 퍼스널 컴퓨터의 구성예를 나타내는 사시도,
도 28은 제 2 실시형태에 관한 휴대전화의 구성예를 나타내는 도면.

<제 1 실시형태>

이하, 본 발명의 제 1 실시형태에 관한 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기에 대해 설명한다. 여기서는 본 발명에 관한 발광 장치를 표시장치로서 적용한 경우에 대해 설명한다.

(표시장치)

도 1은 본 발명에 관한 발광 장치를 적용한 표시장치의 일예를 나타내는 개략 구성도이다. 도 1에 나타내는 바와 같이, 제 1 실시형태에 관한 표시장치(발광 장치)(100)는 대략, 표시 패널(발광 패널)(110)과, 선택 드라이버(120)와, 전원 드라이버(130)와, 데이터 드라이버(140)와, 전압 제어 회로(150)와, 컨트롤러(160)를 구비하고 있다. 본 발명에 있어서의 화소 구동 장치는 선택 드라이버(120)와 전원 드라이버(130)와 데이터 드라이버(140)와 전압 제어 회로(150)와 컨트롤러(160)를 포함하여 구성된다.

표시 패널(110)은 도 1에 나타내는 바와 같이, 행방향(도면 좌우 방향) 및 열방향(도면 상하 방향)으로 2차원 배열(예를 들면 p행×q열; p, q는 정의 정수)된 복수의 화소 PIX와, 각각 행방향으로 배열된 화소 PIX에 접속하도록 배치된 복수의 선택 라인 Ls 및 복수의 전원 라인 La와, 전체 화소 PIX에 공통으로 설치된 공통 전극 Ec와, 열방향으로 배열된 화소 PIX에 접속하도록 배치된 복수의 데이터 라인 Ld를 갖고 있다. 여기서, 각 화소 PIX는 후술하는 바와 같이, 화소 구동 회로와 발광소자를 갖고 있다.

선택 드라이버(120)는 표시 패널(110)에 배치된 각 선택 라인 Ls에 접속되어 있다. 선택 드라이버(120)는 후술하는 컨트롤러(160)로부터 공급되는 선택 제어 신호(예를 들면, 주사 클록 신호 및 주사 스타트 신호)에 의거하여, 각 행의 선택 라인 Ls에 소정의 타이밍에서 소정의 전압 레벨(선택 레벨; Vgh, 또는 비선택 레벨; Vgl)의 선택 신호 Ssel을 순차 인가한다.

또한, 선택 드라이버(120)에 대한 상세한 구성의 도시는 생략하겠지만, 선택 드라이버(120)는 예를 들면, 컨트롤러(160)로부터 공급되는 선택 제어 신호에 의거하여, 각 행의 선택 라인 Ls에 대응하는 시프트 신호를 순차 출력하는 시프트 레지스터와, 해당 시프트 신호를 소정의 신호 레벨(선택 레벨; 예를 들면 하이레벨)로 변환하여, 각 행의 선택 라인 Ls에 선택 신호 Ssel로서 순차 출력하는 출력 버퍼를 구비한다.

전원 드라이버(130)는 표시 패널(110)에 배치된 각 전원 라인 La에 접속되어 있다. 전원 드라이버(130)는 후술하는 컨트롤러(160)로부터 공급되는 전원 제어 신호(예를 들면, 출력 제어 신호)에 의거하여, 각 행의 전원 라인 La에 소정의 타이밍에서 소정의 전압 레벨(발광 레벨; ELVDD 또는 비발광 레벨; DVSS)의 전원 전압 Vsa를 인가한다.

전압 제어 회로(150)는 표시 패널(110)에 2차원 배열된 각 화소 PIX에 공통으로 접속된 공통 전극 Ec에 접속되어 있다. 전압 제어 회로(150)는 후술하는 컨트롤러(160)로부터 공급되는 전압 제어 신호에 의거하여, 각 화소 PIX에 설치된 유기 EL 소자(발광소자) OEL의 캐소드에 접속된 공통 전극 Ec에, 소정의 타이밍에서 소정의 전압 레벨(예를 들면, 접지 전위 GND 또는 부극성의 전압 레벨을 갖고, 절대값이 후술하는 검출 데이터 n_meas(tc)의 평균값 또는 최대값에 의거하는 값을 갖는 전압값, 또는 후술하는 검출용 전압 Vdac에 상당하는 전압값의 어느 하나)의 전압(설정 전압) ELVSS를 인가한다.

데이터 드라이버(140)는 표시 패널(110)의 각 데이터 라인 Ld에 접속되고, 후술하는 컨트롤러(160)로부터 공급되는 데이터 제어 신호에 의거하여, 표시 동작(기입 동작)시에, 화상 데이터에 따른 계조 신호(계조 전압 Vdata)를 생성하여, 각 데이터 라인 Ld를 통해 화소 PIX에 공급한다. 또, 데이터 드라이버(140)는 후술하는 특성 파라미터 취득 동작시에는 미리 설정된 전압값의 검출용 전압 Vdac를, 각 데이터 라인 Ld를 통해 특성 파라미터 취득 동작의 대상으로 되어 있는 화소 PIX에 인가한다. 그리고, 데이터 드라이버(140)는 상기 검출용 전압 Vdac를 인가한 후의, 소정의 완화 시간 t의 경과후의 데이터 라인 Ld의 전압 Vd(이하, 데이터 라인 전압 Vd로 함)를 검출 전압 Vmeas(t)로서 페치하고, 검출 데이터 n_meas(t)로 변환하여 출력한다.

즉, 데이터 드라이버(140)는 데이터 드라이버 기능과 전압 검출 기능의 양쪽을 구비하고, 후술하는 컨트롤러(160)로부터 공급되는 데이터 제어 신호에 의거하여, 이드 기능을 전환하도록 구성되어 있다. 데이터 드라이버 기능은 컨트롤러(160)를 통해 공급되는 디지털 데이터로 이루어지는 화상 데이터를 아날로그 신호 전압으로 변환하여, 데이터 라인 Ld에 계조 신호(계조 전압 Vdata)로서 출력하는 동작을 실행한다. 또, 전압 검출 기능은 데이터 라인 전압 Vd를 검출 전압 Vmeas(t)로서 페치하고, 디지털 데이터로 변환하여, 검출 데이터 n_meas(t)로서 컨트롤러(160)에 출력하는 동작을 실행한다.

도 2는 본 실시형태에 관한 표시장치에 적용되는 데이터 드라이버의 일예를 나타내는 개략 블록도이다. 도 3은 도 2에 나타내는 데이터 드라이버의 주요부 구성예를 나타내는 개략 회로 구성도이다. 여기서는 표시 패널(110)에 배열된 화소 PIX의 열 수(q) 중, 일부만을 나타내어 도시를 간략화한다. 이하의 설명에서는 j열째(j는 1≤j≤q로 되는 정의 정수)의 데이터 라인 Ld에 설치되는 데이터 드라이버(140) 내부의 구성에 대해 상세하게 설명한다. 도 3에서는 도 2에 나타내는 시프트 레지스터 회로와 데이터 레지스터 회로는 간략화해서 나타나 있다.

데이터 드라이버(140)는 예를 들면 도 2에 나타내는 바와 같이, 시프트 레지스터 회로(141)와, 데이터 레지스터 회로(142)와, 데이터 래치 회로(143)와, DAC/ADC 회로(144)와, 출력 회로(145)를 구비하고 있다. 시프트 레지스터 회로(141)와 데이터 레지스터 회로(142)와 데이터 래치 회로(143)를 포함하는 내부 회로(140A)는 논리 전원(146)으로부터 공급되는 전원 전압 LVSS 및 LVDD에 의거하여, 후술하는 화상 데이터의 페치 동작 및 검출 데이터의 송출 동작을 실행한다. DAC/ADC 회로(144)와 출력 회로(145)를 포함하는 내부 회로(140B)는 아날로그 전원(147)으로부터 공급되는 전원 전압 DVSS 및 VEE에 의거하여, 후술하는 계조 신호의 생성 출력 동작 및 데이터 라인 전압의 검출 동작을 실행한다.

시프트 레지스터 회로(141)는 컨트롤러(160)로부터 공급되는 데이터 제어 신호(스타트 펄스 신호 SP, 클록 신호 CLK)에 의거하여 시프트 신호를 생성하고, 데이터 레지스터 회로(142)에 순차 출력한다. 데이터 레지스터 회로(142)는 상술한 표시 패널(110)에 배열된 화소 PIX의 열 수(q)분의 레지스터(도시를 생략)를 구비하고, 시프트 레지스터 회로(141)로부터 공급되는 시프트 신호의 입력 타이밍에 의거하여, 1행분의 화상 데이터 Din(1)~Din(q)를 순차 페치한다. 여기서, 화상 데이터 Din(1)~Din(q)는 디지털 신호로 이루어지는 시리얼 데이터이다.

데이터 래치 회로(143)는 표시 동작시(화상 데이터의 취입 동작 및, 계조 신호의 생성 출력 동작)에 있어서는 데이터 레지스터 회로(142)에 페치된 1행 분의 화상 데이터 Din(1)~Din(q)를, 데이터 제어 신호(데이터 래치 펄스 신호 LP)에 의거하여, 각 열에 대응하여 유지한다. 그 후, 데이터 래치 회로(143)는 소정의 타이밍에서 해당 화상 데이터 Din(1)~Din(q)를 후술하는 DAC/ADC 회로(144)에 송출한다. 또, 데이터 래치 회로(143)는 특성 파라미터 취득 동작시(검출 데이터의 송출 동작 및 데이터 라인 전압의 검출 동작)에 있어서는 후술하는 DAC/ADC 회로(144)를 통해 페치되는 각 검출 전압 Vmeas(t)에 따른 검출 데이터 n_meas(t)를 유지한다. 그 후, 데이터 래치 회로(143)는 소정의 타이밍에서 해당 검출 데이터 n_meas(t)를 시리얼 데이터로서 컨트롤러(160)에 출력한다. 출력된 검출 데이터 n_meas(t)는 컨트롤러(160)내의 메모리에 기억된다.

데이터 래치 회로(143)는 구체적으로는 도 3에 나타내는 바와 같이, 데이터 출력용의 스위치 SW3과, 각 열에 대응해서 설치된 데이터 래치(41(j))와, 접속 전환용의 스위치 SW4(j), SW5(j)를 구비하고 있다. 데이터 래치(41(j))는 데이터 래치 펄스 신호 LP의 예를 들면 상승 타이밍에서, 스위치 SW5(j)를 통해 공급되는 디지털 데이터(화상 데이터 Din(1)~Din(q))를 유지(래치)한다.

스위치 SW5(j)는 컨트롤러(160)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S5)에 의거하여, 접점 Na측의 데이터 레지스터 회로(142), 또는 접점 Nb측의 DAC/ADC 회로(144)의 ADC(43(j)), 또는 접점 Nc측의 인접하는 열(j+1)의 데이터 래치(41)(j+1)의 어느 하나를, 데이터 래치(41(j))에 선택적으로 접속하도록 전환 제어된다. 이것에 의해, 스위치 SW5(j)가 접점 Na측에 접속 설정되어 있는 경우에는 데이터 레지스터 회로(142)로부터 공급되는 화상 데이터 Din(j)가 데이터 래치(41(j))에 유지된다. 스위치 SW5(j)가 접점 Nb측에 접속 설정되어 있는 경우에는 데이터 라인 Ld(j)로부터 DAC/ADC 회로(144)의 ADC(43(j))에 페치된 데이터 라인 전압 Vd(검출 전압 Vmeas(t))에 따른 검출 데이터 n_meas(t)가 데이터 래치(41(j))에 유지된다. 스위치 SW5(j)가 접점 Nc측에 접속 설정되어 있는 경우에는 인접하는 열(j+1)의 스위치 SW4(j+1)를 통해 데이터 래치(41(j+1))에 유지되어 있는 검출 데이터 n_meas(t)가 데이터 래치(41(j))에 유지된다. 또한, 최종 열(q)에 설치되는 스위치 SW5(q)는 접점 Nc에 논리 전원(146)의 전원 전압 LVSS가 접속되어 있다.

스위치 SW4(j)는 컨트롤러(160)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S4)에 의거하여, 접점 Na측의 DAC/ADC 회로(144)의 DAC(42(j)), 또는 접점 Nb측의 스위치 SW3(또는 인접하는 열(j-1)의 스위치 SW5(j-1); 도시를 생략)의 어느 하나를, 데이터 래치(41(j))에 선택적으로 접속하도록 전환 제어된다. 이것에 의해, 스위치 SW4(j)가 접점 Na측에 접속 설정되어 있는 경우에는 데이터 래치(41(j))에 유지된 화상 데이터 Din(j)가 DAC/ADC 회로(144)의 DAC(42(j))에 공급된다. 스위치 SW4(j)가 접점 Nb측에 접속 설정되어 있는 경우에는 데이터 래치(41(j))에 유지된 검출 전압 Vmeas(t)에 따른 검출 데이터 n_meas(t)가, 스위치 SW3을 통해, 컨트롤러(160)에 출력된다. 출력된 검출 데이터 n_meas(t)는 컨트롤러(160)내의 메모리에 기억된다.

스위치 SW3은 컨트롤러(160)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S4, S5)에 의거하여, 데이터 래치 회로(143)의 스위치 SW4(j), SW5(j)가 전환 제어되어, 인접하는 열의 데이터 래치(41(1)~41(q))가 서로 직렬로 접속된 상태에서, 데이터 제어 신호(전환 제어 신호 S3, 데이터 래치 펄스 신호 LP)에 의거하여, 도통 상태로 되도록 제어된다. 이것에 의해, 각 열의 데이터 래치(41(1)~41(q))에 유지된 검출 전압 Vmeas(t)에 따른 검출 데이터 n_meas(t)가, 스위치 SW3을 통해 시리얼 데이터로서 순차 꺼내져, 컨트롤러(160)에 출력된다.

도 4의 (a) 및 (b)는 본 실시형태에 관한 데이터 드라이버에 적용되는 디지털-아날로그 변환 회로(DAC) 및 아날로그-디지털 변환 회로(ADC)의 입출력 특성을 나타내는 도면이다. 도 4의 (a)는 본 실시형태에 적용되는 DAC의 입출력 특성을 나타내는 도면이며, 도 4의 (b)는 본 실시형태에 적용되는 ADC의 입출력 특성을 나타내는 도면이다. 여기서는 디지털 신호의 입출력 비트수를 10비트로 한 경우의, 디지털-아날로그 변환 회로 및 아날로그-디지털 변환 회로의 입출력 특성의 일예를 나타낸다.

DAC/ADC 회로(144)는 도 3에 나타내는 바와 같이, 각 열에 대응하여 리니어 전압 디지털-아날로그 변환 회로(DAC; 전압 인가 회로)(42(j))와, 아날로그-디지털 변환 회로(ADC)(43(j))를 구비하고 있다. DAC(42(j))는 상기 데이터 래치 회로(143)에 유지된 디지털 데이터로 이루어지는 화상 데이터 Din(j)를 아날로그 신호 전압 Vpix로 변환하여 출력 회로(145)에 출력한다.

각 열에 설치되는 DAC(42(j))는 도 4의 (a)에 나타내는 바와 같이, 입력되는 디지털 데이터에 대해 출력되는 아날로그 신호 전압의 변환 특성(입출력 특성)이 선형성을 갖고 있다. 즉, DAC(42(j))는 예를 들면 도 4의 (a)에 나타내는 바와 같이, 10비트(즉, 1024계조)의 디지털 데이터(0, 1,…1023)를, 선형성을 갖고 설정된 아날로그 신호 전압(V₀, V₁,…V₁₀₂₃)으로 변환한다. 이 아날로그 신호 전압(V0~V1023)은 후술하는 아날로그 전원(147)으로부터 공급되는 전원 전압 DVSS~VEE의 범위내에서 설정된다. 또한, DVSS>VEE이다. 예를 들면, 입력되는 디지털 데이터의 값이 “0”(0계조)일 때에 변환되는 아날로그 신호 전압값 V0이 전원 전압 DVSS로 되도록 설정되고, 디지털 데이터의 값이 “1023”(1023 계조; 최대 계조)일 때에 변환되는 아날로그 신호 전압값 V₁₀₂₃이 전원 전압 VEE보다 높고, 또한 해당 전원 전압 VEE 근방의 전압값이 되도록 설정되어 있다.

또, ADC(43(j))는 데이터 라인 Ld(j)로부터 페치된 아날로그 신호 전압으로 이루어지는 검출 전압 Vmeas(t)를, 디지털 데이터로 이루어지는 검출 데이터 n_meas(t)로 변환하여 데이터 래치(41(j))에 송출한다. 여기서, 각 열에 설치되는 ADC(43(j))는 도 4의 (b)에 나타내는 바와 같이, 입력되는 아날로그 신호 전압에 대한, 출력되는 디지털 데이터의 변환 특성(입출력 특성)이 선형성을 갖고 있다. 또, ADC(43(j))는 전압 변환시의 디지털 데이터의 비트폭이 상술한 DAC(42(j))와 동일하게 되도록 설정되어 있다. 즉, ADC(43(j))는 최소 단위 비트(1LSB; 아날로그 분해능)에 대응하는 전압폭이 DAC(42(j))와 동일하게 설정되어 있다.

ADC(43(j))는 예를 들면 도 4의 (b)에 나타내는 바와 같이, 전원 전압 DVSS~VEE의 범위내에서 설정된 아날로그 신호 전압(V₀, V₁,…V₁₀₂₃)을, 선형성을 갖고 설정된 10비트(1024계조)의 디지털 데이터(0, 1,…1023)로 변환한다. ADC(43(j))는 예를 들면, 입력되는 아날로그 신호 전압의 전압값이 V₀(=DVSS)일 때에 디지털 데이터의 값이 “0”(0계조)으로 변환되도록 설정되고, 아날로그 신호 전압의 전압값이 전원 전압 VEE보다 높고, 또한 해당 전원 전압 VEE 근방의 전압값인 아날로그 신호 전압 V₁₀₂₃일 때에 디지털 신호값 “1023”(1023계조; 최대 계조)으로 변환되도록 설정되어 있다.

또한, 본 실시형태에 있어서는 시프트 레지스터 회로(141), 데이터 레지스터 회로(142) 및 데이터 래치 회로(143)를 포함하는 내부 회로(140A)가 저내압 회로를 구성하고, DAC/ADC 회로(144) 및 후술하는 출력 회로(145)를 포함하는 내부 회로(140B)가 고내압 회로를 구성하고 있다. 그 때문에, 데이터 래치 회로(143)(스위치 SW4(j))와 DAC/ADC 회로(144)의 DAC(42(j))의 사이에는 저내압의 내부 회로(140A)로부터 고내압의 내부 회로(140B)로의 전압 조정 회로로서 레벨 시프터 LS1(j)가 설치되어 있다. 또, DAC/ADC 회로(144)의 ADC(43(j))와 데이터 래치 회로(143)(스위치 SW5(j))의 사이에는 고내압의 내부 회로(140B)로부터 저내압의 내부 회로(140A)으로의 전압 조정 회로로서 레벨 시프터 LS2(j)가 설치되어 있다.

출력 회로(145)는 도 3에 나타내는 바와 같이, 각 열에 대응하는 데이터 라인 Ld(j)에 계조 신호를 출력하기 위한 버퍼(44(j)) 및 스위치 SW1(j)(접속 전환 회로)과, 데이터 라인 전압 Vd(검출 전압 Vmeas(t))를 페치하기 위한 스위치 SW2(j) 및 버퍼(45(j))를 구비하고 있다.

버퍼(44(j))는 DAC(42(j))에 의해 화상 데이터 Din(j)를 아날로그 변환하여 생성된 아날로그 신호 전압 Vpix(j)를, 소정의 신호 레벨로 증폭하여 계조 전압 Vdata(j)를 생성한다. 스위치 SW1(j)는 컨트롤러(160)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S1)에 의거하여, 데이터 라인 Ld(j)으로의 상기 계조 전압 Vdata(j)의 인가를 제어한다.

또, 스위치 SW2(j)는 컨트롤러(160)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S2)에 의거하여, 데이터 라인 전압 Vd(검출 전압 Vmeas(t))의 페치를 제어한다. 버퍼(45(j))는 스위치 SW2(j)를 통해 페치된 검출 전압 Vmeas(t)를 소정의 신호 레벨로 증폭하여 ADC(43(j))에 송출한다.

논리 전원(146)은 데이터 드라이버(140)의 시프트 레지스터 회로(141), 데이터 레지스터 회로(142) 및 데이터 래치 회로(143)를 포함하는 내부 회로(140A)를 구동하기 위한, 논리 전압으로 이루어지는 저전위측의 전원 전압 LVSS 및 고전위측의 전원 전압 LVDD를 공급한다. 아날로그 전원(147)은 DAC/ADC 회로(144)의 DAC(42(j)) 및 ADC(43(j)), 출력 회로(145)의 버퍼(44(j), 45(j))를 포함하는 내부 회로(140B)를 구동하기 위한, 아날로그 전압으로 이루어지는 고전위측의 전원 전압 DVSS 및 저전위측의 전원 전압 VEE를 공급한다.

또한, 도 2, 도 3에 나타낸 데이터 드라이버(140)에 있어서는 도시의 형편상, 각 부의 동작을 제어하기 위한 제어 신호가 j열째(도면 중에는 1열째에 상당함)의 데이터 라인 Ld(j)에 대응하여 설치된 데이터 래치(41) 및, 스위치 SW1~SW5에만 입력된 구성을 나타내었다. 그러나, 본 실시형태에 있어서는 각 열의 구성에 이들 제어 신호가 공통되어 입력되어 있는 것은 물론이다.

도 5는 본 실시형태에 관한 표시장치에 적용되는 컨트롤러의 기능을 나타내는 기능 블록도이다. 또한, 도 5에 있어서는 도시의 형편상, 각 기능 블록간의 데이터의 흐름을 모두 실선의 화살표로 나타내었다. 실제로는 후술하는 바와 같이, 컨트롤러(160)의 동작 상태에 따라 이들 어느 하나의 데이터의 흐름이 유효하게 된다.

컨트롤러(160)는 적어도 상술한 선택 드라이버(120), 전원 드라이버(130), 데이터 드라이버(140), 및 전압 제어 회로(150)의 동작 상태를 제어한다. 그 때문에, 컨트롤러(160)는 표시 패널(110)에 있어서의 소정의 구동 제어 동작을 실행하기 위한 선택 제어 신호, 전원 제어 신호, 데이터 제어 신호, 및 전압 제어 신호를 생성하여, 상기의 각 드라이버(120, 130, 140) 및 제어 회로(150)에 출력한다.

특히, 본 실시형태에 있어서는 컨트롤러(160)는 선택 제어 신호, 전원 제어 신호, 데이터 제어 신호, 및 전압 제어 신호를 공급하는 것에 의해, 선택 드라이버(120), 전원 드라이버(130), 데이터 드라이버(140), 및 전압 제어 회로(150)의 각각을 소정의 타이밍에서 동작시켜, 표시 패널(110)의 각 화소 PIX의 특성 파라미터를 취득하는 동작(특성 파라미터 취득 동작)을 제어한다. 또, 컨트롤러(160)는 각 화소 PIX의 특성 파라미터에 의거하여 보정된 화상 데이터에 따른 화상 정보를 표시 패널(110)에 표시하는 동작(표시 동작)을 제어한다.

구체적으로는 컨트롤러(160)는 특성 파라미터 취득 동작에 있어서, 데이터 드라이버(140)를 통해 검출한 각 화소 PIX의 특성 변화에 관련된 검출 데이터(상세한 것은 후술함)에 의거하여, 각종 보정 데이터를 취득한다. 또, 컨트롤러(160)는 표시 동작에 있어서, 외부로부터 공급되는 화상 데이터를, 특성 파라미터 취득 동작에 있어서 취득한 보정 데이터에 의거하여 보정하고, 보정 화상 데이터로서 데이터 드라이버(140)에 공급한다.

본 실시형태에 적용되는 컨트롤러(160)의 화상 데이터 보정 회로는 구체적으로는 예를 들면 도 5에 나타내는 바와 같이, 대략, 참조 테이블(LUT)(161)을 구비한 전압 진폭 설정 기능 회로(162)와, 승산 기능 회로(화상 데이터 보정 회로)(163)와, 가산 기능 회로(화상 데이터 보정 회로)(164)와, 메모리(기억 회로)(165)와, 보정 데이터 취득 기능 회로(166)와, Vth 보정 데이터 생성 회로(화상 데이터 보정 회로)(167)를 갖고 있다.

전압 진폭 설정 기능 회로(162)는 외부로부터 공급되는 디지털 데이터로 이루어지는 화상 데이터에 대해, 참조 테이블(161)을 참조하는 것에 의해, 적(R), 녹(G), 청(B)의 각 색에 대응하는 전압 진폭을 변환한다. 여기서, 변환된 화상 데이터의 전압 진폭의 최대값은 상술한 데이터 드라이버(140)의 DAC(42)에 있어서의 입력 범위의 최대값에서, 각 화소의 특성 파라미터에 의거하는 보정량을 감산한 값 이하로 설정된다.

승산 기능 회로(163)는 각 화소 PIX의 특성 변화에 관련된 검출 데이터에 의거하여 취득된 전류 증폭률 β의 보정 데이터를 화상 데이터에 승산한다. Vth 보정 데이터 생성 회로(167)는 상기 전류 증폭률 β의 보정 데이터와, 각 화소 PIX의 특성 변화에 관련된 파라미터(Vth 보정 파라미터 no_ffset, <ξ>·t₀ ; 상세한 것은 후술함) 및 검출 데이터 n_meas(t₀)에 의거하여, 구동 트랜지스터의 임계값 전압 Vth의 보정 데이터 n_th를 생성한다. 가산 기능 회로(164)는 상기 Vth 보정 데이터 생성 회로(167)에 의해 생성된 보정 데이터 n_th를, 상기 승산 기능 회로(163)로부터 출력되는 화상 데이터에 가산하여, 보정 화상 데이터로서 데이터 드라이버(140)에 공급한다.

보정 데이터 취득 기능 회로(166)는 각 화소 PIX의 특성 변화에 관련된 검출 데이터에 의거하여, 전류 증폭률 β 및 임계값 전압 Vth의 보정 데이터를 규정하는 파라미터를 취득한다.

메모리(165)는 상술한 데이터 드라이버(140)로부터 송출된 각 화소 PIX의 검출 데이터를 각 화소 PIX에 대응하여 기억한다. 그리고, 가산 기능 회로(164)에 있어서의 가산 처리시 및, 보정 데이터 취득 기능 회로(166)에 있어서의 보정 데이터 취득 처리시에, 메모리(165)로부터 검출 데이터가 읽어내어진다. 또, 메모리(165)는 보정 데이터 취득 기능 회로(166)에 있어서 취득된 보정 데이터 및 보정 파라미터를 각 화소 PIX에 대응하여 기억한다. 그리고, 상기 승산 기능 회로(163)에 있어서의 승산 처리시 및, 가산 기능 회로(164)에 있어서의 가산 처리시에, 메모리(165)로부터 보정 데이터 및 보정 파라미터가 읽어내어진다.

또한, 도 5에 나타낸 컨트롤러(160)에 있어서, 보정 데이터 취득 기능 회로(166)는 컨트롤러(160)의 외부에 설치된 연산 장치(예를 들면 퍼스널 컴퓨터, CPU)라도 좋다. 또, 도 5에 나타낸 컨트롤러(160)에 있어서, 메모리(165)는 검출 데이터, 보정 데이터, 및 보정 파라미터가 각 화소 PIX에 관련지어 기억되어 있는 것이면, 별개의 메모리라도 좋다. 또, 이 메모리(165)는 컨트롤러(160)의 외부에 설치된 기억장치라도 좋다.

컨트롤러(160)에 공급되는 화상 데이터는 예를 들면 영상 신호로부터 휘도 계조 신호 성분을 추출하고, 표시 패널(110)의 1행분마다 해당 휘도 계조 신호 성분을 디지털 신호로 변환하는 것에 의해 얻어지는 시리얼 데이터로서 형성된 것이다.

(화소)

다음에, 본 실시형태에 관한 표시 패널에 배열되는 화소 및 전압 제어 회로에 대해 구체적으로 설명한다. 도 6은 본 실시형태에 관한 표시 패널에 적용되는 화소(화소 구동 회로 및 발광소자) 및 전압 제어 회로의 예를 나타내는 회로 구성도이다.

본 실시형태에 관한 표시 패널(110)에 적용되는 화소 PIX는 도 6에 나타내는 바와 같이, 선택 드라이버(120)에 접속된 선택 라인 Ls와, 데이터 드라이버(140)에 접속된 데이터 라인 Ld의 교점 근방에 배치되어 있다.

각 화소 PIX는 전류 구동형의 발광소자인 유기 EL 소자 OEL과, 해당 유기 EL 소자 OEL을 발광 구동하기 위한 전류를 생성하는 화소 구동 회로 DC를 구비하고 있다.

도 6에 나타내는 화소 구동 회로 DC는 트랜지스터 Tr11~Tr13과 캐패시터(용량 소자) Cs를 구비한다. 트랜지스터(제 2 트랜지스터) Tr11은 게이트 단자가 선택 라인 Ls에 접속되고, 드레인 단자와 소스 단자의 한쪽이 전원 라인 La에 접속되며, 드레인 단자와 소스 단자의 다른쪽이 접점 N11에 접속되어 있다. 트랜지스터 Tr12는 게이트 단자가 선택 라인 Ls에 접속되고, 드레인 단자와 소스 단자의 한쪽이 데이터 라인 Ld에 접속되며, 드레인 단자와 소스 단자의 다른쪽이 접점 N12에 접속되어 있다. 트랜지스터(구동 제어 소자, 제 1 트랜지스터) Tr13은 게이트 단자가 접점 N11에 접속되고, 드레인 단자와 소스 단자의 한쪽이 전원 라인 La에 접속되며, 드레인 단자와 소스 단자의 다른쪽이 접점 N12에 접속되어 있다. 캐패시터(용량 소자) Cs는 트랜지스터 Tr13의 게이트 단자(접점 N11) 및 드레인 단자와 소스 단자의 다른쪽(접점 N12) 사이에 접속되어 있다. 캐패시터 Cs는 트랜지스터 Tr13의 게이트-소스 단자간에 형성되는 기생 용량이어도 좋고, 해당 기생 용량에 부가하여 접점 N11 및 접점 N12 사이에 별개의 용량 소자를 병렬로 접속한 것이어도 좋다.

또, 유기 EL 소자 OEL은 애노드(애노드 전극)가 화소 구동 회로 DC의 접점 N12에 접속되고, 캐소드(캐소드 전극)가 공통 전극 Ec에 접속되어 있다. 공통 전극 Ec는 도 6에 나타내는 바와 같이, 전압 제어 회로(150)에 접속되고, 화소 PIX의 동작 상태에 따라 소정의 전압값의 전압 ELVSS가 설정되어 인가된다. 또한, 도 6에 나타내는 화소 PIX에 있어서는 캐패시터 Cs 이외에, 유기 EL 소자 OEL에 화소 용량 Cel이 존재하고, 또, 데이터 라인 Ld에 배선 기생 용량 Cp가 존재하고 있다.

전압 제어 회로(150)는 예를 들면 전압 생성용의 D/A 컨버터(도면 중, 「DAC(C)」로 표기)(151)와, D/A 컨버터(151)의 출력 단자에 접속된 폴로워 앰프(152)를 갖고 있다. D/A 컨버터(151)는 컨트롤러(160)로부터 전압 제어 신호로서 공급되는 소정의 디지털값을 아날로그 신호 전압으로 변환한다. 여기서, 컨트롤러(160)로부터 전압 제어 회로(150)(D/A 컨버터(151))에 공급되는 디지털값은 후술하는 특성 파라미터 취득 동작에 있어서 각 화소 PIX의 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 취득할 때에는 각 화소 PIX의 특성 파라미터에 의거하여 추출되는 검출 데이터 n_meas(t_c)이다. 또, 후술하는 특성 파라미터 취득 동작에 있어서 각 화소 PIX의 트랜지스터 Tr13의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 n_th를 취득할 때에는 상기 디지털값은 데이터 라인 Ld에 인가되는 상기 검출용 전압 Vdac에 대응한 디지털값이다. 폴로워 앰프(152)는 D/A 컨버터(151)의 출력에 대한 극성 반전 회로 및 버퍼 회로로서 동작한다. 이것에 의해, D/A 컨버터(151)로부터 출력되는 아날로그 신호 전압이 폴로워 앰프(152)에 의해 절대값이 D/A 컨버터(151)로부터 출력되는 아날로그 신호 전압에 상당하는 값을 갖고, 부극성의 전압 레벨을 갖는 전압 ELVSS로 변환되어, 표시 패널(110)의 각 화소 PIX에 접속된 공통 전극 Ec에 인가된다. 또, 표시 패널(110)의 표시 동작(기입 동작 및 발광 동작)시에는 전압 제어 회로(150)를 통해, 또는 도시를 생략한 정전압원으로부터 직접 예를 들면 접지 전위 GND로 이루어지는 전압 ELVSS가 공통 전극 Ec에 인가된다.

여기서, 본 실시형태에 관한 화소 PIX의 표시 동작(기입 동작 및 발광 동작)시에는 상술한 전원 드라이버(130)로부터 전원 라인 La에 인가되는 전원 전압 Vsa(ELVDD, DVSS)와, 공통 전극 Ec에 인가되는 전압 ELVSS와, 아날로그 전원(147)으로부터 데이터 드라이버(140)에 공급되는 전원 전압 VEE의 관계는 예를 들면, 다음의 (1)식에 나타내는 조건을 만족시키도록 설정되어 있다. 이 때, 공통 전극 Ec에 인가되는 전압 ELVSS는 예를 들면 접지 전위 GND로 설정되어 있다.

[식 1]

또한, (1)식에 있어서는 공통 전극 Ec에 인가되는 전압 ELVSS는 전원 전압 DVSS와 동일 전위로서, 예를 들면 접지 전위 GND로 설정되어 있다고 했지만, 이것에 한정하는 것은 아니며, 전압 ELVSS가 전원 전압 DVSS보다 낮은 전위를 갖고, 전원 전압 DVSS와 전압 ELVSS의 전위차가 유기 EL 소자 OEL이 발광을 개시하는 발광 임계값 전압보다 작은 값으로 되는 전압값으로 설정되어 있어도 좋다.

또, 도 6에 나타낸 화소 PIX에 있어서, 트랜지스터 Tr11~Tr13에 대해서는 예를 들면 동일한 채널형을 갖는 박막 트랜지스터(TFT)를 적용할 수 있다. 트랜지스터 Tr11~Tr13은 아몰퍼스 실리콘 박막 트랜지스터라도 좋고, 폴리 실리콘 박막 트랜지스터라도 좋다.

특히, 도 6에 나타내는 바와 같이, 트랜지스터 Tr11~Tr13으로서 n채널형의 박막 트랜지스터를 적용하고, 또한 트랜지스터 Tr11~Tr13으로서 아몰퍼스 실리콘 박막 트랜지스터를 적용한 경우에는 이미 확립된 아몰퍼스 실리콘 제조 기술을 적용하여, 다결정형이나 단결정형의 실리콘 박막 트랜지스터에 비해, 간이한 제조 프로세스로 동작 특성(전자 이동도 등)이 비교적 균일하고 안정된 트랜지스터를 실현할 수 있다.

또, 상술한 화소 PIX는 화소 구동 회로 DC로서 3개의 트랜지스터 Tr11~Tr13을 구비하고, 발광소자로서 유기 EL 소자 OEL을 적용한 회로 구성예가 채용되어 있다. 본 발명은 이 예에 한정되는 것은 아니고, 3개 이상의 트랜지스터를 구비한 다른 회로 구성을 갖는 것이어도 좋다. 또, 화소 구동 회로 DC에 의해 구동되는 발광소자는 전류 구동형의 발광소자이면 좋고, 예를 들면 발광 다이오드 등의 다른 발광소자라도 좋다.

(표시장치의 구동 제어 방법)

다음에, 본 실시형태에 관한 표시장치(100)에 있어서의 구동 제어 방법에 대해 설명한다. 본 실시형태에 관한 표시장치(100)의 구동 제어 동작은 특성 파라미터 취득 동작과 표시 동작을 구비한다.

특성 파라미터 취득 동작에 있어서, 표시장치(100)는 표시 패널(110)에 배열된 각 화소 PIX에 있어서의 전기적 특성의 변동을 보상하기 위한 파라미터를 취득한다. 더욱 구체적으로는 표시장치(100)는 각 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터(구동 트랜지스터) Tr13의 임계값 전압 Vth의 변동을 보정하기 위한 파라미터와, 각 화소 PIX에 있어서의 전류 증폭률 β의 편차를 보정하기 위한 파라미터를 취득하는 동작을 실행한다.

표시 동작에 있어서는 표시장치(100)는 상술한 특성 파라미터 취득 동작에 의해 화소 PIX마다 취득한 보정 파라미터에 의거하여, 디지털 데이터로 이루어지는 화상 데이터를 보정한 보정 화상 데이터를 생성하고, 해당 보정 화상 데이터에 대응하는 계조 전압 Vdata를 생성하여 각 화소 PIX에 기입한다(기입 동작). 이것에 의해, 각 화소 PIX(유기 EL 소자 OEL)는 각 화소 PIX에 있어서의 전기적 특성(트랜지스터 Tr13의 임계값 전압 Vth, 전류 증폭률 β)의 변동이나 편차를 보상한, 화상 데이터에 따른 본래의 휘도 계조로 발광한다(발광 동작).

(발광 취득)

이하, 각 동작에 대해 구체적으로 설명한다.

(특성 파라미터 취득 동작)

여기서는 최초로, 본 실시형태에 관한 특성 파라미터 취득 동작에 있어서 적용되는 특유의 방법에 대해 설명한다. 그 후, 해당 방법을 이용하여 각 화소 PIX의 임계값 전압 Vth 및 전류 증폭률 β를 보상하기 위한 특성 파라미터를 취득하는 동작을 설명한다.

우선, 도 6에 나타낸 화소 구동 회로 DC를 갖는 화소 PIX에, 데이터 드라이버(140)로부터 데이터 라인 Ld를 통해 화상 데이터가 기입되는(화상 데이터에 대응한 계조 전압 Vdata가 인가되는) 경우의 화소 구동 회로 DC의 전압-전류(V-I) 특성에 대해 설명한다.

도 7은 본 실시형태에 관한 화소 구동 회로를 적용한 화소에 있어서의 화상 데이터의 기입시의 동작 상태도이다. 또, 도 8은 본 실시형태에 관한 화소 구동 회로를 적용한 화소에 있어서의 기입 동작시의 전압-전류 특성을 나타내는 도면이다.

본 실시형태에 관한 화소 PIX에의 화상 데이터의 기입 동작에 있어서는 도 7에 나타내는 바와 같이, 선택 드라이버(120)가 선택 라인 Ls를 통해 선택 레벨(하이레벨; Vgh)의 선택 신호 Ssel을 인가하는 것에 의해, 화소 PIX가 선택 상태로 설정된다. 이 때, 화소 구동 회로 DC의 트랜지스터 Tr11, Tr12가 온 동작하는 것에 의해, 트랜지스터 Tr13은 게이트-드레인 단자간이 단락되어, 다이오드 접속 상태로 설정된다. 이 선택 상태에 있어서는 전원 라인 La에는 전원 드라이버(130)로부터 비발광 레벨의 전원 전압 Vsa(=DVSS; 예를 들면 접지 전위 GND)가 인가된다. 또, 유기 EL 소자 OEL의 캐소드에 접속되는 공통 전극 Ec에는 전압 제어 회로(150) 또는 도시를 생략한 정전압원으로부터, 전원 전압 DVSS와 동일 전위의 예를 들면 접지 전위 GND로 설정된 전압 ELVSS가 인가된다. 또한, 전압 ELVSS는 전원 전압 DVSS와 동일 전위의 전압에 한정하는 것은 아니며, 전압 ELVSS가 전원 전압 DVSS보다 낮은 전위를 갖고, 전원 전압 DVSS와 전압 ELVSS의 전위차가, 유기 EL 소자 OEL가 발광을 개시하는 발광 임계값 전압보다 작은 값으로 되는 전압값으로 설정되어 있어도 좋다.

그리고, 이 상태에서, 데이터 라인 Ld에 대해 데이터 드라이버(140)로부터 화상 데이터에 따른 전압값의 계조 전압 Vdata가 인가된다. 여기서, 계조 전압 Vdata는 전원 드라이버(130)로부터 전원 라인 La에 인가되는 전원 전압 DVSS보다 낮은 전압값으로 설정되어 있다. 즉, 기입 동작시에 있어서는 상기 (1)식에 나타내는 예에서는 전원 전압 DVSS는 공통 전극 Ec에 인가되는 전압 ELVSS와 동일한 전위(접지 전위 GND)로 설정되어 있으므로, 계조 전압 Vdata는 부극성의 전압 레벨로 설정된다.

그 결과, 도 7에 나타내는 바와 같이, 전원 드라이버(130)로부터 전원 라인 La, 화소 PIX(화소 구동 회로 DC)의 트랜지스터 Tr13, Tr12를 통해, 데이터 라인 Ld방향으로 계조 전압 Vdata에 따른 드레인 전류 Id가 흐른다. 이 때, 유기 EL 소자 OEL에는 발광 임계값 전압보다 낮은 전압 또는 역바이어스 전압이 인가되므로, 발광 동작은 실행되지 않는다.

이 경우의 화소 구동 회로 DC에 있어서의 회로 특성은 다음과 같다. 화소 구동 회로 DC에 있어서, 구동 트랜지스터인 트랜지스터 Tr13의 임계값 전압 Vth의 변동이 생기고 있지 않고, 또한 화소 구동 회로 DC에 있어서의 전류 증폭률 β에 편차가 없는 초기 상태의, 트랜지스터 Tr13의 임계값 전압을 Vth₀으로 하고, 전류 증폭률을 β로 했을 때, 도 7에 나타낸 드레인 전류 Id의 전류값은 다음의 (2)식으로 나타낼 수 있다.

Id=β(V₀-Vdata-Vth₀)²…(2)

여기서, 화소 구동 회로 DC에 있어서의 설계값 또는 표준값의 전류 증폭률 β 및, 트랜지스터 Tr13의 초기 임계값 전압 Vth₀은 모두 정수이다. 또, V₀은 전원 드라이버(130)로부터 인가되는 비발광 레벨의 전원 전압 Vsa(=DVSS)로서, 전압(V₀-Vdata)은 트랜지스터 Tr13 및 Tr12의 각 전류로가 직렬 접속된 회로 구성에 인가되는 전위차에 상당한다. 이 때의 화소 구동 회로 DC에 인가되는 전압(V₀-Vdata)의 값과, 화소 구동 회로 DC에 흐르는 드레인 전류 Id의 전류값의 관계(V-I특성)는 도 8중에, 특성선 SP1로 나타낸다.

경시 변화에 의해 트랜지스터 Tr13의 소자 특성에 변동(임계값 전압 시프트; 임계값 전압 Vth의 변동량을 ΔVth로 함)이 생긴 후의 임계값 전압을 Vth(=Vth₀+ΔVth)로 했을 때, 화소 구동 회로 DC의 회로 특성은 다음의 (3)식과 같이 변화한다. 여기서, Vth는 정수이다. 이 때의 화소 구동 회로 DC의 전압-전류(V-I) 특성은 도 8 중에 특성선 SP3으로 나타난다.

Id=β(V₀-Vdata-Vth)²…(3)

또, (2)식에 나타낸 초기 상태에 있어서, 전류 증폭률 β에 편차가 생긴 경우의 전류 증폭률을 β´로 했을 때, 화소 구동 회로 DC의 회로 특성은 다음의 (4)식으로 나타낼 수 있다.

Id=β´(V₀-Vdata-Vth₀)²…(4)

여기서, β´는 정수이다. 이 때의 화소 구동 회로 DC의 전압-전류(V-I) 특성은 도 8 중에 특성선 SP2로 나타난다. 또한, 도 8 중에 나타낸 특성선 SP2는 (4)식에 있어서의 전류 증폭률 β´이 (2)식에 나타낸 전류 증폭률 β보다 작은 경우(β´<β)의 화소 구동 회로 DC의 전압-전류(V-I) 특성을 나타내고 있다.

(2)식 및 (4)식에 있어서, 설계값 또는 표준값의 전류 증폭률을 βtyp로 한 경우, 전류 증폭률 β´가 βtyp의 값이 되도록 보정하기 위한 파라미터(보정 데이터)를 Δβ로 한다.이 때, 전류 증폭률 β´와 보정 데이터 Δβ의 승산값이 설계값의 전류 증폭률 βtyp가 되도록(즉, β´×Δβ=βtyp가 되도록), 각각의 화소 구동 회로 DC에 대해 보정 데이터 Δβ가 주어진다.

그리고, 본 실시형태에 있어서는 표시장치(100)는 상술한 화소 구동 회로 DC의 전압-전류 특성((2)~(4) 식 및 도 8)에 의거하여, 다음과 같은 특유의 방법으로 트랜지스터 Tr13의 임계값 전압 Vth 및 전류 증폭률 β´를 보정하기 위한 특성 파라미터를 취득한다. 또한, 본 명세서에 있어서는 이하에 나타내는 방법을 편의상「오토 제로법」이라 한다.

본 실시형태에 있어서의 특성 파라미터 취득 동작에 적용되는 방법(오토 제로법)에서는 도 6에 나타낸 화소 구동 회로 DC를 갖는 화소 PIX에 대해, 선택 상태에서, 상술한 데이터 드라이버(140)가 데이터 드라이버 기능을 이용하여, 데이터 라인 Ld에 검출용 전압 Vdac를 인가한다. 그 후, 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 하여, 데이터 라인 Ld의 전위를 자연 완화시킨다. 그리고, 데이터 드라이버(140)는 일정 시간(완화 시간 t)의 자연 완화가 실행된 후의 데이터 라인 Ld의 전압 Vd를, 전압 검출 기능을 이용하여 검출 전압 Vmeas(t)로서 페치하고, 디지털 데이터로 이루어지는 검출 데이터 n_meas(t)로 변환한다. 본 실시형태에 있어서는 데이터 드라이버(140)는 컨트롤러(160)로부터의 데이터 제어 신호에 따라, 이 완화 시간 t를 다른 시간(타이밍; t₀, t₁, t₂, t₃)으로 설정하여, 검출 전압 Vmeas(t)의 판독 및 검출 데이터 n_meas(t)로의 변환을 복수회 실행한다.

우선, 본 실시형태에 관한 특성 파라미터 취득 동작에 적용되는 오토 제로법의 기본적인 생각(기본 방법)에 대해 설명한다. 도 9는 본 실시형태에 관한 특성 파라미터 취득 동작에 적용되는 방법(오토 제로법)에 있어서의 데이터 라인 전압의 변화를 나타내는 도면(과도 곡선)이다.

오토 제로법을 이용한 특성 파라미터 취득 동작에서는 데이터 드라이버(140)는 우선, 화소 PIX를 선택 상태로 설정한 상태에서, 화소 구동 회로 DC의 트랜지스터 Tr13의 게이트-소스 단자간(접점 N11와 N12 사이)에 해당 트랜지스터 Tr13의 임계값 전압을 넘는 전압이 인가되도록, 데이터 라인 Ld에 검출용 전압 Vdac를 인가한다.

이 때, 화소 PIX에의 기입 동작에 있어서는 전원 드라이버(130)는 전원 라인 La에 대해, 비발광 레벨의 전원 전압 DVSS(=V₀; 접지 전위 GND)를 인가하고, 트랜지스터 Tr13의 게이트-소스 단자간에는 (V₀-Vdac)의 전위차가 인가된다. 따라서, 검출용 전압 Vdac는 V₀-Vdac>Vth의 조건을 만족시키는 전압으로 설정된다. 또한, 검출용 전압 Vdac는 전원 전압 DVSS보다 낮은 부극성의 전압 레벨로 설정된다. 여기서, 유기 EL 소자 OEL의 캐소드에 접속되는 공통 전극 Ec에 인가되는 전압 ELVSS는 트랜지스터 Tr13의 소스 단자에 인가되는 검출용 전압 Vdac와의 사이에 생기는 전위차에 의해, 해당 유기 EL 소자 OEL이 발광 동작하지 않는 전압값으로 설정된다. 더욱 구체적으로는 전압 ELVSS는 유기 EL 소자 OEL이 발광 동작하는 정도의 순바이어스 전압 및 후술하는 보정 동작에 영향을 미치는 정도의 전류 리크를 수반하는 역바이어스 전압의 어느 것에도 해당하지 않는 전압값(또는 전압 범위)으로 설정된다. 또한, 이 전압 ELVSS의 설정에 대해서는 후술한다.

그 결과, 전원 드라이버(130)로부터 전원 라인 La, 트랜지스터 Tr13의 드레인-소스 단자간, Tr12의 드레인-소스 단자간을 통해, 데이터 라인 Ld방향으로 검출용 전압 Vdac에 따른 드레인 전류 Id가 흐른다. 이 때, 트랜지스터 Tr13의 게이트-소스 단자간(접점 N11와 N12 사이)에 접속된 캐패시터 Cs는 상기 검출용 전압 Vdac에 대응한 전압으로 충전된다.

다음에, 데이터 드라이버(140)는 데이터 라인 Ld의 데이터 입력측(데이터 드라이버(140)측)을 하이 임피던스(HZ) 상태로 설정한다. 데이터 라인 Ld를 하이 임피던스 상태로 설정한 직후에 있어서는 캐패시터 Cs에 충전된 전압은 검출용 전압 Vdac에 따른 전압으로 유지된다. 그 때문에, 트랜지스터 Tr13의 게이트-소스 단자간 전압 Vgs는 캐패시터 Cs에 충전된 전압으로 유지된다.

그 결과, 데이터 라인 Ld가 하이 임피던스 상태로 설정된 직후에 있어서는 트랜지스터 Tr13은 온 상태를 유지하여, 트랜지스터 Tr13의 드레인-소스 단자간에 드레인 전류 Id가 흐른다.트랜지스터 Tr13의 소스 단자(접점 N12)의 전위는 시간의 경과와 함께 드레인 단자측의 전위에 근접하도록 서서히 상승하여, 트랜지스터 Tr13의 드레인-소스 단자 사이에 흐르는 드레인 전류 Id의 전류값이 감소해나간다.

이 상황에 수반해서, 캐패시터 Cs에 축적된 전하의 일부가 방전되어 가는 것에 의해, 캐패시터 Cs의 양단간 전압(트랜지스터 Tr13의 게이트-소스 단자간 전압 Vgs)이 서서히 저하한다. 그 결과, 데이터 라인 전압 Vd는 도 9에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터, 트랜지스터 Tr13의 드레인 단자측의 전압(전원 라인 La의 전원 전압 DVSS(=V₀))로부터 트랜지스터 Tr13의 임계값 전압 Vth분을 뺀 전압(V₀－Vth)에 집속하도록 서서히 상승한다(자연 완화).

이러한 자연 완화에 있어서, 최종적으로 트랜지스터 Tr13의 드레인-소스 단자간에 드레인 전류 Id가 흐르지 않게 되면, 캐패시터 Cs에 축적된 전하의 방전이 정지한다. 이 때의 트랜지스터 Tr13의 게이트 전압(게이트-소스 단자간 전압 Vgs)이 트랜지스터 Tr13의 임계값 전압 Vth가 된다.

화소 구동 회로 DC의 트랜지스터 Tr13의 드레인-소스 단자간에 드레인 전류 Id가 흐르지 않는 상태에서는 트랜지스터 Tr12의 드레인-소스 단자간 전압은 대략 0V가 되므로, 자연 완화의 종료시에는 데이터 라인 전압 Vd는 트랜지스터 Tr13의 임계값 전압 Vth에 대략 동등하게 된다.

또한, 도 9에 나타낸 과도 곡선에 있어서, 데이터 라인 전압 Vd는 시간(완화 시간 t)의 경과와 함께, 트랜지스터 Tr13의 임계값 전압 Vth(=｜V₀－Vth｜; V₀=0 V)에 집속해 간다. 여기서, 데이터 라인 전압 Vd는 완화 시간 t의 경과와 함께, 임계값 전압 Vth에 한없이 점근해 간다. 그러나, 완화 시간 t를 충분히 길게 설정했다고 해도, 이론적으로는 임게값 전압 Vth에 완전히 동등하게는 되지 않는다. 이러한 과도 곡선(자연 완화에 의한 데이터 라인 전압 Vd의 거동)은 다음의 (11)식으로 나타낼 수 있다.

[식 2]

(11)식에 있어서, C는 도 6에 나타낸 화소 PIX의 회로 구성에 있어서의 데이터 라인 Ld에 부가되는 용량 성분의 총 합이며, C=Cel+Cs+Cp(Cel；화소 용량, Cs；캐패시터 용량, Cp；배선 기생 용량)으로 나타난다. 또한, 검출용 전압 Vdac는 다음의 (12)식의 조건을 만족시키는 전압값으로 정의된다.

[식 3]

(12)식에 있어서, Vth_max는 트랜지스터 Tr13의 임계값 전압 Vth의 보상 한계값을 나타낸다. n_d는 데이터 드라이버(140)의 DAC/ADC 회로(144)에 있어서, DAC(42)에 입력되는 초기의 디지털 데이터(검출용 전압 Vdac를 규정하기 위한 디지털 데이터)로 정의되고, 해당 디지털 데이터 n_d가 10비트인 경우, d에 대해 1~1023 중 (12)식의 조건을 만족시키는 임의의 값이 선택된다. 또, ΔV는 디지털 데이터의 비트폭(1비트에 대응하는 전압폭)이며, 상기 디지털 데이터 n_d가 10비트인 경우, 다음의 (13)식과 같이 나타난다.

[식 4]

(11)식에 있어서, 데이터 라인 전압 Vd(검출 전압 Vmeas(t)), 해당 데이터 라인 전압 Vd의 집속값 V₀-Vth 및 전류 증폭률 β와 용량 성분의 총합 C로 이루어지는 파라미터β/C에 관한 ξ이, 각각 다음의 (14)식 및 (15)식과 같이 정의된다. 여기서, 완화 시간 t에 있어서의 데이터 라인 전압 Vd(검출 전압 Vmeas (t))에 대한 ADC(43)의 디지털 출력(검출 데이터)은 n_meas(t)로 정의되고, 임계값 전압 Vth의 디지털 데이터는 n_th로 정의된다.

[식 5]

[식 6]

(14)식 및 (15)식에 나타낸 정의에 의거하여, (11)식을, 데이터 드라이버(140)의 DAC/ADC 회로(144)에 있어서, DAC(42)에 입력되는 실제의 디지털 데이터(화상 데이터) n_d와, ADC(43)에 의해 아날로그-디지털 변환되어 실제로 출력되는 디지털 데이터(검출 데이터) n_meas(t)의 관계로 치환하면, (11)식은 다음의 (16)식과 같이 나타낼 수 있다.

[식 7]

(15)식 및 (16)식에 있어서, ξ는 아날로그값에 있어서의 파라미터 β/C의 디지털 표현이며, ξ·t는 무차원이 된다. 트랜지스터 Tr13의 임계값 전압 Vth에 변동(Vth 시프트)이 생기고 있지 않은 초기의 임계값 전압 Vth₀은 1V 정도라고 한다. 이 때, ξ·t·(n_d-nth)≫1의 조건을 만족시키도록, 다른 2개의 완화 시간 t=t₁, t₂를 설정하는 것에 의해, 트랜지스터 Tr13의 임계값 전압 변동에 따른 보상 전압 성분(오프셋 전압) Voffset(t₀)는 다음의 (17)식과 같이 나타낼 수 있다.

[식 8]

(17)식에 있어서, n₁, n₂는 각각 (16)식에 있어서 완화 시간 t를 t₁, t₂로 설정한 경우에, ADC(43)로부터 출력되는 디지털 데이터(검출 데이터) n_meas(t₁), n_meas(t₂)이다. 트랜지스터의 임계값 전압 Vth의 디지털 데이터 n_th는 (16)식 및 (17)식에 의거하여, 완화 시간 t=t₀에 있어서 ADC(43)로부터 출력되는 디지털 데이터 n_meas(t0)를 이용하여, 다음의 (18)식과 같이 나타낼 수 있다. 또, 오프셋 전압 Voffset의 디지털 데이터 digital Voffset은 다음의 (19)식과 같이 나타낼 수 있다. (18)식 및 (19)식에 있어서, <ξ>는 파라미터 β/C의 디지털값인 ξ의 전체 화소 평균값이다. 여기서, <ξ>는 소수점 이하를 고려하지 않은 것으로 한다.

[식 9]

[식 10]

따라서, (18)식으로부터, 임계값 전압 Vth를 보정하기 위한 디지털 데이터(보정 데이터)인 n_th가 전체 화소분 구해진다.

전류 증폭률 β의 편차는 완화 시간 t를 도 9의 과도 곡선에 나타내는 t₃으로 설정한 경우에, ADC(43)로부터 출력되는 디지털 데이터(검출 데이터) n_meas(t3)에 의거하여, (16)식을 ξ에 대해 푸는 것에 의해, 다음의 (20)식과 같이 나타난다. 여기서, t3은 (17)식 및 (18)식에 대해 이용되는 t₀, t₁, t₂에 비해 충분히 짧은 시간으로 설정된다.

[식 11]

(20)식의 ξ에 관해, 각 데이터 라인 Ld의 용량 성분의 총합 C가 동등하게 되도록 표시 패널(발광 패널)을 설계하고, 또한 (13)식에 나타내는 바와 같이, 디지털 데이터의 비트폭 ΔV를 미리 결정해 두는 것에 의해, ξ를 정의하는 (15)식의 ΔV 및 C는 정수로 된다.

그리고, ξ 및 β의 원하는 설정값을, 각각 ξtyp 및 βtyp로 하면, 표시 패널(110)내의 각 화소 구동 회로 DC의 ξ의 편차를 보정하기 위한 승산 보정값 Δξ, 즉, 전류 증폭률 β의 편차를 보정하기 위한 디지털 데이터(보정 데이터) Δβ는 편차의 2승항을 무시하면, 다음의 (21)식과 같이 정의할 수 있다.

[식 12]

따라서, 화소 구동 회로 DC의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 n_th(제 1 특성 파라미터) 및, 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ(제 2 특성 파라미터)는 (18)식 및 (21)식에 의거하여, 상술한 일련의 오토 제로법에 있어서의 완화 시간 t를 바꾸어 데이터 라인 전압 Vd(검출 전압 Vmeas(t))를 복수회 검출하는 것에 의해서 구할 수 있다.

(18)식에 의해 산출된 보정 데이터 n_th는 후술하는 표시 동작에 있어서, 본 실시형태에 관한 표시장치(100)의 외부로부터 입력되는 화상 데이터 n_d에 대해, 전류 증폭률 β의 편차 보정(Δβ 승산 보정)과 임계값 전압 Vth의 변동 보정(n_th 가산 보정)을 실시하여 보정 화상 데이터 n_d _{_} _comp를 생성할 때에 이용된다. 이 보정 화상 데이터의 생성에 의해, 데이터 드라이버(140)로부터 보정 화상 데이터 n_d _{_} _comp에 따른 아날로그 전압값의 계조 전압 Vdata가 데이터 라인 Ld를 통해 각 화소 PIX에 공급되므로, 각 화소 PIX의 유기 EL 소자 OEL을, 전류 증폭률 β의 편차나 구동 트랜지스터의 임계값 전압 Vth의 변동의 영향을 받는 일 없이, 원하는 휘도 계조로 발광 동작할 수 있어, 양호하고 또한 균일한 발광 상태를 실현할 수 있다.

상술한 일련의 오토 제로법에 있어서, 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS에 대해 설명한다. 구체적으로는 상술한 일련의 오토 제로법에 있어서, 각 화소 PIX(화소 구동 회로 DC)의 트랜지스터 Tr13의 임계값 전압 Vth 및 전류 증폭률 β를 산출하기 위해 검출되는 데이터 라인 전압 Vd(검출 전압 Vmeas(t))에의 전압 ELVSS의 영향은 구체적으로는 다음과 같다.

도 10은 본 실시형태에 관한 특성 파라미터 취득 동작(오토 제로법)에 있어서의 유기 EL 소자의 캐소드로부터의 리크 현상을 설명하기 위한 도면이다. 상술한 오토 제로법을 이용한 특성 파라미터 취득 동작에 있어서는 데이터 라인 Ld에 검출용 전압 Vdac를 인가할 때에, 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에, 유기 EL 소자 OEL이 발광 동작하는 정도의 순바이어스 전압 및, 후술하는 보정 동작에 영향을 미칠 정도의 전류 리크를 수반하는 역바이어스 전압의 어느 것에도 해당하지 않는 전압값(또는 전압 범위)의 전압 ELVSS가 인가되는 것을 설명하였다.

이하에서는 우선, 도 10에 나타내는 바와 같이, 전압 ELVSS로서 도 7에 나타낸 화상 데이터의 기입시와 마찬가지로, 유기 EL 소자 OEL가 발광 동작하지 않는 전압값이며, 또한 전원 전압 DVSS와 동일한 전압값인 접지 전위 GND를 공통 전극 Ec에 인가하여, 유기 EL 소자 OEL에 역바이어스 전압을 인가한 경우의 화소 구동 회로 DC의 거동에 대해 설명한다.

이 경우, 도 10에 나타내는 바와 같이, 전원 라인 La에 인가된 전원 전압 DVSS(접지 전위 GND)와. 데이터 라인 Ld에 인가된 검출용 전압 Vdac의 사이의 전위차에 따라, 트랜지스터 Tr13에 드레인 전류 Id가 흐른다. 또, 드레인 전류 Id와 함께, 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에 인가된 전압 ELVSS(접지 전위 GND)와, 데이터 라인 Ld에 인가된 검출용 전압 Vdac의 사이의 전위차에 따라, 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk가 흐른다.

이 때, 각 유기 EL 소자 OEL에 있어서의 역바이어스 전압의 인가시의 전류 특성의 영향(구체적으로는 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk의 전류값)이 미소하고 또한 균일한 경우에는 검출된 데이터 라인 전압 Vd(검출 전압 Vmeas(t))는 실질적으로 각 화소 PIX의 트랜지스터 Tr13의 임계값 전압 Vth나 전류 증폭률 β에 밀접하게 대응(관련)한 전압값을 나타낸다.

그러나, 유기 EL 소자 OEL에서는 소자 구조나 제조 프로세스, 구동 이력(발광 이력) 등에 기인하여 소자 특성의 변화나 편차가 생기는 것은 피할 수 없다. 그 때문에, 각 유기 EL 소자 OEL에 있어서의 역바이어스 전압의 인가시의 전류 특성에 편차가 생기고, 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk의 전류값이 비교적 큰 유기 EL 소자 OEL이 존재하면, 역바이어스 전압의 인가에 수반하는 리크 전류에 의한 전압 성분이 검출 전압 Vmeas(t)에 포함되고, 또한 그 전압 성분이 불균일한 것에 의해, 검출 전압 Vmeas(t)와 트랜지스터 Tr13의 임계값 전압 Vth 및 각 화소 PIX의 전류 증폭률 β의 관련성이 크게 손상되게 된다. 즉, 검출 전압 Vmeas(t)로부터는 유기 EL 소자 OEL에 있어서의 리크 전류 Ilk에 의한 전압 성분과, 트랜지스터 Tr13에 흐르는 드레인 전류 Id에 의한 전압 성분을 구별할 수 없다.

이러한 상태에서 취득한 각 화소 PIX의 특성 파라미터에 의거하여, 후술하는 바와 같은 화상 데이터의 보정 동작을 실행하면, 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk가 있는 경우, 검출 전압 Vmeas(t)에, 이 리크 전류에 의한 전압 성분이 포함되어 버리기 때문에, 외관상, 트랜지스터 Tr13의 전류 구동 능력(즉, 전류 증폭률 β)이 크다고 판단되게 된다. 그 때문에, 보정된 화상 데이터에 의거하여 발광 동작을 실행할 때에, 트랜지스터 Tr13에 의해 생성되는 발광 구동 전류 Iem의 전류값이 본래의 트랜지스터 Tr13의 특성에 의거하는 전류값보다 작게 설정되게 된다. 이것에 의해, 리크 전류 Ilk가 생긴 화소 PIX 또는 리크 전류 Ilk의 전류값이 큰 화소 PIX는 보정 동작에 의해 발광 휘도가 저하하게 되므로, 휘도 불균일이 강조되게 되며, 표시 화질의 열화를 초래할 가능성이 있다.

이에 대해, 본 실시형태는 각 화소 PIX의 특성 파라미터의 취득에 있어서, 상술한 바와 같은 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk의 영향을 배제할 수 있도록 한 것이다.

<제 1 방법>

우선, 상기 보정 데이터 Δβ(제 2 특성 파라미터)를 취득하는 특성 파라미터 취득 동작에 적용되는 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 배제하기 위한 제 1 방법에 대해, 도면을 참조해서 구체적으로 설명한다. 이 제 1 방법에 있어서는 표시장치(100)는 우선, 보정 데이터 Δβ를 취득하기 위한 특성 파라미터 취득 동작에 앞서, 오토 제로법을 이용하여, 유기 EL 소자 OEL에 인가하는 전압 ELVSS의 전압값을 설정하기 위한 처리를 실행한다(전압 취득 동작). 이것에 의해, 표시장치(100)는 각 화소 PIX의 전류 증폭률 β의 편차 보정용의 보정 데이터 Δβ를 취득하기 위해 실행하는 특성 파라미터 취득 동작시에 적용하는 전압 ELVSS의 전압값을 취득한다. 그 후, 표시장치(100)는 전압 ELVSS를 전압 취득 동작에 의해 취득한 전압값으로 설정한 상태에서, 상술한 일련의 오토 제로법을 이용한 특성 파라미터 취득 동작을 실행한다.

이것에 의해, 표시장치(100)는 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 배제하여, 각 화소 PIX의 트랜지스터 Tr13 본래의 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 취득할 수 있다.

이 전압 취득 동작 및 특성 파라미터 취득 동작으로 이루어지는 일련의 처리 동작을 포함하는 제 1 방법은 주로, 예를 들면 표시장치(100)의 공장 출하시 등의 소자 특성의 시간 경과 열화가 생기지 않은 초기 상태에 있어서 실행된다.

도 11은 본 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 Δβ의 취득 동작)에 적용되는 제 1 방법에 있어서의 처리 동작을 설명하기 위한 흐름도이다. 도 12는 도 11에 나타낸 제 1 방법에 있어서의 처리 동작을 설명하기 위한 전압 ELVSS를 바꾸었을 때의 데이터 라인 전압의 변화(과도 곡선)의 일예를 나타내는 도면이다.

제 1 방법에 있어서의 처리 동작에서는 데이터 드라이버(140)는 도 11에 나타내는 바와 같이, 우선, 스텝 S101에 있어서, 전압 취득 동작을 위한 미리 설정된 완화 시간 t_c에서, 상술한 오토 제로법을 이용하여 데이터 라인 전압 Vd의 검출 동작을 실행한다. 즉, 데이터 드라이버(140)는 선택 상태로 설정된 화소 PIX에 접속된 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한다. 이 때, 해당 화소 PIX의 유기 EL 소자 OEL의 캐소드에는 전압 ELVSS의 초기값으로서 예를 들면 전원 전압 DVSS와 동일한 전압인 접지 전위 GND가 인가된다. 그리고, 데이터 드라이버(140)는 해당 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 하여, 완화 시간 t_c만큼 데이터 라인 Ld의 전위를 자연 완화시킨 후, 데이터 라인 Ld의 전압 Vd(검출 전압 Vmeas(t_c))에 따른, 디지털 데이터로 이루어지는 검출 데이터 n_meas(t_c)를 취득한다. 이러한 검출 데이터 n_meas(t_c)의 취득 동작을 표시 패널(110)의 모든 화소 PIX에 대해 실행한다. 여기서, 제 1 처리 동작에 적용되는 완화 시간 t_c는 (11)식 및 (12)식에 의거하여, 다음의 (22)식에 나타내는 관계를 갖는 값으로 설정된다.

[식 13]

t_c≫(β/C)(V₀-Vdac-Vth)…(22)

다음에, 스텝 S102에 있어서, 보정 데이터 취득 기능 회로(166)는 전체 화소 PIX에 대해 취득된 검출 데이터 n_meas(tc)의 도수 분포로부터, 그 평균값(또는 피크값), 또는 최대값, 혹은 평균값과 최대값의 사이의 값인 특정 검출 데이터 n_{meas_m}(t_c)를 추출한다. 여기서, 검출 데이터 n_meas(t_c)의 도수 분포는 전체 화소 PIX 중, 극히 일부의 화소 PIX만이 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 크게 받지만, 그 밖의 대부분의 화소 PIX에서는 그 영향이 비교적 작으므로, 극히 좁은 검출 데이터의 범위(즉, 전압 범위)에 도수가 집중한다. 이 때문에, 특정 검출 데이터 n_meas _{_m}(t_c)는 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 거의 받고 있지 않은 값으로 된다.

다음에, 스텝 S103에 있어서, 보정 데이터 취득 기능 회로(166)는 스텝 S102에 의해 추출된 특정 검출 데이터 n_meas _{_m}(t_c)를 도 6에 나타낸 전압 제어 회로(150)에 입력한다. 이것에 의해, D/A 컨버터(151)에 의해서, 해당 디지털값으로 이루어지는 특정 검출 데이터 n_meas _{_m}(t_c)가 아날로그 신호 전압으로 변환되고, 또한 폴로워 앰프(152)에 의해, 소정의 전압 레벨로 증폭되어 공통 전극 Ec에 인가된다. 이것에 의해, 전압 ELVSS의 전압이 상기의 특정 검출 데이터 n_meas _{_m}(t_c)에 대응하는 전압값을 갖는 부극성의 전압 레벨로 설정된다. 즉, 전압 ELVSS의 전압은 상기의 검출 전압 Vmeas(t_c)와 동일한 극성을 갖고, 전원 라인 La와 공통 전극 Ec의 사이의 전위차의 절대값이, 전원 라인 La와 데이터 라인 Ld의 데이터 드라이버(140)측의 일단의 사이의 전위차의 절대값의 평균값, 또는 최대값, 혹은 평균값과 최대값의 사이로 되는 값으로 설정되어 있다.

다음에, 스텝 S104에 있어서, 보정 데이터 취득 기능 회로(166)는 데이터 드라이버(140)를 통해, 상술한 오토 제로법을 이용한 특성 파라미터 취득 동작에 의거하여, 각 화소 PIX의 특성 파라미터(적어도, 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ)를 취득한다. 즉, 우선, 데이터 드라이버(140)는 선택 상태로 설정된 화소 PIX에 접속된 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한다.　이 때, 해당 화소 PIX의 유기 EL 소자 OEL의 캐소드에는 상술한 스텝 S102에 의해 추출된 특정 검출 데이터 n_meas _{_m}(t_c)에 대응하는 전압이 인가된다. 이것에 의해, 데이터 라인 전압 Vd를 검출할 때에, 각 화소 PIX의 유기 EL 소자 OEL에는 거의 역바이어스 전압이 인가되지 않게 된다. 그 후, 데이터 드라이버(140)는 해당 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 하여, 소정의 완화 시간 t₃에서 데이터 라인 전압 Vd(검출 전압 Vmeas(t₃))를 검출하고, 검출 데이터 n_meas(t₃)를 취득하는 동작을 실행한다. 보정 데이터 취득 기능 회로(166)는 이와 같이 하여 취득된 검출 데이터 n_meas(t₃)를 이용하여, (11)~(21)식에 의거하여, 각 화소 PIX의 특성 파라미터(보정 데이터 Δβ)를 산출한다.

여기서, 도 11에 나타낸 바와 같은 제 1 방법에 있어서의 처리 동작을 실행한 경우에 있어서, 전압 ELVSS를 바꾸었을 때의 데이터 라인 전압 Vd의 변화에 대해, 도 12를 참조하여 설명한다. 도 12는 특성 파라미터 취득 동작에 있어서, 검출용 전압 Vdac로서 예를 들면 -8.3V를 데이터 라인 Ld에 인가한 후, 하이 임피던스 상태로 한 경우의 데이터 라인 전압 Vd의 변화를 나타내는 과도 곡선이다. 여기서, 도 12에 나타내는 데이터 라인 전압 측정 기간은 그 기간내에 상기의 완화 시간 t_c가 설정되는 기간을 나타낸다.

도 12에 있어서 점선으로 나타낸 곡선 SPA0은 화소 PIX의 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 없는 상태의 데이터 라인 전압 Vd의 변화(이상적인 값)를 나타낸다. 즉, 곡선 SPA0은 도 9에 나타낸 과도 곡선에 대응한다. 이 경우의 데이터 라인 전압 Vd는 도 12에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 서서히 상승하여, 대략 2.0msec가 경과한 시점에서, 트랜지스터 Tr13의 드레인측의 전압(전원 라인 La의 전원 전압 DVSS(=V₀=GND))에서 트랜지스터 Tr13의 임계값 전압 Vth분을 뺀 전압(V0-Vth; 예를 들면 대략 -2.2V)에 집속한다(자연 완화). 여기서, 이러한 자연 완화에 의해, 데이터 라인 전압 Vd가 집속하는 전압값은 트랜지스터 Tr13의 임계값 전압 Vth과 대략 동등하다.

한편, 도 12에 있어서 실선으로 나타낸 곡선 SPA1은 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때, 유기 EL 소자 OEL의 캐소드에 접지 전위 GND(=0V)로 이루어지는 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다. 즉, 곡선 SPA1은 유기 EL 소자 OEL에 대략 -8.3V의 역바이어스 전압이 인가된 경우의 과도 곡선을 나타내고 있다.

이 경우의 데이터 라인 전압 Vd는 도 12에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 서서히 상승하고, 곡선 SPA0에 있어서의 집속 전압(≒임계값 전압 Vth)보다 높은 전압에 집속하는 경향을 나타낸다. 구체적으로는 트랜지스터 Tr13의 임계값 전압 Vth에 관한 드레인 전류 Id에 부가하고, 유기 EL 소자 OEL에 인가되는 역바이어스 전압에 수반하는 리크 전류 Ilk가 데이터 라인 Ld에 흐르기 때문에, 데이터 라인 전압 Vd는 곡선 SPA0에 있어서의 집속 전압보다 리크 전류 Ilk에 기인하는 전압 성분만큼 높은 전압으로 집속한다. 또한, 도 12에 있어서, 전압 ELVSS를 접지 전위 GND(=0V)로 설정한 경우의 리크 전류 Ilk는 10A/m2이다. 상기의 스텝 S101에 있어서 검출되는 데이터 라인 전압 Vd는 상기의 역바이어스 전압의 인가에 수반하는 리크 전류가 없을 때(곡선 SPA0)의 데이터 라인 전압 Vd와, 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때(곡선 SPA1)의 데이터 라인 전압 Vd를 포함하는 것으로 된다. 그리고, 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때의 데이터 라인 전압 Vd의 전압값의 절대값은 리크 전류가 없을 때의 데이터 라인 전압 Vd의 전압값의 절대값보다 작아진다.

한편, 도 12에 있어서 굵은 실선으로 나타낸 곡선 SPA2는 제 1 방법에 대응한 것이다. 즉, 곡선 SPA2는 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때, 유기 EL 소자 OEL의 캐소드에 -2V의 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다. 여기서, 전압 ELVSS로 설정되는 -2V는 상기 스텝 S102에서 추출된 특정 검출 데이터 n_meas _{_m}(t_c)에 대응하는 전압값이다. 즉, 곡선 SPA2는 유기 EL 소자 OEL에 대략 -6.3V의 역바이어스 전압이 인가된 경우의 과도 곡선을 나타내고 있다.

이 경우의 데이터 라인 전압 Vd는 도 12에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 급준하게 상승하고, 곡선 SPA0에 있어서의 집속 전압(≒임계값 전압 Vth)과 대략 동등한 전압으로 집속하는 경향을 나타낸다. 즉, 전압 ELVSS를, 특정 검출 데이터 n_meas_m(t_c)에 대응하는 값을 갖는 -2V로 설정하는 것에 의해, 데이터 라인 전압 Vd를 검출할 때에, 각 화소 PIX의 유기 EL 소자 OEL에 거의 역바이어스 전압이 인가되지 않게 되기 때문에, 데이터 라인 전압 Vd에의 리크 전류 Ilk의 영향이 배제된다.

도 13은 본 실시형태에 관한 특성 파라미터 취득 동작(보정 데이터 Δβ의 취득 동작)을 포함하는 제 1 방법에 있어서의 처리 동작의 개략을 나타내는 흐름도이다. 도 14는 도 13에 나타낸 제 1 방법에 있어서의 처리 동작에서의 데이터 라인 전압의 변화(과도 곡선)의 일예를 나타내는 도면이다. 여기서, 상술한 설명과 동등한 처리 동작이나 전압 변화에 대해서는 그 설명을 간략화한다.

제 1 방법에 있어서의 처리 동작에서는 도 13에 나타내는 바와 같이, 우선, 스텝 S201에 있어서, 데이터 드라이버(140)는 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 취득하기 위해, 통상의 특성 파라미터 취득 동작과 마찬가지로, 상술한 완화 시간 t_c와 동등한 완화 시간 t_d에서, 오토 제로법을 이용하여 데이터 라인 전압 Vd의 검출 동작을 실행한다. 즉, 데이터 드라이버(140)는 선택 상태로 설정된 화소 PIX에 접속된 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한다. 이 때, 전압 제어 회로(150)는 해당 화소 PIX의 유기 EL 소자 OEL의 캐소드에는 전압 ELVSS의 초기값으로서 예를 들면 전원 전압 DVSS와 동일한 전압인 접지 전위 GND를 인가한다. 또한, 이 전압 ELVSS의 초기 전압은 전원 전압 DVSS와 동일 전위의 전압에 한정하는 것은 아니며, 전압 ELVSS가 전원 전압 DVSS보다 낮은 전위를 갖고, 전원 전압 DVSS와 전압 ELVSS의 전위차가 유기 EL 소자 OEL가 발광을 개시하는 발광 임계값 전압보다 작은 값으로 되는 전압값으로 설정되어 있는 것이어도 좋다. 그리고, 드라이버(140)는 해당 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 해서, 완화 시간 t_d만큼 데이터 라인 Ld의 전위를 자연 완화시킨 후, 데이터 라인 Ld의 전압 Vd(검출 전압 Vmeas(t_d))에 따른, 디지털 데이터로 이루어지는 검출 데이터 n_meas(t_d)를 취득한다. 이러한 검출 데이터 n_meas(t_d)의 취득 동작은 표시 패널(110)의 모든 화소 PIX에 대해 실행된다.

다음에, 스텝 S202에 있어서, 보정 데이터 취득 기능 회로(166)는 전체 화소 PIX에 대해 취득된 검출 데이터 n_meas(td)의 도수 분포로부터, 그 평균값(피크값), 또는 최대값, 혹은 평균값과 최대값의 사이의 값인 특정 검출 데이터 n_meas _{_m}(t_d)를 추출한다. 여기서, 극히 일부의 화소 PIX는 소자 특성의 편차에 의해, 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 크게 받고, 검출 데이터 n_meas(t_d)의 도수 분포(검출 전압 Vmeas(t)의 디지털값에 대한 빈도; 히스토그램)는 이 분포 중의 높은 도수 부분에 대응하는 디지털값(검출 전압)의 범위보다 낮은 검출 전압 영역에 분포가 넓어지는 경향을 나타내지만, 대부분의 화소 PIX가 극히 좁은 디지털값의 범위(즉, 전압 범위)에 집중하는 경향을 나타내기 때문에, 특정 검출 데이터 n_{meas_m}(t_d)는 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 거의 받고 있지 않은 값으로 된다.

다음에, 스텝 S203에 있어서, 보정 데이터 취득 기능 회로(166)는 스텝 S202에 의해 추출된 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값을 전압 ELVSS로 설정한다. 다음에, 스텝 S204에 있어서, 보정 데이터 취득 기능 회로(166)는 데이터 드라이버(140)를 통해, 상술한 오토 제로법을 이용한 특성 파라미터 취득 동작에 의거하여, 완화 시간을 상술한 완화 시간 t₃으로 설정하여, 각 화소 PIX의 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 취득하는 특성 파라미터 취득 동작을 실행한다. 데이터 드라이버(140)는 선택 상태로 설정된 화소 PIX에 접속된 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한다. 이 때, 해당 화소 PIX의 유기 EL 소자 OEL의 캐소드에는 상술한 스텝 S202에 의해 추출된 특정 검출 데이터 n_{meas_m}(t_d)에 대응하는 전압이 인가된다. 그 후, 데이터 드라이버(140)는 해당 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 하고, 소정의 완화 시간 t3에서 데이터 라인 전압 Vd(검출 전압 Vmeas(t3))를 검출하여, 검출 데이터 n_meas(t₃)를 취득하는 동작을 실행한다. 보정 데이터 취득 기능 회로(166)는 이와 같이 해서 취득된 검출 데이터 n_meas(t₃)를 이용하여, 상기 (11)~(21)식에 의거하여, 각 화소 PIX의 특성 파라미터(보정 데이터 Δβ)를 산출한다.

여기서, 도 13에 나타낸 바와 같은 제 1 방법에 있어서의 처리 동작을 실행한 경우의, 데이터 라인 전압 Vd의 변화에 대해, 도 14를 참조하여 설명한다. 도 14는 특성 파라미터 취득 동작에 있어서, 검출용 전압 Vdac로서 예를 들면 -4.7V를 데이터 라인 Ld에 인가한 후, 하이 임피던스 상태로 한 경우의 데이터 라인 전압 Vd의 변화를 나타내는 과도 곡선이다. 여기서, 도 14에 나타내는 데이터 라인 전압 측정 기간은 상기의 완화 시간 t₃에 대응하는 것이다.

도 14에 있어서 점선으로 나타낸 곡선 SPB0은 도 12에 나타낸 곡선 SPA0과 마찬가지로, 화소 PIX의 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 없는 상태의 데이터 라인 전압 Vd의 변화(이상적인 값)를 나타낸다. 이 경우의 데이터 라인 전압 Vd는 도 14에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 서서히 상승하여, 대략 0.33msec가 경과한 시점에서, 경시 변화한 트랜지스터 Tr13의 임계값 전압 Vth에 대략 동등한 전압(예를 들면 -3.1V)에 집속한다(자연 완화).

한편, 도 14에 있어서 굵은 실선으로 나타낸 곡선 SPB2는 제 1 처리 동작에 대응한 것이다. 즉, 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때, 유기 EL 소자 OEL의 캐소드에 -3V의 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다. 여기서, 전압 ELVSS로 설정되는 -3V는 상기 스텝 S202에 의해 추출된 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값이다. 즉, 곡선 SPB2는 유기 EL 소자 OEL에 대략 -1.7V의 역바이어스 전압이 인가된 경우의 과도 곡선을 나타내고 있다. 또한, 도 14에 있어서, 유기 EL 소자 OEL의 리크 전류 Ilk는 전압 ELVSS를 접지 전위 GND(=0V)로 설정한 경우에 10A/m²이다. 이 경우의 데이터 라인 전압 Vd는 도 14에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 급준하게 상승하고, 곡선 SPB0에 있어서의 집속 전압(≒임계값 전압 Vth)과 대략 동등한 전압으로 집속하는 경향을 나타낸다. 즉, 전압 ELVSS를, 상술한 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값인 -3V로 설정하는 것에 의해, 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있어도, 그 영향이 배제된다.

도 14에 있어서 가느다란 실선으로 나타낸 곡선 SPB1은 비교를 위해 나타낸 것이며, 도 12에 나타낸 곡선 SPA1과 마찬가지로, 유기 EL 소자 OEL의 캐소드에 접지 전위 GND(=0V)로 이루어지는 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다. 즉, 곡선 SPB1은 유기 EL 소자 OEL에 대략 -4.7V의 역바이어스 전압이 인가된 경우의 과도 곡선을 나타내고 있다. 이 경우의 데이터 라인 전압 Vd는 도 14에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 급준하게 상승하고, 역바이어스 전압의 인가에 수반하는 리크 전류의 영향에 의해, 곡선 SPB0에 있어서의 집속 전압(≒임계값 전압 Vth)보다 높은 전압으로 집속하는 경향을 나타낸다. 본 실시형태에 있어서는 이러한 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향이 배제된다.

즉, 상술한 바와 같이, 도 12, 도 14는 오토 제로법을 이용하여 데이터 라인 전압 Vd를 검출할 때의, 완화 시간에 대한 캐소드 전위 의존성을 나타내고 있다. 그리고, 이 캐소드 전위 의존성으로부터 유기 EL 소자 OEL에 있어서의 역바이어스 전압의 인가에 수반하는 리크 전류 Ilk가 클수록, 데이터 라인 전압 Vd는 전압 ELVSS를 향해 점근하는 경향을 나타낸다. 또, 이 경우, 리크 전류 Ilk가 클수록, 데이터 라인 전압 Vd는 빨리 집속하는 경향을 나타낸다.

따라서, 화상 데이터의 보정 동작시(특히, 전류 증폭률 β의 편차 보정시)에, 각 화소 PIX의 유기 EL 소자 OEL에 인가하는 전압 ELVSS를, 절대값이 트랜지스터 Tr13의 임계값 전압 Vth의 평균값, 또는 최대값, 혹은 평균값과 최대값의 사이의 값을 갖는 부극성의 전압 레벨로 설정하는 것에 의해, 데이터 라인 전압 Vd를 취득할 때에, 각 화소 PIX의 유기 EL 소자 OEL에는 거의 역바이어스 전압이 인가되지 않게 된다. 이것에 의해, 리크 전류의 영향을 배제한 적절한 화상 데이터의 보정이 실현된다.

구체적으로는 스텝 S204의 특성 파라미터 취득 동작에 있어서, 스텝 S202에 있어서 추출된 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값을 전압 ELVSS로 설정한 경우, 전체 화소 PIX에 대해 취득된 검출 데이터 n_meas(t₃)의 도수 분포는 트랜지스터 Tr13의 임계값 전압 Vth에 관련된 극히 좁은 디지털값의 범위에 대략 모든 데이터가 집중하는 경향을 나타낸다. 이것은 역바이어스 전압의 인가에 수반하는 리크 전류에 기인하는 분포가 배제되는 것을 의미한다.

그래서, 본 실시형태에 관한 보정 데이터 Δβ를 취득하기 위한 특성 파라미터 취득 동작을 포함하는 제 1 방법에 있어서는 보정 데이터 취득 기능 회로(166)는 전압 ELVSS의 전압을, 해당 특성 파라미터 취득 동작에 앞서(사전에) 실행되는 전압 취득 동작에 의해 추출된 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값으로 설정한다. 이것에 의해, 각 화소 PIX의 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향이 배제되고, 화상 데이터의 적절한 보정이 가능해진다.

이와 같이 해서 취득한 전체 화소 PIX의 검출 데이터 n_meas(t)의 도수 분포는 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 받은 이상값이 배제된 것으로 되지만, 이 도수 분포는 전압 취득 동작에 있어서 취득된 검출 데이터 n_meas(t_d)로부터 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 받은 이상값을 제외한 것과 대략 동일하다. 그러나, 이 경우에도, 예를 들면(구동 제어 소자) Tr13의 특성이 이사한 경우에는 그것에 대응하는 이상값을 갖는 검출 데이터 n_meas(t_d)는 제외되지 않다. 따라서, 본 실시형태에 의하면, 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 받지 않고, (구동 제어 소자) Tr13의 특성이 정상적인지 아닌지를 정확하게 판별할 수도 있다.

<제 2 방법>

다음에, 상기 트랜지스터 Tr13의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 n_th(제 1 특성 파라미터)를 취득하는 특성 파라미터 취득 동작에 적용되는 유기 EL 소자 OEL의 역바이어스 전압의 인가에 수반하는 리크 전류의 영향을 배제하는 제 2 방법에 대해, 도면을 참조하여 구체적으로 설명한다. 이 제 2 방법을 적용한 특성 파라미터 취득 동작은 보정 데이터 취득 기능 회로(166)에 의해, 데이터 드라이버(140)를 통해, 표시장치의 공장 출하시 등의 소자 특성의 시간 경과 열화가 생기지 않은 초기 상태, 및 표시장치의 동작시간이 경과하여, 구동 제어 소자의 임계값 전압 Vth가 시간 경과 열화에 의해서 변동한 것과 같은 시간 경과 상태에 대해 실행된다.

보정 데이터 n_th를 취득하기 위한 이 제 2 방법을 적용한 특성 파라미터 취득 동작에 있어서는 데이터 드라이버(140)가 상술한 오토 제로법에 있어서 데이터 라인 전압 Vd의 검출 동작을 실행할 때에, 전압 제어 회로(150)에 의해 각 화소 PIX의 유기 EL 소자 OEL의 캐소드에, 데이터 라인 Ld에 인가되는 검출용 전압 Vdac와 동등한 전압값의 전압 ELVSS가 인가된다. 여기서, 전압 ELVSS는 데이터 라인 Ld에 인가되는 검출용 전압 Vdac와 동일 전위인 것이 바람직하지만, 그것에 한정하지 않고, 전압 ELVSS가 검출용 전압 Vdac보다 낮은 전위를 갖고, 검출용 전압 Vdac와 전압 ELVSS의 전위차가 유기 EL 소자 OEL이 발광을 개시하는 발광 임계값 전압보다 작은 값으로 되는 전압값으로 설정되어 있는 것이어도 좋다.

또, 도 9를 이용하여 설명한 기본적인 오토 제로법에서는 트랜지스터 Tr13의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 n_th를 취득하기 위해, 데이터 드라이버(140)는 데이터 라인 Ld에 검출용 전압 Vdac를 인가하고, 자연 완화에 의해 데이터 라인 전압 Vd가 집속할 때까지의 완화 시간 t(=t₀, t₁, t₂)가 경과한 후에, 검출 전압 Vmeas(t)를 측정한다. 그 때문에, 상술한 오토 제로법에서는 데이터 라인 전압 Vd의 자연 완화를 위해 어느 정도의 시간이 필요하다. 이에 대해, 이 제 2 방법을 적용한 특성 파라미터 취득 동작에서는 데이터 드라이버(140)는 상기 보정 데이터 n_th를 취득할 때에, 자연 완화에 의해 데이터 라인 전압 Vd가 소정값으로 집속하기 전의 데이터 라인 전압 Vd를 취득하고, 보정 데이터 취득 기능 회로(166)는 취득한 데이터 라인 전압 Vd에 의거하여 보정 데이터 n_th를 취득한다. 그 결과, 리크 전류의 영향을 배제할 수 있는 동시에, 검출 전압 Vmeas(t)의 측정 동작에 관한 소요 시간이 단축된다.

도 15의 (a), (b)는 특성 파라미터 취득 동작(보정 데이터 n_th의 취득 동작)에 적용되는 제 2 방법을 설명하기 위한, 전압 ELVSS를 바꾸었을 때의 데이터 라인 전압의 변화의 일예를 나타내는 도면(과도 곡선)이다. 도 15의 (a)는 완화 시간 t가 0.00~1.00msec의 범위에 있어서의 데이터 라인 전압의 변화를 나타내고, 도 15의 (b)는 도 15의 (a)에 나타낸 과도 곡선 중, 완화 시간 t가 0.00~0.05msec의 범위에 있어서의 데이터 라인 전압의 변화를 나타낸다. 도 15의 (a), (b)는 모두, 특성 파라미터 취득 동작에 있어서, 검출용 전압 Vdac로서 예를 들면 -5.5V를 데이터 라인 Ld에 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다.

도 15의 (a)에 있어서 점선으로 나타낸 곡선 SPC0은 도 12에 나타낸 곡선 SPA0 및 도 14에 나타낸 곡선 SPB0과 마찬가지로, 화소 PIX의 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 없는 상태의 데이터 라인 전압 Vd의 변화(이상적인 값)를 나타낸다.

한편, 도 15의 (a)에 있어서 가느다란 실선으로 나타낸 곡선 SPC1은 도 12에 나타낸 곡선 SPA1 및 도 14에 나타낸 곡선 SPB1과 마찬가지로, 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때, 유기 EL 소자 OEL의 캐소드에 접지 전위 GND(=0V)로 이루어지는 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타낸다. 즉, 곡선 SPC1은 유기 EL 소자 OEL에 대략 -5.5V의 역바이어스 전압이 인가된 경우의 과도 곡선을 나타내고 있다. 이 경우의 데이터 라인 전압 Vd는 도 15의 (a)에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 급준하게 상승하고, 항상 곡선 SPC0에 있어서의 과도 곡선보다 높은 전압으로 변화하는 경향을 나타내었다.

이에 대해, 도 15의 (a)에 있어서 굵은 실선으로 나타낸 곡선 SPC2는 제 2 방법에 대응한 것이다. 즉, 곡선 SPC2는 유기 EL 소자 OEL에 역바이어스 전압의 인가에 수반하는 리크 전류가 있을 때, 유기 EL 소자 OEL의 캐소드에, 데이터 라인 Ld에 인가되는 검출용 전압 Vdac와 동일 전위의 전압 ELVSS를 인가한 경우의 데이터 라인 전압 Vd의 변화를 나타내고, 데이터 라인 Ld에 검출용 전압 Vdac를 인가한 직후의 시점에 있어서 유기 EL 소자 OEL의 양단의 전위차(바이어스)가 0으로 설정되어, 리크 전류가 흐르지 않는 상태로 했을 때의 과도 곡선을 나타내고 있다. 이 경우의 데이터 라인 전압 Vd는 도 15의 (a)에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 급준하게 상승하고, 항상 곡선 SPC0에 있어서의 과도 곡선보다 낮은 전압으로 변화하는 동시에, 곡선 SPC0보다 짧은 완화 시간에서 특정의 전압에 집속하는 경향을 나타낸다. 이 때, 전압 ELVSS가 검출용 전압 Vdac와 동일 전위로 설정되어 있기 때문에, 데이터 라인 Ld에 검출용 전압 Vdac를 인가한 직후의 시점에 있어서는 상기와 같이 유기 EL 소자 OEL의 양단의 전위차는 제로로 되어 있다. 이 때, 유기 EL 소자 OEL의 양단 사이는 트랜지스터 Tr12의 드레인-소스간의 저항보다 충분히 높은 고저항으로 되어 있다.이 때문에, 검출용 전압 Vdac에 따른 드레인 전류 Id는 트랜지스터 Tr12의 드레인-소스간과 데이터 라인 Ld를 통해 흐르며, 유기 EL 소자 OEL측에는 거의 흐르지 않는다.

그리고, 완화 시간의 경과와 함께 데이터 라인 Ld의 전위는 상승해 가고, 접점 N12의 전위도 상승해 간다. 그 때문에, 완화 시간의 경과와 함께 유기 EL 소자 OEL의 애노드의 전위가 캐소드의 전위보다 높게 되어 간다. 그러나, 후술하는 바와 같이, 이 제 2 방법에 있어서는 데이터 라인 Ld의 전압을 검출하는 완화 시간이 1~50μsec 정도의 짧은 시간으로 설정된다. 이 때문에, 이 완화 시간이 경과한 시점에서의 유기 EL 소자 OEL의 양단 사이의 순방향 바이어스는 0.1V정도이다. 그리고, 이 상태에서는 유기 EL 소자 OEL에는 순방향 전류는 거의 흐르지 않기 때문에, 데이터 라인 Ld전압의 검출에 대해, 유기 EL 소자 OEL의 양단 사이에 순방향 바이어스가 인가되는 것의 영향은 무시할 수 있는 것이다.

다음에, 도 15의 (a)에 나타낸 과도 곡선에 있어서, 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한 후, 하이 임피던스(HZ) 상태로 설정한 직후의 데이터 라인 전압 Vd의 변화에 대해, 도 15의 (b)를 이용하여 상세하게 설명한다. 도 15의 (b)에 나타내는 바와 같이, 예를 들면 0.00~대략 0.02msec(20μsec)의 완화 시간에 있어서의 데이터 라인 전압 Vd의 변화(곡선 SPC2)는 리크 전류가 생기고 있지 않은 상태에 있어서의 이상적인 값을 나타내는 곡선 SPC0에 대략 일치한 거동을 나타낸다. 또한, 곡선 SPC2와 SPC0에 대해, 완화 시간 0.05msec(50μsec) 후의 데이터 라인 전압 Vd의 전압값을 비교한 경우에도, 그 전압차는 0.01V(10mV) 정도의 차이 밖에 생기지 않고, 그 거동은 극히 근사하고 있는 것을 알 수 있다. 여기서, DAC/ADC 회로(144)의 ADC(43(j))가 예를 들면 8비트 구성인 경우, 10V진폭에서의 1비트폭은 10V/256이며, 39mV이다. 상기의 전압차가 이 1비트폭의 전압보다 작으면 디지털 변환 후의 디지털 데이터는 동일하기 때문에, 상기의 완화 시간으로서는 상기의 전압차가 이 1비트폭의 전압보다 작아지는 시간으로 하면 좋다. 따라서, 완화 시간을 0.001~0.05msec(1~50μsec) 정도까지의 시간으로 설정한 경우에는 전압 ELVSS를, 데이터 라인 Ld에 인가되는 검출용 전압 Vdac와 동일한 전압값으로 설정하는 것에 의해, 데이터 라인 전압 Vd에의 리크 전류 Ilk의 영향을 배제할 수 있다.

구체적으로는 유기 EL 소자 OEL의 캐소드에, 데이터 라인 Ld에 인가되는 검출용 전압 Vdac와 동일한 전압값의 전압 ELVSS가 인가되고, 데이터 라인 Ld에 검출용 전압 Vdac가 인가되며, 그 후, 데이터 라인 Ld가 하이 임피던스(HZ) 상태로 설정된 직후의 데이터 라인 전압 Vd의 거동(곡선 SPC2의 초기 거동)은 (23)식의 정의를 이용하여, 다음의 (24)식으로 나타낼 수 있다. 여기서, (23)식은 도 10에 나타낸 유기 EL 소자 OEL의 캐소드로부터 애노드 및 데이터 라인 Ld방향으로 흐르는 리크 전류 Ilk를, 유기 EL 소자 OEL의 저항 R을 이용하여 나타낸 경우의 표시이다. 또, (24)식의 t_x는 곡선 SPC2와 SPC0의 데이터 라인 전압 Vd의 거동이 대략 일치 또는 근사하는 범위의 완화 시간 t이다.

[식 14]

[식 15]

(24)식에 있어서, α항은 리크 전류가 10A/m²정도 있는 경우에도, 상술한 바와 같이 완화 시간 txtr가 0.05msec(50μsec) 정도까지의 범위이면 무시할 수 있을 정도로 작다. 따라서, 완화 시간 t가 0.05msec(50μsec) 정도까지의 범위에서는 (24)식은 다음의 (25)식과 동일한 직선으로 나타낼 수 있다. 여기서, 도 15의 (b)에 나타낸 굵은 점선으로 나타낸 특성선 SPC3은 (25)식의 거동을 나타내는 직선이며, 리크 전류가 생기지 않은 상태에 있어서의 이상값을 나타내는 곡선 SPC0에 극히 근사하고 있다.

[식 16]

(25)식에 있어서, 전압 V₀ 및 검출용 전압 Vdac는 미리 전압값이 설정되어 있고, 또, 파라미터 β/C는 초기 상태에 있어서 측정 가능한 이미 알고 있는 값이다. 따라서, (25)식을 이용하여, 트랜지스터 Tr13의 임계값 전압 Vth를 구하는 것에 의해, 가령 임계값 전압 Vth가 변동을 일으킨 후에도, 유기 EL 소자 OEL의 리크 전류의 영향을 거의 받는 일 없이, 또한 상술한 오토 제로법의 기본 방법에 비해 극히 짧은 완화 시간(대체로 50μsec 정도)에서 정확한 임계값 전압 Vth를 측정할 수 있다.

그리고, 보정 데이터 n_th는 다음의 (26)식의 정의를 이용하여, (20)식 및 (25)식에 의거하여, 평방근 함수(sqrt 함수)를 이용한 (27)식으로 나타낼 수 있다. 이것에 의해, 상술한 오토 제로법의 기본 방법으로 나타낸 (18)식 대신에, (27)식을 이용하여 보정 데이터 n_th를 산출할 수 있다. 이러한 보정 데이터 n_th의 취득 처리는 도 5에 나타낸 컨트롤러(160)의 보정 데이터 취득 기능 회로(166) 및 Vth 보정 데이터 생성 회로(167)에 대해 실행된다.

[식 17]

[식 18]

다음에, 상기의 제 1 및 제 2 방법에 관한 특성 파라미터 취득 동작에 대해, 도 5에 나타낸 장치 구성에 관련지어 설명한다. 여기서, 제 1 방법에 있어서 실행되는 전압 취득 동작은 특성 파라미터 취득 동작과 대략 동등한 처리 수순을 가지므로, 이하에서는 특성 파라미터 취득 동작을 중심으로 구체적으로 설명한다.

특성 파라미터 취득 동작에 있어서는 각 화소 PIX의 구동 트랜지스터인 트랜지스터 Tr13에 있어서의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 n_th와, 각 화소 PIX에 있어서의 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ가 취득된다.

도 16은 본 실시형태에 관한 표시장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍도이다. 도 17은 본 실시형태에 관한 표시장치에 있어서의 검출용 전압 인가 동작을 나타내는 동작 개념도이다. 도 18은 본 실시형태에 관한 표시장치에 있어서의 자연 완화 동작을 나타내는 동작 개념도이다. 도 19는 본 실시형태에 관한 표시장치에 있어서의 전압 검출 동작을 나타내는 동작 개념도이다. 도 20은 본 실시형태에 관한 표시장치에 있어서의 검출 데이터 송출 동작을 나타내는 동작 개념도이다. 여기서, 도 17~도 20에 있어서는 데이터 드라이버(140)의 구성으로서 도시의 형편상, 시프트 레지스터 회로(141)가 생략되어 있다. 또, 도 21은 본 실시형태에 관한 표시장치에 있어서의 보정 데이터 산출 동작을 나타내는 기능 블럭도이다.

본 실시형태에 관한 특성 파라미터(보정 데이터 n_th, Δβ) 취득 동작에 있어서는 도 16에 나타내는 바와 같이, 소정의 특성 파라미터 취득 기간 Tcpr은 각 행의 화소 PIX마다 검출용 전압 인가 기간 T101과, 완화 기간 T102와, 전압 검출 기간 T103과, 검출 데이터 송출 기간 T104를 포함하도록 설정된다. 완화 기간 T102는 상술한 완화 시간 t에 대응하고, 도 16은 도시의 형편상, 완화 시간 t를 1개의 시간으로 설정한 경우의 타이밍도를 나타낸다. 완화 시간 t는 상술한 바와 같이, 보정 데이터 Δβ를 취득하기 위해 사전에 실행되는 전압 취득 동작에 있어서는 시간 t_d로 설정되고, 보정 데이터 Δβ를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 시간 t₃으로 설정되며, 그리고, 보정 데이터 n_th를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 시간 t_x로 설정된다. 따라서, 실제로는 예를 들면 완화 기간 T102로서 소정의 완화 시간 t(=t_d 또는 t₃ 또는 t_x)를 설정한 상태에서, 검출 전압 인가 동작(검출용 전압 인가 기간 T101에서의 동작), 자연 완화 동작(완화 기간 T102에서의 동작), 전압 검출 동작(전압 검출 기간 T103에서의 동작) 및 검출 데이터 송출 동작(검출 데이터 송출 기간 T104에서의 동작)으로 이루어지는 일련의 처리 동작이, 각 보정 데이터 n_th, Δβ의 취득 동작 및, 캐소드 전압의 취득 동작마다 개별적으로 실행된다.

우선, 검출용 전압 인가 기간 T101에 있어서는 도 16, 도 17에 나타내는 바와 같이, 특성 파라미터 취득 동작의 대상으로 되어 있는 화소 PIX(도면에서는 1행째의 화소 PIX)가 선택 상태로 설정된다. 즉, 해당 화상 PIX가 접속된 선택 라인 Ls에 대해, 선택 드라이버(120)로부터 선택 레벨(하이레벨; Vgh)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 전원 드라이버(130)로부터 로우 레벨(비발광 레벨; DVSS=접지 전위 GND)의 전원 전압 Vsa가 인가된다. 보정 데이터 Δβ를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 사전에 실행된 전압 취득 동작에 의해 취득된, 전체 화소 PIX에 대한 검출 데이터 n_meas(t_d)의 평균값 또는 최대값, 혹은 평균값과 최대값의 사이의 값으로 되는 특정 검출 데이터 n_meas _{_m}(t_d)에 대응하는 전압값의 전압 ELVSS가, 전압 제어 회로(150)로부터 유기 EL 소자 OEL의 캐소드가 접속된 공통 전극 Ec에 인가된다. 또, 보정 데이터 n_th를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 검출용 전압 Vdac와 예를 들면 동일 전위의 전압 ELVSS가 전압 제어 회로(150)로부터 공통 전극 Ec에 인가된다. 또한, 표시장치의 초기 상태에 있어서 실행되는 전압 취득 동작에 있어서는 전압 ELVSS로서 예를 들면 접지 전위 GND가 인가된다.

이 선택 상태에 있어서, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S1에 의거하여, 데이터 드라이버(140)의 출력 회로(145)에 설치된 스위치 SW1이 온 동작하는 것에 의해, 데이터 라인 Ld(j)와 DAC/ADC(144)의 DAC(42(j))가 접속된다. 또, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S2, S3에 의거하여, 출력 회로(145)에 설치된 스위치 SW2가 오프 동작하는 동시에, 스위치 SW4의 접점 Nb에 접속된 스위치 SW3이 오프 동작한다. 또, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S4에 의거하여, 데이터 래치 회로(143)에 설치된 스위치 SW4는 접점 Na에 접속 설정되고, 전환 제어 신호 S5에 의거하여, 스위치 SW5는 접점 Na에 접속 설정된다.

그리고, 데이터 드라이버(140)의 외부로부터, 소정의 전압값의 검출용 전압 Vdac를 생성하기 위한 디지털 데이터 n_d가 공급되고, 데이터 레지스터 회로(142)에 순차 페치된다. 그리고, 데이터 레지스터 회로(142)에 페치된진 디지털 데이터 n_d가, 각 열에 대응하는 스위치 SW5를 통해 데이터 래치(41(j))에 유지된다. 그 후, 데이터 래치(41(j))에 유지된 디지털 데이터 n_d는 스위치 SW4를 통해 DAC/ADC 회로(144)의 DAC(42(j))에 입력되어 아날로그 변환되고, 검출용 전압 Vdac로서 각 열의 데이터 라인 Ld(j)에 인가된다.

검출용 전압 Vdac는 상술한 바와 같이, (12)식의 조건을 만족시키는 전압값으로 설정된다. 본 실시형태에 있어서는 전원 드라이버(130)로부터 인가되는 전원 전압 DVSS가 접지 전위 GND로 설정되어 있기 때문에, 검출용 전압 Vdac는 부극성의 전압 레벨로 설정된다. 검출용 전압 Vdac를 생성하기 위해 디지털 데이터 n_d는 예를 들면 컨트롤러(160) 등에 설치된 메모리에 미리 기억되어 있다.

그 결과, 화소 PIX를 구성하는 화소 구동 회로 DC에 설치된 트랜지스터 Tr11 및 Tr12가 온 동작하여, 로우 레벨의 전원 전압 Vsa(=GND)가 트랜지스터 Tr11을 통해 트랜지스터 Tr13의 게이트 단자 및 캐패시터 Cs의 일단측(접점 N11)에 인가된다. 또, 데이터 라인 Ld(j)에 인가된 상기 검출용 전압 Vdac가, 트랜지스터 Tr12를 통해 트랜지스터 Tr13의 소스 단자 및 캐패시터 Cs의 타단측(접점 N12)에 인가된다.

트랜지스터 Tr13의 게이트-소스 단자간(즉, 캐패시터 Cs의 양단)에, 트랜지스터 Tr13의 임계값 전압 Vth보다 큰 전위차가 인가되는 것에 의해, 트랜지스터 Tr13이 온 동작하여, 이 전위차(게이트-소스 단자간 전압 Vgs)에 따른 드레인 전류 Id가 흐른다. 이 때, 트랜지스터 Tr13의 드레인 단자의 전위(접지 전위 GND)에 대해 소스 단자의 전위(검출용 전압 Vdac)는 낮게 설정되어 있으므로, 드레인 Id는 전원 전압 라인 La로부터 트랜지스터 Tr13, 접점 N12, 트랜지스터 Tr12 및 데이터 라인 Ld(j)를 통해, 데이터 드라이버(140) 방향으로 흐른다. 또, 이것에 의해 트랜지스터의 Tr13의 게이트-소스 단자간에 접속된 캐패시터 Cs의 양단에는 해당 드레인 전류 Id에 의거하는 전위차에 대응하는 전압이 충전된다.

이 때, 전압 취득 동작 및, 보정 데이터 Δβ를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS보다 낮은 전압이 인가되어 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다. 또, 보정 데이터 n_th를 취득하기 위한 특성 파라미터 취득 동작에 있어서는 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS와 대략 동등한 전압이 인가되어 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.

다음에, 상기 검출용 전압 인가 기간 T101 종료 후의 완화 기간 T102에 있어서는 도 16, 도 18에 나타내는 바와 같이, 화소 PIX를 선택 상태로 유지한 상태에서, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S1에 의거하여, 데이터 드라이버(140)의 스위치 SW1을 오프 동작시키는 것에 의해, 데이터 라인 Ld(j)가 데이터 드라이버(140)로부터 분리되고, DAC(42(j))로부터의 검출용 전압 Vdac의 출력이 정지한다. 또, 상술한 검출용 전압 인가 기간 T101과 마찬가지로, 스위치 SW2, SW3은 오프 동작하고, 스위치 SW4는 접점 Nb에 접속 설정되며, 스위치 SW5는 접점 Nb에 접속 설정된다.

이것에 의해, 트랜지스터 Tr11, Tr12는 온 상태를 유지하기 때문에, 화소 PIX(화소 구동 회로 DC)와 데이터 라인 Ld(j)의 전기적인 접속 상태는 유지되지만, 해당 데이터 라인 Ld(j)에의 전압의 인가가 차단되므로, 캐패시터 Cs의 타단측(접점 N12)은 하이 임피던스 상태로 설정된다.

이 완화 기간 T102에 있어서는 상술한 검출용 전압 인가 기간 T101에 있어서, 캐패시터 Cs(트랜지스터 Tr13의 게이트-소스 단자간)에 충전된 전압에 의해, 트랜지스터 Tr13은 온 상태를 유지하므로, 드레인 전류 Id가 계속해서 흐른다. 그리고, 트랜지스터 Tr13의 소스 단자측(접점 N12; 캐패시터 Cs의 타단측)의 전위가 트랜지스터 Tr13의 임계값 전압 Vth에 근접하도록 서서히 상승해 간다. 그 결과, 도 9, 도 12, 도 14에 나타낸 바와 같이, 완화 시간 t를 충분히 길게 설정하면, 데이터 라인 Ld(j)의 전위도 트랜지스터 Tr13의 임계값 전압 Vth에 집속하도록 변화한다. 여기서, 본 실시형태에 있어서는 상술한 바와 같이, 전압 취득 동작과 보정 데이터 Δβ및 n_th를 취득하기 위한 특성 파라미터 취득 동작의 어느 것에 있어서도, 데이터 라인 전압 Vd가 집속하기 이전의, 비교적 짧은 시간이 경과한 시점(타이밍 t_c, t₃, t_x)에서, 후술하는 바와 같이 데이터 라인 전압 Vd를 검출한다. 그 때문에, 완화 기간 T102는 도 9, 도 12, 도 14에 나타낸 완화 시간(데이터 라인 전압 Vd의 집속 시점의 경과시간)보다 충분히 짧게 설정된다.

또한, 이 완화 기간 T102에 있어서도, 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS보다 낮은 전압, 또는 전압 ELVSS와 대략 동등한 전압이 인가되므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 유기 EL 소자 OEL은 발광 동작하지 않는다.

다음에, 전압 검출 기간 T103에 있어서는 상기 완화 기간 T102에 있어서 상술한 소정의 완화 시간 t가 경과한 시점에서, 도 16, 도 19에 나타내는 바와 같이, 화소 PIX를 선택 상태로 유지한 상태에서, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S2에 의해, 데이터 드라이버(140)의 스위치 SW2가 온 동작한다. 이 때, 스위치 SW1, SW3은 오프 동작하고, 스위치 SW4는 접점 Nb에 접속 설정되며, 스위치 SW5는 접점 Nb에 접속 설정된다.

이것에 의해, 데이터 라인 Ld(j)와 DAC/ADC(144)의 ADC(43(j))가 접속되어, 완화 기간 T102에 있어서 소정의 완화 시간 t가 경과한 시점의 데이터 라인 전압 Vd가, 스위치 SW2 및 버퍼(45(j))를 통해, ADC(43(j))에 페치된다. 여기서, ADC(43(j))에 페치된 이 때의 데이터 라인 전압 Vd는 상기 (11)식에 나타낸 검출 전압 Vmeas(t)에 상당한다.

그리고, ADC(43(j))에 페치된 아날로그 신호 전압으로 이루어지는 검출 전압 Vmeas(t)는 상기 (14)식에 의거하여, ADC(43(j))에 대해 디지털 데이터로 이루어지는 검출 데이터 n_meas(t)로 변환되어, 스위치 SW5를 통해 데이터 래치(41(j))에 유지된다.

다음에, 검출 데이터 송출 기간 T104에 있어서는 도 16, 도 20에 나타내는 바와 같이, 화소 PIX는 비선택 상태로 설정된다. 즉, 선택 라인 Ls에 대해, 선택 드라이버(120)로부터 비선택 레벨(로우 레벨; Vgl)의 선택 신호 Ssel이 인가된다. 이 비선택 상태에 있어서, 컨트롤러(160)로부터 공급되는 전환 제어 신호 S4, S5에 의거하여, 데이터 드라이버(140)의 데이터 래치(41(j))의 입력단에 설치된 스위치 SW5는 접점 Nc에 접속 설정되고, 데이터 래치(41(j))의 출력단에 설치된 스위치 SW4는 접점 Nb에 접속 설정된다. 또, 전환 제어 신호 S3에 의해, 스위치 SW3이 온 동작한다. 이 때, 스위치 SW1, S2는 전환 제어 신호 S1, S2에 의거하여 오프 동작한다.

이것에 의해, 서로 인접하는 열의 데이터 래치(41(j))가 스위치 SW4, SW5를 통해 직렬로 접속되고, 스위치 SW3을 통해 외부 메모리(컨트롤러(160)에 설치된 메모리(165))에 접속된다. 그리고, 컨트롤러(160)로부터 공급되는 데이터 래치 펄스 신호 LP에 의해, 각 열의 데이터 래치(41)(j+1)(도 3 참조)에 유지된 검출 데이터 n_meas(t)가 순차 인접하는 데이터 래치(41(j))에 전송된다. 이것에 의해, 1행분의 화소 PIX의 검출 데이터 n_meas(t)가 시리얼 데이터로서 컨트롤러(160)에 출력되고, 도 21에 나타내는 바와 같이, 컨트롤러(160)에 설치된 메모리(165)의 소정의 기억 영역에 각 화소 PIX에 대응하여 기억된다. 여기서, 각 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr13의 임계값 전압 Vth는 각 화소 PIX에 있어서의 구동 이력(발광 이력) 등에 의해 변동량이 다르고, 또, 전류 증폭률 β도 각 화소 PIX에 편차가 있기 때문에, 메모리(165)에는 각 화소 PIX 고유의 검출 데이터 n_meas(t)가 기억된다.

본 실시형태에 있어서는 상술한 바와 같은 각 행의 화소 PIX에 대한 특성 파라미터 취득 동작(전압 취득 동작을 포함)을 반복하는 것에 의해, 표시 패널(110)에 배열된 전체 화소 PIX의 검출 데이터 n_meas(t)가 컨트롤러(160)의 메모리(155)에 기억된다.

또한, 상술한 전압 취득 동작에 있어서는 컨트롤러(160)내의 연산 처리 회로에 의해, 메모리(165)에 기억된 전체 화소 PIX분의 검출 데이터 n_meas(t)의 평균값이 산출되고, 또는 최대값이 추출된 후, 해당 평균값, 최대값, 혹은 평균값과 최대값의 사이의 값으로 되는 특정 검출 데이터 n_meas _{_m}(t)가 전압 제어 회로(150)에 송출된다.　이것에 의해, 전압 제어 회로(150)가 해당 검출 데이터 n_meas(t)에 대응한 전압값의 전압 ELVSS를 생성하고, 공통 전극 Ec를 통해 각 화소 PIX에 인가한다.

다음에, 특성 파라미터 취득 동작에 있어서, 메모리(165)에 기억된 각 화소 PIX의 검출 데이터 n_meas(t)에 의거하여, 각 화소 PIX의 트랜지스터(구동 트랜지스터) Tr13의 임계값 전압 Vth를 보정하기 위한 보정 데이터 n_th 및, 전류 증폭률 β을 보정하기 위한 보정 데이터 Δβ의 산출 동작이 실행된다.

구체적으로는 도 21에 나타내는 바와 같이, 우선, 컨트롤러(160)에 설치된 보정 데이터 취득 기능 회로(166)에, 메모리(165)에 기억된 각 화소 PIX의 검출 데이터 n_meas (t)가 읽어내어진다. 그리고, 보정 데이터 취득 기능 회로(166)는 상기 (20), (21)식 및 (23)~(27)식에 의거하여, 보정 데이터 Δβ 및, 보정 데이터 n_th(구체적으로는 보정 데이터 n_th를 규정하는 Vth 보정 파라미터 n_offset 및 <ξ>·t0)를 산출하고, 산출한 보정 데이터 Δβ 및 Vth 보정 파라미터 n_offset 및 <ξ>·t0을 메모리(165)의 소정의 기억 영역에 각 화소 PIX에 대응하여 기억시킨다.

(표시 동작)

다음에, 본 실시형태에 관한 표시장치의 표시 동작(발광 동작)에 있어서는 표시장치(100)는 상기 보정 데이터 n_th,Δβ를 이용하여, 화상 데이터를 보정하며, 각 화소 PIX를 원하는 휘도 계조로 발광 동작시킨다.

도 22는 본 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 타이밍도이다. 도 23은 본 실시형태에 관한 표시장치에 있어서의 화상 데이터의 보정 동작을 나타내는 기능 블록도이다. 도 24는 본 실시형태에 관한 표시장치에 있어서의 보정 후의 화상 데이터의 기입 동작을 나타내는 동작 개념도이다. 도 25는 본 실시형태에 관한 표시장치에 있어서의 발광 동작을 나타내는 동작 개념도이다. 여기서, 도 24, 도 25에 있어서는 도시의 형편상, 데이터 드라이버(140)의 구성 중, 시프트 레지스터 회로(141)를 생략하고 있다.

본 실시형태에 관한 표시 동작의 기간은 도 22에 나타내는 바와 같이, 각 행의 화소 PIX에 대응하여 원하는 화상 데이터를 생성하여 기입하는 화상 데이터 기입 기간 T301과, 해당 화상 데이터에 따른 휘도 계조로 각 화소 PIX를 발광 동작시키는 화소 발광 기간 T302를 포함하도록 설정되어 있다.

화상 데이터 기입 기간 T301에 있어서는 보정 화상 데이터의 생성 동작과, 각 화소 PIX에의 보정 화상 데이터의 기입 동작이 실행된다. 보정 화상 데이터의 생성 동작에서는 컨트롤러(160)는 디지털 데이터로 이루어지는 소정의 화상 데이터 n_d에 대해, 상술한 특성 파라미터 취득 동작에 의해 취득한 보정 데이터 Δβ 및 n_th를 이용하여 보정을 실행하고, 보정 처리한 화상 데이터(보정 화상 데이터) n_{d_comp}를 데이터 드라이버(140)에 공급한다.

구체적으로는 도 23에 나타내는 바와 같이, 외부로부터 컨트롤러(160)에 공급되는 RGB 각 색의 휘도 계조값을 포함한 화상 데이터(제 2 화상 데이터) n_d에 대해, 전압 진폭 설정 기능 회로(162)는 참조 테이블(161)을 참조하는 것에 의해, RGB의 각 색성분에 대응하는 전압 진폭을 설정한다. 다음에, 승산 기능 회로(163)는 메모리(165)에 기억된 각 화소의 보정 데이터 Δβ를 읽어내고, 전압 설정된 화상 데이터 n_d에 대해, 읽어낸 보정 데이터 Δβ를 승산 처리한다(n_d×Δβ). 다음에, Vth 보정 데이터 생성 회로(167)는 메모리(165)에 기억된 보정 데이터 n_th를 규정하는 Vth 보정 파라미터 n_offset, <ξ>·t₀ 및, 검출 데이터 n_meast)를 읽어내고, 상기 보정 데이터 Δβ, Vth 보정 파라미터 n_offset, <ξ>·t0 및 검출 데이터 n_meas(t₀)를 이용하고, (27)식에 의거하여, 트랜지스터 Tr13의 임계값 전압 Vth를 보정하는 보정 데이터 n_th를 생성한다. 다음에, 가산 기능 회로(164)는 상기 승산 처리된 디지털 데이터(n_d×Δβ)에 대해, Vth 보정 데이터 생성 회로(167)에 의해 생성된 보정 데이터 n_th를 가산 처리한다((n_d×Δβ)+n_th). 컨트롤러(160)는 이상의 일련의 보정 처리를 실행하는 것에 의해, 보정 화상 데이터 n_d _{_} _comp를 생성하여 데이터 드라이버(140)에 공급한다.

각 화소 PIX에의 보정 화상 데이터의 기입 동작에서는 데이터 드라이버(140)는 기록 대상으로 되어 있는 화소 PIX를 선택 상태로 설정한 상태에서, 공급된 보정 화상 데이터 n_d _{_} _comp에 따른 계조 전압 Vdata를, 각 화소 PIX에 데이터 라인 Ld(j)를 통해 기입한다. 구체적으로는 도 22, 도 24에 나타내는 바와 같이, 우선, 화상 PIX에 접속된 선택 라인 Ls에 대해, 선택 레벨(하이레벨; Vgh)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 로우 레벨(비발광 레벨; DVSS=접지 전위 GND)의 전원 전압 Vsa가 인가된다. 또, 유기 EL 소자 OEL의 캐소드가 접속된 공통 전극 Ec에는 예를 들면 전원 전압 Vsa(=DVSS)와 동일한 접지 전위 GND가 전압 ELVSS로서 인가된다.

이 선택 상태에 있어서, 스위치 SW1을 온 동작시키고, 스위치 SW4 및 SW5를 접점 Nb에 접속 설정하는 것에 의해, 컨트롤러(160)로부터 공급되는 보정 화상 데이터 n_d _{_} _comp가 순차 데이터 레지스터 회로(142)에 페치되고, 각 열의 데이터 래치(41(j))에 유지된다. 유지된 보정 화상 데이터 n_d _{_} _comp는 DAC(42(j))에 의해 아날로그 변환되고, 계조 전압(제 3 전압) Vdata로서 각 열의 데이터 라인 Ld(j)에 인가된다. 여기서, 계조 전압 Vdata는 상기 (14)식에 나타낸 정의에 대응시시켜, 다음의 (28)식과 같이 정의된다.

Vdata：=V1-ΔV(n_d _{_} _comp-1))…(28)

이것에 의해, 화소 PIX를 구성하는 화소 구동 회로 DC에 있어서, 트랜지스터 Tr13의 게이트 단자 및 캐패시터 Cs의 일단측(접점 N11)에 로우 레벨의 전원 전압 Vsa(=GND)가 인가되고, 또 트랜지스터 Tr13의 소스 단자 및 캐패시터 Cs의 타단측(접점 N12)에 상기 보정 화상 데이터 n_d _{_} _comp에 대응한 계조 전압 Vdata가 인가된다.

따라서, 트랜지스터 Tr13의 게이트-소스 단자간에 생긴 전위차(게이트-소스 단자간 전압 Vgs)에 따른 드레인 전류 Id가 흐르고, 캐패시터 Cs의 양단에는 해당 드레인 전류 Id에 의거하는 전위차에 대응하는 전압(≒Vdata)이 충전된다. 이 때, 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec; 접지 전위 GND)보다 낮은 전압(계조 전압 Vdata)이 인가되고 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.

다음에, 화소 발광 기간 T302에 있어서는 도 22에 나타내는 바와 같이, 각 행의 화소 PIX를 비선택 상태로 설정한 상태에서, 각 화소 PIX에 대해 일제히 발광 동작의 설정이 이루어진다. 구체적으로는 도 25에 나타내는 바와 같이, 표시 패널(110)에 배열된 전체 화상 PIX에 접속된 선택 라인 Ls에 대해, 비선택 레벨(로우 레벨; Vgl)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 하이레벨(발광 레벨; ELVDD>GND)의 전원 전압 Vsa가 인가된다.

이것에 의해, 각 화소 PIX의 화소 구동 회로 DC에 설치된 트랜지스터 Tr11, Tr12가 오프 동작하여, 트랜지스터 Tr13의 게이트-소스 단자간에 접속된 캐패시터 Cs에 충전된 전압(≒Vdata; 게이트-소스 단자간 전압 Vgs)이 유지된다. 따라서, 트랜지스터 Tr13에 드레인 전류 Id가 흐르고, 트랜지스터 Tr13의 소스 단자(접점 N12)의 전위가 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS(=GND)보다 상승하면, 화소 구동 회로 DC로부터 유기 EL 소자 OEL에 발광 구동 전류 Iem이 흐른다. 이 발광 구동 전류 Iem은 상기 보정 화상 데이터의 기입 동작에 있어서 트랜지스터 Tr13의 게이트-소스 단자간에 유지된 전압(≒Vdata)의 전압값에 의거하여 규정되므로, 유기 EL 소자 OEL는 보정 화상 데이터 n_d _{_} _comp에 따른 휘도 계조로 발광 동작한다.

또한, 상술한 실시형태에 있어서는 도 22에 나타내는 바와 같이, 표시 동작에 있어서, 소정의 행(예를 들면 1행째)의 화소 PIX에의 보정 화상 데이터의 기입 동작의 종료 후, 다른 행(2행째 이후)의 화소 PIX에의 화상 데이터의 기입 동작이 종료할 때까지의 동안, 해당 행의 화소 PIX는 유지 상태로 설정된다. 여기서, 유지 상태에 있어서는 해당 행의 선택 라인 Ls에 비선택 레벨의 선택 신호 Ssel이 인가되어 화소 PIX는 비선택 상태가 되는 동시에, 전원 라인 La에 비발광 레벨의 전원 전압 Vsa가 인가되어 비발광 상태로 설정된다. 이 유지 상태는 도 22에 나타낸 바와 같이, 행마다 설정 시간이 다르다. 또, 각 행의 화소 PIX에의 보정 화상 데이터의 기입 동작의 종료 후, 즉시 화소 PIX를 발광 동작시키는 구동 제어를 실행하는 경우에는 상기 유지 상태는 설정되지 않아도 좋다.

이상 설명한 바와 같이, 본 실시형태에 관한 표시장치(화소 구동 장치를 포함한 발광 장치) 및 그 구동 제어 방법은 본 발명에 특유의 오토 제로법을 적용하고, 데이터 라인 전압을 페치하고, 디지털 데이터로 이루어지는 검출 데이터로 변환하는 일련의 특성 파라미터 취득 동작을, 미리 설정된 타이밍(완화 시간)에서 실행하는 방법을 갖고 있다.　특히, 특성 파라미터 취득 동작시에는 각 화소의 유기 EL 소자의 캐소드(공통 전극)에 인가되는 캐소드 전압을, 파라미터에 따라 특정의 전압값으로 설정하는(즉, 전환하는) 방법이 적용된다. 그 결과, 본 실시형태에 의하면, 각 화소의 구동 트랜지스터의 임계값 전압의 변동 및, 각 화소간의 전류 증폭률의 편차를 보정하는 파라미터가 각 화소에 있어서의 유기 EL 소자 OEL의 전류 특성(특히, 역바이어스 전압의 인가에 수반하는 리크 전류)에 영향을 받는 일 없이, 단시간에 적절히 취득되고 기억된다.

따라서, 본 실시형태에 의하면, 표시장치(발광 장치)(100)및 그 구동 제어 방법은 각 화소에 기입되는 화상 데이터에 대해, 각 화소의 임계값 전압의 변동 및, 전류 증폭률의 편차를 보상하는 보정 처리를 적절히 실시할 수 있으므로, 각 화소의 특성 변화나 특성의 편차 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광소자(유기 EL 소자)를 발광 동작시킬 수 있고, 양호한 발광 특성 및 균일한 화질을 갖는 액티브 유기 EL 구동 시스템을 실현할 수 있다.

또, 표시장치(발광 장치)(100) 및 그 구동 제어 방법은 전류 증폭률의 편차를 보정하는 보정 데이터를 산출하는 처리와, 구동 트랜지스터의 임계값 전압의 변동을 보상하는 보정 데이터를 산출하는 처리를, 단일의 보정 데이터 취득 기능 회로(166)를 구비한 컨트롤러(160)에 있어서의 일련의 시퀀스에 의해 실행할 수 있으므로, 보정 데이터의 산출 처리의 내용에 따라 개별의 구성(기능 회로)을 마련할 필요가 없고, 표시장치(발광 장치)(100)의 장치 구성을 간소화할 수 있다.

<제 2 실시형태>

다음에, 상술한 제 1 실시형태에 있어서의 표시장치(발광 장치)(100)를 전자기기에 적용한 제 2 실시형태에 대해, 도면을 참조하여 설명한다. 상술한 제 1 실시형태에 나타내는 바와 같은 유기 EL 소자 OEL로 이루어지는 발광소자를 각 화소 PIX에 갖는 표시 패널(110)을 구비하는 표시장치(100)는 디지털카메라, 모바일형의 퍼스널 컴퓨터, 휴대 전화 등, 각종 전자기기에 적용할 수 있다.

도 26의 (a) 및 (b)는 제 2 실시형태에 관한 디지털카메라의 구성예를 나타내는 사시도이다. 도 27은 제 2 실시형태에 관한 모바일형의 퍼스널 컴퓨터의 구성예를 나타내는 사시도이다. 도 28은 제 2 실시형태에 관한 휴대 전화의 구성예를 나타내는 사시도이다. 모두, 제 1 실시형태에 관한 표시장치(발광 장치)(100)을 구비한다.　

도 26의 (a), (b)에 있어서, 디지털카메라(200)는 본체부(201)와, 렌즈부(202)와, 조작부(203)와, 본 실시형태의 표시 패널(110)을 구비하는 표시장치(100)로 이루어지는 표시부(204)와, 셔터 버튼(205)을 구비하고 있다. 이 경우, 표시부(204)에서는 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 표시부(204)는 양호하고 균질의 화질을 실현할 수 있다.

또, 도 27에 있어서, 퍼스널 컴퓨터(210)는 본체부(211)와, 키보드(212)와, 본 실시형태의 표시 패널(110)을 구비하는 표시장치(100)로 이루어지는 표시부(213)를 구비하고 있다. 이 경우에도, 표시부(213)에서는 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 표시부(213)는 양호하고 균질의 화질을 실현할 수 있다.

또, 도 28에 있어서, 휴대 전화(220)는 조작부(221)와, 수화구(222)와, 송화구(223)와, 본 실시형태의 표시 패널(110)을 구비하는 표시장치(100)로 이루어지는 표시부(224)를 구비하고 있다. 이 경우에도, 표시부(224)에서는 표시 패널(110)의 각 화소의 발광소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하므로, 표시부(224)는 양호하고 균질의 화질을 실현할 수 있다.

또한, 상술한 실시형태에 있어서는 본 발명을 유기 EL 소자 OEL로 이루어지는 발광소자를 각 화소 PIX에 갖는 표시 패널(110)을 구비하는 표시장치(발광 장치)(100)에 적용한 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니다. 본 발명은 예를 들면, 유기 EL 소자 OEL로 이루어지는 발광소자를 갖는 복수의 화소가 1방향으로 배열된 발광소자 어레이를 구비하고, 감광체 드럼에 화상 데이터에 따라 발광소자 어레이로부터 출사한 광을 조사하여 노광하는 노광 장치에 적용해도 좋다. 이 경우, 발광소자 어레이의 각 화소의 발광소자를 화상 데이터에 따른 적절한 휘도로 발광 동작시킬 수 있고, 양호한 노광 상태를 얻을 수 있다.

상기 실시형태에 대해서는 발명의 넓은 취지, 범위로부터 어긋나는 일 없이 그 변형이 가능하다. 상기 실시형태는 본 발명을 설명하기 위한 것이며, 본 발명의 범위를 한정하는 것을 의도한 것은 아니다. 본 발명의 범위 및 취지는 실시형태보다도, 첨부한 특허 청구의 범위의 각 청구항에 의해서 나타난다. 각 청구항과 균등한 범위에서 이루어진 각종 변형은 본 발명의 범위에 포함된다.

이상의 바람직한 실시형태를 참조하는 것에 의해, 본원의 원리를 기술하고 개시했으므로, 여기서 개시한 원리로부터 어긋나는 일 없이, 배치나 상세를 변경해도 좋고, 변경이나 변형이 여기에 개시된 주제의 범위와 취지의 범위에 있는 한, 이 출원은 명백하게 그러한 변경이나 변형의 모두를 포함한다고 해석되는 것이 의도되고 있다.

100; 표시장치 110; 표시패널
120; 선택 드라이버 130; 전원 드라이버
140; 데이터 드라이버 143; 데이터 래치 회로
144; DAC/ADC 회로 145; 출력회로
150; 전압 제어 회로 160; 컨트롤러
163; 승산 기능 회로 164; 가산 기능 회로
165; 메모리 166; 보정 데이터 취득 기능회로
167; Vth 보정 데이터 생성회로 SW1~SSW5; 스위치
PIX; 화소 DC; 발광 국동 회로
Tr11~Tr13; 트랜지스터 Cs; 캐패시터
OEL; 유기 EL 소자

Claims

복수의 화소를 구동하는 화소 구동 장치로서,
상기 복수의 화소의 각각은 발광소자와, 전류로의 일단이 상기 발광소자의 일단에 접속되고 해당 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고,
상기 화소 구동 장치는 또한,
상기 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 상기 복수의 화소의 각각에 접속되는 복수의 데이터선의 각각에 제 1 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 상기 각 데이터선의 전압값에 의거하여, 상기 각 화소의 상기 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하는 보정 데이터 취득 기능 회로를 구비하고,
상기 제 1 설정 전압은 상기 제 1 검출용 전압과 동일 전압, 또는 상기 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있는 것을 특징으로 하는 화소 구동 장치.
제 1 항에 있어서,
상기 복수의 데이터선의 각각의 전압값을 취득하는 복수의 전압 취득 회로와,
상기 각 화소의 상기 발광소자의 타단의 전압을 설정하는 전압 제어 회로를 갖고,
상기 각 전압 취득 회로는 상기 전압 제어 회로에 의해 상기 발광소자의 타단의 전압을 상기 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 상기 제 1 검출용 전압을 인가한 후의 상기 각 데이터선의 전압값을 복수의 제 1 검출 전압으로서 취득하고,
상기 보정 데이터 취득 기능 회로는 상기 복수의 제 1 검출 전압의 전압값에 의거하여 상기 제 1 특성 파라미터를 취득하는 것을 특징으로 하는 화소 구동 장치.
제 2 항에 있어서,
상기 각 전압 취득 회로는 상기 각 데이터선에 제 1 검출용 전압을 인가한 후, 제 1 완화 시간이 경과한 제 1 타이밍에서, 상기 각 데이터선의 전압값을 취득하고,
상기 제 1 완화 시간은 1~50μsec의 시간으로 설정되어 있는 것을 특징으로 하는 화소 구동 장치.
제 3 항에 있어서,
상기 각 전압 취득 회로는 상기 전압 제어 회로에 의해 상기 발광소자의 타단의 전압을 제 2 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 2 검출용 전압을 인가하여 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후, 상기 제 1 완화 시간보다 긴 제 2 완화 시간이 경과한 제 2 타이밍에서, 상기 각 데이터선의 전압값을 복수의 제 2 검출 전압으로서 취득하고,
상기 보정 데이터 취득 기능 회로는 상기 복수의 제 2 검출 전압의 전압값에 의거하여, 상기 화소 구동 회로의 전류 증폭률에 관련된 제 2 특성 파라미터를 취득하고,
상기 제 2 설정 전압은 상기 제 1 완화 시간보다 긴 제 3 완화 시간이 경과한 제 3 타이밍에서의 상기 각 데이터선의 전압값에 의거하는 전압으로 설정되고,
상기 제 3 타이밍은 상기 발광소자의 타단을 초기 전압으로 설정하고, 상기 각 데이터선에 제 3 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 타이밍이고,
상기 초기 전압은 상기 전원 전압과 동일 전압, 또는 상기 전원 전압보다 저전위이고 상기 전원 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있는 것을 특징으로 하는 화소 구동 장치.
제 4 항에 있어서,
상기 제 2 설정 전압은 상기 제 3 타이밍에서의 상기 각 데이터선의 전압과 동일한 극성을 갖고, 상기 설정 전압의 절대값은 상기 제 3 타이밍에서 상기 복수의 전압 취득 회로에 의해 취득되는 상기 각 데이터선의 전압값의 절대값의 평균값, 최대값, 또는 상기 평균값과 상기 최대값의 사이의 값 중의 어느 하나의 값으로 설정되어 있는 것을 특징으로 하는 화소 구동 장치.
제 4 항에 있어서,
상기 복수의 데이터선에 대응해서 설치되고, 상기 제 1 검출용 전압, 상기 제 2 검출용 전압 및 상기 제 3 검출용 전압을 포함하는 소정의 전압을 출력하는 복수의 전압 인가 회로를 갖고,
상기 각 전압 인가 회로는 상기 각 데이터선에 접속되어, 해당 각 데이터선에 상기 제 1 검출용 전압, 상기 제 2 검출용 전압 및 상기 제 3 검출용 전압을 인가하고,
상기 각 전압 취득 회로는 상기 데이터선과 상기 전압 인가 회로의 접속이 차단된 후, 상기 제 1 타이밍 및 상기 제 2 타이밍에서의 상기 각 데이터선의 전압값을 상기 복수의 제 1 검출 전압 및 상기 복수의 제 2 검출 전압으로서 취득하는 것을 특징으로 하는 화소 구동 장치.
제 6 항에 있어서,
외부로부터 공급되는 화상 표시용의 화상 데이터를 상기 제 1 및 제 2 특성 파라미터에 의거하여 보정한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 갖고,
상기 전압 인가 회로는 상기 복수의 화소에 의해 상기 화상 데이터에 따른 화상 표시를 실행할 때에, 상기 화상 데이터 보정 회로에 의해 생성된 상기 보정 화상 데이터에 따른 계조 전압을 상기 각 데이터선에 인가하는 것을 특징으로 하는 화소 구동 장치.
제 6 항에 있어서,
상기 각 데이터선과 상기 전압 인가 회로의 접속 및 차단을 실행하고, 상기 데이터선의 일단과 상기 전압 인가 회로의 접속을 차단하여 상기 데이터선을 하이 임피던스 상태로 설정하는 접속 전환 회로를 갖고,
상기 각 전압 취득 회로는 상기 접속 전환 회로가 상기 데이터선을 상기 하이 임피던스 상태로 설정한 후, 상기 제 1 타이밍 및 상기 제 2 타이밍에 대응하는 시간이 경과한 시점의 상기 데이터선의 전압을 상기 복수의 제 1 검출 전압 및 상기 복수의 제 2 검출 전압으로서 취득하는 것을 특징으로 하는 화소 구동 장치.
발광 장치로서,
복수의 화소 및 복수의 데이터선을 갖고, 상기 각 데이터선이 상기 각 화소에 접속된 발광 패널과.
보정 데이터 취득 기능 회로를 구비하고,
상기 각 화소는,
일단이 접점에 접속되는 발광소자와,
전류로의 일단이 상기 접점에 접속되고, 해당 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 갖고,
상기 보정 데이터 취득 기능 회로는 상기 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 1 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 상기 각 데이터선의 전압값에 의거하여, 상기 각 화소의 상기 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하고,
상기 제 1 설정 전압은 상기 제 1 검출용 전압과 동일 전압, 또는 상기 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있는 것을 특징으로 하는 발광 장치.
제 9 항에 있어서,
상기 복수의 데이터선의 각각의 전압값을 취득하는 복수의 전압 취득 회로와,
상기 각 화소의 상기 발광소자의 타단의 전압을 설정하는 전압 제어 회로를 갖고,
상기 각 전압 취득 회로는 상기 전압 제어 회로에 의해 상기 발광소자의 타단의 전압을 상기 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 상기 제 1 검출용 전압을 인가한 후의 상기 각 데이터선의 전압값을 복수의 제 1 검출 전압으로서 취득하고,
상기 보정 데이터 취득 기능 회로는 상기 복수의 제 1 검출 전압의 전압값에 의거하여 상기 제 1 특성 파라미터를 취득하는 것을 특징으로 하는 발광 장치.
제 10 항에 있어서,
상기 각 전압 취득 회로는 상기 각 데이터선에 제 1 검출용 전압을 인가한 후, 제 1 완화 시간이 경과한 제 1 타이밍에서, 상기 각 데이터선의 전압값을 취득하고,
상기 제 1 완화 시간은 1~50μsec의 시간으로 설정되어 있는 것을 특징으로 하는 발광 장치.
제 11 항에 있어서,
상기 각 전압 취득 회로는 상기 전압 제어 회로에 의해 상기 발광소자의 타단의 전압을 제 2 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 2 검출용 전압을 인가하여 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후, 상기 제 1 완화 시간보다 긴 제 2 완화 시간이 경과한 제 2 타이밍에서, 상기 각 데이터선의 전압값을 복수의 제 2 검출 전압으로서 취득하고,
상기 보정 데이터 취득 기능 회로는 상기 복수의 제 2 검출 전압의 전압값에 의거하여, 상기 화소 구동 회로의 전류 증폭률에 관련된 제 2 특성 파라미터를 취득하고,
상기 제 2 설정 전압은 상기 제 1 완화 시간보다 긴 제 3 완화 시간이 경과한 제 3 타이밍에서의 상기 각 데이터선의 전압값에 의거하는 전압으로 설정되고,
상기 제 3 타이밍은 상기 발광소자의 타단을 초기 전압으로 설정하고, 상기 각 데이터선에 제 3 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 타이밍이고,
상기 초기 전압은 상기 전원 전압과 동일 전압, 또는 상기 전원 전압보다 저전위이고 상기 전원 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있는 것을 특징으로 하는 발광 장치.
제 12 항에 있어서,
상기 제 2 설정 전압은 상기 제 3 타이밍에서의 상기 각 데이터선의 전압과 동일한 극성을 갖고, 절대값은 상기 제 3 타이밍에서 상기 복수의 전압 취득 회로에 의해 취득되는 상기 각 데이터선의 전압값의 절대값의 평균값, 최대값, 또는 상기 평균값과 상기 최대값의 사이의 값 중의 어느 하나의 값으로 설정되어 있는 것을 특징으로 하는 발광 장치.
제 12 항에 있어서,
상기 복수의 데이터선에 대응해서 설치되고, 상기 제 1, 상기 제 2 및 상기 제 3 검출용 전압을 포함하는 소정의 전압을 출력하는 복수의 전압 인가 회로를 갖고,
상기 각 전압 인가 회로는 상기 각 데이터선에 접속되어, 해당 각 데이터선에 상기 제 1, 상기 제 2 및 상기 제 3 검출용 전압을 인가하고,
상기 각 전압 취득 회로는 상기 데이터선과 상기 전압 인가 회로의 접속이 차단된 후, 상기 제 1 타이밍 및 상기 제 2 타이밍에서의 상기 각 데이터선의 전압값을 상기 복수의 제 1 검출 전압 및 상기 복수의 제 2 검출 전압으로서 취득하는 것을 특징으로 하는 발광 장치.
제 14 항에 있어서,
외부로부터 공급되는 화상 표시용의 화상 데이터를 상기 제 1 및 제 2 특성 파라미터에 의거하여 보정한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 갖고,
상기 전압 인가 회로는 상기 복수의 화소에 의해 상기 화상 데이터에 따른 화상 표시를 실행할 때에, 상기 화상 데이터 보정 회로에 의해 생성된 상기 보정 화상 데이터에 따른 계조 전압을 상기 각 데이터선에 인가하는 것을 특징으로 하는 발광 장치.
제 14 항에 있어서,
선택 드라이버를 갖고,
상기 발광 패널은 행방향으로 배치된 복수의 주사선을 갖고,
상기 복수의 데이터선은 열방향으로 배치되고.
상기 복수의 화소의 각각은 상기 복수의 주사선과 상기 복수의 데이터선의 각 교점 근방에 배치되어 있고,
상기 선택 드라이버는 상기 각 주사선에 선택 레벨의 선택 신호를 순차 인가하여, 각 행의 상기 각 화소를 선택 상태로 설정하고,
상기 각 전압 취득 회로는 상기 선택 상태로 설정된 행의 상기 각 화소의 상기 접점의 전압에 대응하는 전압값을 상기 각 데이터선을 통해 취득하는 것을 특징으로 하는 발광 장치.
제 16 항에 있어서,
상기 각 화소의 상기 화소 구동 회로는 적어도,
일단이 상기 접점에 접속되고 타단에 상기 전원 전압이 인가되는 제 1 전류로를 갖는 제 1 트랜지스터와,
제어 단자가 상기 주사선에 접속되고, 일단이 상기 제 1 트랜지스터의 제어 단자에 접속되고 타단이 상기 제 1 트랜지스터의 상기 제 1 전류로의 타단에 접속되는 제 2 전류로를 갖는 제 2 트랜지스터를 구비하고
상기 구동 제어 소자는 상기 제 1 트랜지스터이며,
상기 각 화소는 상기 선택 상태에 있어서, 상기 제 2 트랜지스터의 상기 제 2의 전류로가 도통하여, 상기 제 1 트랜지스터의 상기 제 1 전류로의 타단측과 상기 제어 단자가 접속되고, 상기 접점에, 상기 각 전압 인가 회로로부터 인가되는 상기 제 1, 상기 제 2 및 상기 제 3 검출용 전압에 의거하는 상기 소정의 전압이 인가되는 것을 특징으로 하는 발광 장치.
제 15 항에 있어서,
상기 각 데이터선과 상기 전압 인가 회로의 접속 및 차단을 실행하고, 상기 데이터선의 일단과 상기 전압 인가 회로의 접속을 차단하여 상기 데이터선을 하이 임피던스 상태로 설정하는 접속 전환 회로를 갖고,
상기 각 전압 취득 회로는 상기 접속 전환 회로가 상기 데이터선을 상기 하이 임피던스 상태로 설정한 후, 상기 제 1 타이밍 및 상기 제 2 타이밍에 대응하는 시간이 경과한 시점의 상기 각 데이터선의 전압을 상기 복수의 제 1 검출 전압 및 상기 복수의 제 2 검출 전압으로서 취득하는 것을 특징으로 하는 발광 장치.
전자 기기로서,
전자기기 본체부와,
상기 전자기기 본체부로부터 화상 데이터가 공급되고, 해당 화상 데이터에 따라 구동되는 발광 장치를 구비하고,
상기 발광 장치는,
복수의 화소 및 복수의 데이터선을 갖고, 상기 각 데이터선이 상기 각 화소에 접속되어 있는 발광 패널과,
보정 데이터 취득 기능 회로를 구비하고
상기 각 화소는.
발광소자와,
전류로의 일단이 상기 발광소자의 일단에 접속되고, 해당 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고
상기 보정 데이터 취득 기능 회로는 상기 발광소자의 타단의 전압을 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 1 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 상기 각 데이터선의 전압값에 의거하여, 상기 각 화소의 상기 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하고,
상기 제 1 설정 전압은 상기 제 1 검출용 전압과 동일 전압, 또는 상기 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되는 특징으로 하는 전자 기기.
발광 장치의 구동 제어 방법으로서,
상기 발광 장치는 복수의 화소 및 복수의 데이터선을 갖고, 상기 각 데이터선이 상기 각 화소에 접속되어 있는 발광 패널을 구비하고,
상기 각 화소는 발광소자와, 전류로의 일단이 상기 발광소자의 일단에 접속되고 해당 전류로의 타단에 전원 전압이 인가되는 구동 제어 소자를 갖는 화소 구동 회로를 구비하고,
상기 발광 장치의 구동 제어 방법은,
상기 각 화소의 상기 발광소자의 타단의 전압을 제 1 설정 전압으로 설정하는 제 1 전압 설정 스텝과,
상기 전압 설정 스텝에 의해, 상기 각 화소의 상기 발광소자의 타단의 전압을 상기 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 1 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후, 제 1 완화 시간이 경과한 제 1 타이밍에서의 상기 각 데이터선의 전압값에 의거하여, 상기 각 화소의 상기 구동 제어 소자의 임계값 전압에 관련된 제 1 특성 파라미터를 취득하는 제 1 특성 파라미터 취득 스텝을 구비하고,
상기 제 1 설정 전압은 상기 제 1 검출용 전압과 동일 전압, 또는 상기 제 1 검출용 전압보다 저전위이고 상기 제 1 검출용 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되는 것을 특징으로 하는 발광 장치의 구동 제어 방법.
제 20 항에 있어서,
상기 제 1 완화 시간은 1~50μsec의 시간으로 설정되고,
상기 제 1 특성 파라미터 취득 스텝은 상기 발광소자의 타단의 전압을 상기 제 1 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 상기 제 1 검출용 전압을 인가한 후의 상기 각 데이터선의 전압값을 복수의 제 1 검출 전압으로서 취득하는 제 1 검출 전압 취득 스텝을 포함하고, 상기 복수의 제 1 검출 전압의 전압값에 의거하여 상기 제 1 특성 파라미터를 취득하는 것을 특징으로 하는 발광 장치의 구동 제어 방법.
제 21 항에 있어서,
상기 각 화소의 상기 발광소자의 타단의 전압을 제 2 설정 전압으로 설정하는 제 2 전압 설정 스텝과,
상기 제 2 전압 설정 스텝에 의해, 상기 각 화소의 상기 발광소자의 타단의 전압을 상기 제 2 설정 전압으로 설정한 상태에서, 상기 각 데이터선에 제 2 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후, 상기 제 1 완화 시간보다 긴 제 2 완화 시간이 경과한 제 2 타이밍에서의 상기 각 데이터선의 전압값을 복수의 제 2 검출 전압으로서 취득하는 제 2 검출 전압 취득 스텝과,
상기 제 2 검출 전압 취득 스텝에 의해 검출한 상기 복수의 제 2 검출 전압의 전압값에 의거하여, 상기 화소 구동 회로의 전류 증폭률에 관련된 제 2 특성 파라미터를 취득하는 제 2 특성 파라미터 취득 스텝을 포함하고,
상기 제 2 전압 설정 스텝은 상기 발광소자의 타단의 전압을 초기 전압으로 설정하고, 상기 각 데이터선에 제 3 검출용 전압을 인가하여, 해당 각 데이터선을 통해 상기 구동 제어 소자의 상기 전류로에 전류를 흘린 후의 상기 제 1 완화 시간보다 긴 제 3 완화 시간이 경과한 제 3 타이밍에서 상기 각 전압 취득 회로에 의해 취득되는 상기 각 데이터선의 전압값에 의거하여, 상기 제 2 설정 전압의 전압값을 취득하고, 상기 초기 전압은 상기 전원 전압과 동일 전압, 또는 상기 전원 전압보다 저전위이고 상기 전원 전압과의 전위차가 상기 발광소자의 발광 임계값 전압보다 작은 값으로 되는 전압으로 설정되어 있는 것을 특징으로 하는 발광 장치의 구동 제어 방법.
제 22 항에 있어서,
상기 제 2 전압 설정 스텝은 상기 제 2 설정 전압을, 상기 제 3 타이밍에서 취득되는 상기 각 데이터선의 전압값과 동일한 극성을 갖고, 상기 제 3 타이밍에서 취득되는 상기 각 데이터선의 전압값의 절대값의 평균값, 최대값, 또는 상기 평균값과 상기 최대값의 사이의 값 중의 어느 하나의 값으로 설정하는 것을 특징으로 하는 발광 장치의 구동 제어 방법.