JP2003066865A

JP2003066865A - 表示基板およびその検査方法と検査装置

Info

Publication number: JP2003066865A
Application number: JP2001254301A
Authority: JP
Inventors: Hiroshi Takahara; 博司高原; Katsumi Adachi; 克己足達; Hitoshi Tsuge; 仁志柘植
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-08-24
Filing date: 2001-08-24
Publication date: 2003-03-05

Abstract

(57)【要約】【課題】ＥＬなどの表示パネルの検査方法および検査
装置を提供。【解決手段】駆動用のＴＦＴ１１ａのソース端子に、
Ｖｄｄ電圧を印加し、ＥＬ素子１５のカソード端子にＶ
ｓ１電圧を印加する。ゲート信号線１７ａ、１７ｂにオ
ン電圧を印加すると、ＴＦＴ１１ｂ、１１ｃ、１１ｄが
オン状態をなる。ソース信号線１８はオープン状態にす
る。電流Ｉｗは流れず、駆動ＴＦＴ１１ａを流れる電流
はすべてＥＬ素子１５に流れる電流Ｉｄｄとなる。した
がって、表示パネルに表示されている画素はすべて点灯
状態となる。もし、非点灯状態の画素があればＴＦＴが
壊れているか、能力が低いことを検出することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の主として自発光で画
像を表示するＥＬ表示パネルとこれに用いるアレイ基板
およびこれらの検査装置と検査方法などに関するもので
ある。

【０００２】

【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されているた
め、ワードプロセッサやパーソナルコンピュータ、テレ
ビ（ＴＶ）などの機器や、ビデオカメラのビューファイ
ンダ、モニターなどにも用いられている。

【０００３】

【発明が解決しようとする課題】しかし、液晶表示パネ
ルは、自発光デバイスではないため、バックライトを用
いないと画像を表示できないという問題点がある。バッ
クライトを構成するためには所定の厚みが必要であるた
め、表示モジュールの厚みが厚くなるという問題があっ
た。

【０００４】また、液晶表示パネルでカラー表示を行う
ためには、カラーフィルタを使用する必要がある。その
ため、光利用効率が低いという問題点があった。

【０００５】

【課題を解決するための手段】本発明は上記問題点を解
決するために、１画素あたり複数本のゲート信号線と少
なくとも１本のソース信号線を有し、かつ前記信号線を
制御することにより光変調を行うＥＬ表示装置に用いる
アレイ基板にあって、前記複数の画素のソース信号線を
電気的に短絡する第１の短絡部と、前記複数の画素のゲ
ート信号線を電気的に短絡する第２の短絡部と、前記第
１の短絡部と第２の短絡部を電気的に接続する接続部を
有することを特徴とするアレイ基板を提供するものであ
る。

【０００６】また、１画素あたり第１のゲート信号線と
第２のゲート信号線と少なくとも１本のソース信号線を
有し、かつ前記信号線を制御することにより光変調を行
うＥＬ表示装置にあって、前記複数の画素のソース信号
線を電気的に短絡する第１の短絡部と、前記複数の画素
の第１のゲート信号線を電気的に短絡する第２の短絡部
と、前記複数の画素の第２のゲート信号線を電気的に短
絡する第３の短絡部と、前記第１の短絡部と第２の短絡
部を電気的に接続する第１の接続部と、前記第２の短絡
部と第３の短絡部を電気的に接続する第２の接続部とを
有することを特徴とするアレイ基板を提供するものであ
る。

【０００７】さらに、各画素にスイッチング素子が配置
され、かつ画素がマトリックス状に配置され、１画素あ
たり複数本のゲート信号線と少なくとも１本のソース信
号線を有し、かつ前記信号線を制御することにより光変
調を行うＥＬ表示装置に用いる検査装置にあって、前記
複数のゲート信号線に前記スイッチング素子を動作状態
にする電圧を印加するゲート電圧印加手段と、前記ＥＬ
表示装置のカソードに第１の電圧を印加するカソード電
圧印加手段と、前記ＥＬ表示装置のアノードに第２の電
圧を印加するアノード電圧印加手段と、前記ＥＬ表示装
置の点灯状態を光学的に検出または測定する光学的測定
手段とを具備することを特徴とする検査装置を提供する
ものであもある。

【０００８】

【発明の実施の形態】本明細書において各図面は理解を
容易に、また作図を容易にするため、省略および拡大縮
小した箇所がある。たとえば、図７の表示パネルの断面
図では封止膜７３などを十分厚く図示している。また、
図１等では画素電極に信号を印加する薄膜トランジスタ
（ＴＦＴ）などは省略している。

【０００９】また、本発明の表示パネルなどでは、位相
補償のためなどの位相フィルムなどを省略していが、適
時付加することが望ましい。以上のことは以下の図面に
対しても同様である。また、同一番号または、記号等を
付した箇所は同一もしくは類似の形態もしくは材料ある
いは機能もしくは動作を有する。

【００１０】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。たとえば、図１あるいは図３５、図３９の表示パネ
ルにタッチパネルなどを付加し、情報表示装置とするこ
とができる。また、拡大レンズを取り付けビデオカメラ
などのビューファインダを構成することもできる。

【００１１】また、図２５の検査装置は図２４だけでな
く図２８、図２９などにも適用できることは言うまでも
ない。また、図３３で説明するソースドライバ１４のア
ナログスイッチ３３４はソースドライバ内に形成せず、
低温ポリシリ技術などを用いてアレイ基板４９のソース
信号線１８の一端に形成してもよいことは言うまでもな
い。

【００１２】また、図３３のソースドライバのインバー
タ２３段数などに関する事項は図２で説明した事項を適
用することができる。また、本発明は各画素にＴＦＴが
形成されたアクティブマトリックス型表示パネルを主に
説明するがこれに限定するものではなく、単純マトリッ
クス型にも適用することができることは言うまでもな
い。

【００１３】このように特に明細書中に例示されていな
くとも、明細書、図面中で記載あるいは説明した事項、
内容、仕様は、互いに組み合わせて請求項に記載するこ
とができる。すべての組み合わせについて明細書などで
記述することは不可能であるからである。

【００１４】低消費電力でかつ高表示品質であり、更に
薄型化が可能な表示パネルとして、有機エレクトロルミ
ネッセンス（ＥＬ）素子の複数をマトリクス状に配列し
て構成される有機ＥＬ表示パネルが注目されている。な
お、有機ＥＬ表示パネルあるいは有機ＥＬ素子はＯＥＬ
ＤあるいはＯＬＥＤと呼ぶこともある。

【００１５】有機ＥＬ表示パネルは、図４に示すよう
に、画素電極としての透明電極４８が形成されたガラス
板４９（アレイ基板）上に、電子輸送層、発光層、正孔
輸送層などからなる少なくとも１層の有機機能層（ＥＬ
層）４７、及び金属電極（反射膜）４６が積層されたも
のである。

【００１６】透明電極（画素電極）４８の陽極（アノー
ド）にプラス、金属電極（反射電極）４６の陰極（カソ
ード）にマイナスの電圧を加え、すなわち、透明電極４
８及び金属電極４６間に直流を印加することにより、有
機機能層（ＥＬ層）４７が発光する。良好な発光特性を
期待することのできる有機化合物を有機機能層に使用す
ることによって、ＥＬ表示パネルが実用に耐えうるもの
になっている。

【００１７】なお、カソード電極あるいは反射膜はＩＴ
Ｏ電極に誘電体多層膜からなる光学的干渉膜を形成して
構成してもよい。誘電体多層膜は低屈折率の誘電体膜と
高屈折率の誘電体膜とを交互に多層に形成したものであ
る。つまり、誘電体ミラーである。この誘電体多層膜は
有機ＥＬ構造から放射される光の色調を良好なもの（フ
ィルタ効果）にする機能を有する。

【００１８】金属電極４６には、アルミニウム、マグネ
シウム、インジウム、銅または各々の合金等の仕事関数
が小さなものを用いることが好ましい。特に、例えばＡ
ｌ−Ｌｉ合金を用いることが好ましい。また、透明電極
４８には、ＩＴＯ等の仕事関数の大きな導電性材料また
は金等を用いることができる。なお、金を電極材料とし
て用いた場合、電極は半透明の状態となる。

【００１９】なお、画素電極４６などに薄膜を蒸着する
際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよ
い。また、画素電極４６としてのＩＴＯ上にカーボンを
２以上１０ｎｍ以下を成膜することにより、界面の安定
性が向上し、発光輝度および発光効率も良好なものとな
る。

【００２０】以下、本発明のＥＬ表示パネル構造の理解
を容易とするため、まず、本発明の有機ＥＬ表示パネル
の製造方法について説明をする。

【００２１】基板４９の放熱性を良くするため、サファ
イアガラスで形成してもよい。また、熱伝導性のよい薄
膜あるいは厚膜を形成したりしてもよい。たとえば、ダ
イヤモンド薄膜を形成した基板を使用することが例示さ
れる。もちろん、石英ガラス基板、ソーダガラス基板あ
るいは鉛ガラス基板を用いてもよい。

【００２２】その他、アルミナなどのセラミック基板を
使用したり、シリコンあるいは銅などからなる金属板を
使用したり、絶縁膜に金属膜を蒸着あるいは塗布などの
コーティングしたりしたものを用いてもよい。

【００２３】画素電極を反射型とする場合は、基板材料
としては基板の表面方向より光が出射されるから、ガラ
ス、石英や樹脂等の透明ないし半透明材料に加えてステ
ンレスなどの非透過材料を用いることもできる。この構
成を図７に図示する。カソード電極をＩＴＯなどの透明
電極７２で形成している。

【００２４】基板はプラスチック基板を用いてもよいこ
とは言うまでもない。プラスチック基板はわれにくく、
また、軽量のため携帯電話の表示パネル用基板として最
適である。プラスチック基板は、芯材となるベース基板
の一方の面に補助の基板を接着剤で貼り合わせて積層基
板として用いることが好ましい。もちろん、これらの基
板３２１等は板に限定するものではなく、厚さ０．３ｍ
ｍ以下０．０５ｍｍ以上のフィルムでもよい。

【００２５】なお、有機ＥＬは水分による劣化が早い。
樹脂は浸透性がよいため、これを防止することを目的と
して、基板表面にＤＬＣ（ダイヤモンドライクカー
ボン）膜を形成することが好ましい。また、多数枚のフ
ィルムまたは基板をはり合わせて構成する場合は、構成
する多数枚のフィルムなどの１つ以上の表面にＤＬＣ膜
を形成したものを用いることが好ましい。また、１つ以
上の基板に薄いガラス基板を用いたり、金属フィルムま
たは板を構成する基板の中間層をして採用してもよい。
ＤＬＣの他、ＳiＯ2、ＳiＮx、Ａl2Ｏ3などの無機物質
を蒸着したものを用いてもよい。また、金属薄膜を無機
薄膜を多層に蒸着あるいは塗布したものを中間層として
用いたり、基板の表面に形成してもよい。

【００２６】ベース基板の基板として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製ＡＲＴＯＮ
の厚さ２００μｍの１枚板が例示される。ベース基板の
一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持
つハードコート層、および耐透気性機能を持つガスバリ
ア層が形成されたポリエステル樹脂、ポリエチレン樹脂
あるいはポリエーテルスルホン樹脂などからなる補助の
基板（あるいはフィルムもしくは膜）を配置する。

【００２７】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（ＴＦＴ）を
形成する。形成するＴＦＴは、同じ種類のＴＦＴであっ
てもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴ
というように、違う種類のＴＦＴであってもよいが望ま
しくはスイッチングトランジスタ、駆動用トランジスタ
とも同極性のものが望ましい。またＴＦＴの構造は、プ
レーナー型のＴＦＴで限定されるものではなく、スタガ
ー型でも、逆スタガー型でもよく、また、セルフアライ
ン方式を用いて不純物領域（ソース、ドレイン）が形成
されたものでも、非セルフアライン方式によるものでも
よい。

【００２８】本発明のＥＬ表示素子は、基板上に、ホー
ル注入電極（画素電極）となるＩＴＯ、１種以上の有機
層と、電子注入電極とが順次積層されたＥＬ構造体を有
する。前記基板にはＴＦＴが設けられている。

【００２９】本発明のＥＬ表示素子を製造するには、ま
ず、基板上にＴＦＴのアレイを所望の形状に形成する。
そして、平坦化膜上の画素電極として透明電極であるＩ
ＴＯをスパッタ法で成膜、パターニングする。その後、
有機ＥＬ層、電子注入電極等を積層する。

【００３０】ＴＦＴとしては、通常の多結晶シリコンＴ
ＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の
端部に設けられ、その大きさは１０〜３０μｍ程度であ
る。なお、画素の大きさは２０μｍ×２０μｍ〜３００
μｍ×３００μｍ程度である。

【００３１】基板上には、ＴＦＴの配線電極が設けられ
る。配線電極は抵抗が低く、ホール注入電極を電気的に
接続して抵抗値を低く抑える機能があり、一般的にはそ
の配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉ
を除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか
１種または２種以上を含有するものが使われるが、本発
明においてはこの材料に限られるものではない。ＥＬ構
造体の下地となるホール注入電極とＴＦＴの配線電極と
を併せた全体の厚さとしては、特に制限はないが、通常
１００〜１０００nm程度とすればよい。

【００３２】ＴＦＴの配線電極とＥＬ構造体の有機層と
の間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化
ケイ素、窒化ケイ素などの無機系材料をスパッタや真空
蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）
で形成した酸化ケイ素層、フォトレジスト、ポリイミ
ド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性
を有するものであればいずれであってもよいが、ポリイ
ミドが好ましい。また、絶縁層は、配線電極を水分や腐
食から守る耐食・耐水膜の役割も果たす。

【００３３】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。本発明のＥＬ表示素子は、緑および青
色発光部は、例えば、青緑色発光のＥＬ構造体と、緑色
透過層または青色透過層との組み合わせにより得られ
る。赤色発光部は、青緑色発光のＥＬ構造体と、このＥ
Ｌ構造体の青緑発光を赤色に近い波長に変換する蛍光変
換層により得ることができる。

【００３４】次に、本発明のＥＬ表示素子を構成するＥ
Ｌ構造体について説明する。本発明のＥＬ構造体は、透
明電極である電子注入電極と、１種以上の有機層と、ホ
ール注入電極とを有する。有機層は、それぞれ少なくと
も１層のホール輸送層および発光層を有し、例えば、電
子注入輸送層、発光層、正孔輸送層、正孔注入層を順次
有する。なお、ホール輸送層はなくてもよい。

【００３５】本発明のＥＬ構造体の有機層は、種々の構
成とすることができ、電子注入・輸送層を省略したり、
あるいは発光層と一体としたり、正孔注入輸送層と発光
層とを混合してもよい。電子注入電極は、蒸着、スパッ
タ法等、好ましくは蒸着法で成膜される仕事関数の小さ
い金属、化合物または合金で構成される。

【００３６】ホール注入電極としては、ホール注入電極
側から発光した光を取り出す構造であるため、例えば、
ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドー
プ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が
挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール
注入電極の厚さは、ホール注入を十分行える一定以上の
厚さを有すれば良く、通常、１０〜５００nm程度とする
ことが好ましい。

【００３７】素子の信頼性を向上させるために駆動電圧
が低いことが必要であるが、好ましいものとして、１０
〜３０Ω／□（膜厚５０〜３００nm）のＩＴＯが挙げら
れる。実際に使用する場合には、ＩＴＯ等のホール注入
電極界面での反射による干渉効果が、光取り出し効率や
色純度を十分に満足するように、電極の膜厚や光学定数
を設定すればよい。

【００３８】ホール注入電極は、蒸着法等によっても形
成できるが、スパッタ法により形成することが好まし
い。スパッタガスとしては、特に制限するものではな
く、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あ
るいはこれらの混合ガスを用いればよい。

【００３９】電子注入電極は、蒸着、スパッタ法等、好
ましくは蒸着法で成膜される仕事関数の小さい金属、化
合物または合金で構成される。成膜される電子注入電極
の構成材料としては例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌ
ａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓ
ｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上
させるためにそれらを含む２成分、３成分の合金系を用
いることが好ましい。合金系としては、例えばＡｇ・Ｍ
ｇ（Ａｇ：１〜２０at％）、Ａｌ・Ｌｉ（Ｌｉ：０．３
〜１４at％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０at％）、
Ａｌ・Ｃａ（Ｃａ：５〜２０at％）等が好ましい。

【００４０】電子注入電極薄膜の厚さは、電子注入を十
分行える一定以上の厚さとすれば良く、０．１nm以上、
好ましくは１nm以上とすればよい。また、その上限値に
は特に制限はないが、通常、膜厚は１００〜５００nm程
度とすればよい。

【００４１】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。

【００４２】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないときなどに設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。
正孔注入層、正孔輸送層および電子注入輸送層は、発光
層へ注入される正孔や電子を増大・閉じ込めさせ、再結
合領域を最適化させ、発光効率を改善する。なお、電子
注入輸送層は、注入機能を持つ層と輸送機能を持つ層と
に別個に設けてもよい。

【００４３】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常、５〜１００
nm程度とすることが好ましい。

【００４４】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。正孔注入層、正孔輸送層の厚さ、およ
び、電子注入層と電子輸送層とを分ける場合のそれぞれ
の厚さは、注入層は１nm以上、輸送層は２０nm以上とす
るのが好ましい。このときの注入層、輸送層の厚さの上
限は、通常、注入層で１００nm程度、輸送層で１００nm
程度である。このような膜厚については注入輸送層を２
層設けるときも同じである。

【００４５】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら、膜厚をコントロールすることで、再結合
領域・発光領域を自由に設計することが可能であり、発
光色の設計や、両電極の干渉効果による発光輝度・発光
スペクトルの制御や、発光の空間分布の制御を可能にで
きる。

【００４６】本発明のＥＬ素子の発光層には、発光機能
を有する化合物である蛍光性物質を含有させる。この蛍
光性物質としては、例えば、特開昭６３−２６４６９２
号公報等に開示されているようなトリス（８−キノリノ
ラト）アルミニウム〔Ａｌｑ３〕等の金属錯体色素、特
開平６−１１０５６９号公報（フェニルアントラセン誘
導体）、同６−１１４４５６号公報（テトラアリールエ
テン誘導体）、特開平６−１００８５７号公報、同特開
平２−２４７２７８号公報等に開示されているような青
緑色発光材料が挙げられる。

【００４７】また、正孔注入層・正孔輸送層には、例え
ば、特開昭６３−２９５６９５号公報、特開平２−１９
１６９４号公報、特開平３−７９２号公報、特開平５−
２３４６８１号公報、特開平５−２３９４５５号公報、
特開平５−２９９１７４号公報、特開平７−１２６２２
５号公報、特開平７−１２６２２６号公報、特開平８−
１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載
されている各種有機化合物を用いることができる。正孔
注入輸送層、発光層および電子注入輸送層の形成には、
均質な薄膜が形成できることから真空蒸着法を用いるこ
とが好ましい。以下、本発明のＥＬ表示パネルの製造方
法および構造についてさらに詳しく説明をする。以前に
説明したように、まず、アレイ基板４９に画素を駆動す
るＴＦＴ１１を形成する。１つの画素は４個または５個
のＴＦＴで構成される。また、画素は電流プログラムさ
れ、プログラムされた電流がＥＬ素子に供給される。こ
のＴＦＴ１１の組み合わせなど画素構成については後に
説明をする。次にＴＦＴ１１に正孔注入電極としての画
素電極を形成する。画素電極４８はフォトリソグラフィ
ーによりパターン化する。

【００４８】なお、１画素に複数の画素電極を形成し、
これらを個別に制御することにより面積階調表示を実現
してもよい。また、Ｒ，Ｇ，Ｂの各画素電極の大きさを
変化させることにより、ホワイトバランスを良好なもの
にすることも有効である。

【００４９】フォトリソ後の基板処理は市販のレジスト
剥離液（ジメチルスルホキシドとｎメチル２ピロリドン
との混合溶液）に浸漬して剥離を行った後、アセトンで
リンスし、さらに発煙硝酸中に１分間浸漬して完全にレ
ジストを除去する。画素電極４８であるＩＴＯ表面の洗
浄は、基板の裏面表面の両面を十分に行い、テトラメチ
ルアンモニウムハイドロオキサイドの０．２３８％水溶
液を十分に供給しながら、ナイロンブラシによる機械的
な擦り洗浄を行うとよい。その後、純水で十分にすす
ぎ、スピン乾燥を行う。

【００５０】また、有機薄膜ＥＬ素子の蒸着前には、市
販のプラズマリアクター（ヤマト科学株式会社製、ＰＲ
４１型）中で、酸素流量２０ｓｃｃｍ、圧力０．２Ｔｏ
ｒｒ、高周波出力３００Ｗの条件で１分間の酸素プラズ
マ処理を行ってから、ＥＬ蒸着槽内に配置するとよい。

【００５１】しかし、洗浄時に酸素プラズマ、Ｏ２アッ
シャーを使用すると、画素電極４８の周辺部の平坦化膜
７１も同時にアッシングされ、画素電極４８の周辺部が
えぐられてしまう。この課題を解決するために本発明で
は図８で示すように画素電極４８周辺部をアクリル樹脂
からなるエッジ保護膜８１を形成している。エッジ保護
膜８１の構成材料としては、平坦化膜７１を構成するア
クリル系樹脂、ポリイミド樹脂などの有機材料と同一材
料が例示され、その他、ＳiO2、SiNxなどの無機材料が
例示される。その他、Ａｌ2Ｏ3などであってもよいこと
は言うまでもない。

【００５２】エッジ保護膜８１は画素電極４８のパター
ニング４８後、画素電極４８間を埋めるように形成す
る。もちろん、このエッジ保護膜８１を２以上４μｍ以
下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタ
ルマスクの土手（メタルマスクが画素電極４８と直接接
しないようにするスペーサ）としてもよいことは言うま
でもない。

【００５３】当然のことながら、洗浄後、このエッジ保
護膜８１をエッチングなどにより除去してもよい。ま
た、ドーパント材料を加熱により膨らませてエッジ保護
膜８１としてもよい。

【００５４】真空蒸着装置は市販の高真空蒸着装置（日
本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した
装置を用いる。主たる排気装置は排気速度１５００リッ
トル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社
製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ
-6Ｔｏｒｒ以下であり、全ての蒸着は２〜３×１０ｅ-6
Ｔｏｒｒの範囲で行う。また、全ての蒸着はタングステ
ン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式
会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。

【００５５】このようにして真空層中に配置したアレイ
基板上に、カーボン膜を２以上１０ｎｍ以下に成膜す
る。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−
メチルフェニル）アミノ）−α−フェニルスチルベンを
０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。

【００５６】正孔輸送層として、Ｎ，Ｎ’−ビス（４’
−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−
ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、
４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベ
ンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓ
の蒸着速度で共蒸着して膜厚約８０ｎｍに形成した。発
光層（電子輸送層）としてトリス（８−キノリノラト）
アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓ
の蒸着速度で膜厚約４０ｎｍに形成する。

【００５７】次に、電子注入電極として、ＡｌＬｉ合金
（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）
から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で
膜厚約１ｎｍに形成し、続いて、そのＡｌＬｉ合金をさ
らに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを、
約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成
し、積層型の電子注入電極とした。

【００５８】このようにして作成した有機薄膜ＥＬ素子
は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲
気下で、コーニング７０５９ガラス製の封止フタ４１を
シール接着剤（シール剤）４５（アネルバ株式会社製、
商品名スーパーバックシール９５３−７０００）で貼り
付けて表示パネルとした。

【００５９】なお、封止フタ４１とアレイ基板４９との
空間には乾燥剤５５を配置する。これは、有機ＥＬ膜は
湿度に弱いためである。乾燥剤５５によりシール剤４５
を浸透する水分を吸収し有機ＥＬ膜４７の劣化を防止す
る。

【００６０】ホストにゲストをドーピングした発光層に
おいて，ゲスト材料のナノスケール集合状態に着目し，
ゲスト分子同士の分子間相互作用を抑制することで，輝
度と色純度の向上を可能となる。

【００６１】有機ＥＬにおいて発光する役割を担うゲス
ト材料は、発光性能を決める上で最も重要な役割を果た
す。赤色ゲスト材料の開発に際しては、溶液中では高い
発光特性を示すものの、膜中において効率が低下すると
いう問題がある。この問題を解決するために、まず発光
層中に分散しているゲスト材料の集合状態に着目する。
ナノスケールの集合状態を形成するゲスト分子同士の分
子間相互作用が有機ＥＬの発光特性に大きな影響を与え
ているからである。

【００６２】ゲスト分子の構造と分子間相互作用の相関
を調べ分子設計にフィードバックすることにより、分子
間相互作用が抑制することができる。したがって、ゲス
ト材料が持つ溶液状態での高い発光特性を膜中において
も得られるようになる。さらに、ホストとゲストの間の
マッチングが最適になるよう、ゲストの発光波長にでき
るだけ近いホスト材料を使用するとよい。

【００６３】シール剤４５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹凸４３、４４を形成してい
る。アレイ基板４９の周辺部に形成した凸部４４は少な
くとも２重に形成する。凸と凸との間隔（形成ピッチ）
は１００μｍ以上５００μｍ以下に形成することが好ま
しく、また、凸の高さは３０μｍ以上３００μｍ以下と
することが好ましい。この凸部はスタンパ技術で形成す
る。このスタンパ技術はオムロン社がマイクロレンズ形
成の方法として採用している方式、松下電器がＣＤのピ
ックアップレンズで微小レンズの形成方式として用いて
いる方式を応用する。

【００６４】一方、封止フタ４１にも凸部４３を形成す
る。凸部４３の形成ピッチは凸部４４の形成ピッチと同
一にする。このように凸部４３と４４との形成ピッチを
同一にすることにより凸部４３に凸部４４がちょうどは
まり込む。そのため、表示パネルの製造時に封止フタ４
１とアレイ基板４９との位置ずれが発生しない。凸部４
３と４４間にはシール剤４５を配置する。シール剤４５
は封止フタ４１とアレイ基板４９とを接着するととも
に、外部からの水分の浸入を防止する。

【００６５】シール剤４５としてはＵＶ（紫外線）硬化
型でアクリル系の樹脂からなるものを用いることが好ま
しい。また、アクリル樹脂はフッ素基を有するものを用
いることが好ましい。その他、エポキシ系の接着剤ある
いは粘着剤を用いてもよい。

【００６６】接着剤あるいは粘着剤の屈折率は１．４７
以上１．５４以下のものを用いることが好ましい。特に
シール接着剤は酸化チタンの微粉末、酸化シリコンなど
の微粉末を重量比で６５％以上９５％以下の割合で添加
することが好ましい。また、この微粉末の粒子径は平均
直径は２０μｍ以上１００μｍ以下をすることが好まし
い。微粉末の重量比が多くなるほど外部からの湿度の進
入を抑制する効果が高くなる。しかし、あまりに多いと
気泡などが入りやすく、かえって空間が大きくなりシー
ル効果が低下してしまう。

【００６７】乾燥剤の重量はシールの長さ１０ｍｍあた
り０．０４ｇ以上０．２ｇ以下をすることが好ましい。
特にシールの長さ１０ｍｍあたり０．０６ｇ以上０．１
５ｇ以下をすることが望ましい。乾燥剤の量がすくなす
ぎると水分防止効果が少なくすぐに有機ＥＬ層が劣化す
る。多すぎると乾燥剤がシールをする際に障害となり、
良好なシールを行うことができない。

【００６８】図４ではガラスのフタ４１を用いて封止す
る構成であるが、図７のようにフィルムを用いた封止で
あってもよい。たとえば、封止フィルムとしては電解コ
ンデンサのフィルムにＤＬＣ（ダイヤモンドライク
カーボン）を蒸着したものを用いることが例示される。
このフィルムは水分浸透性が極めて悪い（防湿）。この
フィルムを封止膜７４して用いる。また、ＤＬＣ膜を電
極７２の表面に直接蒸着する構成ものよいことは言うま
でもない。

【００６９】有機ＥＬ層４７から発生した光の半分は、
反射膜４６で反射され、アレイ基板４９と透過して出射
される。しかし、反射膜４６は外光を反射し写り込みが
発生して表示コントラストを低下させる。この対策のた
めに、アレイ基板４９にλ／４板５０および偏光板５４
を配置している。なお、画素が反射電極の場合はＥＬ層
４７から発生した光は上方向に出射される。したがっ
て、位相板５０および偏光板５４は光出射側に配置する
ことはいうまでもない。

【００７０】なお、反射型画素は、画素電極４８を、ア
ルミニウム、クロム、銀などで構成して得られる。ま
た、画素電極４８の表面に、凸部（もしくは凹凸部）を
設けることで有機ＥＬ層との界面が広くなり発光面積が
大きくなり、また、発光効率が向上する。

【００７１】基板４９と偏光板（偏光フィルム）５４間
には１枚あるいは複数の位相フィルム（位相板、位相回
転手段、位相差板、位相差フィルム）が配置される。位
相フィルムとしてはポリカーボネートを使用することが
好ましい。位相フィルムは入射光を出射光に位相差を発
生させ、効率よく光変調を行うのに寄与する。

【００７２】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用
いてもよい。その他、水晶などの結晶を用いてもよい。
１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０
ｎｍ以下とすることが好ましく、さらには８０ｎｍ以上
２２０ｎｍ以下とすることが好ましい。

【００７３】なお、図７に図示するように位相フィルム
と偏光板とを一体化した円偏光板７４（円偏光フィル
ム）を用いてもよいことはいうまでもない。

【００７４】位相フィルム５０は染料あるいは顔料で着
色しフィルタとしての機能をもたせることが好ましい。
特に有機ＥＬは赤（Ｒ）の純度が悪い。そのため、着色
した位相フィルム５０で一定の波長範囲をカットして色
温度を調整する。カラーフィルタは、染色フィルタとし
て顔料分散タイプの樹脂で設けられるのが一般的であ
る。顔料が特定の波長帯域の光を吸収して、吸収されな
かった波長帯域の光を透過する。なお、モザイク状のカ
ラーフィルタ自身を位相フィルムとしてもちいてもよ
い。この場合は、ＥＬ素子１５は白色発光のものを用い
る。

【００７５】以上のように位相フィルムの一部もしくは
全体を着色したり、一部もしくは全体に拡散機能をもた
せたりしてもよい。また、表面をエンボス加工したり、
反射防止のために反射防止膜を形成したりしてもよい。
また、画像表示に有効でない箇所もしくは支障のない箇
所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒
レベルをひきしめたり、ハレーション防止によるコント
ラスト向上効果を発揮させたりすることが好ましい。

【００７６】また、位相フィルムの表面に凹凸を形成す
ることによりかまぼこ状あるいはマトリックス状にマイ
クロレンズを形成してもよい。マイクロレンズは１つの
画素電極あるいは３原色の画素にそれぞれ対応するよう
に配置する。

【００７７】なお、マイクロレンズの定義には、集光性
のあるレンズの他に、微細はプリズムなども含まれる。
その他、形状が針状のものも含まれる。つまり、マイク
ロレンズとは、１つの形状が画素サイズと略一致する
か、もしくは対応するか、あるいは画素サイズ以下のも
のであり、光を屈曲させるものはすべて含まれる。

【００７８】先にも記述したが、位相フィルムの機能は
カラーフィルタに持たせてもよい。たとえば、カラーフ
ィルタの形成時に圧延し、もしくは光重合により一定の
方向に位相差が生じるようにすることにより位相差を発
生させることができる。その他、図７の平滑化膜７１を
光重合させることにより位相差を持たせてもよい。この
ように構成すれば位相フィルムを基板外に構成あるいは
配置する必要がなくなり表示パネルの構成が簡易にな
り、低コスト化が望める。なお、以上の事項は偏光板に
適用してもよいことはいうまでもない。

【００７９】偏光板（偏光フィルム）５４を構成する主
たる材料としてはＴＡＣフィルム（トリアセチルセルロ
ースフィルム）が最適である。ＴＡＣフィルムは、優れ
た光学特性、表面平滑性および加工適性を有するからで
ある。ＴＡＣフィルムの製造については、溶液流延製膜
技術で作製することが最適である。

【００８０】偏光板はヨウ素などをポリビニールアルコ
ール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例
示される。一対の偏光分離手段の偏光板は入射光のうち
特定の偏光軸方向と異なる方向の偏光成分を吸収するこ
とにより偏光分離を行うので、光の利用効率が比較的悪
い。そこで、入射光のうち特定の偏光軸方向と異なる方
向の偏光成分（ｒｅｆｌｅｃｔｉｖｅｐｏｌａｒｉｚ
ｅｒ：リフレクティブ・ポラライザー）を反射すること
により偏光分離を行う反射偏光子を用いてもよい。この
ように構成すれば、反射偏光子により光の利用効率が高
まって、偏光板を用いた上述の例よりもより明るい表示
が可能となる。

【００８１】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、例えばコレステ
リック液晶層と（１／４）λ板を組み合わせたもの、ブ
リュースターの角度を利用して反射偏光と透過偏光とに
分離するもの、ホログラムを利用するもの、偏光ビーム
スプリッタ（ＰＢＳ）等を用いることも可能である。

【００８２】図４では図示していないが、偏光板５４の
表面にはＡＩＲコートを施している。ＡＩＲコートは誘
電体単層膜もしくは多層膜で形成する構成が例示され
る。その他、１．３５〜１．４５の低屈折率の樹脂を塗
布してもよい。たとえば、フッ素系のアクリル樹脂など
が例示される。特に屈折率が１．３７以上１．４２以下
のものが特性は良好である。

【００８３】また、ＡＩＲコートは３層の構成あるいは
２層構成がある。なお、３層の場合は広い可視光の波長
帯域での反射を防止するために用いられ、これをマルチ
コートと呼ぶ。２層の場合は特定の可視光の波長帯域で
の反射を防止するために用いられ、これをＶコートと呼
ぶ。マルチコートとＶコートは表示パネルの用途に応じ
て使い分ける。なお、２層以上の限定するものではな
く、１層でもよい。

【００８４】マルチコートの場合は酸化アルミニウム
（Ａｌ２Ｏ３）を光学的膜厚がｎｄ＝λ／４、ジルコニ
ウム（ＺｒＯ２）をｎｄ１＝λ／２、フッ化マグネシウ
ム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。通
常、λとして５２０ｎｍもしくはその近傍の値として薄
膜は形成される。Ｖコートの場合は一酸化シリコン（Ｓ
ｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウ
ム（ＭｇＦ２）をｎｄ１＝λ／４、もしくは酸化イット
リウム（Ｙ２Ｏ３）とフッ化マグネシウム（ＭｇＦ２）
をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側
に吸収帯域があるため青色光を変調する場合はＹ２Ｏ３
を用いた方がよい。また、物質の安定性からもＹ２Ｏ３
の方が安定しているため好ましい。また、ＳｉＯ２薄膜
を使用してもよい。もちろん、低屈折率の樹脂等を用い
てＡＩＲコートとしてもよい。たとえばフッ素等のアク
リル樹脂が例示される。これらは紫外線硬化タイプを用
いることが好ましい。

【００８５】なお、表示パネルに静電気がチャージされ
ることを防止するため、表示パネルなどの表面に親水性
の樹脂を塗布しておくことが好ましい。その他、表面反
射を防止するため、偏光板５４の表面などにエンボス加
工を行ってもよい。また、表面をＩＴＯなどの透明導電
物を形成しておくことも有効である。

【００８６】画素電極４８にはＴＦＴが接続されるとし
たがこれに限定されるものではない。アクティブマトリ
ックスとは、スイッチング素子として薄膜トランジスタ
（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリス
タ、サイリスタ、リングダイオード、ＰＬＺＴ素子など
でもよいことは言うまでもない。その他、プラズマアド
レッシング技術を用いてもよい。また、ＴＦＴはＬＤＤ
（ロードーピングドレイン）構造を採用することが
好ましい。

【００８７】なお、ＴＦＴとは、ＦＥＴなどスイッチン
グなどのトランジスタ動作をするすべての素子一般を意
味する。また、ＥＬ膜の構成、パネル構造などは単純マ
トリックス型表示パネルにも適用できることは言うまで
もない。また、本明細書ではＥＬ素子として有機ＥＬ素
子を例のあげて説明するがこれに限定するものではな
く、無機ＥＬ素子にも適用されることは言うまでもな
い。

【００８８】有機ＥＬパネルに用いられるアクティブマ
トリックス方式は、１．特定の画素を選択し、必要な表
示情報を与えられること。２、１フレーム期間を通じて
ＥＬ素子に電流を流すことができることという２つの条
件を満足させなければならない。

【００８９】この２つの条件を満足させるため、図１２
に示す従来の有機ＥＬの素子構成では、第１のＴＦＴ１
１ａは画素を選択するためのスイッチング用トランジス
タ、第２のＴＦＴ１１ｂはＥＬ１５に電流を供給するた
めの駆動用トランジスタとする。

【００９０】ここで液晶に用いられるアクティブマトリ
ックス方式と比較すると、スイッチング用トランジスタ
１１ａは液晶用にも必要であるが、駆動用トランジスタ
１１ｂはＥＬ１５を点灯させるために必要である。この
理由は液晶の場合は、電圧を印加することでオン状態を
保持することができるが、ＥＬ１５の場合は、電流を流
しつづけなければ画素１６の点灯状態を維持できないか
らである。

【００９１】したがって、ＥＬパネルでは電流を流し続
けるためにトランジスタ１１ｂをオンさせ続けなければ
ならない。まず、走査線、データ線が両方ともオンにな
ると、スイッチング用トランジスタ１１ａを通してキャ
パシタ１９に電荷が蓄積される。このキャパシタ１９が
駆動用トランジスタ１１ｂのゲートに電圧を加え続ける
ため、スイッチング用トランジスタ１１ａがオフになっ
ても、電流供給線２０から電流が流れつづけ、１フレー
ム期間にわたり画素１６をオンできる。

【００９２】この構成を用いて階調を表示させる場合、
駆動用トランジスタ１１ｂのゲート電圧として階調に応
じた電圧を印加する必要がある。したがって駆動用トラ
ンジスタ１１ｂのオン電流のばらつきがそのまま表示に
現れる。

【００９３】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば、きわめて均一であるが、安
価なガラス基板に形成することのできる形成温度が４５
０度以下の低温ポリシリ技術で形成した低温多結晶トタ
ンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜
０．５Ｖの範囲でばらつきを持つため、駆動用トランジ
スタ１１ｂを流れるオン電流がこれに対応してばらつ
き、表示にムラが発生する。これらのムラは、しきい値
電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶
縁膜の厚みなどでも発生する。

【００９４】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコンＴＦＴではこのバラツキを所定範囲以内の抑える
というスペックを満足できない。この問題を解決するた
め、１画素内に４つのトランジスタをもうけて、しきい
値電圧のばらつきをコンデンサにより補償させて均一な
電流を得る方法、定電流回路を１画素ごとに形成し電流
の均一化を図る方法などが考えられる。

【００９５】これらの方法は、プログラムされる電流が
ＥＬ素子１５を通じてプログラムされるため電流経路が
変化した場合に電源ラインに接続されるスイッチングト
ランジスタに対し駆動電流を制御するトランジスタがソ
ースフォロワとなり駆動マージンが狭くなる。従って駆
動電圧が高くなるという課題を有する。

【００９６】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性に、キンク電流が発生する場合、トランジ
スタのしきい値電圧の変動が発生した場合、記憶された
電流値が変動するとう課題もある。

【００９７】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するトランジスタ
が、ソースフォロワ構成とならず、かつそのトランジス
タにキンク電流があっても、キンク電流の影響を最小に
抑えることが出来て記憶される電流値の変動を小さくす
ることが出来る構成である。

【００９８】本発明のＥＬ素子構造は、具体的には図１
（ａ）に示すように単位画素が最低４つからなる複数の
トランジスタ１１ならびにＥＬ素子により形成される。
なお、画素電極はソース信号線と重なるように構成す
る。つまり、ソース信号線１８上に絶縁膜あるいはアク
リル材料からなる平坦化膜を形成して絶縁し、この絶縁
膜上に画素電極を形成する。このようにソース信号線１
８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）
構造と呼ぶ。つまり、ソース信号線のエッジ部と画素電
極のエッジ部とが略一致させるか、もしくはソース信号
線のエッジ部と画素電極のエッジ部とが重なるようにす
る（絶縁膜が中間層にある）。

【００９９】第１のゲート信号線（第１の走査線）１７
ａをアクティブ（ＯＮ電圧を印加）とすることにより第
１のトランジスタ（ＴＦＴあるいはスイッチング素子）
１１ａおよび第３のトランジスタ（ＴＦＴあるいはスイ
ッチング素子）１１ｃを通して、前記ＥＬ素子１５に流
すべき電流値を流し、第１のトランジスタのゲートとド
レイン間を短絡するように第２のトランジスタ１１ｂが
第１のゲート信号線１７ａアクティブ（ＯＮ電圧を印
加）となることにより開くと共に、第１のトランジスタ
１１ａのゲートとソース間に接続されたコンデンサ（キ
ャパシタ、蓄積容量）１９に、前記電流値を流すように
第１のトランジスタ１１ａのゲート電圧（あるいはドレ
イン電圧）を記憶する。

【０１００】なお、第１のトランジスタ１１ａのソース
−ゲート間容量（コンデンサ）１９は０．２ｐＦ以上２
ｐＦ以下の容量とすることが好ましい。他の構成とし
て、別途、コンデンサを形成する構成も例示される。つ
まり、コンデンサ電極レイヤーとゲート絶縁膜およびゲ
ートメタルから蓄積容量を形成する構成である。Ｍ３ト
ランジスタ１１ｃのリークによる輝度低下を防止する観
点、表示動作を安定化させるための観点からはこのよう
に別途コンデンサを構成するほうが好ましい。

【０１０１】コンデンサ１９の容量は、基本的には１画
素サイズに比例して決定する。画素サイズ０．０１平方
ｍｍあたり０．２ｐＦ以上１．０ｐＦの範囲とすること
が好ましい。さらに好ましくは、画素サイズ０．０１平
方ｍｍあたり０．３ｐＦ以上０．８ｐＦの範囲とするこ
とが好ましい。コンデンサ１９の容量が小さいと１フレ
ーム期間に一定電圧を保持できず、画像がフリッカとな
る。容量が大きすぎると画素の開口率と著しく低下させ
る。

【０１０２】なお、コンデンサ１９は隣接する画素間の
非表示領域におおむね形成することがこのましい。一般
的に、フルカラー有機ＥＬを作成する場合、有機ＥＬ層
をメタルマスクによるマスク蒸着で形成するためマスク
位置ずれによるＥＬ層の形成位置が発生する。位置ずれ
が発生すると各色の有機ＥＬ層が重なる危険性がある。
そのため、各色の隣接する画素間の非表示領域は１０μ
以上離れなければならない。この部分は発光に寄与しな
い部分となる。したがって、蓄積容量１９をこの領域に
形成することは開口率向上のために有効な手段となる。

【０１０３】次に、第１のゲート信号線１７ａを非アク
ティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７
ｂをアクティブとして、電流の流れる経路を前記第１の
トランジスタ１１ａ並びにＥＬ素子１５に接続された第
４のトランジスタ１１ｄならびに前記ＥＬ素子１５を含
む経路に切り替えて、記憶した電流を前記ＥＬ素子１５
に流すように動作する。

【０１０４】この回路は１画素内に４つのトランジスタ
１１を有しており、第１のトランジスタＭ1のゲートは
第２のトランジスタＭ２のソースに接続されており、第
２のトランジスタおよび第３のトランジスタＭ２のゲー
トは第１のゲート信号線１７ａに、Ｍ２のドレインはＭ
３のソースならびに第４のトランジスタＭ４のソースに
接続されＭ３のドレインはソース信号線１８に接続され
ている。トランジスタＭ４のゲートは第２のゲート信号
線１７ｂに接続され、トランジスタＭ４のドレインはＥ
Ｌ１５のアノード電極に接続されている。

【０１０５】なお、図１ではすべてのＴＦＴＦはＰチャ
ンネルで構成している。Ｐチャンネルは多少Ｎチャンネ
ルのＴＦＴに比較してモビリティが低いが、耐圧が大き
くまた劣化も発生しにくいので好ましい。しかし、本発
明はＥＬ素子構成をＰチャンネルで構成することのみに
限定するものではない。Ｎチャンネルのみで構成しても
よく、また、ＮチャンネルとＰチャンネルの両方を用い
て構成してもよい。

【０１０６】また、第３および第４のトランジスタは同
一の極性で構成し、かつＮチャンネルで構成し、第１お
よび第２のトランジスタはＰチャンネルで構成すること
が好ましい。一般的にＰチャンネルトランジスタはＮチ
ャンネルトランジスタに比較して、信頼性が高い、キン
ク電流が少ないなどの特長があり、電流を制御すること
によって目的とする発光強度をえるＥＬ素子に対して
は、第１のトランジスタ１１ａをＰチャンネルにする効
果が大きい。

【０１０７】以下、本発明のＥＬ素子構成について図１
３を用いて説明する。本発明のＥＬ素子構成は２つのタ
イミングにより制御される。第１のタイミングは必要な
電流値を記憶させるタイミングである。このタイミング
でＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることに
より、等価回路として図１３（ａ）となる。ここで、信
号線より所定の電流Ｉ１が書き込まれる。これによりＴ
ＦＴ１１ａはゲートとドレインが接続された状態とな
り、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１
が流れる。従って、ＴＦＴ１１ａのゲート−ソースの電
圧はＩ１が流れるような電圧Ｖ１となる。

【０１０８】第２のタイミングはＴＦＴ１１ａとＴＦＴ
１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、
そのときの等価回路は図１３（ｂ）となる。ＴＦＴ１１
ａのソース−ゲート間の電圧Ｖ１は保持されたままとな
る。この場合、Ｍ１のトランジスタ１１ａは常に飽和領
域で動作するため、Ｉ１の電流は一定となる。

【０１０９】なお、トランジスタ１１ａのゲートとトラ
ンジスタ１１ｃのゲートは同一のゲート信号線１１ａに
接続している。しかし、トランジスタ１１ａのゲートと
トランジスタ１１ｃのゲートとを異なるゲート信号線１
１に接続してもよい（ＳＡ１とＳＡ２とを個別に制御で
きるようにする）。つまり、１画素のゲート信号線は３
本となる（図１の構成は２本である）。トランジスタ１
１ａのゲートのＯＮ／ＯＦＦタイミングとトランジスタ
１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御
することにより、トランジスタ１１のばらつきによるＥ
Ｌ素子１５の電流値バラツキをさらに低減することがで
きる。

【０１１０】第１のゲート信号線１７ａと第２のゲート
信号線１７ｂとを共通にし、第３および第４のトランジ
スタが異なった導電型（ＮチャンネルとＰチャンネル）
とすると、駆動回路の簡略化、ならびに画素の開口率を
向上させることが出来る。

【０１１１】このように構成すれば本発明の動作タイミ
ングとしては信号線からの書きこみ経路がオフになる。
すなわち所定の電流が記憶される際に、電流の流れる経
路に分岐があると正確な電流値がＭ１のソース−ゲート
間容量（コンデンサ）に記憶されない。ＴＦＴＭ３とＴ
ＦＴＭ４を異なった導電形にすることにより、お互いの
閾値を制御することによって走査線の切り替わりのタイ
ミングで必ずＭ３がオフしたのちにＭ４がオンすること
が可能になる。

【０１１２】ただし、この場合お互いの閾値を正確にコ
ントロールする必要があるのでプロセスの注意が必要で
ある。なお、以上述べた回路は最低４つのトランジスタ
で実現可能であるが、より正確なタイミングのコントロ
ールあるいは後述するように、ミラー効果低減のために
トランジスタ１１ｅ（Ｍ５）を図１（ｂ）に示すように
カスケード接続してトランジスタの総数が４以上になっ
ても動作原理は同じである。このようにトランジスタ１
１ｅを加えた構成とすることにより、トランジスタＭ３
を介してプログラムした電流がより精度よくＥＬ素子１
５に流すことができるようになる。

【０１１３】図１の構成において、第１のトランジスタ
１１ａの飽和領域における電流値Ｉｄｓが下式の条件を
満足させることがさらに好ましい。なお、下式において
λの値は、隣接する画素間において０．０６以下０．０
１以上の条件を満足させる。

【０１１４】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）²（１＋Ｖｄｓ＊λ）本発明では、トランジスタ１１ａの動作範囲を飽和領域
に限定するが、一般的に飽和領域におけるトランジスタ
特性は、理想的な特性より外れ、ソースードレイン間電
圧の影響を受ける。この効果をミラー効果という。

【０１１５】隣接する画素におけるそれぞれのトランジ
スタ１１ａにΔＶｔなる閾値のシフトが発生した場合を
考える。この場合記憶される電流値は同じである。閾値
のシフトをΔＬとすれば、約ΔＶ×λがトランジスタ１
１ａの閾値が変動することによる、ＥＬ素子１５の電流
値のずれに相当する。したがって、電流のずれをｘ
（％）以下に抑えるためには、閾値のシフトの許容量を
隣接する画素間でｙ（Ｖ）を許容するとして、λは０．
０１×ｘ／ｙ以下でなければならないことが判る。

【０１１６】この許容値はアプリケーションの輝度によ
り変化する。輝度が１００cd/m²から１０００cd/m²まで
の輝度領域においては、変動量が２％以上あれば人間は
変動した境界線を認識する。したがって、輝度（電流
量）の変動量が２％以内であることが必要である。輝度
が１００ｃｄ／ｃｍ²より高い場合は隣接する画素の輝
度変化量は２％以上となる。本発明のＥＬ表示素子を携
帯端末用ディスプレイとして用いる場合、その要求輝度
は１００cd/m²程度である。実際に図１の画素構成を試
作し、閾値の変動を測定すると、隣接する画素のトラン
ジスタ１１ａおいては閾値の変動の最大値は０．３Ｖで
あることが判った。

【０１１７】したがって、輝度の変動を２％以内に抑え
るためにはλは０．０６以下でなければならない。しか
し、０．０１以下にする必要はない。人間が変化を認識
することができないからである。また、この閾値のバラ
ツキを達成するためにはトランジスタサイズを十分大き
くする必要があり、非現実的である。

【０１１８】また、第１のトランジスタ１１ａの飽和領
域における電流値Ｉｄｓが下式を満足するように構成す
ることが好ましい。なお、λの変動が隣接する画素間に
おいて５％以下１％以上とする。

【０１１９】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）²（１＋Ｖｄｓ＊λ）隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬを流れる電
流値が変動する。変動を±２％以内に抑えるためには、
λの変動を±５％に抑えなければならない。しかし、し
かし、１％以下にする必要はない。人間が変化を認識す
ることができないからである。また、１％以下を達成す
るためにはトランジスタサイズを相当に大きくする必要
があり、非現実的である。

【０１２０】また、実験、アレイ試作および検討によれ
ば第１のトランジスタ１１ａのチャンネル長が１０μｍ
以上２００μｍ以下とすることが好ましい。さらに好ま
しくは、第１のトランジスタ１１ａのチャンネル長が１
５μｍ以上１５０μｍ以下とすることが好ましい。これ
は、チャンネル長Ｌを長くした場合、チャンネルに含ま
れる粒界が増えることによって電界が緩和されキンク効
果が低く抑えられるためであると考えられる。

【０１２１】また、画素を構成するトランジスタ１１
が、レーザ再結晶化方法（レーザアニ−ル）により形成
されたポリシリコンＴＦＴで形成され、すべてのトラン
ジスタにおけるチャンネルの方向がレーザの照射方向に
対して同一の方向であることが好ましい。

【０１２２】本特許の発明の目的は、トランジスタ特性
のばらつきが表示に影響を与えない回路構成を提案する
ものであり、そのために４トランジスタ以上が必要であ
る。これらのトランジスタ特性により、回路定数を決定
する場合、４つのトランジスタの特性がそろわなけれ
ば、適切な回路定数を求めることが困難である。レーザ
照射の長軸方向に対して、チャンネル方向が水平の場合
と垂直の場合では、トランジスタ特性の閾値と移動度が
異なって形成される。

【０１２３】なお、どちらの場合もばらつきの程度は同
じである。水平方向と、垂直方向では移動度、閾値のあ
たいの平均値が異なる。したがって、画素を構成するす
べてのトランジスタのチャンネル方向は同一であるほう
が望ましい。

【０１２４】また、蓄積容量１９の容量値をＣｓ、第２
のトランジスタ１１ｂのオフ電流値をＩｏｆｆとした場
合、次式を満足させることが好ましい。

【０１２５】３＜Ｃｓ／Ｉｏｆｆ＜２４さらに好ましくは、次式を満足させることが好ましい。

【０１２６】６＜Ｃｓ／Ｉｏｆｆ＜１８トランジスタ１１ｂのオフ電流を５ｐＡ以下とすること
により、ＥＬを流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、コンデンサ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。

【０１２７】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
に構成され、トランジスタ１１ｂがデュアルゲート以上
であるマルチゲート構造とすることが好ましい。トラン
ジスタ１１ｂは、トランジスタ１１ａのソース−ドレイ
ン間のスイッチとして作用するため、できるだけＯＮ／
ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂ
のゲートの構造をデュアルゲート構造以上のマルチゲー
ト構造とすることによりＯＮ／ＯＦＦ比の高い特性を実
現できる。

【０１２８】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）を５４μｍ²以下とすることが好まし
い。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトラン
ジスタ特性のバラツキとは相関がある。

【０１２９】トランジスタ特性におけるばらつきの原因
は、レーザの照射によるエネルギーのばらつきなどに起
因するものが大きく、したがってこれを吸収するために
は、できるだけレーザの照射ピッチ（一般的には１０数
μｍ）をチャンネル内により多く含む構造が望ましい。
各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長
Ｌ）を５４μｍ²以下とすることによりレーザ照射に起
因するばらつきがなく、特性のそろった薄膜トランジス
タを得ることができる。

【０１３０】なお、あまりにもトランジスタサイズが小
さくなると面積による特性ばらつきが発生する。したが
って、各トランジスタの（チャンネル幅Ｗ）＊（チャン
ネル長Ｌ）は９μｍ²以上となるようにする。なお、さ
らに好ましくは、各トランジスタの（チャンネル幅Ｗ）
＊（チャンネル長Ｌ）は１６μｍ²以上４５μｍ²以下と
なるようにすることが好ましい。

【０１３１】また、隣接する単位画素での第１のトラン
ジスタ１１ａの移動度変動が２０％以下であるようにす
ることが好ましい。移動度が不足することによりスイッ
チングトランジスタの充電能力が劣化し、時間内に必要
な電流値を流すまでに、Ｍ１のゲート−ソース間の容量
を充電できない。従って移動のばらつきを２０％以内に
抑えることにより画素間の輝度のばらつきを認知限以下
にすることができる。

【０１３２】以上の説明は、画素構成が図１の構成とし
て説明したが、以上の事項は図２０、図２１に図示する
構成にも適用することができる。以下、図２０などの画
素構成について、構成、動作などの説明をする。

【０１３３】ＥＬ素子１５に流す電流を設定する時、Ｔ
ＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１
ａに生ずるゲート・ソース間電圧をＶｇｓとする。書き
込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート・
ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和
領域で動作する。よって、Ｉｗは、以下の式で与えられ
る。

【０１３４】Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）² … （１）ここで、Ｃｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴ
の閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌ
はチャンネル長、ε０は真空の移動度、εｒはゲート絶
縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みであ
る。

【０１３５】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ
１ｂによって電流レベルが制御される。本発明では、そ
のゲート・ソース間電圧が（１）式のＶｇｓに一致する
ので、ＴＦＴ１ｂが飽和領域で動作すると仮定すれば、
以下の式が成り立つ。

【０１３６】Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）² …（２）絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が
飽和領域で動作するための条件は、Ｖｄｓをドレイン・
ソース間電圧として、一般に以下の式で与えられる。

【０１３７】｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ … （３）ここで、ＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内
部に近接して形成されるため、大略μ１＝μ２及びＣｏ
ｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖ
ｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき
（１）式及び（２）式から容易に以下の式が導かれる。

【０１３８】Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） … （４）ここで注意すべき点は、（１）式及び（２）式におい
て、μ、Ｃｏｘ，Ｖｔｈの値自体は、画素毎、製品毎、
あるいは製造ロット毎にばらつくのが普通であるが、
（４）式はこれらのパラメータを含まないので、Ｉｄｒ
ｖ／Ｉｗの値はこれらのばらつきに依存しないというこ
とである。

【０１３９】仮にＷ１＝Ｗ２，Ｌ１＝Ｌ２と設計すれ
ば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同
一の値となる。すなわちＴＦＴの特性ばらつきによら
ず、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、正確に信
号電流Ｉｗと同一になるので、結果としてＥＬ素子１５
の発光輝度を正確に制御できる。

【０１４０】以上の様に、変換用ＴＦＴ１１ａのＶｔｈ
１と駆動用ＴＦＴ１１ｂのＶｔｈ２は基本的に同一であ
る為、両ＴＦＴお互いにの共通電位にあるゲートに対し
てカットオフレベルの信号電圧が印加されると、ＴＦＴ
１１ａ及びＴＦＴ１１ｂ共に非導通状態になるはずであ
る。ところが、実際には画素内でもパラメータのばらつ
きなどの要因により、Ｖｔｈ１よりもＶｔｈ２が低くな
ってしまうことがある。この時には、駆動用ＴＦＴ１１
ｂにサブスレッショルドレベルのリーク電流が流れる
為、ＥＬ素子１５は微発光を呈する。この微発光により
画面のコントラストが低下し表示特性が損なわれる。

【０１４１】本発明では特に、駆動用ＴＦＴ１１ｂの閾
電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの
閾電圧Ｖｔｈ１より低くならない様に設定している。例
えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａのゲ
ート長Ｌ１よりも長くして、これらの薄膜トランジスタ
のプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ
１よりも低くならない様にする。これにより、微少な電
流リークを抑制することが可能である。以上の事項は図
１のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用され
る。

【０１４２】図２１に示すように、信号電流が流れる変
換用トランジスタＴＦＴ１１ａ、ＥＬ素子１５等からな
る発光素子に流れる駆動電流を制御する駆動用トランジ
スタＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（Ｓ
Ａ）の制御によって画素回路とデータ線ｄａｔａとを接
続もしくは遮断する取込用トランジスタＴＦＴ１１ｃ、
第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込
み期間中にＴＦＴ１１１１ａのゲート・ドレインを短絡
するスイッチ用トランジスタＴＦＴ１１ｄ，ＴＦＴ１１
ａのゲート・ソース間電圧を、書き込み終了後も保持す
るための容量Ｃ１９および発光素子としてのＥＬ素子１
５などから構成される。したがって、ゲート信号線は各
画素２本であることから、以前に説明した図１、図２、
図３などで説明した本発明の明細書全体の構成、機能、
動作などが適用することができる。

【０１４３】図２１でＴＦＴ１１ｃはＮチャンネルＭＯ
Ｓ（ＮＭＯＳ）、その他のトランジスタはＰチャンネル
ＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であ
って、必ずしもこの通りである必要はない。容量Ｃは、
その一方の端子をＴＦＴ１１ａのゲートに接続され、他
方の端子はＶｄｄ（電源電位）に接続されているが、Ｖ
ｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５の
カソード（陰極）は接地電位に接続されている。したが
って、以上の事項は図１などにも適用されることは言う
までもない。

【０１４４】図２１の構成は、走査線ｓｃａｎＡ及びｓ
ｃａｎＢを順次選択する走査線駆動回路と、輝度情報に
応じた電流レベルを有する信号電流Ｉｗを生成して逐次
データ線ｄａｔａに供給する電流源ＣＳを含むデータ線
駆動回路と、各走査線ｓｃａｎＡ，ｓｃａｎＢ及び各デ
ータ線ｄａｔａの交差部に配されていると共に、駆動電
流の供給を受けて発光する電流駆動型のＥＬ素子１５を
含む複数の画素とを備えている。

【０１４５】特徴事項として、図２１に示した画素構成
は、当該走査線ｓｃａｎＡが選択された時当該データ線
ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り込
んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換
して保持する変換部と、保持された電圧レベルに応じた
電流レベルを有する駆動電流を当該発光素子ＯＬＥＤに
流す駆動部とからなる。具体的には、前記受入部は取込
用トランジスタＴＦＴ１１ｃからなる。

【０１４６】前記変換部は、ゲート、ソース、ドレイン
及びチャネルを備えた変換用薄膜トランジスタＴＦＴ１
１ａと、そのゲートに接続した容量Ｃとを含んでいる。
変換用薄膜トランジスタＴＦＴ１１ａ、受入部によって
取り込まれた信号電流Ｉｗをチャネルに流して変換され
た電圧レベルをゲートに発生させ、容量Ｃ１９ートに生
じた電圧レベルを保持する。

【０１４７】更に前記変換部は、変換用薄膜トランジス
タＴＦＴ１１ａドレインとゲートとの間に挿入されたス
イッチ用薄膜トランジスタＴＦＴ１１ｄを含んでいる。
スイッチング用薄膜トランジスタＴＦＴ１１ｄは、信号
電流Ｉｗの電流レベルを電圧レベルに変換する時に導通
し、変換用薄膜トランジスタＴＦＴ１１ａのドレインと
ゲートを電気的に接続してソースを基準とする電圧レベ
ルをＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチ
用薄膜トランジスタＴＦＴ１１ｄは、電圧レベルを容量
Ｃに保持する時に遮断され、変換用薄膜トランジスタＴ
ＦＴ１１ａのゲート及びこれに接続した容量Ｃ１９をＴ
ＦＴ１１ａのドレインから切り離す。

【０１４８】また、前記駆動部は、ゲート、ドレイン、
ソース及びチャネルを備えた駆動用薄膜トランジスタＴ
ＦＴ１１ｂを含んでいる。駆動用薄膜トランジスタＴＦ
Ｔｂは、容量Ｃ１９に保持された電圧レベルをゲートに
受け入れそれに応じた電流レベルを有する駆動電流をチ
ャネルを介してＥＬ素子１５に流す。変換用薄膜トラン
ジスタＴＦＴ１１ａのゲートと駆動用薄膜トランジスタ
ＴＦＴ１１ｂのゲートとが直接に接続されてカレントミ
ラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電
流の電流レベルとが比例関係となる様にしている。

【０１４９】駆動用薄膜トランジスタＴＦＴ１１ｂは飽
和領域で動作し、そのゲートに印加された電圧レベルと
閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。

【０１５０】駆動用薄膜トランジスタＴＦＴ１１ｂは、
その閾電圧が画素内で対応する変換用薄膜トランジスタ
ＴＦＴ１１ａの閾電圧より低くならない様に設定されて
いる。具体的には、ＴＦＴ１１ｂは、そのゲート長がＴ
ＦＴ１１Ａのゲート長より短くならない様に設定されて
いる。あるいは、ＴＦＴ１１ｂは、そのゲート絶縁膜が
画素内で対応するＴＦＴ１１ａのゲート絶縁膜より薄く
ならないように設定しても良い。

【０１５１】あるいは、ＴＦＴ１１ｂは、そのチャネル
に注入される不純物濃度を調整して、閾電圧が画素内で
対応するＴＦＴ１１ａの閾電圧より低くならない様に設
定してもよい。仮に、ＴＦＴ１１ａとＴＦＴ１１ｂの閾
電圧が同一となる様に設定した場合、共通接続された両
薄膜トランジスタのゲートにカットオフレベルの信号電
圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは両
方共オフ状態になるはずである。ところが、実際には画
素内にも僅かながらプロセスパラメータのばらつきがあ
り、ＴＦＴ１１ａの閾電圧よりＴＦＴ１１ｂの閾電圧が
低くなる場合がある。

【０１５２】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面
のコントラスト低下が現れる。そこで、ＴＦＴ１１ｂの
ゲート長をＴＦＴ１１ａのゲート長よりも長くしてい
る。これにより、薄膜トランジスタのプロセスパラメー
タが画素内で変動しても、ＴＦＴ１１ｂの閾電圧がＴＦ
Ｔ１１ａの閾電圧よりも低くならない様にする。

【０１５３】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＶｔｈが上昇する。
一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート
長Ｌに関わらずＶｔｈはほぼ一定である。この特性を利
用して、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲー
ト長よりも長くしている。例えば、ＴＦＴ１１ａのゲー
ト長が７μｍの場合、ＴＦＴ１１ｂのゲート長を１０μ
ｍ程度にする。

【０１５４】ＴＦＴ１１ａのゲート長が短チャネル効果
領域Ａに属する一方、ＴＦＴ１１ｂのゲート長が抑制領
域Ｂに属する様にしても良い。これにより、ＴＦＴ１１
ｂにおける短チャネル効果を抑制することができるとと
もに、プロセスパラメータの変動による閾電圧低減を抑
制可能である。

【０１５５】以上により、ＴＦＴ１１ｂに流れるサブス
レッショルドレベルのリーク電流を抑制してＥＬ素子１
５の微発光を抑え、コントラスト改善に寄与可能であ
る。

【０１５６】図２１に示した画素回路の駆動方法を簡潔
に説明する。先ず、書き込み時には第１の走査線ｓｃａ
ｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走
査線が選択された状態でデータ線ｄａｔａに電流源ＣＳ
を接続することにより、ＴＦＴ１１ａに輝度情報に応じ
た信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じ
て制御される可変電流源である。このとき、ＴＦＴ１１
ａのゲート・ドレイン間はＴＦＴ１１ｄによって電気的
に短絡されているので（３）式が成立し、ＴＦＴ１１ａ
は飽和領域で動作する。従って、そのゲート・ソース間
には（１）式で与えられる電圧Ｖｇｓが生ずる。

【０１５７】次に、ｓｃａｎＡ，ｓｃａｎＢを非選択状
態とする。詳しくは、まずｓｃａｎＢを低レベルとして
ＴＦＴ１１ｄをｏｆｆ状態とする。これによってＶｇｓ
が容量Ｃ１９によって保持される。次にｓｃａｎＡを高
レベルにしてｏｆｆ状態とすることにより、画素回路と
データ線ｄａｔａとが電気的に遮断されるので、その後
はデータ線ｄａｔａを介して別の画素への書き込みを行
うことができる。ここで、電流源ＣＳが信号電流の電流
レベルとして出力するデータは、ｓｃａｎＢが非選択と
なる時点では有効である必要があるが、その後は任意の
レベル（例えば次の画素の書き込みデータ）とされて良
い。

【０１５８】ＴＦＴ１１ｂはＴＦＴ１１ａとゲート及び
ソースが共通接続されており、かつ共に小さな画素内部
に近接して形成されているので、ＴＦＴ１１ｂが飽和領
域で動作していれば、ＴＦＴ１１ｂを流れる電流は
（２）式で与えられ、これがすなわちＥＬ素子１５に流
れる駆動電流Ｉｄｄとなる。ＴＦＴ１１ｂを飽和領域で
動作させるには、ＥＬ素子１５での電圧降下を考慮して
もなお（３）式が成立するよう、十分な電源電位をＶｄ
ｄに与えれば良い。

【０１５９】図２１および図２２において、カレントミ
ラーをこうせいするＴＦＴ（１１ａ、１１ｂ）のカレン
トミラー比は３以上１５以下にするとよい。特に５以上
１０以下とすることがよい。ここで、たとえば、カレン
トミラー比５とはＴＦＴ１１ａのソース−ドレインに流
れる電流が５μＡとすると、ＴＦＴ１１ｂのソース−ド
レインに流れる電流を１μＡに設計することを言う。カ
レントミラー比はＴＦＴ１１ａと１１ｂのトランジスタ
サイズにより自由に設計できる。

【０１６０】以上の容易カレントミラー比を１以上にす
るのは、ソース信号線１８の寄生容量の影響を小さくす
るためである。図１、図２１などのように電流駆動を行
う場合、黒表示ではソース信号線１８に流れる電流が小
さくなる。そのため、ソース信号線１８に寄生容量（ソ
ース−ゲート信号線クロス容量など）が大きいと、この
寄生容量の充放電に時間を必要とし、画素のコンデンサ
１９に規定の電圧を１Ｈ（１水平走査期間）期間に書き
込めなくなるからである。

【０１６１】この課題を解決するためには、ソース信号
線に流れる電流を大きくするとよい。したがって、カレ
ントミラー比を１以上とすることにより寄生容量も十分
に充放電できるようになる。しかし、カレントミラー比
をあまりに大きくすると、ソースドライバＩＣ１４の消
費電力が大きくなってしまう。

【０１６２】カレントミラー比をＫとしたとき、ソース
ドライバＩＣ（回路）１４の出力段からみた１本のソー
ス信号線の容量をＡｐＦとし、書き込み最大電流をＩμ
Ａとした時、Ｋは、Ｃ／（Ｉ・１０）以上Ｃ／Ｉ以下の
範囲にすることが好ましい。

【０１６３】また、図１の構成では、ソースドライバＩ
Ｃ（回路）１４の出力段からみた１本のソース信号線の
容量をＡｐＦとし、書き込み最大電流をＩμＡとし、１
水平走査時間（１Ｈ）をＴμsecとした時、Ｔは、（４
・Ｃ）／Ｉ以上（２０・Ｃ）／Ｉ以下の範囲にすること
が好ましい。

【０１６４】なお、図１（ｂ）などと同様に、インピー
ダンスを増大させるためなどを目的として、図２２に図
示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良い
ことはいうまでもない。このようにＴＦＴ１１ｅ，１１
ｆを付加することによりより良好な電流駆動を実現でき
る。他の事項は図１で説明しているで省略する。

【０１６５】このようにして作製した図１、図２１など
で説明したＥＬ表示素子に直流電圧を印加し、１０mA/c
m2の一定電流密度で連続駆動させた。ＥＬ構造体は、
７．０V、２００cd/cm2の緑色（発光極大波長λmax＝４
７５nm）の発光が確認できた。

【０１６６】青色発光部は、輝度１００cd／cm2で、色
座標がｘ＝０．１５，ｙ＝０．１７、緑色発光部は、輝
度２５０cd／cm2で、色座標がｘ＝０．３４，ｙ＝０．
６３、赤色発光部は、輝度１５０cd／cm2で、色座標が
ｘ＝０．６５，ｙ＝０．３４の発光色が得られた。

【０１６７】以下、図１、図２１などで説明した構成に
ついて、その検査方法および検査装置について順次説明
をする。

【０１６８】まず、表示パネルを構成するアレイ基板
（スイッチング素子が形成された基板）４９は図２３に
図示するように、１枚の基板２３１（たとえば、ガラス
基板）に多数個が同時に形成（作製）される。各アレイ
基板４９は画素などを構成するスイッチング素子あるい
はゲートドライバ回路１２などを静電気から防止するた
めにシートリング２３２が形成されている。

【０１６９】ショートリング２３２はゲート信号線１７
およびソース信号線１８共通に電気的短絡するものであ
る。構成材料としては、クロム（Ｃｒ）、アルミニウム
（Ａｌ）などの金属薄膜からなる。

【０１７０】図２３では、各アレイ基板４９のショート
リングは独立しているように図示しているがこれに限定
するものではなく、複数のショートリングが短絡状態に
形成してもよい。また、ショートリングはすべての辺を
短絡状態にする必要はなく、２辺だけであってもよい。
また、各辺のショートリングと他辺のショートリング間
はダイオードを用いて接続状態としてもよい。このよう
な構成も電気的短絡状態である。

【０１７１】図２４は１枚のアレイ基板４９の構成図で
ある。なお、各画素１６は図１、図２１あるいは図２２
に図示した構成を例示しているがこれに限定するもので
はなく、たとえば、図３８の構成でもよい。

【０１７２】ショートリング２３２ｂはゲート信号線１
７を電気短絡状態にしている。また、ショートリング２
３２ａはソース信号線１８を電気短絡状態にしている。
ショートリング２３２ａとショートリング２３２ｂとは
切断部２４１で接続されている。この切断部２４１と
は、クロム（Ｃｒ）の単層膜、あるいはモリブデンなど
の単層膜で形成され、レーザ光の照射などにより、容易
にショートリング２３２ａと２３２ｂとを電気的に切断
状態にできるように構成されている。また、容易に切断
とは、切断箇所の幅を他の部分より狭めた構成でもよい
ことは言うまでもない。

【０１７３】その他、切断部に画素のスイッチング素子
の形成と同時にダイオードを形成し、電圧の印加方向に
対応して電気的断線状態にする構成であってもよい。そ
の他、切断部に比較的高抵抗の抵抗体を形成し、たとえ
ば、ショートリング２３２ｂに印加した電圧が抵抗体の
電圧降下によりショートリング２３２ａに伝達されない
ように構成してもよい。

【０１７４】なお、２４２はソースドライバＩＣ１４の
端子電極と接続するための端子電極である。端子電極２
４２とソースドライバＩＣ１４の端子とはＣＯＧ（チッ
プオンガラス）技術で接続される。端子電極２４２はシ
ョートリング２３２ａをカットすることにより、個々に
分離される。

【０１７５】アレイ基板４９または表示パネルとしてか
ら検査するためには、まず、切断部２４１が切断され
る。端子６２にはＶｄｄ電圧（アノード電圧）が印加さ
れる。端子６１にはＶｓ１電圧（カソード電圧）が印加
される。

【０１７６】図２５は検査装置および検査方法の説明図
である。ショートリング２３２ｂにはスイッチング素子
１１ｂなどをオンする電圧（以下、オン電圧と呼ぶ）が
印加される。２５３は信号源である。信号源２５３ｂは
オン電圧またはスイッチング素子をオフにするオフ電圧
を出力する。具体的には図１の場合、オン電圧は１２
（Ｖ）、オフ電圧は−２（Ｖ）である。前記オン電圧は
プローブ２５１ｂによりショートリング２３２ｂに印加
される。したがって、すべてのゲート信号線１７にはオ
ン電圧が印加される。

【０１７７】一方、信号源２５３ｃはＶｄｄ電圧を発生
し、プローブ２５１ｃを介して端子６２に印加される。
具体的にはＶｄｄ電圧は１２（Ｖ）である。また、信号
源２５３ａはＶｓ１電圧を発生し、プローブ２５１ａを
介して端子６１に印加される。具体的には、Ｖｓ１電圧
は０（Ｖ）である。なお、ＥＬ素子の点灯状態は、図２
５に示すように観察者２５２が直接に目により光学的に
観察するほか、ＣＣＤカメラで観察あるいは測定した
り、スキャナで走査することにより観察あるいは測定も
しくは検出したり、ホトセンサで検出、観察したりのい
ずれでもよい。

【０１７８】一方、ショートリング２３２ａはオープン
状態にする。つまり、開放状態である。開放状態とは高
抵抗でもよいし、リレーなどのメカニカルなスイッチに
より開放でもよいし、ホトダイオード、ホトトランジス
タなどによる電気的な開放状態でもよい。

【０１７９】なお、明細書ではすべてのゲート信号線１
７に同一の電圧を印加し、すべてのソース信号線をオー
プン状態にするとして説明するが、これは説明を容易に
するためである。したがって、検査にあたっては、必要
な部位のみの信号線を制御すればよいことは言うまでも
ない。

【０１８０】図１の構成において、ゲート信号線１７
ａ、１７ｂにオン電圧を印加すると、ＴＦＴ１１ｂ、１
１ｃ、１１ｄがオン状態をなる。したがって、画素の等
価回路は図２６のごとくなる。ソース信号線１８はオー
プン状態のため、電流Ｉｓは流れず、駆動ＴＦＴ１１ａ
を流れる電流ＩはすべてＥＬ素子１５に流れる電流Ｉｄ
ｄとなる。

【０１８１】図２５の状態では、すべてのゲート信号線
１７にオン電圧が印加されているため、すべての画素は
図２６の状態となる。したがって、表示パネルに表示さ
れている画素はすべて点灯状態となる。もし、非点灯状
態の画素があればＴＦＴが壊れているか、能力が低いこ
とになる。

【０１８２】以上のように電圧などを印加することによ
り表示領域の画素は点灯状態にすることができ、検査を
行うことができる。また、Ｖｄｄ電圧を変化させること
により、ＥＬ素子１５の特性などを直接光学的に観察す
ることができる。また、ＴＦＴ１１ａの能力も観察する
ことが容易である。

【０１８３】なお、図１においてＴＦＴ１１ｂのゲート
端子とＴＦＴ１１ｃのゲート端子とを個別に制御できる
ように構成すれば、図２６の状態において、ＴＦＴ１１
ｂをオンさせ、同時にＴＦＴ１１ｃをオフに維持するこ
とができる。したがって、ソース信号線１８に電圧ある
いは電流などが印加されていても良好な検査を行うこと
ができる。

【０１８４】図２７に示すようにゲート信号線に印加す
る電圧を変化させることによりより、ＥＬ素子１５およ
び駆動ＴＦＴ１１ａの特性などを的確に性能判断するこ
とができる。図２７（ａ）はアノード電圧を示す。図２
７（ｂ）がようにゲート信号線１７ａ，１７ｂに電圧を
印加すれば図２６の状態となる。ゲート信号線１７に対
し、図２７（ｃ）のように印加すればコンデンサ１９は
充電と放電とを繰り返すことになる。

【０１８５】したがって、図２８（ｄ）のようにゲート
信号線に印加する駆動波形の周期を変化させることによ
り、ＥＬ表示パネルの表示状態を変化させることができ
る。また、コンデンサ１９に充電してからその後、図２
７（ｅ）に示すようにゲート信号線１７にオフ電圧を印
加すれば、コンデンサ１９の電荷は放電し、ＥＬ表示パ
ネルの表示輝度はだんだんと低下する。この低下の状態
を観察あるいは測定するとにより表示パネルの保持率な
どを測定することができる。

【０１８６】図２７（ｃ）（ｄ）（ｅ）に示すようにゲ
ート電圧波形を変化させれば作製されたＥＬ素子の能力
あるいは欠陥などを短期間で検出あるいは検査すること
ができる。また、Ｖｄｄ電圧あるいはＶｓ１電圧を変化
させてもＥＬパネルの表示能力あるいは欠陥状態などを
測定あるいは検査できることは言うまでもない。

【０１８７】図２８は低温ポリシリコン技術あるいは高
温ポリシリコン技術などでアレイ基板４９にゲートドラ
イバ回路１２を直接形成した構成である。図２４との差
異は、切断部２４１がない点である。図２でも説明した
ようにゲートドライバ１２はシフトレジスタ回路あるい
はイネーブル回路を動作させることのより、ゲート信号
線１７ａ，１７ｂの任意の端子にオン電圧またはオフ電
圧を印加することができる。

【０１８８】なお、低温ポリシリコン技術あるいは高温
ポリシリコン技術などでアレイ基板４９にソースドライ
バ回路１４を直接形成してもよいことは言うまでもな
い。

【０１８９】したがって、図２８の構成において、ゲー
トドライバ回路１２を制御することにより図２６、図２
７で説明した検査方法を容易に実施することができる。
また、ショートリング２３２ｂへのプロ−ビングは必要
でなくなる。他の構成あるいは方法は図２５、図２６、
図２７などで説明しているので説明を省略する。

【０１９０】図２９はゲート信号線１７ａをショートリ
ング２３２ａでショートし、ゲート信号線１７ｂはショ
ートリング２３２ｃでショートした構成である。アレイ
基板４９あるいはＥＬ表示装置を検査する時は、図２４
と同様に切断箇所２４１ａ、２４１ｂを切断する。

【０１９１】図２９のゲート信号線１７ａとゲート信号
線１７ｂとを個別に制御できるようになる。したがっ
て、図２６の構成では、ＴＦＴ１１ｂ、１１ｃ（ゲート
信号線１７ａに接続されている）と、ＴＦＴ１１ｄ（ゲ
ート信号線１７ｂに接続されている）とを独立して制御
することができる。この検査方法は図３０を用いて説明
をする。

【０１９２】図２９の構成ではソース信号線には電流あ
るいは電圧を印加する。印加手段としてはソースドライ
バ回路１４を用いてもよいし、別途信号発生手段を用い
てもよい。ここでは、説明を容易にするため、電圧を印
加するとして説明をする。

【０１９３】まず、図３０（ａ）に示すようにソース信
号線１８に電圧Ｖ1を印加する。この際、ゲート信号線
１７ａにはオン電圧を印加し、図１に示すＴＦＴ１１ｂ
およびＴＦＴ１１ｃをオンさせる。また、ゲート信号線
１７ｂにはオフ電圧を印加し、ＥＬ素子１５に接続され
たＴＦＴ１１ｄをオフさせておく。すると、電圧Ｖ1が
コンデンサ１９に印加される。所定時間後、コンデンサ
１９に保持されている電圧Ｖ2を読み出す。この動作を
実施することにより、コンデンサの保持能力およびＴＦ
Ｔ１１ｂ、ＴＦＴ１１ｃの欠陥の有無を検査することが
できる。

【０１９４】ＴＦＴ１１ｄの検査を行う場合には、図３
０（ａ）に示すようにコンデンサ１９に電圧を保持させ
た後、ゲート信号線１７ａにはオフ電圧を印加し、図１
に示すＴＦＴ１１ｂおよびＴＦＴ１１ｃをオフさせる。
また、ゲート信号線１７ｂにはオン電圧を印加し、ＥＬ
素子１５に接続されたＴＦＴ１１ｄをオンさせる。する
と、電流Ｉｄｄのパスが発生し、ＥＬ素子１５に電流が
流れるため、ＥＬ素子１５が点灯する。したがって、Ｔ
ＦＴ１１ｄの欠陥の有無、ＥＬ素子の能力あるいは欠陥
の有無を検出することができる。

【０１９５】なお、以上に説明した事項は図１（ｂ）の
構成でも同様である。Ｖｂｂ端子にオン電圧を印加し、
ＴＦＴ１１ｅをオンさせておけば、図１（ａ）の構成と
なるからである。

【０１９６】ＴＦＴ１１ｂを制御するゲート信号線と、
ＴＦＴ１１ｃを制御するゲート信号線およびＴＦＴ１１
ｄを制御するゲート信号線とを個別に制御するように構
成すれば、さらに良好な検査を行うことができる。この
場合は、各画素のゲート信号線は３本となる。

【０１９７】図３１はゲート信号線が３本の場合の検査
方法の説明図である。当然のことながら、図３０で説明
した検査方法を実施できることは言うまでもない。

【０１９８】図２９の構成ではソース信号線には電流あ
るいは電圧を印加する。印加手段としてはソースドライ
バ回路１４を用いてもよいし、別途信号発生手段を用い
てもよい。ここでは、説明を容易にするため、電圧を印
加するとして説明をする。

【０１９９】まず、図３１（ａ）に示すようにソース信
号線１８に電圧Ｖ1を印加する。この際、ゲート信号線
１７ａにはオン電圧を印加することにより、図１に示す
ＴＦＴ１１ｂおよびＴＦＴ１１ｃをオンさせる。また、
ゲート信号線１７ｂにはオフ電圧を印加することによ
り、ＥＬ素子１５に接続されたＴＦＴ１１ｄをオフさせ
ておく。

【０２００】以上のようにＴＦＴ１１を制御することに
より、ソース信号線からＥＬ素子１５が切り離され、Ｅ
Ｌ素子１５の影響を受けずに検査を実施することができ
る。なお、電圧Ｖ１を印加するとしたが、これは、ソー
ス信号線１８に電流を印加すると考えてもよい。以上の
事項は図３０（ａ）でも同様である。

【０２０１】電圧Ｖ1がコンデンサ１９に印加される。
所定時間後、コンデンサ１９に保持されている電圧Ｖ2
（変化していることを想定）を読み出す。この動作を実
施することにより、コンデンサの保持能力およびＴＦＴ
１１ｂ、ＴＦＴ１１ｃの欠陥の有無を検査することがで
きる。電圧Ｖ2を読み出すとしたが、具体的に電圧を測
定することの他、電流の流れる方向、大きさを測定する
ことも含まれる。また、単に、電圧があるかいなかの有
無を検出することも含まれる。以上の事項は図３０
（ａ）でも同様である。

【０２０２】ＴＦＴ１１ｃの検査を行う場合には、図３
１（ｂ）に示すようにコンデンサ１９に電圧を保持させ
た後、ＴＦＴ１１ｂ、ＴＦＴ１１ｄにオフ電圧を印加
し、ＴＦＴ１１ｃをオンさせる。すると、電流Ｉｄｄの
パスが発生させることができる。この場合、ＥＬ素子１
５は点灯せずに測定を行うことができる。この検査によ
りＴＦＴ１１ａの駆動能力を測定することができ、ま
た、ＴＦＴ１１ｃの欠陥の有無も検査することができ
る。さらに流れる電流Ｉｄｄ（もしくは出力される電
圧）をモニターすることにより、コンデンサ１９の保持
能力あるいは保持特性を検査することができる。

【０２０３】ＴＦＴ１１ｄの検査を行う場合には、図３
０（ｂ）に示すようにコンデンサ１９に電圧を保持させ
た後、ＴＦＴ１１ｂおよびＴＦＴ１１ｃをオフさせる。
また、ゲート信号線１７ｂにはオン電圧を印加し、ＥＬ
素子１５に接続されたＴＦＴ１１ｄをオンさせる。する
と、電流Ｉｄｄのパスが発生し、ＥＬ素子１５に電流が
流れるため、ＥＬ素子１５が点灯する。したがって、Ｔ
ＦＴ１１ｄの欠陥の有無、ＥＬ素子の能力あるいは欠陥
の有無を検出することができる。

【０２０４】ＥＬ素子１５を検査するためには、図３１
（ｃ）に示すように、ＴＦＴ１１ｃおよびＴＦＴ１１ｄ
をオフさせる。ソース信号線１８からＥＬ素子１５に直
接電流を流せるパスができる。したがって、電流Ｉｄｄ
をＥＬ素子に流すことができる。また、ＥＬ素子１５の
アノードの電圧を直接モニターできるようになる。

【０２０５】ＥＬ素子１５に電流を流し、また、電流の
オンオフを実施することによりＥＬ素子１５の特性を評
価でき、ＴＦＴ１１ｃおよび１１ｄの欠陥の有無、ＥＬ
素子の能力あるいは欠陥の有無を検出することができ
る。

【０２０６】図３２は低温ポリシリコン技術あるいは高
温ポリシリコン技術などでアレイ基板４９にゲートドラ
イバ回路１２およびソースドライバ回路１４を直接形成
した構成である。

【０２０７】したがって、図３２の構成において図２８
と同様に、ゲートドライバ回路１２を制御することによ
り図２６、図２７で説明した検査方法を容易に実施する
ことができる。また、ショートリング２３２ｂへのプロ
−ビングは必要でなくなる。また、ソースドライバ回路
１４の制御により図３０、図３１で説明したように、ソ
ース信号線１８に任意の電圧を容易に印加することがで
きるようになる。

【０２０８】ソースドライバ回路１４は図３３で図示し
ているように、シフトレジスタ２２ｂとＰチャンネルと
ＮチャンネルのＴＦＴが組となることにより構成された
トランスファーゲート（ＴＧ）、インバータ回路２３、
アナログスイッチなどのスイッチ回路３３４などから構
成される。インバータ回路２３、ＴＧの構成（段数、大
きさ、能力など）については図２で説明した事項が適用
されるので説明を省略する。

【０２０９】ＴＧ３３３に接続されるインバータ２３の
段数はＴＧ３３３のＰチャンネルとＮチャンネルとで１
段異なるように構成されている。したがって、シフトレ
ジスタ２２ｂの出力により１つのＴＧはオンオフする。
ＴＧ３３３のソース端子には映像信号線３３１により映
像信号が印加される。図３３では映像信号線は１本であ
るが、カラー表示を行う場合はＲ，Ｇ，Ｂの映像信号が
形成され、また、ＴＧあるいはシフトレジスタの能力
（モビリティなど）が低い場合は、複数に分割されて駆
動される。したがって、各映像信号線も複数本となる。

【０２１０】なお、図３３で説明しているソースドライ
バ回路１４は点順次駆動を想定して説明しているが、こ
れに限定するものではなく、線順次駆動であってもよ
く、またＲ−ＤＡ方式などＤＡ回路を用いたもの、ある
いはサンプルホールド回路を用いたもののなどのいずれ
でもよいことは言うまでもない。他の構成あるいは方法
は図２５、図２６、図２７などで説明しているので説明
を省略する。

【０２１１】図３３の特徴はソース信号線１８との接続
箇所にスイッチ３３４を具備する点である。スイッチ３
３４はＴＦＴからなるアナログスイッチの他、メカニカ
ルリレー、ホトリレーなど２つの接点間をオンオフさせ
るすべてのものを意味する。また、スイッチ制御線３３
２によりすべてのスイッチ３３４を制御できるように図
示したがこれに限定されるものではなく、各ソース信号
線１８に配置されたスイッチ３３４が個別に制御できる
ように構成してもよいことは言うまでもない。

【０２１２】また、スイッチはソースドライバ１４内に
形成したように図示したがこれに限定するものではな
く、アレイ基板４９に画素ＴＦＴを同時に形成してもよ
いことは言うまでもない。また、別途、ＩＣ化してアレ
イ基板に実装してもよい。

【０２１３】図３３のように構成することにより、スイ
ッチ３３４をオープンにすることによりソースドライバ
回路１４をアレイのソース信号線１８から切り離すこと
ができる。また、検査時には、任意のソース信号線１８
に任意（所定）の電圧または電流を印加することができ
る。したがって、アレイ基板４９あるいはＥＬ表示パネ
ルの検査、評価を容易に実施することができる。

【０２１４】以上の事項は図１を中心として説明をした
が、本発明の検査装置および検査方法は図２１、図２２
の構成であっても実施することができる。このことは図
３４を用いて説明をする。説明を容易にするため、アレ
イの構成状態は図２９を例にあげて説明をする（もちろ
ん、図２４、図３２などであってもよいことはいういま
でもない）。

【０２１５】図２９はゲート信号線１７ａをショートリ
ング２３２ａでショートし、ゲート信号線１７ｂはショ
ートリング２３２ｃでショートした構成である。アレイ
基板４９あるいはＥＬ表示装置を検査する時は、図２４
と同様に切断箇所２４１ａ、２４１ｂを切断する。

【０２１６】図２９のゲート信号線１７ａとゲート信号
線１７ｂとを個別に制御できるようになる。したがっ
て、図２６の構成では、ＴＦＴ１１ｂ、１１ｃ（ゲート
信号線１７ａに接続されている）と、ＴＦＴ１１ｄ（ゲ
ート信号線１７ｂに接続されている）とを独立して制御
することができる。

【０２１７】図２９の構成ではソース信号線には電流あ
るいは電圧を印加する。印加手段としては図３３で説明
したソースドライバ回路１４を用いてもよいし、別途信
号発生手段を用いてもよい。ここでは、説明を容易にす
るため、電圧を印加するとして説明をする。

【０２１８】まず、図３４（ａ）に示すように、ゲート
信号線１７ａ、１７ｂにオン電圧を印加し、ＴＦＴ１１
ｃおよびＴＦＴ１１ｄをオンさせる。ソース信号線１８
に電圧Ｖ1（もしくは電流）を印加する。するとコンデ
ンサ１９に電圧Ｖ1が印加され、ＴＦＴ１１ａがオンし
て電流が流れ、同時にカレントミラーの効果によりＴＦ
Ｔ１１ｂにも電流が流れてＥＬ素子１５が点灯する。印
加する電圧Ｖ1を変化させることにより、ＥＬ素子１５
の点灯状態を変化させることができる。

【０２１９】所定時間後、コンデンサ１９に保持されて
いる電圧Ｖ2を読み出す。この動作を実施することによ
り、コンデンサの保持能力およびＴＦＴ１１ｃ、ＴＦＴ
１１ｄの欠陥の有無を検査することができる。

【０２２０】ＴＦＴ１１ｄの検査を行う場合には、図３
４（ｂ）に示すようにコンデンサ１９に電圧を保持させ
た後、ゲート信号線１７ａ、１７ｂにはオフ電圧を印加
し、図２１に示すＴＦＴ１１ｃおよびＴＦＴ１１ｄをオ
フさせる。すると、コンデンサ１９に保持された電荷に
より、ＥＬ素子１５に接続されたＴＦＴ１１ｄがオンす
る。すると、電流Ｉｄｄのパスが発生し、ＥＬ素子１５
に電流が流れるため、ＥＬ素子１５が点灯する。したが
って、ＴＦＴ１１ｂの欠陥の有無、ＥＬ素子の能力ある
いは欠陥の有無を検出することができる。

【０２２１】なお、以上に説明した事項は図２２の構成
でも同様である。Ｖｂｂ端子にオン電圧を印加し、ＴＦ
Ｔ１１ｅおよびＴＦＴ１１ｆをオンさせておけば、図２
１の構成となるからである。他の検査方法、検査装置な
どに関する事項は図１を中心として説明した事項と同一
あるいは同様であるので説明を省略する。

【０２２２】以上の実施例ではコンデンサ１９の一端は
Ｖｄｄ電圧に接地していたが、図３５に図示するように
構成してもよい。図３５ではコンデンサ１９の一端子を
コンデンサ信号線３５１と接続している。コンデンサ信
号線３５１はゲート信号線１７と同一方向に引き出され
ており、ゲート信号線１７と同期を取って、１信号線こ
とに印加する電圧値を制御できるように制御されてい
る。一般的にＰチャンネルのＴＦＴはＶｄｄに対しゲー
ト電圧Ｖｇが−４（Ｖ）以下にならないと電流が流れな
い。この状態では、ソース信号線１８に印加する電圧は
−４（Ｖ）を基底として駆動する必要がある。したがっ
て、振幅が大きくなる。

【０２２３】この課題を解決するため、図３６（ａ）に
図示するように、ＴＦＴ１１ｂ、１１ｃとオンさせた状
態の時、コンデンサ信号線３５１にはＶｄｄ電圧を印加
しておく。ソース信号線１８にはＰチャンネルＴＦＴ１
１ａがオンする電圧Ｖ0を基準として所定の電流が得ら
れる電圧Ｖ3を印加する。

【０２２４】次にＴＦＴ１１ｂ、ＴＦＴ１１ｃをオフ
し、コンデンサ信号線３５１の電圧をＶ0電圧にする。
するとＰチャンネルのＴＦＴ１１ａのＶｇ電圧はＶ0＋
Ｖ3となり、所望の電流をえることができる。

【０２２５】検査方法は、図３６（ａ）に示すようにソ
ース信号線１８に電圧Ｖ1を印加する。この際、ゲート
信号線１７ａにはオン電圧を印加し、図１に示すＴＦＴ
１１ｂおよびＴＦＴ１１ｃをオンさせる。また、ゲート
信号線１７ｂにはオフ電圧を印加し、ＥＬ素子１５に接
続されたＴＦＴ１１ｄをオフさせておく。すると、電圧
Ｖ1がコンデンサ１９に印加される。

【０２２６】所定時間後、コンデンサ１９に保持されて
いる電圧Ｖ2を読み出す。この動作を実施することによ
り、コンデンサの保持能力およびＴＦＴ１１ｂ、ＴＦＴ
１１ｃの欠陥の有無を検査することができる。また、コ
ンデンサ信号線３５１の電圧値を変化させることにより
出力電圧Ｖ2を変化させることができ、コンデンサ１９
の能力を判定することができる。

【０２２７】ＴＦＴ１１ｄの検査を行う場合には、図３
６（ａ）に示すようにコンデンサ１９に電圧を保持させ
た後、ゲート信号線１７ａにはオフ電圧を印加し、図１
に示すＴＦＴ１１ｂおよびＴＦＴ１１ｃをオフさせる。
また、ゲート信号線１７ｂにはオン電圧を印加し、ＥＬ
素子１５に接続されたＴＦＴ１１ｄをオンさせる。する
と、電流Ｉｄｄのパスが発生し、ＥＬ素子１５に電流が
流れるため、ＥＬ素子１５が点灯する。したがって、Ｔ
ＦＴ１１ｄの欠陥の有無、ＥＬ素子の能力あるいは欠陥
の有無を検出することができる。

【０２２８】ＴＦＴ１１ｃの検査を行う場合には、図３
６（ｂ）に示すようにコンデンサ１９に電圧を保持させ
た後、ＴＦＴ１１ｂ、ＴＦＴ１１ｄにオフ電圧を印加
し、ＴＦＴ１１ｃをオンさせる。すると、電流Ｉｄｄの
パスが発生させることができる。この場合、ＥＬ素子１
５は点灯せずに測定を行うことができる。この検査によ
りＴＦＴ１１ａの駆動能力を測定することができ、ま
た、ＴＦＴ１１ｃの欠陥の有無も検査することができ
る。

【０２２９】さらに流れる電流Ｉｄｄ（もしくは出力さ
れる電圧）をモニターすることにより、コンデンサ１９
の保持能力あるいは保持特性を検査することができる。
また、コンデンサ信号線３５１の電圧値を変化させるこ
とにより出力電流Ｉｄｄを変化させることができ、ＴＦ
Ｔ１１ａの能力を判定することができる。

【０２３０】ＴＦＴ１１ｄの検査を行う場合には、図３
６（ｂ）に示すようにコンデンサ１９に電圧を保持させ
た後、ＴＦＴ１１ｂおよびＴＦＴ１１ｃをオフさせる。
また、ゲート信号線１７ｂにはオン電圧を印加し、ＥＬ
素子１５に接続されたＴＦＴ１１ｄをオンさせる。する
と、電流Ｉｄｄのパスが発生し、ＥＬ素子１５に電流が
流れるため、ＥＬ素子１５が点灯する。したがって、Ｔ
ＦＴ１１ｄの欠陥の有無、ＥＬ素子の能力あるいは欠陥
の有無を検出することができる。また、コンデンサ信号
線３５１の電圧値を変化させることにより出力電圧Ｖ2
を変化させることができ、コンデンサ１９の能力などを
判定することができる。

【０２３１】ＥＬ素子１５を検査するためには、図３６
（ｃ）に示すように、ＴＦＴ１１ｃおよびＴＦＴ１１ｄ
をオフさせる。ソース信号線１８からＥＬ素子１５に直
接電流を流せるパスができる。したがって、電流Ｉｄｄ
をＥＬ素子に流すことができる。また、ＥＬ素子１５の
アノードの電圧を直接モニターできるようになる。

【０２３２】ＥＬ素子１５に電流が流し、また、電流の
オンオフを実施することによりＥＬ素子１５の特性を評
価でき、ＴＦＴ１１ｃおよび１１ｄの欠陥の有無、ＥＬ
素子の能力あるいは欠陥の有無を検出することができ
る。また、コンデンサ信号線３５１の電圧値を変化させ
ることにより出力電圧Ｖ2を変化させることができ、コ
ンデンサ１９の能力を判定することができる。

【０２３３】なお、図３５において、コンデンサ信号線
３５１はゲート信号線１７と同一方向に引き出されてお
り、ゲート信号線１７と同期を取って、１信号線ことに
印加する電圧値を制御できるように制御されているとし
たがこれに限定するのものではない。コンデンサ信号線
３５１は複数の画素行に共通にしてもよい。したがって
複数の画素行のコンデンサ信号線３５１に同一に電圧を
印加するように構成することによっても、前述の駆動あ
るいは検査などを実施することができる。

【０２３４】以上の実施例は図１の構成に関するもので
あったが、図２１および図２２に関しても同様である。
動作は図３６と同様であるので説明を省略する。また、
図３８に示すように画素が２つのＴＦＴで構成される場
合も同様である。この場合は図３９のように構成すれば
よい。

【０２３５】なお、本発明の検査装置あるいは検査方法
において、ＥＬ素子１５を点灯させて検査するとした
が、これに限定するものではない。たとえば、図２６に
おいて、ＥＬ素子１５がなくともＴＦＴ１１ｂ、１１ｃ
のオンオフを制御することにより、ＴＦＴ１１ａ、１１
ｂ、１１ｃの良否、コンデンサＣの特性を検査などする
ことができる。つまり、アレイ状態であっても検査など
を行うことができる。図３０、図３１、図３５において
も同様である。また、図３４においても、ＥＬ素子１５
がなくともＴＦＴ１１ｄ、１１ｃのオンオフを制御する
ことにより、ＴＦＴ１１ａ、１１ｂ、１１ｃの良否、コ
ンデンサＣの特性を検査などすることができる。つま
り、アレイ状態であっても十分な検査を行うことができ
る。図３７においても同様である。したがって、まず、
ＥＬ素子１５（ＥＬ膜を蒸着する前）を形成する前にア
レイ状態でＴＦＴの検査を実施し、ＥＬ素子１５を形成
してパネル化状態で検査を再度実施することは有効であ
る。

【０２３６】以下、図１、図２１、図２２などを用いた
表示装置、表示モジュール、情報表示装置およびその駆
動回路と駆動方法などについて説明をする。

【０２３７】フルカラー有機ＥＬパネルでは，開口率の
向上が重要な開発課題になる。開口率を高めると光の利
用効率が上がり，高輝度化や長寿命化につながるためで
ある。開口率を高めるためには，有機ＥＬ層からの光を
遮るＴＦＴの面積を小さくすればよい。

【０２３８】低温多結晶Ｓｉ−ＴＦＴはアモルファスシ
リコンに比較して１０−１００倍の性能を持ち，電流の
供給能力が高いため、ＴＦＴの大きさを非常に小さくで
きる。したがって、有機ＥＬパネルでは、画素トランジ
スタ、周辺駆動回路を低温ポリシリコン技術で作製する
ことが好ましい。もちろん、アモルファスシリコン技術
で形成してもよいが画素開口率はかなり小さくなってし
まう。

【０２３９】ゲートドライバ１２あるいはソースドライ
バ１４などの駆動回路をガラス基板４６上に形成するこ
とにより、電流駆動の有機ＥＬパネルで特に問題になる
抵抗を下げることができる。ＴＣＰの接続抵抗がなくな
るうえに，ＴＣＰ接続の場合に比べて電極からの引き出
し線が２〜３ｍｍ短くなり配線抵抗が小さくなる。さら
に、ＴＣＰ接続のための工程がなくなる，材料コストが
下がるという利点があるとする。

【０２４０】次に、本発明のＥＬ表示パネルあるいはＥ
Ｌ表示装置について説明をする。図２はＥＬ表示装置の
回路を中心とした説明図である。画素１６がマトリック
ス状に配置または形成されている。各画素１６には各画
素の電流プログラムを行う電流を出力するソースドライ
バ１４が接続されている。ソースドライバ１４の出力段
は映像信号のビット数に対応したカレントミラー回路が
形成されている。

【０２４１】たとえば、６４階調であれば、６３個のカ
レントミラー回路が各ソース信号線ごとに形成され、こ
れらのカレントミラー回路の個数を選択することにより
所望の電流をソース信号線１８に印加できるように構成
されている。なお、カレントミラー回路の最小出力電流
は２ｎＡ以上１０ｎＡにしている。また、ソース信号線
１８の電荷を強制的に放出または充電するプリチャージ
あるいはディスチャージ回路を内蔵する。

【０２４２】有機ＥＬ素子は大きな温度依存性特性（温
特）があることが知られている。この温特による発光輝
度変化を調整するため、カレントミラー回路に出力電流
を変化させるサーミスタあるいはポジスタなどの非直線
素子を付加し、温特による変化を前記サーミスタなどで
調整することによりアナログ的に基準電流を作成する。

【０２４３】この場合は、選択するＥＬ材料で一義的に
決定されるから、マイコン６５２などのソフト制御する
必要がない場合が多い。つまり、液晶材料により、一定
のシフト量などに固定しておいてもよい。重要なのは発
光色材料により温特が異なっている点であり、発光色ご
とに最適な温特補償を行う必要画ある点である。

【０２４４】また、温特補償はマイコンでおこなっても
よい。温度センサでＥＬ表示パネルの温度を測定し、測
定した温度によりマイコン（図示せず）などで変化させ
る。また、切換時に基準電流などをマイコン制御などに
より自動的に切り替えてもよいし、また、特定のメニュ
ー表示を表示できるように制御してもよい。また、マウ
スなどを用いて切り替えたり、ＥＬ表示装置の表示画面
をタッチパネルにし、かつメニューを表示して特定箇所
を押さえることにより切り替えできるように構成しても
よい。

【０２４５】本発明ではソースドライバは半導体シリコ
ンチップで形成し、ガラスオンチップ（ＣＯＧ）技術で
基板４６のソース信号線１８の端子と接続されている。
ソース信号線１８などの信号線の配線はクロム、アルミ
ニウム、銀などの金属配線が用いられる。細い配線幅で
低抵抗の配線が得られるからである。配線は画素が反射
型の場合は画素の反射膜を構成する材料で、反射膜と同
時に形成することが好ましい。工程が簡略できるからで
ある。

【０２４６】本発明はＣＯＧ技術に限定するものではな
く、チップオンフィルム（ＣＯＦ）技術に前述のドライ
バＩＣ１４などを積載し、表示パネルの信号線と接続し
た構成としてもよい。また、ドライブＩＣは電源ＩＣ１
０２を別途作製し、３チップ構成としてもよい。

【０２４７】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは，ポリイミド・フィルムと銅
（Ｃｕ）箔を，接着剤を使わずに熱圧着することができ
る。接着剤を使わずにポリイミド・フィルムにＣｕを付
けるＴＣＰテープ向けフィルムにはこのほか，Ｃｕ箔の
上に溶解したポリイミドを重ねてキャスト成型する方式
と，ポリイミド・フィルム上にスパッタリングで形成し
た金属膜の上にＣｕをメッキや蒸着で付ける方式があ
る。

【０２４８】これらのいずれでもよいが、接着剤を使わ
ずにポリイミド・フィルムにCuを付けるTCPテープを用
いる方法が最も好ましい。３０μｍ以下のリード・ピッ
チには、接着剤を使わないＣｕはり積層板で対応する。
接着剤を使わないCuはり積層板のうち、Cu層をメッキや
蒸着で形成する方法はCu層の薄型化に適しているため，
リード・ピッチの微細化に有利である。

【０２４９】一方、ゲートドライバ回路１２は低温ポリ
シリコン技術で形成している。つまり、画素のＴＦＴと
同一のプロセスで形成している。これは、ソースドライ
バ１４に比較して内部の構造が容易で、動作周波数も低
いためである。

【０２５０】したがって、低温ポリシリ技術で形成して
も容易に形成することができ、また、狭額縁化を実現で
きる。もちろん、ゲートドライバ１２をシリコンチップ
で形成し、ＣＯＧ技術などを用いて基板４６上に実装し
てもよいことは言うまでもない。また、画素ＴＦＴ、ゲ
ートドライバなどは高温ポリシリコン技術で形成しても
よく、有機材料で形成（有機ＴＦＴ）してもよい。

【０２５１】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用の
シフトレジスタ２２ｂとを内蔵する。各シフトレジスタ
２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫ
ｘＮ）、スタートパルス（ＳＴｘ）で制御される。その
他、ゲート信号線の出力、非出力を制御するイネーブル
（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップ
ダウン（ＵＰＤＷＭ）信号を付加することが好ましい。
他に、スタートパルスがシフトレジスタにシフトされ、
そして出力されていることを確認する出力端子などを設
けることが好ましい。

【０２５２】なお、シフトレジスタのシフトタイミング
はコントロールＩＣ（図示せず）からの制御信号で制御
される。また、外部データのレベルシフトを行うレベル
シフト回路を内蔵する。また、検査回路を内蔵する。

【０２５３】シフトレジスタ２２のバッファ容量は小さ
いため、直接にはゲート信号線１７を駆動することがで
きない。そのため、シフトレジスタ２２の出力とゲート
信号線１７を駆動する出力ゲート２４間には少なくとも
２つ以上のインバータ回路２３が形成されている。

【０２５４】ソースドライバ１４を低温ポリシリなどの
ポリシリ技術で基板４６上に直接形成する場合も同様で
あり、ソース信号線を駆動するトランスファーゲートな
どのアナログスイッチのゲートとソースドライバのシフ
トレジスタ間には複数のインバータ回路が形成される。
以下の事項（シフトレジスタの出力と、信号線を駆動す
る出力段（出力ゲートあるいはトランスファーゲートな
どの出力段間に配置されるインバータ回路に関する事
項）は、ソースドライブおよびゲートドライブ回路に共
通の事項である。

【０２５５】たとえば、図２ではソースドライバ１４の
出力が直接ソース信号線１８に接続されているように図
示したが、実際には、ソースドライバのシフトレジスタ
の出力は多段のインバータ回路が接続されて、インバー
タの出力がトランスファーゲートなどのアナログスイッ
チのゲートに接続されている。

【０２５６】インバータ回路２３はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したようにゲートドライバ回
路１２のシフトレジスタ回路２２の出力端にはインバー
タ回路２３が多段に接続されており、その最終出力が出
力ゲート２４に接続されている。なお、インバータ回路
２３はＰチャンネルのみで構成してもよい。ただし、こ
の場合は、インバータではなく単なるゲート回路として
構成してもよい。

【０２５７】各インバータ回路２３を構成するＰチャン
ネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、
チャンネル長をＬ（ダブルゲート以上の場合は構成する
チャンネルの幅もしくはチャンネル長を加算する）と
し、シストレジスタに近いインバータの次数を１、表示
側に近いインバータの次数をＮ（Ｎ段目）とする。

【０２５８】インバータ回路２３の接続段数が多いと接
続されているインバータ２３の特性差が多重（積み重な
り）され、シフトレジスタ２２から出力ゲート２４まで
の伝達時間に差が生じる（遅延時間バラツキ）。たとえ
ば、極端な場合では、図２において出力ゲート２４ａは
１．０μｓｅｃ後（シフトレジスタからパルスが出力さ
れてから起算して）にオンしている（出力電圧が切り替
わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ
後（シフトレジスタからパルスが出力されてから起算し
て）にオンしている（出力電圧が切り替わっている）と
いう状態が生じる。

【０２５９】したがって、シフトレジスタ２２と出力ゲ
ート２４間に作製するインバータ回路２３数は少ない方
がよいが、出力ゲート２４を構成するＴＦＴのチャンネ
ルのゲート幅Ｗは非常に大きい。また、シストレジスタ
２２の出力段のゲート駆動能力は小さい。そのため、シ
フトレジスタを構成するゲート回路（ＮＡＮＤ回路な
ど）で直接に出力ゲート２４を駆動することは不可能で
ある。そのため、インバータを多段接続する必要がある
が、たとえば、図２のインバータ２３ｄのＷ４／Ｌ４
（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャン
ネル長）の大きさと、インバータ２３ｃのＷ３／Ｌ３の
大きさの比が大きいと遅延時間が長くなり、また、イン
バータの特性がバラツキも大きくなる。

【０２６０】図３に遅延時間バラツキ（点線で示す）と
遅延時間比（実線で示す）の関係を示す。横軸は（Ｗn-
1／Ｌn-1）／（Ｗn／Ｌn）で示す。たとえば、図２でイ
ンバータ２３ｄとインバータ２３ｃのＬが同一で２Ｗ３
＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．
５である。図３のグラフにおいて遅延時間比は（Ｗn-1
／Ｌn-1）／（Ｗn／Ｌn）＝０．５のときを１とし、遅
延同様に時間バラツキも１としている。

【０２６１】図３では（Ｗn-1／Ｌn-1）／（Ｗn／Ｌn）
が大きくなるほどインバータ２３の接続段数が多くなり
遅延時間バラツキが大きくなることを示しており、ま
た、（Ｗn-1／Ｌn-1）／（Ｗn／Ｌn）が小さくなるほど
インバータ２３から次段へのインバータ２３への遅延時
間が長くなることを示している。このグラフから遅延時
間比および遅延時間バラツキを２以内にすることが設計
上有利である。したがって、次式の条件を満足させれば
よい。

【０２６２】０．２５ ≦（Ｗn-1／Ｌn-1）／（Ｗn／
Ｌn） ≦０．７５また、各インバータ２３のＰチャンネルのＷ／Ｌ比（Ｗ
p／Ｌp）とｎチャンネルのＷ／Ｌ比（Ｗs／Ｌs）とは以
下の関係を満足させる必要がある。

【０２６３】０．４ ≦（Ｗs／Ｌs）／（Ｗp／Ｌp） ≦０．８さらに、シフトレジスタの出力端から出力ゲート（ある
いはトランスファーゲート）間に形成するインバータ２
３の段数ｎは次式を満足させると遅延時間のバラツキも
少なく良好である。

【０２６４】３ ≦ ｎ ≦ ８モビリティμにも課題がある。ｎチャンネルトランジス
タのモビリティμnは小さいとＴＧおよびインバータの
サイズが大きくなり、消費電力等が大きくなる。また、
ドライバの形成面積が大きくなる。そのため、パネルサ
イズが大きくなってしまう。一方、大きいとトランジス
タの特性劣化をひきおこしやすい。そのため、モビリテ
ィμnは以下の範囲がよい。

【０２６５】５０ ≦ μn ≦ １５０また、シフトレジスタ２２内のクロック信号のスルーレ
ートは、５００Ｖ／μｓｅｃ以下にする。スルーレート
が高いとｎチャンネルトランジスタの劣化が激しい。

【０２６６】なお、図２でシフトレジスタの出力にはイ
ンバータ２３を多段に接続するとしたが、ＮＡＮＤ回路
でもよい。ＮＡＮＤ回路でもインバータを構成すること
ができるからである。つまり、インバータ２３の接続段
数とはゲートの接続段数と考えればよい。この場合もい
ままで説明したＷ／Ｌ比等の関係が適用される。

【０２６７】図１で図示した構成ではＥＬ素子１５のカ
ソードはＶｓ１電位に接続されている。しかし、各色を
構成する有機ＥＬの駆動電圧が異なるという問題があ
る。たとえば、単位平方センチメートルあたり０．０１
（Ａ）の電流を流した場合、青（Ｂ）ではＥＬ素子の端
子電圧は５（Ｖ）であるが、緑（Ｇ）および赤（Ｒ）で
は９（Ｖ）である。つまり、端子電圧が、ＢとＧ、Ｒで
異なる。したがって、ＢとＧ、Ｒでは保持するトランジ
スタ１１ｃ１１ｄのソース−ドレイン電圧（ＳＤ電圧）
が異なる。そのため、各色でトランジスタのソース−ド
レイン電圧（ＳＤ電圧）間オフリーク電流が異なること
になる。オフリーク電流が発生し、かつオフリーク特性
が各色で異なると、色バランスのずれた状態でフリッカ
が発生する、発光色に相関してガンマ特性がずれるとい
う複雑な表示状態をなる。

【０２６８】この課題に対応するため、本発明では図５
に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１
つのカソード電極の電位を他色のカソード電極の電位と
異ならせるように構成している。具体的には図５では、
Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５
３ｂとしている。

【０２６９】カソード電極５３ａは、各色の有機ＥＬを
塗り分けたメタルマスク技術を用いて形成する。メタル
マスクを用いるのは、有機ＥＬが水に弱くエッチングな
どを行うことができないからである。メタルマスク（図
示せず）を用いて、カソード電極５３ａを蒸着し、同時
にコンタクトホール５２ａで接続を取る。コンタクトホ
ール５２ａによりＢカソード配線５１ａと電気的接続を
取ることができる。

【０２７０】カソード電極５３ｂも同様に、各色の有機
ＥＬを塗り分けたメタルマスク技術を用いて形成する。
メタルマスク（図示せず）を用いて、カソード電極５３
ｂを蒸着し、同時にコンタクトホール５２ｂで接続を取
る。コンタクトホール５２ｂによりＲＧカソード配線５
１ｂと電気的接続を取ることができる。なお、カソード
電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となる
ように形成するとよい。

【０２７１】以上の構成により、カソード電極５１ａと
５１ｂには異なる電圧を印加することができるから、図
１のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、
少なくとも１色のＥＬに印加する電圧を変化させること
ができる。なお、図５ではＲＧでは同一のカソード電極
５３ｂとしたがこれに限定するものではなく、ＲとＧで
異なるカソード電極となるように構成してもよい。

【０２７２】以上のように構成することにより、各色で
トランジスタのソース−ドレイン電圧（ＳＤ電圧）間の
オフリーク電流が発生、キンク現象を防止することがで
きる。したがって、フリッカが発生なく、発光色に相関
してガンマ特性がずれるということもなく、良好な画像
表示を実現できる。

【０２７３】また、図１のＶｓ１をカソード電圧とし、
このカソード電圧を各色で異なるようにするとしたがこ
れに限定するものではなく、アノード電圧Ｖｄｄを各色
で異なるように構成してもよいことは言うまでもない。
たとえば、Ｒの画素のＶｄｄを電圧８（Ｖ）にし、Ｇを
６（Ｖ）、Ｂを１０（Ｖ）とする構成である。これらの
アノード電圧、カソード電圧は±１（Ｖ）の範囲で調整
できるように構成することが好ましい。

【０２７４】パネルサイズが２インチ程度であっても、
Ｖｄｄと接続されるアノードからは１００ｍＡ近く電流
が出力される。そのため、アノード配線２０（電流供給
線）の低抵抗化は必須である。この課題に対応するた
め、本発明では図６で図示するようにアノード６３配線
を表示領域の上側と下側から供給している（両端給
電）。以上のように両端給電することにより画面の上下
での輝度傾斜の発生がなくなる。

【０２７５】発光輝度を高めるためには画素４８を粗面
化するとよい。この構成を図７に示す。まず、画素電極
４８を形成する箇所にスタンパ技術を用いて微細な凹凸
を形成する。画素が反射型の場合は、スパッタリング法
で約２００ｎｍのアルミニウムの金属薄膜を形成して画
素電極４８を形成する。画素電極４８が有機ＥＬと接す
る箇所には凸部が設けられ、粗面化される。なお、単純
マトリックス型表示パネルの場合は、画像電極４８はス
トライプ状電極状とする。また、凸部は凸状だけに限定
するものではなく、凹状でもよい。また、凹と凸とを同
時に形成してもよい。

【０２７６】突起の大きさは直径４μｍ程度にして隣接
間距離の平均値を１０μｍ、２０μｍ、４０μｍにし
て、それぞれ突起の単位面積密度を１０００から１２０
０個／平方ミリメートル、１００から１２０個／ｍｍ
２、６００から８００個／平方ミリメートルとして輝度
測定を行った。すると、突起の単位面積密度が大きくな
るほど発光輝度が強くなることがわかった。したがっ
て、画素電極４８上の突起の単位面積密度を変えること
で、画素電極の表面状態を変えて発光輝度を調整できる
ことがわかった。検討によれば、突起の単位面積密度を
８００個／平方ミリメートル以下１００個／平方ミリメ
ートル以下で良好な結果を得ることができた。

【０２７７】有機ＥＬは自己発光素子である。この発光
による光がスイッチング素子としてのＴＦＴに入射する
とホトコンダクタ現象（ホトコン）が発生する。ホトコ
ンとは、光励起によりＴＦＴなどのスイッチング素子の
オフ時でのリーク（オフリーク）が増える現象を言う。

【０２７８】この課題に対処するため、本発明では図９
に示すようにゲートドライバ１２（場合によってはソー
スドライバ１４）の下層、画素トランジスタ１１の下層
の遮光膜９１を形成している。遮光膜９１はクロムなど
の金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎ
ｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと
凹凸が発生して上層のＴＦＴ１１Ａ１のパターニングが
困難になる。

【０２７９】遮光膜９１上に２０以上１００ｎｍ以下の
無機材料からなる平滑化膜７１ａを形成する。この遮光
膜９１のレイヤーを用いて蓄積容量１９の一方の電極を
形成してもよい。この場合、平滑膜７１ａは極力薄く作
り蓄積容量の容量値を大きくすることが好ましい。また
遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸
化シリコン膜を遮光膜９１の表面に形成し、この酸化シ
リコン膜を蓄積容量１９の誘電体膜として用いてもよ
い。平滑化膜７１ｂ上にはＨＡ構造の画素電極が形成さ
れる。

【０２８０】ドライバ回路１２などは裏面だけでなく、
表面からの光の進入も抑制するべきである。ホトコンの
影響により誤動作するからである。したがって、本発明
では、カソード電極が金属膜の場合は、ドライバ１２な
どの表面にもカソード電極を形成し、この電極を遮光膜
として用いている。

【０２８１】しかし、ドライバ１２の上にカソード電極
を形成すると、このカソード電極からの電界によるドラ
イバの誤動作あるいはカソード電極とドライバ回路の電
気的接触が発生する可能性がある。この課題に対処する
ため、本発明ではドライバ回路１２などの上に少なくと
も１層、好ましくは複数層の有機ＥＬ膜を画素電極上の
有機ＥＬ膜形成と同時に形成する。

【０２８２】基本的に有機ＥＬ膜は絶縁物であるから、
ドライバ上に有機ＥＬ膜を形成することにより、カソー
ドとドライバ間が隔離される。したがって、前述の課題
を解消することができる。

【０２８３】一方、カソード電極が透明電極の場合は、
透明電極のシート抵抗値が問題となる。透明電極は高抵
抗であるが、有機ＥＬのカソードには高い電流密度で電
流を流す必要がある。しがたって、ＩＴＯ膜の単層でカ
ソード電極を形成すると発熱により加熱状態となった
り、表示画面に極度の輝度傾斜が発生したりする。

【０２８４】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線９２を形成してい
る。低抵抗化配線９２は液晶表示パネルのブラックマト
リックス（ＢＭ）と同様の構成（クロムまたはアルミ材
料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置
（画素電極間、ドライバ１２の上など）である。しか
し、有機ＥＬではＢＭを形成する必要はないから機能は
全く異なる。なお、低抵抗化配線９２は透明電極７２の
表面に限定するものではなく、裏面（有機ＥＬ膜と接す
る面）に形成してもよい。

【０２８５】図１０は有機ＥＬモジュールの構成図であ
る。プリント基板１０３にはコントロールＩＣ１０１と
電源ＩＣ１０２が実装されている。プリント基板１０３
とアレイ基板４９とはフレキシブル基板１０４で電気的
に接続される。このフレキシブル基板１０４を介して電
源電圧、電流、制御信号、映像データがアレイ基板４９
のソースドライバ１４およびゲートドライバ１２に供給
される。

【０２８６】この際問題となるのは、ゲートドライバ１
２の制御信号である。ゲートドライバ１２には少なくと
も５（Ｖ）以上の振幅の制御信号を印加する必要があ
る。しかし、コントロールＩＣ１０１の電源電圧は２．
５（Ｖ）あるいは３．３（Ｖ）であるため、コントロー
ルＩＣ１０１から直接にゲートドライバ１２に制御信号
を印加することができない。

【０２８７】この課題に対して、本発明は高い電圧で駆
動される電源ＩＣ１０２からゲートドライバ１２の制御
信号を印加する。電源ＩＣ１０２はゲートドライバ１２
の動作電圧も発生させるのであるから、当然ながらゲー
トドライバ１２に最適な振幅の制御信号を発生させるこ
とができる。

【０２８８】図１１ではゲートドライバ１２の制御信号
はコントロールＩＣで発生させ、ソースドライバ１４で
一旦、レベルシフトを行った後、ゲートドライバ１２に
印加している。ソースドライバ１４の駆動電圧は５〜８
（Ｖ）であるから、コントロールＩＣ１０１から出力さ
れた３．３（Ｖ）振幅の制御信号を、ゲートドライバ１
２が受け取れる５（Ｖ）振幅に変換することができる。

【０２８９】図１４、図１５は本発明の表示モジュール
装置の説明図である。図１４はソースドライバ１４内に
内蔵ＲＡＭ１５１を持たせた構成である。内蔵ＲＡＭは
８色表示（各色１ビット）、２５６色表示（ＲＧは３ビ
ット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４
ビット）の容量を有する。この８色、２５６色または４
０９６色表示で、かつ静止画の時は、ソースドライバ１
４内に配置されたドライバコントローラはこの内蔵ＲＡ
Ｍ１５１の画像データを読み出す。したがって、超低消
費電力化を実現できる。もちろん、内蔵ＲＡＭ１５１は
２６万色以上の多色のＲＡＭであってもよい。また、動
画の時も内蔵ＲＡＭ１５１の画像データを用いてもよ
い。

【０２９０】内蔵ＲＡＭ１５１の画像データは誤差拡散
処理あるいはディザ処理を行った後のデータをメモリし
てもよい。誤差拡散処理、ディザ処理などを行うことに
より、２６万色表示データを４０９６色などに変換する
ことができ、内蔵ＲＡＭ１５１の容量を小さくすること
ができる。誤差拡散処理などは誤差拡散コントローラ１
４１で行うことができる。

【０２９１】なお、図１４などにおいて１４をソースド
ライバと記載したが、単なるドライバだけでなく、電源
回路１０２、バッファ回路１５４（シフトレジスタなど
の回路を含む）、データ変換回路、ラッチ回路、コマン
ドデコーダ、シフト回路、アドレス変換回路、内蔵ＲＡ
Ｍ１５１からの入力を処理してソース信号線に電圧ある
いは電流を出力するさまざまな機能あるいは回路が構成
されたものである。この事項などは、本発明の他の実施
例でも同様である。

【０２９２】フレームレートはパネルモジュールの消費
電力と関係する。つまり、フレ−ムレートを高くすれば
ほぼ比例して消費電力は増大する。携帯電話などは待ち
受け時間を長くするなどの観点から消費電力の低減を図
る必要がある。一方、表示色を多くする（階調数を多く
する）ためにはソースドライバＩＣ１４などの駆動周波
数を高くしなければならない。しかし、消費電力の問題
から消費電力を増大させることは困難である。

【０２９３】一般的に、携帯電話などの情報表示装置で
は、表示色数よりも低消費電力化が優先される。表示色
数を増加させる回路の動作周波数が高くなる、あるいは
ＥＬ素子に印加する電圧（電流）波形の変化が多くなる
など理由から、消費電力が増加する。したがって、あま
り表示色数を多くすることはできない。この課題に対し
て、本発明は画像データを誤差拡散処理あるいはディザ
処理を行って画像を表示する。

【０２９４】図１９で説明した本発明の携帯電話では図
示していないが、筐体の裏側にＣＣＤカメラを備えてい
る。ＣＣＤカメラで撮影し画像は即時に表示パネルの表
示画面２１に表示できる。ＣＣＤカメラで撮影したデー
タは、表示画面２１に表示することができる。ＣＣＤカ
メラの画像データは２４ビット（１６７０万色）、１８
ビット（２６万色）、１６ビット（６．５万色）、１２
ビット（４０９６色）、８ビット（２５６色）をキー入
力２６５で切り替えることができる。

【０２９５】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵メモリの容量以上の時は、誤差拡散
処理などを実施し、表示色数を内蔵メモリ１５１の容量
以下となるように画像処理を行う。

【０２９６】今、ソースドライバＩＣ１４には４０９６
色（ＲＧＢ各４ビット）で１画面の内蔵ＲＡＭ１５１を
具備しているとして説明する。モジュール外部から送ら
れてくる画像データが４０９６色の場合は、直接ソース
ドライバＩＣ１４の内蔵ＲＡＭ１５１に格納され、この
内蔵ＲＡＭ１５１から画像データを読み出し、表示画面
２１に画像を表示する。

【０２９７】画像データが２６万色（Ｇ：６ビット、
Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１４お
よび図１５に示すように誤差拡散コントローラ１４１の
演算メモリ１５２に一旦格納され、かつ同時に誤差拡散
あるいはディザ処理を行う演算回路１５３で誤差拡散あ
るいはディザ処理が行われる。この誤差拡散処理などに
より１６ビットの画像データは内蔵ＲＡＭ１５１のビッ
ト数である１２ビットに変換されてソースドライバＩＣ
１４に転送される。ソースドライバＩＣ１４はＲＧＢ各
４ビット（４０９６色）の画像データを出力し、表示画
面２１に画像を表示する。

【０２９８】また、図１５の構成などにおいて、垂直同
期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変
化させて）、フィールドあるいはフレームごとに誤差拡
散処理あるいはディザ処理方法を変化させてもよい。た
とえば、ディザ処理では、第１フレームでＢａｙｅｒ型
を用い、次の第２フレームではハーフトーン型を用いる
などである。このようにフレームごとにディザ処理を変
化させ、切り替えるようにすることにより誤差拡散処理
などに伴うドットむらが目立ちにくくなるという効果が
発揮される。

【０２９９】また、第１フレームと第２フレームで誤差
拡散処理などの処理係数を変化させてもよい。また、第
１フレームで誤差拡散処理をし、第２フレームでディザ
処理をし、さらに第３フレームで誤差拡散処理をするな
ど処理とを組み合わせても良い。また、乱数発生回路を
具備し、乱数の値でフレームごとに処理を実施する処理
方法を選択してもよい。

【０３００】フレームレートなどの情報を伝送されるフ
ォーマットに記載するようにしておけば、この記載され
たデータをデコードあるいは検出することにより、自動
でフレームレートなどを変更できるようになる。特に、
伝送されてくる画像が動画か静止画かを記載しておくこ
とが好ましい。また、動画場合は、動画の１秒あたりの
コマ数を記載しておくことが好ましい。また、伝送パケ
ットに携帯電話の機種番号を記載しておいたりしておく
ことが好ましい。なお、本明細書では伝送パケットとし
て説明するがパケットである必要なない。つまり、送信
あるいは発信するデータ中に図１８などで説明する情報
（表示色数、フレームレートなど）が記載されたもので
あればいずれでもよい。

【０３０１】図１７は本発明の携帯電話などに送られて
くる伝送フォーマットである。伝送とは受信するデータ
と、送信するデータの双方を含む。つまり、携帯電話は
受話器からの音声あるいは携帯電話に付属のＣＣＤカメ
ラで撮影した画像を他の携帯電話などに送信する場合も
あるからである。したがって、図１８などで説明する伝
送フォーマットなどに関連する事項は送信、受信の双方
に適用される。

【０３０２】本発明の携帯電話などではデータはデジタ
ル化されてパケット形式で伝送される。図１６および図
１７で記載しているように、フレームの中は、フラグ部
（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情
報部（Ｉ）、フレームチェックシーケンス（ＦＣＳ）及
びフラグ部（Ｆ）からなる。コントロール部（Ｃ）のフ
ォーマットは図のように情報転送（Ｉフレーム）、関し
（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの
形式をとる。

【０３０３】まず、情報転送形式は情報（データ）を転
送する時に使用するコントロールフィールドの形式で、
非番号性形式の一部を除けば、情報転送形式がデータフ
ィールドを有する唯一の形式である。この形式によるフ
レームを情報フレーム（Ｉフレーム）という。

【０３０４】また、監視形式は、データリンクの監視制
御機能、すなわち情報フレームの受信確認、情報フレー
ムの再送要求などを行うために使用する形式である。こ
の形式によるフレームを、監視フレーム（Ｓフレーム）
という。

【０３０５】次に非番号制形式は、その他のデータリン
グ制御機能を遂行するために使用するコントロールフィ
ールドの形式で、この形式によるフレームを非番号制フ
レーム（Ｕフレーム）という。

【０３０６】端末及び網は送受信する情報フレームを送
信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管
理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、
０〜７までの８個を循環番号として使い、７の次は０と
なるモジュラス構成をとっている。したがって、この場
合のモジュラスは８であり、応答フレームを受信せず
に、連続送信できるフレーム数は７である。

【０３０７】データ領域には色数データを示す８ビット
のデータとフレームレートを示す８ビットのデータが記
載される。これらの例を図１８（ａ）（ｂ）に示す。ま
た、表示色の色数には静止画と動画の区別を記載してお
くことが好ましい。また、携帯電話の機種名、送受信す
る画像データの内容（人物などの自然画、メニュー画
面）などを図１７のパケットに記載しておくことが望ま
しい。

【０３０８】データを受け取った機種はデータをデコー
ドし、自身（該当機種番号）のデータであるとき、記載
された内容によって、表示色、フレームレートなど自動
的に変更する。また、記載された内容を表示装置の表示
領域２１に表示するように構成してもよい。ユーザーは
画面２１の記載内容（表示色、推奨フレームレート）を
見て、キーなどを操作し、最適な表示状態にマニュアル
で変更する。

【０３０９】なお、一例として、図１８（ｂ）では数値
の３はフレームレート８０Ｈｚと一例をあげて記載して
いるがこれに限定するものではなく、４０−６０Ｈｚな
どの一定範囲を示すものであってもよい。また、データ
領域に携帯電話の機種などを記載しておいてもよい。機
種により性能などが異なり、フレームレートを変化させ
る必要も発生するからである。また、画像が漫画である
とか、宣伝（ＣＭ）であるとかの情報を記載しておくこ
とも好ましい。また、パケットに視聴料金などの情報を
記載する。パケット長などの情報を記載しておいてもよ
い。ユーザーは視聴料金の確認して情報を受信するか否
かを判断する。また、画像データが誤差拡散処理をされ
ているか否かのデータも記載しておくことが好ましい。

【０３１０】また、画像処理方法（誤差拡散処理、ディ
ザ処理などの種別、重み付け関数の種類とそのデータ、
ガンマの係数など）、機種番号などの情報を伝送される
フォーマットに記載するようにしておけばよい。また、
画像データがＣＣＤで撮影されたデータとか、ＪＰＥＧ
データか、またその解像度、ＭＰＥＧデータか、ＢＩＴ
ＭＡＰデータかなどの情報を記載しておく。この記載さ
れたデータをデコードあるいは検出することにより、自
動で受信した携帯電話などで最適な状態に変更できるい
ようになる。

【０３１１】もちろん、伝送されてくる画像が動画か静
止画かを記載しておくことが好ましい。また、動画の場
合は、動画の１秒あたりのコマ数を記載しておくことが
好ましい。また、受信端末で推奨する再生コマ数／秒な
どの情報も記載しておくことが好ましい。

【０３１２】以上の事項は、伝送パケットが送信の場合
でも同様である。また、本明細書では伝送パケットとし
て説明するがパケットである必要なない。つまり、送信
あるいは発信するデータ中に図１８などで説明する情報
が記載されたものであればいずれでもよい。

【０３１３】誤差拡散処理コントローラ１４１は、誤差
処理されて送られてきたデータを、逆誤差拡散処理を行
い、元データにもどしてから再度、誤差拡散処理を行う
機能を付加することが好ましい。誤差拡散処理の有無は
図１７のパケットデータに載せておく。また、誤差拡散
（ディザなどの方式も含む）の処理方法、形式など逆誤
差拡散処理に必要なデータも載せておく。

【０３１４】逆誤差拡散処理を実施するのは、誤差拡散
処理はその処理の過程において、ガンマカーブの補正も
実現できるからである。データを受けたＥＬ表示装置な
どのガンマカーブと、送られてきたガンマカーブとが適
応しない場合がある。また、送信親されてきたデータは
誤差拡散などの処理がすでに実施された画像データであ
る場合がある。

【０３１５】この事態に対応するために、逆誤差拡散処
理を実施し、元データに変換してガンマカーブ補正の影
響がないようにする。その後、受信したＥＬ表示装置な
どで誤差拡散処理を行い、受信表示パネルに最適なガン
マカーブになり、かつ最適な誤差拡散処理となるように
誤差拡散処理などを実施する。

【０３１６】また、表示色により、フレームレートを切
り替えたい場合は、携帯電話などの装置にユーザボタン
と配置し、ボタンなどを用いて表示色などを切り替えら
れるようにすればよい。

【０３１７】図１９は情報端末装置の１例としての携帯
電話の平面図である。筐体１９３にアンテナ１９１、テ
ンキー１９２などが取り付けられている。１９４などが
表示色切換キーあるいは電源オンオフ、フレームレート
切換キーである。

【０３１８】携帯電話などの内部回路ブロックを図２０
に示す。回路は主としてアップコンバータ２０５とダウ
ンコンバータ２０４のブロック、デェプレクサ２０１の
ブロックＬＯバッファ２０３などのブロックから構成さ
れる。

【０３１９】キー１９４を１度押さえると表示色は８色
モードに、つづいて同一キー１９４を押さえると表示色
は２５６色モード、さらにキー１９４を押さえると表示
色は４０９６色モードとなるようにシーケンスを組んで
もよい。キーは押さえるごとに表示色モードが変化する
トグルスイッチとする。なお、別途表示色に対する変更
キーを設けてもよい。この場合、キー１９４は３つ（以
上）となる。

【０３２０】キー１９４はプッシュスイッチの他、スラ
イドスイッチなどの他のメカニカルなスイッチでもよ
く、また、音声認識などにより切換るものでもよい。た
とえば、４０９６色を受話器に音声入力すること、たと
えば、「高品位表示」、「２５６色モード」あるいは
「低表示色モード」と受話器に音声入力することにより
表示パネルの表示画面２１に表示される表示色が変化す
るように構成する。これは現行の音声認識技術を採用す
ることにより容易に実現することができる。

【０３２１】また、表示色の切換は電気的に切換るスイ
ッチでもよく、表示パネルの表示部２１に表示させたメ
ニューを触れることにより選択するタッチパネルでも良
い。また、スイッチを押さえる回数で切換る、あるいは
クリックボールのように回転あるいは方向により切換る
ように構成してもよい。

【０３２２】１９４は表示色切換キーとしたが、フレー
ムレートを切換るキーなどとしてもよい。また、動画と
静止画とを切換るキーなどとしてもよい。また、動画と
静止画とフレームレートなどの複数の要件を同時に切り
替えてもよい。また、押さえ続けると徐々に（連続的
に）フレームレートが変化するように構成してもよい。
この場合は発振器を構成するコンデンサＣ、抵抗Ｒのう
ち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたり
することにより実現できる。

【０３２３】また、コンデンサはトリマコンデンサとす
ることにより実現できる。また、半導体チップに複数の
コンデンサを形成しておき、１つ以上のコンデンサを選
択し、これらを回路的に並列に接続することにより実現
してもよい。

【０３２４】なお、表示色などによりフレームレートを
切換るという技術的思想は携帯電話に限定されるもので
はなく、パームトップコンピュータや、ノートパソコ
ン、ディスクトップパソコン、携帯時計など表示画面を
有する機器に広く適用することができる。また、液晶表
示装置（液晶表示パネル）に限定されるものではなく、
液晶表示パネル、有機ＥＬパネルや、ＴＦＴパネル、Ｐ
ＬＺＴパネルや、ＣＲＴにも適用することができる。

【０３２５】本発明の実施例で説明した技術的思想は、
ビデオカメラ、液晶プロジェクター、立体テレビ、プロ
ジェクションテレビなどに適用できる。また、ビューフ
ァインダ、携帯電話のモニター、ＰＤＡ、ＰＨＳ、携帯
情報端末およびそのモニター、デジタルカメラおよびそ
のモニターにも適用できる。また、電子写真システム、
ヘッドマウントディスプレイ、直視モニターディスプレ
イ、ノートパーソナルコンピュータ、ビデオカメラ、電
子スチルカメラにも適用できる。

【０３２６】また、現金自動引き出し機のモニター、公
衆電話、テレビ電話、パーソナルコンピュータ、液晶腕
時計およびその表示装置にも適用できる。さらに、家庭
電器機器の液晶表示モニター、ポケットゲーム機器およ
びそのモニター、表示パネル用バックライトなどにも適
用あるいは応用展開できることは言うまでもない。

【０３２７】

【発明の効果】以上のように、本発明により、作製され
たアレイ基板または表示パネルの検査あるいは評価を容
易に実現できるため信頼性の高い表示装置を提供でき
る。

【０３２８】また、本発明の表示パネル、表示装置等
は、高画質、低消費電力、低コスト化、高輝度化等のそ
れぞれの構成に応じて特徴ある効果を発揮する。

【０３２９】なお、本発明を用いれば、低消費電力の情
報表示装置などを構成できるので、電力を消費しない。
また、小型軽量化できるので、資源を消費しない。した
がって、地球環境、宇宙環境に優しいこととなる。

【図面の簡単な説明】

【図１】本発明の表示パネルの回路構成図

【図２】本発明の表示装置の回路構成図

【図３】本発明の表示装置の説明図

【図４】本発明の表示装置の断面図

【図５】本発明の表示装置の説明図

【図６】本発明の表示装置の説明図

【図７】本発明の表示装置の断面図

【図８】本発明の表示装置の断面図

【図９】本発明の表示装置の断面図

【図１０】本発明の表示装置の構成図

【図１１】本発明の表示装置の構成図

【図１２】従来の表示パネルの回路構成図

【図１３】本発明の表示パネルの説明図

【図１４】本発明の表示装置の説明図

【図１５】本発明の表示装置の説明図

【図１６】本発明の表示装置のデータ伝送方法の説明図

【図１７】本発明の表示装置のデータ伝送方法の説明図

【図１８】本発明の表示装置のデータ伝送方法の説明図

【図１９】本発明の情報表示装置の平面図

【図２０】本発明の情報表示装置の説明図

【図２１】本発明の表示パネルの説明図

【図２２】本発明の表示パネルの説明図

【図２３】本発明の検査方法の説明図

【図２４】本発明の検査方法の説明図

【図２５】本発明の検査装置の説明図

【図２６】本発明の検査方法の説明図

【図２７】本発明の検査方法の説明図

【図２８】本発明の検査方法の説明図

【図２９】本発明の検査方法の説明図

【図３０】本発明の検査方法の説明図

【図３１】本発明の検査方法の説明図

【図３２】本発明の検査方法の説明図

【図３３】本発明のソースドライバの説明図

【図３４】本発明の検査方法の説明図

【図３５】本発明の表示パネルの説明図

【図３６】本発明の検査方法の説明図

【図３７】本発明の表示パネルの説明図

【図３８】本発明の表示パネルの説明図

【図３９】本発明の表示パネルの説明図

【符号の説明】

１１ＴＦＴ１２ゲートドライバ１４ソースドライバ１５ＥＬ素子１６画素１７ゲート信号線１８ソース信号線１９キャパシタ（蓄積容量、コンデンサ）２０電流供給線（電力供給線、電圧供給線）２１表示領域（表示画面、有効表示領域）４１封止フタ（封止材）４３，４４凸部４５シール剤（材）４６反射膜４７有機ＥＬ（ＥＬ素子）４８画素電極４９アレイ基板５０ λ／４板（λ／４シート）５１カソード配線５２コンタクト５３カソード５４偏光板５５乾燥剤（乾燥材、吸湿手段）６１，６２接続端子６３アノード７１平滑化膜７２透明電極７３封止膜７４円偏光板８１エッジ保護膜９１遮光膜９２低抵抗化配線（金属膜）１０１コントロールＩＣ１０２電源ＩＣ１０３プリント基板１０４フレキシブル基板１０５データ信号１４１誤差拡散コントローラ１５１内蔵表示メモリ１５２演算メモリ１５３演算回路１５４バッファ回路１９１アンテナ１９２テンキー１９３筐体１９４ボタン２０１デェプレクサ２０２ＬＮＡ２０３ＬＯバッファ２０４ダウンコンバータ２０５アップコンバータ２０６ＰＡプリドライバ２０７ＰＡ２３１ガラス基板２３２ショートリング２４１切断部２４２端子電極２５１プローブ２５２観察者（光学的検出手段）２５３信号源（電圧または電流源）３３１映像信号線３３２スイッチ制御手段３３３トランスファーゲート（ＴＧ）３３４アナログスイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２４Ｇ０９Ｇ 3/20 ６２４Ｂ６７０６７０Ｑ 3/30 3/30 ＪＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ (72)発明者柘植仁志大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2G036 AA19 AA27 BA32 BB12 3K007 AB00 AB04 AB05 AB13 AB18 BA06 BB05 CA01 CA02 CA05 CB01 DA00 DB03 EB00 FA01 FA02 5C080 AA06 BB05 DD15 DD25 FF11 JJ02 JJ03 JJ06 KK47 5C094 AA02 AA10 AA15 AA22 AA44 BA03 BA29 CA19 CA24 DA14 DA15 DB01 DB04 EA03 EA04 EA07 5G435 AA00 AA01 AA03 AA17 AA18 BB05 CC09 CC12 EE33 KK05

Claims

【特許請求の範囲】

【請求項１】１画素あたり複数本のゲート信号線と少
なくとも１本のソース信号線を有し、かつ前記信号線を
制御することにより光変調を行うＥＬ表示装置に用いる
アレイ基板にあって、前記複数の画素のソース信号線を電気的に短絡する第１
の短絡部と、前記複数の画素のゲート信号線を電気的に短絡する第２
の短絡部と、前記第１の短絡部と第２の短絡部を電気的に接続する接
続部を有することを特徴とするアレイ基板。
【請求項２】１画素あたり第１のゲート信号線と第２
のゲート信号線と少なくとも１本のソース信号線を有
し、かつ前記信号線を制御することにより光変調を行う
ＥＬ表示装置にあって、前記複数の画素のソース信号線を電気的に短絡する第１
の短絡部と、前記複数の画素の第１のゲート信号線を電気的に短絡す
る第２の短絡部と、前記複数の画素の第２のゲート信号線を電気的に短絡す
る第３の短絡部と、前記第１の短絡部と第２の短絡部を電気的に接続する第
１の接続部と、前記第２の短絡部と第３の短絡部を電気的に接続する第
２の接続部とを有することを特徴とするアレイ基板。
【請求項３】各画素にスイッチング素子が配置され、
かつ画素がマトリックス状に配置され、１画素あたり複
数本のゲート信号線と少なくとも１本のソース信号線を
有し、かつ前記信号線を制御することにより光変調を行
うＥＬ表示装置に用いる検査装置にあって、前記複数のゲート信号線に前記スイッチング素子を動作
状態にする電圧を印加するゲート電圧印加手段と、前記ＥＬ表示装置のカソードに第１の電圧を印加するカ
ソード電圧印加手段と、前記ＥＬ表示装置のアノードに第２の電圧を印加するア
ノード電圧印加手段と、前記ＥＬ表示装置の点灯状態を光学的に検出または測定
する光学的測定手段とを具備することを特徴とする検査
装置。
【請求項４】各画素にスイッチング素子が配置され、
かつ画素がマトリックス状に配置され、１画素あたり複
数本のゲート信号線と少なくとも１本のソース信号線を
有し、かつ前記信号線を制御することにより光変調を行
うＥＬ表示装置を構成するアレイに用いる検査装置にあ
って、前記複数のゲート信号線に前記スイッチング素子を動作
状態にする電圧を印加するゲート電圧印加手段と、前記アレイのカソードに第１の電圧を印加するカソード
電圧印加手段と、前記アレイのアノードに第２の電圧を印加するアノード
電圧印加手段と、前記アレイのソース信号線から出力される電流を検出ま
たは測定する検査手段とを具備することを特徴とする検
査装置。
【請求項５】各画素にスイッチング素子が配置され、
かつ画素がマトリックス状に配置され、１画素あたり複
数本のゲート信号線と少なくとも１本のソース信号線を
有し、かつ前記信号線を制御することにより光変調を行
うＥＬ表示装置に用いる検査方法であって、前記複数のゲート信号線に前記スイッチング素子を動作
状態にする電圧を印加するゲート電圧印加手段と、前記ＥＬ表示装置の各画素の複数のゲート信号線に、前
記スイッチング素子を動作状態にする電圧を印加し、前記各画素のソース信号線をオープン状態にし、前記ＥＬ表示装置のアノードに第１の電圧を印加し、前記ＥＬ表示装置のカソードに前記第１の電圧よりも低
い第２の電圧を印加することを特徴とするＥＬ表示装置
の検査方法。
【請求項６】１つの画素は、少なくとも、ＥＬ膜に流
す電流を制御する駆動トランジスタと、前記駆動トラン
ジスタのゲート電位を保持するコンデンサと、ドライバ
から出力した電流を前記駆動トランジスタに流す経路を
構成する第１のスイッチングトランジスタと、前記駆動
トランジスタからの電流を前記ＥＬ膜に流す経路を構成
する第２のスイッチングトランジスタから構成されてい
るＥＬ表示パネルであって、前記第１のスイッチングトランジスタを動作状態にし、
かつ前記第２のスイッチングトランジスタを非動作状態
にして、前記コンデンサを所定電圧に充電する第１の動
作と、前記第２のスイッチングトランジスタを動作状態にし、
かつ前記第２のスイッチングトランジスタを非動作状態
にして、前記ＥＬ素子に電流を流す第２の動作とを実施
することを特徴とするＥＬ表示パネルの検査方法。
【請求項７】１つの画素は、少なくとも、ＥＬ膜に流
す電流を制御する駆動トランジスタと、前記駆動トラン
ジスタのゲート電位を保持するコンデンサと、ドライバ
から出力した電流を前記駆動トランジスタに流す経路を
構成する第１のスイッチングトランジスタと、前記駆動
トランジスタからの電流を前記ＥＬ膜に流す経路を構成
する第２のスイッチングトランジスタから構成されてい
るＥＬ表示パネルであって、前記第１のスイッチングトランジスタを動作状態にし、
かつ前記第２のスイッチングトランジスタを非動作状態
にして、前記コンデンサを所定電圧に充電する第１の動
作と、前記第２のスイッチングトランジスタを動作状態にし、
かつ前記第２のスイッチングトランジスタを非動作状態
にして、前記ＥＬ素子に電流を流す第２の動作とを実施
し、前記第１の動作と前記第２の動作とを切り替える周期を
可変することを特徴とするＥＬ表示パネルの検査方法。
【請求項８】１つの画素は、少なくとも、ＥＬ膜に流
す電流を制御する駆動トランジスタと、前記駆動トラン
ジスタのゲート電位を保持するコンデンサと、前記コン
デンサに充電するスイッチングトランジスタから構成さ
れ、かつ前記スイッチングトランジスタを選択するゲー
トドライバ回路を有するＥＬ表示パネルであって、複数の画素に接続されたソース信号線端を電気的オープ
ン状態にし、前記ゲートドライバ回路を動作させ、前記スイッチング
トランジスタを動作状態にし、かつ前記ＥＬ表示パネル
のアノードに第１の電圧を印加するとともに、前記ＥＬ
表示パネルのカソードに前記第１の電圧よりも低い第２
の電圧を印加することを特徴とするＥＬ表示パネルの検
査方法。
【請求項９】各画素にスイッチング素子が配置され、
かつ画素がマトリックス状に配置され、少なくとも１画
素あたり第１および第２のゲート信号線とソース信号線
を有し、かつ前記信号線を制御することにより光変調を
行うＥＬ表示パネルであって、前記複数の第１のゲート信号線にスイッチング素子を動
作状態にする電圧を印加する第１のゲート電圧印加手段
と、前記複数の第２のゲート信号線にスイッチング素子を動
作状態にする電圧を印加する第２のゲート電圧印加手段
と、前記ＥＬ表示パネルのアノードに電圧を印加するアノー
ド電圧印加手段と、前記ＥＬ表示装置のカソードに電圧を印加するカソード
電圧印加手段とを具備することを特徴とするＥＬ表示パ
ネルの検査装置。
【請求項１０】各画素にスイッチング素子が配置さ
れ、かつ画素がマトリックス状に配置され、少なくとも
１画素あたり第１のゲート信号線と第２のゲート信号線
と第３のゲート信号線とソース信号線を有し、かつ前記
信号線を制御することにより光変調を行うＥＬ表示パネ
ルであって、前記の第１のゲート信号線にスイッチング素子を動作状
態にする電圧を印加する第１のゲート電圧印加手段と、前記複数の第２のゲート信号線にスイッチング素子を動
作状態にする電圧を印加する第２のゲート電圧印加手段
と、前記複数の第３のゲート信号線にスイッチング素子を動
作状態にする電圧を印加する第３のゲート電圧印加手段
と、前記ＥＬ表示パネルのアノードに電圧を印加するアノー
ド電圧印加手段と、前記ＥＬ表示装置のカソードに電圧を印加するカソード
電圧印加手段とを具備することを特徴とするＥＬ表示パ
ネルの検査装置。
【請求項１１】１つの画素は、少なくとも、ＥＬ膜に
流す電流を制御する駆動トランジスタと、前記駆動トラ
ンジスタのゲート電位を保持するコンデンサと、前記コ
ンデンサに充電するスイッチングトランジスタから構成
され、かつ前記スイッチングトランジスタを選択するゲ
ートドライバ回路と、映像信号を出力するソースドライ
バ回路とを有するＥＬ表示パネルであって、前記ゲートドライバ回路を動作させ、前記スイッチング
トランジスタを動作状態にし、かつ前記ＥＬ表示パネル
のアノードに第１の電圧を印加するとともに、前記ＥＬ
表示パネルのカソードに前記第１の電圧よりも低い第２
の電圧を印加し、前記ソースドライバ回路の出力をオープン状態にするこ
とを特徴とするＥＬ表示パネルの検査方法。
【請求項１２】１つの画素は、少なくとも、ＥＬ膜に
流す電流を制御する駆動トランジスタと、前記駆動トラ
ンジスタのゲート電位を保持するコンデンサと、前記コ
ンデンサに充電するスイッチングトランジスタから構成
され、前記スイッチングトランジスタを選択する信号を伝達す
るゲート信号線と、前記画素に印加する映像信号を伝達するソース信号線
と、前記コンデンサの一端の電位を設定する電圧を伝達する
コンデンサ信号線とを具備することを特徴とするＥＬ表
示パネル。
【請求項１３】請求項１２記載のＥＬ表示パネルと、ダウンコンバータと、アップコンバータと、受話器と、スピーカとを具備することを特徴とする情報表示装置。
【請求項１４】表示領域にタッチパネルを具備するこ
とを特徴とする請求項１３記載の情報表示装置。