JP2008242336A - Ｅｌ表示装置 - Google Patents

Abstract

【課題】ＥＬ表示装置において、画素の欠陥を検出できる適正な方法がなかった。
【解決手段】テストトランジスタ１４５のゲート端子と接続されたトランジスタ制御端子Ｇ（ＧＲ、ＧＧ、ＧＢ）には、ゲートドライバ回路１２ａに印加される電圧（ＶＧＨ、ＶＧＬｔ）が印加される。テストトランジスタ１４５がオンすると、信号入力端子１４６に印加された信号（定電流または定電圧）をソース信号線１８に印加する。ゲート信号線１７ａは水平同期信号に同期して、選択される画素行位置が１画素行ずつシフトされる。各画素行には、テストトランジスタ１４５からの電圧または電流が印加される。通常、テストトランジスタ１４５のゲート端子には常時オン電圧が印加される。テストトランジスタ１４５を動作させることにより、ソースドライバＩＣ１４を実装せずとも、表示画面２２に画像を表示でき、点欠陥、線欠陥、色ずれなどを容易に検出することができる。
【選択図】図１４

Description

本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）を用いた、ＥＬ表示装置およびＥＬ表示装置の駆動方法に関するものである。また、有機ＥＬ表示装置の電源回路(電源ＩＣ）に関するものである。

電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示装置は、各画素に発光素子を有する自発光型である。ＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。

図１は、ＥＬ表示装置の画素１６の構成図である。なお、画素１６は、表示画面２２にマトリックス状に形成されている。一例として画素１６内に４つのトランジスタ（ＴＦＴ）１１ａ〜１１ｄが形成されている。

駆動用トランジスタ１１ａのゲート端子は、スイッチ用トランジスタ１１ｂのソース端子と接続されている。スイッチ用トランジスタ１１ｂおよびスイッチ用トランジスタ１１ｃのゲート端子は、ゲート信号線１７ａと接続されている。

トランジスタ１１ｂのドレイン端子は、スイッチ用トランジスタ１１ｃのドレイン端子ならびにトランジスタ１１ｄのソース端子に接続されている。スイッチ用トランジスタ１１ｃのソース端子は、ソース信号線１８に接続されている。

トランジスタ１１ｄのゲート端子はゲート信号線１７ｂに接続されている。トランジスタ１１ｄのドレイン端子はＥＬ素子１５のアノード電極に接続されている。ＥＬ素子１５のカソード端子はカソード端子（Ｖｓｓ）に接続されている。駆動用トランジスタ１１ａのソース端子は、アノード端子（Ｖｄｄ）に接続されている。

スイッチ用トランジスタ１１ｂ、１１ｃは、ゲート信号線１７ａに印加されたオンオフ制御信号によりオン（クローズ）、オフ（オープン）制御される。トランジスタ１１ｄのゲート端子は、ゲート信号線１７ｂに接続されている。トランジスタ１１ｄは、ゲート信号線１７ｂに印加されたオンオフ制御信号によりオン（クローズ）、オフ（オープン）制御される。

図２に図示するように、表示画面２２の左端にゲートドライバ回路１２ａを形成または配置し、右端にゲートドライバ回路１２ｂを形成または配置している。ゲートドライバ回路１２ａはゲート信号線１７ａを制御し、ゲートドライバ回路１２ｂはゲート信号線１７ｂを制御する。ゲートドライバ回路１２ａ、１２ｂには、ゲート信号線１７のオン電圧（ＶＧＬ）と、ゲート信号線１７のオフ電圧（ＶＧＨ）が供給されている。

ソースドライバ回路１４は、プログラム電流Ｉｗを発生し、発生した電流をゲートドライバ回路１２ａが選択して画素１６に印加する。画素１６の駆動用トランジスタ１１ａは、電流Ｉｗを流すように設定（プログラム）される。設定は、画素１６のコンデンサ１９に電圧を保持することにより実現される。

なお、本発明のＥＬ表示装置においては、ゲートドライバ回路１２ａは、オフ電圧ＶＧＨ１、オン電圧ＶＧＬ１とし、ゲートドライバ回路１２ｂは、オフ電圧ＶＧＨ２、オン電圧ＶＧＬ２とする。また、ＶＧＨ１＝ＶＧＨ２、ＶＧＬ１＜ＶＧＬ２にしている。

図１、図２に図示する有機ＥＬ表示装置の画素構成では、スイッチ用トランジスタ１１ｂ、１１ｃは、ソースドライバ回路１４が出力する映像信号を印加する画素（行）を選択するためのスイッチとして機能する。スイッチ用トランジスタ１１ｄは、ＥＬ素子１５に電流を供給するためのスイッチとして機能する。つまり、スイッチ用トランジスタ１１ｄは、発光させる画素（行）を選択するスイッチとして動作する。ゲートドライバ回路１２には、クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）などは、アップダウン信号（ＵＰ）が印加される。

クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路１２のシフトレジスタ回路内を移動する。アップダウン信号は、画面の上下反転切換信号である。シフトレジスタ回路内のスタートパルス位置にしたがって、ゲート信号線１７が選択される（ゲート信号線１７にオン電圧（ＶＧＬ）が印加される）。

映像信号を印加する画素を選択している状態は、図３（ａ）の状態である。スイッチ用トランジスタ１１ｄはオープン状態であり、スイッチ用トランジスタ１１ｂ、１１ｃはクローズ状態である。

ＥＬ素子１５を発光させている状態は、図３（ｂ）の状態である。スイッチ用トランジスタ１１ｄはクローズ状態であり、スイッチ用トランジスタ１１ｂ、１１ｃはオープン状態である。

以上の動作を表示画面２２で図示すると、図４に図示するようになる。図４（ａ）の４１は、電流もしくは電圧プログラムするために選択されている画素行（書き込み画素行）を示している。書き込み画素行４１は、非点灯（非表示画素行）とする。非点灯にするには、ゲートドライバ回路１２ｂを制御し、画素１６のスイッチ用トランジスタ１１ｄをオープン状態にすればよい。スイッチ用トランジスタ１１ｄをオープンにするためには、ゲート信号線１７ｂにオフ電圧（ＶＧＨ）を印加すればよい。ゲートドライバ回路１２がゲート信号線１７にオフ電圧（ＶＧＨ）を印加する位置は、水平同期信号（ＨＤ）に同期してシフトさせる。なお、ＨＤは通常は、クロック信号（ＣＬＫ）である。

非点灯（非表示）状態とは、ＥＬ素子１５に電流が流れていない状態をいう。もしくは、一定以内の小さな電流が流れている状態をいう。つまり、暗い表示状態である。表示画面２２の非表示（非点灯）の範囲を非表示領域４５と呼ぶ。表示画面２２の表示（点灯）の範囲を表示（点灯）領域４６と呼ぶ。表示領域４６の画素１６のスイッチ用トランジスタ１１ｄはクローズし、ＥＬ素子１５に電流が流れている。ただし、黒表示の画像表示ではＥＬ素子１５に電流が流れないのは当然である。スイッチ用トランジスタ１１ｄがオープンの領域は、非表示領域４５となる。

タイミングチャートを図５に図示する。選択された画素行の画素１６では、ゲート信号線１７ａにオン電圧（ＶＧＬ）が印加されている時には、ゲート信号線１７ｂにはオフ電圧（ＶＧＨ）が印加されている（図３（ａ）を参照）。この期間は、選択された画素行のＥＬ素子１５には電流が流れていない（非点灯状態）。

ゲート信号線１７ａにオン電圧が印加されていない（選択されていない）画素行で、かつ点灯状態の画素行では、ゲート信号線１７ｂにはオン電圧（ＶＧＬ）が印加されている。この画素行のＥＬ素子１５には電流が流れ、ＥＬ素子１５が発光している。この発光輝度を図５（ｃ）では、輝度Ｂ（ｎｔ）としている。

ゲート信号線１７ａにオン電圧が印加されていない（選択されていない）画素行で、非点灯状態の画素行では、ゲート信号線１７ｂにはオフ電圧（ＶＧＨ）が印加されている。この画素行のＥＬ素子１５には電流が流れず、ＥＬ素子１５は非発光状態である。

図４および図５は、Ｎ１画素行の点灯領域４６を発生させた状態である。点灯させたＮ１画素行の領域は、表示画面２２の上辺から下辺に移動させる。移動させる周期は、ゲートドライバ回路１２ｂの動作フレームレートに依存する。

また、Ｎ１表示画面２２の書き換え周期はゲートドライバ回路１２ａの動作フレームレート（フレーム周波数）に依存する。通常、ＮＴＳＣの動作フレームレートは６０Ｈｚ（１秒間に６０枚、１画面を書き換える時間は１／６０秒）、ＰＡＬは５０Ｈｚ（１秒間に５０枚）である。ＭＰＥＧでは、３０フレーム（１秒間に３０枚、１画面を書き換える時間は１／３０秒）または、１５フレーム（１秒間に１５枚、１画面を書き換える時間は１／１５秒）である。

フレーム周波数に同期して、スタートパルス（ＳＴ１）がゲートドライバ回路１２ａに印加される。スタートパルス（ＳＴ２）は、フレームレート周期の入力パターンが生成され、ゲートドライバ回路１２ｂに印加される。

図４では、表示画面２２のうち、Ｎ１画素行分を連続して点灯させるとした。点灯させる領域は、図６のように分割してもよい。表示画面２２の面積を１００とし、図４における点灯領域４６の面積を２０、その表示輝度を１０とすれば、表示画面２２の表示輝度比率は、２０×１０／２００＝１となる。図６においても点灯領域４６を３分割し、図４と同一の表示輝度比率とするには、各分割した点灯領域４６の表示輝度を１０とし、各点灯領域４６の面積をＮ１／４とすればよい。

図１の画素構成は、電流プログラム方式の画素構成である。電流プログラム方式の他の画素構成として、図７の構成が例示される。図７（ａ）は、駆動用トランジスタ１１ｂとトランジスタ１１ａとがカレントミラー回路を構成している。駆動用トランジスタ１１ｂからＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｅが形成されている。ソース信号線１８に印加されたプログラム電流を画素１６に印加するときは、ゲート信号線１７ａにオン電圧が印加され、スイッチ用トランジスタ１１ｃ、１１ｄがオンする。印加されたプログラム電流に対応する電圧は、コンデンサ１９に保持される。ゲート信号線１７ｂにオンオフ電圧が印加されることにより、スイッチ用トランジスタ１１ｅがオンオフし、ＥＬ素子１５に流す電流を制御する。

図１は、駆動用トランジスタ１１ａがＰチャンネルである。図７（ｂ）は駆動用トランジスタ１１ａがＮチャンネルの場合である。駆動用トランジスタ１１ａとＥＬ素子１５との電流経路にスイッチ用トランジスタ１１ｄが形成されている。

以上は、電流プログラム方式（電流駆動方式）の画素構成である。図８は電圧プログラム方式（電圧駆動方式）の画素構成である。

図８（ａ）は、駆動用トランジスタ１１ａのゲート端子とスイッチ用トランジスタ１１ｃ間にコンデンサ１９ｂが形成されている。ソース信号線１８に印加された映像信号は、スイッチ用トランジスタ１１ｃのオンにより、コンデンサ１９ｂを介して駆動用トランジスタ１１ａのゲート端子に印加される。

図８（ｂ）の画素構成は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｅが形成されており、駆動用トランジスタ１１ａに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｃを有している。ソース信号線１８に印加されたプログラム電圧（映像信号）を画素１６に印加するときは、ゲート信号線１７ａにオン電圧が印加され、スイッチ用トランジスタ１１ｃ、１１ｄがオンする。印加されたプログラム電圧に対応する映像信号は、コンデンサ１９ａに保持される。ゲート信号線１７ｂにオンオフ電圧が印加されることにより、スイッチ用トランジスタ１１ｅがオンオフし、ＥＬ素子１５に流す電流を制御する。

図８（ｂ）の画素構成は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｄが形成されており、駆動用トランジスタ１１ａに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｂを有している。ソース信号線１８に印加されたプログラム電圧（映像信号）を画素１６に印加するときは、ゲート信号線１７ａにオン電圧が印加され、スイッチ用トランジスタ１１ｂがオンする。印加されたプログラム電圧に対応する映像信号は、コンデンサ１９に保持される。ゲート信号線１７ｂにオンオフ電圧が印加されることにより、スイッチ用トランジスタ１１ｄがオンオフし、ＥＬ素子１５に流す電流を制御する。

なお、電圧プログラム方式または電流プログラム方式の変形例として、サブフィールドの概念を持ち、駆動用トランジスタをオンオフさせる回数あるいは時間で階調を表現するパルス駆動方式（ＰＷＭ駆動方式、サブフィールド駆動方式）がある。これらも電圧プログラム方式または電流プログラム方式である。

ＥＬ表示装置では、画素１６は表示画面２２にマトリックス状に形成される。表示画面２２に形成される画素数は数十万個以上である。画素１６のトランジスタ１１などに欠陥が発生すると、表示品位を低下させる。液晶表示装置では、画素が１つのトランジスタで形成されているのに対し、ＥＬ表示装置では、図１、図７、図８に例示するように、画素１６には複数のトランジスタが形成されている。そのため、ＥＬ表示装置の場合には、画素１６の欠陥が発生しやすい。

したがって、画素１６の欠陥を検出する必要があった。しかし、画素１６などの欠陥を検出する適正な方法がなかった（第１の課題）。

また、ＥＬ表示装置は、自己発光型のデバイスであり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素の発光効率は異なる。また、発光効率は、製造ロットごとにばらつきが発生する。したがって、製品出荷工程において、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素に流す電流を調整し、ホワイト（Ｗ）バランス、表示輝度を適正に調整することが重要となる。液晶表示装置では、バックライトに流す電流を調整すれば表示輝度を容易に調整することができ、また液晶層に印加する電圧のガンマ特性を可変すれば、ホワイト（Ｗ）バランスを容易に調整できる。これに対し、ＥＬ表示装置では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＥＬ素子の発光効率が異なり、画素１６のトランジスタ１１の特性バラツキが発生するので、ホワイト（Ｗ）バランスの調整は容易でなく、また、輝度調整も容易ではなかった（第２の課題）。

また、液晶表示装置では、液晶層の光変調率の低下は発生しないのに対し、ＥＬ表示装置では、ＥＬ素子の発光効率が点灯時間とともに低下する。発光効率の低下は、発光している時間が長い箇所と短い箇所があると、焼付け表示が発生する。発光効率が低下する割合は、初期状態が大きく、一定の点灯時間後は、ほとんど発光効率は低下しない。そのため、ＥＬ表示装置では、エージング工程を行い、発光効率を低下させてから、出荷をおこなっていた。しかし、エージング工程にもホワイト（Ｗ）バランスなどが必要であり、また通常表示状態に比較して高い輝度で発光させる必要があるが、適正な発光方法および、調整あるいはエージング設定の方法がなかった（第３の課題）。

本発明は、上記従来の第１の課題を解決するもので、画素の欠陥を適正に検出できるＥＬ表示装置を提供することを目的とする。

本発明は、表示画面２２のソース信号線１８に電圧または電流を印加するテストトランジスタを画素１６と同時に形成する。テストトランジスタは、ＲＧＢごとに印加する電流の大きさを調整できるように構成する。

また、テストトランジスタを介して電圧を各画素１６に印加し、前記電圧を印加した状態で、アノード配線またはカソード配線を流れる電流を測定する。測定した電流から、画素１６のトランジスタ特性のバラツキデータを取得する。また、アノード配線またはカソード配線を流れる電流が所定値となるように、テストトランジスタを介して印加する電圧を調整する。

本発明は、テストトランジスタを介して、ソース信号線に電圧または定電流を印加できる。したがって、画素などの検査を他の手段を用いることなく容易に実現できる。

なお、本発明は、図１、図７の電流プログラム方式のＥＬ表示装置と電圧プログラム方式のＥＬ表示装置の両方に適用できるものである。また、パルス駆動方式（ＰＷＭ駆動方式、サブフィールド駆動方式）のＥＬ表示装置にも適用できるものである。

本明細書において、各図面は理解を容易にするために、また作図を容易にするため、省略および拡大あるいは縮小した箇所がある。また、同一番号または記号等を付した箇所は、同一もしくは類似の形態、構成もしくは材料あるいは機能もしくは動作を有する。

本発明の実施の形態では、図４、図６に図示するように、表示画面２２に非表示領域４５と、表示領域４６を発生させる。表示領域４６は図１の画素構成では、ゲート信号線１７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ１１ｄをオンさせている。非表示領域４５は、ゲート信号線１７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ１１ｄをオフさせている。

同様に図７（ａ）の画素構成では、表示領域４６は、ゲート信号線１７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ１１ｅをオンさせている。非表示領域４５は、ゲート信号線１７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ１１ｅをオフさせている。

図７（ｂ）の画素構成では、表示領域４６は、ゲート信号線１７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ１１ｄをオンさせている。非表示領域４５は、ゲート信号線１７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ１１ｄをオフさせている。

電圧駆動方式の画素構成である図８（ａ）では、表示領域４６は、ゲート信号線１７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ１１ｅをオンさせている。図８（ｂ）では、表示領域４６は、ゲート信号線１７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ１１ｄをオンさせている。非表示領域４５は、ゲート信号線１７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ１１ｄをオフさせている。

このように表示領域４６と非表示領域４５とを表示画面２２に発生させ、非表示領域４５または表示領域４６を表示画面２２の上下方向に移動させて表示する駆動方法をｄｕｔｙ駆動方式と呼ぶ。

表示領域４６／（表示領域４６＋非表示領域４５）の割合をｄｕｔｙ比と呼ぶ。あるいは、ｄｕｔｙ比は（オン電圧が印加されているゲート信号線１７ｂの本数）／（全ゲート信号線１７ｂの本数）でもある。また、ゲート信号線１７ｂにオン電圧が印加され、（このゲート信号線１７ｂに接続されている選択画素行数）／（表示画面２２の全画素行数）でもある。

本実施の形態のＥＬ表示装置は、表示領域４６と非表示領域４５との比を変化させる、あるいは表示画面２２の面積に対し非表示領域４５の面積を変化させる、あるいは表示状態の画素数を増減することにより画面の輝度または明るさを調整する、ことを特徴とする。また、表示画面２２に書き込む映像信号の大きさあるいは振幅値を変化させる。一例として、画面の輝度は、ｄｕｔｙ比、基準電流、映像振幅値を、変化あるいは調整することにより実現する。

本実施の形態は、点灯率に対応させてｄｕｔｙ比を変化させる。点灯率は、パネルのアノードまたはカソードに流れる最大電流に対する割合である。また、点灯率は、ある映像が表示されているときにパネルに流れる電流と、パネルの全ＥＬ素子に流れる最大電流の割合とも言い換えることができる。点灯率が高いときは、白ラスターに近い表示である。点灯率が低い場合は、画面全体的に黒表示部が多い。点灯率に対応させてｄｕｔｙ比を変化させることにより、表示画面２２で消費する電力を平均化することができる。また、一定の消費電力以下に抑制することができる。

低点灯率とは、表示画面２２に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。つまり、表示画面２２を構成する映像は、暗い画素（低階調の画素）が多い。したがって、低点灯率とは、画面を構成する映像データをヒストグラム処理した時、低階調の映像データが多い状態と言い換えることができる。

高点灯率とは、表示画面２２に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。つまり、表示画面２２を構成する映像は、明るい画素（高階調の画素）が多い。したがって、高点灯率とは、画面を構成する映像データをヒストグラム処理した時、高階調の映像データが多い状態と言い換えることができる。

点灯率に対応してｄｕｔｙ比などを制御するとは、画素の階調分布状態あるいはヒストグラム分布に対応して制御することと同義あるいは類似の状態を意味することがある。

以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態（低点灯率＝低階調画素が多い。高点灯率＝高階調画素が多い。）にもとづいて制御すると言い換えることができる。たとえば、低点灯率になるにしたがって基準電流比を増加させることも有効である。高点灯率になるにしたがってｄｕｔｙ比を小さくすることも、ＥＬ表示パネルで消費する電力を平均化するという点で有効である。また、ピーク電力を抑制できる点で有効である。

本実施の形態では、図１３に図示するように、ｄｕｔｙ比は点灯率（％）に対応させて変化させている。点灯率は、ＥＬ表示装置に入力される映像信号から求められる。もしくは、点灯率は、ＥＬ表示装置のアノード配線２３１またはカソード配線２３２に流れる電流を計測することにより求められる。アノード配線２３１、カソード配線２３２に流れる電流は、図２３〜図２７で説明する本実施の形態の電源回路（電源ＩＣ）または、本実施の形態のＥＬ表示装置または、本実施の形態のＥＬ表示装置の駆動あるいは調整方法により取得できる。

点灯率およびｄｕｔｙ比は、表示画面２２に表示する表示画像により変化する。なお、点灯率およびｄｕｔｙ比の変化はリアルタイムに実施するのではなく、一定の遅延もしくはヒステリシスを持たせて行う。ｄｕｔｙ比は、ＥＬ表示装置の外部環境照度に応じて、可変することも有効である。外部環境照度は、ＥＬ表示装置に付加したホトセンサで測定する。外部環境照度が一定以上の値より高い時は、ｄｕｔｙ比を最大値にして固定する。外部環境照度が低い時は、外部照度に合わせて、ｄｕｔｙ比を小さくする。

点灯率が高いほど、ｄｕｔｙ比は小さくなり、点灯率が低いほどｄｕｔｙ比は大きくなる。また、点灯率は、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流と相関している。したがって、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流からｄｕｔｙ比を求めてもよい。点灯率とｄｕｔｙ比の関係は、一例として図１３から求める。図１３はあらかじめ求めておくか、あるいは演算によりリアルタイムに求める。

理解を容易にするため、本明細書では、主として、点灯率（％）に応じてｄｕｔｙ比制御などを変化させるとして説明する。

本実施の形態のＥＬ表示装置は、図６に図示するように、表示画面２２に占める表示領域４６を複数に分割できる。表示領域４６の分割は、ゲートドライバ回路１２ｂに入力するスタートパルス信号（ＳＴ２）の入力パターンにより実現できる。表示領域４６を複数に分割することにより、低フレームレートでもフリッカの発生を抑制できる。また、表示領域４６または非表示領域４５の分割数を動画表示と静止画表示で異ならせる。また、点灯率に対応して、表示領域４６の分割数を変化させてもよい。

表示画面２２に占める非表示領域４５または表示領域４６が、帯状となって画面の上から下方向または画面の下から上方向に移動することを特徴とする。場合によっては、フレームごとに画面の上から下方向と、画面の下から上方向とを切り替えてもよい。

本明細書では、ゲートドライバ回路１２ａは、映像信号を書き込む画素行を選択するものとし、ゲートドライバ回路１２ｂは、点灯させる画素行を選択するものとする。したがって、ゲートドライバ回路１２とは画素行の選択回路である。ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは明確に分離させて設ける必要がない。１つのゲートドライバ回路にゲートドライバ回路１２ａとゲートドライバ回路１２ｂを形成あるいは配置したものであってもよい。この場合も、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂが形成あるいは配置しているとみなす。また、ゲートドライバ回路１２は、画素行を選択あるいは指定する機能を有するものである。したがって、シフトレジスタ回路の機能を有していれば、ゲートドライバ回路１２と同義である。また、特定の画素行を指定あるいは選択する機能があればゲートドライバ回路１２である。以上のように、本明細書においてゲートドライバ回路１２とは広義の意味で使用している。

本明細書では、オフ電圧をＶＧＨとし、オン電圧をＶＧＬとした。これは、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄなどが、Ｐチャンネルトランジスタである場合である。スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄなどが、Ｎチャンネルトランジスタの場合は、オン電圧はＶＧＨとなり、オフ電圧はＶＧＬとなる。したがって、駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１のチャンネル極性にあわせて、ゲート信号線１７に印加するロジック電圧（ＶＧＨ、ＶＧＬ）を設定すればよい。

図９は、本実施の形態のＥＬ表示装置のソースドライバ回路１４のプログラム電流の発生回路の説明図である。ソースドライバ回路１４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する基準電流回路９３（９３Ｒ、９３Ｇ、９３Ｂ）を有している。基準電流回路９３は、抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）とオペアンプ９１ａ、トランジスタ９４ａから構成される。抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）の値は、Ｒ、Ｇ、Ｂの階調電流に対応して独立に設定あるいは調整できるように構成されている。抵抗Ｒ１は、ソースドライバ回路１４の外部に配置された外付け抵抗である。

オペアンプ９１ａの＋端子には、電子ボリウム９２により、電圧Ｖｉが印加されている。電圧Ｖｉは、安定した基準電圧Ｖｂを抵抗Ｒで分圧することにより得られる。電子ボリウム９２は、信号ＩＤＡＴＡにより出力電圧Ｖｉを変化させるものである。基準電流Ｉｃは（Ｖｓ−Ｖｉ）／Ｒ１となる。ＲＧＢの基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、それぞれ独立した基準電流回路９３で調整あるいは可変される。可変は、ＲＧＢごとに形成された電子ボリウムで実施される。したがって、電子ボリウム９２に印加される制御信号により、電子ボリウム９２から出力される電圧Ｖｉの値が変化する。電圧ＶｉによりＲＧＢの基準電流の大きさが変化し、端子９６から出力される階調電流（プログラム電流）Ｉｗの大きさが比例して変化する。

発生した基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、トランジスタ９４ａから９４ｂに印加される。トランジスタ９４ｂとトランジスタ群９５とはカレントミラー回路を構成している。図９において、トランジスタ９４ｂ１は、１つのトランジスタで構成しているように図示しているが、実際には、トランジスタ群９５と同様に、単位トランジスタ１０２の集合（トランジスタ群）として形成している。

トランジスタ群９５からのプログラム電流Ｉｗは出力端子９６より出力される。トランジスタ群９５の各単位トランジスタ１０２のゲート端子およびトランジスタ９４ｂのゲート端子は、ゲート配線１０４で接続されている。

トランジスタ群９５は、図１０に図示するように、単位トランジスタ１０２の集合として構成される。理解を容易にするため、映像データとプログラム電流は比例あるいは相関の関係で変換されるとして説明する。映像信号によりスイッチ１０１が選択され、スイッチ１０１の選択により、単位トランジスタ１０２の出力電流の集合（加算）としてのプログラム電流Ｉｗが発生する。したがって、映像信号をプログラム電流Ｉｗに変換できる。本実施の形態は単位トランジスタ１０２の単位電流が、映像データの１の大きさに該当するように構成されている。

単位電流とは、基準電流Ｉｃの大きさに対応して単位トランジスタ１０２が出力する１単位のプログラム電流の大きさである。基準電流Ｉｃが変化すると、単位トランジスタ１０２が出力する単位電流も比例して変化する。トランジスタ９４ｂと単位トランジスタ１０２がカレントミラー回路を構成しているからである。

ＲＧＢの各トランジスタ群９５は単位トランジスタ１０２の集合で構成されており、単位トランジスタ１０２の出力電流（単位プログラム電流）の大きさは、基準電流Ｉｃの大きさで調整できる。基準電流Ｉｃの大きさを調整すれば、ＲＧＢごとに各階調のプログラム電流（定電流）Ｉｗの大きさを変更あるいは可変することができる。したがって、ＲＧＢの単位トランジスタ１０２の特性が同一であるような理想的状態では、ＲＧＢの基準電流回路９３の基準電流Ｉｃの大きさを変化させることにより、ＥＬ表示装置の表示画像のホワイトバランスをとることができる。

以下、説明を容易にする、また作図を容易にするため、ソースドライバ回路（ＩＣ）１４のトランジスタ群９５は６ビットであるとして説明をする。図１０において、各単位トランジスタ１０２は、定電流データ（Ｄ０〜Ｄ５）ごとに配置される。Ｄ０ビットには１個の単位トランジスタ１０２が配置される。Ｄ１ビットには２個の単位トランジスタ１０２が配置される。Ｄ２ビットには４個の単位トランジスタ１０２が配置され、Ｄ３ビットには８個の単位トランジスタ１０２が配置され、Ｄ４ビットには１６個の単位トランジスタ１０２が配置される。同様に、Ｄ５ビットには３２個の単位トランジスタ１０２が配置されている。

各ビットの単位トランジスタ１０２の出力電流が出力端子９６に出力されるか否かは、アナログスイッチ１０１（１０１ａ〜１０１ｆ）によるオンオフ制御で実現される。デコーダ回路１０５は、入力された映像データＫＤＡＴＡをデコードする。アナログスイッチは映像信号データＫＤＡＴＡに対応してオンオフ制御される。

プログラム電流Ｉｗは内部配線１０３を流れる。内部配線１０３の電位は、ソース信号線１８の電位となる。内部配線１０３の電位はＡＶｄｄ以下ＧＮＤ電位以上である。ソース信号線１８の電位は、定電流Ｉｗをソース信号線１８に印加し、定常状態とした時は、画素１６の駆動用トランジスタ１１ａのゲート端子の電圧（図１の画素構成の場合）である。

図１１は、電圧プログラム方式の階調電圧出力回路の説明図である。階調電圧出力回路で発生する電位の最低は、０Ｖ（ＧＮＤ電位）であり、電位の最大は、ソースドライバ回路１４の電源電圧ＡＶｄｄである。なお、ガンマカーブの低電位は、階調アンプ１１２Ｌで規定する。ガンマカーブの高電位は、階調アンプ１１２Ｈで規定する。階調アンプ１１２Ｈが出力する電圧はＶＨとする。階調アンプ１１２Ｌが出力する電圧はＶＬとする。したがって、振幅幅は、ＶＨ−ＶＬである。

階調アンプ１１２の出力電圧は、振幅調整レジスタ１１１で制御する。振幅調整レジスタ１１１の出力ビットは８ビットである。したがって、階調アンプ１１２は、２５６段階で出力変化が可能である。階調アンプ１１２Ｈの値を高く（高電位に）することにより、ガンマカーブの振幅値は大きくなる。階調アンプ１１２Ｈの値を低く（低電位に）することにより、ガンマカーブの振幅値は小さくなる。階調アンプ１１２Ｌの値を高く（高電位に）することにより、ガンマカーブの振幅値は小さくなる。階調アンプ１１２Ｈの値を低く（低電位に）することにより、ガンマカーブの振幅値は大きくなる。図１１の構成では、階調アンプ１１２Ｈと階調アンプ１１２Ｌを独立で動作させることもできる。

階調アンプ１１２Ｈと階調アンプ１１２Ｌ間には、抵抗がラダー状に接続されている。それぞれの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）間には、配線端子１１３が引き出されている。配線端子１１３は、図１２の電圧ＤＡＣ回路１２３の各セレクタ回路と接続されている。なお、画素１６の駆動用トランジスタ１１ａはＰチャンネルトランジスタとし、低階調側はＡＶｄｄに近く、高階調側はＧＮＤに近いとしている。

抵抗ラダーの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）の抵抗値は、コマンド設定で可変できるように構成されている。コマンドにより、抵抗値が変化する。

図１２に示すように、映像信号データＫＤＡＴＡは、電圧データラッチＡ回路１２１ａに保持される。各データは、６ビットである。また、画素列は、２４０ドットで、各ドットにＲＧＢの３データである。したがって、電圧データラッチＡ回路１２１ａおよび電圧データラッチＢ回路１２１ｂのラインメモリは、６ビット×２４０ＲＧＢである。電圧データラッチＡ回路１２１ａのデータは、水平同期信号（ＨＤ）に同期して、電圧データラッチＢ回路１２１ｂにコピーされる。

電圧ＤＡＣ回路１２３は、スイッチ回路で構成されている。電圧データラッチＢ回路１２１ｂのデジタルデータから、階調電圧出力回路１２２の端子１１３の１つを選択する。選択した端子１１３の電圧をソース信号線１８に出力する。

ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとの動作フレームレートが異なる場合に、同一の画素１６に接続されたゲート信号線１７ａおよびゲート信号線１７ｂにオン電圧（ＶＧＬ）が印加される場合がある。

ソースドライバ回路１４には、図９、図１０のプログラム電流の出力回路と、図１１、図１２のプログラム電圧の出力回路の双方を構成する。プログラム電流方式は、低階調領域で映像信号の書き込み不足が発生するが、プログラム電圧方式は、低階調領域でも良好な映像信号の書き込みを実現できる。しかし、プログラム電圧方式では、駆動用トランジスタ１１ａのバラツキ特性の補償が完全でない。プログラム電流方式では、駆動用トランジスタ１１ａのバラツキ特性の補償が良好である。

ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成し、動作させることにより、プログラム電流方式の欠点とプログラム電圧方式の欠点とを補うことができ、良好な画像表示を実現できる。本実施の形態では、印加された映像信号に対して、１画素行を選択する期間の前半にプログラム電圧を各画素に印加し、１画素行を選択する期間の後半にプログラム電流を印加した駆動方法を採用している。プログラム電圧を印加した後に、プログラム電流を印加する。なお、プログラム電圧は、対応する映像信号が高階調の場合は印加しない。プログラム電流で十分目標の階調信号が書き込めるからである。

ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、印加された映像信号に対して、１画素行を選択する期間の前半に定電流を各画素に印加し、１画素行を選択する期間の後半にプログラム電圧を印加した駆動方法にも適用できる。定電流を印加することにより、駆動用トランジスタ１１ａの動作点をリセットする（オフセット位置を求める）。次にプログラム電圧を画素に印加する。画素構成は、図１と図２３を組み合わせた構成などを用いる。

ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、基準電流による映像信号の振幅あるいは大きさの変調が容易になる。また、ホワイトバランス調整、ｄｕｔｙ駆動方式も容易に実現できる。

本実施の形態のＥＬ表示装置は、図１４に図示するように、テストトランジスタ１４５を形成している。テストトランジスタ１４５は、画素のトランジスタ１１が形成されたアレイ基板１６２に形成される。また、テストトランジスタ１４５の形成はトランジスタ１１と同一プロセスで行われる。また、テストトランジスタ１４５は、ゲートドライバ回路１２と同一のプロセスで、アレイ基板１６２に形成される。

テストトランジスタ１４５は、基本的には、画素１６のトランジスタ１１と同一構成である。トランジスタ１４５は、スイッチ用トランジスタ１１ｃと同一のチャンネルトランジスタとする。スイッチ用トランジスタ１１ｃがＰチャンネルトランジスタであれば、テストトランジスタ１４５もＰチャンネルトランジスタにする。スイッチ用トランジスタ１１ｃがＮチャンネルトランジスタであれば、テストトランジスタ１４５もＮチャンネルトランジスタにする。

スイッチ用トランジスタ１１ｃはゲート信号線１７ａの印加電圧（ＶＧＨ１、ＶＧＬ１）でオンオフ制御される。スイッチ用トランジスタ１１ｃがＰチャンネルトランジスタの場合は、ＶＧＨ１でスイッチ用トランジスタ１１ｃは、オフ状態となり、ＶＧＬ１でスイッチ用トランジスタ１１ｃは、オン状態となる。スイッチ用トランジスタ１１ｃがＮチャンネルトランジスタの場合は、ＶＧＨ１でスイッチ用トランジスタ１１ｃは、オン状態となり、ＶＧＬ１でスイッチ用トランジスタ１１ｃは、オフ状態となる。

テストトランジスタ１４５はゲート信号線１７ａのオフ電圧でオフさせる。テストトランジスタ１４５がＰチャンネルトランジスタの場合は、ＶＧＨ１でテストトランジスタ１４５は、オフ状態となる。テストトランジスタ１４５がＮチャンネルトランジスタの場合は、ＶＧＬ１でテストトランジスタ１４５は、オフ状態となる。

テストトランジスタ１４５はゲート信号線１７ａのオン電圧より大きい電圧でオンさせる。テストトランジスタ１４５がＰチャンネルトランジスタの場合は、ＶＧＬ１より低い電圧ＶＧＬｔ（負方向に大きい電圧）でオン状態にする。たとえば、ＶＧＬ１＝−３Ｖであれば、ＶＧＬｔ＝−９Ｖとする。

ＶＧＨｔ、ＶＧＬｔは、検査モードで使用する電圧である。ＶＧＨ１（ＶＧＨ）、ＶＧＬ１（ＶＧＬ）は、電源ＩＣ２２２で発生させる。ＶＧＨｔ、ＶＧＬｔは検査用に作製した検査回路で発生させる。もしくは、ＶＧＨｔ、ＶＧＬｔは、電源ＩＣ２２２で発生させる。電源ＩＣ２２２は、コマンド設定により出力電圧を変更する。

ＶＧＨｔ、ＶＧＬｔ電圧を可変し、可変した電圧設定値で表示状態、表示輝度を検査あるいは評価することにより、ＥＬ表示パネルの特性マージン、動作マージンを定量的に取得できる。Ｖｄｄ（Ｖｄｄｔ）、Ｖｓｓ（Ｖｓｓｔ）に関しても同様である。

テストトランジスタ１４５はゲート信号線１７ａの印加電圧（ＶＧＨ１、ＶＧＬ１）でオンオフ制御される。テストトランジスタ１４５のＷ／Ｌ比は、スイッチ用トランジスタ１１ｃのＷ／Ｌ比より大きくする。例えば、スイッチ用トランジスタ１１ｃのチャンネル幅Ｗ＝４μｍ、チャンネル長Ｌ＝５μｍ（Ｗ／Ｌ＝４／５＝０．８）であれば、テストトランジスタ１４５のチャンネル幅Ｗ＝１０μｍ、チャンネル長Ｌ＝５μｍ（Ｗ／Ｌ＝１０／５＝２）とする。

図１５に図示するように、テストトランジスタ１４５は、ドレイン端子がソース信号線１８と接続されている。また、ソース信号線１８の一端には、ソースドライバＩＣ１４の出力端子とＣＯＧ（チップ オン ガラス）接続するための出力端子パッド１４１が形成されている。また、ソースドライバＩＣ１４は、入力端子パッド１４３および出力端子パッド１４１とＡＣＦ接続され、図１４の点線で示すソースドライバＩＣ実装位置１４４に実装される。

テストトランジスタ１４５のソース端子は、信号入力端子１４６と接続されている。信号入力端子１４６には、定電流源または定電圧源が接続される。

なお、テストトランジスタ１４５のドレイン端子が、本発明の第１の端子の一例にあたる。また、テストトランジスタ１４５のソース端子が、本発明の第２の端子の一例にあたり、ソース端子と信号入力端子１４６を接続している配線が、本発明の第１の配線の一例にあたる。また、テストトランジスタ１４５のゲート端子とトランジスタ制御端子１４７を接続している配線が、本発明の第２の配線の一例にあたる。

定電流を発生させる回路の一例として、図１８に図示する回路構成を用いる。図１８では、オペアンプ１８１とトランジスタ１８２および抵抗Ｒで定電流回路を構成する。オペアンプ１８１の＋端子には、電圧Ｖｉが印加される。電圧Ｖｉは、電子ボリウム１８３に印加されたデータ（ＩＤＡＴ）で設定される。電子ボリウム１８３は、ＤＡ変換回路である。定電流Ｉａは、Ｉａ＝Ｖｉ／Ｒで決定される。

図１８の回路構成は、Ｒ用、Ｇ用、Ｂ用の３回路が構成されており、Ｒ用、Ｇ用、Ｂ用の定電流回路出力が出力する定電流は、独立に構成された電子ボリウム１８３で調整あるいは可変される。

図１８のように、各画素１６に定電流を印加する方式では、画素１６は電流プログラム方式の画素構成であることが必要である。電流プログラム方式の画素構成は、駆動用トランジスタ１１ａまたは１１ｂを流れる電流経路とソース信号線１８間に直流電流が流れるように構成されている必要がある。

定電圧を発生させる回路の一例として、図２０に図示する回路構成を用いる。図２０では、オペアンプ１８１で定電圧回路を構成する。オペアンプ１８１の＋端子には、電圧Ｖｉが印加される。電圧Ｖｉは、電子ボリウム１８３に印加されたデータ（ＩＤＡＴ、８ビット＝２５６段階）で設定される。

図２０の回路構成は、Ｒ用、Ｇ用、Ｂ用の３回路が構成されており、Ｒ用、Ｇ用、Ｂ用の定電圧回路出力が出力する定電圧は、独立に構成された電子ボリウム１８３で調整あるいは可変される。

図１８、図２０において、ＲＧＢの各画素で、印加する電流あるいは電圧は、必要に応じて、異ならせる。ＲＧＢでＥＬ素子の発光効率が異なる場合があり、また、駆動用トランジスタ１１ａのサイズが異なる場合があるため、同一電流あるいは電圧で、各ＲＧＢでの発光輝度が異なるからである。本実施の形態のＥＬ表示装置は、ＲＧＢで独立した電子ボリウム１８３を有しているため、柔軟に対応することができる。

図１８、図２０において、テストトランジスタ１４５は、パネル検査あるいはパネル調整時には、オン（クローズ）し、通常表示時は、図１７に示すように電圧が印加され、オフ（オープン）する。

テストトランジスタ１４５のゲート端子は、ゲートドライバ回路１２と同様に、シフトレジスタ回路３３３（図３３などを参照のこと）を付加し、シフトレジスタ回路３３３の機能により順次、１つまたは複数のテストトランジスタ１４５を選択するように構成してもよい。以上のように構成することにより、テストトランジスタ１４５を単独でオンオフ制御することができるようになる。したがって、ゲートドライバ回路１２ａと個別にテストトランジスタ１４５をオンオフさせることにより、マトリックス状に配置された画素１６を個別に選択あるいは画素列単位で選択して、電圧または電流を印加することができる。以上のことは、本実施の形態の他の実施例においても同様に適用することができる。

テストトランジスタ１４５は、パネル検査あるいはパネル調整工程が終了した後、切断して除去してもよい。たとえば、図２３のＢの箇所（ソースドライバＩＣ１４が実装された反対辺）にテストトランジスタ１４５を形成する。テストトランジスタ１４５は、図１８、図１９のａａ’の箇所でアレイ基板１６２を切断する。以上のことは、本実施の形態の他の実施例においても同様に適用することができる。

以下の説明において、テストトランジスタ１４５は、Ｐチャンネルトランジスタであるとして説明をする。テストトランジスタ１４５がＮチャンネルトランジスタの場合は、ＶＧＨとＶＧＬを読み替えればよい。

テストトランジスタ１４５のゲート端子と接続されたトランジスタ制御端子Ｇ（ＧＲ、ＧＧ、ＧＢ）には、ゲートドライバ回路１２ａに印加される電圧（ＶＧＨ、ＶＧＬｔ）が印加される。テストトランジスタ１４５がＰチャンネルトランジスタの場合は、ＶＧＬｔ電圧の印加により、テストトランジスタ１４５がオンする。オンすると、信号入力端子１４６に印加された信号（定電流または定電圧）をソース信号線１８に印加する。

なお、定電流とは一定のＤＣ（直流）電流に限定されるものではない。矩形状に変化させてもよい。また、ステップ状に変化させてもよい。定電流とは、一定の期間（少なくとも１画素行を選択している期間に、一定の電流であればよい。同様に定電圧とは一定のＤＣ（直流）電圧に限定されるものではない。矩形状に変化させてもよい。また、ステップ状に変化させてもよい。定電圧とは、一定の期間（少なくとも１画素行を選択している期間）に、一定の電圧であればよい。

信号入力端子１４６に印加する電圧は、テストトランジスタ１４５がオンすることにより、前記テストトランジスタ１４５が接続されたソース信号線１８に印加される。テストトランジスタ１４５をオンさせる電圧は、ＶＧＬｔである。たとえば、信号入力端子１４６に印加された定電圧が、−２Ｖであれば、−２Ｖが各ソース信号線１８に印加される。信号入力端子１４６に印加された定電流が、１０ｍＡであれば、１０ｍＡが選択された各ソース信号線１８に分流されて印加される。

画素構成が、図１、図７のように電流プログラム方式の場合は、信号入力端子１４６に定電流が印加される。画素行は１画素行ずつ選択され、選択された画素行に前記定電流が分流されて印加される。たとえば、選択したテストトランジスタ１４５が２４０本であれば、定電流１０ｍＡが２４０で分割されて、それぞれのソース信号線１８に印加される。したがって、各画素１６にはプログラム電流が印加され、比較的良好な画像表示を実現できる。

画素構成が、図８のように電圧プログラム方式の場合は、信号入力端子１４６に定電圧が印加される。画素行は１画素行ずつ選択され、選択された画素行に前記定電圧が印加される。たとえば、選択したテストトランジスタ１４５が２４０本であれば、定電圧の−２Ｖが、それぞれのソース信号線１８に印加される。したがって、各画素１６にはプログラム電圧が均一に印加される。

以下の実施例では、画素構成は、図１を例示し、テストトランジスタ１４５は、Ｐチャンネルトランジスタであるとして説明をする。ただし、画素構成は、図７、図８の構成であっても本実施の形態を適用できることは言うまでもない。

図１４では、赤（Ｒ）用のテストトランジスタ１４５として、１４５Ｒが形成されている。テストトランジスタ１４５Ｒをオンオフさせる電圧は、トランジスタ制御端子１４７Ｒに印加され、定電流または定電圧は、信号入力端子１４６Ｒに印加される。

また、緑（Ｇ）用のテストトランジスタ１４５として、１４５Ｇが形成されている。テストトランジスタ１４５Ｇをオンオフさせる電圧は、トランジスタ制御端子１４７Ｇに印加され、定電流または定電圧は、信号入力端子１４６Ｇに印加される。青（Ｂ）用のテストトランジスタ１４５として、１４５Ｂが形成されている。テストトランジスタ１４５Ｂをオンオフさせる電圧は、トランジスタ制御端子１４７Ｂに印加され、定電流または定電圧は、信号入力端子１４６Ｂに印加される。

図１４のように、ＲＧＢごとに選択するテストトランジスタ１４５を異ならせるように構成することにより、表示画面２２にＲＧＢの画像を表示することができ、欠陥検査など検査が実施しやすい。

ゲート信号線１７ａは水平同期信号に同期して、選択される画素行位置が１画素行ずつシフトされる。また、各画素行には、テストトランジスタ１４５からの電圧または電流が印加される。通常、テストトランジスタ１４５のゲート端子には常時オン電圧が印加される。

ゲート信号線１７ａにオン電圧が印加された画素行では、ゲート信号線１７ｂには、オフ電圧が印加される。ゲート信号線１７ａにオフ電圧が印加された画素行では、ゲート信号線１７ｂに、オン電圧が印加される。もしくは、図４、図６のように、ｄｕｔｙ駆動を実施する場合は、非表示領域４５に該当する画素行のゲート信号線１７ａおよびゲート信号線１７ｂにはオフ電圧が印加される。

なお、図１４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）ごとにテストトランジスタ１４５（１４５Ｒ、１４５Ｇ、１４５Ｂ）を配置し、ＲＧＢで独立した所定電流あるいは所定電圧を印加する方式である。しかし、本実施の形態は、これに限定するものではない。たとえば、図３４に図示するように、ＲＧＢの区別なく、テストトランジスタ１４５を配置してもよい。図３４の実施例では、信号入力端子１４６に印加した電圧（電流）は、トランジスタ制御端子１４７に印加した制御電圧により制御され、ソース信号線１８に印加される。なお、図１４は、トランジスタ制御端子１４７に印加した制御電圧により、表示画面２２全体に電圧（電流）が印加されるとした。しかし、本実施の形態はこれに限定するものではなく、表示画面２２を複数の領域に分割し、それぞれ分割した領域に異なる電圧（電流）を印加できるように構成してもよい。

ゲート信号線１７にオンオフ電圧を印加するために、ゲートドライバ回路１２を動作させる（図１４）。画像を表示させてテストを行うときは、図２のＳＴ１、ＣＬＫをフレームレート６０Ｈｚまたは、５０Ｈｚに一致するように制御する。点欠陥検出、画素の駆動用トランジスタ１１ａなどの特性を評価あるいは検査する場合は、ＳＴ１、ＣＬＫなどを制御してフレームレート１Ｈｚなどに低減する。ゲートドライバ回路１２には、ＶＧＨ、ＶＧＬ電圧を印加する。

ゲートドライバ回路１２ａは、順次、ゲート信号線１７ａを選択する。ゲート信号線１７ａの選択に同期して、テストトランジスタ１４５から、所定電流または所定電圧をソース信号線１８に印加し、選択された画素行のスイッチ用トランジスタ１１ｃによって、前記電圧などを画素に書き込む。

ゲートドライバ回路１２ｂは、ゲート信号線１７ａが選択され、所定電圧（所定電流）を書き込んでいる画素行には、非選択電圧が印加される。その他の、画素行には、選択電圧が印加されるか、もしくは、図４、図６のｄｕｔｙ比駆動が実施される。

なお、以上の実施例では、１画素行ずつ画素行を選択し、所定電圧（所定電流）を画素１６に書き込むとしたが、本実施の形態はこれに限定されるものではない。たとえば、複数の画素行（たとえば、１画素行と２画素行、３画素行と４画素行、５画素行と６画素行、・・・・）を選択し、所定電圧（所定電流）を画素１６に書き込んでもよい。また、すべてのゲート信号線１７ａを同時に選択し、所定電圧（所定電流）を画素１６に書き込んでもよい。また、画面の上半分のゲート信号線１７ａを同時に選択し、所定電圧（所定電流）を画素１６に書き込み、次に、画面の下半分のゲート信号線１７ａを同時に選択し、所定電圧（所定電流）を画素１６に書き込んでもよい。

図１４、図３４の実施例は、ゲートドライバ回路１２により、テスト用の所定電圧または所定電流を画素行に書き込む実施例であった。ゲートドライバ回路１２は、ポリシリコン技術により、画素１６のトランジスタと同時に形成する。

図３５は、ゲートドライバ回路１２を用いず、ゲート信号線１７の一端にプロービィングのパッドＰａ、Ｐｂを形成した実施例である。プロービィングのパッドＰａ、Ｐｂにプローブ２３４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加する。プロービィングのパッドＰａ１、Ｐａ２、・・・・・と順次ＶＧＬ電圧（選択電圧）を印加し、選択していないプロービィングのパッドＰａにＶＧＨ電圧（非選択電圧）を印加すれば、ゲートドライバ回路１２ａと同一の動作を実現できる。また、千鳥状（パッドＰａ１、Ｐａ３、Ｐａ５、・・・・・）に選択電圧を印加してもよい。

ＥＬ表示パネルの検査後、半導体で作製したゲートドライバＩＣ１２をゲート信号線１７端に実装する。

図３６は、ゲート信号線１７ａ、１７ｂを個別にプロービィングのパッドＰａ、Ｐｂを形成し、プローブ２３４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加する実施例である。複数のゲート信号線１７ａを短絡配線３６１で短絡し、プロービィングのパッドＰａを配置した実施例である。また、複数のゲート信号線１７ｂを短絡配線３６２で短絡し、プロービィングのパッドＰｂを配置した実施例である。プロービィングのパッドＰａ、Ｐｂにプローブ２３４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加することにより、表示画面２２全体をオンオフ制御することができる。

テストトランジスタ１４５を動作させることにより、ソースドライバＩＣ１４を実装せずとも、表示画面２２に画像を表示することができる。画像表示により、点欠陥、線欠陥、色ずれなどを容易に検出することができる。

検査モード以外（通常画像表示時）では、図１７に図示するように、テストトランジスタ１４５のソース端子とゲート端子は電気的に短絡される。図１７のように短絡することにより、テストトランジスタ１４５はダイオードと等価になる。したがって、テストトランジスタ１４５のソース端子とゲート端子にオフ電圧（ＶＧＨ）を印加すれば、テストトランジスタ１４５からソース信号線１８に電圧または電流が印加されることはない。また、テストトランジスタ１４５からなるダイオードは、静電気保護用の保護ダイオードとして機能し、ＥＬ表示パネルを保護する素子として機能する。

図１７のようにテストトランジスタ１４５をダイオード結線とするのは、図１６の方式を用いる。

以上の実施例では、Ｐチャンネルのテストトランジスタ１４５をソース信号線１８に形成するとしたが、Ｎチャンネルのテストトランジスタ１４５をソース信号線１８に形成してもよい。ただし、テストトランジスタ１４５のチャンネル極性は、画素１６のスイッチ用トランジスタ１１ｃ（ソース信号線１８に印加された電流あるいは電圧により、画素１６との電流経路を発生させるトランジスタ）のチャンネル極性と一致させることが好ましい。スイッチ用トランジスタ１１ｃをオフさせる電圧でテストトランジスタ１４５を確実にオフできるからである。なお、テストトランジスタ１４５は、ＰチャンネルとＮチャンネルの２つのトランジスタを各ソース信号線１８に形成してもよい。２つのチャンネル極性のテストトランジスタ１４５を形成することにより、よりテストに最適な電圧（電流）をソース信号線１８に印加できるようになる。

アレイ基板１６２（ＥＬ表示パネル）に、フレキシブル基板（フレキ基板）１６１をＡＣＦ接続することによりＥＬ表示装置は完成する（図２５も参照のこと）。フレキシブル基板（フレキ基板）１６１には、電源ＩＣ２２２、ＥＥＰＲＯＭ２５３、フラッシュメモリ２５２などが実装される。テストトランジスタ１４５をオフさせる電圧ＶＧＨ（テストトランジスタ１４５がＮチャンネルトランジスタである場合は、電圧ＶＧＬ）は、電源ＩＣ２２２から供給される。

図３７は、アレイ基板１６２の端子とフレキ基板１６１をＡＣＦ３７１で接続した断面図である。アレイ基板１６２の端子１４７、１４６とフレキ基板１６１の短絡電極配線１６５がＡＣＦ３７１で接続されている。

図１４の検査モードは、フレキシブル基板（フレキ基板）１６１をアレイ基板１６２に接続せずに行う。または、フレキシブル基板（フレキ基板）１６１をアレイ基板１６２に接続するが、ソースドライバＩＣ１４をアレイ基板１６２に未実装で行う。

検査モードでは、アレイ基板１６２のトランジスタ制御端子１４７、信号入力端子１４６にプローブを立てる。トランジスタ制御端子１４７に、ＶＧＨまたはＶＧＬｔ電圧を印加する。

検査後、フレキシブル基板（フレキ基板）１６１をアレイ基板１６２にＡＣＦ接続する。フレキシブル基板（フレキ基板）１６１の接続端子１６４と、アレイ基板１６２の接続端子１６３とを接続する。トランジスタ制御端子１４７、信号入力端子１４６は、フレキシブル基板（フレキ基板）１６１の短絡電極端子１６５で電気的に短絡する。短絡電極端子１６５には、ＶＧＨ電圧を印加する。フレキシブル基板（フレキ基板）１６１には電源ＩＣ２２２が実装されているため、電源ＩＣ２２２からＶＧＨを短絡電極端子１６５に印加する。

なお、短絡電極端子１６５が、本発明の配線短絡部の一例にあたる。

１６１はフレキシブル基板（フレキ基板）としたが、本実施の形態はこれに限定するものではない。たとえば、１６１はプリント基板であってもよい。また、本実施の形態は、トランジスタ制御端子１４７と信号入力端子１４６とを短絡電極端子１６５などを用いて、ＥＬ表示機器の出荷前に電気的に接続するものである。したがって、他の方法でトランジスタ制御端子１４７と信号入力端子１４６とを電気的に接続してもよい。たとえば、トランジスタ制御端子１４７と信号入力端子１４６とを銅ペーストの塗布により電気的に短絡してもよい。また、本実施の形態は、トランジスタ制御端子１４７と信号入力端子１４６とを、ＥＬ表示機器の製品出荷前に電気的に同電位にするものである。また、テストトランジスタ１４５をオフ状態にするものである。したがって、テストトランジスタ１４５の各端子に所定の電位を印加し、テストトランジスタ１４５をオフ状態にしてもよい。たとえば、トランジスタ制御端子１４７と信号入力端子１４６の両方に、電源ＩＣ２２２が出力するＶＧＨ電位を直接印加する方式が例示される。

以上の実施例は、図１の画素構成である。しかし、本実施の形態は図１の画素構成に限定されない。たとえば、図２１は、図７（ｂ）の画素構成の実施例である。当然のことながら、図７（ａ）、図８の画素構成においても本実施の形態を実施できる。

図２２は、本実施の形態の電源ＩＣの説明図である。本実施の形態の電源ＩＣを用いることにより、検査、エージング、輝度調整などが容易に実現できるようになる。

電源ＩＣ２２２のＶｉｎ端子には、からＶｉｎ電圧（電圧２．３Ｖ以上）が印加される。電源ＩＣ２２２は、ＥＬ表示装置に必要な電圧をすべて発生させる。発生する電圧は、ＤＣＤＣ回路により、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを発生させる。ＤＣＤＣ回路は、正極性の電圧Ｖｄｄは、コイルＬｐを用いる。負極性の電圧Ｖｓｓは、コイルＬｎを用いる。Ｖｄｄは、ソースドライバＩＣ１４のアナログ電圧Ａｖｄｄと共通である（Ｖｄｄ＝Ａｖｄｄ）。画素１６の駆動用トランジスタ１１ａはＰチャンネルトランジスタである。Ｖｄｄ＝Ａｖｄｄとすることにより、階調電圧の電位とアノード電位Ｖｄｄが連動して変化するので、良好な階調表示を実現できる。

また、電源ＩＣ２２２は、リニアレギュレータ回路により、ソースドライバＩＣのロジック電圧Ｄｖｄｄを発生する。Ｄｖｄｄ＝１．８５Ｖである。また、チャージポンプ回路により、ゲートドライバ回路１２の電源（ＶＧＨ、ＶＧＬ）を発生する。チャージポンプ回路は、正極性の電圧ＶＧＨには、コンデンサＣｐを使用する。チャージポンプ回路は、負極性の電圧ＶＧＬには、コンデンサＣｎを使用する。

なお、ＶＧＨ、ＶＧＬなど、ゲートドライバ回路１２で使用する電圧は、ソースドライバＩＣ１４に形成したチャージポンプ回路で発生させてもよい。この場合は、ソースドライバＩＣ１４のＶＧＨ、ＶＧＬ出力回路に、オープンスイッチを形成する（ソースドライバＩＣ１４に出力オープン機能を持たせる）。以下の実施例では、電源ＩＣ２２２にＶＧＨ、ＶＧＬ電圧発生回路を具備するとして説明する。ＶＧＬ、ＶＧＨ電圧発生回路がソースドライバＩＣ１４に具備される場合は、ソースドライバＩＣ１４と電源ＩＣ２２２とを同期を取っても本実施の形態を実施すればよい。

本実施の形態は、エージング工程、欠陥検査、輝度調整などの調整に対応するため、出力オープン機能を持っている。出力オープン機能は、図２２に図示するように、各電圧発生回路の出力段にスイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６）が形成されている。オープン機能とは、スイッチＳＷをオープン（ハイインピーダンス）にすることにより、電源ＩＣ２２２の出力端子に、別電圧を印加できる。たとえば、Ｖｄｄ＝５Ｖとし、Ｖｄｄ出力端子のスイッチＳＷ２をオープンにすることにより、Ｖｄｄ出力端子に７Ｖの電圧を印加できるようになる。Ｖｓｓ＝−３Ｖとし、Ｖｓｓ出力端子のスイッチＳＷ１をオープンにすることにより、Ｖｓｓ出力端子に−５Ｖの電圧を印加できるようになる。各端子のスイッチＳＷをオープンさせることにより、各端子に外部電圧を印加したとき、オフリーク電流は１０μＡ以下となるように構成されている。この構成は、各スイッチＳＷを構成するＦＥＴのゲート端子にバッファ回路を介して電圧を印加する回路構成を採用することにより実現できる。

スイッチＳＷ１は、Ｖｓｓ電圧をオープン（ハイインピーダンス）にする機能を有する。スイッチＳＷ２は、Ｖｄｄ電圧をオープン（ハイインピーダンス）にする機能を有し、スイッチＳＷ３は、Ａｖｄｄ電圧をオープン（ハイインピーダンス）にする機能を有する。同様に、スイッチＳＷ４は、Ｄｖｄｄ電圧をオープン（ハイインピーダンス）にし、スイッチＳＷ５は、ＶＧＨ電圧をオープン（ハイインピーダンス）にする。スイッチＳＷ６は、ＶＧＬ電圧をオープン（ハイインピーダンス）にする機能を有する。

なお、スイッチ（ＳＷ１〜ＳＷ６）は、明確にスイッチ回路を形成する必要はない。たとえば、Ｖｄｄ発生回路２２１ｂに印加する発振電圧を停止することにより、等価的に、Ｖｄｄ出力がオープンとなる場合は、スイッチＳＷ２の物理的形成は不要である。

電源電圧の出力回路にはトランジスタ（ＦＥＴ）を具備しており、このＦＥＴ、ダイオードと外付けコイル（Ｌ）で共振させて所定の電圧を発生させる。この共振させるＦＥＴのゲート端子にオフ電圧を印加する、あるいはオープンにすることによりＦＥＴから電圧は出力されないようになる。結果的に、該当電源ＩＣ２２２の出力端子はオープン（ハイインピーダンス）になる。また、電源ＩＣ２２２に内蔵のダイオードに逆バイアスを印加して、ダイオードをオフさせてもよい。

つまり、本実施の形態のオープン（ハイインピーダンス）にする機能とは、等価的に、電源ＩＣ２２２の端子を外部から見たとき、ハイインピーダンス状態にする機能であれば足りる。また、ハイインピーダンス状態にした時、あるいはハイインピーダンス状態になった時、電源ＩＣ２２２の出力端子に外部から別の電圧を印加できる構成であれば足りる。

本実施の形態の電源ＩＣ２２２は、負電源側のダイオード、ＦＥＴを内蔵している。また、ＳＭＢｕｓなどの標準データバスを具備し、標準データバスに伝送するコマンドにより、出力電圧などを可変あるいは設定できる。

コマンドにより設定できる電圧は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｓｓ電圧である。これらの電圧は、０．５Ｖキザミで設定できるように構成されている。電圧の可変は、電源ＩＣ２２２内部に、ＤＡ変換回路を設けることにより容易に実現できる。また、出力オープン機能もコマンドで制御することができる。たとえば、標準データバス（ＳＭＢｕｓなど）を介したコマンド制御により、Ｖｓｓ電圧端子をオープンにできる。

出力オープン機能は、ハード端子による制御でオンオフしてもよい。たとえば、電源ＩＣ２２２の１番ピンをＴＥＳＴ１、２番ピンをＴＥＳＴ２とする。ＴＥＳＴ１を’Ｈ’とすることにより、Ｖｄｄ端子とＶｓｓ端子を出力オープン状態にする。ＴＥＳＴ１を’Ｌ’とすることにより、Ｖｄｄ端子とＶｓｓ端子を電圧出力状態にする。ＴＥＳＴ２を’Ｈ’とすることにより、ＶＧＨ端子とＶＧＬ端子を出力オープン状態にする。ＴＥＳＴ２を’Ｌ’とすることにより、ＶＧＨ端子とＶＧＬ端子を電圧出力状態にする。また、複数のピンにロジック電圧設定することにより、ＶＧＨ電圧を５．０Ｖから８．０Ｖのいずれかの電圧に設定し、端子から出力できるように構成する。

ＶＧＨ電圧は、５．０Ｖ以上９Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。ＶＧＬ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。Ｖｓｓ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。

また、本実施の形態の電源ＩＣ２２２は、ＤＣＤＣ回路の発振周波数も設定できる。発振周波数は、０．６ＫＨｚ、１．２ＫＨｚの複数から１つを選択する。発振周波数も電源ＩＣ２２２に内蔵する複数の抵抗から１つを選択することにより容易に実現できる。なお、各電源の出力には、ディスチャージ回路が形成されている。

Ｏｎ／Ｏｆｆ端子は、電源ＩＣを起動させる端子である。Ｏｎ／Ｏｆｆ端子にクロック信号が印加されると、Ｄｖｄｄ電圧を出力する。クロック信号は、信号の立ち上がりまたは立下りを検出し、複数回のクロック信号の立ち上がりまたは立ち上がりエッジを検出するとＤｖｄｄを出力する。クロック信号は、本実施の形態のＥＬ表示装置に印加される映像信号クロックまたは水平同期信号ＨＤを用いる。映像信号は、本実施の形態のＥＬ表示装置が組み込まれた機器のグラフィックコントローラが発生する。

Ｄｖｄｄが起動すると、ソースドライバＩＣ１４のロジック回路部が起動すると共に、ＳＭＢｕｓなどの標準データバスにデータを送ることが可能になる。ソースドライバＩＣ１４は、標準データバス（ＳＭＢｕｓなど）を用いて、電源ＩＣ２２２が出力する電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ）の値を設定する。また、発振周波数を設定する。また、Ａｖｄｄ（Ｖｄｄ）、ＶＧＨ、ＶＧＬを電源ＩＣ２２２から出力させる。

電源ＩＣ２２２は、図２５に図示するように、フレキシブル基板（フレキ基板）１６１に実装されている。この状態では、フレキシブル基板（フレキ基板）１６１の短絡電極端子１６５でアレイ基板１６２の端子（信号入力端子１４６、トランジスタ制御端子１４７）を短絡している。また、短絡電極端子１６５には、ＶＧＨ電圧（テストトランジスタ１４５のオフ電圧）が印加されている。電源ＩＣ２２２の各出力端子には、金バンプが形成されており、ＡＣＦ（異方導電フィルムによる接続）によりフリップチップ実装されている。なお、図２５の２５４はテストトランジスタ群である。テストトランジスタ１４５が各ソース信号線１８に形成されている。テストトランジスタ１４５は、図２３、図２４に示すように、ソースドライバＩＣ１４が実装された反対側（Ｂ位置）に形成してもよい。なお、ソースドライバＩＣ１４は、ＩＣに限定するものでなく、低温ポリシリコン技術などで形成されたソースドライバ回路であってもよい。

スイッチＳＷ３、ＳＷ４、ＳＷ６は実際には形成されていない。あるいは省略できる。映像信号のクロック信号により、Ｄｖｄｄ＝１．８５Ｖが出力される。したがって、スイッチＳＷ４は必要でない。また、ＡＶｄｄもＤＣＤＣ回路の発振と同時に出力される。ＡＶｄｄは、ソースドライバＩＣ１４のアナログ電源であると同時に、ゲートドライバ回路１２の内部シフトレジスタの電源電圧ともなる。

ソースドライバＩＣ１４からＳＭＢｕｓ、Ｉ２ＣＢｕｓなどの標準データバスにより、各電源のオンオフ制御信号が電源ＩＣ２２２に送られる。コマンドのＯＮ１により、ＶＧＨのスイッチＳＷ５とＶＧＬのスイッチＳＷ６がオンする。スイッチＳＷ５、ＳＷ６がオンすることにより、ＶＧＨ、ＶＧＬ（ＶＧＬ１）が出力され、ゲートドライバ回路１２が動作する。ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）は、ソースドライバＩＣ１４により制御される。特に、ゲートドライバ回路１２ｂの内部シフトレジスタは、クリアされ、すべてのゲート信号線１７ｂは非選択状態とされる。

次に、コマンドのＯＮ２により、ＶｄｄのスイッチＳＷ２とＶｓｓのスイッチＳＷ１がオンする。スイッチＳＷ２、ＳＷ１がオンすることにより、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが出力される。

電源ＩＣ２２２には、本体のバッテリーからの電圧Ｖｉｎが供給される。Ｖｉｎ電圧は、コネクタ２５１を介して電源ＩＣ２２２に供給される。電源ＩＣ２２２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。フレキ基板１６１とアレイ基板１６２はＡＣＦ（異方向性導電フィルム）接続される。つまり、フレキ基板１６１とＥＬ表示装置１６２のアレイ基板は接着されるから、当然のことながら電源ＩＣ２２２が出力する電圧をＥＬ表示パネル１６２に印加するのにコネクタは必要でない。

図３８は従来のＥＬ表示装置の構成図である。フレキ基板１６１とアレイ基板１６２とはＡＣＦ接続されている。電源ＩＣ２２２は、本体のプリント基板３８１に実装されている。電源ＩＣ２２２には、バッテリー電圧Ｖｉｎが印加される。電源ＩＣ２２２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。発生した電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）は、コネクタ２５１を介して、フレキ基板１６１に引き渡され、ＥＬ表示パネルに供給される。したがって、コネクタ２５１の必要ピン数は、電源ＩＣ２２２が発生する種類が多いため、多ピンとなる。また、ソースドライバＩＣ１４は、電源ＩＣ２２２をオンオフさせる信号を出力する。コネクタには、この信号用のピンも必要である。

以上のことから、従来の構成（電源ＩＣ２２２を本体のプリント基板３８１に実装する構成）では、本実施の形態の構成（図２５）に比較して、コネクタ２５１の必要ピン数が多い。したがって、接触不良が発生しやすく、コストも高くなる。

電源ＩＣ２２２が発生する電圧には、一定範囲のバラツキがある。たとえば、Ｖｄｄ＝５．５Ｖが理想値としても、±０．２Ｖ程度のバラツキが発生する。電源ＩＣ２２２が出力する電圧が変化するとＥＬ表示パネルの発光輝度が変化する。たとえば、上記した本実施の形態の調整方法で、ＥＬ表示パネルを理想値のアノード電圧５．５Ｖで表示輝度調整を行ったとする。しかし、図３８の従来の構成では、表示輝度調整後に本体のプリント基板３８１をフレキ基板１６１に接続するため、プリント基板３８１に実装された電源ＩＣ２２２が出力するアノード電圧Ｖｄｄが５．７Ｖであれば、ＥＬ表示パネルの発光輝度は、調整した値からずれてしまう。

つまり、図３８の構成では、電源ＩＣ２２２が出力する電圧が理想値（この例では、アノード電圧５．５Ｖ）であれば調整が有効であるが、電源ＩＣ２２２が出力する電圧が理想値でない限り、ＥＬ表示パネルで調整しても、その調整が無意味となってしまう。

図２５の本実施の形態および他の実施例では、電源ＩＣをフレキ基板１６１に実装し、電源ＩＣ２２２を動作させて、輝度調整、ホワイトバランス調整などを実施する。したがって、電源ＩＣ２２２の発生電圧が個々でバラツキが発生してもバラツキを考慮してＥＬ表示パネルの調整を実施するから問題とならない。また、エージングなどにおいても、実際に使用する電圧ＶＧＨ、ＶＧＬなどを使用することにより、良好にエージングを実施できる。

特に、本実施の形態は、電源ＩＣ２２２とＥＬ表示パネルを一体として動作させ（同時に動作させ）、調整、エージングなどを行う。本実施の形態のＥＬ表示装置は、電源ＩＣ２２２とＥＬ表示パネルが一体化（接続完了）したものである。

このように構成することにより、コネクタ２５１のピン数が少なくなり低コスト化を実現できる。また、理想的に輝度バラツキ、ホワイトバランス調整を実現できる。この実現のために、本実施の形態は電源ＩＣ２２２の出力オープン機能を有効に利用している。

以上の実施例では、電源ＩＣ２２２に出力オープン機能を搭載するとしたが、本実施の形態はこれに限定するものではない。たとえば、電源ＩＣ２２２のアノード出力端子とＥＬ表示パネルのアノード配線２３１間にアナログスイッチ、リレー回路を配置してもよい。つまり、電源ＩＣ２２２の外部にスイッチ回路などを配置または形成してもよい。

ソースドライバＩＣ１４は、ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）を制御することにより、画像が表示される。ゲートドライバ回路１２ａには、１フレーム期間に１つのスタート信号ＳＴ１が印加され、ゲートドライバ回路１２ｂには、ｄｕｔｙ駆動に対応するようにスタートパルスＳＴ２が印加される。

図２３、図２４は、本実施の形態の電源ＩＣのオープン機能を用いたＥＬ表示装置の検査、調整方法の説明図である。以下の実施例においても、画素構成は図１を例示して説明するが、本実施の形態はこれに限定するものではなく、図７の電流駆動方式の画素構成、図８の電圧駆動などのいずれの画素構成であってもよい。

図２３は、ＥＬ表示装置の輝度およびホワイトバランス、コントラストの調整方法である。図２３では、本実施の形態の電源ＩＣ２２２のオープン機能を用いてスイッチＳＷ１をオープンにしている。つまり、カソード電圧Ｖｓｓは、出力されず、出力端子はハイインピーダンス状態となる。カソード電圧Ｖｓｓの出力端子のパッドＰ１に、プローブ２３４でプロービィングしている。プローブ２３４と外部電源Ｖｓｓｔ間には、電流を測定する電流計２３３を配置している。なお、調整時のカソード電圧Ｖｓｓｔ＝画像表示時のカソード電圧Ｖｓｓとする。

画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタの場合は、カソード電極をオープンにして、カソード配線２３２の電流を測定する。画素１６の駆動用トランジスタ１１ａがＮチャンネルトランジスタの場合は、アノード電極をオープンにして、アノード配線２３１の電流を測定する。

ソースドライバＩＣ１４は、ゲートドライバ回路１２を制御し、画像表示状態にする。基準電流Ｉｃの大きさは、通常の１倍とする。なお、図９で説明したように、基準電流Ｉｃの大きさに比例して、表示画面２２の発光輝度が変化する。トランジスタ９４ｂと単位トランジスタ１０２がカレントミラー回路を構成しているからである。なお、トランジスタ９４ｂは複数のトランジスタから構成されている。基準電流の大きさが１から２に変化すると、表示画面２２の輝度は、２倍になる。表示画面２２で使用する電力も２倍となる。

本実施の形態のＥＬ表示装置において、表示画面２２のカソード電流Ｉｓはカソード配線２３２に流れる。表示画面２２のアノード電流はアノード配線２３１に流れる。

図２３の構成では、電源ＩＣ２２２のカソード電圧の出力端子は、オープンであり、外部カソード電圧Ｖｓｓｔが接続されているため、カソード配線２３２を流れる電流は、プローブ２３４、電流計２３３を経由して外部カソード電圧Ｖｓｓｔに流れる。したがって、電流計２３３で、表示画面２２で使用する電流を測定することができる。カソード電流Ｉｓを測定するのは、カソード配線２３２を流れる電流は、表示画面２２を流れる電流であるからである。アノード配線２３１を流れるアノード電流Ｉｐの一部は、ソースドライバＩＣ１４にプログラム電流として流れる。

ＥＬ表示装置では、カソード電流Ｉｓの大きさと発光輝度は比例の関係になる。したがって、カソード電流を測定することにより、表示画面２２の発光輝度を把握することができる。以上のことから、カソード電流を所定の電流となるように調整することにより、表示画面２２の発光輝度を調整することができる。

図２３の実施例では、表示画面２２全体に流れるカソード電流を測定するとしたが、本実施の形態はこれに限定するものではない。たとえば、表示画面２２の一部もしくは所定面積に含まれる画素のカソード電流を測定するようにしてもよい。このカソード電流で表示画面２２全体に流れるカソード電流を推定することができるし、また、白ラスター表示では、画面全体が同一輝度で表示されるため、一部であっても表示画面２２全体の推定は容易だからである。また、表示画面２２を所定面積で分割し、各分割した領域でのカソード電流を測定することにより、表示画面２２の特性分布を測定することができる。分割とは、画素列、画素行、マトリックス状が例示される。この実施例は、図２６、図２７、図３３などでも説明している。

画素１６が電流プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２２に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、基準電流の大きさを変化させることにより行う。映像信号の階調番号（映像信号の大きさ）を設定する一定値とは、通常最大階調番号である。基準電流の大きさを大きくすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流Ｉｓの大きさを電流計２３３で測定し、電流が所定値となったときに、調整完了とする。以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。ホワイトバランス調整（輝度調整）を完了した基準電流をＩｋとする。基準電流Ｉｋは、ＲＧＢで個別設定（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）する。

次に、画素１６が電圧プログラム方式の場合について説明する。カソード電流の大きさの調整（表示輝度の調整）は、表示画面２２に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、図１１で説明した振幅調整レジスタ１１１を制御させることにより行う。振幅調整レジスタ１１１の制御により、階調アンプ１１２Ｈ、１１２Ｌを変化させる。階調アンプ１１２Ｈを高く（Ｖｄｄ電圧に近く）すると、低階調が対応する黒レベルを調整することができる。階調アンプ１１２Ｌを低く（ＧＮＤ電圧に近く）すると、高階調が対応する白レベルを調整することができる。本実施の形態では、出力階調を最大階調に設定し、階調アンプ１１２Ｌを変化させる。カソード電流の値が、所望値となるように階調アンプ１１２Ｌの値を調整する。

階調アンプ１１２Ｌを低くすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流の大きさを電流計２３３で測定し、電流が所定値となったときに、調整完了とする。以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。

なお、電源ＩＣ２２２が出力する電圧ＶＧＨ、ＶＧＬ、Ｖｄｄは通常表示時の電圧にする。また、本実施の形態では、ゲートドライバ回路１２ａは、ＶＧＨ１、ＶＧＬ１電圧で動作させ、ゲートドライバ回路１２ｂは、ＶＧＨ２、ＶＧＬ２＝ＧＮＤ電圧で動作させ、ＶＧＨ１＝ＶＧＨ２とする。

以上の調整により、ホワイトバランス調整を実現でき、また、表示画面２２の発光輝度調整を実現できる。ＥＬ表示装置のコントラスト調整は、黒表示時に流れるカソード電流を調整することにより実現できる。

まず、画素１６が電流プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２２に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定する。

基準電流の大きさは、ホワイトバランスを調整した設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を維持（保持）したまま行う。

黒レベルでの映像信号の階調番号（映像信号の大きさ）は最低階調である。電流駆動では、最低階調では、プログラム電流は０である。黒レベルの調整は、図１１の電圧発生回路から最低階調の電圧を画素１６に印加する。最低階調の電圧は、階調アンプ１１２Ｈが出力する電位を変化させて行う。この状態で、カソード電流の大きさを電流計２３３で測定し、電流が所定値となったときに、調整完了とする。

次に、画素１６が電圧プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２２に印加する最低階調番号に設定し、図１１で説明した振幅調整レジスタ１１１を制御させることにより行う。振幅調整レジスタ１１１の制御により、階調アンプ１１２Ｈを変化させる。階調アンプ１１２Ｈを高く（Ｖｄｄ電圧に近く）すると、黒レベルでのカソード電流Ｉｓが減少する。階調アンプ１１２Ｈを低くすると、カソード電流が増大する。カソード電流Ｉｓの値が、所望値となったときに、調整完了とする。

本実施の形態のＥＬ表示装置は、図９、図１０の電流駆動回路と、図１１、図１２の電圧出力回路の両方を具備している。電流駆動回路と電圧出力回路の両方を有する場合は、１水平走査期間（１画素行を選択する期間）の前半に電圧出力回路からプログラム電圧を画素１６に印加し、１水平走査期間（１画素行を選択する期間）の後半に電流駆動回路からプログラム電流を画素１６に印加する。また、各画素にプログラム電圧を印加するか、プログラム電流を印加するか、または、プログラム電圧とプログラム電流の両方を印加するかの判定回路（図示せず）を有している。判定回路は、映像信号の大きさ（階調番号）、ソース信号線に印加される映像信号の大きさ（階調番号）から、各画素にプログラム電圧を印加するか、プログラム電流を印加するか、または、プログラム電圧とプログラム電流の両方を印加するかを判定する。

なお、図２３では、カソード電流は電流計２３３で測定するとしたが、本実施の形態はこれに限定するものではない。たとえば、カソード電流の電流経路にピックアップ抵抗を直列に配置し、前記ピックアップ抵抗の端子電圧を電圧計で測定してもよい。

また、図２３では、電源ＩＣ２２２のカソード端子をオープンにし、カソード電流を測定するとしたが、本実施の形態はこれに限定するものではない。電源ＩＣ２２２のアノード端子をオープンにし、アノード電流を測定してもよい。以上の事項は、図１９においても同様である。

本実施の形態の技術的思想は、カソード配線あるいはアノード配線を流れる電流を測定あるいは取得して所定値にすることである。また、本実施の形態の技術的思想は、電源ＩＣ２２２をフレキシブル基板（フレキ基板）１６１などに実装した状態で、かつ、ＥＬ素子１５に流れる電流を供給する配線（カソード配線あるいはアノード配線）と電源ＩＣ２２２の出力端子とが接続された状態で、パネルの検査、評価、エージングなどを実施する方式である。電源ＩＣ２２２の出力オープン機能を使用し、オープンした端子には、外部から電圧をパネルに供給する。電源ＩＣ２２２の各端子は必要に応じて、標準データバス（ＳＭＢｕｓなど）を用いて電圧値を変更して出力する。また、テストトランジスタ１４５を使用する。

図２４は、エージング方法の説明図である。エージング工程では、ＥＬ表示装置の表示画面２２を通常の表示輝度より高い輝度で発光させる。一例として、表示画面２２の発光輝度を２倍または４倍の輝度にする。ＥＬ素子の初期劣化を引き起こし、’焼付け’を抑制するためである。

表示輝度を２倍または４倍に設定するのは、基準電流の変更により行う。ホワイトバランスを調整した基準電流の設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を２倍または４倍にする。たとえば、表示輝度を２倍にするには、基準電流Ｉｋ×２にする。エージング時に使用するｎ倍（ｎは１以上４以下の実数）の基準電流の設定値をＩｋｍ（赤（Ｒ）はＩｋｍｒ、緑（Ｇ）はＩｋｍｇ、青（Ｂ）はＩｋｍｂ）とする。

基準電流を大きくすると、アノード配線２３１、カソード配線２３２に流れる電流（アノード電流Ｉｐ、カソード電流Ｉｓ）が増大する。アノード電流Ｉｐ、カソード電流Ｉｓが増大すると、ＥＬ素子１５の端子間電圧、駆動用トランジスタ１１ａのチャンネル電圧が大きくなる。

エージング時は、基準電流を通常表示時よりは大きくする。したがって、アノード電圧Ｖｄｄを高く（たとえば、通常の画像表示時５Ｖ（Ｖｄｄ）をエージング時は７Ｖ（Ｖｄｄｔ）にする）、カソード電圧Ｖｓｓを低く（たとえば、通常の画像表示時−３Ｖ（Ｖｓｓ）をエージング時は−５Ｖ（Ｖｓｓｔ）にする）する。アノード電圧を高くすると、ゲート信号線１７ａに印加する電圧（ＶＧＨ１、ＶＧＬ１）も変化させる必要がある。ＶＧＨ１電圧を高く（たとえば、通常の画像表示時ＶＧＨ＝６．５Ｖをエージング時は７．５Ｖにする）、ＶＧＬ１電圧を低く（たとえば、通常の画像表示時ＶＧＬ１＝−３Ｖをエージング時は−５Ｖにする）する。

エージング時は、画素構成が電流駆動の場合（図１、図７）は、基準電流をＩｋｍとし、電流駆動方式で画像（白ラスター）を表示する。画素構成が電圧駆動の場合（図８）は、振幅調整レジスタ１１１を制御して、階調アンプ１１２Ｌの電位を低く（ＧＮＤに近づけるか、ＧＮＤ以下にする）し、白ラスター表示にする。

電源ＩＣ２２２は、ＶＧＬ、ＶＧＨ、Ａｖｄｄ、ＤｖｄｄをＥＬ表示パネルに供給する。外部電源から、Ｖｄｄｔ、Ｖｓｓｔを供給する。エージング中は、表示画面２２の輝度をホトセンサでモニターし、初期の輝度から一定値を低下した時点で、エージングを終了させる。

このように本実施の形態の電源ＩＣは、電圧出力端子のオープン（ハイインピーダンス）機能をもつ。エージング工程などにおいて、出力端子をオープンにし、オープンにした端子に別の電源電圧を印加してエージングを行う。また、オープンにした端子に電流計を接続し、所定電源電圧間に流れる電流を測定することにより、ホワイトバランス調整や表示輝度調整を行う。

なお、以上の実施例では、Ｖｄｄ、Ｖｓｓを外部から供給し、ＶＧＨ、ＶＧＬは、出力電圧を変化させて電源ＩＣ２２２から供給するとした。しかし、本実施の形態はこれに限定するものではない。たとえば、Ｖｄｄ、Ｖｓｓ、ＶＧＨ、ＶＧＬを外部から供給し、Ａｖｄｄ、Ｄｖｄｄのみを電源ＩＣ２２２から供給してもよい。

図１４、図１８、図２０はソース信号線１８にテストトランジスタ１４５を形成した実施例であった。テストトランジスタ１４５は、図１９に図示するように、カソード配線２３２またはアノード配線２３１にテストトランジスタ１４５を形成してもよい。テストトランジスタ１４５をオンさせることにより、カソード配線２３２に電流が流れ、また流れる電流を電流計２３３で測定することができる。ソース信号線１８にはソースドライバ回路１４より映像信号（プログラム電流またはプログラム電圧）を印加する。

テストトランジスタ１４５のゲート端子は、ゲートドライバ回路１２と同様に、シフトレジスタ３３３（図３３などを参照のこと）を付加し、シフトレジスタ３３３の機能により順次、１つまたは複数のテストトランジスタ１４５を選択するように構成してもよい。

以上のように構成することにより、テストトランジスタ１４５を単独でオンオフ制御することができるようになる。したがって、ゲートドライバ回路１２ａと個別にテストトランジスタ１４５をオンオフさせることにより、マトリックス状に配置された画素１６を個別あるいは画素列単位で選択して、カソード電流またはアノード電流を測定あるいは制御することができる。テストトランジスタ１４５はアノード配線２３１に形成してもよいことは言うまでもない。また、テストトランジスタ１４５を、アノード配線とカソード配線とソース信号線１８のうちのいずれか２つ以上に形成してもよいことは言うまでもない。以上のことは、本実施の形態の他の実施例においても同様に適用することができる。

図１９は、本実施の形態の電源ＩＣ２２２を用いて、画素１６の特性を測定あるいは把握することができる。

画素１６の駆動用トランジスタ１１ａは、図３１（ａ）の特性がある。なお、駆動用トランジスタ１１ａは、Ｐチャンネルトランジスタとして説明をする。図３１において、横軸は、駆動用トランジスタ１１ａのゲート端子電圧である。縦軸はトランジスタのチャンネル間を流れる電流（ＥＬ素子１５に流す電流）である。ゲート端子電圧がＶ１であれば、電流はＩ１となる。ゲート端子電圧がＶ０であれば、電流は０である。つまり、電流Ｉ１を流せば、ゲート端子電圧はＶ１となる。逆にゲート端子にＶ１を印加すれば、出力電流はＩ１となる。

たとえば、図３１（ａ）の特定の駆動用トランジスタ１１ａに、ソースドライバ回路（ＩＣ）１４から１μＡ、０．５μＡなどの定電流Ｉ１を供給し、画素１６の駆動用トランジスタ１１ａのゲート端子電圧を測定する。この測定したＶ１駆動用トランジスタ１１ａの特性カーブを求め、各階調に対応する電圧プログラムデータを作成する。特性カーブは略２乗カーブである。最終データとしては、電流が０となるＶ０を求める。このＶ０は、フラッシュメモリなどのＲＯＭに各画素の特性バラツキデータとして保持する。この保持したＶ０データに映像信号の階調データを加算あるいは演算し、画素の特性バラツキ（駆動用トランジスタ１１ａの特性バラツキ）を加味した映像信号（プログラム電圧またはプログラム電流）を発生させる。発生させた映像データプログラム電圧またはプログラム電流が該当画素に印加される。そのため、駆動用トランジスタ１１ａの特性バラツキによる表示不良は表示されない。

また、図３１（ｂ）に図示するように、画素１６の駆動用トランジスタ１１ａにＩ２電流を供給し、Ｉ２電流に対するゲート端子電圧Ｖ２を測定し、Ｖ２、Ｖ１から階調電圧を求めてもよい。つまり、少なくとも１つの定電流（電流０を含む）からソース信号線１８の電位を測定し、測定した電位から、階調に対応する電圧（プログラム電圧）を求める。もしくは、駆動用トランジスタ１１ａのゲート端子に所定電圧（Ｖ２、Ｖ１）を印加し、出力される電流（Ｉ２、Ｉ１）から駆動用トランジスタ１１ａの特定を推定あるいは求め、Ｖ０データとしてメモリに保持させ、保持したデータから映像信号（プログラム電圧またはプログラム電流）を求める。

図３２は、取得されたＶ０電圧から映像データＤＡＴＡを補正し、適正な映像信号（プログラム電圧またはプログラム電流）を得る方法の説明図である。Ｖ０電圧とは、画素１６の駆動用トランジスタ１１ａの特性バラツキを示す補正量と考えることができる。

補正する大きさＶ０はフラッシュメモリ２５２に保持されている。フラッシュメモリ２５２のＲＯＭデータは、ＲＤａＴａとして、外部より書き換えることができる。

フラッシュメモリ２５２に保持されたデータも８ビットである。このフラッシュメモリ２５２のＲＯＭデータと階調データＤＡＴＡが加算（減算の場合もある）回路３２１で加算される。一般的に加算処理により、階調データＤＡＴＡは補正データＶ０により、アノード電圧側に電位シフトされる。

加算されたデータは９ビットになる。このデータはパネル温度を検出する温度補償回路３２３で温度補償されて、ソースドライバ回路（ＩＣ）１４に印加される。温度補償回路３２３を必要とするのは、フラッシュメモリ２５２に格納された補正データは、温度依存性があるからである。

以上のように、駆動用トランジスタ１１ａのゲート端子に定電圧を印加し、前記駆動用トランジスタ１１ａから出力される電流を測定することにより、駆動用トランジスタ１１ａの特性バラツキを取得することができる。取得した特性バラツキデータを補償データとしてフラッシュメモリ２５２などに保存し、ＥＬ表示装置の外部から入力される階調データをフラッシュメモリ２５２の補償データを用いて補正すれば、画素１６の駆動用トランジスタ１１ａの特性バラツキがなく、良好な画像表示を実現できる。

図２６は、画素１６の特性を測定あるいは取得する方法の説明図である。電源ＩＣ２２２のＶｓｓ出力端子はオープンにされ、端子パッドＰ１にプローブ２３４が接続される。アノード電圧Ｖｄｄは、電源ＩＣ２２２から供給される。テスト用カソード電圧Ｖｓｓｔとアノード電圧Ｖｄｄは、通常の画像表示を行う電圧値に設定される。

この状態で、ソースドライバ回路１４から、各ソース信号線１８に所定の電圧Ｖ１が出力される。また、ゲート信号線１７（１）にＮチャンネルトランジスタ１１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線１７にオフ電圧（ＶＧＬ）を印加する。図３１で説明したように、駆動用トランジスタ１１ａのゲート端子にＶ１の電圧が印加されるとＩ１の大きさの電流が出力される。１画素行にｍ個の画素１６とすると、各ソース信号線１８にＶ１電圧を印加すると、ｍ×Ｉ１なる電流がカソード配線２３２に出力される。しかし、実際には、表示画面２２の面内で画素の特性バラツキがあり、カソード配線２３２に流れる電流は、ｍ×Ｉ１とはならない。

本実施の形態では、各ソース信号線１８に印加する電圧Ｖ１を変化させ、カソード配線２３２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１になったときの電圧をＶｘとする。この電圧Ｖｘが選択した１画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、フラッシュメモリ２５２に格納される。

次に、ゲート信号線１７（１）にＮチャンネルトランジスタ１１ｂをオフさせるオフ電圧（ＶＧＬ）を印加し、ゲート信号線１７（２）にオン電圧（ＶＧＨ）を印加し、他のゲート信号線１７にオフ電圧（ＶＧＬ）を印加する。

この状態で、ソースドライバ回路１４から、各ソース信号線１８に所定の電圧が出力される。各ソース信号線１８に印加する電圧Ｖ１を変化させ、カソード配線２３２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１（ｍは整数で、１画素行の画素数である）になったときの電圧をＶｘとする。この電圧Ｖｘが選択した２画素行目の画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、フラッシュメモリ２５２に格納される。以上の動作を最終画素行番目まで実施する。

以上のように、順次画素行を選択し、カソード配線２３２を流れる電流を一定値となるようにソースドライバ回路１４から各ソース信号線１８に印加する電圧を調整することにより、全画素行の特性バラツキを取得することができる。取得したデータは演算処理などを施して、補正データとし、フラッシュメモリ２５２に格納される。これ以降の処理は、図３１、図３２で説明した方式が実施されるので、説明を省略する。

以上の実施例では、画素１６または画素行の特性バラツキを測定するとしたが、検査方法にも適用することができる。図２６の実施例では、各ソース信号線１８にＶ１電圧を印加し、カソード配線２３２に流れる電流を所定値になるようにＶ１電圧を調整して、特性を示すＶｘ電圧を取得するという方式であった。しかし、Ｖ１電圧を一定の範囲内で変化させても、カソード配線２３２に流れる電流が所定値にならない場合がある。この場合は、画素１６に欠陥が発生している場合がほとんどである。したがって、ソース信号線１８に印加する電圧の範囲外となった場合に、選択した画素行のいずれかの画素１６の欠陥などが発生していることを検出することができる。また、欠陥の程度も電圧可変範囲の大きさにより把握することができる。

たとえば、最初の電圧Ｖ１＝２．０Ｖとし、可変範囲が±０．５Ｖとする。１．５Ｖ〜２．５Ｖの範囲でカソード配線２３２に流れる電流をｍ×Ｉ１に設定できなければ欠陥が発生しているとする。さらに、可変範囲が±０．８Ｖとし、この範囲でもカソード配線２３２に流れる電流をｍ×Ｉ１に設定できなければ重大な欠陥が発生しているとする。以上の事項は、図２７などにも適用できることは言うまでもない。

図２６は、ソース信号線１８に電圧を印加する手段として、ソースドライバＩＣ１４を用いた方式であった。図２７はソースドライバＩＣ１４の代わりにテストトランジスタ１４５を用いた実施例である。テストトランジスタ１４５を用いることより、ソースドライバＩＣ１４を用いずに、各ソース信号線１８に電圧を印加できる。

図２７は、図２６と同様に画素１６の特性を測定あるいは取得する方法の説明図である。また、図２６と同様に欠陥検査も実現できる。電源ＩＣ２２２のＶｓｓ出力端子はオープンにされ、端子パッドＰ１にプローブ２３４が接続される。アノード電圧Ｖｄｄは、電源ＩＣ２２２から供給される。テスト用カソード電圧Ｖｓｓｔとアノード電圧Ｖｄｄは、通常の画像表示を行う電圧値に設定される。

この状態で、端子１４６に所定電圧Ｖ１が印加され、テストトランジスタ１４５を介して各ソース信号線１８にＶ１電圧が印加される。また、ゲート信号線１７（１）にＮチャンネルトランジスタ１１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線１７にオフ電圧（ＶＧＬ）を印加する。図３１に説明したように、駆動用トランジスタ１１ａのゲート端子にＶ１の電圧が印加されるとＩ１の大きさの電流が出力される。しかし、実際には、表示画面２２の面内で画素の特性バラツキがあり、カソード配線２３２に流れる電流は、ｍ×Ｉ１とはならない。

テストトランジスタ１４５を介して各ソース信号線１８に印加する電圧Ｖ１を変化させ、カソード配線２３２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１になったときの電圧をＶｘとする。この電圧Ｖｘが選択した１画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、フラッシュメモリ２５２に格納される。以下、図２６と同様であるので説明を省略する。

図２６、図２７の実施例では、カソード配線２３２を流れる電流を測定することにより、駆動用トランジスタ１１ａあるいは画素１６の特性バラツキを求めるとした。しかし、本実施の形態はこれに限定するものではない。アノード配線２３１を流れる電流を測定することにより、駆動用トランジスタ１１ａあるいは画素１６の特性バラツキを求めてもよい。

特性バラツキは、駆動用トランジスタ１１ａに定電流を流し、前記定電流を流した状態で、前記駆動用トランジスタ１１ａのゲート端子電圧を測定することによっても、駆動用トランジスタ１１ａあるいは画素１６の特性バラツキを求めることもできる。たとえば、図３３の構成において、テストトランジスタ１４５はシフトレジスタ回路３３３などを介して、それぞれ単独でオンオフ制御できるように構成する。アノード電圧Ｖｄｄを一定電圧とする。ゲート信号線１７（１）にＮチャンネルトランジスタ１１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線１７にオフ電圧（ＶＧＬ）を印加する。この状態で、テスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線２３２に流れる電流を所定値になるようにする。所定値とは、選択された１画素行分の電流値である。

なお、図３３では、３３３はシフトレジスタ回路としたが、これはテストトランジスタ１４５を選択する機能（テストトランジスタ１４５をオンさせる）を有するものである。したがって、順次、１つのテストトランジスタ１４５を選択する機能を有する。さらに、任意のテストトランジスタ１４５を選択できる機能を有している。また、選択するテストトランジスタ１４５の数は、１つに限定されない。複数のテストトランジスタ１４５を同時に選択してもよい。たとえば、赤（Ｒ）の画素１６を選択し、ＧＢの画素を非選択とする方式が例示される。

カソード電流が所定値になった状態で、テストトランジスタ１４５（１）をオンさせ、他のテストトランジスタ１４５はオフ状態を維持する。テストトランジスタ１４５（１）をオンさせることにより、画素１６（１１）の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素１６（１１）の特性バラツキを示すデータとなる。

つぎに、テストトランジスタ１４５（２）をオンさせ、他のテストトランジスタ１４５をオフさせることにより、画素１６（１２）の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素１６（１２）の特性バラツキを示すデータとなる。

同様にゲート信号線１７（１）を選択した状態で、テストトランジスタ１４５を順次オンさせ、１つのテストトランジスタ１４５以外の他のテストトランジスタ１４５をオフさせることにより、画素１６の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、各画素１６の特性バラツキを示すデータとなる。

テストトランジスタ１４５（ｍ）まで完了すると、ゲート信号線１７（２）を選択し、他のゲート信号線１７にはオフ電圧（ＶＧＬ）を印加する。

この状態で、先の第１画素行と同様にテスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線２３２に流れる電流を所定値になるようにする。

カソード電流が所定値になった状態で、テストトランジスタ１４５（１）をオンさせ、他のテストトランジスタ１４５はオフ状態を維持する。テストトランジスタ１４５（１）をオンさせることにより、画素１６（２１）の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素１６（２１）の特性バラツキを示すデータとなる。

つぎに、テストトランジスタ１４５（２）をオンさせ、他のテストトランジスタ１４５をオフさせることにより、画素１６（２２）の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素１６（２２）の特性バラツキを示すデータとなる。

同様にゲート信号線１７（２）を選択した状態で、テストトランジスタ１４５を順次オンさせ、１つのテストトランジスタ１４５以外の他のテストトランジスタ１４５をオフさせることにより、画素１６の駆動用トランジスタ１１ａのゲート端子電圧が、端子１４６に出力される。端子１４６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、各画素１６の特性バラツキを示すデータとなる。

以上のように、順次画素を選択し、画素１６の駆動用トランジスタ１１ａのゲート端子電圧を測定することにより、全画素の特性バラツキを取得することができる。取得したデータは演算処理などを施して、補正データとし、フラッシュメモリ２５２に格納される。これ以降の処理は、図３１、図３２で説明した方式が実施されるので、説明を省略する。

図３３は、カソード配線２３２の電流を測定し、画素も電圧駆動の画素構成であった。図３９は、アノード配線２３１の電流を測定し、画素は図１で説明した電流駆動の画素構成である。図３９の方法（動作）は、図３３と同様であるので説明を省略する。以上のように本実施の形態は、いずれの画素構成であっても対応することができる。

図２６、図３３の実施例は、検査方法にも適用することができるとして説明した。図３３で説明した方式も検査方法に適用できる。

図３３の実施例では、テスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線２３２に流れる電流を所定値になるようにする。しかし、Ｖｓｓｔを所定範囲、変化させてもカソード配線２３２に流れる電流が所定値にならない場合がある。

この場合は、画素１６に欠陥が発生している場合がほとんどである。したがって、Ｖｓｓｔの変化あるいは調整範囲が範囲外となった場合に、選択した画素行のいずれかの画素１６の欠陥などが発生していることを検出することができる。また、欠陥の程度も電圧可変範囲の大きさにより把握することができる。

たとえば、最初の電圧Ｖｓｓｔ＝−３．０Ｖとし、可変範囲が±０．５Ｖとする。−３．５Ｖ〜−２．５Ｖの範囲でカソード配線２３２に流れる電流をｍ×Ｉ１に設定できなければ欠陥が発生しているとする。さらに、可変範囲が±０．８Ｖとし、この範囲でもカソード配線２３２に流れる電流をｍ×Ｉ１に設定できなければ重大な欠陥が発生しているとする。

図２５、図２７、図３３においてテストトランジスタ１４５は、パルス状にオンオフ制御させたり、周期的にオンオフさせたりすることにより、より多種多様な検査を行うことができる。図２５において、テストトランジスタ１４５をオンさせる場合は、ソースドライバＩＣ１４の最終出力段に形成されたスイッチをオープン（ハイインピーダンス）にし、ソースドライバＩＣ１４をソース信号線から切り離し、テストトランジスタ１４５によりソース信号線１８に印加された電圧（電流）から保護する。

また、図２５、図２７、図３３などにおいて、電源ＩＣ２２２から出力されるＶｄｄ、Ｖｓｓ電圧または外部電源Ｖｄｄｔ、Ｖｓｓｔを可変あるいは調整し、可変あるいは調整した状態と、テストトランジスタ１４５のオンオフとを同期させることにより、より多種多様な検査調整を実現できる。たとえば、エージング工程において、Ｖｄｄｔ、Ｖｓｓｔを印加し、テストトランジスタ１４５で１フレームあるいは複数フレーム周期で画素１６をオン（表示）、オフ（非表示）する電圧または電流を印加する。すると、エージング構成でＥＬ表示パネルはフラッシュ表示となり、大きなストレスをかけることができるため、エージング工程を短縮することができる。ＥＬ表示装置をフラッシュ表示させることにより、ＥＬ素子１５のＥＬ構成膜に将来発生するであろう欠陥をエージング構成で発生させることができる。なお、以上の方式は、テストトランジスタ１４５の制御だけでなく、ソースドライバＩＣ１４を制御することによっても実現できる。

図２６、図２７、図３３では、電圧駆動方式の画素構成を例示して説明した。しかし、本実施の形態はこれに限定するものではなく、図１、図７の電流駆動の画素構成であっても適用することができる。また、図８などに示す他の電圧駆動の画素構成であっても適用することができる。

本実施の形態の駆動方式は、有機ＥＬ表示パネルの駆動方法および駆動回路などに限定されるものではない。たとえば、フィールドエミッションディスプレイ（ＦＥＤ）、無機ＥＬディスプレイなどの他のディスプレイにも適用できることは言うまでもない。

つぎに、本実施の形態の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた本実施の形態の表示機器について説明をする。

図２８は情報端末装置の一例としての携帯電話の平面図である。筐体２８３にアンテナ２８１などが取り付けられている。２８２ａは、ｄｕｔｙ比を変化させる切換キー、２８２ｂは電源オンオフキー、２８２ｃがゲートドライバ回路１２ｂの動作フレームレートを切り替えるキーである。２８５はホトセンサである。ホトセンサ２８５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２２の輝度を自動調整する。

図２９はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部２９３とビデオカメラ本体２８３を具備している。本実施の形態のＥＬ表示装置は表示モニター２８４としても使用されている。表示画面２２は支点２９１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部２９４に格納される。

図２８、図２９などの本実施の形態の表示機器では、キー２８２ａの操作により、ｄｕｔｙ比を切り替えることができる。キー２８２ａの操作は、ユーザーが切り替えできるようにしておく。また、設定モードで自動的に変更できるかを切り替えられるようにしている。自動の場合は、外光の明るさを検出して自動的に、表示輝度を５０％、６０％、８０％などと設定できるように構成している。

本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図３０に示すような電子カメラにも適用することができる。本実施の形態のＥＬ表示装置はカメラ本体３０１に付属された表示画面２２として用いる。カメラ本体３０１にはシャッタスイッチ３０３の他、スイッチ２８２ａが取り付けられている。

以上に説明したように、本実施の形態のＥＬ表示装置は、テストトランジスタを介して、ソース信号線１８に電圧または定電流を印加できる。したがって、画素１６などの検査を他の手段を用いることなく容易に実現できる。

また、本実施の形態のＥＬ表示装置は、電源ＩＣに出力オープン機能があるため、エージング工程では、通常状態よりも高い電圧をＥＬ表示パネルに印加することができ、効率よくエージングを実施できる。この出力オープン機能を用いることにより、電源ＩＣを基板などに実装したまま、カソード配線からの電流を測定することができる。したがって、ＥＬ表示装置のホワイトバランス、輝度調整を容易に実施できる。また、画素を順次選択し、選択した画素から出力される電流を測定することにより、画素の欠陥を検出することができ、画素の駆動用トランジスタの特性バラツキを測定することができる。

本実施の形態に係るＥＬ表示装置は、テストトランジスタを介して、ソース信号線に電圧または定電流を印加できる。したがって、画素などの検査を他の手段を用いることなく容易に実現できる。

また、電源ＩＣに出力オープン機能があるため、エージング工程では、通常状態よりも高い電圧をＥＬ表示パネルに印加することができ、効率よくエージングを実施できる。この出力オープン機能を用いることにより、電源ＩＣを基板などに実装したまま、カソード配線からの電流を測定することができる。したがって、ＥＬ表示装置のホワイトバランス、輝度調整を容易に実施できる。また、画素を順次選択し、選択した画素から出力される電流を測定することにより、画素の欠陥を検出することができ、画素の駆動用トランジスタの特性バラツキを測定することができる。

したがって、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）、その駆動方法、駆動装置、およびこれらの表示パネルを用いた表示装置などに有用である。

ＥＬ表示装置の画素の構成図 ＥＬ表示装置の構成図 （ａ）、（ｂ）ＥＬ表示装置の画素の動作の説明図 （ａ）、（ｂ）ＥＬ表示装置の駆動方法の説明図 （ａ）〜（ｃ）ＥＬ表示装置の駆動方法の説明図 （ａ）、（ｂ）ＥＬ表示装置の駆動方法の説明図 （ａ）、（ｂ）ＥＬ表示装置の画素の構成図 （ａ）、（ｂ）ＥＬ表示装置の画素の構成図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の駆動方法の説明図 本発明の実施の形態のＥＬ表示機器の説明図 本発明の実施の形態のＥＬ表示機器の説明図 本発明の実施の形態のＥＬ表示機器の説明図 （ａ）、（ｂ）本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示機器の説明図 本発明の実施の形態のＥＬ表示機器の説明図 本発明の実施の形態のＥＬ表示機器の説明図 本発明の実施の形態のＥＬ表示装置の説明図 従来のＥＬ表示装置の説明図 本発明の実施の形態のＥＬ表示装置の説明図

符号の説明

１１ トランジスタ（ＴＦＴ）
１２ ゲートドライバＩＣ（回路）
１４ ソースドライバ回路（ＩＣ）
１５ ＥＬ（素子）
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ 蓄積容量（付加コンデンサ、付加容量）
２２ 表示画面
４１ 書き込み画素行
４５ 非表示領域（非点灯領域、黒表示領域）
４６ 表示領域（点灯領域、画像表示領域）
９１ オペアンプ（バッファ回路）
９２ 電子ボリウム(電圧出力回路)
９３ 基準電流回路
９４ トランジスタ
９５ 単位トランジスタ群
９６ 出力端子
１０１ アナログスイッチ（オンオフ手段、選択手段）
１０２ 単位トランジスタ
１０３ 内部配線
１０４ ゲート配線
１０５ デコーダ回路
１１１ 振幅調整レジスタ
１１２ 階調アンプ
１１３ 端子（配線）
１１４ ガンマ回路
１２１ 電圧データラッチ回路
１２２ 階調電圧出力回路
１２３ 電圧ＤＡＣ回路
１２４ 電圧アンプ回路
１４１ 出力端子パッド
１４３ 入力端子パッド
１４４ ソースドライバＩＣ実装位置１４４
１４５ テストトランジスタ
１４６ 信号入力端子
１４７ トランジスタ制御端子
１６１ フレキシブル基板（フレキ基板）
１６２ アレイ基板
１６３、１６４ 接続端子
１６５ 短絡電極端子
１８１ オペアンプ
１８２ トランジスタ
１８３ 電子ボリウム
２２２ 電源ＩＣ
２３１ アノード配線
２３２ カソード配線
２３３ 電流計
２３４ プローブ
２５１ コネクタ
２５２ フラッシュメモリ
２５３ ＥＥＰＲＯＭ
２５４ テストトランジスタ群
２８１ アンテナ
２８２ キー
２８３ 筐体
２８４ 表示パネル
２８５ ホトセンサ
２９１ 支点
２９３ 撮影レンズ
２９４ 格納部
３０１ 本体
３０２ 撮影部
３０３ シャッタスイッチ
３２１ 加算（減算）回路
３２３ 温度補償回路
３３３ シフトレジスタ（選択回路）
３６１、３６２ 短絡配線
３７１ ＡＣＦ

Claims (4)

1. ＥＬ素子がマトリックス状に配置された表示画面と、
   前記表示画面の複数のソース信号線のそれぞれに、第１の端子が接続されたトランジスタと、
   前記各トランジスタの第２の端子に共通に接続された第１の配線と、
   前記各トランジスタのゲート端子に共通に接続された第２の配線とを備えたＥＬ表示装置。
2. 前記トランジスタは、前記第１の配線に印加した定電圧または定電流を、接続される前記ソース信号線に印加できる、請求項1に記載のＥＬ表示装置。
3. 前記第１の配線と前記第２の配線とを電気的に配線短絡部を備えた、請求項１に記載のＥＬ表示装置。
4. 前記トランジスタは、前記表示画面の画素と同一のプロセスで同時に形成された、請求項１に記載のＥＬ表示装置。

Images