JP4589614B2 - 画像表示装置 - Google Patents

Description

本発明は画像表示装置に係り、特に画素に発光素子を用いる画像表示装置に関する。

画素に発光素子を使用した画像表示装置として、エレクトロルミネッセンス（以下、ＥＬと略す）素子を用いたＥＬディスプレイが報告されている。さらに、アクティブマトリクス型のＥＬディスプレイでは、信号や電流を伝える配線をマトリクス状に配線し、画素にはＥＬ素子の他に、アクティブ素子である薄膜トランジスタ（以下、ＴＦＴと略す）で形成した画素回路を内蔵している。

ＥＬ素子の発光輝度を制御する方法として、画素回路がＥＬ素子へ供給する電圧を制御する方法と、電流を制御する方法とがあるが、ＥＬ素子の発光輝度はＥＬ素子を流れる電流に比例して変化するので、電流を制御する方式には、発光輝度を安定して制御できる利点がある。電流によってＥＬ素子の発光輝度を制御する方法は、特許文献１に開示されている。

ＥＬ素子を使った従来の画素回路を図１３に示す。従来の画素回路は、抵抗１０１、ｐチャネルＴＦＴ１０２、１０３、ＴＦＴスイッチ１０４、電源線１０５、キャパシタ１０６によって構成され、画素回路にはＥＬ素子１０８、接地電極１０７が接続している。ＴＦＴスイッチ１０４をＯＮにして入力端子１０９に電圧信号を印加すると、抵抗１０１に電流が流れ、ｐチャネルＴＦＴ１０２のゲート電極にはドレイン電流に対応したゲート電圧が発生し、そのゲート電圧はキャパシタ１０６に記憶される。このとき流れる電流ｉは式１に従う。ただし、電源線１０５の電圧をＶｄｄ、入力端子１０９に供給される電圧をＶｉｎ、ＴＦＴ１０２のソース−ドレイン電極間の電圧をＶｄｓ、抵抗１０１の抵抗値をＲとする。

ｉ＝(Ｖｄｄ−Ｖｄｓ−Ｖｉｎ)／Ｒ) … (式１)
ｐチャネルＴＦＴ１０２と１０３はカレントミラー回路を構成しているので、ｐチャネルＴＦＴ１０３のソース−ドレイン電極間にも電流ｉが発生し、ＥＬ素子１０８にも電流ｉが流れる。次に、ＴＦＴスイッチ１０４をＯＦＦにしても、キャパシタ１０６がＴＦＴ１０３のゲート電圧を記憶しているので、ｐチャネルＴＦＴ１０３は、入力端子１０９の電圧に関わらず、ＥＬ素子１０８に電流ｉを供給し続ける。

したがって、図１３に示した画素回路は、入力端子に供給する電圧Ｖｉｎを制御することにより式１に従った電流をＥＬ素子１０８に流すことができ、さらに、キャパシタ１０６が保持するゲート電圧によってＥＬ素子１０８を流れる電流を記憶することができる。ＥＬ素子１０８を流れる電流と発光輝度は比例するので、入力端子に供給する電圧ＶｉｎによってＥＬ素子１０８の発光輝度を制御することができる。以上のような画素回路とＥＬ素子を２次元的に配列し、順番に入力端子に信号電圧Ｖｉｎを書き込むことによって画像を表示することができる。なお、電流量に比例して発光輝度を変化するＥＬ素子としては、有機ＥＬダイオードが知られている。

特開２０００−５６８４７号公報

従来の画像表示装置は、図１３に示した画素回路が複数配列されている。しかし、複数の画素回路の間では、ＴＦＴ１０２に同じ電流を流していた場合でも、ドレイン−ソース電極間の電圧Ｖｄｓの値は、ＴＦＴ自体の特性ばらつきによってばらつく。さらに、１つの電源線１０５に複数の画素回路が接続しているために、電源線１０５が持つ配線抵抗によって電圧降下が発生し、いくつかの画素回路では電源線１０５の電圧Ｖｄｄが降下することがある。大画面の画像表示装置では電源線の長さが長くなるために、電圧降下は特に顕著となる。

ＥＬ素子１０８の発光強度は式１に従う電流ｉに比例するので、ＥＬ素子１０８の発光強度はＶｄｓばらつきや、Ｖｄｄ降下の影響を直接受けることになる。このような影響を受けると、図１３の画素回路を用いた画像表示装置では、表示画像に明暗のむらが観測されてしまい、画質が低下することになる。

そこで、本発明の目的は、以上のような画質低下を発生しない画像表示装置を提供することにある。

本発明は、複数の画素がマトリクス状に配置された画像表示部と、前記画素と電圧信号をアクセスするために前記画像表示部内に配置された複数の信号線と、前記信号線の電圧を制御する駆動回路とからなり、前記画素が発光素子と前記発光素子の発光強度を制御する画素回路とで構成される画像表示装置であって、複数ある画素がそれぞれ有する画素回路の内部電圧を、選択的に信号線へ発生する画素回路電圧検出手段を具備し、駆動回路は信号線の電圧と表示画像に対応した信号電圧を加算して再度信号線に電圧を出力する電圧加算手段を具備することを特徴とするものである。

前記画素回路電圧検出手段は、複数ある画素がそれぞれ具備する複数の画素回路と、信号線との間を、遮断状態、接続状態と、前記接続状態より十分高い抵抗値で接続された抵抗接続状態との３状態をとり得る回路で構成すれば好適である。

また、前記画素回路電圧検出手段を、抵抗器と、この抵抗器に並列に接続され抵抗の両端を短絡／開放するスイッチングトランジスタとで構成としても良い。

また、前記画素回路は前記発光素子に定電流を供給する電流記憶回路を具備すれば好適である。

さらに、前記駆動回路は、前記信号線の電圧を記憶するサンプリング回路と、記憶された電圧と画像信号の電圧を加算する加算回路とを含む構成としても良いし、アナログ電圧を出力するドライバＩＣと、このドライバＩＣと前記信号線の間に接続されたキャパシタとからなる構成としても良い。

また、本発明は複数の画素がマトリクス状に配置された画像表示部と、前記画素と電圧信号をアクセスするために前記画像表示部内に配置された複数の信号線と、前記信号線のアナログ電圧を制御する駆動回路とからなり、前記画素が発光素子と前記発光素子の発光強度を制御する画素回路とで構成される画像表示装置であって、前記信号線よりも高い抵抗値を持つ複数の抵抗配線が前記信号線と平行に配置され、前記信号線と前記抵抗配線の間に複数の第１のスイッチング手段が設けられ、前記抵抗配線と前記画素回路の間に複数の第２のスイッチング手段が設けられたことを特徴とするものである。

この場合、前記駆動回路は、信号線の電圧と表示画像に対応した信号電圧を加算して再度信号線に電圧を出力する電圧加算手段を具備すれば好適である。
また、前記第１および第２のスイッチング手段を制御して前記信号線と前記画素回路間の抵抗値を少なくとも２段階に変化させる制御回路を具備すれば好適である。

さらに、前記信号線と抵抗配線は、絶縁膜を挟んでオーバーラップして形成されていてもよい。
また、前記抵抗配線は多結晶シリコン薄膜で形成されていてもよい。

さらに、画素回路を構成する素子は、薄膜トランジスタを用いて構成されれば好適であり、薄膜トランジスタが、ｎチャネルあるいはｐチャネルいずれか一方のみで構成されていてもよい。

本発明によれば、電源線の電圧降下や、ＴＦＴのスレッショルド電圧ばらつきに起因した発光素子の輝度ばらつきを軽減して、良好な画質の画像表示装置を実現することができる。

本発明に係る画像表示装置の実施形態について、以下、添付図面を参照しながら詳細に説明する。

＜実施形態１＞
図１は本発明に係る画像表示装置の第１の実施形態例を示す回路構成図である。ガラス基板１の表面には、複数の画素回路２、複数の信号線３、複数の走査線バス４、走査回路５が形成されている。

画素回路２は、２列×２行にマトリクス状に配列しているが、画素回路２の個数が２×２＝４個である理由は、単に説明をしやすくするためであり、例えば画面の解像度が、カラーＶＧＡ（Video Graphics Array）の場合、列数は６４０列×３色＝１９２０列、行数は４８０行になる。それぞれの信号線３は画素回路２のうち１列分に接続し、それぞれの走査線バス４は画素回路２のうち１行分に接続している。走査回路５は全ての走査線バス４に接続し、走査線バス４に信号を発生している。また、ガラス基板１の表面にはドライバＩＣ６が接着され、信号線３と接続されている。ドライバＩＣ６は、ケーブル７を通して外部から入力されるの画像信号を受ける。

画素回路２はＴＦＴスイッチ１１〜１４、電流制御用ＴＦＴ１５、キャパシタ１６、抵抗器１７、ＥＬ素子１８で構成されている。キャパシタ１６は電流制御用ＴＦＴ１５のゲート−ソース電極の間に接続され、ゲート−ソース電極間の電圧Ｖｇｓを保持する機能を有する。ＴＦＴスイッチ１３は、電流制御用ＴＦＴ１５のドレイン−ゲート電極間に接続され、ドレイン電極の電圧をゲート電極およびキャパシタ１６に供給するか否かを制御する。電流制御用ＴＦＴ１５のドレイン電極は電源配線２０に接続され、電源配線２０から電流が供給される。電流制御用ＴＦＴ１５のソース電極は、３つのＴＦＴスイッチ１１、１２、１４に接続されている。ＴＦＴスイッチ１１は複数の信号線３のうち１本と電流制御用ＴＦＴ１５の間を接続し、ＯＮのときに電流制御用ＴＦＴ１５を流れる電流を直接信号線３に流す役割を持つ。ＴＦＴスイッチ１２は信号線３のうち１本と電流制御用ＴＦＴ１５の間を、抵抗器１７を直列に介して接続し、ＯＮのときに抵抗器１７の両端にかかる電圧に比例した電流を発生する役割を持つ。ＴＦＴスイッチ１４はＥＬ素子１８の陽極と電流制御用ＴＦＴ１５の間を接続し、ＯＮのときに電流制御用ＴＦＴ１５を流れる電流をＥＬ素子１８に供給する役割を持つ。ＥＬ素子１８の陰極は、接地電極１９に接続されている。

図中では省略しているが、ＴＦＴスイッチ１１〜１４は走査線バス４と接続され、走査線バス４の信号によりＯＮ／ＯＦＦ状態が制御される。複数の走査線バス４は全て走査回路５に接続され、走査回路５はＴＦＴスイッチ１１〜１４のＯＮ／ＯＦＦを制御するロジック信号を発生し、走査線バス４に供給する機能を持つ。

ドライバＩＣ６はメモリ（Ｍ）２１、ＤＡコンバータ（ＤＡＣ）２２、加算回路２３、キャパシタ２４、スイッチ２５〜２７で構成される。ドライバＩＣ６は信号線３の全てに接続されており、各信号線毎に同じ回路が並列に構成されている。複数あるメモリ２１の全ては、ケーブル７と接続され、ケーブル７を通して入力されるデジタル画像信号を分配し、記憶する機能を持つ。ＤＡコンバータ２２はメモリ２１に接続され、メモリ２１が記憶したデジタル画像信号をアナログ電圧に変換する機能を持つ。キャパシタ２４とスイッチ２５はサンプリング回路を構成しており、スイッチ２５がＯＮのときに信号線３の電圧をキャパシタ２４にサンプリングする役割を持つ。加算回路２３は、ＤＡコンバータ２２の出力電圧“−Ｖｄａｔａ”とキャパシタ２４の電圧Ｖｃを加算し、加算電圧Ｖｏを発生する。スイッチ２６は加算回路２３と信号線３を接続し、スイッチ２６がＯＮのときに加算電圧Ｖｏが信号線３に出力される。ＴＦＴ２７は、信号線３の電圧を電源線２０の電圧より十分低い電圧に下げるためのスイッチである。なお、ドライバＩＣ６を構成するメモリ２１、ＤＡコンバータ２２、加算回路２３、キャパシタ２４、スイッチ２５〜２７のうち、全て、あるいは一部の機能をＴＦＴを用いて構成し、ガラス基板１上に形成してもかまわない。

図２は、画素回路２のさらに詳細な回路図である。図１では、紙面上の煩雑さを懸念して走査線バス４とＴＦＴスイッチ１１〜１４の接続関係と電源線２０を省略していたが、それらを図２では記述してある。また、図１ではＴＦＴスイッチと電流制御用ＴＦＴを区別して記述したが、構造上特に違いなく形成して良い。

図２において、ＴＦＴスイッチ１１〜１４と電流制御用ＴＦＴ１５は、全てｎチャネルＴＦＴで構成されている。走査線バス４は４本の走査線４ａ〜４ｄから成り立っている。走査線４ａはＴＦＴスイッチ１３のゲート電極に、走査線４ｂはＴＦＴスイッチ１１のゲート電極に、走査線４ｃはＴＦＴスイッチ１２のゲート電極に、走査線４ｄはＴＦＴスイッチ１４のゲート電極にそれぞれ接続されている。

ｎチャネルＴＦＴの特性に従い、走査線４ａ〜４ｄの電圧が高いときにＴＦＴスイッチ１１〜１４をＯＮに、走査線４ａ〜４ｄの電圧が低いときにＴＦＴスイッチをＯＦＦにすることができる。電源線２０は画素回路の周辺に張り巡らされ、全ての画素回路２に共通に接続して電流を供給している。表示装置がカラー表示の場合、赤、青、緑の画素ごとに供給電圧を変えるために電源線を分ける場合もある。

図１および図２において、ＥＬ素子１８と接地電極１９は画素回路２の内部に含めて記述してあるが、ＥＬ素子１８と接地電極１９はガラス基板１に対して図３に示すような立体的な配置になる。画素回路２内にＴＦＴスイッチ１４に接続した陽極電極３０を設け、ＥＬ素子材料１８ａをガラス基板１の上に蒸着技術により成膜する。さらにその上に接地電極１９が蒸着技術により成膜される。陽極電極３０と接地電極１９に挟まれた部分がＥＬ素子１８となる。表示装置がカラーの場合、ＥＬ素子材料１８ａは、赤、青、緑の複数を用いる。陽極電極３０と接地電極１９の間に電流を流すことにより、ＥＬ素子１８は発光する。接地電極を透明にした場合、紙面上方向が表示面になり、陽極電極を透明にした場合、紙面下方向が表示面となる。

図４に、本実施形態例の画像表示装置を駆動するための走査線バス４の駆動波形、ドライバＩＣ６のスイッチのＯＮ／ＯＦＦ動作、および表示装置内各部での発生電圧と発生電流を示す。また、図４では、図１に描かれている複数ある画素回路２のうち、左上の１回路を駆動することとして説明する。

Ｌ（４ａ）、Ｌ（４ｂ）、Ｌ（４ｃ）、Ｌ（４ｄ）は、走査回路５が走査線４ａ〜４ｄにそれぞれ発生する駆動波形を表している。Ｌ（４ａ）〜Ｌ（４ｄ）の信号は２値のロジック電圧信号であり、高い電圧信号（以下Ｈと略す）のときにＴＦＴスイッチはＯＮになり、低い電圧信号（以下Ｌと略す）のときにＴＦＴスイッチはＯＦＦになる。Ｓ（２５）、Ｓ（２６）、Ｓ（２７）は、ドライバＩＣ６内のスイッチ２５〜２７のＯＮ／ＯＦＦ状態をそれぞれ表している。

Ｖｓｉｇは信号線３の電圧値、Ｖｇｓは電流制御用ＴＦＴ１５のゲート−ソース電極間の電圧値、ｉｄｓは電流制御用ＴＦＴ１５のドレイン−ソース電極間電流値、ｉＬＥＤは発光素子１８を流れる電流値をそれぞれ表している。

図４中の全てで横軸は時間である。時刻ｔ０からｔ５までが、図１中の左上の画素回路２に画像信号を書き込んでいる期間であり、時刻ｔ５からｔＥＮＤまでが、左上の画素回路２に書き込まれた画像信号に従って発光素子１８が発光している期間である。
時刻ｔ０からｔ５の間、走査線４ｄはＬになっており、ＴＦＴスイッチ１４がＯＦＦ状態であるので、発光素子１８は消灯している。

時刻ｔ１において、スイッチ２７を適当な期間ＯＮ状態にすると、信号線３の電圧が電源線２０の電圧Ｖｄｄよりも十分低い電圧になる。スイッチ２６をＯＦＦにした後も、信号線３が持っている寄生容量によってこの電圧は保持されている。

時刻ｔ２において、走査線４ａと４ｂをＨに、スイッチ２５をＯＮにする。このとき、スイッチＴＦＴ１３と１２はＯＮ状態になっている。ＴＦＴ１３がＯＮ状態であるため、電流制御用ＴＦＴ１５のゲート電極には電源線２０の電圧Ｖｄｄが供給され、ＴＦＴ１２がＯＮ状態であるため、電流制御用ＴＦＴ１５のソース電極には信号線３の電圧Ｖｓｉｇが供給される。信号線の電圧Ｖｓｉｇは電源線の電圧Ｖｄｄより十分低い電圧となっているので、ゲート−ソース電極間電圧Ｖｇｓは電流制御用ＴＦＴ１５がＯＮするのに十分な値となり、電流制御用ＴＦＴ１５のドレイン−ソース電極間電流ｉｄｓが流れる。やがて、信号線３の寄生容量が充電されるに従って信号線３の電圧Ｖｓｉｇが上昇し、電流制御用ＴＦＴ１５のゲート−ソース電極間電圧Ｖｇｓが、電流制御用ＴＦＴ１５のスレッショルド電圧Ｖｔｈになったところで電流ｉｄｓは０となり安定する。

この時、信号線３の電圧Ｖｓｉｇ＝Ｖｄｄ−Ｖｔｈであり、ドライバＩＣ６内では、スイッチ２５を通して、キャパシタ２４に電圧Ｖｄｄ−Ｖｔｈが印加される。つまり、本実施形態例は時刻ｔ２からｔ３の間において、電流制御用ＴＦＴ１５のスレッショルド電圧Ｖｔｈを検出してドライバＩＣ６に伝える動作を行っている。

時刻ｔ３において、走査線４ｂをＬに、走査線４ｃをＨに、スイッチ２５をＯＦＦに、スイッチ２６をＯＮにする。このとき、ＴＦＴスイッチ１１はＯＦＦ状態、１２はＯＮ状態になっている。ドライバＩＣ６内において、スイッチ２５はＯＦＦ状態であるので、キャパシタ２４は電圧Ｖｄｄ−Ｖｔｈを保持している。加算回路２３では、キャパシタ２４の電圧Ｖｄｄ−Ｖｔｈと、画像信号であるＤＡコンバータ２２の出力電圧−Ｖｄａｔａとを加算し、加算回路２３の出力電圧ＶｏはＶｄｄ−Ｖｔｈ−Ｖｄａｔａになる。

スイッチ２６がＯＮ状態であるので、加算回路２３の出力電圧Ｖｏは信号線３に出力され、信号線の電圧Ｖｓｉｇは時刻ｔ３以前の電圧よりＶｄａｔａ低いＶｄｄ−Ｖｔｈ−Ｖｄａｔａの電圧となる。つまり、本実施形態例は時刻ｔ３からｔ４の間において、時刻ｔ３以前の信号線の電圧Ｖｓｉｇに、電圧−Ｖｄａｔａを加算する動作を行っている。

一方、画素回路２においては、ＴＦＴ１１がＯＦＦ状態になり、ＴＦＴ１２がＯＮ状態になったので、電流制御用ＴＦＴ１５のソース電極と信号線３は、抵抗器１７を介して接続されている。信号線の電圧Ｖｓｉｇは時刻ｔ３以前の電圧より低くなったため、電流制御用ＴＦＴ１５には再び電流が流れ始める。このときのゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’と仮定すると、ソース電極の電圧はＶｄｄ−Ｖｔｈ’となるので、抵抗器１７の両端にはソース電極の電圧と信号線３の電圧Ｖｓｉｇの差電圧Ｖｄａｔａ−（Ｖｔｈ’−Ｖｔｈ）が発生する。したがって、オームの法則により、抵抗器１７には式２に従う電流値ｉの電流が流れる。電流制御用ＴＦＴのドレイン−ソース電極間電流ｉｄｓも同じ電流値ｉの電流が流れる。なお式２でＲは抵抗器の抵抗値である。

ｉ＝Ｖｄａｔａ｛１−(Ｖｔｈ’−Ｖｔｈ)／Ｖｄａｔａ｝／Ｒ … (式２)
時刻ｔ４において、走査線４ａをＬにすると、ＴＦＴスイッチ１３がＯＦＦになり、電流制御用ＴＦＴ１５のゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’はキャパシタ１６によって保持される。その後、走査線４ｃをＬにし、スイッチ２６をＯＦＦにする。

時刻ｔ５から時刻ｔＥＮＤまでの間、走査線４ｄをＨにすることで、ＴＦＴスイッチ１４はＯＮ状態を保ち、電流制御用ＴＦＴ１５を通してＥＬ素子１８に電流が供給され、ＥＬ素子１８は発光する。（この間、ドライバＩＣ６は他の画素に画像信号を書き込んでいても良い。）このとき、電流制御用ＴＦＴ１５のドレイン−ソース電極間電流ｉｄｓは、電流キャパシタ１６が保持しているゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’により電流値ｉに制限される。そのため、ＥＬ素子１８に流れる電流ｉＬＥＤも電流値ｉに制限される。

ＥＬ素子１８の発光強度はｉＬＥＤの電流値に比例するので、ＥＬ素子１８の発光強度も電流値ｉに比例する。したがって、画像信号の情報をもつ電圧Ｖｄａｔａによって、ＥＬ素子１８の発光強度を制御することができる。

以上の動作を全ての画素に繰り返し行うことにより、画像信号に従って所定の画素の発光強度を制御できるので、本発明に係る画像表示装置の第１の実施形態例は、画像を表示することができる。

ところで、前述した式２において、電圧Ｖｄａｔａの振幅を電圧（Ｖｔｈ’−Ｖｔｈ）より十分大きくすることにより、式２は次の式３で近似することができる。

ｉ＝Ｖｄａｔａ／Ｒ … (式３)
この場合、式３の右辺には、電圧Ｖｄａｔａと抵抗器１７の抵抗値Ｒしかないので、抵抗器１７を多結晶シリコンで形成した配線などを用いて形成し、安定した抵抗値を持たせることにより、電源線２０の電圧Ｖｄｄや、電流制御用ＴＦＴ１５のスレッショルド電圧Ｖｔｈの影響を受けずに電流値ｉと電圧Ｖｄａｔａを比例させることができることを意味する。

したがって、本発明に係る画像表示装置の第１の実施形態例を構成するＥＬ素子１８の発光輝度は、電源電圧Ｖｄｄの変動や、電流制御用ＴＦＴのＶｔｈばらつきによる影響を受けにくい。

本実施形態例に示した画像表示装置は、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタに適用することで、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタ電源線の電圧降下や、ＴＦＴのスレッショルド電圧ばらつきに起因した発光素子の輝度ばらつきを軽減し、良好な画質の画像表示装置を実現することができる。

＜実施形態２＞
図５は本発明に係る画像表示装置の第２の実施形態例を示す回路構成図である。ガラス基板４１の表面には、複数の画素回路４２、複数のダミー画素回路４９、複数の信号線４３、複数の抵抗配線４８、複数の走査線バス４４、走査回路４５が形成されている。画素回路４２は２列×２行にマトリクス状に配列しているが、画素回路４２の個数が２×３＝６個である理由は、単に説明をしやすくするためであり、例えば画面の解像度がカラーＶＧＡの場合、列数は６４０列×３色＝１９２０列、行数は４８０行になる。それぞれの信号線４３および抵抗配線４８は、画素回路４２およびダミー画素回路４９のうち１列分に接続され、それぞれの走査線バス４４は画素回路４２およびダミー画素回路４９のうち１行分に接続されている。走査回路４５は全ての走査線バス４４に接続され、走査線バス４４に信号を発生している。また、ガラス基板４１の表面にはドライバＩＣ６が接着され、信号線４３と接続されている。ドライバＩＣ６は、ケーブル７を通して外部から入力される画像信号を受ける。

画素回路４２はＴＦＴスイッチ５１〜５４、電流制御用ＴＦＴ５５、キャパシタ５６、ＥＬ素子５８で構成されている。キャパシタ５６は、電流制御用ＴＦＴ５５のゲート電極とソース電極の間に接続され、ゲート−ソース電極間の電圧Ｖｇｓを保持する機能を有する。ＴＦＴスイッチ５３は電流制御用ＴＦＴ５５のドレイン−ゲート電極間に接続され、ドレイン電極の電圧をゲート電極およびキャパシタ５６に供給するか否かを制御する。電流制御用ＴＦＴ５５のドレイン電極は電源配線６０に接続され、電源配線６０から電流が供給される。

電流制御用ＴＦＴ５５のソース電極は、２つのＴＦＴスイッチ５２、５４に接続されている。ＴＦＴスイッチ５２は抵抗配線４８のうち１本と電流制御用ＴＦＴ５５の間を接続し、ＯＮのときに電流制御用ＴＦＴ５５を流れる電流を抵抗配線４８に流す役割を持つ。ＴＦＴスイッチ５４はＥＬ素子５８の陽極と電流制御用ＴＦＴ５５の間を接続し、ＯＮのときに電流制御用ＴＦＴ５５を流れる電流をＥＬ素子５８に供給する役割を持つ。ＥＬ素子５８の陰極は、接地電極５９に接続されている。

ＴＦＴスイッチ５１は、抵抗配線４８上のＴＦＴスイッチ５２との接続ノードと、信号線４３の間を接続し、ＯＮのときに抵抗配線４８あるいはＴＦＴスイッチ５２を流れる電流を信号線４３に流す役割を持つ。ダミー画素回路４９はＴＦＴスイッチ５１だけで構成されており、ＴＦＴスイッチ５１がＯＮのときに抵抗配線４８を流れる電流を信号線４３に流す役割を持つ。

図５では、ＴＦＴスイッチと電流制御用ＴＦＴを区別して記述したが、構造上特に違いなく形成して良い。また、ＴＦＴスイッチ５１〜５４と電流制御用ＴＦＴ５５は全てｎチャネルＴＦＴで構成されている。

また、図５では省略しているが、ＴＦＴスイッチ５１〜５４は走査線バス４４と接続され、走査線バス４４の信号によりＯＮ／ＯＦＦ状態が制御される。複数の走査線バス４４は全て走査回路４５に接続され、走査回路４５はＴＦＴスイッチ５１〜５４のＯＮ／ＯＦＦを制御するロジック信号を発生し、走査線バス４４に供給する機能を持つ。

ドライバＩＣ６はメモリ２１、ＤＡコンバータ２２、加算回路２３、キャパシタ２４、スイッチ２５〜２７で構成される。ドライバＩＣ６は信号線４３の全てに接続しており、各信号線毎に同じ回路が並列に構成されている。複数あるメモリ２１の全てはケーブル７と接続され、ケーブル７を通して入力されるデジタル画像信号を分配し、記憶する機能を持つ。ＤＡコンバータ２２はメモリ２１に接続され、メモリ２１が記憶したデジタル画像信号をアナログ電圧に変換する機能を持つ。キャパシタ２４とスイッチ２５はサンプリング回路を構成しており、スイッチ２５がＯＮのときに信号線４３の電圧をキャパシタ２４にサンプリングする役割を持つ。加算回路２３はＤＡコンバータ２２の出力電圧“−Ｖｄａｔａ”とキャパシタ２４の電圧Ｖｃを加算し、加算電圧Ｖｏを発生する。スイッチ２６は加算回路２３と信号線４３を接続し、スイッチ２６がＯＮのときに加算電圧Ｖｏが信号線３に出力される。ＴＦＴ２７は、信号線４３の電圧を電源線６０の電圧より十分低い電圧に下げるためのスイッチである。なお、ドライバＩＣ６を構成するメモリ２１、ＤＡコンバータ２２、加算回路２３、キャパシタ２４、スイッチ２５〜２７のうち、全て、あるいは一部の機能をＴＦＴを用いて構成し、ガラス基板４１上に形成してもかまわない。

図５において、ＥＬ素子５８と接地電極５９は画素回路４２の内部に含めて記述してあるが、ＥＬ素子５８と接地電極５９はガラス基板に対して図６に示すような立体的な配置になる。画素回路４２内に、ＴＦＴスイッチ５４に接続した陽極電極７０を設け、ＥＬ素子材料５８ａをガラス基板４１の上に蒸着技術により成膜する。さらにその上に接地電極５９が蒸着技術により成膜される。陽極電極７０と接地電極５９に挟まれた部分がＥＬ素子５８となる。表示装置がカラーの場合、ＥＬ素子材料５８ａは、赤、青、緑の複数を用いる。陽極電極７０と接地電極５９の間に電流を流すことにより、ＥＬ素子５８は発光する。接地電極を透明にした場合、紙面上方向が表示面になり、陽極電極を透明にした場合は、紙面下方向が表示面となる。

ところで、信号線４３と抵抗配線４８は、ガラス基板４１上にオーバーラップして形成することができる。図６のＡ−Ａ’間の断面図を図７に示す。ガラス基板４１上に絶縁膜７４を形成し、その上に、多結晶シリコン薄膜にリンあるいはボロンのどちらかをドープすることで形成した抵抗配線４８を形成する。その上に、絶縁膜７３を挟んでアルミニウムなど導電率の高い金属で信号線４３を形成する。その上に、絶縁膜７２を挟んで陽極電極７０と絶縁膜７１を形成する。その上に、ＥＬ素子材料５８ａを、さらにその上に、接地電極５９を蒸着する。抵抗配線４８と信号線４３をオーバーラップして形成すると、陽極電極７０上にＥＬ素子材料５８ａが蒸着されてできたＥＬ素子５８が占める面積をより大きく確保ことができるので、画像表示装置をより明るく発光させる場合に有利である。

図８に、本実施形態例の画像表示装置を駆動するためのＴＦＴスイッチ５１〜５４のＯＮ／ＯＦＦ動作、ドライバＩＣ６のスイッチのＯＮ／ＯＦＦ動作、および表示装置内各部での発生電圧と発生電流を示す。また、図８では、図５に描かれている複数ある画素回路４２のうち、左列最上段の１回路を駆動することとして説明する。９−ＡＢＣの項目は、ＴＦＴスイッチ５１〜５４の状態を表しており、ａ〜ｃの場合の各状態はそれぞれ図９の（ａ）〜（ｃ）に描かれている。図９は、図５の左列最上段の画素回路付近を抜き出した図面である。ｘの場合は全てのＴＦＴスイッチがＯＦＦの状態を表している（図９には描かれていない）。図８のＳ（２５）、Ｓ（２６）、Ｓ（２７）は、ドライバＩＣ６内のスイッチ２５〜２７のＯＮ／ＯＦＦ状態をそれぞれ表している。Ｖｓｉｇは信号線４３の電圧値、Ｖｇｓは電流制御用ＴＦＴ５５のゲート−ソース電極間の電圧値、ｉｄｓは電流制御用ＴＦＴ５５のドレイン−ソース電極間電流値、ｉＬＥＤは発光素子５８を流れる電流値をそれぞれ表している。

図８中の全てで横軸は時間である。時刻ｔ０からｔ５までが図５中の左列最上段の画素回路４２に画像信号を書き込んでいる期間であり、時刻ｔ５からｔＥＮＤまでが、左列最上段の画素回路４２に書き込まれた画像信号に従って発光素子５８が発光している期間である。

時刻ｔ０からｔ５の間、全てのＴＦＴスイッチはＯＦＦ状態であり、発光素子５８は消灯している。
時刻ｔ１において、スイッチ２７を適当な期間ＯＮ状態にすると、信号線４３の電圧Ｖｓｉｇが電源線６０の電圧Ｖｄｄよりも十分低い電圧になる。スイッチ２６をＯＦＦにした後も、信号線４３が持っている寄生容量によってこの電圧は保持されている。

時刻ｔ２において、図９（ａ）に示すように、駆動目的の画素回路４２内のＴＦＴスイッチ５１〜５３をＯＮにする。ＴＦＴ５３がＯＮ状態であるため、電流制御用ＴＦＴ５５のゲート電極には電源線６０の電圧Ｖｄｄが供給され、ＴＦＴ５２がＯＮ状態であるため、電流制御用ＴＦＴ１５のソース電極には信号線の電圧Ｖｓｉｇが供給される。信号線の電圧Ｖｓｉｇは電源線の電圧Ｖｄｄより十分低い電圧となっているので、ゲート−ソース電極間電圧Ｖｇｓは電流制御用ＴＦＴ１５がＯＮするのに十分な値となり、電流制御用ＴＦＴ１５のドレイン−ソース電極間電流ｉｄｓが図中の破線矢印に沿って流れる。

やがて、信号線４３の寄生容量が充電されるに従って信号線４３の電圧Ｖｓｉｇが上昇し、電流制御用ＴＦＴ５５のゲート−ソース電極間電圧Ｖｇｓが、電流制御用ＴＦＴ５５のスレッショルド電圧Ｖｔｈになったところで電流ｉｄｓは０となり安定する。この時、信号線の電圧Ｖｓｉｇ＝Ｖｄｄ−Ｖｔｈであり、ドライバＩＣ６内では、スイッチ２５を通して、キャパシタ２４に電圧Ｖｄｄ−Ｖｔｈが印加される。つまり、本実施形態例では時刻ｔ２からｔ３の間において、電流制御用ＴＦＴ５５のスレッショルド電圧Ｖｔｈを検出してドライバＩＣ６に伝える動作を行っている。

時刻ｔ３において、図９（ｂ）に示すように、駆動目的の画素回路４２の１つ上段と１つ下段の画素回路４２（あるいはダミー画素回路４９）内のＴＦＴスイッチ５１をＯＮにする。ドライバＩＣ６内において、スイッチ２５はＯＦＦ状態であるので、キャパシタ２４は電圧Ｖｄｄ−Ｖｔｈを保持している。加算回路２３ではキャパシタ２４の電圧Ｖｄｄ−Ｖｔｈと、画像信号であるＤＡコンバータ２２の出力電圧−Ｖｄａｔａと加算し、加算回路２３の出力電圧ＶｏはＶｄｄ−Ｖｔｈ−Ｖｄａｔａになる。スイッチ２６がＯＮ状態であるので、加算回路２３の出力電圧Ｖｏは信号線４３に出力され、信号線の電圧Ｖｓｉｇは時刻ｔ３以前の電圧よりＶｄａｔａ低いＶｄｄ−Ｖｔｈ−Ｖｄａｔａの電圧となる。つまり、本実施形態例では時刻ｔ３からｔ４の間において、時刻ｔ３以前の信号線の電圧Ｖｓｉｇに、電圧−Ｖｄａｔａを加算する動作を行っている。

信号線の電圧Ｖｓｉｇは時刻ｔ３以前の電圧より低くなったため、電流制御用ＴＦＴ５５には再び電流が流れ始める。このときの電流経路は図中の破線矢印に従って流れる。抵抗配線４８において、画素回路（あるいはダミー画素回路）の縦方向ピッチ分の長さの抵抗を２Ｒと仮定すると、電流経路上における信号線４３と電流制限用ＴＦＴ５５間の抵抗は２Ｒの並列抵抗となり、抵抗値はＲになる。また、このときの電流制御用ＴＦＴのゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’と仮定すると、ソース電極の電圧はＶｄｄ−Ｖｔｈ’となるので、抵抗配線４８には、ソース電極の電圧と信号線４３の電圧Ｖｓｉｇの差電圧Ｖｄａｔａ−（Ｖｔｈ’−Ｖｔｈ）が発生する。したがって、オームの法則により、抵抗配線４８には式４に従う電流値ｉの電流が流れる。電流制御用ＴＦＴのドレイン−ソース電極間電流ｉｄｓも同じ電流値ｉの電流が流れる。

ｉ＝Ｖｄａｔａ｛１−（Ｖｔｈ’−Ｖｔｈ）／Ｖｄａｔａ｝／Ｒ … (式４)
時刻ｔ４において、全てのＴＦＴスイッチをＯＦＦにすると、電流制御用ＴＦＴ５５のゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’は、キャパシタ５６によって保持される。

時刻ｔ５から時刻ｔＥＮＤまでの間、図９（ａ）に示すように、駆動目的の画素回路４２内のＴＦＴスイッチ５４をＯＮ状態にする。電流制御用ＴＦＴ５５を通してＥＬ素子５８に電流が供給され、ＥＬ素子５８は発光する。（この間、ドライバＩＣ６は他の画素に画像信号を書き込んでいても良い。）このとき、電流制御用ＴＦＴ５５のドレイン−ソース電極間電流ｉｄｓは、電流キャパシタ５６が保持しているゲート−ソース電極間電圧Ｖｇｓ＝Ｖｔｈ’により電流値ｉに制限される。そのため、ＥＬ素子５８に流れる電流ｉＬＥＤも電流値ｉに制限される。

ＥＬ素子５８の発光強度はｉＬＥＤの電流値に比例するので、ＥＬ素子５８の発光輝度も電流値ｉに比例する。したがって、画像信号の情報をもつ電圧Ｖｄａｔａによって、ＥＬ素子５８の発光輝度を制御することができる。
以上の動作を全ての画素に繰り返し行うことにより、画像信号に従って所定の画素の発光輝度を制御できるので、本実施形態例の画像表示装置は画像を表示することができる。

ところで、式４において、電圧Ｖｄａｔａの振幅を電圧（Ｖｔｈ’−Ｖｔｈ）より十分大きくすることにより、式４は、次の式５で近似することができる。

ｉ＝Ｖｄａｔａ／Ｒ … (式５)
この場合、式５の右辺には、電圧Ｖｄａｔａと配線抵抗４８の抵抗値から求められる抵抗値Ｒしかないので、配線抵抗４８に安定した抵抗値を持たせることにより、電源線６０の電圧Ｖｄｄや、電流制御用ＴＦＴ５５のスレッショルド電圧Ｖｔｈの影響を受けずに電流値ｉと電圧Ｖｄａｔａを比例させることができることを意味する。したがって、本実施形態例の画像表示装置を構成するＥＬ素子５８の発光強度は、電源電圧Ｖｄｄの変動や、電流制御用ＴＦＴのＶｔｈばらつきによる影響を受けにくい。

本実施形態例に示した画像表示装置は、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタに適用することで、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタ電源線の電圧降下や、ＴＦＴのスレッショルド電圧ばらつきに起因した発光素子の輝度ばらつきを軽減し、良好な画質の画像表示装置を実現することができる。

＜実施形態３＞
本実施形態例では、第１および第２の実施形態例の変形例、加算回路の構成例、等について述べる
前述した第１および第２の実施形態例では、画素回路のＴＦＴは全てｎチャネルを用いているが、各ノード電圧極性、電流の向き、ＥＬ素子の陽極、陰極を逆にすることで、画素回路のＴＦＴを全てｐチャネルＴＦＴで構成することができることは明らかである。

また図１０に、前述した第１および第２の実施形態例で用いられる加算回路２３の回路構成を示す。加算回路２３は、オペアンプ回路８１、抵抗値ｒを持った抵抗８２、８３で構成される。加算回路２３は、出力電圧Ｖｏとして、次の式６に示す電圧を発生する。

Ｖｏ＝Ｖｃ−（ｒ／ｒ）Ｖｄａｔａ＝Ｖｃ−Ｖｄａｔａ … (式６)
したがって図１０に示した加算回路は、−Ｖｄａｔａの値をキャパシタ２４の電圧Ｖｃに加算することをができる。

図１１に、前述した第１および第２の実施形態例で用いられるドライバＩＣ６の代替回路を示す。ドライバＩＣ６の代わりに、ドライバ回路６ａを使うことができる。ドライバ回路６ａは、従来の液晶ディスプレイなどに使用されているアナログ電圧出力ドライバＩＣ８６と、ＴＦＴスイッチ８７、８８、キャパシタ８９で構成されている。ＴＦＴスイッチ８８は信号線３の電圧を低い電圧に下げるためのスイッチであり、図１および図５のスイッチ２７と同じ働きをする。ＴＦＴスイッチ８７は信号線３とキャパシタ８９の間を接続し、信号線３の電圧にドライバＩＣ８６の出力電圧を加算するときにＯＮにする。

図１２は、図１１においてドライバ出力電圧Ｖｄの変化に対する信号線電圧Ｖｓｉｇの応答を示した図である。ＴＦＴスイッチ８７をＯＮにした状態で、ドライバＩＣ８６の出力電圧Ｖｄを０から、画像信号である−Ｖｄａｔａに変化させると、キャパシタの２端子間の電圧差は急には変化できないので、信号線の電圧Ｖｓｉｇも電圧Ｖｄａｔａ分減少する。ただし、キャパシタ８９の容量は、信号線３の寄生容量よりも十分大きいものを使用している。ここで、信号線の元の電圧がＶｄｄ−Ｖｔｈだったと仮定すると、上記動作によって、信号線には新しい電圧Ｖｄｄ−Ｖｔｈ−Ｖｄａｔａが発生することになる。つまり、図１１の回路は信号線３の電圧に−Ｖｄａｔａの電圧を加算できることを意味する。

本発明に係る画像表示装置の第１の実施形態例を示す回路構成図。 図１に示した画素回路の詳細な構成を示す回路図。 第１の実施形態例のＥＬ素子と接地電極の構造を示す図。 第１の実施形態例の駆動波形、スイッチのＯＮ／ＯＦＦ動作、発生電圧、および発生電流を示すタイミングチャート。 本発明に係る画像表示装置の第２の実施形態例を示す回路構成図。 第２の実施形態例のＥＬ素子、接地電極、信号線、および抵抗配線の構造を示す図。 図６に示したＡ−Ａ’線に沿った部分の断面図。 第２の実施形態例の駆動波形、ＴＦＴスイッチのＯＮ／ＯＦＦ動作、発生電圧、および発生電流を示すタイミングチャート。 ＴＦＴスイッチの状態変化を表した図。 第１及び第２の実施形態例で用いられる加算回路の回路図。 第１及び第２の実施形態例で用いられるドライバＩＣの代替回路を示す図。 ドライバ出力電圧の変化に対する信号線電圧の応答を示す図。 ＥＬ素子を使った画素回路の従来例を示す図。

符号の説明

１…ガラス基板、２…画素回路、３…信号線、４…走査線バス、４ａ〜４ｄ…走査線、５…走査回路、６…ドライバＩＣ、６ａ…代替回路、７…ケーブル、１１〜１４…ＴＦＴスイッチ、１５…電流制御用ＴＦＴ、１６…キャパシタ、１７…抵抗器、１８…ＥＬ素子、１８ａ…ＥＬ素子材料、１９…接地電極、２０…電源線、２１…メモリ（Ｍ）、２２…ＤＡコンバータ（ＤＡＣ）、２３…加算回路、２４…キャパシタ、２５〜２７…スイッチ、３０…陽極電極、４１…ガラス基板、４２…画素回路、４３…信号線、４４…走査線バス、４５…走査回路、４８…抵抗配線、４９…ダミー画素回路、５１〜５４…ＴＦＴスイッチ、５５…電流制御用ＴＦＴ、５６…キャパシタ、５８…ＥＬ素子、５８ａ…ＥＬ素子材料、６０…電源線、７０…陽極電極、７１〜７４…絶縁膜、８１…オペアンプ回路、８２、８３…抵抗、８６…ドライバＩＣ、８７、８８…ＴＦＴスイッチ、１０１…抵抗、１０２、１０３…ｐチャネルＴＦＴ、１０４…スイッチＴＦＴ、１０５…電源線、１０６…キャパシタ、１０７…接地電極、１０８…ＥＬ素子、１０９…入力端子。

Claims (13)

1. 複数の画素がマトリクス状に配置された画像表示部と、前記画素と電圧信号をアクセスするために前記画像表示部内に配置された複数の信号線と、前記信号線の電圧を制御する駆動回路とからなり、前記画素が発光素子と前記発光素子の発光強度を制御する画素回路とで構成される画像表示装置であって、
   前記駆動回路は前記信号線の電圧と表示画像に対応した信号電圧を加算して再度前記信号線に電圧を出力する電圧加算手段を具備し、
   前記画素回路は、第１の電流値を一時的に記憶してそれを前記発光素子に供給する電流記憶回路と、前記電流記憶回路と前記信号線の間を接続する相互接続回路とを具備しており、
   前記電流記憶回路は、電流制御のための１つのトランジスタと、そのソースードレイン間の電圧を保持するための１つのキャパシタを含んで構成され、前記トランジスタのゲートードレイン間を短絡することによって前記トランジスタのしきい値電圧を発生させる機能を備えており、
   前記相互接続回路は、遮断状態と、接続状態と、前記接続状態より十分高い抵抗値で接続された抵抗接続状態の３状態をとり得る回路で構成されており、
   前記駆動回路および前記画素回路の動作は、下記の３段階を含み、
   第一の段階においては、前記電流記憶回路は、前記トランジスタのしきい値電圧を発生し、前記相互接続回路は、接続状態にあって、前記しきい値電圧は前記信号線を通して前記駆動回路に供給され、
   第二の段階においては、前記駆動回路は、前記しきい値電圧に前記信号電圧を加算した電圧を発生して前記信号線を通して前記相互接続回路にそれを供給し、前記相互接続回路は、抵抗接続状態にあって、その抵抗値によって前記電圧を第２の電流値に変換して前記電流記憶回路に供給し、
   第三の段階においては、前記相互接続回路は、遮断状態になることで前記画素回路と前記信号線とを分離し、前記電流記憶回路は、前記第１の電流値に基づく電流を前記発光素子に供給することを特徴とする画像表示装置。
2. 請求項１記載の画像表示装置において、
   前記相互接続回路は、抵抗器と、該抵抗器に並列接続されたスイッチングトランジスタとから構成されることを特徴とする画像表示装置。
3. 請求項１記載の画像表示装置において、
   前記駆動回路は、前記信号線の電圧を記憶するサンプリング回路と、前記記憶された電圧と画像信号の電圧を加算する加算回路とを含むことを特徴とする画像表示装置。
4. 請求項１記載の画像表示装置において、
   前記駆動回路は、アナログ電圧を出力するドライバＩＣと、前記ドライバＩＣと前記信号線の間に接続されたキャパシタとから構成されていることを特徴とする画像表示装置。
5. 請求項１記載の画像表示装置において、
   前記発光素子は、発光ダイオード素子であることを特徴とする画像表示装置。
6. 請求項１記載の画像表示装置において、
   前記画素回路と、前記相互接続回路とは、薄膜トランジスタを用いて構成されていることを特徴とする画像表示装置。
7. 請求項６記載の画像表示装置において、
   前記画素回路は、ｎチャネルまたはｐチャネル薄膜トランジスタのいずれか一方のチャネルの薄膜トランジスタで構成されたことを特徴とする画像表示装置。
8. 複数の画素がマトリクス状に配置された画像表示部と、前記画素と電圧信号をアクセスするために前記画像表示部内に配置された複数の信号線と、前記信号線のアナログ電圧を制御する駆動回路とからなり、前記画素が発光素子と前記発光素子の発光強度を制御する画素回路とで構成される画像表示装置であって、
   前記駆動回路は、前記信号線の電圧と表示画像に対応した信号電圧を加算して再度前記信号線に電圧を出力する電圧加算手段を具備し、
   前記画素回路は、第１の電流値を一時的に記憶してそれを前記発光素子に供給する電流記憶回路、第１および第２のスイッチング手段を具備しており、
   前記電流記憶回路は、電流制御のための１つのトランジスタと、そのソースードレイン間の電圧を保持するための１つのキャパシタを含んで構成され、前記トランジスタのゲートードレイン間を短絡することによって前記トランジスタのしきい値電圧を発生させる機能を備えており、
   前記信号線よりも高い抵抗値を持つ複数の抵抗配線が、前記信号線と平行に配置され、
   各画素回路において、前記第２のスイッチング手段は、前記電流記憶回路と、前記抵抗配線とを接続し、前記第１のスイッチング手段は、前記信号線と前記抵抗配線の間を、前記第２のスイッチング手段に近接した接続した箇所で接続し、
   前記駆動回路および前記画素回路の動作は、下記の３段階を含み、
   第一の段階においては、前記第２およびそれに近接した前記第１のスイッチング手段は、接続状態であって、前記電流記憶回路は、前記トランジスタのしきい値電圧を発生し、前記しきい値電圧は、前記第１、第２のスイッチング手段および前記信号線を通して前記駆動回路に供給され、
   第二段階においては、前記第２およびそれに近接していない前記第１のスイッチング手段は接続状態であって、前記駆動回路は、前記しきい値電圧に前記信号電圧を加算した電圧を発生して前記信号線にそれを供給し、接続状態になっている前記第１および第２のスイッチング手段間に存在する前記抵抗配線の抵抗値によって前記電圧を第２の電流値に変換して前記電流記憶回路に供給し、
   第三段階においては、前記第１および第２のスイッチング手段は、遮断状態になることで前記画素回路と前記信号線とを分離し、前記電流記憶回路は、前記第１の電流値に基づく電流を前記発光素子に供給することを特徴とする画像表示装置。
9. 請求項８記載の画像表示装置において、
   前記信号線と前記抵抗配線は基板の表面上に配置され、絶縁膜を挟んで前記基板の表面に対して垂直方向にオーバーラップして設けられたことを特徴とする画像表示装置。
10. 請求項８記載の画像表示装置において、
    前記抵抗配線は多結晶シリコン薄膜抵抗であることを特徴とする画像表示装置。
11. 請求項８記載の画像表示装置において、
    前記発光素子は、発光ダイオード素子であることを特徴とする画像表示装置。
12. 請求項８記載の画像表示装置において、
    前記画素回路と、前記第１および第２のスイッチング手段とは、薄膜トランジスタを用いて構成されていることを特徴とする画像表示装置。
13. 請求項１２記載の画像表示装置において、
    前記画素回路はｎチャネルまたはｐチャネル薄膜トランジスタのいずれか一方のチャネルの薄膜トランジスタで構成されたことを特徴とする画像表示装置。

Images