JP2007114285A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】黒色画像の明るさが表示装置間でばらつくのを抑制する。
【解決手段】ダミー画素ＰＸ’の各々に対して、電圧源ＶＳとダミー画素ＰＸ’の駆動回路とを接続してその駆動回路にプリチャージ信号を書き込むダミー書込動作と、ダミー画素ＰＸ’の駆動回路と表示素子ＯＬＥＤとを接続して駆動電流をその表示素子ＯＬＥＤに流すダミー表示動作とを実施し、電源端子ＮＤ３とダミー画素ＰＸ’の駆動回路との間に流れる電流の全ダミー画素ＰＸ’についての和に基づいてプリチャージ信号の大きさを変更するフィードバック制御を行う。
【選択図】 図３

Description

本発明は、表示装置及びその駆動方法に係り、特には、画素に映像信号として電流信号を供給するアクティブマトリクス型表示装置及びその駆動方法に関する。

特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。

この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）とを交互に繰り返す。有効走査期間では、例えば、画素を行毎に順次選択し、選択した画素に映像信号を書き込む。各画素の有機ＥＬ素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。

ところが、実際には、映像信号が小さい場合，特には最も低い階調を表示する場合，に、階調の再現性が不十分となることがある。そのため、黒色画像の明るさが表示装置間でばらつくことがある。
米国特許第６３７３４５４号明細書

本発明の目的は、黒色画像の明るさが表示装置間でばらつくのを抑制することにある。

本発明の第１側面によると、映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第１電源端子に接続されると共に第１入力信号に対応した大きさの第１駆動電流を出力する第１駆動回路と、第２電源端子に接続されると共に前記第１駆動電流の大きさに応じて表示状態が変化する第１表示素子とを含んだ有効画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさの第２駆動電流を出力する第２駆動回路と、前記第２電源端子に接続されると共に前記第２駆動電流の大きさに応じて表示状態が変化する第２表示素子とを各々が含んだ複数のダミー画素とを具備し、前記有効画素で第１階調を表示する場合には、選択期間において前記電流源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記映像信号を書き込む第１書込動作を行い、前記選択期間に続く非選択期間において前記第１駆動回路と前記第１表示素子とを接続して前記第１駆動電流を前記第１表示素子に流す有効表示動作を行い、前記有効画素で前記第１階調と比較してより低い第２階調を表示する場合には、前記選択期間において前記電圧源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記プリチャージ信号を書き込む第２書込動作を行い、前記非選択期間において前記有効表示動作を行い、前記複数のダミー画素の各々に対して、前記電圧源と前記第２駆動回路とを接続して前記第２駆動回路に前記第２入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第２駆動回路と前記第２表示素子とを接続して前記第２駆動電流を前記第２表示素子に流すダミー表示動作とを実施し、前記第３電源端子と前記第２駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする表示装置が提供される。

本発明の第２側面によると、映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第１電源端子に接続されると共に第１入力信号に対応した大きさの第１駆動電流を出力する第１駆動回路と、第２電源端子に接続されると共に前記第１駆動電流の大きさに応じて表示状態が変化する第１表示素子とを含んだ有効画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさの第２駆動電流を出力する第２駆動回路と、前記第２電源端子に接続されると共に前記第２駆動電流の大きさに応じて表示状態が変化する第２表示素子とを各々が含んだ複数のダミー画素とを具備した表示装置の駆動方法であって、前記有効画素で第１階調を表示する場合には、選択期間において前記電流源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記映像信号を書き込む第１書込動作を行い、前記選択期間に続く非選択期間において前記第１駆動回路と前記第１表示素子とを接続して前記第１駆動電流を前記第１表示素子に流す有効表示動作を行い、前記有効画素で前記第１階調と比較してより低い第２階調を表示する場合には、前記選択期間において前記電圧源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記プリチャージ信号を書き込む第２書込動作を行い、前記非選択期間において前記有効表示動作を行い、前記複数のダミー画素の各々に対して、前記電圧源と前記第２駆動回路とを接続して前記第２駆動回路に前記第２入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第２駆動回路と前記第２表示素子とを接続して前記第２駆動電流を前記第２表示素子に流すダミー表示動作とを実施し、前記第３電源端子と前記第２駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする駆動方法が提供される。

本発明によると、黒色画像の明るさが表示装置間でばらつくのを抑制できる。

以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置の一部を示す等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。

この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲと、コントローラＣＮＴとを含んでいる。

表示パネルＤＰは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮ_x層とＳｉＯ_x層とが順次積層されている。

アンダーコート層ＵＣ上には、例えばソース及びドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３に示す駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃとして利用している。

ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣの一方の電極と走査信号線ＳＬ１及びＳＬ２と制御線ＣＬ１及びＣＬ２とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。

走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が後述する有効画素ＰＸの行方向（Ｘ方向）に延びており、有効画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。

制御線ＣＬ１及びＣＬ２は、Ｘ方向に延びており、Ｙ方向に配列している。これら制御線ＣＬ１及びＣＬ２は、走査信号線ドライバＹＤＲに接続されている。

ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、制御線ＣＬ１及びＣＬ２、並びにキャパシタＣの一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯ_xなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。

層間絶縁膜ＩＩ上には、キャパシタＣの他方の電極、示すソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、プリチャージ信号線ＢＬ、並びに電源線ＰＳＬ１及びＰＳＬ１’が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。

ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。

映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。

プリチャージ信号線ＢＬは、この例では、Ｘ方向に延びた部分を含んでいる。また、この例では、プリチャージ信号線ＢＬは、映像信号線ドライバＸＤＲに接続されている。

電源線ＰＳＬ１は、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬ１’は、この例では、Ｘ方向に延びた部分を含んでいる。この例では、電源線ＰＳＬ１及びＰＳＬ１’は、映像信号線ドライバＸＤＲに接続されている。

ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、プリチャージ信号線ＢＬ、電源線ＰＳＬ１及びＰＳＬ１’、並びにキャパシタＣの他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮ_xなどからなる。

パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。

第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）のような透明導電性酸化物を使用することができる。

パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。

隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。

第１電極ＰＥ上には、活性層として発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。

隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、第１電極と向き合うように配置された対向電極としての第２電極ＣＥで被覆されている。第２電極ＣＥは、有効画素ＰＸと後述するダミー画素ＰＸ’との全てに共通の共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。

絶縁基板ＳＵＢ上では、複数の有効画素ＰＸがマトリクス状に配列している。さらに、絶縁基板ＳＵＢ上では、複数のダミー画素ＰＸ’がＸ方向に配列している。

有効画素ＰＸは、画像の表示に利用する画素である。有効画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。

ダミー画素ＰＸ’は、プリチャージ信号の大きさを制御するのに使用するダ画素であって、典型的には画像の表示には利用しない。ダミー画素ＰＸ’は、制御線ＣＬ１に沿って配列している。

画素ＰＸ及びＰＸ’の各々は、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、出力制御スイッチＳＷａと、信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃとを含んでいる。この例では、駆動回路は、駆動制御素子ＤＲとキャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。

典型的には、有効画素ＰＸとダミー画素ＰＸ’とは、有機ＥＬ素子ＯＬＥＤの構造が互いに等しい。また、典型的には、有効画素ＰＸとダミー画素ＰＸ’とは、駆動回路の構造が互いに等しい。

有効画素ＰＸでは、スイッチＳＷｂ及びＳＷｃは、駆動制御素子ＤＲのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。ダミー画素ＰＸ’では、スイッチＳＷｂ及びＳＷｃは、駆動制御素子ＤＲのドレインとゲートとプリチャージ信号線ＢＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。

有効画素ＰＸでは、駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬに接続された高電位電源端子であり、第２電源端子ＮＤ２は第１電源端子ＮＤ１と比較してより低い電位に設定された低電位電源端子である。

他方、ダミー画素ＰＸ’では、駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、電源線ＰＳＬ１’と第２電源端子ＮＤ２との間で、この順に直列に接続されている。電源線ＰＳＬ１’と第３電源端子ＮＤ３との間には、抵抗素子Ｒ２と電圧計ＶＯＬとが並列に接続されている。この例では、第３電源端子ＮＤ３は、第２電源端子ＮＤ２と比較してより高い電位に設定された高電位電源端子であり、典型的には、第１電源端子ＮＤ１と同電位である。

有効画素ＰＸでは、出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。

ダミー画素ＰＸ’では、出力制御スイッチＳＷａのゲートは、制御線ＣＬ１に接続されている。信号供給制御スイッチＳＷｂはプリチャージ信号線ＢＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは制御線ＣＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは制御線ＣＬ２に接続されている。

キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、有効画素ＰＸのキャパシタＣは第１電源端子ＮＤ１と駆動制御素子ＤＲのゲートとの間に接続されており、ダミー画素ＰＸ’のキャパシタＣは電源線ＰＳＬ１’と駆動制御素子ＤＲのゲートとの間に接続されている。

表示パネルＤＰ上には、映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、図３に示すように、映像信号線ＤＬ毎に、電流源ＣＳとスイッチＳＷ_vsとを含んでいる。さらに、映像信号線ドライバＸＤＲは、マルチプレクサＭＬＴと電圧源ＶＳと基準トランジスタＴＲ_refと抵抗素子Ｒ１及びＲ２と可変抵抗器Ｒ_varと電圧計ＶＯＬとを含んでいる。

マルチプレクサＭＬＴは、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、シリアル信号としての映像信号ＤＡＴＡが入力される入力端子を含んでいる。さらに、マルチプレクサＭＬＴは、電流源ＣＳ毎に複数の出力端子を含んでいる。マルチプレクサＭＬＴは、クロック信号ＣＬＫとスタート信号ＳＴＡＲＴとに基づいて、シリアル信号としての映像信号ＤＡＴＡをパラレル信号に変換し、これを各電流源ＣＳへと出力する。この例では、マルチプレクサＭＬＴは、映像信号を６ビットのディジタル信号として、各電流源ＣＳに出力する。

基準トランジスタＴＲ_refは、この例ではｐチャネル電界効果トランジスタである。基準トランジスタＴＲ_refのソースは抵抗素子Ｒ１を介して定電位端子ＮＤ１’に接続されており、そのドレインは接地線に接続されている。この表示装置の駆動時には、基準トランジスタＴＲ_refのソース−ドレイン間に基準電流Ｉ_refを流す。

電流源ＣＳは、映像信号線ドライバＸＤＲの出力端子，すなわち映像信号線ＤＬに接続された端子，と接地線との間に接続されている。電流源ＣＳは、マルチプレクサＭＬＴがパラレル信号として出力するディジタル信号をアナログ信号へと変換する。この例では、電流源ＣＳは、マルチプレクサＭＬＴが出力する６ビットのディジタル映像信号から、電流信号としてのアナログ映像信号を生成する。

電流源ＣＳは、複数の定電流源ＴＲ_dgtと複数のスイッチＳＷ_dgtとを含んでいる。定電流源ＴＲ_dgtとスイッチＳＷ_dgtとは、それぞれ、映像信号線ドライバＸＤＲの出力端子と接地線との間で直列に接続されている。この例では、電流源ＣＳは、６つの定電流源ＴＲ_dgtと６つのスイッチＳＷ_dgtとを含んでいる。また、この例では、定電流源ＴＲ_dgt及びスイッチＳＷ_dgtは、ｐチャネル電界効果トランジスタである。

定電流源ＴＲ_dgtのゲートは、それぞれ、基準トランジスタＴＲ_refのゲートに接続されている。スイッチＳＷ_dgtのゲートは、それぞれ、マルチプレクサＭＬＴの出力端子に接続されている。

定電流源ＴＲ_dgtは、例えば、それらの１つが基準トランジスタＴＲ_refと同一の構造を有しており、残りの５つがチャネル幅が異なること以外は基準トランジスタＴＲ_refと同一の構造を有している。６つの定電流源ＴＲ_dgtは、それらに接続されているスイッチＳＷ_dgtが閉じている間、例えば、基準電流Ｉ_refの１倍、２倍、４倍、８倍、１６倍、３２倍の大きさの定電流をそれぞれ出力する。

スイッチＳＷ_vsと可変抵抗器Ｒ_varと定電圧源ＶＳとは、映像信号線ＤＬと接地線との間で、この順に直列に接続されている。また、可変抵抗器Ｒ_varと定電圧源ＶＳとは、プリチャージ信号線ＢＬと接地線との間で、この順に直列に接続されている。

定電圧源ＶＳは、定電圧を出力する。例えば、定電圧源ＶＳの出力電圧は、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線ＤＬの電圧とほぼ等しいか又はそれよりも高い定電圧である。また、可変抵抗器Ｒ_varは、制御信号Ｄ_inによって抵抗値が変化する。すなわち、定電圧源ＶＳと可変抵抗器Ｒ_varとは、制御信号Ｄ_inによって出力電圧の大きさが変化する電圧源を構成している。

スイッチＳＷ_vsは、この例では、ｐチャネル電界効果トランジスタである。スイッチＳＷ_vsのゲートには、例えば、最低階調に対応した映像信号を有効画素ＰＸに書き込むときにのみスイッチＳＷ_vsを閉じる制御信号ＢＬＫが入力される。

抵抗素子Ｒ２と電圧計ＶＯＬとは、電源端子ＮＤ３と電源線ＰＳＬ１’との間で並列に接続されている。電圧計ＶＯＬは、抵抗素子Ｒ２の両端子間の電圧に対応した信号Ｄ_outを出力する。

表示パネルＤＰ上には、走査信号線ドライバＹＤＲがさらに配置されている。上記の通り、走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２並びに制御線ＣＬ１及びＣＬ２が接続されている。

映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとは、コントローラＣＮＴに接続されている。コントローラＣＮＴは、映像信号線ドライバＸＤＲにクロック信号ＣＬＫとスタート信号ＳＴＡＲＴと映像信号ＤＡＴＡとを出力する。また、コントローラＣＮＴは、走査信号線ドライバＹＤＲにクロック信号とスタート信号とを出力する。

さらに、コントローラＣＮＴは、映像信号線ドライバＸＤＲが出力する信号Ｄ_outから制御信号Ｄ_inを生成し、これを映像信号線ドライバＸＤＲに出力する。具体的には、コントローラＣＮＴは、抵抗素子Ｒ２を流れる電流値が第１基準値と比較してより大きい場合には、プリチャージ信号，すなわち、映像信号線ドライバＸＤＲがプリチャージ信号線ＢＬに出力する信号，と第１電源端子ＮＤ１の電位との差の絶対値をより小さくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。また、コントローラＣＮＴは、抵抗素子Ｒ２を流れる電流値が第２基準値と比較してより小さい場合には、プリチャージ信号と第１電源端子ＮＤ１の電位との差の絶対値をより大きくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。そして、コントローラＣＮＴは、抵抗素子Ｒ２を流れる電流値が第１基準値から第２基準値までの範囲内にある場合には、プリチャージ信号の大きさを維持する制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。なお、第２基準値は、第１基準値と等しいか又はそれよりも小さな値である。

この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図４は、図１乃至図３に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図４には、有効画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。

図４において、「ＸＤＲ出力」のうち、「Ｉ_sigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉ_sigｍを出力する期間を示し、「Ｖ_prc」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにプリチャージ信号Ｖ_prcを出力する期間を示している。また、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＣＬ１電位」及び「ＣＬ２電位」で示す波形は制御線ＣＬ１及びＣＬ２の電位をそれぞれ示している。

この駆動方法では、有効走査期間とブランキング期間とを交互に繰り返す。有効走査期間では、有効画素ＰＸを行毎に選択する。有効画素ＰＸを選択している選択期間では、その有効画素ＰＸに対して、第１又は第２書込動作を行う。また、有効画素ＰＸを選択していない非選択期間では、その有効画素ＰＸで有効表示動作を行う。

例えば、１行目の或る有効画素ＰＸで最低階調よりも高い第１階調を表示する場合、１行目の有効画素を選択している期間（以下、１行目選択期間という）において、この有効画素ＰＸに対して第１書込動作を実施する。すなわち、まず、１行目の有効画素ＰＸのスイッチＳＷａを開く。次いで、マルチプレクサＭＬＴから電流源ＣＳに第１階調に対応した６ビットのディジタル映像信号を出力すると共に、１行目の有効画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる。

電流源ＣＳは、ディジタル映像信号をアナログ映像信号としての書込電流Ｉ_sig１に変換する。この書込電流Ｉ_sig１は、第１電源端子ＮＤ１から電流源ＣＳへと流れる。これにより、先の有効画素ＰＸの駆動制御素子ＤＲのゲート電位を、駆動制御素子ＤＲのソース−ドレイン間に書込電流Ｉ_sig１が流れるときの値に設定する。

その後、１行目の有効画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く。さらに、それら有効画素ＰＸのスイッチＳＷａを閉じることにより、１行目選択期間を終了する。

スイッチＳＷａを閉じると、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉ_sig１に対応した大きさの駆動電流Ｉ_drv１が流れる。非選択期間では、スイッチＳＷａは閉じたままとする。したがって、先の有効画素ＰＸの有機ＥＬ素子ＯＬＥＤは、その有効画素ＰＸが次に選択されるまで、駆動電流Ｉ_drv１の大きさに対応した輝度で発光し続ける。

１行目選択期間を終了した後、２行目選択期間を開始する。
例えば、２行目の或る有効画素ＰＸで第１階調よりも低い第２階調，ここでは最低階調，を表示する場合、２行目選択期間において、この有効画素ＰＸに対して第２書込動作を実施する。すなわち、まず、２行目の有効画素ＰＸのスイッチＳＷａを開く。次いで、２行目の有効画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じると共に、スイッチＳＷ_vsを閉じる。なお、電流源ＣＳが含む全てのスイッチＳＷ_dgtは開いたままとしておく。

定電圧源ＶＳの出力電圧は、例えば、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線ＤＬの電圧よりも高い定電圧である。したがって、可変抵抗器Ｒ_varの抵抗値が適切に設定されていれば、先の有効画素ＰＸの駆動制御素子ＤＲのゲート−ソース間電圧Ｖ_gsは、その閾値電圧Ｖ_thよりも高くなる。

その後、２行目の有効画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く。さらに、それら有効画素ＰＸのスイッチＳＷａを閉じることにより、２行目選択期間を終了する。

上記の通り、先の有効画素ＰＸでは、駆動制御素子ＤＲのゲート−ソース間電圧Ｖ_gsはその閾値電圧Ｖ_thよりも高い値に設定されている。したがって、この有効画素ＰＸの有機ＥＬ素子ＯＬＥＤは、非選択期間において発光しない。

このように、有効走査期間では、有効画素ＰＸを行毎に選択する。そして、各選択期間では、選択した各々の有効画素ＰＸに対し、その有効画素ＰＸで表示すべき階調に応じて第１又は第２書込動作を実施する。

この駆動方法では、さらに、以下に説明するフィードバック制御を繰り返す。例えば、ブランキング期間において、以下のフィードバック制御を行う。

まず、ダミー書込動作を実施する。すなわち、ダミー画素ＰＸ’のスイッチＳＷａを開き、続いて、ダミー画素ＰＸ’のスイッチＳＷｂ及びＳＷｃを閉じる。可変抵抗器Ｒ_varの抵抗値が適切に設定されていれば、これらダミー画素ＰＸ’の駆動制御素子ＤＲのゲート−ソース間電圧Ｖ_gsは、その閾値電圧Ｖ_thよりも高くなる。その後、ダミー画素ＰＸ’のスイッチＳＷｂ及びＳＷｃを開く。これにより、ダミー書込動作を終了する。

次に、ダミー表示動作を実施する。すなわち、ダミー画素ＰＸ’のスイッチＳＷａを閉じる。上記の通り、各ダミー画素ＰＸ’の駆動制御素子ＤＲのゲート−ソース間電圧Ｖ_gsはその閾値電圧Ｖ_thよりも高い値に設定されている。そのため、各ダミー画素ＰＸ’の駆動制御素子ＤＲに流れる電流値は極めて小さい。

しかしながら、抵抗素子Ｒ２に流れる電流値は、駆動制御素子ＤＲに流れる電流値の全ダミー画素ＰＸ’についての和に相当する。したがって、電圧計ＶＯＬは、抵抗素子Ｒ２に流れる電流値（或いは、抵抗素子Ｒ２の両端子間の電圧）を十分に高い精度で検出する。

その後、コントローラＣＮＴにおいて、映像信号線ドライバＸＤＲが出力する信号Ｄ_outから制御信号Ｄ_inを生成し、これをコントローラＣＮＴから映像信号線ドライバＸＤＲへと出力する。具体的には、抵抗素子Ｒ２を流れる電流値が第１基準値と比較してより大きい場合には、プリチャージ信号をより小さくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。また、抵抗素子Ｒ２を流れる電流値が第２基準値と比較してより小さい場合には、プリチャージ信号をより大きくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。そして、コントローラＣＮＴは、抵抗素子Ｒ２を流れる電流値が第１又は第２基準値と等しか或いはそれらの間にある場合には、プリチャージ信号の大きさを維持する制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力する。なお、上記の通り、第２基準値は、第１基準値と等しいか又はそれよりも小さな値である。

このフィードバック制御を繰り返すと、抵抗素子Ｒ２を流れる電流値は所定の範囲内に設定される。

ここで、抵抗素子Ｒ２を流れる電流値は、全てのダミー画素ＰＸ’が最低階調を表示しているときに有機ＥＬ素子ＯＬＥＤに流れる電流値の全ダミー画素ＰＸ’についての和である。この和を所定の範囲内に設定することは、最低階調を表示しているダミー画素ＰＸ’の輝度の平均を目標範囲内に設定することに相当する。

また、有効画素ＰＸとダミー画素ＰＸ’とで有機ＥＬ素子ＯＬＥＤ及び駆動回路の構造がほぼ等しい場合、それらの特性も有効画素ＰＸとダミー画素ＰＸ’とでほぼ等しくなる。加えて、ダミー書込動作によってダミー画素ＰＸ’に書き込むプリチャージ信号は、第２書込動作によって有効画素ＰＸに書き込むプリチャージ信号と等しい。それゆえ、最低階調を表示しているダミー画素ＰＸ’の輝度の平均を目標範囲内に設定することは、最低階調を表示している有効画素ＰＸの輝度の平均を目標範囲内に設定することに相当する。

したがって、この駆動方法によれば、先のフィードバック制御を繰り返すことにより、最低階調を表示している有効画素ＰＸの輝度の平均を目標範囲内に設定することができる。それゆえ、この駆動方法によれば、例えば、表示パネルＤＰ間で駆動制御素子ＤＲの閾値電圧などがばらついた場合であっても、黒色画像の明るさが表示装置間でばらつくのを抑制することができる。

加えて、この駆動方法によれば、表示パネルＤＰの温度が変化することに伴って駆動制御素子ＤＲの閾値電圧などが変化した場合であっても、黒色画像の明るさが変化するのを抑制することができる。

また、図１乃至図３の表示装置は、抵抗素子Ｒ２による電力消費が小さく、製造への負荷が小さい。これについて、図５及び図６を参照しながら説明する。

図５は、比較例に係る表示装置を概略的に示す平面図である。図６は、図５の表示装置の一部を示す等価回路図である。

図５及び図６に示す表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、以下の構成を採用したこと以外は、図１乃至図３に示した有機ＥＬ表示装置と同様である。

図５及び図６の表示装置において、表示パネルＤＰは、ダミー画素ＰＸ’と電源線ＰＳＬ１’とプリチャージ信号線ＢＬと制御線ＣＬ１及びＣＬ２とを含んでいない。また、この表示装置では、抵抗素子Ｒ２と電圧計ＶＯＬとは、電源線ＰＳＬ２と接地線との間で並列に接続されている。さらに、この表示装置では、コントローラＣＮＴは、信号Ｄ_outから制御信号ＢＬＫを生成する機能は有していない。すなわち、この表示装置では、先のフィードバック制御は行わず、製造の最終段階において以下の初期設定工程を実施する。

まず、有効走査期間において、全ての有効画素ＰＸに対して、上述した第２書込動作を実施する。次に、表示装置とは別体の外部装置を用いて、ブランキング期間において電圧計ＶＯＬが出力する信号Ｄ_outから抵抗素子Ｒ２を流れる電流値を求め、この電流値を第１及び第２基準値と比較する。抵抗素子Ｒ２を流れる電流値が第１基準値と比較してより大きい場合には、プリチャージ信号をより小さくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力するように、コントローラＣＮＴが記憶している情報を書き換える。また、抵抗素子Ｒ２を流れる電流値が第２基準値と比較してより小さい場合には、プリチャージ信号をより大きくする制御信号Ｄ_inを映像信号線ドライバＸＤＲに出力するように、コントローラＣＮＴが記憶している情報を書き換える。

この第２書込動作から情報の書き換えまでのシーケンスを、抵抗素子Ｒ２を流れる電流値が第１基準値から第２基準値までの範囲内になるまで繰り返す。これにより、初期設定工程を終了する。

このように、図５及び図６の表示装置では、初期設定工程が必要である。これに対し、図１乃至図３の表示装置では、初期設定工程は不要である。すなわち、図１乃至図３の表示装置は、図５及び図６の表示装置と比較して、製造への負荷が小さい。

また、図５及び図６の表示装置では、上記の通り、抵抗素子Ｒ２を電源線ＰＳＬ２と接地線との間に接続している。そのため、抵抗素子Ｒ２を流れる電流値は、駆動制御素子ＤＲを流れる電流値の全有効画素ＰＸについての和に相当する。有効画素ＰＸは表示に利用するため、抵抗素子Ｒ２を流れる電流値は比較的大きい。したがって、図５及び図６の表示装置では、抵抗素子Ｒ２の電力消費が大きい。

これに対し、図１乃至図３の表示装置では、抵抗素子Ｒ２は電源線ＰＳＬ１’と電源端子ＮＤ３との間に接続している。電源線ＰＳＬ１’は、有効画素ＰＸには接続されておらず、ダミー画素ＰＸ’にのみ接続されている。通常、ダミー画素ＰＸ’の数は、有効画素ＰＸの数と比較してより少ない。しかも、ダミー画素ＰＸ’では最低階調を表示するため、ダミー画素ＰＸ’の駆動制御素子ＤＲを流れる電流値は小さい。そのため、抵抗素子Ｒ２を流れる電流値は比較的小さい。したがって、図１乃至図３の表示装置は、図５及び図６の表示装置と比較して、抵抗素子Ｒ２の電力消費が小さい。

上述した駆動方法では、各選択期間において第１及び第２書込動作の何れか一方を実施したが、少なくとも一部の選択期間において、第２書込動作と第１書込動作とをこの順に実施してもよい。例えば、或る有効画素ＰＸで最低階調よりも高い第１階調を表示する場合には、その有効画素ＰＸの選択期間で第１書込動作のみを行い、他の有効画素ＰＸで第１階調よりも低い第２階調を表示する場合には、その有効画素ＰＸの選択期間で第２書込動作と第１書込動作とをこの順に行ってもよい。

図４の駆動方法では、ブランキング期間においてダミー書込動作を行っているが、ダミー書込動作は有効走査期間において行ってもよい。また、先のフィードバック制御は、１フレーム毎に行わなくてもよい。例えば、先のフィードバック制御は、数フレーム毎に行ってもよく、或いは、一定時間毎に行ってもよい。

図１の表示パネルＤＰでは、ダミー画素ＰＸ’を、ダミー画素ＰＸ’が形成する行と映像信号線ドライバＸＤＲとが有効画素ＰＸによって規定される表示領域を挟んで向き合うように配置している。ダミー画素ＰＸ’の配置には様々な変形が可能である。

図７乃至図１１は、ダミー画素の配置の例を概略的に示す平面図である。図中、参照符号Ａ１は有効画素ＰＸが配置された有効画素領域を示し、参照符号Ａ２はダミー画素ＰＸが配置されたダミー画素領域を示している。

図７の構造では、ダミー画素ＰＸ’を、ダミー画素領域Ａ２と映像信号線ドライバＸＤＲとが有効画素領域Ａ１を挟んで向き合うように配置している。すなわち、図７では、ダミー画素ＰＸ’を図１と同様に配置している。ダミー画素ＰＸ’をＸ方向に配列させる場合、図１及び図７の構造を採用することができる。

ダミー画素ＰＸ’をＸ方向に配列させる場合、ダミー画素ＰＸ’は、有効画素領域Ａ１と映像信号線ドライバＸＤＲとがダミー画素領域Ａ２を挟んで向き合うように配置してもよい。或いは、ダミー画素ＰＸ’をＸ方向に配列させる場合、図８に示すように、ダミー画素ＰＸ’は、一対のダミー画素領域Ａ２が有効画素領域Ａ１を挟んで向き合うように配置してもよい。

図９の構造では、ダミー画素ＰＸ’を、有効画素領域Ａ１と走査信号線ドライバＹＤＲとがダミー画素領域Ａ２を挟んで向き合うように配置している。すなわち、図９では、ダミー画素ＰＸ’をＹ方向に配列させている。

ダミー画素ＰＸ’をＹ方向に配列させる場合、ダミー画素ＰＸ’は、ダミー画素領域Ａ２と映像信号線ドライバＸＤＲとが有効画素領域Ａ１を挟んで向き合うように配置してもよい。或いは、ダミー画素ＰＸ’をＹ方向に配列させる場合、図１０に示すように、ダミー画素ＰＸ’は、一対のダミー画素領域Ａ２が有効画素領域Ａ１を挟んで向き合うように配置してもよい。

図１１の構造では、ダミー画素ＰＸ’を、ダミー画素領域Ａ２が有効画素領域Ａ１を取り囲むように配置している。すなわち、図１１の構造は、図８の構造と図１０の構造との組み合わせに相当する。このように、ダミー画素ＰＸ’の配置には、様々な変形が可能である。

本態様では、有効画素ＰＸ及びダミー画素ＰＸ’に図１及び図３の構造を採用したが、画素ＰＸ及びＰＸ’には他の構造を採用することも可能である。例えば、画素ＰＸ及びＰＸ’において、ダイオード接続スイッチＳＷｃを駆動制御素子ＤＲのドレインとゲートとの間に接続する代わりに、有効画素ＰＸにおいて、ダイオード接続スイッチＳＷｃを駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続し、ダミー画素ＰＸ’において、ダイオード接続スイッチＳＷｃを駆動制御素子ＤＲのゲートとプリチャージ信号線ＢＬとの間に接続してもよい。或いは、有効画素ＰＸにおいて、信号供給制御スイッチＳＷｂを駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続し、ダミー画素ＰＸ’において、信号供給制御スイッチＳＷｂを駆動制御素子ＤＲのドレインとプリチャージ信号線ＢＬとの間に接続する代わりに、駆動制御素子ＤＲのゲートとプリチャージ信号線ＢＬとの間に接続してもよい。

本発明の一態様に係る表示装置を概略的に示す平面図。 図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図。 図１の表示装置の一部を示す等価回路図。 図１乃至図３に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。 比較例に係る表示装置を概略的に示す平面図。 図５の表示装置の一部を示す等価回路図。 ダミー画素の配置の例を概略的に示す平面図。 ダミー画素の配置の例を概略的に示す平面図。 ダミー画素の配置の例を概略的に示す平面図。 ダミー画素の配置の例を概略的に示す平面図。 ダミー画素の配置の例を概略的に示す平面図。

符号の説明

Ａ１…有効画素領域、Ａ２…ダミー画素領域、ＢＬ…プリチャージ信号線、Ｃ…キャパシタ、ＣＥ…対向電極、ＣＬ１…制御線、ＣＬ２…制御線、ＣＮＴ…コントローラ、ＣＳ…電流源、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＭＬＴ…マルチプレクサ、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＮＤ３…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ１…電源線、ＰＳＬ１’…電源線、ＰＸ…有効画素、ＰＸ’…ダミー画素、Ｒ１…抵抗素子、Ｒ２…抵抗素子、Ｒ_var…可変抵抗器、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…スイッチ、ＳＷｂ…スイッチ、ＳＷｃ…スイッチ、ＳＷ_dgt…スイッチ、ＳＷ_vs…スイッチ、ＴＲ_dgt…定電流源、ＴＲ_ref…基準トランジスタ、ＵＣ…アンダーコート層、ＶＯＬ…電圧計、ＶＳ…定電圧源、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。

Claims (7)

1. 映像信号を出力する電流源と、
   プリチャージ信号を出力する電圧源と、
   第１電源端子に接続されると共に第１入力信号に対応した大きさの第１駆動電流を出力する第１駆動回路と、第２電源端子に接続されると共に前記第１駆動電流の大きさに応じて表示状態が変化する第１表示素子とを含んだ有効画素と、
   第３電源端子に接続されると共に第２入力信号に対応した大きさの第２駆動電流を出力する第２駆動回路と、前記第２電源端子に接続されると共に前記第２駆動電流の大きさに応じて表示状態が変化する第２表示素子とを各々が含んだ複数のダミー画素とを具備し、
   前記有効画素で第１階調を表示する場合には、選択期間において前記電流源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記映像信号を書き込む第１書込動作を行い、前記選択期間に続く非選択期間において前記第１駆動回路と前記第１表示素子とを接続して前記第１駆動電流を前記第１表示素子に流す有効表示動作を行い、
   前記有効画素で前記第１階調と比較してより低い第２階調を表示する場合には、前記選択期間において前記電圧源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記プリチャージ信号を書き込む第２書込動作を行い、前記非選択期間において前記有効表示動作を行い、
   前記複数のダミー画素の各々に対して、前記電圧源と前記第２駆動回路とを接続して前記第２駆動回路に前記第２入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第２駆動回路と前記第２表示素子とを接続して前記第２駆動電流を前記第２表示素子に流すダミー表示動作とを実施し、前記第３電源端子と前記第２駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする表示装置。
2. 前記和が基準値と比較してより大きい場合には前記プリチャージ信号と前記第１電源端子の電位との差の絶対値がより小さくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項１に記載の表示装置。
3. 前記和が基準値と比較してより小さい場合には前記プリチャージ信号と前記第１電源端子の電位との差の絶対値がより大きくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項１に記載の表示装置。
4. 前記和が第１基準値と比較してより大きい場合には前記プリチャージ信号と前記第１電源端子の電位との差の絶対値がより小さくなるように前記プリチャージ信号の大きさを変更し、前記和が前記第１基準値と等しいか又はそれよりも小さな第２基準値と比較してより小さい場合には、前記プリチャージ信号と前記第１電源端子の電位との差の絶対値がより大きくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項１に記載の表示装置。
5. 前記第１駆動回路と前記第２駆動回路とは構造が同一であることを特徴とする請求項１に記載の表示装置。
6. 前記第１表示素子と前記第２表示素子とは構造が同一であることを特徴とする請求項１に記載の表示装置。
7. 映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第１電源端子に接続されると共に第１入力信号に対応した大きさの第１駆動電流を出力する第１駆動回路と、第２電源端子に接続されると共に前記第１駆動電流の大きさに応じて表示状態が変化する第１表示素子とを含んだ有効画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさの第２駆動電流を出力する第２駆動回路と、前記第２電源端子に接続されると共に前記第２駆動電流の大きさに応じて表示状態が変化する第２表示素子とを各々が含んだ複数のダミー画素とを具備した表示装置の駆動方法であって、
   前記有効画素で第１階調を表示する場合には、選択期間において前記電流源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記映像信号を書き込む第１書込動作を行い、前記選択期間に続く非選択期間において前記第１駆動回路と前記第１表示素子とを接続して前記第１駆動電流を前記第１表示素子に流す有効表示動作を行い、
   前記有効画素で前記第１階調と比較してより低い第２階調を表示する場合には、前記選択期間において前記電圧源と前記第１駆動回路とを接続して前記第１駆動回路に前記第１入力信号として前記プリチャージ信号を書き込む第２書込動作を行い、前記非選択期間において前記有効表示動作を行い、
   前記複数のダミー画素の各々に対して、前記電圧源と前記第２駆動回路とを接続して前記第２駆動回路に前記第２入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第２駆動回路と前記第２表示素子とを接続して前記第２駆動電流を前記第２表示素子に流すダミー表示動作とを実施し、前記第３電源端子と前記第２駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする駆動方法。

Images