JP2012008228A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2012008228A JP2012008228A JP2010142098A JP2010142098A JP2012008228A JP 2012008228 A JP2012008228 A JP 2012008228A JP 2010142098 A JP2010142098 A JP 2010142098A JP 2010142098 A JP2010142098 A JP 2010142098A JP 2012008228 A JP2012008228 A JP 2012008228A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- data line
- pixel circuit
- control switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】データ信号による駆動トランジスタの閾値電圧の変動を抑えた画像表示装置を提供すること。
【解決手段】画像表示装置は、データ信号を供給するデータ線と、複数の画素回路とを含む。前記各画素回路は、発光素子と、前記データ信号により生じる電位差を記憶する容量と、ゲート電極が前記容量を介して前記データ線に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により前記発光素子の発光を制御する駆動トランジスタと、オン時には前記駆動トランジスタのゲート電極とソース電極の間の電位差を前記データ信号により変動させ、オフ時には該電位差を変動させない変動制御スイッチと、を含む。
【選択図】図2
【解決手段】画像表示装置は、データ信号を供給するデータ線と、複数の画素回路とを含む。前記各画素回路は、発光素子と、前記データ信号により生じる電位差を記憶する容量と、ゲート電極が前記容量を介して前記データ線に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により前記発光素子の発光を制御する駆動トランジスタと、オン時には前記駆動トランジスタのゲート電極とソース電極の間の電位差を前記データ信号により変動させ、オフ時には該電位差を変動させない変動制御スイッチと、を含む。
【選択図】図2
Description
本発明は画像表示装置、特に発光素子を用いた画像表示装置に関する。
近年有機EL表示装置など、発光素子を用いた画像表示装置の開発が盛んに行われている。発光素子を用いた画像表示装置には、複数の画素回路のそれぞれに含まれる容量に発光量を示す電位差を記憶させる期間(書込期間)と、その複数の画素回路を発光させる期間(発光期間)とを分離する駆動方法を用いたものがある。
図16は、従来の画像表示装置に含まれる画素回路の回路構成の一例を示す回路図である。画像表示装置には複数の画素回路が含まれるが、本図にはそのうち1つと、その画素回路に接続される配線とを示している。配線にはデータ線DATと電源線PWRとリセットスイッチ制御線RESと、点灯制御スイッチ制御線ILMとがある。データ線DATと電源線PWRとは図中上下方向に延び、リセットスイッチ制御線RESと、点灯制御スイッチ制御線ILMとは図中左右方向に延びている。画素回路は発光素子ILと、駆動トランジスタTRDと、容量CPと、点灯制御スイッチSWIと、リセットスイッチSWRとを含む。駆動トランジスタTRDはpMOSの薄膜トランジスタである。駆動トランジスタTRDのゲート電極は容量を介してデータ線DATに接続され、駆動トランジスタTRDのソース電極は電源線PWRに接続され、駆動トランジスタTRDのドレイン電極は点灯制御スイッチSWIを介して発光素子ILの一端に接続されている。発光素子ILの他端は接地電位などの基準電位を供給する配線に接続されている。また駆動トランジスタTRDのドレイン電極とゲート電極との間には、リセットスイッチSWRが設けられている。なお、リセットスイッチSWRおよび点灯制御スイッチSWIは薄膜トランジスタである。リセットスイッチSWRのゲート電極はリセットスイッチ制御線RESに接続され、点灯制御スイッチSWIのゲート電極は点灯制御スイッチ制御線ILMに接続されている。
この画像表示装置における駆動方法について説明する。書込期間中には、同じデータ線に接続される複数の画素回路に対して順次データ信号が供給され、複数の画素行のある1つの行の制御線に書込み動作に準じた制御信号が供給され、制御信号が供給される画素回路に含まれる容量にそのデータ信号に応じた電位差が記憶される。制御信号が供給される画素回路では、まずリセットスイッチSWRと点灯制御スイッチSWIとがオンされるとともにデータ線DATから発光量を示すデータ信号が供給され、容量CPに溜まった電荷がリセットされる。次に点灯制御スイッチSWIがオフされ、そのデータ信号と駆動トランジスタTRDの閾値電圧Vthとが反映された電位差が容量CPに生じる。そしてリセットスイッチSWRがオフとなりその電位差が容量CPに記憶される。この動作は各画素回路に対して行われる。そして画像表示装置内の全ての画素回路に含まれる容量CPに電位差を記憶させると、複数の画素回路に含まれる点灯制御スイッチSWIがオンされるとともにデータ線DATから発光期間用の電位が供給され、駆動トランジスタTRDはデータ信号が示す階調に応じた電流を発光素子に向けて流し、発光素子ILはデータ信号に応じた輝度で発光する。特許文献1には、上述の画像表示装置の例が開示されている。
ある画素回路に含まれる駆動トランジスタTRDにヒステリシス特性がある場合、同じデータ線に接続される他の画素回路に含まれる容量CPに電位差を記憶させるためのデータ信号によって、ヒステリシスが生じ駆動トランジスタTRDの閾値電圧Vthが変動する。それにより容量CPに電位差を記憶させる際(書込み時)の閾値電圧Vthと発光時の閾値電圧Vthとの差が他の画素回路に対するデータ信号によって変動し、発光量のムラなどの画質の劣化を招くことになる。
本発明は上記課題を鑑みてなされたものであって、その目的は、同じデータ線に接続される他の画素回路に対するデータ信号によって生じる書込み時の閾値電圧Vthと発光時の閾値電圧Vthとの差のばらつきが抑えられた画像表示装置を提供することにある。
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
(1)データ信号を供給するデータ線と、複数の画素回路とを含み、前記各画素回路は、発光素子と、前記データ信号により生じる電位差を記憶する容量と、ゲート電極が前記容量を介して前記データ線に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により前記発光素子の発光を制御する駆動トランジスタと、オン時には前記駆動トランジスタのゲート電極とソース電極の間の電位差を前記データ信号により変動させ、オフ時には該電位差を変動させない変動制御スイッチと、を含むことを特徴とする画像表示装置。
(2)(1)において、前記各画素回路に含まれる変動制御スイッチと容量とは、データ線と該画素回路に含まれる駆動トランジスタのゲート電極の間に直列的に配置されていることを特徴とする画像表示装置。
(3)(2)において、前記各画素回路に含まれる駆動トランジスタのゲート電極と容量とは、該画素回路に含まれる変動制御スイッチを介して接続されることを特徴とする画像表示装置。
(4)(1)から(3)において、前記データ線は、前記複数の画素回路に含まれる容量に電位差を記憶させる前記データ信号を供給する期間と異なる発光期間に、前記複数の画素回路に含まれる駆動トランジスタのゲート電極に向けて発光用電位を供給し、前記各画素回路に含まれる駆動トランジスタは、前記発光用電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により該画素回路に含まれる発光素子の発光を制御する、ことを特徴とする画像表示装置。
(5)(2)において、前記各画素回路に含まれる駆動トランジスタのゲート電極と変動制御スイッチとは、該画素回路に含まれる容量を介して接続される、ことを特徴とする画像表示装置。
(6)(2)において、前記各画素回路に含まれる変動制御スイッチの一端は前記駆動トランジスタのソース電極に接続され、他端には電源電位が供給される、ことを特徴とする画像表示装置。
(7)データ信号を供給するデータ線と複数の画素回路とを含み、前記各画素回路は、発光素子と、一端が前記データ線に接続され、前記データ信号により生じる電位差を記憶する容量と、一端が前記容量の他端に接続される変動制御スイッチと、ゲート電極が前記変動制御スイッチの他端に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とに基づいて前記発光素子の発光制御を行う駆動トランジスタと、一端が前記発光素子の一端と接続され、他端が前記駆動トランジスタのドレイン電極に接続される点灯制御スイッチと、一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのドレイン電極に接続されるリセットスイッチと、を含むことを特徴とする画像表示装置。
(8)データ信号を供給するデータ線と複数の画素回路と電源線とを含み、前記各画素回路は、発光素子と、一端が前記データ線に接続され、前記データ信号により生じる電位差を記憶する第1の容量と、ゲート電極が前記第1の容量の他端に接続され、前記データ線が供給する電位と前記第1の容量に記憶された電位差とに基づいて前記発光素子の発光制御を行う駆動トランジスタと、一端が前記発光素子の一端と接続され、他端が前記駆動トランジスタのドレイン電極に接続される点灯制御スイッチと、一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのドレイン電極に接続されるリセットスイッチと、一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのソース電極に接続され、前記データ信号により生じる電位差を記憶する第2の容量と、一端が電源線に接続され、他端が前記駆動トランジスタのソース電極に接続される変動制御スイッチと、を含むことを特徴とする画像表示装置。
本発明によれば画像表示装置において、同じデータ線に接続される他の画素回路に対するデータ信号によって生じる書込み時の閾値電圧Vthと発光時の閾値電圧Vthとの差のばらつきが抑えられる。
以下では、本発明の実施形態について図面に基づいて説明する。出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。なお以下では、発光素子を用いた画像表示装置の一種である有機EL表示装置に本発明を適用した場合について説明する。
図1は、本発明の実施形態に係る有機EL表示装置の回路構成の一例を示す図である。有機EL表示装置は、物理的には、アレイ基板と、フレキシブルプリント基板と、パッケージに封入されたドライバ集積回路とを含む。アレイ基板上には、画像を表示する表示領域DAが配置される。図1に示す回路は、主にアレイ基板とドライバ集積回路とに設けられている。有機EL表示装置のアレイ基板上には表示領域DAがあり、表示領域DAにはマトリクス状に画素が配置されている。画素となる領域のそれぞれには3つの画素回路PCR,PCG,PCBが図中横方向に並んで配置されている。画素回路PCRは赤い光を発する発光素子を含み、赤を表示する。画素回路PCGは緑の光を発する発光素子を含み、緑を表示する。画素回路PCBは青い光を発する発光素子を含み、青を表示する。以下では画素回路の種類を区別しないときは画素回路PCと呼ぶ。なお表示領域DAにはM列×N行の画素が配置されている。なお、n行目m列目の画素を構成する画素回路PCRをPCR(m,n)、緑の画素回路PCGをPCG(m,n)、青の画素回路PCBをPCB(m,n)と記す。また表示領域内には(3×M)列×N行の画素回路PCが並んでおり、本実施形態では同じ列に並んでいる画素回路PCは同じ色を表示する。
表示領域DA内では、さらに画素回路PCの各列に対応してデータ線DATR,DATG,DATB(以下これらのデータ線を区別しない時はデータ線DATと呼ぶ)と、電源線PWRと、が図中上下方向に延び、画素回路PCの各行に対応してリセットスイッチ制御線RES、点灯制御スイッチ制御線ILM、および変動制御スイッチ制御線HYSと、が図中左右方向に延びている。またアレイ基板上の領域であって表示領域DAの外の領域には、データ線DATR,DATG,DATBに対応して設けられたRGB切替スイッチDSR,DSG,DSBと、統合データ線DATIと、データ線駆動回路XDVと、垂直走査回路YDVと、が設けられている。なお、データ線駆動回路XDVと垂直走査回路YDVとの一部はドライバ集積回路にも設けられている。
同じデータ線DATに接続される画素回路PCは同じ色を表示する。以下では、m列目の画素の列を構成する画素回路PCRの列に対応するデータ線DATRをDATR(m)と、画素回路PCGの列に対応するデータ線DATGをDATG(m)と、画素回路PCBの列に対応するデータ線DATBをDATB(m)と記す。あるデータ線DATは、対応する列内の複数の画素回路PCに対してデータ信号を供給する。また、リセットスイッチ制御線RESと、点灯制御スイッチ制御線ILMと、変動制御スイッチ制御線HYSとの数はそれぞれ画素回路PCの行数と同じ数(N本)である。n行目の画素回路の行に対応するリセットスイッチ制御線RESをRES(n)、点灯制御スイッチ制御線をILM(n)、変動制御スイッチ制御線HYSをHYS(n)と記す。リセットスイッチ制御線RES、点灯制御スイッチ制御線ILMおよび変動制御スイッチ制御線HYSの一端は垂直走査回路YDVに接続されている。また表示領域DA内には、各画素回路PCに電源を供給する電源線PWRが設けられている。
RGB切替スイッチDSR,DSG,DSBは薄膜トランジスタであって、画素の列に対応してそれぞれm個設けられている。RGB切替スイッチDSRのゲート電極にはRGB切替制御線CLAが接続され、RGB切替スイッチDSRのゲート電極にはRGB切替制御線CLBが接続され、RGB切替スイッチDSRのゲート電極にはRGB切替制御線CLCが接続される。
画素のm列目に対応するデータ線DATのうち画素回路PCRに対応するデータ線DATR(m)の下端には、RGB切替スイッチDSRの一端が接続されている。RGB切替スイッチDSRの他端は、画素の列に対応してM本設けられた統合データ線DATIのうちm列目の画素に対応する統合データ線DATIの一端と接続されている。同様に、データ線DATG(m)の下端はRGB切替スイッチDSGを介して対応する統合データ線DATIの一端と接続されており、データ線DATB(m)の下端はRGB切替スイッチDSBを介して対応する統合データ線DATIの一端と接続されている。統合データ線DATIの他端は、データ線駆動回路XDVに接続されている。
なお、RGB切替スイッチDSR,DSG,DSBのドレイン電極は統合データ線DATIに接続され、ソース電極は対応するデータ線DATに接続されている。なお、薄膜トランジスタのソース電極とドレイン電極とは、その薄膜トランジスタを流れる電流の向きとトランジスタがnチャネル型かpチャネル型かとによって定まるものであり、薄膜トランジスタそのものに極性があるわけではない。よってソース電極の接続先とドレイン電極の接続先とが反対になっていてもよい。
図2は、各画素回路PCの構成の一例を示す回路図である。各画素回路PCは、発光素子ILと、駆動トランジスタTRDと、容量CPと、点灯制御スイッチSWIと、リセットスイッチSWRと、変動制御スイッチSWHと、を含む。発光素子ILの一端には図示しない基準電位供給配線によって基準電位が供給される。容量CPの一端はこの画素回路PCに対応するデータ線DATに接続され、駆動トランジスタTRDのゲート電極は容量CPの他端と変動制御スイッチSWHを介して接続されている。駆動トランジスタTRDのソース電極は電源線PWRに接続され、ドレイン電極は点灯制御スイッチSWIの一端に接続される。点灯制御スイッチSWIの他端は発光素子ILの他端と接続されている。駆動トランジスタTRDのゲート電極とドレイン電極とは、リセットスイッチSWRを介して接続されている。駆動トランジスタTRDはpチャネル型の薄膜トランジスタであり、点灯制御スイッチSWI、リセットスイッチSWR、および変動制御スイッチSWHはnチャネル型の薄膜トランジスタである。点灯制御スイッチSWIのゲート電極はこの画素回路PCに対応する点灯制御スイッチ制御線ILMに接続され、リセットスイッチSWRのゲート電極はこの画素回路PCに対応するリセットスイッチ制御線RESに接続され、変動制御スイッチSWHのゲート電極は変動制御スイッチ制御線HYSに接続されている。以下では駆動トランジスタTRDのゲート電極が接続されているノードをノードNAと呼ぶ。
なお、基準電位は、電源線PWRから供給される電源電位やデータ線DAT、点灯制御スイッチ制御線ILM、および変動制御スイッチSWHに供給される電位との関係で基準となる電位である。基準電位は必ずしも接地された電極から供給されなくてもよい。
次に本実施形態に係る画像表示装置の駆動方法について説明する。図3は、統合データ線DATI、変動制御スイッチ制御線HYS、リセットスイッチ制御線RESおよび点灯制御スイッチ制御線ILMに供給される電位の変化を示す波形図である。以下では画素の行数Nは480であるとして説明する。本図には、統合データ線DATIの電位、変動制御スイッチ制御線HYS(1),HYS(2),HYS(480)、リセットスイッチ制御線RES(1),RES(2),RES(480)、点灯制御スイッチ制御線ILM(1),ILM(2),ILM(480)の1フレーム期間における電位変化が示されている。1フレーム期間は書込期間PWと発光期間PILとに分けられる。書込期間PWでは画素回路PCの行ごとにその行の画素回路PCに含まれる容量にデータ信号に基づく電位差を記憶させる操作(以下画素回路PCへのデータ信号の書込みという)が行われる。1つの行の画素回路PCにデータ信号の書込みを行う期間を水平走査期間1Hと呼び、書込期間PWは480の水平走査期間により構成されている。書込期間PWのうち1つの水平走査期間1Hでは、その水平走査期間1Hに対応する行の画素回路PCに含まれるスイッチに対してオンオフ操作が行われ、他の行の画素回路PCに含まれるスイッチはオフとなっている。スイッチのオンオフの信号を供給する配線の電位で説明すれば、ある行の画素回路PCに対応する水平走査期間1Hには、その行に対応する変動制御スイッチ制御線HYS、リセットスイッチ制御線RES、および点灯制御スイッチ制御線ILMに供給される電位がハイレベルとローレベルの間で切替えられ、その行に対応しない変動制御スイッチ制御線HYS、リセットスイッチ制御線RES、および点灯制御スイッチ制御線ILMにはローレベルの電位が供給される。480の行の画素回路PCにデータ信号の書込が行われると、発光期間PILとなり、各画素回路PCに含まれる発光素子ILがその画素回路PCに書き込まれたデータ信号に応じて発光する。発光期間PILには統合データ線DATIを介してデータ線DATR,DATG,DATBに参照電位が供給され、さらに各行の変動制御スイッチ制御線HYSは変動制御スイッチSWHをオンする電位となり、各行の点灯制御スイッチ制御線ILMは点灯制御スイッチSWIをオンする電位となり、リセットスイッチ制御線RESはリセットスイッチSWRをオフする電位となる。
以下ではある行の画素回路PCに着目してデータ信号の書込みを行う際の動作について説明する。図4はある水平走査期間1HにおけるRGB切替制御線CLA,CLB,CLC、変動制御スイッチ制御線HYS(k)、リセットスイッチ制御線RES(k)および点灯制御スイッチ制御線ILM(k)の電位の変化を示す波形図である。ここで、kは1から480の整数であり、図中の水平走査期間1Hは、k行目の画素回路PCに対応している。図5Aから図5Eは、画素回路PCの各スイッチの状態を示す図である。
図5Aは、書込期間PWにおいて、データ信号の書込みが行われていない画素回路PCの各スイッチの状態を示す図である。k行目の画素回路PCにデータ信号が書き込まれる前には変動制御スイッチ制御線HYS(k)、リセットスイッチ制御線RES(k)および点灯制御スイッチ制御線ILM(k)には垂直走査回路YDVからローレベルの電位が供給されており、この画素回路PCに含まれる変動制御スイッチSWH、リセットスイッチSWR、点灯制御スイッチSWIはオフ状態となる。
次にk行目の画素回路PCにデータ信号を書き込む水平走査期間1Hになると、変動制御スイッチ制御線HYS(k)にハイレベルの電位が供給され、変動制御スイッチSWHがオンとなる。この時の画素回路の各スイッチの状態を図5Bに示す。次にRGB切替制御線CLAの電位がローレベルからハイレベルになり、統合データ線DATIがデータ線DATRに接続される。そしてデータ線DATRの列のk行目の画素回路PCRの発光量を示すデータ信号が統合データ線DATIに入力され、そのデータ線DATRの電位がデータ信号の電位となる。そしてRGB切替制御線CLAの電位がローレベルに、RGB切替制御線CLBがハイレベルになり、統合データ線DATIが接続される先がデータ線DATGに代わる。そして同様にしてデータ線DATGの電位は、k行目の画素回路PCGの発光量を示すデータ信号の電位となる。そしてRGB切替制御線CLCの電位がRGB切替制御線CLBの代わりにハイレベルとなり、統合データ線DATIが接続される先がデータ線DATBに代わる。同様にしてデータ線DATBの電位がk行目の画素回路PCBの発光量を示すデータ信号の電位となる。これらの各データ線DATの電位は、そのデータ線DATと他の配線との間に生じた寄生容量により、データ線DATと統合データ線DATIとの間の接続が切られた後も保持される。
次にリセットスイッチ制御線RES(k)と点灯制御スイッチ制御線ILM(k)との電位がハイレベルとなり、リセットスイッチSWRと点灯制御スイッチSWIとがオンになる。すると、容量CPから発光素子ILに向かって電流が流れ、ノードNAの電位が低くなる(この動作をプリチャージという)。図5Cはこのタイミングにおける各スイッチの状態を示す図である。この際、発光素子ILに電流が流れるが、このプリチャージ操作を行う期間は発光期間に比べて充分に短いので、発光素子ILの発光は微発光にとどまる。そしてその短い期間の後に点灯制御スイッチ制御線ILM(k)の電位がローレベルとなり、点灯制御スイッチSWIはオフとなる。図5Dはこのタイミングにおける各スイッチの状態を示す図である。点灯制御スイッチSWIがオフとなったタイミングでははじめはノードNAの電位が低いので駆動トランジスタTRDは電流を流すが、電流を流すにつれ容量CPの電極に溜まる電荷によりゲート−ソース間の電位差が変化し、その電位差が駆動トランジスタTRDの閾値電圧Vthとなった時点で駆動トランジスタTRDは電流を流さなくなる。一方でデータ線DATは寄生容量により保存されたデータ信号の電位を容量の一端に供給しているため、容量CPには閾値電圧Vthとデータ信号が供給する電位とにより電位差が生じる。その後、リセットスイッチ制御線RES(k)の電位がローレベルとなりリセットスイッチSWRがオフとなり、容量CPはその電位差を記憶する。その直後に変動制御スイッチSWHがオフとなり、次の行の画素回路PCへのデータ信号の書込みへと移る。
発光期間PILには、変動制御スイッチ制御線HYSと点灯制御スイッチ制御線ILMとにはハイレベルの電位が供給され、またデータ線DATには参照電位が供給され、各画素回路に含まれる発光素子ILは、その画素回路に含まれる容量CPが記憶した電位差に応じて発光する。図5Eは発光期間PILにおける画素回路PCの各スイッチの状態を示す図である。ここで、RGB切替制御線CLA,CLB,CLCはハイレベルとなり、データ線DATR,DATG,DATBは統合データ線DATIに接続されている。データ線駆動回路XDVは統合データ線DATIを介してデータ線DATに参照電位を供給する。すると、駆動トランジスタTRDのゲート−ソース間には参照電位とデータ信号の電位との差から閾値電圧Vthを足した電位が供給され、それによって発光素子に向けて流す電流量を調節し、発光を制御する。ここで書込み時と発光時とで閾値電圧Vthが同じであれば、駆動トランジスタTRDはその閾値電圧Vthの大小に関わらず参照電位とデータ信号の電位との差に応じた電流を発光素子ILに向けて流し、発光素子ILは参照電位とデータ信号の電位との差に応じた発光量で発光する。
ここで駆動トランジスタTRDのようなpチャネル型の薄膜トランジスタでは、その閾値電圧Vthがゲート電極−ソース電極間に印加された電位差の履歴によって変動する特性(ヒステリシス特性)があることが知られている。これについて説明する。
図6はpチャネル型の薄膜トランジスタのヒステリシス特性を示す図である。閾値電圧Vthはある一定値以上の電流が流れるゲート−ソース間の電位差(ゲート電圧Vg)である。図6から、ゲート電圧Vgを、プラスからマイナスへ(薄膜トランジスタをオフからオンへ)変化させる時は閾値電圧Vthがプラス方向へ変動しており、ゲート電圧Vgをマイナスからプラスに(薄膜トランジスタをオンからオフへ)変化させる時は閾値電圧Vthがマイナス方向へ変動していることがわかる。
図7はpチャネル型の薄膜トランジスタのゲート電極にパルス信号が与えられた場合に流れる電流量の時間変化を示す図である。このパルス信号は、はじめは閾値電圧Vth近傍の電圧が印加され、時刻t1(s)から時刻t2=t1+0.1(s)まで(0<t1<t2<1)0.1sの間マイナス方向の電圧であって薄膜トランジスタをオンする電圧を印加し、その後再び閾値電圧Vth近傍の電圧を印加した場合の薄膜トランジスタのソース−ドレイン電極間に流れる電流の量を示している。すると、パルスを加えた直後はパルスを加える前より電流量が少なくなる。そしてゲート電圧をそのまま保持すると、徐々にパルスを印加する前の電流量に戻っていく。入力するパルス信号の保持時間が長いほど、そして入力パルスの電圧変化が大きいほど、パルスを加えてからの電流量の変化が大きくなる。なお、図6および図7に示すヒステリシス特性は駆動トランジスタTRDに相当するトランジスタの特性である。作成プロセスによってヒステリシス特性による電流の変化量などが異なるとしても、少なくともゲート電圧Vgの変化により閾値電圧Vthが変化する点は同様である。
図16に示されるような変動制御スイッチSWHがない従来の画像表示装置では、他の行の画素回路PCに書込みを行う際のデータ信号によって、駆動トランジスタTRDの電位が変化する。これによる閾値電圧Vthへの影響と、表示される画像への影響をある表示パターンの場合を例にして説明する。
図8は有機EL表示装置に表示させる画像のパターンの例を示す図である。以下ではこのパターンの例に従って各画素回路PCにデータ信号の書込みを行う場合について説明していく。このパターンにおいては、表示させる画像の中心に矩形の黒領域BAがあり、その外側はグレー領域GAとなっている。そして、画像上の点A、点B、点A’、点B’はそれぞれグレー領域GA上の点である。点Aと点BとはX座標が同じであり、どちらも同じデータ線DATに接続された画素回路PCによって表示される。また点A’と点B’ともX座標が同じであり同様に同じデータ線DATに接続された画素回路PCによって表示される。点Aと点A’とは同じ行の画素回路PCにより表示され、点Bと点B’とも同じ行の画素回路PCにより表示される。点Aと点Bとの間には黒領域BAが無い一方、点A’と点B’との間には黒領域BAがある。このパターンを従来の有機EL表示装置で表示させた場合にグレー領域GAのうち他のグレー領域GAと異なる輝度で表示される領域が下部領域HAである。
図9は従来の有機EL表示装置におけるA点およびB点におけるデータ線電位Vdataと閾値電圧Vthとの変化を示す波形図である。データ線電位Vdataは、A点を表示する画素回路PC(以下Aの画素回路PC)およびB点を表示する画素回路PC(以下Bの画素回路PC)に接続されるデータ線DATに印加される電位である。本図には、データ線電位Vdataと、Aの画素回路PC内のノードNAの電位Vaおよび駆動トランジスタTRDの閾値電圧Vthと、Bの画素回路PC内のノードNAの電位Vaおよび駆動トランジスタTRDの閾値電圧Vthとが示されている。図10は従来の有機EL表示装置における点A’および点B’におけるデータ線電位Vdataと閾値電圧Vthとの変化を示す波形図である。データ線電位Vdataは、点A’を表示する画素回路PC(以下A’の画素回路PC)および点B’を表示する画素回路PC(以下B’の画素回路PC)に接続されるデータ線DATに印加される電位である。図9と同様にデータ線電位Vdataと、A’の画素回路PC内のノードNAの電位Vaおよび駆動トランジスタTRDの閾値電圧Vthと、B’の画素回路PC内のノードNAの電位Vaおよび駆動トランジスタTRDの閾値電圧Vthとが示されている。
従来の有機EL表示装置では、データ信号が書き込まれる画素回路PC以外でもデータ線DATと駆動トランジスタTRDのゲート電極とが容量CPを介して接続されているので、データ線DATの電位の変化がそのままノードNAの電位Vaの変化となる。よって、発光期間PILが終わって書込期間PWが始まると、データ線DATの電位Vdataは参照電位からグレーを表示させるデータ信号の電位となる。すると、これらの点を表示する画素回路PCのそれぞれに含まれる駆動トランジスタTRDにおいて、その電位Vaが低くなることにより、閾値電圧Vthがヒステリシス特性によりマイナス方向に変化する。電位Vaは、Aの画素回路PCにデータ信号の書込みを行う時まではA、B、A’、B’の画素回路PCで同じ電位である。よって、閾値電圧Vthのマイナス方向への変化も同様である。そしてAの画素回路PCに含まれる容量CPおよびA’の画素回路PCに含まれる容量CPは、Taのタイミングでこの時点の閾値電圧Vthに応じた電位差を記憶する。ここで、点Aと点A’とでは閾値電圧Vthが変化する程度も印加されるデータ信号の電位も同じである。次にAおよびBの画素回路PCではこの後データ線DATに印加されるデータ線電位Vdataが一定であるため、閾値電圧Vthはそのデータ線電位Vdataに応じた電圧に収束していく。Bの画素回路PCに含まれる容量CPはTbのタイミングでこの時点の閾値電圧Vthに応じた電位差を記憶する。
一方、A’の画素回路PCにデータ信号を書き込んだ後、黒領域BAを表示する画素回路PCにデータ信号を書込む期間には、点A’および点B’に対応するデータ線電位Vdataは黒を表示させる電位となるため、その前後より低くなる。よってその期間にはA’およびB’の画素回路PCにおいて、駆動トランジスタTRDの閾値電圧Vthがマイナスの方向へ変化する。その期間の後には再びデータ線電位Vdataはグレーを表示させる電位になり高くなる。それに合わせて閾値電圧Vthはグレーのデータ線電位Vdataに応じて収束する閾値電圧Vthに向けてプラスの方向に変化するが、タイミングTbの時点では戻る途中であるため、書込み時の閾値電圧Vthはグレーのデータ線電位Vdataに応じて収束する電圧より低い電圧となる。
その後、発光期間PILにおいては参照電位が供給され、また発光期間PILは書込期間PWに比べても長いため、発光期間PILの途中でA、B、A’、B’の画素回路PCにおいて、閾値電圧Vthはどれも参照電位に応じた電圧に収束する。ここで、ヒステリシスの影響による発光量の変化は、近似的には書込時と発光期間との閾値電圧Vthの差(ΔVth)によって比較できる。さらに発光期間PILにおける閾値電圧Vthをその発光期間PILに収束する閾値電圧Vthとすれば、点Aにおける閾値電圧Vthの差ΔVth_Aと点A’における差ΔVth_A’とは同じとなり近似的に発光量は同じである。一方、点Bにおける閾値電圧VthのΔVth_Bと点B’における閾値電圧Vthの差ΔVth_B’とは相違が生じる。これにより、点Bと点B’とでは発光量の相違ができる。黒領域BAの直下の領域では点B’と同じ現象が起き、一方黒領域BAの直下でない領域は点Bと同じ現象が起きる。
すると左右方向で見ると、下部領域HAの左右の端でその発光量の相違がはっきりと表れる。下部領域HA内では左右方向でみると同じ発光量であり、上下方向でみると黒領域BAに近くなるほど白くなる。黒領域BAから離れるにつれてその点を表示する画素回路PCへの書込み時の閾値電圧Vthがグレー時に収束する閾値電圧Vthに近づいていくので、黒領域に近いほど相違が大きく(より白く)、離れるほど相違が小さくなる(よりグレーに近づく)からである。なお、個々の駆動トランジスタTRDの製造時の原因による閾値電圧Vthの違いは、駆動方法によってキャンセルされており、発光量の違いとしては認識されない。
一方、本実施形態に係る有機EL表示装置においては、他の画素回路PCにデータ信号を書き込む際には変動制御スイッチSWHがオフされているため、データ線DATの電位によって駆動トランジスタTRDのゲート電極の電位は変化しなくなる。それにより点Aと点A’、点Bと点B’との間で閾値電圧Vthの変化は同じとなり、従来のように下部領域HAの発光量が異なる現象は見られなくなる。この動作についてより具体的に説明する。
図11は本発明の実施形態に係る有機EL表示装置におけるA点およびB点におけるデータ線電位Vdataと閾値電圧Vthとの変化を示す波形図である。本図は、図9に対応する図であり同じ項目が示されている。図12は本発明の実施形態に係る有機EL表示装置における点A’および点B’におけるデータ線電位Vdataと閾値電圧Vthとの変化を示す波形図である。本図は図10に対応する図であり、同じ項目が示されている。
各画素回路PCでは、書込期間PWが始まる前に変動制御スイッチSWHがオフになるため、書込期間PWが始まる時点のノードNAの電位Vaは発光期間PILにおける電位と同じとなる。ノードNAの電位はそのノードNAを含む画素回路PCにデータ信号が書き込まれるまで維持されるため、書き込み時の閾値電圧Vthは発光期間PILにおいて収束する電位と同じとなる。画素回路PCへのデータ信号の書き込みが行われると、その電位Vaは駆動トランジスタの閾値電圧Vthに応じた電位となり、その前よりも低くなる。その後発光期間PILまでは電位Vaは低くなり、発光期間PILにおいてデータ線DATから参照電位が供給されると、再び閾値電圧Vthはその参照電位に応じた電圧に収束していく。この例では書込み時と発光期間PILでの閾値電圧Vthの収束時の電位の差は生じない。厳密には書き込みがされてから発光までの期間が画素回路PCの行により異なるため、発光期間PILの開始時点での閾値電圧Vthは異なる。それにより画素による発光量の違いが生じ得るが、同じ行の画素回路PCどうしではその違いは生じない。よって、下部領域HAの左右端で発光量の違いを認識することはない。
なお上述の図11および図12では考慮していない現象ではあるが、寄生容量により発光量の違いを低減する場合もある。変動制御スイッチSWHは薄膜トランジスタであり、そのゲート電極の配線とソース電極またはドレイン電極のうち駆動トランジスタのゲート電極に接続される配線との間で寄生容量が生じる。それにより場合によっては、変動制御スイッチSWHがオフされる際にノードNAの電位が低くなり、オンされる際に低くなったのと同じ分だけ電位が高くなる現象が生じる。ここではこの現象をフィードスルーと呼ぶ。フィードスルーが生じる場合には、書込が行われてから発光期間PILが始まるまでの期間に閾値電圧Vthをその現象に応じた電圧に揃える効果が生じ、より閾値電圧Vthの不意のばらつきを抑えることができる。
なお、画素回路PCの構成は図1に示すものには限られない。図13は本発明の実施形態に係る有機EL表示装置の画素回路PCの他の一例を示す図である。各画素回路PCは、発光素子ILと、駆動トランジスタTRDと、容量CPと、点灯制御スイッチSWIと、リセットスイッチSWRと、変動制御スイッチSWHと、を含む。発光素子ILの一端には図示しない基準電位供給配線によって基準電位が供給される。変動制御スイッチSWHの一端はこの画素回路PCに対応するデータ線DATに接続され、他端は容量CPの一端に接続されている。容量CPの他端は、駆動トランジスタTRDのゲート電極と接続されている。駆動トランジスタTRDのソース電極は電源線PWRに接続され、ドレイン電極は点灯制御スイッチSWIの一端に接続される。点灯制御スイッチSWIの他端は発光素子ILの他端と接続されている。駆動トランジスタTRDのゲート電極とドレイン電極とは、リセットスイッチSWRを介して接続されている。この画素回路PCの駆動方法は図1に示す画素回路PCにおける制御と同様であるのでその説明は省略する。本図に示す画素回路PCでも、図1に示すものと同様に、閾値電圧Vthの差の変化を抑えることができる。
図14は本発明の実施形態に係る有機EL表示装置の画素回路PCの他の一例を示す図である。各画素回路PCは、発光素子ILと、駆動トランジスタTRDと、容量CPと、点灯制御スイッチSWIと、リセットスイッチSWRと、変動制御スイッチSWHと、を含む。発光素子ILの一端には図示しない基準電位供給配線によって基準電位が供給される。容量CPの一端はこの画素回路PCに対応するデータ線DATに接続され、駆動トランジスタTRDのゲート電極は容量CPの他端と変動制御スイッチSWHを介して接続されている。駆動トランジスタTRDのソース電極は電源線PWRに接続され、ドレイン電極は点灯制御スイッチSWIの一端に接続される。点灯制御スイッチSWIの他端は発光素子ILの他端と接続されている。容量CPの他端と駆動トランジスタTRDのドレイン電極とは、リセットスイッチSWRを介して接続されている。本図に示す画素回路PCでも、図1に示すものと同様に、閾値電圧Vthの差の変化を抑えることができる。
図15は、本発明の実施形態に係る有機EL表示装置の画素回路PCの他の一例を示す図である。各画素回路PCは、発光素子ILと、駆動トランジスタTRDと、第1の容量CP1と、第2の容量CP2と、点灯制御スイッチSWIと、リセットスイッチSWRと、変動制御スイッチSWHと、を含む。発光素子ILの一端には、図示しない基準電位供給配線によって基準電位が供給される。第1の容量CP1の一端はデータ線DATに接続される。駆動トランジスタTRDのゲート電極は第1の容量CP1の他端に接続される。点灯制御スイッチSWIは、一端が発光素子ILの他端と接続され、他端が駆動トランジスタTRDのドレイン電極に接続される。リセットスイッチSWRは、一端が駆動トランジスタTRDのゲート電極に接続され、他端が駆動トランジスタTRDのドレイン電極に接続される。第2の容量CP2は、一端が駆動トランジスタTRDのゲート電極に接続され、他端が駆動トランジスタTRDのソース電極に接続される。変動制御スイッチSWHは、一端が電源線PWRに接続され、他端が駆動トランジスタTRDのソース電極に接続される。本図の例では変動制御スイッチSWHはpチャネル型の薄膜トランジスタとしている。各スイッチをオンオフするタイミングは上述の例と同様ではあるが、変動制御スイッチSWHがpチャネル型であるため、変動制御スイッチ制御線HYSに供給される電位のハイレベル、ローレベルの関係は反対となる。本図の例ではデータ線DATと駆動トランジスタTRDとの間を切断するスイッチの代わりに、駆動トランジスタTRDのソース電極をフロートさせて駆動トランジスタTRDのゲート電極とソース電極との間の電位差を保存し、データ線DATの電位による閾値電圧Vthの変動を抑えている。これでも図1などで説明した例と同様の効果が得られる。なお、本図の例では変動制御スイッチSWHのドレイン電極と駆動トランジスタTRDのゲート電極とを接続する必要が無い。ゲート電極とドレイン電極という異なる層に形成される配線を接続する必要がなくなるため、レイアウトの自由度は他の例に比べて高くなる。
DA 表示領域、XDV データ線駆動回路、YDV 垂直走査回路、CLA,CLB,CLC RGB切替制御線、DAT,DATR,DATG,DATB データ線、DATI 統合データ線、DSR,DSG,DSB RGB切替スイッチ、HYS 変動制御スイッチ制御線、ILM 点灯制御スイッチ制御線、PC,PCR,PCG,PCB 画素回路、PWR 電源線、RES リセットスイッチ制御線、CP 容量、CP1 第1の容量、CP2 第2の容量、IL 発光素子、NA ノード、SWI 点灯制御スイッチ、SWH 変動制御スイッチ、SWR リセットスイッチ、TRD 駆動トランジスタ、PIL 発光期間、PW 書込期間、BA 黒領域、GA グレー領域、HA 下部領域。
Claims (8)
- データ信号を供給するデータ線と、複数の画素回路とを含み、
前記各画素回路は、
発光素子と、
前記データ信号により生じる電位差を記憶する容量と、
ゲート電極が前記容量を介して前記データ線に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により前記発光素子の発光を制御する駆動トランジスタと、
オン時には前記駆動トランジスタのゲート電極とソース電極の間の電位差を前記データ信号により変動させ、オフ時には該電位差を変動させない変動制御スイッチと、
を含む、
ことを特徴とする画像表示装置。 - 前記各画素回路に含まれる変動制御スイッチと容量とは、データ線と該画素回路に含まれる駆動トランジスタのゲート電極の間に直列的に配置されている、
ことを特徴とする請求項1に記載の画像表示装置。 - 前記各画素回路に含まれる駆動トランジスタのゲート電極と容量とは、該画素回路に含まれる変動制御スイッチを介して接続される、
ことを特徴とする請求項2に記載の画像表示装置。 - 前記データ線は、前記複数の画素回路に含まれる容量に電位差を記憶させる前記データ信号を供給する期間と異なる発光期間に、前記複数の画素回路に含まれる駆動トランジスタのゲート電極に向けて発光用電位を供給し、
前記各画素回路に含まれる駆動トランジスタは、前記発光用電位と前記容量に記憶された電位差とにより生じるゲート電極とソース電極の間の電位差により該画素回路に含まれる発光素子の発光を制御する、
ことを特徴とする請求項1から3に記載の画像表示装置。 - 前記各画素回路に含まれる駆動トランジスタのゲート電極と変動制御スイッチとは、該画素回路に含まれる容量を介して接続される、
ことを特徴とする請求項2に記載の画像表示装置。 - 前記各画素回路に含まれる変動制御スイッチの一端は前記駆動トランジスタのソース電極に接続され、他端には電源電位が供給される、
ことを特徴とする請求項1に記載の画像表示装置。 - データ信号を供給するデータ線と、複数の画素回路と、を含み、
前記各画素回路は、
発光素子と、
一端が前記データ線に接続され、前記データ信号により生じる電位差を記憶する容量と、
一端が前記容量の他端に接続される変動制御スイッチと、
ゲート電極が前記変動制御スイッチの他端に接続され、前記データ線が供給する電位と前記容量に記憶された電位差とに基づいて前記発光素子の発光制御を行う駆動トランジスタと、
一端が前記発光素子の一端と接続され、他端が前記駆動トランジスタのドレイン電極に接続される点灯制御スイッチと、
一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのドレイン電極に接続されるリセットスイッチと、
を含むことを特徴とする画像表示装置。 - データ信号を供給するデータ線と、複数の画素回路と、電源線とを含み、
前記各画素回路は、
発光素子と、
一端が前記データ線に接続され、前記データ信号により生じる電位差を記憶する第1の容量と、
ゲート電極が前記第1の容量の他端に接続され、前記データ線が供給する電位と前記第1の容量に記憶された電位差とに基づいて前記発光素子の発光制御を行う駆動トランジスタと、
一端が前記発光素子の一端と接続され、他端が前記駆動トランジスタのドレイン電極に接続される点灯制御スイッチと、
一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのドレイン電極に接続されるリセットスイッチと、
一端が前記駆動トランジスタのゲート電極に接続され、他端が前記駆動トランジスタのソース電極に接続され、前記データ信号により生じる電位差を記憶する第2の容量と、
一端が電源線に接続され、他端が前記駆動トランジスタのソース電極に接続される変動制御スイッチと、
を含むことを特徴とする画像表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142098A JP2012008228A (ja) | 2010-06-22 | 2010-06-22 | 画像表示装置 |
US13/163,149 US20110310137A1 (en) | 2010-06-22 | 2011-06-17 | Image Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142098A JP2012008228A (ja) | 2010-06-22 | 2010-06-22 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012008228A true JP2012008228A (ja) | 2012-01-12 |
Family
ID=45328239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010142098A Pending JP2012008228A (ja) | 2010-06-22 | 2010-06-22 | 画像表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110310137A1 (ja) |
JP (1) | JP2012008228A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014190617A1 (zh) * | 2013-05-29 | 2014-12-04 | 京东方科技集团股份有限公司 | 发光二极管像素单元电路和显示面板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324268B2 (en) * | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
US9747834B2 (en) * | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
KR102068263B1 (ko) * | 2013-07-10 | 2020-01-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
CN208335702U (zh) * | 2018-05-14 | 2019-01-04 | 北京京东方技术开发有限公司 | 显示面板及显示装置 |
CN110111722A (zh) * | 2019-06-11 | 2019-08-09 | 惠州市华星光电技术有限公司 | 一种像素阵列 |
-
2010
- 2010-06-22 JP JP2010142098A patent/JP2012008228A/ja active Pending
-
2011
- 2011-06-17 US US13/163,149 patent/US20110310137A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014190617A1 (zh) * | 2013-05-29 | 2014-12-04 | 京东方科技集团股份有限公司 | 发光二极管像素单元电路和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US20110310137A1 (en) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111462690B (zh) | 有机发光显示器及其驱动方法 | |
US20110221791A1 (en) | Image display device | |
JP6329390B2 (ja) | 有機電界発光表示装置の画素 | |
KR101411619B1 (ko) | 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치 | |
US9633625B2 (en) | Pixel circuit and method for driving the same | |
JP5669440B2 (ja) | 画像表示装置 | |
JP5384051B2 (ja) | 画像表示装置 | |
WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
KR100858618B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
US10643546B2 (en) | Gate driver and display device including the same | |
US11114034B2 (en) | Display device | |
CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
CN109427297B (zh) | 栅极驱动器和包括该栅极驱动器的显示装置 | |
US9165508B2 (en) | Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus | |
KR20180073761A (ko) | 전계발광표시장치 및 이의 구동방법 | |
US20120105501A1 (en) | Image display device and method for driving image display device | |
WO2013021417A1 (ja) | 表示装置 | |
JP2012008228A (ja) | 画像表示装置 | |
JP6196809B2 (ja) | 画素回路及びその駆動方法 | |
JP2019101098A (ja) | 表示装置 | |
KR20050052242A (ko) | 발광 표시 장치 및 그 구동 방법 | |
KR20070029997A (ko) | 유기 전계발광 표시장치 및 그의 구동방법 | |
JP2016057359A (ja) | 表示装置、及びその駆動方法 | |
KR20200036415A (ko) | 표시 장치 | |
JP2014038168A (ja) | 表示装置、電子機器、駆動方法および駆動回路 |