JP2006284944A - 表示装置、アレイ基板、及び表示装置の駆動方法 - Google Patents
表示装置、アレイ基板、及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2006284944A JP2006284944A JP2005105100A JP2005105100A JP2006284944A JP 2006284944 A JP2006284944 A JP 2006284944A JP 2005105100 A JP2005105100 A JP 2005105100A JP 2005105100 A JP2005105100 A JP 2005105100A JP 2006284944 A JP2006284944 A JP 2006284944A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- reset
- signal line
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 description 33
- 238000005401 electroluminescence Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 17
- 230000005669 field effect Effects 0.000 description 10
- 238000005192 partition Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
【課題】画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止する。
【解決手段】本発明の表示装置は、各画素PXが、ソースが電源端子ND1に接続されたトランジスタDRTと、トランジスタDRTのドレインとゲートと映像信号線DLとの接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群SWb及びSWcと、端子ND1とトランジスタDRTのゲートとの間に接続されたキャパシタCとを含んだ駆動回路と、端子ND1と映像信号線DLとの間で直列に接続されたトランジスタRST及びスイッチSWdを含み且つトランジスタRSTのドレインがゲートに接続されているリセット回路と、画素電極と電源端子ND2に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子OLEDと、トランジスタDRTのドレインと画素電極との間に接続されたスイッチSWaとを含む。
【選択図】図1
【解決手段】本発明の表示装置は、各画素PXが、ソースが電源端子ND1に接続されたトランジスタDRTと、トランジスタDRTのドレインとゲートと映像信号線DLとの接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群SWb及びSWcと、端子ND1とトランジスタDRTのゲートとの間に接続されたキャパシタCとを含んだ駆動回路と、端子ND1と映像信号線DLとの間で直列に接続されたトランジスタRST及びスイッチSWdを含み且つトランジスタRSTのドレインがゲートに接続されているリセット回路と、画素電極と電源端子ND2に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子OLEDと、トランジスタDRTのドレインと画素電極との間に接続されたスイッチSWaとを含む。
【選択図】図1
Description
本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
有機エレクトロルミネッセンス(EL)表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動トランジスタをガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
以下の特許文献1には、カレントコピー型の回路を画素回路に採用した有機EL表示装置が記載されている。
このカレントコピー型の画素回路は、駆動トランジスタであるnチャネル電界効果トランジスタと、有機EL素子と、キャパシタとを含んでいる。nチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはnチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機EL素子の陽極は、より高電位の電源線に接続されている。
この画素回路は、以下の方法で駆動する。
まず、nチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でnチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネル電界効果トランジスタのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
まず、nチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でnチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネル電界効果トランジスタのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
次に、nチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、nチャネル電界効果トランジスタのドレインを有機EL素子の陰極に接続する。これにより、有機EL素子には、先の電流Isigとほぼ等しい大きさの駆動電流Idrvが流れる。有機EL素子は、この駆動電流Idrvの大きさに対応した輝度で発光する。
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Isigとほぼ等しい大きさの駆動電流Idrvを、書込期間に続く保持期間においてもnチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、nチャネル電界効果トランジスタの閾値Vthだけでなく移動度や寸法などが駆動電流Idrvに与える影響も排除することができる。
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな駆動電流Idrvに対応した映像信号Isigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調が本来の階調よりも高い階調として表示され易く、したがって、設計通りのコントラスト比を実現することが難しい。
米国特許第6373454号明細書
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することにある。
本発明の第1側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とする表示装置が提供される。
本発明の第2側面によると、複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とするアレイ基板が提供される。
本発明の第3側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線と、これら映像信号線に接続された映像信号線ドライバとを具備し、前記複数の画素のそれぞれは、ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだ表示装置の駆動方法であって、前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第1状態とする書込動作を前記複数の画素の行毎に行い、前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第2状態としている期間内に行うことを特徴とする駆動方法が提供される。
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することことが可能となる。
以下、本発明の態様について、図面を参照しながら詳細に説に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す断面図である。図3は、図1の表示装置が含む画素の等価回路図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装ある。この有機EL表示装置は、例えば、ガラス基板などの絶縁基板SUBを含んでいる。
基板SUB上には、図2に示すように、アンダーコート層UCとして、例えば、SiNx層とSiOx層とが順次積層されている。
アンダーコート層UC上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層SC、例えばTEOS(TetraEthyl OrthoSilicate)などを用いて形成され得るゲート絶縁膜GI、及び例えばMoWなどからなるゲートGが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、pチャネル薄膜トランジスタであり、図1及び図3の画素PXが含む駆動トランジスタDRT、リセットトランジスタRST、及びスイッチSWa乃至SWdとして利用している。
ゲート絶縁膜GI上には、図1及び図3に示すキャパシタCの一方の電極と走査信号線SL1及びSL2と制御線CLとがさらに配置されている。これらは、ゲートGと同一の工程で形成可能である。
走査信号線SL1及びSL2は、図1に示すように、各々が画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に交互に配列している。これら走査信号線SL1及びSL2は、走査信号線ドライバYDRに接続されている。
制御線CLは、この例では、各々がX方向に延びており、Y方向に配列している。これら制御線CLは、走査信号線ドライバYDRに接続されている。
ゲート絶縁膜GI、ゲートG、走査信号線SL1及びSL2、制御線CL、並びにキャパシタCの一方の電極は、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOxなどからなる。この層間絶縁膜IIの一部は、キャパシタCの誘電体層として利用する。
層間絶縁膜II上には、図1及び図3に示すキャパシタCの他方の電極、図2に示すソース電極SE及びドレイン電極DE、並びに、図1と図3とに示す映像信号線DL及び電源線PSLが配置されている。これらは、同一工程で形成可能であり、例えば、Mo/Al/Moの三層構造を有している。
ソース電極SE及びドレイン電極DEは、層間絶縁膜IIに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
映像信号線DLは、図1に示すように、各々がY方向に延びており、X方向に配列している。これら映像信号線DLは、映像信号線ドライバXDRに接続されている。
電源線PSLは、この例では、各々がY方向に延びており、X方向に配列している。
電源線PSLは、この例では、各々がY方向に延びており、X方向に配列している。
ソース電極SE、ドレイン電極DE、映像信号線DL、電源線PSL、及びキャパシタCの他方の電極は、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNxなどからなる。
パッシベーション膜PS上には、図2に示すように、前面電極として、光透過性の第1電極PEが互いから離間して並置されている。各第1電極PEは、画素電極であり、パッシベーション膜PSに設けた貫通孔を介して、スイッチSWaのドレイン電極DEに接続されている。
第1電極PEは、この例では陽極である。第1電極PEの材料としては、例えば、ITO(Indium Tin Oxide)のような透明導電性酸化物を使用することができる。
パッシベーション膜PS上には、さらに、図2に示す隔壁絶縁層PIが配置されている。隔壁絶縁層PIには、第1電極PEに対応した位置に貫通孔が設けられているか、或いは、第1電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIには、第1電極PEに対応した位置に貫通孔が設けられていることとする。
隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。
第1電極PE上には、活性層として、発光層を含んだ有機物層ORGが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極で第2電極CEで被覆されている。第2電極CEは、画素PX間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第2電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。各々の有機EL素子OLEDは、第1電極PE、有機物層ORG及び第2電極CEで構成されている。
各画素PXは、駆動回路とリセット回路と有機EL素子OLEDと出力制御スイッチSWaとを含んでいる。駆動回路は、駆動トランジスタDRTと映像信号供給制御スイッチSWbとダイオード接続スイッチSWcとキャパシタCとを含んでいる。リセット回路は、リセットトランジスタRSTとリセットスイッチSWdとを含んでいる。上記の通り、この例では、駆動トランジスタDRT、リセットトランジスタRST、及びスイッチSWa乃至SWdは、pチャネル薄膜トランジスタである。スイッチSWb及びSWcは、駆動トランジスタDRTのドレインとゲートと映像信号線DLとの接続を、それらが互いに接続された第1状態と、それらが互いから切断された第2状態との間で切り替えるスイッチ群を構成している。
駆動トランジスタDRTと出力制御スイッチSWaと有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、第1電源端子ND1は高電位電源端子であり、第2電源端子ND2は低電位電源端子である。
出力制御スイッチSWaのゲートは、走査信号線SL1に接続されている。映像信号供給制御スイッチSWbは映像信号線DLと駆動トランジスタDRTのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。ダイオード接続スイッチSWcは駆動トランジスタDRTのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。
キャパシタC1は、第1定電位端子と駆動トランジスタDRTのゲートとの間に接続されている。この例では、第1定電位端子は、第1電源端子ND1に接続されている。
リセットスイッチSWdとリセットトランジスタRSTとは、第2定電位端子と映像信号線DLとの間で、この順に直列に接続されている。この例では、第2定電位端子は、第1電源端子ND1に接続されている。
リセットスイッチSWdのゲートは、制御線CLに接続されている。リセットトランジスタRSTのゲートは、リセットトランジスタRSTのドレインに接続されている。
なお、この有機EL表示装置から有機物層ORGと第2電極CEとを省略したものや、隔壁絶縁層PIと有機物層ORGと第2電極CEとを省略したものがアレイ基板に相当している。
この有機EL表示装置は、例えば、以下の方法により駆動する。
図4は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
図4は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
図4において、横軸は時間を示し、縦軸は電位を示している。また、図4において、「XDR出力」のうち、「Isig(m+M)」と表記した期間は映像信号線ドライバXDRが映像信号線DLに映像信号Isig(m+M)を出力する期間を示し、ハッチングを付している部分は、例えば、映像信号線DLを映像信号線ドライバXDRから切断している期間を示している。さらに、図4において、「SL1電位」及び「SL2電位」で示す波形は走査信号線SL1及びSL2の電位をそれぞれ示し、「CL電位」で示す波形は制御線CLの電位を示している。
この駆動方法では、画素PXを行毎に順次選択する。選択した画素PXでは書込動作を実施し、非選択の画素PXでは発光動作を実施する。そして、或る行の画素PXを選択する選択期間とその次の行の画素PXを選択する選択期間との間にリセット期間を設け、このリセット期間においてリセット動作を実施する。すなわち、この駆動方法では、リセット期間と選択期間とを交互に繰り返す。
リセット期間では、全ての映像信号線DLを映像信号線ドライバXDRから切断して浮動状態とする。これと共に、スイッチSWdを閉じて(導通状態)、浮動状態の映像信号線DLを第1電源端子ND1に接続する。このとき、スイッチSWb及びSWcは開いたままにしておく(非導通状態)。また、このとき、スイッチSWaは、典型的には閉じたままにしておく。一定時間経過後、スイッチSWdを開く。これにより、リセット期間を終了する。
ここで、第1電源端子ND1の電位をVddとし、或る映像信号線DLに接続された全画素PXにおけるリセットトランジスタRSTの閾値電圧の平均値をVth2(Av)とする。こうすると、リセット動作を終了した時点における先の映像信号線DLの電位は、和Vdd+Vth2(Av)として表すことができる。すなわち、リセット動作を実施することにより、映像信号線DLの電位をリセット電位Vrst=Vdd+Vth2(Av)に設定することができる。
m行目の画素PXで或る階調を表示する場合、m行目の画素PXを選択する期間(m行目選択期間)では、スイッチSWaを開く。スイッチSWaを開いている期間内に、以下の書込動作を行う。すなわち、映像信号線DLを映像信号線ドライバXDRに接続する。これと共に、スイッチSWb及びSWcを閉じる。このとき、スイッチSWa及びSWdは開いたままとしておく。この状態で、映像信号線ドライバXDRから映像信号線DLに映像信号を出力する。すなわち、映像信号線ドライバXDRにより、第1電源端子ND1から映像信号線DLへと書込電流Isig(m)を流す。一定時間経過後、スイッチSWb及びSWcを開く。この書込動作を行うと、駆動トランジスタDRTのゲート−ソース間電圧は、これが書込電流Isig(m)を流すときの値に設定される。なお、スイッチSWb及びSWcを閉じている期間は書込期間であり、それらを開いている期間は保持期間である。
m行目選択期間は、スイッチSWaを閉じることにより終了する。スイッチSWaを閉じると、有機EL素子OLEDには、書込電流Isig(m)に対応した大きさの駆動電流Idrv(m)が流れる。有機EL素子OLEDは、駆動電流Idrv(m)の大きさに対応した輝度で発光する。この発光動作は、次のm行目選択期間を開始するまで継続する。
m行目選択期間に続くリセット期間では、上記のリセット動作を実施する。このリセット期間に続くm+1行目選択期間では、m行目選択期間で行ったのと同様の書込動作をm+1行目の画素PXに対して実施する。以下、リセット期間、m+2行目選択期間、リセット期間、m+3行目選択期間、、、、のようにリセット期間と選択期間とを繰り返す。
ところで、例えば、m行目の画素PXで高階調域内の階調を表示した場合、m行目選択期間を開始する時点において、映像信号線DLの電位は、第1電源端子ND1の電位Vddと駆動トランジスタDRTの閾値電圧Vth1との和Vdd+Vth1(最低階調に対応した電位)よりも遥かに低い電位に設定されている。そのため、上記のリセット動作を行わない場合、m+1行目の画素PXで低階調域内の階調を表示するためには、m+1行目選択期間の書込動作により、映像信号線DLの電位を大幅に高めなければならない。すなわち、書込電流Isigが小さいにも拘らず、映像信号線DLの電位を大幅に変化させなければならない。そのため、リセット動作を行わない場合には、m+1行目選択期間の書込動作によって駆動トランジスタDRTのゲート電位を書込電流Isigに対応した値に正確に設定することが難しい。
これに対し、上記のリセット動作を行った場合、m行目の画素PXで表示する階調に拘らず、m行目選択期間の書込動作を開始する時点において、映像信号線DLの電位は、リセット電位Vrstに設定されている。リセット電位Vrstは電位Vddと平均値Vth2(Av)との和であるので、リセット電位Vrstは、各々のリセットトランジスタRSTの閾値電圧Vth2を適宜設定することにより、和Vdd+Vth1とほぼ等しくするか、又は、和Vdd+Vth1よりも低くすることができる。したがって、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することができる。
また、この駆動方法では、リセット動作を開始してから映像信号線DLの電位がリセット電位Vrstに達するまでの期間に、各画素PXから映像信号線DLへと流れる電流の大きさは小さい。しかしながら、この駆動方法では、リセット期間において、同一の映像信号線DLに接続された全ての画素PXでスイッチSWdを閉じる。すなわち、リセット動作を開始してから映像信号線DLの電位がリセット電位Vrstに達するまでの期間においては、同一の映像信号線DLに接続された全ての画素PXから、この映像信号線DLへと電流が流れ込む。したがって、各画素PXから映像信号線DLへと流れ込む電流の大きさが小さいにも拘らず、リセット動作を開始してから十分に短い時間で映像信号線DLの電位をリセット電位Vrstに設定することができる。
本態様では、画素PXに図3の構造を採用したが、画素PXには他の構造を採用することも可能である。例えば、ダイオード接続スイッチSWcは、駆動トランジスタDRTのドレインとゲートとの間に接続する代わりに、駆動トランジスタDRTのドレインと映像信号線DLとの間に接続してもよい。或いは、映像信号供給制御スイッチSWbは、駆動トランジスタDRTのドレインと映像信号線DLとの間に接続する代わりに、駆動トランジスタDRTのゲートと映像信号線DLとの間に接続してもよい。
また、リセットトランジスタRSTとリセットスイッチSWdとは、第2定電位端子である第1電源端子ND1と映像信号線DLとの間で、この順に直列に接続してもよい。この場合、リセットトランジスタRSTのゲートは、リセットスイッチSWdのソースに接続してもよく、或いは、映像信号線DLに接続してもよい。
本態様では、制御線CLを走査信号線SL1及びSL2と略平行に敷設したが、制御線CLは映像信号線DLと略平行に敷設してもよい。また、制御線CLは、走査信号線ドライバYDRに接続する代わりに、映像信号線ドライバXDRに接続してもよく、或いは、他の回路に接続してもよい。
C…キャパシタ、CE…対向電極、CL…制御線、DE…ドレイン電極、DL…映像信号線、DRT…駆動トランジスタ、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…第1電源端子、ND2…第2電源端子、OLED…有機EL素子、ORG…有機物層、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL…電源線、PX…画素、RST…リセットトランジスタ、SC…半導体層、SE…ソース電極、SL1…走査信号線、SL2…走査信号線、SUB…絶縁基板、SWa…出力制御スイッチ、SWb…映像信号供給制御スイッチ、SWc…ダイオード接続スイッチ、SWd…リセットスイッチ、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (10)
- 複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、
第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、
画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、
前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とする表示装置。 - 前記複数の映像信号線に接続された映像信号線ドライバをさらに具備し、前記リセットスイッチを閉じているリセット期間において前記映像信号線を前記映像信号線ドライバから切断することを特徴とする請求項1に記載の表示装置。
- 前記複数の画素の全てにおいて前記リセットスイッチのスイッチング動作を同時に行うことを特徴とする請求項2に記載の表示装置。
- 前記複数の映像信号線に接続された映像信号線ドライバをさらに具備し、
前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第1状態とする書込動作を前記複数の画素の行毎に行い、
前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第2状態としている期間内に行うことを特徴とする請求項1に記載の表示装置。 - 前記リセット動作は、前記出力制御スイッチを閉じている期間内に行うことを特徴とする請求項4に記載の表示装置。
- 前記第1及び第2定電位端子は前記第1電源端子に接続されていることを特徴とする請求項1に記載の表示装置。
- 前記スイッチ群は、前記駆動トランジスタのドレインと前記映像信号線との間に接続された映像信号供給制御スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチとを含んだことを特徴とする請求項1に記載の表示装置。
- 前記表示素子は有機EL素子であることを特徴とする請求項1に記載の表示装置。
- 複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、
第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、
画素電極と、
前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とするアレイ基板。 - 複数の画素と、それらが形成する列に沿って配列した複数の映像信号線と、これら映像信号線に接続された映像信号線ドライバとを具備し、前記複数の画素のそれぞれは、ソースが第1電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第1状態とそれらが互いから切断された第2状態との間で切り替えるスイッチ群と、第1定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第2定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだ表示装置の駆動方法であって、
前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタドレインとゲートと前記映像信号線との接続を前記第1状態とする書込動作を前記複数の画素の行毎に行い、
前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第2状態としている期間内に行うことを特徴とする駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105100A JP2006284944A (ja) | 2005-03-31 | 2005-03-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
US11/386,743 US20060221010A1 (en) | 2005-03-31 | 2006-03-23 | Display, array substrate, and method of driving display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105100A JP2006284944A (ja) | 2005-03-31 | 2005-03-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006284944A true JP2006284944A (ja) | 2006-10-19 |
Family
ID=37069789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005105100A Pending JP2006284944A (ja) | 2005-03-31 | 2005-03-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060221010A1 (ja) |
JP (1) | JP2006284944A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5214384B2 (ja) * | 2008-09-26 | 2013-06-19 | 株式会社東芝 | 表示装置及びその駆動方法 |
CN102473377A (zh) * | 2009-07-23 | 2012-05-23 | 夏普株式会社 | 显示装置和显示装置的驱动方法 |
JP2015125366A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
-
2005
- 2005-03-31 JP JP2005105100A patent/JP2006284944A/ja active Pending
-
2006
- 2006-03-23 US US11/386,743 patent/US20060221010A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060221010A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482187B2 (en) | Display and method of manufacturing the same | |
US20060221005A1 (en) | Display, array substrate, and method of driving display | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
KR100712152B1 (ko) | 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법 | |
JP2006251049A (ja) | 表示装置及びアレイ基板 | |
JP2007114285A (ja) | 表示装置及びその駆動方法 | |
KR100768980B1 (ko) | 디스플레이 | |
US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
JP2006284944A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006309179A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
US20090021538A1 (en) | Method of manufacturing display and method of adjusting color balance | |
JP2009063665A (ja) | 表示装置 | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 | |
JP2010091608A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006284943A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2006184576A (ja) | 自発光型表示装置及びアレイ基板 | |
JP2007010993A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2009025542A (ja) | 表示装置 | |
KR100853346B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP2006284942A (ja) | 表示装置及びアレイ基板 | |
JP2009058769A (ja) | 表示装置 |