JP2007003792A - 表示装置及びアレイ基板 - Google Patents
表示装置及びアレイ基板 Download PDFInfo
- Publication number
- JP2007003792A JP2007003792A JP2005183386A JP2005183386A JP2007003792A JP 2007003792 A JP2007003792 A JP 2007003792A JP 2005183386 A JP2005183386 A JP 2005183386A JP 2005183386 A JP2005183386 A JP 2005183386A JP 2007003792 A JP2007003792 A JP 2007003792A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate
- scanning signal
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000000758 substrate Substances 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims description 36
- 241001270131 Agaricus moelleri Species 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 78
- 239000010408 film Substances 0.000 description 42
- 238000005401 electroluminescence Methods 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 15
- 238000002161 passivation Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 8
- 238000005192 partition Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】各画素で表示する階調を映像信号の大きさで制御する表示装置において、階調再現性が不十分となるのを抑制する。
【解決手段】本発明の表示装置は、ソース及びドレインの一方が電源端子ND1に接続された駆動トランジスタDRと、画素電極PEと電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、画素電極PEと駆動トランジスタDRのソース及びドレインの他方との間に接続されたスイッチングトランジスタSW1とを各々が含んだ複数の画素PXを具備し、各画素PXにおいて、駆動トランジスタDR及びスイッチングトランジスタSW1のソースとドレインとが形成された半導体層SCは一体的に形成されていることを特徴とする。
【選択図】 図3
【解決手段】本発明の表示装置は、ソース及びドレインの一方が電源端子ND1に接続された駆動トランジスタDRと、画素電極PEと電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、画素電極PEと駆動トランジスタDRのソース及びドレインの他方との間に接続されたスイッチングトランジスタSW1とを各々が含んだ複数の画素PXを具備し、各画素PXにおいて、駆動トランジスタDR及びスイッチングトランジスタSW1のソースとドレインとが形成された半導体層SCは一体的に形成されていることを特徴とする。
【選択図】 図3
Description
本発明は、表示装置及びアレイ基板に係り、特にはアクティブマトリクス型表示装置及びそれに用いるアレイ基板に関する。
アクティブマトリクス型有機エレクトロルミネッセンス(EL)表示装置で画像を表示する場合、例えば、画素を行毎に選択する。画素を選択している選択期間では、その画素に映像信号を書き込む。各画素は、非選択期間において、映像信号に対応した大きさの駆動電流を有機EL素子に流す。有機EL素子は、駆動電流の大きさに対応した輝度で発光する。このように、アクティブマトリクス型有機EL表示装置では、各画素で表示する階調を、映像信号の大きさで制御する。
ところで、アクティブマトリクス型有機EL表示装置では、映像信号として、電流信号及び電圧信号を利用することができる。
特許文献1には、映像信号として電流信号を利用するアクティブマトリクス型有機EL表示装置が記載されている。この表示装置の画素は、nチャネル電界効果トランジスタである駆動トランジスタと、有機EL素子と、キャパシタと、第1乃至第3スイッチングトランジスタとを含んでいる。駆動トランジスタと第1スイッチングトランジスタと有機EL素子とは、低電位電源線と高電位電源線との間で、この順に直列に接続されている。キャパシタは、低電位電源線と駆動トランジスタのゲートとの間に接続されている。第2スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第3スイッチングトランジスタは、駆動トランジスタのドレインと映像信号線との間に接続されている。
特許文献2には、映像信号として電圧信号を利用するアクティブマトリクス型有機EL表示装置が記載されている。この表示装置の画素は、この表示装置の画素は、pチャネル電界効果トランジスタである駆動トランジスタと、有機EL素子と、第1及び第2キャパシタと、第1乃至第3スイッチングトランジスタとを含んでいる。駆動トランジスタと第1スイッチングトランジスタと有機EL素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。第1キャパシタは、高電位電源線と駆動トランジスタのゲートとの間に接続されている。第2スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第2キャパシタの一方の電極は、駆動トランジスタのゲートに接続されている。第3スイッチングトランジスタは、映像信号線と第2キャパシタの一方の電極との間に接続されている。
特許文献1に記載された有機EL表示装置では、画素間で駆動トランジスタの閾値電圧及び移動度がばらついていたとしても、それらのばらつきに起因して、有機EL素子に流す駆動電流の大きさがばらつくことはない。また、特許文献2に記載された有機EL表示装置では、画素間で駆動トランジスタの閾値電圧がばらついていたとしても、そのばらつきに起因して、有機EL素子に流す駆動電流の大きさがばらつくことはない。したがって、これら有機EL表示装置によると、優れた発光輝度均一性を実現できる筈である。
しかしながら、本発明者は、これら有機EL表示装置であっても、十分な発光輝度均一性を実現できない可能性があることを見い出している。
米国特許第6373454号明細書
米国特許第6229506号明細書
本発明の目的は、各画素で表示する階調を映像信号の大きさで制御する表示装置において、発光輝度均一性が不十分となるのを抑制することにある。
本発明の第1側面によると、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続された第1スイッチングトランジスタとを各々が含んだ複数の画素を具備し、前記複数の画素のそれぞれにおいて、前記駆動トランジスタと前記第1スイッチングトランジスタとは、それらのソース及びドレインが形成された半導体層同士を一体化させていることを特徴とする表示装置が提供される。
本発明の第2側面によると、複数の画素と、前記複数の画素が形成する列に沿って配列した複数の映像信号線と、前記複数の画素が形成する行に沿って配列した複数の第1及び第2走査信号線とを具備し、前記複数の画素のそれぞれは、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続され且つゲートが前記第1走査信号線に接続された第1スイッチングトランジスタと、前記駆動トランジスタのドレインとゲートとの間に接続され且つゲートが前記第2走査信号線に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタとを含み、前記複数の画素のそれぞれにおいて、前記第1キャパシタは、その画素が含む前記第1スイッチングトランジスタのゲートが接続された前記第1走査信号線と、その画素が含む前記第2スイッチングトランジスタのゲートが接続された前記第2走査信号線との間に配置されていることを特徴とする表示装置が提供される。
本発明の第3側面によると、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続された第1スイッチングトランジスタとを各々が含んだ複数の画素回路を具備し、前記複数の画素回路のそれぞれにおいて、前記駆動トランジスタと前記第1スイッチングトランジスタとは、それらのソース及びドレインが形成された半導体層同士を一体化させていることを特徴とするアレイ基板が提供される。
本発明の第4側面によると、複数の画素回路と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線と、前記複数の画素回路が形成する行に沿って配列した複数の第1及び第2走査信号線とを具備し、前記複数の画素回路のそれぞれは、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続され且つゲートが前記第1走査信号線に接続された第1スイッチングトランジスタと、前記駆動トランジスタのドレインとゲートとの間に接続され且つゲートが前記第2走査信号線に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタとを含み、前記複数の画素回路のそれぞれにおいて、前記第1キャパシタは、その画素回路が含む前記第1スイッチングトランジスタのゲートが接続された前記第1走査信号線と、その画素回路が含む前記第2スイッチングトランジスタのゲートが接続された前記第2走査信号線との間に配置されていることを特徴とするアレイ装置が提供される。
本発明によると、各画素で表示する階調を映像信号の大きさで制御する表示装置において、発光輝度均一性が不十分となるのを抑制することができる。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の第1態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す断面図である。図3は、図1の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。
なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。また、図3には、表示面側から見た画素の構造を描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、図1に示すように、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDRとを含んでいる。
表示パネルDPは、図1及び図2に示すように、例えば、ガラス基板などの絶縁基板SUBを含んでいる。
基板SUB上には、図2に示すように、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiNx層とSiOx層とをこの順に積層してなる。
アンダーコート層UC上では、図2及び図3に示す半導体層SCが、後述する画素PXに対応して配列している。各半導体層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。この例では、半導体層SCのうち、参照符号Gで示す部材と向き合っている領域はイントリンシック領域であり、それ以外の領域はp+型領域である。
アンダーコート層UC上では、図3に示す電極Eaが、画素PXに対応してさらに配列している。電極Eaは、例えば、n+型ポリシリコン層である。
半導体層SC及び電極Eaは、図2に示すゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(TetraEthyl OrthoSilicate)などを用いて形成することができる。
ゲート絶縁膜GI上には、図1及び図3に示す走査信号線SL1及びSL2が形成されている。走査信号線SL1及びSL2は、図1に示すように、各々が画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に交互に配列している。走査信号線SL1及びSL2は、例えばMoWなどからなる。
ゲート絶縁膜GI上には、図3に示す電極Ebがさらに配置されている。電極Ebは画素PXに対応して配列している。また、各電極Ebは、同一の半導体層SCと交差した走査信号線SL1及びSL2間に位置している。電極Ebは、例えばMoWなどからなる。電極Ebは、走査信号線SL1及びSL2と同一の工程で形成することができる。
図3に示すように、各画素PX内で、走査信号線SL1と半導体層SCとは1箇所で交差し、走査信号線SL2と半導体層SCとは2箇所で交差している。また、図3に示すように、各画素PX内で、電極Ebは電極Eaと向き合うと共に、半導体層SCと1箇所で交差している。
走査信号線SL1と半導体層SCとの交差部は図1乃至図3に示す第1スイッチングトランジスタSW1を構成しており、走査信号線SL2と半導体層SCとの交差部は図1及び図3に示す第2スイッチングトランジスタSW2と第3スイッチングトランジスタSW3とを構成している。また、電極Ea及びEbとそれらの間に介在した絶縁膜GIとは図1及び図3に示すキャパシタC1を構成しており、電極Ebと半導体層SCとの交差部は図1及び図3に示す駆動トランジスタDRを構成している。
なお、この例では、駆動トランジスタDR及びスイッチングトランジスタSW1乃至SW3は、トップゲート型のpチャネル薄膜トランジスタである。また、走査信号線SL1及びSL2並びに電極Ebのうち参照符号Gで示す部分は、薄膜トランジスタのゲートである。
ゲート絶縁膜GI、走査信号線SL1及びSL2、並びに電極Ebは、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOxなどからなる。
層間絶縁膜II上には、図1及び図3に示す映像信号線DLと電源線PSLとが形成されている。映像信号線DLは、図1に示すように、各々がY方向に延びており、X方向に配列している。電源線PSLは、この例では、図3に示すように、各々がY方向に延びており、X方向に配列している。
層間絶縁膜II上には、図3に示すソース電極SEと、図2及び図3に示すドレイン電極DEとがさらに形成されている。この例では、1つの画素PXは、1つのソース電極SEと1つのドレイン電極DEとを含んでいる。
ソース電極SEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してスイッチングトランジスタSW2のソースに接続されており、層間絶縁膜IIに設けられたコンタクトホールを介して電極Ebに接続されている。ドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してスイッチングトランジスタSW1のドレインに接続されている。
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNxなどからなる。
パッシベーション膜PS上では、図2及び図3に示す画素電極PEが、画素PXに対応して配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、ドレイン電極DEに接続されている。
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(Indium Tin Oxide)などの透明導電性酸化物を使用することができる。
パッシベーション膜PS上には、さらに、図2に示す隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられていることとする。
隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
各画素PXは、図1に示すように、駆動トランジスタDRと、スイッチングトランジスタSW1乃至SW3と、有機EL素子OLEDと、キャパシタC1とを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチングトランジスタSW1乃至SW3はpチャネル薄膜トランジスタである。
駆動トランジスタDRとスイッチングトランジスタSW1と有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、電源端子ND1は高電位電源端子であり、電源端子ND2は低電位電源端子である。
スイッチングトランジスタSW1のゲートは、走査信号線SL1に接続されている。スイッチングトランジスタSW2は駆動トランジスタDRのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。スイッチングトランジスタSW3は映像信号線DLと駆動トランジスタDRのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。
キャパシタC1は、駆動トランジスタDRのゲートと定電位端子ND1’との間に接続されている。この例では、定電位端子ND1’は、電源端子ND1に接続されている。
なお、この表示パネルDPから対向電極CEや有機物層ORGを除いた構造がアレイ基板に相当している。また、画素PXから対向電極CEや有機物層ORGを除いたものが画素回路に相当している。
映像信号線ドライバXDR及び走査信号線ドライバYDRは、この例では、表示パネルDPにCOG(chip on glass)実装している。映像信号線ドライバXDR及び走査信号線ドライバYDRは、COG実装する代わりに、TCP(tape carrier package)実装してもよい。
映像信号線ドライバXDRには、映像信号線DLが接続されている。この例では、映像信号線ドライバXDRには、電源線PSLがさらに接続されている。映像信号線ドライバXDRは、映像信号線DLに映像信号として電流信号を出力するとともに、電源線PSLに電源電圧を供給する。
走査信号線ドライバYDRには、走査信号線SL1及びSL2が接続されている。走査信号線ドライバYDRは、走査信号線SL1及びSL2にそれぞれ第1及び第2走査信号として電圧信号を出力する。
この有機EL表示装置で画像を表示する場合、例えば、走査信号線SL1及びSL2の各々を線順次駆動する。すなわち、画素PXを行毎に走査(選択)する。各画素PXの選択期間では書込動作を行い、非選択期間では表示動作を行う。
或る画素PXを選択する選択期間では、まず、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1にスイッチングトランジスタSW1を開く(非導通状態とする)走査信号を電圧信号として出力し、続いて、先の画素PXが接続された走査信号線SL2にスイッチングトランジスタSW2及びSW3を閉じる(導通状態とする)走査信号を電圧信号として出力する。この状態で、映像信号線ドライバXDRから、先の画素PXが接続された映像信号線DLに映像信号を電流信号(書込電流)として出力し、駆動トランジスタDRのゲート−ソース間電圧Vgsを、先の映像信号Isigに対応した大きさに設定する。その後、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL2にスイッチングトランジスタSW2及びSW3を開く走査信号を電圧信号として出力し、続いて、先の画素PXが接続された走査信号線SL1にスイッチングトランジスタSW1を閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。
非選択期間では、スイッチングトランジスタSW1は閉じたままとし、スイッチングトランジスタSW2及びSW3は開いたままとする。非選択期間では、有機EL素子OLEDには、駆動トランジスタDRのゲート−ソース間電圧Vgsに対応した大きさの駆動電流Idrvが流れる。有機EL素子OLEDは、駆動電流Idrvの大きさに対応した輝度で発光する。
さて、この表示装置は、画素PXに図3の構造を採用している。そのため、この表示装置は、階調再現性に優れている。これについて、図3と図4とを対比しながら説明する。
図4は、比較例に係る表示装置の画素を概略的に示す平面図である。比較例に係る表示装置は、以下の点を除き、図1乃至図3を参照しながら説明した表示装置とほぼ同様の構造を有している。
図4に示すように、比較例に係る表示装置では、各画素PXは、1つの半導体層SCではなく、2つの半導体層SCを含んでいる。各画素PX内で、一方の半導体層SCは、走査信号線SL1と1箇所で交差し、走査信号線SL2と2箇所で交差している。また、各画素PX内で、他方の半導体層SCは、電極Ebと1箇所で交差している。走査信号線SL1と半導体層SCとの交差部はスイッチングトランジスタSW1を構成しており、走査信号線SL2と半導体層SCとの交差部はスイッチングトランジスタSW2及びSW3を構成している。また、電極Ebと半導体層SCとの交差部は駆動トランジスタDRを構成している。
各電極Ebは、同一の半導体層SCと交差した走査信号線SL1及びSL2間には位置していない。各電極Ebは、或る画素PXに接続された走査信号線SL1と、その画素PXとY方向に隣り合う画素PXに接続された走査信号線SL2との間に位置している。
また、各画素PXは、1つのソース電極SEと1つのドレイン電極DEとに加え、ソース電極とドレイン電極とを兼ねた1つの電極SDをさらに含んでいる。電極SDは、ソース電極SE及びドレイン電極DEと同一の材料からなる。また、電極SDは、画素PXが含む2つの半導体層SC同士を接続している。具体的には、電極SDは、駆動トランジスタDRのドレインとスイッチングトランジスタSW1のソースとの間に接続されている。
このように、図4の画素PXでは、電極Ebを、或る画素PXに接続された走査信号線SL1と、その画素PXとY方向に隣り合う画素PXに接続された走査信号線SL2との間に配置している。そのため、駆動トランジスタDRのドレインとスイッチングトランジスタSW1のソースとを接続する導電路は、走査信号線SL2を横切らなければならない。
この導電路には、選択期間においては書込電流が流れ、非選択期間においては駆動電流が流れる。すなわち、この導電路は、選択期間及び非選択期間の双方で利用する。そのため、この導電路の導電性は、選択期間と非選択期間とで一定であることが必要である。また、配線容量などを低減する観点では、この導電路は走査信号線SL2からより遠くに配置することが有利である。したがって、図4の画素PXでは、この導電路として、半導体層SCは使用せず、電極SDを使用している。
通常、ゲート絶縁膜GI及び層間絶縁膜IIのコンタクトホールはエッチングを利用して形成するため、電極SDと半導体層SCとのコンタクト抵抗は比較的大きなばらつきを生じる。また、このコンタクト抵抗により選択期間に駆動トランジスタDRを流れる書込電流と非選択期間に駆動トランジスタDRを流れる発光電流とにずれが生じ、コンタクト抵抗のばらつきがこのずれ量のばらつきにつながる、つまりは、書込電流が同じであっても発光電流が異なることがある。それゆえ、画素PXに図4の構造を採用した表示装置では、十分な発光輝度の均一性を有する表示をすることが難しい。
これに対し、図3の画素PXは、電極SDを含んでいない。それゆえ、画素PXに図3の構造を採用した図1及び図2の表示装置では、電極SDと半導体層SCとのコンタクト抵抗に起因して発光輝度の均一性が不十分となることはない。すなわち、本態様によると、発光輝度の均一性が不十分となるのを抑制することが可能である。
また、図3の構造は、図4の電極SDを含んでいないのに加え、図4の構造と比較して、コンタクトホールの数がより少ない。画素PXの面積に対して電極SDやコンタクトホールが占める面積の割合は比較的大きいので、図3の構造は、図4の構造と比較して、高精細化や開口率の向上に有利である。
次に、本発明の第2態様について説明する。
図5は、本発明の第2態様に係る表示装置を概略的に示す平面図である。図6は、図5の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。なお、図6には、表示面側から見た画素の構造を描いている。
図5は、本発明の第2態様に係る表示装置を概略的に示す平面図である。図6は、図5の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。なお、図6には、表示面側から見た画素の構造を描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この表示装置は、映像信号として電圧信号を出力する映像信号線ドライバXDRを使用すると共に、表示パネルDPに以下の構造を採用していること以外は、第1態様に係る表示装置とほぼ同様の構造を有している。
この表示パネルDPでは、アンダーコート層UCとゲート絶縁膜GIとの間に、画素PX毎に1つの半導体層SCを配置する代わりに、画素PX毎に2つの半導体層SCを配置している。また、アンダーコート層UCとゲート絶縁膜GIとの間には、図3に示す電極Eaの代わりに、図6に示す電極Ea1及びEa2を配置している。電極Ea1及びEa2は、電極Ebと向き合っている。
ゲート絶縁膜GIと層間絶縁膜IIとの間には、走査信号線SL3をさらに配置している。走査信号線SL3は、X方向に延びており、画素PXの行に対応してY方向に配列している。
図6に示すように、各画素PX内で、一方の半導体層SCは、走査信号線SL1と1箇所で交差し、走査信号線SL2と1箇所で交差し、走査信号線SL3とは交差していない。また、図6に示すように、各画素PX内で、他方の半導体層SCは、走査信号線SL1及びSL2とは交差しておらず、走査信号線SL3と1箇所で交差している。
走査信号線SL1と半導体層SCとの交差部は第1スイッチングトランジスタSW1を構成しており、走査信号線SL2と半導体層SCとの交差部は第2スイッチングトランジスタSW2を構成しており、走査信号線SL3と半導体層SCとの交差部は第3スイッチングトランジスタSW3を構成している。また、電極Ea1及びEbとそれらの間に介在した絶縁膜GIとはキャパシタC1を構成しており、電極Ea2及びEbとそれらの間に介在した絶縁膜GIとはキャパシタC2を構成しており、電極Ebと半導体層SCとの交差部は駆動トランジスタDRを構成している。
層間絶縁膜IIとパッシベーション膜PSとの間には、画素PX毎に1つのソース電極SEと1つのドレイン電極DEとを配置する代わりに、画素PX毎に2つのソース電極SEと1つのドレイン電極DEとを配置している。
一方のソース電極SEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してスイッチングトランジスタSW2のソースに接続されており、層間絶縁膜IIに設けられたコンタクトホールを介して電極Ebに接続されている。他方のソース電極SEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介して、スイッチングトランジスタSW3のソースと電極Ea2とに接続されている。ドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してスイッチングトランジスタSW1のドレインに接続されている。このドレイン電極DEには、パッシベーション膜PSに設けられたコンタクトホールを介して画素電極PEが接続されている。
各画素PXは、図5に示すように、駆動トランジスタDRと、スイッチングトランジスタSW1乃至SW3と、有機EL素子OLEDと、キャパシタC1及びC2とを含んでいる。この例では、駆動トランジスタDR及びスイッチングトランジスタSW1乃至SW3はpチャネル薄膜トランジスタである。
駆動トランジスタDRとスイッチングトランジスタSW1と有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、電源端子ND1は高電位電源端子であり、電源端子ND2は低電位電源端子である。
スイッチングトランジスタSW1のゲートは、走査信号線SL1に接続されている。スイッチングトランジスタSW2は駆動トランジスタDRのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。
キャパシタC1は、駆動トランジスタDRのゲートと定電位端子ND1’との間に接続されている。この例では、定電位端子ND1’は、電源端子ND1に接続されている。
スイッチングトランジスタSW3とキャパシタC2とは、映像信号線DLと駆動トランジスタDRのゲートとの間で、この順に直列に接続されている。スイッチングトランジスタSW3のゲートは、走査信号線SL3に接続されている。
なお、この表示パネルDPから対向電極CEや有機物層ORGを除いた構造がアレイ基板に相当している。また、画素PXから対向電極CEや有機物層ORGを除いたものが画素回路に相当している。
この有機EL表示装置で画像を表示する場合、例えば、走査信号線SL1乃至SL3の各々を線順次駆動する。すなわち、画素PXを行毎に走査(選択)する。各画素PXの選択期間ではリセット動作と書込動作とを順次行い、非選択期間では表示動作を行う。
或る画素PXを選択する選択期間では、まず、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1にスイッチングトランジスタSW1を開く走査信号を電圧信号として出力する。
続いて、先の画素PXが接続された走査信号線SL2及びSL3にスイッチングトランジスタSW2及びSW3を閉じる走査信号を電圧信号として出力する。この状態で、映像信号線ドライバXDRから、先の画素PXが接続された映像信号線DLにリセット信号を電圧信号として出力する。これにより、映像信号線DLの電位をリセット電位Vrstに設定する。また、駆動トランジスタDRのソース−ドレイン間に電流が流れなくなるまでこの状態を継続することにより、駆動トランジスタDRのゲート−ソース間電圧をその閾値電圧Vthに設定する。
次に、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL2にスイッチングトランジスタSW2を開く走査信号を電圧信号として出力する。この状態で、映像信号線ドライバXDRから、先の画素PXが接続された映像信号線DLに映像信号を電圧信号として出力する。これにより、映像信号線DLの電位を書込電位Vsigに設定すると共に、駆動トランジスタDRのゲート−ソース間電圧Vgsを、閾値電圧Vthに書込電位Vsigとリセット電位Vrstとの差を加えた値Vth+Vsig−Vrstに設定する。
その後、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL3にスイッチングトランジスタSW3を開く走査信号を電圧信号として出力し、続いて、先の画素PXが接続された走査信号線SL1にスイッチングトランジスタSW1を閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。
非選択期間では、スイッチングトランジスタSW1は閉じたままとし、スイッチングトランジスタSW2及びSW3は開いたままとする。非選択期間では、有機EL素子OLEDには、駆動トランジスタDRのゲート−ソース間電圧Vgsに対応した大きさの駆動電流Idrvが流れる。有機EL素子OLEDは、駆動電流Idrvの大きさに対応した輝度で発光する。
さて、この表示装置は、画素PXに図6の構造を採用している。そのため、この表示装置は、階調再現性に優れている。これについて、図6と図7とを対比しながら説明する。
図7は、比較例に係る表示装置の画素を概略的に示す平面図である。比較例に係る表示装置は、以下の点を除き、図5及び図6を参照しながら説明した表示装置とほぼ同様の構造を有している。
図7に示すように、比較例に係る表示装置では、各画素PXは、2つの半導体層SCではなく、3つの半導体層SCを含んでいる。各画素PX内で、第1半導体層SCは、走査信号線SL1と1箇所で交差し、走査信号線SL2と1箇所で交差し、走査信号線SL3とは交差していない。また、各画素PX内で、第2半導体層SCは、走査信号線SL1及びSL2とは交差しておらず、走査信号線SL3と1箇所で交差している。さらに、各画素PX内で、第3半導体層SCは、走査信号線SL1乃至SL3とは交差しておらず、電極Ebと1箇所で交差している。走査信号線SL1と半導体層SCとの交差部はスイッチングトランジスタSW1を構成しており、走査信号線SL2と半導体層SCとの交差部はスイッチングトランジスタSW2及びSW3を構成している。また、電極Ebと半導体層SCとの交差部は駆動トランジスタDRを構成している。
電極Ebは、同一の画素PXに接続された走査信号線SL1及びSL2間であり且つその画素PXに接続された走査信号線SL1及びSL3間には位置していない。各電極Ebは、同一の画素PXに接続された走査信号線SL1及びSL3間であり且つその画素PXに接続された走査信号線SL2及びSL3間に位置している。
また、各画素PXは、2つのソース電極SEと1つのドレイン電極DEとに加え、ソース電極とドレイン電極とを兼ねた1つの電極SDをさらに含んでいる。電極SDは、ソース電極SE及びドレイン電極DEと同一の材料からなる。また、電極SDは、画素PXが含む2つの半導体層SC同士を接続している。具体的には、電極SDは、駆動トランジスタDRのドレインとスイッチングトランジスタSW1のソースとの間に接続されている。
このように、図7の画素PXでは、電極Ebを、同一の画素PXに接続された走査信号線SL1及びSL3間であり且つその画素PXに接続された走査信号線SL2及びSL3間に配置している。そのため、図4の画素PXと同様に、駆動トランジスタDRのドレインとスイッチングトランジスタSW1のソースとを接続する導電路は、走査信号線SL2を横切らなければならない。
図7の画素PXでは、図4の画素PXと同様、この導電路として電極SDを使用している。そのため、この画素PXでは、電極SDと半導体層SCとのコンタクト抵抗のばらつきが比較的大きい。また、このコンタクト抵抗は、駆動トランジスタの閾値電圧Vthに駆動トランジスタDRのゲート−ソース間電圧Vgsを設定するリセット動作の完了時間に影響を与える、逆の言い方をすると、限られたリセット期間内での駆動トランジスタDRのゲート−ソース間電圧Vgsの設定はコンタクト抵抗のばらつきに依存することになる。その結果、閾値電圧Vthのばらつきの補償が不十分になり、同一信号電圧の場合でも発光電流が異なることがある。それゆえ、画素PXに図7の構造を採用した表示装置では、発光輝度の均一性が不十分になり易い。
これに対し、図6の画素PXは、電極SDを含んでいない。それゆえ、画素PXに図6の構造を採用した図5の表示装置では、電極SDと半導体層SCとのコンタクト抵抗に起因して階調再現性が不十分となることはない。すなわち、本態様によると、発光輝度の均一性が不十分となるのを抑制することが可能である。
また、図6の構造は、図7の電極SDを含んでいないのに加え、図7の構造と比較して、コンタクトホールの数がより少ない。画素PXの面積に対して電極SDやコンタクトホールが占める面積の割合は比較的大きいので、図6の構造は、図7の構造と比較して、高精細化や開口率の向上に有利である。
C1…キャパシタ、C2…キャパシタ、CE…対向電極、DE…ドレイン電極、DL…映像信号線、DP…表示パネル、DR…駆動トランジスタ、Ea…電極、Ea1…電極、Ea2…電極、Eb…電極、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…電源端子、ND1’…定電位端子、ND2…電源端子、OLED…有機EL素子、ORG…有機物層、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL…電源線、PX…画素、SC…半導体層、SD…電極、SE…ソース電極、SL1…走査信号線、SL2…走査信号線、SL3…走査信号線、SUB…絶縁基板、SW1…スイッチングトランジスタ、SW2…スイッチングトランジスタ、SW3…スイッチングトランジスタ、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (15)
- ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続された第1スイッチングトランジスタとを各々が含んだ複数の画素を具備し、
前記複数の画素のそれぞれにおいて、前記駆動トランジスタ及び前記第1スイッチングトランジスタのソースとドレインとが形成された半導体層は、一体的に形成されていることを特徴とする表示装置。 - 前記複数の画素が形成する列に沿って配列した複数の映像信号線をさらに具備し、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインとゲートとの間に接続された第2スイッチングトランジスタと、前記映像信号線と前記駆動トランジスタのソース及びドレインの前記他方との間に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続されたキャパシタとをさらに含み、
前記複数の画素のそれぞれにおいて、前記駆動トランジスタ及び前記第1乃至第3スイッチングトランジスタのソースとドレインとが形成された半導体層は、一体的に形成されていることを特徴とする請求項1に記載の表示装置。 - 前記複数の画素が形成する行に沿って配列した複数の第1及び第2走査信号線をさらに具備し、
前記複数の画素のそれぞれにおいて、前記第1スイッチングトランジスタのゲートは前記第1走査信号線に接続され、前記第2及び第3スイッチングトランジスタのゲートは前記第2走査信号線に接続され、前記キャパシタは、その画素が含む前記第1スイッチングトランジスタのゲートが接続された前記第1走査信号線と、その画素が含む前記第2及び第3スイッチングトランジスタのゲートが接続された前記第2走査信号線との間に配置されていることを特徴とする請求項2に記載の表示装置。 - 前記複数の画素が形成する列に沿って配列した複数の映像信号線をさらに具備し、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインとゲートとの間に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタと、前記第3スイッチングトランジスタの出力端子と前記駆動トランジスタのゲートとの間に接続された第2キャパシタとをさらに含み、
前記複数の画素のそれぞれにおいて、前記駆動トランジスタ及び前記第1乃至第3スイッチングトランジスタのソースとドレインとが形成された半導体層は、一体的に形成されていることを特徴とする請求項1に記載の表示装置。 - 前記複数の画素が形成する行に沿って配列した複数の第1乃至第3走査信号線をさらに具備し、
前記複数の画素のそれぞれにおいて、前記第1乃至第3スイッチングトランジスタのゲートはそれぞれ前記第1乃至第3走査信号線に接続され、前記第1及び第2キャパシタは、その画素が含む前記第1及び第2スイッチングトランジスタのゲートが接続された前記第1及び第2走査信号線間であり、且つ、その画素が含む前記第1及び第3スイッチングトランジスタのゲートが接続された前記第1及び第3走査信号線間に配置されていることを特徴とする請求項4に記載の表示装置。 - 複数の画素と、前記複数の画素が形成する列に沿って配列した複数の映像信号線と、前記複数の画素が形成する行に沿って配列した複数の第1及び第2走査信号線とを具備し、
前記複数の画素のそれぞれは、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続され且つゲートが前記第1走査信号線に接続された第1スイッチングトランジスタと、前記駆動トランジスタのドレインとゲートとの間に接続され且つゲートが前記第2走査信号線に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタとを含み、
前記複数の画素のそれぞれにおいて、前記第1キャパシタは、その画素が含む前記第1スイッチングトランジスタのゲートが接続された前記第1走査信号線と、その画素が含む前記第2スイッチングトランジスタのゲートが接続された前記第2走査信号線との間に配置されていることを特徴とする表示装置。 - 前記複数の画素のそれぞれにおいて、前記第3スイッチングトランジスタの出力端子は前記駆動トランジスタのソース及びドレインの前記他方に接続され、前記第3スイッチングトランジスタのゲートは前記第2走査信号線に接続されていることを特徴とする請求項6に記載の表示装置。
- 前記複数の画素が形成する行に沿って配列した複数の第3走査信号線をさらに具備し、
前記複数の画素のそれぞれは、前記第3スイッチングトランジスタの出力端子と前記駆動トランジスタのゲートとの間に接続された第2キャパシタをさらに含み、
前記複数の画素のそれぞれにおいて、前記第1及び第2キャパシタは、その画素が含む前記第1及び第2スイッチングトランジスタのゲートが接続された前記第1及び第2走査信号線間であり、且つ、その画素が含む前記第1及び第3スイッチングトランジスタのゲートが接続された前記第1及び第3走査信号線間に配置されていることを特徴とする請求項6に記載の表示装置。 - 前記表示素子は有機EL素子であることを特徴とする請求項1又は6に記載の表示装置。
- ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続された第1スイッチングトランジスタとを各々が含んだ複数の画素回路を具備し、
前記複数の画素回路のそれぞれにおいて、前記駆動トランジスタと前記第1スイッチングトランジスタのソース及びドレインが形成された半導体層は、一体形成されていることを特徴とするアレイ基板。 - 前記複数の画素回路が形成する列に沿って配列した複数の映像信号線をさらに具備し、
前記複数の画素回路のそれぞれは、前記駆動トランジスタのドレインとゲートとの間に接続された第2スイッチングトランジスタと、前記映像信号線と前記駆動トランジスタのソース及びドレインの前記他方との間に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続されたキャパシタとをさらに含み、
前記複数の画素回路のそれぞれにおいて、前記駆動トランジスタ及び前記第1乃至第3スイッチングトランジスタのソースとドレインとが形成された半導体層は、一体的に形成されていることを特徴とする請求項10に記載のアレイ基板。 - 前記複数の画素回路が形成する列に沿って配列した複数の映像信号線をさらに具備し、
前記複数の画素回路のそれぞれは、前記駆動トランジスタのドレインとゲートとの間に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタと、前記第3スイッチングトランジスタの出力端子と前記駆動トランジスタのゲートとの間に接続された第2キャパシタとをさらに含み、
前記複数の画素回路のそれぞれにおいて、前記駆動トランジスタ及び前記第1乃至第3スイッチングトランジスタのソースとドレインとが形成された半導体層は、一体的に形成されていることを特徴とする請求項10に記載のアレイ基板。 - 複数の画素回路と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線と、前記複数の画素回路が形成する行に沿って配列した複数の第1及び第2走査信号線とを具備し、
前記複数の画素回路のそれぞれは、ソース及びドレインの一方が第1電源端子に接続された駆動トランジスタと、画素電極と、前記画素電極と前記駆動トランジスタのソース及びドレインの他方との間に接続され且つゲートが前記第1走査信号線に接続された第1スイッチングトランジスタと、前記駆動トランジスタのドレインとゲートとの間に接続され且つゲートが前記第2走査信号線に接続された第2スイッチングトランジスタと、入力端子が前記映像信号線に接続された第3スイッチングトランジスタと、前記駆動トランジスタのゲートと定電位端子との間に接続された第1キャパシタとを含み、
前記複数の画素回路のそれぞれにおいて、前記第1キャパシタは、その画素回路が含む前記第1スイッチングトランジスタのゲートが接続された前記第1走査信号線と、その画素回路が含む前記第2スイッチングトランジスタのゲートが接続された前記第2走査信号線との間に配置されていることを特徴とするアレイ装置。 - 前記複数の画素回路のそれぞれにおいて、前記第3スイッチングトランジスタの出力端子は前記駆動トランジスタのソース及びドレインの前記他方に接続され、前記第3スイッチングトランジスタのゲートは前記第2走査信号線に接続されていることを特徴とする請求項13に記載のアレイ基板。
- 前記複数の画素回路が形成する行に沿って配列した複数の第3走査信号線をさらに具備し、
前記複数の画素回路のそれぞれは、前記第3スイッチングトランジスタの出力端子と前記駆動トランジスタのゲートとの間に接続された第2キャパシタをさらに含み、
前記複数の画素回路のそれぞれにおいて、前記第1及び第2キャパシタは、その画素回路が含む前記第1及び第2スイッチングトランジスタのゲートが接続された前記第1及び第2走査信号線間であり、且つ、その画素回路が含む前記第1及び第3スイッチングトランジスタのゲートが接続された前記第1及び第3走査信号線間に配置されていることを特徴とする請求項13に記載のアレイ基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183386A JP2007003792A (ja) | 2005-06-23 | 2005-06-23 | 表示装置及びアレイ基板 |
US11/425,575 US20060290632A1 (en) | 2005-06-23 | 2006-06-21 | Display and array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183386A JP2007003792A (ja) | 2005-06-23 | 2005-06-23 | 表示装置及びアレイ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007003792A true JP2007003792A (ja) | 2007-01-11 |
Family
ID=37566727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005183386A Abandoned JP2007003792A (ja) | 2005-06-23 | 2005-06-23 | 表示装置及びアレイ基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060290632A1 (ja) |
JP (1) | JP2007003792A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007148216A (ja) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | 発光装置および電子機器 |
JP2009037100A (ja) * | 2007-08-03 | 2009-02-19 | Sony Corp | 表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8803787B2 (en) * | 2007-09-18 | 2014-08-12 | Japan Display Inc. | Liquid crystal display apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
WO2004027744A1 (en) * | 2002-09-23 | 2004-04-01 | Koninklijke Philips Electronics N.V. | Matrix display device with photosensitive element |
KR100536235B1 (ko) * | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
-
2005
- 2005-06-23 JP JP2005183386A patent/JP2007003792A/ja not_active Abandoned
-
2006
- 2006-06-21 US US11/425,575 patent/US20060290632A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007148216A (ja) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | 発光装置および電子機器 |
JP4661557B2 (ja) * | 2005-11-30 | 2011-03-30 | セイコーエプソン株式会社 | 発光装置および電子機器 |
JP2009037100A (ja) * | 2007-08-03 | 2009-02-19 | Sony Corp | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060290632A1 (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944413B2 (en) | Organic EL display | |
US20060221005A1 (en) | Display, array substrate, and method of driving display | |
JP2010085695A (ja) | アクティブマトリクス型表示装置 | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
KR20080045051A (ko) | 화소 회로, 표시장치, 및 화소 회로의 제조 방법 | |
US11563067B2 (en) | Display device with improved aperture ratio and transmissivity | |
KR20080085696A (ko) | 화소 회로와 표시 장치, 및 표시 장치의 제조 방법 | |
KR100712152B1 (ko) | 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법 | |
JP2009181014A (ja) | アクティブマトリクス型表示装置 | |
JP2006276707A (ja) | 表示装置及びその駆動方法 | |
KR102191823B1 (ko) | 유기발광다이오드 표시장치 및 이의 제조방법 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
KR100712153B1 (ko) | 디스플레이 및 디스플레이를 구동하는 방법 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
US7355220B2 (en) | Array substrate | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP2006284915A (ja) | 表示装置及びアレイ基板 | |
JP2007115622A (ja) | 有機el表示装置 | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 | |
JP2007042443A (ja) | 表示装置 | |
US20060221010A1 (en) | Display, array substrate, and method of driving display | |
JP2009063665A (ja) | 表示装置 | |
JP2006284942A (ja) | 表示装置及びアレイ基板 | |
JP2007010993A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090828 |