JP2009181014A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2009181014A JP2009181014A JP2008021035A JP2008021035A JP2009181014A JP 2009181014 A JP2009181014 A JP 2009181014A JP 2008021035 A JP2008021035 A JP 2008021035A JP 2008021035 A JP2008021035 A JP 2008021035A JP 2009181014 A JP2009181014 A JP 2009181014A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal line
- video signal
- display device
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 96
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 61
- 238000005401 electroluminescence Methods 0.000 description 41
- 239000010408 film Substances 0.000 description 34
- 239000010409 thin film Substances 0.000 description 13
- 238000005192 partition Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】表示品位に優れたアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、基板と、複数の映像信号線VLと、各映像信号線に接続された複数の画素PXと、一定の電位に設定される複数の保護配線と、を備えている。各画素PXは、第1電源端子と、第2電源端子と、表示素子と、駆動トランジスタDRと、駆動トランジスタのゲートに接続された保持容量Cと、を有している。各保護配線は、各映像信号線VL及び各保持容量C間に配置されている。
【選択図】 図4
【解決手段】アクティブマトリクス型表示装置は、基板と、複数の映像信号線VLと、各映像信号線に接続された複数の画素PXと、一定の電位に設定される複数の保護配線と、を備えている。各画素PXは、第1電源端子と、第2電源端子と、表示素子と、駆動トランジスタDRと、駆動トランジスタのゲートに接続された保持容量Cと、を有している。各保護配線は、各映像信号線VL及び各保持容量C間に配置されている。
【選択図】 図4
Description
この発明は、アクティブマトリクス型表示装置に関する。
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型の有機エレクトロルミネッセンス(EL)表示装置が開発されている。アクティブマトリクス型の有機EL表示装置は、基板上に形成された複数の映像信号線及び複数の画素を備えている。各映像信号線に複数の画素が接続されている(例えば、特許文献1参照)。
有機EL表示装置の画素は、例えば、pチャネル電界効果トランジスタである駆動トランジスタと、有機EL素子と、キャパシタと、スイッチングトランジスタとを含んでいる。駆動トランジスタと有機EL素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。キャパシタは、駆動トランジスタのゲートに接続されている。スイッチングトランジスタは、映像信号線並びにキャパシタ及び駆動トランジスタのゲート間に接続されている。
キャパシタのサイズを大きくし、キャパシタの容量を大きくすることにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
特開2007−10993号公報
キャパシタのサイズを大きくし、キャパシタの容量を大きくすることにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
上記したように、キャパシタのサイズを大きくした場合、保持容量は映像信号線に近づくことになる。キャパシタを形成する一対の電極の内、駆動トランジスタのゲートに接続された電極が映像信号線に近づくと、駆動トランジスタのゲートと映像信号線との間に生じる寄生容量が大きくなってしまう。この寄生容量は、映像信号線の電位の変動をひき起こすため、映像信号線に接続された複数の画素の駆動トランジスタのゲートの電位に悪影響を及ぼしてしまう。
そして、寄生容量が増加すると、縦方向に延びた映像信号線に接続された複数の画素の表示品位が低下し、表示画面に、縦方向に延びた筋状の表示不良が発生してしまう。上記表示不良は、縦クロストークと呼ばれる。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、
前記基板上に形成され、一定の電位に設定される複数の保護配線と、を備え、
各画素は、
第1電源端子と、
第2電源端子と、
前記第1電源端子及び第2電源端子間に接続された表示素子と、
前記第1電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された保持容量と、を有し、
各保護配線は、各映像信号線及び各保持容量間に配置されている。
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、
前記基板上に形成され、一定の電位に設定される複数の保護配線と、を備え、
各画素は、
第1電源端子と、
第2電源端子と、
前記第1電源端子及び第2電源端子間に接続された表示素子と、
前記第1電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された保持容量と、を有し、
各保護配線は、各映像信号線及び各保持容量間に配置されている。
この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置を有機EL表示装置に適用した実施の形態について詳細に説明する。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。図3は、図1の表示装置が含む画素の等価回路図である。図4は、上記画素を概略的に示す平面図である。図5は、図4の線A−Aに沿った表示装置を示す断面図である。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。図3は、図1の表示装置が含む画素の等価回路図である。図4は、上記画素を概略的に示す平面図である。図5は、図4の線A−Aに沿った表示装置を示す断面図である。
図1乃至図5に示すように、この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、図1に示すように、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDRとを含んでいる。映像信号線ドライバXDR及び走査信号線ドライバYDRは駆動部10を形成している。
表示パネルDPは、例えば、ガラス基板などの絶縁性の基板SUBを含んでいる。基板SUB上には、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiNX層とSiOX層とをこの順に積層してなる。
アンダーコート層UC上では、チャネル層SCが配列している。各チャネル層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。アンダーコート層UC上では、下部電極C2がさらに配列している。これら下部電極C2は、例えば、n+型ポリシリコン層である。
チャネル層SC及び下部電極C2は、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(tetraethyl orthosilicate)などを用いて形成することができる。
ゲート絶縁膜GI上には、走査信号線SL及び保持容量線CLが形成されている。走査信号線SL及び保持容量線CLは、各々が後述する画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に配列している。走査信号線SL及び保持容量線CLは、例えばMoWなどからなる。
ゲート絶縁膜GI上では、上部電極C1がさらに配列している。これら上部電極C1は、例えばMoWなどからなる。上部電極C1は、走査信号線SL及び保持容量線CLと同一の工程で形成することができる。
上部電極C1の延出部であるゲートGはチャネル層SCと交差するように形成され、駆動トランジスタDRを構成している。走査信号線SLの延出部はチャネル層SCと交差するように形成され、この延出部は画素スイッチSWを構成している。なお、この例では、駆動トランジスタDR及び画素スイッチSWは、トップゲート型のpチャネル薄膜トランジスタである。
上部電極C1は、下部電極C2と向き合っている。上部電極C1と下部電極C2とそれらの間に介在している絶縁膜GIとは、保持容量Cを構成している。ここでは、保持容量Cはキャパシタである。
ゲート絶縁膜GI、走査信号線SL、保持容量線CL、及び上部電極C1は、層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOXなどからなる。
層間絶縁膜II上には、映像信号線VLと、第1電源配線としての電圧電源線PLと、第2電源配線としての基準電圧電源線RLとが形成されている。映像信号線VL、電圧電源線PL及び基準電圧電源線RLは、互いに絶縁されている。層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。
映像信号線VLは、各々がY方向に延びており、X方向に配列している。映像信号線VLは、画素スイッチSWのソースに接続されている。電圧電源線PLは、複数の保護配線として複数のストライプ部PLaを有している。ストライプ部PLaは、各々がY方向に延びており、X方向に配列している。ストライプ部PLaは、駆動トランジスタDRのソースに接続されている。ストライプ部PLaは、映像信号線VL及び保持容量Cの間に配置されている。
ソース電極SE及びドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してチャネル層SCのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極SE及びドレイン電極DEは、画素PXが含む素子間の接続に利用されている。
映像信号線VLと電圧電源線PLと基準電圧電源線RLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。
映像信号線VLと電圧電源線PLと基準電圧電源線RLとソース電極SEとドレイン電極DEとは、パッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNXなどからなる。
パッシベーション膜PS上では、画素電極PEが配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、駆動トランジスタDRのドレイン電極DEに接続されている。
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(Indium Tin Oxide)などの透明な導電材料を使用することができる。
パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成されている。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、基準電圧電源線RLに電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
電圧電源線PL及び基準電圧電源線RL(対向電極CE)には、それぞれ定電圧が印加されている。電圧電源線PLの電位及び基準電圧電源線RLの電位を比べた場合、電圧電源線PLの電位は相対的にハイレベルであり、基準電圧電源線RLの電位は相対的にローレベルである。
電圧電源線PLは、電圧電源線PLの節点ND1をハイレベルの一定の電位に設定するものである。基準電圧電源線RLは、対向電極CEの節点ND2をローレベルの一定の電位に設定するものである。このため、節点ND1は第1電源端子として高電位電源端子であり、節点ND2は第2電源端子として低電位電源端子である。
各画素PXは、駆動トランジスタDRと、画素スイッチSWと、表示素子としての有機EL素子OLEDと、保持容量Cとを含んでいる。上記した通り、この例では、駆動トランジスタDR及び画素スイッチSWはpチャネル薄膜トランジスタである。
駆動トランジスタDRと有機EL素子OLEDとは、節点ND1と節点ND2との間で、この順に直列に接続されている。具体的には、駆動トランジスタDRのソースは節点ND1に接続されており、有機EL素子OLEDの対向電極CEは節点ND2を形成している。
画素スイッチSWは、映像信号線VL並びに駆動トランジスタDRのゲート及び上部電極C1間に接続されており、そのゲートは走査信号線SLに接続されている。画素スイッチSWは、走査信号線SLから供給される制御信号SGに応答してオン(導通状態)、オフ(非導通状態)される。画素スイッチSWは、映像信号線VLを介して伝送される映像信号電圧Vsigを出力させるかどうか切換えるものである。
保持容量Cは、駆動トランジスタDRのゲート及び画素スイッチSWのドレイン並びに保持容量線CL間に接続されている。より詳しくは、保持容量Cの上部電極C1が駆動トランジスタDRのゲート及び画素スイッチSWのドレインに接続されている。保持容量Cの下部電極C2が保持容量線CLに接続されている。保持容量Cは、映像信号電圧Vsigを保持(記憶)するものである。
映像信号線ドライバXDR及び走査信号線ドライバYDRは、この例では、表示パネルDPにCOG(chip on glass)実装されている。映像信号線ドライバXDR及び走査信号線ドライバYDRは、COG実装する代わりに、TCP(tape carrier package)実装してもよい。
映像信号線ドライバXDRには、映像信号線VLが接続されている。映像信号線ドライバXDRは、映像信号線VLに映像信号として映像信号電圧Vsigを出力する。なお、映像信号線ドライバXDRに電圧電源線PL及び基準電圧電源線RLが接続されていても良く、この場合、映像信号線ドライバXDRは、電圧電源線PLにハイレベルの電源電圧を供給し、基準電圧電源線RLにローレベルの電源電圧を供給すれば良い。
走査信号線ドライバYDRには、走査信号線SL及び保持容量線CLが接続されている。走査信号線ドライバYDRは、走査信号線SLに走査信号として電圧信号を出力する。加えて、走査信号線ドライバYDRは、保持容量線CLを一定の電位に設定するために保持容量線CLに定電圧を供給する。
次に、有機EL素子OLEDに発光(画像を表示)させる場合の画素PXの動作について説明する。
上記のように構成された有機EL表示装置において、まず、走査信号線ドライバYDRから、画素スイッチSWをオン状態とするレベル(オフ電位)、ここでは、ローレベルの制御信号SGが出力される。
上記のように構成された有機EL表示装置において、まず、走査信号線ドライバYDRから、画素スイッチSWをオン状態とするレベル(オフ電位)、ここでは、ローレベルの制御信号SGが出力される。
このため、画素スイッチSWがオンに切換えられる。これにより、駆動トランジスタDRのゲート電位がオン電位に設定されるとともに保持容量Cの上部電極C1が、映像信号線ドライバXDRから、映像信号線VLを介して供給される映像信号電圧Vsigにより、映像信号電位 (Vsig)に設定される。
これにより、画像の階調を得るための電位だけ駆動トランジスタDRのゲート電位を変位させることができる。言い換えると、駆動トランジスタDRのゲート電位は、所望の発光電流を流すことができる状態に設定される。そして、駆動トランジスタDRから駆動信号を有機EL素子OLEDに出力させる。言い換えると、有機EL素子OLEDに、画像の階調に応じた駆動電流が与えられる。
上記したように構成された有機EL表示装置によれば、複数の保護配線としての複数のストライプ部PLaは、映像信号線VL及び保持容量Cの間にそれぞれ配置されている。ストライプ部PLaを設けることにより、有機EL表示装置は、高い静電シールド効果を得ることができる。このため、ストライプ部PLaを配置しない場合に比べ、駆動トランジスタDRのゲートと映像信号線VLとの間に生じる寄生容量を低減させることができる。寄生容量に伴う映像信号線VLの不所望な電位変動を抑制できるため、表示画面に生じる縦クロストークの発生を抑制することができる。
また、保持容量Cを映像信号線VLに近づけても表示品位の低下を抑制できるため、保持容量(キャパシタ)Cのサイズを大きくし、保持容量Cの容量を大きくすることができる。これにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
なお、上述した実施の形態において、保持容量Cは、ストライプ部PLaから外れて形成されていたが、これに限らず、例えば図6及び図7に示すように、ストライプ部PLaに重ねて形成されていても良い。保持容量Cの上部電極C1はストライプ部PLaに重ねて形成されている。これにより、保持容量Cの容量を一層大きくすることができる。そして、上記した場合であっても、表示画面に生じる縦クロストークの発生を抑制することができる。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
次に、この発明の他の実施の形態に係る有機EL表示装置について詳細に説明する。なお、この実施の形態において、有機EL表示装置の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
図8及び図9に示すように、有機EL表示装置は、上述した実施の形態の有機EL表示装置と比べ、異なる画素構造を有し、これに伴い異なる配線構造を有している。以下、図8及び図9を参照するとともに適宜図1及び図2を参照して説明する。
アンダーコート層UC上では、チャネル層が配列している。各チャネル層は、例えば、p型領域とn型領域とを含んだポリシリコン層である。アンダーコート層UC上では、下部電極Ck2、Cs2がさらに配列している。これら下部電極Ck2、Cs2は、例えば、n+型ポリシリコン層である。チャネル層及び下部電極Ck2、Cs2は、ゲート絶縁膜GIで被覆されている。
ゲート絶縁膜GI上には、走査信号線SL1乃至SL4が形成されている。走査信号線SL1乃至SL4は、互いに絶縁されている。走査信号線SL1乃至SL4は、各々が画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に配列している。走査信号線SL1乃至SL4は、例えばMoWなどからなる。
ゲート絶縁膜GI上では、上部電極C1がさらに配列している。これら上部電極C1は例えばMoWなどからなる。上部電極C1は、走査信号線SL1乃至SL4と同一の工程で形成することができる。
走査信号線SL1乃至SL4のそれぞれはチャネル層と交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極C1はチャネル層と交差しており、これら交差部も薄膜トランジスタを構成している。
具体的には、走査信号線SL1とチャネル層との交差部が形成している薄膜トランジスタは、出力スイッチSWaである。走査信号線SL2とチャネル層との交差部が形成している薄膜トランジスタは、書込みスイッチSWdである。走査信号線SL3とチャネル層との交差部が形成している薄膜トランジスタは、第1リセットスイッチSWeである。走査信号線SL4とチャネル層との交差部が形成している薄膜トランジスタは、第2リセットスイッチSWb及びキャンセルスイッチSWcである。
上部電極C1とチャネル層SCとの交差部が形成している薄膜トランジスタは、駆動トランジスタDRである。なお、この例では、駆動トランジスタDR及びスイッチSWa乃至SWeは、トップゲート型のpチャネル薄膜トランジスタである。
上部電極C1は、下部電極Ck2、Cs2と向き合っている。上部電極C1と下部電極Ck2とそれらの間に介在している絶縁膜GIとは、第1容量部Ckを構成している。上部電極C1と下部電極Cs2とそれらの間に介在している絶縁膜GIとは、第2容量部Csを構成している。ここでは、第1容量部Ck及び第2容量部Csはキャパシタである。第1容量部Ck及び第2容量部Csは、共通の上部電極で形成されている。第1容量部Ck及び第2容量部Csは保持容量Cを形成している。
ゲート絶縁膜GI、走査信号線SL1乃至SL5及び上部電極C1は、層間絶縁膜IIで被覆されている。層間絶縁膜II上には、映像信号線VLと基準信号線BLと電圧電源線PLと基準電圧電源線RLとリセット線RSLとが形成されている。層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。
映像信号線VLは、各々がY方向に延びており、X方向に配列している。映像信号線VLは、書込みスイッチSWdのソースに接続されている。基準信号線BLは、この例では、各々がY方向に延びており、X方向に配列している。基準信号線BLは、第2リセットスイッチSWbのソースに接続されている。電圧電源線PLのストライプ部PLaは、この例では、各々がY方向に延びており、X方向に配列している。ストライプ部PLaは、駆動トランジスタDRのソースと第2容量部Csとに接続されている。リセット線RSLは、各々がY方向に延びており、X方向に配列している。
この実施の形態において、基準信号線BL、リセット線RSL及びストライプ部PLaは、保護配線として機能している。映像信号線VL及び保持容量Cの間において、一方では基準信号線BLが配置され、他方ではリセット線RSL及びストライプ部PLaが配置されている。
ソース電極及びドレイン電極は、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してチャネル層のソース領域及びドレイン領域にそれぞれ接続されている。ソース電極及びドレイン電極は、画素PXが含む素子間の接続に利用されている。
映像信号線VLと基準信号線BLと電圧電源線PLと基準電圧電源線RLとリセット線RSLとソース電極とドレイン電極とは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。映像信号線VLと基準信号線BLと電圧電源線PLと基準電圧電源線RLとリセット線RSLと、ソース電極とドレイン電極とは、パッシベーション膜PSで被覆されている。
パッシベーション膜PS上では、画素電極PEが配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、出力スイッチSWaのドレイン電極に接続されている。画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、基準電圧電源線RLに電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
電圧電源線PLは、電圧電源線PLの節点ND1をハイレベルの一定の電位に設定するものである。基準電圧電源線RLは、対向電極CEの節点ND2をローレベルの一定の電位に設定するものである。このため、節点ND1は第1電源端子として高電位電源端子であり、節点ND2は第2電源端子として低電位電源端子である。
各画素PXは、図1に示すように、駆動トランジスタDRと、スイッチSWa乃至SWeと、表示素子としての有機EL素子OLEDと、第1容量部Ckと、第2容量部Csとを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチSWa乃至SWeはpチャネル薄膜トランジスタである。
駆動トランジスタDRと出力スイッチSWaと有機EL素子OLEDとは、節点ND1と節点ND2との間で、この順に直列に接続されている。具体的には、駆動トランジスタDRのソースは節点ND1に接続されており、有機EL素子OLEDの対向電極CEは節点ND2を形成している。
出力スイッチSWaは、駆動トランジスタDRのドレインと有機EL素子OLEDの画素電極PEとの間に接続されており、そのゲートは走査信号線SL1に接続されている。出力スイッチSWaは、走査信号線SL1から供給される制御信号BGに応答してオン(導通状態)、オフ(非導通状態)される。
キャンセルスイッチSWcは、駆動トランジスタDRのゲートとドレインとの間に接続されている。キャンセルスイッチSWcのゲートは、走査信号線SL4に接続されている。キャンセルスイッチSWcは、走査信号線SL4から供給される制御信号RG2に応答してオン、オフされる。
書込みスイッチSWdは、映像信号線VLと第1容量部Ckとの間に接続されている。書込みスイッチSWdのゲートは、走査信号線SL2に接続されている。書込みスイッチSWdは、走査信号線SL2から供給される制御信号SGに応答してオン、オフされる。書込みスイッチSWdは、映像信号線VLを介して伝送される映像信号電圧Vsigを出力させるかどうか切換えるものである。
第1リセットスイッチSWeは、リセット線RSLと駆動トランジスタDRのゲートとの間に接続されている。第1リセットスイッチSWeのゲートは、走査信号線SL3に接続されている。第1リセットスイッチSWeは、走査信号線SL3から供給される制御信号RG1に応答してオン、オフされる。第1リセットスイッチSWeは、リセット線RSLを介して伝送されるリセット電圧RSを出力させるかどうか切換えるものである。リセット線RSLは、各駆動トランジスタDRのゲート電位を一意的な値に設定するための電位に設定されている。
第2リセットスイッチSWbは、基準信号線BLと第1容量部Ckとの間に接続されている。第2リセットスイッチSWbのゲートは、走査信号線SL4に接続されている。なお、第2リセットスイッチSWbのゲート及びキャンセルスイッチSWcのゲートは、同一の走査信号線SL4に接続されている。第2リセットスイッチSWbは、走査信号線SL4から供給される制御信号RG2に応答してオン、オフされる。第2リセットスイッチSWbは、基準信号線BLを介して伝送される基準電圧Vsig0を出力させるかどうか切換えるものである。基準信号線BLは、第1容量部Ckの下部電極Ck2側の電位を一意的な値に設定するための電位に設定されている。
第1容量部Ckは、駆動トランジスタDRのゲート並びに第2リセットスイッチSWb及び書込みスイッチSWd間に接続されている。より詳しくは、第1容量部Ckの上部電極C1が駆動トランジスタDRのゲートに接続されている。第1容量部Ckの下部電極Ck2が第2リセットスイッチSWb及び書込みスイッチSWdに接続されている。第1容量部Ckは、基準電圧Vsig0、映像信号電圧Vsigを保持(記憶)するものである。
第2容量部Csは、駆動トランジスタDRのゲート及びソース間に接続されている。より詳しくは、第2容量部Csの上部電極C1が駆動トランジスタDRのゲートに接続されている。第2容量部Csの下部電極Cs2が駆動トランジスタDRのソースに接続されている。第2容量部Csは、駆動トランジスタDRのゲート電位を保持するものである。
映像信号線ドライバXDRには、映像信号線VLが接続されている。この例では、映像信号線ドライバXDRには、基準信号線BLと電圧電源線PLと基準電圧電源線RLとリセット線RSLとがさらに接続されている。映像信号線ドライバXDRは、映像信号線VLに映像信号として映像信号電圧Vsigを出力する。映像信号線ドライバXDRは、基準信号線BLにリセット信号として基準電圧Vsig0(定電圧)を出力する。加えて、映像信号線ドライバXDRは、電圧電源線PLにハイレベルの電源電圧を供給し、基準電圧電源線RLにローレベルの電源電圧を供給し、リセット線RSLにリセット電圧(定電圧)を供給する。リセット電圧は、駆動トランジスタDRのゲート電位をリセットし、ゲートを一定の電位に設定するためのものである。
走査信号線ドライバYDRには、走査信号線SL1乃至SL4が接続されている。走査信号線ドライバYDRは、走査信号線SL1乃至SL4にそれぞれ走査信号として電圧信号を出力する。
次に、有機EL素子OLEDに発光(画像を表示)させる場合の画素PXの動作について説明する。
上記のように構成された有機EL表示装置において、画素PXの動作は、リセット動作、キャンセル動作、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
上記のように構成された有機EL表示装置において、画素PXの動作は、リセット動作、キャンセル動作、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
まず、リセット動作について説明する。
リセット動作は、リセット期間行われる。リセット期間の長さは、例えば、1水平走査期間(1H)である。
リセット動作では、走査信号線ドライバYDRから、書込みスイッチSWdをオフ状態とするレベル(オフ電位)、ここでは、ハイレベルの制御信号SGが出力されている状態で、出力スイッチSWaをオフ状態とするオフ電位の制御信号BGが出力される。
リセット動作は、リセット期間行われる。リセット期間の長さは、例えば、1水平走査期間(1H)である。
リセット動作では、走査信号線ドライバYDRから、書込みスイッチSWdをオフ状態とするレベル(オフ電位)、ここでは、ハイレベルの制御信号SGが出力されている状態で、出力スイッチSWaをオフ状態とするオフ電位の制御信号BGが出力される。
同時に、走査信号線ドライバYDRから、第1リセットスイッチSWe、キャンセルスイッチSWc及び第2リセットスイッチSWbをオン状態とするレベル(オン電位)、ここではローレベルの制御信号RG1、RG2が出力される。
このため、出力スイッチSWaがオフ、第1リセットスイッチSWe、キャンセルスイッチSWc及び第2リセットスイッチSWbがオンに切換えられる。これにより、駆動トランジスタDRのゲート電位がオン電位に設定され、駆動トランジスタDRのゲート及びドレインの電位は同電位になるとともに、第1容量部Ckの下部電極Ck2が、映像信号線ドライバXDRから、基準信号線BL及び第2リセットスイッチSWbを介して供給される基準電圧Vsig0により基準電位(Vsig0)に設定される。
次に、キャンセル動作について説明する。
キャンセル動作は、リセット期間に続くキャンセル期間に行われる。キャンセル期間の長さは、例えば、2水平走査期間(1H×2)である。
キャンセル動作では、走査信号線ドライバYDRから、出力スイッチSWa及び書込みスイッチSWdにオフ電位の制御信号BG、SGの出力が維持され、第2リセットスイッチSWb及びキャンセルスイッチSWcにオン電位の制御信号RG2の出力が維持され、第1リセットスイッチSWeにオフ電位の制御信号RG1が出力される。
キャンセル動作は、リセット期間に続くキャンセル期間に行われる。キャンセル期間の長さは、例えば、2水平走査期間(1H×2)である。
キャンセル動作では、走査信号線ドライバYDRから、出力スイッチSWa及び書込みスイッチSWdにオフ電位の制御信号BG、SGの出力が維持され、第2リセットスイッチSWb及びキャンセルスイッチSWcにオン電位の制御信号RG2の出力が維持され、第1リセットスイッチSWeにオフ電位の制御信号RG1が出力される。
このため、第1リセットスイッチSWeがオフに切換えられる。これにより、駆動トランジスタDRのゲート及びドレインの電位は同電位の状態を保ったまま駆動トランジスタDRにキャンセル電流が流れ、駆動トランジスタDRのゲート及びソースの間の電圧は閾値電圧に徐々に近づいて行くことになる。
この実施の形態のように、キャンセル期間を十分にとれば駆動トランジスタDRのゲート及びソースの間の電圧は閾値電圧に到達し、第1容量部Ckには閾値電圧に相当する電位差が保持(記憶)される。
次に、書込み動作について説明する。
書込み動作は、キャンセル期間に続く書込み期間に行われる。
書込み動作では、走査信号線ドライバYDRから、出力スイッチSWa及び第1リセットスイッチSWeにオフ電位の制御信号BG、RG1の出力が維持され、第2リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号RG2が出力され、書込みスイッチSWdにオン電位の制御信号SGが出力される。
書込み動作は、キャンセル期間に続く書込み期間に行われる。
書込み動作では、走査信号線ドライバYDRから、出力スイッチSWa及び第1リセットスイッチSWeにオフ電位の制御信号BG、RG1の出力が維持され、第2リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号RG2が出力され、書込みスイッチSWdにオン電位の制御信号SGが出力される。
このため、第2リセットスイッチSWb及びキャンセルスイッチSWcがオフ、書込みスイッチSWdがオンに切換えられる。これにより、第1容量部Ckの下部電極Ck2の電位は、映像信号線ドライバXDRから、映像信号線VL及び書込みスイッチSWdを介して供給される映像信号電圧Vsigにより、基準電位(Vsig0)から映像信号電位(Vsig)に変位される。すなわち、映像信号電圧Vsigを書込みスイッチSWdを介して第1容量部Ckに印加し第1容量部Ckに記憶させる。
そして、第1容量部Ckの下部電極Ck2の電位変化にともない、駆動トランジスタDRのゲート電位は、閾値電圧を基点として変位する。これにより、画像の階調を得るための電位だけ駆動トランジスタDRのゲート電位を変位させることができる。言い換えると、駆動トランジスタDRのゲート電位は、所望の発光電流を流すことができる状態に設定される。
次に、発光動作について説明する。
発光動作は、書込み期間に続く表示期間としての発光期間に行われる。発光期間の長さは、例えば、リセット期間の開始から1垂直走査期間が終了するまでの間である。
発光動作では、走査信号線ドライバYDRから、第1リセットスイッチSWe、第2リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号RG1、RG2、CGの出力が維持され、書込みスイッチSWdにオフ電位の制御信号SGが出力され、出力スイッチSWaにオン電位の制御信号BGが出力される。
発光動作は、書込み期間に続く表示期間としての発光期間に行われる。発光期間の長さは、例えば、リセット期間の開始から1垂直走査期間が終了するまでの間である。
発光動作では、走査信号線ドライバYDRから、第1リセットスイッチSWe、第2リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号RG1、RG2、CGの出力が維持され、書込みスイッチSWdにオフ電位の制御信号SGが出力され、出力スイッチSWaにオン電位の制御信号BGが出力される。
このため、書込みスイッチSWdがオフ、出力スイッチSWaがオンに切換えられる。これにより、駆動トランジスタDRから駆動信号を有機EL素子OLEDに出力させる。言い換えると、有機EL素子OLEDに、画像の階調に応じた駆動電流が与えられる。
上記したように構成された有機EL表示装置によれば、複数の保護配線としてのストライプ部PLa、基準信号線BL及びリセット線RSLは、映像信号線VL及び保持容量Cの間にそれぞれ配置されている。ストライプ部PLa、基準信号線BL及びリセット線RSLを設けることにより、有機EL表示装置は、高い静電シールド効果を得ることができる。このため、ストライプ部PLa、基準信号線BL及びリセット線RSLを配置しない場合に比べ、駆動トランジスタDRのゲートと映像信号線VLとの間に生じる寄生容量を低減させることができる。寄生容量に伴う映像信号線VLの不所望な電位変動を抑制できるため、表示画面に生じる縦クロストークの発生を抑制することができる。
また、保持容量Cを映像信号線VLに近づけても表示品位の低下を抑制できるため、保持容量(キャパシタ)Cのサイズを大きくし、保持容量Cの容量を大きくすることができる。これにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
なお、上述した実施の形態において、保持容量Cは、保護配線から外れて形成されていたが、これに限らず、保護配線に重ねて形成されていても良い。例えば図10に示すように、第1容量部Ckは基準信号線BLに重ねて形成されていても良い。第2容量部Csはリセット線RSLに重ねて形成されていても良い。保持容量Cの上部電極C1は基準信号線BL及びリセット線RSLに重ねて形成されている。これにより、保持容量Cの容量を一層大きくすることができる。そして、上記した場合であっても、表示画面に生じる縦クロストークの発生を抑制することができる。
また、ストライプ部PLaが保持容量Cに隣合って配置され、リセット線RSLがストライプ部PLa及び映像信号線VL間に配置されていても良い。さらにまた、基準電圧電源線RLは、複数の保護配線として、各々がY方向に延びており、X方向に配列した複数のストライプ部を有していても良い。この場合、ストライプ部は、映像信号線VL及び保持容量Cの間に配置されていれば良い。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、映像信号線VL及び保持容量C間に配置される保護配線は如何なる種類の配線でも良く、一定の電位に設定される配線であれば良い。駆動トランジスタDR、及びスイッチSWa乃至SWeは、pチャネル型のトランジスタに限らず、nチャネル型のトランジスタにより構成してもよい。
この発明は、有機EL表示装置に限定されるものではなく、アクティブマトリクス型表示装置であれば適用可能である。
この発明は、有機EL表示装置に限定されるものではなく、アクティブマトリクス型表示装置であれば適用可能である。
SUB…基板、DP…表示パネル、PX…画素、BL…基準信号線、VL…映像信号線、PL…電圧電源線、PLa…ストライプ部、RL…基準電圧電源線、RSL…リセット線、SL,SL1〜SL4…走査信号線、DR…駆動トランジスタ、OLED…EL素子、SW…画素スイッチ、SWa…出力スイッチ、SWb…第2リセットスイッチ、SWc…キャンセルスイッチ、SWd…書込みスイッチ、SWe…第1リセットスイッチ、C…保持容量、Ck…第1容量部、Cs…第2容量部、BG,RG1,RG2,SG…制御信号、Vsig0…基準電圧、Vsig…映像信号電圧、RS…リセット電圧、ND1,ND2…節点。
Claims (7)
- 基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、
前記基板上に形成され、一定の電位に設定される複数の保護配線と、を備え、
各画素は、
第1電源端子と、
第2電源端子と、
前記第1電源端子及び第2電源端子間に接続された表示素子と、
前記第1電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された保持容量と、を有し、
各保護配線は、各映像信号線及び各保持容量間に配置されているアクティブマトリクス型表示装置。 - 各保護配線及び各第1電源端子は、接続されている請求項1に記載のアクティブマトリクス型表示装置。
- 各保護配線及び各第2電源端子は、接続されている請求項1に記載のアクティブマトリクス型表示装置。
- 前記基板上に形成され、前記複数の画素の第1電源端子に接続され、前記第1電源端子を一定の電位に設定する第1電源配線と、
前記基板上に形成され、前記複数の画素の第2電源端子に接続され、前記第2電源端子を一定の電位に設定する第2電源配線と、をさらに備え、
前記複数の保護配線は、前記複数の画素に接続されている請求項1に記載のアクティブマトリクス型表示装置。 - 前記複数の保護配線は、前記複数の画素に接続され、各駆動トランジスタのゲート電位を一意的な値に設定するための電位に設定されている請求項1に記載のアクティブマトリクス型表示装置。
- 各画素は、第1スイッチ及び第2スイッチを有し、
前記保持容量は、一端が前記駆動トランジスタのゲートに電気的に接続され、他端が前記第1スイッチを介して前記映像信号線に接続されているとともに前記第2スイッチを介して各保護配線に接続された容量部を有し、
各保護配線は、前記容量部の他端側の電位を一意的な値に設定するための電位に設定されている請求項1に記載のアクティブマトリクス型表示装置。 - 前記保持容量は、各保護配線に重なって形成されている請求項1に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021035A JP2009181014A (ja) | 2008-01-31 | 2008-01-31 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021035A JP2009181014A (ja) | 2008-01-31 | 2008-01-31 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009181014A true JP2009181014A (ja) | 2009-08-13 |
Family
ID=41035020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008021035A Withdrawn JP2009181014A (ja) | 2008-01-31 | 2008-01-31 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009181014A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252131A (ja) * | 2011-06-02 | 2012-12-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013238724A (ja) * | 2012-05-15 | 2013-11-28 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR20140061140A (ko) * | 2012-11-13 | 2014-05-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
JP2016218461A (ja) * | 2016-07-15 | 2016-12-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2019091072A (ja) * | 2019-02-07 | 2019-06-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
KR20200000839A (ko) * | 2012-11-13 | 2020-01-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
US11217167B2 (en) | 2011-03-10 | 2022-01-04 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2022082605A (ja) * | 2020-05-07 | 2022-06-02 | セイコーエプソン株式会社 | 電気光学装置 |
-
2008
- 2008-01-31 JP JP2008021035A patent/JP2009181014A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11217167B2 (en) | 2011-03-10 | 2022-01-04 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11830430B2 (en) | 2011-03-10 | 2023-11-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11636807B2 (en) | 2011-03-10 | 2023-04-25 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US8994620B2 (en) | 2011-06-02 | 2015-03-31 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2012252131A (ja) * | 2011-06-02 | 2012-12-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013238724A (ja) * | 2012-05-15 | 2013-11-28 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR102061791B1 (ko) | 2012-11-13 | 2020-01-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
KR20200000839A (ko) * | 2012-11-13 | 2020-01-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
KR102285394B1 (ko) | 2012-11-13 | 2021-08-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
USRE49201E1 (en) | 2012-11-13 | 2022-09-06 | Samsung Display Co., Ltd. | Organic light-emitting display device and manufacturing method of the same |
KR20140061140A (ko) * | 2012-11-13 | 2014-05-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
JP2016218461A (ja) * | 2016-07-15 | 2016-12-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2019091072A (ja) * | 2019-02-07 | 2019-06-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2022082605A (ja) * | 2020-05-07 | 2022-06-02 | セイコーエプソン株式会社 | 電気光学装置 |
JP7347567B2 (ja) | 2020-05-07 | 2023-09-20 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6573753B2 (ja) | 有機発光表示装置及びそのリペア方法 | |
JP4807366B2 (ja) | 表示装置 | |
JP2010085695A (ja) | アクティブマトリクス型表示装置 | |
JP4386128B2 (ja) | 有機電界発光表示装置 | |
JP2009181014A (ja) | アクティブマトリクス型表示装置 | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
JP2006284916A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2012237931A (ja) | アクティブマトリクス型有機発光表示装置 | |
JP2010091682A (ja) | アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP6186127B2 (ja) | 表示装置 | |
JP2006276707A (ja) | 表示装置及びその駆動方法 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2010091608A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
US9881548B2 (en) | Organic light emitting diode display with shielding portion | |
JP2006284915A (ja) | 表示装置及びアレイ基板 | |
US7355220B2 (en) | Array substrate | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 | |
JP2006284945A (ja) | 表示装置及びその駆動方法 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP6056073B2 (ja) | 表示装置 | |
JP5449785B2 (ja) | アクティブマトリクス型有機発光表示装置 | |
JP2009251486A (ja) | 画像表示装置及び画像表示装置の製造方法 | |
JP5216345B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |