JP6056073B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に、アクティブマトリクス型の表示装置に関する。

液晶表示装置または有機ＥＬ（エレクトロルミネッセンス）表示装置などのアクティブマトリクス型の表示装置（表示パネル）は、複数の画素が行方向および列方向にマトリクス状に配置された表示領域を備えている。各画素は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成されるスイッチング素子や駆動素子、および容量素子などで構成される駆動回路と、液晶素子や有機ＥＬ素子などの表示素子とを備える。

アクティブマトリクス型の有機ＥＬ表示装置では、一般的に、同一行の複数の画素で構成される画素行毎に、当該画素行に含まれる各画素に電源電圧を供給する電源配線が設けられている。電源配線は、例えば、隣接する画素行間に配置されている。

近年、表示パネルの大画面化に伴い、表示パネル面内の中央部分での電圧降下を防止するために、補助配線（補助電極）を設ける構成が知られている（例えば、特許文献１）。補助配線は、例えば、隣接する画素行間に配置されており、電源配線やソース配線と積層方向に重なるように配置されている。

特開２００８−５２９５１号公報

しかしながら、積層方向に重なって配置された２つの配線を有する表示装置において、製造工程中等に導電性の異物が混入すると、この異物によって２つの配線がショートし、歩留まりが低下するという問題がある。

本発明は、上記問題を解決するためになされたものであり、配線間ショートによる歩留りの低下を抑制できる表示装置を提供することを目的とする。

上記目的を達成するために、本発明に係る表示装置の一態様は、複数の画素がマトリクス状に配置された表示領域を有する表示装置であって、第１の基板と、前記第１の基板の上方に設けられ、第１の電位に設定される第１の配線を含む下部配線層と、前記下部配線層の上方に設けられた層間絶縁層と、前記層間絶縁層の上方に設けられ、前記第１の電位とは異なる第２の電位に設定される第２の配線を含む上部配線層と、前記上部配線層の上方に設けられた第２の基板と、を備え、前記表示領域において前記第２の基板を上方から見たときに前記第１の配線と前記第２の配線とが重なる領域を重なり領域とすると、前記重なり領域における前記層間絶縁層の上方には、前記第１の配線と前記第２の配線との短絡を防止するための保護部が設けられていることを特徴とする。

本発明によれば、配線間ショートによる歩留まりの低下を抑制できる。

図１は、本発明の実施の形態１に係る表示装置１の一部切り欠き斜視図である。 図２は、本発明の実施の形態１に係る表示装置の画素における画素回路の構成を示す図である。 図３は、本発明の実施の形態１に係る表示装置の構成を示す断面図である。 図４の（ａ）は、本発明の実施の形態１に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図４の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図５は、本発明の実施の形態２に係る表示装置の構成を示す断面図である。 図６の（ａ）は、本発明の実施の形態２に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図６の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図７は、本発明の実施の形態２に係る表示装置の製造方法における一部の工程を示す断面図である。 図８は、本発明の実施の形態３に係る表示装置の構成を示す断面図である。 図９の（ａ）は、本発明の実施の形態３に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図９の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図１０は、本発明の実施の形態４に係る表示装置の構成を示す断面図である。 図１１の（ａ）は、本発明の実施の形態４に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図１１の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図１２は、本発明の実施の形態５に係る表示装置の画素における画素回路の構成を示す図である。 図１３Ａは、本発明の実施の形態５に係る表示装置の構成を示す断面図（図１４の（ａ）および（ｂ）のＸ−Ｘ’線断面図）である。 図１３Ｂは、本発明の実施の形態５に係る表示装置の構成を示す断面図（図１４の（ａ）および（ｂ）のＹ−Ｙ’線断面図）である。 図１４の（ａ）は、本発明の実施の形態５に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図１４の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図１５の（ａ）は、図１４におけるＡ−Ａ’線に沿って切断したときの表示装置の断面図であり、図１５の（ｂ）は、（ａ）の拡大断面図である。 図１６は、本発明の実施の形態５に係る表示装置の画素における画素回路において、補助配線とカソードとの間における寄生抵抗を示す図である。 図１７Ａは、本発明の実施の形態６に係る表示装置の構成を示す断面図（図１８の（ａ）および（ｂ）のＸ−Ｘ’線断面図）である。 図１７Ｂは、本発明の実施の形態６に係る表示装置の構成を示す断面図（図１８の（ａ）および（ｂ）のＹ−Ｙ’線断面図）である。 図１８の（ａ）は、本発明の実施の形態６に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図１８の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図１９Ａは、本発明の実施の形態７に係る表示装置の構成を示す断面図（図２０の（ａ）および（ｂ）のＸ−Ｘ’線断面図）である。 図１９Ｂは、本発明の実施の形態７に係る表示装置の構成を示す断面図（図２０の（ａ）および（ｂ）のＹ−Ｙ’線断面図）である。 図２０の（ａ）は、本発明の実施の形態７に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図２０の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図２１Ａは、本発明の実施の形態８に係る表示装置の構成を示す断面図（図２２の（ａ）および（ｂ）のＸ−Ｘ’線断面図）である。 図２１Ｂは、本発明の実施の形態８に係る表示装置の構成を示す断面図（図２２の（ａ）および（ｂ）のＹ−Ｙ’線断面図）である。 図２２の（ａ）は、本発明の実施の形態８に係る表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図２２の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図２３は、表示装置の一例である有機ＥＬ表示パネルの断面図である。 図２４の（ａ）は、図２３に示す表示装置における画素（下部配線層）の配線レイアウトを示す上面透視図であり、図２４の（ｂ）は、同表示装置における画素（上部配線層）の配線レイアウトを示す上面透視図である。 図２５は、図２３に示す表示装置の製造工程中に異物が混入したときの様子を示す図である。 図２６は、図２３に示す表示装置において、電源配線ＰＬと補助配線ＡＬとが短絡したときの様子を模式的に示す図である。

本発明の実施の形態の説明に先立ち、本発明が解決しようとする課題について、図２３〜２６を用いて、より具体的に説明する。

図２３に示すように、表示装置１０００は、薄膜トランジスタおよび各種配線等が形成されたアクティブマトリクス基板（表示装置用薄膜半導体アレイ装置）１０２０と、アクティブマトリクス基板１０２０上に形成された有機ＥＬ素子１０１０と、対向基板１０５０とを備える。

アクティブマトリクス基板１０２０は、基板１１００と、当該基板１１００上に順次積層して形成された、半導体層１１０１、ゲート絶縁層１１０２、ＧＭ層１１０３（ゲート電極、ゲート配線）、パッシベーション層１１０４、ＳＤメタル層１１０５（ソース電極／ドレイン電極、ソース配線）および平坦化層１１０６を有する。

有機ＥＬ素子１０１０は、アクティブマトリクス基板１０２０上に順次積層して形成された、ＡＭ層１１１１（アノード、補助配線）、発光層を含む有機ＥＬ層１１１２（青色有機ＥＬ層１１１２Ｂおよび赤色有機ＥＬ層１１１２Ｒ）、透明電極層１１１３（カソード）および封止材料層１１１４を有する。なお、有機ＥＬ層１１１２は、バンク１１１５により、サブ画素毎に分離して形成されている。

対向基板１０５０は、有機ＥＬ素子１０１０側にカラーフィルタ（不図示）が形成されており、アクティブマトリクス基板１０２０に対向して配置される。

図２４の（ａ）に示すように、アクティブマトリクス基板１０２０は、ＧＭ層１１０３に形成された行方向に延伸する複数のゲート配線ＧＬと、ＳＤメタル層１１０５に形成された列方向に延伸する複数のソース配線ＳＬおよび複数の電源配線ＰＬとを備えている。各画素（サブ画素）Ｐは、直交するゲート配線ＧＬとソース配線ＳＬとによって区画されている。

各画素Ｐは、ＲＧＢの３原色のいずれかに対応しており、青色表示画素、赤色表示が素および緑色表示が素の３つの画素で、一画素が構成されている。図２３では、青色表示画素ＰＢと赤色表示画素ＰＲの２つのサブ画素を示している。また、各画素は、有機ＥＬ素子を電流駆動する駆動トランジスタ、画素を選択するためのスイッチングトランジスタおよびコンデンサとからなる画素回路と、当該画素回路に対応する有機ＥＬ素子とを含んで構成されている。

また、図２４の（ｂ）に示すように、ＡＭ層１１１１のアノード１１１１Ａは、画素Ｐ毎に分離して形成されている。ＡＭ層１１１の補助配線ＡＬは、画素の列方向に延伸するように形成されている。

このように、表示装置１０００では、電源配線ＰＬおよびソース配線ＳＬがＳＤメタル層１１０５に形成されており、補助配線ＡＬがＡＭ層１１１１に形成されている。このため、電源配線ＰＬと補助配線ＡＬとが積層方向に重なっている。

しかしながら、このように、電位の異なる２つの配線が積層方向に配置された表示装置１０００では、製造工程中に導電性の異物が混入すると、この異物によって２つの配線をショートさせてしまう場合がある。

例えば、図２５の（ａ）に示すように、バンク１１１５の開口内に導電性の異物６０が混入すると、封止材料層１１１４を塗布したアクティブマトリクス基板１０２０に対向基板１０５０を貼り合わせる工程において、図２５の（ｂ）に示すように、当該異物６０がアクティブマトリクス基板１０２０側に押し込まれる。このとき、平坦化層１１０６は、平坦化という目的のために一般的には粘性が低くて柔らかい材料（例えばアクリル系材料）が用いられ、異物よりも柔らかいことが多いので、図２５の（ｂ）に示すように、異物６０が補助配線ＡＬを突き破って平坦化層１１０６を貫通することがある。これにより、積層方向に重なるように配置された補助配線ＡＬと電源配線ＰＬとがショートする。

以上のように、図２３に示す表示装置１０００では、製造工程中に導電性の異物６０が混入すると、ＡＭ層１１１１に形成された配線（補助配線ＡＬ）とＳＤメタル層１１０５に形成された配線（電源配線ＰＬ、ソース配線ＳＬ）とがショート（短絡）する場合がある。言い換えると、平坦化層１１０６に隣接して形成される２つの層間で異物によるショートが発生する可能性がある。この場合、図２６に示すように、補助配線ＡＬと電源配線ＰＬとがショートすると、有機ＥＬ素子が発光しないという不具合が発生する。また、補助配線ＡＬとソース配線ＳＬとがショートすると、線欠という不具合が発生する。いずれにしても配線間ショートが発生すると、各配線に所望の電位を与えることができず、表示パネルの正常な駆動に支障をきたし、表示パネルの歩留まりの低下を引き起こしていた。

本発明は、このような問題を解決するためになされたものであり、配線間ショートによる歩留まりの低下を抑制することを目的とする。

上記目的を達成するために、本発明の一態様に係る表示装置は、複数の画素がマトリクス状に配置された表示領域を有する表示装置であって、第１の基板と、前記第１の基板の上方に設けられ、第１の電位に設定される第１の配線を含む下部配線層と、前記下部配線層の上方に設けられた層間絶縁層と、前記層間絶縁層の上方に設けられ、前記第１の電位とは異なる第２の電位に設定される第２の配線を含む上部配線層と、前記上部配線層の上方に設けられた第２の基板と、を備え、前記表示領域において前記第２の基板を上方から見たときに前記第１の配線と前記第２の配線とが重なる領域を重なり領域とすると、前記重なり領域における前記層間絶縁層の上方には、前記第１の配線と前記第２の配線との短絡を防止するための保護部が設けられていることを特徴とする。

本態様によれば、互いに異なる電位の第１の配線と第２の配線とが重なる重なり領域において、第１の配線と第２の配線との短絡を防止するための保護部が設けられている。すなわち、第１の配線と第２の配線とが積層方向に重なる位置において、層間絶縁層の上方に保護部が設けられている。これにより、異物が混入したとしても第１の配線と第２の配線との配線間ショートの発生を抑制することができる。

また、本発明の一態様に係る表示装置において、前記重なり領域は、前記第１の配線と前記第２の配線とが交差する交差領域である、としてもよい。

本態様によれば、保護部は、電位が異なる第１の配線と第２の配線とが交差する交差領域に設けられる。これにより、交差領域において、第１の配線と第２の配線との配線間ショートの発生を抑制することができる。

また、本発明の一態様に係る表示装置において、前記保護部は、前記第２の配線の前記第２の基板側に設けられている、としてもよい。

本態様によれば、第２の配線の第２の基板側に保護部が設けられている。これにより、第２の配線の上方に異物が混入したとしても、第２の配線が保護部によって保護されているので、第１の配線と第２の配線との配線間ショートの発生を抑制することができる。

この場合、前記保護部は、前記第２の基板の貼り合せ時において、前記第２の基板によって押圧された異物が前記第２の配線に貫入するのを阻止するものであるとしてもよい。

本態様によれば、第２の基板の貼り合せ時に第２の配線の上方に異物が存在していたとしても、第２の配線の上方に保護部が形成されているので、異物が第２の配線に貫入することを阻止することができる。つまり、第２の基板の貼り合わせによって異物に押圧が付与されたとしても、保護部によって異物の第２の配線への進入を阻止することができる。

また、本発明の一態様に係る表示装置において、前記保護部は、前記層間絶縁層と前記第２の配線との間に設けられている、としてもよい。

本態様によれば、前記層間絶縁層と前記第２の配線との間に保護部が設けられている。これにより、第２の配線が保護部で覆われないので、第２の配線を別の電極（配線）に接続する場合、第２の配線を別の電極とのコンタクト領域を大きく確保することができる。

この場合、前記保護部は、前記第２の基板の貼り合せ時において、前記第２の基板によって押圧された異物が前記層間絶縁層に貫入するのを阻止するものであるとしてもよい。

本態様によれば、第２の基板の貼り合せ時に第２の配線の上方に異物が存在していたとしても、少なくとも層間絶縁層の上に保護部が形成されているので、異物が層間絶縁層に貫入することを阻止することができる。つまり、第２の基板の貼り合わせによって異物に押圧が付与されたとしても、保護部によって異物の層間絶縁層への進入を阻止することができる。

また、本発明の一態様に係る表示装置において、前記複数の画素の各々は、２つの電極と当該２つの電極の間に形成された有機発光層とを含む有機発光素子と、前記有機発光素子を電流駆動する駆動トランジスタを含む画素回路とを有し、前記駆動トランジスタのソース／ドレイン電極が、前記第１の配線と電気的に接続され、前記有機発光素子の２つの電極のうちの一方の電極が、前記第２の配線と電気的に接続されている、としてもよい。

本態様によれば、第１の配線が駆動トランジスタのソース／ドレイン電極と接続され、第２の配線が有機発光素子の電極と電気的に接続される。これにより、駆動トランジスタのソース／ドレイン電極と同電位である第１の配線と、有機ＥＬ素子の電極と同電位である第２の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、さらに、前記複数の画素を画素毎に区画するための隔壁を備え、前記保護部は、前記隔壁と同一の層に形成されている、としてもよい。

本態様によれば、保護部と隔壁とが同一の層であるので、保護部を隔壁の一部として構成することができる。これにより、隔壁のパターン形状を変更するだけで、保護部を形成することができる。したがって、工程数を増やすことなく、保護部を形成することができる。

また、本発明の一態様に係る表示装置において、前記有機発光素子の２つの電極のうちの一方の電極は、前記複数の画素に共通する共通電極であり、前記隔壁は、前記保護部以外の領域に形成された開口部を有し、前記第２の配線は、前記開口部を介して前記共通電極と電気的に接続されている、としてもよい。

本態様によれば、第２の配線が隔壁の開口部を介して有機発光素子の共通電極と電気的に接続される。これにより、有機発光素子の共通電極と同電位である第２の配線と第１の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、前記駆動トランジスタのゲート電極、またはソース／ドレイン電極は、前記第１の配線と同一の層に形成され、前記有機発光素子の２つの電極のうちの他方の電極は、前記第２の配線と同一の層に形成されている、としてもよい。

本態様によれば、第１の配線を含む下部配線層を駆動トランジスタのゲート電極またはソース／ドレイン電極が形成される層と同一とし、第２の配線を含む上部配線層を有機発光素子の電極が形成される層と同一とすることができる。これにより、駆動トランジスタの電極層に含まれる第１の配線と有機発光素子の電極層に含まれる第２の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、前記第１の電位は、前記画素回路に印加される高電位側の電位であり、前記第２の電位は、前記画素回路に印加される低電位側の電位である、としてもよい。

本態様によれば、下部配線層に含まれる第１の配線の電位を、上部配線層に含まれる第２の配線の電位よりも高くすることができる。

また、本発明の一態様に係る表示装置において、前記第２の配線は、前記有機発光素子の２つの電極のうちの一方の電極と電気的に接続された補助配線である、としてもよい。

本態様によれば、駆動トランジスタのソース／ドレイン電極と接続された第１の配線と、有機発光素子の電極と接続された補助配線である第２の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、前記第１の配線は、前記画素回路に電源電圧を供給する電源配線である、としてもよい。

本態様によれば、駆動トランジスタに電源電圧を供給する電源配線である第１の配線と、有機発光素子の電極と接続された第２の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、前記第１の配線は、前記画素回路に映像信号電圧を供給するソース配線である、としてもよい。

本態様によれば、画素回路に映像信号電圧を供給するソース配線である第１の配線と、有機発光素子の電極と接続された第２の配線との間の配線間ショートを抑制することができる。

また、本発明の一態様に係る表示装置において、前記保護部は、前記層間絶縁層よりも硬い材料からなる、としてもよい。

本態様によれば、保護部が層間絶縁層よりも硬い材料によって構成されているので、第２の配線の上方に異物が混入したとしても、異物が保護部を突き抜けることを抑制することができる。

また、本発明の一態様に係る表示装置において、さらに、前記第２の基板と前記保護部との間に形成された絶縁層を備える、としてもよい。

（実施の形態）
以下、本発明に係る表示装置の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

各図において、実質的に同一の構成要素については同一の符号を付している。また、各図は、説明のための模式図であり、膜厚および各部の大きさの比などは、必ずしも厳密に表したものではない。さらに、以下の実施の形態および各図において、行方向および列方向とは、説明のために設定した方向であり、異なる２つの方向に任意に設定可能である。また、行方向および列方向は、以下では、直交する場合を例に説明するが、必ずしも直交している必要はない。

（実施の形態１）
まず、本発明の実施の形態１に係る表示装置（表示パネル）１について、図１〜図４を基に説明する。なお、本実施の形態に係る表示装置は、アクティブマトリクス型の有機ＥＬ表示装置（有機ＥＬ表示パネル）であり、複数の画素が行方向および列方向にマトリクス状に配置された表示領域（画素部）を備えている。

［１．表示パネルの構成］
本実施の形態における表示装置１の構成について、図１を基に説明する。図１は、本実施の形態に係る表示装置１の一部切り欠き斜視図である。

図１に示すように、表示装置１は、自発光型表示素子である有機ＥＬ素子（有機発光素子）１０と、薄膜トランジスタおよび各種配線等を含む画素回路３０が形成されたアクティブマトリクス基板（表示装置用薄膜半導体アレイ装置）２０とを備える。

有機ＥＬ素子１０は、アノードを含むＡＭ（アノードメタル）層（下部電極層）１１１と、発光層を含む有機ＥＬ層１１２と、カソードを含む透明電極層（上部電極層）１１３とを備えている。ＡＭ層１１１、有機ＥＬ層１１２および透明電極層１１３は、アクティブマトリクス基板２０上にこの順に積層されている。

アクティブマトリクス基板２０は、画素の行方向に延伸する複数のゲート配線ＧＬと、画素の列方向に延伸する複数のソース配線ＳＬと、画素の列方向に延伸する複数の電源配線ＰＬ（不図示）とを備えている。複数のソース配線ＳＬと複数のゲート配線ＧＬとは直交するように構成されている。

各画素Ｐは、サブ画素であって、直交するゲート配線ＧＬとソース配線ＳＬとによって区画されている。各画素Ｐは、複数の薄膜トランジスタなどからなる画素回路３０と、当該画素回路３０に対応する有機ＥＬ素子１０とを含んで構成されている。本実施の形態において、各画素Ｐは、ＲＧＢの３原色のいずれかに対応しており、青色表示画素、赤色表示が素および緑色表示が素の３つの画素で、一画素ＰＧが構成されている。なお、同じ色の画素Ｐは、列方向に隣接して配置される。

複数のゲート配線ＧＬの各々は、同一行の複数の画素Ｐで構成される画素行毎に設けられている。各ゲート配線ＧＬに対応する画素行に属する全ての画素Ｐは、当該ゲート配線ＧＬによって制御回路（走査線駆動回路）に接続される。

複数のソース配線ＳＬの各々は、同一列の複数の画素Ｐで構成される画素列毎に設けられている。各ソース配線ＳＬに対応する画素列に属する全ての画素は、当該ソース配線ＳＬによって制御回路（信号線駆動回路）に接続される。

このように、本実施の形態に係る表示装置１は、画素Ｐ毎に表示制御を行うアクティブマトリクス方式が採用されている。なお、図１では図示しないが、本実施の形態に係る表示装置１は、画素の列方向に延伸する複数の補助配線ＡＬを備える。

［２．画素の回路構成］
次に、各画素Ｐの画素回路３０の構成について、図２を基に説明する。図２は、本実施の形態に係る表示装置の画素における画素回路の構成を示す図である。

図２に示すように、表示装置１における画素Ｐは、ｐチャネル型のＴＦＴである第一薄膜トランジスタ３１、ｐチャネル型のＴＦＴである第二薄膜トランジスタ３２、および、コンデンサ（静電保持容量）３３を含む画素回路３０と、有機ＥＬ素子１０とを備える。

第一薄膜トランジスタ３１は、駆動（発光）させる有機ＥＬ素子１０を選択的に切り替えるスイッチングトランジスタであり、複数の画素Ｐの中から映像信号電圧を書き込む画素Ｐを選択する。第一薄膜トランジスタ３１のドレイン電極は、コンデンサ３３の一端および第二薄膜トランジスタのゲート電極に接続されている。第一薄膜トランジスタ３１のソース電極は、ソース配線ＳＬに接続されている。また、第一薄膜トランジスタ３１のゲート電極は、ゲート配線ＧＬに接続されている。

第二薄膜トランジスタ３２は、有機ＥＬ素子１０を電流駆動するための駆動トランジスタである。第二薄膜トランジスタ３２のドレイン電極は、有機ＥＬ素子１０のアノード（陽極）に接続されている。第二薄膜トランジスタ３２のソース電極は、コンデンサ３３の他端および電源配線ＰＬに接続されている。また、第二薄膜トランジスタ３２のゲート電極は、第一薄膜トランジスタ３１のドレイン電極およびコンデンサ３３の一端に接続されている。

コンデンサ３３は、容量素子であって、ソース配線ＳＬから供給された映像信号電圧を保持する。コンデンサ３３の一端は、第一薄膜トランジスタ３１のドレイン電極および第二薄膜トランジスタ３２のゲート電極に接続されており、コンデンサ３３の他端は、第二薄膜トランジスタ３２のソース電極および電源配線ＰＬに接続されている。

有機ＥＬ素子１０は、発光層を含む発光素子であって、第二薄膜トランジスタ３２を介して映像信号電圧に応じた駆動電流が流れることにより発光する。有機ＥＬ素子１０のアノードは、第二薄膜トランジスタ３２のドレイン電極に接続されており、有機ＥＬ素子１０のカソード（陰極）は補助配線ＡＬに接続されている。

ゲート配線ＧＬは、画素行に含まれる各画素Ｐの画素回路３０に、映像信号電圧（データ電圧）を書き込むタイミング信号（ゲート電圧）を供給する。

ソース配線ＳＬは、画素列に含まれる各画素Ｐの画素回路３０に、当該画素Ｐにおける有機ＥＬ素子１０の発光強度を決定する映像信号電圧（データ電圧）を供給する。

電源配線ＰＬは、画素行に含まれる各画素Ｐの画素回路３０に電源電圧を供給する。例えば、電源配線ＰＬは、各画素Ｐの駆動トランジスタに電源電圧を供給する。

補助配線（補助電極）ＡＬは、共通電極（カソード）よりも低抵抗の金属で形成されており、ＩＴＯ等の高抵抗材料からなる共通電極に起因する表示パネル面内の中央部分での電圧降下を低減する。

このように構成される画素Ｐにおいて、ゲート配線ＧＬにゲート信号が入力され、第一薄膜トランジスタ３１をオン状態にすると、ソース配線ＳＬを介して供給された映像信号電圧がコンデンサ３３に書き込まれる。そして、コンデンサ３３に書き込まれた映像信号電圧は、１フレーム期間を通じて保持される。この保持された映像信号電圧により、第二薄膜トランジスタ３２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機ＥＬ素子１０のアノードからカソードへと流れて有機ＥＬ素子１０が発光する。これにより、所定の画像を表示することができる。

［３．配線の構成］
次に、本実施の形態に係る表示装置における画素の構成について、図３を用いて説明する。図３は、本実施の形態に係る表示装置の構成を示す断面図である。なお、図３は、後述する図４の（ａ）および（ｂ）のＸ−Ｘ’線に沿って切断したときの断面図である。また、本実施の形態における表示装置はトップエミッション型であるが、ボトムエミッション型であってもよい。

図３に示すように、本実施の形態に係る表示装置は、基板１００と、基板１００側から順に積層された、半導体層１０１、ゲート絶縁層１０２、ＧＭ（ゲートメタル）層１０３、パッシベーション層１０４、ＳＤ（ソースドレイン）メタル層１０５、平坦化層１０６、ＡＭ層１１１、有機ＥＬ層１１２、透明電極層１１３、封止材料層１１４およびバンク１１５からなる積層構造と、この積層構造に貼り合わされた対向基板５０とを備える。さらに、本実施の形態に係る表示装置１は、ＥＬ部１１０に形成された保護膜１１６を備える。

このように構成された表示装置１において、半導体層１０１と、ゲート絶縁層１０２と、ＧＭ層１０３と、パッシベーション層１０４と、ＳＤメタル層１０５とによって駆動回路層１２０が構成される。基板１００と駆動回路層１２０とでアクティブマトリクス基板２０が構成される。ＡＭ層１１１と、有機ＥＬ層１１２と、透明電極層１１３とによって有機ＥＬ素子１０が構成される。有機ＥＬ素子１０と封止材料層１１４とでＥＬ部が構成される。

基板（第１の基板）１００は、例えばガラス基板である。なお、基板１００としては、樹脂からなるフレキシブル基板を用いることもできる。

半導体層１０１は、第一薄膜トランジスタ３１および第二薄膜トランジスタ３２のチャネルを含む層である。チャネルは、例えばシリコン半導体膜や酸化物半導体膜等の半導体膜をパターニングすることによって島状に形成されている。

ゲート絶縁層１０２は、第一薄膜トランジスタ３１および第二薄膜トランジスタ３２のゲート絶縁膜であり、半導体層１０１を覆うように表示領域全体に形成される。

ＧＭ層１０３は、第一薄膜トランジスタ３１および第二薄膜トランジスタ３２のゲート電極とゲート配線ＧＬとを含む層である。ゲート電極およびゲート配線ＧＬは、同一の金属膜をパターニングすることによって所定形状に形成されている。

パッシベーション層１０４は、ＧＭ層１０３とＳＤメタル層１０５とを絶縁するための層間絶縁層である。

ＳＤメタル層１０５は、第一薄膜トランジスタ３１および第二薄膜トランジスタ３２のソース電極／ドレイン電極と、ソース配線ＳＬと、電源配線ＰＬとを含む層である。ソース電極、ドレイン電極、ソース配線ＳＬおよび電源配線ＰＬは、同一の金属膜をパターニングすることによって所定形状に形成されている。

平坦化層（層間絶縁層）１０６は、基板１００上に順次形成されたＳＤメタル層までの層を平坦化するための層であり、駆動回路層１２０と有機ＥＬ素子１０との間に形成される。平坦化層１０６の材料としては、アクリル系材料等の粘性が低くて柔らかい材料が用いられる。

ＡＭ層１１１は、有機ＥＬ素子１０のアノード１１１Ａおよび補助配線ＡＬを含む層である。アノード１１１Ａおよび補助配線ＡＬは、同一の金属膜をパターニングすることによって形成される。ＡＭ層１１１は、例えば光反射性を有する反射電極層であり、反射率の高い金属を用いて構成されている。ＡＭ層１１１としては、例えばＡｌ、Ａｇ、またはそれらの合金によって形成することができる。なお、アノード１１１Ａと補助配線ＡＬとは異なる電位に設定されている。

有機ＥＬ層１１２は、発光部であって、正孔輸送層、発光層および電子輸送層等を積層して構成されている。有機ＥＬ層１１２は、バンク１１５によって囲繞されており、バンク１１５によって画素Ｐ毎に分離して形成されている。

透明電極層１１３は、カソード１１３Ｋを含む層である。透明電極層１１３は、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又はインジウム亜鉛酸化物（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等からなる透明金属酸化物を用いることができる。本実施の形態において、カソード１１３Ｋは、全画素Ｐを覆うように形成された全画素Ｐに共通する共通電極である。

封止材料層１１４は、絶縁材料からなる絶縁層であって、有機ＥＬ素子１０までが形成された基板１００と対向基板５０とを貼り合わせるための接着層であるとともに、有機ＥＬ素子１０への水分や酸素の浸入を防ぐための保護層である。

バンク（隔壁）１１５は、有機ＥＬ層１１２をサブ画素ごとに分離して区画するための画素開口部１１５ａ（第１開口部）を有し、アノード１１１Ａおよび有機ＥＬ層１１２はバンク１１５の画素開口部１１５ａ内に形成されている。

対向基板（第２の基板）５０は、基板１００に対向する基板であって、例えばガラス基板を用いることができる。なお、対向基板５０としては、樹脂からなるフレキシブル基板を用いることもできる。

本実施の形態において、ＧＭ層１０３およびＳＤメタル層１０５は、平坦化層１０６の下方に形成された下部配線層である。また、ＡＭ層１１１および透明電極層１１３は、平坦化層１０６の上方に形成された上部配線層である。

保護膜１１６は、上部配線層に含まれる配線と下部配線層に含まれる配線との短絡（ショート）を防止するための保護部である。また、本実施の形態における保護膜１１６は、補助配線ＡＬを保護するための保護部でもある。

保護膜１１６は、補助配線ＡＬと電源配線ＰＬとが重畳する領域において、平坦化層１０６の上方に形成されている。つまり、表示領域において対向基板５０を上方から見たときに（平面視したときに）下部配線層に含まれる配線（第１の配線）と上部配線層に含まれる配線（第２の配線）とが重なる領域を重なり領域（重なり部）とすると、保護膜１１６は、その重なり領域において平坦化層１０６の上方に形成されている。

本実施の形態における保護膜１１６は、図３に示すように、ＡＭ層１１１（上部配線層）に含まれる補助配線ＡＬとＳＤメタル層１０５に含まれる電源配線ＰＬとが重なる重なり領域において、上部配線層に含まれる補助配線ＡＬの対向基板５０側に設けられている。

なお、保護膜１１６は、感光性樹脂材料によって構成することができ、露光及び現像により所定形状にパターニングすることができる。また、保護膜１１６の膜厚は、例えば１μｍ程度である。

次に、本実施の形態に係る表示装置における画素の配線のレイアウトについて、図４を用いて説明する。図４は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。また、図４の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図４の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

図４の（ａ）に示すように、下部配線層において、ＧＭ層１０３に含まれるゲート配線ＧＬは、画素の行方向に延伸するように形成されている。また、ＳＤメタル層１０５に含まれるソース配線ＳＬおよび電源配線ＰＬは、それぞれ画素の列方向に延伸するように形成されている。

図４の（ｂ）に示すように、ＡＭ層１１１に含まれるアノード１１１Ａは、画素Ｐ毎に分離して形成されている。また、ＡＭ層１１１に含まれる補助配線ＡＬは、画素の列方向に延伸するように形成されている。補助配線ＡＬと電源配線ＰＬとは、積層方向において重なるように配置されている。なお、本実施の形態において、補助配線ＡＬは３画素列毎に形成されている。

アノード１１１Ａと補助配線ＡＬとは同一材料で同一の工程で形成されるが、異なる電位に設定される。つまり、アノード１１１Ａは第１の電位に設定され、補助配線ＡＬは第１の電位とは異なる第２の電位に設定される。本実施の形態において、アノード１１１Ａの第１の電位は、各画素Ｐ中の有機ＥＬ素子１０のアノード側の電位であり、補助配線ＡＬの第２の電位は、カソード１１３Ｋの設定電位と同じであって、各画素Ｐ中の有機ＥＬ素子１０のカソード側の電位である。

また、本実施の形態に係るバンク１１５は、図４の（ｂ）に示すように、複数の画素Ｐ（サブ画素）を画素Ｐ毎に分離して区画するピクセルバンクであり、図示しないが、画素の列方向に延びる凸部と画素の行方向に延びる凸部とが互いに交差するように形成されている。そして、この凸部で囲まれる部分（すなわち、バンク１１５の画素開口部１１５ａ）に有機ＥＬ層１１２（不図示）が形成されている。また、本実施の形態におけるバンク１１５は、図４（ｂ）に示すように、補助配線ＡＬに沿って補助配線ＡＬを露出するように形成された画素周辺開口部１１５ｂ（第２開口部）を有する。すなわち、画素周辺開口部１１５ｂは、バンク１１５の凸部の間の領域であって、補助配線ＡＬに沿って凹状に形成された凹部である。なお、本実施の形態において、バンク１１５は、ピクセルバンクとしたが、ラインバンクとしても構わない。

そして、図４の（ａ）および（ｂ）に示すように、保護膜１１６は、補助配線ＡＬと電源配線ＰＬとが重なる重なり領域において、補助配線ＡＬ上に形成されている。すなわち、保護膜１１６は、補助配線ＡＬと電源配線ＰＬとが積層方向に重なる位置に設けられている。

また、本実施の形態における保護膜１１６は、図４の（ｂ）に示すように、バンク１１５の画素周辺開口部１１５ｂの一部を覆うように形成されるとともに、補助配線ＡＬに沿って（すなわち画素の列方向に沿って）断続的に形成されている。保護膜１１６は、隣接するバンク１１５間を埋めるようにして形成されている。なお、バンク１１５の画素周辺開口部１１５ｂのうちの保護膜１１６が形成された領域以外の領域は、補助電極ＡＬとカソード（共通電極）とのコンタクト領域であり、補助電極ＡＬは、バンク１１５のコンタクト領域（画素周辺開口部）を介してカソード（共通電極）と電気的に接続される。

以上のようにして、本実施の形態に係る表示装置が構成されている。

このように、互いに電位の異なる電源配線ＰＬと補助配線ＡＬとが積層方向に重なって配置された表示装置では、対向基板５０を貼り合わせる際に導電性の異物６０が混入していると、図２５で説明したように、電源配線ＰＬと補助配線ＡＬとがショートするという問題がある。

これに対して、本発明の実施の形態１に係る表示装置によれば、電源配線ＰＬと補助配線ＡＬとが重なる重なり領域において、補助配線ＡＬの対向基板５０側に保護膜１１６が設けられている。これにより、図３に示すように、補助配線ＡＬが保護膜１１６によって保護されており、保護膜１１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が補助配線ＡＬを貫通することを抑制することができる。これにより、例えば、対向基板５０を貼り合せる際に異物６０が混入している場合、対向基板５０の押圧によって異物６０が基板１００側に押し込まれるが、保護膜１１６が補助配線ＡＬの上に形成されているので、異物６０が平坦化層１０６を突き抜けて電源配線ＰＬに到達することを阻止することができる。この結果、電源配線ＰＬと補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

（実施の形態２）
次に、本発明の実施の形態２に係る表示装置２について説明する。

上述の実施の形態１に係る表示装置１の構成では、図４の（ｂ）に示すように、保護膜１１６によってカソード１１３Ｋと補助配線ＡＬとのコンタクト領域が限られてしまい、補助配線ＡＬによるカソード１１３Ｋの電圧降下の抑制効果が小さくなってしまう。つまり、保護膜１１６を備える実施の形態１の構成は、保護膜１１６がない構成と比べて、コンタクト抵抗が上昇して良好な画像を表示することができない。

そこで、本発明者は、鋭意検討した結果、カソード１１３Ｋと補助配線ＡＬとのコンタクト領域を確保しつつ、保護膜を形成する構成を見出した。

以下、本発明の実施の形態２に係る表示装置２の構成について、図５および図６を用いて説明する。図５は、本実施の形態に係る表示装置の構成を示す断面図であり、図６の（ａ）および（ｂ）のＸ−Ｘ’線に沿って切断したときの断面図である。また、図６は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図６の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図６の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

本実施の形態と実施の形態１とが異なる点は、保護膜の構成である。すなわち、図５および図６に示すように、本実施の形態における保護膜２１６は、平坦化層１０６と補助電極ＡＬとの間において、平坦化層１０６の上に形成されている。また、保護膜２１６は、隣接するアノード１１１Ａの間に形成されており、補助配線ＡＬと同様に、画素の列方向に沿って延伸するように形成されている。すなわち、保護膜２１６は画素の列方向において一直線上に連続的に形成されている。

また、本実施の形態における補助配線ＡＬは、実施の形態１と同様に、画素の列方向に延伸するように形成されているとともに電源配線ＰＬと積層方向において重なるように配置されているが、実施の形態１と異なり、保護膜２１６の上に保護膜２１６に沿って形成されている。

なお、本実施の形態におけるバンク２１５は、保護膜２１６および補助配線ＡＬの幅方向の両端部を覆うように形成されている。また、バンク２１５の画素周辺開口部２１５ｂは、保護膜２１６に覆われていない。したがって、補助電極ＡＬとカソード１１３Ｋとのコンタクト領域を最大限大きく確保することができる。

以上、本実施の形態に係る表示装置２によれば、電源配線ＰＬと補助配線ＡＬとが重なる重なり領域において、補助配線ＡＬと平坦化層１０６との間に保護膜２１６が設けられている。これにより、図５に示すように、保護膜２１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が平坦化層１０６を突き抜けて電源配線ＰＬに到達することを阻止することができる。この結果、電源配線ＰＬと補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

さらに、本実施の形態では、保護膜２１６を補助配線ＡＬの下に設けている。これにより、実施の形態１のように保護膜２１６によってカソード１１３Ｋと補助配線ＡＬとのコンタクト領域が狭められることがなくなり、カソード１１３Ｋと補助配線ＡＬとのコンタクト領域を最大限大きく確保することができる。これにより、実施の形態１の構成と比べて、コンタクト抵抗を低減することができ、補助配線ＡＬによってカソード１１３Ｋの電圧降下を効果的に抑制することができる。したがって、良好な画像を表示することができる。

（実施の形態３）
次に、本発明の実施の形態３に係る表示装置３について説明する。

上述の実施の形態２に係る表示装置２の構成では、保護膜２１６をパターン形成する際に、平坦化層１０６もエッチングされる可能性があり、保護膜２１６を高精度にパターン形成する工程が難しい。この点について、図７を用いて説明する。図７は、本発明の実施の形態２に係る表示装置の製造方法における一部の工程を示す断面図である。

図７の（ａ）に示すように、基板１００の上方に、半導体層１０１、ゲート絶縁層１０２、ＧＭ層１０３、パッシベーション層１０４、ＳＤメタル層１０５、平坦化層１０６を順次形成し、平坦化層１０６にコンタクトホールを形成する。

次に、図７の（ｂ）に示すように、平坦化層１０６を覆うように、保護膜２１６の材料であるポジ型の感光性樹脂組成物層２１６Ｍを形成する。

次に、図７の（ｃ）に示すように、露光マスクを用いて感光性樹脂組成物層２１６Ｍを露光する。その後、現像することによって、図７の（ｄ）に示すように、所定形状の保護膜２１６を形成することができる。

しかしながら、図７の（ｄ）に示すように、感光性樹脂組成物層２１６Ｍを現像する際に、感光性樹脂組成物層２１６Ｍと同時に平坦化層１０６もエッチングされやすい。つまり、保護膜２１６は、ある程度の膜厚（例えば１μｍ程度）が必要であり、厚膜の感光性樹脂組成物層２１６Ｍを基板面内で、残渣無く確実にパターニングするには、長いエッチング時間が必要となる。この場合、基板面内の感光性樹脂組成物層２１６Ｍの膜厚のばらつきが原因で、感光性樹脂組成物層２１６Ｍのエッチング量がばらついて、下層の平坦化層１０６もエッチングされてしまう箇所が出てくる。その結果、平坦化層１０６の膜厚がばらついて平坦化度が低下したり、平坦化層１０６のコンタクトホールから露出するＳＤ層の界面がダメージを受けてコンタクト不良が発生したりする。

そこで、本発明者が鋭意検討した結果、平坦化層１０６の平坦化度の低下を抑制しつつ、平坦化層１０６のコンタクトホールにおけるコンタクト不良を抑制することができる構成を見出した。

以下、本発明の実施の形態３に係る表示装置３の構成について、図８および図９を用いて説明する。図８は、本実施の形態に係る表示装置の構成を示す断面図であり、図９の（ａ）および（ｂ）のＸ−Ｘ’線に沿って切断したときの断面図である。また、図９は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図９の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図９の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

本実施の形態では、バンク３１５の一部が、実施の形態１、２における保護膜１１６、２１６に相当する機能を有する保護部３１６となっている。つまり、保護部３１６は、バンク３１５と同一の材料であり、バンク３１５と同一の層に形成されている。これにより、保護部３１６は、バンク３１５をパターニングすると同時に形成することができる。つまり、保護部３１６とバンク３１５の隔壁部分（凸部）とを同時に形成することができる。

図８および図９の（ｂ）に示すように、本実施の形態における保護部３１６は、バンク３１５が補助配線ＡＬの上にまで延設することで構成されており、バンク３１５における補助配線ＡＬ上の部分が保護部３１６として機能する。保護部３１６は、保護膜１１６と同様の機能を有しており、上部配線層に含まれる配線を保護する。また、保護部３１６は、下部配線層と上部配線層との配線の重なり領域において、上部配線層に含まれる配線の対向基板５０側に設けられている。具体的には、保護部３１６は、図８に示すように、補助配線ＡＬと電源配線ＰＬとが重なる重なり領域において、補助配線ＡＬの上に形成されている。

なお、図９の（ｂ）に示すように、本実施の形態における保護部３１６の平面視の形成領域は、図４の（ｂ）に示す実施の形態１における保護膜１１６の平面視の形成領域と同じである。したがって、保護部３１６は、保護膜１１６と同様に、バンク３１５の画素周辺開口部３１５ｂの一部を覆うように形成されるとともに、補助配線ＡＬに沿って（すなわち画素の列方向に沿って）形成されている。

以上、本実施の形態に係る表示装置３によれば、電源配線ＰＬと補助配線ＡＬとの重なり領域に、補助配線ＡＬの対向基板５０側に保護部３１６が設けられている。これにより、図８に示すように、保護部３１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が平坦化層１０６を突き抜けて電源配線ＰＬに到達することを阻止することができる。この結果、電源配線ＰＬと補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

さらに、本実施の形態では、保護部３１６がバンク３１５の一部として構成されている。これにより、バンク３１５のパターン形状を変更するだけで、保護部３１６を形成することができる。したがって、工程数を増やすことなく、保護部３１６を形成することができる。

（実施の形態４）
次に、本発明の実施の形態４に係る表示装置４について、図１０および図１１を用いて説明する。図１０は、本実施の形態に係る表示装置の構成を示す断面図であり、図１１の（ａ）および（ｂ）のＸ−Ｘ’線に沿って切断したときの断面図である。また、図１１は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図１１の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図１１の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

図１０および図１１に示すように、本実施の形態と実施の形態３とが異なる点は、保護部（バンク）の材料である。すなわち、本実施の形態において、保護部４１６（バンク４１５）は、平坦化層１０６よりも硬い材料によって形成されている。これにより、図１０に示すように、対向基板５０を貼り合わせる際に、混入した異物６０が基板１００側に押し込まれたとしても、異物６０が保護部４１６を突き抜けることを抑制することができる。

このような保護部４１６（バンク４１５）の材料としては、例えば感光性樹脂組成物を用いることができる。感光性樹脂組成物には、露光されると硬化して現像液に対する溶解性が低くなるネガ型と、露光されると現像液に対する溶解性が高くなるポジ型とがある。ネガ型の感光性樹脂組成物は露光により硬化が進むため、ポジ型の感光性樹脂組成物に比べて高硬度を実現しやすいと考えられる。したがって、保護部４１６の材料としては、ポジ型でもネガ型でも用いることができるが、ネガ型の感光性樹脂組成物を用いることが好ましい。具体的には、末端に不飽和結合を有する側鎖を持つアルカリ可溶性アクリル重合体、キノンジアジド化合物、シルセスキオキサンおよび溶剤を含有するポジ型の感光性樹脂組成物を用いることができる。なお、平坦化層１０６にはポジ型の感光性樹脂組成物を用いることができる。平坦化層１０６の材料としては、ナフトキノンジアジド化合物を含む感光性樹脂組成物を用いることができる。

以上、本実施の形態に係る表示装置４によれば、電源配線ＰＬと補助配線ＡＬとの重なり領域に、補助配線ＡＬの対向基板５０側に保護部４１６が設けられている。これにより、保護部４１６の分だけ膜厚を稼ぐことができる。さらに、本実施の形態によれば、保護部４１６が平坦化層１０６よりも硬い材料によって構成されている。このように、本実施の形態では補助配線ＡＬの上に硬い保護部４１６が設けられているので、図１０に示すように、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が保護部４１６を突き抜けることを抑制することができる。これにより、電源配線ＰＬと補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

なお、本実施の形態における保護部４１６（バンク４１５）の材料および平坦化層１０６の材料は、他の実施の形態にも適用することができる。

（実施の形態５）
次に、本発明の実施の形態５に係る表示装置５について説明する。

上記の実施の形態１〜４に係る表示装置では、画素回路３０が２Ｔｒ１Ｃで構成されていたが、本実施の形態に係る発明では、画素回路３０が４Ｔｒ１Ｃで構成されている。

まず、本実施の形態に係る表示装置の画素Ｐの画素回路３０の構成について、図１２を基に説明する。図１２は、本実施の形態に係る表示装置の画素における画素回路の構成を示す図である。

図１２に示すように、表示装置５における画素Ｐは、ｎチャネル型のＴＦＴである第一薄膜トランジスタ４１、ｎチャネル型のＴＦＴである第二薄膜トランジスタ４２、ｎチャネル型のＴＦＴである第三薄膜トランジスタ４３、ｎチャネル型のＴＦＴである第四薄膜トランジスタ４４、および、コンデンサ（静電保持容量）４５を含む画素回路３０と、有機ＥＬ素子１０とを備える。

第一薄膜トランジスタ４１、第三薄膜トランジスタ４３および第四薄膜トランジスタ４４は、実施の形態１における第一薄膜トランジスタ３１と同様に、駆動（発光）させる有機ＥＬ素子１０を選択的に切り替えるスイッチングトランジスタである。

第二薄膜トランジスタ４２は、実施の形態１における第二薄膜トランジスタ３２と同様に、有機ＥＬ素子１０を電流駆動するための駆動トランジスタである。

コンデンサ４５は、実施の形態１におけるコンデンサ３３と同様に、ソース配線ＳＬから供給された映像信号電圧を保持する容量素子である。

また、本実施の形態では、表示領域には、第１ゲート配線ＧＬ１、第２ゲート配線ＧＬ２、ソース配線ＳＬ、参照電源配線ＲＬ、第１電源配線ＰＬ１、第２電源配線ＰＬ２および補助配線ＡＬが形成されている。

第１ゲート配線ＧＬ１は、第一薄膜トランジスタ４１のゲート電極に接続されており、第一薄膜トランジスタ４１のオンオフを制御するタイミング信号（ゲート電圧）を、第一薄膜トランジスタ４１に供給する。

第２ゲート配線ＧＬ２は、第四薄膜トランジスタ４４のゲート電極に接続されており、第四薄膜トランジスタ４４のオンオフを制御するタイミング信号（ゲート電圧）を、第四薄膜トランジスタ４４に供給する。

ソース配線ＳＬは、第一薄膜トランジスタ４１のソース電極に接続されており、画素列に含まれる各画素Ｐの画素回路３０に、当該画素Ｐにおける有機ＥＬ素子１０の発光強度を決定する映像信号電圧（データ電圧）を供給する。

第１電源配線ＰＬ１は、第二薄膜トランジスタ４２のソース電極に接続されており、画素行に含まれる各画素Ｐの画素回路３０に電源電圧を供給する。

第２電源配線ＰＬ２は、第１電源配線ＰＬ１と交差する位置において第１電源配線ＰＬ１と電気的に接続されている。

補助配線ＡＬは、有機ＥＬ素子１０のカソード（共通電極）１１３Ｋと接続されており、高抵抗の共通電極に起因する表示パネル面内の中央部分での電圧降下を低減する。

次に、本実施の形態に係る表示装置５における画素の構成について、図１３Ａ、図１３Ｂおよび図１４を用いて説明する。図１３Ａおよび図１３Ｂは、本実施の形態に係る表示装置の構成を示す断面図であり、それぞれ、図１４の（ａ）および（ｂ）のＸ−Ｘ’線およびＹ−Ｙ’に沿って切断したときの断面図である。また、図１４は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。また、図１４の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図１４の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

図１３Ａおよび図１３Ｂに示すように、本実施の形態に係る表示装置５は、基板１００と、基板１００側から順に積層された、半導体層１０１（不図示）、ゲート絶縁層１０２、ＧＭ層１０３、パッシベーション層１０４、ＳＤメタル層１０５、平坦化層１０６、ＡＭ層１１１、有機ＥＬ層１１２、透明電極層１１３、封止材料層１１４およびバンク１１５（不図示）からなる積層構造と、この積層構造に貼り合わされた対向基板５０とを備える。さらに、本実施の形態に係る表示装置５は、保護膜５１６を備える。

本実施の形態において、ＧＭ層１０３およびＳＤメタル層１０５は、平坦化層１０６の下方に形成された下部配線層である。また、ＡＭ層１１１および透明電極層１１３は、平坦化層１０６の上方に形成された上部配線層である。

保護膜５１６は、実施の形態１と同様に、上部配線層に含まれる配線と下部配線層に含まれる配線との短絡（ショート）を防止するための保護部である。また、本実施の形態における保護膜５１６は、実施の形態１と同様に、補助配線ＡＬを保護するための保護部でもある。

保護膜５１６は、実施の形態１と同様に、表示領域における下部配線層に含まれる配線（第１の配線）と上部配線層に含まれる配線（第２の配線）とが重なる重なり領域において、平坦化層１０６の上方に形成されている。

本実施の形態における保護膜５１６は、図１４の（ｂ）に示すように、ＡＭ層１１１（上部配線層）に含まれる補助配線ＡＬとＳＤメタル層１０５に含まれる電源配線ＰＬとが交差する交差領域（交差部）において、補助配線ＡＬの上に形成されている。

なお、保護膜５１６は、実施の形態１における保護膜１１６と同様に感光性樹脂材料によって構成することができ、露光及び現像により所定形状にパターニングすることができる。また、本実施の形態では、保護膜５１６の膜厚は、例えば１μｍ程度である。

また、図１４の（ａ）に示すように、下部配線層において、ＧＭ層１０３に含まれる、第１ゲート配線ＧＬ１、第２ゲート配線ＧＬ２、第２電源配線ＰＬ２および参照電源配線ＲＬの各配線は、それぞれ画素の行方向に延伸するように形成されている。また、ＳＤメタル層１０５に含まれるソース配線ＳＬおよび第１電源配線ＰＬ１は、それぞれ画素の列方向に延伸するように形成されている。

図１４の（ｂ）に示すように、ＡＭ層１１１に含まれるアノード１１１Ａは、画素Ｐ毎に分離して形成されている。また、ＡＭ層１１１に含まれる補助配線ＡＬは、画素の行方向に延伸するように形成されている。補助配線ＡＬと第１電源配線ＰＬ１とは直交するように配置されている。

なお、実施の形態１と同様に、アノード１１１Ａは、画素回路３０に印加される高電位側の第１電位に設定されており、補助配線ＡＬは、カソード１１３Ｋの設定電位と同じであって画素回路３０に印加される低電位側の第２電位に設定されている。

また、バンク１１５は、実施の形態１と同様に、画素開口部１１５ａと画素周辺開口部１１５ｂとを有する。保護膜５１６は、バンク１１５の画素周辺開口部１１５ｂの一部を覆うように形成されるとともに、補助配線ＡＬに沿って（すなわち画素の行方向に沿って）断続的に形成されている。保護膜５１６は、隣接するバンク１１５間を埋めるようにして形成されている。なお、バンク１１５の画素周辺開口部１１５ｂのうちの保護膜５１６が形成された領域以外の領域は、補助電極ＡＬとカソード（共通電極）とのコンタクト領域であり、補助電極ＡＬは、バンク１１５のコンタクト領域（画素周辺開口部）を介してカソード（共通電極）と電気的に接続される。

以上のようにして、本実施の形態に係る表示装置５が構成されている。

そして、本発明の実施の形態５に係る表示装置５によれば、電源配線ＰＬと補助配線ＡＬとが重なる重なり領域において、補助配線ＡＬの対向基板５０側に保護膜５１６が設けられている。これにより、図１３Ａおよび図１３Ｂに示すように、補助配線ＡＬが保護膜５１６によって保護されており、保護膜５１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が平坦化層１０６を突き抜けて第１電源配線ＰＬ１に到達することを阻止することができる。この結果、第１電源配線ＰＬ１と補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

（実施の形態６）
次に、本発明の実施の形態６に係る表示装置６について説明する。

上述の実施の形態５に係る表示装置１の構成では、図１４の（ｂ）に示すように、保護膜５１６によってカソード１１３Ｋと補助配線ＡＬとのコンタクト領域が小さくなってしまい、補助配線ＡＬによるカソード１１３Ｋの電圧降下の抑制効果が小さくなってしまう。

ここで、理想的には補助配線ＡＬとカソード１１３Ｋとが直接接触していれば、補助配線ＡＬとカソード１１３Ｋとの間のコンタクト抵抗は最も低くなるが、そのためには、有機ＥＬ層における正孔注入層や電子輸送層などの成膜時にコンタクト領域をマスクで隠す必要があり、マスクの分だけコストが上昇する。

一方、正孔注入層や電子輸送層などの有機材料を成膜する時に上記マスクを用いない場合、図１５に示すように、コンタクト領域に正孔注入層や電子輸送層などの有機材料が形成されてしまう。図１５の（ａ）は、図１４におけるＡ−Ａ’線に沿って切断した断面図であり、図１５の（ｂ）は、（ａ）の拡大断面図である。

このように、コンタクト領域に正孔注入層や電子輸送層などの有機材料が形成されてしまうと、図１６に示すように、カソード１１３Ｋと補助配線ＡＬとの間に寄生抵抗が発生し、コンタクト抵抗が上昇する。この結果、良好な画像を表示することができなくなる。

つまり、カソード１１３Ｋと補助配線ＡＬとの間に正孔注入層や電子輸送層などの有機材料が存在していたとしても有機材料のコンタクト抵抗上昇を抑制するには、コンタクト領域の面積を広げることが好ましい。

そこで、本発明者は、鋭意検討した結果、カソード１１３Ｋと補助配線ＡＬとのコンタクト領域を確保しつつ、保護膜を形成する構成を見出した。

以下、本発明の実施の形態６に係る表示装置６の構成について、図１７Ａ、図１７Ｂおよび図１８を用いて説明する。図１７Ａおよび図１７Ｂは、本実施の形態に係る表示装置の構成を示す断面図であり、それぞれ図１８の（ａ）および（ｂ）のＸ−Ｘ’線およびＹ−Ｙ’線に沿って切断したときの断面図である。また、図１８は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図１８の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図１８の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

本実施の形態と実施の形態５とが異なる点は、保護膜の構成である。すなわち、図１７Ａ、図１７Ｂおよび図１８に示すように、本実施の形態における保護膜６１６は、補助配線ＡＬと第１電源配線ＰＬ１とが交差する交差領域において、平坦化層１０６と補助電極ＡＬとの間において、平坦化層１０６の上に形成されている。また、保護膜６１６は、実施の形態５と同様に、画素の行方向に沿って断続的に形成されている。

なお、本実施の形態におけるバンク６１５は、保護膜６１６および補助配線ＡＬの幅方向の両端部を覆うように形成されている。また、バンク６１５の画素周辺開口部６１５ｂは、保護膜６１６に覆われていない。したがって、補助電極ＡＬとカソード１１３Ｋとのコンタクト領域を最大限大きく確保することができる。

以上、本実施の形態に係る表示装置６によれば、第１電源配線ＰＬ１と補助配線ＡＬとが交差する交差領域において、補助配線ＡＬと平坦化層１０６との間に保護膜６１６が設けられている。これにより、図１７Ａおよび図１７Ｂに示すように、保護膜６１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が平坦化層１０６を突き抜けて第１電源配線ＰＬ１に到達することを阻止することができる。この結果、第１電源配線ＰＬ１と補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

さらに、本実施の形態では、保護膜６１６を補助配線ＡＬの下に設けている。これにより、実施の形態５のように、保護膜６１６によってカソード１１３Ｋと補助配線ＡＬとのコンタクト領域が狭められることがなく、カソード１１３Ｋと補助配線ＡＬとのコンタクト領域を最大限大きく確保することができる。これにより、実施の形態５の構成と比べて、コンタクト抵抗を低減することができ、補助配線ＡＬによってカソード１１３Ｋの電圧降下を効果的に抑制することができる。したがって、良好な画像を表示することができる。

（実施の形態７）
次に、本発明の実施の形態７に係る表示装置７について説明する。

上述の実施の形態６に係る表示装置６の構成では、図７で説明したように、保護膜６１６をパターン形成する際に、平坦化層１０６もエッチングされる可能性があり、保護膜６１６を高精度にパターン形成する工程が難しく、平坦化層１０６の膜厚がばらついて平坦化度が低下したり、平坦化層１０６のコンタクトホールから露出するＳＤ層の界面がダメージを受けてコンタクト不良が発生したりする。

そこで、本発明者が鋭意検討した結果、平坦化層１０６の平坦化度の低下を抑制しつつ、平坦化層１０６のコンタクトホールにおけるコンタクト不良を抑制することができる構成を見出した。

以下、本発明の実施の形態７に係る表示装置７の構成について、図１９Ａ、図１９Ｂおよび図２０を用いて説明する。図１９Ａおよび図１９Ｂは、本実施の形態に係る表示装置の構成を示す断面図であり、それぞれ図２０の（ａ）および（ｂ）のＸ−Ｘ’線およびＹ−Ｙ’線に沿って切断したときの断面図である。また、図２０は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図２０の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図２０の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

本実施の形態では、バンク７１５の一部が、実施の形態５、６における保護膜５１６、６１６に相当する機能を有する保護部７１６となっている。つまり、保護部７１６は、バンク７１５と同一の材料であり、バンク７１５と同一の層に形成されている。保護部７１６は、バンク７１５の隔壁部のパターニングと同時にパターン形成することができる。つまり、保護部７１６とバンク７１５の隔壁部分（凸部）とを同時に形成することができる。

図１９Ａ、図１９Ｂおよび図２０に示すように、本実施の形態における保護部７１６は、バンク７１５が補助配線ＡＬの上にまで延設することで構成されており、バンク７１５における補助配線ＡＬ上の部分が保護部７１６として機能する。保護部７１６は、保護膜５１６と同様の機能を有しており、上部配線層に含まれる配線を保護する。また、保護部７１６は、図１９Ａおよび図１９Ｂに示すように、補助配線ＡＬと第１電源配線ＰＬ１とが交差する交差領域において、補助配線ＡＬの上に形成されている。

以上、本実施の形態に係る表示装置７によれば、第１電源配線ＰＬ１と補助配線ＡＬとの交差領域に、補助配線ＡＬの対向基板５０側に保護部７１６が設けられている。これにより、図１９Ａおよび図１９Ｂに示すように、保護部７１６の分だけ膜厚を稼ぐことができるので、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が平坦化層１０６を突き抜けて第１電源配線ＰＬ１に到達することを阻止することができる。この結果、第１電源配線ＰＬ１と補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

さらに、本実施の形態では、保護部７１６がバンク７１５の一部として構成されている。これにより、バンク７１５のパターン形状を変更するだけで、保護部７１６を形成することができる。したがって、工程数を増やすことなく、保護部７１６を形成することができる。

（実施の形態８）
次に、本発明の実施の形態８に係る表示装置８について、図２１Ａ、図２１Ｂおよび図２２を用いて説明する。図２１Ａおよび図２１Ｂは、本実施の形態に係る表示装置の構成を示す断面図であり、それぞれ図２２の（ａ）および（ｂ）のＸ−Ｘ’線およびＹ−Ｙ’線に沿って切断したときの断面図である。また、図２２は、本実施の形態に係る表示装置における画素の配線レイアウトを示す図であり、対向基板５０を貼り付ける側から見たときの構成を示している。なお、図２２の（ａ）は、下部配線層（ＧＭ層１０３、ＳＤメタル層１０５）の上面透視図であり、図２２の（ｂ）は、上部配線層（ＡＭ層１１１）の上面透視図である。

図２１Ａ、図２１Ｂおよび図２２に示すように、本実施の形態と実施の形態７とが異なる点は、保護部（バンク）の材料である。すなわち、本実施の形態において、保護部８１６（バンク８１５）は、平坦化層１０６よりも硬い材料によって形成されている。これにより、図２１Ａおよび図２１Ｂに示すように、対向基板５０を貼り合わせる際に、混入した異物６０が基板１００側に押し込まれたとしても、異物６０が保護部８１６（バンク８１５）を突き抜けることを抑制することができる。

このような保護部８１６（バンク８１５）の材料としては、実施の形態４と同様の感光性樹脂組成物を用いることができる。

以上、本実施の形態に係る表示装置８によれば、第１電源配線ＰＬ１と補助配線ＡＬとの交差領域に、補助配線ＡＬの対向基板５０側に保護部８１６が設けられている。これにより、保護部８１６の分だけ膜厚を稼ぐことができる。さらに、本実施の形態によれば、保護部８１６が平坦化層１０６よりも硬い材料によって構成されている。このように、本実施の形態では、補助配線ＡＬの上に硬い保護部８１６が設けられているので、図２１Ａおよび図２１Ｂに示すように、補助配線ＡＬの上方に導電性の異物６０が混入したとしても、異物６０が保護部８１６（バンク８１５）を突き抜けることを抑制することができる。これにより、第１電源配線ＰＬ１と補助配線ＡＬとの配線間ショートの発生を抑制することができるので、表示装置を正常に駆動させることができる。したがって、表示装置の歩留まりの低下を低減することができる。

（変形例）
以上、本発明に係る表示装置について、実施の形態に基づいて説明したが、本発明は上記の実施の形態及び変形例に限定されるものではない。

例えば、上記の実施の形態１〜８において、保護膜は、電源配線（第１の配線）と補助配線（第２の配線）とが重なる重なり領域に形成したが、これに限らない。電位が異なる２つの配線が平坦化層１０６等の絶縁層を介して重なる領域であれば、保護膜はどこに形成しても構わない。この場合、保護膜は、２つの配線のうちの上側の配線の上方に形成することが好ましい。例えば、実施の形態５〜８において、ソース配線ＳＬ（第１の配線）と補助配線ＡＬ（第２の配線）とが重なる重なり領域（交差領域）に、補助配線ＡＬの上に保護膜（保護部）を形成しても構わない。

また、上記の実施の形態１〜４において、電源配線ＰＬは、画素の列方向に延伸するように構成したが、画素の行方向に延伸するように構成しても構わない。この場合、電源配線ＰＬと補助配線ＡＬとは直交することになるので、保護膜は、電源配線ＰＬと補助配線ＡＬとの交差領域に形成される。

また，上記の実施の形態１〜８において、上部配線層をＡＭ層１１１とし、下部配線層をＧＭ層１０３またはＳＤメタル層１０５としたが、これに限らない。

また、上記の実施の形態１〜４において、第一薄膜トランジスタ、第二薄膜トランジスタは、ｐチャネル型のＴＦＴとしたが、ｎチャネル型のＴＦＴとしても構わない。また、上記の実施の形態５〜８において、第一薄膜トランジスタ、第二薄膜トランジスタ、第三薄膜トランジスタおよび第四薄膜トランジスタは、ｎチャネル型のＴＦＴとしたが、ｐチャネル型のＴＦＴとしても構わない。あるいは、ｐチャネル型のＴＦＴとｎチャネル型のＴＦＴとを組み合わせても構わない。

また、上記の実施の形態１〜８において、第一薄膜トランジスタ、第二薄膜トランジスタ、第三薄膜トランジスタおよび第四薄膜トランジスタは、トップゲート型のＴＦＴとしたが、ボトムゲート型のＴＦＴとしても構わない。

また、上記の実施の形態１〜８では、有機ＥＬ表示装置に適用する例を示したが、液晶表示装置や無機ＥＬ表示装置等の他の表示装置にも適用することができる。

その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。

本発明に係る表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置等において広く利用することができる。

１０、１０１０ 有機ＥＬ素子
２０、１０２０ アクティブマトリクス基板
３０ 画素回路
３１、４１ 第一薄膜トランジスタ
３２、４２ 第二薄膜トランジスタ
３３、４５ コンデンサ
４３ 第三薄膜トランジスタ
４４ 第四薄膜トランジスタ
５０、１０５０ 対向基板
６０ 異物
１００、１１００ 基板
１０１、１１０１ 半導体層
１０２、１１０２ ゲート絶縁層
１０３、１１０３ ＧＭ層
１０４、１１０４ パッシベーション層
１０５、１１０５ ＳＤメタル層
１０６、１１０６ 平坦化層
１１０ ＥＬ部
１２０ 駆動回路層
１１１、１１１１ ＡＭ層
１１１Ａ、１１１１Ａ アノード
１１２、１１１２ 有機ＥＬ層
１１３、 透明電極層
１１３Ｋ カソード
１１４、１１１４ 封止材料層
１１５、２１５、３１５、４１５、６１５、７１５、８１５、１１１５ バンク
１１５ａ 画素開口部
１１５ｂ、２１５ｂ、３１５ｂ、６１５ｂ 画素周辺開口部
１１６、２１６、５１６、６１６ 保護膜
２１６Ｍ 感光性樹脂組成物層
３１６、４１６、７１６、８１６ 保護部
１１１２Ｂ 青色有機ＥＬ層
１１１２Ｒ 赤色有機ＥＬ層
ＧＬ ゲート配線
ＧＬ１ 第１ゲート配線
ＧＬ２ 第２ゲート配線
ＳＬ ソース配線
ＰＬ 電源配線
ＰＬ１ 第１電源配線
ＰＬ２ 第２電源配線
ＡＬ 補助配線
ＲＬ 参照電源配線
ＰＢ 青色表示画素
ＰＲ 赤色表示画素

Claims (12)

1. 複数の画素がマトリクス状に配置された表示領域を有する表示装置であって、
   第１の基板と、
   前記第１の基板の上方に設けられ、第１の電位に設定される第１の配線を含む下部配線層と、
   前記下部配線層の上方に設けられた平坦化層である層間絶縁層と、
   前記層間絶縁層の上方に設けられ、前記第１の電位とは異なる第２の電位に設定される第２の配線を含む上部配線層と、
   前記複数の画素を画素毎に区画するための隔壁と、
   前記上部配線層の上方に設けられた第２の基板と、を備え、
   前記表示領域において前記第２の基板を上方から見たときに前記第１の配線と前記第２の配線とが重なる領域を重なり領域とすると、前記重なり領域における前記層間絶縁層の上方には、前記第１の配線と前記第２の配線との短絡を防止するための保護部が設けられており、
   前記保護部は、前記隔壁の開口部に設けられている、
   表示装置。
2. 前記重なり領域は、前記第１の配線と前記第２の配線とが交差する交差領域である、
   請求項１に記載の表示装置。
3. 前記保護部は、前記第２の配線の前記第２の基板側に設けられている、
   請求項１または２に記載の表示装置。
4. 前記保護部は、前記層間絶縁層と前記第２の配線との間に設けられている、
   請求項１または２に記載の表示装置。
5. 前記複数の画素の各々は、
   ２つの電極と当該２つの電極の間に形成された有機発光層とを含む有機発光素子と、
   前記有機発光素子を電流駆動する駆動トランジスタを含む画素回路とを有し、
   前記駆動トランジスタのソース／ドレイン電極が、前記第１の配線と電気的に接続され、
   前記有機発光素子の２つの電極のうちの一方の電極が、前記第２の配線と電気的に接続されている、
   請求項１〜４のいずれか１項に記載の表示装置。
6. 前記駆動トランジスタのゲート電極、またはソース／ドレイン電極は、前記第１の配線と同一の層に形成され、
   前記有機発光素子の２つの電極のうちの他方の電極は、前記第２の配線と同一の層に形成されている、
   請求項５に記載の表示装置。
7. 前記第１の電位は、前記画素回路に印加される高電位側の電位であり、
   前記第２の電位は、前記画素回路に印加される低電位側の電位である、
   請求項５又は６に記載の表示装置。
8. 前記第２の配線は、前記有機発光素子の２つの電極のうちの一方の電極と電気的に接続された補助配線である、
   請求項５〜７のいずれか１項に記載の表示装置。
9. 前記第１の配線は、前記画素回路に電源電圧を供給する電源配線である、
   請求項５〜８のいずれか１項に記載の表示装置。
10. 前記第１の配線は、前記画素回路に映像信号電圧を供給するソース配線である、
    請求項５〜８のいずれか１項に記載の表示装置。
11. 前記保護部は、前記層間絶縁層よりも硬い材料からなる、
    請求項１〜１０のいずれか１項に記載の表示装置。
12. さらに、前記第２の基板と前記保護部との間に形成された絶縁層を備える、
    請求項１〜１１のいずれか１項に記載の表示装置。

Images