JP2006284945A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2006284945A JP2006284945A JP2005105101A JP2005105101A JP2006284945A JP 2006284945 A JP2006284945 A JP 2006284945A JP 2005105101 A JP2005105101 A JP 2005105101A JP 2005105101 A JP2005105101 A JP 2005105101A JP 2006284945 A JP2006284945 A JP 2006284945A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal line
- drain
- transistor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 35
- 238000005401 electroluminescence Methods 0.000 description 20
- 239000010408 film Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 238000005192 partition Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 101000702394 Homo sapiens Signal peptide peptidase-like 2A Proteins 0.000 description 5
- 101000702393 Homo sapiens Signal peptide peptidase-like 2B Proteins 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】低階調域内の階調が本来の階調よりも高い階調として表示されるのを防止する。
【解決手段】本発明では、ブランキング期間において、電流源CSとプリチャージ回路PCCとを接続してプリチャージ回路PCCに第1リセット信号を書き込む第1リセット動作を行い、各選択期間において、電流源CSと画素PX内の駆動回路とを接続して駆動回路に第2リセット信号を書き込むことにより映像信号線DLの電位を第1電位に設定する第2リセット動作と、映像信号線DLを電流源CSから切断すると共にプリチャージ回路PCCから映像信号線DLに第3リセット信号を一定時間だけ出力することにより映像信号線DLの電位を第1電位から第2電位へとシフトさせる第3リセット動作と、電流源CSと画素PX内の駆動回路とを接続して駆動回路に映像信号を書き込む書込動作とを順次行い、各非選択期間において、画素PX内の駆動回路と画素電極とを接続して駆動電流を表示素子OLEDに流す表示動作を行う。
【選択図】 図3
【解決手段】本発明では、ブランキング期間において、電流源CSとプリチャージ回路PCCとを接続してプリチャージ回路PCCに第1リセット信号を書き込む第1リセット動作を行い、各選択期間において、電流源CSと画素PX内の駆動回路とを接続して駆動回路に第2リセット信号を書き込むことにより映像信号線DLの電位を第1電位に設定する第2リセット動作と、映像信号線DLを電流源CSから切断すると共にプリチャージ回路PCCから映像信号線DLに第3リセット信号を一定時間だけ出力することにより映像信号線DLの電位を第1電位から第2電位へとシフトさせる第3リセット動作と、電流源CSと画素PX内の駆動回路とを接続して駆動回路に映像信号を書き込む書込動作とを順次行い、各非選択期間において、画素PX内の駆動回路と画素電極とを接続して駆動電流を表示素子OLEDに流す表示動作を行う。
【選択図】 図3
Description
本発明は、表示装置及びその駆動方法に関する。
有機エレクトロルミネッセンス(EL)表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動トランジスタをガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
以下の特許文献1には、カレントコピー型の回路を画素回路に採用した有機EL表示装置が記載されている。
このカレントコピー型の画素回路は、駆動トランジスタであるnチャネル電界効果トランジスタと、有機EL素子と、キャパシタとを含んでいる。nチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはnチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機EL素子の陽極は、より高電位の電源線に接続されている。
この画素回路は、以下の方法で駆動する。
まず、nチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でnチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネル電界効果トランジスタのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
まず、nチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でnチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネル電界効果トランジスタのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
次に、nチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、nチャネル電界効果トランジスタのドレインを有機EL素子の陰極に接続する。これにより、有機EL素子には、先の電流Isigとほぼ等しい大きさの駆動電流Idrvが流れる。有機EL素子は、この駆動電流Idrvの大きさに対応した輝度で発光する。
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Isigとほぼ等しい大きさの駆動電流Idrvを、書込期間に続く保持期間においてもnチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、nチャネル電界効果トランジスタの閾値Vthだけでなく移動度や寸法などが駆動電流Idrvに与える影響も排除することができる。
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな駆動電流Idrvに対応した映像信号Isigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調が本来の階調よりも高い階調として表示され易く、したがって、設計通りのコントラスト比を実現することが難しい。
米国特許第6373454号明細書
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することにある。
本発明の第1側面によると、映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第1電源端子に接続されると共に第1入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第3電源端子に接続されると共に第2入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備し、ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第2入力信号として前記第1リセット信号を書き込む第1リセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第2リセット信号を書き込むことにより前記映像信号線の電位を第1電位に設定する第2リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第3リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第1電位から第2電位へとシフトさせる第3リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第1入力信号として前記映像信号を書き込む書込動作とを順次行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置が提供される。
本発明の第2側面によると、映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第1電源端子に接続された駆動トランジスタと、第1定電位端子と前記駆動トランジスタのゲートとの間に接続された第1キャパシタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第3電源端子に接続されたプリチャージトランジスタと、第2定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第2キャパシタとを含んだプリチャージ回路とを具備し、ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第1リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第1リセット動作を行い、各選択期間において、前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第2リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第2リセット動作と、前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第3リセット動作と、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする表示装置が提供される。
本発明の第3側面によると、映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第1電源端子に接続されると共に第1入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第3電源端子に接続されると共に第2入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備した表示装置の駆動方法であって、ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第2入力信号として前記第1リセット信号を書き込む第1リセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第2リセット信号を書き込むことにより前記映像信号線の電位を第1電位に設定する第2リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第3リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第1電位から第2電位へとシフトさせる第3リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第1入力信号として前記映像信号を書き込む書込動作とを順次行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法が提供される。
本発明の第4側面によると、映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第1電源端子に接続された駆動トランジスタと、第1定電位端子と前記駆動トランジスタのゲートとの間に接続された第1キャパシタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第3電源端子に接続されたプリチャージトランジスタと、第2定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第2キャパシタとを含んだプリチャージ回路とを具備した表示装置の駆動方法であって、ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第1リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第1リセット動作を行い、各選択期間において、前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第2リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第2リセット動作と、前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第3リセット動作と、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする駆動方法が提供される。
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することことが可能となる。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の第1態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す断面図である。図3は、図1の表示装置の一部を示す等価回路図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、例えば、ガラス基板などの絶縁基板SUBを含んでいる。
基板SUB上には、図2に示すように、アンダーコート層UCとして、例えば、SiNx層とSiOx層とが順次積層されている。
アンダーコート層UC上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層SC、例えばTEOS(TetraEthyl OrthoSilicate)などを用いて形成され得るゲート絶縁膜GI、及び例えばMoWなどからなるゲートGが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、pチャネル薄膜トランジスタであり、図1及び図3の駆動トランジスタDRT、プリチャージトランジスタPCT、及びスイッチSWa乃至SWfとして利用している。
ゲート絶縁膜GI上には、図1及び図3に示すキャパシタC1及びC2の各々の一方の電極と走査信号線SL1及びSL2と制御線CL1乃至CL3とがさらに配置されている。これらは、ゲートGと同一の工程で形成可能である。
走査信号線SL1及びSL2は、図1に示すように、各々が画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に交互に配列している。これら走査信号線SL1及びSL2は、走査信号線ドライバYDRに接続されている。
制御線CL1乃至CL3は、各々がX方向に延びており、Y方向に配列している。これら制御線CL1乃至CL3は、走査信号線ドライバYDRに接続されている。
ゲート絶縁膜GI、ゲートG、走査信号線SL1及びSL2、制御線CL1乃至CL3、並びにキャパシタC1及びC2の各々の一方の電極は、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOxなどからなる。この層間絶縁膜IIの一部は、キャパシタC1及びC2の誘電体層として利用する。
層間絶縁膜II上には、図1及び図3に示すキャパシタC1及びC2の各々の他方の電極、図2に示すソース電極SE及びドレイン電極DE、並びに、図1と図3とに示す映像信号線DL、電源線PSL1及びPSL2が配置されている。これらは、同一工程で形成可能であり、例えば、Mo/Al/Moの三層構造を有している。
ソース電極SE及びドレイン電極DEは、層間絶縁膜IIに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
映像信号線DLは、図1に示すように、各々がY方向に延びており、X方向に配列している。これら映像信号線DLは、後述する出力制御スイッチSWfを介して映像信号線ドライバXDRに接続されている。
電源線PSL1は、この例では、各々がY方向に延びており、X方向に配列している。電源線PSL2は、この例では、Y方向に延びている。
ソース電極SE、ドレイン電極DE、映像信号線DL、電源線PSL1及びPSL2、並びにキャパシタC1及びC2の各々の他方の電極は、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNxなどからなる。
パッシベーション膜PS上には、図2に示すように、前面電極として、光透過性の第1電極PEが互いから離間して並置されている。各第1電極PEは、画素電極であり、パッシベーション膜PSに設けた貫通孔を介して、スイッチSWaのドレイン電極DEに接続されている。
第1電極PEは、この例では陽極である。第1電極PEの材料としては、例えば、ITO(Indium Tin Oxide)のような透明導電性酸化物を使用することができる。
パッシベーション膜PS上には、さらに、図2に示す隔壁絶縁層PIが配置されている。隔壁絶縁層PIには、第1電極PEに対応した位置に貫通孔が設けられているか、或いは、第1電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIには、第1電極PEに対応した位置に貫通孔が設けられていることとする。
隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。
第1電極PE上には、活性層として、発光層を含んだ有機物層ORGが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極で第2電極CEで被覆されている。第2電極CEは、画素PX間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第2電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。各々の有機EL素子OLEDは、第1電極PE、有機物層ORG及び第2電極CEで構成されている。
絶縁基板SUB上では、複数の画素PXがマトリクス状に配列している。これら画素PXは、映像信号線DLと走査信号線SL1との交差部近傍に配置されている。
各画素PXは、表示素子である有機EL素子OLEDと、駆動回路と、駆動電流供給制御スイッチSWaとを含んでいる。この例では、駆動回路は、図1及び図3に示すように、駆動トランジスタDRTと、映像信号供給制御スイッチSWbと、ダイオード接続スイッチSWcと、キャパシタC1とを含んでいる。上記の通り、この例では、駆動トランジスタDRT及びスイッチSWa乃至SWcは、pチャネル薄膜トランジスタである。スイッチSWb及びSWcは、駆動トランジスタDRTのドレインとゲートと映像信号線DLとの接続を、それらが互いに接続された第1状態と、それらが互いから切断された第2状態との間で切り替える第1スイッチ群を構成している。
駆動トランジスタDRTと駆動電流供給制御スイッチSWaと有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、第1電源端子ND1は電源線PSL1に接続された高電位電源端子であり、第2電源端子ND2は低電位電源端子である。例えば、第1電源端子ND1の電位は8Vとし、第2電源端子ND2の電位は0Vとする。
駆動電流供給制御スイッチSWaのゲートは、走査信号線SL1に接続されている。映像信号供給制御スイッチSWbは映像信号線DLと駆動トランジスタDRTのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。ダイオード接続スイッチSWcは駆動トランジスタDRTのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。
キャパシタC1は、第1定電位端子と駆動トランジスタDRTのゲートとの間に接続されている。この例では、第1定電位端子は、第1電源端子ND1に接続されている。
絶縁基板SUB上では、映像信号線DLに対応して、複数のプリジャージ回路PCCが配列している。これらプリチャージ回路PCCは、映像信号線DLと制御線CL2との交差部近傍に配置されている。
各プリチャージ回路PCCは、図1及び図3に示すように、プリチャージトランジスタPCTと、リセット信号供給制御スイッチSWdと、ダイオード接続スイッチSWeと、キャパシタC2とを含んでいる。上記の通り、この例では、プリチャージトランジスタPCT並びにスイッチSWd及びSWeは、pチャネル薄膜トランジスタである。スイッチSWd及びSWeは、プリチャージトランジスタPCTのドレインとゲートと映像信号線DLとの接続を、それらが互いに接続された第1状態と、それらが互いから切断された第2状態と、ゲートがドレイン及び映像信号線DLから切断され且つドレインが映像信号線DLに接続された第3状態の間で切り替える第2スイッチ群を構成している。
プリチャージトランジスタPCTとリセット信号供給制御スイッチSWdとは、第3電源端子ND3と第2電源端子ND2との間で、この順に直列に接続されている。この例では、第3電源端子ND3は、電源線PSL2に接続されており、第2電源端子よりも高電位の高電位電源端子である。第3電源端子ND3の電位は、例えば、10Vに設定する。
リセット信号供給制御スイッチSWdのゲートは、制御線CL2に接続されている。ダイオード接続スイッチSWeはプリチャージトランジスタPCTのドレインとゲートとの間に接続されており、そのゲートは制御線CL3に接続されている。
キャパシタC2は、第2定電位端子とプリチャージトランジスタPCTのゲートとの間に接続されている。この例では、第2定電位端子は、第3電源端子ND3に接続されている。
絶縁基板SUB上には、映像信号線ドライバXDRが配置されている。映像信号線ドライバXDRは、図3に示すように、映像信号線DLに対応して複数の電流源CSとスイッチSWgとを含んでいる。電流源CSとスイッチSWgとは、接地線と映像信号線ドライバXDRの出力端子との間で、この順に直列に接続されている。電流源CSは、映像信号と第1リセット信号と第2リセット信号とを電流信号として出力する。第1及び第2リセット信号は十分に大きな定電流であり、それらの大きさは、例えば3.0μAとする。
絶縁基板SUB上には、走査信号線ドライバYDRが配置されている。上記の通り、走査信号線ドライバYDRには、走査信号線SL1及びSL2と制御線CL1乃至CL3とが接続されている。
絶縁基板SUB上では、映像信号線DLに対応して、複数の出力制御スイッチSWfが配列している。これら出力制御スイッチSWfは、映像信号線DLと映像信号線ドライバXDRの出力端子との間に接続されており、それらのゲートは制御線CL1に接続されている。
なお、この有機EL表示装置から有機物層ORGと第2電極CEとを省略したものや、隔壁絶縁層PIと有機物層ORGと第2電極CEとを省略したものがアレイ基板に相当している。
この有機EL表示装置は、例えば、以下の方法により駆動する。
図4は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図4には、画素PXがM個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
図4は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図4には、画素PXがM個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
図4において、「XDR出力」のうち、「Isig(m)」と表記した期間は映像信号線ドライバXDRが映像信号線DLに映像信号Isig(m)を出力する期間を示し、「Irst1」と表記した期間は映像信号線ドライバXDRが映像信号線DLに第1リセット信号Irst1を出力する期間を示し、「Irst2」と表記した期間は映像信号線ドライバXDRが映像信号線DLに第2リセット信号Irst2を出力する期間を示している。また、図4において、「PCC入出力」のうち、「Irst1」と表記した期間は映像信号線ドライバXDRがプリチャージ回路PCCに第1リセット信号Irst1を入力する期間を示し、「Irst3」と表記した期間はプリチャージ回路PCCが映像信号線DLに第3リセット信号Irst3を出力する期間を示している。さらに、図4において、「SL1電位」及び「SL2電位」で示す波形は走査信号線SL1及びSL2の電位をそれぞれ示し、「CL1電位」乃至「CL3電位」で示す波形は制御線CL1乃至CL3の電位をそれぞれ示している。
この駆動方法では、ブランキング期間(垂直ブランキング期間)と有効走査期間とを交互に繰り返す。ブランキング期間では第1リセット動作を行い、有効走査期間では画素PXを行毎に走査(選択)する。各画素PXの選択期間では、第2リセット動作、第3リセット動作、及び書込動作を順次行い、非選択期間では表示動作を行う。なお、各画素PXの非選択期間の一部はブランキング期間と重複している。
第1リセット動作は、映像信号線DLを介して電流源CSとプリチャージ回路PCCとを接続して、プリチャージ回路PCCに第1リセット信号Irst1を書き込むことを含んでいる。すなわち、まず、スイッチSWfを閉じたまま(導通状態)、スイッチSWe及びSWdを閉じる。この状態で、スイッチSWgを閉じて、第3電源端子ND3と映像信号線DLとの間に、例えば3.0μAの第1リセット電流Irst1を流す。このとき、全画素PXで、スイッチSWaは閉じたままとしておき、スイッチSWb及びSWcは開いたままとしておく(非導通状態)。これにより、プリチャージトランジスタPCTのゲート−ソース間電圧を、これが第1リセット電流Irst1を流すときの値に設定する。その後、スイッチSWd乃至SWfを開く。スイッチSWeは、次の第1リセット動作を開始するまで開いたままとしておく。これにより、有効走査期間に亘り、プリチャージトランジスタPCTのゲート−ソース間電圧を保持する。
m行目の画素PXを選択する期間,すなわち、m行目選択期間,では、まず、選択した画素PXのスイッチSWaを開く。スイッチSWaを開いている期間内に、第2リセット動作、第3リセット動作、及び書込動作を順次実施する。
第2リセット動作は、映像信号線DLを介して電流源CSと駆動回路とを接続して駆動回路に第2リセット信号Irst2を書き込むことにより、映像信号線DLの電位を第1電位V1に設定することを含んでいる。すなわち、まず、スイッチSWfを閉じたまま、スイッチSWb及びSWcを閉じる。この状態で、スイッチSWgを閉じて、第1電源端子ND1と映像信号線DLとの間に、第2リセット信号として、例えば3.0μAの第2リセット電流Irst2を流す。このとき、スイッチSWa、SWd及びSWeは開いたままとしておく。これにより、駆動トランジスタDRTのゲート電位を、駆動トランジスタDRTのソース−ドレイン間に第2リセット電流Irst2が流れるときの値V1に設定する。すなわち、映像信号線DLの電位を第1電位V1に設定する。その後、スイッチSWb、SWc及びSWgを開く。
第2リセット動作に続いて行う第3リセット動作は、映像信号線DLを電流源CSから切断すると共にプリチャージ回路PCCから映像信号線DLに第3リセット信号Irst3を一定時間だけ出力することにより、映像信号線DLの電位を第1電位V1から第2電位V2へとシフトさせることを含んでいる。すなわち、まず、スイッチSWfを開き、スイッチSWdを閉じる。このとき、スイッチSWa乃至SWc及びSWe乃至SWgは開いたままとしておく。スイッチSWdを閉じてから一定時間経過した後、スイッチSWdを開く。スイッチSWdを閉じている間、プリチャージ回路PCCは、映像信号線DLに、リセット信号Irst1とほぼ等しい大きさの第3リセット信号Irst3を出力する。その結果、映像信号線DLの電位は、第1電位V1から第2電位V2へとシフトする。例えば、映像信号線DLの配線容量が10pF程度であるとすると、プリチャージ回路PCCから映像信号線DLへと約3.0μAの第3リセット信号Irst3を5マイクロ秒間だけ出力することにより、映像信号線DLの電位は約3V上昇する。
第3リセット動作に続いて行う書込動作は、映像信号線DLを介して電流源CSと駆動回路とを接続して、駆動回路に映像信号Isig(m)を書き込むことを含んでいる。すなわち、まず、スイッチSWb、SWc及びSWfを閉じる。この状態で、スイッチSWgを閉じて、第1電源端子ND1と映像信号線DLとの間に、映像信号として書込電流Isig(m)を流す。このとき、スイッチSWa、SWd及びSWeは開いたままとしておく。これにより、駆動トランジスタDRTのゲート電位を、駆動トランジスタDRTのソース−ドレイン間に書込電流Isig(m)が流れるときの値である第3電位V3に設定する。その後、スイッチSWb、SWc及びSWgを開き、さらに、スイッチSWaを閉じる。すなわち、表示動作を開始する。
選択期間に続く非選択期間では、表示動作を継続する。表示動作は、駆動回路と画素電極PEとを接続して駆動電流Idrv(m)を有機EL素子OLEDに流すことを含んでいる。すなわち、非選択の画素PXでは、スイッチSWaを閉じたままとすると共に、スイッチSWb及びSWcは開いたままとする。スイッチSWaを閉じている間、有機EL素子OLEDには、書込電流Isig(m)に対応した大きさの駆動電流Idrv(m)が流れる。有機EL素子OLEDは、駆動電流Idrv(m)の大きさに対応した輝度で発光する。
ところで、プリチャージ回路PCCを含んでいない有機EL表示装置では、例えば、m行目の画素PXで高階調域内の階調を表示した場合、m行目選択期間を開始する時点において、映像信号線DLの電位は、第1電源端子ND1の電位Vddと駆動トランジスタDRTの閾値電圧Vthとの和Vdd+Vth(最低階調に対応した電位)よりも遥かに低い電位に設定されている。そのため、m+1行目の画素PXで低階調域内の階調を表示するためには、m+1行目選択期間の書込動作により、映像信号線DLの電位を大幅に高めなければならない。すなわち、書込電流Isig(m+1)が小さいにも拘らず、映像信号線DLの電位を大幅に変化させなければならない。そのため、m+1行目選択期間の書込動作によって駆動トランジスタDRTのゲート電位を書込電流Isig(m+1)に対応した値に正確に設定することが難しい。
これに対し、図4を参照しながら説明した駆動方法では、第2リセット動作によって映像信号線DLの電位を第1電位V1に設定し、第3リセット動作によって映像信号線DLの電位を第1電位V1から第2電位V2へと低下させる。そのため、第2電位V2を十分に低い電位とすれば、m行目の画素PXで表示する階調の高低に拘らず、m+1行目の画素PXで低階調域内の階調を表示するために、m+1行目選択期間の書込動作によって映像信号線DLの電位を大幅に高める必要がない。したがって、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することができる。
しかも、第2リセット動作を終了した時点における映像信号線DLの第1電位V1は、駆動トランジスタDRTの閾値電圧Vthを反映している。差V2−V1は一定であるので、第2電位V2も駆動トランジスタDRTの閾値電圧Vthを反映している。すなわち、画素PX間での閾値電圧Vthの相違に対応して、第2電位V2も画素PX間で異なる値になる。そのため、第2電位V2を最低階調に対応した第3電位V3とほぼ等しくなるように設定すれば、例え、書込電流Isigが著しく小さいために第2電位V2から第3電位V3への変化が殆ど生じない場合であっても、閾値電圧Vthが駆動電流Idrvに与える影響を画素PX間でほぼ等しくすることができる。したがって、この駆動方法によると、低階調画像を表示した場合に表示ムラが発生することがない。
このように、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されることや、低階調画像を表示した場合に表示ムラが発生することを防止できる。また、この駆動方法は、中階調域及び高階調域内の階調を高い再現性で表示することができる。すなわち、この駆動方法によると、全階調を高い再現性で表示することができる。
本態様では、画素PXに図3の構造を採用したが、画素PXには他の構造を採用することも可能である。例えば、ダイオード接続スイッチSWcは、駆動トランジスタDRTのドレインとゲートとの間に接続する代わりに、駆動トランジスタDRTのドレインと映像信号線DLとの間に接続してもよい。或いは、映像信号供給制御スイッチSWbは、駆動トランジスタDRTのドレインと映像信号線DLとの間に接続する代わりに、駆動トランジスタDRTのゲートと映像信号線DLとの間に接続してもよい。
また、本態様では、プリチャージ回路PCCに図3の構造を採用したが、プリチャージ回路PCCには他の構造を採用することも可能である。例えば、ダイオード接続スイッチSWeは、プリチャージトランジスタPCTのドレインとゲートとの間に接続する代わりに、プリチャージトランジスタPCTのドレインと映像信号線との間に接続してもよい。
C1…キャパシタ、C2…キャパシタ、CE…対向電極、CL1…制御線、CL2…制御線、CL3…制御線、CS…電流源、DE…ドレイン電極、DL…映像信号線、DRT…駆動トランジスタ、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…第1電源端子、ND2…第2電源端子、ND3…第3電源端子、OLED…有機EL素子、ORG…有機物層、PCC…プリチャージ回路、PCT…プリチャージトランジスタ、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL1…電源線、PSL2…電源線、PX…画素、SC…半導体層、SE…ソース電極、SL1…走査信号線、SL2…走査信号線、SUB…絶縁基板、SWa…駆動電流供給制御スイッチ、SWb…映像信号供給制御スイッチ、SWc…ダイオード接続スイッチ、SWd…リセット信号供給制御スイッチ、SWe…ダイオード接続スイッチ、SWf…出力制御スイッチ、SWg…スイッチ、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (8)
- 映像信号線と、
映像信号と第1及び第2リセット信号とを出力する電流源と、
前記映像信号線に沿って配列し、第1電源端子に接続されると共に第1入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、
第3電源端子に接続されると共に第2入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備し、
ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第2入力信号として前記第1リセット信号を書き込む第1リセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第2リセット信号を書き込むことにより前記映像信号線の電位を第1電位に設定する第2リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第3リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第1電位から第2電位へとシフトさせる第3リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第1入力信号として前記映像信号を書き込む書込動作とを順次行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置。 - 前記駆動回路は、ソースが前記第1電源端子に接続された駆動トランジスタと、第1定電位端子と前記駆動トランジスタのゲートとの間に接続された第1キャパシタとを含み、
前記プリチャージ回路は、ソースが前記第3電源端子に接続されたプリチャージトランジスタと、第2定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第2キャパシタとを含んだことを特徴とする請求項1に記載の表示装置。 - 前記映像信号線と前記電流源との間に接続された出力制御スイッチをさらに具備し、
前記駆動回路は、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替える第1スイッチ群をさらに含み、
前記プリチャージ回路は、前記プリチャージトランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態と、前記ゲートが前記ドレインから切断され且つ前記ドレインが前記映像信号線に接続された状態との間で切り替える第2スイッチ群をさらに含み、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインと前記画素電極との間に接続された駆動電流供給制御スイッチとをさらに含んだことを特徴とする請求項2に記載の表示装置。 - 映像信号線と、
映像信号と第1及び第2リセット信号とを出力する電流源と、
前記映像信号線と前記電流源との間に接続された出力制御スイッチと、
前記映像信号線に沿って配列し、ソースが第1電源端子に接続された駆動トランジスタと、第1定電位端子と前記駆動トランジスタのゲートとの間に接続された第1キャパシタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、
ソースが第3電源端子に接続されたプリチャージトランジスタと、第2定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第2キャパシタとを含んだプリチャージ回路とを具備し、
ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第1リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第1リセット動作を行い、
各選択期間において、
前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第2リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第2リセット動作と、
前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第3リセット動作と、
前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、
各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする表示装置。 - 前記駆動回路は、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替える第1スイッチ群をさらに含み、
前記プリチャージ回路は、前記プリチャージトランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態と、前記ゲートが前記ドレインから切断され且つ前記ドレインが前記映像信号線に接続された状態との間で切り替える第2スイッチ群をさらに含み、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインと前記画素電極との間に接続された駆動電流供給制御スイッチとをさらに含んだことを特徴とする請求項4に記載の表示装置。 - 前記表示素子は有機EL素子であることを特徴とする請求項1又は4に記載の表示装置。
- 映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第1電源端子に接続されると共に第1入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第3電源端子に接続されると共に第2入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備した表示装置の駆動方法であって、
ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第2入力信号として前記第1リセット信号を書き込む第1リセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第2リセット信号を書き込むことにより前記映像信号線の電位を第1電位に設定する第2リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第3リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第1電位から第2電位へとシフトさせる第3リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第1入力信号として前記映像信号を書き込む書込動作とを順次行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法。 - 映像信号線と、映像信号と第1及び第2リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第1電源端子に接続された駆動トランジスタと、第1定電位端子と前記駆動トランジスタのゲートとの間に接続された第1キャパシタと、画素電極と第2電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第3電源端子に接続されたプリチャージトランジスタと、第2定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第2キャパシタとを含んだプリチャージ回路とを具備した表示装置の駆動方法であって、
ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第1リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第1リセット動作を行い、
各選択期間において、
前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第2リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第2リセット動作と、
前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第3リセット動作と、
前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、
各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105101A JP2006284945A (ja) | 2005-03-31 | 2005-03-31 | 表示装置及びその駆動方法 |
US11/386,748 US7639215B2 (en) | 2005-03-31 | 2006-03-23 | El display having a blanking period, scanning period including precharge operation, and display period |
TW095110591A TW200703211A (en) | 2005-03-31 | 2006-03-27 | Display and method of driving the same |
KR1020060029590A KR100712153B1 (ko) | 2005-03-31 | 2006-03-31 | 디스플레이 및 디스플레이를 구동하는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105101A JP2006284945A (ja) | 2005-03-31 | 2005-03-31 | 表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006284945A true JP2006284945A (ja) | 2006-10-19 |
Family
ID=37069790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005105101A Abandoned JP2006284945A (ja) | 2005-03-31 | 2005-03-31 | 表示装置及びその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7639215B2 (ja) |
JP (1) | JP2006284945A (ja) |
KR (1) | KR100712153B1 (ja) |
TW (1) | TW200703211A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101352175B1 (ko) | 2007-05-09 | 2014-01-16 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동방법 |
GB2460018B (en) * | 2008-05-07 | 2013-01-30 | Cambridge Display Tech Ltd | Active matrix displays |
US9880649B2 (en) * | 2014-09-29 | 2018-01-30 | Apple Inc. | Touch, pen and force sensor operation with variable refresh displays |
US9910533B2 (en) | 2015-06-19 | 2018-03-06 | Apple Inc. | Timing scheme for touch screen supporting variable refresh rate |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP3686769B2 (ja) | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機el素子駆動装置と駆動方法 |
KR100531363B1 (ko) * | 2001-07-06 | 2005-11-28 | 엘지전자 주식회사 | 전류 구동형 표시소자의 구동 회로 |
KR100539529B1 (ko) * | 2002-09-24 | 2005-12-30 | 엘지전자 주식회사 | 유기 el 디스플레이의 구동 회로 |
KR100884790B1 (ko) | 2003-04-11 | 2009-02-23 | 삼성모바일디스플레이주식회사 | 개선된 페이드-아웃 및 페이드-인 동작을 위한 전계발광디스플레이 패널의 구동 방법 |
KR100578793B1 (ko) * | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
JP2006184577A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
-
2005
- 2005-03-31 JP JP2005105101A patent/JP2006284945A/ja not_active Abandoned
-
2006
- 2006-03-23 US US11/386,748 patent/US7639215B2/en not_active Expired - Fee Related
- 2006-03-27 TW TW095110591A patent/TW200703211A/zh unknown
- 2006-03-31 KR KR1020060029590A patent/KR100712153B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100712153B1 (ko) | 2007-05-02 |
KR20060105656A (ko) | 2006-10-11 |
US20060221011A1 (en) | 2006-10-05 |
US7639215B2 (en) | 2009-12-29 |
TW200703211A (en) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982694B2 (en) | Display apparatus and drive control method | |
JP6159965B2 (ja) | 表示パネル、表示装置ならびに電子機器 | |
US20060221005A1 (en) | Display, array substrate, and method of driving display | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
KR20090115692A (ko) | 표시장치 및 표시장치의 구동방법 | |
JP2014029424A (ja) | 表示装置および電子機器、ならびに表示パネルの駆動方法 | |
TW201009794A (en) | Image display device | |
KR100712152B1 (ko) | 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법 | |
KR100732106B1 (ko) | 유기 el 디스플레이 및 액티브 매트릭스 기판 | |
JP2006251049A (ja) | 表示装置及びアレイ基板 | |
JP2007114285A (ja) | 表示装置及びその駆動方法 | |
KR100768980B1 (ko) | 디스플레이 | |
JP3783064B2 (ja) | 有機elディスプレイ及びアクティブマトリクス基板 | |
US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006284944A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
KR20140147600A (ko) | 표시패널 및 이를 포함하는 유기전계 발광표시장치 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
JP2009063665A (ja) | 表示装置 | |
JP2006309179A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2007010993A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2009025542A (ja) | 表示装置 | |
US20060220577A1 (en) | Display and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100726 |