KR20140147600A - 표시패널 및 이를 포함하는 유기전계 발광표시장치 - Google Patents

Abstract

본 발명은 유기전계 발광표시장치를 공개한다. 보다 상세하게는, 본 발명은 구동 박막트랜지스터의 문턱전압 편차 및 이동도를 보상하기 하는 내부보상 구조를 갖는 유기전계 발광표시장치의 개구율을 개선한 표시패널 및 이를 포함하는 유기전계 발광표시장치에 관한 것이다.
본 발명의 실시예에 따르면, 발광영역을 가로질러 형성되는 각종 신호배선 중, 기준전압배선을 생략하고 전원전압 또는 접지전압을 일 서브화소의 기준전압으로 이용하고, 그 서브화소의 데이터전압을 나머지 서브화소의 기준전압으로 이용함으로서 각 화소의 발광영역에서 기준전압배선이 차지하는 면적을 제거하여 개구율을 개선할 수 있는 효과가 있다.

Description

표시패널 및 이를 포함하는 유기전계 발광표시장치{DISPLAY PANEL AND ORGANIC LIGHT EMMITING DISPLAY DEVICE INCULDING THE SAME}

본 발명은 유기전계 발광표시장치에 관한 것으로, 특히 구동 박막트랜지스터의 문턱전압 편차 및 이동도를 보상하기 하는 내부보상 구조를 갖는 유기전계 발광표시장치의 개구율을 개선한 표시패널 및 이를 포함하는 유기전계 발광표시장치에 관한 것이다.

기존의 음극선관(Cathode Ray Tube)표시장치를 대체하기 위한 평판표시장치(Flat Panel Display)로는 액정표시소자(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기전계 발광표시장치(Organic Light-Emitting Diode Display, OLED Display) 등이 있다.

이중, 유기전계 발광표시장치에 구비되는 유기전계 발광다이오드는 높은 휘도와 낮은 동작 전압 특성을 가지며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하다. 또한, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이라는 장점이 있다.

이러한 유기전계 발광표시장치는 일 화소에 적어도 하나의 스위칭 트랜지스터와, 구동 박막트랜지스터를 포함하며, 구동 박막트랜지스터의 게이트-소스간 전압에 따라 화소에 구비된 유기발광 다이오드에 흐르는 전류를 제어하여 화상의 계조를 구현한다.

도 1는 종래의 유기전계 발광표시장치의 일 화소에 대한 등가 회로도를 나타낸 도면이다.

도시된 바와 같이, 유기전계 발광표시장치는 스캔신호(Scan)배선 및 데이터 신호(Vdata)배선이 교차 형성되고, 이와 소정간격 이격되어 전원전압(VDD)를 공급하는 배선이 형성되어 하나의 화소(PX)을 정의한다.

또한, 스캔신호(Scan)에 대응하여 데이터 신호(Vdata)를 제1 노드(N1)에 인가하는 스위칭 트랜지스터(SWT)와, 소스전극에 구동전압(VDD)을 인가받으며, 제1 노드(N1)에 인가된 전압에 따라 드레인 전류를 유기발광 다이오드(Organic Light-Emitting Diode)(EL)에 인가하는 구동 박막트랜지스터(DT)와, 구동 박막트랜지스터(DT)의 게이트 전극에 인가되는 전압을 1 프레임동안 유지시키는 캐패시터(C1)를 포함한다.

그리고, 유기발광 다이오드(EL)는 구동 박막트랜지스터(DT)의 드레인전극에 애노드전극이 접속되며, 캐소드전극이 접지(VSS)되며, 캐소드전극과 애노드전극사이에 형성되는 유기발광층을 포함한다.

전술한 유기전계 발광표시장치는 구동 박막트랜지스터(DT)에 의해 유기전계 발광다이오드에 흐르는 전류의 양을 조절하여 영상의 계조를 표시하는 것으로, 구동 박막트랜지스터(DT)의 특성에 의해 화질이 결정된다.

그러나, 하나의 표시패널 내에서도 각 화소간 구동 박막트랜지스터간 문턱전압(Vth)의 편차가 발생하며, 각 유기발광 다이오드(EL)들에 흐르는 전류가 변화하여 원하는 계조를 구현하지 못하는 문제가 발생하게 된다. 이러한 문제를 개선하기 위해, 도 2에 도시된 바와 같이 기준전압(Vref)을 인가하는 하나이상의 샘플링 박막트랜지스터(SPT)를 추가하여 구동 박막트랜지스터의 문턱전압을 감지하고, 구동 박막트랜지스터의 드레인 전류에 감지된 문턱전압 성분을 제거함으로서 문턱전압 편차 및 전자이동도를 보상하는 내부보상 방식의 화소구조가 제안되었다.

그러나, 전술한 바와 같이 내부보상 방식의 유기전계 발광표시장치는 상기 기준전압을 각 화소에 공급하기 위한 기준전압 배선 및 연결배선을 더 구비하여야 한다.

도 3은 종래의 내부보상 방식의 유기전계 발광표시장치의 일 화소의 구조를 나타낸 도면이다.

도 3을 참조하면, 종래의 내부보상 방식에서 유기전계 발광표시장치의 일 화소(PX)는 적색,녹색,청색의 각각의 삼원색을 발광하는 3개의 서브화소(R,G,B)들 포함하며, 크게 발광영역(L/A), 트랜지스터영역(T/A) 및 연결배선영역(C/A)으로 구분되어 진다.

발광영역(L/A)은 유기발광 다이오드의 발광부가 형성되어 전면방향으로 삼원색을 각각 발광함으로서 화상을 구현하는 영역이다.

트랜지스터영역(T/A)은 복수의 박막트랜지스터 및 캐패시터가 형성되어 상기 유기발광 다이오드에 화상의 계조에 해당하는 전류를 제공하는 영역이다.

또한, 연결배선영역(C/A)은 각 서브화소(R,G,B)에 공통적으로 제공되는 전원전압(VDD), 기준전압(Vref)등의 신호를 하나의 공급배선으로부터 분배하도록 연결되는 연결배선 및 콘택홀 등이 형성되는 영역이다.

이러한 내부보상구조에서는, 일반구조보다 박막트랜지스터의 개수가 많아 트랜지스터영역(T/A)이 차지하는 면적이 크며, 상대적으로 발광영역(L/A)이 차지하는 면적이 작아 개구율이 낮을 뿐만 아니라, 발광영역(L/A)에는 각 서브화소(R,G,B) 사이에는 전원전압(VDD), 데이터전압(Vdata) 및 기준전압(Vref)를 각 서브화소(R,G,B)에 인가하기 위한 각종 신호배선이 형성되어 연결배선영역(C/A)까지 연장되어 있어서, 하나의 화소(PX)의 발광영역(L/A)에서 실제 화상을 구현하는 발광부가 차지하는 면적은 각각 연결되는 데이터배선(DL_R, DL_G, DL_B)와, 전원전압배선(VDDL_R, VDDL_G, VDDL_B)과, 기준전압배선(REFL)이 차지하는 면적으로 인해 더욱 작게 된다.

즉, 내부보상 구조의 유기전계 발광표시장치는 타 구조보다 개구율이 매우 낮다는 문제점이 있다.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 트랜지스터영역과 다수의 신호배선으로 인해 실제 발광하는 영역이 협소한 내부보상 구조를 적용하면서도 개구율을 개선한 표시패널 및 이를 포함하는 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 표시패널은, 적색, 녹색 및 청색 서브화소를 포함하는 표시패널에 있어서, 복수의 발광부를 포함하고, 상기 발광부 사이로 데이터배선 및 전원전압 공급배선이 통과하는 발광영역; 상기 발광영역을 제어하는 하나이상의 박막트랜지스터를 포함하는 트랜지스터영역; 및 적색, 녹색 및 청색 서브화소 중, 선택된 제1 서브화소의 기준전압단과 상기 전원전압 공급배선을 전기적으로 연결하고, 상기 제1 서브화소의 데이터배선을 제2 서브화소의 기준전압단과 전기적으로 연결하는 연결배선을 포함하는 연결배선영역을 포함한다.

또한, 전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 유기전계 발광표시장치는, 상기 표시패널; 상기 표시패널의 스캔배선과 연결되어 스캔신호를 공급하는 스캔 구동부; 및 상기 데이터배선과 연결되어 데이터신호를 공급하는 데이터 구동부를 포함하고, 상기 데이터 구동부는, 상기 제1 서브화소의 데이터신호에 대응하여 상기 제2 서브화소의 데이터신호를 보정하는 데이터 보정회로를 포함한다.

본 발명의 실시예에 따른 내부보상구조의 유기전계 발광표시장치는 발광영역을 가로질러 형성되는 각종 신호배선 중, 기준전압 공급배선을 생략하고 전원전압 또는 접지전압을 일 서브화소의 기준전압으로 이용하고, 그 서브화소의 데이터전압을 나머지 서브화소의 기준전압으로 이용함으로서 각 화소의 발광영역에서 기준전압배선이 차지하는 면적을 제거하여 개구율을 개선할 수 있는 효과가 있다.

도 1는 종래의 유기전계 발광표시장치의 일 화소에 대한 등가 회로도를 나타낸 도면이다.
도 2는 종래 내부보상 방식의 유기전계 발광표시장치의 일 화소에 대한 등가 회로도를 나타낸 도면이다.
도 3은 종래의 내부보상 방식의 유기전계 발광표시장치의 일 화소의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치의 전체 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 유기전계 발광표시장치의 일 화소에 대한 평면 구조도를 나타낸 도면이다.
도 6a는 본 발명의 실시예에 따른 일 서브화소의 일 예를 등가회로도로 나타낸 도면이다.
도 6b는 도 6a의 회로에 인가되는 신호파형의 일 예를 나타낸 도면이다.
도 7a는 본 발명의 유기전계 발광표시장치에 구비되는 데이터 보정회로를 나타내는 도면이다.
도 7b는 종래 유기전계 발광표시장치의 서브화소들에 대한 V-I 곡선 및 도 7a에 도시된 데이터 보정회로에 의해 보정된 데이터전압을 이용한 서브화소들에 대한 V-I 곡선을 비교하여 나타낸 도면이다.
도 8은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 각 서브화소의 V-I 곡선을 나타낸 도면이다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 표시패널 및 이를 포함하는 유기전계 발광표시장치 및 그의 구동방법을 설명한다.

도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치의 전체 구조를 나타낸 도면이다.

도 4를 참조하면, 본 발명의 유기전계 발광표시장치(100)는, 화상을 표시하는 표시패널(110) 및 이를 제어하는 다수의 구동부(120, 140)을 포함한다.

표시패널(110)은 유리기판 또는 플라스틱 기판상에 서로 교차되도록 복수의 스캔배선(SL) 및 데이터배선(DL)이 형성되고, 그 교차지점에 화소(PX)가 정의된다. 또한, 스캔배선(SL)과 나란한 방향으로 EM신호배선(EML)이 형성되고, 데이터배선(DL)과 나란한 방향으로 전원전압 공급배선(VDDL)이 형성되어 각 화소(PX)에 해당 신호를 공급하게 된다.

또한, 표시패널(110)의 각 화소(PX)들은 스캔배선(SL)에 스캔신호(Vscan)를 공급하는 스캔 구동부(120)와, 그리고 데이터 배선(DL)들에 데이터 신호(Vdata)를 인가하는 데이터 구동부(130)와 연결된다. 여기서, 스캔 구동부(120)는 박막트랜지스터 형태로 구현되어 표시패널(110)내에 실장될 수 있다.

도시되어 있지는 않지만 상기 EM신호배선(EML) 및 전원전압 공급배선(VDDL)는 별도로 구비되는 EM 구동부 및 전원공급부(미도시)에 연결될 수 있다.

각 신호배선들과 연결되는 화소(PX)는 다시 삼원색(RGB)을 각각 표시하는 세개의 서브화소(미도시)로 이루어지며, 각 서브화소에는 삼원색에 대한 발광부를 포함하는 발광영역뿐만 아니라, 적어도 하나의 유기발광 다이오드, 박막트랜지스터 및 캐패시터가 형성되는 박막트랜지스터영역이 정의된다. 또한 각 서브화소에는 각 신호들 중, 공통적으로 인가되어야 하는 신호들을 분배하기 위한 연결배선이 형성되는 연결배선영역이 더 정의되어 있다.

한편, 상기 유기발광 다이오드는 제 1 전극(정공주입 전극)과 유기 화합물층 및 제 2 전극(전자주입 전극)을 포함한다.

유기 화합물층은 실제 발광이 이루어지는 발광층 이외에 정공 또는 전자의 캐리어를 발광층까지 효율적으로 전달하기 위한 다양한 유기 층들을 더 포함할 수 있다. 이러한 유기 층들은 제 1 전극과 발광층 사이에 위치하는 정공주입층 및 정공수송층, 제 2 전극과 발광층 사이에 위치하는 전자주입층 및 전자수송층일 수 있다.

또한, 본 발명의 유기전계 발광표시장치(100)는 적어도 스위칭 박막트랜지스터, 샘플링 박막트랜지스터, 구동 박막트랜지스터 및 캐패시터로 이루어지는 내부보상 구조가 적용된다.

스위칭 박막트랜지스터는 스캔배선(SL)과 데이터배선(DL)에 연결되고, 스캔배선(SL)에 입력되는 스캔신호(Vscan) 따라 데이터배선(DL)에 입력되는 데이터신호(Vdata)를 구동 박막트랜지스터로 전송한다. 캐패시터는 스위칭 박막트랜지스터와 전원전압 공급배선(VDDL)에 연결되며, 스위칭 박막트랜지스터로부터 전송되는 데이터신호(Vdata)과 기준전압을 통해 샘플링된 구동 박막트랜지스터의 문턱전압이 제거된 전압과의 차에 비례하는 전압을 저장한다. 샘플링 박막트랜지스터는 기준전압에 따라 후술하는 구동 박막트랜지스터의 문턱전압을 샘플링하여, 구동 박막트랜지스터를 통해 흐르는 전류에 문턱전압성분을 제거하는 역할을 한다.

여기서, 상기 기준전압은 화소(PX)에 포함된 서브화소마다 다른 전위의 신호가 인가되되, 본 발명은 선택된 하나의 서브화소가 전원전압을 기준전압으로 이용하며, 나머지 다른 두 화소는 상기 하나의 서브화소의 데이터신호를 기준전압으로 이용하는 것을 특징으로 한다.

이에 따라, 각 화소(PX)에는 종래 별도의 기준전압을 공급하기 위한 기준전압 공급배선(도 3의 REFL)이 생략되며, 그것이 화소(PX)내에서 차지하는 공간이 확보됨으로서 개구율이 향상된다.

또한, 구동 박막트랜지스터는 전원전압 공급배선(VDDLL)과 캐패시터에 연결되어 캐패시터에 저장된 전압에 대응하는 출력 전류를 유기발광 다이오드로 공급하고, 유기발광 다이오드는 발광하게 된다. 여기서, 구동 박막트랜지스터는 게이트전극과 소오스전극 및 드레인전극을 포함하며, 유기발광 다이오드의 애노드 전극이 구동 박막트랜지스터의 드레인전극에 연결될 수 있다. 이러한 복수의 박막트랜지스터에 대한 구조에 대한 상세한 설명은 후술하도록 한다.

스캔 구동부(120)는 각 화소(PX)에 스캔신호(Vscan)를 하나의 수평라인 단위로 인가한다. 이러한 스캔 구동부(120)는 다수의 채널을 갖는 쉬프트레지스터로 구현될 수 있다.

데이터 구동부(130)는 외부시스템으로부터 인가되는 화상데이터 및 타이밍 신호에 대응하여 화상데이터를 화소(PX)가 처리할 수 있는 데이터신호(Vdata)로 정렬 및 변환하고, 각 화소(PX)의 구동 타이밍에 동기하여 데이터 배선(DL)을 통해 화소(PX)로 공급한다.

특히, 상기 화소(PX)중, 제1 서브화소는 별도의 기준전압을 이용하는 것이 아닌, 전원전압(VDD)을 이용하고, 제2 및 제3 서브화소는 상기 제1 서브화소의 데이터신호(Vdata)를 이용함에 따라, 데이터 구동부(130)는 제1 서브화소의 데이터신호(Vdata)에 근거하여 나머지 제2 및 제3 서브화소의 전압을 보정하는 데이터 보정회로(140)를 더 포함한다. 즉, 제1 서브화소의 데이터신호와 종래 기준전압간의 절대값 차를 제2 및 제3 서브화소의 데이터신호(Vdata)에 반영하여 원래 요구되는 데이터신호를 공급하게 된다. 여기서, 제1 서브화소는 녹색(G)에 대응하는 서브화소로 설정되는 것이 바람직하다.

전술한 구조에 따라, 표시패널(110)의 화소(PX)들은 각 스캔배선(SL)들을 통해 인가되는 스캔신호(Vscan)에 의해 스캔배선(SL)단위로 순차적으로 구동되고, 데이터 배선(DL)들을 통해 인가되는 데이터신호(Vdata)에 대응하는 계조를 표시하게 된다. 도시하지는 않았지만, 각 화소(PX)들은 유기전계 발광다이오드와 이를 구동하기 위한 복수의 박막 트랜지스터를 구비하며, 각 박막트랜지스터는 전술한 게이트 배선(GL), 데이터 배선(DL) 및 EM신호배선(EML)과, 전원공급배선(VDDL) 및 접지공급배선(VSSL) 연결되어 인가되는 신호에 따라 계조를 표시한다.

특히, 화소(PX) 중, 캐패시터가 단락된 화소(PX)는 문턱전압을 보상하기 위한 샘플링 트랜지스터 중, 일부가 기준전압(Vref)이 아닌 전원전압(VDD)을 캐패시터의 일 전극에 인가함으로서, 이물에 의해 단락된 캐패시터의 양 전극의 전압레벨이 전원전압(VDD) 또는 데이터신호(Vdata)로 동일하게 되어 유기전계 발광 다이오드가 발광하지 않고 암점이 되도록 하며, 이하 도면을 참조하여 본 발명의 실시예에 따른 유기전계 발광표시장치의 일 화소의 대한 평면 구조도를 통해 본 발명의 기술적 구조를 보다 상세하게 설명한다.

도 5는 본 발명의 실시예에 따른 유기전계 발광표시장치의 일 화소에 대한 평면 구조도를 나타낸 도면이다.

도 5를 참조하면, 본 발명의 유기전계 발광표시장치의 일 화소는 적,녹,청의 각각의 삼원색을 발광하는 3개의 서브화소(R,G,B)들 포함하며, 크게 발광영역(L/A), 트랜지스터영역(T/A) 및 연결배선영역(C/A)으로 구분된다.

발광영역(L/A)은 삼원색에 대응하는 유기발광 다이오드의 발광부가 형성되어 전면방향으로 발광함으로서 화상을 구현하는 영역이고, 트랜지스터영역(T/A)은 복수의 박막트랜지스터 및 저항이 형성되어 상기 유기발광 다이오드에 화상의 계조에 해당하는 전류를 제공하는 영역이다.

또한, 연결배선영역(C/A)은 각 서브화소(R,G,B)에 공통적으로 제공되는 전원전압(VDD)등의 신호를 하나의 공급배선으로부터 분배하도록 연결되는 연결배선 및 콘택홀 등이 형성되는 영역이다.

특히, 도면에서는 녹색 서브화소(G)에 공급되는 기준전압 입력단을 전원전압 공급배선(VDDL)과 전기적으로 연결하고, 적색 및 청색 서브화소(R,B)에 공급되는 기준전압 입력단을 녹색 서브화소(G)의 데이터 배선(DL_G)과 전기적으로 연결한 구조를 예시하고 있다.

따라서, 발광영역(L/A)을 통과하는 신호배선에는 전원전압 공급배선(VDDL)과 각 삼원색에 대한 데이터배선(DL_R, DL_G, DL_B)만이 존재하며, 종래의 기준전압 공급배선(도 3의 REFL)이 생략되게 된다. 또한, 이러한 구조에 따라 연결배선영역(C/A)은 하부방향으로 연장되는 전원전압 공급배선(VDDL)의 일부분(101)이 제1 콘택홀(h1)을 통해 녹색 서브화소(G)의 기준전압 입력단과 전기적으로 연결되고, 녹색 서브화소(G)의 데이터배선(DL_G)이 연결배선(102)과 접촉하고, 연결배선(102)은 다시 제2 및 제3 콘택홀(h2, h3)를 통해 각각 적색 서브화소(R) 및 청색 서브화소(B)의 기준전압 입력단과 전기적으로 연결된다.

도 5에서는 청색 서브화소(B)의 발광영역을 종래보다 확장하여 적색, 녹색, 청색 서브화소(R,G,B) 각각의 개구율이 종래 25.4%, 25.4%, 30.4% 라고 하면(도 3 참조), 본 발명에서는 적색, 녹색, 청색 서브화소(R,G,B) 각각의 개구율이 28.9%, 28.9%, 34.2% 로 약 12.7% 높게 구현된 예를 도시하고 있다.

이하, 도면을 참조하여 본 발명의 실시예에 따른 유기전계 발광표시장치의 일 서브화소에 대한 구조를 설명한다.

도 6a는 본 발명의 실시예에 따른 일 서브화소의 일 예를 등가회로도로 나타낸 도면이고, 도 6b는 도 6a의 회로에 인가되는 신호파형의 일 예를 나타낸 도면이다.

도 6a를 참조하면, 본 발명의 내부보상 구조 유기전계 발광표시장치의 일 서브화소는 6개의 박막트랜지스터와 하나의 캐패시터 및 유기발광 다이오드로 구성된다. 도면에서는 박막트랜지스터가 p타입 MOSFET 인 경우를 예시하였으나, n타입 MOSFET도 적용가능하다.

즉, 유기발광 다이오드(EL)는 도 5의 R,G,B 발광영역(L/A)에 해당하며, 각 박막트랜지스터 및 캐패시터는 트랜지스터영역 및 연결배선영역(T/A, C/A)에 해당한다.

이하의 설명에서는, 본 서브화소가 녹색 서브화소일 경우 기준전압(Vref)은 전원전압(VDD)이며, 적색 및 청색 서브화소일 경우 기준전압(Vref)은 녹색 서브화소의 데이터신호(Vdata)이다.

스위칭 박막트랜지스터(SWT)는 게이트 전극에 스캔신호(Vscan)가 인가되고, 소스전극에 데이터신호(Vdata)가 인가되며, 드레인 전극이 제1 노드(N1)에 연결된다.

제1 샘플링 박막트랜지스터(SPT1)는 게이트 전극에 EM신호(EML)가 인가되고, 소스 전극에 기준전압(Vref)이 인가되며, 드레인 전극이 제1 노드(N1)에 연결된다.

제2 샘플링 박막트랜지스터(SPT2)는 게이트 전극에 스캔신호(Vscan)가 인가되고, 소스 전극에 기준전압(Vref)이 인가되며, 드레인 전극이 제2 노드(N2)에 연결된다.

제3 샘플링 박막트랜지스터(SPT3)는 게이트 전극에 EM신호(EM)가 인가되고, 소스 및 드레인전극이 각각 제3 노드(N3) 및 제2 노드(N2)에 연결된다.

제4 샘플링 박막트랜지스터(SPT4)는 게이트 전극에 스캔신호(Vscan)가 인가되고, 소스 및 드레인 전극이 각각 제3 노드(N3) 및 제4 노드(N4)에 연결된다.

구동 박막트랜지스터(DT)는 게이트 전극이 제4 노드(N4)에 연결되고, 소스에 전원전압(VDD)이 인가되며, 드레인 전극이 제3 노드(N3)와 연결된다.

캐패시터(C1)는 양 전극이 각각 제1 노드(N1) 및 제4 노드(N4)에 연결된다.

이러한 구조의 서브화소를 갖는 본 발명의 유기전계 발광 표시장치의 구동방법을 도 6b의 신호파형을 참조하여 설명하면 다음과 같다.

먼저, 제1 구간(1T)에서 인가되는 하이레벨의 스캔신호(Scan)가 로우레벨로 천이되면 스위칭 박막트랜지스터(SWT) 및 제4 샘플링 박막트랜지스터(SPT4)가 서서히 턴-온되어 제4 노드(N4)를 기준전압(Vref)레벨로 초기화 시키게 된다.

이어서, 제2 구간(2T)에서 스캔신호(Vscan)가 완전히 로우레벨로 천이되면, EM신호(EM)가 하이레벨로 천이되고, 이때 제2 샘플링 박막트랜지스터(SPT2)의 턴-오프 지연에 따라, 제2 노드(N2)는 기준전압(Vref)레벨을 유지하게 된다. 또한, 스위칭 박막트랜지스터(SWT)의 턴-온에 따라, 제1 노드(N1)는 데이터신호(Vdata)레벨이 되고, 제4 노드(N4)는 전원전압(VDD)과 구동 박막트랜지스터(DT)의 문턱전압의 절대값이 차가 되어(VDD-|Vth|), 캐패시터(C1)에 저장된다.

즉, 구동 박막트랜지스터(DT)의 게이트 전극에 걸리는 전압(Vg)은 도 2b에 도시된 바와 같이, 제2 구간(2T)에서 구동 박막트랜지스터(DT)의 문턱전압을 감한 레벨까지 높아지게 된다.

다음으로, 제3 구간(3T)에서 스캔신호(Scan)가 하이레벨로 서서히 천이됨에 따라, 스위칭 박막트랜지스터(SWT) 및 제4 샘플링 박막트랜지스터(SPT4)가 턴-오프되며, 제1 노드(N1)는 기준전압레벨(Vref)이 되고, 이러한 제1 노드(N1)의 전압변화에 따라 제4 노드(N4)의 전압은 하기의 수학식 1에 따라 부스트랩핑(boostrapping)된다.

이에 따라, 구동 박막트랜지스터(DT)의 게이트 전극에 인가되는 전압이 달라지게 되고, 상기의 수학식 1에 따라, 구동 박막트랜지스터(DT)를 통해 유기발광 다이오드(EL)에 흐르는 전류(IOLED)는 하기의 수학식 2에 따른다.

상기의 수학식 2 에서 Vgs 는 구동 트랜지스터(DT)의 게이트-소스간 전압이고, Vth 는 구동 트랜지스터(DT)의 문턱전압이다. 또한, K 는 구동트랜지스터(DT)의 특성값으로, K = u × Cox × W/L 이다.

따라서, 유기전계 발광다이오드(EL)에 흐르는 전류를 데이터신호와 기준전압(Vref)에 대한 함수로 전환되어 문턱전압을 보상하여 각 서브화소별 휘도편차를 개선하게 되며, 녹색 서브화소일 경우의 기준전압(Vref)은 전원전압(VDD)레벨이 되고(Vref=VDD), 적색 및 녹색 서브화소일 경우의 기준전압(Vref)은 현재 수평라인에 대한 녹색 서브화소의 데이터신호(Vdata)레벨이 된다(Vref=Vdata(G)).

한편, 화소구조 및 구동방법에 따라 본 발명의 유기전계 발광표시장치는 적색 및 청색 데이터신호에 대한 보정을 수행하여야 하며, 이를 위해 데이터 구동부에는 데이터 보정회로가 내장된다.

도 7a는 본 발명의 유기전계 발광표시장치에 구비되는 데이터 보정회로를 나타내는 도면이고, 도 7b는 종래 유기전계 발광표시장치의 서브화소들에 대한 V-I 곡선 및 도 7a에 도시된 데이터 보정회로에 의해 보정된 데이터전압을 이용한 서브화소들에 대한 V-I 곡선을 비교하여 나타낸 도면이다.

도 7a를 참조하면, 본 발명의 데이터 보정회로(140)는 데이터 구동부(도 5의 130)에 내장될 수 있으며, 이로부터 정렬 및 변환된 데이터신호를 임시저장하는 라인메모리부(141)와, 특정 데이터신호에 근거하여 데이터신호를 보정하는 데이터 보정부(142, 143)를 포함한다.

데이터 보정회로(140)에는 적색, 녹색 및 청색에 해당하는 제n(n은 자연수)번째 데이터신호(Vdata(Rn), Vdata(Gn), Vdata(Bn))가 입력되며, 라인메모리부(141)는 제n-1 번째 녹색 데이터신호(Vdata(Gn-1))를 임시저장한다. 이때, 제1 번째 녹색 데이터신호(Vdata(Gn-1)) 이전에는 미리 설정된 디폴트(default)값이 저장되게 된다(n=1인 경우).

또한, R 데이터 보정부(142) 및 B 데이터 보정부(143)은 라인 메모리부(141)에 저장된 이전번째 녹색 데이터신호(Vdata(Gn-1))을 읽어드려 제n 번째 적색 및 청색 데이터신호(Vdata(Rn), Vdata(Bn))를 보정하여 해당 서브화소에 보정된 제n번째 적색 및 청색 데이터신호(Vdata(Rn)', Vdata(Bn)')를 출력한다.

즉, 적색 및 청색 서브화소는 기준전압(Vref)으로서 녹색 데이터신호(Vdata(Gn))을 이용하게 되며, 따라서 이를 반영하여 적색 및 청색 데이터신호(Vdata(Rn), Vdata(Bn))을 보정하게 된다.

도 7b는 종래 및 본 발명의 실시예에 따른 유기전계 발광표시장치의 각 서브화소의 V-I 곡선을 나타낸 도면이다.

종래의 유기전계 발광표시장치는 세 개의 서브화소들이 모두 동일한 레벨의 기준전압(Vref)을 이용하게 되며, 따라서 256계조 표현시 도 7b에 도시된 V-I 특성이 나타나게 된다. 여기서, 녹색 서브화소의 V-I 곡선(G_CV)은 색의 특성상 타 서브화소들에 비해 계조전압 범위가 작음을 알 수 있으며, 이에 따라 본 발명에서는 녹색 데이터신호(Vdata)를 기준전압으로 설정하게 된다.

즉, 본 발명의 유기전계 발광표시장치는 녹색 서브화소의 데이터신호를 적 색 및 녹색 서브화소에 대한 기준전압으로 이용하며, 따라서 녹색 서브화소의 V-I 곡선(G_CV)은 전원전압(VDD)을 기점으로 설정된다. 이렇게 설정된 기준전압에 따라 이전 수평라인에서 녹색 서브화소의 데이터신호가 임의의 값(P1)을 갖는다고 하면, 적색 서브화소의 V-I 곡선(R_CV)은 P1을 기점으로 하여 설정되며, 적색 서브화소의 데이터신호는 P2 로 결정된다. 또한, 청색 서브화소의 V-I 곡선(B_CV)도 P1을 기점으로 하여 설정되고 P3 를 갖게 된다. 상기의 P1 내지 P3는 256 계조에 대응하는 전압일 수 있다.

이상의 실시예에서는 계조값 범위가 가장 작은 녹색 서브화소의 데이터신호를 나머지 두 서브화소의 기준전압으로 설정하였으나, 각 색상에 대한 데이터신호를 순차적으로 참조하여 기준전압으로 설정하는 방식도 적용 가능하다.

도 8은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 각 서브화소의 V-I 곡선을 나타낸 도면이다.

도 8을 참조하면, 본 발명의 다른 실시예에서는 녹색 서브화소에 대한 기준전압으로서 전원전압(VDD)을 이용하며, 이로부터 녹색 서브화소의 V-I 곡선(G_CV)이 설정된다. 다음으로, 이전단 녹색 서브화소의 데이터신호(P1)를 기준전압으로 하여 적색 서브화소의 V-I 곡선(R_CV)이 설정되게 된다. 또한, 이전단 적색 서브화소의 데이터신호(P2)를 기준으로 하여 청색 서브화소의 V-I 곡선(B_CV)이 설정되고, 그 범위내에서 데이터신호(P3)가 결정된다.

즉, 녹색 서브화소의 기준전압을 전원전압으로 설정하고, 적색 서브화소의 기준전압은 제n-2번째 수평라인의 녹색 서브화소의 데이터신호로 설정하며, 청색 서브화소의 기준전압은 제n-1번째 수평라인의 적색 서브화소의 데이터신호로 설정하게 된다.

이러한 다른 실시예에 따르면, 도 7a에 도시된 데이터 보정회로(140)는, 라인 메모리부(141)가 녹색 서브화소의 제n-2번째 수평라인에 해당하는 데이터신호와, 적색 서브화소의 제n-1번째 수평라인에 해당하는 데이터신호를 임시저장하고, R 데이터보정부(142)가 라인메모리부(141)에 저장된 녹색 서브화소의 데이터신호를 통해 적색 서브화소의 제n-1 번째 수평라인에 해당하는 데이터신호를 보정하며, B 데이터보정부(143)가 라인메모리부(141)에 저장된 적색 서브화소의 데이터신호를 통해 청색 서브화소의 제n 번째 수평라인에 해당하는 데이터신호를 보정하는 형태로 변경되어야 한다.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

SL : 스캔배선 EML: EM신호배선
VDDL : 전원전압 공급배선 DL : 데이터배선
PX : 화소 VDD : 전원전압
Vscan : 스캔신호 Vdata : 데이터신호
100 : 유기전계 발광표시장치 110 : 표시패널
120 : 스캔구동부 130 : 데이터구동부
140 : 데이터 보정회로

Claims (12)

1. 적색, 녹색 및 청색 서브화소를 포함하는 표시패널에 있어서,
   복수의 발광부를 포함하고, 상기 발광부 사이로 데이터배선 및 전원전압 공급배선이 통과하는 발광영역;
   상기 발광영역을 제어하는 하나이상의 박막트랜지스터를 포함하는 트랜지스터영역; 및
   적색, 녹색 및 청색 서브화소 중, 선택된 제1 서브화소의 기준전압단과 상기 전원전압 공급배선을 전기적으로 연결하고, 상기 제1 서브화소의 데이터배선을 제2 서브화소의 기준전압단과 전기적으로 연결하는 연결배선을 포함하는 연결배선영역
   을 포함하는 표시패널.
2. 제 1 항에 있어서,
   상기 제1 서브화소는, 녹색 서브화소인 것을 특징으로 하는 표시패널.
3. 제 2 항에 있어서,
   상기 연결배선은,
   상기 제1 서브화소의 데이터 배선을 상기 제3 서브화소의 기준전압단과 전기적으로 연결하는 것을 특징으로 하는 표시패널.
4. 제 2 항에 있어서,
   상기 연결배선은,
   상기 제2 서브화소의 데이터 배선을 상기 제3 서브화소의 기준전압단과 전기적으로 연결하는 것을 특징으로 하는 표시패널.
5. 제 3 항 및 제 4 항 중, 선택되는 어느 하나의 항에 있어서,
   상기 제2 서브화소 및 제3 서브화소는, 각각 적색 서브화소 및 청색 서브화소인 것을 특징으로 하는 표시패널.
6. 제 1 항에 있어서,
   상기 전원전압 공급배선은,
   상기 적색 서브화소 및 녹색 서브화소의 발광부 사이를 통과하도록 배치되는 것을 특징으로 하는 표시패널.
7. 제 1 항에 있어서,
   상기 적색, 녹색 및 청색 서브화소는,
   유기발광 다이오드;
   스캔신호에 대응하여 데이터신호를 출력단에 인가하는 스위칭 박막트랜지스터;
   상기 데이터신호에 대응하는 전압을 저장하는 캐패시터;
   상기 유기발광 다이오드에 흐르는 전류를 결정하는 구동 박막트랜지스터; 및
   EM신호 및 상기 스캔신호에 따라, 상기 기준전압단으로 인가되는 전압을 통해 상기 캐패시터에 저장된 전압에서 상기 구동 박막트랜지스터의 문턱전압 성분을 제거하는 복수의 샘플링 박막트랜지스터
   를 포함하는 것을 특징으로 하는 표시패널.
8. 복수의 발광부 사이로 데이터배선 및 전원전압 공급배선이 통과하는 발광영역과, 상기 발광영역을 제어하는 하나이상의 박막트랜지스터를 포함하는 트랜지스터영역과, 적색, 녹색 및 청색 서브화소 중, 선택된 제1 서브화소의 기준전압단과 상기 전원전압 공급배선을 전기적으로 연결하고, 상기 제1 서브화소의 데이터배선을 제2 서브화소의 기준전압단과 전기적으로 연결하는 연결배선을 포함하는 연결배선영역을 포함하는 표시패널;
   상기 표시패널의 스캔배선과 연결되어 스캔신호를 공급하는 스캔 구동부; 및
   상기 데이터배선과 연결되어 데이터신호를 공급하는 데이터 구동부를 포함하고,
   상기 데이터 구동부는,
   상기 제1 서브화소의 데이터신호에 대응하여 상기 제2 서브화소의 데이터신호를 보정하는 데이터 보정회로
   를 포함하는 유기전계 발광표시장치.
9. 제 8 항에 있어서,
   상기 데이터 보정회로는,
   상기 제1 서브화소의 제n-1(n은 자연수)번째 수평라인에 해당하는 데이터신호를 임시저장하는 라인메모리부; 및
   상기 라인메모리부에 저장된 데이터신호를 통해 상기 제2 및 3 서브화소의 제n 번째 수평라인에 해당하는 데이터신호를 보정하는 제1 및 제2 데이터 보정부
   를 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
10. 제 8 항에 있어서,
    상기 데이터 보정회로는,
    상기 제2 서브화소의 데이터신호에 대응하여 상기 제3 서브화소의 데이터신호를 보정하는 것을 특징으로 하는 유기전계 발광표시장치.
11. 제 10 항에 있어서,
    상기 데이터 보정회로는,
    상기 제1 서브화소의 제n-2번째 수평라인에 해당하는 데이터신호와, 제2 서브화소의 제n-1번째 수평라인에 해당하는 데이터신호를 임시저장하는 라인메모리부;
    상기 라인메모리부에 저장된 제1 서브화소의 데이터신호를 통해 상기 제2 서브화소의 제n-1 번째 수평라인에 해당하는 데이터신호를 보정하는 제1 데이터 보정부; 및
    상기 라인메모리부에 저장된 제2 서브화소의 데이터신호를 통해 상기 제3 서브화소의 제n 번째 수평라인에 해당하는 데이터신호를 보정하는 제2 데이터 보정부
    를 포함하는 유기전계 발광표시장치.
12. 제 9 항 및 제 11 항 중 선택되는 어느 하나의 항에 있어서,
    상기 제1 내지 제3 서브화소는, 각각 녹색, 적색 및 청색 서브화소인 것을 특징으로 하는 유기전계 발광표시장치.

Images