JP2009251486A - 画像表示装置及び画像表示装置の製造方法 - Google Patents

Abstract

【課題】本発明は、画像表示装置及び画像表示装置の製造方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、隣接画素からの光による画質劣化を防止する。
【解決手段】本発明は、平坦化膜１１に遮光溝３０を形成し、この遮光溝３０により隣接画素のトランジスタ７に向かう発光素子（１６）の出射光を遮光する。
【選択図】 図１

Description

本発明は、画像表示装置及び画像表示装置の製造方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、平坦化膜に遮光溝を形成し、この遮光溝により隣接画素のトランジスタに向かう発光素子の出射光を遮光することにより、隣接画素からの光による画質劣化を防止することができるようにする。

近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

図１４は、トップエミッション方式によるこの種の画像表示装置を示す断面図である。従来、画像表示装置１は、例えばガラスによる絶縁基板２上に配線パターン材料層が堆積された後、この配線パターン材料層がエッチング処理されて第１配線３が作成される。画像表示装置１は、続いてゲート酸化膜４が作成された後、ポリシリコン膜による中間配線層５が作成される。画像表示装置１は、続いてチャンネル保護層等が作成された後、不純物がドープされ、各画素６の画素回路を構成するトランジスタ７がＴＦＴ（Thin Film Transistor）により作成される。

画像表示装置１は、続いて層間絶縁膜８が堆積された後、配線パターン材料層が堆積される。画像表示装置１は、この配線パターン材料層がエッチング処理されて第２配線９が作成される。なお層間絶縁膜８には、第２配線９及び中間配線層５を接続するコンタクト１０が適宜設けられる。

画像表示装置１は、続いて絶縁性の平坦化膜１１により表面が平坦化された後、下部電極材料が堆積される。画像表示装置１は、この下部電極材料がエッチング処理され、下部電極１２及び補助電極１３が設けられる。なお平坦化膜１１には、下部電極１２と各画素回路の対応するトランジスタとを接続するコンタクト１４が設けられる。ここで下部電極１２は、画素６毎に絶縁されて、例えば矩形形状により作成される。またトップエミッション方式の場合、下部電極材料は、反射率の高い材料により作成され、これにより画像表示装置１は、有機ＥＬ素子の出射光を効率良く出射できるように構成される。これに対して補助電極１３は、下部電極１２と絶縁されて、各画素６の下部電極１２を区切るように、各下部電極１２を囲む格子形状により作成される。

画像表示装置１は、続いて絶縁膜１５が設けられた後、有機ＥＬ素子を構成する有機層１６が設けられる。画像表示装置１は、続いて上部電極１７が作成される。ここで画像表示装置１は、上部電極１７が基板表面の全面に形成され、各画素６で上部電極１７が共通に形成される。また補助電極１３の部位では、補助電極１３上に直接上部電極１７が設けられ、これにより上部電極１７のインピーダンスを補助電極１３により低減する。また有機層１６の部位では、有機層１６を上部電極１７及び下部電極１２で挟持し、これら有機層１６、上部電極１７及び下部電極１２により有機ＥＬ素子を構成する。トップエミッション方式の場合、上部電極１７は、透過率の高い材料により作成され、これにより画像表示装置１、有機ＥＬ素子の出射光を効率良く出射できるように構成される。画像表示装置１は、続いてＳｉＯ₂ 等による絶縁膜１８が形成された後、透明樹脂材料等による保護層１９が設けられ、封止用の透明基板２０が配置されて作成される。

この種の画像表示装置に関して、特開２００６−５８８１４号公報には、各画素６において、画素回路を構成するトランジスタを下部電極１２の下層に配置し、有機ＥＬ素子からトランジスタに向かう光を下部電極１２で遮光する構成が提案されている。
特開２００６−５８８１４号公報

ところで特開２００６−５８８１４号公報に開示の手法によれば、各画素において、有機ＥＬ素子からトランジスタに向かう光を遮光することができ、これにより各画素回路を構成するトランジスタの特性変動を低減し、画質を向上することができる。

しかしながらこの特開２００６−５８８１４号公報に開示の手法によっては、図１４において矢印Ａにより示すように、隣接画素の有機ＥＬ素子からの光については、遮光し得ない。その結果、この隣接画素からの光によって、画素回路を構成するトランジスタの特性が変動し、各画素６の発光輝度が変動する問題があった。画像表示装置は、このように各画素６の発光輝度が変動すると、画質が劣化することになる。

なおこのトランジスタの特性の変化は、トランジスタへの入射光量、入射光の波長によって変化することから、各画素の発光輝度の変動は、トランジスタを配置する部位、各画素の色によって変動量が変化することになる。

本発明は以上の点を考慮してなされたもので、隣接画素からの光による画質の劣化を防止することができる画像表示装置及び画像表示装置の製造方法を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、発光素子と、前記発光素子を駆動するトランジスタとによる画素回路をマトリックス状に配置して表示部が形成され、基板上に前記トランジスタ、平坦化膜、前記発光素子が順次設けられ、前記平坦化膜の前記発光素子側面に溝が作成され、前記溝により前記発光素子から出射されて隣接画素の前記トランジスタに向かう光を遮光する遮光溝が設けられる。

また請求項５の発明は、画像表示装置の製造方法に適用して、基板上に、画素回路を構成するトランジスタを作成するトランジスタ作成ステップと、前記トランジスタの上に、平坦化膜を作成する平坦化膜作成ステップと、前記平坦化膜の上に、前記画素回路を構成する発光素子を作成する発光素子作成ステップとを有し、さらに前記平坦化膜の前記発光素子側面に溝を作成し、前記溝により前記発光素子から出射されて隣接画素の前記トランジスタに向かう光を遮光する遮光溝を作成する遮光溝作成ステップを有するようにする。

請求項１の構成により、平坦化膜の発光素子側面に溝を作成し、この溝により発光素子から出射されて隣接画素のトランジスタに向かう光を遮光する遮光溝を設けるようにすれば、この遮光溝にあっては、発光素子から出射されて隣接画素のトランジスタに向かう光を遮光することができる。従ってトランジスタは、隣接画素の発光素子からの光の入射が防止され、隣接画素からの光の入射による特性変動が防止され、画像表示装置における画質劣化を防止することができる。

請求項５の構成によれば、平坦化膜の発光素子側面に溝を作成し、この溝により発光素子から出射されて隣接画素のトランジスタに向かう光を遮光する遮光溝が作成されることから、この溝により発光素子から出射されて隣接画素のトランジスタに向かう光を遮光することができる。従ってトランジスタは、隣接画素の発光素子からの光の入射が防止され、隣接画素からの光の入射による特性変動が防止され、画像表示装置における画質劣化を防止することができる。

本発明によれば、隣接画素からの光による各画素の発光輝度の変動を有効に回避し、画質劣化を防止することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
（１−１）全体構成（図２〜図１２）
図２は、この実施例の画像表示装置を示すブロック図である。この画像表示装置２１は、有機ＥＬ素子を用いたトップエミッション方式の画像表示装置であり、ガラス等の絶縁基板に表示部２２が作成される。画像表示装置２１は、この表示部２２の周囲に信号線駆動回路２３及び走査線駆動回路２４が作成される。

ここで表示部２２は、画素回路（ＰＸＣＬ）２５をマトリックス状に配置して形成される。信号線駆動回路２３は、表示部２２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路２３は、水平セレクタ（ＨＳＥＬ）２３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路２３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置２１は、例えばいわゆる線順次により各画素回路２５の階調を設定する。

走査線駆動回路２４は、表示部２２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路２５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路２５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路２４は、それぞれライトスキャン回路（ＷＳＣＮ）２４Ａ及びドライブスキャン回路（ＤＳＣＮ）２４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図３は、画素回路２５の構成を詳細に示す接続図である。画素回路２５は、有機ＥＬ素子２８のカソードが所定の負側電源Ｖｓｓに接続され、有機ＥＬ素子２８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路２５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路２４から電源用の駆動信号ＤＳが供給される。これらにより画素回路２５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子２８を電流駆動する。

画素回路２５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路２５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子２８を電流駆動する。なおここでこの図３において、容量Ｃｅｌは、有機ＥＬ素子２８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。

すなわち画素回路２５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路２３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。ここでしきい値電圧補正用の固定電圧Ｖｏは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子２８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子２８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、水平セレクタ（ＨＳＥＬ）２３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして各信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。

画素回路２５は、図４に示すように、有機ＥＬ素子２８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図４（Ａ））。また画素回路２５は、発光期間の間、電源用の駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧ＶｃｃＨが供給される（図４（Ｂ））。これにより画素回路２５は、図５に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図４（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子２８を発光させる。

画素回路２５は、発光期間が終了する時点ｔ０で、電源用の駆動信号ＤＳが所定の固定電圧ＶｃｃＬに立ち下げられる（図４（Ｂ））。ここでこの固定電圧ＶｃｃＬは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子２８のカソード電圧Ｖｓｓより低い電圧である。

これにより画素回路２５は、図６に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子２８側端の蓄積電荷が走査線ＤＳＬに流出する。その結果、画素回路２５は、駆動トランジスタＴｒ２のソース電圧Ｖｓが電圧ＶｃｃＬに立ち下がり（図４（Ｅ））、有機ＥＬ素子２８が発光を停止する。また画素回路２５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図４（Ｄ））。

画素回路２５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図４（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏに設定される（図４（Ｃ）及び（Ｄ））。これにより画素回路２５は、図７に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが電圧Ｖｏ−ＶｃｃＬに設定される。ここで画素回路２５は、電圧Ｖｏ、ＶｃｃＬの設定により、この電圧Ｖｏ−ＶｃｃＬが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。

その後、画素回路２５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧ＶｃｃＨに立ち上げられる（図４（Ｂ））。これにより画素回路２５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子２８側端に電源ＶｃｃＨから充電電流Ｉｄｓが流入する。その結果、画素回路２５は、保持容量Ｃｓの有機ＥＬ素子２８側端の電圧Ｖｓが徐々に上昇する。なおこの場合、画素回路２５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子２８に流入する電流Ｉｄｓは、有機ＥＬ素子２８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子２８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路２５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路２５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、図８に示すように、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。

画素回路２５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図９に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図４（Ａ））。続いて図１０に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏ）に設定される。

画素回路２５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図４（Ａ））。これにより画素回路２５は、図１１に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路２５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子２８を駆動することができ、有機ＥＬ素子２８の発光輝度のばらつきによる画質劣化を防止することができる。

画素回路２５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧ＶｃｃＨに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路２５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。

すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。

ここで画素回路２５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。

この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子２８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。

しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源ＶｃｃＨから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路２５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。

この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。

その結果、画素回路２５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図４、図１１及び図１２ではΔＶで示す。

画素回路２５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路２５は、発光期間が開始し、図１２に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子２８を発光させる。なお画素回路２５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図１２におけるＶｅｌは、この上昇分の電圧である。

これらにより画素回路２５は、時点ｔ０から時点ｔ１までの駆動トランジスタＴｒ２のゲート電圧を電圧ＶｃｃＬに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。

（１−２）製造工程（図１）
図１は、図１４との対比により、この画像表示装置２１の構成を示す断面図である。この画像表示装置２１は、平坦化膜１１の作成工程が異なる点を除いて、図１４について上述した画像表示装置１と同一に構成される。なおこれにより、図１４の画像表示装置１と同一の構成は、対応する符号を付して示し、適宜、重複した説明は省略する。

この画像表示装置２１は、絶縁基板２上に、第１配線３、ゲート酸化膜４、中間配線層５が順次作成される。画像表示装置２１は、これら第１配線３及び中間配線層５が局所的に対向するように作成され、この局所的に対向する部位により保持容量Ｃｓが作成される。画像表示装置２１は、続いてチャンネル保護層等が作成されて書込トランジスタＴｒ１及び駆動トランジスタＴｒ２が作成される。なおこの図１において、断面により表示されるトランジスタ７は、駆動トランジスタＴｒ２である。

画像表示装置２１は、続いて層間絶縁膜８、第２配線９が作成された後、平坦化膜１１が作成される。画像表示装置２１は、露光処理又はハーフ露光処理により、画素６間の補助電極１３を作成する部位に溝（トレンチ構造）２９が作成される。ここで補助電極１３は、下部電極１２と絶縁されて、各画素６の下部電極１２を区切るように、各下部電極１２を囲む格子形状により作成されることから、溝２９にあっても、同様に、各画素６の下部電極１２を区切るように、各下部電極１２を囲む格子形状により作成される。なおこの図１において、溝２９は、第２配線９に到達する深さにより作成されているが、溝２９の深さは、これに限られるものではなく、種々に設定することができる。

この実施例において、画像表示装置２１の製造工程は、例えばポジ型の感光性樹脂材料をスピンコート法により塗布した後、露光処理又はハーフ露光処理してパターンニングすることにより、平坦化膜１１を作成し、さらにこの平坦化膜１１に溝２９を作成する。

続いて画像表示装置２１は、下部電極材料が堆積された後、エッチング処理され、下部電極１２及び補助電極１３が設けられる。なおこれによりこの実施例において、下部電極１２は、有機ＥＬ素子２８のアノード電極を構成する。なお下部電極１２及び補助電極１３は、反射率が高く、かつ透過率の低い材料により作成される。具体的に、下部電極１２及び補助電極１３は、金（Ａu）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属材料膜、これら金属材料の合金膜、これら金属材料膜又は合金膜と有機材料膜又は無機材料膜との積層構造により作成される。なおこの実施例において、下部電極１２及び補助電極１３は、銀合金膜をＩＴＯで挟持した積層構造により作成される。

これにより画像表示装置２１は、溝２９の内側に補助電極１３が積層され、この溝２９及び補助電極１３により、有機層１６から出射されて隣接画素６のトランジスタ７に向かう光を遮光する遮光溝３０が形成される。

なお画像表示装置２１は、駆動トランジスタＴｒ２、書込トランジスタＴｒ１が、下部電極１２の下に設けられる。

続いて画像表示装置２１は、上部電極１７が基板表面の全面に形成された後、絶縁膜１８、保護層１９が設けられ、封止用の透明基板２０が配置されて作成される。従ってこの実施例において、上部電極１７は、有機ＥＬ素子２８のカソード電極を構成する。

（２）実施例の動作
以上の構成において、この画像表示装置２１では、信号線駆動回路２３において、順次入力される画像データＤ１が表示部２２の信号線ＤＴＬに振り分けられた後（図２及び図３）、ディジタルアナログ変換処理される。これにより画像表示装置１では、信号線ＤＴＬに接続された各画素回路の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置２１では、走査線駆動回路２４による表示部２２の駆動により、表示部２２を構成する各画素回路２５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路２５では、この階調電圧Ｖｉｎに応じた駆動トランジスタＴｒ２による駆動によりそれぞれ有機ＥＬ素子２８が発光する（図４）。これにより画像表示装置２１では、画像データＤ１に応じた画像を表示部２２で表示することができる。

より具体的に、画素回路２５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子２８が電流駆動される。画素回路２５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置２１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子２８を発光させて所望の画像を表示する。

しかしながらこれら画素回路２５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子２８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置２１では、事前に、駆動信号ＤＳ及び書込信号ＷＳによる駆動トランジスタＴｒ２の制御等により、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしき値電圧Ｖｔｈに設定される（図２〜図６）。その後、画像表示装置２１では、保持容量Ｃｓの端子電圧が階調設定用電圧Ｖｓｉｇ（Ｖｉｎ＋Ｖｏ）に設定される（図１０）。これにより画像表示装置２１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。

このように画像表示装置２１では、画素回路を構成するトランジスタのばらつき対策を種々に講じていることから、このばらつき対策で対応可能に、これらのトランジスタの特性変動を極力低減することが望まれる。特に、書込トランジスタＴｒ１にあっては、特性の変動により、信号線ＤＴＬの電位に対する駆動トランジスタＴｒ２のゲート電圧Ｖｇが変化し、さらには書込信号ＷＳによって移動度のばらつきを補正する期間が変化する。その結果、有機ＥＬ素子２８の駆動電流が種々に変動し、有機ＥＬ素子２８の発光輝度が種々に変動することになる。従って書込トランジスタＴｒ１については、特に特性変動を極力低減することが望まれる。

これに対してこの種のトランジスタＴｒ１、Ｔｒ２は、光の入射により特性が変化する欠点があり、画像表示装置２１では、これらのトランジスタＴｒ１、Ｔｒ２が発光素子である有機ＥＬ素子２８に近接して配置される。その結果、画像表示装置２１では、有機ＥＬ素子２８の出射光がこれらのトランジスタＴｒ１、Ｔｒ２に入射し、画質が劣化する恐れがある。

そこでこの実施例では、透過率の低い材料で作成される下部電極１２の下に、トランジスタＴｒ１、Ｔｒ２を配置し、この下部電極１２により有機ＥＬ素子２８から画素内のトランジスタＴｒ１、Ｔｒ２に向かう光を遮光する。これにより画像表示装置２１では、有機ＥＬ素子２８の出射光によるトランジスタＴｒ１、Ｔｒ２の特性変動を防止し、画質劣化を防止することができる。

しかしながらこのように下部電極１２の下に、トランジスタＴｒ１、Ｔｒ２を配置する場合、画素内の有機ＥＬ素子２８からの光については、遮光し得るもの、隣接画素の有機ＥＬ素子２８からの光については、遮光し得ない（図１４参照）。その結果、有機ＥＬ素子２８から隣接画素のトランジスタに向かう光により、当該トランジスタの特性が変化し、画質が劣化することになる。

そこで画像表示装置２１では、平坦化膜１１の露光処理又はハーフ露光処理により、各画素６の下部電極１２を区切るように、各下部電極１２を囲む格子形状により溝２９が作成される（図１）。またこの溝２９に、下部電極１２の材料により補助電極１３が設けられ、これら溝２９及び補助電極１３により有機ＥＬ素子２８から出射されて隣接画素のトランジスタに向かう光の遮光溝３０が作成される。

これによりこの画像表示装置２１では、隣接画素からの光についても、遮光溝３０により遮光してトランジスタへの入射を防止することができ、このトランジスタの特性変動による画質劣化を防止することができる。

また溝２９及び補助電極１３により遮光溝３０を作成することにより、簡易な構成により特性変動による画質劣化を防止することができる。

（３）実施例の効果
以上の構成によれば、平坦化膜の加工により画素間に溝を作成し、この溝を用いて発光素子から出射されて隣接画素のトランジスタに向かう光の遮光溝を作成することにより、隣接画素によるトランジスタの特性変動を防止し、これにより隣接画素からの光による各画素の発光輝度の変動を有効に回避することができる。

また平坦化膜に形成した溝に、補助電極を構成する下部電極材料を配置して遮光溝を作成することにより、簡易な構成によりトランジスタの特性変動による画質劣化を防止することができる。

また矩形形状に形成された下部電極をそれぞれ囲む格子形状に溝を作成することにより、水平方向及び垂直方向に隣接する画素からの光を確実に遮光することができ、これにより一段と画質劣化を防止することができる。

図１３は、図１との対比により、本発明の実施例２の画像表示装置３１の構成を示す断面図である。この画像表示装置３１は、第２配線９の作成工程が異なる点を除いて、図１について上述した画像表示装置２１と同一に構成される。なおこれにより、図１の画像表示装置２１と同一の構成は、対応する符号を付して示し、適宜、重複した説明は省略する。

この画像表示装置３１は、有機ＥＬ素子２８の下部電極１２をトランジスタＴｒ２に接続する配線材料である第２配線３の配線材料のパターンニングにより、溝２９に対応する形状により第２配線３の材料が取り残され、この取り残された部位により、遮光溝３０の基板２側に、発光素子２８から出射されて隣接画素のトランジスタに向かう光を遮光する遮光壁３２がさらに設けられる。なお第２配線３は、信号線ＤＴＬ又は走査線ＤＳＬ、ＷＳＬをも構成することから、これら信号線ＤＴＬ又は走査線ＤＳＬ、ＷＳＬが遮光壁３２と交差する部位にあっては、遮光壁３２が部分的に途絶えるように形成される。

この実施例によれば、トランジスタを下部電極に接続する配線材料により、遮光溝の基板側に、発光素子から出射されて隣接画素のトランジスタに向かう光を遮光する遮光壁をさらに設けることにより、一段と確実に、隣接画素からの光を遮光することができる。従って隣接画素からの光による各画素の発光輝度の変動を有効に回避して、一段と画質を向上することができる。

なお上述の実施例においては、下部電極をそれぞれ囲む格子形状により遮光溝３０を作成する場合、又はこの遮光溝３０に対応して遮光壁３２を作成する場合について述べたが、本発明はこれに限らず、例えば有機ＥＬ素子と隣接画素のトランジスタとを結ぶ直線を横切る部位にのみ遮光溝３０、遮光壁３２を作成する場合等、実用上十分に隣接画素からの光を遮光できる場合には、種々の形状により遮光溝３０、遮光壁３２を作成して上述の実施例と同様の効果を得ることができる。

また上述の実施例においては、遮光溝３０に補助電極を配置して遮光部を作成する場合について述べたが、本発明はこれに限らず、別途、遮光用の部材を遮光溝３０の内側に堆積して遮光部としてもよい。

また上述の実施例においては、各画素回路にそれぞれ遮光溝３０、遮光溝３０及び遮光壁３２を設ける場合について述べたが、本発明はこれに限らず、特定色の画素回路についてだけ遮光溝３０、遮光溝３０及び遮光壁３２を設けるようにしてもよい。またさらにカラー画像の１画素を構成する赤色、緑色、青色のサブ画素間だけ、遮光溝３０、遮光溝３０及び遮光壁３２を設けるようにしてもよい。なおこのようにサブ画素間だけ、遮光溝３０、遮光溝３０及び遮光壁３２を設ける場合にあっては、表示部がストライプ配列の場合、垂直方向に延長する形状により遮光溝３０、遮光溝３０及び遮光壁３２を作成することになる。

また上述の実施例２においては、遮光溝３０に対応するように遮光壁３２を設ける場合について述べたが、本発明はこれに限らず、例えばカラー画像の１画素を構成する赤色、緑色、青色のサブ画素間だけ遮光壁３２を設ける場合等、遮光溝３０の特定部位にのみ遮光壁３２を設けるようにしてもよい。

また上述の実施例においては、１つの画素回路を２つのトランジスタと有機ＥＬ素子とで構成する場合について述べたが、本発明はこれに限らず、種々の構成による画素回路を用いて画像表示装置を構成する場合に広く適用することができる。

また上述の実施例においては、下部電極及び上部電極がそれぞれアノード電極及びカソード電極である有機ＥＬ素子により画像表示装置を構成する場合について述べたが、本発明はこれに限らず、これとは逆に上部電極及び下部電極がそれぞれアノード電極及びカソード電極である有機ＥＬ素子により画像表示装置を構成する場合にも広く適用することができる。

また上述の実施例においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。

本発明の実施例１の画像表示装置の断面図である。 本発明の実施例１の画像表示装置を示すブロック図である。 図２の画像表示装置の画素回路を示す接続図である。 図３の画素回路の動作の説明に供するタイムチャートである。 図４のタイムチャートの説明に供する接続図である。 図５の続きの説明に供する接続図である。 図６の続きの説明に供する接続図である。 図７の続きの説明に供する接続図である。 図８の続きの説明に供する接続図である。 図９の続きの説明に供する接続図である。 図１０の続きの説明に供する接続図である。 図１１の続きの説明に供する接続図である。 本発明の実施例２の画像表示装置の断面図である。 従来の画像表示装置の断面図である。

符号の説明

１、２１、３１……画像表示装置、６……画素、２２……表示部、２３……信号線駆動回路、２４……走査線駆動回路、２８……有機ＥＬ素子２８……溝、３２……遮光壁、Ｔｒ１、Ｔｒ２……トランジスタ、Ｃｓ……保持容量

Claims (5)

1. 発光素子と、前記発光素子を駆動するトランジスタとによる画素回路をマトリックス状に配置して表示部が形成され、
   基板上に前記トランジスタ、平坦化膜、前記発光素子が順次設けられ、
   前記平坦化膜の前記発光素子側面に溝が作成され、前記溝により前記発光素子から出射されて隣接画素の前記トランジスタに向かう光を遮光する遮光溝が設けられた
   画像表示装置。
2. 前記溝に、前記発光素子の下部電極材料により、前記発光素子の上部電極の補助電極が作成された
   請求項１に記載の画像表示装置。
3. 前記発光素子の下部電極が矩形形状に形成され、
   前記溝が、前記下部電極をそれぞれ囲む格子形状に作成された
   請求項２に記載の画像表示装置。
4. 前記トランジスタを前記下部電極に接続する配線材料により、前記遮光溝の前記基板側に、前記発光素子から出射されて隣接画素の前記トランジスタに向かう光を遮光する遮光壁がさらに設けられた
   請求項２に記載の画像表示装置。
5. 基板上に、画素回路を構成するトランジスタを作成するトランジスタ作成ステップと、
   前記トランジスタの上に、平坦化膜を作成する平坦化膜作成ステップと、
   前記平坦化膜の上に、前記画素回路を構成する発光素子を作成する発光素子作成ステップとを有し、
   さらに前記平坦化膜の前記発光素子側面に溝を作成し、前記溝により前記発光素子から出射されて隣接画素の前記トランジスタに向かう光を遮光する遮光溝を作成する遮光溝作成ステップを有する
   画像表示装置の製造方法。
   

Images