JP2010060873A - 画像表示装置 - Google Patents

Abstract

【課題】本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置において、絶縁基板上における配線パターンを従来に比して効率良く配置する。
【解決手段】本発明は、表示部２２の最外周に設けられるダミー領域を、走査線結合領域又はピッチ変換領域とする。又は奇数ラインの画素回路と続く偶数ラインの画素回路とで電源用の走査線を共通化する。
【選択図】 図１

Description

本発明は、画像表示装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、表示部の最外周に設けられるダミー領域を、走査線結合領域又はピッチ変換領域とすることにより、又は奇数ラインの画素回路と偶数ラインの画素回路とで電源用の走査線を共通化することにより、絶縁基板上における配線パターンを従来に比して効率良く配置することができるようにする。

近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。

ここで図１４は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。

ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。

信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図１５は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図１５の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。

画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図１５において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。

すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。しきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。

画素回路５は、図１６に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図１６（Ａ））。また画素回路５は、発光期間の間、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図１６（Ｂ））。これにより画素回路５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図１６（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図１６（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。

これにより画素回路５は、図１８に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図１６（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図１６（Ｄ））。

画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図１６（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図１６（Ｃ）及び（Ｄ））。これにより画素回路５は、図１９に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。

その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図１６（Ｂ））。これにより画素回路５は、図２０に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。

画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図２１に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図１６（Ａ））。続いて図２２に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。

画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図１６（Ａ））。これにより画素回路５は、図２３に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。

画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。

すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。

ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。

この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。

しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。

この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。

その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図１６、図２３及び図２４ではΔＶで示す。

画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図２４に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図２４におけるＶｅｌは、この上昇分の電圧である。

これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。

また特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。

従って特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用すると、簡易な構成により、高精度化した場合にあっても高い画質を維持することが可能な表示装置を得ることができると考えられる。

図２５は、図１６との対比により、特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用した場合に考えられる画素回路のタイムチャートである。

この場合、信号線ＤＴＬには、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、信号線ＤＴＬに接続された各画素回路５の階調設定用電圧Ｖｓｉｇが出力される。画素回路５は、この信号線ＤＴＬの駆動に対応して書込信号ＷＳが間欠的に立ち上げられ、複数の期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２を介して放電させる。具体的に、この図２５の例では、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正を、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４の４回の期間に分けて実行した後、期間Ｔ５で移動度補正処理及び階調設定処理を実行する。なおこの図２５において、ＶＤは、垂直同期信号である。

図２６は、特開２００７−１３３２８４号公報に開示の画像表示装置を示す平面図である。画像表示装置１は、ガラス等の絶縁基板１１のほぼ中央に表示部２が作成される。またこの表示部２の周囲に、信号線駆動回路３及び走査線駆動回路４をそれぞれ構成する信号線用の集積回路１３及び走査線用の集積回路１４が配置される。ここで集積回路１３、１４は、例えばフレキシブル配線基板１５及び１６に実装された後、このフレキシブル配線基板１５及び１６を介して絶縁基板１１に接続され、その後、フレキシブル配線基板１５及び１６を折り曲げて絶縁基板１１の背面側に配置される。また画像表示装置１は、絶縁基板１１の四隅に、電源等を供給するフレキシブル配線基板１７が接続される。

図２７は、図２６において符号Ａにより示す、表示部２と走査線用の集積回路１４との間の部位を部分的に拡大して示す平面図である。表示部２は、有効表示領域の最外周に、ダミー領域が設けられ、このダミー領域に配置したダミーの画素回路５Ｄを用いて、駆動トランジスタＴｒ２等をアニールする際、熱プロファイルの均一化を図っている。従って表示部２は、このダミー領域を除く領域が有効表示領域となる。

ここで表示部２は、垂直方向の画素ピッチが例えば３００〔μｍ〕により作成される。これに対して走査線用の集積回路１４は、表示部２の画素ピッチを１つの画素回路５に割り当てられる走査線数で割り算したピッチより小さな、極めて小さなピッチにより電極が設けられる。また同様に、信号線用の集積回路１３も、表示部２の画素ピッチに対して極めて短いピッチにより電極が設けられる。

そこで従来の画像表示装置１では、表示部２の周囲に、ピッチ変換領域が設けられ、このピッチ変換領域において、集積回路１４、１５の電極ピッチによる配線パターンＰのピッチを信号線ＤＴＬ、走査線ＤＳＬ及びＷＳＬのピッチに拡大して信号線ＤＴＬ、走査線ＤＳＬ及びＷＳＬに接続される。
特開２００７−３１０３１１号公報 特開２００７−１３３２８４号公報

ところで絶縁基板１１上において、信号線ＤＴＬ、走査線ＤＳＬ及びＷＳＬの配線パターンは、効率良く配置することが求められる。すなわち表示部２以外の部位において、配線パターンを効率良く配置することができれば、画像表示装置を狭額縁化することができる。

これに対して各画素回路５において、配線パターンを効率良く配置することができれば、１画素に占める配線パターンの割合を低減し、歩留まりを向上することができる。また場合によっては、配線パターンの短絡事故等にも有効に対応することができる。

本発明は以上の点を考慮してなされたもので、絶縁基板上における配線パターンを従来に比して効率良く配置することができる画像表示装置を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続される。ここで前記走査線用の集積回路は、前記表示部を複数ライン毎にグループ化したユニット毎に、前記走査線の駆動信号を前記配線パターンに出力し、ピッチ変換領域において、前記集積回路の端子のピッチから対応する前記ユニットのピッチに、前記配線パターンのピッチが変換された後、走査線結合領域において、前記ピッチ変換領域による１つの前記配線パターンが、対応する前記ユニットの複数の走査線に接続される。前記表示部は、最外周に、ダミーの画素回路を配置したダミー領域が設けられ、前記走査線結合領域の全部又は一部が、前記ダミー領域に設けられる。

請求項８の発明は、絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続される。ここで前記信号線用又は走査線用の集積回路は、ピッチ変換領域において、前記集積回路の端子のピッチから対応する前記信号線又は走査線のピッチに、配線パターンのピッチを変換して前記信号線又は走査線に接続される。前記表示部は、最外周に、ダミーの画素回路を配置したダミー領域が設けられ、前記ピッチ変換領域の全部又は一部が、前記ダミー領域に設けられる。

また請求項１１の発明は、絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続される。ここで前記表示部は、奇数ラインの画素回路と偶数ラインの画素回路とで、電源用の駆動信号の走査線が、共通化される。

請求項１の構成によれば、表示部の最外周に設けられたダミー領域に、走査線結合領域の全部又は一部を設けることにより、表示部の周囲に配線パターンを効率良く配置することができる。従って、画像表示装置を狭額縁化することができる。

また請求項８の構成によれば、表示部の最外周に設けられたダミー領域に、ピッチ変換領域の全部又は一部を設けることにより、表示部の周囲に配線パターンを効率良く配置することができる。従って、画像表示装置を狭額縁化することができる。

また請求項１１の構成によれば、奇数ラインの画素回路と偶数ラインの画素回路とで、電源用の駆動信号の走査線が共通化されることにより、表示部に設けられる画素回路の構成に関して、配線パターンを効率良く配置することができる。その結果、１画素に占める配線パターンの割合を低減し、歩留まりを向上することができる。

本発明によれば、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
〈第１の実施の形態〉
［実施の形態の構成］
［全体構成］
図２は、図１５との対比により、本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置２１は、表示部２２、信号線駆動回路２３及び走査線駆動回路２４の構成が異なる点を除いて、図１５の画像表示装置１と同一に構成される。従って図１５の画像表示装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。

この画像表示装置２１は、ガラス等の絶縁基板上に画素回路５をマトリックス状に配置して表示部２２が作成され、この絶縁基板上の表示部２２の周囲に、信号線駆動回路２３及び走査線駆動回路２４が配置される。表示部２２は、このガラス基板上におけるレイアウトが異なる点を除いて、表示部２と同一に構成される。

ここで信号線駆動回路２３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。すなわち信号線駆動回路２３は、データスキャン回路２３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して階調電圧Ｖｉｎを生成する。データスキャン回路２３Ａは、この階調電圧Ｖｉｎに、ばらつき補正用の固定電圧Ｖｏｆｓを加算し、階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）を生成する。

データスキャン回路２３Ａは、タイミングジェネレータ２５から出力されるセレクタ制御信号ＳＥＬにより順次接点を切り換えるセレクタ２６により、階調設定用電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、消灯用の基準電圧Ｖｉｎｉを順次循環的に信号線ＤＴＬに出力する（図３（Ｄ）参照）。なお消灯用の基準電圧Ｖｉｎｉは、画素回路５の発光を停止させる基準電圧であり、ばらつき補正用の固定電圧Ｖｏｆｓより十分に低い電圧である。具体的に、消灯用の基準電圧Ｖｉｎｉは、有機ＥＬ素子８のカソード電圧Ｖｃａｔｈに、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌ、及び駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧Ｖｃａｔｈ＋Ｖｔｈｅｌ＋Ｖｔｈ以下の電圧である。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路２４は、ライトスキャン回路（ＷＳＣＮ）２４Ａ及びドライブスキャン回路（ＤＳＣＮ）２４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成し、この書込信号ＷＳ及び駆動信号ＤＳを対応する走査線ＷＳＬ及びＤＳＬに出力する。

図３は、図２５との対比により、これら駆動信号Ｓｓｉｇ、ＷＳ、ＤＳによる画素回路５の動作の説明に供するタイムチャートである。画素回路５は、発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定され（図３（Ａ）及び（Ｃ））、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図３（Ｂ））。その結果、画素回路５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図３（Ｅ）及び（Ｆ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓの端子電圧が消灯用の基準電圧Ｖｉｎｉに設定される。これにより画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下に立ち下げ、駆動トランジスタＴｒ２による有機ＥＬ素子８の駆動を停止する。

続いて画素回路５は、所定の時点ｔ１で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図３（Ｂ））。これにより画素回路５は、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図３（Ｆ））、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図３（Ｅ））。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのソース側端電圧が設定される。

画素回路５は、続く所定の時点ｔ２で、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられる（図３（Ｂ））。その後、画素回路５は、信号線ＤＴＬの駆動信号Ｓｓｉｇがしきい値電圧補正用の固定電圧Ｖｏｆｓに設定されている期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられる（図３（Ｃ）及び（Ｄ））。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのゲート側端電圧が設定され、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定される。また保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に立ち上がると、画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理が実行される。なお以下においては、この駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、符号Ａにより示す。従ってこの図３の例では、駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、４回の期間に分けて実行することになる。

画素回路５は、その後、信号線ＤＴＬの駆動信号Ｓｓｉｇが対応する階調設定用電圧Ｖｓｉｇに設定されている期間で、一定期間の間、書込トランジスタＴｒ１がオン状態に設定される（図３（Ｃ））。その結果、画素回路５は、駆動トランジスタＴｒ２の移動度μのばらつきを補正して保持容量Ｃｓの端子間電圧が階調設定用電圧Ｖｓｉｇに対応する電圧に設定され、発光期間を開始する。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。なお以下において、この移動度をばらつき補正して階調を設定する期間を、符号Ｂにより示す。また消灯用の基準電圧Ｖｉｎｉを設定する期間を符号Ｃにより示す。

なおこの図３の例において、画像表示装置２１は、しきい値電圧補正処理を開始した後、消灯用の基準電圧Ｖｉｎｉを設定するまでの間、書込信号ＷＳのＬレベル電圧ＷＳ−Ｌ１を、この期間以外の期間におけるＬレベル電圧ＷＳ−Ｌ２より高い電圧に保持する。これにより画像表示装置２１は、書込トランジスタＴｒ１のリーク電流を防止し、このリーク電流による保持容量Ｃｓの端子間電圧の変動を防止する。

なお消灯用の基準電圧Ｖｉｎｉに代えて、ばらつき補正用の固定電圧Ｖｏｆｓのタイミングで書込信号ＷＳをオン動作させて非発光期間を開始するようにしてもよい。この場合には、消灯用の基準電圧Ｖｉｎｉを省略し、階調設定用電圧Ｖｓｉｇとばらつき補正用の固定電圧Ｖｏｆｓとの繰り返しにより信号線ＤＴＬの駆動信号Ｓｓｉｇを作成するようにしてもよい。

［ユニットドライブ］
ここでこの実施の形態において、画素回路５は、保持容量Ｃｓの端子電圧の設定により発光期間、非発光期間がそれぞれ開始することになる。従って、電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げて保持容量Ｃｓのソース側端電圧を設定する処理は、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。

そこで画像表示装置２１は、駆動トランジスタＴｒ２のドレイン電圧の制御を連続する複数ラインで共通化し、いわゆるユニットドライブ方式により各画素回路を駆動する。なおユニットドライブ方式は、表示部２２に設けられた画素回路５の駆動を連続する複数ラインで共通化する方式である。

すなわち図３との対比により図４に示すように、画像表示装置２１は、表示部２２を構成する画素回路５を４ライン単位でグループ化し、各グループで電源用駆動信号ＤＳを共通化する。この図４では、４ライン単位のグループ化に対応して、連続するラインを４ｎ、４ｎ＋１、４ｎ＋２、４ｎ＋３（ｎは整数）により表し、電源用駆動信号ＤＳ及び書込信号ＷＳの対応関係を示す。なお以下においては、このグループ化によるグループをユニットと呼ぶ。

走査線駆動回路２４は、ユニットとは無関係に、連続するラインで順次、１水平走査期間ずつ遅延するように、書込信号ＷＳ〔４ｎ〕、ＷＳ〔４ｎ＋１〕、ＷＳ〔４ｎ＋２〕、ＷＳ〔４ｎ＋３〕を生成する（図４（Ｂ）、（Ｃ１）、（Ｃ２）、（Ｃ３）及び（Ｃ４））。これにより画像表示装置２１は、ライン順次で各画素回路５の階調を設定する。

これに対して走査線駆動回路２４は、ユニット毎に電源用駆動信号ＤＳを生成する。すなわちユニット内においては、最先に書込信号ＷＳを立ち上げるタイミングより一定時間前に電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げる（時点ｔ２）。また最後に消灯用の基準電圧Ｖｉｎｉを設定した後、一定時間経過して電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げる（時点ｔ１）。また連続するユニットでは、順次、１つのユニットを構成するライン数に対応する４水平走査期間ずつ遅延させて駆動信号ＤＳを生成する。

［配線パターンのレイアウト］
ところでユニットドライブ方式では、連続する複数ラインで電源用駆動信号ＤＳを共通化することができることから、走査線駆動回路２４で生成する電源用駆動信号ＤＳの数を少なくすることができる。従って、走査線駆動回路２４の構成を簡略化することができる。

またユニットドライブ方式では、走査線駆動回路２４から出力する１つの電源用駆動信号ＤＳを１つのユニットを構成する複数ラインに振り分けて駆動することができる。従って走査線駆動回路２４の端子数を低減して構成を簡略化することができる。

しかしながら走査線駆動回路２４から出力する１つの電源用駆動信号ＤＳを１つのユニットを構成する複数ラインに振り分ける場合には、１つのユニットを構成する複数ラインの走査線を１つにまとめて、電源用駆動信号ＤＳの振り分けに供する領域が必要になる。すなわち図５は、図２７との対比により、従来の画像表示装置における配線パターンの配置を前提に、走査線結合領域を設け、この走査線結合領域で１つのユニットを構成する複数ラインの走査線を１つにまとめる構成を示す平面図である。

ここで複数ラインの走査線を１つの配線パターンにまとめる場合、この配線パターンには、複数ライン分の電流が流れることになる。従って十分な線幅により作成して電圧降下を防止し、クロストークを防止することが必要になる。具体的に、電源用走査線ＤＳＬの線幅がＷであり、ｎラインをまとめる場合、最低でもｎ×Ｗの線幅が必要になる。従って走査線結合領域は、最低でも、ｎ×Ｗの幅が必要になる。その結果、この場合には、狭額縁化することが困難になる。

そこでこの画像表示装置２１は、図５との対比により図１に示すように、この走査線結合領域の全部又は一部が、表示部２２のダミー領域に設けられる。すなわち画像表示装置２１は、図２７について上述したと同様に、ガラス基板による絶縁基板１１上に、表示部２２が作成された後、信号線駆動回路２３及び走査線駆動回路２４を構成する信号線用の集積回路及び走査線用の集積回路２８がフレキシブル配線基板２９を介して接続される。

有効表示領域は、絶縁基板１１上に表示部２２を作成する工程において、信号線ＤＴＬ、書込トランジスタＴｒ１のゲート電極、駆動トランジスタＴｒ２のゲート電極、保持容量Ｃｓの基板側電極等を構成する第１配線が作成される。続いて有効表示領域は、書込トランジスタＴｒ１及び駆動トランジスタＴｒ２のゲート絶縁層、非晶質シリコン層等が順次作成された後、レーザービームの照射により非晶質シリコン層がアニール処理される。続いて有効表示領域は、走査線ＷＳＬ及びＤＳＬ、書込トランジスタＴｒ１のドレイン電極及びソース電極、駆動トランジスタＴｒ２のドレイン電極及びソース電極、保持容量Ｃｓの対向側電極等を構成する第２配線が作成される。さらに各画素回路５に有機ＥＬ素子が作成された後、絶縁基板１１全体がガラス基板により封止されて作成される。

ダミー領域は、少なくとも走査線用の集積回路２８を配置した側の、有効表示領域の一辺に沿って設けられる。ダミー領域には、ダミーの画素回路５Ｄが設けられる。ここでこの実施の形態では、有効表示領域に設けられた画素回路５と同一の画素ピッチにより、有効表示領域から連続するようにダミー用の画素回路５Ｄが配置される。

ここでダミー用の画素回路５Ｄは、有効表示領域に配置した画素回路５をアニール処理する際に、事前の位置決め調整処理、レーザービームの光量調整処理等のために使用される。このためダミー用の画素回路５Ｄは、画素回路５の構成のうちで、走査線結合領域を作成するのに利用可能な構成を除いて、位置決め調整処理、光量調整処理に必要な構成により作成される。

より具体的に、ダミー用の画素回路５Ｄは、有効画像表示領域に配置される画素回路５と同一のレイアウトにより、アニール処理に供する非晶質シリコン層が配置されて作成される。ダミー用の画素回路５Ｄは、有効表示領域の画素回路５を作成する工程において、画素回路５と同時に作成される。

またダミー領域は、画素回路５に配置する第２配線により、書込信号ＷＳの走査線ＷＳＬを集積回路２８に接続する配線パターンＰ１、電源用駆動信号ＤＳの走査線ＤＳＬをまとめて集積回路２８に接続する配線パターンＰ２が作成される。これにより画像表示装置２１は、ダミー領域に、走査線結合領域が設けられる。なお書込信号ＷＳの配線パターンＰ１は、電源用駆動信号ＤＳの配線パターンと交差することになり、ダミー領域は、この交差する部位に限って第１配線により書込信号ＷＳの配線パターンＰ１が作成される。

これに対して画像表示装置２１は、信号線用の集積回路を配置した側の、有効表示領域の一辺に沿って、同様にダミー領域が設けられる。画像表示装置２１は、この信号線側のダミー領域に、信号線用の集積回路からの配線パターンのピッチ変換領域の全部又は一部が設けられ、走査線側と同様に、ダミー用の画素回路５Ｄが設けられる。

［実施の形態の動作］
以上の構成において、この画像表示装置２１では（図２及び図３）、信号線駆動回路２３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理される。これにより画像表示装置２１では、信号線ＤＴＬに接続された各画素の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置２１では、走査線駆動回路２４による表示部２２の駆動により、表示部２２を構成する各画素回路５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路５では、この階調電圧Ｖｉｎに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する。これにより画像表示装置２１では、画像データＤ１に応じた画像を表示部２２で表示することができる。

より具体的に、画素回路５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される。画素回路５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置２１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。

しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置２１では、事前に、電源用駆動信号ＤＳの立ち下げにより保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げる。その後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図４）。これにより画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。また駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置２１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。

その後、画像表示装置２１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。

また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。

しかしながら高解像度化等により、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当てることが困難な場合も発生する。この場合、画像表示装置２１では、十分に精度良く保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定できなくなる。その結果、十分に駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを補正できなくなる。

そこでこの実施の形態では、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電が複数回の期間で実行される。これにより駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当て、高解像度化した場合でも、十分に駆動トランジスタＴｒ２の移動度のばらつきを補正する。

画像表示装置２１では、この移動度のばらつき補正処理による保持容量Ｃｓの端子間電圧の設定により各画素回路５の発光期間が開始する。画像表示装置２１では、消灯用の基準電圧Ｖｉｎｉを用いて同様に保持容量Ｃｓの端子間電圧が設定される（図３及び図４）。これにより画像表示装置２１は、各画素回路５の発光期間が書込信号ＷＳの制御により実行され、電源用駆動信号ＤＳについては、複数ラインで共通化される。

これにより画像表示装置２１は、駆動信号ＤＳの生成に係る構成を簡略化することができる。より具体的には、ドライブスキャン回路２４Ｂの構成を簡略化することができ、画像表示装置２１は、全体構成を簡略化することができる。

しかしながらこのように電源用駆動信号ＤＳを複数ラインで共通化した場合、この複数ラインの走査線ＤＳＬを１つにまとめるための走査線結合領域を設けることが必要になる（図５）。その結果、画像表示装置２１では、狭額縁化することが困難になる。特に画像表示装置２１では、信号線駆動回路２３、走査線駆動回路２４を構成する集積回路の端子が狭ピッチにより作成され、表示部２２の周囲に設けられたピッチ変換領域により、表示部２２に設けられる信号線、走査線のピッチに変換されることから、走査線結合領域を設ける場合には、表示部２２の周囲に一段と大面積により配線パターンを設ける領域が必要になる。

そこでこの画像表示装置２１において、走査線用の集積回路２８を設けた側では、表示部２２に設けられたダミー領域に、併せて走査線結合領域が設けられる（図１）。これにより画像表示装置２１では、絶縁基板上における配線パターンを従来に比して効率良く配置することができ、走査線の延長する方向について、狭額縁化することができる。また表示部２２の絶縁基板１１を水平方向に小面積化することができ、全体形状を小型化することができる。

また信号線用の駆動回路を設けた側では、同様の表示部２２に設けられたダミー領域に、併せてピッチ変換領域が設けられる（図１）。これにより画像表示装置２１では、同様に信号線の延長する方向についても、絶縁基板上における配線パターンを従来に比して効率良く配置して狭額縁化することができる。また表示部２２の絶縁基板１１を垂直方向についても小面積化することができ、全体形状を小型化することができる。

具体的に、画像表示装置２１は、画素回路５をアニール処理する際の、熱プロファイルの均一化のために、画素回路５のレイアウトにより配置されてダミー用の画素回路５Ｄが配置されてダミー領域が作成される。また画素回路５を作成する際の第１配線、第２配線により、走査線結合領域、ピッチ変換領域が作成される。これらにより何ら工程を変更することなく、絶縁基板上における配線パターンを従来に比して効率良く配置して狭額縁化することができる。

［実施の形態の効果］
以上の構成によれば、ダミー画素を配置するダミー領域に、走査線結合領域の全部又は一部を設けることにより、ユニットドライブ方式を前提に、走査線の延長する方向について、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

より具体的に、少なくとも発光素子、書込トランジスタ、駆動トランジスタ、保持容量とにより画素回路を構成し、発光期間と非発光期間とを交互に繰り返すことにより、具体的に画像表示装置を構成して、走査線の延長する方向について、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

またこのとき信号線を介した保持容量の端子電圧の設定により、発光期間及び非発光期間を開始することにより、電源用の走査線に関して、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

またこのとき非発光期間において、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定し、駆動トランジスタを介した放電により保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定することにより、駆動トランジスタのしきい値電圧のばらつきによる画質劣化を有効に回避することができる。

またこのとき駆動トランジスタの電源用の駆動信号及び信号線の駆動信号を介して、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定することにより、簡易な構成により画素回路を構成して、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

またダミー画素を配置するダミー領域に、ピッチ変換領域を設けることにより、信号線の延長する方向について、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

より具体的に、少なくとも発光素子、書込トランジスタ、駆動トランジスタ、保持容量とにより画素回路を構成し、発光期間と非発光期間とを交互に繰り返すことにより、具体的に画像表示装置を構成して、信号線の延長する方向について、絶縁基板上における配線パターンを従来に比して効率良く配置することができる。
〈第２の実施の形態〉
図６は、図１との対比により本発明の第２の実施の形態に係る画像表示装置を示す平面図である。この画像表示装置４１は、各画素回路５に短絡用の配線パターンＤＳＬＳが設けられ、この短絡用の配線パターンＤＳＬＳにより、表示部４２には、ユニット毎に、田の字形状により駆動信号ＤＳの配線パターンが作成される。この実施の形態の画像表示装置４１は、この配線パターンに関する構成が異なる点を除いて、第１の実施の形態に係る画像表示装置２１と同一に構成される。

すなわち図７は、画像表示装置４１の画素回路５を詳細に示す平面図である。表示部４２は、１つのユニットを構成するｎラインの画素回路５に対して、各画素回路５の上下に駆動信号ＤＳの走査線ＤＳＬが配置される。従って１つのユニットに対してｎ＋１本の走査線ＤＳＬが配置される。表示部４２は、水平方向に連続する画素回路５に、それぞれ上下の走査線ＤＳＬを短絡させる短絡用の配線パターンＤＳＬＳが設けられる。ここでこの配線パターンＤＳＬＳは、電源用の走査線ＤＳＬを駆動トランジスタＴｒ２のドレインに接続する配線パターンを延長して作成される。

これによりこの実施の形態では、電源用駆動信号ＤＳに関して走査線ＤＳＬの抵抗値を一段と軽減し、クロストークの発生を一段と低減する。また電源用駆動信号ＤＳの走査線ＤＳＬが下層の信号線ＤＴＬと短絡した場合にあっても、簡易にリペアーすることができる。すなわち図７において、符号Ａにより示す部位で走査線ＤＳＬと信号線ＤＴＬとが短絡した場合、破線により示すように、この部位の前後で走査線ＤＳＬを切断すれば、走査線ＤＳＬと信号線ＤＴＬとの短絡をリペアーすることができる。なおこの場合、この切断した部位以降の画素回路５については、画素回路５の上側に配置した走査線ＤＳＬ、短絡用の配線パターンＤＳＬＳを介して駆動信号ＤＳが供給されることになる。

この実施の形態によれば、ユニット毎に、田の字形状により駆動信号ＤＳの配線パターンを作成することにより、クロストークの発生を一段と低減し、さらに短絡事故を簡易にリペアーすることができる。
〈第３の実施の形態〉
図８は、図１との対比により本発明の第３の実施の形態に係る画像表示装置を示す平面図である。この画像表示装置５１は、偶数本のラインにより１つのユニットが作成される。また奇数ライン及び続く偶数ラインの間にのみ、電源用駆動信号ＤＳの走査線ＤＳＬが設けられ、このライン間に設けられた電源用駆動信号ＤＳの走査線ＤＳＬにより、この走査線ＤＳＬの上下に配置した画素回路５に電源用の駆動信号ＤＳが供給される。これによりこの画像表示装置５１では、奇数ライン及び続く偶数ラインで走査線ＤＳＬが共通化される。この実施の形態の画像表示装置５１は、この走査線に関する構成が異なる点を除いて、第１の実施の形態の画像表示装置２１と同一に構成される。

これによりこの実施の形態の画像表示装置５１は、走査線ＤＳＬの本数を低減し、走査線ＤＳＬの延長方向と直交する方向についても、絶縁基板上における配線パターンを従来に比して効率良く配置する。これにより画像表示装置５１は、走査線ＤＳＬの欠陥による歩留まりを向上させることができる。また画素回路のレイアウトに余裕を設けることができ、設計の自由度を格段的に向上することができる。またさらに走査線結合部の構成を簡略化することができる。

図９は、奇数ラインの画素回路５Ｏと、続く偶数ラインの画素回路５Ｅとを詳細に示す平面図である。奇数ラインの画素回路５Ｏと、続く偶数ラインの画素回路５Ｅとは、この間の走査線ＤＳＬに対して対称形状に作成される。なお図１０は、図９との対比により従来構成による画素回路５のレイアウトを示す図である。また図１１は、奇数ライン及び偶数ラインで走査線ＤＳＬが共通化した場合の表示部の構成を示す接続図である。

この実施の形態においては、１つのユニットを偶数のラインにより構成し、奇数ライン及び偶数ラインで電源用駆動信号ＤＳの走査線ＤＳＬが共通化したことにより、信号線の延長する方向について、一段と絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

また奇数ラインの画素回路５Ｏと続く偶数ラインの画素回路５Ｅとを、この間の走査線ＤＳＬに対して対称形状に作成することにより、簡易に、走査線ＤＳＬを共通化することができる。
〈変形例〉
なお上述の実施の形態においては、連続するラインで書込信号ＷＳを順次１水平走査期間ずつ遅延させて作成する場合について述べたが、本発明はこれに限らず、図４との対比により図１２に示すように、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する期間（符号Ｄ）と、駆動トランジスタを介した放電により保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定する期間（符号Ａ）とを分離し、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する期間Ｄを連続する複数ラインで共通化する場合等にも広く適用することができる。なおこの図１２は、３ライン単位で駆動信号を共通化する構成である。

また上述の実施の形態においては、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する処理において、信号線の電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定されている期間の間、書込トランジスタＴｒ１をオン動作させる場合について述べたが、本発明はこれに限らず、信号線の電圧が消灯用の基準電圧Ｖｉｎｉに変化した後に書込トランジスタＴｒ１をオフ動作させるようにしてもよい。

また上述の実施の形態においては、本発明をユニットドライブ方式の画像表示装置に適用して、消灯用の基準電圧の設定により非発光期間を開始する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、消灯用の基準電圧の設定を省略して、駆動信号ＤＳの電圧Ｖｓｓへの立ち下げにより非発光期間を開始するようにしてもよい。

また上述の実施の形態においては、信号線を介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定することにより、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定する場合について述べたが、本発明はこれに限らず、別途、トランジスタを設け、このトランジスタを介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定する場合等にも広く適用することができる。

また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。

また上述の実施の形態においては、本発明をユニットドライブ方式の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、ユニットドライブ方式以外の画像表示装置にも広く適用することができる。

すなわち図１との対比により図２６について上述した画像表示装置に適用した場合を図１３に示すように、走査線ＤＳＬ、ＷＳＬのピッチ変換領域をダミー領域に設けるようにして、ユニットドライブ方式以外の画像表示装置について、走査線ＤＳＬ、ＷＳＬの延長方向について、一段と絶縁基板上における配線パターンを従来に比して効率良く配置することができる。

また同様に、図２６について上述した画像表示装置に適用して、電源用駆動信号ＤＳの走査ＤＳＬを奇数ラインと続く偶数ラインとで共用化することにより、信号線の延長方向について、一段と絶縁基板上における配線パターンを従来に比して効率良く配置することができる。なおこの場合、発光期間については、走査線毎に、順次１水平走査期間ずつ遅延して開始することになるものの、非発光期間については、奇数ラインと偶数ラインとで同時に開始することになる。

また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。

また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。

本発明の第１の実施の形態に係る画像表示装置を示す平面図である。 本発明の第１の実施の形態に係る画像表示装置を示す接続図である。 図２の画像表示装置における画素回路の動作の説明に供するタイムチャートである。 図２の画像表示装置の動作の説明に供するタイムチャートである。 図１の画像表示装置の説明に供する平面図である。 本発明の第２の実施の形態に係る画像表示装置を示す平面図である。 図６の画像表示装置における画素回路のレイアウトを示す平面図である。 本発明の第３の実施の形態に係る画像表示装置を示す平面図である。 図８の画像表示装置における画素回路のレイアウトを示す平面図である。 図９の画素回路のレイアウトの説明に供する平面図である。 図９のレイアウトによる接続図である。 本発明の他の実施の形態に係る画像表示装置の説明に供するタイムチャートである。 図１２とは異なる他の実施の形態に係る画像表示装置を示す平面図である。 従来の画像表示装置を示すブロック図である。 図１４の画像表示装置の詳細構成を示す接続図である。 図１４の画像表示装置の動作の説明に供するタイムチャートである。 図１４の画像表示装置の動作の説明に供する接続図である。 図１７の続きの説明に供する接続図である。 図１８の続きの説明に供する接続図である。 図１９の続きの説明に供する接続図である。 図２０の続きの説明に供する接続図である。 図２１の続きの説明に供する接続図である。 図２２の続きの説明に供する接続図である。 図２３の続きの説明に供する接続図である。 しきい値電圧の補正処理を複数回の期間で実行する場合の説明に供するタイムチャートである。 従来の画像表示装置の接続を示す平面図である。 図２６の画像表示装置を部分的に拡大して示す平面図である。

符号の説明

１、２１、４１、５１……画像表示装置、２、２２、４２、５２……表示部、３、２３……信号線駆動回路、３Ａ、２３Ａ……データスキャン回路、４、２４……走査線駆動回路、４Ａ、２４Ａ……ライトスキャン回路、４Ｂ、２４Ｂ……ドライブスキャン回路、５、５Ｏ、５Ｅ……画素回路、５Ｄ……ダミー用の画素回路、８……有機ＥＬ素子、１１……絶縁基板、１３、１４、２８……集積回路、ＤＴＬ……信号線、ＤＳＬ、ＷＳＬ……走査線、Ｃｓ……保持容量、Ｐ、Ｐ１、Ｐ２……配線パターン、Ｔｒ１……書込トランジスタ、Ｔｒ２……駆動トランジスタ

Claims (14)

1. 絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、
   前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続され、
   前記走査線用の集積回路は、
   前記表示部を複数ライン毎にグループ化したユニット毎に、前記走査線の駆動信号を前記配線パターンに出力し、
   ピッチ変換領域において、前記集積回路の端子のピッチから対応する前記ユニットのピッチに、前記配線パターンのピッチが変換された後、
   走査線結合領域において、前記ピッチ変換領域による１つの前記配線パターンが、対応する前記ユニットの複数の走査線に接続され、
   前記表示部は、
   最外周に、ダミーの画素回路を配置したダミー領域が設けられ、
   前記走査線結合領域の全部又は一部が、前記ダミー領域に設けられた
   画像表示装置。
2. 前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて続く前記発光期間における前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
   前記ユニット毎の前記走査線の駆動信号が、前記駆動トランジスタの電源用の駆動信号である
   請求項１に記載の画像表示装置。
3. 前記画素回路は、
   前記信号線を介して前記保持容量の端子間電圧の設定により、前記発光期間及び非発光期間を開始する
   請求項２に記載の画像表示装置。
4. 前記画素回路は、
   前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
   続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する
   請求項３に記載の画像表示装置。
5. 前記画素回路は、
   前記駆動トランジスタの電源用の駆動信号の設定により、前記駆動トランジスタのソース電圧を設定すると共に、前記信号線を介して前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   請求項４に記載の画像表示装置。
6. 前記ユニットのライン数が偶数であり、
   前記表示部は、
   奇数ラインの画素回路と続く偶数ラインの画素回路とで、前記電源用の駆動信号の走査線が、共通化された
   請求項５に記載の画像表示装置。
7. 前記奇数ラインの画素回路と前記偶数ラインの画素回路とが、前記電源用の駆動信号の走査線に対して対称形状に作成された
   請求項６に記載の画像表示装置。
8. 絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、
   前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続され、
   前記信号線用又は走査線用の集積回路は、
   ピッチ変換領域において、前記集積回路の端子のピッチから対応する前記信号線又は走査線のピッチに、配線パターンのピッチを変換して前記信号線又は走査線に接続され、
   前記表示部は、
   最外周に、ダミーの画素回路を配置したダミー領域が設けられ、
   前記ピッチ変換領域の全部又は一部が、前記ダミー領域に設けられた
   画像表示装置。
9. 前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて続く前記発光期間における前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
   前記画素回路は、
   前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
   続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する
   請求項８に記載の画像表示装置。
10. 前記画素回路は、
    前記駆動トランジスタの電源用の駆動信号の設定により、前記駆動トランジスタのソース電圧を設定すると共に、前記信号線を介して前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
    請求項９に記載の画像表示装置。
11. 絶縁基板上に画素回路をマトリックス状に配置して表示部が形成され、
    前記絶縁基板上に形成された配線パターンにより、前記絶縁基板に実装された信号線用及び走査線用の集積回路が前記表示部の信号線及び走査線に接続され、
    前記表示部は、
    奇数ラインの画素回路と続く偶数ラインの画素回路とで、電源用の駆動信号の走査線が、共通化された
    画像表示装置。
12. 前記奇数ラインの画素回路と前記偶数ラインの画素回路とが、前記電源用の駆動信号の走査線に対して対称形状に作成された
    請求項１１に記載の画像表示装置。
13. 前記画素回路は、
    発光素子と、
    ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
    前記ゲートソース間電圧を保持する保持容量と、
    信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
    前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて続く前記発光期間における前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
    前記画素回路は、
    前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
    続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する
    請求項１２に記載の画像表示装置。
14. 前記画素回路は、
    前記駆動トランジスタの電源用の駆動信号の設定により、前記駆動トランジスタのソース電圧を設定すると共に、前記信号線を介して前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
    請求項１３に記載の画像表示装置。
    

Images