KR101634823B1 - 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법 - Google Patents
표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법 Download PDFInfo
- Publication number
- KR101634823B1 KR101634823B1 KR1020110010903A KR20110010903A KR101634823B1 KR 101634823 B1 KR101634823 B1 KR 101634823B1 KR 1020110010903 A KR1020110010903 A KR 1020110010903A KR 20110010903 A KR20110010903 A KR 20110010903A KR 101634823 B1 KR101634823 B1 KR 101634823B1
- Authority
- KR
- South Korea
- Prior art keywords
- driving transistor
- video signal
- gate electrode
- source
- driving
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 147
- 230000008569 process Effects 0.000 claims abstract description 82
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 238000013459 approach Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 230000008859 change Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 238000005401 electroluminescence Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Abstract
표시 장치의 구동 방법이 개시된다. 표시 장치는 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로 및 발광부를 갖는 표시 소자를 구비한다. 상기 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐른다. 구동 방법은 제 1의 기록 처리, 제 2의 기록 처리를 수행하고,그 후, 구동 트랜지스터의 게이트 전극을 부유 상태로 한다. 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 발광부를 통해 흘러, 발광부가 발광한다.
Description
본 발명은, 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법에 관한 것이다. 보다 상세하게는, 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비한 표시 장치와 그 구동 방법, 및, 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자의 구동 방법에 관한 것이다.
전류 구동형의 발광부를 구비한 표시 소자, 및, 이러한 표시 소자를 구비한 표시 장치가 주지이다. 예를 들면, 유기 재료의 일렉트로루미네선스(Electroluminescence)를 이용한 유기 일렉트로루미네선스 발광부를 구비한 표시 소자는, 저전압 직류 구동에 의한 고휘도 발광이 가능한 표시 소자로서 주목받고 있다.
액정 표시 장치와 마찬가지로, 전류 구동형의 발광부를 갖는 표시 소자를 구비한 표시 장치에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지이다. 액티브 매트릭스 방식은, 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등의 이점을 갖는다. 액티브 매트릭스 방식에 의해 구동되는, 전류 구동형의 발광부를 갖는 표시 소자에서는, 발광부에 더하여, 발광부를 구동하기 위한 구동 회로를 구비하고 있다.
일본 특개2007-310311호 공보(특허 문헌 1)의 도 3B에는, 발광 소자(발광부)(3D)와, 샘플링용 트랜지스터(기록 트랜지스터)(3A)와, 구동용 트랜지스터(구동 트랜지스터)(3B)와, 보존 용량(용량부)(3C)으로 구성되어 있는 화소 회로(표시 소자)(101)가 개시되어 있고, 또한, 도 3A에는, 화소 회로(101)를 구비한 표시 장치가 개시되어 있다. 표시 장치는, 화소 회로(101)로 이루어지는 행마다 배치된 주사선(WSL)과, 화소 회로(101)로 이루어지는 열마다 배치된 신호선(데이터선)(DTL)을 구비하고 있다. 주사선(WSL)에는, 주 스캐너(주사 회로)(104)로부터 제어 신호(주사 신호)가 공급되고, 신호선(DTL)에는, 신호 셀렉터(신호 출력 회로)(103)로부터 영상 신호나 각종의 기준 전압이 공급된다.
특허 문헌 1에 나타내는 바와 같은 종래의 표시 장치에서는, 데이터선에 공급하는 영상 신호의 값을 제어함에 의해, 표시 소자의 휘도의 제어(계조 제어)를 행한다. 예를 들면, 계조를 0부터 255로 하여 제어를 행하는 경우, 환언하면, 계조수 256으로서 8비트 제어를 행하는 경우에는, 28단계로 값이 변화한 영상 신호를 데이터선에 공급할 필요가 있다. 이와 같이, 영상 신호의 단계수(段階數)에 의해 계조수(階調數)는 제한된다.
따라서 본 발명의 목적은, 영상 신호의 단계수를 초과하는 계조수로 계조 제어를 행할 수가 있는, 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법을 제공하는 것에 있다.
본 발명의 실시예에 따르면, 제 1의 방향과 제 2의 방향으로 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비하고, 상기 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치의 구동 방법이 제공되는데, 상기 구동 방법은: 소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가한 상태에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 구동 트랜지스터의 게이트 전극을 부유 상태로 함에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하는 단계를 구비하고, 제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도를 제어한다.
본 발명의 실시예에 따르면, 신호 출력 회로, 주사 회로 및 전원부, 및, 제 1의 방향과 제 2의 방향으로 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비하고, 상기 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치가 제공되는데; 전원부의 동작에 의거하여 소정의 구동 전압이 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가된 상태에서, 신호 출력 회로의 동작에 의거하여 제 1의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되어 제 1의 기록 처리가 행하여지고, 뒤이어, 신호 출력 회로의 동작에 의거하여 제 2의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되어 제 2의 기록 처리가 행하여지고, 그 후, 주사 회로의 동작에 의거하여 구동 트랜지스터의 게이트 전극이 부유 상태가 됨에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하고, 제 1의 기록 처리에서, 제 1의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되는 기간의 길이가 조정되고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도가 제어된다.
본 발명의 실시예에 따르면, 구동 회로 및 전류 구동형의 발광부를 갖고 있고, 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 소자의 구동 방법이 제공되는데, 상기 구동 방법은: 소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가한 상태에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 구동 트랜지스터의 게이트 전극을 부유 상태로 함에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하는, 단계를 구비하고, 제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도를 제어한다.
본 발명의 또 다른 실시예에 따르면, 표시 장치의 구동 방법이 제공되는데, 상기 구동 방법은: 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 상기 구동 트랜지스터를 통해 발광부로 전류를 흐르게 함으로써, 발광부가 발광하게 되는 단계를 포함하고, 상기 제 1의 영상 신호의 값과, 상기 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값이 제어된다.
본 발명의 표시 장치의 구동 방법 또는 표시 소자의 구동 방법에서는, 제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도를 제어한다. 즉, 제 2의 영상 신호의 값에 더하여, 또한, 제 1의 영상 신호의 값과 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값에 의해 휘도를 제어한다. 이에 의해, 영상 신호의 단계수(보다 구체적으로는, 제 2의 영상 신호의 단계수)를 초과하는 계조수의 계조 제어를 행할 수가 있다. 또한, 본 발명의 표시 장치에서는, 제 2의 영상 신호의 단계수를 초과하는 계조수의 계조 제어가 행하여지기 때문에, 양호한 화질의 화상을 표시할 수 있다.
도 1은 실시예 1의 표시 장치의 개념도.
도 2는 구동 회로를 포함하는 표시 소자의 등가 회로도.
도 3은 신호 출력 회로의 1채널분의 모식적인 블록도.
도 4는 표시 장치의 일부분의 모식적인 일부 단면도.
도 5는 실시예 1의 표시 장치의 구동 방법에서의 제 (n, m)번째의 표시 소자의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 6a 내지 도 6o는 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도시하는 도면.
도 7은 제 1의 기록 처리의 기간의 길이를 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 8은 제 1의 영상 신호의 값을 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 9는 도 5에 도시하는 [기간-TP(2)7] 내에서 제 1의 영상 신호의 값과 구동 트랜지스터의 게이트 전극에 제 1의 영상 신호를 인가하는 기간의 길이의 값을 바꾼 때의, 제 2 노드의 전위 변화를 설명하기 위한 모식적인 그래프.
도 10은 제 2의 기록 처리를 행할 때의 제 2 노드의 전위의 조정 범위를 설명하기 위한 모식적인 그래프.
도 11는 전위 보정치와, 제 1의 영상 신호의 종류와, 제 1의 기록 처리를 행하는 기간의 길이와의 관계를 설명하기 위한 표.
도 12는 기억 장치에 기억되어 있는 데이터를 설명하기 위한 표.
도 13은 구동 회로를 포함하는 표시 소자의 등가 회로도.
도 2는 구동 회로를 포함하는 표시 소자의 등가 회로도.
도 3은 신호 출력 회로의 1채널분의 모식적인 블록도.
도 4는 표시 장치의 일부분의 모식적인 일부 단면도.
도 5는 실시예 1의 표시 장치의 구동 방법에서의 제 (n, m)번째의 표시 소자의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 6a 내지 도 6o는 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도시하는 도면.
도 7은 제 1의 기록 처리의 기간의 길이를 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 8은 제 1의 영상 신호의 값을 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 9는 도 5에 도시하는 [기간-TP(2)7] 내에서 제 1의 영상 신호의 값과 구동 트랜지스터의 게이트 전극에 제 1의 영상 신호를 인가하는 기간의 길이의 값을 바꾼 때의, 제 2 노드의 전위 변화를 설명하기 위한 모식적인 그래프.
도 10은 제 2의 기록 처리를 행할 때의 제 2 노드의 전위의 조정 범위를 설명하기 위한 모식적인 그래프.
도 11는 전위 보정치와, 제 1의 영상 신호의 종류와, 제 1의 기록 처리를 행하는 기간의 길이와의 관계를 설명하기 위한 표.
도 12는 기억 장치에 기억되어 있는 데이터를 설명하기 위한 표.
도 13은 구동 회로를 포함하는 표시 소자의 등가 회로도.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명하지만, 본 발명은 실시예로 한정되는 것이 아니고, 실시예에서의 여러가지의 수치나 재료는 예시이다. 또한, 설명은, 이하의 순서로 행한다.
1. 본 발명의 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법, 전반에 관한 설명
2. 실시예 1
[본 발명의 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법, 전반에 관한 설명]
본 발명의 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법에서는, 제 1의 영상 신호 및 제 2의 영상 신호의 값은, 적어도 2단계로 그 값이 변화하는 구성으로 하면 좋다. 디지털 제어를 행한다는 관점에서는, 2, 4, 8, 16, 32 …라는 2의 멱승(冪乘)으로 표시되는 단계로 값이 변화한다는 구성이 바람직하다. 이들의 신호를 발생하는 회로의 공통화라는 관점에서는, 제 1의 영상 신호와 제 2의 영상 신호는 같은 단계수로 값이 변화하는 구성으로 하는 것이 바람직하지만, 이것으로 한하는 것은 아니다.
예를 들면 8비트의 계조 제어를 행할 때, 내부 처리를 8비트를 초과하는 제어로 행하는 구성으로 할 수가 있다. 한 예로서, 내부 처리를 10비트 제어로 하고, 제 1의 영상 신호의 값의 제어에 3비트, 제 1의 기록 처리에서 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 제어에 4비트, 제 2의 영상 신호의 값의 제어에 3비트를 할당하여, 0 내지 255계조의 표시에 알맞는, 제 1의 영상 신호의 값과 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과 제 2의 영상 신호의 값과의 조합을, 1024가지의 조합으로부터 적절히 선택한다는 구성을 예시할 수 있다. 8비트를 초과하는 계조 제어를 행하는 경우에도 마찬가지이다.
본 발명의 표시 장치의 구동 방법 또는 표시 소자의 구동 방법에서는, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하다. 또한, 제 1의 기록 처리가 종료된 후, 즉시 제 2의 기록 처리를 행하는 구성이라도 좋고, 사이를 띠우고 제 2의 기록 처리를 행하는 구성이라도 좋다. 본 발명의 표시 장치에서도, 제 1의 기록 처리가 행하여진 후, 즉시 제 2의 기록 처리가 행하여지는 구성이라도 좋고, 간격을 두고 제 2의 기록 처리가 행하여지는 구성이라도 좋다.
본 발명의 표시 장치의 구동 방법 또는 표시 소자의 구동 방법에서는, 용량부를 구성하는 한쪽의 전극과 다른쪽의 전극은, 각각, 구동 트랜지스터의 다른쪽의 소스/드레인 영역과 게이트 전극에 접속되어 있고, 제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고 있을 때에 구동 트랜지스터에 전류가 흐르고, 제 1의 영상 신호의 값과 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값에 의거하여, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 변화하고, 용량부에 보존되는 전압의 값이 조정된 구성으로 할 수가 있다. 또한, 본 발명의 표시 장치에서도 마찬가지 구성으로 할 수가 있다.
상술한 바람직한 구성을 포함하는, 본 발명의 표시 장치, 또는, 본 발명의 표시 장치의 구동 방법에 이용되는 표시 장치에서는, 또한, 제 1의 방향으로 늘어나는 복수의 주사선과, 제 2의 방향으로 늘어나는 복수의 데이터선을 구비하고, 구동 회로는, 주사선에 접속된 게이트 전극과, 데이터선에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는 기록 트랜지스터를 또한 구비하고 있는 구성으로 할 수가 있다. 그리고, 본 발명의 표시 장치의 구동 방법에서는, 주사선으로부터의 주사 신호에 의해 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고, 뒤이어, 데이터선으로부터 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고, 그 후, 주사 신호가 종료하여 기록 트랜지스터가 비도통 상태가 됨에 의해 구동 트랜지스터의 게이트 전극을 부유 상태로 하는 구성으로 할 수가 있다. 또한, 본 발명의 표시 장치에서는, 주사선으로부터의 주사 신호에 의해 기록 트랜지스터가 도통 상태가 되고, 데이터선으로부터 제 1의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되고, 뒤이어, 데이터선으로부터 제 2의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되고, 그 후, 주사 신호가 종료하여 기록 트랜지스터가 비도통 상태가 됨에 의해 구동 트랜지스터의 게이트 전극이 부유 상태가 되는 구성으로 할 수가 있다.
상술한 각종의 바람직한 구성을 포함하는, 본 발명의 표시 장치, 또는, 본 발명의 표시 장치의 구동 방법에 이용되는 표시 장치에서는, 또한, 제 1의 방향으로 늘어나는 복수의 급전선을 구비하고, 구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 접속되어 있는 구성으로 할 수가 있다. 그리고, 상술한 각종의 바람직한 구성을 포함하는 본 발명의 표시 장치의 구동 방법에서는, 급전선으로부터 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 구성으로 할 수가 있다. 마찬가지로, 상술한 바람직한 구성을 포함하는 본 발명의 표시 장치에서는, 급전선으로부터 구동 전압이 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가되는 구성으로 할 수가 있다.
상술한 각종의 바람직한 구성을 포함하는, 본 발명의 표시 장치의 구동 방법 또는 본 발명의 표시 소자의 구동 방법에서는, 제 1의 기록 처리 전에, 기준 전압과의 차(差)가 구동 트랜지스터의 임계치 전압을 초과하는 초기화 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 구동 트랜지스터의 게이트 전극에 기준 전압을 인가하고, 그리고, 구동 트랜지스터의 게이트 전극의 전위와 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 초기화하고, 뒤이어, 구동 트랜지스터의 게이트 전극에 기준 전압을 인가한 상태에서, 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그리고, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 기준 전압으로부터 구동 트랜지스터의 임계치 전압을 뺀(減) 전위를 향하여 접근하는 임계치 전압 캔슬 처리를 행하는 구성으로 할 수가 있다. 마찬가지로, 상술한 각종의 바람직한 구성을 포함하는 본 발명의 표시 장치에서는, 초기화나 임계치 전압 캔슬 처리가 행하여지는 구성으로 할 수가 있다.
상술한 초기화와 임계치 전압 캔슬 처리를 행하는 표시 장치의 구동 방법에서는, 표시 장치가 상술한 복수의 주사선과 복수의 데이터선을 구비하고, 구동 회로가 상술한 기록 트랜지스터를 구비하고 있는 경우에는, 주사선으로부터의 주사 신호에 의해 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터 제 1의 영상 신호와 제 2의 영상 신호와 기준 전압을 구동 트랜지스터의 게이트 전극에 인가하는 구성으로 할 수가 있다. 그리고, 표시 장치가 상술한 복수의 급전선을 구비하고, 구동 트랜지스터의 한쪽의 소스/드레인 영역이 급전선에 접속되어 있는 경우에는, 급전선으로부터 구동 전압과 초기화 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 구성으로 할 수가 있다. 상술한 각종의 바람직한 구성을 포함하는 본 발명의 표시 장치에 있어서 초기화나 임계치 전압 캔슬 처리가 행하여지는 경우에서도, 데이터선으로부터 제 1의 영상 신호와 제 2의 영상 신호와 기준 전압이 구동 트랜지스터의 게이트 전극에 인가되는 구성으로 할 수가 있고, 급전선으로부터 구동 전압과 초기화 전압이 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가되는 구성으로 할 수가 있다.
임계치 전압 캔슬 처리에 의해, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 기준 전압으로부터 구동 트랜지스터의 임계치 전압을 뺀 전위에 달하면, 구동 트랜지스터는 비도통 상태가 된다. 한편 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 기준 전압으로부터 구동 트랜지스터의 임계치 전압을 뺀 전위에 달하지 않는 경우에는, 구동 트랜지스터는 비도통 상태로는 되지 않는다. 임계치 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터가 비도통 상태가 되는 것을 필요로 하지 않는다.
상술한 각종의 바람직한 구성을 포함하는, 본 발명의 표시 장치, 또는, 본 발명의 표시 장치의 구동 방법에 이용되는 표시 장치(이하, 이들을 총칭하여, 단지, 본 발명의 표시 장치라고 부르는 경우가 있다)는, 이른바 모노크로 표시의 구성이라도 좋고, 컬러 표시의 구성이라도 좋다. 예를 들면, 하나의 화소는 복수의 부화소로 이루어지는 구성, 구체적으로는, 하나의 화소는, 적색 발광 부화소, 녹색 발광 부화소, 및, 청색 발광 부화소의 3개의 부화소로 구성되어 있는, 컬러 표시의 구성으로 할 수가 있다. 나아가서는, 이들 3종의 부화소에 다시 1종류 또는 복수종류의 부화소를 가한 1조(組)(예를 들면, 휘도 향상을 위해 백색광을 발광하는 부화소를 가한 1조, 색 재현 범위를 확대하기 위해 보색을 발광하는 부화소를 가한 1조, 색 재현 범위를 확대하기 위해 옐로를 발광하는 부화소를 가한 1조, 색 재현 범위를 확대하기 위해 옐로 및 시안을 발광하는 부화소를 가한 1조)로 구성할 수도 있다.
표시 장치의 화소(픽셀)의 값으로서, VGA(640, 480), S-VGA(800, 600), XGA(1024, 768), APRC(1152, 900), S-XGA(1280, 1024), U-XGA(1600, 1200), HD-TV(1920, 1080), Q-XGA(2048, 1536) 외에, (1920, 1035), (720, 480), (1280, 960) 등, 화상 표시용 해상도의 몇가지를 예시할 수 있지만, 이들의 값으로 한정하는 것이 아니다.
본 발명의 표시 장치를 구성하는 표시 소자, 또는, 본 발명의 표시 소자의 구동 방법에 이용되는 표시 소자(이하, 이들을 총칭하여, 단지, 본 발명의 표시 소자라고 부르는 경우가 있다)에서는, 전류 구동형의 발광부로서, 유기 일렉트로루미네선스 발광부, LED 발광부, 반도체 레이저 발광부 등을 들 수 있다. 이들의 발광부는, 주지하는 재료나 방법을 이용하여 구성할 수 있다. 컬러 표시의 평면 표시 장치를 구성하는 관점에서는, 그 중에서도, 발광부는 유기 일렉트로루미네선스 발광부로 이루어지는 구성이 바람직하다. 유기 일렉트로루미네선스 발광부는, 이른바 윗면 발광형이라도 좋고, 하면 발광형이라도 좋다. 유기 일렉트로루미네선스 발광부는, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 구성할 수 있다.
표시 장치에서는, 주사선, 데이터선, 급전선 등의 각종의 배선은, 주지하는 구성이나 구조로 할 수 있다. 또한, 전원부, 주사 회로, 및, 신호 출력 회로 등의 각종의 회로는, 주지하는 회로 소자 등을 이용하여 구성할 수 있다.
구동 회로를 구성하는 트랜지스터로서, 예를 들면, n채널형의 박막 트랜지스터(TFT)를 들 수 있다. 구동 회로를 구성하는 트랜지스터는, 인핸스먼트형이라도 좋고, 디플레이션형이라도 좋다. n채널형의 트랜지스터에서는 LDD 구조(Lightly Doped Drain 구조)가 형성되어 있어도 좋다. 경우에 따라서는, LDD 구조는 비대칭으로 형성되어 있어도 좋다. 예를 들면, 구동 트랜지스터에 큰 전류가 흐르는 것은 표시 소자의 발광시이기 때문에, 발광시에 있어서 드레인 영역이 되는 한쪽의 소스/드레인 영역에만 LDD 구조를 형성한 구성으로 할 수도 있다. 또한, 예를 들면, p채널형의 박막 트랜지스터를 이용해도 좋다.
구동 회로를 구성하는 용량부는, 한쪽의 전극, 다른쪽의 전극, 및, 이들의 전극에 끼여진 유전체층으로 구성할 수 있다. 구동 회로를 구성하는 상술한 트랜지스터 및 용량부는, 어느 평면 내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는, 예를 들면, 층간 절연층을 통하여, 구동 회로를 구성하는 트랜지스터 및 용량부의 상방에 형성되어 있다. 또한, 구동 트랜지스터의 다른쪽의 소스/드레인 영역은, 발광부의 일단(발광부에 구비된 애노드 전극 등)에, 예를 들면, 콘택트 홀을 통하여 접속되어 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성이라도 좋다.
지지체나 후술하는 기판의 구성 재료로서, 고왜점(高歪点) 유리, 소다 유리(Na2O·CaO·SiO2), 붕규산 유리(Na2O·B2O3·SiO2), 포르스테라이트(2MgO·SiO2), 납유리(Na2O·PbO·SiO2) 등의 유리 재료 외에, 가요성을 갖는 고분자 재료, 예를 들면, 폴리에테르술폰(PES)이나 폴리이미드, 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET)로 예시되는 고분자 재료를 예시할 수 있다. 또한, 지지체나 기판의 표면에 각종의 코팅이 시행되어 있어도 좋다. 지지체와 기판의 구성 재료는, 같아도 좋고 달라도 좋다. 가요성을 갖는 고분자 재료로 이루어지는 지지체 및 기판을 이용하면, 가요성을 갖는 표시 장치를 구성할 수 있다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에서, "한쪽의 소스/드레인 영역"이라는 용어를, 전원측에 접속된 소스/드레인 영역이라는 의미에서 사용하는 경우가 있다. 또한, 트랜지스터가 도통 상태에 있는다는 것은, 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역부터 다른쪽의 소스/드레인 영역에 전류가 흐르는지의 여부는 묻지 않는다. 한편 트랜지스터가 비도통 상태에 있는다는 것은, 소스/드레인 영역 사이에 채널이 형성되지 않은 상태를 의미한다. 또한, 소스/드레인 영역은, 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수가 있다.
본 명세서에서의 각종의 식에 표시하는 조건은, 식이 수학적으로 엄밀하게 성립하는 경우 외에, 식이 실질적으로 성립하는 경우에도 채워진다. 식의 성립에 관해, 표시 소자나 표시 장치의 설계상 또는 제조상 생기는 여러가지의 편차의 존재는 허용된다.
이하의 설명에서 이용하는 타이밍 차트에서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다. 종축에서도 마찬가지이다. 또한, 타이밍 차트에서의 파형(波形)의 형상도 모식적인 것이다.
[실시예 1]
실시예 1은, 본 발명의 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법에 관한 것이다.
실시예 1의 표시 장치의 개념도를 도 1에 도시하고, 구동 회로(11)를 포함하는 표시 소자(10)의 등가 회로도를 도 2에 도시한다. 도 1이나 도 2에 도시하는 바와 같이, 실시예 1의 표시 장치는, 신호 출력 회로(102), 주사 회로(101) 및 전원부(100), 및, 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로(11) 및 전류 구동형의 발광부(ELP)를 갖는 표시 소자(10)를 구비하고 있다.
표시 소자(10)는, 제 1의 방향(도 1에서 X방향, 이하, 행방향이라고 부르는 경우가 있다)에 N개, 제 2의 방향(도 1에서 Y방향, 이하, 열방향이라고 부르는 경우가 있다)에 M개, 합계 N×M개의, 2차원 매트릭스 형상으로 배열되어 있다. 표시 소자(10)의 행수는 M이고, 각 행을 구성하는 표시 소자(10)의 수는 N이다. 또한, 도 1에서는, 3×3개의 표시 소자(10)를 도시하고 있지만, 이것은, 어디까지나 예시에 지나지 않는다.
표시 장치는, 또한, 주사 회로(101)에 접속되어 제 1의 방향으로 늘어나는 복수(M개)의 주사선(SCL), 신호 출력 회로(102)에 접속되어 제 2의 방향으로 늘어나는 복수(N개)의 데이터선(DTL), 및, 전원부(100)에 접속되어 제 1의 방향으로 늘어나는 복수(M개)의 급전선(PS1)을 구비하고 있다. 제 m행째(단, m=1, 2 …, M)의 표시 소자(10)는, 제 m번째의 주사선(SCLm), 및, 제 m번째의 급전선(PS1m)에 접속되어 있고, 하나의 표시 소자행을 구성한다. 또한, 제 n열째(단, n=1, 2 …, N)의 표시 소자(10)는, 제 n번째의 데이터선(DTLN)에 접속되어 있다.
도 2에 도시하는 바와 같이, 구동 회로(11)는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터(TRD), 및, 용량부(C1)를 적어도 구비하고, 구동 트랜지스터(TRD)의 소스/드레인 영역을 통하여 발광부(ELP)에 전류가 흐른다. 후에 도 4를 참조하여 상세히 설명하지만, 표시 소자(10)는, 구동 회로(11)와, 이 구동 회로(11)에 접속된 발광부(ELP)가 적층된 구조를 갖는다. 발광부(ELP)는 유기 일렉트로루미네선스 발광부로 이루어진다.
구동 회로(11)는, 구동 트랜지스터(TRD)에 더하여, 또한, 기록 트랜지스터(TRW)를 구비하고 있다. 구동 트랜지스터(TRD)와 기록 트랜지스터(TRW)는, n채널형의 TFT로 이루어진다. 또한, 예를 들면 기록 트랜지스터(TRW)가 p채널형의 TFT로 이루어지는 구성으로 할 수도 있다. 또한, 구동 회로(11)는, 예를 들면 후술하는 도 13에 도시하는 바와 같이, 또 다른 트랜지스터를 구비하고 있어도 좋다.
용량부(C1)는, 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압(이른바 게이트-소스간 전압)을 보존하기 위해 이용된다. 이 경우의 「소스 영역」이란, 발광부(ELP)가 발광할 때에 「소스 영역」으로서 작용하는 측의 소스/드레인 영역을 의미한다. 표시 소자(10)의 발광 상태에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(도 2에서 급전선(PS1)에 접속되어 있는 측)은 드레인 영역으로서 작용하고, 다른쪽의 소스/드레인 영역(발광부(ELP)의 일단, 구체적으로는, 애노드 전극에 접속되어 있는 측)은 소스 영역으로서 작용한다. 용량부(C1)를 구성하는 한쪽의 전극과 다른쪽의 전극은, 각각, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역과 게이트 전극에 접속되어 있다.
기록 트랜지스터(TRW)는, 주사선(SCL)에 접속된 게이트 전극과, 데이터선(DTL)에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터(TRD)의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는다.
구동 트랜지스터(TRD)의 게이트 전극은, 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역과 용량부(C1)의 다른쪽의 전극이 접속된, 제 1 노드(ND1)를 구성한다. 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은, 용량부(C1)의 한쪽의 전극과 발광부(ELP)의 애노드 전극이 접속된, 제 2 노드(ND2)를 구성한다.
발광부(ELP)의 타단(구체적으로는, 캐소드 전극)은, 제 2의 급전선(PS2)에 접속되어 있다. 도 1에 도시하는 바와 같이, 제 2의 급전선(PS2)은, 모든 표시 소자(10)에서 공통이다.
발광부(ELP)의 캐소드 전극에는, 제 2의 급전선(PS2)으로부터, 후술하는 소정의 전압(VCat)이 인가된다. 발광부(ELP)의 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 된 임계치 전압을 Vth - EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 Vth - EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
발광부(ELP)는, 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극 등으로 이루어지는 주지하는 구성이나 구조를 갖는다. 전원부(100) 및 주사 회로(101)의 구성이나 구조는, 주지하는 구성이나 구조로 할 수 있다. 신호 출력 회로(102)의 구성에 관해서는 후술한다.
여기서, 구동 트랜지스터(TRD)는, 표시 소자(10)의 발광 상태에서는, 포화 영역에서 동작하도록 전압 설정되어 있고, 이하의 식(1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 상술한 바와 같이, 표시 소자(10)의 발광 상태에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편리를 위해, 이하의 설명에서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 소스 영역에 대한 게이트 전극의 전압
Vth : 임계치 전압
Cox : (게이트 절연층의 비(比)유전률)×(진공의 유전률)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox
로 한다.
Ids=k·μ·(Vgs-Vth)2 (1)
이 드레인 전류(Ids)가 발광부(ELP)를 흐름으로써, 표시 소자(10)의 발광부(ELP)가 발광한다. 나아가서는, 이 드레인 전류(Ids)의 값의 대소에 의해, 표시 소자(10)의 발광부(ELP)에서의 발광 상태(휘도)가 제어된다.
기록 트랜지스터(TRW)의 도통 상태/비도통 상태는, 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)으로부터의 주사 신호, 구체적으로는, 주사 회로(101)로부터의 주사 신호에 의해 제어된다.
기록 트랜지스터(TRW)의 한쪽의 소스/드레인 영역에는, 데이터선(DTL)으로부터, 신호 출력 회로(102)의 동작에 의거하여 여러가지의 신호나 전압이 인가된다. 구체적으로는, 신호 출력 회로(102)로부터, 후술하는 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)와 소정의 기준 전압(VOfs)이 인가된다. 또한, VSig1, VSig2, VOfs에 더하여 또 다른 전압이 인가된다는 구성이라도 좋다.
도 1에 도시하는 바와 같이, 신호 출력 회로(102)는, 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)를 생성하는 영상 신호 생성부(102A), 기준 전압(VOfs)을 생성하는 기준 전압 생성부(102B), 영상 신호 생성부(102A)와 기준 전압 생성부(102B)를 데이터선(DTL)에 접속하기 위한 스위치(SW1, SW2)를 갖는 신호 전환부(102C), 영상 신호 생성부(102A)와 신호 전환부(102C)의 동작을 제어하는 셀렉터(102D), 여러가지의 펄스를 발생하는 펄스 발생 회로(102E), 및, 후술하는 도 12에 도시하는 데이터가 기억되어 있는 기억 장치(메모리)(102F)를 구비하고 있다. 또한, 신호 출력 회로(102)의 구성은 예시이고, 이것으로 한하는 것이 아니다.
표시 장치는 행 단위로 선순차 주사되고, 각 수평 주사 기간에서는, 도 1에 도시하는 신호 전환부(102C)에서의 스위치(SW1)가 우선 도통 상태가 된다(스위치(SW2)는 비도통 상태). 그 후, 스위치(SW1)가 비도통 상태가 되고, 스위치(SW2)가 도통 상태가 된다. 뒤이어, 스위치(SW1, SW2)의 비도통 상태/도통 상태가 적절히 전환된다. 실시예 1에서는, 외부로부터 공급되는, 예를 들면 8비트로 이산화(離散化)된 입력 신호의 값(최대 255)에 응하여, 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)의 값이 선택되고, 또한, 스위치(SW1, SW2)를 전환하는 타이밍이 적절히 제어됨에 의해, 발광부(ELP)가 발광하는 휘도가 제어된다.
도 3은, 신호 출력 회로(102)의 1채널분의 모식적인 블록도이다. 펄스 발생 회로(102E)에는, 예를 들면 도시하지 않은 제어부로부터, 수평 주사 기간의 시작기간(始期)의 기준이 되는 수평 동기 신호(HSync)나, 기준 클록(CLK)가 공급된다. 펄스 발생 회로(102E)는, 수평 동기 신호(HSync) 및 기준 클록(CLK)에 의거하여, 수평 동기 신호(HSync)의 시작기간부터의 상승이나 하강 시기(時期)를 달리하는 여러가지의 펄스를 발생한다.
셀렉터(102D)는, 외부로부터 입력된 입력 신호의 값에 의거하여 기억 장치(102F)에 기억되어 있는 데이터를 참조한다. 그리고, 셀렉터(102D)는, 참조한 데이터에 의거하여, 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)의 종류(값)를 선택하는 선택 신호를 영상 신호 생성부(102A)에 순차적으로 공급함과 함께, 펄스 발생 회로(102E)가 생성하는 여러가지의 펄스로부터 적절히 펄스를 선택하여, 전환 신호로서 신호 전환부(102C)에 공급한다. 데이터선(DTL)에는, 수평 주사 기간에서, 우선 기준 전압(VOfs)이 공급되고, 뒤이어, 전환 신호에 의거하여, 제 1의 영상 신호(VSig1)가 공급되고, 그 후, 제 2의 영상 신호(VSig2)가 공급된다. 또한, 실시예 1에서는, 데이터선에의 제 1의 영상 신호(VSig1)의 공급이 종료된 후, 제 2의 영상 신호(VSig2)가 공급되기 까지의 사이에, 기준 전압(VOfs)이 공급된다.
도 4에 표시 장치의 일부분의 모식적인 일부 단면도를 도시한다. 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)는 지지체(20)상에 형성되고, 발광부(ELP)는, 예를 들면, 층간 절연층(40)을 통하여, 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)의 상방에 형성되어 있다. 또한, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은, 발광부(ELP)에 구비된 애노드 전극에, 콘택트 홀을 통하여 접속되어 있다. 또한, 도 4에서는, 구동 트랜지스터(TRD)만을 도시한다. 그 밖의 트랜지스터는 은폐되어 보이지 않는다.
보다 구체적으로는, 구동 트랜지스터(TRD)는, 게이트 전극(31), 게이트 절연층(32), 반도체층(33)에 마련된 소스/드레인 영역(35, 35), 및, 소스/드레인 영역(35, 35) 사이의 반도체층(33)의 부분이 해당하는 채널 형성 영역(34)으로 구성되어 있다. 한편 용량부(C1)는, 다른쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 용량부(C1)를 구성하는 다른쪽의 전극(36)은, 지지체(20)상에 형성되어 있다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(35)은 배선(38)(급전선(PS1)에 대응한다)에 접속되고, 다른쪽의 소스/드레인 영역(35)은 한쪽의 전극(37)에 접속되어 있다. 구동 트랜지스터(TRD) 및 용량부(C1) 등은, 층간 절연층(40)으로 덮이여 있고, 층간 절연층(40)상에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에서는, 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)으로 나타내였다. 발광부(ELP)가 마련되지 않은 층간 절연층(40)의 부분의 위에는, 제 2 층간 절연층(54)이 마련되고, 제 2 층간 절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은, 기판(21)을 통과하고, 외부에 출사된다. 또한, 한쪽의 전극(37)과 애노드 전극(51)은, 층간 절연층(40)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 캐소드 전극(53)은, 제 2 층간 절연층(54), 층간 절연층(40)에 마련된 콘택트 홀(56, 55)을 통하여, 게이트 절연층(32)의 연재부(延在部)상에 마련된 배선(39)(제 2의 급전선(PS2)에 대응한다)에 접속되어 있다.
도 4 등에 도시하는 표시 장치의 제조 방법을 설명한다. 우선, 지지체(20)상에, 주사선(SCL) 등의 각종 배선, 용량부(C1)를 구성하는 전극, 반도체층으로 이루어지는 트랜지스터, 층간 절연층, 콘택트 홀 등을, 주지하는 방법에 의해 적절히 형성한다. 뒤이어, 주지하는 방법에 의해 성막 및 패터닝을 행하고, 매트릭스 형상으로 배열된 발광부(ELP)를 형성한다. 그리고, 상기 공정을 경유한 지지체(20)와 기판(21)을 대향시키고 주위를 밀봉한 후, 예를 들면 외부의 회로와의 결선을 행하여, 표시 장치를 얻을 수 있다.
실시예 1의 표시 장치는, 복수의 표시 소자(10)(예를 들면, N×M=1920×480)를 구비하고 있는, 컬러 표시의 표시 장치이다. 각 표시 소자(10)는 부화소를 구성함과 함께, 복수의 부화소로 이루어지는 군에 의해 1화소를 구성하고, 행방향과 열방향으로 2차원 매트릭스 형상으로 화소가 배열되어 있다. 1화소는, 주사선(SCL)이 늘어나는 방향으로 나열한, 적색을 발광하는 적색 발광 부화소, 녹색을 발광하는 녹색 발광 부화소, 및, 청색을 발광하는 청색 발광 부화소의 3종류의 부화소로 구성되어 있다.
뒤이어, 실시예 1의 표시 장치의 구동 방법, 및, 실시예 1의 표시 장치를 이용한 표시 소자의 구동 방법(이하, 단지, 실시예 1의 구동 방법이라고 약칭한다)에 관해 설명한다. 표시 장치는, (N/3)×M개의 2차원 매트릭스 형상으로 배열된 화소로 구성되어 있다. 표시 프레임 레이트를 FR(회/초)로 한다. 제 m행째에 배열된 (N/3)개의 화소(N개의 부화소)의 각각를 구성하는 표시 소자(10)가 동시에 구동된다. 환언하면, 제 1의 방향에 따라 배치된 N개의 표시 소자(10)에서는, 그 발광/비발광의 타이밍은, 그것들이 속하는 행 단위로 제어된다. 표시 장치를 행 단위로 선순차 주사할 때의 1행당의 주사 기간, 보다 구체적으로는, 1수평 주사 기간(이른바 1H)은, (1/FR)×(1/M)초 미만이다.
제 m행, 제 n열째에 위치하는 표시 소자(10)를, 이하, 제 (n, m)번째의 표시 소자(10) 또는 제 (n, m)번째의 부화소라고 부른다. 제 m행째에 배열된 각 표시 소자(10)에 대응하는 수평 주사 기간(이하, 제 m번째의 수평 주사 기간(Hm)이라고 부르는 경우가 있다)이 종료할 때까지, 각종의 처리(후술하는 임계치 전압 캔슬 처리, 제 1의 기록 처리 및 제 2의 기록 처리)가 행하여진다. 또한, 제 1의 기록 처리 및 제 2의 기록 처리는, 제 m번째의 수평 주사 기간(Hm) 내에 행하여진다.
이하의 설명에서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VSig1 : 제 1의 영상 신호 … 2볼트 내지 8볼트
VSig2 : 제 2의 영상 신호 … 2볼트 내지 8볼트
VOfs : 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))에 인가하는 기준 전압 … 0볼트
VCC -H : 발광부(ELP)에 전류를 흘리기 위한 구동 전압 … 20볼트
VCC -L : 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 초기화하기 위한 초기화 전압 … -10볼트
Vth : 구동 트랜지스터(TRD)의 임계치 전압 … 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가되는 전압 … 0볼트
Vth - EL : 발광부(ELP)의 임계치 전압 … 4볼트
실시예 1에서는, 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)는 P단계(단, P는 2 이상의 자연수)로 그들의 값이 변화한다고 하고, 제 1의 영상 신호(VSig1)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기간의 길이는, Q단계(단, Q는 3 이상의 자연수)로 그 값이 변화한다고 하여 설명한다.
제 1의 영상 신호(VSig1)가 제 p단계(단, p=1, 2 …, P)의 영상 신호인 것을 명시하는 경우에는, 영상 신호(VSig1[p])로 나타낸다. 마찬가지로, 제 2의 영상 신호(VSig2)가 제 p단계의 영상 신호인 것을 명시하는 경우에는, 영상 신호(VSig2[p])로 나타낸다. 또한, VSig1 [1], VSig2 [1]은 2볼트, VSig1 [P], VSig2 [P]은 8볼트이고, p의 값에 응하여 제 1의 영상 신호(VSig1[p]) 및 제 2의 영상 신호(VSig2[p])의 값은 선형으로 변화한다고 한다.
도 5는, 실시예 1의 구동 방법에서의 제 (n, m)번째의 표시 소자(10)의 동작을 설명하기 위한 타이밍 차트이다. 실시예 1의 구동 방법에서의 구동 회로(11)를 구성하는 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도 6a 내지 도 6o에 도시한다.
도 5에 도시하는 바와 같이, 각 수평 주사 기간에서, 신호 출력 회로(102)로부터, 기준 전압(VOfs), 제 1의 영상 신호(VSig1), 제 2의 영상 신호(VSig2)를 데이터선(DTLN)에 순차적으로 공급하다. 또한, 상술한 바와 같이, 실시예 1에서는, 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)의 사이에, 기준 전압(VOfs)이 공급된다.
구체적으로는, 현 표시 프레임에서의 제 m번째의 수평 주사 기간(Hm)에 대응하여, 데이터선(DTLN)에는, 우선 기준 전압(VOfs)이 공급되고, 뒤이어, 제 (n, m)번째의 부화소에 대응하는 제 1의 영상 신호(VSig1)(편리를 위해, VSig1 _m로 나타내는 경우가 있다. 다른 제 1의 영상 신호에서도 마찬가지이다.)가 공급되고, 그 후, 기준 전압(VOfs)이 공급되고, 뒤이어, 제 (n, m)번째의 부화소에 대응하는 제 2의 영상 신호(VSig2)(편리를 위해, VSig2 _m로 나타내는 경우가 있다. 다른 제 2의 영상 신호에서도 마찬가지이다.)가 공급된다.
실시예 1에서는, 각 수평 주사 기간의 전반에서 설계상 정하여진 소정의 일정 기간(이하, 기준 전압 기간이라고 부르는 경우가 있다)의 사이, 데이터선(DTLN)에 기준 전압(VOfs)을 공급한다. 도 5에 도시하는 [기간-TP(2)1], [기간-TP(2)3] 및 [기간-TP(2)5]에서 시작기간과 종기는, 기준 전압 기간의 시작기간과 종기에 일치하도록 설정되어 있다.
실시예 1의 표시 장치에서는, 전원부(100)의 동작에 의거하여 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가된 상태에서, 신호 출력 회로(102)의 동작에 의거하여 제 1의 영상 신호(VSig1)가 구동 트랜지스터(TRD)의 게이트 전극에 인가되어 제 1의 기록 처리가 행하여지고, 뒤이어, 신호 출력 회로(102)의 동작에 의거하여 제 2의 영상 신호(VSig2)가 구동 트랜지스터(TRD)의 게이트 전극에 인가되어 제 2의 기록 처리가 행하여지고, 그 후, 주사 회로(101)의 동작에 의거하여 구동 트랜지스터(TRD)의 게이트 전극이 부유 상태가 됨에 의해, 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부(C1)로 보존된 전압의 값에 응한 전류가, 구동 트랜지스터(TRD)를 통하여 발광부(ELP)에 흘러서 발광부(ELP)가 발광한다. 그리고, 제 1의 기록 처리에서, 제 1의 영상 신호(VSig1)가 구동 트랜지스터(TRD)의 게이트 전극에 인가되는 기간의 길이가 조정되고, 제 1의 영상 신호(VSig1)의 값과, 제 1의 영상 신호(VSig1)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호(VSig2)의 값에 의거하여, 발광부가 발광하는 휘도가 제어된다.
실시예 1의 구동 방법에서는, 도 5에 도시하는 [기간-TP(2)7] 내에서, 소정의 구동 전압(VCC -H)을 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한 상태에서, 제 1의 영상 신호(VSig1)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호(VSig2)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 함에 의해, 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부(C1)로 보존된 전압의 값에 응한 전류가, 구동 트랜지스터(TRD)를 통하여 발광부(ELP)에 흘러서 발광부(ELP)가 발광한다. 그리고, 제 1의 기록 처리에서, 제 1의 영상 신호(VSig1)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호(VSig1)의 값과, 제 1의 영상 신호(VSig1)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호(VSig2)의 값에 의거하여, 발광부가 발광하는 휘도를 제어한다.
설명의 사정상, 우선, 제 m번째의 수평 주사 기간(Hm)에 포함되는 [기간-TP(2)5] 내지 [기간-TP(2)7]의 동작과, [기간-TP(2)8]의 동작에 관해 설명한다. 도 5에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)8]의 동작 전반의 상세에 관해서는 후술한다.
[기간-TP(2)5](도 5, 도 6h 및 도 6i 참조)
후에 상세히 설명하지만, 이 [기간-TP(2)5]에서는, 신호 출력 회로(102)로부터 데이터선(DTLN)에 기준 전압(VOfs)이 공급되고 있다. 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에는, 전원부(100)의 동작에 의거하여 급전선(PS1)으로부터 구동 전압(VCC -H)이 인가되어 있다. 후술하는 임계치 전압 캔슬 처리에 의해, 제 2 노드(ND2)의 전위는, (VOfs-Vth)가 된다. 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 기준 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다(도 6i). 그리고, [기간-TP(2)5]의 종기에서, 주사 회로(101)의 동작에 의거하여, 주사선(SCL)으로부터의 주사 신호가 종료하여 기록 트랜지스터(TRW)가 도통 상태로부터 비도통 상태가 된다.
[기간-TP(2)6](도 5, 도 6j 참조)
기록 트랜지스터(TRW)의 비도통 상태를 이 기간의 사이 유지한다. 기준 전압 기간이 종료되고, 데이터선(DTLN)에 제 1의 영상 신호(VSig1 _m)가 공급된다. [기간-TP(2)5]에서 구동 트랜지스터(TRD)가 비도통 상태에 달하고 있다고 하면, 실질상, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)7](도 5, 도 6k 내지 도 6m 참조)
이 [기간-TP(2)7] 내에서, 전원부(100)의 동작에 의거하여 급전선(PS1)으로부터 구동 전압(VCC -H)을 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)으로부터의 주사 신호에 의해 기록 트랜지스터(TRW)를 도통 상태로 하고, 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTLN)으로부터 제 1의 영상 신호(VSig1 _m)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 데이터선(DTLN)으로부터 제 2의 영상 신호(VSig2 _m)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 제 2의 기록 처리를 행한다.
[기간-TP(2)7]의 시작기간에서, 주사 회로(101)의 동작에 의거하여, 기록 트랜지스터(TRW)를 비도통 상태로부터 도통 상태로 한다. [기간-TP(2)7]의 앞 부분에서는, 계속해서 데이터선(DTLN)에 제 1의 영상 신호(VSig1 _m)가 공급되고 있다. 데이터선(DTLN)으로부터 제 1의 영상 신호(VSig1 _m)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하여 제 1의 기록 처리를 행한다. 구동 트랜지스터(TRD)의 게이트-소스간 전압이 임계치 전압(Vth)을 초과하기 때문에, 구동 트랜지스터(TRD)는 도통 상태가 된다.
이 때문에, 제 1의 기록 처리에서, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1 _m)를 인가하고 있을 때에 구동 트랜지스터(TRD)에 전류가 흐르고, 제 1의 영상 신호(VSig1 _m)의 값과 제 1의 영상 신호(VSig1 _m)를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기간의 길이의 값에 의거하여, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위가 변화(상승)한다(도 6k). 제 2 노드(ND2)에서의 전위의 상승량(전위 보정치)을 △V1로 나타낸다.
여기서, 제 1의 기록 처리의 기간의 길이를 바꾼 때의 전위 보정치(△V1)의 변화와, 제 1의 영상 신호(VSig1 _m)의 값을 바꾼 때의 전위 보정치(△V1)의 변화에 관해 설명한다. 도 7은, 제 1의 기록 처리의 기간의 길이「t1」를 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도이다. 도 8은, 제 1의 영상 신호(VSig1 _m)의 값을 바꾼 때의 동작을 설명하기 위한 타이밍 차트의 모식도이다.
도 7에 도시하는 바와 같이, 전위 보정치(△V1)는, [기간-TP(2)7] 내에서의 제 1의 영상 신호(VSig1 _m)의 데이터선(DTLN)에의 공급의 종기를 지연시킴에 의해, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1 _m)를 인가하는 기간이 길어질수록, 커진다. 따라서, [기간-TP(2)7] 내에서의 제 1의 영상 신호(VSig1 _m)의 데이터선(DTLN)에의 공급의 종기를 바꿈에 의해, 전위 보정치(△V1)의 값을 조정할 수 있다.
또한, 도 8에 도시하는 바와 같이, 전위 보정치(△V1)는, [기간-TP(2)7] 내에서의 제 1의 영상 신호(VSig1 _m)의 값이 커질수록, 커진다. 따라서, [기간-TP(2)7] 내에서의 제 1의 영상 신호(VSig1 _m)의 값을 바꿈에 의해서도, 전위 보정치(△V1)의 값을 조정할 수 있다.
이와 같이, 도 5에 도시하는 제 1의 기록 처리를 행하는 기간의 길이「t1」의 값이 커질수록, 또는, 제 1의 영상 신호(VSig1 _m)의 값이 커질수록, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위가 변화(상승)한다. 제 1의 기록 처리 후에 있어서의 제 2 노드(ND2)의 전위는, (VOfs-Vth+△V1)가 된다.
그 후, 신호 출력 회로(102)의 동작에 의거하여, 제 1의 영상 신호(VSig1 _m)의 데이터선(DTLN)에의 공급을 종료한다. 구체적으로는, 신호 출력 회로(102)의 신호 전환부(102C)의 동작에 의거하여, 데이터선(DTLN)에 제 1의 영상 신호(VSig1 _m)에 대신하여 기준 전압(VOfs)을 공급한다.
이에 의해, 구동 트랜지스터(TRD)의 게이트 전극에는 기준 전압(VOfs)이 인가된다. 구동 트랜지스터(TRD)의 게이트-소스간 전압은, 구동 트랜지스터(TRD)의 임계치 전압(Vth)보다도 작아지기 때문에, 구동 트랜지스터(TRD)는 비도통 상태가 된다. 제 2 노드(ND2)의 전위는, 종전의 값을 유지한다(도 6l).
뒤이어, 신호 출력 회로(102)의 동작에 의거하여, 제 2의 영상 신호(VSig2 _m)를 데이터선(DTLN)에 공급한다. 또한, 실시예 1에서는, 제 2의 영상 신호(VSig2 _m)의 공급의 시작기간부터 [기간-TP(2)7]의 종기까지의 기간의 길이「t2」는, 설계상 정해진 소정의 길이가 되도록 설정되어 있다.
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 급전선(PS1)으로부터 구동 전압(VCC-H)를 인가한 상태에서, [기간-TP(2)7]의 종기까지, 구동 트랜지스터(TRD)의 게이트 전극에 제 2의 영상 신호(VSig2 _m)를 인가하여, 제 2의 기록 처리를 행한다. 제 1의 기록 처리에서 설명한 바와 마찬가지로, 구동 트랜지스터(TRD)에 전류가 흐르고, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위가 변화(상승)한다(도 6m). 이 때의 제 2 노드(ND2)에서의 전위의 상승량을 △V2로 나타낸다. 제 1의 기록 처리와 제 2의 기록 처리에 의해, 용량부(C1)에, VSig2 _m-(VOfs-Vth+△V1+△V2)라는 전압이 보존된다.
[기간-TP(2)8](도 5, 도 6n 및 도 6o 참조)
[기간-TP(2)7]의 종기에서, 주사선(SCL)으로부터의 주사 신호가 종료하여 기록 트랜지스터(TRW)가 비도통 상태가 된다. 이 [기간-TP(2)8]에서는, 구동 트랜지스터(TRD)의 게이트 전극과 데이터선(DTLN)이 전기적으로 분리되기 때문에, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태가 된다. 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 마찬가지의 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다(도 6n). 그리고, 용량부(C1)에 보존된 전압의 값에 응하여, 구동 트랜지스터(TRD)를 통하여 전류가 발광부(ELP)에 흘러서 발광부(ELP)가 발광한다(도 6o).
상술한 바와 같이, 표시 소자(10)에서는, 기록 처리에 의해 용량부(C1)에, VSig2_m-(VOfs-Vth+△V1+△V2)라는 전압이 보존되어 있다. 이 전압은, 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압(Vgs)에 상당하기 때문에, 구동 트랜지스터(TRD)를 통하여 후술하는 식(5)으로 주어지는 드레인 전류(Ids)가 발광부(ELP)에 흘러서 발광부(ELP)가 발광한다.
Ids=k·μ·(VSig2 _m-VOfs-△V1-△V2)2 (5)
이 식(5)으로부터 분명한 바와 같이, 드레인 전류(Ids)의 값은, 제 2의 영상 신호(VSig2 _m)의 값이 클수록 커지고, 전위 보정치(△V1)의 값이 클수록 작아진다. 그리고, 발광부(ELP)가 발광하는 휘도는, 정성적으로는, 드레인 전류(Ids)의 값에 비례한다. 또한, △V2의 값은 제 2의 영상 신호(VSig2 _m)의 값에 응하여 정해진다. 따라서, 발광부(ELP)가 발광하는 휘도를, 제 2의 영상 신호(VSig2 _m)의 값과, 전위 보정치(△V1)의 값에 의거하여 실질적으로 제어할 수 있다.
그리고, [기간-TP(2)7] 내에서 제 1의 영상 신호(VSig1 _m)의 데이터선(DTLN)에의 공급의 종료시기를 바꿈에 의해, 또는 또한, 제 1의 영상 신호(VSig1 _m)의 값을 바꿈에 의해, △V1의 값이 조정되기 때문에, 발광부(ELP)의 휘도를 제어할 수 있다.
이상 설명하였던 것처럼, 제 2의 영상 신호(VSig2)의 값과는 독립하여, △V1의 값을 바꿈에 의해서도, 다른 계조로 발광부(ELP)를 발광시킬 수 있다. 그리고, 제 2의 영상 신호(VSig2 [1] 내지 VSig2[P])의 어느 것을 인가하는 경우에서도, 상술한 동작을 행할 수가 있기 때문에, 제 2의 영상 신호(VSig2)의 단계수를 초과하는 계조수의 계조 제어를 행할 수가 있다.
도 9, 도 10, 도 11 및 도 12를 참조하여, 발광부(ELP)의 계조 제어에 관해 더욱 상세히 설명한다.
도 9는, 도 5에 도시하는 [기간-TP(2)7] 내에서 제 1의 영상 신호(VSig1)의 값과 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1)를 인가하는 기간의 길이의 값을 바꾼 때의, 제 2 노드(ND2)의 전위 변화를 설명하기 위한 모식적인 그래프이다. 구체적으로는, 도 9에서는, 제 1의 영상 신호(VSig1 [1], VSig1 [p-1], VSig1[p], VSig1 [p+1], VSig1[P])를 인가할 때의 양상을 모식적으로 도시하였다.
[기간-TP(2)7]에서, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1)를 인가할 때, 제 1 노드(ND1)의 전압은 VSig1가 되어 일정하다. 한편 제 2 노드(ND2)의 전위는, 당초 (VOfs-Vth)이고, 실시예 1에서는 -3볼트이다.
[기간-TP(2)7]에서, 제 1의 영상 신호(VSig1)로서 예를 들면 VSig1[P](8볼트)를 인가하는 경우, 제 1의 영상 신호(VSig1[P])를 인가한 직후는, 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압(Vgs)은 11볼트이다. 따라서, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1[P])를 인가한 직후에 구동 트랜지스터(TRD)에 흐르는 드레인 전류(Ids)의 값은, 상술한 식(1)에서의 Vgs를 11볼트로 한 값이 된다.
그리고, 상술한 드레인 전류(Ids)에 의한 전하가 제 2 노드(ND2)에 흘러 들어감에 의해, 제 2 노드(ND2)의 전위는 상승한다. 한편 구동 트랜지스터(TRD)의 소스 영역에 대한 게이트 전극의 전압(Vgs)의 값은, 제 2 노드(ND2)의 전위의 상승에 수반하여 감소한다. 따라서, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1[P])를 인가하는 기간이 길어질수록, 구동 트랜지스터(TRD)에 흐르는 드레인 전류(Ids)의 값은 감소하고, 제 2 노드(ND2)의 전위의 상승도 완만하게 된다. 결과로서, 도 9에 도시하는 바와 같이, 제 1의 영상 신호(VSig1[P])를 인가할 때의 제 2 노드(ND2)의 전위는, 위로 볼록한 곡선형상으로 변화한다.
VSig1 [P] 이외의 값의 제 1의 영상 신호(VSig1)를 인가하는 경우에도, 제 2 노드(ND2)의 전위는, 기본적으로 상술한 바와 마찬가지의 거동을 나타낸다. 단, 제 1의 영상 신호(VSig1)의 값이 상대적으로 작아질수록, 제 1의 영상 신호(VSig1)를 인가한 직후의 소스 영역에 대한 게이트 전극의 전압(Vgs)은 작아지고, 제 2 노드(ND2)의 전위의 상승도 완만하게 된다. 결과로서, VSig1 [p]를 인가할 때의 제 2 노드(ND2)의 전위의 그래프에 대해, VSig1 [p+1]를 인가할 때의 그래프는 위에 위치하고, VSig1 [p-1]를 인가할 때의 그래프는 아래에 위치한다는 배치가 된다. 여기서, 표시 장치의 설계상 설정된, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1)를 인가하는 기간의 최대 길이와 최소 길이의 값이, 어떤 값「tB」과 어떤 값 「tW」라고 한다.
도 10은, 제 2의 기록 처리를 행할 때의 제 2 노드(ND2)의 전위의 조정 범위를 설명하기 위한 모식적인 그래프이다. 실시예 1에서는, 「tW」와 「tB」의 사이를 (Q-1)개로 분할한다. 실시예 1에서는 등분할로 하였지만, 분할은 반드시 등분할일 필요는 없다. 예를 들면, 계조 제어에서의 비선형성을 해소하는 조건을 충족시키도록 분할한다는 것도 가능하다.
도 10에 도시하는 바와 같이, 제 1의 영상 신호(VSig1)를 인가하는 기간의 길이는, T(1) 내지 T(Q)까지의 Q개로 이산화되어 있다. 또한, T(1)=tW이고, T(Q)=tB이다. 제 1의 영상 신호가 VSig1 [p]일 때의 제 2 노드(ND2)의 전위의 그래프와, 제 1의 영상 신호(VSig1[p])를 인가하는 기간의 길이(T(q))(단, q=1, 2 …, Q)와의 교점을 D(p, q)로 나타내고, D(p, q)에 대응하는 제 2 노드(ND2)의 전위를 vD(p, q)로 나타낸다. 환언하면, D(p, q)=(T(q), vD(p, q))이다.
여기서, △vD(p, q)=vD(p, q)-(VOfs-Vth)로 나타내면, D(p, q)에 대응하는 전위 보정치(△V1)=△vD(p, q)이다. 도 10으로부터 분명한 바와 같이, D(1, 1) 내지 D(P, Q)에서, △vD(p, q)의 최대치는, D(P, Q)에 대응하는 △vD(P, Q)이고, △vD(p, q)의 최소치는, D(1, 1)에 대응하는 △vD(1, 1)이다. 그리고, D(p, q)에 대응하는 △vD(p, q)는, p와 q의 조합에 응하여 변화한다. 환언하면, p와 q의 조합을 적절히 선택함에 의해, △vD(1, 1) 내지 △vD(P, Q)까지의 사이에서, P×Q와 같은 전위 보정치(△V1)를 선택할 수 있다. 도 11는, 전위 보정치(△V1)의 값과, 제 1의 영상 신호(VSig1)의 종류와, 제 1의 기록 처리를 행하는 기간의 길이와의 관계를 설명하기 위한 표이다.
또한, 실시예 1에서는, 제 2의 영상 신호(VSig2)의 최소치(2볼트)와 vD(P, Q)와의 차가 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 초과하도록, 상술한 값「tB」이 선택되어 있다.
제 1의 영상 신호(VSig1)가 VSig1 [p], 제 1의 기록 처리를 행하는 기간의 길이가 T(q), 제 2의 영상 신호(VSig2)가 VSig2 [ p' ] (단, p'=1, 2 …, P)일 때, [기간-TP(2)8]에서 흐르는 드레인 전류를 Ids(p, q, p')로 나타낸다. 이 때, 전위 보정치(△V1)=△vD(p, q)이기 때문에, Ids(p, q, p')는, 이하의 식(5')으로 표시된다.
Ids(p, q, p')=k·μ·(VSig2 [ p' ]_m-VOfs-△vD(p, q)-△V2)2 (5')
식(5')으로부터 분명한 바와 같이, Ids(p, q, p')가 최소가 되는 것은, VSig2[p']_m의 값이 최소이고, △vD(p, q)의 값이 최대인 경우이다. 영상 신호(VSig2[ p' ]_m)의 값이 최소가 되는 것은 p'=1일 때이고, △vD(p, q)의 값이 최대가 되는 것은, p=P, q=Q일 때이다. 즉, Ids(P, Q, 1)가 최소가 된다. 한편 Ids(p, q, p')가 최대가 되는 것은, 제 2의 영상 신호(VSig2 [ p' ]_m)의 값이 최대이고, △vD(p, q)의 값이 최소인 경우이다. 영상 신호(VSig2 [ p' ]_m)의 값이 최대가 되는 것은 p'=P일 때이고, △vD(p, q)의 값이 최소가 되는 것은, p=1, q=1일 때이다. 즉, Ids(1, 1, P)가 최소가 된다.
Ids(p, q, p')는, Ids(1, 1, 1)부터 Ids(P, Q, P)까지의 P×Q×P와 같은 값을 취할 수 있다. 그리고, 상술한 바와 같이, Ids(P, Q, 1)의 값이 최소이고, Ids(1, 1, P)의 값이 최대가 된다.
도 1 및 도 3에 도시하는 기억 장치(102F)에는, 상술한 드레인 전류(Ids(p, q, p'))의 값에 의거한 휘도 레벨의 지표 데이터가 기억되어 있다. 도 12는, 기억 장치(102F)에 기억되어 있는 데이터를 설명하기 위한 표이다.
기억 장치(102F)에는, 휘도 레벨의 지표(w(1, 1, 1) 내지 w(P, Q, P))로 이루어지는 데이터가 기억되어 있다.
여기서, 휘도 레벨의 지표는, 예를 들면, 최소치가 0, 최대치가 (2u-1)이 되도록, 상술한 Ids(p, q, p')의 값을 변환한 것이다. 즉, 전류치가 최소인 Ids(P, Q, 1)에 대응하는 w(P, Q, 1)가 0이 되고, 전류치가 최대인 Ids(1, 1, P)에 대응하는 w(1, 1, P)가 (2u-1)가 되도록 수치가 변환되어 있다. 구체적으로는, w(p, q, p')=(2u-1)×(Ids(p, q, p')-Ids(P, Q, 1))/(Ids(1, 1, P)-Ids(P, Q, 1))라는 식에 의거하여 값이 변환되고 있다. 또한, 상술한 「u」의 값은, 표시 장치의 설계에 응하여 적절히 설정할 수 있는데, 이하의 설명에서는, u=10이라고 한다. 따라서, 0≤w(p, q, p')≤1023이다.
도 3에 도시하는 셀렉터(102D)에 8비트로 이산화된 입력 신호가 입력되면, 셀렉터(102D)는, 기억 장치(102F)의 데이터를 참조하여, 입력 신호의 값을 4배한 값에 가장 가깝는지 또는 동등한 어떤 휘도 레벨의 지표(w(p, q, p'))를 선택한다. 그리고, 지표(w(p, q, p'))에 대응하는 제 1의 영상 신호(VSig1[p])와 제 2의 영상 신호(VSig2 )[ p' ]를 순차적으로 생성하도록, 영상 신호 생성부(102A)에 선택 신호를 공급한다. 마찬가지로, 기간의 길이(T(q))만큼 제 1의 영상 신호(VSig1[p])가 게이트 전극에 인가되도록, 펄스 발생 회로(102E)가 발생하는 펄스를 적절히 선택하고, 신호 전환부(102C)에서 전환 신호로서 공급한다. 이 예에서는, 도 3에 도시하는 펄스 발생 회로(102E)는, 수평 동기 신호(HSync)의 시작기간부터의 예를 들면 하강시기를 달리하는 Q종의 펄스를 발생하고, 셀렉터(102D)는, 입력 신호의 값에 응하여 적절히 펄스를 선택하고, 신호 전환부(102C)에서 전환 신호로서 공급한다는 구성으로 하면 좋다.
이상, 계조 제어의 상세에 관해 설명하였다. 또한, 상술한 설명에서는, 도 10에서의 T(1) 내지 T(Q)가, 제 1의 영상 신호(VSig1)의 값에 관계없이 공통이라고 하여 설명하였지만, 이것으로 한하는 것이 아니다. 제 1의 영상 신호(VSig1)의 값에 응하여, 도 10에서의 「tW」와 「tB」의 사이를 (Q-1)개로 분할하는 조건을 바꾼다는 구성으로 할 수도 있다.
뒤이어, 실시예 1의 구동 방법에서의 제 (n, m)번째의 표시 소자(10)의 동작의 상세를, 도 5, 도 6a 내지 도 6o를 참조하여 상세히 설명한다.
[기간-TP(2)-1](도 5, 도 6a 참조)
이 [기간-TP(2)-1]은, 예를 들면, 전의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 (n, m)번째의 표시 소자(10)가 발광 상태에 있는 기간이다. 즉, 제 (n, m)번째의 부화소를 구성하는 표시 소자(10)에서의 발광부(ELP)에는, 후술하는 식(5)에 의거한 드레인 전류(Ids')가 흐르고 있고, 제 (n, m)번째의 부화소를 구성하는 표시 소자(10)의 휘도는, 이러한 드레인 전류(Ids')에 대응한 값이다. 여기서, 기록 트랜지스터(TRW)는 비도통 상태이고, 구동 트랜지스터(TRD)는 도통 상태이다. 제 (n, m)번째의 표시 소자(10)의 발광 상태는, 제 (m+m')행째에 배열된 표시 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다.
상술한 바와 같이, 각 수평 주사 기간에 대응하여, 데이터선(DTLN)에는, 기준 전압(VOfs)과 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)가 공급된다. 그러나, 기록 트랜지스터(TRW)는 비도통 상태이기 때문에, [기간-TP(2)-1]에서 데이터선(DTLN)의 전위(전압)가 변화하여도, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다(실제로는, 기생 용량 등의 정전 결합에 의한 전위 변화가 생길 수 있지만, 통상, 이들은 무시할 수 있다). 후술하는 [기간-TP(2)0]에서도 마찬가지이다.
도 5에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)6]은, 전회의 각종의 처리 완료 후의 발광 상태가 종료된 후부터, 다음의 기록 처리가 행하여지는 [기간-TP(2)7]의 직전까지의 동작 기간이다. [기간-TP(2)0] 내지 [기간-TP(2)7]에서, 제 (n, m)번째의 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 5에 도시하는 바와 같이, [기간-TP(2)5], [기간-TP(2)6] 및 [기간-TP(2)7]은, 제 m번째의 수평 주사 기간(Hm)에 포함된다.
동작의 개요를 설명한다. 실시예 1에서는, [기간-TP(2)1]에서, 기준 전압(VOfs)과의 차가 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 초과하는 초기화 전압(VCC-L)을 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 구동 트랜지스터(TRD)의 게이트 전극에 기준 전압(VOfs)을 인가하고, 그리고, 구동 트랜지스터(TRD)의 게이트 전극의 전위와 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위를 초기화한다.
그리고, [기간-TP(2)3] 및 [기간-TP(2)5]에서, 데이터선(DTLN)으로부터 구동 트랜지스터(TRD)의 게이트 전극에 기준 전압(VOfs)을 인가한 상태에서, 구동 전압(VCC-H)을 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 그리고, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위를 기준 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 접근하는 임계치 전압 캔슬 처리를 행한다.
실시예 1에서는, 임계치 전압 캔슬 처리를 복수의 수평 주사 기간, 보다 구체적으로는, 제 (m-1)번째의 수평 주사 기간(Hm -1)과 제 m번째의 수평 주사 기간(Hm)에서의 행한다고 하여 설명하지만, 이것으로 한정하는 것이 아니다. 표시 장치의 사양에도 따르지만, 1회의 수평 주사 기간에서 임계치 전압 캔슬 처리를 행하는 구성이라도 좋다. 또는 또한, 3회 이상의 수평 주사 기간에서 임계치 전압 캔슬 처리를 행하는 구성이라도 좋다.
도 5에서, [기간-TP(2)1]은, 제 (m-2)번째의 수평 주사 기간(Hm -2)에서의 기준 전압 기간에 일치하고, [기간-TP(2)3]은, 제 (m-1)번째의 수평 주사 기간(Hm -1)에서의 기준 전압 기간에 일치하고, [기간-TP(2)5]은, 제 m번째의 수평 주사 기간(Hm)에서의 기준 전압 기간에 일치한다.
계속해서, 도 5 등을 참조하여, [기간-TP(2)0] 내지 [기간-TP(2)8]의 각 기간의 동작의 상세에 관해 설명한다.
[기간-TP(2)0](도 5, 도 6b 참조)
이 [기간-TP(2)0]은, 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(2)0]은, 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간(Hm + m')의 시작기간부터, 현 표시 프레임에서의 제 (m-3)번째의 수평 주사 기간(Hm -3)의 종기까지의 기간이다. 그리고, 이 [기간-TP(2)0]에서, 제 (n, m)번째의 표시 소자(10)는, 원칙으로서 비발광 상태에 있다. [기간-TP(2)0]의 시작기간에서, 전원부(100)로부터 급전선(PS1m)에 공급하는 전압을 구동 전압(VCC -H)으로부터 초기화 전압(VCC -L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(2)1](도 5, 도 6c 참조)
그리고, 현 표시 프레임에서의 제 (m-2)번째의 수평 주사 기간(Hm -2)이 시작한다. 이 [기간-TP(2)1]에서, 주사선(SCLm)을 하이 레벨로 하여 표시 소자(10)의 기록 트랜지스터(TRW)를 도통 상태로 한다. 신호 출력 회로(102)로부터 데이터선(DTLN)에 공급되는 전압은 기준 전압(VOfs)이다. 그 결과, 제 1 노드(ND1)의 전위는, VOfs(0볼트)가 된다. 전원부(100)의 동작에 의거하여, 급전선(PS1m)으로부터 초기화 전압(VCC -L)을 제 2 노드(ND2)에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 VCC -L(-10볼트)를 유지한다.
제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계치 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 도통 상태이다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극과의 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth - EL)을 초과하지 않는다. 그에 의해, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위가 초기화된다.
[기간-TP(2)2](도 5, 도 6d 참조)
이 [기간-TP(2)2]에서 주사선(SCLm)을 로우 레벨로 한다. 표시 소자(10)의 기록 트랜지스터(TRW)는 비도통 상태가 된다. 제 1 노드(ND1) 및 제 2 노드(ND2)의 전위는, 기본적으로는 종전의 상태를 유지한다.
[기간-TP(2)3](도 5, 도 6e 및 도 6f 참조)
이 [기간-TP(2)3]에서, 제 1회째의 임계치 전압 캔슬 처리를 행한다. 주사선(SCLm)을 하이 레벨로 하고 표시 소자(10)의 기록 트랜지스터(TRW)를 도통 상태로 한다. 신호 출력 회로(102)로부터 데이터선(DTLN)에 공급되는 전압은 기준 전압(VOfs)이다. 제 1 노드(ND1)의 전위는, VOfs(0볼트)이다.
뒤이어, 전원부(100)로부터 급전선(PS1m)에 공급되는 전압을, 초기화 전압(VCC-L)으로부터 구동 전압(VCC -H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 기준 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 제 2 노드(ND2)의 전위가 상승한다.
이 [기간-TP(2)3]이 충분히 길면, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하고, 구동 트랜지스터(TRD)는 비도통 상태가 된다. 즉, 제 2 노드(ND2)의 전위가 (VOfs-Vth)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 그러나, 도 5에 도시하는 예에서는, [기간-TP(2)3]의 길이는, 제 2 노드(ND2)의 전위를 충분히 변화시키는데는 부족한 길이이고, [기간-TP(2)3]의 종기에서, 제 2 노드(ND2)의 전위는, VCC -L<V1<(VOfs-Vth)라는 관계를 충족시키는 어떤 전위(V1)에 달한다.
[기간-TP(2)4](도 5, 도 6g 참조)
이 [기간-TP(2)4]에서는, 주사선(SCLm)을 로우 레벨로 하고, 표시 소자(10)의 기록 트랜지스터(TRW)는 비도통 상태로 한다. 그 결과, 제 1 노드(ND1)는 부유 상태가 된다.
전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)이 인가되어 있기 때문에, 제 2 노드(ND2)의 전위는, 전위(V1)로부터 어떤 전위(V2)로 상승한다. 한편 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태이고, 용량부(C1)가 존재하기 때문에, 부트스트랩 동작이 구동 트랜지스터(TRD)의 게이트 전극에 생긴다. 따라서, 제 1 노드(ND1)의 전위는, 제 2 노드(ND2)의 전위 변화를 모방하여 상승한다.
다음[기간-TP(2)5]에서의 동작의 전제로서, [기간-TP(2)5]의 시작기간에서, 제 2 노드(ND2)의 전위가 (VOfs-Vth)보다 낮을 것이 필요해진다. [기간-TP(2)4]의 길이는, V2<(VOfs -L-Vth)의 조건을 충족시키도록, 표시 장치의 설계상 설정되어 있다.
[기간-TP(2)5](도 5, 도 6h 및 도 6i 참조)
이 [기간-TP(2)5]에서, 제 2회째의 임계치 전압 캔슬 처리를 행한다. 주사선(SCLm)으로부터의 주사 신호에 의거하여, 표시 소자(10)의 기록 트랜지스터(TRW)를 도통 상태로 한다. 신호 출력 회로(102)로부터 데이터선(DTLN)에 공급되는 전압은 기준 전압(VOfs)이다. 제 1 노드(ND1)의 전위는, 부트스트랩 동작에 의해 상승한 전위로부터, 재차 VOfs(0볼트)가 된다.
여기서, 용량부(C1)의 값을 값(c1)으로 하고, 발광부(ELP)의 용량(CEL)의 값을 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량의 값을 cgs로 한다. 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 용량치를 부호 cA로 나타내면, cA=c1+cgs이다. 또한, 제 2 노드(ND2)와 제 2의 급전선(PS2) 사이의 용량치를 부호 cB와 나타내면, cB=cEL이다. 또한, 발광부(ELP)의 양단에, 추가의 용량부가 병렬로 접속되어 있는 구성이라도 좋지만, 그 경우에는, cB에는 다시 추가의 용량부의 용량치가 가산된다.
제 1 노드(ND1)의 전위가 변화하면, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차도 변화한다. 즉, 제 1 노드(ND1)의 전위의 변화분에 의거한 전하가, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 용량치와, 제 2 노드(ND2)와 제 2의 급전선(PS2) 사이의 용량치에 응하여, 배분된다. 그런데도 불구하고, 값(cB)(=cEL)이, 값(cA) (=c1+cgs)과 비교하고 충분히 큰 값이라면, 제 2 노드(ND2)의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 값(cEL)은, 용량부(C1)의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs) 보다도 크다. 이하, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 또한, 도 5에 도시한 구동의 타이밍 차트에서는, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 도시하였다.
전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)이 인가되어 있기 때문에, 기준 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 제 2 노드(ND2)의 전위는, 전위(V2)로부터 상승하고, 기준 전압(VOfs)부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 변화한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TRD)가 비도통 상태가 된다. 이 상태에서는, 제 2 노드(ND2)의 전위는, 대강 (VOfs-Vth)이다. 여기서, 이하의 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
(VOfs-Vth)<(Vth - EL+VCat) (2)
이 [기간-TP(2)5]에서는, 제 2 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 기준 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth- EL)과는 관계가 없다. [기간-TP(2)5]의 종기에서, 주사선(SCLm)으로부터의 주사 신호에 의거하여, 기록 트랜지스터(TRW)를 도통 상태로부터 비도통 상태로 한다.
[기간-TP(2)6](도 5, 도 6j 참조)
기록 트랜지스터(TRW)의 비도통 상태를 이 기간의 사이 유지한다. 기준 전압 기간이 종료되고, 데이터선(DTLN)에 제 1의 영상 신호(VSig1 _m)가 공급된다. [기간-TP(2)5]에서 구동 트랜지스터(TRD)가 비도통 상태에 달하고 있다고 하면, 실질상, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다. 또한, [기간-TP(2)5]에서 행하는 임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 비도통 상태에 달하지 않는 경우에는, [기간-TP(2)6]에서 부트스트랩 동작이 생기고, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 다소 상승한다.
[기간-TP(2)7](도 5, 도 6k 내지 도 6m 참조)
이 [기간-TP(2)7] 내에서, 상술한 제 1의 기록 처리와 제 2의 기록 처리를 행한다. 도 5에 도시하는 바와 같이, 표시 소자(10)에서는 [기간-TP(2)7]에서 제 2 노드(ND2)의 전위가 변화한다. 이 전위의 상승량(도 5에 도시하는 △V1이나 △V2)에 관해서는 상술한 바와 같기 때문에 설명을 생략한다.
구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, 상술한 제 2 노드(ND2)의 전위의 상승을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 이하의 식(3)으로 표시할 수 있다.
Vg=VSig2 _m
Vs≒VOfs-Vth
Vgs≒VSig2 _m-(VOfs-Vth) (3)
즉, 상술한 제 2 노드(ND2)의 전위의 상승을 고려하지 않는다면, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는, 제 2의 영상 신호(VSig2 _m), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 기준 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth - EL)과는 관계가 없다.
상술한 구동 방법에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 제 1의 영상 신호(VSig1)와 제 2의 영상 신호(VSig2)가 인가된다. 이 때문에, 도 5에 도시하는 바와 같이, 제 2 노드(ND2)의 전위는, 제 1의 기록 처리에서 △V1 상승하고, 제 2의 기록 처리에서 △V2 상승한다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용한 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식(3)으로부터 이하의 식(4)과 같이 변형된다.
Vgs≒VSig2 _m-(VOfs-Vth)-△V1-△V2 (4)
또한, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(VOfs-Vth+△V1+△V2)가 이하의 식(2')을 만족하도록, 제 1의 기록 처리를 행하는 기간의 길이「t1」나 제 2의 기록 처리를 행하는 기간의 길이「t2」의 상한은 결정되어 있다. [기간-TP(2)7]에서 발광부(ELP)가 발광하는 일은 없다.
(VOfs-Vth+△V1+△V2)<(Vth - EL+VCat) (2')
[기간-TP(2)8](도 5, 도 6n 및 도 6o 참조)
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한다. 표시 소자(10)에서는, 용량부(C1)에 기록 처리에 의해, 제 2의 영상 신호(VSig2 _m), 기준 전압(VOfs), 임계치 전압(Vth), 및, 전위 보정치(△V1) 등에 의거한 전압이 보존되어 있다. 주사선(SCL)으로부터의 주사 신호는 종료하고 있기 때문에, 기록 트랜지스터(TRW)는 비도통 상태가 된다. 따라서, 구동 트랜지스터(TRD)의 게이트 전극이 부유 상태가 됨에 의해, 기록 처리에 의해 용량부(C1)에 보존된 전압의 값에 응한 전류가 구동 트랜지스터(TRD)를 통하여 발광부(ELP)에 흘러서 발광부(ELP)가 발광한다.
표시 소자(10)의 동작에 관해, 보다 구체적으로 설명한다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지하고 있고, 제 1 노드(ND1)는, 데이터선(DTLN)으로부터 전기적으로 분리되어 있다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다(도 6n).
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 마찬가지의 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식(4)의 값을 보존한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다(도 6o 참조). 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식(1)으로 나타낼 수 있다. 여기서, 식(1)과 식(4)으로부터, 식(1)은, 이하의 식(5)과 같이 변형할 수 있다.
Ids=k·μ·(VSig2 _m-VOfs-△V1-△V2)2 (5)
따라서 발광부(ELP)를 흐르는 드레인 전류(Ids)는, 기준 전압(VOfs)을 0볼트로 설정하였다고 한 경우, 제 2의 영상 신호(VSig2 _m)의 값으로부터, 전위 보정치(△V1와, △V2)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 드레인 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth - EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은, 발광부(ELP)의 임계치 전압(Vth - EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제 (n, m)번째를 구성하는 표시 소자(10)의 휘도는, 이러한 드레인 전류(Ids)에 대응한 값이다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 제 (m+m'-1)번째의 수평 주사 기간의 종기는, [기간-TP(2)-1]의 종기에 상당한다. 여기서, 「m'」는, 1<m'<M의 관계를 충족시키고, 표시 장치에서 소정의 값이다. 환언하면, 발광부(ELP)는, [기간-TP(2)8]의 시작기간부터 제 (m+m')번째의 수평 주사 기간(Hm + m')의 직전까지 구동되고, 이 기간이 발광 기간이 된다.
이상, 바람직한 실시예에 의거하여 본 발명을 설명하였지만, 본 발명은 이 실시예로 한정되는 것이 아니다. 실시예에서 설명한 표시 장치의 구성이나 구조, 표시 장치의 제조 방법의 공정, 표시 장치나 표시 소자의 구동 방법의 공정은 예시이고, 적절히 변경할 수 있다.
실시예에서는, 데이터선에의 제 1의 영상 신호의 공급이 종료된 후, 제 2의 영상 신호의 공급이 시작되기까지의 사이에, 데이터선에 기준 전압을 공급한다고 하였지만, 이것으로 한하는 것이 아니다. 예를 들면, 기준 전압 기간의 경과 후 제 1의 영상 신호의 공급을 시작하기까지의 사이, 기준 전압을 계속해서 데이터선에 공급하고, 제 1의 영상 신호의 공급이 종료된 후 즉시 제 2의 영상 신호를 공급한다는 구성으로 할 수도 있다. 이 구성에서는, 제 1의 영상 신호를 공급하는 시작기간를 바꿈에 의해, 제 1의 기록 처리를 행하는 기간의 길이를 조정할 수 있다.
실시예에서는, 구동 트랜지스터(TRD)가 n채널형이라고 하여 설명하였다. 구동 트랜지스터(TRD)를 p채널형 트랜지스터로 하는 경우에는, 발광부(ELP)의 애노드 전극과 캐소드 전극을 교체한 결선으로 하면 좋다. 또한, 이 구성에서는 드레인 전류(Ids)의 흐르는 방향이 변하기 때문에, 급전선(PS1) 등에 공급되는 전압의 값 등을 적절히 변경하면 좋다.
또한, 표시 소자(10)를 구성하는 구동 회로(11)가, 또 다른 트랜지스터를 구비하고 있는 구성이라도 좋다. 도 13에, 제 1 노드(ND1)에 접속된 트랜지스터(제 1 트랜지스터(TR1)), 제 2 트랜지스터(TR2), 및, 제 3 트랜지스터(TR3)를 구비한 구성을 도시한다. 또한, 이들 3개의 트랜지스터중, 하나 또는 2개의 트랜지스터를 구비한 구성이라도 좋다.
제 1 트랜지스터(TR1)에서는, 한쪽의 소스/드레인 영역은, 기준 전압(VOfs)이 인가되고, 다른쪽의 소스/드레인 영역은, 제 1 노드(ND1)에 접속되어 있다. 제 1 트랜지스터 제어선(AZ1)을 통하여 제 1 트랜지스터 제어 회로(103)로부터의 제어 신호가 제 1 트랜지스터(TR2)의 게이트 전극에 인가되고, 제 1 트랜지스터(TR1)의 도통 상태/비도통 상태를 제어한다. 그에 의해, 제 1 노드(ND1)의 전위를 설정할 수 있다.
제 2 트랜지스터(TR2)에서는, 한쪽의 소스/드레인 영역은, 초기화 전압(VCC -L)이 인가되고, 다른쪽의 소스/드레인 영역은, 제 2 노드(ND2)에 접속되어 있다. 제 2 트랜지스터 제어선(AZ2)을 통하여 제 2 트랜지스터 제어 회로(104)로부터의 제어 신호가 제 2 트랜지스터(TR2)의 게이트 전극에 인가되고, 제 2 트랜지스터(TR1)의 도통 상태/비도통 상태를 제어한다. 그에 의해, 제 2 노드(ND2)의 전위를 초기화할 수 있다.
제 3 트랜지스터(TR3)는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역과 전원선(PS1) 사이에 접속되어 있고, 제 3 트랜지스터 제어선(CL)을 통하여 제 3 트랜지스터 제어 회로(105)로부터의 제어 신호가 제 3 트랜지스터(TR3)의 게이트 전극에 인가된다.
TRW : 기록 트랜지스터
TRD : 구동 트랜지스터
TR1 : 제 1 트랜지스터
TR2 : 제 2 트랜지스터
TR3 : 제 3 트랜지스터
C1 : 용량부
ELP : 유기 일렉트로루미네선스 발광부
CEL : 발광부(ELP)의 용량
ND1 : 제 1 노드
ND2 : 제 2 노드
SCL : 주사선
DTL : 데이터선
PS1 : 급전선
PS2 : 제 2의 급전선
AZ1 : 제 1 트랜지스터 제어선
AZ2 : 제 2 트랜지스터 제어선
CL : 제 3 트랜지스터 제어선
DL : 표시 소자행
10 : 표시 소자
11 : 구동 회로
20 : 지지체
21 : 기판
31 : 게이트 전극
32 : 게이트 절연층
33 : 반도체층
34 : 채널 형성 영역
35, 35 : 소스/드레인 영역
36 : 다른쪽의 전극
37 : 한쪽의 전극
38 : 배선
39 : 배선
40 : 층간 절연층
51 : 애노드 전극
52 : 정공 수송층, 발광층 및 전자 수송층
53 : 캐소드 전극
54 : 제 2 층간 절연층
55, 56 : 콘택트 홀
100 : 전원부
101 : 주사 회로
102 : 신호 출력 회로
102A : 영상 신호 생성부
102B : 기준 전압 생성부
102C : 신호 전환부
102D : 셀렉터
102E : 펄스 발생 회로
103 : 제 1 트랜지스터 제어 회로
104 : 제 2 트랜지스터 제어 회로
105 : 제 3 트랜지스터 제어 회로
TRD : 구동 트랜지스터
TR1 : 제 1 트랜지스터
TR2 : 제 2 트랜지스터
TR3 : 제 3 트랜지스터
C1 : 용량부
ELP : 유기 일렉트로루미네선스 발광부
CEL : 발광부(ELP)의 용량
ND1 : 제 1 노드
ND2 : 제 2 노드
SCL : 주사선
DTL : 데이터선
PS1 : 급전선
PS2 : 제 2의 급전선
AZ1 : 제 1 트랜지스터 제어선
AZ2 : 제 2 트랜지스터 제어선
CL : 제 3 트랜지스터 제어선
DL : 표시 소자행
10 : 표시 소자
11 : 구동 회로
20 : 지지체
21 : 기판
31 : 게이트 전극
32 : 게이트 절연층
33 : 반도체층
34 : 채널 형성 영역
35, 35 : 소스/드레인 영역
36 : 다른쪽의 전극
37 : 한쪽의 전극
38 : 배선
39 : 배선
40 : 층간 절연층
51 : 애노드 전극
52 : 정공 수송층, 발광층 및 전자 수송층
53 : 캐소드 전극
54 : 제 2 층간 절연층
55, 56 : 콘택트 홀
100 : 전원부
101 : 주사 회로
102 : 신호 출력 회로
102A : 영상 신호 생성부
102B : 기준 전압 생성부
102C : 신호 전환부
102D : 셀렉터
102E : 펄스 발생 회로
103 : 제 1 트랜지스터 제어 회로
104 : 제 2 트랜지스터 제어 회로
105 : 제 3 트랜지스터 제어 회로
Claims (11)
- 제 1의 방향과 제 2의 방향으로 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비하고, 상기 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치의 구동 방법으로서,
소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가한 상태에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 구동 트랜지스터의 게이트 전극을 부유 상태로 함에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하는 단계를 구비하고,
제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도를 제어하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 1항에 있어서,
용량부를 구성하는 한쪽의 전극과 다른쪽의 전극은, 각각, 구동 트랜지스터의 다른쪽의 소스/드레인 영역과 게이트 전극에 접속되어 있고,
제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고 있을 때에 구동 트랜지스터에 전류가 흐르고, 제 1의 영상 신호의 값과 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값에 의거하여, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 변화하고, 용량부에 보존되는 전압의 값이 조정되는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 1항에 있어서,
표시 장치는, 또한, 제 1의 방향으로 늘어나는 복수의 주사선과, 제 2의 방향으로 늘어나는 복수의 데이터선을 더 구비하고,
상기 구동 회로는, 주사선에 접속된 게이트 전극과, 데이터선에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는 기록 트랜지스터를 더 구비하고,
주사선으로부터의 주사 신호에 의해 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고, 뒤이어, 데이터선으로부터 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하고, 그 후, 주사 신호가 종료하여 기록 트랜지스터가 비도통 상태가 됨에 의해 구동 트랜지스터의 게이트 전극을 부유 상태로 하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 1항에 있어서,
상기 표시 장치는, 또한, 제 1의 방향으로 늘어나는 복수의 급전선을 더 구비하고,
구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 접속되어 있고, 급전선으로부터 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 1항에 있어서,
제 1의 기록 처리 전에, 기준 전압과의 차가 구동 트랜지스터의 임계치 전압을 초과하는 초기화 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 구동 트랜지스터의 게이트 전극에 기준 전압을 인가하고, 그리고, 구동 트랜지스터의 게이트 전극의 전위와 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 초기화하고, 뒤이어,
구동 트랜지스터의 게이트 전극에 기준 전압을 인가한 상태에서, 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그리고, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 기준 전압으로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 접근하는 임계치 전압 캔슬 처리를 행하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 5항에 있어서,
상기 표시 장치는 제 1의 방향으로 늘어나는 복수의 급전선을 더 구비하고,
상기 구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 연결되고, 구동 전압 및 초기화 전압은 상기 급전선으로부터 상기 구동 트랜지스터의 하나의 소스/드레인 영역으로 인가되는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 5항에 있어서,
상기 표시 장치는 제 1의 방향으로 늘어나는 복수의 주사선과, 제 2의 방향으로 늘어나는 복수의 데이터선을 더 구비하고,
상기 구동 회로는, 주사선에 접속된 게이트 전극과, 데이터선에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는 기록 트랜지스터를 더 구비하고,
주사선으로부터의 주사 신호에 의해 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터, 제 1의 영상 신호와 제 2의 영상 신호와 기준 전압을 구동 트랜지스터의 게이트 전극에 인가하는 것을 특징으로 하는 표시 장치의 구동 방법. - 제 7항에 있어서,
상기 표시 장치는 제 1의 방향으로 늘어나는 복수의 급전선을 더 구비하고,
상기 구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 접속되고, 급전선으로부터 구동 전압과 초기화 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 것을 특징으로 하는 표시 장치의 구동 방법. - 신호 출력 회로, 주사 회로 및 전원부, 및,
제 1의 방향과 제 2의 방향으로 2차원 매트릭스 형상으로 배열되고, 각각이 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비하고,
상기 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치로서,
전원부의 동작에 의거하여 소정의 구동 전압이 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가된 상태에서, 신호 출력 회로의 동작에 의거하여 제 1의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되어 제 1의 기록 처리가 행하여지고, 뒤이어, 신호 출력 회로의 동작에 의거하여 제 2의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되어 제 2의 기록 처리가 행하여지고, 그 후, 주사 회로의 동작에 의거하여 구동 트랜지스터의 게이트 전극이 부유 상태가 됨에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하고,
제 1의 기록 처리에서, 제 1의 영상 신호가 구동 트랜지스터의 게이트 전극에 인가되는 기간의 길이가 조정되고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도가 제어되는 것을 특징으로 하는 표시 장치. - 구동 회로 및 전류 구동형의 발광부를 갖고 있고, 구동 회로는, 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터, 및, 용량부를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 소자의 구동 방법으로서,
소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가한 상태에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 구동 트랜지스터의 게이트 전극을 부유 상태로 함에 의해, 구동 트랜지스터의 소스 영역에 대한 게이트 전극의 전압을 보존하기 위한 용량부에 보존된 전압의 값에 응한 전류가, 구동 트랜지스터를 통하여 발광부에 흘러서 발광부가 발광하는, 단계를 구비하고,
제 1의 기록 처리에서, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이를 조정하고, 그리고, 제 1의 영상 신호의 값과, 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값에 의거하여, 발광부가 발광하는 휘도를 제어하는 것을 특징으로 하는 표시 소자의 구동 방법. - 표시 장치의 구동 방법에 있어서,
제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 1의 기록 처리를 행하고, 뒤이어, 제 2의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 제 2의 기록 처리를 행하고, 그 후, 상기 구동 트랜지스터를 통해 발광부로 전류를 흐르게 함으로써, 발광부가 발광하게 되는 단계를 포함하고,
상기 제 1의 영상 신호의 값과, 상기 제 1의 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기간의 길이의 값과, 제 2의 영상 신호의 값이 제어되는 것을 특징으로 하는 표시 장치의 구동 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010035915A JP2011170244A (ja) | 2010-02-22 | 2010-02-22 | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 |
| JPJP-P-2010-035915 | 2010-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110096480A KR20110096480A (ko) | 2011-08-30 |
| KR101634823B1 true KR101634823B1 (ko) | 2016-06-29 |
Family
ID=44464612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110010903A KR101634823B1 (ko) | 2010-02-22 | 2011-02-08 | 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8094253B2 (ko) |
| JP (1) | JP2011170244A (ko) |
| KR (1) | KR101634823B1 (ko) |
| CN (1) | CN102163412B (ko) |
| TW (1) | TW201137829A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009063719A (ja) * | 2007-09-05 | 2009-03-26 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
| US9946040B2 (en) * | 2014-01-17 | 2018-04-17 | Empire Technology Development Llc | Optical fibers without cladding |
| CN107195269B (zh) * | 2017-05-26 | 2019-08-02 | 上海天马有机发光显示技术有限公司 | 一种显示面板、显示装置及显示面板的多路选通开关电路的驱动方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047637A (ja) | 1998-07-28 | 2000-02-18 | Idemitsu Kosan Co Ltd | 有機エレクトロルミネッセンス素子の駆動方法および有機エレクトロルミネッセンス装置 |
| KR100629571B1 (ko) | 2005-06-30 | 2006-09-27 | 엘지이노텍 주식회사 | 유기발광표시장치 및 그 구동방법 |
| US20090001378A1 (en) | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578813B1 (ko) * | 2004-06-29 | 2006-05-11 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
| JP4240059B2 (ja) * | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
-
2010
- 2010-02-22 JP JP2010035915A patent/JP2011170244A/ja active Pending
-
2011
- 2011-01-03 US US12/929,128 patent/US8094253B2/en not_active Expired - Fee Related
- 2011-01-11 TW TW100100936A patent/TW201137829A/zh unknown
- 2011-02-08 KR KR1020110010903A patent/KR101634823B1/ko active IP Right Grant
- 2011-02-14 CN CN201110038525.0A patent/CN102163412B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047637A (ja) | 1998-07-28 | 2000-02-18 | Idemitsu Kosan Co Ltd | 有機エレクトロルミネッセンス素子の駆動方法および有機エレクトロルミネッセンス装置 |
| KR100629571B1 (ko) | 2005-06-30 | 2006-09-27 | 엘지이노텍 주식회사 | 유기발광표시장치 및 그 구동방법 |
| US20090001378A1 (en) | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201137829A (en) | 2011-11-01 |
| CN102163412B (zh) | 2014-12-10 |
| US20110205252A1 (en) | 2011-08-25 |
| CN102163412A (zh) | 2011-08-24 |
| JP2011170244A (ja) | 2011-09-01 |
| KR20110096480A (ko) | 2011-08-30 |
| US8094253B2 (en) | 2012-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101529323B1 (ko) | 표시장치 및 그 구동방법 | |
| US9286832B2 (en) | Organic light-emitting display | |
| JP5696463B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP5625864B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP5278119B2 (ja) | 表示装置の駆動方法 | |
| TWI431591B (zh) | 影像顯示裝置 | |
| JP5652188B2 (ja) | 表示装置 | |
| JP2010008521A (ja) | 表示装置 | |
| KR20100124256A (ko) | 표시 장치 | |
| KR20090115661A (ko) | 표시장치 및 표시장치의 구동방법 | |
| JP2010243578A (ja) | 表示素子の駆動方法、及び、表示装置の駆動方法 | |
| KR101495342B1 (ko) | 유기발광다이오드 표시장치 | |
| KR101659629B1 (ko) | 표시 장치, 및, 표시 장치의 구동 방법 | |
| JP5633357B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| KR101611621B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR101634823B1 (ko) | 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법 | |
| JP5293417B2 (ja) | 表示装置の駆動方法 | |
| JP2011123184A (ja) | 表示装置及び表示装置の製造方法、並びに、表示装置の駆動方法 | |
| KR100601375B1 (ko) | 유기 전계 발광 표시장치 | |
| KR100699999B1 (ko) | 유기 전계 발광 표시장치 | |
| JP2011154086A (ja) | 表示装置、及び、表示装置の駆動方法 | |
| JP2011170245A (ja) | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 | |
| JP2011007842A (ja) | 表示装置、及び、表示装置の駆動方法 | |
| JP2010145445A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2011170170A (ja) | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |