JP2000047637A

JP2000047637A - 有機エレクトロルミネッセンス素子の駆動方法および有機エレクトロルミネッセンス装置

Info

Publication number: JP2000047637A
Application number: JP10213040A
Authority: JP
Inventors: Chishio Hosokawa; 地潮細川; Toshio Sakai; 俊男酒井
Original assignee: Idemitsu Kosan Co Ltd
Current assignee: Idemitsu Kosan Co Ltd
Priority date: 1998-07-28
Filing date: 1998-07-28
Publication date: 2000-02-18

Abstract

(57)【要約】【課題】発光面積が互いに異なる表示セグメントの輝
度を均一化できる有機ＥＬ素子の駆動方法の提供。【解決手段】有機ＥＬ素子の各画素電極に一定電流値
のパルス電流で印加する。そして、パルス幅変調によ
り、一定電流値のパルス電流の画素電極ごとの基準印加
時間の比を、当該画素電極の面積比と等しくする。すな
わち、面積Ｓ₁の第１の画素電極への基準印加時間をＴ₁
とし、面積Ｓ₂の第２の画素電極への基準印加時間をＴ₂
とし、面積Ｓ₃の第３の画素電極への基準印加時間をＴ₃
としたとき、Ｓ₁：Ｓ₂：Ｓ₃＝Ｔ₁：Ｔ₂：Ｔ₃とする。そ
の結果、各画素電極へ印加される基準電流積算量Ｉ₀Ｔ
の比は、画素電極の面積比（発光面積比）に一致する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、有機エレクトロ
ルミネッセンス素子（以下、「有機ＥＬ素子」とも称す
る。）の駆動方法および有機ＥＬ装置に関する。さらに
詳しくは、例えば、民生用および工業用の表示機器（デ
ィスプレイ）あるいはプリンターヘッドの光源等、ある
いは、情報端末機器の表示部や車載用ディスプレイに用
いて好適な有機ＥＬ素子の駆動方法および有機ＥＬ素子
装置に関する。

【０００２】

【従来の技術】有機ＥＬ素子は、二つの電極間に有機発
光層（蛍光性色素、低分子または蛍光性ポリマーを含
む。）を介在して、直流低電圧で高輝度が得られる上、
例えば液晶ディスプレイの視野角度よりも広い視野角度
を得られる。さらに、有機ＥＬ素子は、液晶ディスプレ
イよりも耐熱性の点で優れている。このため、有機ＥＬ
素子は、様々な情報表示素子としての利用が期待されて
いる。そして、従来は、有機ＥＬ素子に一定電圧を印加
することにより有機ＥＬ素子を駆動していた。

【０００３】ところで、表示セグメント型有機ＥＬ素子
には、発光面積が互いに異なる複数の表示セグメントが
設けられている。そして、各表示セグメントに一定電圧
を印加すると、発光面積が互いに異なるため、各表示セ
グメントの輝度が不均一となる。すなわち、発光面積が
広くなるほど、輝度が低下する。

【０００４】そこで、各表示セグメントの輝度を均一化
した従来の有機ＥＬ素子の一例が、文献１：「特開平９
−１０６８８７号公報」に開示されている。この文献１
に開示の有機ＥＬ素子は、透明基板上に設けられた各画
素電極の面積と、それに接続する配線電極の電気抵抗値
との積を概ね一定値としている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
文献１に開示の有機ＥＬ素子においては、画素電極の面
積と配線電極の電気抵抗値との積を一定にするために、
配線電極の形態が限定される。このため、配線電極の配
置が複雑となって、設計上の制約を受けてしまうという
問題点があった。

【０００６】また、有機ＥＬ素子を、定電圧を印加して
駆動させた場合、時間の経過とともに、素子の電気抵抗
値が上昇する。その結果、有機ＥＬ素子の表示セグメン
トの輝度が、時間の経過とともに急速に低下する。そし
て、この輝度の低下を補うために印加電圧値を上昇させ
ると、有機ＥＬ素子の寿命が短くなるという問題があっ
た。

【０００７】本発明は、上記の問題にかんがみてなされ
たものであり、発光面積が互いに異なる表示セグメント
の輝度の均一化を図ることができる有機ＥＬ素子の駆動
方法および駆動装置の提供を目的とする。

【０００８】

【課題を解決するための手段】（駆動方法）この目的の
達成を図るため、本発明の有機ＥＬ素子の駆動方法によ
れば、発光面積が互いに異なる複数の表示セグメントを
有する有機エレクトロルミネッセンス素子を駆動するに
あたり、各表示セグメントの発光面積を規定する各画素
電極に個別に印加する単位時間あたりの基準電流積算量
を、当該画素電極の面積に応じた値とする構成としてあ
る。なお、基準電流積算量とは、各表示セグメントの輝
度を均一としたときの電流積算量をいう。また、画素電
極の面積に応じた値とは、例えば、各画素電極の面積比
と各画素電極に印加される基準電流積算量の比とが実質
的に等しくなる値をいう。

【０００９】このように、この発明の駆動方法によれ
ば、発光面積に応じた画素電極ごとの基準電流積算量を
それぞれ印加する。その結果、各表示セグメントに印加
される単位面積当たりに電流密度を表示セグメントどう
しで均一にすることができる。表示セグメントの輝度は
電流密度に比例する。したがって、画素電極ごとの基準
電流積算量がそれぞれ印加された各表示セグメントの輝
度を均一化することができる。

【００１０】また、有機ＥＬ素子を電流を制御して駆動
するため、電圧制御した場合と異なり、時間が経過して
も輝度が急速に低下しない。その結果、有機ＥＬ素子の
寿命の低下を抑制することができる。すなわち、有機Ｅ
Ｌ素子の寿命の向上を図ることができる。

【００１１】また、この発明の有機エレクトロルミネッ
センス素子の駆動方法において、好ましくは、基準電流
積算量を印加するにあたり、各画素電極に一定電流値の
パルス電流を印加し、かつ、当該パルス電流の画素電極
ごとの基準印加時間を、当該画素電極の面積に応じた値
とすると良い。なお、基準印加時間とは、一定電流値の
パルス電流を印加した場合に、各表示セグメントの輝度
が均一となる、画素電極ごとの印加時間をいう。

【００１２】このように、一定電流値のパルス電流を印
加して、印加時間により電流積算量を制御すれば、各表
示セグメントに印加される電流値を、発光面積によらず
に、均一にすることができる。その結果、一種類のみの
定電流源によって、各表示セグメントの輝度を均一化す
ることができる。

【００１３】そして、一種類の定電流源だけを用いて駆
動装置を構成すれば、複数種類の定電流源を用いる場合
に比べて、駆動装置の構成を簡単にすることができる。
その結果、その駆動装置により構成された有機ＥＬ装置
を小型化および薄型化することができる。さらに、有機
ＥＬ装置の低コスト化を図ることができる。

【００１４】なお、横軸を時間軸、縦軸と電流軸として
パルス波形を表した場合、パルスの印加時間はパルス波
形の幅に対応する。このため、パルスの印加時間をパル
ス幅とも称する。また、パルスの電流値は、パルス波形
の高さに対応する。このため、パルスの電流値をパルス
高さとも称する。

【００１５】また、この発明の有機エレクトロルミネッ
センス素子の駆動方法において、好ましくは、基準電流
積算量を印加するにあたり、各画素電極にパルス電流を
一定時間印加し、かつ、当該パルス電流の画素電極ごと
の基準電流値を、当該画素電極の面積に応じた値とする
と良い。なお、基準電流値とは、一定時間の長さのパル
ス電流を印加した場合に、各表示セグメントの輝度が均
一となる、画素電極ごとの電流値をいう。

【００１６】このように、各画素電極に一定時間だけパ
ルス電流を印加して、電流値（パルス高さ）により電流
積算量を制御すれば、各表示セグメントに対する印加時
間（パルス幅）を、発光面積によらずに、互いに等しく
することができる。

【００１７】また、この発明の有機エレクトロルミネッ
センス素子の駆動方法において、好ましくは、パルス電
流の印加時間（パルス幅）と電流値（パルス高さ）とを
組み合わせて、基準電流積算量を印加すると良い。

【００１８】このように、パルス幅とパルス高さとによ
り電流積算量を制御すれば、パルス幅の種類を少なくし
つつ、各画素電極の面積に対応した電流積算量を印加す
ることができる。このため、有機ＥＬ素子を構成する表
示セグメントの最大面積と最少面積との面積比が大きな
場合であっても、最少面積に対応するパルス幅を実現可
能な所望の時間とすることができる。すなわち、駆動装
置に要求される時間分解能を緩和することができる。

【００１９】なお、表示セグメントの面積比が大きな場
合、最大面積に対応するパルス幅を長くすることも考え
られる。しかし、パルス幅の最長時間は、一定のフレー
ム時間である。そして、フレーム時間は、通常、連続発
光しているように視認される時間（例えば、数十ミリ秒
間）以下の時間に設定されている。

【００２０】ところで、各表示セグメントの輝度が均一
でない場合、各表示セグメントの階調表示しても、各表
示セグメントにおける同一階調の輝度が不均一となる。
このため、従来のセグメント型有機ＥＬ素子において
は、階調表示を実用化することが困難であった。

【００２１】そこで、この発明の有機エレクトロルミネ
ッセンス素子の駆動方法において、望ましくは、各基準
電流積算量を基準とした電流積算量を各画素電極に個別
に印加することにより、各表示セグメントで階調表示を
行うと良い。このように、基準電流積算量を印加したと
きの各表示セグメントの均一な輝度を基準として階調表
示を行えば、各表示セグメントどうしで均一な階調表示
を行うことができる。

【００２２】また、基準電流積算量を基準として階調表
示のためには、基準電流積算量の整数分の一の値を任意
の整数倍した電流積算量を画素電極に印加することが好
ましい。このように、基準電流積算量の整数分の一の値
の整数倍となる電流積算量（例えば、基準電流積算量の
整数倍の電流積算量も含む。）を印加することとすれ
ば、表示セグメントどうして均一な階調表示のために印
加する電流積算量を容易に設定することができる。

【００２３】なお、階調表示のために印加する電流積算
量は、基準電流積算量以下であっても良いし、基準電流
積算量よりも大きくても良い。例えば、基準電流積算量
に加えて、階調表示のための電流積算量を印加しても良
い。

【００２４】また、この発明の有機エレクトロルミネッ
センス素子の駆動方法において、好ましくは、基準電流
積算量を印加するにあたり、画素電極にパルス電流を印
加し、かつ、階調表示のために、パルス電流の印加時間
を制御すると良い。このようにすれば、パルス波形のパ
ルス幅により輝度を均一化し、かつ、パルス波形のパル
ス高さにより階調表示を行うことができる。その結果、
各表示セグメントどうしで階調ごとの輝度を均一化した
階調表示を容易に行うことができる。

【００２５】また、この発明の有機エレクトロルミネッ
センス素子の駆動方法において、好ましくは、基準電流
積算量を印加するにあたり、画素電極にパルス電流を印
加し、かつ、階調表示のために、パルス電流値を制御す
ると良い。このようにすれば、パルス波形のパルス高さ
により輝度を均一化し、かつ、パルス波形のパルス幅に
より階調表示を行うことができる。その結果、各表示セ
グメントどうしで階調ごとの輝度を均一化した階調表示
を容易に行うことができる。

【００２６】また、この発明の実施にあたり、有機エレ
クトロルミネッセンス素子を複数の分割領域に分割し、
表示セグメントを分割領域ごとに順次に発光させること
が望ましい。

【００２７】このように、分割領域ごとに順次に発光さ
せれば、互いに異なる分割領域にそれぞれ設けられた画
素電極どうしに共通の配線によりそれぞれ電流積算量を
印加することができる。その結果、有機ＥＬ素子の画素
電極に接続された配線を簡略化することができる。

【００２８】（有機ＥＬ装置）また、この発明の有機エ
レクトロルミネッセンス装置（有機ＥＬ装置）によれ
ば、発光面積が互いに異なる複数の表示セグメントを有
する有機エレクトロルミネッセンス素子と当該有機エレ
クトロルミネッセンス素子を駆動する駆動装置とを備え
た有機エレクトロルミネッセンス装置において、駆動装
置は、各表示セグメントの発光面積を規定する各画素電
極に、当該画素電極の面積に応じた単位時間あたりの基
準電流積算量を個別に印加する構成としてある。

【００２９】このように、この発明の有機ＥＬ装置によ
れば、発光面積に応じた画素電極ごとの基準電流積算量
をそれぞれ印加する。例えば、各画素電極に印加される
基準電流積算量の比を、各表示セグメントの発光面積の
比と等しくする。その結果、各表示セグメントに印加さ
れる単位面積当たりに電流密度を表示セグメントどうし
で均一にすることができる。表示セグメントの輝度は電
流密度に比例する。したがって、画素電極ごとの基準電
流積算量がそれぞれ印加された各表示セグメントの輝度
を均一化することができる。

【００３０】また、この有機ＥＬ装置では、駆動装置に
より有機ＥＬ素子を電流制御するため、電圧制御した場
合と異なり、時間が経過しても輝度が低下しない。この
ため、輝度の低下を補うために印加電圧を上昇させる必
要がない。その結果、有機ＥＬ素子の寿命の低下を抑制
することができる。

【００３１】また、この発明の有機エレクトロルミネッ
センス装置において、好ましくは、駆動装置を、前記基
準電流積算量を印加するにあたり、画素電極の面積に応
じた基準印加時間を有する一定電流値のパルス電流を画
素電極に印加するように構成すると良い。

【００３２】このように、一定電流値のパルス電流を印
加して、印加時間により電流積算量を制御すれば、各表
示セグメントに印加される電流値を、発光面積によらず
に、互いに等しくすることができる。その結果、一種類
のみの定電流源によって、各表示セグメントの輝度を均
一化することができる。

【００３３】そして、一種類の電流値の定電流源だけを
用いて駆動装置を構成すれば、複数種類の電流値の定電
流源を個別に用いる場合に比べて、駆動装置の構成を簡
単にすることができる。その結果、その駆動装置により
構成された有機ＥＬ装置を小型化および薄型化すること
ができる。さらに、有機ＥＬ装置の低コスト化を図るこ
とができる。

【００３４】また、この発明の有機エレクトロルミネッ
センス装置において、好ましくは、駆動装置を、各基準
電流積算量を基準とした電流積算量を各画素電極に個別
に印加することにより、各表示セグメントに階調表示を
行わせるように構成すると良い。このように、基準電流
積算量を印加したときの各表示セグメントの均一な輝度
を基準として階調表示を行えば、各表示セグメントどう
しで階調ごとの輝度が均一な階調表示を行うことができ
る。

【００３５】

【発明の実施の形態】以下、図面を参照して、この発明
の有機ＥＬ素子の駆動方法および有機ＥＬ装置の実施の
形態についてあわせて説明する。なお、参照する図面
は、この発明が理解できる程度に各構成成分の大きさ、
形状および配置関係を概略的に示してあるに過ぎない。
したがって、この発明は図示例にのみ限定されるもので
はない。

【００３６】＜第１の実施の形態＞まず、図１に、表示
セグメント型有機ＥＬ素子の一例を示す。図１に示すよ
うに、この表示セグメント型有機ＥＬ素子１００は、発
光面積が互いに異なる複数の表示セグメントを有する。
各表示セグメントは、有機発光層（図示せず）を含む透
明基板上に形成された画素電極１２（すなわち１２ａ、
１２ｂおよび１２ｃ）の面積によって規定される。この
透明基板１０の有機発光層上全面には、対向電極が設け
られている。なお、有機発光層を含む透明基板１０等
は、従来周知の材料により構成することができる。

【００３７】この実施の形態では、第１の画素電極１２
ａの面積をＳ₁とする。また、第２の画素電極１２ｂの
面積をＳ₂とする。さらに、第３の画素電極１２ｃの面
積をＳ₃とする。そして、各画素電極１２の面積比を
（Ｓ₁：Ｓ₂：Ｓ₃＝１：３：２）とする。また、各画素
電極１２には、それぞれ配線１４を介して駆動電流が印
加される。

【００３８】そして、この有機ＥＬ素子１００を駆動す
る駆動装置（図示せず）は、各画素電極に個別に印加す
る単位時間あたりの基準電流積算量を、当該画素電極の
面積に応じた値とする。この実施の形態では、駆動装置
は、基準電流積算量を印加するにあたり、パルス幅変調
を行うため、各画素電極に一定電流値のパルス電流を印
加する。

【００３９】ここで、図２の（Ａ）〜（Ｃ）のグラフ
に、パルス電流のパルス波形を示す。図２の（Ａ）〜
（Ｃ）の各グラフの横軸は時間を表し、縦軸は電流値を
表す。そして、図２の（Ａ）のグラフ中の曲線Ｉは、第
１の画素電極１２に印加されるパルス電流のパルス波形
を示す。また、図２の（Ｂ）のグラフ中の曲線IIは、第
２の画素電極１２ｂに印加されるパルス電流のパルス波
形を示す。また、図２の（Ｃ）のグラフ中の曲線III
は、第３の画素電極１２ｃに印加されるパルス電流のパ
ルス波形を示す。

【００４０】そして、各画素電極１２に個別に印加する
単位時間あたりの基準電流積算量を、各画素電極の面積
に応じた値とする。すなわち、第１の実施の形態では、
曲線Ｉ〜曲線IIIに示すように、一定電流値のパルス電
流の画素電極１２ごとの基準印加時間を、当該画素電極
１２の面積に応じた値とする。具体的には、各画素電極
１２への基準印加時間の比と、各画素電極１２の面積比
とを等しくする。

【００４１】すなわち、第１の画素電極１２ａへの基準
印加時間をＴ₁とし、第２の画素電極１２ｂへの基準印
加時間をＴ₂とし、第３の画素電極１２ｃへの基準印加
時間をＴ₃としたとき、Ｓ₁：Ｓ₂：Ｓ₃＝Ｔ₁：Ｔ₂：Ｔ₃
とする。その結果、第１の画素電極１２ａへの基準電流
積算量Ｉ₀Ｔ₁、第２の画素電極１２ｂへの基準電流積算
量Ｉ₀Ｔ₂および第３の画素電極１２ｃへの基準電流積算
量Ｉ₀Ｔ₃の比も、画素電極の面積比（発光面積比）に一
致することとなる。すなわち、Ｓ₁：Ｓ₂：Ｓ₃＝Ｉ
₀Ｔ₁：Ｉ₀Ｔ₂：Ｉ₀Ｔ₃となる。

【００４２】このように、各画素電極に印加される基準
電流積算量の比を、各表示セグメントの発光面積の比と
等しくすれば、各表示セグメントに印加される電流密度
を均一にすることができる。その結果、各表示セグメン
トの輝度を均一化することができる。

【００４３】また、この実施の形態では、一定電流値の
パルス電流の印加周期を３０Ｈｚ〜１ｋＨｚ、さらに
は、５０Ｈｚ〜２００Ｈｚとすることが望ましい。その
理由は、印加周期を長くしすぎると、表示セグメントの
発光がちらついて見える傾向があるためである。

【００４４】なお、フレーム時間Ｔの長さ（図２中の例
えば時刻Ｔ₀から時刻Ｔ_Sまでの期間）は、これらの印加
周期の逆数となる。また、有機ＥＬ素子１００で最大面
積の表示セグメントの基準印加時間、すなわち、最長の
基準印加時間を、フレーム時間Ｔ以内の長さとする。

【００４５】そして、この実施の形態では、各パルス幅
Ｔ₁、Ｔ₂およびＴ₃をそれぞれ、フレーム期間Ｔを
（２^N）等分した時間ｔをＬ倍した長さとする。ただ
し、ＮおよびＬは、正の整数である。ここで、図６の
（Ａ）に、例えばＮ＝３として、フレーム期間Ｔを８
（＝２³）等分した場合の時間ｔを示す。また、図６の
（Ａ）において、定電流Ｉ₀を時間ｔの期間だけ印加し
たときのパルス波形を曲線ＩＶで表し、そのときの電流
積算量を斜線部２４の面積で表す。

【００４６】そして、各パルス幅を、フレーム期間Ｔを
（２^N）等分した時間ｔの整数倍と規定すれば、各パル
ス幅は、それぞれＮビット信号によって指示することが
できる。Ｎビット信号は、数列｛ａ_i｝（１≦ｉ≦Ｎ）
で与えられ、かつ、ａ_iは、「０」または「１」の値を
とるものとする。その場合、Ｎビット信号によって指示
される電流積算量Ａは、下記の（１）式で与えられる。

【００４７】Ａ＝Σａ_i（２ⁱ／２^N）Ｉ₀Ｔ…（１）ただし、「Σ」は、「Σ」に続く式において「ｉ＝１」
から「ｉ＝Ｎ」とした場合の値の和を表す数学記号であ
り、「Σ」の下側に表示すべき「ｉ＝１」と「Σ」の上
側に表示すべき「Ｎ」とをいずれも省略して示したもの
である。

【００４８】電流積算量Ａをパルス幅変調のみにより制
御する場合、電流値Ｉ₀は一定となる。このため、上記
の（１）式から下記の（２）式が導かれる。Ａ＝Σａ_i（２ⁱ／２^N）Ｉ₀Ｔ＝［Σａ_i（２ⁱ／２^N）Ｔ］Ｉ₀…（２）

【００４９】上記の（２）式において、（２ⁱ／２^N）Ｔ
は、Ｎビット信号のうちのａ_iによって指定されるパル
ス幅に相当する。したがって、このパルス幅をΔＴ_iと
すると、上記の（２）式から下記の（３）式が導かれ
る。Ａ＝［Σａ_i（２ⁱ／２^N）Ｔ］Ｉ₀＝［Σａ_iΔＴ_i］Ｉ₀…（３）上記の（３）式の右辺に示すように、一定電流値Ｉ₀の
パルス電流を印加しておいて、パルス幅変調により電流
積算量Ａを制御できることが分かる。

【００５０】例えば、第１の実施例におけるパルス幅の
比、Ｔ₁：Ｔ₂：Ｔ₃：＝１：３：２＝２：６：４をＮビ
ット信号で指示する例について説明する。ここでは、Ｎ
＝３とする。そして、「Ｔ₁＝２ｔ」の場合、Ｎビット
信号（この場合３ビット信号）は（０１０）と表され
る。すなわち、ａ₁＝０、ａ₂＝１かつａ₃＝０である。
同様にして、「Ｔ₂＝６ｔ」の場合、Ｎビット信号は
（１１０）と表される。また、「Ｔ₃＝４ｔ」の場合、
Ｎビット信号は（１００）と表される。

【００５１】次に、図３を参照して、このようなＮビッ
ト信号で指定された時間だけに画素電極に電流を印加す
る駆動回路の例について説明する。図３に示す駆動回路
は、Ｎ＝３段のシフトレジスタ１６と、各シフトレジス
タ１６にそれぞれ接続されたラッチ回路３６と、各ラッ
チ回路３６にそれぞれ接続されたコンパレータ（比較
器）１８と、各コンパレータ１８にそれぞれ接続された
ドライバ２２と、各ドライバへ定電流Ｉ₀をそれぞれ供
給する各定電流源２０とをもって構成されている。

【００５２】そして、シフトレジスタ１６に入力された
Ｎビット信号は、３段のシフトレジスタ１６をパラレル
に転送されて、各シフトレジスタに分配される。そし
て、Ｎビット信号は、ラッチ回路により一周期の間保持
される。そして、保持されていたＮビット信号は、一周
期ごとに、コンパレータ１８へ転送される。コンパレー
タ１８は、Ｎビット信号の内容によって、パルス幅を設
定する。そして、ドライバ２２をＮビット信号により規
定された時間だけ「ＯＮ」状態とする。その結果、ドラ
イバ２２が「ＯＮ」状態の間だけ、そのドライバ２２に
接続された画素電極１２へ電流Ｉ₀が印加される。

【００５３】例えば、発光面積Ｓ₁の第１の画素電極１
２ａに接続されたドライバ２２は、（０１０）のＮビッ
ト信号により、「Ｔ₁＝６ｔ」の期間だけ「ＯＮ」状態
となる。その結果、第１の画素電極１２ａに一周期あた
り印加される電流積算量は、（Ｔ₁Ｉ₀＝２ｔＩ₀）とな
る。

【００５４】また、例えば、発光面積Ｓ₂の第２の画素
電極１２ｂに接続されたドライバ２２は、（１１０）の
Ｎビット信号により、Ｔ₂の期間だけ「ＯＮ」状態とな
る。その結果、第２の画素電極１２ｂに一周期あたり印
加される電流積算量は、（Ｔ₂Ｉ₀＝６ｔＩ₀）となる。

【００５５】また、例えば、発光面積Ｓ₃の第３の画素
電極１２ｃに接続されたドライバ２２は、（１００）の
Ｎビット信号により、Ｔ₃の期間だけ「ＯＮ」状態とな
る。その結果、第３の画素電極１２ｃに一周期あたり印
加される電流積算量は、（Ｔ₃Ｉ₀＝４ｔＩ₀）となる。

【００５６】このように、一定電流値Ｉ₀のパルス電流
を印加して、印加時間により電流積算量を制御すれば、
各表示セグメントに印加される電流値を、発光面積によ
らずに、互いに等しくすることができる。その結果、一
種類のみの定電流源２２によって、各表示セグメントの
輝度を均一化することができる。

【００５７】そして、一種類の定電流源２２だけを用い
て駆動装置を構成すれば、複数種類の定電流源を用いる
場合に比べて、駆動装置の構成を簡単にすることができ
る。その結果、その駆動装置により構成された有機ＥＬ
装置を小型化および薄型化することができる。さらに、
有機ＥＬ装置の低コスト化を図ることができる。

【００５８】＜第２の実施の形態＞次に、この発明の第
２の実施の形態について説明する。第２の実施の形態に
おいては、図１に示した有機ＥＬ素子１００の各画素電
極１２に基準電流積算量を印加するにあたり、各画素電
極にパルス電流を一定時間Ｔ₀の期間ずつ印加する。す
なわち、パルス幅を均一とする。そして、パルス高さ変
調により、当該パルス電流の画素電極ごとの基準電流値
を、当該画素電極の面積に応じた値とする。なお、一定
時間Ｔ₀の長さは、フレーム期間Ｔの長さ以下とする。

【００５９】ここで、図４のグラフに、一定電流値のパ
ルス電流のパルス波形を示す。図４の各グラフの横軸は
時間を表し、縦軸は電流値を表す。そして、図４の左寄
りに示すグラフ中の曲線Ｉａは、第２の実施の形態にお
いて、第１の画素電極１２に印加されるパルス電流のパ
ルス波形を示す。また、図４の中央に示すグラフ中の曲
線IIａは、第２の画素電極１２ｂに印加されるパルス電
流のパルス波形を示す。また、図４の右寄りに示すグラ
フ中の曲線IIIａは、第３の画素電極１２ｃに印加され
るパルス電流のパルス波形を示す。

【００６０】そして、第２の実施の形態では、曲線Ｉａ
〜曲線IIIａに示すように、パルス電流の画素電極１２
ごとの基準電流値を、当該画素電極１２の面積に応じた
値とする。具体的には、各画素電極１２へ印加する基準
電流値の比と、各画素電極１２の面積比とを等しくす
る。

【００６１】すなわち、第１の画素電極１２ａへ印加す
る基準電流値をＩ₁とし、第２の画素電極１２ｂへの基
準電流値をＩ₂とし、第３の画素電極１２ｃへの基準電
流値をＩ₃としたとき、Ｓ₁：Ｓ₂：Ｓ₃＝Ｉ₁：Ｉ₂：Ｉ₃
とする。その結果、第１の画素電極１２ａへの基準電流
積算量Ｉ₁Ｔ₀、第２の画素電極１２ｂへの基準電流積算
量Ｉ₂Ｔ₀および第３の画素電極１２ｃへの基準電流積算
量Ｉ₃Ｔ₀の比も、画素電極の面積比（発光面積比）に一
致することとなる。すなわち、Ｓ₁：Ｓ₂：Ｓ₃＝Ｉ
₁Ｔ₀：Ｉ₂Ｔ₀：Ｉ₃Ｔ₀となる。

【００６２】そして、この実施の形態では、各パルス高
さＩ₁、Ｉ₂およびＩ₃をそれぞれ、基準電流値Ｉ₀を（２
^N）等分した電流値ｉ（＝Ｉ₀／２^N）をＭ倍した値とす
る。ただし、ＮおよびＭは、正の整数である。このよう
に規定すれば、Ｎビット信号によって、パルス高さを指
示することができる。

【００６３】例えば、第２の実施例におけるパルス高さ
の比、Ｉ₁：Ｉ₂：Ｉ₃：＝１：３：２＝２：６：４をＮ
ビット信号で指示する例について説明する。ここでは、
Ｎ＝３とする。この場合、Ｎビット信号（この場合３ビ
ット信号）で「Ｉ₁＝２ｉ」は（０１０）と表される。
また、「Ｉ₂＝６ｉ」は、（１１０）と表される。ま
た、「Ｉ₃＝４ｉ」は、（１００）と表される。

【００６４】次に、図５を参照して、駆動装置におい
て、このようなＮビット信号で指定されたパルス高のパ
ルス電流を基準印加時間Ｔ₀だけ画素電極に電流を印加
する駆動回路の例について説明する。図５に示す駆動回
路は、各画素電極ごとに個別に設けられ、それぞれ、ロ
ジック回路３０と、このロジック回路３０に接続された
Ｎ個のドライバ３２と、各ドライバ３２に一つずつ接続
された定電流回路３４とをもって構成されている。

【００６５】そして、各定電流回路３４の定電流値どう
しは、互いに２の整数倍の関係を有する。すなわち、第
１のドライバ３２に接続された第１の定電流回路３４
は、（Ｉ₁＝Ｉ₀／２^N）の定電流を供給する。また、第
２のドライバ３２に接続された第２の定電流回路３４
は、（Ｉ₂＝Ｉ₀／２^N-1）の定電流を供給する。また、
第３のドライバ３２に接続された第３の定電流回路３４
は、（Ｉ₃＝Ｉ₀／２^N-2）の定電流を供給する。同様に
して、Ｎ番目のドライバ３２に接続された第Ｎ番目の定
電流回路３４は、（Ｉ_N＝Ｉ₀／２）の定電流を供給す
る。

【００６６】そして、ロジック回路３０に入力されたＮ
ビット信号に応じて、ロジック回路３０は、Ｎビット信
号に対応するドライバ３２を選択的に「ＯＮ」状態とす
る。そして、「ＯＮ」状態となったドライバ３２に接続
された定電流回路３４によって供給された定電流の和
が、画素電極に印加される。

【００６７】電流積算量Ａを電流値（パルス高さ）変調
のみにより制御する場合、パルス幅Ｔは一定となる。こ
のため、上記の（１）式から下記の（４）式が導かれ
る。Ａ＝Σａ_i（２ⁱ／２^N）Ｉ₀Ｔ＝［Σａ_i（２ⁱ／２^N）Ｉ₀］Ｔ…（４）

【００６８】上記の（４）式において、（２ⁱ／２^N）Ｉ
₀は、Ｎビット信号のうちのａ_iによって指定されるパル
ス高さに相当する。したがって、このパルス高さをＩ_i
とすると、上記の（４）式から下記の（５）式が導かれ
る。Ａ＝［Σａ_i（２ⁱ／２^N）Ｉ₀］Ｔ＝［Σａ_iＩ_i］Ｔ…（５）上記の（５）式の右辺に示すように、一定の印加時間Ｔ
だけパルスパルスを印加しておいて、電流値（パルス高
さ）変調により電流積算量Ａを制御できることが分か
る。

【００６９】例えば、図１に示した発光面積Ｓ₁の第１
の画素電極１２ａに印加するパルス電流を制御する駆動
回路の場合、Ｎビット信号として、上述のように（０１
０）の３ビット信号を入力する。すると、第１のドライ
バ３２のみが「ＯＮ」状態となる。このため、第１ドラ
イバ３２に接続された第１の定電流回路３４のみがパル
ス電流（Ｉ₀／２^N）を供給する。その結果、第１の画素
電極１２ａに印加されるパルス電流のパルス高さは、Ｉ
₁＝（Ｉ₀／２^N）となる。

【００７０】また、例えば、図１に示した発光面積Ｓ₂
の第２の画素電極１２ｂに印加するパルス電流を制御す
る駆動回路の場合、Ｎビット信号として、上述のように
（１１０）の３ビット信号を入力する。すると、第１お
よび第２のドライバ３２が「ＯＮ」状態となる。このた
め、第１ドライバ３２に接続された第１および第２の定
電流回路３４がパルス電流（Ｉ₀／２^N）および（Ｉ₀／
２^N-1）を供給する。その結果、第２の画素電極１２ｃ
に印加されるパルス電流のパルス高さは、Ｉ₂＝（Ｉ₀／
２^N）＋（Ｉ₀／２^N-1）となる。

【００７１】また、例えば、図１に示した発光面積Ｓ₃
の第３の画素電極１２ｃに印加するパルス電流を制御す
る駆動回路の場合、Ｎビット信号として、上述のように
（１００）の３ビット信号を入力する。すると、第２の
ドライバ３２のみが「ＯＮ」状態となる。このため、第
２のドライバ３２に接続された第２の定電流回路３４の
みがパルス電流（Ｉ₀／２^N-1）を供給する。その結果、
第３の画素電極１２ｃに印加されるパルス電流のパルス
高さは、Ｉ₃＝（Ｉ₀／２^N-1）となる。

【００７２】このように、各画素電極に一定時間だけパ
ルス電流を印加して、電流値（パルス高さ）により電流
積算量を制御すれば、各表示セグメントに対する印加時
間（パルス幅）を、発光面積によらずに、互いに等しく
することができる。

【００７３】＜第３の実施の形態＞次に、この発明の第
３の実施の形態について説明する。第３の実施の形態に
おいては、図１に示した有機ＥＬ素子１００の各画素電
極１２にパルス電流の印加時間と電流値と組み合わせる
ことにより、当該画素電極の面積に応じた基準電流積算
量をそれぞれ印加する。

【００７４】ここで、図６の（Ｂ）グラフに、ある画素
電極に印加するパルス電流のパルス波形の例を示す。図
６の（Ｂ）のグラフの横軸は時間を表し、縦軸は電流値
を表す。

【００７５】図６の（Ｂ）中のパルス波形Ｖに示すよう
に、時刻Ｔ₀から時刻ｔ₈までのフレーム期間Ｔを通じて
定電流値Ｉ₀／２が印加されており、さらに、フレーム
期間Ｔを８等分した、時刻Ｔ₀から時刻ｔ₁までの分割時
間ｔだけ低電流値Ｉ₀／２が追加して印加されている。
すなわち、時刻Ｔ₀から時刻ｔ₁の期間は、Ｉ₀の電流値
が印加され、時刻ｔ₁から時刻ｔ₈の期間は、Ｉ₀／２の
電流値だけが印加されている。したがって、電流積算量
の値は、図６の（Ｂ）中の斜線部２４および斜線部２６
の面積の和として、（ｔ・Ｉ₀／２）＋（Ｔ・Ｉ₀／２）
となる。

【００７６】このように、パルス幅とパルス高さとによ
り電流積算量を制御すれば、パルス幅の種類を少なくし
つつ、各画素電極の面積に対応した電流積算量を印加す
ることができる。例えば、この実施の形態では、パルス
幅を８通り、パルス高さを２通りとして、１６通りの電
流積算量を実現することができる。

【００７７】なお、パルス幅だけで１６通りの電流積算
量を実現する場合、分割時間をｔ／２とする必要があ
る。その場合、駆動装置の時間分解能をｔ／２以下にす
るために、高い応答速度が要求される。この点、この実
施の形態においては、パルス幅とパルス高さとを組み合
わせて電流積算量を制御するので、駆動装置に要求され
る時間分解能を緩和することができる。

【００７８】次に、図７を参照して、駆動装置におけ
る、パルス幅とパルス高さとを組み合わせた基準印加時
間だけ画素電極に電流を印加する駆動回路の例について
説明する。図７に示す駆動回路は、一つの画素電極に電
流を印加するためのユニットを抜き出して示したもので
ある。他の画素電極に対応するユニットも、このユニッ
トと同様に構成されている。

【００７９】各ユニットは、シフトレジスタ１６と、こ
のシフトレジスタ１６に接続されたラッチ回路３６と、
このラッチ回路３６にコンパレータ１８を介して接続さ
れた第１ドライバ２２ａと、ラッチ回路３６に直接接続
された第２ドライバ２２ｂとをもって構成されている。
そして、第１および第２ドライバ２２ａおよび２２ｂに
は、Ｉ₀／２の電流値の定電流回路２０が一つずつ接続
されている。

【００８０】そして、シフトレジスタ１６に入力された
Ｎビット信号は、一周期の間ラッチ回路３６に保持され
る。そして、ラッチ回路３６は、保持されていたＮビッ
ト信号を一周期ごとに出力する。Ｎビット信号のうちの
Ｎ−１ビット信号は、コンパレータ１８に入力される。

【００８１】一方、Ｎビット信号のうちの１ビット信号
は、第２ドライバ２２ｂへ直接入力される。この第２ド
ライバ２２ａは、１フレーム期間ごとの電流Ｉ₀／２の
印加の有無を制御する。また、コンパレータ１８に入力
されたＮ−１ビット信号は、第１ドライバ２２ａへ入力
される。第１ドライバ２２は、１フレーム期間中の電流
Ｉ₀が印加される期間を制御する。

【００８２】一例として、Ｎビット信号として４ビット
信号（１００１）が入力された場合について説明する。
この場合、４ビット信号のうちの１桁目の１ビット信号
（１）は、第２ドライバ２２ａに入力される。この１ビ
ット信号の値が「１」であるので、ドライバ２２ａによ
り、１フレーム期間を通じて電流Ｉ₀／２が印加され
る。この印加による電流積算量は、図６の（Ｂ）中の斜
線部２６の面積に相当する。

【００８３】一方、４ビット信号のうちの残りの３桁の
３ビット信号（００１）は、コンパレータ１８を介して
第１ドライバ２２ａへ入力される。この３ビット信号
は、上述した第１の実施の形態の場合と同様に、パルス
幅ｔを指示する。その結果、第１ドライバにより、時刻
Ｔ₀から時刻ｔ₁までの分割時間ｔの間、電流Ｉ₀／２が
追加して印加される。すなわち、この分割時間ｔの間
は、合計Ｉ₀の電流が印加される。この追加分の印加に
よる電流積算量は、図６の（Ｂ）中の斜線部２４の面積
に相当する。

【００８４】そして、この実施の形態の場合、４ビット
信号を３ビット信号と１ビット信号とに分割して、両方
の信号によりそれぞれパルス幅変調を行うとともに、両
方の信号の組み合わせによりパルス高さを制御するの
で、上記の（１）式は、下記の（６）式で表される。

【００８５】Ａ＝［Σａ_i（２ⁱ／２³）Ｔ］Ｉ₀／２＋［Σａ_i+3（２ⁱ／２）Ｔ］Ｉ₀／２… （６）ただし、上記の（６）式の右辺の第１項において「Σ」
は、「ｉ＝１」から「ｉ＝３」までの和を表し、第２項
において「Σ」は、「ｉ＝１」から「ｉ＝１」までの和
を表す。

【００８６】＜第４の実施の形態＞以下の第４〜第７の
実施の形態では、各基準電流積算量を基準とした電流積
算量を各画素電極に個別に印加することにより、各表示
セグメントで階調表示を行う例について説明する。ま
ず、第４の実施の形態では、上述の第１の実施の形態と
同様にして、画素電極に印加したパルス電流をパルス幅
変調させることにより、各規準電流積算量を設定する。
その上で、この実施の形態では、階調表示のために、パ
ルス電流値（パルス高さ）を制御する。

【００８７】このようにすれば、パルス波形のパルス幅
により輝度を均一化し、この均一な輝度を基準として、
パルス波形のパルス高さにより階調表示の階調を制御す
ることができる。このため、各表示セグメントどうしで
均一な階調表示を容易に行うことができる。

【００８８】なお、各表示セグメントの輝度が均一でな
い場合は、各表示セグメントの階調表示しても、各表示
セグメントどうしの同一階調の輝度が不均一となる。こ
のため、従来のセグメント型有機ＥＬ素子においては、
階調表示を実用化することが困難であった。

【００８９】次に、図８を参照して、駆動装置におい
て、このような階調表示を行うための駆動回路の例につ
いて説明する。図８に示す駆動回路は、Ｎ＝３段のシフ
トレジスタ１６を備えている。各シフトレジスタ１６に
それぞれラッチ回路３６が接続されている。各ラッチ回
路３６には、第１および第２コンパレータ１８ａおよび
１８ｂの両方が接続されている。各第１コンパレータ１
８ａには、それぞれ第１ドライバ２２ａが接続されてい
る。また、各第２コンパレータ１８ｂには、それぞれ第
２ドライバ２２ｂが接続されている。各第１ドライバ２
２ａには、それぞれ個別の定電流源２０により定電流Ｉ
₀が供給される。また、各第２ドライバには、それぞれ
個別の定電流源３４により定電流２Ｉ₀が供給される。

【００９０】そして、基準電流積算量を指定するために
シフトレジスタ１６に入力されたＮビット信号は、３段
のシフトレジスタ１６をパラレルに転送されて、各シフ
トレジスタに分配される。そして、Ｎビット信号は、ラ
ッチ回路により一周期の間保持される。そして、保持さ
れていたＮビット信号は、一周期ごとに、第１および第
２コンパレータ１８ａおよび１８ｂへ転送される。第１
および第２コンパレータ１８ａおよび１８ｂは、Ｎビッ
ト信号の内容によって、各画素電極へ印加される一定電
流値のパルス電流のパルス幅を設定する。

【００９１】そして、第１および第２ドライバ２２ａお
よび２２ｂは、Ｎビット信号により規定された時間だけ
「ＯＮ」状態となる。その結果、ドライバ２２が「Ｏ
Ｎ」状態の間だけ、そのドライバ２２に接続された画素
電極へ印加される電流積算量が、各表示セグメントの輝
度を均一化するための基準電流積算量となる。

【００９２】そして、この実施の形態では、シフトレジ
スタ１６へ、Ｎビット信号に加えて、階調表示を制御す
るための４ビット信号を入力する。この４ビット信号
も、Ｎビット信号と同一の経路を経て第１および第２ド
ライバ２２ａおよび２２ｂへ入力される。

【００９３】この４ビット信号は、Ｎビット信号で設定
されたパルス幅のうちで、第１ドライバ２２ａおよび第
２ドライバ２２ｂそれぞれの「ＯＮ」状態および「ＯＦ
Ｆ」状態を制御する。すなわち、第１および第２ドライ
バ２２ａおよび２２ｂのいずれもが「ＯＦＦ」状態のと
きは、パルス電流の電流値は「０」となる。また、第１
ドライバ２２ａのみが「ＯＮ」状態のときには、パルス
電流の電流値は「Ｉ₀」となる。また、第２ドライバ２
２ｂのみが「ＯＮ」状態のときには、パルス電流の電流
値は「２Ｉ₀」となる。また第１および第２ドライバ２
２ａおよび２２ｂのいずれもが「ＯＮ」状態のときに
は、パルス電流の電流値は、「３Ｉ₀」となる。

【００９４】このように、４ビット信号によって、パル
ス高さを「０」、「Ｉ₀」、「２Ｉ₀」および「３Ｉ₀」
の４階調のうちの任意の階調とすることができる。そし
て、各表示電極に印加される各階調における電流積算量
の比は、パルス幅によって決められている。したがっ
て、各階調における表示セグメントの輝度どうしを均一
化することができる。

【００９５】また、この発明の実施にあたり、階調表示
のために、基準電流積算量の整数分の一の値を整数倍し
た電流積算量を印加することが好ましい。このように、
基準電流積算量の整数分の一の値の整数倍となる電流積
算量を印加することとすれば、階調表示のために印加す
る電流積算量を容易に設定することができる。

【００９６】＜第５の実施の形態＞次に、第５の実施の
形態では、階調表示を行うために基準電流積算量を印加
するにあたり、画素電極にパルス電流を印加し、かつ、
階調表示のために、パルス電流の印加時間を制御する。

【００９７】第５の実施の形態においても、上述の第４
の実施の形態の場合と同様に、Ｎビット信号によって、
輝度を均一化する基準電流積算量を設定するとともに、
４ビット信号によって、階調を設定する。ただし、第５
の実施の形態においては、Ｎビット信号によって、パル
ス高さを制御して輝度の均一化を図った上で、４ビット
信号によって、パルス幅を制御して、階調表示を行う。
なお、第５の実施の形態における階調表示は、例えば、
上述の図８に示した駆動回路によって実現することがで
きる。

【００９８】＜第６の実施の形態＞次に、第６の実施の
形態では、階調表示を行うために基準電流積算量を印加
するにあたり、画素電極にパルス電流を印加し、かつ、
階調表示のために、パルス電流の印加時間および電流値
を制御する。

【００９９】第６の実施の形態においても、上述の第４
の実施の形態の場合と同様に、Ｎビット信号によって、
輝度を均一化する基準電流積算量を設定するとともに、
４ビット信号によって、階調を設定する。ただし、第６
の実施の形態においては、Ｎビット信号によって、パル
ス幅を制御して輝度の均一化を図った上で、４ビット信
号によっても、パルス幅を制御して、階調表示を行う。
なお、第６の実施の形態における階調表示は、例えば、
上述の図３に示した駆動回路によって実現することがで
きる。

【０１００】＜第７の実施の形態＞次に、第７の実施の
形態では、階調表示を行うために基準電流積算量を印加
するにあたり、画素電極にパルス電流を印加し、かつ、
階調表示のために、パルス電流の印加時間および電流値
を制御する。

【０１０１】第７の実施の形態においても、上述の第４
の実施の形態の場合と同様に、Ｎビット信号によって、
輝度を均一化する基準電流積算量を設定するとともに、
４ビット信号によって、階調を設定する。ただし、第７
の実施の形態においては、Ｎビット信号によって、パル
ス高さを制御して輝度の均一化を図った上で、４ビット
信号によっても、パルス高さを制御して、階調表示を行
う。なお、第７の実施の形態における階調表示は、例え
ば、上述の図５に示した駆動回路によって実現すること
ができる。

【０１０２】＜第８の実施の形態＞次に、図９を参照し
て、第８の実施の形態について説明する。第８の実施の
形態では、有機エレクトロルミネッセンス素子を複数の
分割領域に分割し、表示セグメントを分割領域ごとに順
次に発光させる。そのために、図９に示すように、透明
基板４０の有機発光層上に二分割された第１および第２
対向電極４２ａおよび４２ｂを設ける。各対向電極４２
ａおよび４２ｂには、配線４４を介して交互に電圧が印
加される。

【０１０３】また、当面基板４０上のうちの、第１対向
電極４２ａに対応して、第１画素電極４６ａ、第２画素
電極４８ａおよび第３画素電極５０ａが設けられてい
る。また、第２対向電極４２ｂに対応して、第４画素電
極４６ｂ、第５画素電極４８ｂおよび第６画素電極５０
ｂが設けられている。そして、第１および第４画素電極
４６ａおよび４６ｂは、共通の配線により、電流が印加
される。また、第２および第５画素電極４８ａおよび４
８ｂは、共通の配線により電流が印加される。また第３
および第６画素電極５０ａおよび５０ｂは、共通の配線
により電流が印加される。

【０１０４】そして、第１対向電極４２ａに電圧が印加
されているときには、第１〜第３画素電極４６ａ、４８
ａおよび５０ａによって構成された表示セグメントのみ
が発光する。一方、第２対向電極４２ｂに電圧が印加さ
れているときには、第４〜第６画素電極４６ｂ、４８ｂ
および５０ｂによって構成された表示セグメントのみが
発光する。

【０１０５】このように、対向電極を分割して、さらに
時分割して交互に電圧を印加することにより、複数の画
素電極を共通の配線で制御することができる。その結
果、画素電極に電流を印加するための配線を簡単にする
ことができる。なお、この実施の形態では、対向電極を
二分割した例について説明したが、この発明では、対向
電極をより多数に分割しても良い。ただし、分割数を多
くしすぎると、個々の発光時間が短くなるため、輝度が
低下する。このため、分割数は、１００以下であること
が望ましい。

【０１０６】上述の実施の形態では、この発明を特定の
条件で構成した例についてのみ説明したが、この発明
は、種々の変更および変形を行うことができる。例え
ば、上述の実施の形態では、各画素電極にパルス電流を
印加する場合に、各画素電極への印加開始時刻を互いに
一致させたが、印加開始時刻は必ずしも一致させなくと
も良い。例えば、各画素電極への印加終了時刻を互いに
一致させても良い。

【０１０７】また、例えば、上述の実施の形態において
は、画素電極にパルス電流を印加し、このパルス電流の
パルス幅やパルス高さをデジタル的に変調することによ
り駆動したが、この発明では、電流積算量を印加する方
法はパルス電流に限定する必要はない。例えば、各画素
電極に所望の電流積算量をアナログ変調により印加して
も良い。

【０１０８】また、例えば、上述の実施の形態において
は、画素電極の数を３または６とした場合について説明
したが、画素電極の数は、これに限定されず、２以上の
所望の値とすることができる。

【０１０９】また、例えば、上述の実施の形態において
は、各画素電極にパルス電流を１フレーム期間あたり１
回ずつ印加した例について説明したが、この発明では、
パルス電流を１フレーム期間あたり複数回に分けて印加
しても良い。これを行うことにより、ちらつきがなくな
り好ましい場合がある。

【０１１０】

【発明の効果】以上、詳細に説明したように、この発明
の有機ＥＬ素子の駆動方法および有機ＥＬ装置によれ
ば、発光面積に応じた画素電極ごとの基準電流積算量を
それぞれ印加する。例えば、各画素電極に印加される基
準電流積算量の比を、各表示セグメントの発光面積の比
と等しくする。その結果、各表示セグメントに印加され
る単位面積当たりに電流密度を表示セグメントどうしで
均一にすることができる。表示セグメントの輝度は電流
密度に比例する。したがって、画素電極ごとの基準電流
積算量がそれぞれ印加された各表示セグメントの輝度を
均一化することができる。

【０１１１】また、有機ＥＬ素子を電流制御するため、
電圧制御した場合と異なり、時間が経過しても輝度が急
激に低下しない。その結果、有機ＥＬ素子の寿命の低下
を抑制することができる。

【０１１２】また、基準電流積算量を印加するにあた
り、一定電流値のパルス電流を印加して、印加時間によ
り電流積算量を制御すれば、各表示セグメントに印加さ
れる電流値を、発光面積によらずに、互いに等しくする
ことができる。その結果、一種類のみの定電流源によっ
て、各表示セグメントの輝度を均一化することができ
る。

【０１１３】また、基準電流積算量を印加したときの各
表示セグメントの均一な輝度を基準として階調表示を行
えば、各表示セグメントどうしで階調ごとの輝度が均一
な階調表示を行うことができる。

【図面の簡単な説明】

【図１】第１の実施の形態における有機ＥＬ素子の平面
模式図である。

【図２】（Ａ）〜（Ｃ）は、第１の実施の形態において
画素電極に印加されるパルス波形のグラフである。

【図３】第１の実施の形態における駆動回路を説明する
ためのブロック回路図である。

【図４】第２の実施の形態において画素電極に印加され
るパルス波形のグラフである。

【図５】第２の実施の形態における駆動回路を説明する
ためのブロック回路図である。

【図６】（Ａ）は、第１の実施の形態において画素電極
に印加されるパルス波形のグラフであり、（Ｂ）は、第
３の実施の形態において画素電極に印加されるパルス波
形のグラフである。

【図７】第３の実施の形態における駆動回路の要部のブ
ロック回路図である。

【図８】第４の実施の形態における駆動回路を説明する
ためのブロック回路図である。

【図９】第８の実施の形態における有機ＥＬ素子の平面
図である。

【符号の説明】

１０透明基板１２、１２ａ、１２ｂ、１２ｃ画素電極１４配線１６シフトレジスタ１８、１８ａ、１８ｂコンパレータ２０定電流回路２２、２２ａ、２２ｂドライバ３０ロジック回路３２ドライバ３４定電流回路３６ラッチ回路４０透明基板４２ａ、４２ｂ対向電極４４配線４６ａ、４６ｂ、４８ａ、４８ｂ、５０ａ、５０ｂ画
素電極１００有機ＥＬ素子

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 3K007 AB00 AB02 AB18 CB01 DA00 GA00 GA02 GA04 5C080 AA06 BB01 DD03 DD29 EE29 FF03 FF09 JJ02 JJ03 JJ04 5C096 AA05 BA04 BC19 BC20 CC07 DC03 DC19 DD02 FA11 FA12 FA17

Claims

【特許請求の範囲】

【請求項１】発光面積が互いに異なる複数の表示セグ
メントを有する有機エレクトロルミネッセンス素子を駆
動するにあたり、各前記表示セグメントの発光面積を規定する各画素電極
に個別に印加する単位時間あたりの基準電流積算量を、
当該画素電極の面積に応じた値とすることを特徴とする
有機エレクトロルミネッセンス素子の駆動方法。
【請求項２】請求項１に記載の有機エレクトロルミネ
ッセンス素子の駆動方法において、前記基準電流積算量を印加するにあたり、各前記画素電
極に一定の電流値のパルス電流をパルス電流を印加し、
かつ、当該パルス電流の前記画素電極ごとの基準印加時
間を、当該画素電極の面積に応じた値とすることを特徴
とする有機エレクトロルミネッセンス素子の駆動方法。
【請求項３】請求項１に記載の有機エレクトロルミネ
ッセンス素子の駆動方法において、前記基準電流積算量を印加するにあたり、各前記画素電
極にパルス電流を一定時間印加し、かつ、当該パルス電
流の前記画素電極ごとの基準電流値を、当該画素電極の
面積に応じた値とすることを特徴とする有機エレクトロ
ルミネッセンス素子の駆動方法。
【請求項４】請求項１に記載の有機エレクトロルミネ
ッセンス素子の駆動方法において、前記基準電流積算量を印加するにあたり、前記画素電極
にパルス電流を印加し、かつ、当該パルス電流の前記画
素電極ごとの基準印加時間と基準電流値との積を、当該
基準印加時間と当該基準電流値とを組み合わせることに
より、当該画素電極の面積に応じた値とすることを特徴
とする有機エレクトロルミネッセンス素子の駆動方法。
【請求項５】請求項１から請求項４のいずれか一つの
請求項に記載の有機エレクトロルミネッセンス素子の駆
動方法において、各前記基準電流積算量を基準とした電流積算量を各前記
画素電極に個別に印加することにより、各前記表示セグ
メントで階調表示を行うことを特徴とする有機エレクト
ロルミネッセンス素子の駆動方法。
【請求項６】請求項５に記載の有機エレクトロルミネ
ッセンス素子の駆動方法において、前記画素電極にパルス電流を印加し、当該パルス電流の
印加時間の長さを制御することにより、階調表示を行う
ことを特徴とする有機エレクトロルミネッセンス素子の
駆動方法。
【請求項７】請求項５または請求項６に記載の有機エ
レクトロルミネッセンス素子の駆動方法において、前記画素電極にパルス電流を印加し、当該パルス電流の
電流値の大きさを制御することにより、階調表示を行う
ことを特徴とする有機エレクトロルミネッセンス素子の
駆動方法。
【請求項８】請求項１〜請求項７に記載の有機エレク
トロルミネッセンス素子の駆動方法において、前記有機エレクトロルミネッセンス素子を複数の分割領
域に分割し、表示セグメントを前記分割領域ごとに順次
に発光させることを特徴とする有機エレクトロルミネッ
センス素子の駆動方法。
【請求項９】発光面積が互いに異なる複数の表示セグ
メントを有する有機エレクトロルミネッセンス素子と当
該有機エレクトロルミネッセンス素子を駆動する駆動装
置とを備えた有機エレクトロルミネッセンス装置におい
て、前記駆動装置は、各前記表示セグメントの発光面積を規
定する各画素電極に、当該画素電極の面積に応じた単位
時間あたりの基準電流積算量を個別に印加することを特
徴とする有機エレクトロルミネッセンス装置。
【請求項１０】請求項９に記載の有機エレクトロルミ
ネッセンス装置において、前記駆動装置は、前記基準電流積算量を印加するにあた
り、前記画素電極に一定電流値のパルス電流を当該画素
電極の面積に応じた基準印加時間印加することを特徴と
する有機エレクトロルミネッセンス装置。
【請求項１１】請求項１０に記載の有機エレクトロル
ミネッセンス装置において、前記駆動装置は、各前記基準電流積算量を基準とした電
流積算量を各前記画素電極に個別に印加することによ
り、各前記表示セグメントに階調表示を行わせることを
特徴とする有機エレクトロルミネッセンス装置。