JP2000098957A - 階調表示用制御方法および制御回路 - Google Patents
階調表示用制御方法および制御回路Info
- Publication number
- JP2000098957A JP2000098957A JP10266806A JP26680698A JP2000098957A JP 2000098957 A JP2000098957 A JP 2000098957A JP 10266806 A JP10266806 A JP 10266806A JP 26680698 A JP26680698 A JP 26680698A JP 2000098957 A JP2000098957 A JP 2000098957A
- Authority
- JP
- Japan
- Prior art keywords
- display
- gradation
- significant bit
- gradations
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 階調表示におけるフリッカを低減する。
【解決手段】 クロック発生器１４からは、画像表示の
１フレーム期間を階調数で分割した周期でクロック信号
を発生する。フレームカウンタ１１はクロック信号を計
数する。画素に対して表示する階調を表す階調データ
は、階調データラッチ１２に記憶される。比較器１３
は、フレームカウンタ１１の計数値を、最上位ビットか
ら最下位ビットまでを、順に最下位ビットから最上位ビ
ットまでに入れ換えて、Ａデータに入力し、階調データ
ラッチ１２の記憶値が入力されるＢデータと比較する。
比較器１３がＡ＜Ｂと判断するきに表示が行われる。フ
レームカウンタ１１の計数値でクロック信号の入力毎に
データが変化する最下位ビットがＡデータの最上位ビッ
トＡ１に入力されるのでＡ＜Ｂの条件が変化する回数が
大きくなり、時間軸方向に表示または非表示がかたまら
ず、平均的に分散してフリッカを低減することができ
る。
１フレーム期間を階調数で分割した周期でクロック信号
を発生する。フレームカウンタ１１はクロック信号を計
数する。画素に対して表示する階調を表す階調データ
は、階調データラッチ１２に記憶される。比較器１３
は、フレームカウンタ１１の計数値を、最上位ビットか
ら最下位ビットまでを、順に最下位ビットから最上位ビ
ットまでに入れ換えて、Ａデータに入力し、階調データ
ラッチ１２の記憶値が入力されるＢデータと比較する。
比較器１３がＡ＜Ｂと判断するきに表示が行われる。フ
レームカウンタ１１の計数値でクロック信号の入力毎に
データが変化する最下位ビットがＡデータの最上位ビッ
トＡ１に入力されるのでＡ＜Ｂの条件が変化する回数が
大きくなり、時間軸方向に表示または非表示がかたまら
ず、平均的に分散してフリッカを低減することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置などの画
素を階調データに応じて見かけの輝度を換えるための階
調表示用制御方法および制御装置に関する。
素を階調データに応じて見かけの輝度を換えるための階
調表示用制御方法および制御装置に関する。
【０００２】
【従来の技術】従来から、たとえば特開平１−２６７６
９７や特開平２−１８１２などで開示されているよう
に、液晶表示装置では多階調表示が行われている。特開
平１−２６７６９７では、諸定数のフレームを１表示単
位とするとともに、表示単位中で表示するフレームの数
を階調に対応させている。特開平２−１８１２では、パ
ルス幅変調（ＰＷＭ）方式で階調表示を行う。ＰＷＭ方
式も、所定の時間内で、階調に応じて表示する時間の割
合を変化させることに関しては、１つの表示単位毎に階
調に対応した数のフレームを表示することと実質的に同
等である。
９７や特開平２−１８１２などで開示されているよう
に、液晶表示装置では多階調表示が行われている。特開
平１−２６７６９７では、諸定数のフレームを１表示単
位とするとともに、表示単位中で表示するフレームの数
を階調に対応させている。特開平２−１８１２では、パ
ルス幅変調（ＰＷＭ）方式で階調表示を行う。ＰＷＭ方
式も、所定の時間内で、階調に応じて表示する時間の割
合を変化させることに関しては、１つの表示単位毎に階
調に対応した数のフレームを表示することと実質的に同
等である。
【０００３】図６は、１表示期間中表示するフレーム数
を、階調データに応じて変化させるための概略的な構成
を示す。フレームカウンタ１は１表示期間を階調数で分
割したタイミングで発生されるクロック信号を計数す
る。階調データラッチ２は、１つの画素で表示すべき階
調を表すデータを記憶する。比較器３は、フレームカウ
ンタ１の計数値と階調データラッチ２の記憶値とを、そ
れぞれデジタルデータとして比較する。４ビットで表さ
れる１６階調の場合を例として説明すると、フレームカ
ウンタ１の計数値は、最上位ビット（ＭＳＢ）２3から
最下位ビット（ＬＳＢ）２0までを、比較器のＡ１〜Ａ
４の入力にそれぞれ与える。階調データラッチ２の記憶
値は、最上位ビット２3から最下位ビット２0までを、比
較器３のＢ１〜Ｂ４の入力にそれぞれ与える。比較器３
では、Ａ＜Ｂの条件が満たされるときに、表示を行う出
力を導出する。
を、階調データに応じて変化させるための概略的な構成
を示す。フレームカウンタ１は１表示期間を階調数で分
割したタイミングで発生されるクロック信号を計数す
る。階調データラッチ２は、１つの画素で表示すべき階
調を表すデータを記憶する。比較器３は、フレームカウ
ンタ１の計数値と階調データラッチ２の記憶値とを、そ
れぞれデジタルデータとして比較する。４ビットで表さ
れる１６階調の場合を例として説明すると、フレームカ
ウンタ１の計数値は、最上位ビット（ＭＳＢ）２3から
最下位ビット（ＬＳＢ）２0までを、比較器のＡ１〜Ａ
４の入力にそれぞれ与える。階調データラッチ２の記憶
値は、最上位ビット２3から最下位ビット２0までを、比
較器３のＢ１〜Ｂ４の入力にそれぞれ与える。比較器３
では、Ａ＜Ｂの条件が満たされるときに、表示を行う出
力を導出する。
【０００４】図７は、階調データＢ＝９のときに、フレ
ームカウンタ１の計数値に合わせて、表示される波形を
示す。フレームカウンタの計数値ｎが８以下のときに
は、たとえば発光ダイオード（以下「ＬＥＤ）と略称す
る）などの表示器が点灯するＯＮ状態となる。計数値ｎ
がＢの値以上になると、ＬＥＤは消灯するＯＦＦ状態と
なる。階調数が１６であれば、ｎが０〜１５までを１期
間として繰返し、そのうちのｎ＝０から８までの期間が
ＯＮ状態であるので、９／１６の割合で表示が行われ
る。
ームカウンタ１の計数値に合わせて、表示される波形を
示す。フレームカウンタの計数値ｎが８以下のときに
は、たとえば発光ダイオード（以下「ＬＥＤ）と略称す
る）などの表示器が点灯するＯＮ状態となる。計数値ｎ
がＢの値以上になると、ＬＥＤは消灯するＯＦＦ状態と
なる。階調数が１６であれば、ｎが０〜１５までを１期
間として繰返し、そのうちのｎ＝０から８までの期間が
ＯＮ状態であるので、９／１６の割合で表示が行われ
る。
【０００５】特開平９−９０９０６には、１輝度変調フ
レーム周期における階調制御クロック数は、同一または
ほぼ同一として、階調に応じてクロックの周期を輝度変
調フレーム周期の前期と後期とで変化させる先行技術が
開示されている。図７では、階調表示の１期間を階調数
で分割するクロック信号は同一の周期で与えられるけれ
ども、この先行技術ではクロックの周期を調整して、階
調データを変えることなく、周囲の明るさなどに対応し
てＬＥＤ表示の輝度の明るさを調整している。
レーム周期における階調制御クロック数は、同一または
ほぼ同一として、階調に応じてクロックの周期を輝度変
調フレーム周期の前期と後期とで変化させる先行技術が
開示されている。図７では、階調表示の１期間を階調数
で分割するクロック信号は同一の周期で与えられるけれ
ども、この先行技術ではクロックの周期を調整して、階
調データを変えることなく、周囲の明るさなどに対応し
てＬＥＤ表示の輝度の明るさを調整している。
【０００６】
【発明が解決しようとする課題】図７に示すような階調
表示の考え方では点灯と消灯とが交互に繰返され、しか
もその繰返しの割合は表示の単位期間内で１回ずつであ
り、階調に応じて相対的な割合が変化する。特開平２−
１８１２のようなＰＷＭ方式でも、表示と非表示との交
互の繰返し周期は１表示単位期間であり、表示と非表示
との相対的な時間的割合が階調に応じて変化する点では
同一である。このような階調表示では、時間軸方向に点
灯と非点灯とがかたまり、階調データが階調数の半分程
度であるときに、１表示単位期間の半分で表示し、半分
で非表示となる。すなわち、相対的に長い期間連続して
表示し、長い期間連続して非表示となるので、フリッカ
と呼ばれるちらつきが目立ち、画面が見づらくなるとい
う問題が生じる。表示の単位とする期間を短くして、一
定時間内に多くの画像を表示するようにすれば、フリッ
カは目立ちにくくなるけれども、単位時間内に多くの画
像データを転送するために高速なデータ転送が必要とな
ってしまう。
表示の考え方では点灯と消灯とが交互に繰返され、しか
もその繰返しの割合は表示の単位期間内で１回ずつであ
り、階調に応じて相対的な割合が変化する。特開平２−
１８１２のようなＰＷＭ方式でも、表示と非表示との交
互の繰返し周期は１表示単位期間であり、表示と非表示
との相対的な時間的割合が階調に応じて変化する点では
同一である。このような階調表示では、時間軸方向に点
灯と非点灯とがかたまり、階調データが階調数の半分程
度であるときに、１表示単位期間の半分で表示し、半分
で非表示となる。すなわち、相対的に長い期間連続して
表示し、長い期間連続して非表示となるので、フリッカ
と呼ばれるちらつきが目立ち、画面が見づらくなるとい
う問題が生じる。表示の単位とする期間を短くして、一
定時間内に多くの画像を表示するようにすれば、フリッ
カは目立ちにくくなるけれども、単位時間内に多くの画
像データを転送するために高速なデータ転送が必要とな
ってしまう。
【０００７】特開平９−９０９０６の先行技術のよう
に、クロックを変化させて、輝度の調整を行ってもフリ
ッカの改善が困難である一方、クロックの周期を変化さ
せるための構成が必要となる。
に、クロックを変化させて、輝度の調整を行ってもフリ
ッカの改善が困難である一方、クロックの周期を変化さ
せるための構成が必要となる。
【０００８】本発明の目的は、簡単な構成で、フリッカ
を低減することができる階調表示用制御方法およひ制御
回路を提供することである。
を低減することができる階調表示用制御方法およひ制御
回路を提供することである。
【０００９】
【課題を解決するための手段】本発明は、画素を表示す
る時間的割合を、階調データに応じて変化させる階調表
示用制御方法において、画像表示のフレーム期間を、階
調数で分割し、各画素を表示する階調データが、２以上
で、かつ最大値よりも２以上小さい値であるとき、フレ
ーム期間内で表示と非表示とを複数回繰返すように制御
することを特徴とする階調表示用制御方法である。
る時間的割合を、階調データに応じて変化させる階調表
示用制御方法において、画像表示のフレーム期間を、階
調数で分割し、各画素を表示する階調データが、２以上
で、かつ最大値よりも２以上小さい値であるとき、フレ
ーム期間内で表示と非表示とを複数回繰返すように制御
することを特徴とする階調表示用制御方法である。
【００１０】本発明に従えば、フレーム期間を階調デー
タの階調数で分割し、階調データが２以上で、かつ階調
データの最大値よりも２以上小さい数であるときに、フ
レーム期間内で表示と非表示とを複数回繰返すように制
御する。１フレーム周期内でも複数回の表示と非表示と
の繰返しが行われるので、フリッカを低減させることが
できる。
タの階調数で分割し、階調データが２以上で、かつ階調
データの最大値よりも２以上小さい数であるときに、フ
レーム期間内で表示と非表示とを複数回繰返すように制
御する。１フレーム周期内でも複数回の表示と非表示と
の繰返しが行われるので、フリッカを低減させることが
できる。
【００１１】また本発明は、前記フレーム期間の階調数
での分割時点を表すクロック信号を計数し、計数値を、
階調数を２進数で表すビット数と同数のビット数を用い
る２進数で表現し、計数値の２進数表現を、最上位ビッ
トと他のビットとを入れ換えて表現し、計数値の入れ換
え表現と階調データとを比較して、計数値の入れ換え表
現値が階調データよりも小さい条件で画素を表示し、他
の条件で画素を非表示にするように制御することを特徴
とする。
での分割時点を表すクロック信号を計数し、計数値を、
階調数を２進数で表すビット数と同数のビット数を用い
る２進数で表現し、計数値の２進数表現を、最上位ビッ
トと他のビットとを入れ換えて表現し、計数値の入れ換
え表現と階調データとを比較して、計数値の入れ換え表
現値が階調データよりも小さい条件で画素を表示し、他
の条件で画素を非表示にするように制御することを特徴
とする。
【００１２】本発明に従えば、階調数でフレーム期間を
分割する時点を示すクロック信号を計数した２進数の最
上位ビットを他のビットと入れ換えて表現し、階調デー
タと比較して小さくなる条件で表示を行い、他の条件で
表示を行わないので、全体としては階調データに応じた
表示を行うことができる。階調データと比較する最上位
ビットが計数値の下位のビットのデータとなるので、階
調データと比較する入れ換えた計数値は変化が大きく、
１フレーム期間内で複数回の表示と非表示とを繰換えさ
せることができる。
分割する時点を示すクロック信号を計数した２進数の最
上位ビットを他のビットと入れ換えて表現し、階調デー
タと比較して小さくなる条件で表示を行い、他の条件で
表示を行わないので、全体としては階調データに応じた
表示を行うことができる。階調データと比較する最上位
ビットが計数値の下位のビットのデータとなるので、階
調データと比較する入れ換えた計数値は変化が大きく、
１フレーム期間内で複数回の表示と非表示とを繰換えさ
せることができる。
【００１３】また本発明は、前記計数値の２進数表現の
入れ換えは、元の最上位ビットから最下位ビットまでを
順に、最下位ビットから最上位ビットとなるように行う
ことを特徴とする。
入れ換えは、元の最上位ビットから最下位ビットまでを
順に、最下位ビットから最上位ビットとなるように行う
ことを特徴とする。
【００１４】本発明に従えば、階調表示用のクロック信
号の計数値の最上位ビットから最下位ビットまでを、順
に、最下位ビットから最上位ビットまでに入れ換えて、
階調データと比較するので、入れ換えた計数値の変化を
最も大きくして、表示と非表示との切換え回数を最大限
にすることができる。
号の計数値の最上位ビットから最下位ビットまでを、順
に、最下位ビットから最上位ビットまでに入れ換えて、
階調データと比較するので、入れ換えた計数値の変化を
最も大きくして、表示と非表示との切換え回数を最大限
にすることができる。
【００１５】また本発明で前記各画素は、マトリクス状
に配置される発光ダイオードで表示されることを特徴と
する。
に配置される発光ダイオードで表示されることを特徴と
する。
【００１６】本発明に従えば、発光ダイオードをマトリ
クス状に配置して表示する際に、データの転送速度を高
速にしないでも時間軸による点灯のかたまりがなるの
で、フリッカを低減させることができる。
クス状に配置して表示する際に、データの転送速度を高
速にしないでも時間軸による点灯のかたまりがなるの
で、フリッカを低減させることができる。
【００１７】さらに本発明は、表示装置を階調表示させ
るための階調表示用制御装置であって、画像表示のフレ
ーム期間を、階調数で分割した周期でクロック信号を発
生するクロック発生回路と、クロック発生回路からの信
号を計数し、計数値を２進数で出力するカウンタと、カ
ウンタの計数値を、最上位ビットから最下位ビットまで
を順に入れ換えて入力し、２進数で表現される階調デー
タとビット毎に比較する比較器と、比較器からの出力に
応答して、ビットを入れ換えた計数値が階調データより
も小さい条件で表示を行い、他の条件では表示を行わな
いように制御する制御回路とを含むことを特徴とする階
調表示用制御装置である。
るための階調表示用制御装置であって、画像表示のフレ
ーム期間を、階調数で分割した周期でクロック信号を発
生するクロック発生回路と、クロック発生回路からの信
号を計数し、計数値を２進数で出力するカウンタと、カ
ウンタの計数値を、最上位ビットから最下位ビットまで
を順に入れ換えて入力し、２進数で表現される階調デー
タとビット毎に比較する比較器と、比較器からの出力に
応答して、ビットを入れ換えた計数値が階調データより
も小さい条件で表示を行い、他の条件では表示を行わな
いように制御する制御回路とを含むことを特徴とする階
調表示用制御装置である。
【００１８】本発明に従えば、クロック発生器から画像
表示のフレーム期間を階調数で分割した周期でクロック
信号を発生させ、カウンタで計数する。カウンタの計数
値は最上位ビットと最下位ビットとを順に入れ換えて、
比較器で階調データと比較される。制御回路は、比較器
からの出力に応答して、ビットを入れ換えた計数値が階
調データよりも小さい条件で表示を行い、他の条件で表
示を行わないように制御する。ビットを入れ換えた計数
値は、クロック信号を１つ計数する毎に大きく値を変化
させ、比較器からの出力も変化する可能性が大きくな
る。時間軸方向に表示がかたまって行われるのを避け
て、表示でのフリッカを低減させることができる。
表示のフレーム期間を階調数で分割した周期でクロック
信号を発生させ、カウンタで計数する。カウンタの計数
値は最上位ビットと最下位ビットとを順に入れ換えて、
比較器で階調データと比較される。制御回路は、比較器
からの出力に応答して、ビットを入れ換えた計数値が階
調データよりも小さい条件で表示を行い、他の条件で表
示を行わないように制御する。ビットを入れ換えた計数
値は、クロック信号を１つ計数する毎に大きく値を変化
させ、比較器からの出力も変化する可能性が大きくな
る。時間軸方向に表示がかたまって行われるのを避け
て、表示でのフリッカを低減させることができる。
【００１９】
【発明の実施の形態】図１は、本発明の実施の一形態と
しての階調表示用制御装置１０の概略的な電気的構成を
示す。階調表示用制御装置１０は、図６で示した従来か
らの構成と同様に、フレームカウンタ１１、階調データ
ラッチ１２および比較器１３を備える。フレームカウン
タ１１は、クロック発生器１４から、１フレーム期間を
階調数で分割した周期で発生されるクロック信号を計数
する。１６階調で表示する場合を想定すると、フレーム
カウンタ１１は４ビットでクロック信号を計数する。階
調データラッチ１２は、４ビットで表される階調データ
を記憶する。比較器１３は、４ビットずつのデジタル値
Ａ，Ｂを比較し、Ａ＜Ｂのときにドライバ１５を制御し
てＬＥＤ１６が点灯するように制御する。
しての階調表示用制御装置１０の概略的な電気的構成を
示す。階調表示用制御装置１０は、図６で示した従来か
らの構成と同様に、フレームカウンタ１１、階調データ
ラッチ１２および比較器１３を備える。フレームカウン
タ１１は、クロック発生器１４から、１フレーム期間を
階調数で分割した周期で発生されるクロック信号を計数
する。１６階調で表示する場合を想定すると、フレーム
カウンタ１１は４ビットでクロック信号を計数する。階
調データラッチ１２は、４ビットで表される階調データ
を記憶する。比較器１３は、４ビットずつのデジタル値
Ａ，Ｂを比較し、Ａ＜Ｂのときにドライバ１５を制御し
てＬＥＤ１６が点灯するように制御する。
【００２０】本実施形態では、フレームカウンタ１１の
出力する計数値の最下位ビット２0から最上位ビット２3
までを、比較器１３のＡ入力の最上位ビットＡ１〜最下
位ビットＡ４にそれぞれ入力する。階調データラッチ１
２の最上位ビット２3〜最下位ビット２0は、比較器１３
のＢデータの最上位ビットＢ１〜最下位ビットＢ４にそ
れぞれ入力する。すなわち、フレームカウンタ１１の計
数値は、最上位ビットから最下位ビットまでを順に最下
位ビットから最上位ビットまでに入れ換えて比較器１３
のＡデータとして入力する。比較器のＡデータとして入
力されるビットを入れ換えたフレームカウンタ１１の計
数値ｎ’は、元の計数値ｎに対して、次の表１に示すよ
うな関係を有する。
出力する計数値の最下位ビット２0から最上位ビット２3
までを、比較器１３のＡ入力の最上位ビットＡ１〜最下
位ビットＡ４にそれぞれ入力する。階調データラッチ１
２の最上位ビット２3〜最下位ビット２0は、比較器１３
のＢデータの最上位ビットＢ１〜最下位ビットＢ４にそ
れぞれ入力する。すなわち、フレームカウンタ１１の計
数値は、最上位ビットから最下位ビットまでを順に最下
位ビットから最上位ビットまでに入れ換えて比較器１３
のＡデータとして入力する。比較器のＡデータとして入
力されるビットを入れ換えたフレームカウンタ１１の計
数値ｎ’は、元の計数値ｎに対して、次の表１に示すよ
うな関係を有する。
【００２１】
【表１】
【００２２】表１のｎ’の値がＡの値として比較器１３
は階調データＢと比較するので図２に斜線を施して示す
期間にＬＥＤ１６が点灯するＯＮ状態となる。この期間
は、階調データである９よりｎ’が小さい区間であり、
図７と同等の時間的な割合で階調表示が行われる。全体
としての点灯区間の数は図７と同様に１フレーム期間中
９となって、全体としての点灯時間の割合９／１６は同
一であることが分かる。しかしながら、時間軸方向に点
灯する期間は１箇所にかたまらず分散されるので、フリ
ッカを低減することができる。ただし、階調データが
０，１，１４，１５のとき、すなわち２未満、最大値よ
り１だけ小さい値、または最大値では、点灯期間を分散
する余地はないので、本発明を適用しても効果は生じな
い。
は階調データＢと比較するので図２に斜線を施して示す
期間にＬＥＤ１６が点灯するＯＮ状態となる。この期間
は、階調データである９よりｎ’が小さい区間であり、
図７と同等の時間的な割合で階調表示が行われる。全体
としての点灯区間の数は図７と同様に１フレーム期間中
９となって、全体としての点灯時間の割合９／１６は同
一であることが分かる。しかしながら、時間軸方向に点
灯する期間は１箇所にかたまらず分散されるので、フリ
ッカを低減することができる。ただし、階調データが
０，１，１４，１５のとき、すなわち２未満、最大値よ
り１だけ小さい値、または最大値では、点灯期間を分散
する余地はないので、本発明を適用しても効果は生じな
い。
【００２３】本実施形態では、フレームカウンタ１１の
計数値の最上位ビットから最下位ビットまでを順に最下
位ビットから最上位ビットまでに入れ換えて比較器１３
に入力しているけれども、いずれかの下位のビットを比
較器１３のデータ入力の最上位ビットに入れ換えれば、
時間軸方向での点灯または非点灯の周期のかたまりを避
けることができる。点灯または非点灯の区間が、１フレ
ーム期間内でかたまらずに分散されると、平均化され、
フリッカを低減することができる。
計数値の最上位ビットから最下位ビットまでを順に最下
位ビットから最上位ビットまでに入れ換えて比較器１３
に入力しているけれども、いずれかの下位のビットを比
較器１３のデータ入力の最上位ビットに入れ換えれば、
時間軸方向での点灯または非点灯の周期のかたまりを避
けることができる。点灯または非点灯の区間が、１フレ
ーム期間内でかたまらずに分散されると、平均化され、
フリッカを低減することができる。
【００２４】図３は、本発明の他の形態としてのＬＥＤ
表示装置２０の概略的な電気的構成を示す。ドライバ部
２１にはシフトレジスタ２２、ラッチ群２３、比較器群
２４およびＮＰＮトランジスタ群２５を含む。シフトレ
ジスタ２２は１画素当たり４ビットで表される階調デー
タを順次シフトしながら記憶する。ラッチ群２３は、１
画素毎に図１に示すフレームカウンタ１１を備える。比
較器２４は、図１の比較器１３をそれぞれ１画素毎に備
える。ドライバ部２１には図１のフレームカウンタ１１
およびクロック発生器１４も備えられ、フレームカウン
タ１１の出力は各比較器１３に共通に与えられる。各比
較器１３は、フレームカウンタ１１の計数値のビットの
順番を入れ換えたＡ入力と、各階調データラッチ１２で
階調データを表すＢ入力とを比較し、Ａ＜Ｂとなるとき
ＮＰＮトランジスタ群２５内の各ＮＰＮトランジスタＯ
Ｎ状態に制御する。
表示装置２０の概略的な電気的構成を示す。ドライバ部
２１にはシフトレジスタ２２、ラッチ群２３、比較器群
２４およびＮＰＮトランジスタ群２５を含む。シフトレ
ジスタ２２は１画素当たり４ビットで表される階調デー
タを順次シフトしながら記憶する。ラッチ群２３は、１
画素毎に図１に示すフレームカウンタ１１を備える。比
較器２４は、図１の比較器１３をそれぞれ１画素毎に備
える。ドライバ部２１には図１のフレームカウンタ１１
およびクロック発生器１４も備えられ、フレームカウン
タ１１の出力は各比較器１３に共通に与えられる。各比
較器１３は、フレームカウンタ１１の計数値のビットの
順番を入れ換えたＡ入力と、各階調データラッチ１２で
階調データを表すＢ入力とを比較し、Ａ＜Ｂとなるとき
ＮＰＮトランジスタ群２５内の各ＮＰＮトランジスタＯ
Ｎ状態に制御する。
【００２５】ＮＰＮトランジスタ群２５は、抵抗２６を
介してＬＥＤ２７のカソード側に接続される。ＮＰＮト
ランジスタ群の中の１つのＮＰＮトランジスタがＯＮ状
態となると、ＬＥＤが点灯する。抵抗２６は、ＬＥＤ２
７に流れる電流を制限するための投入されている。ＬＥ
Ｄ２７は、マトリクス状に配置され１つの表示パネルを
構成する。
介してＬＥＤ２７のカソード側に接続される。ＮＰＮト
ランジスタ群の中の１つのＮＰＮトランジスタがＯＮ状
態となると、ＬＥＤが点灯する。抵抗２６は、ＬＥＤ２
７に流れる電流を制限するための投入されている。ＬＥ
Ｄ２７は、マトリクス状に配置され１つの表示パネルを
構成する。
【００２６】以上の実施形態では、１６階調の場合につ
いて説明しているけれども、同様に８ビットで２５６階
調を付けることもできる。従来、２５６階調をちらつき
なく表示するためには１秒間に３０のフレームを表示
し、１フレーム内を２５６で分割するために次の第１式
で表されるフレーム周波数でクロック発生器１４からク
ロック信号を発生する必要がある。
いて説明しているけれども、同様に８ビットで２５６階
調を付けることもできる。従来、２５６階調をちらつき
なく表示するためには１秒間に３０のフレームを表示
し、１フレーム内を２５６で分割するために次の第１式
で表されるフレーム周波数でクロック発生器１４からク
ロック信号を発生する必要がある。
【００２７】 フレーム周波数ｆfr＝２５６階調×３０回＝７．６８ｋＨｚ …（１） 本発明を採用すると、次の第２式に示すフレーム周波数
まで低下させることができる。 フレーム周波数ｆfr＝２５６階調×１５回＝３．８４ｋＨｚ …（２）
まで低下させることができる。 フレーム周波数ｆfr＝２５６階調×１５回＝３．８４ｋＨｚ …（２）
【００２８】図４は、本発明の実施のさらに他の形態の
ドットマトリクスユニット３０の概略的な構成を示す。
ＬＥＤマトリクス３１は、１６×１６のドットマトリク
ス状にＬＥＤが配置され、画像表示を行う。ＬＥＤマト
リクス３１の１６の列および行を駆動するために、１６
出力のシフトレジスタおよびドライバ３２，３３がそれ
ぞれ設けられ、ＬＥＤマトリクス３１の各ＬＥＤ側にそ
れぞれ接続される。ＬＥＤマトリクスを構成する各ＬＥ
Ｄのアノード側は、ＰＮＰドライバ３４によって列毎に
駆動される。ＰＮＰドライバ３４には、デコーダ３５，
３６によってアドレスライン３７に与えられるＡ０〜Ａ
３のアドレス信号がデコードされて与えられる。ＬＥＤ
マトリクス３１のＬＥＤのカドード側の各行を駆動する
シフトレジスタおよびドライバ３２には階調データのＲ
ＤＡＴＡが与えられ、ラッチ信号ＬＡＴＣＨ、イネーブ
ル信号ＥＮＡＢＬＥで制御され、クロック信号ＣＬＯＣ
Ｋにしたがってシフト動作を行う。ＬＥＤマトリクス３
１の各ＬＥＤのカソードの列方向の駆動を行うシフトレ
ジスタおよびドライバ３３には、駆動データＧＤＡＴＡ
が与えられ、シフトレジスタおよびドライバ３２と同様
に制御される。
ドットマトリクスユニット３０の概略的な構成を示す。
ＬＥＤマトリクス３１は、１６×１６のドットマトリク
ス状にＬＥＤが配置され、画像表示を行う。ＬＥＤマト
リクス３１の１６の列および行を駆動するために、１６
出力のシフトレジスタおよびドライバ３２，３３がそれ
ぞれ設けられ、ＬＥＤマトリクス３１の各ＬＥＤ側にそ
れぞれ接続される。ＬＥＤマトリクスを構成する各ＬＥ
Ｄのアノード側は、ＰＮＰドライバ３４によって列毎に
駆動される。ＰＮＰドライバ３４には、デコーダ３５，
３６によってアドレスライン３７に与えられるＡ０〜Ａ
３のアドレス信号がデコードされて与えられる。ＬＥＤ
マトリクス３１のＬＥＤのカドード側の各行を駆動する
シフトレジスタおよびドライバ３２には階調データのＲ
ＤＡＴＡが与えられ、ラッチ信号ＬＡＴＣＨ、イネーブ
ル信号ＥＮＡＢＬＥで制御され、クロック信号ＣＬＯＣ
Ｋにしたがってシフト動作を行う。ＬＥＤマトリクス３
１の各ＬＥＤのカソードの列方向の駆動を行うシフトレ
ジスタおよびドライバ３３には、駆動データＧＤＡＴＡ
が与えられ、シフトレジスタおよびドライバ３２と同様
に制御される。
【００２９】図５は、図４に示すドットマトリクスユニ
ット３０を複数個配列して、さらに大きな画素数で画像
表示を行う構成を示す。１６×１６ドットのドットマト
リクスユニット３０を１０ユニットシリーズ接続して２
５６階調表示を行おうとするためには、従来の図７に示
すような考え方を適用すると、第３式に示すようなクロ
ック周波数ｆCLKが必要である。 ｆCLK ＝ １６×１６ドット×１０ユニット×２５６階調×３０回 ＝ １９．６６ＭＨｚ …（３）
ット３０を複数個配列して、さらに大きな画素数で画像
表示を行う構成を示す。１６×１６ドットのドットマト
リクスユニット３０を１０ユニットシリーズ接続して２
５６階調表示を行おうとするためには、従来の図７に示
すような考え方を適用すると、第３式に示すようなクロ
ック周波数ｆCLKが必要である。 ｆCLK ＝ １６×１６ドット×１０ユニット×２５６階調×３０回 ＝ １９．６６ＭＨｚ …（３）
【００３０】本発明では、次の第４式のようにクロック
周波数ｆCLKを低減することが可能となる。 ｆCLK ＝ １６×１６ドット×１０ユニット×２５６階調×１５回 ＝ ９．８３ＭＨｚ …（４）
周波数ｆCLKを低減することが可能となる。 ｆCLK ＝ １６×１６ドット×１０ユニット×２５６階調×１５回 ＝ ９．８３ＭＨｚ …（４）
【００３１】このように転送クロックの周波数を下げる
ことができると、複数のドットマトリクスユニット３０
間を接続する行データライン３９や列データライン４０
などからの不要副射を抑えることが可能となる。これに
よって、ＶＣＣＩ対策も簡略化することができ、表示装
置のコストダウンが可能となる。
ことができると、複数のドットマトリクスユニット３０
間を接続する行データライン３９や列データライン４０
などからの不要副射を抑えることが可能となる。これに
よって、ＶＣＣＩ対策も簡略化することができ、表示装
置のコストダウンが可能となる。
【００３２】以上説明した各実施形態では、階調数を１
６階調や２５６階調としているけれども、他の階調数と
することも可能である。また、表示はＬＥＤで発光表示
する場合について説明しているけれども、他の発光表示
として、たとえばエレクトロルミネセンス（ＥＬ）やプ
ラズマディスプレイパネル（ＰＤＰ）、蛍光表示管など
でも同様の階調表示を行うことができる。さらに、液晶
表示装置（ＬＣＤ）などでも本発明を適用して階調表示
を行うことができる。
６階調や２５６階調としているけれども、他の階調数と
することも可能である。また、表示はＬＥＤで発光表示
する場合について説明しているけれども、他の発光表示
として、たとえばエレクトロルミネセンス（ＥＬ）やプ
ラズマディスプレイパネル（ＰＤＰ）、蛍光表示管など
でも同様の階調表示を行うことができる。さらに、液晶
表示装置（ＬＣＤ）などでも本発明を適用して階調表示
を行うことができる。
【００３３】
【発明の効果】以上のように本発明によれば、階調デー
タの階調数で画像表示のフレーム期間を分割した区間
が、時間軸方向でかたまるのを避けて、フリッカを低減
することができる。
タの階調数で画像表示のフレーム期間を分割した区間
が、時間軸方向でかたまるのを避けて、フリッカを低減
することができる。
【００３４】また本発明によれば、フレーム期間の階調
数での分割時点を表すクロック信号の計数値の最上位ビ
ットを他のビットと入れ換えて階調データと比較するの
で、階調データと比較する入れ換えた計数値は時間軸方
向での変化が大きくなり、時間軸方向に表示期間あるい
は非表示期間がかたまるのを避けることができる。
数での分割時点を表すクロック信号の計数値の最上位ビ
ットを他のビットと入れ換えて階調データと比較するの
で、階調データと比較する入れ換えた計数値は時間軸方
向での変化が大きくなり、時間軸方向に表示期間あるい
は非表示期間がかたまるのを避けることができる。
【００３５】また本発明によれば、計数値の最上位ビッ
トと最下位ビットとを順に入れ換えて階調データと比較
するので、クロック信号の計数毎に入れ換えた計数値の
変化が大きくなり、表示と非表示との切換の入れ換えの
可能性を高めることができる。
トと最下位ビットとを順に入れ換えて階調データと比較
するので、クロック信号の計数毎に入れ換えた計数値の
変化が大きくなり、表示と非表示との切換の入れ換えの
可能性を高めることができる。
【００３６】また本発明によれば、発光ダイオードによ
るマトリクス表示での階調データの転送速度を高速にし
ないでもフリッカを低減することができる。
るマトリクス表示での階調データの転送速度を高速にし
ないでもフリッカを低減することができる。
【００３７】さらに本発明によれば、カウンタの計数値
を最上位ビットから最下位ビットまでを順に入れ換えた
状態で比較器で階調データと比較し、比較器の出力で表
示を行うか行わないかを切換えるので、表示を行う期間
や表示を行わない期間が時間軸方向にかたまることな
く、フリッカを低減させることができる。
を最上位ビットから最下位ビットまでを順に入れ換えた
状態で比較器で階調データと比較し、比較器の出力で表
示を行うか行わないかを切換えるので、表示を行う期間
や表示を行わない期間が時間軸方向にかたまることな
く、フリッカを低減させることができる。
【図１】本発明の実施の一形態の概略的な電気的構成を
示すブロック図である。
示すブロック図である。
【図２】図１の実施形態での表示と非表示とのタイミン
グを示す波形図である。
グを示す波形図である。
【図３】本発明の実施の他の形態のＬＥＤ表示装置２０
の概略的な構成を示すブロック図である。
の概略的な構成を示すブロック図である。
【図４】本発明の実施のさらに他の形態のドットマトリ
クスユニット３０の概略的な電気的構成を示すブロック
図である。
クスユニット３０の概略的な電気的構成を示すブロック
図である。
【図５】図４のドットマトリクスユニット３０を複数個
接続した状態を示す簡略化したブロック図である。
接続した状態を示す簡略化したブロック図である。
【図６】従来からの階調表示を行うための基本的な構成
を示すブロック図である。
を示すブロック図である。
【図７】図６の構成で行われる階調表示の波形図であ
る。
る。
１０ 階調表示用制御装置 １１ フレームカウンタ １２ 階調データラッチ １３ 比較器 １４ クロック発生器 １５ ドライバ １６ ＬＥＤ ２０ ＬＥＤ表示装置 ２１ ドライバ部 ２２ シフトレジスタ ２７ ＬＥＤ ３０ ドットマトリクスユニット ３１ ＬＥＤマトリクス ３２，３３ シフトレジスタおよびドライバ
Claims (5)
- 【請求項１】 画素を表示する時間的割合を、階調デー
タに応じて変化させる階調表示用制御方法において、 画像表示のフレーム期間を、階調数で分割し、 各画素を表示する階調データが、２以上で、かつ最大値
よりも２以上小さい値であるとき、フレーム期間内で表
示と非表示とを複数回繰返すように制御することを特徴
とする階調表示用制御方法。 - 【請求項２】 前記フレーム期間の階調数での分割時点
を表すクロック信号を計数し、 計数値を、階調数を２進数で表すビット数と同数のビッ
ト数を用いる２進数で表現し、 計数値の２進数表現を、最上位ビットと他のビットとを
入れ換えて表現し、 計数値の入れ換え表現と階調データとを比較して、計数
値の入れ換え表現値が階調データよりも小さい条件で画
素を表示し、他の条件で画素を非表示にするように制御
することを特徴とする請求項１記載の階調表示用制御方
法。 - 【請求項３】 前記計数値の２進数表現の入れ換えは、
元の最上位ビットから最下位ビットまでを順に、最下位
ビットから最上位ビットとなるように行うことを特徴と
する請求項２記載の階調表示用制御方法。 - 【請求項４】 前記各画素は、マトリクス状に配置され
る発光ダイオードで表示されることを特徴とする請求項
１〜３のいずれかに記載の階調表示用制御方法。 - 【請求項５】 表示装置を階調表示させるための階調表
示用制御装置であって、画像表示のフレーム期間を、階
調数で分割した周期でクロック信号を発生するクロック
発生回路と、 クロック発生回路からの信号を計数し、計数値を２進数
で出力するカウンタと、 カウンタの計数値を、最上位ビットから最下位ビットま
でを順に入れ換えて入力し、２進数で表現される階調デ
ータとビット毎に比較する比較器と、 比較器からの出力に応答して、ビットを入れ換えた計数
値が階調データよりも小さい条件で表示を行い、他の条
件では表示を行わないように制御する制御回路とを含む
ことを特徴とする階調表示用制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26680698A JP3545946B2 (ja) | 1998-09-21 | 1998-09-21 | 階調表示用制御方法および制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26680698A JP3545946B2 (ja) | 1998-09-21 | 1998-09-21 | 階調表示用制御方法および制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098957A true JP2000098957A (ja) | 2000-04-07 |
| JP3545946B2 JP3545946B2 (ja) | 2004-07-21 |
Family
ID=17435945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26680698A Expired - Fee Related JP3545946B2 (ja) | 1998-09-21 | 1998-09-21 | 階調表示用制御方法および制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3545946B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002341824A (ja) * | 2001-05-14 | 2002-11-29 | Pioneer Electronic Corp | 発光パネルの駆動方法 |
| JP2003076325A (ja) * | 2001-09-04 | 2003-03-14 | Konica Corp | 有機ｅｌディスプレイ装置及びその駆動方法 |
| KR100577999B1 (ko) | 2004-09-30 | 2006-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 그 구동 방법 |
| CN110599951A (zh) * | 2019-10-17 | 2019-12-20 | 深圳市富满电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
-
1998
- 1998-09-21 JP JP26680698A patent/JP3545946B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002341824A (ja) * | 2001-05-14 | 2002-11-29 | Pioneer Electronic Corp | 発光パネルの駆動方法 |
| JP2003076325A (ja) * | 2001-09-04 | 2003-03-14 | Konica Corp | 有機ｅｌディスプレイ装置及びその駆動方法 |
| KR100577999B1 (ko) | 2004-09-30 | 2006-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 그 구동 방법 |
| CN110599951A (zh) * | 2019-10-17 | 2019-12-20 | 深圳市富满电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
| CN110599951B (zh) * | 2019-10-17 | 2024-04-05 | 富满微电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3545946B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11295657B2 (en) | Method and system for switched display of grayscale of multi-line scan led | |
| US20200051484A1 (en) | Backlight device and display device provided with same | |
| JP3631727B2 (ja) | 画像表示方法および画像表示装置 | |
| US5818405A (en) | Method and apparatus for reducing flicker in shaded displays | |
| JPH0320780A (ja) | 表示装置の駆動方法 | |
| KR20010111264A (ko) | 전기광학장치를 위한 램프 발생기를 갖는 신호 구동기 | |
| WO2008018113A1 (fr) | Appareil de commande de pixel et procédé de commande de pixel | |
| JPH11231835A (ja) | 表示装置 | |
| CN111354311A (zh) | 避免运动伪像的改进编码 | |
| JP2004219430A (ja) | マトリクスパネルの駆動制御装置及び駆動制御方法 | |
| CN116524851B (zh) | Led显示驱动方法、led显示驱动芯片及装置、显示面板 | |
| JPH10222121A (ja) | 画像表示装置及び画像表示方法 | |
| JP3545946B2 (ja) | 階調表示用制御方法および制御回路 | |
| EP3340218B1 (en) | Display apparatus | |
| JP4225774B2 (ja) | パッシブマトリクス型有機ｅｌ表示装置及びその駆動方法 | |
| JP2006171651A (ja) | 画像表示装置の駆動方法 | |
| KR100637393B1 (ko) | 디스플레이 장치의 밝기 조정회로 및 조정방법 | |
| JP3414204B2 (ja) | 画像表示方法及び画像表示装置 | |
| JP3991737B2 (ja) | 電気光学素子の駆動方法、駆動装置及び電子機器 | |
| JP3500899B2 (ja) | 画像表示方法及び画像表示装置 | |
| JPH10116055A (ja) | 表示装置 | |
| JP2897567B2 (ja) | 気体放電表示装置の駆動方法 | |
| JPH05265399A (ja) | 表示装置 | |
| US10283041B2 (en) | Display device | |
| JP2978515B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |