JP3500899B2 - 画像表示方法及び画像表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示方法及び
画像表示装置に係り、時間幅変調（ＰＷＭ）方式によ
り、各画素の発光時間を画像信号の濃淡に比例させて階
調画像を表示する画像表示方法及び画像表示装置の改良
に関するものである。

【０００２】

【従来の技術】図９は、従来の画像表示装置の一構成例
を示した概略図である。この画像表示装置は、画像を表
示する表示部（スクリーン）１と、表示部１へ画像デー
タを供給する信号供給部２とにより構成される。表示部
１は、マトリクス状あるいは任意に配置された複数の表
示モジュール３により構成され、各表示モジュール３
は、マトリクス状に配置された複数の画素ブロック４に
より構成される。なお、表示部１を構成する表示モジュ
ール３の数は、表示部１のサイズ等に応じて任意に決定
されるものである。

【０００３】また、各表示モジュール３は、いずれかの
モジュール群３０に属しており、モジュール群３０内に
おいて、バッファ３０Ｂ及び終端部３０Ｔを備えた伝送
路３０Ｌに接続されている。この伝送路３０Ｌは、バッ
ファ３０Ｂで増幅された信号供給部２からの画像データ
を、各表示モジュール３へ分配するための伝送路であ
り、画像データ、タイミング信号を伝送する２系統の信
号線からなる。

【０００４】信号供給部２は、アナログ映像信号をデジ
タル信号へ変換するＡ／Ｄ変換部２０と、デジタル化さ
れた映像信号を記憶保持するバッファメモリ２１１〜２
１３と、これらの回路にタイミング信号を供給するタイ
ミング発生部２２とにより構成される。

【０００５】Ａ／Ｄ変換部２０は、タイミング発生部２
２からのタイミング信号に基づいて、入力されたテレビ
信号、ビデオ信号等のサンプリングを行って、所定のビ
ット数のデジタル映像信号を出力する。このデジタル映
像信号は、表示部１を構成する各画素についての画像デ
ータである。ここでは、Ｄ０を最下位ビット（ＬＳ
Ｂ）、Ｄ５を最上位ビット（ＭＳＢ）とする６ビットの
デジタル信号Ｄ０〜Ｄ５へ変換するものとする。

【０００６】これらの画像データＤ０〜Ｄ５は、バッフ
ァメモリ２１１〜２１３により記憶保持され、各モジュ
ール群１１へ出力される。ここでは、それぞれのモジュ
ール群１１に対応した３つのバッファメモリ２１１〜２
１３を備えており、画像データは、対応する画素の属す
るモジュール群３０に応じて、いずれかのバッファメモ
リ２１１〜２１３に記憶保持される。このため、Ａ／Ｄ
変換部２０から出力される画像データを、より低速（こ
の場合、約１／３）の伝送速度で、各モジュール群３０
へ伝送することができる。

【０００７】図１０は、図９に示した画素ブロック４の
一構成例を示した図である。この画素ブロック４は、ガ
ス放電ランプ等を使用した画素としての発光体４Ｌと、
この発光体４Ｌを駆動するドライバ回路４Ｄと、ドライ
バ回路４Ｄへ制御信号を出力する駆動回路４０により構
成される。

【０００８】この駆動回路４０は、画像データを所定の
時間幅のパルス信号に変換するＰＷＭ（Ｐｕｌｓｅ Ｗ
ｉｄｅ Ｍｏｄｕｒａｔｉｏｎ）制御回路であり、画像
データＤｇを記憶保持するラッチ４０１と、比較データ
Ｄｒを生成するカウンタ４０２と、これらを比較して制
御信号を出力するコンパレータ４０３により構成され
る。ここでは、これらの各回路４０１〜４０３の入出力
信号のビット幅は、いずれも６ビットである。

【０００９】ラッチ４０１は、信号供給部２からの画像
データＤ０〜Ｄ５をフィールド周期ｔｏごとに保持し、
また、カウンタ４０２は、その計数値がクロックＣＫｏ
により更新されてフィールド周期ｔｏで一巡する。そし
て、コンパレータ４０３は、ラッチ４０１の保持する画
像データＤｇと、カウンタ４０２の出力（比較データＤ
ｒ）とを比較し、１フィールド内で画像の濃淡に比例す
る時間幅γだけ発光体４Ｌを駆動する。即ち、ラッチ４
０１の画像データが、カウンタ４０２の計数値よりも大
きければ、発光体４Ｌをオンするための点灯信号を出力
する一方、画像データが計数値よりも小さければ、発光
体４Ｌをオフするための消灯信号を出力する。

【００１０】画像データが６ビットであれば、コンパレ
ータ４０３は、１フィールドで２⁶回（＝６４回）の比
較を行うことになり、画像データは、１フィールドの期
間を６４分割することによって得られる６４段階の時間
幅に変換される。従って、画像データに対応した時間幅
だけ発光体４Ｌが点灯されて、６４階調の画像表示を行
うことができる。

【００１１】図１１は、コンパレータ４０３から出力さ
れる駆動パルスの一例を示した図である。画像データＤ
ｇがｋであれば、カウンタ４０２からの比較データＤｒ
が１からカウントアップされてｋを越えるまでの期間に
おいて、コンパレータ４０３から駆動パルスが出力され
る。この様にして、画像データＤｇに基づいて、フィー
ルド周期ｔｏ内に時間幅γの駆動パルスを生成すること
ができる。図中のＴｑは時間幅の最小値であり、クロッ
ク信号ＣＫｏの周期（この場合、ｔｏ／６４）に相当す
る。

【００１２】図１２は、従来の画像表示装置の他の構成
例の要部を示した図である。この図は、表示モジュール
３の構成を示したものであり、この画像表示装置の概略
構成は、図９に示した画像表示装置と同一である。この
表示モジュール３は、ｎ個の発光体４Ｌと、各発光体４
Ｌに対応したｎ個のドライバ回路４Ｄと、１つの駆動回
路４１とにより構成される。

【００１３】駆動回路４１は、フィールドごとにｎ個の
画像データを所定時間幅のパルス信号に変換し、ｎ個の
発光体４Ｌの駆動信号を生成するＰＷＭ制御回路であ
り、アドレスカウンタ４１０と、メモリ４１１と、カウ
ンタ４１２と、コンパレータ４１３と、ｎビットのシフ
トレジスタ４１４と、ｎビットのラッチ４１５とにより
構成される。

【００１４】アドレスカウンタ４１０は、メモリ４１１
へアドレスを与えるとともに、カウンタ４１２及びラッ
チ４１５へクロック信号ＣＫｏを与えるカウンタ回路で
あり、その計数値はクロック信号ＣＫｎにより更新され
る。このクロック信号ＣＫｎは、図１０に示したカウン
タ４０２のクロック信号ＣＫｏの周波数をｎ倍にした信
号であり、アドレスカウンタ４１０は、クロック信号Ｃ
Ｋｏの１周期内にｎ種のアドレスを順次に出力して一巡
する。また、アドレスカウンタ４１０は、クロック信号
ＣＫｎを分周してクロック信号ＣＫｏを生成する。

【００１５】メモリ４１１は、ｎ個の発光体４Ｌの各画
像データをフィールド周期で記憶保持する回路であり、
アドレスカウンタ４１０からのアドレス信号により特定
された画像データをコンパレータ４１２へ順次に出力す
る。即ち、クロック信号ＣＫｏの１周期内にｎ個の発光
体４Ｌの画像データを順次に出力する。

【００１６】カウンタ４１２の計数値は、アドレスカウ
ンタ４１０からのクロック信号ＣＫｏにより更新されて
フィールド周期で一巡する。コンパレータ４１３は、メ
モリ４１１からの画像データと、カウンタ４１２の出力
（比較データ）とを比較し、シフトレジスタ４１４が、
その比較結果をクロック信号ＣＫｎに基づいて順次に格
納し、各発光体４Ｌに対応する様にＯＮ（点灯）、ＯＦ
Ｆ（消灯）の制御信号が配列される。この様にして、生
成された各発光体４Ｌの駆動パルスは、クロック信号Ｃ
Ｋｏごとに、ラッチ４１５で保持され、各ドライバ回路
４Ｄが対応する発光体４Ｌを駆動する。なお、各発光体
４Ｌへの駆動パルスは、それぞれ図１１に示した駆動パ
ルスと同様の信号となっている。

【００１７】図１２に示した画像表示装置は、表示モジ
ュール３に１つの駆動回路４１を備えているが、表示モ
ジュール３内の発光体４Ｌを２以上のグループに分割
し、各グループごとに駆動回路４１を備えて構成するこ
ともでき、その場合には、クロック信号ＣＫｎの周波数
をより低減することができる。

【００１８】図１３は、従来の画像表示装置の他の構成
例の要部を示した図である。この図は、表示モジュール
３の構成を示したものであり、この画像表示装置の概略
構成は、図９に示した画像表示装置と同一である。この
表示モジュール３は、マトリクス状に配置されたｍ×ｎ
個の発光体４Ｌと、各Ｘ電極、各Ｙ電極のいずれかに対
応した複数のドライバ回路４Ｄと、１つの駆動回路４２
とにより構成される。駆動回路４２は、クロック信号Ｃ
Ｋｍｎが入力され、ｍ×ｎ個の各発光体４Ｌを駆動す
る。このクロック信号ＣＫｍｎの周波数は、図１０に示
したクロック信号ＣＫｏの周波数のｍ×ｎ倍である。

【００１９】図１４は、各発光体４Ｌ、Ｘ電極Ｘ１〜Ｘ
ｍ及びＹ電極Ｙ１〜Ｙｎの関係を示した図である。Ｘ、
Ｙの２種類の制御電極の交点に発光体４Ｌが配置され、
両電極の電位の組み合わせによって、所定の発光体４Ｌ
を点灯、消灯させて画像を表示するものである。

【００２０】行アドレスカウンタ４２６は、階調カウン
タ４２２のオーバーフロー信号、即ち、ＣＫｎの分周信
号により更新される計数回路であり、画像メモリ４２１
及びデコーダ４２７へ行アドレスを出力する。デコーダ
４２７は、この行アドレスに基づいて、Ｘ電極Ｘ１〜Ｘ
ｍのいずれかを選択する。

【００２１】列アドレスカウンタ４２０は、クロック信
号ＣＫｍｎにより更新される計数回路であり、画像メモ
リ４２１へ列アドレスを出力するとともに、クロック信
号ＣＫｍｎを分周したクロック信号ＣＫｎを階調カウン
タ４２２へ出力する。階調カウンタ４２２は、このクロ
ック信号ＣＫｎにより更新され、１つのＸ電極Ｘ１〜Ｘ
ｍが選択されている期間内で一巡する計数回路である。

【００２２】画像メモリ４２１は、フィールドごとに各
発光体４Ｌの画像データＤｇを保持する記憶手段であ
り、列アドレス及び行アドレスにより発光体４Ｌが特定
されると、その画像データＤｇを読み出して、コンパレ
ータ４２３へ出力する。コンパレータ４２３は、画像メ
モリ４２１から順次に出力される画像データＤｇと、階
調カウンタ４２２からの比較データＤｒとを比較し、選
択されたＸ電極上の各発光体４ＬのＯＮ／ＯＦＦ（点
灯、消灯）データを順次に出力する回路である。

【００２３】これらのＯＮ／ＯＦＦデータは、シフトレ
ジスタ４２４へクロック信号ＣＫｍｎがｎ個入力される
ことにより、シフトレジスタ４２４内において、対応す
るＹ電極Ｙ１〜Ｙｎの順序に並べられる。そして、１つ
のＸ電極Ｘ１〜Ｘｍが選択されている期間ごとに、ラッ
チ４２５により保持される。

【００２４】このため、行アドレスカウンタ４２６の計
数値に基づいて、デコーダ４２７が走査信号を出力する
一方、行アドレスカウンタ４２６によって指定される行
について、画像メモリ４２１より対応する各列の画像デ
ータが各階調ごとに読み出される。これらの画像データ
は階調カウンタ４２２の更新に対応して、逐次ＯＮ、Ｏ
ＦＦ信号に変換されて、指定された行の各発光体４Ｌを
駆動する。行アドレスカウンタ４２６が更新されるごと
に、同様の動作を繰り返し、各発光体４ＬのＯＮ時間の
累積時間幅が画像データに比例するように変換される。

【００２５】図１５は、Ｘ電極Ｘ１〜Ｘｍ及びＹ電極Ｙ
１〜Ｙｎの電圧変化の一例を示したタイミングチャート
である。Ｘ電極Ｘ１〜Ｘｍに逐次走査信号を印加し、こ
の走査信号に対応してＹ電極Ｙ１〜Ｙｎにデータ信号を
印加することにより、各発光体４Ｌを所定の時間幅だけ
点灯させ、画像データに対応した任意の表示を行うこと
ができる。

【００２６】ここで、ＮＴＳＣ方式、ＰＡＬ方式等によ
って、映像信号の走査周波数は異なるが、例えば、ＮＴ
ＳＣ方式の画像表示装置において、ＰＡＬ方式の映像信
号を表示したい場合や、ＰＡＬ方式の画像表示装置にお
いて、ＮＴＳＣ方式の映像信号を表示したい場合があ
る。

【００２７】ところが、大画ディスプレイは、一般に、
複数の表示モジュール３により構成されており、各表示
モジュール３内にＰＷＭ制御を行う駆動回路４０〜４２
を備えて構成され、また、これらの駆動回路４０〜４２
に供給されるクロック信号ＣＫｏ、ＣＫｎ、ＣＫｍｎも
各表示モジュール３内において生成している。

【００２８】このため、大画面ディスプレイにおいて、
走査周波数が異なる映像信号を表示するには、信号供給
回路２において、画像データの変換を行って、その走査
周波数を変換するか、或いは、各表示モジュール３の駆
動回路４０〜４２へ供給するクロック信号を、映像信号
の走査周波数に応じて変更する必要がある。

【００２９】

【発明が解決しようとする課題】しかしながら、走査周
波数を変換する変換機は高価である。また、表示部１を
構成する表示モジュール３の数は表示部１のサイズによ
り異なるが、数百個もの表示モジュール３により表示部
１が構成される場合もあることから、各表示モジュール
３内の駆動回路４０〜４２を、必要に応じて変更するこ
とは現実には困難である。

【００３０】さらに、映像信号の走査周波数は、一般に
フリッカが目立たない周波数となっているが、この種の
大画面ディスプレイの様な高輝度、大画面の画像表示装
置においては、人間の視覚特性上、フリッカが目立ちや
すくなるという問題がある。

【００３１】本発明は、上記の事情に鑑みてなされたも
のであり、フリッカの目立ちにくい画像表示装置を提供
することを目的とする。また、走査周波数が異なる映像
信号を表示する画像表示装置を安価に提供することを目
的とする。

【００３２】

【課題を解決するための手段】本発明による画像表示方
法は、第一のフィールド周期ごとの画像データを、第一
のフィールド周期よりも短い第二のフィールド周期にお
ける各画素の発光時間に変換し、第二のフィールド周期
を２以上の周期に分割するとともに、各画素の発光時間
を２以上の発光時間に分割し、分割された各発光時間の
累積時間は、分割する前の前記発光時間と等しく、前記
分割された各発光時間を分割された周期のそれぞれに配
置し、前記第一のフィールド周期内において、これらの
発光時間だけ各画素を点灯させ、さらに、前記第一のフ
ィールド周期内であって、前記第二のフィールド周期が
経過した後は、分割された発光時間に変換された前記画
像データを、前記第一のフィールド周期が経過するまで
再び表示する構成とされる。

【００３３】 また、本発明による画像表示方法は、第
一のフィールド周期ごとの画像データを、前記第一のフ
ィールド周期よりも長い第三のフィールド周期における
各画素の発光時間に変換し、前記第三のフィールド周期
を２以上の周期に分割するとともに、各画素の発光時間
を２以上の発光時間に分割し、分割された各発光時間の
累積時間は、分割する前の前記発光時間と等しく、分割
された各発光時間を分割された周期のそれぞれに配置
し、第一のフィールド周期内における発光時間だけ各画
素を点灯させて階調画像を表示する構成とされる。

【００３４】 また、本発明による画像表示方法は、フ
ィールド周期を２^ｎ以上（ｎは自然数）の周期に分割す
るとともに、フィールド周期における各画素の発光時間
を２^ｎ以上（ｎは自然数）の発光時間に分割する構成と
される。

【００３５】 また、本発明による画像表示装置は、フ
ィールド周期ごとに、画像データに基づく発光時間だけ
各画素を点灯させて、階調画像を表示する画像表示装置
であって、前記画像データをフィールド周期における各
画素の発光時間に変換し、駆動信号を出力する駆動回路
と、前記駆動信号に基づいて点灯する画素とを備え、前
記駆動回路が、前記フィールド周期を２以上のフィール
ド周期に分割するとともに、前記フィールド周期におけ
る発光時間を２以上の発光時間に分割し、分割された各
発光時間を、分割されたフィールド周期のそれぞれに配
置し、さらに前記駆動回路が、フィールドごとに各画素
の発光時間を記憶保持する第一の記憶手段と、前記フィ
ールド周期において所定の時間間隔で計数を行う計数手
段と、前記計数手段の出力に基づいて、予め定められた
データを出力するデータ変換手段と、前記第一の記憶手
段の出力および前記データ変換手段の出力を比較する比
較手段とを備えて構成される。

【００３６】 また、本発明による画像表示装置は、前
記データ変換手段が、前記計数手段の出力に基づいて、
予め記憶されたデータを読み出す第二の記憶手段として
構成される。

【００３７】 また、本発明による画像表示装置は、フ
ィールド周期を２^ｎ以上（ｎは自然数）のフィールド周
期に分割するとともに、フィールド周期における各画素
の発光時間を２^ｎ以上（ｎは自然数）の発光時間に分割
する構成とされる。

【００３８】 また、本発明による画像表示装置は、フ
ィールド周期ごとに、画像データに基づく発光時間だけ
各画素を点灯させて、階調画像を表示する画像表示装置
であって、前記画像データをフィールド周期における各
画素の発光時間に変換し、駆動信号を出力する駆動回路
と、前記駆動信号に基づいて点灯する画素とを備え、前
記駆動回路が、前記フィールド周期を２^ｎ以上（ｎは自
然数）のフィールド周期に分割するとともに、前記フィ
ールド周期における発光時間を２^ｎ以上（ｎは自然数）
の発光時間に分割し、分割された各発光時間を、分割さ
れたフィールド周期のそれぞれに配置し、さらに前記駆
動回路が、フィールドごとに各画素の発光時間を記憶保
持する記憶手段と、前記フィールド周期において所定の
時間間隔で計数を行う計数手段と、前記計数手段の出力
のビット順序を並べ替えて、前記記憶手段の出力と比較
する比較手段とを備えて構成される。

【００３９】 また、本発明による画像表示装置は、前
記比較手段が、前記計数手段の出力する最上位ビットの
データを、前記記憶手段の出力する最下位ビットのデー
タと比較する構成とされる。

【００４０】 また、本発明による画像表示装置は、前
記比較手段が、前記計数手段の出力する最上位ビットの
次に大きいビットのデータを、前記記憶手段が出力する
最下位ビットの次に小さいビットのデータと比較するこ
と構成とされる。

【００４１】 また、本発明による画像表示装置は、画
像を表示する表示部が、複数の表示モジュールにより構
成され、各表示モジュールが、１又は２以上の画素と、
その駆動回路とを備えて構成される。

【００４２】 また、本発明による画像表示装置は、画
像を表示する表示部が、複数の表示モジュールにより構
成され、各表示モジュールが、マトリックス状に配置さ
れが画素と、その駆動回路とを備え、マトリックス状に
配置された画素は、走査線方向に配置された複数のＸ電
極と、これに交叉する複数のＹ電極とを備え、駆動回路
が、各Ｘ電極に対し、順次に又は任意に走査信号を印加
するとともに、各Ｙ電極に対しデータ信号を印加する回
路として構成される。

【００４３】

【００４４】

【００４５】

【発明の実施の形態】

実施の形態１．本発明の実施の形態１について図を用い
て説明する。なお、従来の画像表示装置の構成部分に相
当するものには、同一の符号を付して説明を省略する。
図１は、実施の形態１による画像表示装置の要部の一構
成例を示した図である。この図は、画素ブロック４の構
成を示した図であり、この画像表示装置の概略構成は、
図９に示した画像表示装置と同様である。

【００４６】この画素ブロック４は、図１０に示した画
素ブロック４と同様、ガス放電ランプ等を使用した画素
としての発光体４Ｌと、この発光体４Ｌを駆動するドラ
イバ回路４Ｄと、ドライバ回路４Ｄへ駆動パルスを出力
する駆動回路４０Ａにより構成される。また、駆動回路
４０Ａは、画像データを所定の時間幅γのパルス信号に
変換するＰＷＭ制御回路であり、画像データＤｇを保持
するラッチ回路４０１と、比較データを生成するカウン
タ４０２と、これらを比較するコンパレータ４０３によ
り構成される。これらの各回路４０１〜４０３の入出力
信号は、いずれも画像データのビット幅に対応していれ
ばよく、ここでは６ビットとしている。

【００４７】カウンタ４０２は、フィールド周期ｔｏで
一巡する計数回路であり、アップカウンタであっても、
ダウンカウンタであってもよい。ここでは、クロック信
号ＣＫｏの入力により、１ずつ計数値が増加する６ビッ
トのアップカウンタであるものとし、カウンタ４０２か
らは、その計数値ｂ０〜ｂ５が出力されている。また、
クロックＣＫｏは、その周波数がフィールド周波数の６
４倍であるものとする。

【００４８】カウンタ４０２の出力データｂ０〜ｂ５
は、そのビット順序が並び替えられ、比較データＤｒと
して、コンパレータ４０３へ入力される。ここでは、カ
ウンタ４０２の出力する最上位ビット（ＭＳＢ）ｂ５の
データが、コンパレータ４０３の最下位ビット（ＬＳ
Ｂ）ｂ０として入力され、カウンタ４０２の出力する残
りのビットｂ０〜ｂ４のデータが、それぞれコンパレー
タ４０３のビットｂ１〜ｂ５として入力されている。

【００４９】この実施の形態では、アップカウンタ４０
２の出力データのビット順序を並べ替えたために、コン
パレータ４０３へ順次に入力される各比較データＤｒの
時間的配列が入れ替わっている。しかしながら、カウン
タ４０２はフィールド周期で一巡するため、コンパレー
タ４０３において１フィールド内に行われる比較動作の
内容は変わっておらず、駆動パルスの１フィールドｔｏ
内における累積時間幅γは、従来の画像表示装置の場合
と同一であり、発光体４Ｌの明るさは変わることがな
い。図３の（ａ）は、コンパレータ４０３に入力される
比較データＤｒの一例と、この時の発光体４Ｌの駆動パ
ルスの一例を示した図である。

【００５０】これらの比較データＤｒは、最下位ビット
（ＬＳＢ）を除く上位５ビットの周波数が、フィールド
周波数の２倍となっており、フィールド周期ｔｏは同一
の周期ｔｏ／２に２分割されていることになる。そし
て、コンパレータ４０３の比較結果である発光体４Ｌの
駆動パルス幅γも、時間的に２分割されてパルス幅γ／
２となり、２分割された各周期ｔｏ／２に分散して配置
されている。分割された各駆動パルスの幅γ／２は、最
下位ビットのデータに起因する差異があるのみであり、
略同一のパルス幅となっている。図３の（ａ）に示した
タイミングチャートは、この様な駆動パルスの一例を示
したものである。なお、図中のＴｑは、クロック信号Ｃ
Ｋｏの周期である。

【００５１】この様にして、フィールド周期を２以上の
同一の周期に分割するとともに、各発光体４Ｌの駆動パ
ルスを同数の略同一幅のパルスに分割し、分割されたパ
ルスを分割された各周期に分散配置すれば、画面表示の
周波数を、映像信号のフィールド周波数よりも高くする
ことができる。即ち、見かけ上のフィールド周波数を高
くして、フリッカを目立たなくすることができる。

【００５２】特に、人間の目の特性上、表示部１が大画
面化し、高輝度化するにつれて、フリッカは目立ちやす
くなる。例えば、ＮＴＳＣ方式はフィールド周波数は６
０Ｈｚであり、通常のテレビ受信機の画面に表示した場
合には、フリッカは目立たない。ところが、同じテレビ
信号を大画面かつ高輝度のディスプレイにおいて表示し
ようとすれば、フリッカが目立つようになる。このこと
は、フィールド周波数の低いＰＡＬ方式の場合はより顕
著となる。従って、見かけ上の周波数を高くすれば、こ
の種のディスプレイにおいてもフリッカの目立たない高
画質の表示を行うことができる。

【００５３】実施の形態２．次に、本発明の実施の形態
２について説明する。図２は、実施の形態２による画像
表示装置の要部の一構成例を示した図である。この図
は、画素ブロック４の構成を示した図であり、この画像
表示装置の概略構成は、図９に示した画像表示装置と同
様である。

【００５４】この画素ブロック４の駆動回路４０Ｂも、
カウンタ４０２の出力データｂ０〜ｂ５が、そのビット
順序を並び替えた後にコンパレータ４０３へ入力されて
いる。ここでは、実施の形態１の場合と同様、カウンタ
４０２の出力する最上位ビット（ＭＳＢ）ｂ５が、コン
パレータ４０３の最下位ビット（ＬＳＢ）として入力さ
れるだけでなく、ＭＳＢの次に大きいビットｂ４が、コ
ンパレータ４０３のＬＳＢの次に小さいビットｂ１とし
て入力されている。

【００５５】図３の（ｂ）は、コンパレータ４０３に入
力される比較データＤｒの一例と、この時の発光体４Ｌ
の駆動パルスの一例を示した図である。これらの比較デ
ータＤｒは、上位３ビットの周波数が、フィールド周波
数の４倍となっており、フィールド周期ｔｏは同一の周
期ｔｏ／４に４分割されていることになる。

【００５６】そして、コンパレータ４０３の比較結果で
ある発光体４Ｌの駆動パルスγも、時間的に４分割され
てパルス幅γ／４となり、４分割された各周期ｔｏ／４
に分散して配置されている。分割された各駆動パルスの
幅γ／４は、下位２ビットのデータに起因する差異があ
るのみであり、略同一のパルス幅となっている。図３の
（ｂ）に示したタイミングチャートは、この様な駆動パ
ルスの一例を示したものである。

【００５７】この様にして、フィールド周期を４個の同
一の周期に分割するとともに、各発光体４Ｌの駆動パル
スを同数の略同一幅のパルスに分割し、分割されたパル
スを分割された各周期に分散配置することができる。こ
れにより、見かけ上の画面表示の周波数を、映像信号の
フィールド周波数よりもが高くすることができ、フリッ
カを目立たなくすることができる。

【００５８】実施の形態１及び本実施の形態により理解
されるとおり、カウンタ４０２の出力端子と、コンパレ
ータ４０３の入力端子の接続方法により、コンパレータ
４０３へ入力されるカウンタ４０２の出力データのビッ
ト順序を任意に並び替えることができ、見かけ上の画面
表示の周波数を、映像信号のフィールド周波数の２ⁿ倍
（ｎは自然数）にすることができる。なお、ｎは自然数
（正の整数）を表しており、本実施の形態１、２におい
ては、６４（＝２⁶）階調の画像であるため、１から６
のいずれかの整数とすることができる。

【００５９】さらに、図１２に示した従来の駆動回路４
１においても、カウンタ４１２、コンパレータ４１３間
の接続方法により、全く同様にして、見かけ上の画面表
示の周波数を２ⁿ倍（ｎは自然数）にすることができ、
フリッカを目立たなくすることができる。

【００６０】実施の形態３．次に、本発明の実施の形態
３について説明する。図４は、実施の形態３による画像
表示装置の要部の一構成例を示した図である。この図
は、画素ブロック４の構成を示した図であり、この画像
表示装置の概略構成は、図９に示した画像表示装置と同
様である。

【００６１】この画素ブロック４の駆動回路４０Ｃは、
図１０に示した従来の駆動回路４０において、カウンタ
４０２、コンパレータ４０３間にデータ変換手段として
のＲＯＭ４０４を設けて構成される。このＲＯＭ４０４
は、カウンタ４０２の計数値に基づいて、予め記憶され
た比較データＤｒを出力するデータ変換回路である。即
ち、カウンタの出力する６ビットのデータをアドレスと
して、６ビットのデータを読み出して、コンパレータ４
０３へ出力する。

【００６２】従って、ＲＯＭ４０４の各アドレスにアド
レス番号のビット順序を並べ替えたデータを予め記憶さ
せておけば、駆動回路４０Ｃは、実施の形態１及び２の
場合と同様にして、見かけ上２ⁿ倍の周波数で画像表示
することができる。しかも、ＲＯＭ４０４の入出力関係
は、予め記憶させるデータによって、任意に設定するこ
とができ、コンパレータ４０３に入力される比較データ
の時間的配列を任意に変更することができる。このた
め、実施の形態１及び２の場合のように２ⁿ倍の周波数
に限定されることなく、任意の周波数を選択することが
できる。

【００６３】従って、見かけ上の画面表示の周波数を、
映像信号のフィールド周波数よりも高くすることがで
き、フリッカを目立たなくすることができる。また、Ｒ
ＯＭ４０４の内容を変更するだけで、見かけ上の画像表
示の周波数を変更することができる。

【００６４】なお、本実施の形態おいては、カウンタ４
０２、コンパレータ４０３間にＲＯＭ４０４を用いた場
合について説明したが、このＲＯＭ４０４は、予め入出
力関係を定義することができる手段であればよく、ＲＡ
Ｍ、ＰＬＡ、ＦＰＧＡ、ゲートアレイ等を使用すること
もでき、同様の効果を得ることができる。また、図１２
に示した従来の駆動回路４１においても、カウンタ４１
２、コンパレータ４１３間に同様のデータ変換手段を設
けることにより、見かけ上の画面表示の周波数を任意に
選択することができる。

【００６５】実施の形態４．次に、本発明の実施の形態
４について説明する。実施の形態１から３に示した画像
表示装置は、その駆動回路４０Ａ、４０Ｂ、４０Ｃにお
ける比較データＤｒの更新順序を変更することにより、
駆動パルスを時間的に分散させ、見かけ上のフィールド
周波数を高めるものであり、カウンタ４０２へ入力され
るクロック信号の周波数は、従来の画素ブロック４０と
同一である。

【００６６】本実施の形態では、図１０、１２に示した
カウンタ４０２、４１２に入力されるクロック信号ＣＫ
ｏ、ＣＫｎの周波数を、従来の周波数の２倍とし、カウ
ンタ４０２、４１２の計数値を１フィールド期間に２巡
させる。これにより、１フィールド内の駆動パルスを２
分割することができ、見かけ上のフィールド周波数を、
映像信号のフィールド周波数の２倍とすることができ
る。

【００６７】一般に、平面ディスプレイにおいて、クロ
ック周波数を高めることは、画像処理速度の高速化が求
められるため困難であるが、図９、１０、１２に示した
様に、表示部１が複数の表示モジュール３により構成さ
れ、表示モジュール３内の発光体４Ｌを駆動する駆動回
路４０、４１を各表示モジュール３内に備えた画像表示
装置であれば、各駆動回路４０、４１が、駆動すべき発
光体４Ｌの数は少ないため、容易にクロック周波数を高
めることができる。

【００６８】即ち、図１０に示した駆動回路４０の場合
には、１個の発光体４０Ｌのみに対応しており、図１２
に示した駆動回路４１の場合には、その表示モジュール
３０内のｎ個の発光体４０Ｌに対応しているのみである
ため、容易にクロック周波数を高めることができる。

【００６９】本実施の形態においては、カウンタ４０２
へ入力するクロック信号の周波数が従来のクロック周波
数の２倍である場合について説明したが、２倍以上とす
れば、見かけ上の周波数を２倍以上とするができるのは
もちろんである。

【００７０】実施の形態５．次に、本発明の実施の形態
５について説明する。図５は、本実施の形態による画像
表示装置の要部の一構成例をした図である。この図は、
表示ブロック３の構成を示した図であり、この画像表示
装置の概略構成は、図９に示した画像表示装置と同様で
ある。

【００７１】この画像表示装置は、図１３、１４に示し
た従来の画像表示装置と同様、ｍ×ｎ個の発光体４Ｌを
マトリクス状に配置し、行方向に配されたＸ電極Ｘ１〜
Ｘｍと、列方向に配されたＹ電極Ｙ１〜Ｙｎへの印加電
圧の組み合わせによって、各発光体４Ｌを点灯、消灯さ
せて画像を表示するものである。

【００７２】行アドレスカウンタ４２６は、階調カウン
タ４２２の出力する最上位ビット（ＭＳＢ）のデータｂ
５に基づいて更新されるため、１フィールド周期ｔｏは
２つの周期ｔｏ／２に分割され、分割された各周期ｔｏ
／２内において全ての走査線を順次選択することができ
る。また、この行アドレスカウンタ４２６は、選択され
る行番号を計数するとともに、分割された周期ｔｏ／２
の番号（この場合、０又は１のいずれか）をも計数して
いる。

【００７３】コンパレータ４２３へ入力される比較デー
タＤｒは、その最下位ビットｂ０として、行アドレスカ
ウンタ４２６からの周期番号が入力され、他のビットｂ
１〜ｂ５として、階調カウンタ４２２の下位５ビットｂ
０〜ｂ４が入力されている。このため、駆動パルスγも
２分割されて、分割された各周期ｔｏ／２内に分散して
配置される。

【００７４】図６は、Ｘ電極Ｘ１〜Ｘｍ及びＹ電極Ｙ１
〜Ｙｎの電圧変化の一例を示したタイミングチャートで
ある。分割された各周期ｔｏ／２（１／２フィールド）
内において、各Ｘ電極Ｘ１〜Ｘｍに対し、順次又は任意
に走査信号が印加されるとともに、走査信号により選択
された走査線上の各発光体４０Ｌに対し、Ｙ電極Ｙ１〜
Ｙｎを介して、データ信号が印加されている。

【００７５】この様にして、画像メモリのアドレス更新
の時間的順序を入れ替えて、画面表示の周波数を画像信
号の周波数よりも高くすることにより、見かけ上のフィ
ールド周波数を高めて、フリッカを目立たなくすること
ができる。

【００７６】本実施の形態においては、駆動パルスを２
分割し、行アドレスカウンタにより２分割されたフィー
ルド周期のそれぞれに分散配置させる場合について説明
したが、駆動パルスを２ⁿ個（ｎは自然数）に分割し、
或いは、任意の数に分割し、分割された各周期に分散配
置することがすることができるのはもちろんである。

【００７７】さらに、実施の形態２の場合と同様にし
て、コンパレータ４２３、階調カウンタ４２２間にＲＯ
Ｍ等のデータ変換手段を設け、比較データの時間的配列
を入れ替えて、駆動パルスをさらに分散させることもで
きる。

【００７８】実施の形態６．次に、本発明の実施の形態
６について説明する。図７は、本実施の形態による駆動
パルスの一例を示した説明図である。この図は、実施の
形態１から５に示した画像表示装置に、フィールド周波
数のより低い映像信号を入力して、階調画像の表示を行
う場合の様子を示したタイミングチャートである。ここ
では、ＮＴＳＣ方式の映像信号に対応して調整された画
像表示装置であって、見かけ上のフィールド周波数を、
ＮＴＳＣ方式のフィールド周波数（６０Ｈｚ）の４倍と
したものに、フィールド周波数が５０ＨｚであるＰＡＬ
方式の映像信号を入力した場合について説明する。

【００７９】 図７は、ＰＡＬ方式の画像表示装置にお
ける駆動パルスと、ＮＴＳＣ方式の画像表示装置におけ
る駆動パルスとを比較して表示した図であり、ともに６
４階調の画像を表示するための４分割された駆動パルス
Ｄ１〜Ｄ４からなる。

【００８０】 （ｂ）に示した様に、ＮＴＳＣ方式の画
像表示装置では、１フィールドの駆動制御が、ＮＴＳＣ
方式のフィールド周期ｔ _ＮＴＳＣである１／６０秒で完
了する一方、（ａ）に示した様に、各画像データはＰＡ
Ｌ方式のフィールド周期ｔ_ＰＡＬである１／５０秒ごと
にリフレッシュ（更新）される。このため、両フィール
ド周期ｔ_ＮＴＳＣ、ｔ_ＰＡＬの差である期間Δｔ（１／
３００秒）では、発光時間に変換された画像データの一
部（駆動パルスＤ１に相当）が、フィールド内で再表示
されることになる。

【００８１】ここで、駆動パルスＤ１は分割された発光
時間の１つであるため、期間△ｔでの再表示は複数階調
であり、画像データに基づく各画素の濃淡に対応してい
る。従って、期間△ｔにおける再表示が、本来の６４階
調の画像（駆動パルスＤ１＋Ｄ２＋Ｄ３＋Ｄ４に相当）
に対し、さらに時間的に累積されることによって生ずる
表示画像への影響は軽微であると考えられ、少なくとも
視覚的には影響がないことを実験により確認した。

【００８２】この様にして、本発明による画像表示装置
は、より低いフィールド周波数の画像データを表示する
ことができるので、ＮＴＳＣ方式、ＰＡＬ方式等のフィ
ールド周波数の異なる複数の映像信号のいずれにも対応
することができる。

【００８３】なお、本実施の形態においては、見かけ上
のフィールド周波数を４倍とする場合について説明した
が、原理的には、見かけ上のフィールド周波数を２倍以
上であれば、同様の効果を得ることができる。例えば、
見かけ上のフィールド周波数を、入力され得る映像信号
の各フィールド周波数の公倍数となる様に決定すること
もできる。

【００８４】 実施の形態７． 次に、本発明の実施の形態７について説明する。図８
は、本実施の形態による駆動パルスの一例を示した説明
図である。この図は、実施の形態１から３に示した画像
表示装置に、フィールド周波数のより高い映像信号を入
力して、階調画像の表示を行う場合の様子を示したタイ
ミングチャートである。ここでは、実施の形態６の場合
とは逆に、ＰＡＬ方式の映像信号に対応して調整された
画像表示装置であって、見かけ上のフィールド周波数
を、ＰＡＬ方式のフィールド周波数（５０Ｈｚ）の４倍
としたものに、フィールド周波数が６０ＨｚであるＮＴ
ＳＣ方式の映像信号を入力した場合について説明する。

【００８５】図８の（ａ）は、ＰＡＬ方式の画像表示装
置における駆動パルスと、ＮＴＳＣ方式の画像表示装置
における駆動パルスとを比較して表示した図であり、と
もに６４階調の画像を表示するための４分割された駆動
パルスＤ１〜Ｄ４からなる。

【００８６】（ａ）に示した様に、ＰＡＬ方式の画像表
示装置では、１フィールドの駆動制御が、ＰＡＬ方式の
フィールド周期ｔ_PALである１／５０秒で完了する一
方、（ｂ）に示した様に、各画像データはＮＴＳＣ方式
のフィールド周期ｔ_NTSCである１／６０秒ごとにリフレ
ッシュ（更新）される。

【００８７】このため、両フィールド周期ｔ_PAL、ｔ
_NTSCの差である期間△ｔ（１／３００秒）においては、
次フィールドにおける分割された駆動パルスＤ１’に基
づいて、発光体４Ｌの駆動制御が行われ、本来の駆動パ
ルスＤ４の一部については、実際に駆動制御が行われ
ず、本来表示されるべき画像データの一部が欠落するこ
とになる。

【００８８】しかしながら、この駆動パルスＤ４は分割
された発光時間の１つであるため、期間△ｔで欠落する
駆動パルスは複数階調であり、画像データに基づく各画
素の濃淡に対応している。従って、期間△ｔにおける欠
落による表示画像への影響は軽微であると考えられ、少
なくとも視覚的には影響がないことを実験により確認し
た。

【００８９】この様にして、本発明による画像表示装置
は、より高いフィールド周波数の画像データを表示する
ことができるので、ＮＴＳＣ方式、ＰＡＬ方式等のフィ
ールド周波数の異なる複数の映像信号のいずれにも対応
することができる。

【００９０】なお、各実施の形態において、６ビットの
回路を用いて、６４階調の画像を表示する場合について
説明したが、本発明はこの様な場合に限られるものでは
なく、各回路のビット幅は、表示画像の階調数に応じて
任意に決定することができる。

【００９１】

【発明の効果】本発明による画像表示方法は、画像デー
タを、より短いフィールド周期における各画素の発光時
間に変換し、画像データのフィールド周期内であって、
短いフィールド周期が経過した後は、画像データのフィ
ールド周期が経過するまで、再び短いフィールド周期内
における発光動作を開始する。このため、フィールド周
期の差により、再表示されるのは階調を有する画像であ
り、差再表示による表示画像への影響を低減することが
できる。従って、より高いフィールド周波数の画像デー
タについても、画質を大きく低下させることなく表示す
る画像表示装置を提供することができる。

【００９２】 また、本発明による画像表示方法は、画
像データを、より長いフィールド周期における各画素の
発光時間に変換し、画像データのフィールド周期内にお
ける発光時間だけ発光動作を行う。このため、フィール
ド周期の差により、表示されないのは階調を有する画像
であり、その欠落による表示画像への影響を低減するこ
とができる。従って、より低いフィールド周波数の画像
データについても、画質を大きく低下させることなく表
示する画像表示装置を提供することができる。

【００９３】 また、本発明による画像表示方法は、フ
ィールド周期を２^ｎ以上の周期に分割する一方、各画素
の発光時間を２^ｎ以上の発光時間に分割し、分割された
発光時間を分割された周期のそれぞれに配置する。この
ため、簡単な回路を用いて、分割された各周期において
階調を有する画像を表示しながら、画像表示の周波数を
高めることができ、見かけ上のフィールド周波数を高く
してフリッカを目立たなくすることができる。

【００９４】 また、本発明による画像表示装置は、フ
ィールド周期を２以上の周期に分割する一方、各画素の
発光時間を２以上の発光時間に分割し、分割された発光
時間を分割された周期のそれぞれに配置する。このた
め、分割された各周期において階調を有する画像を表示
しながら、画像表示の周波数を高めることができ、見か
け上のフィールド周波数を高くしてフリッカを目立たな
くすることができる。特に、大画面、高輝度の画像表示
装置であって、フリッカの目立たない高画質の表示を行
うものを提供することができる。

【００９５】 また、本発明による画像表示装置は、デ
ータ変換手段が、計数手段の計数値に基づいて予め記憶
されたデータを読み出す第二の記憶手段であるため、簡
単な回路により、見かけ上のフィールド周波数を高くす
ることができる。

【００９６】 また、本発明による画像表示装置は、フ
ィールド周期を２^ｎ以上の周期に分割する一方、各画素
の発光時間を２^ｎ以上の発光時間に分割し、分割された
発光時間を分割された周期のそれぞれに配置する。この
ため、分割された各周期において階調を有する画像を表
示しながら、画像表示の周波数を高めることができ、見
かけ上のフィールド周波数を高くしてフリッカを目立た
なくすることができる。

【００９７】 また、本発明による画像表示装置は、フ
ィールド周期を２^ｎ以上の周期に分割する一方、各画素
の発光時間を２^ｎ以上の発光時間に分割し、分割された
発光時間を分割された周期のそれぞれに配置し、比較手
段が、計数手段の出力のビット順序を並べ替えたデータ
と、記憶手段の出力とを比較するため、簡単な回路によ
り、見かけ上のフィールド周波数を高くしてフリッカを
目立たなくすることができる。

【００９８】 また、本発明による画像表示装置は、比
較手段が、計数手段の出力する最上位ビットのデータ
と、記憶手段の出力する最下位ビットのデータとを比較
する。このため、簡単な回路により、各画素の発光時間
を少なくとも２個の発光時間に分割し、分割された発光
時間を分割された周期のそれぞれに配置することができ
る。

【００９９】 また、本発明による画像表示装置は、比
較手段が、計数手段の出力する最上位ビットと、記憶手
段の出力する最下位ビットとを比較するとともに、計数
手段の出力する最上位ビットの次に大きいビットと、記
憶手段の出力する最下位ビットの次に小さいビットとを
比較する。このため、簡単な回路により、各画素の発光
時間を少なくとも４個の発光時間に分割し、分割された
発光時間を分割された周期のそれぞれに配置することが
できる。

【０１００】 また、本発明による画像表示装置は、表
示部が、複数の表示モジュールにより構成され、各モジ
ュールが、１又は２以上の画素と、その駆動回路とを備
えて構成される。従って、表示モジュールごとに、分割
された各周期において階調を有する画像を表示しなが
ら、画像表示の周波数を高めることができ、見かけ上の
フィールド周波数を高くすることができる。特に、フィ
ールド周波数の異なる画像データを表示させる場合に、
駆動回路を変更する必要がないため、複数の表示モジュ
ールにより画像表示装置を構成することが容易となる。
また、この様な画像表示装置は、その使用方法も簡便と
なる。さらに、表示モジュールごとに駆動回路を備え、
各駆動回路が表示モジュール内の画素を駆動するため、
画像表示の周波数を高めることが容易となる。

【０１０１】 また、本発明による画像表示装置は、各
表示モジュールの駆動回路が、表示モジュールごとに、
各Ｘ電極に対し順次に又は任意に走査信号を印加すると
ともに、各Ｙ電極に対しデータ信号を印加する回路であ
って、フィールド周期を２以上の周期に分割する一方、
各画素の発光時間も２以上の発光時間に分割し、分割さ
れた発光時間を、分割された周期のそれぞれに配置す
る。従って、表示モジュールごとにＸ、Ｙ電極により走
査を行う画像表示装置において、分割された各周期にお
いて階調を有する画像を表示しながら、画像表示の周波
数を高めることができ、見かけ上のフィールド周波数を
高くすることができる。

【０１０２】

【０１０３】

【図面の簡単な説明】

【図１】 実施の形態１による画像表示装置の要部の一
構成例を示した図である。

【図２】 実施の形態２による画像表示装置の要部の一
構成例を示した図である。

【図３】 コンパレータに入力される比較データの一例
と、この時の発光体の駆動パルスの一例を示した図であ
る。

【図４】 実施の形態３による画像表示装置の要部の一
構成例を示した図である。

【図５】 実施の形態５による画像表示装置の要部の一
構成例をした図である。

【図６】 Ｘ電極及びＹ電極の電圧変化の一例を示した
タイミングチャートである。

【図７】 実施の形態６による駆動パルスの一例を示し
た説明図である。

【図８】 実施の形態７による駆動パルスの一例を示し
た説明図である。

【図９】 従来の画像表示装置の一構成例を示した概略
図である。

【図１０】 図９に示した画素ブロック４の一構成例を
示した図である。

【図１１】 コンパレータから出力される駆動パルスの
一例を示した図である。

【図１２】 従来の画像表示装置の他の構成例の要部を
示した図である。

【図１３】 従来の画像表示装置の他の構成例の要部を
示した図である。

【図１４】 各発光体、Ｘ電極及びＹ電極の関係を示し
た図である。

【図１５】 Ｘ電極及びＹ電極の電圧変化の一例を示し
たタイミングチャートである。

【符号の説明】

ｔｏ、ｔ_NTSC、ｔ_PAL フィールド周期 ｔｏ／２、ｔｏ／４ 分割された周期 γ 発光時間 γ／２、γ／４ 分割された発光時間 ３ 表示モジュール ４Ｌ 画素（発光体） ４ 画素ブロック ４０Ａ、４０Ｂ、４０Ｃ、４２Ａ 駆動回路 ４０１、４１１、４２１ 第一の記憶手段 ４０２、４１２、４２２ 計数手段 ４０３、４１３、４２３ 比較手段 ４０４ データ変換手段、第二の記憶
手段 Ｘ１〜Ｘｍ Ｘ電極 Ｙ１〜Ｙｍ Ｙ電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前嶋 一也 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 江藤 力 東京都千代田区大手町二丁目６番２号 三菱電機エンジニアリング株式会社内 (56)参考文献 特開 平４−329591（ＪＰ，Ａ) 特開 平５−88647（ＪＰ，Ａ) 特開 平10−254385（ＪＰ，Ａ) 特開 平９−230824（ＪＰ，Ａ) 特開 平４−125588（ＪＰ，Ａ) 特開 平８−320673（ＪＰ，Ａ) 特公 昭53−656（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 H04N 5/66 - 5/74

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 第一のフィールド周期ごとの画像データ
   を、前記第一のフィールド周期よりも短い第二のフィー
   ルド周期における各画素の発光時間に変換し、 前記第二のフィールド周期を２以上の周期に分割すると
   ともに、各画素の前記発光時間を２以上の発光時間に分
   割し、分割された各発光時間の累積時間は、分割する前
   の前記発光時間と等しく、 前記分割された各発光時間を分割された周期のそれぞれ
   に配置し、前記第一のフィールド周期内において、これ
   らの発光時間だけ各画素を点灯させ、 さらに、前記第一のフィールド周期内であって、前記第
   二のフィールド周期が経過した後は、分割された発光時
   間に変換された前記画像データを、前記第一のフィール
   ド周期が経過するまで再び表示することを特徴とする画
   像表示方式。
2. 【請求項２】 第一のフィールド周期ごとの画像データ
   を、前記第一のフィールド周期よりも長い第三のフィー
   ルド周期における各画素の発光時間に変換し、 前記第三のフィールド周期を２以上の周期に分割すると
   ともに、各画素の前記発光時間を２以上の発光時間に分
   割し、分割された各発光時間の累積時間は、分割する前
   の前記発光時間と等しく、 前記分割された各発光時間を分割された周期のそれぞれ
   に配置し、前記第一のフィールド周期内における発光時
   間だけ各画素を点灯させて階調画像を表示することを特
   徴とする画像表示方式。
3. 【請求項３】 フィールド周期を２^ｎ以上（ｎは自然
   数）の周期に分割するとともに、フィールド周期におけ
   る各画素の発光時間を２^ｎ以上（ｎは自然数）の発光時
   間に分割することを特徴とする請求項１または２記載の
   画像表示方式。
4. 【請求項４】 フィールド周期ごとに、画像データに基
   づく発光時間だけ各画素を点灯させて、階調画像を表示
   する表示部を有する画像表示装置において、前記画像デ
   ータを前記フィールド周期における各画素の発光時間に
   変換し、駆動信号を出力する駆動回路と、前記駆動信号
   に基づいて点灯する画素とを備え、 前記駆動回路が、前記フィールド周期を２以上のフィー
   ルド周期に分割するとともに、前記フィールド周期にお
   ける発光時間を２以上の発光時間に分割し、分割された
   各発光時間を分割されたフィールド周期のそれぞれに配
   置する構成とし、 さらに前記駆動回路が、フィールドごとに各画素の発光
   時間を記憶保持する第一の記憶手段と、 前記フィールド周期において所定の時間間隔で計数を行
   う計数手段と、 前記計数手段の出力に基いて、予め定められたデータを
   出力するデータ変換手段と、 前記第一の記憶手段の出力及び前記データ変換手段の出
   力を比較する比較手段とを備えて構成されることを特徴
   とする画像表示装置。
5. 【請求項５】 前記データ変換手段が、前記計数手段の
   出力に基づいて、予め記憶されたデータを読み出す第二
   の記憶手段であることを特徴とする請求項４記載の画像
   表示装置。
6. 【請求項６】 フィールド周期を２^ｎ以上（ｎは自然
   数）のフィールド周期に分割するとともに、フィールド
   周期における各画素の発光時間を２^ｎ以上（ｎは自然
   数）の発光時間に分割することを特徴とする請求項４記
   載の画像表示装置。
7. 【請求項７】 フィールド周期ごとに、画像データに基
   づく発光時間だけ各画素を点灯させて,階調画像を表示
   する表示部を有する画像表示装置において、前記画像デ
   ータを前記フィールド周期における各画素の発光時間に
   変換し、駆動信号を出力する駆動回路と、前記駆動信号
   に基づいて点灯する画素とを備え、 前記駆動回路が、前記フィールド周期を２^ｎ以上（ｎは
   自然数）のフィールド周期に分割するとともに、前記フ
   ィールド周期における発光時間を２^ｎ以上（ｎは自然
   数）の発光時間に分割し、分割された各発光時間を分割
   されたフィールド周期のそれぞれに配置する構成とし、 さらに前記駆動回路が、フィールドごとに各画素の発光
   時間を記憶保持する記憶手段と、 前記フィールド周期において所定の時間間隔で計数を行
   う計数手段と、 前記計数手段の出力のビット順序を並べ替えて、前記記
   憶手段の出力と比較する比較手段とを備えて構成される
   ことを特徴とする画像表示装置。
8. 【請求項８】 前記比較手段は、前記計数手段が出力す
   る最上位ビットのデータを、前記記憶手段が出力する最
   下位ビットのデータと比較することを特徴とする請求項
   ７に記載の画像表示装置。
9. 【請求項９】 前記比較手段は、前記計数手段が出力す
   る最上位ビットの次に大きいビットのデータを、前記記
   憶手段が出力する最下位ビットの次に小さいビットのデ
   ータと比較することを特徴とする請求項８に記載の画像
   表示装置。
10. 【請求項１０】 表示部が複数の表示モジュールにより
    構成され、各前記表示モジュールが、１又は２以上の画
    素と、その駆動回路とを備えて構成されることを特徴と
    する請求項４から９のいずれかに記載の画像表示装置。
11. 【請求項１１】 表示部が複数の表示モジュールにより
    構成され、各前記表示モジュールが、マトリックス状に
    配置された画素と、その駆動回路とを備え、 前記マトリックス状に配置された画素は、走査線方向に
    配置された複数のＸ電極と、これに交叉する複数のＹ電
    極とを備え、 前記駆動回路が、各前記Ｘ電極に対し、順次に又は任意
    に走査信号を印加するとともに、各前記Ｙ電極に対しデ
    ータ信号を印加する回路として構成されることを特徴と
    する請求項４から９のいずれかに記載の画像表示装置。