JP4103076B2 - 画像表示装置の誤差拡散処理方法、及び画像表示装置 - Google Patents
画像表示装置の誤差拡散処理方法、及び画像表示装置 Download PDFInfo
- Publication number
- JP4103076B2 JP4103076B2 JP2003175971A JP2003175971A JP4103076B2 JP 4103076 B2 JP4103076 B2 JP 4103076B2 JP 2003175971 A JP2003175971 A JP 2003175971A JP 2003175971 A JP2003175971 A JP 2003175971A JP 4103076 B2 JP4103076 B2 JP 4103076B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- error diffusion
- video signal
- pixel
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行うプラズマ・ディスプレイ・パネル（以下ＰＤＰと記す）表示装置、デジタル・マイクロミラー・デバイス（以下ＤＭＤと記す）、フィールド・エミッション・ディスプレイ（以下ＦＥＤと記す）表示装置、エレクトロ・ルミネッセンス・ディスプレイ（以下ＥＬと記す）等の表示デバイスにおける画像表示装置の誤差拡散処理方法、及び画像表示装置に関する。
【０００２】
【従来の技術】
映像信号を表示する画像表示装置の中で、例えば１フィールドを複数のサブフィールドに分割して階調表示するＰＤＰ表示装置や、ＤＭＤを用いたディジタル・ライト・プロセシング（ＤＬＰ）表示装置、パルス幅変調によって階調表示するＦＥＤ表示装置、サブフィールドに分割して駆動したりパルス幅変調によって階調表示するＥＬ表示装置等のマトリクス型表示装置においては、駆動方法によってはデジタル的に制限された階調数でしか表示することができない特質を有している。このため、このような表示装置で表現出来るビット数（階調数）よりも、入力映像信号のビット数が大きい場合が少なくない。
また受像側の表示部を陰極線管（以下ＣＲＴと記す）と想定して設計されているテレビジョン放送システム等では、受像側のＣＲＴが有する逆ガンマ特性と組合わせてリニアな階調特性となるように、予め送信側でガンマ特性を施している。しかし、上記の表示装置はＣＲＴとは異なり、表示装置自体はリニアな階調特性であるから、ＣＲＴと同様な階調特性で画像表示するには、入力映像信号に逆ガンマ補正処理を施し、リニアな階調特性に戻してから画像表示することが必要になる。この逆ガンマ補正処理では、極力階調が損なわれないようにするため、一旦ビット数を上げることが行われる。
【０００３】
このように、入力された映像信号のビット数もしくは逆ガンマ補正回路より出力された映像信号のビット数（第１ビット数）が、表示装置によって表現するビット数（第２ビット数）よりも大きい場合には、ビット数を削減する必要が生じることになる。そして、ビット数を削減すれば階調が損なわれるので、画質を維持するためには何らかの多階調化処理が必要になり、従来その一例として誤差拡散法が用いられている。
この誤差拡散法による多階調化処理は、上記のデジタル的に制限された第２ビット数を超える第１ビット数に相当する階調表示を得るために次のように行う。
【０００４】
図６において、Ｐは映像信号中の注目画素を構成するＲ，Ｇ，Ｂ信号３ドットの内の１つであり、第２ビット数では十分に表現できない階調数を有するドットである。Ａは表示画面上で右隣のドット、Ｂは左下のドット、Ｃは真下のドット、Ｄは右下のドットである。誤差拡散法は同図に示すように、注目ドットＰにおいて表現することができない第１ビット数と第２ビット数の差を、複数の周辺ドットＡ〜Ｄに一定の誤差拡散係数（重み）を付けて拡散することによって、見かけ上第１ビット数に相当する映像信号となるようにするものである。
これに具体的な数値を入れて説明すると、例えば、表示装置が８ビットの階調能力しかなく、１２ビットのドットデータの上位８ビットにより階調表示する場合は、残りの下位４ビット分のドットデータに一定の重みを付けて、周辺ドットＡ〜Ｄに拡散することによって、視覚的な積分効果を利用して１２ビット相当の階調表示を行う。図６において、周辺ドットＡ〜Ｄに添えた７／１６、３／１６、５／１６、１／１６は重み付けの程度を表す誤差拡散係数の一例である。なお、Ｒ，Ｇ，Ｂの３原色信号に対して共通の誤差拡散係数を用いる。
【０００５】
次にこのような誤差拡散処理回路を搭載しているＰＤＰ表示装置の従来例として、３電極型のＡＣ方式ＰＤＰ表示装置を例に説明する。
ＰＤＰ表示装置は、動作状態を点灯か非点灯の２値表示として使用する。そして、画像表示用としての多階調表示を行うために、フィールド内時分割駆動表示方法による視覚積分効果を利用して中間調表示を実現させている。
図７は、一般的なＡＣ方式ＰＤＰ表示装置の一例を示すブロック図である。同図において、Ｒ，Ｇ，Ｂ信号よりなる３系統の映像信号は、外部より映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理等の信号処理を施してから、逆ガンマ補正回路２に供給する。Ｒ，Ｇ，Ｂ信号は一例として８ビット（２５６階調）デジタル信号である。逆ガンマ補正回路２は、入力されたＲ，Ｇ，Ｂ信号に対し、夫々同じ特性の逆ガンマ補正処理を施し、一例として１２ビット（４０９６階調）デジタル信号として出力する。８ビット信号を１２ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路２より出力された Ｒ，Ｇ，Ｂ信号は、誤差拡散処理回路３に供給される。
【０００６】
誤差拡散処理回路３は、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち、図６で説明したように、１２ビットデジタル信号の内の下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。
次のフレームメモリ４には誤差拡散処理された８ビットのＲ，Ｇ，Ｂ信号が供給される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切換わる。なお、画像信号の形態が入出力共にＲ，Ｇ，Ｂ信号別の３系統となっている場合には、フレームメモリは３つ必要であり、Ｒ，Ｇ，Ｂ信号が複合されて１系統となっている場合には、フレームメモリ４は１つで構成される。図７はフレームメモリ４の内部でＲ，Ｇ，Ｂ信号を複合して１系統とし、１つのフレームメモリで構成している例を示している。
【０００７】
メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を供給して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を供給し、フレームメモリ４からのサブフィールド信号の読み出しを制御する。フレームメモリ４より読み出されたサブフィールド信号の画像ビット情報は、表示データ信号として次のアドレス電極駆動回路８に供給される。
一方、駆動パルス発生回路７は、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち、駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。以上の動作により画面上にＲ，Ｇ，Ｂ信号を表示する。
【０００８】
図８は、図７に示すＰＤＰ表示装置による表示動作を説明するための駆動波形の一例を示す図である。図８には、Ａ１〜Ａｍなるアドレス電極１１と、ＸなるＸ電極１２と、Ｙ１〜ＹｎなるＹ電極１３に供給する駆動波形を示している。この図８に示すように、１サブフィールドは、リセット期間、アドレス期間、維持放電期間の３種類の期間によって構成されている。なお、サブフィールドとはフィールドの一部を構成するものであり、これについては後に詳述する。
【０００９】
まずリセット期間においては、全画面一括消去、全画面一括書き込み、全画面一括消去の３段階の動作が順になされる。このように、リセット期間が３段階の動作によって構成されている主な理由は、リセット期間の次のアドレス期間における表示書き込み放電を安定化させるためと、駆動ドライバＩＣの消費電力を抑え、低いアドレス電圧で高速に表示書き込み放電させるためである。なお、リセット期間は、サブフィールド毎に構成する場合とフィールドに１回ないし数回のみで構成する場合とがある。
次にアドレス期間においては、各サブフィールドに割り当てられた表示データである画像ビット情報を各ライン毎に順に書き込む動作を行う。アドレス電極１１では、表示するライン数の画像ビット情報を、Ｙ１行から１行ずつシリアルデータとして順に出力する。このとき、各アドレス電極Ａ１〜Ａｍでは、表示させる放電セルのみにアドレスパルスを選択的に印加する。
【００１０】
またＹ電極１３には、アドレス電極１１に印加されるシリアルデータに対応して、Ｙ電極１３における電極Ｙ１から電極Ｙｎに向かって１行ずつ順番に、アドレスパルスと同位相で、０Ｖの電圧にするスキャンパルスが印加される。これにより、アドレス電極１１にアドレスパルスが印加されると共に、Ｙ電極１３にスキャンパルスが印加されている場合にのみ、画像ビット情報が書き込まれる。そして、維持放電期間では、Ｙ電極１３とＸ電極１２に放電を維持させるためのサステインパルスを交互に印加する。このときアドレス電極１１は０Ｖに固定しているが、アドレス期間において画像ビット情報が書き込まれた放電セルに残留している壁電荷とサステインパルスのみで再放電（維持放電）する。したがって、維持放電期間では、アドレス期間で画像ビット情報が書き込まれた放電セルのみ、サステインパルスを印加した回数だけ放電が持続する。
このように、ＡＣ方式ＰＤＰ表示装置には、セル自体に壁電荷を残留させて、パネルにメモリ機能を持たせている。
【００１１】
図９は、サブフィールド分割による中間調表示をする場合のサブフィールドの構成を示す一例であリ、縦軸Ｙ１〜Ｙｎは表示ライン数を、横軸は時間軸を表している。
同図では、２５６階調（８ビット）を得るために、１フィールドを輝度の相対比が異なる８個のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位ビット）まで順番にサブフィールドを構成している。このように、１フィールドをＭ個のサブフィールドに分割して、画像ビット情報に基づいたビットの重み付けによる視覚的な積分効果を利用して２のＭ乗の階調をＰＤＰ１４に画像表現している。夫々のサブフィールドは図９で示すように、リセット期間、アドレス期間、維持放電期間で構成される。サブフィールド毎に維持放電期間の長さが異なっているのは、ビットの重み付けに相当した維持パルス（サステインパルス）数を印加しているためである。実際に印加される維持パルス数は、ＬＳＢ側から１、２、４、８、… １２８であり、発光輝度を得るため、更にそのＮ倍（Ｎは1以上の整数）のパルス数を印加するようにしている。
【００１２】
以上は従来行われている誤差拡散処理方法とＰＤＰ表示装置の動作であるが、近年、ＰＤＰ表示装置の発光効率が改善されて、維持パルス数１個分の輝度が上がり、画面全体の輝度が高くなってきた。これに伴い、低階調部分の出力輝度も大きくなり、その結果、誤差拡散特有の周期的なパターンノイズによる画質妨害が低階調部分で目立つという新たな問題が発生してきた。
このような問題を改善する技術として、低階調の輝度を下げるために、階調の重み付けが小さいサブフィールドへ印加する維持パルスを２回分につき１回へと、２分の１に減らして駆動する方法やそれと等価な方法が考案されている。その一例として下記特許文献１に低階調の輝度を下げる技術が開示されている。
この特許文献１の方法では、重み付けが最小の第１サブフィールドに対して、アドレス期間での駆動を変更し、第１サブフィールドに割り当てられた画像ビット情報を１ラインおきに書き込む動作を行っているのである。すなわち、ノンインターレース信号として処理してきた画像ビット情報を、第１サブフィールドのみ、フィールド毎に交互に奇数ラインと偶数ラインの放電セルに書き込むインターレース走査を行うことで２分の１の放電量として、出力輝度を押さえる駆動が行われている。
【００１３】
【特許文献１】
特開２００２−３２３８７２号公報
【００１４】
【発明が解決しようとする課題】
しかし、従来の誤差拡散方法では、上記のようにサブフィールドの一部をインターレース走査による書き込みを行うと、次のような問題が発生する。すなわち、インターレース走査による書き込みでは、図６における１ライン下のドットへの誤差拡散データが常に使われずに消失してしまうため、正常な多階調化表示が行われず、低階調部の画質劣化を引き起こしてしまうという問題点である。また、この問題の解決のため、ライン方向への誤差拡散を１ライン下ではなく、２ライン下にする方法もあるが、この場合には、第２サブフィールド以降のように、インターレース走査による書き込みをしないサブフィールドでは、反って誤差拡散パターンが目立つなどの画質妨害を引き起こす問題があって利用することが出来ない。
【００１５】
本発明はこのような問題点に鑑みなされたものであり、誤差拡散処理回路までをノンインターレース信号で処理した後に、一部のサブフィールドがインターレース走査による書き込みを行った場合にも、垂直方向に拡散する誤差拡散データが消失することがなく、低階調部の階調性を保つことができる画像表示装置の誤差拡散処理方法、及び画像表示装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
本発明は、上記課題を解決する手段として以下の（１）〜（４）の手段から成る。すなわち、
（１） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。
（２） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。
（３） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、外部からの切換信号に基づいて奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにすることを特徴とする画像表示装置。
（４） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、外部からの切換信号に基づいて奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにすることを特徴とする画像表示装置。
【００１７】
【発明の実施の形態】
以下、本発明の画像表示装置の実施形態につき、好ましい実施例により図面を参照して説明する。なお、従来例における構成と同一の構成については、同一の参照符号を付してある。
図１は、本発明における誤差拡散処理を用いた表示装置の実施例を示すブロック図。図２は、図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図。図３は、本発明における誤差拡散処理の動作を説明する図。図４は、本発明の実施例による誤差拡散処理の動作を説明するための図。図５は、本発明の他の実施例による誤差拡散処理の動作を説明するための図である。
【００１８】
図１において、Ｒ，Ｇ，Ｂ信号よりなる３系統の映像信号は、外部より映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理回路等の映像信号処理を施してから、逆ガンマ補正回路２に供給する。Ｒ，Ｇ，Ｂ信号は８ビット（２５６階調）のデジタル信号である。逆ガンマ補正回路２は、入力されたＲ，Ｇ，Ｂ信号に対し夫々同じ特性の逆ガンマ補正処理を施し、１２ビット（４０９６階調）のデジタル信号として出力する。逆ガンマ補正回路２より出力されたＲ，Ｇ，Ｂ信号は、誤差拡散処理回路３００に供給される。
誤差拡散処理回路３００は、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち、１２ビットデジタル信号の内の下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。この誤差拡散処理回路３００の具体的構成や動作の詳細については後述する。
【００１９】
次のフレームメモリ４には誤差拡散処理された８ビットのＲ，Ｇ，Ｂ信号が供給される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切換わる。メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を供給して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を供給し、フレームメモリ４より読み出されたサブフィールド信号の画像ビット情報は、表示データ信号として次のアドレス電極駆動回路８に供給される。
このとき、フレームメモリ４からは第１サブフィールド用の画像ビット情報のみ１ラインおきに読み出される。例えば、あるフィールドで奇数ラインの画像ビット情報を読み出し、次のフィールドでは、偶数ラインの画像ビット情報を読み出すという方法である。このような読み出しを行うことで、第１サブフィールドはインターレース走査による表示が可能となり、このサブフィールドの輝度を２分の１にすることが出来る。
なお、サブフィールドのインターレース走査は、この実施例のようにフレームメモリ４の読み出しで行うほか、アドレス電極駆動回路８からＰＤＰ１４へ書き込むときに１ラインおきに行うことでも可能である。
一方、駆動パルス発生回路７は、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち、駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。こうして各種駆動パルスで制御されたＰＤＰ１４は、画面上にＲ，Ｇ，Ｂ信号を画像表示する。
【００２０】
次に誤差拡散処理回路３００の具体的構成について、図２を用いて説明する。誤差拡散処理回路３００は、Ｒ用誤差拡散処理回路３００Ｒ、Ｇ用誤差拡散処理回路３００Ｇ、Ｂ用誤差拡散処理回路３００Ｂより構成され、Ｒ，Ｇ，Ｂ信号は夫々の誤差拡散処理回路３００Ｒ、３００Ｇ、３００Ｂに供給される。誤差拡散処理回路３００Ｒ、３００Ｇ、３００Ｂは、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち１２ビットのデジタル映像信号の下位４ビットに一定の誤差拡散係数を乗じた上で複数の隣接画素に拡散して、最終的には８ビットのデジタル信号として出力する。
なお、Ｒ用誤差拡散処理回路３００Ｒ、Ｇ用誤差拡散処理回路３００Ｇ、Ｂ用誤差拡散処理回路３００Ｂは、全て同一の構成であるので、Ｇ用誤差拡散処理回路３００ＧとＢ用誤差拡散処理回路３００Ｂの動作説明は省略する。
【００２１】
図２において、図１の逆ガンマ補正回路２より供給された１２ビットのＲ信号は、後述する加算器３０６、リミッタ３０７を経て出力され、リミッタ３０７より出力された１２ビットのデータの内、下位４ビットがラインメモリ３０１および１画素右方向へ拡散するための乗算器３０３に供給される。この下位４ビットは、１２ビットのデジタル信号（４０９６階調）を８ビットのデジタル信号（２５６階調）に削減することにより失われる階調の差分（誤差データ）に相当するものである。ラインメモリ３０１は、下位４ビットの誤差データを１ライン分より若干短い時間だけ遅延してラインメモリ３０２に供給すると共に、１ライン下の隣接３画素へ拡散するための乗算器３０４に供給する。
ラインメモリ３０２は、ラインメモリ３０１より入力された４ビットの誤差データを１ライン分遅延して２ライン下の隣接３画素へ拡散するための乗算器３０５に供給する。
【００２２】
乗算器３０３、３０４、３０５は、入力された４ビットの誤差データに夫々所定の誤差拡散係数を乗じた上で、加算器３０６に夫々供給する。なお、乗算器３０３、３０４、３０５で乗じる７種類の誤差拡散係数は、合計すると１になるように設定する。乗算器３０４、３０５には、２フィールド毎にハイとローが切換わる切換信号が供給される。この切換信号による動作説明は後述する。
加算器３０６は、１２ビットの入力信号と乗算器３０３、３０４、３０５からの夫々の誤差拡散データとを加算する。即ち、加算器３０６は、図３（ａ）の注目ドットＰ′に対し、周辺ドットＡ′〜Ｇ′に夫々の誤差拡散係数を乗じた誤差拡散データが加算される。
加算器３０６より出力されたデータは、リミッタ３０７に供給される。リミッタ３０７は、注目ドットＰ′に対する誤差拡散データの加算処理によって得たデータの値が上位１２ビットを超えた分（オーバーフロー）を制限すると共に、加算後の出力を上位１２ビットにして出力する。リミッタ３０７より出力された１２ビットのデータの内、更に下位４ビットがラインメモリ３０１に供給され、以上の動作が繰り返される。
【００２３】
以上のように、注目ドットＰ′に対する誤差データの加算処理をドット毎に順次行うことは、結果として、図３（ｂ）に示すように、注目ドットＰにおける下位４ビット分のデータに夫々誤差拡散係数を乗じて周辺ドットＡ〜Ｇに拡散することと等価である。
【００２４】
次に、乗算器３０４、３０５に供給される切換信号の動作を図４及び図５を用いて説明する。図４（Ａ）と（Ｂ）は、２フィールド毎に切換わる切換信号に応じて注目ドットＰより拡散される拡散方法を示したものである。なお、説明の便宜上、図４と図５では、Ａ〜Ｇは周辺ドットの位置情報ではなく、その位置にあるドットへ乗じる夫々の誤差拡散係数を表すものとする。
一部のサブフィールドでインターレース走査による書き込みが行われた場合には、図４（Ａ）の誤差拡散のみを行っていると、誤差拡散係数Ｂ、Ｃ、Ｄは拡散されることが無く、常時消失してしまう。そこで、インターレース走査が一巡する２フィールド毎に、図４（Ｂ）のように、注目ドットＰから１ライン下方向へ拡散する誤差拡散係数を夫々２ライン下方向へ、また、注目ドットＰから２ライン下方向へ拡散する誤差拡散係数を夫々１ライン下方向へ移動するようにする。
このようにして、インターレース走査が一巡する周期で１ライン下と２ライン下の誤差拡散係数を入れ替えるような誤差拡散処理を行うことで、一部のサブフィールドでインターレース走査による書き込みが行われた場合でも、常に同じ誤差拡散データが消失しないようようになり、誤差拡散処理の効果が維持される。
なお、本実施例では、誤差拡散係数の入れ替えを、インターレース走査が一巡する周期で行っているが、使用するＰＤＰ表示装置の性能や駆動方法によっては、この周期を変えた方が画面上で低階調部の画質劣化が改善される場合がある。したがって誤差拡散係数の入れ替えは、本実施例に限ることなく、インターレース走査が一巡する周期のｎ倍（ｎは１以上の整数）の周期で、画質劣化が最も改善されるところに設定すれば良い。
【００２５】
次に、図５は、図４による誤差拡散処理内容に加えて、更に同一ラインに拡散する誤差拡散係数を入れ替えるという操作を加えた実施例である。
同図では、（Ａ）から（Ｂ）への変化は図４と同じであるが、（Ｃ）は（Ａ）に更に同一ライン上で誤差拡散係数を入れ替える変化を加えたもの、（Ｄ）は同じく（Ｂ）に同一ライン上で誤差拡散係数を入れ替える変化を加えたものである。なお、（Ａ）（Ｂ）（Ｃ）（Ｄ）の順に切換わる各誤差拡散係数は、インターレース走査が一巡する周期の２ｎ倍の周期で繰り返すようにする。
このような誤差拡散処理を施せば、誤差拡散の規則性がランダム化されることになり、周期性のノイズ感が更に減少し、より好ましい誤差拡散処理効果が得られることになる。
【００２６】
なお、これまで述べた上記実施例は、１対２インターレースであるので、垂直方向へは２ラインまでの範囲の誤差拡散処理を示したが、１対３やそれ以上の比率のインターレースであるならば、３ライン以上の範囲にわたって垂直方向へ誤差拡散処理を施すことで適応可能であり、本発明では、インターレースの比率に合せて、一画面全体が表示されるインターレースの周期毎に誤差拡散係数を入れ替え処理すれば同様の効果が得られることになる。
【００２７】
また、本実施例では、画像表示装置をＰＤＰの場合で説明したが、これに限定されることは無く、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行う画像表示装置であれば全てに適応できる。
更に一部のサブフィールドでインターレース走査による書き込みが行われた場合について記述したが、それに限定されることは無く、例えばサブフィールドをインターレース走査する目的が異なる場合で、誤差拡散までをノンインターレース信号で処理した後に、全てのサブフィールドでインターレース走査による書き込みが行われる場合等についても当然適応可能である。
【００２８】
【発明の効果】
以上詳述したように、本発明の画像表示装置の誤差拡散処理方法、及び画像表示装置は、誤差拡散処理までをノンインターレース信号で処理した後に、サブフィールドの一部をインターレース走査した場合でも、垂直方向に拡散する誤差拡散データが消失することがなく、低階調部の階調性を保つことができると共に、インターレース走査していないサブフィールドでも、誤差拡散パターンなどの画質妨害を引き起こしてしまうことなく、ノイズ感のない良好な画像表示を行うことができる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の実施例を示すブロック図である。
【図２】図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図である。
【図３】本発明における誤差拡散処理の動作を説明する図である。
【図４】本発明の実施例による誤差拡散処理の動作を説明するための図である。
【図５】本発明の他の実施例による誤差拡散処理の動作を説明するための図である。
【図６】従来の誤差拡散処理による動作を説明するための図である。
【図７】従来のＰＤＰ表示装置の一例を示すブロック図である。
【図８】従来のＰＤＰ表示動作を説明するための駆動波形の一例を示す図である。
【図９】サブフィールド分割によって中間調表示をする構成の一例を示す図である。
【符号の説明】
１ 映像信号処理回路
２ 逆ガンマ補正回路
３ 誤差拡散処理回路
３００ 誤差拡散処理回路
４ フレームメモリ
５ メモリ書き込み制御回路
６ メモリ読み出し制御回路
７ 駆動パルス発生回路
８ アドレス電極駆動回路
９ Ｘ電極駆動回路
１０ Ｙ電極駆動回路
１１ アドレス電極
１２ Ｘ電極
１３ Ｙ電極
１４ ＰＤＰ（プラズマ・ディスプレイ・パネル）
【発明の属する技術分野】
本発明は、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行うプラズマ・ディスプレイ・パネル（以下ＰＤＰと記す）表示装置、デジタル・マイクロミラー・デバイス（以下ＤＭＤと記す）、フィールド・エミッション・ディスプレイ（以下ＦＥＤと記す）表示装置、エレクトロ・ルミネッセンス・ディスプレイ（以下ＥＬと記す）等の表示デバイスにおける画像表示装置の誤差拡散処理方法、及び画像表示装置に関する。
【０００２】
【従来の技術】
映像信号を表示する画像表示装置の中で、例えば１フィールドを複数のサブフィールドに分割して階調表示するＰＤＰ表示装置や、ＤＭＤを用いたディジタル・ライト・プロセシング（ＤＬＰ）表示装置、パルス幅変調によって階調表示するＦＥＤ表示装置、サブフィールドに分割して駆動したりパルス幅変調によって階調表示するＥＬ表示装置等のマトリクス型表示装置においては、駆動方法によってはデジタル的に制限された階調数でしか表示することができない特質を有している。このため、このような表示装置で表現出来るビット数（階調数）よりも、入力映像信号のビット数が大きい場合が少なくない。
また受像側の表示部を陰極線管（以下ＣＲＴと記す）と想定して設計されているテレビジョン放送システム等では、受像側のＣＲＴが有する逆ガンマ特性と組合わせてリニアな階調特性となるように、予め送信側でガンマ特性を施している。しかし、上記の表示装置はＣＲＴとは異なり、表示装置自体はリニアな階調特性であるから、ＣＲＴと同様な階調特性で画像表示するには、入力映像信号に逆ガンマ補正処理を施し、リニアな階調特性に戻してから画像表示することが必要になる。この逆ガンマ補正処理では、極力階調が損なわれないようにするため、一旦ビット数を上げることが行われる。
【０００３】
このように、入力された映像信号のビット数もしくは逆ガンマ補正回路より出力された映像信号のビット数（第１ビット数）が、表示装置によって表現するビット数（第２ビット数）よりも大きい場合には、ビット数を削減する必要が生じることになる。そして、ビット数を削減すれば階調が損なわれるので、画質を維持するためには何らかの多階調化処理が必要になり、従来その一例として誤差拡散法が用いられている。
この誤差拡散法による多階調化処理は、上記のデジタル的に制限された第２ビット数を超える第１ビット数に相当する階調表示を得るために次のように行う。
【０００４】
図６において、Ｐは映像信号中の注目画素を構成するＲ，Ｇ，Ｂ信号３ドットの内の１つであり、第２ビット数では十分に表現できない階調数を有するドットである。Ａは表示画面上で右隣のドット、Ｂは左下のドット、Ｃは真下のドット、Ｄは右下のドットである。誤差拡散法は同図に示すように、注目ドットＰにおいて表現することができない第１ビット数と第２ビット数の差を、複数の周辺ドットＡ〜Ｄに一定の誤差拡散係数（重み）を付けて拡散することによって、見かけ上第１ビット数に相当する映像信号となるようにするものである。
これに具体的な数値を入れて説明すると、例えば、表示装置が８ビットの階調能力しかなく、１２ビットのドットデータの上位８ビットにより階調表示する場合は、残りの下位４ビット分のドットデータに一定の重みを付けて、周辺ドットＡ〜Ｄに拡散することによって、視覚的な積分効果を利用して１２ビット相当の階調表示を行う。図６において、周辺ドットＡ〜Ｄに添えた７／１６、３／１６、５／１６、１／１６は重み付けの程度を表す誤差拡散係数の一例である。なお、Ｒ，Ｇ，Ｂの３原色信号に対して共通の誤差拡散係数を用いる。
【０００５】
次にこのような誤差拡散処理回路を搭載しているＰＤＰ表示装置の従来例として、３電極型のＡＣ方式ＰＤＰ表示装置を例に説明する。
ＰＤＰ表示装置は、動作状態を点灯か非点灯の２値表示として使用する。そして、画像表示用としての多階調表示を行うために、フィールド内時分割駆動表示方法による視覚積分効果を利用して中間調表示を実現させている。
図７は、一般的なＡＣ方式ＰＤＰ表示装置の一例を示すブロック図である。同図において、Ｒ，Ｇ，Ｂ信号よりなる３系統の映像信号は、外部より映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理等の信号処理を施してから、逆ガンマ補正回路２に供給する。Ｒ，Ｇ，Ｂ信号は一例として８ビット（２５６階調）デジタル信号である。逆ガンマ補正回路２は、入力されたＲ，Ｇ，Ｂ信号に対し、夫々同じ特性の逆ガンマ補正処理を施し、一例として１２ビット（４０９６階調）デジタル信号として出力する。８ビット信号を１２ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路２より出力された Ｒ，Ｇ，Ｂ信号は、誤差拡散処理回路３に供給される。
【０００６】
誤差拡散処理回路３は、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち、図６で説明したように、１２ビットデジタル信号の内の下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。
次のフレームメモリ４には誤差拡散処理された８ビットのＲ，Ｇ，Ｂ信号が供給される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切換わる。なお、画像信号の形態が入出力共にＲ，Ｇ，Ｂ信号別の３系統となっている場合には、フレームメモリは３つ必要であり、Ｒ，Ｇ，Ｂ信号が複合されて１系統となっている場合には、フレームメモリ４は１つで構成される。図７はフレームメモリ４の内部でＲ，Ｇ，Ｂ信号を複合して１系統とし、１つのフレームメモリで構成している例を示している。
【０００７】
メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を供給して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を供給し、フレームメモリ４からのサブフィールド信号の読み出しを制御する。フレームメモリ４より読み出されたサブフィールド信号の画像ビット情報は、表示データ信号として次のアドレス電極駆動回路８に供給される。
一方、駆動パルス発生回路７は、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち、駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。以上の動作により画面上にＲ，Ｇ，Ｂ信号を表示する。
【０００８】
図８は、図７に示すＰＤＰ表示装置による表示動作を説明するための駆動波形の一例を示す図である。図８には、Ａ１〜Ａｍなるアドレス電極１１と、ＸなるＸ電極１２と、Ｙ１〜ＹｎなるＹ電極１３に供給する駆動波形を示している。この図８に示すように、１サブフィールドは、リセット期間、アドレス期間、維持放電期間の３種類の期間によって構成されている。なお、サブフィールドとはフィールドの一部を構成するものであり、これについては後に詳述する。
【０００９】
まずリセット期間においては、全画面一括消去、全画面一括書き込み、全画面一括消去の３段階の動作が順になされる。このように、リセット期間が３段階の動作によって構成されている主な理由は、リセット期間の次のアドレス期間における表示書き込み放電を安定化させるためと、駆動ドライバＩＣの消費電力を抑え、低いアドレス電圧で高速に表示書き込み放電させるためである。なお、リセット期間は、サブフィールド毎に構成する場合とフィールドに１回ないし数回のみで構成する場合とがある。
次にアドレス期間においては、各サブフィールドに割り当てられた表示データである画像ビット情報を各ライン毎に順に書き込む動作を行う。アドレス電極１１では、表示するライン数の画像ビット情報を、Ｙ１行から１行ずつシリアルデータとして順に出力する。このとき、各アドレス電極Ａ１〜Ａｍでは、表示させる放電セルのみにアドレスパルスを選択的に印加する。
【００１０】
またＹ電極１３には、アドレス電極１１に印加されるシリアルデータに対応して、Ｙ電極１３における電極Ｙ１から電極Ｙｎに向かって１行ずつ順番に、アドレスパルスと同位相で、０Ｖの電圧にするスキャンパルスが印加される。これにより、アドレス電極１１にアドレスパルスが印加されると共に、Ｙ電極１３にスキャンパルスが印加されている場合にのみ、画像ビット情報が書き込まれる。そして、維持放電期間では、Ｙ電極１３とＸ電極１２に放電を維持させるためのサステインパルスを交互に印加する。このときアドレス電極１１は０Ｖに固定しているが、アドレス期間において画像ビット情報が書き込まれた放電セルに残留している壁電荷とサステインパルスのみで再放電（維持放電）する。したがって、維持放電期間では、アドレス期間で画像ビット情報が書き込まれた放電セルのみ、サステインパルスを印加した回数だけ放電が持続する。
このように、ＡＣ方式ＰＤＰ表示装置には、セル自体に壁電荷を残留させて、パネルにメモリ機能を持たせている。
【００１１】
図９は、サブフィールド分割による中間調表示をする場合のサブフィールドの構成を示す一例であリ、縦軸Ｙ１〜Ｙｎは表示ライン数を、横軸は時間軸を表している。
同図では、２５６階調（８ビット）を得るために、１フィールドを輝度の相対比が異なる８個のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位ビット）まで順番にサブフィールドを構成している。このように、１フィールドをＭ個のサブフィールドに分割して、画像ビット情報に基づいたビットの重み付けによる視覚的な積分効果を利用して２のＭ乗の階調をＰＤＰ１４に画像表現している。夫々のサブフィールドは図９で示すように、リセット期間、アドレス期間、維持放電期間で構成される。サブフィールド毎に維持放電期間の長さが異なっているのは、ビットの重み付けに相当した維持パルス（サステインパルス）数を印加しているためである。実際に印加される維持パルス数は、ＬＳＢ側から１、２、４、８、… １２８であり、発光輝度を得るため、更にそのＮ倍（Ｎは1以上の整数）のパルス数を印加するようにしている。
【００１２】
以上は従来行われている誤差拡散処理方法とＰＤＰ表示装置の動作であるが、近年、ＰＤＰ表示装置の発光効率が改善されて、維持パルス数１個分の輝度が上がり、画面全体の輝度が高くなってきた。これに伴い、低階調部分の出力輝度も大きくなり、その結果、誤差拡散特有の周期的なパターンノイズによる画質妨害が低階調部分で目立つという新たな問題が発生してきた。
このような問題を改善する技術として、低階調の輝度を下げるために、階調の重み付けが小さいサブフィールドへ印加する維持パルスを２回分につき１回へと、２分の１に減らして駆動する方法やそれと等価な方法が考案されている。その一例として下記特許文献１に低階調の輝度を下げる技術が開示されている。
この特許文献１の方法では、重み付けが最小の第１サブフィールドに対して、アドレス期間での駆動を変更し、第１サブフィールドに割り当てられた画像ビット情報を１ラインおきに書き込む動作を行っているのである。すなわち、ノンインターレース信号として処理してきた画像ビット情報を、第１サブフィールドのみ、フィールド毎に交互に奇数ラインと偶数ラインの放電セルに書き込むインターレース走査を行うことで２分の１の放電量として、出力輝度を押さえる駆動が行われている。
【００１３】
【特許文献１】
特開２００２−３２３８７２号公報
【００１４】
【発明が解決しようとする課題】
しかし、従来の誤差拡散方法では、上記のようにサブフィールドの一部をインターレース走査による書き込みを行うと、次のような問題が発生する。すなわち、インターレース走査による書き込みでは、図６における１ライン下のドットへの誤差拡散データが常に使われずに消失してしまうため、正常な多階調化表示が行われず、低階調部の画質劣化を引き起こしてしまうという問題点である。また、この問題の解決のため、ライン方向への誤差拡散を１ライン下ではなく、２ライン下にする方法もあるが、この場合には、第２サブフィールド以降のように、インターレース走査による書き込みをしないサブフィールドでは、反って誤差拡散パターンが目立つなどの画質妨害を引き起こす問題があって利用することが出来ない。
【００１５】
本発明はこのような問題点に鑑みなされたものであり、誤差拡散処理回路までをノンインターレース信号で処理した後に、一部のサブフィールドがインターレース走査による書き込みを行った場合にも、垂直方向に拡散する誤差拡散データが消失することがなく、低階調部の階調性を保つことができる画像表示装置の誤差拡散処理方法、及び画像表示装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
本発明は、上記課題を解決する手段として以下の（１）〜（４）の手段から成る。すなわち、
（１） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。
（２） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。
（３） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、外部からの切換信号に基づいて奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにすることを特徴とする画像表示装置。
（４） １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、外部からの切換信号に基づいて奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにすることを特徴とする画像表示装置。
【００１７】
【発明の実施の形態】
以下、本発明の画像表示装置の実施形態につき、好ましい実施例により図面を参照して説明する。なお、従来例における構成と同一の構成については、同一の参照符号を付してある。
図１は、本発明における誤差拡散処理を用いた表示装置の実施例を示すブロック図。図２は、図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図。図３は、本発明における誤差拡散処理の動作を説明する図。図４は、本発明の実施例による誤差拡散処理の動作を説明するための図。図５は、本発明の他の実施例による誤差拡散処理の動作を説明するための図である。
【００１８】
図１において、Ｒ，Ｇ，Ｂ信号よりなる３系統の映像信号は、外部より映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理回路等の映像信号処理を施してから、逆ガンマ補正回路２に供給する。Ｒ，Ｇ，Ｂ信号は８ビット（２５６階調）のデジタル信号である。逆ガンマ補正回路２は、入力されたＲ，Ｇ，Ｂ信号に対し夫々同じ特性の逆ガンマ補正処理を施し、１２ビット（４０９６階調）のデジタル信号として出力する。逆ガンマ補正回路２より出力されたＲ，Ｇ，Ｂ信号は、誤差拡散処理回路３００に供給される。
誤差拡散処理回路３００は、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち、１２ビットデジタル信号の内の下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。この誤差拡散処理回路３００の具体的構成や動作の詳細については後述する。
【００１９】
次のフレームメモリ４には誤差拡散処理された８ビットのＲ，Ｇ，Ｂ信号が供給される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切換わる。メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を供給して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を供給し、フレームメモリ４より読み出されたサブフィールド信号の画像ビット情報は、表示データ信号として次のアドレス電極駆動回路８に供給される。
このとき、フレームメモリ４からは第１サブフィールド用の画像ビット情報のみ１ラインおきに読み出される。例えば、あるフィールドで奇数ラインの画像ビット情報を読み出し、次のフィールドでは、偶数ラインの画像ビット情報を読み出すという方法である。このような読み出しを行うことで、第１サブフィールドはインターレース走査による表示が可能となり、このサブフィールドの輝度を２分の１にすることが出来る。
なお、サブフィールドのインターレース走査は、この実施例のようにフレームメモリ４の読み出しで行うほか、アドレス電極駆動回路８からＰＤＰ１４へ書き込むときに１ラインおきに行うことでも可能である。
一方、駆動パルス発生回路７は、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち、駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。こうして各種駆動パルスで制御されたＰＤＰ１４は、画面上にＲ，Ｇ，Ｂ信号を画像表示する。
【００２０】
次に誤差拡散処理回路３００の具体的構成について、図２を用いて説明する。誤差拡散処理回路３００は、Ｒ用誤差拡散処理回路３００Ｒ、Ｇ用誤差拡散処理回路３００Ｇ、Ｂ用誤差拡散処理回路３００Ｂより構成され、Ｒ，Ｇ，Ｂ信号は夫々の誤差拡散処理回路３００Ｒ、３００Ｇ、３００Ｂに供給される。誤差拡散処理回路３００Ｒ、３００Ｇ、３００Ｂは、入力されたＲ，Ｇ，Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち１２ビットのデジタル映像信号の下位４ビットに一定の誤差拡散係数を乗じた上で複数の隣接画素に拡散して、最終的には８ビットのデジタル信号として出力する。
なお、Ｒ用誤差拡散処理回路３００Ｒ、Ｇ用誤差拡散処理回路３００Ｇ、Ｂ用誤差拡散処理回路３００Ｂは、全て同一の構成であるので、Ｇ用誤差拡散処理回路３００ＧとＢ用誤差拡散処理回路３００Ｂの動作説明は省略する。
【００２１】
図２において、図１の逆ガンマ補正回路２より供給された１２ビットのＲ信号は、後述する加算器３０６、リミッタ３０７を経て出力され、リミッタ３０７より出力された１２ビットのデータの内、下位４ビットがラインメモリ３０１および１画素右方向へ拡散するための乗算器３０３に供給される。この下位４ビットは、１２ビットのデジタル信号（４０９６階調）を８ビットのデジタル信号（２５６階調）に削減することにより失われる階調の差分（誤差データ）に相当するものである。ラインメモリ３０１は、下位４ビットの誤差データを１ライン分より若干短い時間だけ遅延してラインメモリ３０２に供給すると共に、１ライン下の隣接３画素へ拡散するための乗算器３０４に供給する。
ラインメモリ３０２は、ラインメモリ３０１より入力された４ビットの誤差データを１ライン分遅延して２ライン下の隣接３画素へ拡散するための乗算器３０５に供給する。
【００２２】
乗算器３０３、３０４、３０５は、入力された４ビットの誤差データに夫々所定の誤差拡散係数を乗じた上で、加算器３０６に夫々供給する。なお、乗算器３０３、３０４、３０５で乗じる７種類の誤差拡散係数は、合計すると１になるように設定する。乗算器３０４、３０５には、２フィールド毎にハイとローが切換わる切換信号が供給される。この切換信号による動作説明は後述する。
加算器３０６は、１２ビットの入力信号と乗算器３０３、３０４、３０５からの夫々の誤差拡散データとを加算する。即ち、加算器３０６は、図３（ａ）の注目ドットＰ′に対し、周辺ドットＡ′〜Ｇ′に夫々の誤差拡散係数を乗じた誤差拡散データが加算される。
加算器３０６より出力されたデータは、リミッタ３０７に供給される。リミッタ３０７は、注目ドットＰ′に対する誤差拡散データの加算処理によって得たデータの値が上位１２ビットを超えた分（オーバーフロー）を制限すると共に、加算後の出力を上位１２ビットにして出力する。リミッタ３０７より出力された１２ビットのデータの内、更に下位４ビットがラインメモリ３０１に供給され、以上の動作が繰り返される。
【００２３】
以上のように、注目ドットＰ′に対する誤差データの加算処理をドット毎に順次行うことは、結果として、図３（ｂ）に示すように、注目ドットＰにおける下位４ビット分のデータに夫々誤差拡散係数を乗じて周辺ドットＡ〜Ｇに拡散することと等価である。
【００２４】
次に、乗算器３０４、３０５に供給される切換信号の動作を図４及び図５を用いて説明する。図４（Ａ）と（Ｂ）は、２フィールド毎に切換わる切換信号に応じて注目ドットＰより拡散される拡散方法を示したものである。なお、説明の便宜上、図４と図５では、Ａ〜Ｇは周辺ドットの位置情報ではなく、その位置にあるドットへ乗じる夫々の誤差拡散係数を表すものとする。
一部のサブフィールドでインターレース走査による書き込みが行われた場合には、図４（Ａ）の誤差拡散のみを行っていると、誤差拡散係数Ｂ、Ｃ、Ｄは拡散されることが無く、常時消失してしまう。そこで、インターレース走査が一巡する２フィールド毎に、図４（Ｂ）のように、注目ドットＰから１ライン下方向へ拡散する誤差拡散係数を夫々２ライン下方向へ、また、注目ドットＰから２ライン下方向へ拡散する誤差拡散係数を夫々１ライン下方向へ移動するようにする。
このようにして、インターレース走査が一巡する周期で１ライン下と２ライン下の誤差拡散係数を入れ替えるような誤差拡散処理を行うことで、一部のサブフィールドでインターレース走査による書き込みが行われた場合でも、常に同じ誤差拡散データが消失しないようようになり、誤差拡散処理の効果が維持される。
なお、本実施例では、誤差拡散係数の入れ替えを、インターレース走査が一巡する周期で行っているが、使用するＰＤＰ表示装置の性能や駆動方法によっては、この周期を変えた方が画面上で低階調部の画質劣化が改善される場合がある。したがって誤差拡散係数の入れ替えは、本実施例に限ることなく、インターレース走査が一巡する周期のｎ倍（ｎは１以上の整数）の周期で、画質劣化が最も改善されるところに設定すれば良い。
【００２５】
次に、図５は、図４による誤差拡散処理内容に加えて、更に同一ラインに拡散する誤差拡散係数を入れ替えるという操作を加えた実施例である。
同図では、（Ａ）から（Ｂ）への変化は図４と同じであるが、（Ｃ）は（Ａ）に更に同一ライン上で誤差拡散係数を入れ替える変化を加えたもの、（Ｄ）は同じく（Ｂ）に同一ライン上で誤差拡散係数を入れ替える変化を加えたものである。なお、（Ａ）（Ｂ）（Ｃ）（Ｄ）の順に切換わる各誤差拡散係数は、インターレース走査が一巡する周期の２ｎ倍の周期で繰り返すようにする。
このような誤差拡散処理を施せば、誤差拡散の規則性がランダム化されることになり、周期性のノイズ感が更に減少し、より好ましい誤差拡散処理効果が得られることになる。
【００２６】
なお、これまで述べた上記実施例は、１対２インターレースであるので、垂直方向へは２ラインまでの範囲の誤差拡散処理を示したが、１対３やそれ以上の比率のインターレースであるならば、３ライン以上の範囲にわたって垂直方向へ誤差拡散処理を施すことで適応可能であり、本発明では、インターレースの比率に合せて、一画面全体が表示されるインターレースの周期毎に誤差拡散係数を入れ替え処理すれば同様の効果が得られることになる。
【００２７】
また、本実施例では、画像表示装置をＰＤＰの場合で説明したが、これに限定されることは無く、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行う画像表示装置であれば全てに適応できる。
更に一部のサブフィールドでインターレース走査による書き込みが行われた場合について記述したが、それに限定されることは無く、例えばサブフィールドをインターレース走査する目的が異なる場合で、誤差拡散までをノンインターレース信号で処理した後に、全てのサブフィールドでインターレース走査による書き込みが行われる場合等についても当然適応可能である。
【００２８】
【発明の効果】
以上詳述したように、本発明の画像表示装置の誤差拡散処理方法、及び画像表示装置は、誤差拡散処理までをノンインターレース信号で処理した後に、サブフィールドの一部をインターレース走査した場合でも、垂直方向に拡散する誤差拡散データが消失することがなく、低階調部の階調性を保つことができると共に、インターレース走査していないサブフィールドでも、誤差拡散パターンなどの画質妨害を引き起こしてしまうことなく、ノイズ感のない良好な画像表示を行うことができる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の実施例を示すブロック図である。
【図２】図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図である。
【図３】本発明における誤差拡散処理の動作を説明する図である。
【図４】本発明の実施例による誤差拡散処理の動作を説明するための図である。
【図５】本発明の他の実施例による誤差拡散処理の動作を説明するための図である。
【図６】従来の誤差拡散処理による動作を説明するための図である。
【図７】従来のＰＤＰ表示装置の一例を示すブロック図である。
【図８】従来のＰＤＰ表示動作を説明するための駆動波形の一例を示す図である。
【図９】サブフィールド分割によって中間調表示をする構成の一例を示す図である。
【符号の説明】
１ 映像信号処理回路
２ 逆ガンマ補正回路
３ 誤差拡散処理回路
３００ 誤差拡散処理回路
４ フレームメモリ
５ メモリ書き込み制御回路
６ メモリ読み出し制御回路
７ 駆動パルス発生回路
８ アドレス電極駆動回路
９ Ｘ電極駆動回路
１０ Ｙ電極駆動回路
１１ アドレス電極
１２ Ｘ電極
１３ Ｙ電極
１４ ＰＤＰ（プラズマ・ディスプレイ・パネル）
Claims (4)
- １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。 - １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、その後に前記第２のビット数に削減する方法であり、
更に各画素が前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示し、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示する画像表示装置の誤差拡散処理方法において、
前記第２のビット数に削減する誤差拡散処理は、前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにしたことを特徴とする画像表示装置の誤差拡散処理方法。 - １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、外部からの切換信号に基づいて前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにすることを特徴とする画像表示装置。 - １画素が第１のビット数で構成されているディジタル映像信号を、この第１のビット数よりも小さい第２のビット数に削減するに際し、前記ディジタル映像信号の注目画素における、前記第１のビット数と前記第２のビット数との差に対応する下位ビットに、所定の誤差拡散係数を乗じて作成した誤差データを、前記注目画素の周辺の複数画素に拡散し、前記第２のビット数に削減する誤差拡散処理手段と、
前記第２のビット数に削減されたディジタル映像信号を記憶するためのフレームメモリと、
前記第２のビット数に削減されたディジタル映像信号の１フィールドを、順次階調別の複数のサブフィールドに分割して表示させ、且つ、前記複数のサブフィールドの少なくとも一部をインターレース走査で表示させるためのフレームメモリ制御手段と、
を有し、
前記誤差拡散処理手段は、外部からの切換信号に基づいて前記注目画素の垂直方向の拡散範囲を２ライン以上とすると共に、奇数ラインと偶数ラインで用いる誤差拡散係数を、前記インターレース走査で一画面全体の情報を表示できる周期のｎ倍（ｎは１以上の整数）毎に入れ替えるようにし、更に前記奇数ラインと偶数ラインで用いる誤差拡散係数の拡散場所を、前記インターレース走査で一画面全体の情報を表示できる周期の２ｎ倍毎に、夫々同一ライン内で入れ替えるようにすることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175971A JP4103076B2 (ja) | 2003-06-20 | 2003-06-20 | 画像表示装置の誤差拡散処理方法、及び画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175971A JP4103076B2 (ja) | 2003-06-20 | 2003-06-20 | 画像表示装置の誤差拡散処理方法、及び画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005010573A JP2005010573A (ja) | 2005-01-13 |
| JP4103076B2 true JP4103076B2 (ja) | 2008-06-18 |
Family
ID=34098971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175971A Expired - Fee Related JP4103076B2 (ja) | 2003-06-20 | 2003-06-20 | 画像表示装置の誤差拡散処理方法、及び画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103076B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246444A (ja) * | 2008-03-28 | 2009-10-22 | Nissan Motor Co Ltd | 映像表示システム及び映像表示方法 |
| WO2012098903A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
-
2003
- 2003-06-20 JP JP2003175971A patent/JP4103076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005010573A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473514B1 (ko) | 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법 | |
| US6175194B1 (en) | Method for driving a plasma display panel | |
| US20050248583A1 (en) | Dither processing circuit of display apparatus | |
| WO2000062275A1 (fr) | Afficheur d'image | |
| WO2002005253A1 (fr) | Procede et dispositif d'affichage | |
| JP2003015588A (ja) | ディスプレイ装置 | |
| JP3867835B2 (ja) | 表示装置 | |
| JP5049445B2 (ja) | 表示装置およびその駆動方法 | |
| KR100552908B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 | |
| JP3457251B2 (ja) | 画像表示装置 | |
| JP2002082647A (ja) | 表示装置および表示方法 | |
| JP4152153B2 (ja) | プラズマディスプレイパネルの画像表示方法及びその装置 | |
| JP3678401B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000347616A (ja) | 表示装置および表示方法 | |
| US7053870B2 (en) | Drive method for plasma display panel and plasma display device | |
| JPH1165519A (ja) | プラズマディスプレイパネル表示装置及びその駆動方法 | |
| JP4563787B2 (ja) | プラズマディスプレイ装置及びその制御方法 | |
| US7633468B2 (en) | Image processing apparatus and method of plasma display panel | |
| JP2004138783A (ja) | 画像表示装置 | |
| JP3608713B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20070001933A1 (en) | Device and method for driving display panel | |
| JP4103076B2 (ja) | 画像表示装置の誤差拡散処理方法、及び画像表示装置 | |
| JP3385757B2 (ja) | 画像表示装置の駆動方法 | |
| JP4759209B2 (ja) | 画像表示装置 | |
| US7109950B2 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080229 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |