JP2000347616A - 表示装置および表示方法 - Google Patents
表示装置および表示方法Info
- Publication number
- JP2000347616A JP2000347616A JP2000099162A JP2000099162A JP2000347616A JP 2000347616 A JP2000347616 A JP 2000347616A JP 2000099162 A JP2000099162 A JP 2000099162A JP 2000099162 A JP2000099162 A JP 2000099162A JP 2000347616 A JP2000347616 A JP 2000347616A
- Authority
- JP
- Japan
- Prior art keywords
- subfield
- display
- display device
- subfields
- frequency components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
など総合的な画質向上を実現する。 【解決手段】 いま、1フィールドが3個のサブフィー
ルドSF1〜SF3からなるものとして、サブフィール
ドSF1を発光重みが最も大きい最上位のサブフィール
ドとし、サブフィールドSF3を発光重みが最も小さい
最下位のサブフィールドとする。サブフィールドSF1
〜SF3のうち、最下位のサブフィールドSF3では、
アドレス制御期間21でのアドレス処理をnライン同時
(nは2以上の整数)で行ない、このアドレス制御期間
21を他のサブフィールドSF1,SF2のライン毎の
アドレス処理のアドレス制御期間20の1/nの長さと
し、アドレス制御期間21を短縮する。そして、この短
縮した分の時間をサブフィールドSF1,SF2,SF
3のサステイン期間31,32,33に割り当てる。
Description
示方法に係わり、特に、サブフィールド方式により階調
表現を行ない、夫々のサブフィールドでライン毎のデー
タを順次出力して表示する表示装置および表示方法に関
する。
管(CRT)表示装置に代わって、薄型軽量で、画面歪
みが少なく地磁気の影響を受けにくい、液晶やプラズマ
を用いたフラットパネルディスプレイが用いられるよう
になってきた。特に、自発光型による広い視野角を有
し、大型パネルが比較的容易に作成可能なプラズマディ
スプレイが映像信号の表示装置として注目されている。
非発光の中間の階調表示が困難であるので、中間階調を
表示するためには、サブフィールド方式と呼ばれる方式
が用いられている。このサブフィールド方式では、1フ
ィールドの時間幅を複数のサブフィールドに分割し、夫
々のサブフィールドに固有の発光重みを割り当て、各サ
ブフィールドの発光と非発光を制御することにより、1
フィールドの輝度の階調を表現している。
プレイの主流となっているアドレス−サステイン分離方
式では、1つのサブフィールドが放電セルの状態を初期
化するリセット期間,放電セルの点灯・不点灯を制御す
るアドレス制御期間及びその発光量を決定するサステイ
ン期間などを制御する制御パルスから構成されている。
これらの制御パルスは、安定した発光制御を実現するた
めに、所定の時間幅より短くすることはできない。この
アドレス制御期間では、ライン毎に点灯・非点灯を制御
するデータに基づいてアドレス処理が行なわれるため、
高解像度のパネルでは、ライン数の増加により多くの時
間が必要となる。このため、1フィールド期間内に構成
可能なサブフィールドの数が制限されたり、十分な輝度
が得られないという問題があった。例えば、アドレス制
御処理に1ライン当り2μs要する表示パネルを用いて
垂直解像度1000ラインの高精細パネルを実現しよう
とする際には、1サブフィールド当り2ms(=2μs
×1000ライン)のアドレス制御期間が必要となる。
一般に、映像信号を劣化することなく表示するために
は、256階調(8ビット)程度必要とされているが、
約16.6msの1フィールド期間に8サブフィールド
を構成しようとすると、サステイン期間に割り当てる時
間はほとんどなくなってしまう。このように、1フィー
ルドの期間のほとんどをサブフィールド毎のアドレス制
御期間に割り当ててしまうことになるため、パネル発光
に寄与するサステイン期間を十分確保できないという問
題があった。
例えば、6サブフィールド64階調に制限したような場
合には、十分な階調数が表現できず、高画質の表示装置
を実現することが困難であった。
示固有の問題として、動画像の画質を劣化させてしまう
擬似輪郭妨害がある。この擬似輪郭妨害を低減させるた
めには、サブフィールド数を増加させて1フィールド内
の発光分布や発光の重心を制御する手法が用いられてい
る。表現可能な階調数が同一の条件では、サブフィール
ド数が多いほど制御可能な発光パターンが増加するた
め、擬似輪郭妨害を低減する効果は大きくなる。従っ
て、十分なサブフィールド数が得られない場合には、こ
の擬似輪郭妨害によって動画像表示時の画質が著しく劣
化してしまうという問題があった。また、従来の表示装
置では、基本的には、入力された信号を忠実に表示する
ことに終始しており、一部に階調数の不足を補うための
ディザや誤差拡散処理、あるいは平均輝度の制御など人
間の視覚特性を考慮して高画質を得る手法も用いられて
いるが、信号の振幅を制御する程度のものであった。さ
らに、特開平11−24628号公報に示されるよう
に、下位ビットに相当するサブフィールドでは、飛び越
し走査によってアドレス制御時間を短縮する手法や、飛
び越し走査の代わりに、走査電極を2本同時に選択して
書込み動作を行なう方式も開示されているが、具体的な
信号の生成方法が示されていない。
サンプリングしたデータであり、飛び越し走査によって
サンプリングデータを間引く際には、折り返し妨害低減
のため、事前に垂直解像度を半減させておく必要があ
る。これにより、垂直解像度は半減することになり、解
像度感の欠落した画像となってしまう。また、事前に垂
直解像度を半減させずにサンプリングデータを間引いた
場合には、折り返し妨害により、高い周波数成分の信号
が低い周波数に変換され、大きな画質劣化の要因となる
ことが知られている。
号の統計的な性質を積極的に利用して、必要に応じて表
示画像の解像度情報量を制限し、総合的な画質を向上さ
せた表示装置および表示方法を提供することにある。
に占める総アドレス制御期間を改善して、十分なサブフ
ィールド数を確保し、階調表現、擬似輪郭妨害の対策、
さらには、高輝度表示の実現を可能にした高解像度の表
示装置および表示方法を提供することにある。
解決するために、次のような手段を採用した。
点灯画素及び発光輝度を制御する表示装置において、設
定に応じて表示解像度情報を制限し、点灯画素を制御す
る時間を短くすることを特徴とする。
方式により階調表現を行なう表示装置において、所定の
サブフィールドにおいて、表示解像度情報を制限し、ア
ドレス制御期間を短縮化することを特徴とする。
いて、前記アドレス制御期間を短縮化するサブフィール
ドが、最も発光重みの小さい最下位サブフィールドを含
む1つ以上のサブフィールドであることを特徴とする。
いて、前記アドレス制御期間を短縮化するサブフィール
ドが、最も発光重みの小さい最下位サブフィールドを除
いた1つ以上の下位サブフィールドであることを特徴と
する。
いて、前記アドレス制御期間を短縮化するサブフィール
ドの数が、当該表示装置の外部からの設定により変化す
ることを特徴とする。
方式により階調表現を行ない、夫々のサブフィールドの
点灯・非点灯の制御をライン単位で行なう表示装置にお
いて、所定のサブフィールドにおいて、隣接する複数ラ
インを同一データで同時に制御することを特徴とする。
いて、前記同一データで同時に制御するサブフィールド
が、最も発光重みの小さい最下位サブフィールドを含む
1つ以上のサブフィールドであることを特徴とする。
いて、前記同一データで同時に制御するサブフィールド
が、最も発光重みの小さい最下位サブフィールドを除い
た1つ以上の下位サブフィールドであることを特徴とす
る。
いて、前記同一データで制御するラインの組み合わせが
フィールドあるいはフレーム単位で変化する構成である
ことを特徴とする。
おいて、前記同一データで制御するラインの組み合わせ
が1フィールド内のサブフィールドで互いに異なる組み
合わせであることを特徴とする。
おいて、前記同一データで同時に制御するサブフィール
ドの数が、当該表示装置の外部からの設定により、変化
することを特徴とする。
おいて、前記同一データで同時に制御するラインの数
が、当該表示装置の外部からの設定により、変化するこ
とを特徴とする。
おいて、前記同一データで同時に制御するラインが隣接
する2ラインであることを特徴とする。
づいて点灯画素及び発光輝度を制御して画像表示する表
示方法において、設定に応じて表示解像度情報を制限し
て点灯画素を制御する時間を短くすることを特徴とす
る。
ド方式により階調表現を行なって画像表示する表示方法
において、所定のサブフィールドにおいて、表示解像度
情報を制限し、アドレス制御期間を短縮化することを特
徴とする。
において、前記アドレス制御期間を短縮化するサブフィ
ールドの数が、外部からの設定により、変化することを
特徴とする。
ド方式により階調表現を行ない、夫々のサブフィールド
の点灯・非点灯の制御をライン単位で行なって画像表示
する表示方法において、所定のサブフィールドにおい
て、隣接する複数ラインを同一データで同時に制御する
ことを特徴とする。
において、前記同一データで同時に制御するサブフィー
ルドの数が、外部からの設定により、変化することを特
徴とする。
図面を用いて説明する。
スプレイの放電セルと電極の配置を模式的に示したもの
である。
03,5104はXサステイン電極、5201,520
2,5203,5204はYサステイン電極、530
0,5301はアドレス電極である。各アドレス電極5
300,5301は背面板、Xサステイン電極5101
〜5104及びYサステイン電極5201〜5204は
前面板上に形成されており、Xサステイン電極及びYサ
ステイン電極の電極対とアドレス電極の交点に画素が形
成される。これらの電極間の放電により、同図に示すよ
うに、パネル上に画素5410,5411,5420,
5421,5430,5431,5440,5441が
形成される。
技術でのアドレス制御期間におけるYサステイン電極5
201〜5204及びアドレス電極5300〜5301
の印加電圧を示す図である。
201,Y2サステイン電極5202,Y3サステイン
電極5203,Y4サステイン電極5204の順にスキ
ャンパルスが印加され、ライン毎に点灯・非点灯を制御
するアドレスパルスがA0アドレス電極5300,A1
アドレス電極5301に印加される。
極5201にスキャンパルスが印加されているので、第
1ラインの画素5410,5411の点灯・非点灯が制
御される。この例では、A0アドレス電極5300及び
A1アドレス電極5301にはともにアドレス電圧が印
加されているので、A0アドレス電極−Y1サステイン
電極間,A1アドレス電極−Y1サステイン電極間でア
ドレス放電が生じ、これに続くサステイン期間での発光
可能なように壁電荷が形成される。以降、時刻T2で
は、第2ラインの画素5420と画素5421、時刻T
3では、第3ラインの画素5430と画素5431、時
刻T4では、画素5440と画素5441の点灯・非点
灯を制御するアドレス処理が夫々行なわれる。このよう
なライン毎のアドレス処理により、必要に応じてセル内
の壁電荷が形成され、これに続くサステイン期間におい
て、発光が制御される。
技術での1フィールドが3つのサブフィールド(SF
1,SF2,SF3)から構成されたフィールド構成を
示す図である。
おいて放電セルの状態を初期化するリセット期間、20
は各サブフィールドにおいて各画素の点灯・非点灯を制
御するアドレス制御期間、31,32,33は夫々のサ
ブフィールドにおける発光量を決定するサステイン期間
である。このサステイン期間31〜33では、アドレス
制御期間20で発光可能なように壁電荷が形成された放
電セルについて、サステインパルス数に応じた発光が行
なわれる。サブフィールド方式では、階調表現を実現す
るために、各サブフィールドSF1〜SF3には、夫々
に対応した発光重みが割り当てられている。ここでは、
各サブフィールドSF1〜SF3のサステイン期間3
1,32,33におけるサステインパルス数は概略4:
2:1の発光重みとなるように構成されている。これに
より、サブフィールドSF1〜SF3のいずれも発光し
ない階調0から、全てのサブフィールドSF1〜SF3
が発光する階調7(=3+2+1)までの階調を表現す
ることができる。ここで、表示可能な最大輝度(階調
7)は、サブフィールドSF1〜SF3の各サステイン
期間31,32,33におけるサステインパルス数の合
計で決定されるために、1フィールド内のアドレス制御
期間20などの発光に寄与しない時間が長くなると、輝
度が十分確保できず、良好な画質を得ることができな
い。また、アドレス制御期間20は表示ライン数に比例
した時間を必要とし、また、1サブフィールドに1つの
アドレス制御期間が必要となるものである。このため、
高解像度の表示パネルを実現しようとする場合には、十
分なサブフィールド数が確保できず、表示階調数が不足
したり、輝度が低下したりして画質が劣化してしまうと
いう問題がある。
図3に示す従来のフレーム構成に比べて、サブフィール
ド(SF1,SF2,SF3)のうち、発光重みの少な
い下位サブフィールドSF3のアドレス制御期間を半分
に設定したフィールド構成を示す図である。
3のアドレス制御期間が図3に示すものと比べて半分の
期間に設定されたアドレス制御期間である。なお、その
他の構成は図3に示す同符号の構成に対応する。
F2では、図3に示す場合と同様に、リセット期間10
で放電セルを初期化し、アドレス制御期間20でライン
毎に点灯・非点灯画素が選択処理される。サステイン期
間31,32では、アドレス制御期間20で選択された
画素を夫々の発光重みに応じて発光させる。サブフィー
ルドSF3では、リセット期間10に続くアドレス制御
期間21で隣接する2ライン同時にアドレス処理を行な
うようにすることにより、データ間引きによりアドレス
制御期間20が短縮化されて1ライン当たり半分の時間
でアドレス制御処理を行なうことができる。
おけるYサステイン電極5201〜5204及びアドレ
ス電極5300〜5301の印加電圧を示す模式図であ
る。
201及びY2サステイン電極5202が同時にスキャ
ンパルスが印加されることにより、2ライン同時に同一
データによりアドレス処理が行なわれる。Y1サステイ
ン電極5201,Y2サステイン電極5202に引き続
いて、Y3サステイン電極5203及びY4サステイン
電極5204が同時にアドレス処理される。このように
2ラインづつ同時にスキャンパルスを印加してアドレス
処理を行なうことにより、1画面の総ラインのスキャン
に要する時間を半分に短縮することができる。
アドレス処理としたが、2ラインに限ることなく、3ラ
インあるいは4ライン同時の処理としてもよく、この際
に必要なアドレス時間は1/3あるいは1/4に短縮す
ることができる。また、このアドレス短縮化の処理は、
最も発光重みの少ない最下位サブフィールドSF3に限
ることなく、サブフィールドSF2あるいはサブフィー
ルドSF2とサブフィールドSF3の両方に適応するも
のであってもよい。また、サブフィールドSF2は2ラ
インの同時アドレス処理によりアドレス処理期間を1/
2にし、サブフィールドSF3は3ラインの同時アドレ
ス処理によりアドレス処理期間を1/3に短縮化させる
ように構成してもよい。このような処理を行なうことに
より、発光重みの小さい下位サブフィールドの垂直解像
度情報は失われてしまうが、画像平坦部の滑らかな表示
は問題なく表示することができ、また、発光重みの大き
な上位サブフィールドによりエッジ部の信号は再現され
るため、ほとんど画質の劣化はなく、高輝度の画像表示
が可能となる。
サブフィールドでアドレス制御データ数を減らすことに
より、1フィールド内での直接発光に寄与しないアドレ
ス制御期間を短縮し、その分、サステイン期間31,3
2,33に割り当てて高輝度化したり、または、サブフ
ィールド数を増加させて高画質化を図ることが可能とな
る。
2ラインが同一のデータでアドレス処理されるが、隣接
画素間では、画像の相関性によって類似したデータとな
りやすく、また、発光重みの小さいサブフィールドSF
3に対してこの処理を行なうことにより、ほとんど画質
を劣化させることなく、アドレス処理期間を短縮するこ
とができる。
図3に示す従来のフレーム構成に比べて、サブフィール
ドSF4を増やし、サブフィールドSF1〜SF4のう
ち発光重みの少ない下位サブフィールドSF3〜SF4
のアドレス制御期間を半分にしたフィールド構成を示す
図である。同図において、21はサブフィールドSF
3,SF4のアドレス制御期間が図3に示すものと比べ
て半分の期間に設定したアドレス制御期間、34は増加
したサブフィールドSF4のサステイン期間である。そ
の他の構成は図3に示す同符号の構成に対応する。
F2では、図3の場合と同様に、リセット期間10で放
電セルを初期化し、アドレス制御期間20でライン毎に
点灯・非点灯画素の選択処理を行なう。サステイン期間
31,32では、アドレス制御期間で選択された画素を
夫々の発光重みに応じて発光させる。サブフィールドS
F3では、リセット期間10に続くアドレス制御期間2
1で2ライン同時にアドレス処理を行なうことにより、
半分の時間でアドレス処理を行ない、2ラインづつ等し
いデータにより点灯・非点灯の制御が行なわれる。これ
に続くサステイン期間33では、アドレス処理で選択さ
れたラインの発光が行なわれる。また、サブフィールド
SF4も同様に、リセット期間10に続くアドレス制御
期間21で2ライン同時にアドレス処理を行なうことに
より、半分の時間でアドレス制御処理を行ない、サステ
イン期間34において、アドレス処理で選択されたセル
を発光させる。
ィールドSF3,SF4のアドレス制御期間21を半分
の時間にすることにより、1フィールド期間内に4つの
サブフィールドSF1〜SF4を構成することができ、
サステイン期間31,32,33,34の発光比率を
8:4:2:1に設定することにより、16階調の表示
を行なうことができる。なお、本実施形態では、サブフ
ィールドSF4のアドレス制御期間が新たに増加する
が、サブフィールドSF3,SF4のアドレス制御期間
を半分の時間で処理するため、1フィールド期間内の全
てのサブフィールドSF1〜SF4のアドレス制御期間
の合計は、図3に示した従来の構成とほぼ等しくするこ
とができる。これにより、従来の方式とほぼ等しい輝度
を保った状態で表示階調数を増加させることができ、高
画質な表示装置を実現することができる。
図3に示す従来のフレーム構成と比べて、サブフィール
ドSF4を増やし、サブフィールドSF1〜SF4のう
ち最下位のサブフィールドSF4を除く下位のサブフィ
ールドSF2〜SF3のアドレス制御期間を半分にした
フィールド構成を示す図である。
ドレス制御期間が半分の期間にしたアドレス制御期間、
34は増加したサブフィールドSF4のサステイン期間
である。その他の構成は図3に示す同符号の構成に対応
する。
とサブフィールドSF4は、図3に示すものと同様に、
全てのラインに対してアドレス処理を行ない、サブフィ
ールドSF2,SF3は、2ラインづつ同一データによ
り、アドレス処理を行なう。
2,SF3のアドレス制御期間21は通常のアドレス制
御期間20の約半分となり、第2の実施形態と同様に、
1フィールド期間内の総アドレス制御期間は図3に示す
従来技術の3サブイールドの構成とほぼ等しく、従来と
ほぼ等しい輝度を保った状態で表示階調数を増加させる
ことができる。
べて、最下位サブフィールドSF4がライン毎に点灯・
非点灯を制御できるので、ディザや誤差拡散方式といっ
た擬似中間階調表現と併用した際の画質妨害を低減させ
ることができる。
の階調ステップをON・OFFさせることによって平均
的な輝度を擬似的に表現するものであり、例えば、最小
の階調ステップを1とした場合に、この最小ステップを
交互にON・OFFさせることにより、擬似的に0.5
の階調を表現し、このON・OFFの比率を変えること
により、細かな中間階調を表現しようとすることができ
る。この擬似中間階調を適用することにより、実際の表
示階調よりもより多くの階調が擬似的に表現可能となる
が、最小ステップ階調のON・OFFパターンが粒状性
のノイズとして目に付く問題が知られている。
は、この最小ステップ階調は最下位サブフィールドの発
光量に相当する。また、プラズマディスプレイなどで
は、従来のCRTのようなガンマ特性を持たないため、
低輝度側の表示階調が粗くなる傾向がある。そのため、
擬似中間階調を適用した際には、黒レベルと最下位サブ
フィールドがONする最小ステップ階調の間の階調を擬
似的に表現しようとした際に生ずる粒状性ノイズによる
妨害が目につきやすい。
位サブフィールドSF3,SF4が2ライン同一データ
で制御されているため、この粒状性ノイズの粒が大きく
なって画質劣化要因となるが、本実施形態では、最下位
サブフィールドSF4は1ドット毎に制御でき、粒状性
ノイズによる妨害を従来と同等にすることができる。
素の差分情報の振幅発生分布はラプラス分布になること
が知られている。これはゼロ近傍の小さな振幅の発生頻
度が極めて高く集中しており、振幅の大きな差分情報が
発生する頻度は小さいという特徴を有している。即ち、
上下の隣接する2つの画素に着目した場合には、2つの
差分がゼロ(同じレベル)であるか、わずかな差である
場合が多いことを示している。第1,第2の実施形態で
は、夫々の最下位サブフィールドSF3,SF4を2ラ
イン同一データで発光制御するため、2つの差分がゼロ
(同じレベル)である場合には、画質が劣化することな
く、画像の表示が可能である。さらに、本実施形態で
は、振幅の小さな最下位サブフィールドSF4をライン
単位に独立制御するため、2つの画素の差分がゼロ(同
じレベル)である場合に加えて、階調の最小ステップ以
内であれば、画質が劣化することなく、画像の表示が可
能となる。
サブフィールドSF4を含めた下位サブフィールドSF
2,SF3を独立に制御することにより、発生頻度の極
めて高い隣接画素差分が小さな領域における画質劣化を
低減させることができる。
情報量の多いエッジ部の信号は、最上位サブフィールド
を含む上位サブフィールドをライン毎に独立に制御する
ことにより、正しく表現するので、全体としてアドレス
制御期間を短縮したことによる画質劣化をより少なくす
ることができる。これを高階調表現の場合に適用する
と、例えば、256階調表現可能な128:64:3
2:16:8:4:2:1の発光比率を有するSF1〜
SF8の8つのサブフィールドにおいて、SF5,SF
6の2つのサブフィールドを2ライン同一データにより
表示し、残りの最下位サブフィールドを含めた下位サブ
フィールドSF7,SF8及び最上位サブフィールドを
含む上位サブフィールドSF1,SF2,SF3,SF
4は、従来と同様に、ライン毎にアドレス制御を行なう
構成とすればよい。あるいはSF4,SF5,SF6の
アドレス制御期間を短縮化する構成や、SF5,SF
6,SF7のアドレス制御期間を短縮化する構成であっ
てもよい。
応じてアドレス制御期間を全く短縮化しない高解像度で
あるが低輝度の表示モードと、より多くのサブフィール
ドに対してアドレス制御期間を短縮化させるために解像
度は低いが高輝度な表示モードとを必要に応じて切り換
えるように構成してもよい。例えば、コンピュータなど
のモニタとして使用する際には、アドレス制御期間を全
く短縮化しない高解像度な表示とし、ビデオ信号の表示
の際には、サブフィールドSF1〜SF8の8つのサブ
フィールドのうち、2つのサブフィールドSF5,SF
6を2ライン同一データにより表示させて高輝度表示を
行なえるように切り換える構成とする。さらにまた、表
示装置が置かれている周辺の輝度やユーザ設定,映像信
号のレベルに応じて、2つのサブフィールドのアドレス
制御期間を短縮化するモードから3つのサブフィールド
のアドレスの短縮化、4つ,5つと短縮化するサブフィ
ールドを増加させて輝度調整の範囲を拡大する構成とし
てもよい。
図3に示す従来のフレーム構成と比べて、サブフィール
ドSF4を増やし、サブフィールドSF1〜SF4のう
ち最下位のサブフィールドSF4を除く下位のサブフィ
ールドSF2,SF3のアドレス制御期間を半分にする
とともに、そのサステイン期間の発光比率を同じにした
フィールド構成を示す図である。
でデータ間引きを行なって短縮化したアドレス制御期
間、22はサブフィールドSF3の第2の位相でデータ
間引きを行なって短縮化したアドレス制御期間、32,
33は互いに同一の発光比率を有するサブフィールドS
F2,SF3のサステイン期間、34は増加したサブフ
ィールドSF4のサステイン期間である。その他の構成
は図3に示すものと同じである。
〜SF4の発光比率を1:2:4:・・・のような2の
べき乗の値でなく、サブフィールドSF2とサブフィー
ルドSF3の発光量を等しくなるように構成する。具体
的には、4:2:2:1のような発光重みである。2の
べき乗と異なる発光比率とすることにより、同一サブフ
ィールド数で表現可能な階調数は減ることになるが、サ
ブフィールド方式固有の問題である擬似輪郭妨害を低減
させる手法として用いることができる。
サブフィールドSF2,SF3に対してアドレス制御期
間21,22を圧縮するが、これらサブフィールドSF
2,SF3では、異なる位相でデータを間引くように構
成している。サブフィールドSF2のアドレス制御期間
21では、図5に示すように、Y1サステイン電極とY
2サステイン電極とに等しいスキャンパルスを与えて第
1ラインと第2ラインとを等しいデータでアドレスし、
Y3サステイン電極とY4サステイン電極とに同時にス
キャンパルスを与えて第3ラインと第4ラインとを等し
いデータでアドレスするが、サブフィールドSF3のア
ドレス制御期間22では、図9に示すように、Y2サス
テイン電極とY3サステイン電極とに等しいスキャンパ
ルスを与えて第2ラインと第3ラインとを等しいデータ
でアドレスし、Y4サステイン電極とY5サステイン電
極とに同時にスキャンパルスを与えて第4ラインと第5
ラインとを等しいデータでアドレスするように構成す
る。このように構成することにより、例えば、Y2サス
テイン電極のデータに関してY1サステイン電極と同一
データでアドレス処理するか、Y3サステイン電極と同
一データでアドレス処理するかの選択範囲が広がり、最
適な処理を選択することにより、アドレス制御期間の短
縮に伴う画質劣化を低減させることができる。
のような常に同一ペアの2ラインが同一データで処理さ
れる方式では、2ラインのデータが類似な値となりやす
く、ラインペアリングと呼ばれる妨害が生じてしまう可
能性があるが、同一データで処理するラインペアが2通
りあることにより、ラインペアリングを目立ちにくくす
る効果がある。
擬似輪郭妨害低減の効果を保持したままアドレス制御期
間を圧縮することができ、高輝度あるいは階調特性の優
れた表示装置を実現することができる。また、アドレス
制御期間を圧縮することによって生じる時間を用いてサ
ブフィールド数を増加させ、擬似輪郭妨害を低減させる
こともできる。
するために、第2,第3の実施形態における発光重みの
異なるサブフィールドの場合でも、間引くラインの位相
を互いに変えるように構成してもよい。また、フィール
ド単位で間引くラインの位相を変化させるものであって
もよい。例えば、奇数フィールドと偶数フィールドとで
ペアとなるラインを変化させる構成とすればよい。
ールド構成を適用した表示装置の構成を図10を用いて
説明する。
夫々R,G,Bのアナログ映像信号をディジタル信号に
変換するA/D変換回路、2はA/D変換された2進の
ディジタル信号をサブフィールドの発光・非発光を表わ
すサブフィールドデータに変換するサブフィールド変換
回路、200はサブフィールド変換回路2内に設けられ
ており、アドレス制御期間の圧縮を行なうサブフィール
ドに対応する制御ビットの平滑化処理を行なう制御ビッ
ト平滑化回路、3は画素単位で表わされるサブフィール
ドデータをサブフィールド単位の面順次の形に変換する
サブフィールド順次変換回路、301はサブフィールド
順次変換回路3内に設けられたビット単位での面順次を
実現するためのフレームメモリ、4はサブフィールド単
位の面順次形式に変換された信号を駆動に必要なパルス
を追加挿入して表示デバイスを駆動するための電圧(あ
るいは電流)に変換する駆動回路、5はサブフィールド
方式で階調表現が行なわれる表示パネル、6は入力映像
信号のタイミング情報であるドットクロックCK,水平
同期信号H,垂直同期信号Vなどから各ブロックに必要
な制御信号を生成する制御回路である。
は、A/D変換回路101,102,103により、デ
ィジタル信号に変換される。このディジタル信号は一般
の2進数表記に基づくものであり、各ビットが2のべき
乗の重みを有している。具体的には、b0,b1,・・
・・b6,b7の8ビットの信号に量子化する際には、
最下位ビットb0が1の重みを有し、b1が2、b2が
4、b3が8、・・・b7が128の重みを有してい
る。これらのディジタル信号は、サブフィールド変換回
路2により、サブフィールドの発光・非発光を示すサブ
フィールドデータに変換される。このサブフィールドデ
ータは表示を行なうサブフィールドの数に対応したビッ
ト数の情報からなり、8サブフィールドにより表示を行
なう際には、S0,S1,・・・・S7の8ビットの信
号で構成される。さらに、ビットS0は先頭のサブフィ
ールドSF1の発光期間にその画素が発光するか否かを
示しており、同様に、S1,S2,・・・の順でサブフ
ィールドSF2,SF3の発光・非発光に対応してい
る。
は、アドレス制御期間の圧縮を行なうサブフィールドに
対応する制御ビットの平滑化処理を行なう。これは、2
ライン同時に同一の制御ビットでアドレスを行なうた
め、ペアとなる1ライン上のサブフィールドデータある
いは1ライン下のサブフィールドデータとで該当する制
御ビットが同じデータとなるよう変換する処理である。
なお、このサブフィールド制御ビット平滑化処理の説明
は後述する。
ィールド順次変換回路3に供給され、このサブフィール
ド順次変換回路3内に設けられたフレームメモリ301
に画素単位で書き込まれる。フレームメモリ301から
の読み出しは、サブフィールド単位で面順次に読み出し
が行なわれる。即ち、サブフィールドSF1での発光の
有無を示すビットS0が1フィールド分読み出された
後、サブフィールドSF2の発光の有無を示すビットS
1が読み出され、以下順に、S2,S3,・・・・S7
の順で読み出され、アドレスデータとして出力されるこ
とにより、各サブフィールドが構成される。この際、ア
ドレス制御期間の圧縮を行なうサブフィールドでは、2
ラインに1ラインが間引かれて半分のライン数のデータ
がアドレスデータとして読み出される。この後、駆動回
路4で表示素子を駆動するのに必要な信号変換やパルス
の挿入などが行なわれ、マトリックスディスプレイパネ
ル5が駆動される。
と同時に出力されるスキャンパルスは、通常のライン単
位でアドレス処理を行なうサブフィールドでは、図2に
示したタイミングであり、2ライン同時にアドレス処理
してアドレス制御期間を圧縮したサブフィールドでは、
図5あるいは図9に示したタイミングで出力される。
サブフィールドのアドレス制御期間を短縮化させること
ができ、従来に比べて高輝度あるいは高画質の表示装置
を実現することができる。
データが書き込まれ、読み出しの段階でアドレス制御期
間の圧縮を行なう際に2ラインに1ラインが間引かれる
構成としたが、書込みの段階で間引く構成であってもよ
い。これにより、メモリ容量を低減でき、同一容量のメ
モリであっても、より高解像度あるいは多階調の表示が
できる。
るいは2のべき乗と異なる発光重みを割り当てて擬似輪
郭妨害低減の処理を行なう場合には、サブフィールド変
換回路2において、入力映像信号レベルからサブフィー
ルド発光パターンへの変換が行なわれる。例えば、8ビ
ットで入力される映像信号を10サブフィールドで表示
を行なう場合には、8ビットの入力信号から10ビット
のサブフィールドデータへの変換が組み合わせ論理回路
あるいはルックアップテーブルなどにより行なわれる。
について図11を用いて説明する。同図において、20
1はサブフィールドデータを1ライン遅延させるための
ラインメモリ、202は2つの入力P1,P2に対して
制御信号CBで指定されたビットデータが等しくなるよ
うに変換して出力O1,O2として出力する処理回路、
203は処理回路202の出力O1を1ライン遅延させ
るためのラインメモリ、204はライン単位で2つの入
力a,bを切り換えて出力する切換回路である。
をビットデータに対応させたサブフィールドデータS
は、ラインメモリ201と、入力P1として処理回路2
02とに供給される。ラインメモリ201で1ライン遅
延したサブフィールドデータSは、入力P2として処理
回路202に供給される。処理回路202では、入力P
1としてのサブフィールドデータと入力P2としての1
ライン遅延したサブフィールドデータとにより、現在の
ラインと1ライン前との上下に隣接する2つの画素のサ
ブフィールドデータに対して所定のビットデータが等し
くなるように変換が行なわれる。このような変換処理を
施されたサブフィールドデータは、出力O1,O2とし
て、処理回路202から出力される。処理回路202の
出力O1,O2は画面上で垂直に隣接する画素のサブフ
ィールドデータであるため、出力O1をラインメモリ2
03で1ライン遅延させ、切換回路204をライン毎に
切り換えて2ラインの信号を順次化することにより、所
定のビットデータが2ライン同一値をとるサブフィール
ドデータDに変換することができる。
データとなるように処理するビットの位置は制御信号C
Bによって決定されており、どのサブフィールドのアド
レス制御期間を短縮化するかが設定できるようになって
いる。また、アドレス制御期間の短縮化を全く行なわな
い場合の設定も、この制御信号CBにより行なわれ、こ
の際には、処理回路202は入力P1をそのまま出力O
1として出力し、入力P2をそのまま出力O2として出
力する。
P1の所定のビットデータをそのまま、入力P2の同一
位置のビットデータとして、出力するものである。これ
により、両者のビットデータを等しくすることができ
る。あるいは入力P2のビットデータを、入力P1の同
一位置のビットデータとして、出力してもよく、入力信
号との誤差が少なくなるようにいずれかの方法を選択す
るものであってもよい。これ以外の構成であっても、制
御信号CBで指定されたビットデータが出力O1,O2
で等しくなり、かつ変換に伴う入力信号との差が小さく
なるように考慮されたものであればよい。この際に、必
要に応じて制御信号CBで指定されたビット以外の信号
を変換に伴う入力信号との差が小さくなるように変更す
る構成であってもよい。
フィールドのアドレス制御期間を短縮するため、図5あ
るいは図9に示したように、スキャンパルスを2ライン
同時に印加して同時に2ラインのアドレス処理を行なっ
たが、このような処理を施すことにより、アドレス制御
期間の短縮は可能となるが、アドレス処理時に同時に2
ラインで放電が発生するため、アドレス放電電流のピー
ク値が増加してしまう問題がある。
示すように、Y1サステイン電極及びY2サステイン電
極、あるいはY3サステイン電極及びY4サステイン電
極のペアとなる2つのラインに時間的にずれたパルスを
印加する構成としてもよい。このように構成することに
より、放電のピーク電流の増加を抑えることができ、ド
ライバ回路の小面積化や小型化など経済的効果がある。
この際には、通常のアドレスタイミングに比較して、期
間TDだけ長い時間のアドレス処理周期として構成すれ
ばよい。あるいは、Y2サステイン電極及びY4サステ
イン電極の後半のラインのアドレス放電は、Y1サステ
イン電極及びY3サステイン電極の隣接画素放電に伴う
プライミング効果により、放電発生のタイミングが早ま
る効果が期待されるため、通常のアドレス処理周期のま
ま、後半ラインのスキャンパルス幅が狭くなるように構
成してもよい。このように構成することにより、従来並
みの放電ピーク電流でアドレス制御期間の短縮化を実現
できる。図12では、Y1サステイン電極とY2サステ
イン電極、及びY3サステイン電極とY4サステイン電
極を2ラインづつペアにした場合を示しているが、2ラ
インに限らず、3ラインあるいは4ライン同時の処理と
してもよく、この際にも、アドレス放電が重複して発生
しないように、スキャンパルスのタイミングをずらして
与える構成とすればよい。また、Y2サステイン電極と
Y3サステイン電極、及びY4サステイン電極とY5サ
ステイン電極のようにペアとなるラインがずれた場合で
も同様であり、後半のラインのスキャンパルスが遅れて
印加されるように構成すればよい。
ス制御期間を全く短縮化しない高解像度であるが低輝度
の表示モードと、より多くのサブフィールドに対してア
ドレス制御期間を短縮化させる解像度は低いが高輝度な
表示モードとの関係を図13を用いて説明する。
ィールド期間内をどのような処理を割り当てるかの時間
配分を表わし、横軸は最高輝度の設定値を示し、この最
高輝度の設定範囲によってサブフィールドSF1〜SF
4の時間配分がA,B,C,Dの4つのモードで切り換
わる様子を示す。
は夫々のサブフィールドSF1〜SF4のアドレス制御
期間を表わし、斜線で示した領域はサステイン期間内の
総サステインパルス数を表わしている。
A領域では、全てのサブフィールドをアドレス制御期間
の短縮化をせずに表示を行なう。設定輝度がやや高いB
領域では、サブフィールドSF4のアドレス制御期間を
短縮化し、これによる空き時間をサステイン期間に割り
当てて高輝度を実現している。最高輝度の設定を増加さ
せたC領域及びD領域の場合には、最下位サブフィール
ドSF4に加えて、サブフィールドSF3,サブフィー
ルドSF2のアドレス制御期間を順次1/2に短縮化
し、設定輝度を実現するためのサステイン期間を得る構
成となっている。
/2に短縮化する場合を示しているが、これを1/3あ
るいは1/4に短縮化するものであってもよい。また、
一旦1/2に短縮化した後、さらにサステイン期間を伸
ばして輝度向上を図るため、1/3あるいは1/4と設
定を変化するものであってもよい。
ドレス制御期間の短縮化を全く行なわないため、図13
に示すA領域に該当する場合しか使用することができな
かったが、必要に応じて表示解像度情報を領域B,領域
C,領域Dのように制限することより、高輝度の設定が
可能となる。
より広範囲な輝度設定が可能となり、表示装置が置かれ
ている周辺の輝度やユーザ設定,映像信号のレベルに応
じて設定することができ、高画質で高輝度の表示装置を
実現することができる。そのため、それほど高輝度を必
要としないが高解像度が要求されるコンピュータ等のモ
ニタや、それほど解像度は要求されないが高輝度でメリ
ハリのある表示が望まれる映画やビデオ表示に応じて、
画像内容や使用者の目的に適した画質を自在に実現する
ことができる。
ス−サステイン分離方式に関するものであったが、アド
レスとサステインの時間がフィールド内で重なり合う多
重駆動方式であっても、アドレス制御期間が短縮化され
ることにより、同様の効果が得られる。
式の入力信号(インターレース信号)に対して、フィー
ルド毎に異なる位置のラインを発光ラインとすることに
より、インターレース表示をする特開平9−16052
5号公報に記載のプラズマ表示装置にも、本発明式を適
用することができる。
ズマディスプレイの放電セルと電極の配置を模式的に示
す図であって、同図(a)は奇数フィールドの表示の場
合を、同図(b)は偶数フィールドの表示の場合を夫々
示しており、5101〜5104はXサステイン電極、
5201〜5204はYサステイン電極、5300,5
301はアドレス電極である。ここで、アドレス電極5
300,5301は背面板上に、Xサステイン電極51
01〜5104及びYサステイン電極5201〜520
4は前面板上に夫々形成されている。
数フィールドの表示の際には、図14(a)に示すよう
に、Yサステイン電極5201−Xサステイン電極51
01間,Yサステイン電極5202−Xサステイン電極
5102間,Yサステイン電極5203−Xサステイン
電極5103間夫々に放電発光による画素が形成され
る。また、偶数フィールドの表示の際には、図14
(b)に示すように、Xサステイン電極5101−Yサ
ステイン電極5202間,Xサステイン電極5102−
Yサステイン電極5203間,Xサステイン電極510
3−Yサステイン電極5204間夫々に放電発光による
画素が形成される。このように、インターレース信号の
奇数,偶数のフィールドで発光画素の位置をずらすこと
により、インターレース表示を実現している。
位置制御は、Xサステイン電極とYサステイン電極とに
印加するサステインパルスの位相によって行なわれるも
のであって、該当するサブフィールドでの画素の発光・
非発光は、アドレス電極5300,5301とYサステ
イン電極5201,5202,5203,5204との
間のアドレス放電によって制御されている。即ち、奇数
フィールドと偶数フィールドとのいずれの場合も、画素
5410の発光・非発光の制御はYサステイン電極52
01とアドレス電極5300との間のアドレス放電によ
って決定され、その後のサステインパルスの印加条件に
よって図14(a)に示す位置で画素5410が形成さ
れるか、図14(b)に示す位置で画素5410が形成
されるかする。従って、アドレス制御期間での動作は、
偶数,奇数フィールドともに、図2に示した従来のプラ
ズマディスプレイと同様に、Yサステイン電極に順次ス
キャンパルスが印加され、画素の発光・非発光に応じて
アドレス電極A0,A1を制御する動作は全く同様であ
る。
記載されるようなインターレース表示のプラズマディス
プレイであっても、順次走査のプラズマディスプレイと
同様に、本発明を適用することができる。
同時にアドレスすることにより、アドレス制御期間を短
縮化することも、従来のプラズマディスプレイと同様
に、インターレース表示に適用可能であり、この際に
は、インターレース信号のフィールド内で隣接する複数
ラインでの下位サブフィールドのデータを共通化するこ
とになる。ところで、1フレームに合成された映像信号
では、同じフィールドでの隣接ライン間での垂直方向の
距離が離れ、これらライン間の画像の相関性は低くな
る。このため、従来の順次走査のプラズマディスプレイ
と比較して、アドレス処理のデータを同一とするライン
数は2ライン程度に少なくし、また、アドレス処理を同
一データとするサブフィールドを発光重みが小さいもの
に制限することが必要となり、これにより、画質劣化を
目立ちにくくすることができる。
下位nビットのデータを無条件に同一にすると、これら
画素のデータが大きく異なるようになり、大幅な画質劣
化を生じる場合があり、何らかの処理が必要である。例
えば、上下に隣接する2つの画素のうちの上側の画素が
レベル16、下側の画素データがレベル15である場
合、2のべき乗の発光重みによるサブフィールド表現で
は、レベル16は[1,0,0,0,0](左側が最上
位ビット(最上位サブフィールドに対するもの)、右側
が最下位ビット(最下位サブフィールドに対するもの)
であり、“1”は発光サブフィールド、“0”は消灯サ
ブフィールドを夫々表わす)で表わされ、レベル15は
[0,1,1,1,1]で表わされる。この際、下位4
ビットに相当するサブフィールドを飛び越し走査の要領
に従って2ラインに1ラインの割合で間引いて同一デー
タとする場合を想定する。この場合、上側の画素のレベ
ル16[1,0,0,0,0]の下位4ビット[0,
0,0,0]で、下側の画素のレベル15[0,1,
1,1,1]の下位4ビット[1,1,1,1]を置き
換えるものとすると、下側の画素のレベルは0[0,
0,0,0]となる。即ち、かかる処理により、上側の
画素のレベルはそのまま16「1,0,0,0,0」で
あるが、下側の画素は、そのレベルが15「0,1,
1,1,1」から0「0,0,0,0,0」に大きく変
化してしまう。また、その逆に、レベル16の上側の画
素の下位4ビット「0,0,0,0」を下側の画素のレ
ベル15[0,1,1,1,1]の下位4ビット[1,
1,1,1]と書き替えると、この上側の画素のレベル
は31[1,1,1,1,1]となり、下側の画素のレベ
ルがそのまま15「0,1,1,1,1」であるのに対
し、これら画素間のレベル差が大きくなる。
た図11における処理回路202の動作及び構成の一具
体例について、図15及び図16を用いて説明する。
上で上下に隣接する2つの画素P1,P2(以下では、
入力画素P1,P2という)の振幅と処理出力O1,O
2(以下では、出力画素O1,O2という)の振幅とを
模式的に示す図である。
変換による誤差が最も少なく、かつ所望の下位nビット
(但し、nは1以上の整数であって、上記のように、こ
の下位nビットに最下位ビットが含まれるとは限らな
い)を隣接する画素間で共通にするために、画面上で上
下に隣接する画素P1,P2のデータの平均値f0と、
これら入力画素P1,P2のデータの差分値f1とを次
の式(1),(2)で算出する。 f0=(P1+P2)/2 ……(1) f1=(P1−P2)/2 ……(2) この演算は、入力画素P1,P2を直交変換(2行×2
列のアダマール変換)するものである。
“0”となるように、変換(量子化)し、量子化差分値
f1’とする。この量子化差分値f1’を用いて、出力
画素O1,O2を次の式(3),(4)で算出する。 O1=f0+f1’ ……(3) O2=f0−f1’ ……(4) この演算は、上記式(1),(2)による直交変換の逆
変換である。
トは“0”であるため、差分値f0をこれと加算あるい
は減算して得られる出力画素O1,O2の下位nビット
は、差分値f0の下位nビットと等しいデータとなって
いる。即ち、出力画素O1と出力画素O2との下位nビ
ットを等しいデータとすることができる。厳密には、か
かる加算,減算によって下位nビットのデータからキャ
リーやボローがない状態では、差分値f0と量子化差分
値f0’との加算と減算とは等しい算出結果(2を法と
する演算)となるため、上記式(3),(4)で得られ
る出力画素O1,O2で下位n+1ビットのデータも等
しくすることができる。
1+O2)/2は常に入力画素P1,P2の平均値f0
と等しくなり、常に隣接する2ラインの平均信号レベル
を同一に保つことができる。また、下位nビットを共通
にすることによって生じる変換誤差は、出力画素O1,
O2ともに等しく、|f1−f1'|づつ分散される。
このため、特定の画素に変換誤差が集中せず、入力画像
と変換後の画像との2乗平均誤差を最小にすることがで
きる。なお、f1=f1’の場合(即ち、差分値f1の
量子化対象とする下位nビットが全て“0”)には、変
換誤差がなく、P1=O1,P2=O2となることは明
らかであり、差分値f1から量子化差分値f1’への量
子化回路207による量子化特性により、下位何ビット
を共通化するかが決定される。
ブロック図であって、205,208は加算回路、20
6,209は減算回路、207は外部からの制御信号C
Bによって特性の変化する量子化回路である。なお、こ
の図16では、画面の垂直方向に隣接する2つの画素の
処理について説明する。従って、P1,P2は入力画
素、O1,O2は出力画素である。
た画面上垂直方向に隣接した入力画素P1,P2は、加
算回路205と減算回路206とに供給される。加算回
路205では、上記式(1)による入力画素P1,P2
の加算処理が行なわれ、平均値f0が算出される。ま
た、減算回路206では、上記式(2)による入力画素
P1,P2の減算処理が行なわれ、差分値f1が算出さ
れる。この差分値f1は量子化回路207に供給され、
量子化差分値f1’に変換される。量子化回路207で
は、制御信号CBによって指定される下位nビットが
“0”となるように、差分値f1が量子化処理される。
このようにして得られた所望の下位nビットが“0”の
量子化差分値f1’は、一方では、加算回路205で生
成された平均値f0と加算回路208で加算されて、上
記式(3)で表わされる変換出力O1、即ち、出力画素
O1として出力され、また、他方では、減算回路209
で加算回路205で生成された平均値f0から減算され
て、上記式(4)で表わされる変換出力O2、出力画素
O2として出力される。
の画素が上記のレベル、即ち、上側の入力画素P1がレ
ベル16「1,0,0,0,0」であり、下側の入力画
素P2のレベルが15「0,1,1,1,1」である場
合について説明する。
1」)/2=「0,1,1,1,1」 f1=(「1,0,0,0,0」−「0,1,1,1,
1」)/2=「0,0,0,0,0」 であり、差分値f1を、その下位4ビットを“0”とす
る量子化によって得られる量子化差分値f1’は「0,
0,0,0,0」となる。従って、得られる出力画素O
1,O2は、上記式(3),(4)により、 O1=「0,1,1,1,1」+「0,0,0,0,
0」 O2=「0,1,1,1,1」−「0,0,0,0,
0」 となり、いずれもレベル15「0,1,1,1,1」と
なって、下位4ビットが等しいものとなる。従って、上
記の入力画素P1の下位4ビットを入力画素P2の下位
4ビットと置き換えて夫々出力画素O1,O2とする場
合に比べ、また、上記の入力画素P2の下位4ビットを
入力画素P1の下位4ビットと置き換えて夫々出力画素
O1,O2とする場合に比べ、出力画素O1,O2のレ
ベルは入力画素P1,P2に近いものとなって画質の劣
化がなくなり、また、これら出力画素O1,O2の下位
4ビットが互いに等しいものとなって、アドレス制御期
間の短縮化が可能となる。
に留め、しかも、垂直方向に隣接する2ラインの下位n
ビットのデータを共通化することができる。
演算処理は、最下位ビットを切り捨てることによって実
現可能であるため、明確に図示していないが、加算回路
205及び減算回路206の出力を1/2とする形態と
すればよい。また、かかる演算過程での丸め誤差などを
低減するために、加算回路208及び減算回路209の
出力部で1/2とする形態であってもよい。さらに、量
子化回路207の量子化特性は制御信号CBによって制
御されており、外部からのCBの設定により、下位何ビ
ットを共通化するか制御することが可能である。
隣接した2つの画素の平均信号レベル(平均値)f0は
画像の垂直方向の低周波成分であり、また、それらの差
分値f1は垂直方向の高周波成分であると考えることが
できる。そして、量子化回路207により、下位nビッ
トに相当するサブフィールドに対しては、垂直方向の高
周波成分f1が“0”となり、低周波成分f0のみで構
成されることになる。これにより、下位n個のサブフィ
ールドでは、垂直解像度がこの平均信号レベルf0のみ
の低周波成分に制限され、アドレス制御期間のデータ数
を間引いて(同一データで同時にアドレス処理されて)
表示することができる。
数成分に分割し、量子化手段により加減算するビットを
選択して再合成することにより、所望のビットに相当す
る特定のサブフィールドの解像度情報を制限することが
でき、これにより、アドレス制御期間を短縮化するとい
う点も本発明の特徴である。
る処理であったが、さらに、複数のラインについて、そ
れらの下位nサブフィールドに相当するデータを共通化
することができる。以下に4ラインに拡張した場合につ
いて説明する。
つの画素P1〜P4の下位nビットを同時にアドレス処
理する場合のビット平滑回路200の一具体例を示すブ
ロック図であって、201aは1ライン分の遅延量をも
つ1ラインメモリ、201bは2ライン分の遅延量をも
つ2ラインメモリ、201cは3ライン分の遅延量をも
つ3ラインメモリ、203aは3ライン分の遅延量をも
つ3ラインメモリ、203bは2ライン分の遅延量をも
つ2ラインメモリ、203cは1ライン分の遅延量をも
つ1ラインメモリであり、図11に対応する部分には同
一符号を付けている。
非発光をビットデータに対応させたサブフィールドデー
タSは、直接、また、1ラインメモリ201aで1ライ
ン期間遅延されて、また、2ラインメモリ201bで2
ライン期間遅延され、また、3ラインメモリ201cで
3ライン期間遅延されて、夫々処理回路202に供給さ
れる。従って、画面上垂直方向に順に隣接する入力画素
P1,P2,P3,P4は、同時に処理回路202に供
給される。処理回路202では、これら入力画素P1〜
P4が変換処理され、これら入力画素P1〜P4に対し
て画面上垂直方向に順に隣接し、かつ互いに所望の下位
nビットのデータが等しい出力画素O1,O2,O3,
O4の信号が生成される。出力O1の信号は3ラインメ
モリ203aで3ライン期間分遅延されて入力aとし
て、出力O2の信号は2ラインメモリ203bで2ライ
ン期間分遅延されて入力bとして、出力O3の信号は1
ラインメモリ203cで1ライン期間分遅延されて入力
cとして、出力O4の信号は入力dとして直接、夫々切
換回路204に供給される。切換回路204はライン毎
に所定の順序でこれら入力a〜dを選択切り換えて順次
化し、これにより、常に垂直方向に順に隣接した4つの
画素で所望の下位nビットのデータが同一をなるサブフ
ィールドデータDが得られる。
データとなるように処理するビットの位置は制御信号C
Bによって決定されており、どのサブフィールドのアド
レス制御期間を短縮化するかが設定できるようになって
いる。また、アドレス制御期間の短縮化を全く行なわな
い場合の設定も、この制御信号CBにより行なわれ、こ
の際には、処理回路202は入力画素P1〜P4を夫々
そのまま出力画素O1〜O4として出力する。
の一具体例を示すブロック図であって、210は同一フ
ィールド内の画面上垂直方向に順に隣接する入力画素P
1,P2,P3,P4を4つの周波数成分f0,f1,
f2,f3に変換する4次のアダマール変換回路、21
1はf0,f1’,f2’,f3’の4つの周波数成分
から出力画素O1,O2,O3,O4に逆変換を行なう
4次のアダマール逆変換回路、207は周波数成分f1
を量子化して量子化周波数成分f1’に変換する量子化
回路、212は周波数成分f2を量子化して量子化周波
数成分f2’に変換する量子化回路、213は周波数成
分f3を量子化して量子化周波数成分f3’に変換する
量子化回路である。また、図18(b)は量子化回路2
07,212,213の量子化処理を示すものであり、
斜線でハッチングした部分は量子化処理によって変換さ
れないビットを示すものである。なお、この具体例で
は、入力信号を周波数分割するために、直交行列の1種
である4次のアダマール行列H4、即ち、
法を用いてもよい。
した入力画素P1,P2,P3,P4はアダマール変換
回路210に供給され、上記のアダマール行列を用いた
直交変換により、
る。ここで、周波数成分f0は4つの入力画素P1〜P
4の平均レベル(直流成分)である。また、周波数成分
f1,f2,f3は夫々、4つの入力画素P1〜P4に
よる周波数が異なる高周波数成分であって、画面の垂直
方向の周波数成分であり、「+」から「−」や「−」か
ら「+」への符号反転回数が多いほど周波数が高い。
数成分f1,f2,f3は夫々量子化回路207,21
2,213に供給され、制御信号CBによって定められ
た量子化特性により、量子化される。図18(b)に示
す例では、量子化回路207は周波数成分f1を量子化
して、その下位2ビットが“0”となる量子化周波数成
分f1’を生成し、量子化回路212,213は夫々、
周波数成分f2,f3を量子化して、それらの下位4ビ
ットが“0”となる量子化周波数成分f2’,f3’を
生成する。勿論、周波数成分f0は量子化されていな
い。
1の直交行列の逆行列H4 -1、即ち、
い)これらの周波数成分f0及び量子化されたf1’、
f2’、f3’がアダマール逆変換され、出力画素を生
成し出力する。
f1’〜f4’とはアダマール逆変換回路211に供給
され、数3に示す逆行列H4 -1を用いたアダマール逆変
換により、
量子化回路212と周波数成分f3に対する量子化回路
213との量子化特性が等しく設定されており、これら
から出力される量子化周波数成分f2’,f3’は、と
もに、下位4ビットが“0”となるように変換されてい
る。これにより、上記式(5),(6)の右辺第2項の
(f2’+f3’)と式(7),(8)の右辺第2項の
(f2’−f3’)とでは、それらの下位4ビットが
“0”となる。また、量子化周波数成分f1’は下位2
ビットが“0”である。これらの条件から、出力画素O
1〜O4は周波数成分f0と、量子化周波数成分f1’
と、(f2’+f3’)あるいは(f2’−f3’)と
の上記式(5)〜(8)に基づく加減算によって算出さ
れるため、出力画素O1〜O4の少なくとも下位2ビッ
トは周波数成分f0の下位2ビットの値に等しく、垂直
方向に順に隣接した4つの画素で下位2ビットのデータ
が等しくなる。
素O1と出力画素O2とを比較すると、出力画素O1は
(f0+f1’)に下位4ビットが“0”である(f2’
+f3’)を加算したものであり、出力画素O2は(f
0+f1’)から(f2’+f3’)を減算したもので
あるから、出力画素O1,O2の下位4ビットのデータ
は等しいが、さらに、下位5ビット目も等しくなる。上
記式(5),(6)において、(f0+f1’),(f
2’+f3’)の下位5ビット目のデータに対する出力
画素O1,O2の下位5ビット目は、
等しくなる。但し、「ボロー」は下位6ビット目からの
ボロー、「キャリー」は下位6ビット目へのキャリーで
ある。
る出力画素O3と出力画素O4とを比較すると、これら
は(f0−f1’)と下位4ビットが“0”である(f
2’−f3’)とを加算あるいは減算したものであるか
ら、出力画素O1,O2の場合と同様、下位5ビット目
までが同一のデータとなる。
4をアダマール変換して周波数成分f0〜f3を得、こ
れら周波数成分f1〜f3を量子化した後、数4のよう
にアダマール逆変換することにより、垂直方向に隣接す
る2個の画素間で下位5ビットのデータを等しくするこ
とができるのである。
2,213に図18(b)に示す量子化特性を設定する
ことにより、下位5ビット目から下位3ビット目までは
出力画素O1と出力画素O2、及び出力画素O3と出力
画素O4の2ライン単位で等しいデータとなり、下位2
ビット目と最下位ビットは垂直方向に順に隣接する4個
の出力画素O1〜O4全てで等しいデータとすることが
できる。
る2つの下位サブフィールドでは、同一データによる4
ライン同時のアドレス処理を行なうことができ、下位5
ビット目から下位3ビット目までに対応する3つのサブ
フィールドでは、同一データによる2ライン同時のアド
レス処理を行なうことができる。これにより、下位5ビ
ット目〜下位3ビット目に対応するサブフィールドのア
ドレス制御期間を各ライン毎に順次アドレス処理を行な
う場合の1/2の時間長に短縮することができ、下位2
ビット目と最下位ビット(LSB)に対応する2つの下
位サブフィールドのアドレス期間の時間長を同じく1/
4に短縮することができる。
〜O4との振幅レンジを等しくするためには、式(5)
〜(8)に示す出力画素O1〜O4に1/4の演算処理
が必要であるが、これは下位2ビットを除く処理をすれ
ばよく、図16で示した処理回路202と同様に、これ
ら演算データの有効ビットの設定により、特殊なハード
ウエアなく、これを実現できるため省略している。アダ
マール変換回路210の出力段でf0〜f3を1/4に
する構成であっても、出力画素O1〜O4の振幅を1/
4にする構成であってもよい。勿論、アダマール逆変換
回路211に供給される周波数成分f0や量子化回路2
07,212,213に供給される周波数成分f1,f
2,f3はこのように処理されたものである。
用いた図17に示したビット平滑回路200の動作を示
す図であって、図17に対応する信号には同一符号を付
けている。
〜P4の時間関係を示すものであって、入力P2は入力
P1を1ライン期間分遅延したもの、入力P3は入力P
1を2ライン期間分遅延したもの、入力P4は入力P1
を3ライン期間分遅延したものである。
〜Q4の時間関係を示すものであって、括弧( )内は
下位2ビットのデータを表わしている。括弧( )内の
符号が等しいラインはそれらの下位2ビットのデータが
等しいことを示している。例えば、(D)で表わされる
出力O1のライン4と出力O2のライン3と出力O3の
ライン2と出力O4のライン1とは、下位2ビットのデ
ータがDと等しいことになる。なお、ここでは、画面上
垂直方向に隣接する2つの画素で下位5ビット目〜下位
3ビット目が等しいことは省いている。
b,c,dを示すものであって、夫々で同じ順位のライ
ンが同時刻となるが、同時刻のライン1では、入力a,
b,c,dの順に下位2ビットのデータがA,B,C,
Dの順に異なっており、次の同時刻のライン2では、入
力a,b,c,dの順に下位2ビットのデータがB,
C,D,Eの順に異なっており、次の同時刻のライン3
では、入力a,b,c,dの順に下位2ビットのデータ
がC,D,E,Fの順に異なっており、……、最後に図
示するライン7では、入力a,b,c,dの順に下位2
ビットのデータがG,H,I,Jの順に異なっている。
毎に入力d,c,b,aの順に繰り返し選択し、この結
果、図19(d)に示すように、下位2ビットのデータ
が等しい順番の4個のラインがその順で選択され、連続
する4ラインが同じ下位2ビットのデータをもつサブフ
ィールドデータDが得られることになる。
いて、同じ下位2ビットのデータをもつ連続した4ライ
ンのうち(例えば、図19(d)において、ライン1
(D)〜ライン4(D))、前半の2つのライン(ライ
ン1(D)とライン2(D))は下位5ビット目〜下位
3ビット目が等しく、後半の2つのライン(ライン3
(D)とライン4(D))も下位5ビット目〜下位3ビ
ット目が等しい。
化する所望のサブフィールドデータDが得られることに
なる。
いた図11に示すビット平滑回路200も、2入力P
1,P2に対し、直交変換(ここでは、2行×2列のア
ダマール変換)を用いてサブフィールドデータDを得て
いることになる。
での処理は、直交変換(アダマール変換)を用いた画像
データの圧縮・復号の過程と一致しており、直流成分に
比較して高い周波数成分ほど粗く量子化する手法と極め
て類似している。即ち、従来からの画像圧縮で蓄積され
た量子化ビット配分のノウハウを適用し、画質劣化をほ
とんど目立たないように変換することができる。
り圧縮されて記録/伝送された映像信号を復号(圧縮さ
れた信号を伸張処理すること)して表示する場合には、
予め本発明によるアドレス制御期間の圧縮処理によって
欠落する情報が圧縮・記録/伝送の過程で低減されてい
るため、実質的に画質劣化の少ない表示を実現すること
ができる。
報に分割して、特定のサブフィールドの解像度情報を制
限することにより、アドレス制御期間を短縮化すること
ができる。
し、量子化手段により加減算するビットを選択し、再合
成することにより、所望順位のビットに対応する特定の
サブフィールドの解像度情報を制限することができ、こ
れにより、そのサブフィールドでのアドレス制御期間を
短縮化することができる。また、解像度情報を制限する
サブフィールドや解像度の制限範囲は、制御信号CBで
もってこれら周波数成分の量子化特性を変化させること
により、制御することができる。
ら画素を再合成する過程は、上記式(3),(4)及び
上記式(5)〜(8)で示すように、係数が「1」と
「−1」との線形結合による演算処理によって行なわれ
る。これにより、量子化手段によって選択したビットが
直接出力画素に反映され、所望順位のビットに対応する
特定のサブフィールドの解像度情報制限の設定を容易に
することができる。なお、実際には、入出力画素の振幅
レンジを等しくするために、1/2あるいは1/4とい
うような係数がかかるため、出力画素を合成する際の各
周波数成分の係数が「+K」,「−K」の2種のみから
なる線形結合で表わされれば、量子化特性の設定によ
り、所望順位のビットに対応する特定のサブフィールド
の解像度情報の制限の設定を容易にすることが可能であ
る。従って、本発明は、上記の直交変換に限ることな
く、逆変換の過程が「+K」,「−K」の2種のみの係
数からなる線形結合であれば、他の直交変換を用いても
よい。
必要な輝度に応じてアドレス制御期間を短縮化しこの時
間を輝度・階調・擬似輪郭などの画質の改善に割り当て
ることができる。
ィールドに対してデータ数を間引いて表示するよう構成
することにより、画質劣化を低減させことができる。
ドを除いた、下位サブフィールドに対してデータ数を間
引いて表示するよう構成することにより、ディザや誤差
拡散処理などの擬似中間階調表現を行なうことができ
る。
多くのサブフィールドに対してデータ数を間引いてサス
テイン期間を多く割り当てて表示し、低輝度であっても
高精細の表示を行なう場合にはデータ間引きを行なうサ
ブフィールドを減らす、あるいは全くなくすることによ
り、画像内容や使用者の目的に適した画質を実現するこ
とができる。
割し、表示解像度情報を制限して点灯画素を制御する時
間を短くすることにより、画質劣化の目立ちにくい高画
質な表示を実現することができる。
と電極の配置を示す模式図である。
ステイン電極及びアドレス電極の印加電圧を示す図であ
る。
ールドから構成されたフィールド構成を示す図である。
ルドのうち発光重みの少ない下位サブフィールドのアド
レス制御期間を半分にしたフィールド構成を示す図であ
る。
御期間におけるYサステイン電極及びアドレス電極の印
加電圧を示す図である。
フィールドを増やし、発光重みの少ない下位サブフィー
ルドのアドレス制御期間を半分にしたフィールド構成を
示す図である。
フィールドを増やし、最下位のサブフィールドを除く下
位サブフィールドのアドレス制御期間を半分にしたフィ
ールド構成を示す図である。
フィールドを増やし、最下位のサブフィールドを除く下
位のサブフィールドのアドレス制御期間を半分にすると
ともに、そのサステイン期間の発光比率を同じにしたフ
ィールド構成を示す図である。
期間のYサステイン電極及びアドレス電極の印加電圧を
示す図である。
構成を適用した表示装置の構成を示すブロック図であ
る。
構成を示すブロック図である。
間のYサステイン電極及びアドレス電極の印加電圧の他
の例を示す図である。
しない高解像度・低輝度の表示モードと、アドレス制御
期間を短縮化した低解像度・高輝度の表示モードとの関
係を説明するための図である。
プレイの奇数フィールド表示と偶数フィールド表示との
際の放電セルと電極の配置を示す模式図である。
式図である。
ロック図である。
例を示すブロック図である。
ロック図である。
ビット平滑回路の動作を示す図である。
Claims (30)
- 【請求項1】 入力信号に基づいて、点灯画素及び発光
輝度を制御する表示装置において、 設定に応じて表示解像度情報を制限して点灯画素を制御
する時間を短くすることを特徴とする表示装置。 - 【請求項2】 請求項1において、 前記表示解像度情報を制限する方法は、複数の周波数成
分に分割し、選択的に該周波数成分を合成するものであ
ることを特徴とする表示装置。 - 【請求項3】 請求項2において、 分割された前記複数の周波数成分から選択的に合成する
方法は、係数値K,−Kのみからなる線形結合であるこ
とを特徴とする表示装置。 - 【請求項4】 サブフィールド方式により、階調表現を
行なう表示装置において、 所定のサブフィールドにおいて、表示解像度情報を制限
し、アドレス制御期間を短縮化することを特徴とする表
示装置。 - 【請求項5】 請求項4において、 前記アドレス制御期間を短縮化するサブフィールドが、
最も発光重みの小さい最下位サブフィールドを含む1つ
以上のサブフィールドであることを特徴とする表示装
置。 - 【請求項6】 請求項4において、 前記アドレス制御期間を短縮化するサブフィールドが、
最も発光重みの小さい最下位サブフィールドを除いた1
つ以上の下位サブフィールドであることを特徴とする表
示装置。 - 【請求項7】 請求項4において、 前記アドレス制御期間を短縮化するサブフィールドの数
が、外部からの設定により変化することを特徴とする表
示装置。 - 【請求項8】 請求項4において、 前記表示解像度情報を制限する方法は、複数の周波数成
分に分割し、選択的に該周波数成分を合成するものであ
ることを特徴とする表示装置。 - 【請求項9】 請求項8において、 分割された前記複数の周波数成分から選択的に合成する
方法は、係数値K,−Kのみからなる線形結合であるこ
とを特徴とする表示装置。 - 【請求項10】 サブフィールド方式により階調表現を
行ない、夫々のサブフィールドの点灯・非点灯の制御を
ライン単位で行なう表示装置において、 所定のサブフィールドにおいて、隣接する複数ラインを
同一データで同時に制御することを特徴とする表示装
置。 - 【請求項11】 請求項10において、 前記同一データで同時に制御するサブフィールドが、最
も発光重みの小さい最下位サブフィールドを含む1つ以
上のサブフィールドであることを特徴とする表示装置。 - 【請求項12】 請求項10において、 前記同一データで同時に制御するサブフィールドが、最
も発光重みの小さい最下位サブフィールドを除いた1つ
以上の下位サブフィールドであることを特徴とする表示
装置。 - 【請求項13】 請求項10において、 前記同一データで制御するラインの組み合わせが、フィ
ールドあるいはフレーム単位で変化する構成であること
を特徴とする表示装置。 - 【請求項14】 請求項10において、 前記同一データで制御するラインの組み合わせが、1フ
ィールド内のサブフィールドで互いに異なる組み合わせ
であることを特徴とする表示装置。 - 【請求項15】 請求項10において、 前記同一データで同時に制御するサブフィールドの数
が、外部からの設定により、変化することを特徴とする
表示装置。 - 【請求項16】 請求項10において、 前記同一データで同時に制御するラインの数が、外部か
らの設定により、変化することを特徴とする記載の表示
装置。 - 【請求項17】 請求項10において、 前記同一データで同時に制御するラインが、隣接する2
ラインであることを特徴とする記載の表示装置。 - 【請求項18】 請求項10において、 隣接する前記複数ラインの信号処理は、複数の垂直周波
数成分に分割し、選択的に該周波数成分を合成するもの
であることを特徴とする表示装置。 - 【請求項19】 請求項18において、 分割された前記複数の垂直周波数成分から選択的に合成
する方法は、係数値K,−Kのみからなる線形結合であ
ることを特徴とする表示装置。 - 【請求項20】 入力信号に基づいて点灯画素及び発光
輝度を制御し、画像表示する表示方法において、 設定に応じて表示解像度情報を制限し、点灯画素を制御
する時間を短くすることを特徴とする表示方法。 - 【請求項21】 請求項20において、 前記表示解像度情報を制限する方法は、複数の周波数成
分に分割し、選択的に該周波数成分を合成することを特
徴とする表示方法。 - 【請求項22】 請求項21において、 分割された前記複数の周波数成分から選択的に合成する
方法は、係数値K,−Kのみからなる線形結合であるこ
とを特徴とする表示方法。 - 【請求項23】 サブフィールド方式により階調表現を
行なって画像表示する表示方法において、 所定のサブフィールドにおいて、表示解像度情報を制限
し、アドレス制御期間を短縮化することを特徴とする表
示方法。 - 【請求項24】 請求項23において、 前記アドレス制御期間を短縮化するサブフィールドの数
が、外部からの設定により変化することを特徴とする表
示方法。 - 【請求項25】 請求項23において、 前記表示解像度情報を制限する方法は、複数の周波数成
分に分割し、選択的に該周波数成分を合成するものであ
ることを特徴とする表示方法。 - 【請求項26】 請求項25において、 分割された前記複数の周波数成分から選択的に合成する
方法は、係数値K,−Kのみの線形結合であることを特
徴とする表示方法。 - 【請求項27】 サブフィールド方式により階調表現を
行ない、夫々のサブフィールドの点灯・非点灯の制御を
ライン単位で行なって画像表示する表示方法において、 所定のサブフィールドにおいて、隣接する複数ラインを
同一データで同時に制御することを特徴とする表示方
法。 - 【請求項28】 請求項27において、 前記同一データで同時に制御するサブフィールドの数
が、外部からの設定により変化することを特徴とする表
示方法。 - 【請求項29】 請求項27において、 隣接する前記複数ラインの信号処理は、複数の垂直周波
数成分に分割し、選択的に該周波数成分を合成するもの
であることを特徴とする表示方法。 - 【請求項30】 請求項29において、 分割された前記複数の垂直周波数成分から選択的に合成
する方法は、係数値K,−Kのみからなる線形結合であ
ることを特徴とする表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000099162A JP3850625B2 (ja) | 1999-04-02 | 2000-03-31 | 表示装置および表示方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-96816 | 1999-04-02 | ||
JP9681699 | 1999-04-02 | ||
JP2000099162A JP3850625B2 (ja) | 1999-04-02 | 2000-03-31 | 表示装置および表示方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000347616A true JP2000347616A (ja) | 2000-12-15 |
JP2000347616A5 JP2000347616A5 (ja) | 2005-06-02 |
JP3850625B2 JP3850625B2 (ja) | 2006-11-29 |
Family
ID=26437983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000099162A Expired - Fee Related JP3850625B2 (ja) | 1999-04-02 | 2000-03-31 | 表示装置および表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3850625B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000352954A (ja) * | 1999-04-28 | 2000-12-19 | Thomson Multimedia Sa | 表示装置に表示するためにビデオ画像を処理する方法及び装置 |
JP2002082647A (ja) * | 2000-09-05 | 2002-03-22 | Hitachi Ltd | 表示装置および表示方法 |
JP2002182606A (ja) * | 2000-12-14 | 2002-06-26 | Hitachi Ltd | 表示装置および表示方法 |
EP1283514A1 (en) * | 2001-08-02 | 2003-02-12 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel apparatus |
EP1345200A2 (en) * | 2002-03-15 | 2003-09-17 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
JP2003345301A (ja) * | 2002-05-04 | 2003-12-03 | Thomson Licensing Sa | プラズマディスプレイパネルに関するマルチスキャンディスプレイ |
WO2003021559A3 (en) * | 2001-09-05 | 2004-05-06 | Koninkl Philips Electronics Nv | A plasma display panel with reduction of motion artifacts and method of driving thereof |
JP2004533651A (ja) * | 2001-06-28 | 2004-11-04 | トムソン ライセンシング ソシエテ アノニム | ディジタルディスプレイ装置にビデオ画像を表示する方法 |
KR100489877B1 (ko) * | 2002-10-31 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
JP2006514327A (ja) * | 2003-02-24 | 2006-04-27 | トムソン ライセンシング | プラズマディスプレイパネルの駆動方法 |
EP2071548A1 (en) | 2007-12-14 | 2009-06-17 | Hitachi Ltd. | Plasma display device |
JP2010509634A (ja) * | 2006-11-09 | 2010-03-25 | イーストマン コダック カンパニー | パッシブ・マトリックス式薄膜エレクトロルミネッセンス・ディスプレイ |
WO2011074227A1 (ja) * | 2009-12-14 | 2011-06-23 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム |
WO2012090442A1 (ja) * | 2010-12-28 | 2012-07-05 | パナソニック株式会社 | 表示装置、表示方法および集積回路 |
WO2012098904A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
JP2012185333A (ja) * | 2011-03-05 | 2012-09-27 | Nippon Hoso Kyokai <Nhk> | 表示装置及び表示方法 |
-
2000
- 2000-03-31 JP JP2000099162A patent/JP3850625B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000352954A (ja) * | 1999-04-28 | 2000-12-19 | Thomson Multimedia Sa | 表示装置に表示するためにビデオ画像を処理する方法及び装置 |
JP2002082647A (ja) * | 2000-09-05 | 2002-03-22 | Hitachi Ltd | 表示装置および表示方法 |
JP2002182606A (ja) * | 2000-12-14 | 2002-06-26 | Hitachi Ltd | 表示装置および表示方法 |
JP4633920B2 (ja) * | 2000-12-14 | 2011-02-16 | 株式会社日立製作所 | 表示装置および表示方法 |
JP2004533651A (ja) * | 2001-06-28 | 2004-11-04 | トムソン ライセンシング ソシエテ アノニム | ディジタルディスプレイ装置にビデオ画像を表示する方法 |
US6879305B2 (en) | 2001-08-02 | 2005-04-12 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus with increased peak luminance |
EP1283514A1 (en) * | 2001-08-02 | 2003-02-12 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel apparatus |
KR100820003B1 (ko) * | 2001-08-02 | 2008-04-07 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 장치 |
US7535438B2 (en) | 2001-08-02 | 2009-05-19 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus with increased peak luminance |
WO2003021559A3 (en) * | 2001-09-05 | 2004-05-06 | Koninkl Philips Electronics Nv | A plasma display panel with reduction of motion artifacts and method of driving thereof |
EP1345200A3 (en) * | 2002-03-15 | 2004-11-17 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
EP1345200A2 (en) * | 2002-03-15 | 2003-09-17 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
US6963320B2 (en) | 2002-03-15 | 2005-11-08 | Fujitsu Hitachi Plasma Display Limited | Driving method and plasma display apparatus of plasma display panel |
JP2003345301A (ja) * | 2002-05-04 | 2003-12-03 | Thomson Licensing Sa | プラズマディスプレイパネルに関するマルチスキャンディスプレイ |
KR100489877B1 (ko) * | 2002-10-31 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
JP2006514327A (ja) * | 2003-02-24 | 2006-04-27 | トムソン ライセンシング | プラズマディスプレイパネルの駆動方法 |
JP2010509634A (ja) * | 2006-11-09 | 2010-03-25 | イーストマン コダック カンパニー | パッシブ・マトリックス式薄膜エレクトロルミネッセンス・ディスプレイ |
KR101249459B1 (ko) | 2006-11-09 | 2013-03-29 | 글로벌 오엘이디 테크놀러지 엘엘씨 | 패시브 매트릭스 박막 전자발광 디스플레이 시스템 및 패시브 매트릭스 디스플레이 구동 방법 |
EP2071548A1 (en) | 2007-12-14 | 2009-06-17 | Hitachi Ltd. | Plasma display device |
WO2011074227A1 (ja) * | 2009-12-14 | 2011-06-23 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム |
JPWO2011074227A1 (ja) * | 2009-12-14 | 2013-04-25 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム |
WO2012090442A1 (ja) * | 2010-12-28 | 2012-07-05 | パナソニック株式会社 | 表示装置、表示方法および集積回路 |
WO2012098904A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
JP2012185333A (ja) * | 2011-03-05 | 2012-09-27 | Nippon Hoso Kyokai <Nhk> | 表示装置及び表示方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3850625B2 (ja) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100478378B1 (ko) | 표시 장치 및 표시 방법 | |
US7474280B2 (en) | Image display apparatus | |
US6052112A (en) | Gradation display system | |
KR100526906B1 (ko) | 펄스 수 등화를 이용한 디지털 디스플레이 장치를 위한 동픽셀왜곡 감소 방법 | |
JP3850625B2 (ja) | 表示装置および表示方法 | |
KR20010006945A (ko) | 표시 장치, 표시 방법 및 표시 장치 구동용 회로 | |
JPH1098662A (ja) | 自発光表示器の駆動装置 | |
KR100457281B1 (ko) | 플라즈마 디스플레이장치 및 표시방법 | |
JP4633920B2 (ja) | 表示装置および表示方法 | |
JP2002023692A (ja) | 表示装置および表示方法 | |
JP3457251B2 (ja) | 画像表示装置 | |
JP4152153B2 (ja) | プラズマディスプレイパネルの画像表示方法及びその装置 | |
JP2001125529A (ja) | 階調表示方法及び表示装置 | |
KR100217279B1 (ko) | Pdp-tv시스템의 계조처리를 위한 메인클럭 분리적용 방법. | |
JP4034562B2 (ja) | 表示装置及び階調表示方法 | |
JP4759209B2 (ja) | 画像表示装置 | |
JP2003015594A (ja) | サブフィールドコーディング回路及びサブフィールドコーディング方法 | |
JP2000029427A (ja) | 表示装置の階調表示方法 | |
JP2004151162A (ja) | 階調表示方法 | |
EP1193672B1 (en) | Display and image displaying method | |
JP2003177696A (ja) | 表示装置および表示方法 | |
JPH10171402A (ja) | 映像信号の階調表示方法及びこれを用いた表示装置 | |
JP4103076B2 (ja) | 画像表示装置の誤差拡散処理方法、及び画像表示装置 | |
KR100217276B1 (ko) | Pdp-tv의 구동을 위한 방전유지 제어방법 | |
JP2005164898A (ja) | プラズマディスプレイパネルの階調表示方法およびプラズマディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |