JPH1098662A - 自発光表示器の駆動装置 - Google Patents

自発光表示器の駆動装置

Info

Publication number
JPH1098662A
JPH1098662A JP8249634A JP24963496A JPH1098662A JP H1098662 A JPH1098662 A JP H1098662A JP 8249634 A JP8249634 A JP 8249634A JP 24963496 A JP24963496 A JP 24963496A JP H1098662 A JPH1098662 A JP H1098662A
Authority
JP
Japan
Prior art keywords
data
pixel data
pixel
self
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8249634A
Other languages
English (en)
Inventor
Tetsuya Shigeta
哲也 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP8249634A priority Critical patent/JPH1098662A/ja
Priority to US08/890,752 priority patent/US6008793A/en
Priority to EP97305309A priority patent/EP0831449A3/en
Publication of JPH1098662A publication Critical patent/JPH1098662A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Abstract

(57)【要約】 【課題】 高画像品質を維持しつつ、飛越走査によって
生成された映像信号に基づいて非飛越走査態様にて自発
光表示器を駆動することが出来る自発光表示器の駆動装
置を提供することを目的とする。 【解決手段】 飛越走査によって生成された映像信号を
サンプリングして得られた画素データに対し、互いに異
なる２つの画像処理を行って画像処理画素データ及び補
間画素データを夫々得て、この画像処理画素データを自
発光表示器の奇数行及び偶数行のいずれか一方に対応し
た画素駆動データとすると共に上記補間画素データを奇
数行及び偶数行の他方に対応した画素駆動データとして
自発光表示器を非飛越走査態様にて駆動する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、自発光表示器の駆
動装置に関する。
【０００２】
【従来の技術】自発光画像表示器としてのプラズマディ
スプレイパネルを階調表示させる方法として、１フレー
ム（フィールド）の表示期間を、Ｎビット表示データの
各ビット桁の重み付けに対応した時間だけ発光するＮ個
のサブフレーム（サブフィールド）に分割して表示する
方法（いわゆるサブフィールド法）が知られている。
【０００３】例えば、画素データが８ビットの場合に
は、１フレームの表示期間を重み付けの重い順に、ＳＦ
８、ＳＦ７、ＳＦ６・・・、ＳＦ１なる８個のサブフレ
ームに分割する。この際、各サブフレームＳＦ８〜ＳＦ
１では、順に、１２８パルス、６４パルス、３２パル
ス、１６パルス、８パルス、４パルス、２パルス、１パ
ルスの発光が行われる。これら８個のサブフレームによ
る発光により２５６階調の表示が為されるのである。
【０００４】しかしながら、かかる階調表示方法では、
例えば、平坦な映像でその階調レベルが１２８、６４等
の如き２のｎ乗境界を横切る付近で、あたかも階調が失
われた映像のような縞状の偽輪郭が視認され、表示品質
を著しく損ねてしまうという問題がある。そこで、例え
ば、特開平７−２７１３２５号公報において、重み付け
の重いサブフレームを複数個に等分割して分離して配置
し、発光時間（発光回数）が等しいサブフレームの発光
順が異なる複数の発光パターンを用意しておき、画素毎
にその発光パターンを変更すること（偽輪郭補正データ
変換）により、偽輪郭を低減するようにした階調表示方
法が提案されている。
【０００５】ところが、かかる階調表示方法では、結果
として１フレーム期間内のサブフレームの数が増加して
しまう。又、画質を向上させるべく画素データのビット
数を増やすと、１フレーム期間内のサブフレームの数は
更に増加してしまう。このように、１フレーム期間内の
サブフレームの数が増加すると、プラズマディスプレイ
パネルを点灯発光させる為のアドレス期間が増大し、そ
れ故に、発光期間としてのサスティン期間が相対的に短
くなって最大輝度の低下を招く。
【０００６】そこで、画素データのビット数（サブフレ
ーム数）を減らして疑似中間表示を行うディザ処理を実
施する。かかるディザ処理では、隣接する複数個の画素
により１つの中間表示レベルを表現する。例えば、８ビ
ットの画素データの内の上位６ビットの画素データを用
いて８ビット相当の階調表示を行う場合、先ず、左右、
上下に隣接する４つの画素を１組とし、各画素毎に異な
るディザ係数を画素データに加算する。次に、このディ
ザ係数が加算された画素データの上位６ビットを抽出
し、これを表示パネルの駆動信号として用いる。かかる
ディザ処理によれば、４画素で４つの異なる中間表示レ
ベルの組み合わせが発生し、６ビット階調表示レベルの
４倍、すなわち、８ビット相当の中間調表示を実現出来
るのである。
【０００７】ここで、プラズマディスプレイにおいて、
ＮＴＳＣ方式、又はハイビジョン方式等の如き、飛越走
査によって生成された映像信号に基づいて画像表示を行
う場合、その発光輝度の低さを補うべく、画面の奇数行
（偶数行）に対応した画素データをそのまま偶数行（奇
数行）にも割り当てて補間し、順次走査（非飛越走査）
にて表示駆動を実施するようにしている。
【０００８】しかしながら、前述した如き偽輪郭補正デ
ータ変換及びディザ処理を施してから、上述の如き方法
により非飛越走査を実施すると、縦方向の２画素で同じ
画素データによる発光が行われるので、ディザ処理の影
響によるノイズ、及び偽輪郭補正によるドット妨害等の
弊害が目立ちやすくなるという問題が発生した。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、高画像品質を維持しつつ、飛越走査によって生成さ
れた映像信号から、非飛越走査態様にて自発光表示器を
駆動することが出来る自発光表示器の駆動装置を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために、本発明による自発光表示器の駆動装置は、飛越
走査によって生成された映像信号をサンプリングして１
画素毎に対応した画素データを得るＡ／Ｄ変換器と、前
記画素データの１に対して画像データ処理を施して画像
処理画素データを得ると共に前記１に対して前記画像デ
ータ処理とは異なる画像データ処理を施して補間画素デ
ータを得る画像データ処理手段と、前記画像処理画素デ
ータを自発光表示器の奇数行及び偶数行のいずれか一方
に対応した画素駆動データとすると共に前記補間画素デ
ータを前記奇数行及び偶数行の他方に対応した画素駆動
データとして前記自発光表示器を非飛越走査態様にて駆
動する駆動手段とからなる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図１以下
の図面を参照しつつ説明する。図１は、本発明による駆
動装置を備えたプラズマディスプレイ装置の概略構成を
示す図である。図１において、Ａ／Ｄ変換器１は、入力
された映像信号を、制御回路２から供給されてくる周波
数:ｆSなる第１クロック信号ＣＫ１に応じてサンプリン
グすることにより、１画素毎に対応したＮビットの画素
データＤを得て、これを順次、画像データ処理回路３に
供給する。
【００１２】画像データ処理回路３は、制御回路２から
供給されてくる周波数:(２・ｆS)なる第２クロック信号
ＣＫ２に応じてデータ処理を遂行するディザ処理回路３
１及び偽輪郭補正データ変換回路３２から構成されてい
る。これらディザ処理回路３１及び偽輪郭補正データ変
換回路３２は、上記画素データＤに対して後述する処理
を施すことにより、画素データのビット数を減らして疑
似中間表示を実現し、かつ、偽輪郭を補償した画素デー
タを生成し、これをフレームメモリ４に供給する。
【００１３】フレームメモリ４は、上記制御回路２から
供給されてくる第２クロック信号ＣＫ２のタイミング毎
に、かかる画像データ処理回路３から出力されてくる画
素データを順次書き込む。更に、フレームメモリ４は、
この書き込まれた画素データを第２クロック信号ＣＫ２
のタイミングに応じて読み出し、これを画素駆動データ
として列電極ドライバ６に供給する。
【００１４】制御回路２は、上述した如き第１クロック
信号ＣＫ１及び第２クロック信号ＣＫ２を発生すると共
に、入力された映像信号の水平及び垂直同期信号に応じ
て、リセットタイミング信号、走査タイミング信号、維
持タイミング信号、及び消去タイミング信号を発生して
行電極ドライバ５に供給する。行電極ドライバ５は、こ
れら各種のタイミング信号に応じて、残留電荷量を初期
化するためのリセットパルス、画素データを書き込むた
めの走査パルス、放電発光状態を維持するための維持パ
ルス、放電発光を停止させるための消去パルスを発生
し、これらをＰＤＰ（プラズマディスプレイパネル）１
０の行電極対２０ 1〜行電極対２０nに印加する。この
際、上記走査パルスは、順次走査にて行電極対２０1か
ら２０nへと印加されていく。
【００１５】列電極ドライバ６は、上記フレームメモリ
４から読み出されてくる１フレーム分の画素駆動データ
を同一重み付け桁のビット毎に分離し、そのビットの論
理値「１」及び「０」夫々に対応した電圧値を有する画
素データパルスを発生してＰＤＰ１０の列電極３０1〜
３０mに印加する。ＰＤＰ１０は、列電極ドライバ６か
ら画素データパルスが印加されている間に行電極ドライ
バ５から走査パルスが印加されると、この印加された画
素データパルスに対応した電荷がＰＤＰ１０に書き込ま
れる。この際、例えば論理「１」に対応した画素データ
パルスが印加された列電極と、走査パルスが印加された
行電極対との交差部に発光が生じる。尚、かかる交差部
が、図２に示されるが如きＰＤＰ１０の画面上における
各画素Ｇに相当する。その後、行電極ドライバ５から維
持パルスが印加されると、この維持パルスが印加される
パルス数に応じた時間だけ上記の発光状態が維持され
る。視覚上においては、かかる発光状態が維持されてい
る時間に応じた輝度が感じられる。
【００１６】次に、上記画像データ処理回路３の動作に
ついて、図３に示される内部動作波形を参照しつつ説明
する。図４は、かかる画像データ処理回路３におけるデ
ィザ処理回路３１の内部構成を示す図である。図４にお
いて、映像信号に対応した各画素毎のＮビット画素デー
タＤは、図３に示されるが如く周波数:ｆSなる第１クロ
ック信号ＣＫ１毎に順次、加算器３２０に供給される。
この際、かかる映像信号は飛越走査にて生成されたもの
であるので、図２に示されるＰＤＰ１０の画素群の内、
先ず、奇数行の画素群に対応した画素データが供給さ
れ、その後、偶数行の画素群に対応した画素データが供
給される。例えば、図３に示されるように、図２におけ
る第１行目の画素Ｇ11〜Ｇ 1m夫々に対応した画素データ
Ｄ11〜Ｄ1mが供給された後には、次の奇数行である第３
行目の画素Ｇ31〜Ｇ3m夫々に対応した画素データＤ31〜
Ｄ3mが供給されるのである。１画面の最終奇数行の画素
Ｇn1〜Ｇnm夫々に対応した画素データＤm1〜Ｄmnが供給
されると、次に、最初の偶数行である画素Ｇ21〜Ｇ2m夫
々に対応した画素データＤ21〜Ｄ2mが供給されるのであ
る。
【００１７】ディザ発生回路３１０は、図３に示される
が如く周波数:(２・ｆS)の第２クロック信号ＣＫ２毎に
ディザ係数ａ、ディザ係数ｃ、ディザ係数ｂ、及びディ
ザ係数ｄを循環して繰り返し発生し、これを加算器３２
０に供給する。加算器３２０は、Ａ／Ｄ変換器１から順
次供給されてくる画素データＤに、かかるディザ係数を
加算し、この際得られたディザ加算画素データを上位ビ
ット抽出回路３３０に供給する。
【００１８】例えば、図３において、第１行第１列の画
素データＤ11には、先ず、ディザ係数ａが加算されてデ
ィザ加算画素データ（Ｄ11＋ａ）が得られ、次に、ディ
ザ係数ｃが加算されてディザ加算画素データ（Ｄ11＋
ｃ）が得られる。続いて、第１行第２列の画素データＤ
12には、先ず、ディザ係数ｂが加算されてディザ加算画
素データ（Ｄ12＋ｂ）が得られ、次に、ディザ係数ｄが
加算されてディザ加算画素データ（Ｄ12＋ｄ）が得られ
るのである。
【００１９】すなわち、一つの画素データに対して２つ
の異なるディザ係数（ディザ係数ａ及びｃ、又はディザ
係数ｂ及びｄ）が夫々加算され、新たに２つのディザ加
算画素データが生成されるのである。上位ビット抽出回
路３３０は、かかるディザ加算素データの上位Ｍビット
分までを抽出し、これをディザ処理画素データＺとし
て、後段の偽輪郭補正データ変換回路３２に供給する。
【００２０】尚、上記Ｎが８であり、かつ上記Ｍが６で
ある場合、すなわち、Ａ／Ｄ変換器１から供給されてく
る各画素毎の画素データＤが８ビットであり、かつ、上
位ビット抽出回路３３０によって抽出される上位ビット
数が６である場合には、ディザ係数ａ〜ｄなるパターン
を、
【００２１】
【数１】ディザ係数ａ＝０ ディザ係数ｂ＝３ ディザ係数ｃ＝２ ディザ係数ｄ＝１ とする。
【００２２】図５は、かかる偽輪郭補正データ変換回路
３２の内部構成を示す図である。図５において、第１変
換回路３２１は、上記ディザ処理回路３１から供給され
てくる例えば６ビットのディザ処理画素データＺを、図
６及び図７に示されるが如き第１モード変換テーブルに
基づいて８ビットの画素データに変換し、これを偽輪郭
補正画素データＡＺとしてセレクタ３２２に供給する。
一方、第２変換回路３２３は、上記ディザ処理回路３１
から供給されてくる例えば６ビットのディザ処理画素デ
ータＺを、図６及び図７に示されるが如き第２モード変
換テーブルに基づいて８ビットの画素データに変換し、
これを偽輪郭補正画素データＢＺとしてセレクタ３２２
に供給する。
【００２３】尚、かかる図６及び図７に示される偽輪郭
補正画素データＡＺ（ＢＺ）の各ビットにおける論理値
「０」は非発光、論理値「１」は発光を指定するもので
あり、その１フレーム期間中における発光期間は、図８
の発光期間フォーマットに従っている。例えば、かかる
偽輪郭補正画素データＡＺのビット７は、図８のサブフ
レームＳＦ４での発光に対応しており、その論理値が
「１」である場合に、期間"８"だけ発光を行う。又、ビ
ット６は、サブフレームＳＦ６1での発光に対応してお
り、その論理値が「１」である場合に、期間"１６"だけ
発光を行う。又、ビット５は、サブフレームＳＦ２での
発光に対応しており、その論理値が「１」である場合
に、期間"２"だけ発光を行う。又、ビット４は、サブフ
レームＳＦ５1での発光に対応しており、その論理値が
「１」である場合に、期間"８"だけ発光を行う。又、ビ
ット３は、サブフレームＳＦ３での発光に対応してお
り、その論理値が「１」である場合に、期間"４"だけ発
光を行う。又、ビット２は、サブフレームＳＦ１での発
光に対応しており、その論理値が「１」である場合に、
期間"１"だけ発光を行う。又、ビット１は、サブフレー
ムＳＦ６2での発光に対応しており、その論理値が
「１」である場合に、期間"１６"だけ発光を行う。更
に、ビット０は、サブフレームＳＦ５2での発光に対応
しており、その論理値が「１」である場合に、期間"８"
だけ発光を行う。かかるＳＦ１〜ＳＦ６による発光期間
の総和が輝度レベルに相当するのである。
【００２４】この際、重み付けの重いサブフレームであ
るサブフレームＳＦ６（発光期間"３２"に相当）につい
ては、各々が発光期間"１６"であるサブフレームＳＦ６
1及びＳＦ６2に分割して配置されている。更に、重み付
けの重いサブフレームであるサブフレームＳＦ５（発光
期間"１６"に相当）については、各々が発光期間"８"で
あるサブフレームＳＦ５1及びＳＦ５2に分割して配置さ
れている。ここで、１フレーム期間内での総発光期間が
等しく、かつ発光期間が等しいサブフレームでの発光実
施位置が互いに異なる２つの変換パターンを、第１モー
ド変換テーブル及び第２モード変換テーブルにて用意し
て偽輪郭の低減を計るのである。
【００２５】例えば、図６において、輝度レベル１６に
相当する偽輪郭補正画素データＡＺによれば、図８に示
されるサブフレームＳＦ４及びＳＦ５1の位置で夫々期
間"８"の発光が実施されるが、輝度レベル１６に相当す
る偽輪郭補正画素データＢＺでは、サブフレームＳＦ５
1及びＳＦ５2の位置で夫々期間"８"の発光が実施される
のである。
【００２６】このように、輝度レベルが同一であって
も、隣接する画素間において、１フレーム期間中にて発
光を生じさせる位置をずらすことにより、偽輪郭を低減
するのである。かかる発光駆動が、前述した行電極ドラ
イバ５及び列電極ドライバ６にて実施される。
【００２７】尚、上記第１変換回路３２１及び第２変換
回路３２３によるデータ変換は、上記第２クロック信号
ＣＫ２に同期して実行される。セレクタ３２２は、第１
変換回路３２１から供給された偽輪郭補正画素データＡ
Ｚ、及び第２変換回路３２３から供給された偽輪郭補正
画素データＢＺの内、制御回路２から供給される図３に
示されるが如き選択信号の信号論理値に応じた方を選択
し、これをフレームメモリ４に供給する。
【００２８】図３においては、かかる選択信号の信号論
理値が「０」である場合には、第１変換回路３２１から
の偽輪郭補正画素データＡＺを選択してこれをフレーム
メモリ４に供給する。一方、選択信号の信号論理値が
「１」である場合には、第２変換回路３２３からの偽輪
郭補正画素データＢＺを選択してこれをフレームメモリ
４に供給する。
【００２９】かかるディザ処理回路３１及び偽輪郭補正
データ変換回路３２の動作によって、例えば、図２にお
ける画素Ｇ11に対応して供給された画素データＤ11に基
づいて、第１の補正画素データＡＺ(Ｄ11＋ａ）及び第
２の補正画素データＢＺ(Ｄ11＋ｃ）が生成され、夫々
フレームメモリ４に記憶される。又、図２における画素
Ｇ12に対応した画素データＤ12に基づいて、第１の補正
画素データＢＺ(Ｄ12＋ｂ）及び第２の補正画素データ
ＡＺ(Ｄ12＋ｄ）が生成され、夫々フレームメモリ４に
記憶されるのである。
【００３０】フレームメモリ４は、図９に示されるが如
く、かかる第１の補正画素データＡＺ(Ｄ11＋ａ）を第
１行第１列の画素Ｇ11に対応した画像駆動データ、及び
上記第１の補正画素データＢＺ(Ｄ12＋ｂ）を第１行第
２列の画素Ｇ12に対応した画像駆動データとして夫々読
み出す。又、フレームメモリ４は、図９に示されるが如
く、上記第２の補正画素データＢＺ(Ｄ11＋ｃ）を第２
行第１列の画素Ｇ21、第２の補正画素データＡＺ(Ｄ12
＋ｄ）を第２行第２列の画素Ｇ22に対応した画素駆動デ
ータとして夫々読み出す。
【００３１】この際、上記第１の補正画素データＡＺ
(Ｄ11＋ａ）及びＢＺ(Ｄ12＋ｂ）は、供給されてきた第
１行に対応した画素データを上記画像データ処理回路３
によって画像処理した画像処理画素データである。一
方、上記第２の補正画素データＢＺ(Ｄ11＋ｃ）及びＡ
Ｚ(Ｄ12＋ｄ）各々は、上記第１行の画素データに基づ
いて補間生成された第２行に対応した補間画素データな
のである。
【００３２】フレームメモリ４は、これら画像処理画素
データ及び補間画素データ夫々に対応した画素駆動デー
タを、第１行に相当するものから順に読み出して列電極
ドライバ６に供給して行く。かかる動作により、飛越走
査によって生成された映像信号に基づいて、非飛越走査
態様による表示が実施されるのである。
【００３３】
【発明の効果】上記したことから明らかな如く、本発明
による駆動装置においては、飛越走査によって生成され
た映像信号をサンプリングして得た画素データの１つに
対し、互いに異なる２つの画像処理を行って画像処理画
素データ及び補間画素データを夫々得る。ここで、かか
る画像処理画素データを自発光表示器の奇数行及び偶数
行のいずれか一方に対応した画素駆動データとすると共
に上記補間画素データを奇数行及び偶数行の他方に対応
した画素駆動データとして自発光表示器を非飛越走査態
様にて駆動する構成としている。
【００３４】よって、本発明によれば、飛越走査態様の
映像信号を非飛越走査態様の映像信号に変換して表示す
る際、画像の処理に起因する画面上のノイズ及びドット
妨害が低減されて好ましいのである。
【図面の簡単な説明】
【図１】本発明による駆動装置を備えたプラズマディス
プレイの概略構成を示す図である。
【図２】画面上における各画素の位置を示す図である。
【図３】画像データ処理回路３の内部動作波形を示す図
である。
【図４】ディザ処理回路３１の内部構成を示す図であ
る。
【図５】偽輪郭補正データ変換回路３２の内部構成を示
す図である。
【図６】偽輪郭補正データ変換回路３２における第１及
び第２モード変換テーブルの一例を示す図である。
【図７】偽輪郭補正データ変換回路３２における第１及
び第２モード変換テーブルの一例を示す図である。
【図８】サブフレームによる発光期間フォーマットを示
す図である。
【図９】各画素と補正画素データとの対応の一例を示す
図である。
【主要部分の符号の説明】
１ Ａ／Ｄ変換器 ２ 制御回路 ３ 画像データ処理回路 ４ フレームメモリ ３１ ディザ処理回路 ３２ 偽輪郭補正データ変換回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 飛越走査によって生成された映像信号を
    サンプリングして１画素毎に対応した画素データを得る
    Ａ／Ｄ変換器と、 前記画素データの１に対して画像データ処理を施して画
    像処理画素データを得ると共に前記１に対して前記画像
    データ処理とは異なる画像データ処理を施して補間画素
    データを得る画像データ処理手段と、 前記画像処理画素データを自発光表示器の奇数行及び偶
    数行のいずれか一方に対応した画素駆動データとすると
    共に前記補間画素データを前記奇数行及び偶数行の他方
    に対応した画素駆動データとして前記自発光表示器を非
    飛越走査態様にて駆動する駆動手段とからなることを特
    徴とする自発光表示器の駆動装置。
  2. 【請求項２】 前記画像データ処理手段は、前記画素デ
    ータを第１変換テーブルに基づいて変換して第１偽輪郭
    補正画素データを得る第１変換手段と、 前記画素データを前記第１変換テーブルとは異なる変換
    テーブルからなる第２変換テーブルに基づいて変換して
    第２偽輪郭補正画素データを得る第２変換手段と、 前記第１及び第２偽輪郭補正画素データの内のいずれか
    一方を前記画像処理画素データとし、他方を前記補間画
    素データとする選択手段と、からなる偽輪郭補正データ
    変換回路であることを特徴とする請求項１記載の自発光
    表示器の駆動装置。
  3. 【請求項３】 前記駆動手段は、１フレームを前記画素
    駆動データの各ビット桁に対応した発光期間を有する複
    数のサブフレームに分割し更に重み付けの重いビット桁
    に対応するサブフレームを複数のサブフレームに分割し
    て配置し、前記画素駆動データに応じたサブフレームに
    おいてのみ前記自発光表示器の画素を発光せしめるもの
    であり、 前記第１及び第２変換テーブル各々は、発光期間が等し
    いサブフレームでの発光実施位置が互いに異なる位置と
    なるように前記画素データのビットパターンを変換する
    変換パターンであることを特徴とする請求項１及び２記
    載の自発光表示器の駆動装置。
  4. 【請求項４】 前記画像データ処理手段は、前記画素デ
    ータの１に第１ディザ係数を加算すると共に前記１に前
    記第１ディザ係数とは異なる係数値の第２ディザ係数を
    加算してディザ処理を行うディザ処理回路を含むことを
    特徴とする請求項１記載の自発光表示器の駆動装置。
  5. 【請求項５】 前記画像データ処理手段及び前記駆動手
    段は、前記サンプリングの２倍のクロックレートで画像
    データ処理を行うことにより前記飛越走査によって生成
    された映像信号を非飛越走査態様の画素駆動データに変
    換することを特徴とする請求項１記載の自発光表示器の
    駆動装置。
JP8249634A 1996-09-20 1996-09-20 自発光表示器の駆動装置 Pending JPH1098662A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8249634A JPH1098662A (ja) 1996-09-20 1996-09-20 自発光表示器の駆動装置
US08/890,752 US6008793A (en) 1996-09-20 1997-07-11 Drive apparatus for self light emitting display unit
EP97305309A EP0831449A3 (en) 1996-09-20 1997-07-16 Drive apparatus for self light emitting display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8249634A JPH1098662A (ja) 1996-09-20 1996-09-20 自発光表示器の駆動装置

Publications (1)

Publication Number Publication Date
JPH1098662A true JPH1098662A (ja) 1998-04-14

Family

ID=17195948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8249634A Pending JPH1098662A (ja) 1996-09-20 1996-09-20 自発光表示器の駆動装置

Country Status (3)

Country Link
US (1) US6008793A (ja)
EP (1) EP0831449A3 (ja)
JP (1) JPH1098662A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345682B2 (en) 2003-02-20 2008-03-18 Pioneer Corporation Display panel driver having multi-grayscale processing function

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994633B2 (ja) 1997-12-10 1999-12-27 松下電器産業株式会社 疑似輪郭ノイズ検出装置およびそれを用いた表示装置
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
EP0994457B1 (en) * 1998-10-12 2007-09-05 Victor Company Of Japan, Limited Apparatus and method of gray scale video signal processing for matrix display apparatus
EP1022714A3 (en) 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
EP1049068A1 (en) * 1999-04-28 2000-11-02 THOMSON multimedia S.A. Method and apparatus for processing video signals
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
JP3720275B2 (ja) * 2001-04-16 2005-11-24 シャープ株式会社 画像表示パネル、画像表示装置、並びに画像表示方法
JP2002351381A (ja) * 2001-05-30 2002-12-06 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動方法
JP2003114646A (ja) 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
US6963319B2 (en) * 2002-08-07 2005-11-08 Hewlett-Packard Development Company, L.P. Image display system and method
US8289233B1 (en) 2003-02-04 2012-10-16 Imaging Systems Technology Error diffusion
US8305301B1 (en) 2003-02-04 2012-11-06 Imaging Systems Technology Gamma correction
US7391391B2 (en) * 2003-11-13 2008-06-24 Victor Company Of Japan, Limited Display apparatus
CN100520874C (zh) * 2004-08-03 2009-07-29 株式会社半导体能源研究所 显示装置及其驱动方法
US7502040B2 (en) 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US8633919B2 (en) 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
EP1720148A3 (en) 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
EP1801768B1 (en) 2005-12-22 2010-11-17 Imaging Systems Technology, Inc. SAS Addressing of surface discharge AC plasma display
KR101404582B1 (ko) 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
JP5193181B2 (ja) * 2006-04-03 2013-05-08 トムソン ライセンシング プラズマディスプレイパネル内でビデオレベルを符号化するための方法および装置
US8248328B1 (en) 2007-05-10 2012-08-21 Imaging Systems Technology Plasma-shell PDP with artifact reduction
KR20150019686A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 룩업 테이블에 기반한 부분적 의사 윤관 검출 방법 및 그 장치, 그리고 이를 이용한 영상 데이터 보정 방법
US11282434B1 (en) * 2020-12-29 2022-03-22 Solomon Systech (China) Limited Driving method for active matrix display

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720745A (en) * 1983-06-22 1988-01-19 Digivision, Inc. Method and apparatus for enhancing video displays
US4956638A (en) * 1988-09-16 1990-09-11 International Business Machines Corporation Display using ordered dither
JP2738865B2 (ja) * 1989-06-30 1998-04-08 キヤノン株式会社 画像処理装置
US5093721A (en) * 1990-07-10 1992-03-03 Zenith Electronics Corporation Line interpolator with preservation of diagonal resolution
US5159451A (en) * 1991-03-19 1992-10-27 Faroudja Y C Field memory expansible line doubler for television receiver
TW232060B (en) * 1992-10-06 1994-10-11 Seiko Epson Corp Image processing apparatus
JPH06282242A (ja) * 1993-03-25 1994-10-07 Pioneer Electron Corp ガス放電パネルの駆動方法
EP0624032B1 (en) * 1993-05-07 2000-07-26 Lg Electronics Inc. Video format conversion apparatus and method
JPH07140926A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd フラットディスプレイ装置の走査制御方法
JP3333839B2 (ja) * 1994-04-19 2002-10-15 松下電器産業株式会社 補間ライン検出方法及び補間ライン検出装置
JP2760295B2 (ja) * 1994-10-06 1998-05-28 株式会社富士通ゼネラル ディスプレイ装置の誤差拡散処理装置
US5886745A (en) * 1994-12-09 1999-03-23 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
EP0770305B1 (en) * 1995-05-12 2000-07-26 Koninklijke Philips Electronics N.V. Image display apparatus with line number conversion
US5714975A (en) * 1995-05-31 1998-02-03 Canon Kabushiki Kaisha Apparatus and method for generating halftoning or dither values
US5784116A (en) * 1995-06-29 1998-07-21 Motorola Inc. Method of generating high-resolution video
US5532751A (en) * 1995-07-31 1996-07-02 Lui; Sam Edge-based interlaced to progressive video conversion system
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345682B2 (en) 2003-02-20 2008-03-18 Pioneer Corporation Display panel driver having multi-grayscale processing function

Also Published As

Publication number Publication date
EP0831449A2 (en) 1998-03-25
EP0831449A3 (en) 1998-04-22
US6008793A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
JP3618024B2 (ja) 自発光表示器の駆動装置
JPH1098662A (ja) 自発光表示器の駆動装置
JP3750889B2 (ja) ディスプレイパネルの中間調表示方法
KR100467447B1 (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
JPH1124628A (ja) プラズマディスプレイパネルの階調表示方法
JP2003015588A (ja) ディスプレイ装置
JP2002082647A (ja) 表示装置および表示方法
JP2002182606A (ja) 表示装置および表示方法
JP2000347616A (ja) 表示装置および表示方法
JP2001154630A (ja) ディスプレイ装置のディザ処理回路
JP2000259121A (ja) ディスプレイパネルの駆動方法
JP2005321442A (ja) ディスプレイ装置のディザ処理回路
JPH09218662A (ja) 自発光画像表示パネルの駆動方法
EP1262943A2 (en) Display device and display panel driving method
KR100438604B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
JP2002323872A (ja) プラズマディスプレイパネルの駆動方法及びプラズマ表示装置
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP2720943B2 (ja) フラット型表示装置の階調駆動方法
JP2003015594A (ja) サブフィールドコーディング回路及びサブフィールドコーディング方法
JPH07264515A (ja) 階調表示方法
US7109950B2 (en) Display apparatus
JP2004020991A (ja) 階調表示装置の表示信号処理回路
JP2003195801A (ja) 表示装置及び階調表示方法
JP2002366085A (ja) 表示装置及び階調表示処理方法
JP3656995B2 (ja) 画像表示方法及び画像表示装置