JP2003195801A - 表示装置及び階調表示方法 - Google Patents
表示装置及び階調表示方法Info
- Publication number
- JP2003195801A JP2003195801A JP2001387872A JP2001387872A JP2003195801A JP 2003195801 A JP2003195801 A JP 2003195801A JP 2001387872 A JP2001387872 A JP 2001387872A JP 2001387872 A JP2001387872 A JP 2001387872A JP 2003195801 A JP2003195801 A JP 2003195801A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- bit
- display
- part data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 複数の画素がマトリクス上に配列され各画素
の階調表示を行うＰＤＰにおいて低輝度部分における粒
状ノイズの発生を抑制し、画質の向上を図る。 【解決手段】 映像信号をＡ／Ｄ変換部１２により８ビ
ットデータに変換するとともに、γ逆補正部１３により
１２ビットのデータに変換し、データ変換部３０により
この１２ビットデータを上位の８ビットの整数部データ
と、下位の４ビットの小数部データに分割し、さらにこ
の小数部データについて上位の１ビットの第１の小数部
データと、下位３ビットの第２の小数部データとに分割
し、隣接画素の一方においては第１の小数部データの値
を整数部データに加算する処理を行い、隣接画素の他方
においては第２の小数部データの誤差拡散処理に基づく
処理結果の値を整数部データに加算する処理を行う。
の階調表示を行うＰＤＰにおいて低輝度部分における粒
状ノイズの発生を抑制し、画質の向上を図る。 【解決手段】 映像信号をＡ／Ｄ変換部１２により８ビ
ットデータに変換するとともに、γ逆補正部１３により
１２ビットのデータに変換し、データ変換部３０により
この１２ビットデータを上位の８ビットの整数部データ
と、下位の４ビットの小数部データに分割し、さらにこ
の小数部データについて上位の１ビットの第１の小数部
データと、下位３ビットの第２の小数部データとに分割
し、隣接画素の一方においては第１の小数部データの値
を整数部データに加算する処理を行い、隣接画素の他方
においては第２の小数部データの誤差拡散処理に基づく
処理結果の値を整数部データに加算する処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル等の表示パネルの階調表示を行う表示装置及
び階調表示方法に関する。
レイパネル等の表示パネルの階調表示を行う表示装置及
び階調表示方法に関する。
【０００２】
【従来の技術】各画素がマトリクス状に形成されたプラ
ズマディスプレイパネル（以下、ＰＤＰ）の階調表示を
行うＰＤＰ表示装置では、ＰＤＰの表示を行う場合、１
／６０秒に相当する１フレーム表示期間（表示パネルの
１画面を表示する期間：１フィールド期間）を、画素の
点灯期間である維持発光期間（発光輝度に比例）の相対
比がそれぞれ異なる複数のサブフィールドにより構成し
ている。
ズマディスプレイパネル（以下、ＰＤＰ）の階調表示を
行うＰＤＰ表示装置では、ＰＤＰの表示を行う場合、１
／６０秒に相当する１フレーム表示期間（表示パネルの
１画面を表示する期間：１フィールド期間）を、画素の
点灯期間である維持発光期間（発光輝度に比例）の相対
比がそれぞれ異なる複数のサブフィールドにより構成し
ている。
【０００３】図６の例は、１フレーム表示期間が８個の
サブフィールドＳＦ１〜ＳＦ８により構成され、８個の
階調ビットにより２５６階調表示を行う例である。即
ち、最下位の階調ビット（１ビット目）がサブフィール
ドＳＦ１に対応するとともに、以下順に、２ビット目の
階調ビットがサブフィールドＳＦ２に、３ビット目の階
調ビットがサブフィールドＳＦ３に、４ビット目の階調
ビットがサブフィールドＳＦ４に、５ビット目の階調ビ
ットがサブフィールドＳＦ５に、６ビット目の階調ビッ
トがサブフィールドＳＦ６に、７ビット目の階調ビット
がサブフィールドＳＦ７にそれぞれ対応し、最上位の階
調ビット（８ビット目）がサブフィールドＳＦ８に対応
する。
サブフィールドＳＦ１〜ＳＦ８により構成され、８個の
階調ビットにより２５６階調表示を行う例である。即
ち、最下位の階調ビット（１ビット目）がサブフィール
ドＳＦ１に対応するとともに、以下順に、２ビット目の
階調ビットがサブフィールドＳＦ２に、３ビット目の階
調ビットがサブフィールドＳＦ３に、４ビット目の階調
ビットがサブフィールドＳＦ４に、５ビット目の階調ビ
ットがサブフィールドＳＦ５に、６ビット目の階調ビッ
トがサブフィールドＳＦ６に、７ビット目の階調ビット
がサブフィールドＳＦ７にそれぞれ対応し、最上位の階
調ビット（８ビット目）がサブフィールドＳＦ８に対応
する。
【０００４】このように各サブフィールドＳＦ１〜ＳＦ
８では、維持発光期間がそれぞれ階調数（発光輝度の相
対比：維持発光パルス数に比例）１（＝２0 ），２（＝
２1），４（＝２2 ），８（＝２3 ），１６（＝２
4 ），３２（＝２5 ），６４（＝２6 ），１２８（＝２
7 ） として重み付けされている。
８では、維持発光期間がそれぞれ階調数（発光輝度の相
対比：維持発光パルス数に比例）１（＝２0 ），２（＝
２1），４（＝２2 ），８（＝２3 ），１６（＝２
4 ），３２（＝２5 ），６４（＝２6 ），１２８（＝２
7 ） として重み付けされている。
【０００５】ここで、各サブフィールドＳＦ１〜ＳＦ８
は維持発光期間の他に走査期間を有している。サブフィ
ールドＳＦ１の走査期間では、最下位ビット（１ビット
目）の表示データに対応するＰＤＰ１の各画素への前記
表示データの書き込みを行う。そしてＰＤＰ１の全画面
の表示データの書き込みが終了すると、維持発光期間で
はＰＤＰの全画面に維持発光パルスを例えば１回印加し
て書き込みが行われた画素だけ発光表示させる。
は維持発光期間の他に走査期間を有している。サブフィ
ールドＳＦ１の走査期間では、最下位ビット（１ビット
目）の表示データに対応するＰＤＰ１の各画素への前記
表示データの書き込みを行う。そしてＰＤＰ１の全画面
の表示データの書き込みが終了すると、維持発光期間で
はＰＤＰの全画面に維持発光パルスを例えば１回印加し
て書き込みが行われた画素だけ発光表示させる。
【０００６】次に、サブフィールドＳＦ２の走査期間で
は、２ビット目の表示データに対応する各画素への表示
データの書き込みを行う。そしてＰＤＰ１の全画面の書
き込みが終了すると、維持発光期間ではＰＤＰ１の全画
面に維持発光パルスを例えば２回印加して、書き込みが
行われた画素だけ発光表示させる。以下、サブフィール
ドＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８に
ついても、走査期間ではそれぞれ対応するビットの表示
データに応じた各画素への表示データの書き込みを行
い、これが終了すると、次の維持発光期間では維持発光
パルスをそれぞれ４回，８回，１６回，３２回，６４
回，１２８回印加して書き込みが行われた画素だけ発光
表示させる。
は、２ビット目の表示データに対応する各画素への表示
データの書き込みを行う。そしてＰＤＰ１の全画面の書
き込みが終了すると、維持発光期間ではＰＤＰ１の全画
面に維持発光パルスを例えば２回印加して、書き込みが
行われた画素だけ発光表示させる。以下、サブフィール
ドＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８に
ついても、走査期間ではそれぞれ対応するビットの表示
データに応じた各画素への表示データの書き込みを行
い、これが終了すると、次の維持発光期間では維持発光
パルスをそれぞれ４回，８回，１６回，３２回，６４
回，１２８回印加して書き込みが行われた画素だけ発光
表示させる。
【０００７】こうしたＰＤＰ表示装置では、ＣＲＴの発
光特性と互換性を保つために、γ逆補正と呼ばれる補正
を行っている。しかし、こうしたγ逆補正は低輝度部分
において階調の著しい低下を招くため、誤差拡散処理と
呼ばれる処理を行って低輝度部分の階調を増加させるよ
うにしている。
光特性と互換性を保つために、γ逆補正と呼ばれる補正
を行っている。しかし、こうしたγ逆補正は低輝度部分
において階調の著しい低下を招くため、誤差拡散処理と
呼ばれる処理を行って低輝度部分の階調を増加させるよ
うにしている。
【０００８】図７は、前述したγ逆補正を行うγ逆補正
部と誤差拡散処理を行う誤差拡散処理部とを設けたＰＤ
Ｐ表示装置の構成を示すブロック図である。また、図８
及び図９は誤差拡散処理部の動作を説明する図である。
図７〜図９を用いて従来の誤差拡散処理を説明する。
部と誤差拡散処理を行う誤差拡散処理部とを設けたＰＤ
Ｐ表示装置の構成を示すブロック図である。また、図８
及び図９は誤差拡散処理部の動作を説明する図である。
図７〜図９を用いて従来の誤差拡散処理を説明する。
【０００９】ＰＤＰ表示装置では映像信号を入力する
と、図７のレベル調整部１１によりレベル調整が行わ
れ、さらにＡ／Ｄ変換部１２により図８（ａ）に示すよ
うな、それぞれのビット値がａ〜ｈの８ビットデータに
Ａ／Ｄ変換される。図７のγ逆補正部１３は、Ａ／Ｄ変
換された８ビットデータを入力すると、γ逆補正を行っ
て図８（ｂ）に示すような、それぞれのビット値がｉ〜
ｔの１２ビットデータに変換し誤差拡散処理部２０に出
力する。
と、図７のレベル調整部１１によりレベル調整が行わ
れ、さらにＡ／Ｄ変換部１２により図８（ａ）に示すよ
うな、それぞれのビット値がａ〜ｈの８ビットデータに
Ａ／Ｄ変換される。図７のγ逆補正部１３は、Ａ／Ｄ変
換された８ビットデータを入力すると、γ逆補正を行っ
て図８（ｂ）に示すような、それぞれのビット値がｉ〜
ｔの１２ビットデータに変換し誤差拡散処理部２０に出
力する。
【００１０】誤差拡散処理部２０は、γ逆補正部１３か
らの１２ビットデータを入力すると、このビット値ｉ〜
ｔの１２ビットデータを後述するビットシフト処理等を
行うために、便宜上この１２ビットデータの下位にそれ
ぞれビット値が「０」の５ビットデータを付加して１７
ビットデータとする。そしてこの１７ビットデータを１
ビットシフトして図８（ｃ）に示す１７ビットデータを
生成する。そして、この１７ビットデータについて、図
８（ｄ）のように、上位の１６〜８ビットからなる９ビ
ットデータ（実質的には、ビット値ｉ〜ｐの８ビットデ
ータ）と下位の７〜０ビットからなる８ビットデータ
（実質的には、ビット値ｑ〜ｔの４ビットデータ）とに
ビット分割し、かつ上位の９ビットデータを整数部（Ｉ
ｎｔｅｇｅｒ）とし、下位の８ビットデータを小数部
（Ｄｅｃｉｍａｌ：誤差部分）とする。
らの１２ビットデータを入力すると、このビット値ｉ〜
ｔの１２ビットデータを後述するビットシフト処理等を
行うために、便宜上この１２ビットデータの下位にそれ
ぞれビット値が「０」の５ビットデータを付加して１７
ビットデータとする。そしてこの１７ビットデータを１
ビットシフトして図８（ｃ）に示す１７ビットデータを
生成する。そして、この１７ビットデータについて、図
８（ｄ）のように、上位の１６〜８ビットからなる９ビ
ットデータ（実質的には、ビット値ｉ〜ｐの８ビットデ
ータ）と下位の７〜０ビットからなる８ビットデータ
（実質的には、ビット値ｑ〜ｔの４ビットデータ）とに
ビット分割し、かつ上位の９ビットデータを整数部（Ｉ
ｎｔｅｇｅｒ）とし、下位の８ビットデータを小数部
（Ｄｅｃｉｍａｌ：誤差部分）とする。
【００１１】ここで、誤差拡散処理部２０では、図８
（ｅ）に示すように、誤差部分である前記小数部の７〜
０ビットの値ｑ，ｒ，ｓ，ｔをもとに誤差拡散処理を行
う。そして、この誤差拡散処理により、当該画素の誤差
と前の画素の誤差拡散処理に基づく誤差とが加算された
結果、キャリーが発生すると、整数部であるビット値ｉ
〜ｐの９ビットデータに「１」を加算する加算処理を行
い、図８（ｆ）のように、ビット値Ａ〜Ｈを有する９ビ
ットデータとして出力する。なお、前記誤差拡散処理の
結果キャリーが発生しない場合は、図８（ｄ）のビット
値ｉ〜ｐの９ビットデータをそのまま、図８（ｆ）のビ
ット値Ａ〜Ｈの９ビットデータとして出力する。
（ｅ）に示すように、誤差部分である前記小数部の７〜
０ビットの値ｑ，ｒ，ｓ，ｔをもとに誤差拡散処理を行
う。そして、この誤差拡散処理により、当該画素の誤差
と前の画素の誤差拡散処理に基づく誤差とが加算された
結果、キャリーが発生すると、整数部であるビット値ｉ
〜ｐの９ビットデータに「１」を加算する加算処理を行
い、図８（ｆ）のように、ビット値Ａ〜Ｈを有する９ビ
ットデータとして出力する。なお、前記誤差拡散処理の
結果キャリーが発生しない場合は、図８（ｄ）のビット
値ｉ〜ｐの９ビットデータをそのまま、図８（ｆ）のビ
ット値Ａ〜Ｈの９ビットデータとして出力する。
【００１２】ここで、図９に示すようにＰＤＰ１のライ
ンｎに各画素（ドット）がＰ１１，Ｐ１２，Ｐ１３のよ
うに配置され、ラインｎの次のラインであるラインｎ＋
１に各画素がＰ２１，Ｐ２２，Ｐ２３のように配置され
ている場合、図８（ｆ）でビット値Ａ〜Ｈの９ビットデ
ータが値Ｘとして出力された画素をＰ１２とすると、図
８（ｅ）の誤差拡散処理の結果の値の７／１６を次の画
素Ｐ１３の誤差値に加算し、かつ前記誤差拡散処理の結
果の値の３／１６，５／１６，１／１６を、それぞれ次
のラインの画素２１，Ｐ２２，Ｐ２３の誤差値に加算す
る。このような誤差拡散処理部２０の処理により、ＰＤ
Ｐ１の低輝度部分の階調が増加する。
ンｎに各画素（ドット）がＰ１１，Ｐ１２，Ｐ１３のよ
うに配置され、ラインｎの次のラインであるラインｎ＋
１に各画素がＰ２１，Ｐ２２，Ｐ２３のように配置され
ている場合、図８（ｆ）でビット値Ａ〜Ｈの９ビットデ
ータが値Ｘとして出力された画素をＰ１２とすると、図
８（ｅ）の誤差拡散処理の結果の値の７／１６を次の画
素Ｐ１３の誤差値に加算し、かつ前記誤差拡散処理の結
果の値の３／１６，５／１６，１／１６を、それぞれ次
のラインの画素２１，Ｐ２２，Ｐ２３の誤差値に加算す
る。このような誤差拡散処理部２０の処理により、ＰＤ
Ｐ１の低輝度部分の階調が増加する。
【００１３】
【発明が解決しようとする課題】このように従来のＰＤ
Ｐ表示装置では、誤差拡散処理を行って低輝度部分の階
調を増加させるようにしている。しかしながら、こうし
た従来の誤差拡散処理では、誤差拡散処理に基づくキャ
リーの発生に起因して低輝度部分で最小発光レベルのノ
イズが発生するという問題が生じ、これが粒状ノイズと
して目立つことから、画質の向上が期待できないという
課題があった。
Ｐ表示装置では、誤差拡散処理を行って低輝度部分の階
調を増加させるようにしている。しかしながら、こうし
た従来の誤差拡散処理では、誤差拡散処理に基づくキャ
リーの発生に起因して低輝度部分で最小発光レベルのノ
イズが発生するという問題が生じ、これが粒状ノイズと
して目立つことから、画質の向上が期待できないという
課題があった。
【００１４】したがって、本発明は、階調表示を行うＰ
ＤＰにおいて低輝度部分における粒状ノイズの発生を抑
制し、画質の向上を図ることを目的とする。
ＤＰにおいて低輝度部分における粒状ノイズの発生を抑
制し、画質の向上を図ることを目的とする。
【００１５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、複数の画素がマトリクス状に配列さ
れた表示パネルを備えるとともに、表示パネルの１フィ
ールド表示期間を発光期間がそれぞれ重み付けされた複
数のサブフィールドに分割し、映像信号を入力するとＡ
／Ｄ変換しかつγ逆補正を行ってｎビットの表示データ
とするとともに、表示データの値に適合するサブフィー
ルドを選択して画素の発光を行う表示装置において、Ａ
／Ｄ変換されたｎビットデータをγ逆補正してｎ＋ｍビ
ットデータに変換する変換手段と、ｎ＋ｍビットデータ
のうち、上位ビットを表すｎビットデータを整数部デー
タとして分割し、かつ下位ビットを表すｍビットデータ
を小数部データとして分割するとともに、小数部データ
を、上位及び下位の各ビットデータを示す第１及び第２
の小数部データに分割するビット分割手段と、第１の小
数部データを入力してディザ処理を行うディザ処理手段
と、第２の小数部データを入力して誤差拡散処理を行う
誤差拡散処理手段と、隣接画素の一方に対しディザ処理
手段の処理モードを選択するとともに、隣接画像の他方
に対し誤差拡散処理手段の処理モードを選択する選択手
段と、整数部データに対し、選択手段により選択された
処理モードに基づく処理結果の値を加算する加算手段と
を設けたものである。
るために本発明は、複数の画素がマトリクス状に配列さ
れた表示パネルを備えるとともに、表示パネルの１フィ
ールド表示期間を発光期間がそれぞれ重み付けされた複
数のサブフィールドに分割し、映像信号を入力するとＡ
／Ｄ変換しかつγ逆補正を行ってｎビットの表示データ
とするとともに、表示データの値に適合するサブフィー
ルドを選択して画素の発光を行う表示装置において、Ａ
／Ｄ変換されたｎビットデータをγ逆補正してｎ＋ｍビ
ットデータに変換する変換手段と、ｎ＋ｍビットデータ
のうち、上位ビットを表すｎビットデータを整数部デー
タとして分割し、かつ下位ビットを表すｍビットデータ
を小数部データとして分割するとともに、小数部データ
を、上位及び下位の各ビットデータを示す第１及び第２
の小数部データに分割するビット分割手段と、第１の小
数部データを入力してディザ処理を行うディザ処理手段
と、第２の小数部データを入力して誤差拡散処理を行う
誤差拡散処理手段と、隣接画素の一方に対しディザ処理
手段の処理モードを選択するとともに、隣接画像の他方
に対し誤差拡散処理手段の処理モードを選択する選択手
段と、整数部データに対し、選択手段により選択された
処理モードに基づく処理結果の値を加算する加算手段と
を設けたものである。
【００１６】この場合、選択手段は、水平方向に隣接す
る各画素に対し互いに異なる処理モードを選択するもの
である。また、選択手段は、垂直方向に隣接する各画素
に対し互いに異なる処理モードを選択するものである。
また、選択手段は、隣接画素の一方及び他方に対し、奇
数フィールドと偶数フィールドとでそれぞれ異なる処理
モードを選択するものである。
る各画素に対し互いに異なる処理モードを選択するもの
である。また、選択手段は、垂直方向に隣接する各画素
に対し互いに異なる処理モードを選択するものである。
また、選択手段は、隣接画素の一方及び他方に対し、奇
数フィールドと偶数フィールドとでそれぞれ異なる処理
モードを選択するものである。
【００１７】また、本発明は、複数の画素がマトリクス
状に配列された表示パネルの１フィールド表示期間を発
光期間がそれぞれ重み付けされた複数のサブフィールド
に分割するとともに、映像信号を入力するとＡ／Ｄ変換
しかつγ逆補正を行ってｎビットの表示データとし、か
つ表示データの値に適合するサブフィールドを選択して
画素の発光を行う階調表示方法において、映像信号を入
力するとＡ／Ｄ変換しｎビットデータを生成するととも
にこのｎビットデータをγ逆補正してｎ＋ｍビットデー
タに変換する第１のステップと、第１のステップの処理
に基づき変換されたｎ＋ｍビットデータのうち、上位ビ
ットを表すｎビットデータを整数部データとして分割
し、かつ下位ビットを表すｍビットデータを小数部デー
タとして分割するとともに、小数部データを、上位及び
下位の各ビットデータを示す第１及び第２の小数部デー
タに分割する第２のステップと、第２のステップの処理
に基づき分割された第１の小数部データを入力してディ
ザ処理を行う第３のステップと、第２のステップの処理
に基づき分割された第２の小数部データを入力して誤差
拡散処理を行う第４のステップと、隣接画素の一方に対
し第３のステップの処理を示す処理モードを選択すると
ともに、隣接画素の他方に対し第４のステップの処理を
示す処理モードを選択する第５のステップと、第２のス
テップの処理に基づき分割された整数部データに対し、
第５のステップの処理に基づき選択された処理モードに
よる処理結果の値を加算する第６のステップとを有する
方法である。
状に配列された表示パネルの１フィールド表示期間を発
光期間がそれぞれ重み付けされた複数のサブフィールド
に分割するとともに、映像信号を入力するとＡ／Ｄ変換
しかつγ逆補正を行ってｎビットの表示データとし、か
つ表示データの値に適合するサブフィールドを選択して
画素の発光を行う階調表示方法において、映像信号を入
力するとＡ／Ｄ変換しｎビットデータを生成するととも
にこのｎビットデータをγ逆補正してｎ＋ｍビットデー
タに変換する第１のステップと、第１のステップの処理
に基づき変換されたｎ＋ｍビットデータのうち、上位ビ
ットを表すｎビットデータを整数部データとして分割
し、かつ下位ビットを表すｍビットデータを小数部デー
タとして分割するとともに、小数部データを、上位及び
下位の各ビットデータを示す第１及び第２の小数部デー
タに分割する第２のステップと、第２のステップの処理
に基づき分割された第１の小数部データを入力してディ
ザ処理を行う第３のステップと、第２のステップの処理
に基づき分割された第２の小数部データを入力して誤差
拡散処理を行う第４のステップと、隣接画素の一方に対
し第３のステップの処理を示す処理モードを選択すると
ともに、隣接画素の他方に対し第４のステップの処理を
示す処理モードを選択する第５のステップと、第２のス
テップの処理に基づき分割された整数部データに対し、
第５のステップの処理に基づき選択された処理モードに
よる処理結果の値を加算する第６のステップとを有する
方法である。
【００１８】この場合、第５のステップにおける処理
は、水平方向に隣接する各画素に対し互いに異なる処理
モードを選択する第７のステップを含むものである。ま
た、第５のステップにおける処理は、垂直方向に隣接す
る各画素に対し互いに異なる処理モードを選択する第８
のステップを含むものである。また、第５のステップに
おける処理は、隣接画素の一方及び他方に対し、奇数フ
ィールドと偶数フィールドとでそれぞれ異なる処理モー
ドを選択する第９のステップを含むものである。
は、水平方向に隣接する各画素に対し互いに異なる処理
モードを選択する第７のステップを含むものである。ま
た、第５のステップにおける処理は、垂直方向に隣接す
る各画素に対し互いに異なる処理モードを選択する第８
のステップを含むものである。また、第５のステップに
おける処理は、隣接画素の一方及び他方に対し、奇数フ
ィールドと偶数フィールドとでそれぞれ異なる処理モー
ドを選択する第９のステップを含むものである。
【００１９】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。一般に、プラズマディスプレイパネル
（以下、ＰＤＰ）の表示を行う表示装置では、１フレー
ム表示期間（１画面の表示期間である１フィールド期
間）を、維持発光期間がそれぞれ重み付けされた複数の
サブフィールドに分割するとともに、入力したアナログ
映像信号をＡ／Ｄ変換してサブフィールド数に応じたビ
ット数のデジタルデータとし、変換したビットデータに
応じたサブフィールドによりＰＤＰの対応の画素を発光
させて所定の階調の画像を得るようにしている。
して説明する。一般に、プラズマディスプレイパネル
（以下、ＰＤＰ）の表示を行う表示装置では、１フレー
ム表示期間（１画面の表示期間である１フィールド期
間）を、維持発光期間がそれぞれ重み付けされた複数の
サブフィールドに分割するとともに、入力したアナログ
映像信号をＡ／Ｄ変換してサブフィールド数に応じたビ
ット数のデジタルデータとし、変換したビットデータに
応じたサブフィールドによりＰＤＰの対応の画素を発光
させて所定の階調の画像を得るようにしている。
【００２０】図１は、本発明を適用したＰＤＰの表示装
置の構成を示すブロック図である。図１において、本Ｐ
ＤＰ表示装置は、ＰＤＰ１と、レベル調整部１１と、Ａ
／Ｄ変換部１２と、γ逆変換部１３と、フレームメモリ
１４と、出力処理部１５と、同期分離部１６と、タイミ
ングパルス発生部１７と、メモリ制御部１８と、駆動タ
イミング発生部１９と、データ変換部３０とからなる。
置の構成を示すブロック図である。図１において、本Ｐ
ＤＰ表示装置は、ＰＤＰ１と、レベル調整部１１と、Ａ
／Ｄ変換部１２と、γ逆変換部１３と、フレームメモリ
１４と、出力処理部１５と、同期分離部１６と、タイミ
ングパルス発生部１７と、メモリ制御部１８と、駆動タ
イミング発生部１９と、データ変換部３０とからなる。
【００２１】ここで、レベル調整部１１は、入力映像信
号のレベルを調整するものである。Ａ／Ｄ変換部１２は
レベル調整された映像信号のレベルをＡ／Ｄ変換し８ビ
ット表示データとして出力する。γ逆補正部１３は、Ｃ
ＲＴの発光特性と互換性を保つためにその８ビットデー
タをγ逆補正するものである。データ変換部３０は、γ
逆補正された１２ビットデータについて後述するデータ
変換処理を行いフレームメモリ１４に格納する。出力処
理部１５はフレームメモリ１４内の各データをＰＤＰ１
の各画素の表示データとしてデータ電極に出力する。
号のレベルを調整するものである。Ａ／Ｄ変換部１２は
レベル調整された映像信号のレベルをＡ／Ｄ変換し８ビ
ット表示データとして出力する。γ逆補正部１３は、Ｃ
ＲＴの発光特性と互換性を保つためにその８ビットデー
タをγ逆補正するものである。データ変換部３０は、γ
逆補正された１２ビットデータについて後述するデータ
変換処理を行いフレームメモリ１４に格納する。出力処
理部１５はフレームメモリ１４内の各データをＰＤＰ１
の各画素の表示データとしてデータ電極に出力する。
【００２２】同期分離部１６は、入力映像信号から同期
信号を分離する。タイミングパルス発生部１７は同期分
離部１６により抽出された垂直同期信号をもとにＡ／Ｄ
変換部１２及びデータ変換部３０によるデータ変換の際
のタイミング等の各種タイミング信号を生成する。メモ
リ制御部１８は、タイミングパルス発生部１７のタイミ
ング信号に基づきフレームメモリ１４内の表示データを
出力処理部１５側へ出力させる。駆動タイミング発生部
１９は、タイミングパルス発生部１７及びメモリ制御部
１８からのタイミング信号に基づき前述のサブフィール
ドのタイミングや、ＰＤＰ１の各走査電極及び維持電極
を駆動するためのパルス信号などを生成する。
信号を分離する。タイミングパルス発生部１７は同期分
離部１６により抽出された垂直同期信号をもとにＡ／Ｄ
変換部１２及びデータ変換部３０によるデータ変換の際
のタイミング等の各種タイミング信号を生成する。メモ
リ制御部１８は、タイミングパルス発生部１７のタイミ
ング信号に基づきフレームメモリ１４内の表示データを
出力処理部１５側へ出力させる。駆動タイミング発生部
１９は、タイミングパルス発生部１７及びメモリ制御部
１８からのタイミング信号に基づき前述のサブフィール
ドのタイミングや、ＰＤＰ１の各走査電極及び維持電極
を駆動するためのパルス信号などを生成する。
【００２３】一般に、この種のＰＤＰ表示装置は、周知
のように、入力映像信号をＡ／Ｄ変換部１２によりＡ／
Ｄ変換して８ビットの表示データにした後、この８ビッ
ト表示データをＣＲＴの発光特性と互換性を保つために
γ逆補正部１３によりγ逆補正を行い、さらにこのγ逆
補正に伴う誤差の拡散処理を行っている。本実施の形態
では、γ逆補正されたデータについて図６に示すよう
な、発光期間がそれぞれ階調数１（＝２0 ），２（＝２
1 ），４（＝２2 ），８（＝２3 ），１６（＝２ 4 ），
３２（＝２5 ），６４（＝２6 ），１２８（＝２7 ）と
して重み付けされた８個のサブフィールドＳＦ１〜ＳＦ
８によりＰＤＰ１内の各画素の階調表示を実現するもの
である。また、本実施の形態では、γ逆補正後の誤差拡
散処理に起因する低輝度部分での粒状ノイズを抑制し画
質の向上を図るものである。
のように、入力映像信号をＡ／Ｄ変換部１２によりＡ／
Ｄ変換して８ビットの表示データにした後、この８ビッ
ト表示データをＣＲＴの発光特性と互換性を保つために
γ逆補正部１３によりγ逆補正を行い、さらにこのγ逆
補正に伴う誤差の拡散処理を行っている。本実施の形態
では、γ逆補正されたデータについて図６に示すよう
な、発光期間がそれぞれ階調数１（＝２0 ），２（＝２
1 ），４（＝２2 ），８（＝２3 ），１６（＝２ 4 ），
３２（＝２5 ），６４（＝２6 ），１２８（＝２7 ）と
して重み付けされた８個のサブフィールドＳＦ１〜ＳＦ
８によりＰＤＰ１内の各画素の階調表示を実現するもの
である。また、本実施の形態では、γ逆補正後の誤差拡
散処理に起因する低輝度部分での粒状ノイズを抑制し画
質の向上を図るものである。
【００２４】図２は、このＰＤＰ表示装置の要部構成を
示す図であり、γ逆補正部１３によりγ逆補正された表
示データの変換を行うデータ変換部３０の構成を示すブ
ロック図である。データ変換部３０は、図２に示すよう
に、データシフト部３１と、誤差拡散処理部３２と、加
算処理部３３と、処理モード選択部３４とからなる。
示す図であり、γ逆補正部１３によりγ逆補正された表
示データの変換を行うデータ変換部３０の構成を示すブ
ロック図である。データ変換部３０は、図２に示すよう
に、データシフト部３１と、誤差拡散処理部３２と、加
算処理部３３と、処理モード選択部３４とからなる。
【００２５】ここで、データシフト部３１は、γ逆補正
部１３によりγ逆補正された１２ビットのデータを入力
すると、入力した１２ビットデータに、下位ビットとし
てそれぞれ値「０」の６ビット分のデータを付加して合
計１８ビットデータとし、この１８ビットデータを１ビ
ット分シフトして出力する。このデータシフト部３１の
出力データのうち、１７〜８ビットの上位１０ビットデ
ータを加算処理部３３に分割出力し、７〜０ビットの下
位８ビットデータを第２の小数部（Ｄｅｃｉｍａｌ）の
データとして誤差拡散処理部３２に分割出力するように
構成する。また、データシフト部３１は、加算処理部３
３に出力される１７〜８ビットの上位１０ビットデータ
のうち、１７〜９ビットの９ビットデータを整数部（Ｉ
ｎｔｅｇｅｒ）のデータとして分割出力し、８ビット目
のビットデータを第１の小数部のデータとして分割出力
するように構成する。
部１３によりγ逆補正された１２ビットのデータを入力
すると、入力した１２ビットデータに、下位ビットとし
てそれぞれ値「０」の６ビット分のデータを付加して合
計１８ビットデータとし、この１８ビットデータを１ビ
ット分シフトして出力する。このデータシフト部３１の
出力データのうち、１７〜８ビットの上位１０ビットデ
ータを加算処理部３３に分割出力し、７〜０ビットの下
位８ビットデータを第２の小数部（Ｄｅｃｉｍａｌ）の
データとして誤差拡散処理部３２に分割出力するように
構成する。また、データシフト部３１は、加算処理部３
３に出力される１７〜８ビットの上位１０ビットデータ
のうち、１７〜９ビットの９ビットデータを整数部（Ｉ
ｎｔｅｇｅｒ）のデータとして分割出力し、８ビット目
のビットデータを第１の小数部のデータとして分割出力
するように構成する。
【００２６】誤差拡散処理部３２では第２の小数部のデ
ータを入力すると誤差拡散（ErrorDiffusion）処理を行
う。この誤差拡散処理では、今回入力した当該画素の第
２の小数部のデータと、既にラインメモリ１４Ａに格納
され他の画素の誤差分散結果である第２の小数部のデー
タとを加算する。そして、この加算の結果を誤差拡散し
て後続の各画素への誤差としてラインメモリ１４Ａに格
納する。なお、前記加算の結果キャリーが発生した場合
はキャリー信号を加算処理部３３に出力する。処理モー
ド選択部３４は、後述するディザ処理（ディザ法（Dith
er TechniqueMethed）による処理：濃淡画像を２値に量
子化し、マクロ的にみた場合入力画像の濃淡が感じられ
るように量子化する符号化方式）による処理モードであ
る第１の処理モードと、誤差拡散処理部３２の処理モー
ドである第２の処理モードの何れか一方を、ＰＤＰ１の
フレームの奇偶毎、ＰＤＰ１のラインの奇偶毎、及びＰ
ＤＰ１の各隣接画素毎に交互に選択し加算処理部３３に
出力する。
ータを入力すると誤差拡散（ErrorDiffusion）処理を行
う。この誤差拡散処理では、今回入力した当該画素の第
２の小数部のデータと、既にラインメモリ１４Ａに格納
され他の画素の誤差分散結果である第２の小数部のデー
タとを加算する。そして、この加算の結果を誤差拡散し
て後続の各画素への誤差としてラインメモリ１４Ａに格
納する。なお、前記加算の結果キャリーが発生した場合
はキャリー信号を加算処理部３３に出力する。処理モー
ド選択部３４は、後述するディザ処理（ディザ法（Dith
er TechniqueMethed）による処理：濃淡画像を２値に量
子化し、マクロ的にみた場合入力画像の濃淡が感じられ
るように量子化する符号化方式）による処理モードであ
る第１の処理モードと、誤差拡散処理部３２の処理モー
ドである第２の処理モードの何れか一方を、ＰＤＰ１の
フレームの奇偶毎、ＰＤＰ１のラインの奇偶毎、及びＰ
ＤＰ１の各隣接画素毎に交互に選択し加算処理部３３に
出力する。
【００２７】加算処理部３３は、処理モード選択部３４
により第１の処理モードが選択された場合は、整数部の
９ビットデータに対し、ディザ処理の処理結果である第
１の小数部の値を加算して９ビットのデータとしフレー
ムメモリ１４に出力する。また、加算処理部３３は、処
理モード選択部３４により第２の処理モードが選択され
た場合は、整数部の９ビットデータに対し、誤差拡散処
理部３２による誤差拡散処理結果に基づく値を加算して
（キャリー信号の場合は「１」が加算され、それ以外は
何も加算されない）９ビットのデータとしてフレームメ
モリ１４に出力する。ここで、加算処理部３３から出力
される９ビットデータのうち最上位ビットである８ビッ
ト目のデータは「０」であるため、その８ビット目のデ
ータを除く８ビットデータがフレームメモリ１４に格納
される。
により第１の処理モードが選択された場合は、整数部の
９ビットデータに対し、ディザ処理の処理結果である第
１の小数部の値を加算して９ビットのデータとしフレー
ムメモリ１４に出力する。また、加算処理部３３は、処
理モード選択部３４により第２の処理モードが選択され
た場合は、整数部の９ビットデータに対し、誤差拡散処
理部３２による誤差拡散処理結果に基づく値を加算して
（キャリー信号の場合は「１」が加算され、それ以外は
何も加算されない）９ビットのデータとしてフレームメ
モリ１４に出力する。ここで、加算処理部３３から出力
される９ビットデータのうち最上位ビットである８ビッ
ト目のデータは「０」であるため、その８ビット目のデ
ータを除く８ビットデータがフレームメモリ１４に格納
される。
【００２８】図３は、加算処理部３３の構成を示す回路
図である。加算処理部３３は、図３に示すように、加算
器３３Ａと、インバータ回路３３Ｂと、論理積回路３３
Ｃと、論理和回路３３Ｅとから構成される。図３におい
て、加算処理部３３の加算器３３Ａには、画素Ｐの整数
部のデータが入力されている。このとき、処理モード選
択部３４により第１の処理モードを表す「Ｈ」レベルが
選択されている場合は論理積回路３３Ｄの一方の入力端
子は「Ｈ」レベルとなる。この場合、ディザ処理の処理
結果である第１の小数部の値が「１」となることによ
り、「Ｈ」レベル信号が論理積回路３３Ｄの他方の入力
端子に入力されると論理積回路３３Ｄの出力は「Ｈ」レ
ベルとなる。これにより、論理和回路３３Ｅを介して
「Ｈ」レベル、即ち値「１」が加算器３３Ａに入力され
ている画素Ｐの整数部のデータに加算され、フレームメ
モリ１４側に前記画素Ｐの表示データとして出力され記
憶される。
図である。加算処理部３３は、図３に示すように、加算
器３３Ａと、インバータ回路３３Ｂと、論理積回路３３
Ｃと、論理和回路３３Ｅとから構成される。図３におい
て、加算処理部３３の加算器３３Ａには、画素Ｐの整数
部のデータが入力されている。このとき、処理モード選
択部３４により第１の処理モードを表す「Ｈ」レベルが
選択されている場合は論理積回路３３Ｄの一方の入力端
子は「Ｈ」レベルとなる。この場合、ディザ処理の処理
結果である第１の小数部の値が「１」となることによ
り、「Ｈ」レベル信号が論理積回路３３Ｄの他方の入力
端子に入力されると論理積回路３３Ｄの出力は「Ｈ」レ
ベルとなる。これにより、論理和回路３３Ｅを介して
「Ｈ」レベル、即ち値「１」が加算器３３Ａに入力され
ている画素Ｐの整数部のデータに加算され、フレームメ
モリ１４側に前記画素Ｐの表示データとして出力され記
憶される。
【００２９】一方、加算処理部３３の加算器３３Ａに画
素Ｐの整数部のデータが入力されているときに、処理モ
ード選択部３４により第２の処理モードを表す「Ｌ」レ
ベルが選択されている場合は、論理積回路３３Ｃの一方
の入力端子は「Ｈ」レベルとなる。この場合、この画素
Ｐまたはこの画素Ｐ以前に入力された画素データの第２
小数部についての誤差拡散処理部３２による誤差拡散処
理の結果キャリーが発生し、「Ｈ」レベル信号が論理積
回路３３Ｃの他方の入力端子に入力されると論理積回路
３３Ｃの出力は「Ｈ」レベルとなる。これにより、論理
和回路３３Ｅを介して「Ｈ」レベル、即ち値「１」が加
算器３３Ａに入力されている画素Ｐの整数部のデータに
加算され、フレームメモリ１４側に前記画素Ｐの表示デ
ータとして出力され記憶される。
素Ｐの整数部のデータが入力されているときに、処理モ
ード選択部３４により第２の処理モードを表す「Ｌ」レ
ベルが選択されている場合は、論理積回路３３Ｃの一方
の入力端子は「Ｈ」レベルとなる。この場合、この画素
Ｐまたはこの画素Ｐ以前に入力された画素データの第２
小数部についての誤差拡散処理部３２による誤差拡散処
理の結果キャリーが発生し、「Ｈ」レベル信号が論理積
回路３３Ｃの他方の入力端子に入力されると論理積回路
３３Ｃの出力は「Ｈ」レベルとなる。これにより、論理
和回路３３Ｅを介して「Ｈ」レベル、即ち値「１」が加
算器３３Ａに入力されている画素Ｐの整数部のデータに
加算され、フレームメモリ１４側に前記画素Ｐの表示デ
ータとして出力され記憶される。
【００３０】図４は、ＰＤＰ表示装置の処理動作を示す
図である。また、図５は、データ変換部３０の前記処理
モード選択部３４による選択対象となる画素の配置例を
示す図である。図４を中心に、図１〜図３及び図５を用
いてＰＤＰ表示装置の処理動作をさらに詳細に説明す
る。
図である。また、図５は、データ変換部３０の前記処理
モード選択部３４による選択対象となる画素の配置例を
示す図である。図４を中心に、図１〜図３及び図５を用
いてＰＤＰ表示装置の処理動作をさらに詳細に説明す
る。
【００３１】ＰＤＰ表示装置では映像信号を入力する
と、図１のレベル調整部１１によりレベル調整が行わ
れ、さらにＡ／Ｄ変換部１２により図４（ａ）に示すよ
うな、それぞれのビット値がａ〜ｈの８ビットデータに
Ａ／Ｄ変換される。図１のγ逆補正部１３は、Ａ／Ｄ変
換された８ビットデータを入力すると、γ逆補正を行っ
て図４（ｂ）に示すような、それぞれのビット値がｉ〜
ｔの１２ビットデータに変換しデータ変換部３０に出力
する。
と、図１のレベル調整部１１によりレベル調整が行わ
れ、さらにＡ／Ｄ変換部１２により図４（ａ）に示すよ
うな、それぞれのビット値がａ〜ｈの８ビットデータに
Ａ／Ｄ変換される。図１のγ逆補正部１３は、Ａ／Ｄ変
換された８ビットデータを入力すると、γ逆補正を行っ
て図４（ｂ）に示すような、それぞれのビット値がｉ〜
ｔの１２ビットデータに変換しデータ変換部３０に出力
する。
【００３２】データ変換部３０は、γ逆補正部１３から
の１２ビットデータを入力すると、このビット値ｉ〜ｔ
の１２ビットデータについてビットシフト等を行うため
に、便宜上この１２ビットデータを上位ビットとしてそ
の下位にビット値が「０」の６ビット分を付加し１８ビ
ットデータとする。そして、データシフト部３１により
この１８ビットデータを１ビットシフトして図４（ｃ）
に示すような１８ビットデータを生成する。
の１２ビットデータを入力すると、このビット値ｉ〜ｔ
の１２ビットデータについてビットシフト等を行うため
に、便宜上この１２ビットデータを上位ビットとしてそ
の下位にビット値が「０」の６ビット分を付加し１８ビ
ットデータとする。そして、データシフト部３１により
この１８ビットデータを１ビットシフトして図４（ｃ）
に示すような１８ビットデータを生成する。
【００３３】ここで、この１８ビットデータについて、
データ変換部３０は、図４（ｄ）のように、上位の１７
〜９ビットからなる９ビットデータ（実質的には、ビッ
ト値ｉ〜ｐの８ビットデータ）と、ビット値ｑの８ビッ
ト目のデータと、下位の７〜０ビットからなる８ビット
データ（実質的には、ビット値ｒ〜ｔの３ビットデー
タ）とにビット分割する。そして、ビット値ｉ〜ｐの９
ビットデータを整数部（Ｉｎｔｅｇｅｒ）とし、ビット
値ｑの８ビット目のデータ及びビット値ｒ〜ｔの８ビッ
トデータをそれぞれ第１及び第２の小数部（Ｄｅｃｉｍ
ａｌ）とし、第２の小数部のデータを誤差拡散処理部３
２へ与え、整数部のデータ及び第１の小数部のデータを
加算処理部３３へ与える。
データ変換部３０は、図４（ｄ）のように、上位の１７
〜９ビットからなる９ビットデータ（実質的には、ビッ
ト値ｉ〜ｐの８ビットデータ）と、ビット値ｑの８ビッ
ト目のデータと、下位の７〜０ビットからなる８ビット
データ（実質的には、ビット値ｒ〜ｔの３ビットデー
タ）とにビット分割する。そして、ビット値ｉ〜ｐの９
ビットデータを整数部（Ｉｎｔｅｇｅｒ）とし、ビット
値ｑの８ビット目のデータ及びビット値ｒ〜ｔの８ビッ
トデータをそれぞれ第１及び第２の小数部（Ｄｅｃｉｍ
ａｌ）とし、第２の小数部のデータを誤差拡散処理部３
２へ与え、整数部のデータ及び第１の小数部のデータを
加算処理部３３へ与える。
【００３４】ここで、誤差拡散処理部３２は、図４
（ｅ）に示すように、誤差部分である第２の小数部の７
〜５ビットの３ビットデータ値ｒ，ｓ，ｔをもとに前述
した誤差拡散処理を行い、この誤差拡散処理の結果をラ
インメモリ１４Ａに格納するとともに、キャリーが発生
するとキャリー信号を加算処理部３３に出力する。ま
た、加算処理部３３にはディザ処理の処理結果である第
１の小数部の値（ビット値がｑである８ビット目のデー
タ値）が出力される。さらに、加算処理部３３には、整
数部のデータ（ビット値ｉ〜ｐの９ビットデータ）が出
力される。
（ｅ）に示すように、誤差部分である第２の小数部の７
〜５ビットの３ビットデータ値ｒ，ｓ，ｔをもとに前述
した誤差拡散処理を行い、この誤差拡散処理の結果をラ
インメモリ１４Ａに格納するとともに、キャリーが発生
するとキャリー信号を加算処理部３３に出力する。ま
た、加算処理部３３にはディザ処理の処理結果である第
１の小数部の値（ビット値がｑである８ビット目のデー
タ値）が出力される。さらに、加算処理部３３には、整
数部のデータ（ビット値ｉ〜ｐの９ビットデータ）が出
力される。
【００３５】加算処理部３３では、処理モード選択部３
４により第１の処理モードが選択されると、図４（ｄ）
に示す整数部データ（ビット値ｉ〜ｐの９ビットデー
タ）に対して、ディザ処理に基づく第１の小数部のデー
タ値を加算し、図４（ｆ）のように、ビット値Ａ〜Ｈを
有する９ビットデータとして出力する。また、処理モー
ド選択部３４により第２の処理モードが選択されると、
図４（ｄ）に示す整数部データに対して、誤差拡散処理
部３２での誤差拡散処理の結果の値を加算し、図４
（ｆ）のように、ビット値Ａ〜Ｈを有する９ビットデー
タとして出力する。なお、処理モード選択部３４は、隣
接する各画素に対し異なる処理モードを選択する。
４により第１の処理モードが選択されると、図４（ｄ）
に示す整数部データ（ビット値ｉ〜ｐの９ビットデー
タ）に対して、ディザ処理に基づく第１の小数部のデー
タ値を加算し、図４（ｆ）のように、ビット値Ａ〜Ｈを
有する９ビットデータとして出力する。また、処理モー
ド選択部３４により第２の処理モードが選択されると、
図４（ｄ）に示す整数部データに対して、誤差拡散処理
部３２での誤差拡散処理の結果の値を加算し、図４
（ｆ）のように、ビット値Ａ〜Ｈを有する９ビットデー
タとして出力する。なお、処理モード選択部３４は、隣
接する各画素に対し異なる処理モードを選択する。
【００３６】このように、映像信号をＡ／Ｄ変換部１２
により８ビットデータに変換するとともに、γ逆補正部
１３により１２ビットのデータに変換し、データ変換部
３０がこの１２ビットデータを上位の８ビットの整数部
データと、下位の４ビットの小数部データに分割し、さ
らにこの４ビットの小数部データについて上位の１ビッ
トの第１の小数部データと、下位３ビットの第２の小数
部データとに分割し、隣接画素の一方においては第１の
小数部データの値を整数部データに加算する処理を行
い、隣接画素の他方においては第２の小数部データの誤
差拡散処理に基づく処理結果の値を整数部データに加算
する処理を行うようにしたので、従来の誤差拡散処理で
加算される最小発光レベルの半分の値のみが加算される
のみであり、かつ誤差拡散の分布密度を密にできること
から、従来の誤差拡散処理のように低輝度部分での最小
発光レベルのノイズが目立つという現象が緩和され、こ
の結果、ＰＤＰ１の画質を向上させることができる。
により８ビットデータに変換するとともに、γ逆補正部
１３により１２ビットのデータに変換し、データ変換部
３０がこの１２ビットデータを上位の８ビットの整数部
データと、下位の４ビットの小数部データに分割し、さ
らにこの４ビットの小数部データについて上位の１ビッ
トの第１の小数部データと、下位３ビットの第２の小数
部データとに分割し、隣接画素の一方においては第１の
小数部データの値を整数部データに加算する処理を行
い、隣接画素の他方においては第２の小数部データの誤
差拡散処理に基づく処理結果の値を整数部データに加算
する処理を行うようにしたので、従来の誤差拡散処理で
加算される最小発光レベルの半分の値のみが加算される
のみであり、かつ誤差拡散の分布密度を密にできること
から、従来の誤差拡散処理のように低輝度部分での最小
発光レベルのノイズが目立つという現象が緩和され、こ
の結果、ＰＤＰ１の画質を向上させることができる。
【００３７】ここで、処理モード選択部３４は、図５
（ａ）に示す奇数フレーム２ｎ−１においては、奇数ラ
インであるライン２ｎ−１の隣接画素Ｐ１１，Ｐ１２の
表示データ（整数部データ）に対し、第１，第２の処理
モードでの処理結果をそれぞれ加算すると、次のライン
である偶数ライン２ｎの隣接画素Ｐ２１，Ｐ２２の表示
データに対しては、第２，第１の処理モードでの処理結
果をそれぞれ加算するように構成する。すなわち、水平
方向に隣接する各画素（Ｐ１１とＰ１２、Ｐ２１とＰ２
２）毎にそれぞれ異なる処理モードでの処理結果を加算
し、かつ垂直方向に隣接する各画素（Ｐ１１とＰ２１、
Ｐ１２とＰ２２）毎にそれぞれ異なる処理モードでの処
理結果を加算する。
（ａ）に示す奇数フレーム２ｎ−１においては、奇数ラ
インであるライン２ｎ−１の隣接画素Ｐ１１，Ｐ１２の
表示データ（整数部データ）に対し、第１，第２の処理
モードでの処理結果をそれぞれ加算すると、次のライン
である偶数ライン２ｎの隣接画素Ｐ２１，Ｐ２２の表示
データに対しては、第２，第１の処理モードでの処理結
果をそれぞれ加算するように構成する。すなわち、水平
方向に隣接する各画素（Ｐ１１とＰ１２、Ｐ２１とＰ２
２）毎にそれぞれ異なる処理モードでの処理結果を加算
し、かつ垂直方向に隣接する各画素（Ｐ１１とＰ２１、
Ｐ１２とＰ２２）毎にそれぞれ異なる処理モードでの処
理結果を加算する。
【００３８】また、処理モード選択部３４は、図５
（ｂ）に示す偶数フレーム２ｎにおいては、奇数フレー
ム２ｎ−１の場合と逆に、奇数ラインであるライン２ｎ
−１の隣接画素Ｐ１１，Ｐ１２の表示データに対し、第
２，第１の処理モードでの処理結果をそれぞれ加算する
と、次のラインである偶数ライン２ｎの隣接画素Ｐ２
１，Ｐ２２の表示データに対しては、第１，第２の処理
モードでの処理結果をそれぞれ加算するように構成す
る。
（ｂ）に示す偶数フレーム２ｎにおいては、奇数フレー
ム２ｎ−１の場合と逆に、奇数ラインであるライン２ｎ
−１の隣接画素Ｐ１１，Ｐ１２の表示データに対し、第
２，第１の処理モードでの処理結果をそれぞれ加算する
と、次のラインである偶数ライン２ｎの隣接画素Ｐ２
１，Ｐ２２の表示データに対しては、第１，第２の処理
モードでの処理結果をそれぞれ加算するように構成す
る。
【００３９】なお、本実施の形態では、映像信号をＡ／
Ｄ変換部１２により８ビットデータに変換するととも
に、γ逆補正部１３により１２ビットのデータに変換
し、データ変換部３０がこの１２ビットデータを上位の
８ビットの整数部データと、下位の４ビットの小数部デ
ータに分割し、さらにこの４ビットの小数部データにつ
いて上位の１ビットの第１の小数部データと、下位３ビ
ットの第２の小数部データとに分割し、隣接画素の一方
においては第１の小数部データの値を整数部データに加
算する処理を行い、隣接画素の他方においては第２の小
数部データの誤差拡散処理に基づく処理結果の値を整数
部データに加算する処理を行うようにしているが、γ変
換された１２ビットデータを、８ビットの整数部データ
と、下位の４ビットの小数部データに分割するととも
に、この下位４ビットの小数部データについてさらに上
位の２ビットの第１の小数部データと、下位２ビットの
第２の小数部データとに分割し、隣接画素の一方におい
て第１の小数部データのディザ処理に基づく処理結果の
値を整数部データに加算する処理を行い、隣接画素の他
方において第２の小数部データの誤差拡散処理に基づく
処理結果の値を整数部データに加算する処理を行うよう
にしても同様の効果を奏する。
Ｄ変換部１２により８ビットデータに変換するととも
に、γ逆補正部１３により１２ビットのデータに変換
し、データ変換部３０がこの１２ビットデータを上位の
８ビットの整数部データと、下位の４ビットの小数部デ
ータに分割し、さらにこの４ビットの小数部データにつ
いて上位の１ビットの第１の小数部データと、下位３ビ
ットの第２の小数部データとに分割し、隣接画素の一方
においては第１の小数部データの値を整数部データに加
算する処理を行い、隣接画素の他方においては第２の小
数部データの誤差拡散処理に基づく処理結果の値を整数
部データに加算する処理を行うようにしているが、γ変
換された１２ビットデータを、８ビットの整数部データ
と、下位の４ビットの小数部データに分割するととも
に、この下位４ビットの小数部データについてさらに上
位の２ビットの第１の小数部データと、下位２ビットの
第２の小数部データとに分割し、隣接画素の一方におい
て第１の小数部データのディザ処理に基づく処理結果の
値を整数部データに加算する処理を行い、隣接画素の他
方において第２の小数部データの誤差拡散処理に基づく
処理結果の値を整数部データに加算する処理を行うよう
にしても同様の効果を奏する。
【００４０】また、Ａ／Ｄ変換部１２により８ビットデ
ータに変換された映像信号データを、γ逆補正部１３に
より例えば１４ビットのデータに変換し、データ変換部
３０がこの１４ビットデータを、上位の８ビットの整数
部データと、下位の６ビットの小数部データとに分割す
るとともに、この下位６ビットデータについて例えば上
位２ビットの第１の小数部データと、下位４ビットの第
２の小数部データとに分割し、隣接画素の一方において
第１の小数部データのディザ処理に基づく処理結果の値
を整数部データに加算する処理を行い、隣接画素の他方
において第２の小数部データの誤差拡散処理に基づく処
理結果の値を整数部データに加算する処理を行うように
しても同様の効果を奏する。
ータに変換された映像信号データを、γ逆補正部１３に
より例えば１４ビットのデータに変換し、データ変換部
３０がこの１４ビットデータを、上位の８ビットの整数
部データと、下位の６ビットの小数部データとに分割す
るとともに、この下位６ビットデータについて例えば上
位２ビットの第１の小数部データと、下位４ビットの第
２の小数部データとに分割し、隣接画素の一方において
第１の小数部データのディザ処理に基づく処理結果の値
を整数部データに加算する処理を行い、隣接画素の他方
において第２の小数部データの誤差拡散処理に基づく処
理結果の値を整数部データに加算する処理を行うように
しても同様の効果を奏する。
【００４１】
【発明の効果】以上説明したように本発明によれば、複
数の画素がマトリクス状に配列された表示パネルを備え
るとともに、表示パネルの１フィールド表示期間を発光
期間がそれぞれ重み付けされた複数のサブフィールドに
分割し、映像信号を入力するとＡ／Ｄ変換しかつγ逆補
正を行ってｎビットの表示データとするとともに、表示
データの値に適合するサブフィールドを選択して画素の
発光を行う表示装置において、Ａ／Ｄ変換されたｎビッ
トデータをγ逆補正してｎ＋ｍビットデータに変換し、
このγ逆変換されたｎ＋ｍビットデータのうち、上位ビ
ットを表すｎビットデータを整数部データとして分割
し、かつ下位ビットを表すｍビットデータを小数部デー
タとして分割するとともに、この小数部データを、上位
及び下位の各ビットデータを示す第１及び第２の小数部
データに分割する一方、第１の小数部データを入力して
ディザ処理を行うディザ処理手段と、第２の小数部デー
タを入力して誤差拡散処理を行う誤差拡散処理手段とを
設け、隣接画素の一方に対しディザ処理手段の処理モー
ドを選択するとともに、隣接画像の他方に対し誤差拡散
処理手段の処理モードを選択し、前記整数部データに対
し、選択された処理モードに基づく処理結果の値を加算
するようにしたので、従来の誤差拡散処理で加算される
最小発光レベルの半分の値のみが加算され、かつ誤差拡
散の分布密度を密にできることから、従来の誤差拡散処
理のように低輝度部分での最小発光レベルのノイズが目
立つという現象が緩和され、この結果、表示パネルの画
質を向上させることができる。
数の画素がマトリクス状に配列された表示パネルを備え
るとともに、表示パネルの１フィールド表示期間を発光
期間がそれぞれ重み付けされた複数のサブフィールドに
分割し、映像信号を入力するとＡ／Ｄ変換しかつγ逆補
正を行ってｎビットの表示データとするとともに、表示
データの値に適合するサブフィールドを選択して画素の
発光を行う表示装置において、Ａ／Ｄ変換されたｎビッ
トデータをγ逆補正してｎ＋ｍビットデータに変換し、
このγ逆変換されたｎ＋ｍビットデータのうち、上位ビ
ットを表すｎビットデータを整数部データとして分割
し、かつ下位ビットを表すｍビットデータを小数部デー
タとして分割するとともに、この小数部データを、上位
及び下位の各ビットデータを示す第１及び第２の小数部
データに分割する一方、第１の小数部データを入力して
ディザ処理を行うディザ処理手段と、第２の小数部デー
タを入力して誤差拡散処理を行う誤差拡散処理手段とを
設け、隣接画素の一方に対しディザ処理手段の処理モー
ドを選択するとともに、隣接画像の他方に対し誤差拡散
処理手段の処理モードを選択し、前記整数部データに対
し、選択された処理モードに基づく処理結果の値を加算
するようにしたので、従来の誤差拡散処理で加算される
最小発光レベルの半分の値のみが加算され、かつ誤差拡
散の分布密度を密にできることから、従来の誤差拡散処
理のように低輝度部分での最小発光レベルのノイズが目
立つという現象が緩和され、この結果、表示パネルの画
質を向上させることができる。
【図１】 本発明に係る表示装置の構成を示すブロック
図である。
図である。
【図２】 上記表示装置の要部であるデータ変換部の構
成を示すブロック図である。
成を示すブロック図である。
【図３】 上記データ変換部を構成する加算処理部の回
路図である。
路図である。
【図４】 データ変換部の変換処理を示す図である。
【図５】 データ変換部の変換対象となる画素の配置例
を示す図である。
を示す図である。
【図６】 表示装置におけるサブフィールドの配列構成
を示す図である。
を示す図である。
【図７】 従来の表示装置のブロック図である。
【図８】 従来の表示装置における誤差拡散処理を説明
する図である。
する図である。
【図９】 従来の誤差拡散処理の対象となる画素の配置
例を示す図である。
例を示す図である。
１…ＰＤＰ、１２…Ａ／Ｄ変換部、１３…γ逆補正部、
１４…フレームメモリ、１４Ａ…ラインメモリ、１５…
出力処理部、１６…同期分離部、１７…タイミングパル
ス発生部、１８…メモリ制御部、１９…駆動タイミング
発生部、３０…データ変換部、３１…データシフト部、
３２…誤差拡散処理部、３３…加算処理部、３４…処理
モード選択部、３３Ａ…加算器、３３Ｂ…インバータ回
路、３３Ｃ，３３Ｄ…論理積回路、３３Ｅ…論理和回
路、Ｐ１１，Ｐ２２，Ｐ２１，Ｐ２２…画素。
１４…フレームメモリ、１４Ａ…ラインメモリ、１５…
出力処理部、１６…同期分離部、１７…タイミングパル
ス発生部、１８…メモリ制御部、１９…駆動タイミング
発生部、３０…データ変換部、３１…データシフト部、
３２…誤差拡散処理部、３３…加算処理部、３４…処理
モード選択部、３３Ａ…加算器、３３Ｂ…インバータ回
路、３３Ｃ，３３Ｄ…論理積回路、３３Ｅ…論理和回
路、Ｐ１１，Ｐ２２，Ｐ２１，Ｐ２２…画素。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｎ 5/66 １０１ Ｇ０９Ｇ 3/28 Ｋ
Claims (8)
- 【請求項１】 複数の画素がマトリクス状に配列された
表示パネルを備えるとともに、前記表示パネルの１フィ
ールド表示期間を発光期間がそれぞれ重み付けされた複
数のサブフィールドに分割し、映像信号を入力するとＡ
／Ｄ変換しかつγ逆補正を行ってｎビットの表示データ
とするとともに、前記表示データの値に適合するサブフ
ィールドを選択して前記画素の発光を行う表示装置にお
いて、 前記Ａ／Ｄ変換されたｎビットデータを前記γ逆補正し
てｎ＋ｍビットデータに変換する変換手段と、 前記ｎ＋ｍビットデータのうち、上位ビットを表すｎビ
ットデータを整数部データとして分割し、かつ下位ビッ
トを表すｍビットデータを小数部データとして分割する
とともに、前記小数部データを、上位及び下位の各ビッ
トデータを示す第１及び第２の小数部データに分割する
ビット分割手段と、 前記第１の小数部データを入力してディザ処理を行うデ
ィザ処理手段と、 前記第２の小数部データを入力して誤差拡散処理を行う
誤差拡散処理手段と、 隣接画素の一方に対し前記ディザ処理手段の処理を示す
第１の処理モードを選択するとともに、隣接画素の他方
に対し前記誤差拡散処理手段の処理を示す第２の処理モ
ードを選択する選択手段と、 前記整数部データに対し、前記選択手段により選択され
た処理モードに基づく処理結果の値を加算する加算手段
とを備えたことを特徴とする表示装置。 - 【請求項２】 請求項１において、 前記選択手段は、水平方向に隣接する各画素に対し互い
に異なる処理モードを選択することを特徴とする表示装
置。 - 【請求項３】 請求項１または２において、 前記選択手段は、垂直方向に隣接する各画素に対し互い
に異なる処理モードを選択することを特徴とする表示装
置。 - 【請求項４】 請求項１ないし３の何れかにおいて、 前記選択手段は、隣接画素の一方及び他方に対し、奇数
フィールドと偶数フィールドとでそれぞれ異なる処理モ
ードを選択することを特徴とする表示装置。 - 【請求項５】 複数の画素がマトリクス状に配列された
表示パネルの１フィールド表示期間を発光期間がそれぞ
れ重み付けされた複数のサブフィールドに分割するとと
もに、映像信号を入力するとＡ／Ｄ変換しかつγ逆補正
を行ってｎビットの表示データとし、かつ前記表示デー
タの値に適合するサブフィールドを選択して前記画素の
発光を行う階調表示方法において、 映像信号を入力するとＡ／Ｄ変換しｎビットデータを生
成するとともにこのｎビットデータをγ逆補正してｎ＋
ｍビットデータに変換する第１のステップと、 前記第１のステップの処理に基づき変換されたｎ＋ｍビ
ットデータのうち、上位ビットを表すｎビットデータを
整数部データとして分割し、かつ下位ビットを表すｍビ
ットデータを小数部データとして分割するとともに、前
記小数部データを、上位及び下位の各ビットデータを示
す第１及び第２の小数部データに分割する第２のステッ
プと、 前記第２のステップの処理に基づき分割された第１の小
数部データを入力してディザ処理を行う第３のステップ
と、 前記第２のステップの処理に基づき分割された第２の小
数部データを入力して誤差拡散処理を行う第４のステッ
プと、 隣接画素の一方に対し前記第３のステップの処理を示す
第１の処理モードを選択するとともに、隣接画素の他方
に対し前記第４のステップの処理を示す第２の処理モー
ドを選択する第５のステップと、 前記第２のステップの処理に基づき分割された整数部デ
ータに対し、前記第５のステップの処理に基づき選択さ
れた処理モードによる処理結果の値を加算する第６のス
テップとを有することを特徴とする階調表示方法。 - 【請求項６】 請求項５において、 前記第５のステップにおける処理は、水平方向に隣接す
る各画素に対し互いに異なる処理モードを選択する第７
のステップを含むことを特徴とする階調表示方法。 - 【請求項７】 請求項５または６において、 前記第５のステップにおける処理は、垂直方向に隣接す
る各画素に対し互いに異なる処理モードを選択する第８
のステップを含むことを特徴とする階調表示方法。 - 【請求項８】 請求項５ないし７の何れかにおいて、 前記第５のステップにおける処理は、隣接画素の一方及
び他方に対し、奇数フィールドと偶数フィールドとでそ
れぞれ異なる処理モードを選択する第９のステップを含
むことを特徴とする階調表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387872A JP4034562B2 (ja) | 2001-12-20 | 2001-12-20 | 表示装置及び階調表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387872A JP4034562B2 (ja) | 2001-12-20 | 2001-12-20 | 表示装置及び階調表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003195801A true JP2003195801A (ja) | 2003-07-09 |
| JP4034562B2 JP4034562B2 (ja) | 2008-01-16 |
Family
ID=27596567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387872A Expired - Fee Related JP4034562B2 (ja) | 2001-12-20 | 2001-12-20 | 表示装置及び階調表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034562B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005128540A (ja) * | 2003-10-21 | 2005-05-19 | Samsung Sdi Co Ltd | 高負荷画面の階調表現方法及びプラズマディスプレイパネル駆動装置 |
| CN100399416C (zh) * | 2004-06-03 | 2008-07-02 | 广达电脑股份有限公司 | 提高显示元件灰度数的装置与方法 |
| US7450091B2 (en) | 2004-05-07 | 2008-11-11 | Quanta Computer Inc. | Apparatus and method for adjusting gray levels in display device |
| KR100874849B1 (ko) | 2006-11-01 | 2008-12-18 | 주식회사 대우일렉트로닉스 | 영상포맷 변환방법 |
| US7649510B2 (en) | 2004-07-09 | 2010-01-19 | Lg Electronics Inc. | Plasma display apparatus and image processing method thereof |
| JP4823216B2 (ja) * | 2004-05-06 | 2011-11-24 | トムソン ライセンシング | ノイズを最小化した画素シフト表示 |
-
2001
- 2001-12-20 JP JP2001387872A patent/JP4034562B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005128540A (ja) * | 2003-10-21 | 2005-05-19 | Samsung Sdi Co Ltd | 高負荷画面の階調表現方法及びプラズマディスプレイパネル駆動装置 |
| US7355570B2 (en) | 2003-10-21 | 2008-04-08 | Samsung Sdi Co., Ltd. | Method of expressing gray level of high load image and plasma display panel driving apparatus using the method |
| JP4823216B2 (ja) * | 2004-05-06 | 2011-11-24 | トムソン ライセンシング | ノイズを最小化した画素シフト表示 |
| US7450091B2 (en) | 2004-05-07 | 2008-11-11 | Quanta Computer Inc. | Apparatus and method for adjusting gray levels in display device |
| CN100399416C (zh) * | 2004-06-03 | 2008-07-02 | 广达电脑股份有限公司 | 提高显示元件灰度数的装置与方法 |
| US7649510B2 (en) | 2004-07-09 | 2010-01-19 | Lg Electronics Inc. | Plasma display apparatus and image processing method thereof |
| KR100874849B1 (ko) | 2006-11-01 | 2008-12-18 | 주식회사 대우일렉트로닉스 | 영상포맷 변환방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4034562B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354741B2 (ja) | 中間調表示方法及び中間調表示装置 | |
| WO2002005253A1 (fr) | Procede et dispositif d'affichage | |
| WO2000062275A1 (fr) | Afficheur d'image | |
| JPH1098663A (ja) | 自発光表示器の駆動装置 | |
| JPH1098662A (ja) | 自発光表示器の駆動装置 | |
| JP3250995B2 (ja) | 表示装置及び方法 | |
| KR19980703292A (ko) | 디스플레이장치의 구동방법 및 그 회로 | |
| JP4633920B2 (ja) | 表示装置および表示方法 | |
| JP2002082647A (ja) | 表示装置および表示方法 | |
| JP3850625B2 (ja) | 表示装置および表示方法 | |
| JP5049445B2 (ja) | 表示装置およびその駆動方法 | |
| JP4152153B2 (ja) | プラズマディスプレイパネルの画像表示方法及びその装置 | |
| JP3457251B2 (ja) | 画像表示装置 | |
| KR100438604B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
| JP4034562B2 (ja) | 表示装置及び階調表示方法 | |
| JP2004138783A (ja) | 画像表示装置 | |
| KR100687558B1 (ko) | 화상 표시 방법 및 화상 표시 장치 | |
| JP2004020991A (ja) | 階調表示装置の表示信号処理回路 | |
| JP4759209B2 (ja) | 画像表示装置 | |
| JPH10319894A (ja) | 画像表示装置 | |
| JP2002366085A (ja) | 表示装置及び階調表示処理方法 | |
| JP3521591B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3449083B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| KR100414107B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
| JPH10171402A (ja) | 映像信号の階調表示方法及びこれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |