JP2720943B2 - フラット型表示装置の階調駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイ装置やＥＬディスプレイ装置などのフラット型表示
装置の階調駆動方法に関する。

【０００２】フラット型表示装置は、奥行き寸法が小さ
く且つ大型の表示画面を実現できるため、その利用範囲
を急速に拡大しつつある。これにともなって、表示画像
の品質の一層の向上が望まれており、例えばハイビジョ
ンの表示装置として利用するために、２５６階調程度の
高い階調性を実現することが要望されている。

【０００３】

【従来の技術】従来より、フラット型表示装置の画面に
表示される１つのフレームを複数のサブフレームに時間
的に分割し、分割したそれぞれのサブフレームの表示時
間に重みを付けることによって階調表示を行うことが提
案されている（特公昭５１ー３２０５１号公報）。

【０００４】第８図は第４図に示す対向放電型のＰＤＰ
（プラズマディスプレイパネル）３を階調表示するため
の従来の階調駆動方法を示す図である。第８図に示す電
圧波形は、各放電セルにおいてＸ電極及びＹ電極に印加
される波形の合成波形を示している。

【０００５】従来の階調駆動方法では、書き込みパルス
Ｐｗ、消去パルスＰｆ、及び維持パルスＰｓを、水平方
向のラインであるＹ電極Ｙｊ，Ｙｊ＋１，Ｙｊ＋２…に
対して順に印加する書込み期間ＣＹｗと、維持パルスＰ
ｓのみを印加する維持期間ＣＹｍとが設けられている。

【０００６】書込み期間ＣＹｗの動作は、上方のライン
から順に１周期ずつ遅れて実行され、それぞれのライン
において、書込み期間ＣＹｗの後に維持期間ＣＹｍの動
作が実行される。

【０００７】各ラインにおいては、書込み期間ＣＹｗの
書き込みパルスＰｗによって壁電荷が形成され、消去パ
ルスＰｆによってその壁電荷が消去される。そのとき、
消去しない画素（放電セルＣ）について、つまり実際に
書き込みの必要な画素について、Ｘ電極Ｘｉ，Ｘｉ＋
１，Ｘｉ＋２…に対して消去パルスＰｆと同時にそれを
打ち消すキャンセルパルスＰｃが選択的に印加され、そ
の結果、キャンセルパルスＰｃが印加された画素につい
てのみ、選択的に壁電荷が形成されてアドレス（書き込
み）が行われる。

【０００８】維持パルスＰｓは、全部の画素に対して同
時に印加され、壁電荷が形成されている画素のみが発光
して表示が行われる。各ライン毎に実行される書込み期
間ＣＹｗの動作と維持期間ＣＹｍの動作とによって１つ
のサブフレームが表示され、各サブフレームにおける維
持期間ＣＹｍの時間的長さに重みをつけることによって
１つのフレームの階調表示が行われる。

【０００９】

【発明が解決しようとする課題】しかし、上述した従来
の階調駆動方法では、各ライン毎に書込み期間ＣＹｗが
別個に設けられ、その度毎に書き込みパルスＰｗ及び維
持パルスＰｓが印加されるのでそれだけ時間を要し、画
面４の全体に対する表示データのアドレスのために多く
の時間を要する。

【００１０】すなわち、書き込みパルスＰｗ、消去パル
スＰｆ、及び維持パルスＰｓの各パルス幅をＴｗ、Ｔ
ｆ、Ｔｓとし、ライン数をｍとすると、階調性が２ⁿ で
ある場合に１フレームの表示に必要な時間Ｔｈは、 Ｔｈ＝（Ｔｗ＋Ｔｆ＋Ｔｓ）×ｍ×ｎ ……（１）となる。

【００１１】したがって、ｍ＝４００とし、且つ１分間
に６０フレームを表示するとし、例えば１６階調（ｎ＝
４）の階調性を持たせた場合には、１つのサブフレーム
に与えられる時間は１０μｓ程度となってしまう。この
時間内に書込み期間ＣＹｗ及び維持期間ＣＹｍの各動作
を実行するためには、駆動周波数を相当高くする必要が
ある。

【００１２】しかし、駆動周波数を高くすると、消費電
力が大きくなり、また、壁電荷の蓄積時間の関係で動作
マージンが小さくなるため、高くできる周波数に限界が
あり、上述の階調性の実現は極めて困難である。

【００１３】また、画面４の全体で見ると、書込み期間
ＣＹｗと維持期間ＣＹｍの動作が同時並列的に混在して
実行されるため、維持期間ＣＹｍを書込み期間ＣＹｗと
同じ周期にする必要があり、輝度の制御、例えば人間の
眼のガンマ特性に合った階調性を実現するような輝度の
制御が難しいという問題もある。

【００１４】本発明は、上述の問題に鑑みてなされたも
ので、アドレスのためのステップ（期間）と表示のため
のステップ（期間）とを独立させ、且つ各ステップにお
けるパルス列のパルス間隔を互いに異ならせることによ
って、階調表示を行うために必要な駆動時間を短くする
ことができ、階調性の高い表示を行うことのできる階調
駆動方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】請求項１の発明に係る階
調駆動方法は、上述の課題を解決するため、図１〜図７
に示すように、複数のライン上に配置され且つメモリー
機能を有した画素Ｃの集合によって画面４，４ａが構成
されたフラット型表示装置の階調駆動方法であって、前
記画面４，４ａに表示される１つのフレームＦＭを、前
記画面４，４ａを構成する全ての前記ラインに対して互
いに同一のタイミングとなるように、複数のサブフレー
ムＳＦに時間的に分割し、さらに、分割したサブフレー
ムＳＦを、前記画面４，４ａを構成する前記ラインに対
して互いに同一のタイミングとなるように、第１ステッ
プＣＹａとそれに続く第２ステップＣＹｉとに時間的に
分割し、しかして、全ての前記サブフレームＳＦについ
て、前記第１ステップＣＹａの開始及び前記第２ステッ
プＣＹｉの終了のそれぞれのタイミングが、前記画面
４，４ａを構成する全ての前記ラインに対して互いに同
一となるように制御し、前記各サブフレームＳＦの第２
ステップＣＹｉの時間的長さをそれぞれのサブフレーム
ＳＦに対して与えられる重みに対応するように設定し、
前記第１ステップＣＹａにおいては、前記画面４，４ａ
の全ての画素Ｃに対して共通の時間内でメモリー媒体を
選択的に形成し、前記第２ステップＣＹｉにおいては、
前記メモリー媒体が形成された全ての画素Ｃを前記設定
時間にわたって共通に表示させ、前記第１ステップＣＹ
ａにおいてメモリー媒体を選択的に形成するために供給
されるパルス列のパルス間隔と前記第２ステップＣＹｉ
において表示させるために供給されるパルス列のパルス
間隔とを互いに異ならせ、各サブフレームＳＦのメモリ
媒体の形成状態がそれぞれ次に続くサブフレームＳＦの
第１ステップＣＹａにおいて更新されるように駆動す
る。

【００１６】１つのフレームＦＭは、画面単位で時間的
に分割された複数のサブフレームＳＦが、時間軸上で合
成されることによって表示される。各サブフレームＳＦ
は、第１ステップＣＹａと第２ステップＣＹｉとに時間
的に分割されており、第１ステップＣＹａによってメモ
リー媒体が選択的に形成され、第２ステップＣＹｉによ
って所定の時間表示される。

【００１７】第１ステップＣＹａは、画面４，４ａの全
体、すなわち全画素Ｃに対して同時に行われる。但し、
画面４，４ａを複数の画面に分割し、分割したそれぞれ
の画面毎に行ってもよい。

【００１８】第２ステップＣＹｉの時間的長さは、それ
ぞれのサブフレームＳＦに対して与えられた重みに応じ
て相違し、それぞれの画素Ｃについて、サブフレームＳ
Ｆの組み合わせによって階調表示が行われる。

【００１９】第１ステップＣＹａにおいて表示データの
アドレスのために供給されるパルス列と、第２ステップ
ＣＹｉにおいて表示させるために供給されるパルス列と
は、そのパルス間隔を互いに異ならせている。つまり、
各サブフレームＳＦにおいて、第１ステップＣＹａと第
２ステップＣＹｉとが時間的に互いに独立しているの
で、それぞれのステップにおけるパルス列は、パルス間
隔を互いに自由に異ならせて設定することが可能とな
る。

【００２０】

【発明の実施の形態】図１は本発明に係る階調駆動方法
を説明するための図、図４は対向放電型のＰＤＰ（プラ
ズマディスプレイパネル）３の概略の構成図である。図
１においては、１フレームＦＭを４つのサブフレームＳ
Ｆ１〜４に分割した場合の例が示されている。

【００２１】図４において、ＰＤＰ３の画面４は、縦方
向に延びるＸ電極Ｘｉと横方向に延びるＹ電極Ｙｊとの
それぞれの交点において放電セルＣが画定され、各放電
セルＣが放電により選択的に発光することによって表示
が行われる。

【００２２】図１において、その横方向は時間軸であ
り、画面４に表示される１フレームＦＭを４つのサブフ
レームＳＦ１〜４に時間的に分割し、分割したそれぞれ
のサブフレームＳＦ１〜４を、それぞれ、アドレス期間
ＣＹａ（第１ステップ）と表示期間ＣＹｉ（第２ステッ
プ）とによって表示する。

【００２３】アドレス期間ＣＹａでは、画面４全体の画
素（放電セルＣ）に対して壁電荷を同時に形成した後
に、形成された壁電荷を選択的に消去することにより、
表示データのアドレスを行う。

【００２４】そして、各サブフレームＳＦ１〜４の表示
期間ＣＹｉの時間的長さを、それぞれのサブフレームＳ
Ｆ１〜４に対して与えられた重みに応じて順次長くなる
ように設定し、これらのサブフレームＳＦ１〜４を合成
することによって、１フレームＦＭの階調表示を行うの
である。

【００２５】次に、図２及び図３に基づいてさらに具体
的に説明する。図２はＰＤＰ３に印加される駆動電圧の
波形を示す図、図３はＰＤＰ３のＸ電極Ｘｉ及びＹ電極
Ｙｊにそれぞれ印加される駆動電圧の波形を示す図であ
る。なお図２は図３の波形の合成波形である。

【００２６】アドレス期間ＣＹａは、各ラインであるＹ
電極Ｙｊ，Ｙｊ＋１，Ｙｊ＋２…に対して、同じ時間関
係にある。そしてこのアドレス期間ＣＹａにおいては、
全部のライン（したがって全部の画素）に対して同時に
書き込みパルスＰｗが印加され、これによって壁電荷が
形成される。

【００２７】次に、各ライン毎に、順次、消去パルスＰ
ｆが印加されるとともに、それぞれの消去パルスＰｆの
印加と同時に、当該サブフレームＳＦ１〜４において発
光表示すべき画素について、キャンセルパルスＰｃがＸ
電極Ｘｉ，Ｘｉ＋１，Ｘｉ＋２…から印加される。キャ
ンセルパルスＰｃが印加されなかった画素は、消去パル
スＰｆによって壁電荷が消滅するが、キャンセルパルス
Ｐｃが印加された画素は、消去パルスＰｆがキャンセル
パルスＰｃによって打ち消され、その結果壁電荷が維持
される。

【００２８】つまり、消去パルスＰｆとキャンセルパル
スＰｃによって壁電荷が選択的に消去され、表示データ
のアドレスが行われる。表示期間ＣＹｉにおいては、全
部のラインに対して同時に維持パルスＰｓが印加され、
これによって、壁電荷が形成されている（維持されてい
る）画素が発光する。

【００２９】表示期間ＣＹｉにおいて、各画素の輝度は
維持パルスＰｓの個数に応じて決まる。各サブフレーム
ＳＦ１〜４の長さは、例えば１対２対４対８となるよう
に、それぞれの表示期間ＣＹｉにおける維持パルスＰｓ
の個数が設定されており、これによって、それぞれの比
に応じた輝度が得られるようになっている。

【００３０】これらのサブフレームＳＦ１〜４を合成す
ることによって、１フレームＦＭの階調表示が行われ
る。なお、図３に示されるように、Ｙ電極Ｙｊには、正
方向の維持パルスＰｓｙ、書き込みパルスＰｗ、及び消
去パルスＰｆが印加され、Ｘ電極Ｘｉには、正方向の維
持パルスＰｓｘ、及び画素毎に選択されたキャンセルパ
ルスＰｃが印加される。

【００３１】図５は図６に示すＰＤＰ３ａのＸ電極Ｘ、
Ｙ電極Ｙｊ、及びアドレス電極Ａｎにそれぞれ印加され
る駆動電圧の波形を示す図、図６は特開昭５７ー７８７
５１号又は特開昭６１ー３９３４１号公報などにより周
知の三電極構造を持った面放電型のＰＤＰ３ａの概略の
構成図である。

【００３２】図６において、ＰＤＰ３ａの画面４ａは、
横方向に延びる互いに平行なＸ電極Ｘ及びＹ電極Ｙｊ
と、縦方向に延びるアドレス電極Ａｎとのそれぞれの交
点において、放電セルＣが画定されている。

【００３３】図５において、各ラインであるＹ電極Ｙ
ｊ，Ｙｊ＋１，Ｙｊ＋２…及びＸ電極Ｘに対して、同時
にアドレス期間ＣＹａのアドレス動作が実行される。こ
のアドレス期間ＣＹａにおいては、まず、全部のライン
に対して同時に書き込みパルスＰｗがＸ電極Ｘから印加
され、これによって壁電荷が形成される。

【００３４】次に、各ライン毎に、順次、消去パルスＰ
ｆがＹ電極から印加されるとともに、それぞれの消去パ
ルスＰｆの印加と同時に、当該サブフレームＳＦ１〜４
において発光表示すべき画素（放電セルＣ）について、
消去アドレスパルスＰａがアドレス電極Ａｎから印加さ
れる。

【００３５】消去アドレスパルスＰａが印加された画素
のみについて、消去用放電が発生し壁電荷が消去され
る。一方、消去アドレスパルスＰａが印加されない画素
は壁電荷が維持される。

【００３６】表示期間ＣＹｉにおいては、全部のライン
に対して同時に維持パルスＰｓｙ，Ｐｓｘが印加され、
これによって、壁電荷が形成されている画素が発光す
る。サブフレームＳＦ１〜４に応じて表示期間ＣＹｉの
長さ（維持パルスＰｓｙ，Ｐｓｘの個数）が相違し、そ
れぞれの長さに応じた輝度が得られるようになってい
る。

【００３７】これらのサブフレームＳＦ１〜４を合成す
ることによって、１フレームＦＭの階調表示が行われ
る。図７は本発明に係る階調駆動装置５を示すブロック
図である。

【００３８】階調駆動装置５は、ＡＤ変換部１１、フレ
ームメモリ１２、サブフレーム分割処理部１３、スキャ
ン処理部１４、タイミング制御部１５などから構成され
ている。

【００３９】ＡＤ変換部１１は、アナログ信号である入
力信号Ｓ１を量子化してデジタル信号である画像データ
Ｄ２に変換する。フレームメモリ１２は、ＡＤ変換部１
１から出力される１フレーム分の画像データＤ２を格納
する。

【００４０】サブフレーム分割処理部１３は、フレーム
メモリ１２に格納された１フレームＦＭの画像データＤ
２を、階調に応じた個数のサブフレームＳＦに分割し、
それぞれのサブフレームＳＦの画像データＤ３を出力す
る。

【００４１】スキャン処理部１４は、サブフレーム分割
処理部１３から出力される各サブフレームＳＦの画像デ
ータＤ３、及びタイミング制御部１５からのタイミング
信号に基づいて、ＰＤＰ３のＹ電極駆動回路３１及びＸ
電極駆動回路３２をスキャンする。

【００４２】スキャン処理部１４には、キャンセルパル
スＰｃを発生するキャンセルパルス発生回路（ＰＤＰ３
ａに対しては消去アドレスパルス発生回路）２１、書き
込みパルスＰｗを発生する書き込みパルス発生回路２
２、維持パルスＰｓを発生する維持パルス発生回路２
３、これらの信号を合成する合成回路２４などが設けら
れている。

【００４３】タイミング制御部１５は、サブフレーム分
割処理部１３の処理のタイミング、キャンセルパルスＰ
ｃを出力するタイミング、各サブフレームＳＦにおける
表示期間ＣＹｉの終了のタイミングなど、種々のタイミ
ング信号を出力する。

【００４４】次に、階調駆動装置５の動作について説明
するが、ＰＤＰ３に印加される電圧波形などについては
先に説明したのと同様であるので、ここでの詳しい説明
を省略する。

【００４５】フレームメモリ１２に１画素当たりｎビッ
トの画像データＤ２が格納され、これを２ⁿ 階調で表示
する場合には、サブフレーム分割処理部１３は、画像デ
ータＤ２の最下位ビットから順に最上位ビットまで、そ
れぞれのビットのみからなるｎ種類の２値の画像データ
Ｄ３を順次出力する。

【００４６】これらの画像データＤ３に基づいて、キャ
ンセルパルス発生回路２１は、それぞれのラインのスキ
ャン時においてそれぞれの水平方向位置に対応したキャ
ンセルパルスＰｃを発生する。

【００４７】タイミング制御部１５は、サブフレーム分
割処理部１３が出力するビット位置の画像データＤ３に
応じて、それぞれのサブフレームＳＦの表示期間ＣＹｉ
の長さが所定の値になるように、タイミング制御信号を
出力する。

【００４８】合成回路２４は、各パルス発生回路２１〜
２３からのパルス信号を合成することによって、各サブ
フレームＳＦにおいてアドレス期間ＣＹａ及び表示期間
ＣＹｉの動作が実行されるように、図３に示す電圧波形
のスキャン信号を作成して出力する。

【００４９】上述の実施例によると、書き込みパルスＰ
ｗが全部の画面４に対して同時に印加され、これによっ
て同時に壁電荷が形成されるので、従来のようにライン
毎に順次維持パルスＰｓ及び書き込みパルスＰｗを印加
する階調駆動方法に比較して、壁電荷を形成するのに必
要な時間が大幅に減少する。

【００５０】そのため、従来と同じ階調性を従来よりも
低い駆動周波数で得ることができ、それだけ消費電力を
低くすることができるとともに、動作マージンを確保す
るために維持パルスＰｓのパルス幅を充分大きくするこ
とが可能である。

【００５１】また、従来と同じ周波数の場合には、従来
に比較して階調性の高い表示を行うことが可能であり、
高品位の画像を表示することができる。したがって、Ｐ
ＤＰ３をハイビジョンに利用することが可能となってく
る。

【００５２】また、各サブフレームＳＦ１〜４におい
て、アドレス期間ＣＹａと表示期間ＣＹｉとが時間的に
互いに独立しており、表示期間ＣＹｉにおける維持パル
スＰｓをアドレス期間ＣＹａのパルスに同期させる必要
がないため、表示期間ＣＹｉ内の維持パルスＰｓの個数
を任意に設定することができる。

【００５３】例えば図２及び図３に示すように、アドレ
ス期間ＣＹａと表示期間ＣＹｉとが互いに独立している
ので、表示期間ＣＹｉにおける維持パルスＰｓの周期
を、アドレス期間ＣＹａにおける各パルスの間隔、例え
ば維持パルスＰｓと維持パルスＰｓとの間隔、消去パル
スＰｆと消去パルスＰｆとの間隔などに合わせる必要が
ない。図３においては、全てのラインにおいて、表示期
間ＣＹｉの維持パルスＰｓの周期が、アドレス期間ＣＹ
ａの維持パルスＰｓｙと維持パルスＰｓｙとの間隔より
も短く設定されている。

【００５４】したがって、輝度の制御が容易であり、各
サブフレームＳＦ１〜４の長さの比を、例えば人間の眼
のガンマ特性に合った階調性に近くなるように設定する
ことが容易であるとともに、信頼性、回路設計の自由
度、コストなどにおいて有利である。

【００５５】上述の実施例においては、１フレームＦＭ
を４つのサブフレームＳＦ１〜４に分割したが、３つ以
下又は５つ以上のサブフレームＳＦに分割してもよい。
各サブフレームＳＦにおける表示期間ＣＹｉの長さは、
種々の比率に設定することが可能である。表示期間ＣＹ
ｉの長さとして、アドレス期間ＣＹａにおける維持パル
スＰｓの長さを加算してもよい。Ｘ電極、Ｙ電極、アド
レス電極に印加する電圧波形は、上述以外に種々の波形
とすることができる。ＰＤＰ３，３ａ、階調駆動装置５
の構造及び構成は、上述した以外に種々異なったものと
することができる。

【００５６】上述の実施例においては、メモリー媒体が
壁電荷であるＡＣ型のＰＤＰ３，３ａについて説明した
が、メモリー媒体が空間電荷であるＤＣ型のＰＤＰ、Ｅ
Ｌ表示装置又は液晶表示装置などの他のメモリー媒体を
持つものに対しても適用することができる。

【００５７】

【発明の効果】本発明によると、アドレスのためのステ
ップと表示のためのステップとを独立させ、各ステップ
におけるパルス列のパルス間隔を互いに異ならせること
によって、表示のためのステップ内においてパルス（維
持パルス）の個数を任意に設定することができる。した
がって、階調表示を行うために必要な駆動時間を短くす
ることができるとともに、輝度の制御が容易であり、各
サブフレームの長さの比を例えば人間の眼のガンマ特性
に合った階調性に近くなるように設定することが容易で
あり、階調性の高い表示を行うことができる。

【００５８】したがって、本発明によると、特に大型の
フラット型表示装置の階調性を向上させ、高い品質の画
像表示を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る階調駆動方法を説明するための図
である。

【図２】対向放電型のＰＤＰに印加される駆動電圧の波
形を示す図である。

【図３】対向放電型のＰＤＰのＸ電極及びＹ電極にそれ
ぞれ印加される駆動電圧の波形を示す図である。

【図４】対向放電型のＰＤＰの概略の構成図である。

【図５】面放電型のＰＤＰのＸ電極、Ｙ電極、及びアド
レス電極にそれぞれ印加される駆動電圧の波形を示す図
である。

【図６】面放電型のＰＤＰの概略の構成図である。

【図７】本発明に係る階調駆動装置を示すブロック図で
ある。

【図８】対向放電型のＰＤＰを階調表示するための従来
の階調駆動方法を示す図である。

【符号の説明】

３，３ａ ＰＤＰ（フラット型表示装置） ４，４ａ 画面 ＦＭ フレーム ＳＦ サブフレーム Ｃ 放電セル（画素） ＣＹａ アドレス期間（第１ステップ） ＣＹｉ 表示期間（第２ステップ）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数のライン上に配置され且つメモリー機
   能を有した画素の集合によって画面が構成されたフラッ
   ト型表示装置の階調駆動方法であって、 前記画面に表示される１つのフレームを、前記画面を構
   成する全ての前記ラインに対して互いに同一のタイミン
   グとなるように、複数のサブフレームに時間的に分割
   し、 さらに、分割したサブフレームを、前記画面を構成する
   全ての前記ラインに対して互いに同一のタイミングとな
   るように、第１ステップとそれに続く第２ステップとに
   時間的に分割し、 しかして、前記サブフレームについて、前記第１ステッ
   プの開始及び前記第２ステップの終了のそれぞれのタイ
   ミングが、前記画面を構成する全ての前記ラインに対し
   て互いに同一となるように制御し、 前記各サブフレームの第２ステップの時間的長さをそれ
   ぞれのサブフレームに対して与えられる重みに対応する
   ように設定し、 前記第１ステップにおいては、前記画面の全ての画素に
   対して共通の時間内でメモリー媒体を選択的に形成し、 前記第２ステップにおいては、前記メモリー媒体が形成
   された全ての画素を前記設定時間にわたって共通に表示
   させ、 前記第１ステップにおいてメモリー媒体を選択的に形成
   するために供給されるパルス列のパルス間隔と前記第２
   ステップにおいて表示させるために供給されるパルス列
   のパルス間隔とを互いに異ならせ、 各サブフレームのメモリ媒体の形成状態がそれぞれ次に
   続くサブフレームの第１ステップにおいて更新されるよ
   うに駆動することを特徴とするフラット型表示装置の階
   調駆動方法。