JP2002189443A

JP2002189443A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JP2002189443A
Application number: JP2000386310A
Authority: JP
Inventors: Kunio Takayama; 邦夫高山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-12-20
Filing date: 2000-12-20
Publication date: 2002-07-05

Abstract

(57)【要約】【課題】安定した多階調表示を実現することを目的とす
る。【解決手段】アドレス放電を生じさせるためにセル群に
印加するアドレスパルスＰａ１，Ｐａ２のパルス幅ＴＰ
ａ１，ＴＰａ２を切り換え、それによって壁電荷量Ｖｗ
０，Ｖｗ１，Ｖｗ２の多値制御を行う。その後、表示放
電を生じさせるために周期的に維持電圧をセルに印加す
る点灯維持の途中で維持電圧の値を変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣ型のプラズマ
ディスプレイパネル（以下、ＰＤＰという）の駆動方法
に関する。

【０００２】ＰＤＰは、２値発光セルからなるデジタル
表示デバイスであってデジタルデータの表示に好適であ
ることから、マルチメディアモニターとして注目されて
いる。ＰＤＰの用途拡大に向けて、より明るく多階調の
表示が可能な駆動方法の開発が進められている。

【０００３】

【従来の技術】ＡＣ型のＰＤＰによる表示では、マトリ
クス配列されたセルのうちの点灯すべきセルのみに適量
の壁電荷を存在させるアドレッシングを行い、その後に
壁電荷を利用して輝度に応じた回数の表示放電を生じさ
せる点灯維持を行う。セルが２値発光素子であるので、
中間調は１フレームを輝度の重み付けをした複数のサブ
フレーム（インタレース表示の場合はサブフィールド）
に分割する手法によって再現される。例えば２５６階調
の表示をするには輝度の重みがそれぞれ１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームに
フレームを分割すればよい。個々のセルについて、それ
が表示すべき階調に応じてサブフレーム単位の点灯／非
点灯の組合せを決める。そして、サブフレーム毎にアド
レッシングと点灯維持とを行う。

【０００４】従来の典型的な駆動方法では、重みが１の
サブフレームなら階調「１」、重みが２のサブフレーム
なら階調「２」というように、１つのサブフレームに１
つの階調（非点灯の「０」を除く）のみが対応する。つ
まり、１回のアドレッシングで表現できる階調は１つで
ある。このことは次の問題を抱えている。アドレッシン
グの所要時間は表示面の行数（垂直方向の解像度）に比
例するので、解像度が大きくなるにつれてフレーム期間
のうちの点灯維持に割り当て可能な時間が短くなり、表
示が暗くなる。輝度を確保するためにアドレッシングの
回数（すなわちサブフレーム数）を減らすと、表現可能
な階調数が減少する。

【０００５】これに対して、特開平９−８１０７３号公
報に記載された駆動方法では、１つのサブフレームに複
数の階調が対応し、１回のアドレッシングで表現可能な
階調が複数である。この従来の駆動方法は、アドレッシ
ングに際してアドレス放電を生じさせるためにセルに印
加する電圧を、表現したい階調に応じて切り換えるもの
である。印加電圧の切換えによってアドレス放電の強度
を制御し、点灯すべきセルに残存する壁電荷の量を多く
したり少なくしたりする。点灯すべきセル以外には基本
的に壁電荷を残存させない。そして、アドレッシングに
続けて行う点灯維持において、表示放電を生じさせるた
めにセルに印加する維持電圧を段階的に増大させる。ア
ドレッシングで相対的に多くの壁電荷を残存させた場合
は、維持電圧が低い段階で表示放電が生じ、その後に維
持電圧が高くなっても表示放電が生じる。つまり、点灯
維持を行う期間中の表示放電の回数が多いので、表示輝
度は相対的に高い。一方、アドレッシングで相対的に少
ない壁電荷を残存させた場合は、維持電圧がある程度高
くなるまで表示放電が生じないので、表示放電の回数が
少なく表示輝度は相対的に低い。

【０００６】

【発明が解決しようとする課題】印加電圧の切換えによ
って壁電荷量の多値制御を行う従来の駆動方法では、表
示の安定が難しいという問題があった。印加電圧を低く
するとアドレス放電が生じないので、必然的に２値制御
の場合よりも高い電圧を印加しなければならない。しか
し、印加電圧を高くすると、隣接セルどうしの放電クロ
ストークが生じ易くなり、アドレッシングの信頼性が低
下する。また、高耐圧の高価な回路部品が必要になる。
このように印加電圧の許容範囲が限られ、印加電圧を大
幅に変更することができないので、印加電圧の切換えに
よる壁電荷の増減は僅かであり且つ不確実である。した
がって、維持電圧の許容範囲（電圧マージン）が狭く、
セル間の放電特性のばらつきや、電源電圧変動の影響を
受け易い。また、従来の駆動方法には、安定性の問題に
加えて、電源点数の増加に伴う駆動回路の大型化および
高価格化の問題もあった。

【０００７】本発明は、安定した多階調表示を実現する
ことを目的としている。

【０００８】

【課題を解決するための手段】本発明においては、表示
面を構成するセル群の壁電荷量を表示データに従って制
御するアドレッシングに際して、アドレス放電を生じさ
せるためにセル群に印加するアドレスパルスのパルス幅
を切り換える。パルス幅の切換えによって、壁電荷量の
多値制御を行う。その後、表示放電を生じさせるために
周期的に維持電圧をセルに印加する点灯維持の途中で、
維持電圧の値を変更する。これにより、表示放電を維持
電圧の印加毎に毎回生じさせたり、印加回数よりも少な
い回数だけ生じさせたり、全く生じさせなかったりする
ことができる。アドレスパルスの振幅については、放電
ミスおよびクロストークの生じない最適値に設定すれば
よく、振幅の切換えよりも確実に壁電荷量を制御するこ
とができる。

【０００９】例えば、書込み形式のアドレッシングにお
いて、壁電荷量の３値制御を行う。この場合のパルス幅
は、０（パルスを印加しない）・短い・長いの３段階で
ある。図１のように、パルス幅ＴＰａ１が長いアドレス
パルスＰａ１を印加したときには、印加電圧による空間
電荷の静電吸引が長く続くので、壁電荷の蓄積量が相対
的に多い。したがって、表示電極間に生じる壁電圧Ｖｗ
１は高い。パルス幅ＴＰａ２が短いアドレスパルスＰａ
２を印加したときには、静電吸引が早期に打ち切られる
ので、表示電極間に生じる壁電圧Ｖｗ２は壁電圧Ｖｗ１
よりも低い（｜Ｖｗ２｜＜｜Ｖｗ１｜）。アドレスパル
スを印加しないときには、アドレス放電が生じないの
で、印加期間の開始時点の壁電圧Ｖｗ０がほぼそのまま
保持される（｜Ｖｗ０｜＜｜Ｖｗ２｜）。アドレッシン
グに続く点灯維持においては、第１の維持電圧（Ｖｓ
１）を印加した後に第２の維持電圧（Ｖｓ２）を印加す
る。電圧値の関係は｜Ｖｓ１｜＜｜Ｖｓ２｜である。表
示放電は、セル電圧と呼称される壁電圧Ｖｗと維持電圧
Ｖｓとの和が表示電極間の放電開始電圧Ｖｆを越える場
合に起こる。したがって、次の３つの条件を満たせば、
点灯形態は非点灯を含めて３つとなる。

【００１０】非点灯条件：｜Ｖｗ０｜＋｜Ｖｓ２｜＜ＶｆＡ点灯条件：Ｖｆ＜｜Ｖｗ１｜＋｜Ｖｓ１｜Ｂ点灯条件：｜Ｖｗ２｜＋｜Ｖｓ１｜＜Ｖｆ＜｜Ｖｗ
２｜＋｜Ｖｓ２｜ “Ａ点灯”とは維持電圧の印加毎に表示放電を生じさせ
る点灯維持形態を意味し、“Ｂ点灯”とは維持電圧の印
加回数より少ない回数の表示放電を生じさせる点灯維持
形態を意味する。図２は典型的なＰＤＰで実測されたパ
ルス幅ＴＰａと最小維持電圧Ｖｓ（ｍｉｎ）との関係を
示している。パルス幅ＴＰａを０．８μｓとしたときに
は、１７０ボルト以上の維持電圧を印加しないと表示放
電が生じないが、１．２μｓとしたときには、１４６ボ
ルトの維持電圧を印加すれば表示放電が生じる。つま
り、維持電圧Ｖｓ２を維持電圧Ｖｓ１より約２０ボルト
高くすればよい。

【００１１】フレームを複数のサブフレームに分割する
階調表示に際して、サブフレーム毎のアドレッシングに
おいて壁電荷量の多値制御を行うことにより、２値制御
を行う場合と比べて多階調表示が大幅に容易となる。例
えば、２値制御において８つのサブフレームが必要であ
る２５６階調の表示が、３値制御であれば６つのサブフ
レームで実現することができる。各サブフレームの輝度
の重みを（ｉ，ｊ）のように表すと、６つのサブフレー
ムに対して単純に３の累乗系列の重み付けを行う場合の
重み集合は｛（１，２），（３，６），（９，１８），
（２７，５４），（８１，１６２），（２４３，４８
６）｝である。ｉはＢ点灯の場合における輝度の重みを
表し、ｊはＡ点灯の場合における輝度の重みを表す。１
回のアドレッシングではｉ，ｊのどちらかが選択される
ので、階調数は３⁶（＝７２９）より少ない。これは重
み付けが冗長性をもつことを意味する。冗長性は、偽輪
郭やフリッカを防止するための発光時間分布の最適化に
有用である。

【００１２】多値制御を複数のサブフレームの全てにお
いて行う必要はない。サブフレーム単位で多値制御と２
値制御とを選択することができる。１フレームにおいて
多値制御を行うサブフレームと２値制御を行うサブフレ
ームとが混在してもよい。

【００１３】

【発明の実施の形態】図３は本発明に係る表示装置の構
成図である。表示装置１００は、ｍ×ｎ個のセルからな
る表示面を有したカラー表示の可能な面放電型のＰＤＰ
１と、セルの発光を制御するドライブユニット７０とか
ら構成されており、壁掛け式テレビジョン受像機、コン
ピュータシステムのモニターなどとして利用される。表
示装置１００には２つの表示モードが設けられている。
第１の表示モードは、少なくとも１つのサブフレームに
対するアドレッシングにおいて“３値制御”を行うもの
である。第２の表示モードは全てのサブフレームに対す
るアドレッシングにおいて“２値制御”を行うものであ
る。

【００１４】ＰＤＰ１では、表示放電を生じさせるため
の電極対を構成する表示電極Ｘ，Ｙが平行配置され、こ
れら表示電極Ｘ，Ｙと交差するようにアドレス電極Ａが
配列されている。表示電極Ｘ，Ｙは画面の行方向（水平
方向）に延び、アドレス電極は列方向（垂直方向）に延
びている。

【００１５】ドライブユニット７０は、ドライバ制御回
路７１、データ変換回路７２、電源回路７３、Ｘドライ
バ８１、Ｙドライバ８４、Ａドライバ８８、およびモー
ドスイッチ７６を有している。ドライブユニット７０に
はＴＶチューナ、コンピュータなどの外部装置からＲ，
Ｇ，Ｂの３色の輝度レベルを示すフレームデータＤｆが
各種の同期信号とともに入力される。フレームデータＤ
ｆはデータ変換回路７２の中のフレームメモリに一時的
に記憶される。データ変換回路７２は、フレームデータ
Ｄｆを階調表示のためのサブフレームデータＤｓｆに変
換してＡドライバ８８へシルアル転送する。サブフレー
ムデータＤｓｆは１セル当たり“２”ビットの表示デー
タの集合であって、その各ビットの値は該当する１つの
サブフレームにおけるアドレスパルスのパルス幅を規定
する。Ｘドライバ８１は、表示電極Ｘに初期化のための
パルスを印加するリセット回路８２、および表示電極Ｘ
にサステインパルスを印加するサステイン回路８３から
なる。なお、パルスの印加とは、電極を一時的に所定電
位にバイアスすることを意味する。Ｙドライバ８４は、
表示電極Ｙに初期化のためのパルスを印加するリセット
回路８５、アドレッシングにおいて表示電極Ｙにスキャ
ンパルスを印加するスキャン回路８６、および表示電極
Ｙにサステインパルスを印加するサステイン回路８７か
らなる。Ａドライバ８８は、サブフレームデータＤｓｆ
が指定するアドレス電極Ａにアドレスパルスを印加す
る。Ａドライバ８８では、シフトレジスタ８９およびラ
ッチ回路９０によって１行分のサブフレームデータＤｓ
ｆのシリアル／パラレル変換が行われ、出力回路９１に
よってｍ本のアドレス電極Ａの電位が一斉に制御され
る。これらのドライバには、電源回路７３から図示しな
い配線を介して駆動電力が供給される。

【００１６】ドライバ制御回路７１は、表示モードに応
じて、パルスの印加およびサブフレームデータＤｓｆの
転送を制御する。ドライバ制御回路７１のモード設定部
７１１には、モードスイッチ７６からユーザーの指定し
た動作が伝えられる。ユーザーは、第１の表示モード、
第２の表示モード、または自動モード設定を指定するこ
とができる。自動モード設定が指定された場合、モード
設定部７１１はフレームデータＤｆを取り込んで画像情
報を識別し、その結果に応じてモードを設定する。大多
数の画像には階調再現に有利な第１の表示モードが適用
され、色数が極端に少ない画像に第２の表示モードが適
用される。

【００１７】図４はＰＤＰのセル構造の一例を示す図で
ある。ＰＤＰ１は一対の基板構体（基板上にセル構成要
素を設けた構造体）１０，２０からなる。前面側のガラ
ス基板１１の内面に、ｎ行ｍ列の表示面ＥＳの各行に一
対ずつ表示電極Ｘ，Ｙが配置されている。表示電極Ｘ，
Ｙは、面放電ギャップを形成する透明導電膜４１とその
端縁部に重ねられた金属膜４２とからなり、誘電体層１
７および保護膜１８で被覆されている。背面側のガラス
基板２１の内面に１列に１本ずつアドレス電極Ａが配列
されており、これらアドレス電極Ａは誘電体層２４で被
覆されている。誘電体層２４の上に放電空間を列毎に区
画する隔壁２９が設けられている。隔壁パターンはスト
ライプパターンである。誘電体層２４の表面および隔壁
２９の側面を被覆する蛍光体層２８Ｒ，２８Ｇ，２８Ｂ
は、放電ガスが放つ紫外線によって局部的に励起されて
発光する。図中の斜体文字（Ｒ，Ｇ，Ｂ）は蛍光体の発
光色を示す。色配列は各列のセルを同色とするＲ，Ｇ，
Ｂの繰り返しパターンである。

【００１８】以下、表示装置１００におけるＰＤＰ１の
駆動方法を説明する。図５はフレーム分割の概念図であ
る。ＰＤＰ１による表示では、点灯／非点灯の組合せの
選択によってカラー再現を行うために、入力画像である
時系列のフレームＦを所定数ｑのサブフレームＳＦに分
割する。つまり、各フレームＦをｑ個のサブフレームＳ
Ｆの集合に置き換える。これらサブフレームＳＦに順に
Ｗ₁，Ｗ₂，Ｗ₃，…Ｗ_qの重みを付与して各サブフレ
ームＳＦの表示放電の回数を設定する。図ではサブフレ
ーム配列が重みの順であるが、他の順序であってもよ
い。このようなフレーム構成に合わせてフレーム転送周
期であるフレーム期間Ｔｆをｑ個のサブフレーム期間Ｔ
ｓｆに分割し、各サブフレームＳＦに１つのサブフレー
ム期間Ｔｓｆを割り当てる。さらに、サブフレーム期間
Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッ
シングのためのアドレス期間ＴＡ、および点灯維持のた
めの表示期間ＴＳに分ける。リセット期間ＴＲおよびア
ドレス期間ＴＡの長さが重みに係わらず一定であるのに
対し、表示期間ＴＳの長さは重みが大きいほど長い。し
たがって、サブフレーム期間Ｔｓｆの長さも、該当する
サブフレームＳＦの重みが大きいほど長い。

【００１９】具体的には、フレームＦを６個のサブフレ
ームＳＦに分割し、これらサブフレームＳＦに順に
（１，２），（３，６），（７，１３），（９，１
８），（２７，５４），（８１，１６２）の重みを付与
して２５６階調表示を行う。この重み集合は、３の累乗
系列を改良したものである。ここで、表示面の行数（走
査線数）を１０００とし、走査周期を１．５μｓとする
と、約１６．７ｍｓのフレーム期間Ｔｆにおけるアドレ
ッシングの所要時間は９ｍｓ（＝１．５μｓ×１０００
×６）である。初期化が十分に短いとすると、点灯維持
に割り当て可能な時間は７．７ｍｓとなる。全ての表示
期間ＴＳにおいて５μｓの間隔で維持電圧を印加する場
合、輝度が単純に放電回数に比例するとみなすと、１階
調当たりの放電回数は６．０（＝９ｍｓ／５μｓ／２５
５）となる。この値は、２値制御のアドレッシングで２
５６階調を表現する８サブフレーム構成の場合の値
（３．７）に対して１．６２倍である。つまり、３値制
御のアドレッシングは、高解像度でかつ高輝度の表示を
行うのに有用である。

【００２０】図６は駆動シーケンスの概要を示す電圧波
形図、図７はアドレス期間の印加電圧波形図、図８は表
示期間の印加電圧およびセル電圧の波形図である。図に
おいて表示電極Ｘ，Ｙの参照符号の添字（１〜ｎ）は対
応する行の配列順位を示し、アドレス電極Ａの参照符号
の添字（１〜ｍ）は対応する列の配列順位を示す。な
お、図示の波形は一例であり、振幅・極性・タイミング
を種々変更することができる。

【００２１】リセット期間ＴＲ・アドレス期間ＴＡ・表
示期間ＴＳの順序はｑ個のサブフレームＳＦにおいて共
通であり、駆動シーケンスはサブフレーム毎に繰り返さ
れる。各サブフレームＳＦのリセット期間ＴＲにおいて
は、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１
と正極性のパルスＰｒｘ２とを順に印加し、全ての表示
電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパル
スＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｘ
２，Ｐｒｙ１，Ｐｒｙ２は微小放電を生じさせるランプ
波形パルスである。最初に印加されるパルスＰｒｘ１，
Ｐｒｙ１は、前サブフレームにおける点灯／非点灯に係
わらず全てのセルに同一極性の適当な壁電圧を生じさせ
るために印加される。適度の壁電荷が存在するセルにパ
ルスＰｒｘ２，Ｐｒｙ２を印加することにより、壁電圧
を放電開始電圧とパルス振幅との差に相当する値に調整
することができる。本例における初期化（電荷の均等
化）は、全てのセルの壁電荷を消失させて壁電圧をほぼ
零にするものである。なお、表示電極Ｘ，Ｙの片方のみ
パルスを印加して初期化を行うことができるが、図示の
ように表示電極Ｘ，Ｙの双方に互いに反対極性のパルス
を印加することによりドライバ回路素子の低耐圧化を図
ることができる。セルに対する印加電圧は、表示電極
Ｘ，Ｙに印加されるパルスの振幅を加算した合成電圧で
ある。

【００２２】アドレス期間ＴＡにおいては、点灯すべき
セルのみに点灯維持に必要な壁電荷を形成する。全ての
表示電極Ｘおよび全ての表示電極Ｙを所定電位Ｖｘａ，
Ｖｙａにバイアスした状態で、行選択期間（走査周期）
毎に選択行に対応した１つの表示電極Ｙに負極性のスキ
ャンパルスＰｙを印加する。スキャンパルスＰｙの印加
によって表示電極Ｙは一時的に電位Ｖｙにバイアスされ
る。第１の表示モードにおいては、スキャンパルスＰｙ
の印加による行選択と同時に、アドレス放電を生じさせ
るべき選択セルに対応したアドレス電極Ａのみにアドレ
スパルスＰａ１またはアドレスパルスＰａ２を印加す
る。第２の表示モードにおいてはアドレスパルスＰａ１
を印加する。第１の表示モードにおいて、どちらのアド
レスパルスを印加するかは、該当サブフレームに係る２
個の輝度の重みのどちらを選択するかによって決まり、
サブフレームデータＤｓｆの生成時点で確定している。
したがって、１つのアドレス期間ＴＡに注目すると、パ
ルスを印加するか否かの２値制御である。選択セルでは
表示電極Ｙとアドレス電極Ａとの間の放電が生じ、それ
がトリガとなって表示電極間の面放電が生じる。これら
一連の放電がアドレス放電である。アドレス放電によっ
て誘電体層１７に壁電荷が形成され、図１で説明したよ
うにパルス幅に応じた壁電圧が表示電極間で発生する。

【００２３】第１の表示モードでは表示期間ＴＳが前半
ＴＳ１と後半ＴＳ２とに分かれる。前半ＴＳ１において
は、振幅Ｖｓ１の正極性のサステインパルスＰｓ１を、
表示電極Ｙと表示電極Ｘとに対して交互に印加する。前
半ＴＳ１においてセル電圧が放電開始電圧Ｖｆを越える
のは、図８のようにＡ点灯セルのみである。Ａ点灯セル
のみで表示放電が生じる。つまり、直前のアドレッシン
グでパルス幅の長いアドレスパルスＰａ１が印加された
セルで表示放電が生じる。後半ＴＳ２においては、振幅
Ｖｓ２の正極性のサステインパルスＰｓ２を、表示電極
Ｙと表示電極Ｘとに対して交互に印加する。後半ＴＳ２
においてはＡ点灯セルでもＢ点灯セルでも表示放電が生
じる。つまり、直前のアドレッシングでパルス幅の短い
アドレスパルスＰａ２が印加されたセルでも表示放電が
生じる。表示放電の回数が多いほど放電発光量の総和が
大きいので、Ｂ点灯よりもＡ点灯の方が明るく見える。
Ａ点灯とＢ点灯との輝度の比率は、前半ＴＳ１および後
半ＴＳ２のパルス数の設定に依存する。なお、表示期間
ＴＳにわたって不要の放電を防止するためにアドレス電
極ＡをサステインパルスＰｓ１，ｐｓ２と同極性の電位
にバイアスする。そのバイアス電圧Ｖａｓ１，Ｖａｓ₂
の典型的な値は維持電圧Ｖｓ１，Ｖｓ２の１／２程度で
あるが、これに限るものではない。第２の表示モードの
場合は、表示期間ＴＳにおいて、サステインパルスＰｓ
１を表示電極Ｙと表示電極Ｘとに交互に印加する。

【００２４】アドレス期間ＴＡおよび表示期間ＴＳにお
ける印加電圧の具体例は次のとおりである。Ｖａ：７０ボルトＶｘａ：８０ボルトＶｙａ： −８０ボルトＶｙ： −１７０ボルトＶｓ１：１５５ボルトＶｓ２：１７５ボルトこれらは図２の実測値に基づく値である。

【００２５】図９はＡドライバの回路構成の第１例を示
す図、図１０はＡドライバの回路構成の第２例を示す図
である。これらの図は、表示面の１列分の回路構成を示
している。

【００２６】図９の例において、シフトレジスタ８９に
は１セル当たり２ビットのサブフィールドデータＤｓｆ
が走査周期毎に１行分ずつ入力される。シフトレジスタ
８９は計２ｍ個のＤフリップフロップで構成され、それ
らのうちのＤフリップフロップ８９１，８９２の出力を
ラッチしたビットデータＤ１，Ｄ２が１つの列の表示デ
ータとして出力回路９１へ送られる。ビットデータＤ
１，Ｄ２とアドレスパルスの幅との関係は表１のとおり
である。

【００２７】

【表１】

【００２８】出力回路９１は、ビットデータＤ２のアク
ティブ期間を延長するパルス幅伸長回路９１０、アドレ
ス電極Ａが接続される出力端子と電位Ｖａの電源ライン
との導通路を開閉するスイッチ９１１，９１２、および
出力端子と接地ラインとの導通路を開閉するスイッチ９
１３を有する。ビットデータＤ１およびパルス幅伸長回
路９１０を経たビットデータＤ２’の一方又は両方が
「１」のときは出力端子が電位Ｖａにバイアスされ、ビ
ットデータＤ１，Ｄ２’の両方が「０」のときは出力端
子が接地される。

【００２９】図１０の例においては、ラッチ回路９０か
ら出力回路９１ｂへ、１つの列の表示データとしてビッ
トデータＤ１ｂ，Ｄ２ｂが送られる。ビットデータＤ１
ｂ，Ｄ２ｂとアドレスパルスの幅との関係は表２のとお
りである。

【００３０】

【表２】

【００３１】出力回路９１ｂにはビットデータＤ２ｂを
遅延させるディレイ回路９１４が設けられている。ビッ
トデータＤ１ｂおよびディレイ回路９１４を経たビット
データＤ２ｂ’の一方又は両方が「１」のときは出力端
子が電位Ｖａにバイアスされ、ビットデータＤ１ｂ，Ｄ
２ｂ’の両方が「０」のときは出力端子が接地される。

【００３２】図１１はサステイン回路の第１例を示す
図、図１２はサステイン回路の第２例を示す図である。
サステイン回路８３，８７の構成は同様であるので、こ
こでは代表として表示電極Ｙに係るサステイン回路８７
の構成を説明する。

【００３３】図１１が示すサステイン回路８７は、表示
電極Ｙを電位Ｖｓ１にバイアスするためのスイッチ回路
８７１、表示電極Ｙを電位Ｖｓ２にバイアスするための
スイッチ回路８７２、接地のためのスイッチ回路８７
３、および表示電極間の静電容量による電力ロスを低減
する電力回収回路８７４を有する。表示期間ＴＳの前半
ＴＳ１ではスイッチ回路８７１，８７３の開閉制御によ
ってサステインパルスＰｓ１の印加が行われ、後半ＴＳ
２ではスイッチ回路８７２，８７３の開閉制御によって
サステインパルスＰｓ２の印加が行われる。

【００３４】図１２が示すサステイン回路８７ｂは、表
示電極Ｙをバイアスするためのスイッチ回路８７５、バ
イアス電位を切り換えるためのスイッチ回路８７６、接
地のためのスイッチ回路８７３、および電力回収回路８
７４を有する。スイッチ回路８７６のトランジスタＱ５
のオン（閉）により、コンデンサの一端が接地電位とな
り、コンデンサの端子電圧がＶｓ１となる。この状態で
スイッチ回路８７５が閉じると、表示電極Ｙは電位Ｖｓ
１にバイアスされる。トランジスタＱ５に代わってトラ
ンジスタＱ６がオンになると、接地電位であったコンデ
ンサの一端が電位ΔＶｓ（＝Ｖｓ２−Ｖｓ１）にバイア
スされ、コンデンサの他端の電位がＶｓ２（＝Ｖｓ２−
Ｖｓ１＋Ｖｓ１）に上昇する。この状態でスイッチ回路
８７５が閉じると、表示電極Ｙは電位Ｖｓ２にバイアス
される。図１２の例は、サステインパルスＰｓ２を印加
するのに必要な電源ラインの電位がＶｓ２よりも低くて
よいので、駆動回路の低耐圧化の上で有利である。

【００３５】以上の実施形態において、図１３（Ａ）〜
（Ｃ）のように表示期間の途中でそれ以前のサステイン
パルスＰｓ１に代えてサステインパルスＰｓ２を１回ま
たは複数回印加し、その後に再びサステインパルスＰｓ
１を印加してもよい。サステインパルスＰｓ２の印加に
よって壁電荷が十分に増大すれば、その後はサステイン
パルスＰｓ１によって表示放電を生じさせることができ
る。印加電圧を低くすることにより、消費電力が減少し
て発光効率が増大する。

【００３６】アドレッシングにおいて、壁電荷量につい
て４値以上の多値制御を行うことも可能である。第１の
表示モードにおいて、１フレームを構成する全てのサブ
フレームについて多値制御を行う必要はなく、１以上の
サブフレームで多値制御を行うことにより、それ相応の
効果がある。

【００３７】

【発明の効果】請求項１乃至請求項５の発明によれば、
電圧制御による多値のアドレッシングを行う場合と比べ
て安定した多階調表示を実現することができる。

【図面の簡単な説明】

【図１】アドレスパルスのパルス幅と壁電圧との関係を
示す図である。

【図２】アドレスパルスのパルス幅と最小維持電圧との
関係を示すグラフである。

【図３】本発明に係る表示装置の構成図である。

【図４】ＰＤＰのセル構造の一例を示す図である。

【図５】フレーム分割の概念図である。

【図６】駆動シーケンスの概要を示す電圧波形図であ
る。

【図７】アドレス期間の印加電圧波形図である。

【図８】表示期間の印加電圧およびセル電圧の波形図で
ある。

【図９】Ａドライバの回路構成の第１例を示す図であ
る。

【図１０】Ａドライバの回路構成の第２例を示す図であ
る。

【図１１】サステイン回路の第１例を示す図である。

【図１２】サステイン回路の第２例を示す図である。

【図１３】表示期間の印加電圧波形の変形例を示す図で
ある。

【符号の説明】

１ＰＤＰ（プラズマディスプレイパネル）ＥＳ表示面Ｖｗ１，Ｖｗ２壁電圧Ｄｆフレームデータ（表示データ）Ｖｆ放電開始電圧Ｖｓ１，Ｖｓ２維持電圧Ｐａ１，Ｐａ２アドレスパルスＴＰａ１，ＴＰａ２パルス幅ＦフレームＳＦサブフレームＴＳ表示期間ＴＡアドレス期間

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/28 Ｋ

Claims

【特許請求の範囲】

【請求項１】表示面を構成するセル群の壁電荷量を表示
データに従って制御するアドレッシングと、前記セル群
に放電開始電圧より低い維持電圧を周期的に印加する点
灯維持とを順に行うプラズマディスプレイパネルの駆動
方法であって、前記アドレッシングにおいて、アドレス放電を生じさせ
るために前記セル群に印加するアドレスパルスのパルス
幅を切り換えることによって、壁電荷量の多値制御を行
い、前記点灯維持の途中で前記維持電圧の値を変更すること
を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】フレームを輝度の重み付けをした複数のサ
ブフレームで構成し、サブフレーム毎にアドレス期間と
表示期間とを割り当て、前記アドレス期間では表示面を
構成するセル群の壁電荷量を表示データに従って制御す
るアドレッシングを行い、前記表示期間では前記セル群
に放電開始電圧より低い維持電圧を周期的に印加する点
灯維持を行うプラズマディスプレイパネルの駆動方法で
あって、少なくとも１つのサブフレームのアドレッシングにおい
て、アドレス放電を生じさせるために前記セル群に印加
するアドレスパルスのパルス幅を切り換えることによっ
て壁電荷量の多値制御を行うとともに、当該サブフレー
ムの点灯維持の途中で前記維持電圧の値を変更すること
を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】表示面を構成するセル群の壁電荷量を表示
データに従って制御するアドレッシングと、前記セル群
に放電開始電圧より低い維持電圧を周期的に印加する点
灯維持とを順に行うプラズマディスプレイパネルの駆動
方法であって、第１および第２の表示モードを設け、前記第１の表示モードにおいては、前記アドレッシング
に際して、アドレス放電を生じさせるために前記セル群
に印加するアドレスパルスのパルス幅を切り換えること
によって壁電荷量の多値制御を行うとともに、前記点灯
維持の途中で前記維持電圧の値を変更し、前記第２の表示モードにおいては、前記アドレッシング
に際して前記セル群に一定パルス幅のアドレスパルスを
印加して壁電荷量の２値制御を行うとともに、前記点灯
維持に際して前記セル群に一定の維持電圧を周期的に印
加することを特徴とするプラズマディスプレイパネルの
駆動方法。
【請求項４】フレームの内容に応じて、前記第１および
第２の表示モードの一方を選択する請求項３記載のプラ
ズマディスプレイパネルの駆動方法。
【請求項５】モード指定操作に従って、前記第１および
第２の表示モードの一方を選択する請求項３記載のプラ
ズマディスプレイパネルの駆動方法。