JPH10319900A

JPH10319900A - プラズマディスプレイ装置の駆動方法

Info

Publication number: JPH10319900A
Application number: JP9133276A
Authority: JP
Inventors: Giichi Kanazawa; 義一金澤; Yoshimasa Nagaoka; 慶真長岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-05-23
Filing date: 1997-05-23
Publication date: 1998-12-04
Anticipated expiration: 2017-05-23
Also published as: JP3787713B2

Abstract

(57)【要約】【課題】サブフィールド長を実質的に短縮しその短縮
分を利用して表示行数の増大要求に対応する。【解決手段】サブフィールド方式のプラズマディスプ
レイ装置において、サブフィールド内の維持放電期間の
長さが短くなるまたは該期間内の維持放電パルスの数が
少なくなるに従いサブフィールド内のリセット期間とア
ドレス期間の双方の長さまたは両期間のいずれか一方の
長さを短縮方向に制御する。低輝度のサブフィールドに
なるほどリセット期間とアドレス期間の双方の長さまた
は両期間のいずれか一方の長さが短くなるため、サブフ
ィールド長の実質的な短縮化が図られる。したがって、
その短縮分を利用すれば、表示行数の増大要求に対応す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイ装置に関し、特に多階調表示のプラズマディスプレ
イ装置に関する。昨今、通信用などの特殊な用途を除
き、あらゆる電子装置の中で真空管を使用しているのは
表示装置（ＣＲＴ：cathode ray tube）だけになった。
ＣＲＴの欠点は、電子銃の収納筒が後ろに大きく突き出
しているため、奥行きが大きいということである。ま
た、ヒータを必要とするため、電力消費が大きいという
ことである。

【０００２】液晶ディスプレイ装置は、薄型でしかも電
力消費も少なく、ＣＲＴに置き代わるものとして期待さ
れているが、置き換えは遅々として進んでいない。その
大きな理由は、製造歩留まりの悪さからくる価格の高さ
である。プラズマディスプレイ装置（略称：ＰＤＰ）も
また、薄型で電力消費が少ないという特長を持つが、さ
らに、液晶ディスプレイ装置に比べて歩留まりがよいと
いう有利な長所も持っている。液晶ディスプレイ装置、
とりわけ高精細表示のものは、ＴＦＴ（thin film tran
sistor）と呼ばれる能動的なスイッチング素子を画素単
位に作り込むため、半導体集積回路並みの複雑な製造プ
ロセスを必要とし、それが歩留まり悪化の要因になって
いたが、ＰＤＰの構造（詳細は後述）はきわめて単純
で、ほぼ印刷主体のプロセスだけで済むからである。

【０００３】しかしながら、プラズマディスプレイの基
本原理は、ガス放電による点灯と非点灯の２階調表示で
あるため、そのままでは近時の多階調表示要求（注）に
応えることができない。注：ここで言う多階調表示はモ
ノクロであってもカラーであってもよい。

【０００４】

【従来の技術】多階調化に対応した従来のプラズマディ
スプレイ装置としては、「３電極・面放電・ＡＣ型」と
呼ばれる構造と「サブフィールド方式」と呼ばれる駆動
方式とを組み合わせたものが知られている（例えば、特
開平７−１６０２１８号公報）。（１）ＰＤＰのセル構造ＰＤＰの基本的なセル構造は、電極が放電セルに露出し
ている直流型と、絶縁層で覆われている交流型の二つの
タイプがある。輝度の点で、現在の主流は後者の交流型
（ＡＣ型）である。さらに、交流型ＰＤＰも、２枚の基
板のそれぞれに陽極と陰極を設けた２電極型と、一方の
基板に陽極と陰極を設けるとともに他方の基板に第三の
電極（いわゆるアドレス電極；Ａ電極と略すこともあ
る）を設けた３電極型に分かれるが、特にカラーＰＤＰ
では、蛍光体の劣化を防止できるメリットから、３電極
型が用いられる。なお、交流型ＰＤＰの陽極及び陰極の
“陽／陰”は印加電圧の極性で決まり、駆動方法によっ
ては極性反転もあるから、慣行に従い、パネルの座標軸
（Ｘ、Ｙ）を付けてＸ電極及びＹ電極と呼ぶことにす
る。

【０００５】図６は３電極型ＰＤＰの２画素分（ｊ行目
のｉ列目とｉ＋１行目の画素）の断面構造図である。
１、２はガラス基板、３_i-1 、３_i 、３_i+1 、３_i+2 は
Ａ電極、４_j はＸ電極、５_j はＹ電極、６_j 、７_j は透
明電極、８_i-1 、８_i 、８_i+1、８_i+2 は蛍光体、９は
絶縁膜、１０、１１は誘電体層、１２は隔壁である。隔
壁１２に仕切られた空間にガスが封入され、この図では
ｉ列目の放電空間１３とｉ＋１列目の放電空間１４を画
成している。放電空間１３、１４とＸ電極４_j 及びＹ電
極５_j の交差部分が、それぞれｊ行目のｉ列目の画素と
ｉ＋１行目の画素になる。なお、画素をセルということ
もある。（２）サブフィールド方式サブフィールド方式は、１フレームまたは１フィールド
をｋ個（例えば２５６階調の場合はｋ＝８；以下、便宜
上この数値で説明する）のサブフィールドに分割し、各
サブフィールドの維持放電期間を１：２：４：８：１
６：３２：６４：１２８の比率に設定するとともに、こ
れらのサブフィールドを組み合わせて多階調表示を実現
するというものである。

【０００６】図７はサブフィールド方式のフレーム構造
概念図であり、１フレームは８個のサブフィールドＳＦ
₁〜ＳＦ₈と若干の中断期間（いわゆる帰線期間に相当
するもの）で構成されている。各サブフィールドは三つ
の期間、すなわち「リセット期間」、「アドレス期間」
及び「維持放電期間」からなり、最初の二つの期間の長
さは同一であるが、維持放電期間ｔ₁〜ｔ₈は、上記比
率のとおり異なっている。なお、Ｌ₁、Ｌ₂、……、Ｌ
_nは行番号（水平走査線の番号）である。また、各サブ
フィールドのアドレス期間内の太斜線は、Ｌ₁、Ｌ₂、
……、Ｌ_nを線順次で選択している様子を模式的に表し
ている。

【０００７】図８は１サブフィールド期間におけるアド
レス電極、Ｘ電極及びＹ電極の駆動波形図である。な
お、以下の説明で使用する電圧値は便宜値であり、これ
に限定されない。リセット期間では、まず、すべてのＹ
電極に０Ｖを与えながら、放電に必要な充分な電位差を
与えるために、アドレス電極に＋１１０Ｖ程度の正パル
ス２０を与えた状態で、Ｘ電極に＋３３０Ｖ程度の正パ
ルス２１（全面書き込みパルスとも言う）を与える。こ
れにより、すべてのセルで放電が生じる。次に、アドレ
ス電極とＸ電極に０Ｖを与えて再びすべてのセルで放電
を生じさせると、この放電は、電極間の電位差がゼロの
ため、壁電荷が形成されずに自己中和して終息し、いわ
ゆる自己消去放電が行われる。自己消去放電後の四つの
パルス２２〜２６は、上記公報に記載されたものであ
り、いわゆる余剰点灯防止のための対策パルスである。
すなわち、正常なセルは、自己消去放電までの過程によ
り、壁電荷を完全（または多少残ってもミス表示の原因
にならない程度）に中和することができるが、製造上の
要因等によって希に発生する異常セル（自己消去が不十
分なセルや自己消去が全く起こらないセル）は、アドレ
ス放電をさせなくても維持放電期間で不本意に発光し、
表示品質を損なう余剰点灯セルになってしまう。そこ
で、上記公報に記載のものでは、自己消去放電後にアド
レス電極に＋１１０Ｖ程度の正パルス２２を与えた状態
で、すべてのＹ電極に＋１８０Ｖ程度の正パルス２３を
与え、その後、アドレス電極に０Ｖを与えた状態で、す
べてのＹ電極に−１５０〜−１６０Ｖ程度の負パルス２
４を与え、その後、すべてのＹ電極に＋１８０Ｖ程度ま
で緩やかに立ち上がる消去パルス２５（以下、全面消去
パルスと区別するために“余点消去パルス”と言う）を
与えるとともにアドレス電極に余点消去パルス２６と同
じ幅の＋１１０Ｖ程度の正パルス２６を与えている。

【０００８】正パルス２２、２３に応答して放電するセ
ルは、Ｙ電極側に対してＸ電極側に相対的に“負”の電
荷が残留し、しかもその残留量が維持放電可能なレベル
に達してしまったセルである。また、負パルス２４に応
答して放電するセルは、Ｙ電極側に対してＸ電極側に相
対的に“正”の電荷が残留し、しかもその残留量が維持
放電可能なレベルに達してしまったセルである。これら
異常セルの残留壁電荷は、最終的に余点パルス２５によ
って大部分消去される。少量残った壁電荷は正電荷であ
り、次のアドレス期間におけるパルスと逆極性になるた
め、不本意な放電を生じにくく、余剰点灯を防止でき
る。

【０００９】次のアドレス期間では、Ｘ電極に＋５０Ｖ
程度の正電圧２７を与えながら、Ｙ電極に線順次で−１
５０〜−１６０Ｖ程度の負パルス２８（以下「スキャン
パルス」）を印加し、且つ、アドレス電極に選択的に＋
６０Ｖ程度の正パルス２９（以下「アドレスパルス」）
を印加する。なお、スキャンパルスを印加しないＹ電極
には−５０〜−６０Ｖ程度の負電圧を印加しておいても
よい。アドレスパルス２９を印加したアドレス電極とス
キャンパルス２８を印加したＹ電極との間には、放電に
必要な充分な電位差（２１０〜２２０Ｖ程度）があるた
め、両電極間に放電（アドレス放電）が生じる。一方、
Ｘ電極とＹ電極の間のスキャンパルス部分の電位差は２
００〜２１０Ｖ程度で、アドレス電極との間よりも１０
Ｖ程度低く、この電位差だけでは自主放電が生じない
が、アドレス放電を引き金（トリガ）にしてＸ電極とＹ
電極の間でも放電が生じるため、その交点に位置する誘
電体層に壁電荷が形成される。

【００１０】最後の維持放電期間（サスティン期間とも
言う）では、アドレス電極に＋１１０Ｖ程度の正パルス
３０’を与え続けながらＸ電極とＹ電極に＋１８０Ｖ程
度の正パルス３０（サスティンパルス）を交互に印加
し、壁電荷を利用して、Ｘ、Ｙ電極間に放電（維持放
電）を発生させる。サスティンパルス３０の周期はすべ
てのサブフィールドにおいて同じである。したがって、
各サブフィールドにおけるサスティンパルス３０の数
は、１ｎ個：２ｎ個：４ｎ個：………：６４ｎ個：１２
８ｎ個の比関係となり、表示階調に応じてサブフィール
ドを選択し又は組み合わせることにより、２^k 階調、す
なわち“０”から“２５６”（上記比率の場合）までの
多階調表示を実現できるのである。但し“ｎ”はサステ
ィンパルス３０の周波数（以下「サスティン周波数」）
によって決まる整数である。（３）パネルの構成とそのパネルを含むＰＤＰの全体
構成図９はＰＤＰのパネル平面図である。図示のパネル３１
は、便宜的に６４０×４８０の解像度を持つモノクロパ
ネルを例にしている。すなわち、アドレス電極は画面の
列毎にＡ₁ からＡ₆₄₀ まで、Ｙ電極とＹ電極は画面の行
毎にそれぞれＹ ₁ からＹ₄₈₀ までとＸ₁ からＸ₄₈₀ まで
設けられている。アドレス電極に並行する二重線は障壁
であり、アドレス電極とＹ電極及びＸ電極との交差点を
含む、二つの障壁に囲まれた領域（破線参照）が一つの
セルになる。

【００１１】図１０は、交流型ＰＤＰ及びその駆動装置
の構成図である。３１は図９で示したパネル、３２はア
ドレスドライバ、３３はＹスキャンドライバ、３４はＹ
共通ドライバ、３５はＸ共通ドライバ、３６は制御回路
である。制御回路３６は、表示データ制御部３６ａやパ
ネル駆動制御部３６ｂなどを含み、表示データ制御部３
６ａは、外部から与えられた表示データ（ＤＡＴＡ）を
フレームメモリ３６ｃに一時的に記憶するとともに、こ
のフレームメモリ３６ｃ内のデータに対して所定の信号
操作とタイミング処理を施してアドレスドライバ３２に
出力する。パネル駆動制御部３６ｂは、スキャンドライ
バ制御部３６ｄや共通ドライバ制御部３６ｅなどを含
み、外部から与えられた垂直同期信号（Ｖ_SY _NC）及び水
平同期信号（Ｈ_SYNC）に基づいて各種タイミング信号を
発生し、表示データ制御部３６ａ、Ｙスキャンドライバ
３３、Ｙ共通ドライバ３４及びＸ共通ドライバ３５など
に供給する。

【００１２】アドレスドライバ３２は、表示選択用高電
圧電源Ｖａを用いてアドレスパルスを発生し、このアド
レスパルスをパネル３１のアドレス電極（Ａ₁、Ａ₂、
……、Ａ₆₄₀）に選択的に印加するもの、また、Ｙスキ
ャンドライバ３３は、表示維持用高電圧電源Ｖｓを用い
てスキャンパルスを発生し、このスキャンパルスをパネ
ル３１のＹ電極（Ｙ₁、Ｙ₂、Ｙ₃、……、Ｙ₄₈₀）に
線順次で印加するものであり、これらのアドレスパルス
及びスキャンパルスは、１サブフィールド中の「アドレ
ス期間」において発生する。

【００１３】Ｙ共通ドライバ３４は、表示維持用高電圧
電源Ｖｓを用いてサスティンパルスを発生し、１サブフ
ィールド中の「維持放電期間」において、このサスティ
ンパルスをパネル３１のすべてのＹ電極に同時に印加
し、Ｘ共通ドライバ３５は、同じく表示維持用高電圧電
源Ｖｓを用いてサスティンパルス及び全面書込みパルス
を発生し、１サブフィールド中の「リセット期間」にお
いて、この全面書込みパルスをパネル３０のすべてのＸ
電極に同時に印加するとともに、１サブフィールド中の
「維持放電期間」において、このサスティンパルスを同
Ｘ電極に同時に印加するものである。

【００１４】

【発明が解決しようとする課題】かかる従来のプラズマ
ディスプレイ装置の不都合な点は、表示行の大幅な増大
要求（例えば、４８０行→７６８行）に応じることがで
きないことである。今、妥当な値で、１サスティン時間
を６μｓ、１フレームあたりの全サスティン数を５１０
サイクル、１アドレス時間を３μｓとし、１フレームの
時間を１６．６ｍｓ（１／６０フィールド）とすると、
１フレーム内の全サスティン期間の割当時間は６μｓ×
５１０サイクル＝３．０６ｍｓとなるから、１フレーム
内の全リセット期間と全アドレス期間の割当時間は１
６．６ｍｓ−３．０６ｍｓ＝１３．５４ｍｓとなる。こ
の時間（１３．５４ｍｓ）内で、８回（但し、図７のサ
ブフィールド構成の場合）のリセット期間とアドレス期
間を無事に終わらせなければならない。すなわち、１回
のリセット期間とアドレス期間を１３．５４ｍｓ÷８≒
１．７ｍｓで終わらせなければならない。

【００１５】表示行に関係するのはアドレス期間であ
る。例えば、４８０行の場合は１サブフィールドあたり
３μｓ×４８０行≒１．５ｍｓである。したがって、１
回のリセット期間の割当時間は１．７ｍｓ−１．５ｍｓ
≒２００μｓとなり、この時間は妥当な値であるから、
４８０本程度の表示行の場合は何ら支障ない。しかしな
がら、例えば、７６８本に増加した場合は、１回あたり
のアドレス期間が３μｓ×７６８行≒２．３ｍｓとなっ
てしまい、１回のリセット期間とアドレス期間の割当時
間を超過してしまうから、正常な表示を行うことができ
ない。

【００１６】なお、７６８本の表示行はパソコンのＸＧ
Ａ規格に相当し、近時のＣＲＴ方式の表示装置のほとん
どがサポートしている規格である。また、ハイビジョン
等のようにＸＧＡ以上の表示行を要求するものもある。
したがって、これらの置き換えを狙うためにも、是非と
もクリアしておかなければならない技術課題である。そ
こで、本発明は、サブフィールド長を実質的に短縮し、
その短縮分を利用して表示行数の増大要求に対応するこ
とを目的とする。

【００１７】

【課題を解決するための手段】請求項１に係る発明は、
サブフィールド方式のプラズマディスプレイ装置におい
て、サブフィールド内の維持放電期間の長さが短くな
る、または該期間内の維持放電パルスの数が少なくなる
に従い、サブフィールド内のリセット期間とアドレス期
間の双方の長さまたは両期間のいずれか一方の長さを短
縮方向に制御することを特徴とする。

【００１８】請求項２に係る発明は、請求項１に係る発
明において、リセット期間内のパルスを間引くまたはパ
ルスの幅を短くする若しくはパルスの間隔を短くするこ
とにより、前記制御を行うことを特徴とする。請求項３
に係る発明は、請求項１に係る発明において、アドレス
期間内のパルスの幅を短くすることにより、前記制御を
行うことを特徴とする。

【００１９】請求項２に係る発明は、請求項１に係る発
明において、リセット期間の始まりまたは維持放電期間
の終わりに位置する中断期間をなくし若しくは短くする
ことにより、前記制御を行うことを特徴とする。本発明
では、低輝度のサブフィールドになるほど、リセット期
間とアドレス期間の双方の長さまたは両期間のいずれか
一方の長さが短くなるため、サブフィールド長の実質的
な短縮化が図られる。したがって、その短縮分を利用す
れば、表示行数の増大要求に対応することができる。

【００２０】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。なお、以下の説明においては、便宜的
に、図６のセル構造と図９のパネルレイアウト（６４０
列×４８０行）を有し、図１０のシステム構成で用いら
れるプラズマディスプレイ装置を例にする。

【００２１】図１は本発明に係るプラズマディスプレイ
装置の第１実施例を示す、各電極の駆動波形図である。
図１において、代表的に示す二つのサブフィールド（Ａ
番目のサブフィールドとＢ番目のサブフィールド）は、
図示の都合上、連続して描かれているが、これに特段の
意味はない。図示の意図は、二つのサブフィールドＡ、
Ｂの維持放電パルス３０Ａ、３０Ｂの数の違いにある。
なお、図中の各パルスの符号は図８の符号に対応し、且
つ符号末尾のアルファベット（Ａ、Ｂ）はサブフィール
ド番号に対応している。

【００２２】Ｂ番目のサブフィールドの維持パルス３０
Ｂの数は、Ａ番目のサブフィールドの維持パルスの数よ
りも少ない。これは、Ｂ番目のサブフィールドに図７の
サブフィールドＳＦ₁〜ＳＦ₈のうちの時間（ｔ₁ 〜ｔ
₈ ）の短いものを割当てるとともに、Ａ番目のサブフィ
ールドに時間の長いものを割当てたからであり、要する
に、Ｂ番目のサブフィールドの輝度がＡ番目のサブフィ
ールドの輝度よりも低いことを意味している。

【００２３】ここで、高輝度と低輝度の二つのサブフィ
ールドＡ、Ｂのリセット期間及びアドレス期間の動作
は、冒頭の従来例の場合、まったく同じであった。しか
しながら、本願発明者等の検討によれば、低輝度のサブ
フィールドにおいては、高輝度の場合ほどシビアな動作
管理を必要としないことが判明した。すなわち、従来例
の場合は、最も高い輝度のサブフィールドに適合したリ
セット期間及びアドレス期間を設定し、このリセット期
間及びアドレス期間を他の輝度のサブフィールドにも適
用していたのであるが、上記“適合”したリセット期間
及びアドレス期間は、アドレスミスや余剰点灯の防止に
最適なものであって、これらのミス点灯や余剰点灯は、
高輝度のものほど発生頻度が高くなる傾向にあるから、
たとえ、高輝度のサブフィールドに適合したものであっ
ったとしても、低輝度のサブフィールドにはオーバスペ
ックとなっていたからである。

【００２４】そこで、本実施例は、輝度に応じてリセッ
ト期間及びアドレス期間の長さまたは両期間の一方の長
さを変更、詳細には低輝度になるほど短縮方向に変更し
て、低輝度側のオーバスペックを回避し、以て１フィー
ルド内の各サブフィールドの長さを短縮することによ
り、その短縮分を利用して表示行の増大要求（例えば、
４８０本から７６８本へ）に余裕を持って応えることの
できる有益な技術を提供するというものである。

【００２５】図２は、比較のために示す高輝度サブフィ
ールドの駆動波形図であり、図１のＡ番目のサブフィー
ルドに対応するものである。図において、Ｔ₁ 〜Ｔ₄ は
リセット期間、Ｔ₅ はアドレス期間、Ｔ₆ は維持放電期
間である。図示の維持放電パルス３０Ａの数は極端に多
くはないが、これは図示の都合上であり、実際には最大
輝度に対応した数である。アドレスミスや余剰点灯の防
止には、上述のとおり、最も高い輝度のサブフィールド
に適合したリセット期間及びアドレス期間にしなければ
ならないからである。図示の全面書き込みパルス２０Ａ
や余点消去パルス２３Ａ〜２５Ａなどは、最高輝度のサ
ブフィールドに適合した電圧及びパルス幅に設定されて
いる。また、パルス間隔も同様に最高輝度のサブフィー
ルドに適合した値に設定されている。したがって、図２
の駆動波形は、従来の駆動波形（図８）に対応する。

【００２６】これに対して、図３の駆動波形は、低輝度
のサブフィールドのものであり、本実施例に特有の駆動
波形、すなわち、図１のＢ番目のサブフィールドに対応
する駆動波形である。図２と対比すると、低輝度である
から維持放電パルス３０Ｂの数が少ないのは言うまでも
ないが、リセット期間からＴ₄ が削除されている点、及
びリセット期間のＴ₃ が短くなっている点に特徴的な差
異がある。リセット期間のＴ₄ は余剰点灯防止用の五つ
の補助パルス（図１のパルス２２〜２６参照）の発生期
間である。低輝度サブフィールドの場合、これらの補助
パルスをなくしても表示品質上の影響はほとんどない。
仮に余剰点灯セルが生じても、低輝度であるがゆえに視
認されにくいからである。また、Ｔ₃ は全面書き込みパ
ルス２１Ｂによる放電電荷の中和期間である。この中和
期間の長さは、直前のサブフィールドの維持放電パルス
の数が多いほど、すなわち直前のサブフィールドの輝度
が高いほど長めにしなければならない。直前の維持放電
期間で蓄積された壁電荷の量が多いため、次サブフィー
ルドの全面書き込みパルス２１Ｂによる放電電荷の量も
多くなるからである。かかる事実は逆に、直前のサブフ
ィールドの維持放電パルスの数が少ないほど、中和期間
（Ｔ₃ ）を短くできることを示唆している。図３におけ
るＴ₃ の短縮は、この示唆に基づくものである。

【００２７】ここで、実際の値を当てはめて、図２と図
３を対比する。妥当なところで、図２のＴ₁ （中断期
間）を５０μｓ、Ｔ₂ を１０μｓ、Ｔ₃ を５０μｓ、Ｔ
₄ を７０μｓとする。なお、その他の値は、冒頭の「発
明が解決しようとする課題」で使用した値と同じとす
る。一方、図３の場合は、Ｔ₁ とＴ₅ は図２と同じであ
るが、Ｔ₄ が無い（−７０μｓ）のとＴ₃ が短縮（妥当
なところで−２０μｓ）されたことにより、サブフィー
ルド全体で９０μｓの短縮効果を得ている。さらに、低
輝度では多少のアドレスミスが発生しても目立たないか
ら、アドレス期間のアドレスパルス２９Ｂのパルス幅も
短縮することができる。例えば、高輝度の場合のパルス
幅３μｓを２．５μｓに短縮すれば、１パルスあたり−
０．５μｓ短縮できる。したがって、Ｔ₅ 全体では−
０．５μｓ×行数となるから、例えば、４８０行とすれ
ば−２４０μｓもの短縮となり、リセット期間の−９０
μｓと合算して１サブフィールドあたり−３３０μｓも
の短縮効果を得ることができる。

【００２８】ちなみに、アドレスパルスを短縮できる理
由は、低輝度のサブフィールドでは多少の表示ミスが
あっても低輝度ゆえに目立たない、直前のサブフィー
ルドの維持放電パルスが少ない場合は、直前のサブフィ
ールドの全面書き込みパルスの放電によるプライミング
効果が残存しており、この残存効果に自サブフィールド
の全面書き込みパルスの放電によるプライミング効果が
加わるため、短いアドレスパルスであっても支障のない
書き込みアドレス放電が可能になる、ことによる。

【００２９】または、直前のサブフィールドの維持放電
の回数、すなわち輝度に応じて全面書き込みを行う前の
中断期間の長さを制御してもよい。図４はその駆動波形
図であり、添え字に“−１”を付したパルスは直前のサ
ブフィールドのものである。この図において、直前のサ
ブフィールドの維持パルス３０Ｂ_-1は１個であるので、
この維持放電パルス３０Ｂ_-1による壁電荷は十分に形成
されていない。このため、中断期間（Ｔ₁ ）をゼロにし
て全面書き込みパルス２２Ｂを直ちに発生させても、不
都合を生じるほどの強放電を生じることはない。また
は、図５に示すように、中断期間（Ｔ₁ ）をゼロにせ
ず、短くするだけでも相応の効果が得られる。

【００３０】

【発明の効果】本発明によれば、サブフィールド長を実
質的に短縮でき、その短縮分を利用して表示行数の増大
要求に対応することができる。

【図面の簡単な説明】

【図１】一実施例の高輝度と低輝度の二つのサブフィー
ルドの駆動波形図である。

【図２】一実施例の高輝度サブフィールドの駆動波形図
である。

【図３】一実施例の低輝度サブフィールドの駆動波形図
（リセット及びアドレス期間の制御）である。

【図４】一実施例の低輝度サブフィールドの駆動波形図
（中断期間の制御）である。

【図５】一実施例の低輝度サブフィールドの駆動波形図
（全面書き込みパルスの幅を制御）である。

【図６】プラズマディスプレイパネルの画素構造図であ
る。

【図７】サブフィールド方式のフレーム構造図である。

【図８】従来の駆動波形図である。

【図９】プラズマディスプレイパネルのレイアウト図で
ある。

【図１０】プラズマディスプレイ装置のシステム構成図
である。

【符号の説明】

３０、３０Ａ、３０Ｂ：維持放電パルスＳＦ₁ 〜ＳＦ₈ ：サブフィールドＴ₁ 〜Ｔ₄ ：リセット期間Ｔ₅ ：アドレス期間Ｔ₆ ：維持放電期間

Claims

【特許請求の範囲】

【請求項１】サブフィールド方式のプラズマディスプレ
イ装置において、サブフィールド内の維持放電期間の長
さが短くなる、または該期間内の維持放電パルスの数が
少なくなるに従い、サブフィールド内のリセット期間と
アドレス期間の双方の長さまたは両期間のいずれか一方
の長さを短縮方向に制御することを特徴とするプラズマ
ディスプレイ装置の駆動方法。
【請求項２】リセット期間内のパルスを間引くまたはパ
ルスの幅を短くする若しくはパルスの間隔を短くするこ
とにより、前記制御を行うことを特徴とする請求項１記
載のプラズマディスプレイ装置の駆動方法。
【請求項３】アドレス期間内のパルスの幅を短くするこ
とにより、前記制御を行うことを特徴とする請求項１記
載のプラズマディスプレイ装置の駆動方法。
【請求項４】リセット期間の始まりまたは維持放電期間
の終わりに位置する中断期間をなくし若しくは短くする
ことにより、前記制御を行うことを特徴とする請求項１
記載のプラズマディスプレイ装置の駆動方法。