KR100541205B1 - Ａｃ형 플라즈마디스플레이패널 및 그 구동방법 - Google Patents

Ａｃ형 플라즈마디스플레이패널 및 그 구동방법 Download PDF

Info

Publication number
KR100541205B1
KR100541205B1 KR1020020073225A KR20020073225A KR100541205B1 KR 100541205 B1 KR100541205 B1 KR 100541205B1 KR 1020020073225 A KR1020020073225 A KR 1020020073225A KR 20020073225 A KR20020073225 A KR 20020073225A KR 100541205 B1 KR100541205 B1 KR 100541205B1
Authority
KR
South Korea
Prior art keywords
potential
electrode
discharge
common electrode
period
Prior art date
Application number
KR1020020073225A
Other languages
English (en)
Other versions
KR20030042435A (ko
Inventor
미조바타에이시
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20030042435A publication Critical patent/KR20030042435A/ko
Application granted granted Critical
Publication of KR100541205B1 publication Critical patent/KR100541205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명의 방법에 의하면, 각 필드는 적어도 하나의 서브필드로 이루어지고, 각 서브필드는 예비방전기간, 주사기간, 및 유지기간으로 이루어지고, 예비방전기간은 유지소거기간, 프라이밍기간, 및 프라이밍소거기간으로 이루어지고, 유지소거기간은 제1유지소거기간 및 제2유지소거기간으로 이루어진다. 제1유지소거기간에는 음의 벽전하들이 바로 전의 서브필드에서 유지방전이 일어난 표시셀의 주사전극 및 공통전극 양자 위에 형성된 다음, 그것들은 제2유지소거기간에 거의 동일한 양을 가지도록 조정된다.
플라즈마표시패널, 서브필드, 예비방전기간, 프라이밍기간, 프라이밍소거기간

Description

ＡＣ형 플라즈마디스플레이패널 및 그 구동방법{AC-type plasma display pannel and method for driving same}
도 1은 본 발명의 제1실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도,
도 2a 내지 2e는 도 1의 PDP를 구동하기 위한 방법을 보여주는 개략적인 단면도들,
도 3은 본 발명의 제2실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도,
도 4는 본 발명의 제3실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도,
도 5a 내지 5e는 도 4의 PDP를 구동하기 위한 방법을 보여주는 개략적인 단면도들,
도 6은 본 발명의 제4실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도,
도 7은 플라즈마디스플레이패널 상의 표시셀의 구성을 보여주는 단면도,
도 8은 도 7의 플라즈마디스플레이패널 상의 전극배열을 보여주는 평면도,
도 9는 종래의 3전극 AC형 플라즈마디스플레이패널을 구동하기 위한 방법을 보여주는 파형도,
도 10a 내지 10e는 도 9의 PDP를 구동하기 위한 방법을 보여주는 개략적인 단면도들.
본 발명은 전력낭비 및 흑휘도(black luminance)를 줄이기 위한 AC형 플라즈마디스플레이패널 및 그 구동방법에 관한 것이다.
이 출원은 참조로서 여기에 통합된 2001년 11월 22일자 일본특허출원 제2001-356926호를 우선권 주장한다.
일반적으로, 플라즈마표시패널(이하, PDP라 함)은 박형이며, 대화면표시를 제공하기가 비교적 용이하고, 큰 가시도 및 빠른 응답속도와 같은 많은 특징들을 가진다. 이러한 특징들 때문에, PDP는 근래에 벽걸이TV, 공공표시판 등에서 평판디스플레이로서 활용되고 있다. PDP들은 동작방식에 따라 방전기체로 채워진 방전공간에서 전극들이 노출된 채로 배치되어 동작 시에 전극들 사이에 DC방전을 발생하는 직류방전형(DC형) PDP와, PDP의 교류(AC)방전상태에서의 동작 시에 전극들이 방전기체에 노출되지 않도록 유전체층으로 코팅된 교류방전형(AC형) PDP로 분류된다. DC형 PDP에서는, 전압이 인가되는 기간 동안 방전이 유지되는 반면, AC형 PDP에서는, 인가된 전압의 극성을 번갈아 바꿈으로써 방전이 유지된다. 게다가, AC형 PDP들은 그 구조에 따라 각 화소에 2개의 전극들을 갖는 것들과 각 표시셀에 3개의 전 극들을 갖는 것들로 세분된다. PDP들의 이러한 3전극구조는 예를 들면 "Society for Information Display '98 Digest, pp.279-281, May, 1998"에 기재되어 있다.
다음으로 종래의 3전극 AC형 플라즈마디스플레이패널의 구조 및 그 구동방법을 설명할 것이다.
도 7에 보인바와 같이, 이 종래의 3전극 AC형 플라즈마디스플레이패널에는, 앞면기판(20)과 앞면기판(20)에 대향하게 배치된 뒷면기판(21)이 제공된다. 앞면기판(20)과 뒷면기판(21)은 예를 들면 유리로 만들어진다. 뒷면기판(21)에 마주하는 앞면기판(20)의 표면 위에는 복수개의 주사전극들(22)과 복수개의 공통전극들(23)이 그것들 사이에 소정의 간격을 두고서 서로 번갈아 배치된다. 주사전극들(22)과 공통전극들(23)은 도 7의 표면에서부터 이 도면을 보는 사람 쪽의 방향으로 연장된다. 주사전극들(22)과 공통전극들(23)은 ITO(Indium Tin Oxide) 등으로 이루어진 투명전극이다. 게다가, 주사전극들(22)과 공통전극들(23)의 각각 위에는 배선저항을 줄이기 위해 금속전극(32)이 적층된다. 또, 주사전극들(22)과 공통전극들(23)을 덮기 위해, 투명절연층(24)이 제공되며, 이 투명절연층 위에는 MgO(Magnesium Oxide)막(25)이 형성된다.
한편, 앞면기판(20)에 마주하는 뒷면기판(21)의 표면에는, 주사전극들(22) 및 공통전극들(23)에 수직한 방향(도면에 보인 세로방향)으로 연장되는 복수개의 데이터전극들(29)이 제공된다. 데이터전극들(29) 위에는 백색절연층(28) 및 형광층(27)이 제공된다.
게다가, 앞면기판(20) 및 뒷면기판(21) 사이에는 격벽(미도시)이 배치된다. 이 격벽은 앞면기판(20) 및 뒷면기판(21) 사이의 공간을 방전공간(26)으로서 보전하도록 소용되고 또 방전공간(26)을 복수개의 표시셀들(31; 화소들)로 분리한다. 이 표시셀들은 각각 주사전극(22) 및 데이터전극(29) 사이에 하나의 최근접부를 가지며 공통전극(23) 및 데이터전극(29) 사이에 하나의 최근접부를 가진다. 방전공간(26)은 방전기체로서 He, Ne, Xe 등의 혼합기체를 담고 있다.
게다가, 도 8에 보인바와 같이, PDP의 표시화면(30) 위에는 표시셀들의 각각이 주사전극(22; Si(i=1∼m)) 및 공통전극(23; Ci(i=1∼m)) 및 데이터전극(29; Dj(j=1∼n))의 각각 사이에 하나의 최근접부를 가질 수 있도록 표시셀들(31)이 매트릭스형태로 배치된다. 주사전극(Si) 및 공통전극(Ci)간의 간격은 표면방전이 일어나는 방전갭(33)을 제공하는 반면, 주사전극(Si) 및 공통전극(Ci-1)간의 간격은 표면방전이 일어나지 않는 비방전갭(34)을 제공한다. 이 종래의 PDP에서 방전갭(33), 즉, 주사전극(22) 및 공통전극(23) 사이의 거리는, 예를 들면, 약 70㎛이나, 대향방전갭, 즉, 주사전극(22) 및 공통전극(23)간의 거리와 공통전극(23) 및 데이터전극(29)간의 거리는 예를 들면 120㎛임에 주의해야 한다. 이러한 조건들 하에서, 표면방전은 예컨대 약 180V의 전압에서 개시되나 대향 방전은 예컨대 약 190V의 전압에서 개시된다.
다음으로 이 종래의 PDP를 구동하는 방법을 설명할 것이다. 종래에, PDP를 구동하기 위해 주로 사용된 방법은, 주사기간 및 유지기간을 서로 분리하는 주사유지분리법(scanning-maintenance separated method; ADS method)이었다. 이하 구동을 위한 이러한 주사유지분리법이 설명된다. 도 10a 내지 10e에서, 양의 벽전하(35)와 음의 벽전하(36)가 다각형으로 보여지며, 양 및 음의 벽전하들(35 및 36)의 높이는 절연층의 표면 상의 개개의 벽전하들에 의해 발생되는 벽전압의 크기를 나타낸다. 게다가, 도 10a 내지 10e에서, 참조기호 S는 주사전극(22)을 나타내며, 참조기호 C는 공통전극(23)을 나타내고, 그리고 참조기호 D는 데이터전극(29)을 나타낸다(도 7 참조). 도 10a 내지 10e에서 Mgo막(25)과 형광층(27)은 보여지진 않았다.
PDP에서, 방전기체가 전기분해로 양이온 및 전자로 해리된 다음 그것들이 표시셀에서 이동될 때 표시셀에서 방전이 일어난다. 시간이 경과함에 따라, 이러한 양이온 및 전자는 중성방전기체로 되돌아가도록 서로 재결합된다. 그러므로, 표시셀에서의 양이온 및 전자는 시간이 경과함에 따라 양이 감소한다. 도 7에 보인 MgO막(25)은 투명절연층(24)을 보호하는 기능과 방전기체 중의 양이온이 충돌할 때 이차전자를 방출하는 기능을 가진다. 이 이차전자는 표시셀에 가해진 전기장에 의해 양의 극성 쪽으로 이동하여 방전기체 중의 분자와 충돌하여, 방전기체를 양이온 및 전자로 전기분해로 해리한다. 따라서, 더 많은 양이온들 및 전자들이 방전을 유지하도록 표시셀에 공급된다. 그러므로, 방전이 개시될 때, MgO막(25)은 항상 미리 음의 극성 쪽에 형성될 필요가 있다. MgO막(25)이 음의 극성 쪽에 형성되지 않는다면, 방전기체중의 양이온은 MgO막과 충돌하지 않고, 그러므로, 전자는 표시셀에 공급되지 않는다. 그 결과, 전기장이 표시셀에 인가되는 경우에도, 방전의 개시 전에 방전기체 중에 양이온들 및 전자들이 존재하는 경우 방전은 중단되고, 그래서 방전은 유지되지 않는다.
한편, 도 7에 보인 형광층(27)은 방전에 의해 발생된 자외선으로 조사될 때 광을 방출한다. 그러나, MgO막은 자외선을 투과시키지 않아, MgO막(25)은 형광층(27)상에 형성될 수 없다. 그러므로, MgO막(25)은 앞면기판(20)의 표면, 즉, 주사전극(22) 및 공통전극(23) 상에 형성되어야 한다. 따라서, 표시셀의 주사전극(22) 또는 공통전극(23)과 데이터전극(29) 사이에 대향방전을 발생하기 위해서는, 주사전극(22) 또는 공통전극(23)이 항상 음의 극성으로 되는 것이 필요하다. 주사전극(22)과 공통전극(23) 사이에 표면방전을 발생하기 위해서는 둘 중의 어느 하나라도 음의 극성이어도 좋다.
도 9에 보인바와 같이, 종래의 PDP구동방법에 의하면, 각 필드는 복수의 서브필드들로 이루어지고, 하나의 서브필드(8)는 예비방전기간(7), 주사기간(5) 및 유지기간(6)의 3 기간들로 이루어진다. 게다가, 예비방전기간(7)은 유지소거기간(2), 프라이밍(priming)기간(3), 및 프라이밍소거기간(4)으로 이루어진다. 도 9에 보인 것처럼, 전체 서브필드(8)에 걸쳐, PDP구동파형들, 즉, 주사전극(22), 공통전극(23) 및 데이터전극(29)에 인가되는 전압들의 파형들은 모두 양의 극성의 펄스들로 이루어짐에 주의해야 한다. 이는 양의 극성의 펄스들의 파형들을 그렇게 만듦으로써 회로가격이 감소될 수 있기 때문이다.
먼저, 예비방전기간(7)이 아래와 같이 설명된다. 서브필드(8) 바로 앞의 이전의 서브필드(1)에서는, 표시셀들의 각각에서, 주사전극(S)에 양의 전위(Vs)가 인가되나, 공통전극(C) 및 데이터전극(D)은 접지전위로 바이어스된다. 예비방전기간(7)의 시작 시에 표시셀의 벽전하의 상태는 이 표시셀이 이전의 서브 필드(1)에서 발광하였는지의 여부에 의존한다. 방전이 표시셀에서 일어난 경우, 이 표시셀에서의 전기장은 균일하게 된다. 그러므로, 이전의 서브필드(1)에서 발광된 어떤 표시셀에서는, 즉, 유지방전이 발생된 표시셀에서는, 그 표시셀의 전기장이 방전의 발생으로 균일하게 되고 그래서 도 10a에 보인 것처럼 음의 벽전하(36)는 투명절연층(24)의 표면상에 있으며 주사전극(S)의 영역에 대응하는 영역에 구축(build up)되며(이후, 간단히 "주사전극(S)위에 구축되는 벽전하"라 함), 양의 벽전하(35)는 투명절연층(24)의 표면상에 있으며 공통전극(C)의 영역에 대응하는 영역에 구축되고(이후 간단히 "공통전극(C)위에 구축되는 벽전하"라 함), 양의 벽전하(35)는 백색절연층(28)의 표면상에 있으며 데이터전극(D)의 영역에 대응하는 영역에도 구축된다(이후 간단히 "데이터전극(D)위에 구축되는 벽전하"라 함).
한편, 유지방전이 이전의 서브필드(1)에서 발생하지 않는 표시셀에서는, 도 10b에 보인 것처럼, 음의 벽전하(36)가 주사전극(S)위에 구축되며, 양의 벽전하(35)는 공통전극(C)위에 구축되고, 양의 벽전하(35)는 데이터전극(D)위에도 구축되어, 벽전하들의 양은, 주사전극(S)위에 있으며 공통전극(C)위의 영역에 가까운 영역과 공통전극(C)위에 있으며 주사전극(S)위의 영역에 가까운 영역(이후 "방전갭 근처(near surface discharge gap)"라고도 표기함) 둘 다에서 연속적으로 감소한다. 그러므로, 표시셀에 형성된 벽전하들의 총량은 유지방전이 이전의 서브필드(1)에서 일어나는 표시셀의 벽전하들의 총량보다 적다(도 10a 참조).
유지소거기간(2)에, 주사전극(S)의 전위가 양의 전위(Vs)에서 접지전위로 연속적으로 감소한다. 게다가, 공통전극(C)의 전위는 양의 전위(Vs)로 고정되며 데이터전극(D)의 전위는 접지전위로 고정된다. 따라서, 공통전극(C)은 양의 극성으로 되고 주사전극(S)은 음의 극성으로 된다. 그러므로, 유지방전이 이전의 서브필드(1)에서 일어나 벽전하를 형성한 표시셀에서는, 공통전극(C) 및 주사전극(S)간의 전위차에 벽전압이 중첩되어, 주사전극(S) 및 공통전극(C) 사이의 갭(이후 "면사이갭(inter-face gap)"이라고도 함)에서 방전이 일어난다. 그러나, 주사전극(S) 및 공통전극(C) 사이의 전위차는 점차 증가하여, 강한 방전이 갑자기 일어나지 않고 약한 방전(약 방전)이 연속적으로 일어난다. 약(feeble) 방전은 방전갭에서의 전압이 대충 방전개시전압으로 유지되는 중에 유지되는 약한 방전을 말하는 것에 주의해야 한다. 따라서, 도 10b에 보인 것처럼, 주사전극(S) 및 공통전극(C) 위에 형성된 그러한 벽전하들 중 방전갭 근처에 있는 벽전하들의 양을 감소시키는 것이 가능하다. 예비방전기간에서 데이터전극은 항상 접지전위로 바이어스됨에 주의해야 한다.
한편, 유지방전이 이전의 서브필드(1)에서 일어나지 않은 표시셀에서는, 벽전하는 표시셀에 약간만 형성되고, 그래서 면사이의 약한 방전이 일어나지 않는다. 따라서, 벽전하의 상태는 도 10b에 보인 상태에서 변하지 않고 유지된다.
따라서, 유지방전이 이전의 서브필드(1)에서 일어난 표시셀에서 방전을 발생함으로써, 유지소거기간(2)에, 유지방전이 이전의 서브필드(1)에서 일어나지 않은 표시셀의 벽전하배열과 동일한 벽전하배열을 제공하는 것이 가능하다. 즉, 유지소거기간(2)의 끝에, 이전의 서브필드(1)에서 관련된 표시셀이 발광하였는지의 여부에 무관하게 도 10b에 보인 것과 같은 벽전하배열이 주어진다. 즉, 표시셀의 벽전 하의 배열은 초기화된다.
프라이밍기간(3)에서는, 다음의 처리에서 낮은 전압의 기입방전을 발생하기 위하여 프라이밍방전이 프라이밍효과를 얻도록 발생된다. 프라이밍방전은 관련된 표시셀이 이전의 서브필드(1)에서 발광하였는지에 무관하게 각 서브필드에서 일어난다. 그러므로, 프라이밍방전은 어두운 표시, 즉, 흑휘도의 경우에 휘도의 상승을 피하기 위하여 희미하게 되는 것이 필요하다. 도 9에 보인 것처럼, 프라이밍기간(3)에는, 주사전극(S)의 전위가 전위(Vs)로 증가된 다음 전위(Vs)에서 전위(Vs)보다 높은 전위(Vp)로 계속 증가한다. 즉, 양의 극성의 램프파형의 전압이 주사전극(S)에 인가된다. 한편, 공통전극(C)의 전위는 접지로 설정된다. 따라서, 주사전극(S)은 양의 극성이 되고 공통전극(C)은 음의 극성이 되어, 면방전 개시 전압보다 큰 전위차가 주사전극(S) 및 공통전극(C) 사이의 갭(면사이갭)에 걸리고, 따라서 면사이갭에 약 방전이 발생한다. 이 약 방전은 '프라이밍방전'이라 불린다. 프라이밍방전은 표시셀에서의 방전기체가 전기분해로 해리되게 하여, 양이온 및 전자들을 표시셀에 공급한다. 따라서, 나중에 설명되는 주사기간(5)과 유지기간(6)에서는 방전이 일어나기 쉽게 된다. 프라이밍방전이 일어난 경우, 결과적으로 그러한 벽전하배열은 도 10c에 보인 것처럼 주어져, 음의 벽전하는 주사전극(S)위에 구축되며, 양의 벽전하는 공통전극(C)위에 구축되고, 양의 벽전는 데이터전극(D)위에 구축되어, 주사전극(S) 및 공통전극(C)상의 방전갭 근처의 영역에 형성된 벽전하의 양은 다른 영역들에 형성된 벽전하의 양보다 크게 되는 상태가 제공된다.
프라이밍소거기간(4)에서는, 주사전극(S)의 전위는 전위(Vs)로 불연속적으로 감소한 다음 전위(Vs)에서 접지전위로 연속적으로 감소한다. 한편, 공통전극(C)의 전위는 전위(Vs)로 설정된다. 따라서, 위에서 설명된 프라이밍기간(3)에서의 상태와는 반대로, 주사전극(S)은 음의 극성으로 되며 공통전극(C)은 양의 극성으로 된다. 그러므로, 면사이갭에서는 전술한 프라이밍방전에 반대인 약 방전, 즉 프라이밍소거방전이 일어나, 프라이밍방전에 의해 형성된 벽전하는 소거될 수 있다. 흑휘도가 상승하는 것을 방지하기 위해, 프라이밍소거방전도 프라이밍방전의 경우에서처럼 희미해지는 것이 필요하다. 프라이밍소거방전이 일어난 경우, 결과적으로 그러한 벽전하배열은 표시셀에 도 10d에 보인 것처럼 제공된다. 도 10d에 보인 벽전하배열은 도 10b에 보인 벽전하배열, 즉 프라이밍방전 전의 벽전하배열과 동일하다. 그러면, 예비방전기간(7)이 끝난다.
주사기간(5)에서는, 양의 전위(Vbw)가 주사전극(S)에 인가되고 양의 전위(Vsw)는 공통전극(C)에 인가된다. 전위(Vbw)는 예컨대 대략 50 내지 100V이고 전위(Vsw)는 예컨대 대략 170 내지 190V이다. 이러한 상태에서, 음의 주사펄스(9)가 주사전극들(S1 내지 Sm)에 인가된다. 이 주사펄스(9)와 타이밍을 동기하여, 데이터펄스(10)가 데이터전극들(D1-Dn)에 표시데이터에 기초하여 선택적으로 인가된다. 데이터펄스(10)의 전압은 예컨대 60 내지 70V로 설정된다. 데이터펄스(10)가 인가된 화소에서는, 주사펄스(9) 및 데이터펄스(10)의 총전압이 주사전극(S) 및 데이터전극(D) 사이의 갭(이후 "대향갭"이라 부름)에 인가된다. 따라서, 대향갭에 걸리는 전위차는 대향방전 개시전압을 초과하여, 기입방전을 발생시킨다. 게다가, 양의 전위(Vsw)가 공통전극(C)에 인가되므로, 전술한 기입방전이 일어날 때, 그에 따라 전하는 주사전극(S) 및 공통전극(C) 사이의 갭(면사이갭)에서 이동한다.
전술한 바와 같이, 대향방전을 발생하기 위해서는, 주사전극(S)의 극성을 데이터전극(D)의 극성에 대하여 반대가 되도록 설정하는 것이 필요함에 주의해야 한다. 게다가, 현재의 PDP에서는, 파형들은 모두 회로가격을 줄이기 위하여 양의 극성으로 되는 것이 필요하다. 그러므로, 주사전극(S)을 전위(Vbw)에 대하여 접지전위의 펄스형상으로 바이어스함으로써, 음의 극성의 주사펄스(9)가 실현된다.
게다가, 기입방전에서, 주사전극(S)은 음의 극성이고 데이터전극(D)은 양의 극성이다. 따라서, 기입방전을 효율적으로 발생하기 위해서는, 기입방전이 일어나기 전에, 미리 주사전극(S)에 음의 벽전하를 가지며 데이터전극(D)에 양의 벽전하를 가지는 것이 필요하다. 기입방전이 이러한 상태에서 발생하는 경우, 주사전극(S)상의 벽전하는 양으로 바뀐다. 이때, 공통전극(C)상의 벽전하는 다음의 유지기간(6)에서 유지방전을 발생하기 위하여 미리 음의 극성으로 만들어져야 한다. 그러나, 도 10b에 보인바와 같이, 유지소거기간(2)의 끝에서는, 음의 벽전하가 미리 공통전극(C)상에 형성되어 약 방전만이 프라이밍기간(3) 및 프라이밍소거기간(4)에서 일어날 수 있게 하고, 그래서 프라이밍소거기간(4)의 끝인 경우에도, 공통전극(C)상의 벽전하의 극성은 음이 된다. 그러므로, 전술한 바와 같이, 기입방전을 발생할 때, 양의 전위를 공통전극(C)에 인가하여 기입방전 시에 표면방전을 발생하고, 따라서 공통전극(C)상의 벽전하의 극성이 반대로 된다.
그 결과, 기입방전이 발생된 표시셀에서, 주사전극(S)은 도 10e에 보인 것처럼 음의 극성이 되고, 그래서 양의 벽전하가 주사전극(S)상에 구축된다. 게다가, 공통전극(C)이 양의 극성의 전위로 바이어스되므로, 음의 벽전하가 공통전극(C)상에 구축된다. 게다가, 데이터전극(D)은 주사전극(S)에 대하여는 극성이 양이나 공통전극(C)에 대하여는 극성이 음이고, 그래서 적은 벽전하가 데이터전극(D)상에 구축된다.
한편, 데이터펄스(10)가 인가되지 않는 표시셀에서, 대향갭의 전위를 대향방전 개시 전압에 도달하게 하기 위해 주사펄스(9)만 인가하는 것은 충분하지 않아, 기입방전은 일어나지 않는다. 따라서, 벽전하의 상태는 변하지 않고 유지된다. 그래서, 벽전하의 두 상태들이 데이터펄스(10)를 인가하거나 인가하지 않음으로써 각 표시셀마다 만들어질 수 있다. 도 9의 데이터펄스(10)의 사선부에서, 데이터펄스(10)는 표시데이터에 따라 인가되거나 인가되지 않을 것이다.
주사펄스(9)가 주사전극들(S; S1∼Sm)의 모두에 인가된 경우, 유지기간(6)에 들어간다. 유지기간(6)에서는, 유지펄스가 주사전극들(S)의 모두와 공통전극들(C)의 모두에 번갈아 인가된다. 유지펄스의 전압(Vs)은, 도 10e에 보인 바와 같은 벽전하를 형성하도록 기입방전이 전술한 주사기간(5)에서 일어난 표시셀에서는 표면방전이 일어나지만 기입방전이 일어나지 않은 표시셀에서는 표면방전이 일어나지 않아 벽전하배열이 도 10d에 보인 것처럼 바뀌지 않고 유지되는 그러한 값으로 가정한다. 유지펄스의 전압(Vs)은 예컨대 170V로 설정된다.
다음으로 유지기간(6)을 구체적으로 설명한다. 유지기간(6)에는, 먼저, 양의 유지펄스(이후 '제1유지펄스'라 부름)가 주사전극(S)에 인가되고 접지전위가 공통전극(C)에 인가된다. 유지기간(6)에는 데이터전극(D)의 전위가 항상 접지전위로 있다는 것에 주의해야 한다. 그 후, 기입방전이 주사기간(5)에 일어난 표시셀에서는, 큰 양의 벽전하가 주사전극(S)상에 형성되고 큰 음의 벽전하가 공통전극(C)상에 형성되어, 이 양의 벽전하로 인한 벽전압은 주사전극(S)에 인가된 제1유지펄스에 중첩되어 면방전 개시 전압보다 높은 전압이 면사이갭에 인가되어, 유지방전이 발생한다. 이렇게 발생된 유지방전은 음의 벽전하가 주사전극(S)상에 구축되게 하고 양의 벽전하가 공통전극(C)상에 구축되게 한다. 기입방전이 주사기간(5)에 일어나지 않은 표시셀에서는, 제1유지펄스에 벽전하가 중첩되지 않고 그래서 면사이갭의 전압은 면방전 개시 전압에 도달하지 않아, 유지방전은 일어나지 않는다.
다음의 유지펄스(이후 '제2유지펄스'라 부름)가 공통전극(C)에 인가된다. 이때, 접지전위는 주사전극(S)에 인가된다. 이 경우, 유지방전이 전술한 제1유지펄스 때문에 일어난 표시셀에서, 제2유지펄스는 이 제1유지펄스로 인해 유지방전을 통해 형성된 벽전하에 중첩되어, 유지방전이 일어난다. 따라서, 유지방전이 제1유지펄스 때문에 일어난 때의 극성과 반대의 극성을 갖는 벽전하가 주사전극(S) 및 공통전극(C)상에 구축된다. 즉, 벽전하배열은 도 10e에 보인 배열로 되돌아간다. 이때부터, 방전은 거의 동일한 원리에 기초하여 지속적으로 일어난다. 즉, x번째 유지방전에 의해 발생된 벽전하로 인한 전위차가 (x+1)번째 유지펄스에 중첩되어 유지방전이 지속된다. 이 유지방전이 지속되는 횟수는 방출되는 광의 양을 결정한다.
한편, 기입방전이 일어나지 않은 화소에서는, 벽전하가 유지펄스에 중첩되지 않는다. 유지펄스만을 인가하는 것은 방전개시전압을 얻기에 불충분하고, 그래서 표면방전은 일어나지 않는다.
전술한 예비방전기간(7), 주사기간(5) 및 유지기간(6)은 연합하여 서브필드(8)를 구성한다. PDP 에 영상을 표시하기 위하여, 영상의 계조는 한 화면의 영상정보를 표시하기 위한 기간인 한 필드의 다른 서브필드들에 서로 다른 수의 유지펄스들을 제공하고 이러한 서브필드들의 각각이 유지방전을 발생하는 횟수를 제어하기 위해 발광되어질 것인지를 선택함으로써 표시될 수 있다.
그러나, 이 종래의 기술은 다음의 문제들을 가진다. 첫째로, 종래의 PDP에서는, 도 10d에 보인바와 같이, 주사기간(5) 직전에, 음의 벽전하는 주사전극(S)상에 형성되며 양의 벽전하는 공통전극(C)상에 형성되는 벽전하배열이 존재한다. 그러므로, 기입방전이 주사기간(5)에서 일어난다면, 전술한 바와 같이, 대향갭에서의 방전에 의해 발생되는 대전된 입자들은 표시셀 내에서 분산되고 그래서 주사전극 및 공통전극간의 개개의 표면전극들 간에도 전하가 이동한다. 따라서, 기입방전전류가 커지고 주사구동기의 소비전력을 증가시키며 또한 그 가격도 높인다.
둘째로, 도 10b 내지 10d에 보인바와 같이, 프라이밍기간(3) 및 프라이밍소거기간(4)에 표면방전이 일어나고, 그래서 PDP의 흑휘도가 더 크게 되어 영상디스플레이의 콘트라스트를 떨어뜨린다.
전술한 바를 고려하여 본 발명이 개발되었고 본 발명의 목적은, 기입동작 시의 기입방전전류를 억제하여 주사구동기의 전력낭비를 줄이는 플라즈마디스플레이패널 및 그 구동방법을 제공하는 것이다. 본 발명의 다른 목적은 흑휘도를 감소시키는 플라즈마디스플레이패널 및 그 구동방법을 제공하는 것이다.
본 발명의 제1양태에 따르면, 서로 대향하게 배치된 제1절연기판 및 제2절연기판, 상기 제1절연기판에서의 상기 제2절연기판에 마주하는 표면상에 제1방향으로 번갈아 배치된 복수개의 주사전극들 및 복수개의 공동전극들, 상기 제2절연기판에서의 상기 제1절연기판에 마주하는 쪽에 제1방향에 수직한 제2방향으로 배치된 복수개의 데이터전극들, 상기 복수개의 주사전극들 및 상기 복수개의 공통전극들을 덮도록 형성된 제1절연층, 상기 복수개의 데이터전극들을 덮도록 형성된 제2절연층, 상기 주사전극들 및 상기 공통전극들 사이에 배치된 복수개의 방전갭들, 및 상기 방전갭들 및 데이터전극들의 교차점들 중의 하나를 각각 구비한 복수개의 화소들을 포함하며,
상기 화소의 상기 제1절연층의 표면상에서 상기 주사전극 위의 영역에 해당하는 주사전극영역과 상기 공통전극 위의 영역에 해당하는 공통전극영역 사이의 면방전 개시 전압은, 상기 주사전극영역 및 상기 공통전극영역의 각각과 상기 데이터전극 위의 영역에 해당하는 상기 제2절연층의 표면상의 영역 사이의 대향방전 개시 전압보다 높은 AC형 플라즈마디스플레이패널이 제공된다.
전술한 제1양태의 구성에서는, 면방전 개시 전압을 대향방전 개시 전압보다 높게 설정함으로써, 표면방전이 대향방전보다 일어나기 어렵게 만들어, 프라이밍방전 및 프라이밍소거방전 시에 표면방전의 비율을 줄이는 것이 가능하다. 이는 프라이밍방전 및 프라이밍소거방전에 동반하는 흑휘도의 증가를 억제할 수 있게 한다. 흑휘도는 주변광이 없는 상태에서의 흑색표시, 즉, 가장 낮은 휘도에 의해 주어지는 표시의 경우의 휘도를 말한다. 즉, 흑휘도는 바로 PDP로부터 방출되는 광의 가장 낮은 휘도이고 그래서 외부광의 반사에 의해 주어진 휘도를 담고있지 않다.
전술한 제1양태에서, 바람직한 실시형태는, 상기 면방전 개시 전압 및 상기 대향방전 개시 전압 사이의 차이가 50V 내지 120V인 것이다.
이 실시형태에서는, 대향방전을 안정적으로 발생하는 것이 가능하고 또 면방전 개시 전압이 과도하게 되는 것을 방지하는 것이 가능하고, 따라서 유지펄스의 전압을 낮은 레벨로 억제할 수 있다. 그 결과, PDP를 구동하기 위한 비용이 감소된다.
본 발명의 제2양태에 따르면, 서로 대향하게 배치된 제1절연기판 및 제2절연기판, 상기 제1절연기판에서의 상기 제2절연기판에 마주하는 표면상에 제1방향으로 번갈아 배치된 복수개의 주사전극들 및 복수개의 공동전극들, 상기 제2절연기판에서의 상기 제1절연기판에 마주하는 쪽에 제1방향에 수직한 제2방향으로 배치된 복수개의 데이터전극들, 상기 복수개의 주사전극들 및 상기 복수개의 공통전극들을 덮도록 형성된 제1절연층, 상기 복수개의 데이터전극들을 덮도록 형성된 제2절연층, 상기 주사전극들 및 상기 공통전극들 사이에 배치된 복수개의 방전갭들, 및 상기 방전갭들 및 데이터전극들의 교차점들 중의 하나를 각각 구비한 복수개의 화소들을 포함하는 AC형 플라즈마디스플레이패널을, 표시데이터에 기초하여 구동하기 위한 AC형 플라즈마디스플레이패널 구동방법에 있어서,
하나의 영상을 표시하는 필드들의 각각을 하나 또는 복수개의 서브필드들로 세분하는 단계로서, 상기 하나 또는 복수개의 서브필드들은, 상기 화소들의 각각에서의 충전상태를 초기화하기 위한 예비방전기간, 상기 표시데이터에 기초하여 상기 화소들에 벽전하들을 선택적으로 형성하기 위한 주사기간, 및 상기 주사전극 및 상기 공통전극에 전압을 번갈아 인가하여, 상기 벽전하가 형성된 화소에서, 상기 제1절연층의 상기 표면상의 상기 주사전극 위의 영역에 해당하는 주사전극영역 및 상기 공통전극 위의 영역에 해당하는 공통전극영역 간에, 유지방전을 발생하기 위한 유지기간을 가지는 단계; 및
상기 예비방전기간에 상기 주사전극영역 및 상기 공통전극영역 둘 다에 음의 벽전하를 형성하는 단계를 포함하는 AC형 플라즈마디스플레이패널 구동방법이 제공된다.
제2양태의 구성에서는, 예비방전기간에 화소의 주사전극 및 공통전극 위에 음의 벽전하를 형성함으로써, 주사기간에서는 주사전극 및 공통전극 간에 전하가 이동하는 것을 방지할 수 있어, 전력낭비가 줄어든다.
전술한 제2양태에서, 제1의 바람직한 실시형태는, 상기 예비방전기간은, 상기 화소들의 각각의 충전상태를 초기화하기 위한 유지소거기간을 가지며, 이 유지소거기간에서는, 음의 벽전하가 상기 주사전극영역 및 상기 공통전극영역 둘 다에 형성되는 것이다.
제2의 바람직한 실시형태는, 상기 서브필드들 중의 적어도 하나의 서브필드에서는, 상기 예비방전기간은, 상기 화소들에서 예비방전을 발생하여 상기 화소들에서의 방전을 발생하기 쉽게 만드는 프라이밍기간, 및 상기 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 가지는 것이다.
제3의 바람직한 실시형태는, 상기 예비방전기간에서, 상기 유지소거기간은 상기 프라이밍기간 및 상기 프라이밍소거기간보다 타이밍이 앞서는 것이다.
제4의 바람직한 실시형태는, 상기 유지소거기간은, 제1유지소거기간 및 제2유지소거기간으로 이루어지며, 상기 구동방법은,
상기 제1유지소거기간에, 상기 주사전극영역 및 상기 공통전극영역에 음의 벽전하를 형성하기 위하여, 상기 주사전극에 어떤 전위를 그리고 상기 공통전극에 다른 어떤 전위를 각각 인가하는 단계로서, 상기 주사전극에 인가되는 상기 어떤 전위와 상기 공통전극에 인가되는 상기 다른 어떤 전위는 서로 다르며, 이 두 전위들은 상기 데이터전극에 인가되는 전위보다 높아, 상기 주사전극영역 및 상기 공통전극영역 간에 표면방전을 발생하는 단계; 및
상기 제2유지소거기간에, 상기 주사전극영역 또는 상기 공통전극영역과, 상기 제2절연층의 상기 표면에서의 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 간에 대향방전을 발생하여, 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역에서의 벽전하의 양을, 상기 주사전극영역 및 상기 데이터전극영역 사이의 상기 벽전하에 의해 발생된 벽전하의 크기와, 상기 공통전극영역 및 상기 데이터전극영역 사이에서 발생된 벽전하의 크기가, 상기 주사전극영역 및 상기 공통전극영역의 각각과 상기 데이터전극영역 간의 대향방전 개시 전압보다 작게 되도록 하는 방식으로 조절하는 단계를 더 포함하는 것이다.
제4의 바람직한 실시형태에서, 음의 벽전하는, 제1유지소거기간에서 방전이 일어나는 때마다 주사전극영역 및 공통전극영역 둘 다에 형성될 수 있다. 또한, 제2유지소거기간에 주사전극영역 및 공통전극영역의 벽전하의 양을, 데이터전극과의 사이의 벽전압의 크기가 대향방전 개시 전압 미만이 되도록 조절함으로써, 주사전극 또는 공통전극의 전위를 접지전위로 바이어스 했을 때에 주사기간 및 유지기간에 대향갭에서 오방전이 일어나는 것을 방지할 수 있다.
또한, 제5의 바람직한 실시형태는, 상기 제1유지소거기간에 상기 주사전극영역 및 상기 공통전극영역 둘 다에서 음의 벽전하를 형성하는 상기 단계에 의해, 상기 주사전극에 인가되는 상기 전위와 상기 공통전극에 인가되는 상기 전위 간의 전위차는, 상기 주사전극영역 및 상기 공통전극영역 간의 면방전 개시 전압으로부터, 상기 제1유지소거기간이 속하는 서브필드 바로 앞의 서브필드에서의 유지방전에 의해 형성된 벽전하 때문에 상기 주사전극영역 및 상기 공통전극영역 간에 발생된 벽전하를 감산하여 얻어진 전압보다는 작지 않고 상기 면방전 개시 전압보다는 작도록 설정되는 것이다.
제5의 바람직한 실시형태에서는, 유지방전이 이전서브필드에서 일어난 화소에서만 제1유지소거기간에 표면방전을 발생하는 것이 가능하다. 그 결과, 유지방전이 일어난 화소에, 유지방전이 일어나지 않은 화소의 벽전하배열과 동일한 벽전하배열을 제공하는 것이 가능하다.
제6의 바람직한 실시형태는, 상기 제2유지소거기간에 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역의 벽전하의 양을 조절하는 상기 단계에 의해, 상기 주사전극 또는 상기 공통전극 중의 전위가 높은 쪽의 전극의 전위는 상기 제1유지소거기간에 상기 대향방전 개시 전압보다 작지 않은 전위차만큼 감소되나, 상기 주사전극의 전위 및 상기 공통전극의 전위는 상기 데이터전극에 인가되는 상기 전위보다 높게 유지하는 것이다.
제6의 바람직한 실시형태에서는, 주사전극 또는 공통전극 중에서 높은 전위를 갖는 것과 데이터전극 사이에 대향방전을 발생하는 것이 가능하다. 그 결과, 주사전극 및 공통전극 위의 전하의 양을 조절하는 것이 가능하다.
제7의 바람직한 실시형태는, 상기 제2유지소거기간에 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역에서의 벽전하의 양을 조절하는 상기 단계에 의해, 상기 주사전극 및 상기 데이터전극 간의 전위차는 상기 대향방전 개시 전압보다 낮은 값으로 설정되고, 상기 공통전극 및 상기 데이터전극 간의 전위차는 상기 대향방전 개시 전압보다 낮은 값으로 설정되는 것이다.
제7의 바람직한 실시형태에서는, 주사전극영역 및 공통전극영역의 벽전하의 양을, 데이터전극에 대한 그것의 벽전압들이 대향방전 개시 전압보다 낮게 되도록 조절하는 것이 가능하다. 그 결과, 주사전극 또는 공통전극이 주사기간 및 유지기간에 접지전위로 바이어스되는 경우에 주사기간에 벽전하가 형성되지 않은 화소의 대향갭에서 오방전이 발생하는 것을 방지할 수 있다.
제8의 바람직한 실시형태는, 상기 프라이밍기간에, 상기 주사전극 및 상기 공통전극 중의 어느 하나의 전위를, 제1전위로부터, 상기 제1전위보다 높고 상기 데이터전극의 전위와의 전위차가 상기 대향방전 개시 전압보다 작지 않은 제2전위로 연속적으로 증가시키고, 이와 동시에, 상기 주사전극 및 상기 공통전극 중의 다른 하나의 전극의 전위를, 상기 제2전위보다 낮고 상기 제2전위와의 전위차는 상기 면방전 개시 전압보다 낮은 제3전위로 설정하는 단계; 및
상기 프라이밍소거기간에, 상기 주사전극 및 상기 공통전극 중의 상기 어느 하나의 전극의 전위를, 상기 제2전위로부터, 상기 제2전위보다 낮고 상기 제2전위의 전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제4전위로 감소시킨 다음, 상기 어느 하나의 전극의 상기 전위를, 상기 제4전위로부터, 상기 데이터전극에 인가되는 상기 전위로 연속적으로 감소시키는 단계를 더 포함하는 것이다.
제8의 바람직한 실시형태에서는, 프라이밍기간에 대향갭에서 프라이밍방전을 발생하는 것과 프라이밍소거기간에 대향갭에서 프라이밍소거방전을 발생하는 것도 가능하다. 이 경우, 프라이밍방전 및 프라이밍소거방전 둘 다에서, 표면방전의 발생은 억제될 수 있어, 흑휘도가 감소된다.
또, 제9의 바람직한 실시형태는, 상기 데이터전극에 인가되는 상기 전위가, 접지전위로 바이어스되는 것이다.
제10의 바람직한 실시형태는, 상기 AC형 플라즈마디스플레이패널에서, 상기 주사전극영역 및 상기 공통전극영역 간의 상기 면방전 개시 전압은, 상기 주사전극영역 및 상기 공통전극영역의 각각과, 상기 제2절연층 위에 있으며 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 사이의 상기 대향방전 개시 전압보다 높은 것이다.
제11의 바람직한 실시형태는, 상기 면방전 개시 전압 및 상기 대향방전 개시 전압 간의 차이는 50V 내지 120V인 것이다.
본 발명의 제3양태에 따르면, 서로 대향하게 배치된 제1절연기판 및 제2절연기판, 상기 제1절연기판에서의 상기 제2절연기판에 마주하는 표면상에 번갈아 배치되며 제1방향으로 연장된 복수개의 주사전극들 및 복수개의 공동전극들, 상기 복수개의 주사전극들 및 상기 복수개의 공통전극들을 덮도록 형성된 제1절연층, 상기 제2절연기판에서의 상기 제1절연기판에 마주하는 표면에 배치되며 상기 제1방향에 수직한 제2방향으로 연장되는 복수개의 데이터전극들, 및 상기 데이터전극들을 덮도록 형성된 제2절연층을 포함하여, 화소들의 각각이 상기 데이터전극과 상기 주사전극 및 상기 공통전극의 각각 간에 하나의 최근접점을 갖는 방식으로 매트릭스형태로 화소들이 형성된 구성의 AC형 플라즈마디스플레이패널을, 표시데이터에 기초하여, 상기 주사전극영역 및 상기 공통전극영역 간의 면방전 개시 전압은, 상기 주사전극영역 및 상기 공통전극영역의 각각과, 상기 제2절연층의 상기 표면에서의 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 간의 대향방전 개시 전압보다 높고, 하나의 영상을 표시하는 필드들의 각각은 하나 또는 복수개의 서브필드들로 세분되며, 상기 하나 또는 복수개의 서브필드들은, 상기 화소들의 각각에서의 충전상태를 초기화하고 또 방전의 발생을 용이하게 하기 위한 예비방전기간, 상기 표시데이터에 기초하여 상기 화소들에 벽전하들을 선택적으로 형성하기 위한 주사기간, 및 상기 주사전극 및 상기 공통전극에 전압을 번갈아 인가하여, 상기 벽전하가 형성된 화소에서, 상기 제1절연층의 상기 표면상의 상기 주사전극 위의 영역에 해당하는 주사전극영역 및 상기 공통전극 위의 영역에 해당하는 공통전극영역 간에, 유지방전을 발생하기 위한 유지기간을 가지며, 상기 예비방전기간은 상기 화소들의 각각의 충전상태를 초기화하기 위한 유지소거기간, 상기 화소들에 프라이밍방전을 발생하여 상기 화소들에서의 방전의 발생을 용이하게 하기 위한 프라이밍기간, 및 상기 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 가지며, 상기 유지소거기간은 제1유지소거기간 및 제2유지소거기간으로 이루어진 방식으로 구동하기 위한 AC형 플라즈마디스플레이패널 구동방법에 있어서,
상기 제1유지소거기간에, 상기 주사전극영역 및 상기 공통전극영역에 음의 벽전하를 형성하기 위하여, 상기 주사전극에 접지전위를 인가하며, 상기 제1유지소거기간이 속한 서브필드 바로 앞의 서브필드의 끝에서 낮은 전위가 인가되는 상기 주사전극 또는 상기 공통전극 중의 어느 것이 되는 제1표면전극에 제1양전위를 인가하고, 상기 제1양전위보다는 작고 상기 제1양전위와의 전위차는 상기 면방전 개시 전압으로부터 상기 바로 앞의 서브필드의 유지방전에 의해 형성된 벽전하 때문에 상기 주사전극영역 및 상기 공통전극영역 간에 발생된 벽전하를 감산하여 얻어진 전압보다 낮지 않고 상기 면방전 개시 전압보다 낮은 제2양전위를, 상기 제1표면전극이 아닌 상기 주사전극 또는 상기 공통전극이 되는 제2표면전극에 인가하여, 상기 바로 앞의 서브필드에서 유지방전이 발생된 화소에만 표면방전을 발생하는 단계;
상기 제2유지소거기간에, 상기 제1표면전극의 전위를, 상기 제1양전위보다 낮고 상기 제1양전위와의 전위차는 상기 대향방전 개시 전압보다 낮지 않고 접지전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제3전위로 감소시키고, 이와 동시에, 상기 제2표면전극의 전위를, 접지전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제4양전위로 설정하여, 상기 주사전극영역 또는 상기 공통전극영역과 상기 데이터전극영역 간에 대향방전 개시 전압을 발생함으로써, 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역의 벽전하의 양을, 상기 주사전극영역 및 상기 데이터전극영역 간의 상기 벽전하에 의해 발생된 벽전하의 크기와 상기 공통전극영역 및 상기 데이터전극영역 간에 발생된 벽전하의 크기가 상기 대향방전 개시 전압보다 작게 되도록 조절하는 단계를 포함하는 AC형 플라즈마디스플레이패널 구동방법이 제공된다.
전술한 제3양태에서, 바람직한 실시형태는, 상기 제1표면전극은 상기 주사전극이며 상기 제2표면전극은 상기 공통전극인 것이다.
다른 바람직한 실시형태는, 상기 제1표면전극은 상기 공통전극이며 상기 제2표면전극은 상기 주사전극인 것이다.
또 다른 바람직한 실시형태는, 상기 프라이밍기간에, 접지전위를 상기 데이터전극에 인가하고 상기 주사전극에 인가되는 전위를, 상기 제4양전위로부터, 상기 제4양전위보다는 높고 접지전위와의 전위차는 상기 대향방전 개시 전압보다 낮지 않은 제5양전위로 연속적으로 증가시키며, 이와 동시에, 상기 공통전극의 전위를, 상기 제3양전위로부터, 상기 제5양전위와의 전위차가 상기 대향방전 개시 전압보다 낮은 제6양전위로 연속적으로 변경하는 단계; 및
상기 프라이밍소거기간에, 접지전위를 상기 데이터전극에 인가하면서, 상기 주사전극의 전위를, 상기 제5양전위로부터, 상기 제5양전위보다는 낮고 상기 제5양전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제7양전위로 감소시킨 다음, 상기 제7양전위로부터 상기 접지전위로 연속적으로 감소시키고, 동시에, 상기 제7양전위를 상기 공통전극에 인가하는 단계를 더 포함하는 것이다.
추가의 바람직한 실시형태는, 상기 주사기간에, 접지전위와의 전위차가 상기 대향방전 개시 전압보다 낮은 제8양전위를 상기 주사전극에 인가하고 이어서 상기 주사전극에 음의 주사펄스를 인가하여 그 전위를 접지전위로 감소시키고, 이와 동시에, 상기 표시데이터에 기초하여 상기 주사펄스의 타이밍과 동일한 타이밍에 상기 데이터전극에 데이터펄스를 선택적으로 인가하여 상기 화소들에서 벽전하들을 선택적으로 형성하는 단계; 및
상기 유지기간에, 상기 주사전극 및 상기 공통전극에 전압을 번갈아 인가하여 상기 화소가 광을 방출하도록 상기 벽전하가 형성된 화소에서만 상기 주사전극영역 및 상기 공통전극영역 간에 유지방전을 발생하는 단계를 더 포함하는 것이다.
본 발명의 전술한 및 다른 목적들, 이점들 및 특징들은 첨부 도면들에 관련한 다음의 설명으로부터 더 명확하게 될 것이다.
[제1실시예]
다음으로 본 발명의 제1실시예를 설명한다. 본 발명에 관련된 플라즈마디스플레이패널(PDP)의 구성은 도 7 및 도 8을 참조하여 설명된다. 본 발명에 관련된 PDP에서는, 도 7에 보인바와 같이, 예를 들면 유리로 만들어진 앞면기판(20) 및 뒷면기판(21)이 서로 대향하게 배치된다. 뒷면기판(21)을 마주하는 앞면기판(20)의 표면 위에는 복수개의 주사전극들(22)과 복수개의 공통전극들(23)이 그것들 사이에 소정의 간격을 두고서 서로 번갈아 배치된다. 주사전극들(22)과 공통전극들(23)은 도 7의 표면에서부터 이 도면을 보는 사람 쪽의 방향으로 연장된다. 주사전극들(22)과 공통전극들(23)은 산화인듐주석(ITO) 등으로 이루어진 투명전극이다. 게다가, 주사전극들(22)과 공통전극들(23) 위에는 금속전극(32)이 적층된다. 금속전극(32)은 배선저항을 줄이기 위해 제공되며, 그 폭은 주사전극(22) 및 공통전극(23)의 폭보다 작다. 또, 주사전극들(22)과 공통전극들(23)을 덮기 위해, 투명절연층(24)이 제공되며, 이 투명절연층 위에는 MgO막(25)이 형성된다. 전술한 종래의 PDP의 경우에서처럼, 본 실시예의 PDP에서도, MgO막(25)은 앞면기판(20)의 한 쪽에 제공될 필요가 있다.
한편, 앞면기판(20)에 마주하는 뒷면기판(21)의 표면에는, 주사전극들(22) 및 공통전극들(23)에 수직한 방향으로 연장되는 복수개의 데이터전극들(29)이 제공된다. 데이터전극들(29) 위에는 백색절연층(28)이 제공되며 이 백색절연층 위에는 형광층(27)이 제공된다.
게다가, 앞면기판(20) 및 뒷면기판(21) 사이에는 격벽(미도시)이 배치된다. 이 격벽은 앞면기판(20) 및 뒷면기판(21) 사이의 공간을 방전공간(26)으로서 보전하도록 소용되고 또 방전공간(26)을 복수개의 표시셀들(31; 화소들)로 분리한다. 이 표시셀들은 각각 주사전극(22) 및 데이터전극(29) 사이에 하나의 최근접부를 가지며 공통전극(23) 및 데이터전극(29) 사이에 하나의 최근접부를 가진다. 방전공간(26)은 방전기체로서 He, Ne, Xe 및 Ar 등으로 이루어진 군으로부터 선택된 적어도 2종류로 된 혼합기체를 담고 있다.
게다가, 도 8에 보인바와 같이, PDP의 표시화면(30) 위에는 표시셀들의 각각이 주사전극(22; Si(i=1∼m)) 및 공통전극(23; Ci(i=1∼m)) 및 데이터전극(29; Dj(j=1∼n))의 각각 사이에 하나의 최근접부를 가질 수 있도록 표시셀들(31)이 매트릭스형태로 배치된다. 주사전극(Si) 및 공통전극(Ci)간의 간격은 표면방전이 일어나는 방전갭(33)을 제공하는 반면, 주사전극(Si) 및 공통전극(Ci-1)간의 간격은 표면방전이 일어나지 않는 비방전갭(34)을 제공한다. 표시화면(30)은 50인치×40인치의 치수이고 각각이 3개의 표시셀들로 이루어진 768×1028개의 화소들을 가진다. 각각의 화소를 구성하는 3개의 표시셀들은 표시화면(30)의 가로방향으로 배치되고 각 표시셀에서 형광층(27; 도 7 참조)은 적색, 녹색 및 청색(RGB)의 3개의 색들로 채색된다. 게다가, PDP의 앞면 쪽에는, 즉, 앞면기판(20)에서 뒷면기판(21)에 마주하지 않는 쪽에는, 앞면필터(미도시)가 제공된다.
본 실시예의 PDP의 표시셀은 면방전 개시 전압보다 낮은 대향방전 개시 전압을 가지며 그래서 대향방전에 직면하기가 쉽다. 예를 들면, 주사전극 및 공통전극 사이의 면방전 개시 전압이 약 240V가 되고 주사전극 및 공통전극 사이의 대향방전 개시 전압이 약 160V가 되도록 조절된다. 따라서, 방전갭은 예컨대, 약 70㎛이며, 대향방전갭은 예컨대 90㎛이고, 각 표시셀의 크기는 예컨대 세로 0.81㎜ 가로 0.27㎜이다.
전술한 바와 같이, 본 실시예에서, 면방전 개시 전압은 대향방전 개시 전압과는 그것들 간에 80V인 차이를 갖고 대향방전 개시 전압보다 높다. 본 발명에서, 바람직하게는 면방전 개시 전압 및 대향방전 개시 전압 사이의 차는 50 내지 120V이다. 그 이유는 다음과 같다. 방전개시전압보다 낮지 않은 전압이 전극들 간에 인가되는 때에 표시셀에서는 방전이 일반적으로 일어나지만, 방전개시전압 미만이지만 이 방전개시전압과 거의 동일한 전압이 전극들 사이에 인가되는 경우에 약 방전이 일어날 것이다. 이 약한 방전은 약 20 내지 30V의 마진을 가진다. 게다가, 표시셀들이 그것들 간에 크기 변동을 가진다면, 그것들의 방전개시전압들도 변동한다. 면방전 개시 전압 및 대향방전 개시 전압 사이의 차이가 50V 이상이라면, 방전개시전압의 마진 및 변동은 흡수될 수 있어, 프라이밍방전 및 프라이밍소거방전 시의 대향방전 뿐 아니라 제2유지소거방전 시의 대향방전을 안정적으로 발생할 수 있다.
게다가, 면방전 개시 전압 및 대향방전 개시 전압 사이의 차이가 120V 이하라면, 면방전 개시 전압은 과도하게 되지 않을 것이다. 이는 표면방전인 유지방전을 발생하는데 소용되는 유지펄스의 전압을 과도하게 증가시킬 필요가 없게 하여, 구동비용을 억제할 수 있게 한다.
다음으로 본 실시예에 관련된 PDP를 구동하기 위한 방법을 설명한다.
도 1은 제1실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도이고, 도 2a 내지 2e는 도 1의 PDP를 구동하기 위한 방법을 보여주기 위한 개략적인 단면도들이다.
도 10a 내지 10e에서 그리고 도 2a 내지 2e에서도 보인바와 같이, 양의 벽전하(35)와 음의 벽전하(36)는 다각형으로 보여지나, 양 및 음의 벽전하들(35 및 36)의 높이는 절연층의 표면상의 개개의 벽전하들에 의해 발생되는 벽전압의 값을 나타낸다. 게다가, 참조기호 S는 주사전극(22)을 나타내며, 참조기호 C는 공통전극(23)을 나타내고, 참조기호 D는 데이터전극(29)을 나타낸다(도 7 참조).
도 1에 보인바와 같이, 제1실시예에 관련된 PDP구동방법에 의하면, 각 필드는 하나 또는 복수의 서브필드들로 이루어지고, 하나의 서브필드(8)는 예비방전기간(7), 주사기간(5) 및 유지기간(6)의 3 기간들로 이루어진다. 게다가, 예비방전기간(7)은 유지소거기간(2), 프라이밍기간(3), 및 프라이밍소거기간(4)으로 이루어진 다. 도 1에 보인 것처럼, PDP구동파형들은 모두가 양의 극성의 펄스들로 이루어진다. 따라서, 회로가격이 낮추어질 수 있다.
먼저, 예비방전기간(7)이 설명된다. 예비방전기간(7)의 개시 시에 표시셀에서의 벽전하의 상태는 서브필드(8) 바로 전의 서브필드(1; 이전서브필드)에서 이 표시셀이 발광되었는지에 의존한다. 이전서브필드(1)에서 발광된 표시셀에서는, 이전서브필드(1)의 마지막 유지펄스가 인가된 순간에, 접지전위가 주사전극(S) 및 데이터전극(D)에 인가되며, 양의 전위(Vs)가 공통전극(C)에 인가된다. 이 전압인가상태에서, 유지방전은 이미 발생되어 있었고, 그래서 표시셀에서의 전기장은 균일하다. 따라서, 도 2a에 보인바와 같이, 이 표시셀에서는, 양의 벽전하(35)가 투명절연층(24)의 표면에서의 주사전극(S)의 영역에 대응하는 영역(주사전극(S) 위의 영역)에 구축되며, 음의 벽전하(36)가 투명절연층(24)의 표면에서의 공통전극(C)의 영역에 대응하는 영역(공통전극(C) 위의 영역)에 구축되고, 양의 벽전하(35)가 백색절연층(28)의 표면에서의 데이터전극(D)의 영역에 대응하는 영역(데이터전극(D) 위의 영역)에 구축된다. 전위(Vs)는 예를 들면 170V이다. 그러므로, 주사전극(S) 및 공통전극(C)상의 벽전하로 인한 전압(벽전압)도 170V이다.
한편, 유지방전이 이전서브필드(1)에서 일어나지 않는 표시셀에서는, 도 2e에 보인바와 같이, 거의 동일한 크기를 갖는 2개의 음의 전하들이 주사전극(S) 및 공통전극(C) 위에 각각 형성되는 반면, 양의 벽전하(35)는 데이터전극(D) 위에 형성된다. 따라서, 작은 벽전압이 면사이갭에서 아직은 발생되고 있다.
이러한 상태에서, 시간은 이전서브필드(1)로부터 유지소거기간(2)으로 바뀐다. 유지소거기간(2)은 제1유지소거기간(2a) 및 제2유지소거기간(2b)으로 이루어진다. 제1유지소거기간(2a)에서는, 데이터전극(D)에 대하여 양의 극성의 전위가 주사전극(S) 및 공통전극(C) 둘 다에 인가된다. 이 경우, 주사전극(S) 및 공통전극(C) 사이의 전위차(면사이전위차)를, 면방전 개시 전압(예컨대, 240V)보다 작지만, 면방전 개시 전압(예컨대, 이 실시예에서는 240V)으로부터 이전서브필드(1)에서 발광된 표시셀에서의 면사이갭에 형성되는 벽전하(예컨대, 이 실시예에서는 170V)를 감산하여 얻어진 값(240V - 170V = 70V) 이상으로 한다(도 2a 참조). 따라서, 이전서브필드(1)에서 유지방전이 일어난 표시셀에서, 전술한 벽전하는 면사이갭을 가로지르는 전위차에 중첩되어 표면방전이 발생하지만, 유지방전이 이전서브필드(1)에서 일어나지 않은 표시셀에서는, 표면방전은 일어나지 않는다. 구체적으로는, 양의 극성의 구형펄스전압(Vse2)이 주사전극(S)에 인가되는 반면, 양의 극성의 구형펄스전압(Vse1)이 공통전극(C)에 인가된다. 데이터전극(D)은 접지전위로 바이어스된다. Vse1은 예컨대 170V로 설정되고 Vse2는 예컨대 320V로 설정된다. 그러므로, 면사이갭에 걸리는 전위차는 Vse2 - Vse1 = 320V - 170V = 150V이다. 예비방전기간(7)에서는 데이터전극이 항상 접지전위로 바이어스됨에 주의해야 한다.
전술한 바와 같이, 이전서브필드(1)에 발광된 표시셀에서는, 주사전극(S) 및 공통전극(C) 사이의 전위차가 Vse2 - Vse1 = 150V이고 이것에 170V의 전압이 중첩되어, 약 320V의 총전압이 방전갭에 인가된다. 그 결과, 이 전압은 240V의 면방전 개시 전압을 초과하여, 표면방전을 발생한다. 이 경우, 도 2b에 보인 것처럼, 이 표면방전은 음의 벽전하가 주사전극(S) 및 공통전극(C) 둘 다의 위에 구축되게 한다. 그러나, 주사전극(S) 위의 음의 벽전하의 양은 공통전극(C) 위의 음의 벽전하의 전하량보다 크고, 그래서 면사이갭의 벽전하는 150V가 된다. 게다가, 이 표면방전은 주사전극(S) 및 데이터전극(D) 사이(대향갭)에서 거의 Vse2(= 320V)가 되는 총벽전압이 생기게 한다.
한편, 이전서브필드(1)에서 발광되지 않은 표시셀에서는, 도 2e에 보인 것처럼, 거의 동일한 음의 벽전하들이 주사전극(S) 및 공통전극(C) 위에서 각각 이미 형성되었으므로, 중첩되는 벽전하는 없다. 그러므로, 주사전극(S) 및 공통전극(C) 간의 전위차는 240V보다 작은 Vse2 - Vse1 = 150V로 유지되며, 그래서 표면방전은 일어나지 않는다.
도 2b에 보인바와 같은 상태에서, 주사전극(S) 위에 형성된 음의 벽전하는 양이 너무 많아, 주사전극(S)의 전위가 나중에 설명되는 주사기간(5) 및 유지기간(6)에서 접지전위로 감소되는 때에 대향갭에서는 오방전이 일어나게 된다. 그러므로, 대향방전이 제2유지소거기간(2b)에 발생되어 주사전극(S) 위의 음의 벽전하의 양을 조절한다. 구체적으로는, 주사전극(S)의 전위는 전위(Vse4)로 감소되고 공통전극(C)의 전위는 전위(Vse3)로 설정된다. 전위(Vse4)의 크기는, 대향방전이, 제1유지소거기간(2a)에 표면 방전이 일어난 표시셀에서는 일어나지만 표면방전이 일어나지 않은 표시셀에서는 일어나지 않게 되도록 가정될 것이다. 즉, Vse2 - Vse4의 값이 대향방전 개시 전압(예컨대, 본 실시예에서는 160V) 이상으로 설정된다. 예를 들면, Vse3은 150V로 설정되고 Vse4는 100V로 설정된다. 그러므로, Vse2 - Vse4 = 200V이고, 따라서 대향방전이 발생한다. 이렇게 발생된 대향방전은 주사전극(S) 위의 음의 벽전압과 데이터전극(D) 위의 양의 벽전압을 감소시킨다. 그러나, 주사전극(S)의 전위는 데이터전극(D)의 전위에 대하여 양이므로, 음의 벽전압 및 양의 벽전압이 주사전극(S) 및 데이터전극(D) 위에 각각 남게 된다. 게다가, 공통전극을 양의 전위(Vse3 = 150V)로 바이어스함으로써, 공통전극(C) 위에도 음의 벽전압을 남겨두는 것이 가능하다.
유지방전이 이전서브필드(1)에서 일어나지 않았고 그러므로 제1유지소거기간(2a)에서 표면방전이 일어나지 않은 표시셀에서는, 도 2e에 보인 것처럼, 음의 벽전하가 이미 주사전극(S) 및 공통전극(C) 둘 다의 위에 형성되었고, 그래서 양의 전위가 주사전극(S) 및 공통전극(C)에 인가되는 경우에도 대향방전은 일어나지 않는다는 것에 주의해야 한다.
그 결과, 유지소거기간(2)의 끝에서, 표시셀의 벽전하배열은, 도 2c 에 보인 것처럼, 거의 동일한 크기를 갖는 음의 벽전하들이 주사전극(S) 및 공통전극(C) 위에 각각 형성되고 양의 벽전하는 데이터전극(D) 위에 형성되도록 하는 배열이다. 이 벽전하배열은 도 2e에 보인 것과 같이 이전서브필드(1)에 발광하지 않은 표시셀의 벽전하배열과 동일하다. 즉, 유지소거기간(2)에는, 이전서브필드(1)의 상태에 의해 야기된 표시셀들 사이의 벽전하배열에서의 차이를 제거하여, 표시셀들을 초기화하는 것이 가능하다.
이후로는, 도 9에 보인 종래의 PDP구동방법의 절차들과 동일한 절차들이 프라이밍기간(3), 프라이밍소거기간(4), 주사기간(5) 및 유지기간(6)에서 수행된다.
프라이밍기간(3)에서는, 다음의 처리에서 낮은 전압의 기입방전을 발생하는 것을 가능하게 하기 위하여, 프라이밍방전이 프라이밍효과를 얻도록 발생된다. 도 1에 보인바와 같이, 공통전극(C)이 접지전위로 바이어스된다. 한편, 주사전극(S)의 전위는 전위(Vse3)로부터 더 높은 전압(Vp1)으로 연속적으로 증가된다. 즉, 양의 극성의 램프파형의 전압이 주사전극(S)에 인가된다. Vp1은 예컨대 360 내지 400V이다. 그러므로, 주사전극(S)은 공통전극(C) 및 데이터전극(D)에 대하여 양의 극성으로 되고, 그래서 면방전 개시 전압보다 높은 전압이 주사전극(S) 및 데이터전극(D) 사이의 갭(면사이갭)에 인가되고 대향방전 개시 전압보다 높은 전압이 주사전극(S) 및 데이터전극(D) 사이의 대항갭에 인가된다. 따라서, 모든 표시셀에서는, 약 프라이밍방전이 면사이갭 및 대향갭에서 발생한다. 이 프라이밍방전은 표시셀에서의 방전기체가 전기분해로 해리되게 하여, 양이온 및 전자들을 표시셀에 공급하고, 그래서 나중에 설명되는 주사기간(5)과 유지기간(6)에서는 방전이 쉽게 일어난다. 프라이밍방전이 그렇게 일어난 경우, 결과적으로 표시셀에서의 벽전하배열은, 도 2d에 보인 것처럼, 공통전극(C) 위의 음의 벽전하의 양은 방전갭 근처에서 감소하고 주사전극(S) 위의 음의 벽전하의 양은 전체적으로 증가하고 특히 방전갭 근처에서 증가하는 반면 양의 벽전하의 양은 데이터전극(D) 위의 주사전극(S)에 대향하는 영역에서 증가하도록 하는 벽전하배열이 된다.
프라이밍소거기간(4)에서는, 공통전극(C)은 전위(Vs)로 바이어스된다고 가정된다. 또, 주사전극(S)의 전위는 일단 전위(Vs)로 불연속적으로 감소한 다음 전위(Vs)에서 접지전위로 연속적으로 감소한다. 따라서, 위에서 설명된 프라이밍기간(3)에서의 상태와는 반대로, 공통전극(C)은 주사전극(S)에 대하여 극성이 양으로 된다. 그러므로, 전술한 프라이밍방전에 반대인 약 방전, 즉 프라이밍소거전류가 면사이갭에서 발생하여 프라이밍방전에 의해 형성된 벽전하를 소거할 수 있게 한다. 그 결과, 표시셀에서의 벽전하배열은 도 2e에 보인바와 같이 된다. 도 2e에 보인 벽전하배열은 도 2c에 보인 벽전하배열, 즉 프라이밍방전 전의 벽전하배열과 동일하다. 그러면, 예비방전기간(7)이 끝난다. 전술한 램프파형이 약 40 내지 80㎲의 폭을 가짐에 주의해야 한다.
주사기간(5)에서는, 종래의 구동방법에 의한 것처럼, 양의 전위(Vbw)가 주사전극(S)에 인가되고 양의 전위(Vsw)는 공통전극(C)에 인가된다. 전위(Vbw)는 예컨대 약 50 내지 100V이고 전위(Vsw)는 예컨대 약 170 내지 190V이다. 이러한 상태에서, 전위가 접지전위로 감소하는 음의 주사펄스(9)가 주사전극들(S1 내지 Sm)에 순차적으로 인가된다. 이 주사펄스(9)와 타이밍을 동기하여, 데이터펄스(10)가 데이터전극들(D1 내지 Dn)에 표시데이터에 기초하여 선택적으로 인가된다. 데이터펄스(10)의 전압은 예컨대 60 내지 70V로 설정된다. 데이터펄스(10)가 인가된 화소에서는, 주사펄스(9) 및 데이터펄스(10)의 총전압이 주사전극(S) 및 데이터전극(D) 사이의 갭(대향갭)에 인가된다. 이 총전압이 대향방전 개시 전압 이상까지가 되므로, 기입방전은 대향갭에서 발생한다.
종래의 PDP구동방법에 의해, 도 10d에 보인 것처럼, 양의 벽전하가 공통전극(C) 위에 미리 형성되고, 그래서 기입방전이 일어날 때 주사전극(S) 및 공통전극(C) 사이의 갭(면사이갭)에서도 전하가 이동함에 주의해야 한다. 한편, 본 발명에 의해, 음의 벽전하가 공통전극(C) 위뿐 아니라 주사전극(S) 위에도 미리 형성되고, 그래서 기입방전이 일어날 때 면사이갭에서는 전하가 이동하지 않는다.
기입방전이 일어난 표시셀에서는, 도 10e에 보인 것처럼, 주사전극(S)은 음의 극성으로 되고, 그래서 양의 벽전하가 주사전극(S) 위에 구축된다. 게다가, 공통전극(C)이 양의 극성의 전위로 바이어스되므로, 음의 벽전하가 공통전극(C) 위에 구축된다. 더욱이, 데이터전극(D)은 주사전극(S)에 대해서는 극성이 양이나 공통전극(C)에 대해서는 극성이 음이고, 그래서 벽전하는 데이터전극(D) 위에 구축된다.
기입방전이 일어난 표시셀에서는, 도 10e에 보인 것처럼 주사전극(S)은 음의 극성이 되고, 그래서 양의 벽전하가 주사전극(S)상에 구축된다. 게다가, 공통전극(C)이 양의 극성의 전위로 바이어스되므로, 음의 벽전하가 공통전극(C)상에 구축된다. 더욱이, 데이터전극(D)은 주사전극(S)에 대하여는 극성이 양이나 공통전극(C)에 대하여는 극성이 음이고, 그래서 벽전하는 데이터전극(D)상에 조금만 구축된다.
한편, 데이터펄스(10)가 인가되지 않는 표시셀에서, 대향갭의 전위를 대향방전 개시 전압에 도달하게 하기 위해 주사펄스(9)만 인가하는 것은 충분하지 않고, 그래서 기입방전은 일어나지 않는다. 그러므로, 벽전하의 상태는 도 2e에 보인 것과 같은 벽전하배열에서 변화지 않고 유지된다. 따라서, 표시셀들의 각각에 대한 두 벽전하 상태들이 데이터펄스(10)를 인가하거나 인가하지 않음으로써 만들어질 수 있다. 도 19의 데이터펄스(10)의 사선부에서, 데이터펄스(10)는 표시데이터에 따라 인가되거나 인가되지 않을 것이다.
주사펄스(9)가 주사전극들(S; S1-Sm)의 모두에 인가된 경우, 유지기간(6)에 들어간다. 유지기간(6)에서는, 구동방법과 벽전하배열이 종래의 구동방법에 의한 것들과 동일하다. 즉, 기입방전이 주사전극(5)에서 발생했을 때에만, 유지방전이 일어나 관련 표시셀을 발광시킨다. 따라서 표시셀의 발광여부를 제어하는 것이 가능하다.
전술한 예비방전기간(7), 주사기간(5) 및 유지기간(6)은 연합하여 서브필드(8)를 구성한다. PDP상에 영상을 표시하기 위하여, 한 화면의 영상정보를 표시하기 위한 기간이 되는 하나의 필드에 하나의 서브필드 또는 복수개의 서브필드들을 제공함으로써 영상의 계조는 표시될 수 있고, 필드가 하나보다 많은 서브필드들을 가진다면, 유지방전을 발생하는 횟수를 제어하기 위하여, 서로 다른 수의 유지펄스들을 복수개의 서브필드들에 제공하여 이러한 서브필드들의 각각의 발광여부를 선택한다.
전술한 바와 같이, 본 실시예에 의해, 유지소거기간(2)의 끝에서는, 도 2c에 보인 것처럼, 음의 벽전하가 주사전극(S) 및 공통전극(C) 위에 형성될 수 있다. 따라서, 주사기간(5)에서의 기입방전으로 인한 전하 이동을 방지할 수 있다. 그 결과, 전력낭비가 감소될 수 있다.
구체적으로는, 약 200㎂의 피크전류가 기입방전 때문에 각 표시셀에서 흐르게 되는 종래의 구동방법에 대조적으로, 본 실시예는 피크전류를 약 130㎂로 감소할 수 있다.
[제2실시예]
다음으로 본 발명의 제2실시예를 설명할 것이다. 도 3은 본 발명의 제2실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도이다. 본 실시예에 관련된 PDP는 제1실시예에 관련된 전술의 PDP의 구성과 동일한 구성을 가진다.
전술한 제1실시예와 비교하면, 본 실시예에 관련된 PDP구동방법은 이전서브필드(1)의 마지막 유지펄스의 극성을 반전시킨다. 이렇게 하기 위해, 본 실시예는 구체적으로는 주사전극(S)에 인가되는 구동파형의 극성과 공통전극(C)에 인가되는 구동파형의 극성을 서로 반대가 되게 한다. 즉, 제2실시예에서는, 유지소거기간(2)에, 전술한 제1실시예에서 공통전극(C)에 인가되는 구동파형이 주사전극(S)이 인가되는 반면, 전술한 제1실시예에서 주사전극(S)에 인가되는 구동파형이 공통전극(C)에 인가된다. 전술한 것을 제외한 제2실시예의 다른 처리들은 전술한 제1실시예에 관련된 PDP구동방법의 처리들과 동일하다. 그러므로, 유지소거기간(2)에서의 본 실시예에 의한 벽전하배열에서, 주사전극(S)과 공통전극(C)은 도 2a 내지 2c에서 서로 바뀐다. 게다가, 본 실시예는 전술한 제1실시예의 의한 작용 및 효과와 동일한 작용 및 효과를 제공한다.
[제3실시예]
다음으로 본 발명의 제3실시예를 설명할 것이다. 본 실시예에 관련된 PDP는 전술한 제1실시예와 동일한 구성을 가진다. 도 2a 내지 2e에서 또 도 5a 내지 5e에서처럼, 양의 벽전하(35)와 음의 벽전하(36)는 다각형으로 보여지나, 양 및 음의 벽전하들(35 및 36)의 높이는 절연층 상의 벽전하에 의해 발생된 전위차인 벽전압의 크기로 표시된다. 참조기호 S는 주사전극을 나타내며, 참조기호 C는 공통전극을 나타내고, 참조기호 D는 데이터전극을 나타낸다. 도 4에 보인바와 같이, 제1실시예의 경우에서처럼, 제3실시예에 관련된 PDP구동방법에 의해서도, 각 필드는 하나 또는 복수의 서브필드들로 이루어지고, 하나의 서브필드(8)는 예비방전기간(7), 주사기간(5) 및 유지기간(6)으로 이루어진다. 게다가, 예비방전기간(7)은 유지소거기간(2), 프라이밍기간(3), 및 프라이밍소거기간(4)으로 이루어진다. 게다가, 유지소거기간(2)은 제1유지소거기간(2a) 및 제2유지소거기간(2b)으로 이루어진다. 이 실시예의 PDP구동방법은 프라이밍기간(3)을 제외하면 전술한 제1실시예의 구동방법과 동일하다. 그러므로, 이 구동방법은 프라이밍기간(3)을 제외하고는 자세히 설명되지 않는다.
예비방전기간(7)의 유지소거기간(2)에서의 구동파형 및 벽전하배열은 전술한 제1실시예에 의한 구동파형 및 벽전하배열과 동일하다. 즉, 유지소거기간(2)의 개시 시에 이전서브필드(1)에서 발광된 표시셀에서는, 도 5a에 보인 것처럼 양의 벽전하가 주사전극(S) 및 데이터전극(D) 위에 형성되고 음의 벽전하가 공통전극(C) 위에 형성되기 때문에, 이 표시셀의 전기장이 균일하게 된다. 한편, 이전서브필드(1)에서 발광되지 않은 표시셀은, 도 5e에 보인 것처럼 음의 벽전하가 주사전극(S) 및 공통전극(C) 위에 형성되고 양의 벽전하는 데이터전극(D) 위에 형성되는 벽전하배열을 가진다.
이후로, 제1유지소거기간(2a)에서는, 데이터전극(D)의 전위에 대하여 양이 되는 전위가 주사전극(S) 및 공통전극(C)에 인가되어 표면방전을 발생하고, 따라서 이전서브필드(1)에서 발광된 벽전하에는, 큰 음의 벽전하가 주사전극(S) 위에 형성되며, 주사전극(S) 위의 벽전하보다 크기가 작은 음의 벽전하가 공통전극(C) 위에 형성되고, 양의 벽전하가 데이터전극(D)위에 형성되는 도 5b에 보인 것과 같은 벽전하배열이 제공된다. 다음으로, 제2유지소거기간(2b)에서는, 주사전극(S)의 전위가 대향방전 개시 전압보다 작지 않은 전위차에 의해 감소되어, 이전서브필드(1)에서 발광되지 않은 표시셀에는, 거의 동일한 크기를 갖는 음의 벽전하들이 주사전극(S) 및 공통전극(C) 위에 각각 형성되고 양의 벽전하가 데이터전극(D) 위에 형성되는 도 5c에 보인 것과 같은 벽전하배열이 제공된다. 그 결과, 유지소거기간(2)의 끝에는, 표시셀들은, 이전서브필드(1)에서 이 표시셀들이 발광되었는지에 무관하게 도 5c에 보인바와 같은 벽전하배열을 가진다.
프라이밍기간(3)에서는, 공통전극(C)에 인가되는 전위가 전위(Vse4)로부터 전압(Vp2)으로 연속적으로 충전되는 반면, 이와 동시에 주사전극(S)에 인가되는 전위는 Vse3에서 Vse3 및 Vp2보다 큰 Vp1으로 연속적으로 증가된다. 즉, 양의 극성을 갖는 램프파형의 전압이 주사전극(S) 및 공통전극(C)에 인가되어 공통전극(C) 및 데이터전극(D)의 전위들에 대하여 주사전극(S)의 전위를 점차로 양이 되게 바꾼다. 이 경우, 전위(Vp1)의 값은, 이것의 접지전위에 대한 차이가 대향방전 개시 전압보다 작지 않게 되고 이것의 전위(Vp2)에 대한 차이가 면방전 개시 전압보다 작게 되도록 되어진다. 이는, 주로 주사전극(S) 및 데이터전극(D) 사이의 갭(대향갭)에서 프라이밍방전으로서 약 방전을 발생할 수있게 하고 주사전극(S) 및 공통전극(C) 사이의 갭(면사이갭)에서의 표면방전을 억제할 수 있게 한다. 표면방전에 비하여, 대향방전은 화면의 휘도에 대한 영향이 작아, 표면방전을 억제하여 프라이밍방전으로 인한 광방출을 억제하고, 따라서 흑휘도를 줄이는 것이 가능하다.
구체적으로는, 전위(Vp1)는 예컨대 360 내지 400V이다. 이 경우, 공통전극(C)이 접지전위로 바이어스된다고 가정하면, 약 방전이 대향갭 및 면사이갭에서 일어난다. 그러나, 공통전극(C)에 인가되는 전압(Vp2)이 증가할수록, 표면방전의 세기는 감소한다. Vp1 - Vp2의 값이 면방전 개시 전압인 240V보다 크지 않다면, 방전갭에서의 방전의 분산은 사라지고, 따라서 대향방전이 주로 제공된다. 프라이밍방전이 주로 대향갭에서 희미하게 된다면, 방전갭에서의 방전의 분산은 사라져, 프라이밍방전의 휘도가 감소한다. Vp1 = 380V 이고 Vp2 = 140V이면, Vp1 - Vp2 = 240V이고, 그래서 방전이 주로 대향방전이 되어, 휘도가 감소된다. 이러한 휘도 감소는 어두운 표시에서의 휘도를 줄일 수 있게 하여, 영상의 콘트라스트를 향상시킨다. 그러나, 프라이밍방전에서, 표면방전은 약간은 일어난다. 프라이밍방전 시의 대향방전부분에서, 주사전극(S)은 양의 극성으로 되어, 프라이밍방전이 대향방전만으로 이루어진다면, 양이온과 MgO막과의 충돌로 인한 2차전자방출은 없고, 따라서 방전이 불안정하게 된다. 그러므로, 표면방전을 약간은 발생시킴으로써, 프라이밍방전은 안정화될 수 있다.
Vp2를 증가시키는 이 기술이 도 9에 보인 종래의 구동파형에 적용되는 경우, 프라이밍효과는 불충분하게 되어, 디스플레이는 깜빡거리게 된다. 이러한 흑휘도의 감소는 이 기술을 본 실시예의 유지소거부분에서의 구동파형과 결합함으로써만 실현될 수 있다. 프라이밍기간(3)의 끝에서의 표시셀의 벽전하배열은, 도 5d에 보인 것처럼, 도 5c에 보인 바와 같은 프라이밍방전의 발생 전의 벽전하배열에 비하여, 주사전극(S) 위의 음의 벽전하의 양이 증가되고 데이터전극(D) 위에서의 주사전극(S)에 대향하는 영역에서의 양의 벽전하의 양이 증가되도록 하는 벽전하배열이다.
프라이밍소거기간(4)에서는, 프라이밍방전에 의해 발생된 벽전하의 상태를 대략 프라이밍방전의 발생 전의 상태로 되돌리는 처리가 수행된다. 즉, 주사전극(S)의 전위는 전위(Vp1)와의 전위차가 대향방전 개시 전압보다 작은 전위로 불연속적으로 증가된 다음 이 전위로부터 접지전위로 연속적으로 감소된다. 한편, 공통전극(C)의 전위는 전위(Vs)가 된다고 가정한다. 따라서, 주사전극(S) 및 데이터전극(D) 사이에서는, 약 방전(프라이밍소거방전)이 위에서 설명된 프라이밍방전에서와는 반대 방향으로 일어나, 프라이밍방전에 의해 형성된 벽전하는 소거될 수 있게 된다. 도 5e에 보인바와 같은 벽전하배열이 표시셀에 제공된다. 도 5e에 보인 벽전하배열은 도 5c에 보인 벽전하배열, 즉 프라이밍방전 전의 벽전하배열과 동일하다. 그러면, 예비방전기간(7)이 끝난다. 전술한 램프파형이 40 내지 80㎲의 폭을 가짐에 주의해야 한다.
주사기간(5) 및 유지기간(6)에서, 구동방법 및 벽전하배열은 전술한 제1실시예에 의한 것들과 동일하다. 즉, 주사기간(5)에서는, 유지방전이 표시데이터에 기초하여 표시셀에서 선택적으로 발생하는 반면, 유지기간(6)에서는, 유지방전은 기입방전이 주사기간(5)에 일어난 표시셀에서만 발생한다. 따라서, 영상은 표시될 수 있다.
본 실시예의 의해, 유지소거기간(2)의 끝에서는, 도 5c에 보인바와 같이, 음 의 벽전하가 주사전극(S) 및 공통전극(C) 위에 형성될 수 있다. 따라서, 전하가 주사전극(S) 및 공통전극(C)사이에서 이동하는 것을 방지하는 것이 가능하여, 전력낭비를 줄일 수 있다.
게다가, 프라이밍기간(3)에서는, 프라이밍방전 시의 표면방전의 비율이 프라이밍방전의 휘도를 줄이도록 감소될 수 있다. 따라서 PDP의 흑휘도를 줄여, 영상의 콘트라스트를 향상시키는 것이 가능하다.
구체적으로는, 기입방전 때문에 각 표시셀에서는 약 200㎂의 피크전류가 흐르는 종래의 구동방법에 비하여, 본 실시예는 약 130㎂의 피크전류로 감소할 수 있다. 게다가, 프라이밍방전 시에 표면방전을 없앰으로써, 각 필드(60㎐)가 12개의 서브필드들로 이루어진다면, 약 0.8cd/㎡의 종래의 흑휘도값은 0.18cd/㎡으로 감소될 수 있다.
[제4실시예]
다음으로 본 발명의 제4실시예가 설명될 것이다. 도 6은 본 발명의 제4실시예에 관련된 PDP를 구동하기 위한 방법을 보여주는 파형도이다. 이 실시예에 관련된 PDP의 구성은 전술한 제1 내지 제3실시예들에 관련된 PDP의 구성과 동일하다.
제4실시예에 관련된 PDP구동방법은, 이전서브필드(1)의 마지막 유지펄스의 극성이 반전된다는 점에서 전술한 제3실시예와는 다르다. 그러므로, 유지소거기간(2)에서는, 주사전극(S)에 인가되는 구동파형은 공통전극(C)에 인가되는 구동파형과는 반대로 만들어진다. 즉, 제4실시예에 의해, 유지소거기간(2)에서는, 전술한 제3실시예에서 공통전극(C)에 인가되던 구동파형이 주사전극(S)에 인가 되고, 전술한 제3실시예에서 주사전극(S)에 인가되던 구동파형이 공통전극(C)에 인가된다. 제4실시예의 PDP구동방법의 다른 처리들은 전술한 제3실시예에 관련된 PDP구동방법의 처리들과 동일하다. 그러므로, 유지소거기간(2)에서의 벽전하배열에서, 주사전극(S)과 공통전극(C)은 도 5a 내지 5c에서 서로 바뀐다. 게다가, 본 실시예는 전술한 제3실시예에 의한 작용 및 효과와 동일한 작용 및 효과를 제공한다.
전술한 제1 내지 제4실시예들은 약 240V의 면방전 개시 전압과 약 160V의 대향방전 개시 전압을 갖는 PDP를 사용하였지만, 본 발명의 PDP는 이러한 것에 한정되지 않는다. 또, 전술한 제1 내지 제4실시예들은 도 6 및 7에 보인 구성을 가진 PDP를 사용하였지만, 본 발명의 PDP는 이러한 구성에 한정되지 않는다. 게다가, 전술한 제1 내지 제4실시예들에서는 데이터전극(D)이 예비방전기간(7) 및 유지기간(6)에 접지전위로 바이어스되었지만, 본 발명은 이것에 한정되지 않는다. 더욱이나, 전술한 제1 내지 제4실시예들에서는 구동파형들이 모다 양의 극성으로 되어 있었지만, 본 발명은 이것에 한정되지 않고, 예를 들면, 구동파형은 음의 극성의 구동파형이나 양의 극성의 전압 및 음의 극성의 전압을 가져도 좋다.
[시험예]
다음으로 본 발명의 효과를 구체적으로 설명할 것이다. 먼저, 본 발명자는 2인치×2인치의 화면크기와 50×150 표시셀들을 갖는 PDP에 대해 시험하였다. 본원의 시험용 PDP는 전술한 제1실시예에 관련된 구조와 거의 동일한 PDP표시셀구조를 가진다. 그러나, 본원의 시험용 PDP에서는, 면방전 개시 전압은 약 220V로 설정되었고 대향방전 개시 전압은 약 175V로 설정되었다. 따라서, 방전갭은 약 70㎛로 설정되었고 대향방전갭은 약 100㎛로 설정되었다. 표시셀의 크기는 세로 0.81㎜ 가로 0.27㎜로 설정되었다. 게다가, 본원의 시험용 PDP는 기본특성들을 측정하기 위해 만들어졌으므로, 제1실시예에 관련된 상업제품으로서의 PDP와는 다르고, 그래서 구동특성들에 관련되지 않은 그것의 부품들은 구성에서 많이 생략되었다. 예를 들면, 본원의 시험용 PDP에는 EMI에 대한 보호를 위해 그리고 흑휘도를 줄이기 위해 PDP 제품의 표시면 쪽에 배치된 앞면필터가 제공되지 않았다. 게다가, 각 표시셀의 형광층이 RGB의 삼색으로 채색된 PDP 제품과는 대조적으로, 본원의 시험용 PDP에서는, 모든 표시셀들에 각각 녹색형광체이 제공되었다. 따라서, 본원의 시험용 PDP는 표시셀들에 인가되는 전압으로서 전술한 제1실시예에서 예시된 PDP의 그것과 거의 동일한 전압을 가지지만 다른 비율로 방출된 광을 사용한다. 그러므로, 표 1에 열거된 흑휘도의 절대값은 전술한 제1실시예에서 주어진 PDP의 휘도값과 약간 다르다.
본 발명자는 전술한 제3실시예에서 보인것과 같은 구동파형을 사용하여 시험용 PDP을 구동하여 흑휘도를 측정하였다. 표 1에 보인바와 같이, Vp1 - Vp2의 감소값으로써, 흑휘도는 감소되었다. 이는 표면방전이 프라이밍기간에 약간 일어났기 때문이라고 생각된다.
Vp1 (V)
370 380 390 400
Vp2 (V) 0 4.15 4.38 4.49 4.78
20 4.17 4.50 4.47 5.01
40 3.35 4.08 4.62 4.97
60 1.86 2.42 3.16 4.03
80 0.82 1.80 2.51 2.92
100 0.69 1.11 2.17 2.82
110 0.58 1.11 1.75 2.68
120 0.54 1.10 1.48 2.54
130 0.09 1.06 1.08 2.37
140 0.07 0.09 0.77 2.22
150 0.07 0.08 0.12 2.10
160 0.06 0.08 0.10 0.06
(단위: cd/㎡)
본 발명이 위의 실시예들 및 시험예에 한정되지 않고 본 발명의 범위 및 사상으로부터 벗어남 없이 변경 및 변형될 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 의하면, 기입동작시의 기입방전전류를 감소시켜 플라즈마디스플레이패널을 구동할 때의 주사구동기의 전력낭비를 줄이는 것이 가능하다. 또한 프라이밍방전 및 프라이밍소거방전 시의 표면방전을 억제하여 PDP의 흑휘도를 줄이는 것이 가능하다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 서로 대향하게 배치된 제1절연기판 및 제2절연기판, 상기 제1절연기판의 상기 제2절연기판에 마주하는 표면상에 제1방향으로 교대로 배치된 복수개의 주사전극 및 복수개의 공통전극, 상기 제2절연기판의 상기 제1절연기판에 마주하는 쪽에 제1방향에 수직한 제2방향으로 배치된 복수개의 데이터전극, 상기 주사전극 및 상기 공통전극 사이에 배치된 복수개의 방전갭, 및 상기 방전갭과 데이터전극의 교차점들 중의 하나를 각각 구비하는 복수개의 화소를 포함하는 AC형 플라즈마디스플레이패널을, 표시데이터에 기초하여 구동하기 위한 AC형 플라즈마디스플레이패널 구동방법에 있어서,
    하나의 영상을 표시하는 필드의 각각을 하나 또는 복수개의 서브필드로 세분하는 단계로서, 상기 하나 또는 복수개의 서브필드는, 상기 화소의 각각에서의 전하상태를 초기화하기 위한 예비방전기간, 상기 표시데이터에 기초하여 상기 화소에 벽전하를 선택적으로 형성하기 위한 주사기간, 및 상기 주사전극 및 상기 공통전극에 전압을 교대로 인가하여, 상기 벽전하가 형성된 화소에서 상기 주사전극 위의 영역에 해당하는 주사전극영역 및 상기 공통전극 위의 영역에 해당하는 공통전극영역 간에 유지방전을 발생하기 위한 유지기간으로 구성되는, 단계; 및
    상기 예비방전기간에 상기 주사전극영역 및 상기 공통전극영역 모두에 음의 벽전하를 형성하는 단계를 포함하고,
    상기 예비방전기간은 상기 화소 각각의 전하상태를 초기화하기 위한 유지소거기간을 포함하며, 상기 유지소거기간에서는 음의 벽전하가 상기 주사전극영역 및 상기 공통전극영역 모두에 형성되며,
    상기 유지소거기간은, 제1유지소거기간 및 제2유지소거기간으로 이루어지고, 상기 구동방법은,
    상기 제1유지소거기간에, 상기 주사전극에 전위를 인가하고 상기 공통전극에 다른 전위를 각각 인가하여 상기 주사전극영역과 상기 공통전극영역 간에 표면방전을 발생시켜 상기 주사전극영역 및 상기 공통전극영역에 음의 벽전하를 형성하는 단계로서, 상기 주사전극에 인가되는 전위와 상기 공통전극에 인가되는 전위는 상이하며 둘다 상기 데이터전극에 인가되는 전위보다 높은, 단계 ; 및
    상기 제2유지소거기간에, 상기 주사전극영역 또는 상기 공통전극영역과 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 간에 대향방전을 발생시켜, 상기 주사전극영역과 상기 데이터전극영역 사이의 상기 벽전하에 의해 발생된 벽전압의 크기 및 상기 공통전극영역과 상기 데이터전극영역 사이에서 발생된 벽전압의 크기 양자가, 상기 주사전극영역 및 상기 공통전극영역의 각각과 상기 데이터전극영역 간의 대향방전 개시 전압보다 작게 되도록, 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역에서의 벽전하의 양을 조절하는 단계를 포함하는, AC형 플라즈마디스플레이패널 구동방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 서브필드 중의 적어도 하나의 서브필드에서, 상기 예비방전기간은, 상기 화소에서 예비방전을 발생하여 상기 화소에서의 방전을 발생하기 쉽게 만드는 프라이밍기간, 및 상기 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 가지는 AC형 플라즈마디스플레이패널 구동방법.
  6. 제5항에 있어서,
    상기 예비방전기간에서, 상기 유지소거기간은 상기 프라이밍기간 및 상기 프라이밍소거기간보다 타이밍이 앞서는 AC형 플라즈마디스플레이패널 구동방법.
  7. 삭제
  8. 제3항에 있어서,
    상기 제1유지소거기간에 상기 주사전극영역 및 상기 공통전극영역 둘 다에서 음의 벽전하를 형성하는 상기 단계에 의해, 상기 주사전극에 인가되는 상기 전위와 상기 공통전극에 인가되는 상기 전위 간의 전위차는, 상기 주사전극영역 및 상기 공통전극영역 간의 면방전 개시 전압으로부터, 상기 제1유지소거기간이 속하는 서브필드 바로 앞의 서브필드에서의 유지방전에 의해 형성된 벽전하 때문에 상기 주사전극영역 및 상기 공통전극영역 간에 발생된 벽전압을 감산하여 얻어진 전압보다는 작지 않고 상기 면방전 개시 전압보다는 작도록 설정되는 AC형 플라즈마디스플레이패널 구동방법.
  9. 제3항에 있어서,
    상기 제2유지소거기간에 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역의 벽전하의 양을 조절하는 상기 단계에 의해, 상기 주사전극에 인가되는 상기 전위 또는 상기 공통전극에 인가되는 상기 전위 중에서 상기 제1유지소거기간에 높은 전위가 되는 전위는 상기 대향방전 개시 전압보다 작지 않은 전위차만큼 감소되나, 상기 주사전극에 인가되는 상기 전위 및 상기 공통전극에 인가되는 상기 전위를 상기 데이터전극에 인가되는 상기 전위보다 높게 유지하는 AC형 플라즈마디스플레이패널 구동방법.
  10. 제3항에 있어서,
    상기 제2유지소거기간에 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역의 벽전하의 양을 조절하는 상기 단계에 의해, 상기 주사전극 및 상기 데이터전극 간의 전위차는 상기 대향방전 개시 전압보다 낮은 값으로 설정되고, 상기 공통전극 및 상기 데이터전극 간의 전위차는 상기 대향방전 개시 전압보다 낮은 값으로 설정되는 AC형 플라즈마디스플레이패널 구동방법.
  11. 제5항에 있어서,
    상기 프라이밍기간에, 상기 주사전극 및 상기 공통전극 중의 어느 하나의 전위를, 제1전위로부터 상기 제1전위보다 높고 상기 데이터전극의 전위와의 전위차가 상기 대향방전 개시 전압보다 작지 않은 제2전위로 연속적으로 증가시키고, 동시에, 상기 주사전극 및 상기 공통전극 중의 다른 하나의 전극의 전위를, 상기 제2전위보다 낮고 상기 제2전위와의 전위차는 상기 면방전 개시 전압보다 낮은 제3전위로 설정하는 단계; 및
    상기 프라이밍소거기간에, 상기 주사전극 및 상기 공통전극 중의 상기 어느 하나의 전극의 전위를, 상기 제2전위로부터 상기 제2전위보다 낮고 상기 제2전위의 전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제4전위로 감소시킨 다음, 상기 어느 하나의 전극의 상기 전위를, 상기 제4전위로부터 상기 데이터전극에 인가되는 상기 전위로 연속적으로 감소시키는 단계를 더 포함하는 AC형 플라즈마디스플레이패널 구동방법.
  12. 제11항에 있어서,
    상기 데이터전극에 인가되는 상기 전위는 접지전위로 바이어스되는 AC형 플라즈마디스플레이패널 구동방법.
  13. 제3항에 있어서,
    상기 AC형 플라즈마디스플레이패널에서, 상기 주사전극영역 및 상기 공통전극영역 간의 상기 면방전 개시 전압은, 상기 주사전극영역 및 상기 공통전극영역의 각각과, 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 사이의 상기 대향방전 개시 전압보다 높은 AC형 플라즈마디스플레이패널 구동방법.
  14. 제13항에 있어서,
    상기 면방전 개시 전압 및 상기 대향방전 개시 전압 간의 차이는 50V 내지 120V인 AC형 플라즈마디스플레이패널 구동방법.
  15. 서로 대향하게 배치된 제1 절연기판 및 제2절연기판, 상기 제1절연기판에서의 상기 제2절연기판에 마주하는 표면상에 번갈아 배치되며 제1방향으로 연장된 복수개의 주사전극 및 복수개의 공동전극, 상기 복수개의 주사전극 및 상기 복수개의 공통전극을 덮도록 형성된 제1절연층, 상기 제2절연기판에서의 상기 제1절연기판에 마주하는 표면에 배치되며 상기 제1방향에 수직한 제2방향으로 연장되는 복수개의 데이터전극, 및 상기 데이터전극을 덮도록 형성된 제2절연층을 포함하여, 화소의 각각이 상기 데이터전극과 상기 주사전극 및 상기 공통전극의 각각 간에 하나의 최근접점을 갖는 방식으로 매트릭스형태로 화소가 형성된 구성의 AC형 플라즈마디스플레이패널을, 표시데이터에 기초하여, 상기 주사전극영역 및 상기 공통전극영역 간의 면방전 개시 전압은, 상기 주사전극영역 및 상기 공통전극영역의 각각과, 상기 제2절연층의 상기 표면에서의 상기 데이터전극 위의 영역에 해당하는 데이터전극영역 간의 대향방전 개시 전압보다 높고, 하나의 영상을 표시하는 필드 각각은 하나 또는 복수개의 서브필드로 세분되며, 상기 하나 또는 복수개의 서브필드는, 상기 화소 각각에서의 충전상태를 초기화하고 또 방전의 발생을 용이하게 하기 위한 예비방전기간, 상기 표시데이터에 기초하여 상기 화소에 벽전하를 선택적으로 형성하기 위한 주사기간, 및 상기 주사전극 및 상기 공통전극에 전압을 번갈아 인가하여, 상기 벽전하가 형성된 화소에서, 상기 제1절연층의 상기 표면상의 상기 주사전극 위의 영역에 해당하는 주사전극영역 및 상기 공통전극 위의 영역에 해당하는 공통전극영역 간에, 유지방전을 발생하기 위한 유지기간을 가지며, 상기 예비방전기간은 상기 화소 각각의 충전상태를 초기화하기 위한 유지소거기간, 상기 화소에 프라이밍방전을 발생하여 상기 화소에서의 방전의 발생을 용이하게 하기 위한 프라이밍기간, 및 상기 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 가지며, 상기 유지소거기간은 제1유지소거기간 및 제2유지소거기간으로 이루어진 방식으로 구동하기 위한 AC형 플라즈마디스플레이패널 구동방법에 있어서,
    상기 제1유지소거기간에, 상기 데이터전극에 접지전위를 인가하며, 상기 제1유지소거기간이 포함되는 서브필드 바로 이전의 서브필드의 끝에서 보다 낮은 전위가 인가된 상기 주사전극 또는 상기 공통전극 중의 제1표면전극에 제1양전위를 인가하고, 상기 제1양전위보다는 낮고 상기 제1양전위와의 전위차는 상기 면방전 개시 전압으로부터 상기 바로 이전의 서브필드의 유지방전에 의해 형성된 벽전하로 인해 상기 주사전극영역과 상기 공통전극영역 간에 발생된 벽전압을 감산하여 얻어진 전압 이상이고 상기 면방전 개시 전압보다 낮은 제2양전위를, 상기 제1표면전극이 아닌 상기 주사전극 또는 상기 공통전극 중의 제2표면전극에 인가하여, 상기 바로 이전 서브필드에서 유지방전이 발생된 화소에만 표면방전을 발생하여 상기 주사전극영역 및 상기 공통전극영역 양자에 음의 벽전하를 형성하는 단계;
    상기 제2유지소거기간에, 상기 제1표면전극의 전위를, 상기 제1양전위보다 낮고 상기 제1양전위와의 전위차는 상기 대향방전 개시 전압 이상이고 접지전위와의 전위차는 상기 대향방전 개시 전압보다 작은, 제3양전위로 감소시키고, 동시에, 상기 제2표면전극의 전위를, 접지전위와의 전위차는 상기 대향방전 개시 전압보다 작은, 제4양전위로 설정하여, 상기 주사전극영역 또는 상기 공통전극영역과 상기 데이터전극영역 간에 대향방전을 발생함으로써, 상기 주사전극영역과 상기 데이터전극영역 간의 상기 벽전하에 의해 발생된 벽전압의 크기 및 상기 공통전극영역과 상기 데이터전극영역 간에 발생된 벽전압의 크기 양자가 상기 대향방전 개시 전압보다 작게 되도록 상기 주사전극영역, 상기 공통전극영역 및 상기 데이터전극영역의 벽전하의 양을 조절하는 단계를 포함하는 AC형 플라즈마디스플레이패널 구동방법.
  16. 제15항에 있어서,
    상기 제1표면전극은 상기 주사전극이며 상기 제2표면전극은 상기 공통전극인 AC형 플라즈마디스플레이패널 구동방법.
  17. 제15항에 있어서,
    상기 제1표면전극은 상기 공통전극이며 상기 제2표면전극은 상기 주사전극인 AC형 플라즈마디스플레이패널 구동방법.
  18. 제15항에 있어서,
    상기 프라이밍기간에, 접지전위를 상기 데이터전극에 인가하고, 상기 주사전극에 인가되는 전위를 상기 제4양전위로부터 상기 제4양전위보다는 높고 접지전위와의 전위차는 상기 대향방전 개시 전압보다 낮지 않은 제5양전위로 연속적으로 증가시키며, 이와 동시에, 상기 공통전극의 전위를, 상기 제3양전위로부터 상기 제5양전위와의 전위차가 상기 대향방전 개시 전압보다 낮은 제6양전위로 연속적으로 변경하는 단계; 및
    상기 프라이밍소거기간에, 접지전위를 상기 데이터전극에 인가하면서, 상기 주사전극의 전위를, 상기 제5양전위로부터 상기 제5양전위보다는 낮고 상기 제5양전위와의 전위차는 상기 대향방전 개시 전압보다 낮은 제7양전위로 감소시킨 다음, 상기 제7양전위로부터 상기 접지전위로 연속적으로 감소시키고, 동시에, 상기 제7양전위를 상기 공통전극에 인가하는 단계를 더 포함하는 AC형 플라즈마디스플레이패널 구동방법.
  19. 제15항에 있어서,
    상기 주사기간에, 접지전위와의 전위차가 상기 대향방전 개시 전압보다 낮은 제8양전위를 상기 주사전극에 인가하고 이어서 상기 주사전극에 음의 주사펄스를 인가하여 그 전위를 접지전위로 감소시키고, 이와 동시에, 상기 표시데이터에 기초하여 상기 주사펄스의 타이밍과 동일한 타이밍에 상기 데이터전극에 데이터펄스를 선택적으로 인가하여 상기 화소에서 벽전하를 선택적으로 형성하는 단계; 및
    상기 유지기간에, 상기 주사전극 및 상기 공통전극에 전압을 번갈아 인가하여 상기 화소가 광을 방출하도록 상기 벽전하가 형성된 화소에서만 상기 주사전극영역 및 상기 공통전극영역 간에 유지방전을 발생하는 단계를 더 포함하는 AC형 플라즈마디스플레이패널 구동방법.
KR1020020073225A 2001-11-22 2002-11-22 Ａｃ형 플라즈마디스플레이패널 및 그 구동방법 KR100541205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00356926 2001-11-22
JP2001356926A JP4357778B2 (ja) 2001-11-22 2001-11-22 Ａｃ型プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
KR20030042435A KR20030042435A (ko) 2003-05-28
KR100541205B1 true KR100541205B1 (ko) 2006-01-11

Family

ID=19168348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073225A KR100541205B1 (ko) 2001-11-22 2002-11-22 Ａｃ형 플라즈마디스플레이패널 및 그 구동방법

Country Status (3)

Country Link
US (1) US6977632B2 (ko)
JP (1) JP4357778B2 (ko)
KR (1) KR100541205B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012579B2 (en) 2001-12-07 2006-03-14 Lg Electronics Inc. Method of driving plasma display panel
JP2005148594A (ja) * 2003-11-19 2005-06-09 Pioneer Plasma Display Corp プラズマディスプレイパネルの駆動方法
KR100551125B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100551124B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
JP2005257880A (ja) * 2004-03-10 2005-09-22 Pioneer Electronic Corp 表示パネルの駆動方法
KR20060080825A (ko) 2005-01-06 2006-07-11 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법 및 장치
US9314210B2 (en) * 2005-06-13 2016-04-19 Cardiac Pacemakers, Inc. Method and apparatus for rate-dependent morphology-based cardiac arrhythmia classification
KR100774966B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100759378B1 (ko) * 2006-03-15 2007-09-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
EP1883092A3 (en) * 2006-07-28 2009-08-05 LG Electronics Inc. Plasma display panel and method for manufacturing the same
US20130021318A1 (en) * 2010-05-27 2013-01-24 Panasonic Corporation Method for driving plasma display panel and plasma display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661500A (en) * 1992-01-28 1997-08-26 Fujitsu Limited Full color surface discharge type plasma display device
JPH10319900A (ja) * 1997-05-23 1998-12-04 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2000206933A (ja) * 1999-01-14 2000-07-28 Nec Corp 交流放電型プラズマディスプレイパネルの駆動方法
JP2000231361A (ja) * 1999-02-12 2000-08-22 Nec Corp プラズマディスプレイパネルの駆動方法
KR20000053573A (ko) * 1999-01-22 2000-08-25 모리시타 요이찌 교류형 플라즈마 디스플레이 패널의 구동방법
JP2001282185A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
KR20010101463A (ko) * 1999-11-12 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 표시 장치 및 그 구동 방법
KR20040003247A (ko) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710592B2 (ja) * 1997-04-24 2005-10-26 三菱電機株式会社 プラズマディスプレイの駆動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661500A (en) * 1992-01-28 1997-08-26 Fujitsu Limited Full color surface discharge type plasma display device
JPH10319900A (ja) * 1997-05-23 1998-12-04 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2000206933A (ja) * 1999-01-14 2000-07-28 Nec Corp 交流放電型プラズマディスプレイパネルの駆動方法
KR20000053573A (ko) * 1999-01-22 2000-08-25 모리시타 요이찌 교류형 플라즈마 디스플레이 패널의 구동방법
JP2000231361A (ja) * 1999-02-12 2000-08-22 Nec Corp プラズマディスプレイパネルの駆動方法
KR20010101463A (ko) * 1999-11-12 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 표시 장치 및 그 구동 방법
JP2001282185A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
KR20040003247A (ko) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
JP4357778B2 (ja) 2009-11-04
US6977632B2 (en) 2005-12-20
US20030095083A1 (en) 2003-05-22
KR20030042435A (ko) 2003-05-28
JP2003157041A (ja) 2003-05-30

Similar Documents

Publication Publication Date Title
KR100281019B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100806490B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100450451B1 (ko) Ac형pdp의구동방법
JP3429438B2 (ja) Ａｃ型ｐｄｐの駆動方法
US7659870B2 (en) Method of driving plasma display panel
KR20000035306A (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
JP2006080090A (ja) プラズマディスプレーパネルの駆動方法及び装置
KR20060017654A (ko) Ａｃ형 플라즈마표시패널의 구동방법
KR100541205B1 (ko) Ａｃ형 플라즈마디스플레이패널 및 그 구동방법
US7329990B2 (en) Plasma display panel having different sized electrodes and/or gaps between electrodes
JPH0968944A (ja) Ａｃ型ｐｄｐの駆動方法
EP1262944B1 (en) Plasma display panel and driving method thereof
US6400094B2 (en) Method for driving AC-type plasma display panel
KR100503604B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493919B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3452023B2 (ja) プラズマディスプレイパネルの駆動方法
JP2002366092A (ja) プラズマディスプレイ表示装置
KR100547977B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20040036257A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100735737B1 (ko) 교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
JP2003142001A (ja) プラズマディスプレイパネル
KR20000001516A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20040080564A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee