JP2003157041A - Ａｃ型プラズマディスプレイパネル及びその駆動方法 - Google Patents
Ａｃ型プラズマディスプレイパネル及びその駆動方法Info
- Publication number
- JP2003157041A JP2003157041A JP2001356926A JP2001356926A JP2003157041A JP 2003157041 A JP2003157041 A JP 2003157041A JP 2001356926 A JP2001356926 A JP 2001356926A JP 2001356926 A JP2001356926 A JP 2001356926A JP 2003157041 A JP2003157041 A JP 2003157041A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- potential
- period
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 書込み時の書込放電電流を抑制し、走査ドラ
イバの消費電力を低減させたプラズマディスプレイパネ
ル及びその駆動方法を提供する。 【解決手段】 １フィールドを１又は複数のサブフィー
ルドから構成し、サブフィールド８を予備放電期間７、
走査期間５及び維持期間６から構成し、予備放電期間７
を維持消去期間２、プライミング期間３及びプライミン
グ消去期間４から構成し、維持消去期間２を第１維持消
去期間２ａ及び第２維持消去期間２ｂから構成する。第
１維持消去期間２ａにおいて、直前のサブフィールド１
で維持放電が発生したセルの走査電極Ｓ上及び共通電極
Ｃ上の双方に負壁電荷を形成し、第２維持消去期間２ｂ
において、これらの負壁電荷量を調整し、ほぼ同量とす
る。
イバの消費電力を低減させたプラズマディスプレイパネ
ル及びその駆動方法を提供する。 【解決手段】 １フィールドを１又は複数のサブフィー
ルドから構成し、サブフィールド８を予備放電期間７、
走査期間５及び維持期間６から構成し、予備放電期間７
を維持消去期間２、プライミング期間３及びプライミン
グ消去期間４から構成し、維持消去期間２を第１維持消
去期間２ａ及び第２維持消去期間２ｂから構成する。第
１維持消去期間２ａにおいて、直前のサブフィールド１
で維持放電が発生したセルの走査電極Ｓ上及び共通電極
Ｃ上の双方に負壁電荷を形成し、第２維持消去期間２ｂ
において、これらの負壁電荷量を調整し、ほぼ同量とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、消費電力及び黒輝
度の低減を図ったＡＣ型プラズマディスプレイパネル及
びその駆動方法に関する。
度の低減を図ったＡＣ型プラズマディスプレイパネル及
びその駆動方法に関する。
【０００２】
【従来の技術】一般に、プラズマディスプレイパネル
（以下、ＰＤＰともいう）は、薄型で大画面表示が比較
的容易にできること、視野角が広いこと、応答速度が速
いことなど、数多くの特長を有している。このため、近
時、フラットディスプレイとして壁掛テレビ及び公共表
示板等に利用されている。ＰＤＰは、その動作方式によ
り、電極を放電ガスが充填された放電空間に露出させ、
前記電極間に直流放電を発生させることにより動作させ
る直流放電型（ＤＣ型）ＰＤＰと、電極を誘電体層によ
り被覆して放電ガスには直接露出させず、交流放電の状
態で動作させる交流放電型（ＡＣ型）ＰＤＰとに分類さ
れる。ＤＣ型ＰＤＰでは電圧が印加されている期間中放
電が持続し、ＡＣ型ＰＤＰでは電圧の極性を反転させる
ことにより放電を持続させる。また、ＡＣ型ＰＤＰに
は、１セル内の電極数が２であるものと３であるものと
がある。このような構造のＰＤＰが記載されている文献
には、例えば、「ソサエティ・フォー・インフォメーシ
ョン・ディスプレイ９８ダイジェスト、２７９頁〜２８
１頁、１９９８年５月（SID；98；DIGEST,p279-281,Ma
y,1998）」がある。
（以下、ＰＤＰともいう）は、薄型で大画面表示が比較
的容易にできること、視野角が広いこと、応答速度が速
いことなど、数多くの特長を有している。このため、近
時、フラットディスプレイとして壁掛テレビ及び公共表
示板等に利用されている。ＰＤＰは、その動作方式によ
り、電極を放電ガスが充填された放電空間に露出させ、
前記電極間に直流放電を発生させることにより動作させ
る直流放電型（ＤＣ型）ＰＤＰと、電極を誘電体層によ
り被覆して放電ガスには直接露出させず、交流放電の状
態で動作させる交流放電型（ＡＣ型）ＰＤＰとに分類さ
れる。ＤＣ型ＰＤＰでは電圧が印加されている期間中放
電が持続し、ＡＣ型ＰＤＰでは電圧の極性を反転させる
ことにより放電を持続させる。また、ＡＣ型ＰＤＰに
は、１セル内の電極数が２であるものと３であるものと
がある。このような構造のＰＤＰが記載されている文献
には、例えば、「ソサエティ・フォー・インフォメーシ
ョン・ディスプレイ９８ダイジェスト、２７９頁〜２８
１頁、１９９８年５月（SID；98；DIGEST,p279-281,Ma
y,1998）」がある。
【０００３】以下、従来の３電極ＡＣ型プラズマディス
プレイパネルの構造及び駆動方法について説明する。図
７は従来のプラズマディスプレイパネルにおけるセルの
構成を示す断面図であり、図８はこの従来のプラズマデ
ィスプレイの電極配置を示す平面図である。
プレイパネルの構造及び駆動方法について説明する。図
７は従来のプラズマディスプレイパネルにおけるセルの
構成を示す断面図であり、図８はこの従来のプラズマデ
ィスプレイの電極配置を示す平面図である。
【０００４】図７に示すように、この従来のＡＣ３電極
型プラズマディスプレイパネルにおいては、前面基板２
０と、この前面基板２０に対向する背面基板２１とが設
けられている。前面基板２０及び背面基板２１は例えば
ガラスからなる。前面基板２０における背面基板２１に
対向する表面には、複数本の走査電極２２及び共通電極
２３が所定の間隔を隔てて交互に配置されている。走査
電極２２及び共通電極２３は、図７における紙面奥側か
ら手前側に向かう方向に延びている。走査電極２２及び
共通電極２３はＩＴＯ等からなる透明電極である。ま
た、走査電極２２及び共通電極２３上には配線抵抗を下
げるために金属電極３２が積層されている。更に、走査
電極２２及び共通電極２３を覆うように透明誘電体層２
４が設けられ、透明誘電体層２４上にはＭｇＯ膜２５が
形成されている。
型プラズマディスプレイパネルにおいては、前面基板２
０と、この前面基板２０に対向する背面基板２１とが設
けられている。前面基板２０及び背面基板２１は例えば
ガラスからなる。前面基板２０における背面基板２１に
対向する表面には、複数本の走査電極２２及び共通電極
２３が所定の間隔を隔てて交互に配置されている。走査
電極２２及び共通電極２３は、図７における紙面奥側か
ら手前側に向かう方向に延びている。走査電極２２及び
共通電極２３はＩＴＯ等からなる透明電極である。ま
た、走査電極２２及び共通電極２３上には配線抵抗を下
げるために金属電極３２が積層されている。更に、走査
電極２２及び共通電極２３を覆うように透明誘電体層２
４が設けられ、透明誘電体層２４上にはＭｇＯ膜２５が
形成されている。
【０００５】一方、背面基板２１における前面基板２０
に対向する表面には複数本のデータ電極２９が設けられ
ている、データ電極２９は走査電極２２及び共通電極２
３と直交する方向（図示の縦方向）に延びている。デー
タ電極２９上には白色誘電体層２８及び蛍光体層２７が
設けられている。
に対向する表面には複数本のデータ電極２９が設けられ
ている、データ電極２９は走査電極２２及び共通電極２
３と直交する方向（図示の縦方向）に延びている。デー
タ電極２９上には白色誘電体層２８及び蛍光体層２７が
設けられている。
【０００６】また、前面基板２０と背面基板２１との間
には隔壁（図示せず）が設けられている。この隔壁は前
面基板２０と背面基板２１との間の空間を放電空間２６
として確保すると共に、放電空間２６を表示セル３１
（画素）として区画している。各表示セルは、走査電極
２２とデータ電極２９との最近接部分及び共通電極２３
とデータ電極２９との最近接部分を１ずつ含んでいる。
放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放
電ガスとして封入されている。
には隔壁（図示せず）が設けられている。この隔壁は前
面基板２０と背面基板２１との間の空間を放電空間２６
として確保すると共に、放電空間２６を表示セル３１
（画素）として区画している。各表示セルは、走査電極
２２とデータ電極２９との最近接部分及び共通電極２３
とデータ電極２９との最近接部分を１ずつ含んでいる。
放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放
電ガスとして封入されている。
【０００７】また、図８に示すように、ＰＤＰのディス
プレイ表示画面３０においては、走査電極２２（Ｓｉ
（ｉ＝１〜ｍ））及び共通電極２３（Ｃｉ（ｉ＝１〜
ｍ））と、データ電極２９（Ｄｊ（ｊ＝１〜ｎ））との
各最近接部分を含むように、表示セル３１が行列状に配
置されている。走査電極Ｓｉと共通電極Ｃｉとの間は、
面放電が発生する面放電ギャップ３３であり、走査電極
Ｓｉと共通電極Ｃｉ−１との間は、面放電が発生しない
非放電ギャップ３４になっている。なお、この従来のＰ
ＤＰにおいては、面放電ギャップ３３、即ち、走査電極
２２と共通電極２３との間の距離は例えば約７０μｍで
あり、対向放電ギャップ、即ち、走査電極２２とデータ
電極２９との間の距離及び共通電極２３とデータ電極２
９との間の距離は例えば約１２０μｍである。そして、
面放電開始電圧は例えば約１８０Ｖであり、対向放電開
始電圧は例えば約１９０Ｖである。
プレイ表示画面３０においては、走査電極２２（Ｓｉ
（ｉ＝１〜ｍ））及び共通電極２３（Ｃｉ（ｉ＝１〜
ｍ））と、データ電極２９（Ｄｊ（ｊ＝１〜ｎ））との
各最近接部分を含むように、表示セル３１が行列状に配
置されている。走査電極Ｓｉと共通電極Ｃｉとの間は、
面放電が発生する面放電ギャップ３３であり、走査電極
Ｓｉと共通電極Ｃｉ−１との間は、面放電が発生しない
非放電ギャップ３４になっている。なお、この従来のＰ
ＤＰにおいては、面放電ギャップ３３、即ち、走査電極
２２と共通電極２３との間の距離は例えば約７０μｍで
あり、対向放電ギャップ、即ち、走査電極２２とデータ
電極２９との間の距離及び共通電極２３とデータ電極２
９との間の距離は例えば約１２０μｍである。そして、
面放電開始電圧は例えば約１８０Ｖであり、対向放電開
始電圧は例えば約１９０Ｖである。
【０００８】次に、この従来のＰＤＰの駆動方法につい
て説明する。従来、ＰＤＰの駆動方法として主流の方法
は、走査期間と維持期間とが分離されている走査維持分
離方式（ＡＤＳ方式）である。以下、この走査維持分離
方式の駆動方法について説明する。図９は、従来の３電
極ＡＣ型プラズマディスプレイパネルの駆動方法を示す
波形図である。また、図１０（ａ）乃至（ｅ）はこの従
来のＰＤＰの駆動方法を示す模式的断面図である。図１
０（ａ）乃至（ｅ）においては、正壁電荷３５及び負壁
電荷３６を多角形で示しており、正壁電荷３５及び負壁
電荷３６の高さは、壁電荷によって誘電体層表面に発生
する壁電圧の大きさを示す。また、図１０（ａ）乃至
（ｅ）においては、符号Ｓは走査電極２２（図７参照）
を示し、符号Ｃは共通電極２３（図７参照）を示し、符
号Ｄはデータ電極２９（図７参照）を示す。なお、図１
０（ａ）乃至（ｅ）においては、ＭｇＯ膜２５及び蛍光
体層２７は図示されていない。
て説明する。従来、ＰＤＰの駆動方法として主流の方法
は、走査期間と維持期間とが分離されている走査維持分
離方式（ＡＤＳ方式）である。以下、この走査維持分離
方式の駆動方法について説明する。図９は、従来の３電
極ＡＣ型プラズマディスプレイパネルの駆動方法を示す
波形図である。また、図１０（ａ）乃至（ｅ）はこの従
来のＰＤＰの駆動方法を示す模式的断面図である。図１
０（ａ）乃至（ｅ）においては、正壁電荷３５及び負壁
電荷３６を多角形で示しており、正壁電荷３５及び負壁
電荷３６の高さは、壁電荷によって誘電体層表面に発生
する壁電圧の大きさを示す。また、図１０（ａ）乃至
（ｅ）においては、符号Ｓは走査電極２２（図７参照）
を示し、符号Ｃは共通電極２３（図７参照）を示し、符
号Ｄはデータ電極２９（図７参照）を示す。なお、図１
０（ａ）乃至（ｅ）においては、ＭｇＯ膜２５及び蛍光
体層２７は図示されていない。
【０００９】ＰＤＰにおいては、セル内の放電は放電ガ
スがプラスイオンと電子に電離して、このプラスイオン
及び電子がセル内を移動することにより発生する。この
プラスイオン及び電子は時間が経つと再結合して中性の
放電ガスに戻る。このため、セル内のプラスイオン及び
電子は経時的に減少する。図７に示すＭｇＯ膜２５は、
透明誘電体層２４を保護すると共に、放電ガス中のプラ
スイオンが衝突することにより２次電子を放出する機能
がある。この２次電子がセルに印加される電界により正
極側へ移動し、放電ガスの分子に衝突することにより、
この放電ガス分子をプラスイオンと電子とに電離する。
これにより、セル内に更にプラスイオン及び電子が供給
され、放電が持続する。このため、放電に際しては、Ｍ
ｇＯ膜２５は常に負極性側に形成されている必要があ
る。仮にＭｇＯ膜２５が負極性側に形成されていない
と、ＭｇＯ膜に放電ガス中のプラスイオンが衝突せず、
セル内に電子が供給されない。この結果、セルに電界を
印加しても、放電前から放電ガス中に存在していたプラ
スイオン及び電子が移動してしまうと放電が終了してし
まい、放電を持続させることができない。
スがプラスイオンと電子に電離して、このプラスイオン
及び電子がセル内を移動することにより発生する。この
プラスイオン及び電子は時間が経つと再結合して中性の
放電ガスに戻る。このため、セル内のプラスイオン及び
電子は経時的に減少する。図７に示すＭｇＯ膜２５は、
透明誘電体層２４を保護すると共に、放電ガス中のプラ
スイオンが衝突することにより２次電子を放出する機能
がある。この２次電子がセルに印加される電界により正
極側へ移動し、放電ガスの分子に衝突することにより、
この放電ガス分子をプラスイオンと電子とに電離する。
これにより、セル内に更にプラスイオン及び電子が供給
され、放電が持続する。このため、放電に際しては、Ｍ
ｇＯ膜２５は常に負極性側に形成されている必要があ
る。仮にＭｇＯ膜２５が負極性側に形成されていない
と、ＭｇＯ膜に放電ガス中のプラスイオンが衝突せず、
セル内に電子が供給されない。この結果、セルに電界を
印加しても、放電前から放電ガス中に存在していたプラ
スイオン及び電子が移動してしまうと放電が終了してし
まい、放電を持続させることができない。
【００１０】一方、図７に示す蛍光体層２７は、放電に
伴って発生する紫外線が照射されることにより発光す
る。しかしながら、ＭｇＯ膜は紫外線を透過させないた
め、蛍光体層２７上にＭｇＯ膜２５を形成することはで
きない。従って、ＭｇＯ膜２５は前面基板２０の表面
上、即ち、走査電極２２及び共通電極２３上に形成する
必要がある。このため、セル内における走査電極２２又
は共通電極２３とデータ電極２９との間の対向放電は、
常に走査電極２２又は共通電極２３を負極性とする必要
がある。なお、走査電極２２と共通電極２３との間の面
放電は、どちらが負極性であってもよい。
伴って発生する紫外線が照射されることにより発光す
る。しかしながら、ＭｇＯ膜は紫外線を透過させないた
め、蛍光体層２７上にＭｇＯ膜２５を形成することはで
きない。従って、ＭｇＯ膜２５は前面基板２０の表面
上、即ち、走査電極２２及び共通電極２３上に形成する
必要がある。このため、セル内における走査電極２２又
は共通電極２３とデータ電極２９との間の対向放電は、
常に走査電極２２又は共通電極２３を負極性とする必要
がある。なお、走査電極２２と共通電極２３との間の面
放電は、どちらが負極性であってもよい。
【００１１】図９に示すように、従来のＰＤＰの駆動方
法においては、１フィールドが複数のサブフィールド
（以下、ＳＦともいう）からなり、サブフィールド８は
予備放電期間７、走査期間５及び維持期間６の３つの期
間により構成されている。また、予備放電期間７は維持
消去期間２、プライミング期間３及びプライミング消去
期間４から構成されている。なお、図９に示すように、
サブフィールド８全体に亘って、ＰＤＰの駆動波形、即
ち、走査電極２２、共通電極２３及びデータ電極２９に
印加する電圧波形は、全て正極性のパルスにより構成さ
れている。これは、駆動波形を正極性のパルスで構成す
ることにより、回路コストを低減することができるから
である。
法においては、１フィールドが複数のサブフィールド
（以下、ＳＦともいう）からなり、サブフィールド８は
予備放電期間７、走査期間５及び維持期間６の３つの期
間により構成されている。また、予備放電期間７は維持
消去期間２、プライミング期間３及びプライミング消去
期間４から構成されている。なお、図９に示すように、
サブフィールド８全体に亘って、ＰＤＰの駆動波形、即
ち、走査電極２２、共通電極２３及びデータ電極２９に
印加する電圧波形は、全て正極性のパルスにより構成さ
れている。これは、駆動波形を正極性のパルスで構成す
ることにより、回路コストを低減することができるから
である。
【００１２】先ず、予備放電期間７について説明する。
サブフィールド８の１つ前のサブフィールド１（以下、
前ＳＦ１ともいう）において、各セルの走査電極Ｓには
正の電位Ｖｓが印加され、共通電極Ｃ及びデータ電極Ｄ
には接地電位が印加されている。そして、予備放電期間
７の最初の時点におけるセル内の壁電荷の状態は、前Ｓ
Ｆ１において、このセルが点灯していたかどうかにより
異なる。セル内において、放電が発生すると、セル内の
電界は一様になる。従って、前ＳＦ１において点灯して
いたセル、即ち、維持放電が発生していたセルにおいて
は、放電が発生することによりセル内の電界が一様にな
るため、図１０（ａ）に示すように、透明誘電体層２４
の表面上における走査電極Ｓ上に相当する領域（以下、
走査電極Ｓ上という）に負壁電荷３６が形成され、透明
誘電体層２４の表面上における共通電極Ｃ上に相当する
領域（以下、共通電極Ｃ上という）に正壁電荷３５が形
成され、白色誘電体層２８の表面上におけるデータ電極
Ｄ上に相当する領域（以下、データ電極Ｄ上という）に
も正壁電荷３５が形成される。
サブフィールド８の１つ前のサブフィールド１（以下、
前ＳＦ１ともいう）において、各セルの走査電極Ｓには
正の電位Ｖｓが印加され、共通電極Ｃ及びデータ電極Ｄ
には接地電位が印加されている。そして、予備放電期間
７の最初の時点におけるセル内の壁電荷の状態は、前Ｓ
Ｆ１において、このセルが点灯していたかどうかにより
異なる。セル内において、放電が発生すると、セル内の
電界は一様になる。従って、前ＳＦ１において点灯して
いたセル、即ち、維持放電が発生していたセルにおいて
は、放電が発生することによりセル内の電界が一様にな
るため、図１０（ａ）に示すように、透明誘電体層２４
の表面上における走査電極Ｓ上に相当する領域（以下、
走査電極Ｓ上という）に負壁電荷３６が形成され、透明
誘電体層２４の表面上における共通電極Ｃ上に相当する
領域（以下、共通電極Ｃ上という）に正壁電荷３５が形
成され、白色誘電体層２８の表面上におけるデータ電極
Ｄ上に相当する領域（以下、データ電極Ｄ上という）に
も正壁電荷３５が形成される。
【００１３】一方、前ＳＦ１において維持放電が発生し
ていないセルにおいては、図１０（ｂ）に示すように、
走査電極Ｓ上に負壁電荷３６が形成され、共通電極Ｃ上
に正壁電荷３５が形成され、データ電極Ｄ上に正壁電荷
３５が形成されており、走査電極Ｓ上における共通電極
Ｃ上に近い領域及び共通電極Ｃ上における走査電極Ｓ上
に近い領域（以下、面放電ギャップ近傍ともいう）にお
いては、壁電荷の量が連続的に減少している。このた
め、前ＳＦ１において維持放電が発生したセル（図１０
（ａ）参照）と比較して、セル内に形成されている壁電
荷の総量は少ない。
ていないセルにおいては、図１０（ｂ）に示すように、
走査電極Ｓ上に負壁電荷３６が形成され、共通電極Ｃ上
に正壁電荷３５が形成され、データ電極Ｄ上に正壁電荷
３５が形成されており、走査電極Ｓ上における共通電極
Ｃ上に近い領域及び共通電極Ｃ上における走査電極Ｓ上
に近い領域（以下、面放電ギャップ近傍ともいう）にお
いては、壁電荷の量が連続的に減少している。このた
め、前ＳＦ１において維持放電が発生したセル（図１０
（ａ）参照）と比較して、セル内に形成されている壁電
荷の総量は少ない。
【００１４】維持消去期間２においては、走査電極Ｓの
電位を正の電位Ｖｓから接地電位に連続的に低下させ
る。また、共通電極Ｃの電位は正電位Ｖｓ一定とし、デ
ータ電極Ｄの電位は接地電位で一定とする。これによ
り、共通電極Ｃが正極性になり、走査電極Ｓが負極性に
なる。このため、前ＳＦ１において維持放電が発生して
壁電荷が形成されたセルにおいては、共通電極Ｃと走査
電極Ｓとの間の電位差に壁電荷による壁電圧が重畳さ
れ、走査電極Ｓと共通電極Ｃとの間（以下、面間ともい
う）で放電が発生する。但し、走査電極Ｓと維持電極Ｃ
との間の電位差は徐々に大きくなるため、いきなり強い
放電が発生することはなく、弱い放電（弱放電）が連続
的に発生する。なお、弱放電とは、放電ギャップ間の電
圧をほぼ放電開始電圧に保ちながら持続する弱い放電を
いう。これにより、図１０（ｂ）に示すように、走査電
極Ｓ上及び共通電極Ｃ上に形成されている壁電荷のう
ち、面放電ギャップ近傍の壁電荷を減少させることがで
きる。なお、予備放電期間７においては、データ電極の
電位は常に接地電位とする。
電位を正の電位Ｖｓから接地電位に連続的に低下させ
る。また、共通電極Ｃの電位は正電位Ｖｓ一定とし、デ
ータ電極Ｄの電位は接地電位で一定とする。これによ
り、共通電極Ｃが正極性になり、走査電極Ｓが負極性に
なる。このため、前ＳＦ１において維持放電が発生して
壁電荷が形成されたセルにおいては、共通電極Ｃと走査
電極Ｓとの間の電位差に壁電荷による壁電圧が重畳さ
れ、走査電極Ｓと共通電極Ｃとの間（以下、面間ともい
う）で放電が発生する。但し、走査電極Ｓと維持電極Ｃ
との間の電位差は徐々に大きくなるため、いきなり強い
放電が発生することはなく、弱い放電（弱放電）が連続
的に発生する。なお、弱放電とは、放電ギャップ間の電
圧をほぼ放電開始電圧に保ちながら持続する弱い放電を
いう。これにより、図１０（ｂ）に示すように、走査電
極Ｓ上及び共通電極Ｃ上に形成されている壁電荷のう
ち、面放電ギャップ近傍の壁電荷を減少させることがで
きる。なお、予備放電期間７においては、データ電極の
電位は常に接地電位とする。
【００１５】一方、前ＳＦ１において維持放電が発生し
ていないセルにおいては、セル内に形成されている壁電
荷の総量が少ないため、面間の弱放電は発生しない。こ
のため、壁電荷状態は図１０（ｂ）に示す状態のままで
ある。
ていないセルにおいては、セル内に形成されている壁電
荷の総量が少ないため、面間の弱放電は発生しない。こ
のため、壁電荷状態は図１０（ｂ）に示す状態のままで
ある。
【００１６】このように、維持消去期間２においては、
前ＳＦ１において維持放電が発生したセルにおいて放電
を発生させることにより、壁電荷の配置を前ＳＦ１にお
いて維持放電が発生していないセルの壁電荷配置と同じ
状態にすることができる。即ち、維持消去期間２の終了
時点では、前ＳＦ１の点灯／非点灯状態に関係なく、図
１０（ｂ）に示すような壁電荷配置になっている。即
ち、セルの壁電荷配置の初期化を行うことができる。
前ＳＦ１において維持放電が発生したセルにおいて放電
を発生させることにより、壁電荷の配置を前ＳＦ１にお
いて維持放電が発生していないセルの壁電荷配置と同じ
状態にすることができる。即ち、維持消去期間２の終了
時点では、前ＳＦ１の点灯／非点灯状態に関係なく、図
１０（ｂ）に示すような壁電荷配置になっている。即
ち、セルの壁電荷配置の初期化を行うことができる。
【００１７】プライミング期間３においては、後の工程
における書込放電を低い電圧で起こすために、プライミ
ング放電を発生させ、プライミング効果を得る。プライ
ミング放電は、前ＳＦ１における点灯／非点灯状態に関
係なく、各ＳＦにおいて毎回発生する。このため、黒表
示を行う場合の輝度、即ち黒輝度が上昇しないように、
プライミング放電は弱放電とする必要がある。図９に示
すように、プライミング期間３においては、走査電極Ｓ
の電位を電位Ｖｓに増加させ、その後、電位Ｖｓからこ
の電位Ｖｓよりも高い電位Ｖｐまで連続的に増加させ
る。即ち、走査電極Ｓに正極性のランプ波形の電圧を印
加する。一方、共通電極Ｃの電位を接地電位とする。こ
れにより、走査電極Ｓが正極性となり、共通電極Ｃが負
極性となり、走査電極Ｓと共通電極Ｃとの間（面間）に
面放電開始電圧以上の電位差が印加されるため、面間に
おいて弱放電が発生する。この弱放電をプライミング放
電という。プライミング放電により、セル内の放電ガス
が電離し、セル内にプラスイオンと電子が供給される。
これにより、後述する走査期間５及び維持期間６におい
て放電が起こりやすくなる。なお、プライミング放電が
発生した結果、セル内の壁電荷配置は、図１０（ｃ）に
示すように、走査電極Ｓ上に負壁電荷が形成され、共通
電極Ｃ上に正壁電荷が形成され、データ電極Ｄ上に正壁
電荷が形成され、走査電極Ｓ上及び共通電極Ｃ上におけ
る放電ギャップ近傍において、他の領域よりも大きな壁
電荷が形成された状態になっている。
における書込放電を低い電圧で起こすために、プライミ
ング放電を発生させ、プライミング効果を得る。プライ
ミング放電は、前ＳＦ１における点灯／非点灯状態に関
係なく、各ＳＦにおいて毎回発生する。このため、黒表
示を行う場合の輝度、即ち黒輝度が上昇しないように、
プライミング放電は弱放電とする必要がある。図９に示
すように、プライミング期間３においては、走査電極Ｓ
の電位を電位Ｖｓに増加させ、その後、電位Ｖｓからこ
の電位Ｖｓよりも高い電位Ｖｐまで連続的に増加させ
る。即ち、走査電極Ｓに正極性のランプ波形の電圧を印
加する。一方、共通電極Ｃの電位を接地電位とする。こ
れにより、走査電極Ｓが正極性となり、共通電極Ｃが負
極性となり、走査電極Ｓと共通電極Ｃとの間（面間）に
面放電開始電圧以上の電位差が印加されるため、面間に
おいて弱放電が発生する。この弱放電をプライミング放
電という。プライミング放電により、セル内の放電ガス
が電離し、セル内にプラスイオンと電子が供給される。
これにより、後述する走査期間５及び維持期間６におい
て放電が起こりやすくなる。なお、プライミング放電が
発生した結果、セル内の壁電荷配置は、図１０（ｃ）に
示すように、走査電極Ｓ上に負壁電荷が形成され、共通
電極Ｃ上に正壁電荷が形成され、データ電極Ｄ上に正壁
電荷が形成され、走査電極Ｓ上及び共通電極Ｃ上におけ
る放電ギャップ近傍において、他の領域よりも大きな壁
電荷が形成された状態になっている。
【００１８】プライミング消去期間４においては、走査
電極Ｓの電位を非連続的に電位Ｖｓまで減少させた後、
電位Ｖｓから接地電位まで連続的に減少させる。一方、
共通電極Ｃの電位は電位Ｖｓとする。これにより、前述
のプライミング期間３とは逆に、走査電極Ｓが負極性に
なり、共通電極Ｃが正極性になる。このため、面間にお
いて前述のプライミング放電とは逆の弱放電、即ちプラ
イミング消去放電が発生し、プライミング放電により形
成された壁電荷を消去することができる。黒輝度を上昇
させないためには、プライミング消去放電もプライミン
グ放電と同様に弱放電である必要がある。プライミング
消去放電が発生した結果、セル内の壁電荷配置は図１０
（ｄ）に示すような状態になる。図１０（ｄ）に示す壁
電荷配置は、図１０（ｂ）に示す壁電荷配置、即ち、プ
ライミング放電前の壁電荷配置と同じである。これによ
り、予備放電期間７が終了する。
電極Ｓの電位を非連続的に電位Ｖｓまで減少させた後、
電位Ｖｓから接地電位まで連続的に減少させる。一方、
共通電極Ｃの電位は電位Ｖｓとする。これにより、前述
のプライミング期間３とは逆に、走査電極Ｓが負極性に
なり、共通電極Ｃが正極性になる。このため、面間にお
いて前述のプライミング放電とは逆の弱放電、即ちプラ
イミング消去放電が発生し、プライミング放電により形
成された壁電荷を消去することができる。黒輝度を上昇
させないためには、プライミング消去放電もプライミン
グ放電と同様に弱放電である必要がある。プライミング
消去放電が発生した結果、セル内の壁電荷配置は図１０
（ｄ）に示すような状態になる。図１０（ｄ）に示す壁
電荷配置は、図１０（ｂ）に示す壁電荷配置、即ち、プ
ライミング放電前の壁電荷配置と同じである。これによ
り、予備放電期間７が終了する。
【００１９】走査期間５においては、走査電極Ｓに正電
位Ｖｂｗを印加し、共通電極Ｃに正電位Ｖｓｗを印加す
る。電位Ｖｂｗは例えば５０〜１００Ｖ程度であり、電
位Ｖｓｗは例えば１７０〜１９０Ｖ程度である。この状
態のまま、走査電極Ｓ１〜Ｓｍに順次、負の走査パルス
９を印加する。この走査パルス９のタイミングに合わせ
て、表示データに基づいてデータ電極Ｄ１〜Ｄｎにデー
タパルス１０を選択的に印加する。データパルス１０の
電圧は例えば６０〜７０Ｖとする。データパルス１０が
印加された画素では、走査電極Ｓとデータ電極Ｄとの間
（以下、対向間という）に、走査パルス９とデータパル
ス１０との合計の電圧が印加される。これにより、対向
間の電位差が対向放電開始電圧以上となり、対向間にお
いて書込放電が発生する。また、共通電極Ｃには正電位
Ｖｓｗが印加されているため、前記書込放電に伴って、
走査電極Ｓと共通電極Ｃとの間（面間）においても電荷
の移動が発生する。
位Ｖｂｗを印加し、共通電極Ｃに正電位Ｖｓｗを印加す
る。電位Ｖｂｗは例えば５０〜１００Ｖ程度であり、電
位Ｖｓｗは例えば１７０〜１９０Ｖ程度である。この状
態のまま、走査電極Ｓ１〜Ｓｍに順次、負の走査パルス
９を印加する。この走査パルス９のタイミングに合わせ
て、表示データに基づいてデータ電極Ｄ１〜Ｄｎにデー
タパルス１０を選択的に印加する。データパルス１０の
電圧は例えば６０〜７０Ｖとする。データパルス１０が
印加された画素では、走査電極Ｓとデータ電極Ｄとの間
（以下、対向間という）に、走査パルス９とデータパル
ス１０との合計の電圧が印加される。これにより、対向
間の電位差が対向放電開始電圧以上となり、対向間にお
いて書込放電が発生する。また、共通電極Ｃには正電位
Ｖｓｗが印加されているため、前記書込放電に伴って、
走査電極Ｓと共通電極Ｃとの間（面間）においても電荷
の移動が発生する。
【００２０】なお、前述の如く、対向放電を発生させる
場合は、走査電極Ｓをデータ電極Ｄに対して負極性とす
る必要がある。また、本ＰＤＰにおいては、回路コスト
を低減するために駆動波形は全て正極性とする必要があ
る。このため、走査電極Ｓの電位を、電位Ｖｂｗを基準
としてパルス状に接地電位に落とすことにより、負極性
の走査パルス９を実現している。
場合は、走査電極Ｓをデータ電極Ｄに対して負極性とす
る必要がある。また、本ＰＤＰにおいては、回路コスト
を低減するために駆動波形は全て正極性とする必要があ
る。このため、走査電極Ｓの電位を、電位Ｖｂｗを基準
としてパルス状に接地電位に落とすことにより、負極性
の走査パルス９を実現している。
【００２１】また、書込放電においては、走査電極Ｓが
負極性、データ電極Ｄが正極性である。このため、書込
放電を効率良く発生させるためには、書込放電前の時点
で、走査電極Ｓ上には負壁電荷、データ電極Ｄ上には正
壁電荷が形成されている必要がある。そして、書込放電
により、走査電極Ｓ上の壁電荷は正に反転する。このと
き、後の維持期間６において維持放電を発生させるため
には、共通電極Ｃ上の壁電荷は負極性になっている必要
がある。一方、図１０（ｂ）に示すように、維持消去期
間２の終了時には共通電極Ｃ上には負の壁電荷が形成さ
れており、プライミング期間３及びプライミング消去期
間４においては、弱放電しか発生させられないため、プ
ライミング消去期間４の終了時においても、共通電極Ｃ
上の壁電荷の極性は負である。このため、前述の如く、
書込放電時には共通電極Ｃに正の電位を印加し、書込放
電時に面放電を発生させ、共通電極Ｃ上の壁電荷の極性
が反転する必要がある。
負極性、データ電極Ｄが正極性である。このため、書込
放電を効率良く発生させるためには、書込放電前の時点
で、走査電極Ｓ上には負壁電荷、データ電極Ｄ上には正
壁電荷が形成されている必要がある。そして、書込放電
により、走査電極Ｓ上の壁電荷は正に反転する。このと
き、後の維持期間６において維持放電を発生させるため
には、共通電極Ｃ上の壁電荷は負極性になっている必要
がある。一方、図１０（ｂ）に示すように、維持消去期
間２の終了時には共通電極Ｃ上には負の壁電荷が形成さ
れており、プライミング期間３及びプライミング消去期
間４においては、弱放電しか発生させられないため、プ
ライミング消去期間４の終了時においても、共通電極Ｃ
上の壁電荷の極性は負である。このため、前述の如く、
書込放電時には共通電極Ｃに正の電位を印加し、書込放
電時に面放電を発生させ、共通電極Ｃ上の壁電荷の極性
が反転する必要がある。
【００２２】この結果、書込放電が発生したセルにおい
ては、図１０（ｅ）に示すように、走査電極Ｓは負極性
であるため、走査電極Ｓ上には正の壁電荷が形成され
る。また、共通電極Ｃは正極性電位にバイアスされてい
るため、共通電極Ｃ上には負の壁電荷が形成される。更
に、データ電極Ｄは、走査電極Ｓに対しては正極性であ
るが、共通電極Ｃよりは負極性であるため、データ電極
Ｄ上には壁電荷はほとんど形成されない。
ては、図１０（ｅ）に示すように、走査電極Ｓは負極性
であるため、走査電極Ｓ上には正の壁電荷が形成され
る。また、共通電極Ｃは正極性電位にバイアスされてい
るため、共通電極Ｃ上には負の壁電荷が形成される。更
に、データ電極Ｄは、走査電極Ｓに対しては正極性であ
るが、共通電極Ｃよりは負極性であるため、データ電極
Ｄ上には壁電荷はほとんど形成されない。
【００２３】一方、データパルス１０が印加されないセ
ルにおいては、走査パルス９のみでは対向間の電位差が
対向放電開始電圧に達しないため、書込放電が発生しな
い。このため、壁電荷の状況は変化しない。このよう
に、データパルス１０の有無により、セル毎に２種類の
壁電荷の状況を作り出すことができる。図９におけるデ
ータパルス１０の斜線は表示データによってデータパル
ス１０の有無が変わることを意味する。
ルにおいては、走査パルス９のみでは対向間の電位差が
対向放電開始電圧に達しないため、書込放電が発生しな
い。このため、壁電荷の状況は変化しない。このよう
に、データパルス１０の有無により、セル毎に２種類の
壁電荷の状況を作り出すことができる。図９におけるデ
ータパルス１０の斜線は表示データによってデータパル
ス１０の有無が変わることを意味する。
【００２４】全ての走査電極Ｓ（Ｓ１〜Ｓｍ）に走査パ
ルス９を印加し終わると維持期間６に移行する。維持期
間６においては、全走査電極Ｓと全共通電極Ｃに維持パ
ルスを交互に印加する。維持パルスの電圧値Ｖｓは、前
述の走査期間５において書込放電が発生して図１０
（ｅ）に示す壁電荷が形成されたセルにおいては面放電
が発生し、書込放電が発生せず壁電荷配置が図１０
（ｄ）に示す配置のままであるセルにおいては面放電が
発生しないような電圧値とする。維持パルスの電圧値Ｖ
ｓは例えば１７０Ｖとする。
ルス９を印加し終わると維持期間６に移行する。維持期
間６においては、全走査電極Ｓと全共通電極Ｃに維持パ
ルスを交互に印加する。維持パルスの電圧値Ｖｓは、前
述の走査期間５において書込放電が発生して図１０
（ｅ）に示す壁電荷が形成されたセルにおいては面放電
が発生し、書込放電が発生せず壁電荷配置が図１０
（ｄ）に示す配置のままであるセルにおいては面放電が
発生しないような電圧値とする。維持パルスの電圧値Ｖ
ｓは例えば１７０Ｖとする。
【００２５】以下、維持期間６について具体的に説明す
る。維持期間６においては、先ず、走査電極Ｓに正の維
持パルス（第１維持パルスという）を印加し、共通電極
Ｃに接地電位を印加する。なお、維持期間６において
は、データ電極Ｄの電位は常に接地電位のままである。
このとき、走査期間５において書込放電が発生したセル
においては、走査電極Ｓ上に大きな正壁電荷が形成さ
れ、共通電極Ｃ上には大きな負壁電荷が形成されている
ため、走査電極Ｓに印加される第１維持パルスにこの正
の壁電荷による壁電圧が重畳され、面放電開始電圧以上
の電圧が面間に印加され、維持放電が発生する。この維
持放電により、走査電極Ｓ上には負の壁電荷が形成さ
れ、共通電極Ｃ上には正の壁電荷が形成される。なお、
走査期間５において書込放電が発生しなかったセルにお
いては、第１維持パルスに壁電圧が重畳されず、面間の
電圧が面放電開始電圧に達しないため、維持放電は発生
しない。
る。維持期間６においては、先ず、走査電極Ｓに正の維
持パルス（第１維持パルスという）を印加し、共通電極
Ｃに接地電位を印加する。なお、維持期間６において
は、データ電極Ｄの電位は常に接地電位のままである。
このとき、走査期間５において書込放電が発生したセル
においては、走査電極Ｓ上に大きな正壁電荷が形成さ
れ、共通電極Ｃ上には大きな負壁電荷が形成されている
ため、走査電極Ｓに印加される第１維持パルスにこの正
の壁電荷による壁電圧が重畳され、面放電開始電圧以上
の電圧が面間に印加され、維持放電が発生する。この維
持放電により、走査電極Ｓ上には負の壁電荷が形成さ
れ、共通電極Ｃ上には正の壁電荷が形成される。なお、
走査期間５において書込放電が発生しなかったセルにお
いては、第１維持パルスに壁電圧が重畳されず、面間の
電圧が面放電開始電圧に達しないため、維持放電は発生
しない。
【００２６】次の維持パルス（第２維持パルスという）
は共通電極Ｃに印加する。同時に、走査電極Ｓには接地
電位を印加する。このとき、前述の第１維持パルスによ
り維持放電が発生したセルにおいては、この第１維持パ
ルスによる維持放電に伴って形成された壁電荷に第２維
持パルスが重畳され、維持放電が発生する。これによ
り、前述の第１維持パルスによる維持放電が発生したと
きとは逆の極性の壁電荷が走査電極Ｓ上及び共通電極Ｃ
上に形成される。即ち、壁電荷の配置は、図１０（ｅ）
に示す状態に戻る。これ以降も同様の原理で放電が持続
的に発生する。つまりｘ回目の維持放電により発生した
壁電荷による電位差が、（ｘ＋１）回目の維持パルスに
重畳され維持放電が持続する。この維持放電の持続回数
により発光量が決定される。
は共通電極Ｃに印加する。同時に、走査電極Ｓには接地
電位を印加する。このとき、前述の第１維持パルスによ
り維持放電が発生したセルにおいては、この第１維持パ
ルスによる維持放電に伴って形成された壁電荷に第２維
持パルスが重畳され、維持放電が発生する。これによ
り、前述の第１維持パルスによる維持放電が発生したと
きとは逆の極性の壁電荷が走査電極Ｓ上及び共通電極Ｃ
上に形成される。即ち、壁電荷の配置は、図１０（ｅ）
に示す状態に戻る。これ以降も同様の原理で放電が持続
的に発生する。つまりｘ回目の維持放電により発生した
壁電荷による電位差が、（ｘ＋１）回目の維持パルスに
重畳され維持放電が持続する。この維持放電の持続回数
により発光量が決定される。
【００２７】一方、書込放電が発生しなかった画素にお
いては、維持パルスに壁電荷が重畳されない。維持パル
スのみでは放電開始電圧に到達しないため、面放電は発
生しない。
いては、維持パルスに壁電荷が重畳されない。維持パル
スのみでは放電開始電圧に到達しないため、面放電は発
生しない。
【００２８】上述の予備放電期間７、走査期間５及び維
持期間６を合わせてサブフィールド８という。ＰＤＰに
画像を表示させる場合は、１画面の画像情報を表示する
期間である１フィールド内において、各サブフィールド
における維持パルス数を相互に異ならせ、各サブフィー
ルドを点灯させるか非点灯にするかを選択して維持放電
の数を制御することよって、画像の階調表示を行うこと
ができる。
持期間６を合わせてサブフィールド８という。ＰＤＰに
画像を表示させる場合は、１画面の画像情報を表示する
期間である１フィールド内において、各サブフィールド
における維持パルス数を相互に異ならせ、各サブフィー
ルドを点灯させるか非点灯にするかを選択して維持放電
の数を制御することよって、画像の階調表示を行うこと
ができる。
【００２９】
【発明が解決しようとする課題】しかしながら、上述の
従来の技術には以下に示すような問題点がある。第１
に、従来のＰＤＰにおいては、図１０（ｄ）に示すよう
に、走査期間５の直前において、走査電極Ｓ上に負の壁
電荷が形成され、共通電極Ｃ上に正の壁電荷が形成され
た壁電荷配置になっている。このため、走査期間５にお
いて書込放電が発生すると、前述の如く、対向間の放電
による荷電粒子がセル内に広がり、走査電極と共通電極
との間の面電極間においても電荷の移動が発生する。こ
のため、書込放電電流が大きくなり、走査ドライバの消
費電力が大きくなると共に、走査ドライバのコストが増
大するという問題点がある。
従来の技術には以下に示すような問題点がある。第１
に、従来のＰＤＰにおいては、図１０（ｄ）に示すよう
に、走査期間５の直前において、走査電極Ｓ上に負の壁
電荷が形成され、共通電極Ｃ上に正の壁電荷が形成され
た壁電荷配置になっている。このため、走査期間５にお
いて書込放電が発生すると、前述の如く、対向間の放電
による荷電粒子がセル内に広がり、走査電極と共通電極
との間の面電極間においても電荷の移動が発生する。こ
のため、書込放電電流が大きくなり、走査ドライバの消
費電力が大きくなると共に、走査ドライバのコストが増
大するという問題点がある。
【００３０】第２に、図１０（ｂ）乃至（ｄ）に示すよ
うに、プライミング期間３及びプライミング消去期間４
において面放電が発生するため、ＰＤＰの黒輝度が増大
してしまい、画像表示のコントラストが低下するという
問題点がある。
うに、プライミング期間３及びプライミング消去期間４
において面放電が発生するため、ＰＤＰの黒輝度が増大
してしまい、画像表示のコントラストが低下するという
問題点がある。
【００３１】本発明はかかる問題点に鑑みてなされたも
のであって、書込み時の書込放電電流を抑制し、走査ド
ライバの消費電力を低減させたプラズマディスプレイ及
びその駆動方法を提供することを目的とする。また、更
に、黒輝度を低下させたプラズマディスプレイ及びその
駆動方法を提供することを目的とする。
のであって、書込み時の書込放電電流を抑制し、走査ド
ライバの消費電力を低減させたプラズマディスプレイ及
びその駆動方法を提供することを目的とする。また、更
に、黒輝度を低下させたプラズマディスプレイ及びその
駆動方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】本発明に係るＡＣ型プラ
ズマディスプレイパネルは、対向して配置された第１及
び第２の絶縁基板と、前記第１の絶縁基板における前記
第２の絶縁基板との対向面側に交互に設けられ第１の方
向に延びる複数本の走査電極及び共通電極と、この走査
電極及び共通電極を覆う第１の誘電体層と、前記第２の
絶縁基板における前記第１の絶縁基板との対向面側に設
けられ前記第１の方向に直交する第２の方向に延びる複
数本のデータ電極と、このデータ電極を覆う第２の誘電
体層と、を有し、前記データ電極における前記走査電極
との最近接点及び前記共通電極との最近接点を各１ヶ所
含むようにマトリクス状に画素が形成されたＡＣ型プラ
ズマディスプレイパネルにおいて、前記画素内の前記第
１の誘電体層表面における前記走査電極上に相当する走
査電極領域と前記共通電極上に相当する共通電極領域と
の間の面放電開始電圧が、前記走査電極領域及び前記共
通電極領域と前記第２の誘電体層表面における前記デー
タ電極上に相当するデータ電極領域との間の対向放電開
始電圧よりも高いことを特徴とする。
ズマディスプレイパネルは、対向して配置された第１及
び第２の絶縁基板と、前記第１の絶縁基板における前記
第２の絶縁基板との対向面側に交互に設けられ第１の方
向に延びる複数本の走査電極及び共通電極と、この走査
電極及び共通電極を覆う第１の誘電体層と、前記第２の
絶縁基板における前記第１の絶縁基板との対向面側に設
けられ前記第１の方向に直交する第２の方向に延びる複
数本のデータ電極と、このデータ電極を覆う第２の誘電
体層と、を有し、前記データ電極における前記走査電極
との最近接点及び前記共通電極との最近接点を各１ヶ所
含むようにマトリクス状に画素が形成されたＡＣ型プラ
ズマディスプレイパネルにおいて、前記画素内の前記第
１の誘電体層表面における前記走査電極上に相当する走
査電極領域と前記共通電極上に相当する共通電極領域と
の間の面放電開始電圧が、前記走査電極領域及び前記共
通電極領域と前記第２の誘電体層表面における前記デー
タ電極上に相当するデータ電極領域との間の対向放電開
始電圧よりも高いことを特徴とする。
【００３３】本発明においては、面放電開始電圧を対向
放電開始電圧よりも高くすることにより、対向放電より
も面放電を起こりにくくし、プライミング放電及びプラ
イミング消去放電における面放電の部分を減らすことが
できる。これにより、プライミング放電及びプライミン
グ消去放電に伴う黒輝度の増加を抑制することができ
る。なお、黒輝度とは、周囲光がない状態で黒表示、即
ち最低輝度による表示を行った場合の輝度をいう。即
ち、黒輝度は純粋にＰＤＰから発光される最低の輝度で
あり、外部光の反射による輝度は含まない。
放電開始電圧よりも高くすることにより、対向放電より
も面放電を起こりにくくし、プライミング放電及びプラ
イミング消去放電における面放電の部分を減らすことが
できる。これにより、プライミング放電及びプライミン
グ消去放電に伴う黒輝度の増加を抑制することができ
る。なお、黒輝度とは、周囲光がない状態で黒表示、即
ち最低輝度による表示を行った場合の輝度をいう。即
ち、黒輝度は純粋にＰＤＰから発光される最低の輝度で
あり、外部光の反射による輝度は含まない。
【００３４】また、面放電開始電圧と対向放電開始電圧
との差は、５０乃至１２０Ｖであることが好ましい。こ
れにより、対向放電を安定して発生させることができる
と共に、面放電開始電圧が大きくなり過ぎることを防止
し、維持パルスの電圧を低く抑えることができる。この
結果、ＰＤＰの駆動コストを抑えることができる。
との差は、５０乃至１２０Ｖであることが好ましい。こ
れにより、対向放電を安定して発生させることができる
と共に、面放電開始電圧が大きくなり過ぎることを防止
し、維持パルスの電圧を低く抑えることができる。この
結果、ＰＤＰの駆動コストを抑えることができる。
【００３５】本発明に係るＡＣ型プラズマディスプレイ
パネルの駆動方法は、対向して配置された第１及び第２
の絶縁基板と、前記第１の絶縁基板における前記第２の
絶縁基板との対向面側に交互に設けられ第１の方向に延
びる複数本の走査電極及び共通電極と、この走査電極及
び共通電極を覆う第１の誘電体層と、前記第２の絶縁基
板における前記第１の絶縁基板との対向面側に設けられ
前記第１の方向に直交する第２の方向に延びる複数本の
データ電極と、このデータ電極を覆う第２の誘電体層
と、を有し、前記データ電極における前記走査電極との
最近接点及び前記共通電極との最近接点を各１ヶ所含む
ようにマトリクス状に画素が形成されたＡＣ型プラズマ
ディスプレイパネルに表示データに基づいた表示を行わ
せるＡＣ型プラズマディスプレイパネルの駆動方法にお
いて、１の画像を表示する１フィールドを１又は複数の
サブフィールドから構成し、このサブフィールドが、前
記各画素内の電荷状態を初期化する予備放電期間と、前
記表示データに基づいて前記画素内に選択的に壁電荷を
形成する走査期間と、前記走査電極及び前記共通電極に
交互に電圧を印加して前記壁電荷が形成された画素にお
いて前記第１の誘電体層表面における前記走査電極上に
相当する走査電極領域と前記共通電極上に相当する共通
電極領域との間に維持放電を発生させる維持期間と、を
有し、前記予備放電期間において、前記走査電極領域及
び前記共通電極領域の双方に負の壁電荷を形成する工程
を有することを特徴とする。
パネルの駆動方法は、対向して配置された第１及び第２
の絶縁基板と、前記第１の絶縁基板における前記第２の
絶縁基板との対向面側に交互に設けられ第１の方向に延
びる複数本の走査電極及び共通電極と、この走査電極及
び共通電極を覆う第１の誘電体層と、前記第２の絶縁基
板における前記第１の絶縁基板との対向面側に設けられ
前記第１の方向に直交する第２の方向に延びる複数本の
データ電極と、このデータ電極を覆う第２の誘電体層
と、を有し、前記データ電極における前記走査電極との
最近接点及び前記共通電極との最近接点を各１ヶ所含む
ようにマトリクス状に画素が形成されたＡＣ型プラズマ
ディスプレイパネルに表示データに基づいた表示を行わ
せるＡＣ型プラズマディスプレイパネルの駆動方法にお
いて、１の画像を表示する１フィールドを１又は複数の
サブフィールドから構成し、このサブフィールドが、前
記各画素内の電荷状態を初期化する予備放電期間と、前
記表示データに基づいて前記画素内に選択的に壁電荷を
形成する走査期間と、前記走査電極及び前記共通電極に
交互に電圧を印加して前記壁電荷が形成された画素にお
いて前記第１の誘電体層表面における前記走査電極上に
相当する走査電極領域と前記共通電極上に相当する共通
電極領域との間に維持放電を発生させる維持期間と、を
有し、前記予備放電期間において、前記走査電極領域及
び前記共通電極領域の双方に負の壁電荷を形成する工程
を有することを特徴とする。
【００３６】本発明においては、前記予備放電期間にお
いて前記画素内における前記走査電極上及び前記共通電
極上の双方に負の壁電荷を形成することにより、走査期
間において、走査電極と共通電極との間における電荷の
移動を防止することができ、消費電力の低減を図ること
ができる。
いて前記画素内における前記走査電極上及び前記共通電
極上の双方に負の壁電荷を形成することにより、走査期
間において、走査電極と共通電極との間における電荷の
移動を防止することができ、消費電力の低減を図ること
ができる。
【００３７】また、前記予備放電期間が、前記各画素内
の電荷状態を初期化する維持消去期間と、前記走査電極
と前記共通電極との間にプライミング放電を発生させる
プライミング期間と、前記プライミング放電により生じ
た壁電荷を消去するプライミング消去期間とからなり、
前記維持消去期間において、前記画素内における前記走
査電極上及び前記共通電極上の双方に負の壁電荷を形成
する工程を有していてもよく、前記予備放電期間におい
て、前記維持消去期間が時間的に前記プライミング期間
及び前記プライミング消去期間よりも先に設けられてい
てもよい。
の電荷状態を初期化する維持消去期間と、前記走査電極
と前記共通電極との間にプライミング放電を発生させる
プライミング期間と、前記プライミング放電により生じ
た壁電荷を消去するプライミング消去期間とからなり、
前記維持消去期間において、前記画素内における前記走
査電極上及び前記共通電極上の双方に負の壁電荷を形成
する工程を有していてもよく、前記予備放電期間におい
て、前記維持消去期間が時間的に前記プライミング期間
及び前記プライミング消去期間よりも先に設けられてい
てもよい。
【００３８】更に、前記維持消去期間は、第１維持消去
期間と第２維持消去期間とからなり、前記第１維持消去
期間において、前記走査電極及び前記共通電極に前記デ
ータ電極の電位よりも高く且つ相互に異なる電位を印加
して前記走査電極領域と前記共通電極領域との間に面放
電を発生させて前記走査電極領域及び前記共通電極領域
の双方に負の壁電荷を形成する工程を有し、前記第２維
持消去期間において、前記走査電極領域又は前記共通電
極領域と前記第２の誘電体層表面における前記データ電
極上に相当するデータ電極領域との間に対向放電を発生
させて、前記走査電極領域、前記共通電極領域及びデー
タ電極領域の壁電荷量の大きさを、この壁電荷により前
記走査電極領域と前記データ電極領域との間に生じる壁
電圧の大きさ及び前記共通電極領域と前記データ電極と
の間に生じる壁電圧の大きさが前記走査電極領域及び前
記共通電極領域と前記データ電極領域との間の対向放電
開始電圧未満になるような大きさに調節する工程を有し
ていてもよい。
期間と第２維持消去期間とからなり、前記第１維持消去
期間において、前記走査電極及び前記共通電極に前記デ
ータ電極の電位よりも高く且つ相互に異なる電位を印加
して前記走査電極領域と前記共通電極領域との間に面放
電を発生させて前記走査電極領域及び前記共通電極領域
の双方に負の壁電荷を形成する工程を有し、前記第２維
持消去期間において、前記走査電極領域又は前記共通電
極領域と前記第２の誘電体層表面における前記データ電
極上に相当するデータ電極領域との間に対向放電を発生
させて、前記走査電極領域、前記共通電極領域及びデー
タ電極領域の壁電荷量の大きさを、この壁電荷により前
記走査電極領域と前記データ電極領域との間に生じる壁
電圧の大きさ及び前記共通電極領域と前記データ電極と
の間に生じる壁電圧の大きさが前記走査電極領域及び前
記共通電極領域と前記データ電極領域との間の対向放電
開始電圧未満になるような大きさに調節する工程を有し
ていてもよい。
【００３９】これにより、第１維持消去期間において、
１回の放電で走査電極領域及び共通電極領域の双方に負
の壁電荷を形成することができる。また、第２維持消去
期間において、走査電極領域及び共通電極領域の壁電荷
量の大きさを、データ電極との間の壁電圧の大きさが対
向放電開始電圧未満になるような大きさに調節すること
により、走査期間及び維持期間において、走査電極又は
共通電極の電位を接地電位としたときに、対向間におい
て誤放電が発生することを防止できる。
１回の放電で走査電極領域及び共通電極領域の双方に負
の壁電荷を形成することができる。また、第２維持消去
期間において、走査電極領域及び共通電極領域の壁電荷
量の大きさを、データ電極との間の壁電圧の大きさが対
向放電開始電圧未満になるような大きさに調節すること
により、走査期間及び維持期間において、走査電極又は
共通電極の電位を接地電位としたときに、対向間におい
て誤放電が発生することを防止できる。
【００４０】更にまた、前記第１維持消去期間における
前記走査電極領域及び前記共通電極領域の双方に負の壁
電荷を形成する工程は、前記走査電極及び前記共通電極
に印加する電位の差を、前記走査電極領域と前記共通電
極領域との間の面放電開始電圧から、前記第１維持消去
期間が属するサブフィールドの１つ前のサブフィールド
における維持放電により形成された壁電荷により前記走
査電極領域と前記共通電極領域との間に発生している壁
電圧を減じた電圧以上で、且つ前記面放電電圧よりも小
さい電位差とすることが好ましい。
前記走査電極領域及び前記共通電極領域の双方に負の壁
電荷を形成する工程は、前記走査電極及び前記共通電極
に印加する電位の差を、前記走査電極領域と前記共通電
極領域との間の面放電開始電圧から、前記第１維持消去
期間が属するサブフィールドの１つ前のサブフィールド
における維持放電により形成された壁電荷により前記走
査電極領域と前記共通電極領域との間に発生している壁
電圧を減じた電圧以上で、且つ前記面放電電圧よりも小
さい電位差とすることが好ましい。
【００４１】これにより、前記１つ前のサブフィールド
において維持放電が発生した画素においてのみ前記第１
維持消去期間において前記面放電を発生させることがで
きる。この結果、前記維持放電が発生した画素の壁電荷
配置を、維持放電が発生しなかった画素の壁電荷配置と
同じにすることができる。
において維持放電が発生した画素においてのみ前記第１
維持消去期間において前記面放電を発生させることがで
きる。この結果、前記維持放電が発生した画素の壁電荷
配置を、維持放電が発生しなかった画素の壁電荷配置と
同じにすることができる。
【００４２】更にまた、前記第２維持消去期間における
前記走査電極領域、前記共通電極領域及びデータ電極領
域の壁電荷量の大きさを調節する工程は、前記走査電極
及び前記共通電極の電位を前記データ電極の電位よりも
高く維持したまま、前記第１維持消去期間において前記
走査電極及び前記共通電極のうち電位がより高い電極の
電位を前記対向放電開始電圧以上の電位差だけ低下させ
ることが好ましい。
前記走査電極領域、前記共通電極領域及びデータ電極領
域の壁電荷量の大きさを調節する工程は、前記走査電極
及び前記共通電極の電位を前記データ電極の電位よりも
高く維持したまま、前記第１維持消去期間において前記
走査電極及び前記共通電極のうち電位がより高い電極の
電位を前記対向放電開始電圧以上の電位差だけ低下させ
ることが好ましい。
【００４３】これにより、走査電極及び共通電極のうち
電位がより高い電極とデータ電極との間に対向放電を発
生させることができる。この結果、走査電極上及び共通
電極上の電荷量を調整することができる。
電位がより高い電極とデータ電極との間に対向放電を発
生させることができる。この結果、走査電極上及び共通
電極上の電荷量を調整することができる。
【００４４】更にまた、前記第２維持消去期間における
前記走査電極領域、前記共通電極領域及びデータ電極領
域の壁電荷量の大きさを調節する工程は、前記走査電極
と前記データ電極との間の電位差を前記対向放電開始電
圧未満とし、前記共通電極と前記データ電極との間の電
位差を前記対向放電開始電圧未満とすることが好まし
い。
前記走査電極領域、前記共通電極領域及びデータ電極領
域の壁電荷量の大きさを調節する工程は、前記走査電極
と前記データ電極との間の電位差を前記対向放電開始電
圧未満とし、前記共通電極と前記データ電極との間の電
位差を前記対向放電開始電圧未満とすることが好まし
い。
【００４５】これにより、走査電極領域及び共通電極領
域の壁電荷量の大きさを、夫々データ電極との間の壁電
圧の大きさが対向放電開始電圧未満になるような大きさ
にすることができる。この結果、走査期間及び維持期間
において走査電極又は共通電極の電位を接地電位とした
ときに、走査期間において壁電荷が形成されていない画
素の対向間において誤放電が発生することを防止でき
る。
域の壁電荷量の大きさを、夫々データ電極との間の壁電
圧の大きさが対向放電開始電圧未満になるような大きさ
にすることができる。この結果、走査期間及び維持期間
において走査電極又は共通電極の電位を接地電位とした
ときに、走査期間において壁電荷が形成されていない画
素の対向間において誤放電が発生することを防止でき
る。
【００４６】更にまた、前記プライミング期間におい
て、前記走査電極及び前記共通電極のうち一方の電極の
電位を第１の電位からこの第１の電位よりも高く前記デ
ータ電極の電位との差が前記対向放電開始電圧以上であ
る第２の電位まで連続的に増加させると共に、他方の電
極の電位を前記第２の電位よりも低く前記第２の電位と
の差が前記面放電開始電圧未満である第３の電位にする
工程を有し、前記プライミング消去期間において、前記
一方の電極の電位を、前記第２の電位からこの第２の電
位よりも低く且つ前記第２の電位との差が前記対向放電
開始電圧未満である第４の電位に低下させた後、この第
４の電位から前記データ電極電位まで連続的に低下させ
る工程を有することが好ましい。
て、前記走査電極及び前記共通電極のうち一方の電極の
電位を第１の電位からこの第１の電位よりも高く前記デ
ータ電極の電位との差が前記対向放電開始電圧以上であ
る第２の電位まで連続的に増加させると共に、他方の電
極の電位を前記第２の電位よりも低く前記第２の電位と
の差が前記面放電開始電圧未満である第３の電位にする
工程を有し、前記プライミング消去期間において、前記
一方の電極の電位を、前記第２の電位からこの第２の電
位よりも低く且つ前記第２の電位との差が前記対向放電
開始電圧未満である第４の電位に低下させた後、この第
４の電位から前記データ電極電位まで連続的に低下させ
る工程を有することが好ましい。
【００４７】これにより、プライミング期間において対
向間にプライミング放電を発生させると共に、プライミ
ング消去期間において対向間にプライミング消去放電を
発生させることができる。このとき、プライミング放電
及びプライミング消去放電において、面放電の発生を抑
制し、黒輝度を低減することができる。
向間にプライミング放電を発生させると共に、プライミ
ング消去期間において対向間にプライミング消去放電を
発生させることができる。このとき、プライミング放電
及びプライミング消去放電において、面放電の発生を抑
制し、黒輝度を低減することができる。
【００４８】本発明に係る他のＡＣ型プラズマディスプ
レイパネルの駆動方法は、対向して配置された第１及び
第２の絶縁基板と、前記第１の絶縁基板における前記第
２の絶縁基板との対向面側に交互に設けられ第１の方向
に延びる複数本の走査電極及び共通電極と、この走査電
極及び共通電極を覆う第１の誘電体層と、前記第２の絶
縁基板における前記第１の絶縁基板との対向面側に設け
られ前記第１の方向に直交する第２の方向に延びる複数
本のデータ電極と、このデータ電極を覆う第２の誘電体
層と、を有し、前記データ電極における前記走査電極と
の最近接点及び前記共通電極との最近接点を各１ヶ所含
むようにマトリクス状に画素が形成され、前記走査電極
領域と前記共通電極領域との間の面放電開始電圧が、前
記走査電極領域及び前記共通電極領域と前記第２の誘電
体層表面における前記データ電極上に相当するデータ電
極領域との間の対向放電開始電圧よりも高いＡＣ型プラ
ズマディスプレイパネルに表示データに基づいた表示を
行わせるＡＣ型プラズマディスプレイパネルの駆動方法
において、１の画像を表示する１フィールドを１又は複
数のサブフィールドから構成し、このサブフィールド
が、前記各画素内の電荷状態を初期化すると共に放電を
起こしやすくする予備放電期間と、前記表示データに基
づいて前記画素内に選択的に壁電荷を形成する走査期間
と、前記走査電極及び前記共通電極に交互に電圧を印加
して前記壁電荷が形成された画素において前記走査電極
領域と前記共通電極領域との間に維持放電を発生させる
維持期間と、を有し、前記予備放電期間が、前記各画素
内の電荷状態を初期化する維持消去期間と、前記画素内
でプライミング放電を発生させて前記画素内において放
電を起こしやすくするプライミング期間と、前記プライ
ミング放電により生じた壁電荷を消去するプライミング
消去期間とを有し、前記維持消去期間が第１維持消去期
間と第２維持消去期間とからなり、前記第１維持消去期
間において、前記データ電極に接地電位を印加し、前記
走査電極及び前記共通電極のうち、この第１維持消去期
間が属するサブフィールドの１つ前のサブフィールドの
終了時点においてより低い電位が印加されている第１面
電極に第１正電位を印加し、前記走査電極及び前記共通
電極のうち前記第１面電極でない第２面電極に、前記第
１正電位よりも低く前記第１正電位との差が前記面放電
開始電圧から前記１つ前のサブフィールドにおける維持
放電により形成された壁電荷により前記走査電極領域と
前記共通電極領域との間に発生している壁電圧を減じた
電圧以上で、且つ前記面放電電圧よりも小さい第２正電
位を印加し、前記１つ前のサブフィールドにおいて維持
放電が発生した画素においてのみ面放電を発生させて、
前記走査電極領域及び前記共通電極領域の双方に負の壁
電荷を形成する工程を有し、前記第２維持消去期間にお
いて、前記第１面電極の電位を、前記第１正電位よりも
低く、前記第１正電位との電位差が前記対向放電開始電
圧以上であり、接地電位との電位差が前記対向放電開始
電圧未満である第３正電位に低下させると共に、前記第
２面電極の電位を接地電位との電位差が前記対向放電開
始電圧未満である第４正電位にして、前記走査電極領域
又は前記共通電極領域と前記データ電極領域との間に対
向放電を発生させて、前記走査電極領域、前記共通電極
領域及びデータ電極領域の壁電荷量の大きさを、この壁
電荷により前記走査電極領域と前記データ電極領域との
間に生じる壁電圧の大きさ及び前記共通電極領域と前記
データ電極領域との間に生じる壁電圧の大きさの双方が
前記対向放電開始電圧未満になるような大きさに調節す
る工程を有することを特徴とする。
レイパネルの駆動方法は、対向して配置された第１及び
第２の絶縁基板と、前記第１の絶縁基板における前記第
２の絶縁基板との対向面側に交互に設けられ第１の方向
に延びる複数本の走査電極及び共通電極と、この走査電
極及び共通電極を覆う第１の誘電体層と、前記第２の絶
縁基板における前記第１の絶縁基板との対向面側に設け
られ前記第１の方向に直交する第２の方向に延びる複数
本のデータ電極と、このデータ電極を覆う第２の誘電体
層と、を有し、前記データ電極における前記走査電極と
の最近接点及び前記共通電極との最近接点を各１ヶ所含
むようにマトリクス状に画素が形成され、前記走査電極
領域と前記共通電極領域との間の面放電開始電圧が、前
記走査電極領域及び前記共通電極領域と前記第２の誘電
体層表面における前記データ電極上に相当するデータ電
極領域との間の対向放電開始電圧よりも高いＡＣ型プラ
ズマディスプレイパネルに表示データに基づいた表示を
行わせるＡＣ型プラズマディスプレイパネルの駆動方法
において、１の画像を表示する１フィールドを１又は複
数のサブフィールドから構成し、このサブフィールド
が、前記各画素内の電荷状態を初期化すると共に放電を
起こしやすくする予備放電期間と、前記表示データに基
づいて前記画素内に選択的に壁電荷を形成する走査期間
と、前記走査電極及び前記共通電極に交互に電圧を印加
して前記壁電荷が形成された画素において前記走査電極
領域と前記共通電極領域との間に維持放電を発生させる
維持期間と、を有し、前記予備放電期間が、前記各画素
内の電荷状態を初期化する維持消去期間と、前記画素内
でプライミング放電を発生させて前記画素内において放
電を起こしやすくするプライミング期間と、前記プライ
ミング放電により生じた壁電荷を消去するプライミング
消去期間とを有し、前記維持消去期間が第１維持消去期
間と第２維持消去期間とからなり、前記第１維持消去期
間において、前記データ電極に接地電位を印加し、前記
走査電極及び前記共通電極のうち、この第１維持消去期
間が属するサブフィールドの１つ前のサブフィールドの
終了時点においてより低い電位が印加されている第１面
電極に第１正電位を印加し、前記走査電極及び前記共通
電極のうち前記第１面電極でない第２面電極に、前記第
１正電位よりも低く前記第１正電位との差が前記面放電
開始電圧から前記１つ前のサブフィールドにおける維持
放電により形成された壁電荷により前記走査電極領域と
前記共通電極領域との間に発生している壁電圧を減じた
電圧以上で、且つ前記面放電電圧よりも小さい第２正電
位を印加し、前記１つ前のサブフィールドにおいて維持
放電が発生した画素においてのみ面放電を発生させて、
前記走査電極領域及び前記共通電極領域の双方に負の壁
電荷を形成する工程を有し、前記第２維持消去期間にお
いて、前記第１面電極の電位を、前記第１正電位よりも
低く、前記第１正電位との電位差が前記対向放電開始電
圧以上であり、接地電位との電位差が前記対向放電開始
電圧未満である第３正電位に低下させると共に、前記第
２面電極の電位を接地電位との電位差が前記対向放電開
始電圧未満である第４正電位にして、前記走査電極領域
又は前記共通電極領域と前記データ電極領域との間に対
向放電を発生させて、前記走査電極領域、前記共通電極
領域及びデータ電極領域の壁電荷量の大きさを、この壁
電荷により前記走査電極領域と前記データ電極領域との
間に生じる壁電圧の大きさ及び前記共通電極領域と前記
データ電極領域との間に生じる壁電圧の大きさの双方が
前記対向放電開始電圧未満になるような大きさに調節す
る工程を有することを特徴とする。
【００４９】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。本実施例に係るプラズ
マディスプレイパネル（ＰＤＰ）の構成を、図７及び図
８を参照して説明する。本実施例に係るＰＤＰにおいて
は、図７に示すように、例えばガラスからなる前面基板
２０及び背面基板２１が相互に対向するように設けられ
ている。前面基板２０における背面基板２１に対向する
表面には、複数本の走査電極２２及び共通電極２３が所
定の間隔を隔てて交互に配置されている。走査電極２２
及び共通電極２３は、図７における紙面奥側から手前側
に向かう方向に延びている。走査電極２２及び共通電極
２３は例えばＩＴＯ等からなる透明電極である。また、
走査電極２２及び共通電極２３上には金属電極３２が積
層されている。金属電極３２は配線抵抗を下げるための
ものであり、その幅は走査電極２２及び共通電極２３の
幅よりも小さくなっている。更に、走査電極２２及び共
通電極２３を覆うように透明誘電体層２４が設けられ、
透明誘電体層２４上にはＭｇＯ膜２５が形成されてい
る。本実施例のＰＤＰにおいても、前述の従来のＰＤＰ
と同様に、ＭｇＯ膜２５は前面基板２０側に設けられて
いる必要がある。
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。本実施例に係るプラズ
マディスプレイパネル（ＰＤＰ）の構成を、図７及び図
８を参照して説明する。本実施例に係るＰＤＰにおいて
は、図７に示すように、例えばガラスからなる前面基板
２０及び背面基板２１が相互に対向するように設けられ
ている。前面基板２０における背面基板２１に対向する
表面には、複数本の走査電極２２及び共通電極２３が所
定の間隔を隔てて交互に配置されている。走査電極２２
及び共通電極２３は、図７における紙面奥側から手前側
に向かう方向に延びている。走査電極２２及び共通電極
２３は例えばＩＴＯ等からなる透明電極である。また、
走査電極２２及び共通電極２３上には金属電極３２が積
層されている。金属電極３２は配線抵抗を下げるための
ものであり、その幅は走査電極２２及び共通電極２３の
幅よりも小さくなっている。更に、走査電極２２及び共
通電極２３を覆うように透明誘電体層２４が設けられ、
透明誘電体層２４上にはＭｇＯ膜２５が形成されてい
る。本実施例のＰＤＰにおいても、前述の従来のＰＤＰ
と同様に、ＭｇＯ膜２５は前面基板２０側に設けられて
いる必要がある。
【００５０】一方、背面基板２１における前面基板２０
に対向する表面には複数本のデータ電極２９が設けられ
ている、データ電極２９は走査電極２２及び共通電極２
３と直交する方向に延びている。データ電極２９上には
白色誘電体層２８が設けられ、白色誘電体層２８上には
蛍光体層２７が設けられている。
に対向する表面には複数本のデータ電極２９が設けられ
ている、データ電極２９は走査電極２２及び共通電極２
３と直交する方向に延びている。データ電極２９上には
白色誘電体層２８が設けられ、白色誘電体層２８上には
蛍光体層２７が設けられている。
【００５１】また、前面基板２０と背面基板２１との間
には隔壁（図示せず）が設けられている。この隔壁は前
面基板２０と背面基板２１との間の空間を放電空間２６
として確保すると共に、放電空間２６を表示セル３１
（画素）として区画している。各表示セルは、走査電極
２２とデータ電極２９との最近接部分及び共通電極２３
とデータ電極２９との最近接部分を１ずつ含んでいる。
放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放
電ガスとして封入されている。
には隔壁（図示せず）が設けられている。この隔壁は前
面基板２０と背面基板２１との間の空間を放電空間２６
として確保すると共に、放電空間２６を表示セル３１
（画素）として区画している。各表示セルは、走査電極
２２とデータ電極２９との最近接部分及び共通電極２３
とデータ電極２９との最近接部分を１ずつ含んでいる。
放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放
電ガスとして封入されている。
【００５２】また、図８に示すように、ＰＤＰのディス
プレイ表示画面３０においては、走査電極２２（Ｓｉ
（ｉ＝１〜ｍ））及び共通電極２３（Ｃｉ（ｉ＝１〜
ｍ））と、データ電極２９（Ｄｊ（ｊ＝１〜ｎ））との
各最近接部分を含むように、表示セル３１が行列状に配
置されている。走査電極Ｓｉと共通電極Ｃｉとの間は、
面放電が発生する面放電ギャップ３３であり、走査電極
Ｓｉと共通電極Ｃｉ−１との間は、面放電が発生しない
非放電ギャップ３４になっている。また、ディスプレイ
表示画面３０は５０インチパネルであり、画素数は７６
８×１０２８画素であり、１画素は３つのセルにより構
成されている。この１画素を構成する３つのセルはディ
スプレイ表示画面３０の横方向に配列しており、各セル
において蛍光体層２７（図７参照）がＲＧＢ（赤緑青）
に塗り分けられている。更に、ＰＤＰの前面側、即ち、
前面基板２０における後面基板２１に対向していない側
には、前面フィルタ（図示せず）が設けられている。
プレイ表示画面３０においては、走査電極２２（Ｓｉ
（ｉ＝１〜ｍ））及び共通電極２３（Ｃｉ（ｉ＝１〜
ｍ））と、データ電極２９（Ｄｊ（ｊ＝１〜ｎ））との
各最近接部分を含むように、表示セル３１が行列状に配
置されている。走査電極Ｓｉと共通電極Ｃｉとの間は、
面放電が発生する面放電ギャップ３３であり、走査電極
Ｓｉと共通電極Ｃｉ−１との間は、面放電が発生しない
非放電ギャップ３４になっている。また、ディスプレイ
表示画面３０は５０インチパネルであり、画素数は７６
８×１０２８画素であり、１画素は３つのセルにより構
成されている。この１画素を構成する３つのセルはディ
スプレイ表示画面３０の横方向に配列しており、各セル
において蛍光体層２７（図７参照）がＲＧＢ（赤緑青）
に塗り分けられている。更に、ＰＤＰの前面側、即ち、
前面基板２０における後面基板２１に対向していない側
には、前面フィルタ（図示せず）が設けられている。
【００５３】本実施例のＰＤＰの表示セルは、対向放電
開始電圧が面放電開始電圧よりも低く、対向放電を起こ
しやすくなっている。例えば、走査電極と共通電極との
間の面放電開始電圧が約２４０Ｖになり、走査電極又は
共通電極とデータ電極との間の対向放電開始電圧が約１
６０Ｖになるようにしてある。このため、面放電ギャッ
プは例えば約７０μｍ、対向放電ギャップは例えば約９
０μｍであり、１セルのサイズは例えば縦が０．８１ｍ
ｍ、横が０．２７ｍｍである。
開始電圧が面放電開始電圧よりも低く、対向放電を起こ
しやすくなっている。例えば、走査電極と共通電極との
間の面放電開始電圧が約２４０Ｖになり、走査電極又は
共通電極とデータ電極との間の対向放電開始電圧が約１
６０Ｖになるようにしてある。このため、面放電ギャッ
プは例えば約７０μｍ、対向放電ギャップは例えば約９
０μｍであり、１セルのサイズは例えば縦が０．８１ｍ
ｍ、横が０．２７ｍｍである。
【００５４】上述の如く、本実施例においては、面放電
開始電圧が対向放電開始電圧よりも大きく、両者の差は
８０Ｖである。本発明においては、面放電開始電圧と対
向放電開始電圧との差は、５０乃至１２０Ｖであること
が好ましい。この理由は以下のとおりである。一般に、
セル内の放電は電極間に放電開始電圧以上の電圧が印加
されたときに発生するものであるが、放電開始電圧未満
の電圧であっても、放電開始電圧に近い電圧が電極間に
印加されると、弱い放電が発生する。この弱い放電のマ
ージンが、２０乃至３０Ｖ程度存在する。また、各セル
に寸法のばらつきがあると、各セルの放電開始電圧が変
動する。前記面放電開始電圧と対向放電開始電圧との差
が５０Ｖ以上であれば、前記マージン及び前記放電開始
電圧の変動を吸収でき、プライミング放電及びプライミ
ング消去放電における対向放電並びに第２維持消去期間
における対向放電を安定して発生させることができる。
また、前記面放電開始電圧と対向放電開始電圧との差が
１２０Ｖ以下であれば、面放電開始電圧が大きくなり過
ぎることがない。これにより、面放電である維持放電を
発生させるための維持パルスの電圧を過剰に高くする必
要がなくなり、駆動コストを抑えることができる。
開始電圧が対向放電開始電圧よりも大きく、両者の差は
８０Ｖである。本発明においては、面放電開始電圧と対
向放電開始電圧との差は、５０乃至１２０Ｖであること
が好ましい。この理由は以下のとおりである。一般に、
セル内の放電は電極間に放電開始電圧以上の電圧が印加
されたときに発生するものであるが、放電開始電圧未満
の電圧であっても、放電開始電圧に近い電圧が電極間に
印加されると、弱い放電が発生する。この弱い放電のマ
ージンが、２０乃至３０Ｖ程度存在する。また、各セル
に寸法のばらつきがあると、各セルの放電開始電圧が変
動する。前記面放電開始電圧と対向放電開始電圧との差
が５０Ｖ以上であれば、前記マージン及び前記放電開始
電圧の変動を吸収でき、プライミング放電及びプライミ
ング消去放電における対向放電並びに第２維持消去期間
における対向放電を安定して発生させることができる。
また、前記面放電開始電圧と対向放電開始電圧との差が
１２０Ｖ以下であれば、面放電開始電圧が大きくなり過
ぎることがない。これにより、面放電である維持放電を
発生させるための維持パルスの電圧を過剰に高くする必
要がなくなり、駆動コストを抑えることができる。
【００５５】次に、本実施例に係るＰＤＰの駆動方法に
ついて説明する。図１は、本実施例に係るＡＣ型プラズ
マディスプレイパネルの駆動方法を示す波形図である。
また、図２（ａ）乃至（ｅ）はこの従来のＰＤＰの駆動
方法を示す模式的断面図である。図２（ａ）乃至（ｅ）
においては、図１０（ａ）乃至（ｅ）と同様に、正壁電
荷３５及び負壁電荷３６を多角形で示しており、正壁電
荷３５及び負壁電荷３６の高さは、壁電荷によって誘電
体層表面に発生する壁電圧値を示す。また、符号Ｓは走
査電極２２（図７参照）を示し、符号Ｃは共通電極２３
（図７参照）を示し、符号Ｄはデータ電極２９（図７参
照）を示す。
ついて説明する。図１は、本実施例に係るＡＣ型プラズ
マディスプレイパネルの駆動方法を示す波形図である。
また、図２（ａ）乃至（ｅ）はこの従来のＰＤＰの駆動
方法を示す模式的断面図である。図２（ａ）乃至（ｅ）
においては、図１０（ａ）乃至（ｅ）と同様に、正壁電
荷３５及び負壁電荷３６を多角形で示しており、正壁電
荷３５及び負壁電荷３６の高さは、壁電荷によって誘電
体層表面に発生する壁電圧値を示す。また、符号Ｓは走
査電極２２（図７参照）を示し、符号Ｃは共通電極２３
（図７参照）を示し、符号Ｄはデータ電極２９（図７参
照）を示す。
【００５６】図１に示すように、本第１実施例に係るＰ
ＤＰの駆動方法においては、１フィールドが１又は複数
のサブフィールド（ＳＦ）からなり、サブフィールド８
は予備放電期間７、走査期間５及び維持期間６の３つの
期間により構成されている。また、予備放電期間７は維
持消去期間２、プライミング期間３及びプライミング消
去期間４から構成されている。なお、図１に示すよう
に、ＰＤＰの駆動波形は全て正極性のパルスにより構成
されている。これにより、回路コストを低減することが
できる。
ＤＰの駆動方法においては、１フィールドが１又は複数
のサブフィールド（ＳＦ）からなり、サブフィールド８
は予備放電期間７、走査期間５及び維持期間６の３つの
期間により構成されている。また、予備放電期間７は維
持消去期間２、プライミング期間３及びプライミング消
去期間４から構成されている。なお、図１に示すよう
に、ＰＤＰの駆動波形は全て正極性のパルスにより構成
されている。これにより、回路コストを低減することが
できる。
【００５７】先ず、予備放電期間７について説明する。
予備放電期間７の最初の時点におけるセル内の壁電荷の
状態は、サブフィールド８の１つ前のサブフィールド１
（前ＳＦ１）において、このセルが点灯していたかどう
かにより異なる。前ＳＦ１において点灯していたセルに
おいては、前ＳＦ１の最終維持パルス印加時点におい
て、走査電極Ｓ及びデータ電極Ｄには接地電位が印加さ
れ、共通電極Ｃには正の電位Ｖｓが印加されている。こ
の電圧印加状態で維持放電が発生しているため、セル内
の電界は一様となっている。このため、セル内は図２
（ａ）に示すように、透明誘電体層２４の表面上におけ
る走査電極Ｓ上に相当する領域（走査電極Ｓ上）に正壁
電荷３５が形成され、透明誘電体層２４の表面上におけ
る共通電極Ｃ上に相当する領域（共通電極Ｃ上）に負壁
電荷３６が形成され、白色誘電体層２８の表面上におけ
るデータ電極Ｄ上に相当する領域（データ電極Ｄ上）に
正壁電荷３５が形成されている。電位Ｖｓは例えば１７
０Ｖである。このため、走査電極Ｓ上及び共通電極Ｃ上
の壁電荷に起因する電圧（壁電圧）も１７０Ｖである。
予備放電期間７の最初の時点におけるセル内の壁電荷の
状態は、サブフィールド８の１つ前のサブフィールド１
（前ＳＦ１）において、このセルが点灯していたかどう
かにより異なる。前ＳＦ１において点灯していたセルに
おいては、前ＳＦ１の最終維持パルス印加時点におい
て、走査電極Ｓ及びデータ電極Ｄには接地電位が印加さ
れ、共通電極Ｃには正の電位Ｖｓが印加されている。こ
の電圧印加状態で維持放電が発生しているため、セル内
の電界は一様となっている。このため、セル内は図２
（ａ）に示すように、透明誘電体層２４の表面上におけ
る走査電極Ｓ上に相当する領域（走査電極Ｓ上）に正壁
電荷３５が形成され、透明誘電体層２４の表面上におけ
る共通電極Ｃ上に相当する領域（共通電極Ｃ上）に負壁
電荷３６が形成され、白色誘電体層２８の表面上におけ
るデータ電極Ｄ上に相当する領域（データ電極Ｄ上）に
正壁電荷３５が形成されている。電位Ｖｓは例えば１７
０Ｖである。このため、走査電極Ｓ上及び共通電極Ｃ上
の壁電荷に起因する電圧（壁電圧）も１７０Ｖである。
【００５８】一方、前ＳＦ１において維持放電が発生し
ていないセルにおいては、図２（ｅ）に示すように、走
査電極Ｓ上及び共通電極Ｃ上には大きさがほぼ等しい負
壁電荷が形成され、データ電極Ｄ上に正壁電荷３５が形
成されている。このため、面間には壁電圧がほとんど発
生していない。
ていないセルにおいては、図２（ｅ）に示すように、走
査電極Ｓ上及び共通電極Ｃ上には大きさがほぼ等しい負
壁電荷が形成され、データ電極Ｄ上に正壁電荷３５が形
成されている。このため、面間には壁電圧がほとんど発
生していない。
【００５９】このような状態のまま、前ＳＦ１から維持
消去期間２に移行する。維持消去期間２は第１維持消去
期間２ａ及び第２維持消去期間２ｂからなる。第１維持
消去期間２ａにおいては、走査電極Ｓ及び共通電極Ｃの
双方にデータ電極Ｄに対して正極性の電位を印加する。
このとき、走査電極Ｓと共通電極Ｃとの間（面間）の電
位差を、面放電開始電圧（本実施例においては例えば２
４０Ｖ）から前ＳＦ１において点灯状態であったセル
（図２（ａ）参照）において面間に形成されている壁電
圧（本実施例においては例えば１７０Ｖ）を減じた値
（２４０−１７０＝７０Ｖ）以上で、且つ、面放電開始
電圧（例えば２４０Ｖ）未満とする。これにより、前Ｓ
Ｆ１において維持放電が発生していたセルにおいては、
面間の電位差に前記壁電圧が重畳されて面放電が発生
し、前ＳＦ１において維持放電が発生していないセルに
おいては面放電が発生しない。具体的には、走査電極Ｓ
に正極性の矩形パルス電圧Ｖｓｅ２を印加し、共通電極
Ｃには正極性の矩形パルス電圧Ｖｓｅ１を印加する。デ
ータ電極Ｄの電位は接地電位とする。Ｖｓｅ１は例えば
１７０Ｖとし、Ｖｓｅ２は例えば３２０Ｖとする。これ
により、面間の電位差はＶｓｅ２−Ｖｓｅ１＝３２０−
１７０＝１５０Ｖとなる。なお、予備放電期間７におい
ては、データ電極の電位は常に接地電位とする。
消去期間２に移行する。維持消去期間２は第１維持消去
期間２ａ及び第２維持消去期間２ｂからなる。第１維持
消去期間２ａにおいては、走査電極Ｓ及び共通電極Ｃの
双方にデータ電極Ｄに対して正極性の電位を印加する。
このとき、走査電極Ｓと共通電極Ｃとの間（面間）の電
位差を、面放電開始電圧（本実施例においては例えば２
４０Ｖ）から前ＳＦ１において点灯状態であったセル
（図２（ａ）参照）において面間に形成されている壁電
圧（本実施例においては例えば１７０Ｖ）を減じた値
（２４０−１７０＝７０Ｖ）以上で、且つ、面放電開始
電圧（例えば２４０Ｖ）未満とする。これにより、前Ｓ
Ｆ１において維持放電が発生していたセルにおいては、
面間の電位差に前記壁電圧が重畳されて面放電が発生
し、前ＳＦ１において維持放電が発生していないセルに
おいては面放電が発生しない。具体的には、走査電極Ｓ
に正極性の矩形パルス電圧Ｖｓｅ２を印加し、共通電極
Ｃには正極性の矩形パルス電圧Ｖｓｅ１を印加する。デ
ータ電極Ｄの電位は接地電位とする。Ｖｓｅ１は例えば
１７０Ｖとし、Ｖｓｅ２は例えば３２０Ｖとする。これ
により、面間の電位差はＶｓｅ２−Ｖｓｅ１＝３２０−
１７０＝１５０Ｖとなる。なお、予備放電期間７におい
ては、データ電極の電位は常に接地電位とする。
【００６０】上述の如く、前ＳＦ１が点灯状態であった
セルにおいては、走査電極Ｓと共通電極Ｃとの電位差は
Ｖｓｅ２−Ｖｓｅ１＝１５０Ｖであり、これに壁電圧の
１７０Ｖが重畳されるため、合計で約３２０Ｖの電圧が
面放電ギャップに印加される。この結果、面放電開始電
圧である２４０Ｖを超え、面放電が発生する。このと
き、図２（ｂ）に示すように、この面放電によって、走
査電極Ｓ上及び共通電極Ｃ上の双方に負壁電荷が形成さ
れる。但し、走査電極Ｓ上の負壁電荷量の大きさは共通
電極Ｃ上の負壁電荷量の大きさよりも大きく、面間の壁
電圧は１５０Ｖとなる。また、この面放電により、走査
電極Ｓとデータ電極Ｄとの間（対向間）には合計でＶｓ
ｅ２（＝３２０Ｖ）に近い壁電圧が発生する。
セルにおいては、走査電極Ｓと共通電極Ｃとの電位差は
Ｖｓｅ２−Ｖｓｅ１＝１５０Ｖであり、これに壁電圧の
１７０Ｖが重畳されるため、合計で約３２０Ｖの電圧が
面放電ギャップに印加される。この結果、面放電開始電
圧である２４０Ｖを超え、面放電が発生する。このと
き、図２（ｂ）に示すように、この面放電によって、走
査電極Ｓ上及び共通電極Ｃ上の双方に負壁電荷が形成さ
れる。但し、走査電極Ｓ上の負壁電荷量の大きさは共通
電極Ｃ上の負壁電荷量の大きさよりも大きく、面間の壁
電圧は１５０Ｖとなる。また、この面放電により、走査
電極Ｓとデータ電極Ｄとの間（対向間）には合計でＶｓ
ｅ２（＝３２０Ｖ）に近い壁電圧が発生する。
【００６１】一方、前ＳＦ１が非点灯状態であったセル
においては、図２（ｅ）に示すように、走査電極と共通
電極にほぼ等しい負壁電圧が形成されているので、壁電
圧は重畳されない。このため、走査電極Ｓと共通電極Ｃ
との電位差はＶｓｅ２−Ｖｓｅ１＝１５０Ｖのままであ
り、面放電開始電圧である２４０Ｖに達しないため、面
放電は発生しない。
においては、図２（ｅ）に示すように、走査電極と共通
電極にほぼ等しい負壁電圧が形成されているので、壁電
圧は重畳されない。このため、走査電極Ｓと共通電極Ｃ
との電位差はＶｓｅ２−Ｖｓｅ１＝１５０Ｖのままであ
り、面放電開始電圧である２４０Ｖに達しないため、面
放電は発生しない。
【００６２】図２（ｂ）に示す状態では、走査電極Ｓ上
に形成されている負壁電荷が大きすぎるため、後述する
走査期間５及び維持期間６において、走査電極Ｓの電位
が接地電位になったときに、対向間で誤放電が発生して
しまう。このため、第２維持消去期間２ｂにおいて対向
放電を発生させ、走査電極Ｓ上の負壁電荷量の大きさを
調整する。具体的には、走査電極Ｓの電位を電位Ｖｓｅ
４まで低下させ、共通電極Ｃの電位を電位Ｖｓｅ３とす
る。電位Ｖｓｅ４の大きさは、第１維持消去期間２ａに
おいて面放電が発生したセルにおいては対向放電が発生
し、面放電が発生していないセルにおいては対向放電が
発生しないような電位とする。即ち、Ｖｓｅ２−Ｖｓｅ
４の値を、対向放電開始電圧（本実施例においては例え
ば１６０Ｖ）以上とする。例えば、Ｖｓｅ３を１５０Ｖ
とし、Ｖｓｅ４を１００Ｖとする。これにより、Ｖｓｅ
２−Ｖｓｅ４＝２２０Ｖとなり、対向放電が発生する。
この対向放電によって、走査電極Ｓ上の負壁電圧及びデ
ータ電極Ｄ上の正壁電圧が減少する。しかし、データ電
極Ｄに対して走査電極Ｓの電位が正であるため、走査電
極Ｓ上に負、データ電極Ｄ上に正の壁電圧が残る。ま
た、共通電極Ｃの電位を正の電位Ｖｓｅ３（＝１５０
Ｖ）とすることにより、共通電極Ｃ上にも負の壁電圧を
残すことができる。
に形成されている負壁電荷が大きすぎるため、後述する
走査期間５及び維持期間６において、走査電極Ｓの電位
が接地電位になったときに、対向間で誤放電が発生して
しまう。このため、第２維持消去期間２ｂにおいて対向
放電を発生させ、走査電極Ｓ上の負壁電荷量の大きさを
調整する。具体的には、走査電極Ｓの電位を電位Ｖｓｅ
４まで低下させ、共通電極Ｃの電位を電位Ｖｓｅ３とす
る。電位Ｖｓｅ４の大きさは、第１維持消去期間２ａに
おいて面放電が発生したセルにおいては対向放電が発生
し、面放電が発生していないセルにおいては対向放電が
発生しないような電位とする。即ち、Ｖｓｅ２−Ｖｓｅ
４の値を、対向放電開始電圧（本実施例においては例え
ば１６０Ｖ）以上とする。例えば、Ｖｓｅ３を１５０Ｖ
とし、Ｖｓｅ４を１００Ｖとする。これにより、Ｖｓｅ
２−Ｖｓｅ４＝２２０Ｖとなり、対向放電が発生する。
この対向放電によって、走査電極Ｓ上の負壁電圧及びデ
ータ電極Ｄ上の正壁電圧が減少する。しかし、データ電
極Ｄに対して走査電極Ｓの電位が正であるため、走査電
極Ｓ上に負、データ電極Ｄ上に正の壁電圧が残る。ま
た、共通電極Ｃの電位を正の電位Ｖｓｅ３（＝１５０
Ｖ）とすることにより、共通電極Ｃ上にも負の壁電圧を
残すことができる。
【００６３】なお、前ＳＦ１において維持放電が発生せ
ず、従って、第１維持消去期間２ａにおいて面放電が発
生していないセルにおいては、図２（ｅ）に示すよう
に、走査電極Ｓ上及び共通電極Ｃ上の双方に負壁電荷が
形成されているため、走査電極Ｓ及び共通電極Ｃに正電
位を印加しても、対向放電は発生しない。
ず、従って、第１維持消去期間２ａにおいて面放電が発
生していないセルにおいては、図２（ｅ）に示すよう
に、走査電極Ｓ上及び共通電極Ｃ上の双方に負壁電荷が
形成されているため、走査電極Ｓ及び共通電極Ｃに正電
位を印加しても、対向放電は発生しない。
【００６４】この結果、維持消去期間２の終了時点で、
セル内の壁電荷配置は、図２（ｃ）に示すように、走査
電極Ｓ上及び共通電極Ｃ上には大きさがほぼ等しい負壁
電荷が形成され、データ電極Ｄ上に正壁電荷が形成され
た壁電荷配置となる。この壁電荷配置は、図２（ｅ）に
示す前ＳＦ１において非点灯状態であったセルの壁電荷
配置と同じである。即ち、維持消去期間２において、セ
ル間における前ＳＦ１の状態による壁電荷配置の差異を
解消し、セルの初期化を行うことができる。
セル内の壁電荷配置は、図２（ｃ）に示すように、走査
電極Ｓ上及び共通電極Ｃ上には大きさがほぼ等しい負壁
電荷が形成され、データ電極Ｄ上に正壁電荷が形成され
た壁電荷配置となる。この壁電荷配置は、図２（ｅ）に
示す前ＳＦ１において非点灯状態であったセルの壁電荷
配置と同じである。即ち、維持消去期間２において、セ
ル間における前ＳＦ１の状態による壁電荷配置の差異を
解消し、セルの初期化を行うことができる。
【００６５】以下、プライミング期間３、プライミング
消去期間４、走査期間５及び維持期間６においては、図
９に示した従来のＰＤＰの駆動方法と同じ操作を行う。
消去期間４、走査期間５及び維持期間６においては、図
９に示した従来のＰＤＰの駆動方法と同じ操作を行う。
【００６６】プライミング期間３においては、後の工程
における書込放電を低い電圧で起こすために、プライミ
ング放電を発生させ、プライミング効果を得る。図１に
示すように、共通電極Ｃの電位を接地電位とする。一
方、走査電極Ｓの電位を電位Ｖｓｅ３からこの電位Ｖｓ
ｅ３よりも高い電位Ｖｐ１まで連続的に増加させる。即
ち、走査電極Ｓに正極性のランプ波形の電圧を印加す
る。Ｖｐ１は例えば３６０乃至４００Ｖである。これに
より、共通電極Ｃ及びデータ電極Ｄに対して、走査電極
Ｓが正極性となり、走査電極Ｓ上と共通電極Ｃ上との間
（面間）に面放電開始電圧以上の電圧が印加され、走査
電極Ｓ上とデータ電極Ｄ上との間の対向間に対向放電開
始電圧以上の電圧が印加される。これにより、全てのセ
ルにおいて、前記面間及び前記対向間に弱放電のプライ
ミング放電が発生する。プライミング放電により、セル
内の放電ガスが電離し、セル内にプラスイオンと電子が
供給され、後述する走査期間５及び維持期間６において
放電が起こりやすくなる。プライミング放電が発生した
結果、セル内の壁電荷配置は、図２（ｄ）に示すよう
に、共通電極Ｃ上の負壁電荷が面放電ギャップ近傍にお
いて減少し、走査電極Ｓ上の負壁電荷が全体的に増加す
ると共に特に面放電ギャップ近傍において増大し、デー
タ電極Ｄ上における走査電極Ｓに対向する領域の正壁電
荷が増大する。
における書込放電を低い電圧で起こすために、プライミ
ング放電を発生させ、プライミング効果を得る。図１に
示すように、共通電極Ｃの電位を接地電位とする。一
方、走査電極Ｓの電位を電位Ｖｓｅ３からこの電位Ｖｓ
ｅ３よりも高い電位Ｖｐ１まで連続的に増加させる。即
ち、走査電極Ｓに正極性のランプ波形の電圧を印加す
る。Ｖｐ１は例えば３６０乃至４００Ｖである。これに
より、共通電極Ｃ及びデータ電極Ｄに対して、走査電極
Ｓが正極性となり、走査電極Ｓ上と共通電極Ｃ上との間
（面間）に面放電開始電圧以上の電圧が印加され、走査
電極Ｓ上とデータ電極Ｄ上との間の対向間に対向放電開
始電圧以上の電圧が印加される。これにより、全てのセ
ルにおいて、前記面間及び前記対向間に弱放電のプライ
ミング放電が発生する。プライミング放電により、セル
内の放電ガスが電離し、セル内にプラスイオンと電子が
供給され、後述する走査期間５及び維持期間６において
放電が起こりやすくなる。プライミング放電が発生した
結果、セル内の壁電荷配置は、図２（ｄ）に示すよう
に、共通電極Ｃ上の負壁電荷が面放電ギャップ近傍にお
いて減少し、走査電極Ｓ上の負壁電荷が全体的に増加す
ると共に特に面放電ギャップ近傍において増大し、デー
タ電極Ｄ上における走査電極Ｓに対向する領域の正壁電
荷が増大する。
【００６７】プライミング消去期間４においては、共通
電極Ｃの電位は電位Ｖｓとする。また、走査電極Ｓの電
位を非連続的に電位Ｖｓまで減少させた後、電位Ｖｓか
ら接地電位まで連続的に減少させる。これにより、前述
のプライミング期間３とは逆に、共通電極Ｃが走査電極
Ｓに対して正極性になる。このため、面間において前述
のプライミング放電とは逆の弱放電、即ちプライミング
消去電流が発生し、プライミング放電により形成された
壁電荷を消去することができる。この結果、セル内の壁
電荷配置は図５（ｅ）に示すような状態になる。図２
（ｅ）に示す壁電荷配置は、図２（ｃ）に示す壁電荷配
置、即ち、プライミング放電前の壁電荷配置と同じであ
る。これにより、予備放電期間７が終了する。なお、上
述のランプ波形の幅は、４０〜８０μｓｅｃ（μ秒）程
度とする。
電極Ｃの電位は電位Ｖｓとする。また、走査電極Ｓの電
位を非連続的に電位Ｖｓまで減少させた後、電位Ｖｓか
ら接地電位まで連続的に減少させる。これにより、前述
のプライミング期間３とは逆に、共通電極Ｃが走査電極
Ｓに対して正極性になる。このため、面間において前述
のプライミング放電とは逆の弱放電、即ちプライミング
消去電流が発生し、プライミング放電により形成された
壁電荷を消去することができる。この結果、セル内の壁
電荷配置は図５（ｅ）に示すような状態になる。図２
（ｅ）に示す壁電荷配置は、図２（ｃ）に示す壁電荷配
置、即ち、プライミング放電前の壁電荷配置と同じであ
る。これにより、予備放電期間７が終了する。なお、上
述のランプ波形の幅は、４０〜８０μｓｅｃ（μ秒）程
度とする。
【００６８】走査期間５においては、従来の駆動方法と
同様に、走査電極Ｓに正電位Ｖｂｗを印加し、共通電極
Ｃに正電位Ｖｓｗを印加する。電位Ｖｂｗは例えば５０
〜１００Ｖ程度とし、電位Ｖｓｗは例えば１７０〜１９
０Ｖ程度とする。この状態のまま、走査電極Ｓ１〜Ｓｍ
に順次、接地電位まで落ちる負の走査パルス９を印加す
る。この走査パルス９のタイミングに合わせて、表示デ
ータに基づいてデータ電極Ｄ１〜Ｄｎにデータパルス１
０を選択的に印加する。データパルス１０の電圧は例え
ば６０〜７０Ｖとする。データパルス１０が印加された
画素では、走査電極Ｓとデータ電極Ｄとの間（対向間）
に、走査パルス９とデータパルス１０との合計の電圧が
印加される。この合計電圧は対向放電開始電圧以上とな
るため、対向間において書込放電が発生する。
同様に、走査電極Ｓに正電位Ｖｂｗを印加し、共通電極
Ｃに正電位Ｖｓｗを印加する。電位Ｖｂｗは例えば５０
〜１００Ｖ程度とし、電位Ｖｓｗは例えば１７０〜１９
０Ｖ程度とする。この状態のまま、走査電極Ｓ１〜Ｓｍ
に順次、接地電位まで落ちる負の走査パルス９を印加す
る。この走査パルス９のタイミングに合わせて、表示デ
ータに基づいてデータ電極Ｄ１〜Ｄｎにデータパルス１
０を選択的に印加する。データパルス１０の電圧は例え
ば６０〜７０Ｖとする。データパルス１０が印加された
画素では、走査電極Ｓとデータ電極Ｄとの間（対向間）
に、走査パルス９とデータパルス１０との合計の電圧が
印加される。この合計電圧は対向放電開始電圧以上とな
るため、対向間において書込放電が発生する。
【００６９】なお、従来のＰＤＰの駆動方法において
は、図１０（ｄ）に示すように、共通電極Ｃ上には正壁
電荷が形成されているため、書込放電発生時に走査電極
Ｓと共通電極Ｃとの間（面間）においても電荷の移動が
発生する。これに対して、本実施例においては、共通電
極Ｃ上にも走査電極Ｓ上と同様に負壁電荷が形成されて
いるため、書込放電発生時に面間においては電荷の移動
が発生しない。
は、図１０（ｄ）に示すように、共通電極Ｃ上には正壁
電荷が形成されているため、書込放電発生時に走査電極
Ｓと共通電極Ｃとの間（面間）においても電荷の移動が
発生する。これに対して、本実施例においては、共通電
極Ｃ上にも走査電極Ｓ上と同様に負壁電荷が形成されて
いるため、書込放電発生時に面間においては電荷の移動
が発生しない。
【００７０】書込放電が発生したセルにおいては、図１
０（ｅ）に示すように、走査電極Ｓは負極性であるた
め、走査電極Ｓ上には正の壁電荷が形成される。また、
共通電極Ｃは正極性電位にバイアスされているため、共
通電極Ｃ上には負の壁電荷が形成される。更に、データ
電極Ｄは、走査電極Ｓに対しては正極性であるが、共通
電極Ｃよりは負極性であるため、データ電極Ｄ上には壁
電荷はほとんど形成されない。
０（ｅ）に示すように、走査電極Ｓは負極性であるた
め、走査電極Ｓ上には正の壁電荷が形成される。また、
共通電極Ｃは正極性電位にバイアスされているため、共
通電極Ｃ上には負の壁電荷が形成される。更に、データ
電極Ｄは、走査電極Ｓに対しては正極性であるが、共通
電極Ｃよりは負極性であるため、データ電極Ｄ上には壁
電荷はほとんど形成されない。
【００７１】一方、データパルス１０が印加されないセ
ルにおいては、走査パルス９のみでは対向間の電位差が
対向放電開始電圧に達しないため、書込放電が発生しな
い。このため、壁電荷の状況は変化せず、図２（ｅ）に
示す壁電荷配置のままである。このように、データパル
ス１０の有無により、セル毎に２種類の壁電荷の状況を
作り出すことができる。図９におけるデータパルス１０
の斜線は表示データによってデータパルス１０の有無が
変わることを意味する。
ルにおいては、走査パルス９のみでは対向間の電位差が
対向放電開始電圧に達しないため、書込放電が発生しな
い。このため、壁電荷の状況は変化せず、図２（ｅ）に
示す壁電荷配置のままである。このように、データパル
ス１０の有無により、セル毎に２種類の壁電荷の状況を
作り出すことができる。図９におけるデータパルス１０
の斜線は表示データによってデータパルス１０の有無が
変わることを意味する。
【００７２】全ての走査電極Ｓ（Ｓ１〜Ｓｍ）に走査パ
ルス９を印加し終わると維持期間６に移行する。維持期
間６における駆動方法及び壁電荷配置は、従来の駆動方
法と同様である。即ち、走査期間５で書込放電が発生し
た場合のみ、維持放電が発生し、点灯状態となる。この
ようにして、セルの点灯／非点灯を制御することができ
る。
ルス９を印加し終わると維持期間６に移行する。維持期
間６における駆動方法及び壁電荷配置は、従来の駆動方
法と同様である。即ち、走査期間５で書込放電が発生し
た場合のみ、維持放電が発生し、点灯状態となる。この
ようにして、セルの点灯／非点灯を制御することができ
る。
【００７３】上述の予備放電期間７、走査期間５及び維
持期間６によりサブフィールド８が構成される。ＰＤＰ
に画像を表示させる場合は、１画面の画像情報を表示す
る期間である１フィールド内において、１又は複数のサ
ブフィールドを設け、サブフィールドが複数である場合
は各サブフィールドにおける維持パルス数を相互に異な
らせ、各サブフィールドを点灯させるか非点灯にするか
を選択して発生させる維持放電の数を制御することよっ
て、画像の階調表示を行うことができる。
持期間６によりサブフィールド８が構成される。ＰＤＰ
に画像を表示させる場合は、１画面の画像情報を表示す
る期間である１フィールド内において、１又は複数のサ
ブフィールドを設け、サブフィールドが複数である場合
は各サブフィールドにおける維持パルス数を相互に異な
らせ、各サブフィールドを点灯させるか非点灯にするか
を選択して発生させる維持放電の数を制御することよっ
て、画像の階調表示を行うことができる。
【００７４】上述の如く、本実施例においては、維持消
去期間２の終了時点において、図２（ｃ）に示すような
走査電極Ｓ上及び共通電極Ｃ上に負の壁電荷を形成する
ことができる。これにより、走査期間５において、書込
放電に伴う面間の電荷の移動を防止することができる。
この結果、消費電力の低減を図ることができる。
去期間２の終了時点において、図２（ｃ）に示すような
走査電極Ｓ上及び共通電極Ｃ上に負の壁電荷を形成する
ことができる。これにより、走査期間５において、書込
放電に伴う面間の電荷の移動を防止することができる。
この結果、消費電力の低減を図ることができる。
【００７５】具体的には、従来の駆動方法においては、
書込放電によって１セルあたり約２００μＡのピーク電
流が流れていたが、本実施例においては、約１３０μＡ
まで低減することができる。
書込放電によって１セルあたり約２００μＡのピーク電
流が流れていたが、本実施例においては、約１３０μＡ
まで低減することができる。
【００７６】次に、本発明の第２の実施例について説明
する。図３は本実施例に係るＰＤＰの駆動方法を示す波
形図である。本実施例に係るＰＤＰの構成は、前述の第
１の実施例に係るＰＤＰの構成と同一である。
する。図３は本実施例に係るＰＤＰの駆動方法を示す波
形図である。本実施例に係るＰＤＰの構成は、前述の第
１の実施例に係るＰＤＰの構成と同一である。
【００７７】本実施例に係るＰＤＰの駆動方法は、前述
の第１の実施例と比較して、前ＳＦ１における最終維持
パルスの極性を反転させている。このため、維持消去期
間２において、走査電極Ｓに印加する駆動波形と、共通
電極Ｃに印加する駆動波形を逆にしている。即ち、本第
２実施例においては、維持消去期間２において、走査電
極Ｓに前述の第１の実施例において共通電極Ｃに印加し
た駆動波形を印加し、共通電極Ｃに前述の第１の実施例
において共通電極Ｓに印加した駆動波形を印加する。本
第２実施例における上記以外のＰＤＰの駆動方法は、前
述の第１の実施例に係るＰＤＰの駆動方法と同一であ
る。従って、維持消去期間２における壁電荷の配置は、
図２（ａ）乃至（ｃ）において、走査電極Ｓと共通電極
Ｃとを入れ替えた配置となる。また、本実施例の作用効
果は前述の第１の実施例の作用効果と同様である。
の第１の実施例と比較して、前ＳＦ１における最終維持
パルスの極性を反転させている。このため、維持消去期
間２において、走査電極Ｓに印加する駆動波形と、共通
電極Ｃに印加する駆動波形を逆にしている。即ち、本第
２実施例においては、維持消去期間２において、走査電
極Ｓに前述の第１の実施例において共通電極Ｃに印加し
た駆動波形を印加し、共通電極Ｃに前述の第１の実施例
において共通電極Ｓに印加した駆動波形を印加する。本
第２実施例における上記以外のＰＤＰの駆動方法は、前
述の第１の実施例に係るＰＤＰの駆動方法と同一であ
る。従って、維持消去期間２における壁電荷の配置は、
図２（ａ）乃至（ｃ）において、走査電極Ｓと共通電極
Ｃとを入れ替えた配置となる。また、本実施例の作用効
果は前述の第１の実施例の作用効果と同様である。
【００７８】次に、本発明の第３の実施例について説明
する。本実施例に係るＰＤＰの構成は、前述の第１の実
施例に係るＰＤＰの構成と同一である。図４は本実施例
に係るＰＤＰの駆動方法を示す波形図であり、図５
（ａ）乃至（ｅ）はこのＰＤＰの駆動方法を示す模式的
断面図である。図５（ａ）乃至（ｅ）においても、図２
（ａ）乃至（ｅ）と同様に、正壁電荷３５及び負壁電荷
３６を多角形で示しており、正壁電荷３５及び負壁電荷
３６の高さは、壁電荷によって誘電体層に発生する電位
差である壁電圧の大きさを示す。Ｓは走査電極を示し、
Ｃは共通電極を示し、Ｄはデータ電極を示す。図４に示
すように、本第２実施例に係るＰＤＰの駆動方法におい
ては、前述の第１の実施例と同様に、１フィールドが１
又は複数のサブフィールドからなり、サブフィールド８
が予備放電期間７、走査期間５及び維持期間６からな
る。また、予備放電期間７は維持消去期間２、プライミ
ング期間３及びプライミング消去期間４からなる。ま
た、維持消去期間２は第１維持消去期間２ａ及び第２維
持消去期間２ｂからなる。本実施例に係るＰＤＰの駆動
方法のうち、プライミング期間３以外の駆動方法は、前
述の第１の実施例におけるプライミング期間３以外の駆
動方法と同じである。従って、プライミング期間３以外
の駆動方法については、詳細な説明を省略する。
する。本実施例に係るＰＤＰの構成は、前述の第１の実
施例に係るＰＤＰの構成と同一である。図４は本実施例
に係るＰＤＰの駆動方法を示す波形図であり、図５
（ａ）乃至（ｅ）はこのＰＤＰの駆動方法を示す模式的
断面図である。図５（ａ）乃至（ｅ）においても、図２
（ａ）乃至（ｅ）と同様に、正壁電荷３５及び負壁電荷
３６を多角形で示しており、正壁電荷３５及び負壁電荷
３６の高さは、壁電荷によって誘電体層に発生する電位
差である壁電圧の大きさを示す。Ｓは走査電極を示し、
Ｃは共通電極を示し、Ｄはデータ電極を示す。図４に示
すように、本第２実施例に係るＰＤＰの駆動方法におい
ては、前述の第１の実施例と同様に、１フィールドが１
又は複数のサブフィールドからなり、サブフィールド８
が予備放電期間７、走査期間５及び維持期間６からな
る。また、予備放電期間７は維持消去期間２、プライミ
ング期間３及びプライミング消去期間４からなる。ま
た、維持消去期間２は第１維持消去期間２ａ及び第２維
持消去期間２ｂからなる。本実施例に係るＰＤＰの駆動
方法のうち、プライミング期間３以外の駆動方法は、前
述の第１の実施例におけるプライミング期間３以外の駆
動方法と同じである。従って、プライミング期間３以外
の駆動方法については、詳細な説明を省略する。
【００７９】予備放電期間７の維持消去期間２における
駆動波形及び壁電荷の配置は、前述の第１の実施例と同
様である。即ち、維持消去期間２の開始時において、前
ＳＦ１において点灯状態であったセルは、図５（ａ）に
示すような走査電極Ｓ上及びデータ電極Ｄ上に正壁電
荷、共通電極Ｃ上に負壁電荷が形成された壁電荷配置と
なっており、セル内の電界は一様である。一方、前ＳＦ
１において非点灯状態であったセルは、図５（ｅ）に示
すような走査電極Ｓ上及び共通電極Ｃ上に負壁電荷、デ
ータ電極Ｄ上に正壁電荷が形成された壁電荷配置となっ
ている。
駆動波形及び壁電荷の配置は、前述の第１の実施例と同
様である。即ち、維持消去期間２の開始時において、前
ＳＦ１において点灯状態であったセルは、図５（ａ）に
示すような走査電極Ｓ上及びデータ電極Ｄ上に正壁電
荷、共通電極Ｃ上に負壁電荷が形成された壁電荷配置と
なっており、セル内の電界は一様である。一方、前ＳＦ
１において非点灯状態であったセルは、図５（ｅ）に示
すような走査電極Ｓ上及び共通電極Ｃ上に負壁電荷、デ
ータ電極Ｄ上に正壁電荷が形成された壁電荷配置となっ
ている。
【００８０】その後、第１維持消去期間２ａにおいて、
走査電極Ｓ及び共通電極Ｃにデータ電極Ｄに対して正極
性の電位を印加して面放電を発生させることにより、前
ＳＦ１において点灯状態であったセルの壁電荷配置を、
図５（ｂ）に示すような走査電極Ｓ上に大きな負壁電
荷、共通電極Ｃ上に走査電極Ｓ上の壁電荷よりは小さな
負壁電荷、データ電極Ｄ上に正壁電荷が形成された壁電
荷配置とする。次に、第２維持消去期間２ｂにおいて、
走査電極Ｓの電位を対向放電開始電圧以上の電位差だけ
低下させ、前ＳＦ１において点灯状態であったセルの壁
電荷配置を、図５（ｃ）に示すような走査電極Ｓ上及び
共通電極Ｃ上には大きさがほぼ等しい負壁電荷が形成さ
れ、データ電極Ｄ上に正壁電荷が形成された壁電荷配置
とする。この結果、維持消去期間２の終了時点におい
て、前ＳＦ１において点灯状態にあったか非点灯状態に
あったかに拘わらず、セル内の壁電荷配置は、図５
（ｃ）に示すような壁電荷配置となる。
走査電極Ｓ及び共通電極Ｃにデータ電極Ｄに対して正極
性の電位を印加して面放電を発生させることにより、前
ＳＦ１において点灯状態であったセルの壁電荷配置を、
図５（ｂ）に示すような走査電極Ｓ上に大きな負壁電
荷、共通電極Ｃ上に走査電極Ｓ上の壁電荷よりは小さな
負壁電荷、データ電極Ｄ上に正壁電荷が形成された壁電
荷配置とする。次に、第２維持消去期間２ｂにおいて、
走査電極Ｓの電位を対向放電開始電圧以上の電位差だけ
低下させ、前ＳＦ１において点灯状態であったセルの壁
電荷配置を、図５（ｃ）に示すような走査電極Ｓ上及び
共通電極Ｃ上には大きさがほぼ等しい負壁電荷が形成さ
れ、データ電極Ｄ上に正壁電荷が形成された壁電荷配置
とする。この結果、維持消去期間２の終了時点におい
て、前ＳＦ１において点灯状態にあったか非点灯状態に
あったかに拘わらず、セル内の壁電荷配置は、図５
（ｃ）に示すような壁電荷配置となる。
【００８１】プライミング期間３においては、共通電極
Ｃに印加する電位をＶｓｅ４からＶｐ２まで連続的に変
化させると共に、走査電極Ｓに印加する電位をＶｓｅ３
からＶｓｅ３及びＶｐ２よりも高い電位Ｖｐ１まで連続
的に増加させる。即ち、走査電極Ｓ及び共通電極Ｃに正
極性のランプ波形を印加し、走査電極Ｓを共通電極Ｃ及
びデータ電極Ｄに対して徐々に正極性とする。このと
き、電位Ｖｐ１の値は、接地電位との差が対向放電開始
電圧以上であり、電位Ｖｐ２との差が面放電開始電圧未
満となるような値とする。これにより、プライミング放
電として、主として走査電極Ｓ上とデータ電極Ｄ上との
間（対向間）において弱放電を発生させ、走査電極Ｓ上
と共通電極Ｃ上との間（面間）の面放電は抑制すること
ができる。面放電と比較して対向放電は画面の輝度に与
える影響が少ないため、面放電を抑制することにより、
プライミング放電に伴う発光を抑え、黒輝度を低減する
ことができる。
Ｃに印加する電位をＶｓｅ４からＶｐ２まで連続的に変
化させると共に、走査電極Ｓに印加する電位をＶｓｅ３
からＶｓｅ３及びＶｐ２よりも高い電位Ｖｐ１まで連続
的に増加させる。即ち、走査電極Ｓ及び共通電極Ｃに正
極性のランプ波形を印加し、走査電極Ｓを共通電極Ｃ及
びデータ電極Ｄに対して徐々に正極性とする。このと
き、電位Ｖｐ１の値は、接地電位との差が対向放電開始
電圧以上であり、電位Ｖｐ２との差が面放電開始電圧未
満となるような値とする。これにより、プライミング放
電として、主として走査電極Ｓ上とデータ電極Ｄ上との
間（対向間）において弱放電を発生させ、走査電極Ｓ上
と共通電極Ｃ上との間（面間）の面放電は抑制すること
ができる。面放電と比較して対向放電は画面の輝度に与
える影響が少ないため、面放電を抑制することにより、
プライミング放電に伴う発光を抑え、黒輝度を低減する
ことができる。
【００８２】具体的には、電位Ｖｐ１を例えば３６０乃
至４００Ｖとする。このとき、仮に共通電極Ｃの電位が
接地電位であれば、対向間及び面電極間において弱放電
が発生する。しかしながら、共通電極Ｃに印加する電圧
Ｖｐ２を高くすることにより、面放電の強度が小さくな
る。Ｖｐ１−Ｖｐ２の値を面放電開始電圧である２４０
Ｖ以下にすると、面放電ギャップにおける放電の広がり
が観測できなくなり、主として対向放電になる。プライ
ミング放電が主として対向間の弱放電となると、面放電
ギャップにおける放電の広がりがなくなり、プライミン
グ放電の輝度が低くなる。例えば、Ｖｐ１＝３８０Ｖと
し、Ｖｐ２＝１４０Ｖとすると、Ｖｐ１−Ｖｐ２＝２４
０Ｖとなるため、放電が主として対向放電となり輝度が
低下する。この輝度の低下により、黒表示時の輝度の低
下を実現することができ、画像のコントラストを向上さ
せることができる。但し、このプライミング放電におい
ては、僅かながら面放電も発生している。プライミング
放電における対向放電部分では、走査電極Ｓが正極性と
なるため、プライミング放電が対向放電のみにより構成
されていると、プラスイオンがＭｇＯ膜に衝突すること
による２次電子の発生がなく、放電が不安定になりやす
い。このため、僅かに面放電を発生させることにより、
プライミング放電を安定化することができる。
至４００Ｖとする。このとき、仮に共通電極Ｃの電位が
接地電位であれば、対向間及び面電極間において弱放電
が発生する。しかしながら、共通電極Ｃに印加する電圧
Ｖｐ２を高くすることにより、面放電の強度が小さくな
る。Ｖｐ１−Ｖｐ２の値を面放電開始電圧である２４０
Ｖ以下にすると、面放電ギャップにおける放電の広がり
が観測できなくなり、主として対向放電になる。プライ
ミング放電が主として対向間の弱放電となると、面放電
ギャップにおける放電の広がりがなくなり、プライミン
グ放電の輝度が低くなる。例えば、Ｖｐ１＝３８０Ｖと
し、Ｖｐ２＝１４０Ｖとすると、Ｖｐ１−Ｖｐ２＝２４
０Ｖとなるため、放電が主として対向放電となり輝度が
低下する。この輝度の低下により、黒表示時の輝度の低
下を実現することができ、画像のコントラストを向上さ
せることができる。但し、このプライミング放電におい
ては、僅かながら面放電も発生している。プライミング
放電における対向放電部分では、走査電極Ｓが正極性と
なるため、プライミング放電が対向放電のみにより構成
されていると、プラスイオンがＭｇＯ膜に衝突すること
による２次電子の発生がなく、放電が不安定になりやす
い。このため、僅かに面放電を発生させることにより、
プライミング放電を安定化することができる。
【００８３】なお、このＶｐ２を高くする技術を、図９
に示す従来の駆動波形に適用すると、プライミング効果
が不足しちらつきが発生する。このように、この黒輝度
の低下は、本実施例の維持消去部分の駆動波形と組み合
わせてはじめて実現できるものである。プライミング期
間３の終了時点におけるセル内の壁電荷配置は、図５
（ｄ）に示すように、図５（ｃ）に示すプライミング放
電発生前の壁電荷配置に対して、走査電極Ｓ上の負壁電
荷が増加し、データ電極Ｄ上における走査電極Ｓに対向
する領域の正壁電荷が増大した配置となる。
に示す従来の駆動波形に適用すると、プライミング効果
が不足しちらつきが発生する。このように、この黒輝度
の低下は、本実施例の維持消去部分の駆動波形と組み合
わせてはじめて実現できるものである。プライミング期
間３の終了時点におけるセル内の壁電荷配置は、図５
（ｄ）に示すように、図５（ｃ）に示すプライミング放
電発生前の壁電荷配置に対して、走査電極Ｓ上の負壁電
荷が増加し、データ電極Ｄ上における走査電極Ｓに対向
する領域の正壁電荷が増大した配置となる。
【００８４】プライミング消去期間４においては、プラ
イミング放電により発生した壁電荷をほぼプライミング
放電発生前の状態に戻す操作を行う。即ち、走査電極Ｓ
の電位を、電位Ｖｐ１との電位差が対向放電開始電圧未
満である電位まで非連続的に減少させた後、この電位か
ら接地電位まで連続的に減少させる。一方、共通電極Ｃ
の電位は電位Ｖｓとする。これにより、走査電極Ｓとデ
ータ電極Ｄとの間に前述のプライミング放電とは逆方向
の弱放電（プライミング消去放電）が発生し、プライミ
ング放電により形成された壁電荷を消去することができ
る。この結果、セル内の壁電荷配置は図５（ｅ）に示す
ような状態になる。図５（ｅ）に示す壁電荷配置は、図
５（ｃ）に示す壁電荷配置、即ち、プライミング放電前
の壁電荷配置と同じである。これにより、予備放電期間
７が終了する。なお、上述のランプ波形の幅は、４０〜
８０μｓｅｃ（μ秒）程度とする。
イミング放電により発生した壁電荷をほぼプライミング
放電発生前の状態に戻す操作を行う。即ち、走査電極Ｓ
の電位を、電位Ｖｐ１との電位差が対向放電開始電圧未
満である電位まで非連続的に減少させた後、この電位か
ら接地電位まで連続的に減少させる。一方、共通電極Ｃ
の電位は電位Ｖｓとする。これにより、走査電極Ｓとデ
ータ電極Ｄとの間に前述のプライミング放電とは逆方向
の弱放電（プライミング消去放電）が発生し、プライミ
ング放電により形成された壁電荷を消去することができ
る。この結果、セル内の壁電荷配置は図５（ｅ）に示す
ような状態になる。図５（ｅ）に示す壁電荷配置は、図
５（ｃ）に示す壁電荷配置、即ち、プライミング放電前
の壁電荷配置と同じである。これにより、予備放電期間
７が終了する。なお、上述のランプ波形の幅は、４０〜
８０μｓｅｃ（μ秒）程度とする。
【００８５】走査期間５及び維持期間６における駆動方
法及び壁電荷配置は、前述の第１の実施例と同様であ
る。即ち、走査期間５においては、表示データに基づい
てセル内に選択的に維持放電を発生させ、維持期間６に
おいては、走査期間５において書込放電が発生したセル
においてのみ維持放電を発生させる。これにより、画像
表示を行うことができる。
法及び壁電荷配置は、前述の第１の実施例と同様であ
る。即ち、走査期間５においては、表示データに基づい
てセル内に選択的に維持放電を発生させ、維持期間６に
おいては、走査期間５において書込放電が発生したセル
においてのみ維持放電を発生させる。これにより、画像
表示を行うことができる。
【００８６】本実施例においては、維持消去期間２の終
了時点において、図５（ｃ）に示すように、走査電極Ｓ
上及び共通電極Ｃ上に負の壁電荷を形成することができ
る。これにより、走査期間５において、走査電極Ｓと共
通電極Ｃとの間における電荷の移動を防止することがで
き、消費電力の低減を図ることができる。
了時点において、図５（ｃ）に示すように、走査電極Ｓ
上及び共通電極Ｃ上に負の壁電荷を形成することができ
る。これにより、走査期間５において、走査電極Ｓと共
通電極Ｃとの間における電荷の移動を防止することがで
き、消費電力の低減を図ることができる。
【００８７】また、プライミング期間３において、プラ
イミング放電における面放電の部分を減らし、プライミ
ング放電の輝度を低減することができる。このため、Ｐ
ＤＰの黒輝度を低減し、画像のコントラストを向上させ
ることができる。
イミング放電における面放電の部分を減らし、プライミ
ング放電の輝度を低減することができる。このため、Ｐ
ＤＰの黒輝度を低減し、画像のコントラストを向上させ
ることができる。
【００８８】具体的には、従来の駆動方法においては、
書込放電によって１セルあたり約２００μＡのピーク電
流が流れていたが、本実施例においては、約１３０μＡ
まで低減することができる。また、プライミング放電時
の面放電をなくすことにより、１２ＳＦで１フィールド
（６０Ｈｚ）を構成した場合、従来約０．８ｃｄ／ｍ ２
であった黒輝度を０．１８ｃｄ／ｍ２以下にすることが
できる。
書込放電によって１セルあたり約２００μＡのピーク電
流が流れていたが、本実施例においては、約１３０μＡ
まで低減することができる。また、プライミング放電時
の面放電をなくすことにより、１２ＳＦで１フィールド
（６０Ｈｚ）を構成した場合、従来約０．８ｃｄ／ｍ ２
であった黒輝度を０．１８ｃｄ／ｍ２以下にすることが
できる。
【００８９】次に、本発明の第４の実施例について説明
する。図６は本実施例に係るＰＤＰの駆動方法を示す波
形図である。本実施例に係るＰＤＰの構成は、前述の第
１乃至第３の実施例に係るＰＤＰの構成と同一である。
する。図６は本実施例に係るＰＤＰの駆動方法を示す波
形図である。本実施例に係るＰＤＰの構成は、前述の第
１乃至第３の実施例に係るＰＤＰの構成と同一である。
【００９０】本第４実施例に係るＰＤＰの駆動方法は、
前述の第３の実施例と比較して、前ＳＦ１における最終
維持パルスの極性を反転させている。このため、維持消
去期間２において、走査電極Ｓに印加する駆動波形と、
共通電極Ｃに印加する駆動波形を逆にしている。即ち、
本第４実施例においては、維持消去期間２において、走
査電極Ｓに前述の第３の実施例において共通電極Ｃに印
加した駆動波形を印加し、共通電極Ｃに前述の第３の実
施例において共通電極Ｓに印加した駆動波形を印加す
る。本第４実施例における上記以外のＰＤＰの駆動方法
は、前述の第３の実施例に係るＰＤＰの駆動方法と同一
である。従って、維持消去期間２における壁電荷の配置
は、図５（ａ）乃至（ｃ）において、走査電極Ｓと共通
電極Ｃとを入れ替えた配置となる。また、本実施例の作
用効果は前述の第３の実施例における作用効果と同様で
ある。
前述の第３の実施例と比較して、前ＳＦ１における最終
維持パルスの極性を反転させている。このため、維持消
去期間２において、走査電極Ｓに印加する駆動波形と、
共通電極Ｃに印加する駆動波形を逆にしている。即ち、
本第４実施例においては、維持消去期間２において、走
査電極Ｓに前述の第３の実施例において共通電極Ｃに印
加した駆動波形を印加し、共通電極Ｃに前述の第３の実
施例において共通電極Ｓに印加した駆動波形を印加す
る。本第４実施例における上記以外のＰＤＰの駆動方法
は、前述の第３の実施例に係るＰＤＰの駆動方法と同一
である。従って、維持消去期間２における壁電荷の配置
は、図５（ａ）乃至（ｃ）において、走査電極Ｓと共通
電極Ｃとを入れ替えた配置となる。また、本実施例の作
用効果は前述の第３の実施例における作用効果と同様で
ある。
【００９１】なお、前述の第１乃至第４の実施例におい
ては、面放電開始電圧が約２４０Ｖであり、対向放電開
始電圧が約１６０ＶであるＰＤＰを使用したが、本発明
のＰＤＰはこれに限定されない。また、前述の第１乃至
第４の実施例においては、図６及び図７に示す構成のＰ
ＤＰを使用したが、本発明のＰＤＰはこれに限定されな
い。更に、前述の第１乃至第４の実施例においては、予
備放電期間７及び維持期間６において、データ電極Ｄの
電位を接地電位としたが、本発明はこれに限定されな
い。更にまた、前述の第１乃至第４の実施例において
は、駆動波形を全て正極性としたが、本発明はこれに限
定されず、負極性の駆動波形又は正極性の電圧と負極性
の電圧の双方を含む駆動波形としてもよい。
ては、面放電開始電圧が約２４０Ｖであり、対向放電開
始電圧が約１６０ＶであるＰＤＰを使用したが、本発明
のＰＤＰはこれに限定されない。また、前述の第１乃至
第４の実施例においては、図６及び図７に示す構成のＰ
ＤＰを使用したが、本発明のＰＤＰはこれに限定されな
い。更に、前述の第１乃至第４の実施例においては、予
備放電期間７及び維持期間６において、データ電極Ｄの
電位を接地電位としたが、本発明はこれに限定されな
い。更にまた、前述の第１乃至第４の実施例において
は、駆動波形を全て正極性としたが、本発明はこれに限
定されず、負極性の駆動波形又は正極性の電圧と負極性
の電圧の双方を含む駆動波形としてもよい。
【００９２】
【実施例】以下、本発明の効果について具体的に説明す
る。先ず、画面サイズが２インチであり、セル数が５０
×１５０セルである試験用ＰＤＰを作製した。この試験
用ＰＤＰのセルの構造は前述の第１の実施例に係るＰＤ
Ｐのセルの構造とほぼ同じである。但し、本試験用ＰＤ
Ｐにおいては、面放電開始電圧を約２２０Ｖとし、対向
放電開始電圧を約１７５Ｖとした。このため、面放電ギ
ャップは約７０μｍ、対向放電ギャップは約１００μｍ
とした。１セルのサイズは縦が０．８１ｍｍ、横が０．
２７ｍｍとした。また、本試験用ＰＤＰはＰＤＰの基本
的特性を測定するためのものであるため、実際の製品で
ある第１の実施例に係るＰＤＰとは異なり、駆動特性に
あまり関係のない部品は省略して構成を簡略化した。例
えば、製品のＰＤＰにおいて表示面側に設けられている
ＥＭＩ対策及び黒輝度低減のための前面フィルタは、本
試験用ＰＤＰには設けていない。また、製品のＰＤＰで
は１画素を３つのセルにより構成し、各セルの蛍光体を
ＲＧＢ（赤青緑）に塗り分けているが、本試験用ＰＤＰ
においては、全てのセルにおいて緑色の蛍光体を設けて
いる。このため、本試験用ＰＤＰは、前述の第１の実施
例において示したＰＤＰと比較して、セルに印加される
電圧はほぼ等しいものの、発光した光の利用率が異な
る。従って、表１に示す黒輝度の絶対値は、前述の第１
の実施例において示したＰＤＰにおける黒輝度の絶対値
とは若干異なる。
る。先ず、画面サイズが２インチであり、セル数が５０
×１５０セルである試験用ＰＤＰを作製した。この試験
用ＰＤＰのセルの構造は前述の第１の実施例に係るＰＤ
Ｐのセルの構造とほぼ同じである。但し、本試験用ＰＤ
Ｐにおいては、面放電開始電圧を約２２０Ｖとし、対向
放電開始電圧を約１７５Ｖとした。このため、面放電ギ
ャップは約７０μｍ、対向放電ギャップは約１００μｍ
とした。１セルのサイズは縦が０．８１ｍｍ、横が０．
２７ｍｍとした。また、本試験用ＰＤＰはＰＤＰの基本
的特性を測定するためのものであるため、実際の製品で
ある第１の実施例に係るＰＤＰとは異なり、駆動特性に
あまり関係のない部品は省略して構成を簡略化した。例
えば、製品のＰＤＰにおいて表示面側に設けられている
ＥＭＩ対策及び黒輝度低減のための前面フィルタは、本
試験用ＰＤＰには設けていない。また、製品のＰＤＰで
は１画素を３つのセルにより構成し、各セルの蛍光体を
ＲＧＢ（赤青緑）に塗り分けているが、本試験用ＰＤＰ
においては、全てのセルにおいて緑色の蛍光体を設けて
いる。このため、本試験用ＰＤＰは、前述の第１の実施
例において示したＰＤＰと比較して、セルに印加される
電圧はほぼ等しいものの、発光した光の利用率が異な
る。従って、表１に示す黒輝度の絶対値は、前述の第１
の実施例において示したＰＤＰにおける黒輝度の絶対値
とは若干異なる。
【００９３】このような試験用ＰＤＰを、前述の第３の
実施例において示した駆動波形により駆動させ、黒輝度
を測定した。測定結果を表１に示す。表１に示すよう
に、Ｖｐ１−Ｖｐ２の値が小さくなると、黒輝度が低減
した。これは、プライミング期間において面放電がほと
んど発生していないことに起因するものと考えられる。
実施例において示した駆動波形により駆動させ、黒輝度
を測定した。測定結果を表１に示す。表１に示すよう
に、Ｖｐ１−Ｖｐ２の値が小さくなると、黒輝度が低減
した。これは、プライミング期間において面放電がほと
んど発生していないことに起因するものと考えられる。
【００９４】
【表１】
【００９５】
【発明の効果】以上詳述したように、本発明によれば、
プラズマディスプレイパネルを駆動するにあたり、書込
み時の書込放電電流を少なくし、走査ドライバの消費電
力を低減することができる。また、プライミング放電及
びプライミング消去放電において面放電を抑制し、ＰＤ
Ｐの黒輝度を低下させることができる。
プラズマディスプレイパネルを駆動するにあたり、書込
み時の書込放電電流を少なくし、走査ドライバの消費電
力を低減することができる。また、プライミング放電及
びプライミング消去放電において面放電を抑制し、ＰＤ
Ｐの黒輝度を低下させることができる。
【図１】本発明の第１の実施例に係るＰＤＰの駆動方法
を示す波形図である。
を示す波形図である。
【図２】（ａ）乃至（ｅ）はこのＰＤＰの駆動方法を示
す模式的断面図である。
す模式的断面図である。
【図３】本発明の第２の実施例に係るＰＤＰの駆動方法
を示す波形図である。
を示す波形図である。
【図４】本発明の第３の実施例に係るＰＤＰの駆動方法
を示す波形図である。
を示す波形図である。
【図５】（ａ）乃至（ｅ）はこのＰＤＰの駆動方法を示
す模式的断面図である。
す模式的断面図である。
【図６】本発明の第４の実施例に係るＰＤＰの駆動方法
を示す波形図である。
を示す波形図である。
【図７】プラズマディスプレイパネルにおけるセルの構
成を示す断面図である。
成を示す断面図である。
【図８】このプラズマディスプレイの電極配置を示す平
面図である。
面図である。
【図９】従来の３電極ＡＣ型プラズマディスプレイパネ
ルの駆動方法を示す波形図である。
ルの駆動方法を示す波形図である。
【図１０】（ａ）乃至（ｅ）はこの従来のＰＤＰの駆動
方法を示す模式的断面図である。
方法を示す模式的断面図である。
１；サブフィールド
２：維持消去期間
２ａ；第１維持消去期間
２ｂ；第２維持消去期間
３；プライミング期間
４；プライミング消去期間
５；走査期間
６；維持期間
７；予備放電期間
８：サブフィールド
９；走査パルス
１０；データパルス
２０；上部絶縁性基板
２１；下部絶縁性基板
２２；走査電極
２３；共通電極
２４；透明誘電体層
２５；ＭｇＯ膜
２６；放電空間セル
２７；蛍光体層
２８；白色誘電体層
２９；データ電極
３０；ディスプレイ表示画面
３１；セル
３２；金属電極
３３；放電ギャップ
３４；非放電ギャップ
３５；正壁電荷
３６；負壁電荷
Ｓ；走査電極
Ｃ；共通電極
Ｄ；データ電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/28 Ｅ
Claims (19)
- 【請求項１】 対向して配置された第１及び第２の絶縁
基板と、前記第１の絶縁基板における前記第２の絶縁基
板との対向面側に交互に設けられ第１の方向に延びる複
数本の走査電極及び共通電極と、この走査電極及び共通
電極を覆う第１の誘電体層と、前記第２の絶縁基板にお
ける前記第１の絶縁基板との対向面側に設けられ前記第
１の方向に直交する第２の方向に延びる複数本のデータ
電極と、このデータ電極を覆う第２の誘電体層と、を有
し、前記データ電極における前記走査電極との最近接点
及び前記共通電極との最近接点を各１ヶ所含むようにマ
トリクス状に画素が形成されたＡＣ型プラズマディスプ
レイパネルにおいて、前記画素内の前記第１の誘電体層
表面における前記走査電極上に相当する走査電極領域と
前記共通電極上に相当する共通電極領域との間の面放電
開始電圧が、前記走査電極領域及び前記共通電極領域と
前記第２の誘電体層表面における前記データ電極上に相
当するデータ電極領域との間の対向放電開始電圧よりも
高いことを特徴とするＡＣ型プラズマディスプレイパネ
ル。 - 【請求項２】 前記面放電開始電圧と前記対向放電開始
電圧との差が５０乃至１２０Ｖであることを特徴とする
請求項１に記載のＡＣ型プラズマディスプレイパネル。 - 【請求項３】 対向して配置された第１及び第２の絶縁
基板と、前記第１の絶縁基板における前記第２の絶縁基
板との対向面側に交互に設けられ第１の方向に延びる複
数本の走査電極及び共通電極と、この走査電極及び共通
電極を覆う第１の誘電体層と、前記第２の絶縁基板にお
ける前記第１の絶縁基板との対向面側に設けられ前記第
１の方向に直交する第２の方向に延びる複数本のデータ
電極と、このデータ電極を覆う第２の誘電体層と、を有
し、前記データ電極における前記走査電極との最近接点
及び前記共通電極との最近接点を各１ヶ所含むようにマ
トリクス状に画素が形成されたＡＣ型プラズマディスプ
レイパネルに表示データに基づいた表示を行わせるＡＣ
型プラズマディスプレイパネルの駆動方法において、１
の画像を表示する１フィールドを１又は複数のサブフィ
ールドから構成し、このサブフィールドが、前記各画素
内の電荷状態を初期化する予備放電期間と、前記表示デ
ータに基づいて前記画素内に選択的に壁電荷を形成する
走査期間と、前記走査電極及び前記共通電極に交互に電
圧を印加して前記壁電荷が形成された画素において前記
第１の誘電体層表面における前記走査電極上に相当する
走査電極領域と前記共通電極上に相当する共通電極領域
との間に維持放電を発生させる維持期間と、を有し、前
記予備放電期間において、前記走査電極領域及び前記共
通電極領域の双方に負の壁電荷を形成する工程を有する
ことを特徴とするＡＣ型プラズマディスプレイパネルの
駆動方法。 - 【請求項４】 前記予備放電期間が、前記各画素内の電
荷状態を初期化する維持消去期間を有し、この維持消去
期間において、前記走査電極領域及び前記共通電極領域
の双方に負の壁電荷を形成する工程を有することを特徴
とする請求項３に記載のＡＣ型プラズマディスプレイパ
ネルの駆動方法。 - 【請求項５】 前記サブフィールドのうち少なくとも１
のサブフィールドにおいて、前記予備放電期間が、前記
画素内でプライミング放電を発生させて前記画素内にお
いて放電を起こしやすくするプライミング期間と、前記
プライミング放電により生じた壁電荷を消去するプライ
ミング消去期間とを有することを特徴とする請求項４に
記載のＡＣ型プラズマディスプレイパネルの駆動方法。 - 【請求項６】 前記予備放電期間において、前記維持消
去期間が時間的に前記プライミング期間及び前記プライ
ミング消去期間よりも先に設けられていることを特徴と
する請求項５に記載のＡＣ型プラズマディスプレイパネ
ルの駆動方法。 - 【請求項７】 前記維持消去期間は、第１維持消去期間
と第２維持消去期間とからなり、前記第１維持消去期間
において、前記走査電極及び前記共通電極に前記データ
電極の電位よりも高く且つ相互に異なる電位を印加して
前記走査電極領域と前記共通電極領域との間に面放電を
発生させて前記走査電極領域及び前記共通電極領域の双
方に負の壁電荷を形成する工程を有し、前記第２維持消
去期間において、前記走査電極領域又は前記共通電極領
域と前記第２の誘電体層表面における前記データ電極上
に相当するデータ電極領域との間に対向放電を発生させ
て、前記走査電極領域、前記共通電極領域及びデータ電
極領域の壁電荷量の大きさを、この壁電荷により前記走
査電極領域と前記データ電極領域との間に生じる壁電圧
の大きさ及び前記共通電極領域と前記データ電極との間
に生じる壁電圧の大きさが前記走査電極領域及び前記共
通電極領域と前記データ電極領域との間の対向放電開始
電圧未満になるような大きさに調節する工程を有するこ
とを特徴とする請求項４乃至６のいずれか１項に記載の
ＡＣ型プラズマディスプレイパネルの駆動方法。 - 【請求項８】 前記第１維持消去期間における前記走査
電極領域及び前記共通電極領域の双方に負の壁電荷を形
成する工程は、前記走査電極及び前記共通電極に印加す
る電位の差を、前記走査電極領域と前記共通電極領域と
の間の面放電開始電圧から、前記第１維持消去期間が属
するサブフィールドの１つ前のサブフィールドにおける
維持放電により形成された壁電荷により前記走査電極領
域と前記共通電極領域との間に発生している壁電圧を減
じた電圧以上で、且つ前記面放電電圧よりも小さい電位
差とすることを特徴とする請求項７に記載のＡＣ型プラ
ズマディスプレイパネルの駆動方法。 - 【請求項９】 前記第２維持消去期間における前記走査
電極領域、前記共通電極領域及びデータ電極領域の壁電
荷量の大きさを調節する工程は、前記走査電極及び前記
共通電極の電位を前記データ電極の電位よりも高く維持
したまま、前記第１維持消去期間において前記走査電極
及び前記共通電極のうち電位がより高い電極の電位を前
記対向放電開始電圧以上の電位差だけ低下させることを
特徴とする請求項７又は８に記載のＡＣ型プラズマディ
スプレイパネルの駆動方法。 - 【請求項１０】 前記第２維持消去期間における前記走
査電極領域、前記共通電極領域及びデータ電極領域の壁
電荷量の大きさを調節する工程は、前記走査電極と前記
データ電極との間の電位差を前記対向放電開始電圧未満
とし、前記共通電極と前記データ電極との間の電位差を
前記対向放電開始電圧未満とすることを特徴とする請求
項７乃至９のいずれか１項に記載のＡＣ型プラズマディ
スプレイパネルの駆動方法。 - 【請求項１１】 前記プライミング期間において、前記
走査電極及び前記共通電極のうち一方の電極の電位を第
１の電位からこの第１の電位よりも高く前記データ電極
の電位との差が前記対向放電開始電圧以上である第２の
電位まで連続的に増加させると共に、他方の電極の電位
を前記第２の電位よりも低く前記第２の電位との差が前
記面放電開始電圧未満である第３の電位にする工程を有
し、前記プライミング消去期間において、前記一方の電
極の電位を、前記第２の電位からこの第２の電位よりも
低く且つ前記第２の電位との差が前記対向放電開始電圧
未満である第４の電位に低下させた後、この第４の電位
から前記データ電極電位まで連続的に低下させる工程を
有することを特徴とする請求項５乃至１０のいずれか１
項に記載のＡＣ型プラズマディスプレイパネルの駆動方
法。 - 【請求項１２】 前記データ電極電位が接地電位である
ことを特徴とする請求項１１に記載のＡＣ型プラズマデ
ィスプレイパネルの駆動方法。 - 【請求項１３】 前記ＡＣ型プラズマディスプレイパネ
ルにおいて、前記走査電極領域と前記共通電極領域との
間の面放電開始電圧が、前記走査電極領域及び前記共通
電極領域と前記第２の誘電体層表面における前記データ
電極上に相当するデータ電極領域との間の対向放電開始
電圧よりも高いことを特徴とする請求項３乃至１２のい
ずれか１項に記載のＡＣ型プラズマディスプレイパネル
の駆動方法。 - 【請求項１４】 前記面放電開始電圧と前記対向放電開
始電圧との差が５０乃至１２０Ｖであることを特徴とす
る請求項１３に記載のＡＣ型プラズマディスプレイパネ
ルの駆動方法。 - 【請求項１５】 対向して配置された第１及び第２の絶
縁基板と、前記第１の絶縁基板における前記第２の絶縁
基板との対向面側に交互に設けられ第１の方向に延びる
複数本の走査電極及び共通電極と、この走査電極及び共
通電極を覆う第１の誘電体層と、前記第２の絶縁基板に
おける前記第１の絶縁基板との対向面側に設けられ前記
第１の方向に直交する第２の方向に延びる複数本のデー
タ電極と、このデータ電極を覆う第２の誘電体層と、を
有し、前記データ電極における前記走査電極との最近接
点及び前記共通電極との最近接点を各１ヶ所含むように
マトリクス状に画素が形成され、前記走査電極領域と前
記共通電極領域との間の面放電開始電圧が、前記走査電
極領域及び前記共通電極領域と前記第２の誘電体層表面
における前記データ電極上に相当するデータ電極領域と
の間の対向放電開始電圧よりも高いＡＣ型プラズマディ
スプレイパネルに表示データに基づいた表示を行わせる
ＡＣ型プラズマディスプレイパネルの駆動方法におい
て、１の画像を表示する１フィールドを１又は複数のサ
ブフィールドから構成し、このサブフィールドが、前記
各画素内の電荷状態を初期化すると共に放電を起こしや
すくする予備放電期間と、前記表示データに基づいて前
記画素内に選択的に壁電荷を形成する走査期間と、前記
走査電極及び前記共通電極に交互に電圧を印加して前記
壁電荷が形成された画素において前記走査電極領域と前
記共通電極領域との間に維持放電を発生させる維持期間
と、を有し、前記予備放電期間が、前記各画素内の電荷
状態を初期化する維持消去期間と、前記画素内でプライ
ミング放電を発生させて前記画素内において放電を起こ
しやすくするプライミング期間と、前記プライミング放
電により生じた壁電荷を消去するプライミング消去期間
とを有し、前記維持消去期間が第１維持消去期間と第２
維持消去期間とからなり、前記第１維持消去期間におい
て、前記データ電極に接地電位を印加し、前記走査電極
及び前記共通電極のうち、この第１維持消去期間が属す
るサブフィールドの１つ前のサブフィールドの終了時点
においてより低い電位が印加されている第１面電極に第
１正電位を印加し、前記走査電極及び前記共通電極のう
ち前記第１面電極でない第２面電極に、前記第１正電位
よりも低く前記第１正電位との差が前記面放電開始電圧
から前記１つ前のサブフィールドにおける維持放電によ
り形成された壁電荷により前記走査電極領域と前記共通
電極領域との間に発生している壁電圧を減じた電圧以上
で、且つ前記面放電電圧よりも小さい第２正電位を印加
し、前記１つ前のサブフィールドにおいて維持放電が発
生した画素においてのみ面放電を発生させて、前記走査
電極領域及び前記共通電極領域の双方に負の壁電荷を形
成する工程を有し、前記第２維持消去期間において、前
記第１面電極の電位を、前記第１正電位よりも低く、前
記第１正電位との電位差が前記対向放電開始電圧以上で
あり、接地電位との電位差が前記対向放電開始電圧未満
である第３正電位に低下させると共に、前記第２面電極
の電位を接地電位との電位差が前記対向放電開始電圧未
満である第４正電位にして、前記走査電極領域又は前記
共通電極領域と前記データ電極領域との間に対向放電を
発生させて、前記走査電極領域、前記共通電極領域及び
データ電極領域の壁電荷量の大きさを、この壁電荷によ
り前記走査電極領域と前記データ電極領域との間に生じ
る壁電圧の大きさ及び前記共通電極領域と前記データ電
極領域との間に生じる壁電圧の大きさの双方が前記対向
放電開始電圧未満になるような大きさに調節する工程を
有することを特徴とするＡＣ型プラズマディスプレイパ
ネルの駆動方法。 - 【請求項１６】 前記第１面電極が前記走査電極であ
り、前記第２面電極が前記共通電極であることを特徴と
する請求項１５に記載のＡＣ型プラズマディスプレイパ
ネルの駆動方法。 - 【請求項１７】 前記第１面電極が前記共通電極であ
り、前記第２面電極が前記走査電極であることを特徴と
する請求項１５に記載のＡＣ型プラズマディスプレイパ
ネルの駆動方法。 - 【請求項１８】 前記プライミング期間において、前記
データ電極に接地電位を印加し、前記走査電極の電位を
前記第４正電位からこの第４正電位よりも高く接地電位
との差が前記対向放電開始電圧以上である第５正電位ま
で連続的に増加させると共に、前記共通電極の電位を前
記第３正電位から前記第５正電位との差が前記面放電開
始電圧未満である第６正電位まで連続的に変化させる工
程を有し、前記プライミング消去期間において、前記デ
ータ電極に接地電位を印加したまま、前記走査電極の電
位を、前記第５正電位からこの第５正電位よりも低く且
つ前記第５正電位との差が前記対向放電開始電圧未満で
ある第７正電位に低下させた後この第７正電位から接地
電位まで連続的に低下させると共に、前記共通電極に前
記第７正電位を印加する工程を有することを特徴とする
請求項１５乃至１７のいずれか１項に記載のＡＣ型プラ
ズマディスプレイパネルの駆動方法。 - 【請求項１９】 前記走査期間において、前記走査電極
に接地電位との電位差が前記対向放電開始電圧未満であ
る第８正電位を印加し、前記走査電極にこの第８正電位
を基準として接地電位に落ちる負の走査パルスを線順次
に印加すると共に、前記表示データに基づいて前記走査
パルスと同一のタイミングで前記データ電極に選択的に
データパルスを印加して、前記画素内に選択的に壁電荷
を形成する工程を有し、前記維持期間において、前記走
査電極及び前記共通電極に交互に電圧を印加して、前記
壁電荷が形成された画素においてのみ前記走査電極領域
と前記共通電極領域との間に維持放電を発生させること
によりこの画素を発光させる工程を有することを特徴と
する請求項１５乃至１８のいずれか１項に記載のＡＣ型
プラズマディスプレイパネルの駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356926A JP4357778B2 (ja) | 2001-11-22 | 2001-11-22 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| US10/300,868 US6977632B2 (en) | 2001-11-22 | 2002-11-21 | AC-type plasma display panel and method for driving same |
| KR1020020073225A KR100541205B1 (ko) | 2001-11-22 | 2002-11-22 | Ａｃ형 플라즈마디스플레이패널 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356926A JP4357778B2 (ja) | 2001-11-22 | 2001-11-22 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157041A true JP2003157041A (ja) | 2003-05-30 |
| JP4357778B2 JP4357778B2 (ja) | 2009-11-04 |
Family
ID=19168348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356926A Expired - Fee Related JP4357778B2 (ja) | 2001-11-22 | 2001-11-22 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6977632B2 (ja) |
| JP (1) | JP4357778B2 (ja) |
| KR (1) | KR100541205B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148594A (ja) * | 2003-11-19 | 2005-06-09 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| JP2005257880A (ja) * | 2004-03-10 | 2005-09-22 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| KR100759378B1 (ko) * | 2006-03-15 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| US7911413B2 (en) | 2001-12-07 | 2011-03-22 | Lg Electronics Inc. | Method of driving plasma display panel |
| WO2011148644A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100551124B1 (ko) * | 2003-12-31 | 2006-02-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100551125B1 (ko) * | 2003-12-31 | 2006-02-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR20060080825A (ko) | 2005-01-06 | 2006-07-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 및 장치 |
| US9314210B2 (en) * | 2005-06-13 | 2016-04-19 | Cardiac Pacemakers, Inc. | Method and apparatus for rate-dependent morphology-based cardiac arrhythmia classification |
| KR100774966B1 (ko) * | 2005-12-12 | 2007-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| EP1883092A3 (en) * | 2006-07-28 | 2009-08-05 | LG Electronics Inc. | Plasma display panel and method for manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69318196T2 (de) | 1992-01-28 | 1998-08-27 | Fujitsu Ltd | Plasma Farbanzeige-Vorrichtung von Oberflächenentladungs-Typ |
| JP3710592B2 (ja) * | 1997-04-24 | 2005-10-26 | 三菱電機株式会社 | プラズマディスプレイの駆動方法 |
| JP3787713B2 (ja) * | 1997-05-23 | 2006-06-21 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイ装置 |
| JP3266130B2 (ja) * | 1999-02-12 | 2002-03-18 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3233120B2 (ja) | 1999-01-14 | 2001-11-26 | 日本電気株式会社 | 交流放電型プラズマディスプレイパネルの駆動方法 |
| TW516014B (en) * | 1999-01-22 | 2003-01-01 | Matsushita Electric Ind Co Ltd | Driving method for AC plasma display panel |
| EP1152387B1 (en) * | 1999-11-12 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Plasma display and method for driving the same |
| JP2001282185A (ja) | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| KR100458573B1 (ko) * | 2002-07-02 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
-
2001
- 2001-11-22 JP JP2001356926A patent/JP4357778B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-21 US US10/300,868 patent/US6977632B2/en not_active Expired - Fee Related
- 2002-11-22 KR KR1020020073225A patent/KR100541205B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911413B2 (en) | 2001-12-07 | 2011-03-22 | Lg Electronics Inc. | Method of driving plasma display panel |
| JP2005148594A (ja) * | 2003-11-19 | 2005-06-09 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| JP2005257880A (ja) * | 2004-03-10 | 2005-09-22 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| KR100759378B1 (ko) * | 2006-03-15 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| WO2011148644A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4357778B2 (ja) | 2009-11-04 |
| US20030095083A1 (en) | 2003-05-22 |
| KR100541205B1 (ko) | 2006-01-11 |
| KR20030042435A (ko) | 2003-05-28 |
| US6977632B2 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100485858B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법, 구동 회로 및화상 표시 장치 | |
| EP0866439A1 (en) | Method of initialising cells in an AC plasma display panel | |
| US7659870B2 (en) | Method of driving plasma display panel | |
| JP2008112205A (ja) | プラズマディスプレーパネル及びその駆動方法 | |
| JP2002278510A (ja) | プラズマディスプレイパネルの駆動方法および表示装置 | |
| JP2002297091A (ja) | プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 | |
| JP4493250B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| US20070030214A1 (en) | Plasma display apparatus and driving method thereof | |
| JP4357778B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR100771043B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2001210238A (ja) | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 | |
| JP2001350445A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2001282182A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2001236884A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2000330508A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100493919B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR20010035882A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2000310974A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4694113B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP3452023B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100285629B1 (ko) | 고주파를 이용한 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| KR100801476B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널 | |
| KR100735737B1 (ko) | 교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치 | |
| KR100493621B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100323976B1 (ko) | 고주파를이용한플라즈마디스플레이패널의구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041019 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |