JP4694113B2 - Ａｃ型プラズマディスプレイパネルの駆動方法 - Google Patents

Description

本発明は、３電極ＡＣ型プラズマディスプレイパネルの駆動方法に関する。

一般に、プラズマディスプレイパネル（Plasma Display Panel：以下、ＰＤＰともいう）は、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いことなど、数多くの特長を有している。このため、近時、フラットディスプレイとして壁掛テレビ及び公共表示板等に利用されている。ＰＤＰは、その動作方式により、電極を放電ガスが充填された放電空間に露出させ、前記電極間に直流放電を発生させることにより動作させる直流放電型（ＤＣ型）ＰＤＰと、電極を誘電体層により被覆して放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型（ＡＣ型）ＰＤＰとに分類される。ＤＣ型ＰＤＰでは電圧が印加されている期間中放電が持続し、ＡＣ型ＰＤＰでは電圧の極性を反転させることにより放電を持続させる。また、ＡＣ型ＰＤＰには、１セル内の電極数が２であるものと３であるものとがある。

以下、従来の３電極ＡＣ型プラズマディスプレイパネルの構造及び駆動方法について説明する。図５はプラズマディスプレイパネルにおけるセルの構成を示す断面図であり、図６はこのプラズマディスプレイの電極配置を示す平面図である。図５に示すように、この従来の３電極ＡＣ型プラズマディスプレイパネルにおいては、前面基板２０と、この前面基板２０に対向する背面基板２１とが設けられている。前面基板２０及び背面基板２１は例えばガラスからなる。前面基板２０における背面基板２１に対向する表面には、複数本の走査電極２２及び維持電極２３が所定の間隔を隔てて交互に配置されている。走査電極２２及び維持電極２３は、ＩＴＯ等からなる透明電極であり、図５における紙面奥側から手前側に向かう方向に延びている。また、走査電極２２及び維持電極２３上には夫々配線抵抗を下げるために金属トレース電極３２が積層されている。更に、走査電極２２及び維持電極２３を覆うように透明誘電体層２４が設けられ、透明誘電体層２４上にはＭｇＯ等からなる保護層２５が形成されている。

一方、背面基板２１における前面基板２０に対向する表面には複数本のデータ電極２９が設けられている、データ電極２９は走査電極２２及び維持電極２３と直交する方向に延びている。データ電極２９上には白色誘電体層２８及び蛍光体層２７が設けられている。

また、前面基板２０と背面基板２１との間には隔壁３３が設けられている。この隔壁３３は、基板の表面に垂直な方向から見て井桁状（格子状）に形成されており、前面基板２０と背面基板２１との間の空間を放電空間２６として確保すると共に、放電空間２６を表示セル３１（図６参照）として区画している。各表示セルは、走査電極２２とデータ電極２９との最近接部分及び維持電極２３とデータ電極２９との最近接部分を１ずつ含んでいる。なお、表示セル内における走査電極２２と維持電極２３との間の距離を、面放電ギャップ３４とする。放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。

また、図６に示すように、ＰＤＰのディスプレイ表示画面３０においては、ｍ本の走査電極２２（各走査電極を符号Ｓｉ（ｉ＝１〜ｍ）で表す）及びｍ本の維持電極２３（各維持電極を符号Ｃｉ（ｉ＝１〜ｍ）で表す）と、ｎ本のデータ電極２９（各データ電極を符号Ｄｊ（ｊ＝１〜ｎ）で表す）との各最近接部分を含むように、表示セル３１が行列状に配置されている。なお、前記ｍ及びｎは自然数である。走査電極Ｓｉと維持電極Ｃｉとの間は、面放電が発生する面放電ギャップ３４であり、走査電極Ｓｉと維持電極Ｃｉ−１との間は、面放電が発生しない非放電ギャップ３５になっている。

次に、この従来のＰＤＰの駆動方法について説明する。従来、ＰＤＰの駆動方法として主流の方法は、走査期間と維持期間とが分離されている走査維持分離方式（ＡＤＳ方式）である。以下、この走査維持分離方式の駆動方法について説明する。図７は、従来の３電極ＡＣ型プラズマディスプレイパネルの駆動方法を示す波形図である。また、図８（ａ）乃至（ｄ）はこの従来のＰＤＰの駆動方法を示す模式的断面図であり、各電極上の壁電荷の分布を示す図である。図８（ａ）乃至（ｄ）においては、走査電極Ｓ、維持電極Ｃ及びデータ電極Ｄを太線で示しており、これらの電極（太線）の図示の上側に描かれている多角形は正壁電荷１０を示し、図示の下側に描かれている多角形は負壁電荷１１を示し、各多角形の電極からの距離（高さ）は電荷の大きさを示している。更に、図９はこの従来のＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。

図７に示すように、従来のＰＤＰの駆動方法においては、１フィールドが複数のサブフィールド（以下、ＳＦともいう）からなり、１のサブフィールド５は初期化期間２、走査期間３及び維持期間４の３つの期間により構成されている。また、初期化期間２は維持消去期間２ａ、プライミング期間２ｂ及びプライミング消去期間２ｃから構成されている。

先ず、初期化期間２について説明する。サブフィールド５の１つ前のサブフィールドの維持期間１において、各セルの走査電極Ｓには正の電位Ｖｓが印加され、維持電極Ｃ及びデータ電極Ｄには接地電位（ＧＮＤ）が印加されている。そして、初期化期間２の最初の時点におけるセル内の壁電荷の状態は、前ＳＦの維持期間１において、このセルが点灯していたかどうかにより異なっている。従って、前ＳＦの維持期間１の終了後、直ちに次の書込放電を行うと、各セル内の壁電荷の状態が統一されていないため、書込放電を発生させる予定のセルにおいて書込放電が発生し難くなったり、書込放電を発生させない予定のセルにおいて誤放電が発生したりする。

セル内において、放電が発生すると、セル内の電界は一様になる。従って、前ＳＦの維持期間１において点灯していたセル、即ち、維持放電が発生していたセルにおいては、放電が発生することによりセル内の電界が一様になるため、図８（ｄ）に示すように、透明誘電体層２４の表面上における走査電極Ｓ上に相当する領域（以下、走査電極Ｓ上という）に負壁電荷１１が形成され、透明誘電体層２４の表面上における維持電極Ｃ上に相当する領域（以下、維持電極Ｃ上という）に正壁電荷１０が形成され、白色誘電体層２８の表面上におけるデータ電極Ｄ上に相当する領域（以下、データ電極Ｄ上という）にも正壁電荷１０が形成される。

一方、前ＳＦの維持期間１において維持放電が発生していないセルにおいては、図８（ａ）に示すように、走査電極Ｓ上に負壁電荷１１が形成され、維持電極Ｃ上における走査電極Ｓから遠い領域に正壁電荷１０が形成され、維持電極Ｃ上における走査電極Ｓに近い領域には負壁電荷１１が形成され、データ電極Ｄ上に正壁電荷１０が形成されている。そして、走査電極Ｓ上における維持電極Ｃ上に近い領域においては、維持電極Ｃに近づくにつれて正壁電荷が連続的に減少しており、維持電極Ｃ上における走査電極Ｓ上に近い領域においては、壁電荷が正から負に連続的に減少している。このため、走査電極Ｓ上における維持電極Ｃに近い領域の壁電位と維持電極Ｃにおける走査電極Ｓに近い領域の壁電位とは、相互に略等しくなっている。

初期化期間２の一つの役割は、このような前サブフィールドの維持期間１での点灯状態によって異なるセル内の壁電荷状態を初期化することである。また、初期化期間２の他の役割は、走査期間３において書込放電を発生しやすくするプライミング効果を得ることである。

初期化期間２においては、データ電極の電位は常に接地電位とする。そして、初期化期間２の維持消去期間２ａにおいては、走査電極Ｓの電位を正の電位Ｖｓから接地電位に連続的に低下させる。また、維持電極Ｃの電位は正電位Ｖｓ一定とする。なお、正電位Ｖｓは例えば約１７０Ｖである。これにより、維持電極Ｃが正極性になり、走査電極Ｓが負極性になる。このため、前ＳＦの維持期間１において維持放電が発生して壁電荷が形成されたセルにおいては、維持電極Ｃと走査電極Ｓとの間の電位差に壁電荷による壁電圧が重畳され、走査電極Ｓと維持電極Ｃとの間（以下、面間ともいう）で放電が発生する。但し、走査電極Ｓと維持電極Ｃとの間の電位差は徐々に大きくなるため、いきなり強い放電が発生することはなく、弱い放電（弱放電）が連続的に発生する。なお、弱放電とは、放電ギャップ間の電圧をほぼ放電開始電圧に保ちながら持続する弱い放電をいう。これにより、図８（ａ）に示すように、走査電極Ｓ上及び維持電極Ｃ上に形成されている壁電荷のうち、面放電ギャップ近傍の壁電荷を減少させることができる。

一方、前ＳＦの維持期間１において維持放電が発生していないセルにおいては、セル内に形成されている壁電荷の総量が少ないため、面間の弱放電は発生しない。このため、壁電荷状態は図８（ａ）に示す状態のままである。

このように、維持消去期間２ａにおいては、前ＳＦの維持期間１において維持放電が発生したセルのみに弱放電を発生させることにより、壁電荷の配置を前ＳＦの維持期間１において維持放電が発生していないセルの壁電荷配置と同じ状態にすることができる。即ち、維持消去期間２ａの終了時点では、前ＳＦの維持期間１の点灯／非点灯状態に関係なく、図８（ａ）に示すような壁電荷配置になっている。即ち、セルの壁電荷配置の初期化を行うことができる。

プライミング期間２ｂにおいては、後の工程における書込放電を低い電圧で起こすために、プライミング放電を発生させ、プライミング効果を得る。プライミング放電は、前ＳＦの維持期間１における点灯／非点灯状態に関係なく、各ＳＦにおいて毎回発生する。このため、黒表示を行う場合の輝度、即ち黒輝度が上昇しないように、プライミング放電は弱放電とする必要がある。図７に示すように、プライミング期間２ｂにおいては、走査電極Ｓの電位を電位Ｖｓに増加させ、その後、電位Ｖｓからこの電位Ｖｓよりも高い電位Ｖｐまで連続的に増加させる。即ち、走査電極Ｓに正極性のランプ波形の電圧を印加する。一方、維持電極Ｃの電位を接地電位とする。これにより、走査電極Ｓが正極性となり、維持電極Ｃが負極性となり、走査電極Ｓと維持電極Ｃとの間（面間）に面放電開始電圧以上の電位差が印加されるため、面間において弱放電が発生する。この弱放電をプライミング放電という。プライミング放電により、セル内の放電ガスが電離し、セル内にプラスイオンと電子が供給される。これにより、後述する走査期間３及び維持期間４において放電が起こりやすくなる。なお、プライミング放電が発生した結果、セル内の壁電荷配置は、走査電極Ｓ上に負壁電荷が形成され、維持電極Ｃ上に正壁電荷が形成され、データ電極Ｄ上に正壁電荷が形成され、走査電極Ｓ上及び維持電極Ｃ上における放電ギャップ近傍において、他の領域よりも大きな壁電荷が形成された状態になっている。

プライミング消去期間２ｃにおいては、走査電極Ｓの電位を非連続的に電位Ｖｓまで減少させた後、電位Ｖｓから接地電位まで連続的に減少させる。一方、維持電極Ｃの電位は電位Ｖｓとする。これにより、前述のプライミング期間２ｂとは逆に、走査電極Ｓが負極性になり、維持電極Ｃが正極性になる。このため、面間において前述のプライミング放電とは逆の弱放電、即ちプライミング消去放電が発生し、プライミング放電により形成された壁電荷を消去することができる。黒輝度を上昇させないためには、プライミング消去放電もプライミング放電と同様に弱放電である必要がある。プライミング消去放電が発生した結果、セル内の壁電荷配置は図８（ａ）に示すような状態になる。即ち、この壁電荷配置は、プライミング放電前の壁電荷配置と同じである。これにより、初期化期間２が終了する。このとき、走査電極Ｓとデータ電極Ｄとの間に形成される壁電荷による電位はほぼ電位Ｖｓとなり、また、面放電ギャップ近傍においては、走査電極Ｓ上の電位と維持電極Ｃ上の電位とは略等しくなる。

走査期間３においては、後の維持期間４において維持放電を発生させたいセルについてのみ選択的に対向放電である書込放電を発生させ、維持放電が発生しやすいような壁電荷を形成する。なお、対向放電である書込放電を発生させる際には、放電により発生したプラスイオンをＭｇＯからなる保護層２５に衝突させて二次電子を放出させる必要があるため、走査電極Ｓをデータ電極Ｄに対して負極性とする必要がある。また、通常、ＰＤＰにおいては、回路コストを低減するために駆動波形は全て正極性としている。このため、走査電極Ｓの電位を、電位Ｖｂｗを基準としてパルス状に接地電位に落とすことにより、負極性の走査パルス６を実現している。

即ち、走査期間３においては、走査電極Ｓに正電位Ｖｂｗを印加し、維持電極Ｃに正電位Ｖｓを印加する。電位Ｖｂｗは例えば８０〜１１０Ｖ程度であり、電位Ｖｓは前述の如く、例えば約１７０Ｖである。この状態のまま、走査電極Ｓ１〜Ｓｍに順次、負の走査パルス６を印加する。この走査パルス６のタイミングに合わせて、表示データに基づいてデータ電極Ｄ１〜Ｄｎにデータパルス７を選択的に印加する。データパルス７の電圧Ｖｄは例えば約７０Ｖである。なお、図７におけるデータパルス７の斜線は、表示データによってデータパルス７が印加されたりされなかったりすることを示している。

図９に示すように、走査パルス６の開始のタイミングは、データパルス７の開始のタイミングと一致しており、走査パルス６の終了のタイミングは、データパルス７の終了のタイミングと一致している。また、走査パルス６とその次に発生する走査パルス６とは時間的に離れており、走査パルス６間においては、走査電極Ｓの電位は電位Ｖｂｗとなっている。また、このとき、データ電極Ｄにはデータパルス７は印加されず、映像信号に関係なくデータ電極Ｄの電位は接地電位となっている。

データパルス７が印加されたセルでは、走査電極Ｓとデータ電極Ｄとの間（以下、対向間という）に電圧Ｖｄが印加される。上述の如く、この対向間にはほぼＶｓの大きさの壁電圧が形成されているため、この壁電圧Ｖｓが対向間に印加される電圧Ｖｄに重畳されて、対向間に高い電圧が印加される。この結果、対向間の電位差が対向放電開始電圧以上となり、対向間において書込放電が発生する。また、維持電極Ｃには正電位Ｖｓが印加されているため、走査電極Ｓと維持電極Ｃとの間の電位差はＶｓである。これだけの電位差があると、前記書込放電に伴って、走査電極Ｓと維持電極Ｃとの間（面間）において面放電が誘発され、電荷の移動が発生する。この結果、書込放電が発生したセルにおいては、図８（ｂ）に示すように、走査電極Ｓ上には正の壁電荷が形成され、維持電極Ｃ上には負の壁電荷が形成される。なお、データ電極Ｄは、走査電極Ｓに対しては正極性であるが、維持電極Ｃよりは負極性であるため、データ電極Ｄ上には壁電荷はほとんど形成されない。

一方、データパルス７が印加されないセルにおいては、走査電極Ｓとデータ電極Ｄとの間の電圧は０Ｖであるため、これに走査電極Ｓ上とデータ電極Ｄ上との壁電圧Ｖｓが重畳されても、対向間の電圧が放電開始電圧を超えず、書込放電は発生しない。このため、壁電荷の状況は変化せず、図８（ａ）に示す状態のままである。このように、データパルス７の有無により、セル毎に２種類の壁電荷の状況を作り出すことができる。

そして、全ての走査電極Ｓ１〜Ｓｍに走査パルス６を印加し終わると維持期間４に移行する。維持期間４においては、全走査電極Ｓと全維持電極Ｃとに正の維持パルス８を交互に印加する。維持パルス８の電圧値はＶｓとする。先ず、走査電極Ｓに維持パルス８（第１維持パルスという）を印加し、維持電極Ｃに接地電位を印加する。なお、維持期間４においては、データ電極Ｄの電位は常に接地電位のままである。このとき、走査期間３において書込放電が発生したセルにおいては、走査電極Ｓ上に大きな正壁電荷が形成され、維持電極Ｃ上には大きな負壁電荷が形成されているため、走査電極Ｓに印加される第１維持パルスにこの正の壁電荷による壁電圧が重畳され、面間の電圧が面放電開始電圧以上となり、面放電である維持放電が発生する。この維持放電により、図８（ｄ）に示すように、走査電極Ｓ上には負の壁電荷が形成され、維持電極Ｃ上には正の壁電荷が形成される。一方、走査期間３において書込放電が発生しなかったセルにおいては、第１維持パルスに壁電圧が重畳されず、面間の電圧が面放電開始電圧に達しないため、維持放電は発生しない。

次の維持パルス（第２維持パルスという）は維持電極Ｃに印加する。同時に、走査電極Ｓには接地電位を印加する。このとき、前述の第１維持パルスにより維持放電が発生したセルにおいては、この第１維持パルスによる維持放電に伴って形成された壁電荷に第２維持パルスが重畳され、維持放電が発生する。これにより、前述の第１維持パルスによる維持放電が発生したときとは逆の極性の壁電荷が走査電極Ｓ上及び維持電極Ｃ上に形成される。即ち、壁電荷の配置は、図８（ｂ）に示す状態に戻る。これ以降も同様の原理で放電が持続的に発生する。つまり、維持パルス８を走査電極Ｓと維持電極Ｃに交互に印加することにより、ｘ回目の維持放電により発生した壁電荷による電位差が、（ｘ＋１）回目の維持パルスに重畳され維持放電が持続する。この維持放電の持続回数により発光量が決定される。一方、書込放電が発生しなかった画素においては、維持パルスに壁電荷が重畳されない。維持パルスのみでは放電開始電圧に到達しないため、面放電は発生しない。

ＰＤＰに画像を表示させる場合は、１画面の画像情報を表示する期間である１フィールド内において、各サブフィールドにおける維持パルス数を相互に異ならせ、各サブフィールドを点灯させるか非点灯にするかを選択して維持放電の数を制御することよって、画像の階調表示を行うことができる。

次に、他の従来のＰＤＰの駆動方法について説明する。図１０はこの他の従来のＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。前述の図９に示す従来例においては、データパルス７が終了する毎にデータ電極電位が接地電位まで引き下げられ、その度にデータ電極Ｄに変位電流が流れるため、データドライバの消費電力が大きくなる。これに対して、図１０に示す従来例においては、データパルス７の終了のタイミングとその次のデータパルス７の開始のタイミングとを一致させている。これにより、データパルス７が続けて印加される場合、データ電極Ｄの電位を電位Ｖｄで一定とすることができる。このため、図９に示す従来例と比較して、変位電流分だけデータドライバの消費電力を低減することができる。

また、特開平８−３０５３１９号公報（特許文献１）には、データ電極を２つのブロックに分けて、ブロック間でデータパルスのタイミングを相互にずらす技術が開示されている。これにより、パルス電流を時間的に分散させることができ、ＰＤＰの駆動回路における電圧低下を抑制することができる。

特開平８−３０５３１９号公報

しかしながら、上述のような従来の技術には、以下に示す問題点がある。図１１（ａ）乃至（ｃ）は、従来のＰＤＰの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図である。上述のようなＡＣ型プラズマディスプレイパネルの駆動方法では、書込放電によりセル放電空間内に大量の空間電荷が発生する。そして、この空間電荷が電界により引き寄せられ、電極上の誘電体層表面に付着し壁電荷となり壁電圧が発生する。これにより、図８（ｂ）及び図１１（ａ）に示すように、走査パルスの終了時点では、走査電極Ｓに接地電位が印加され走査電極Ｓ上に正壁電荷１０が形成され、維持電極Ｃに電位Ｖｓが印加され維持電極Ｃ上に負壁電荷１１が形成され、データ電極Ｄに電位Ｖｄが印加されデータ電極Ｄ上にはほとんど壁電荷が形成されていない状態となる。

しかし、図１１（ａ）に示すように、書込放電により空間電荷が全て壁電荷となるわけではなく、書込放電が終了した後も、セル内に空間電荷１２が存在している。このため、走査パルス６の終了と共に、走査電極Ｓの電位が接地電位から電位Ｖｂｗまで引き上げられると、走査電極Ｓと維持電極Ｃとの間の電位差が小さくなる。これにより、図１１（ｂ）に示すように、新たな電界が発生し、各電極上に、夫々の電極上に蓄積されている壁電荷とは逆極性の空間電荷が引き寄せられる。即ち、負の空間電荷が走査電極Ｓ上に引き寄せられ、正の空間電荷が主として維持電極Ｃ上に引き寄せられる。この結果、図８（ｃ）及び図１１（ｃ）に示すように、走査電極Ｓ上と維持電極Ｄ上との間の壁電圧が減少する。

このように、書込放電により、一旦走査電極Ｓ上と維持電極Ｃ上との間に十分な壁電圧が形成されても、走査パルス６の終了と共にその壁電圧が減少してしまう。このため、維持期間４において、維持パルス６の電圧Ｖｓを高く設定しなければ、正常に維持放電が発生しなくなる。維持パルスの電圧Ｖｓを高く設定するためには、維持ドライバの耐圧を上げなければならず、ＰＤＰのコストが増加してしまう。なお、上述の従来の駆動方法では、正常に動作させることのできる最小の維持電圧Ｖｄｓｍｉｎは約１５２Ｖであった。

また、図１０に示す従来のＰＤＰの駆動方法及び特許文献１に開示されている従来のＰＤＰの駆動方法によっても、上述の書込放電後に空間電荷の移動により面間の壁電圧が低下してしまうという問題を解決することはできない。

本発明はかかる問題点に鑑みてなされたものであって、書込放電後に空間電荷の移動による面間の壁電圧の減少を抑制し、低い維持パルス電圧でも駆動させることができるＡＣ型プラズマディスプレイパネルの駆動方法を提供することを目的とする。

本発明に係るＡＣ型プラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の絶縁基板、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、この走査電極及び維持電極を覆う第１の誘電体層、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極、及びこのデータ電極を覆う第２の誘電体層を備え、前記データ電極における前記走査電極との最近接点及び前記維持電極との最近接点を各１ヶ所含むようにマトリクス状に画素が形成されたＡＣ型プラズマディスプレイパネルに表示データに基づいた表示を行わせるＡＣ型プラズマディスプレイパネルの駆動方法において、
１の画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化する初期化期間と、前記複数本の走査電極に一定のブランク期間を挟みながら順次走査パルスを印加すると共に前記表示データに基づいて前記データ電極にデータパルスを印加することによってこのデータ電極と前記走査電極との間に書込放電を発生させて前記画素内に選択的に壁電荷を形成する走査期間と、前記走査電極及び前記維持電極に交互に電圧を印加して前記壁電荷が形成された画素において前記第１の誘電体層表面における前記走査電極上に相当する走査電極領域と前記維持電極上に相当する維持電極領域との間に維持放電を発生させる維持期間と、を有し、各前記走査パルスが終了する０．２μｓｅｃ以上前にこの走査パルスとの間に前記書込放電を発生させるデータパルスが終了し、且つ前記各データパルスが、このデータパルスとの間に前記書込放電を発生させる走査パルスの１つ前の走査パルスの終了よりも後に開始することを特徴としており、本発明によれば、データパルス終了後の放電セル内の空間電荷をより効果的に低減することができる。

本発明においては、各走査パルスが終了する前にこの走査パルスに同期したデータパルスが終了することにより、放電セル内の空間電荷が維持電極及びデータ電極に引き寄せられて壁電荷となり、空間電荷が減少する。この状態で走査パルスが終了すると、この走査パルスの終了に伴って移動する空間電荷が少ないため、一旦形成された面間の壁電荷が打ち消されることを抑制できる。

更に、前記各データパルスが、このデータパルスの開始時刻及びこのデータパルスとの間に前記書込放電を発生させる走査パルスの開始時刻のうち遅い方の時刻から、前記プラズマディスプレイパネルの放電遅れ時間に０．２μｓｅｃ以上加えた時間が経過した後に終了することが好ましい。これにより、書込放電を確実に発生させることができる。

更にまた、前記各データパルスが、このデータパルスとの間に前記書込放電を発生させる走査パルスの開始と同時か、又はこの走査パルスの開始よりも前に開始してもよい。

このように、本発明によれば、走査期間において、走査パルスを終了させる前にデータパルスを終了させているため、走査パルスの終了に伴って一旦形成された面間の壁電荷が打ち消されることを抑制でき、維持期間において維持放電を正常に発生させることができる最小の維持電圧を引き下げることができる。この結果、維持パルス電圧を低減することができ、維持ドライバの耐圧を低く設定することができる。これにより、プラズマディスプレイパネルのコストを低減することができる。

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係るＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるＰＤＰの構成は、図５及び図６に示す従来のＰＤＰと同様である。本実施形態に係るＰＤＰの駆動方法は、図１に示すように、走査期間３において、データパルス７の終了タイミング７ｂが、このデータパルス７に対応する走査パルス６の終了タイミング６ｂよりも時間ｔ１だけ早くなっている。なお、データパルス７の開始タイミング７ａは、このデータパルスに対応する走査パルス６の開始タイミング６ａと同一である。本実施形態における上記以外の駆動方法は、前述の図７に示す従来のＰＤＰの駆動方法と同様である。即ち、図７に示すように、本実施形態に係るＰＤＰの駆動方法においては、１フィールドは複数のサブフィールド（ＳＦ）から構成されており、１のサブフィールド５は初期化期間２、走査期間３及び維持期間４からなり、初期化期間２及び維持期間４における駆動方法は、従来のＰＤＰの駆動方法と同様である。

次に、本実施形態に係るＰＤＰの駆動方法における走査期間３の動作をより詳細に説明する。上述の如く、本実施形態における初期化期間２の動作は、前述の従来のＰＤＰの駆動方法と同様である。従って、初期化期間２の終了時点においては、全てのセルに図８（ａ）に示すような壁電荷が形成されている。

そして、図１に示すように、走査期間３においては、先ず、走査電極Ｓ１の電位を正電位Ｖｂｗから接地電位に変化させ、走査電極Ｓ１に走査パルス６を印加する。そして、一定時間経過後、走査電極Ｓ１の電位を接地電位から正電位Ｖｂｗに戻し、走査パルス６を終了させる。その後、一定のブランク期間ｔ１１を経た後、走査電極Ｓ２に走査パルス６を印加する。その後、再びブランク期間ｔ１１を経て、走査電極Ｓ３に走査パルス６を印加する。以後同様に、走査電極Ｓ４、Ｓ５、・・・、Ｓｍに順次走査パルス６を印加する。そして、これらの走査パルス６に同期して、データ電極Ｄ（Ｄ１〜Ｄｎ）に表示データに基づいて選択的にデータパルス７を印加する。このとき、データ電極Ｄにデータパルス７を印加する場合は、対応する走査パルス６の開始と同じタイミングでデータパルス７を開始するようにする。即ち、走査パルス６の開始タイミング６ａとデータパルス７の開始タイミング７ａとを相互に一致させる。そして、データパルス７を終了させた後、走査パルス６を終了させる。即ち、データパルス７の終了タイミング７ｂを、対応する走査パルス６の終了タイミング６ｂよりも時間ｔ１だけ前に設定する。時間ｔ１は例えば０．２μｓｅｃ以上とする。

あるセルにおいて、走査パルス６及びデータパルス７が同時に印加されると、走査電極Ｓとデータ電極Ｄとの間に対向放電開始電圧以上の電圧が印加され、両電極間で書込放電が発生する。正確には、書込放電は走査電極Ｓとデータ電極Ｄとの間に対向放電開始電圧以上の電圧が印加されてから、ある程度の時間を経て発生する。この現象を放電遅れという。放電までに要する時間は放電毎に変化し、確率的な分布を持ってばらついている。一般的には、９９．９％の確率で放電が発生するまでの時間を放電遅れ時間と定義している。対向電極間に対向放電開始電圧以上の電圧を印加した後、この放電遅れ時間が経過すると、実質的にほとんど問題のない確率で書込放電が発生するため、対向電圧を印加してから放電遅れ時間を経た後には、正常に書込放電が発生していると考えてよい。そして、データパルスの幅は、放電遅れ時間よりも０．２μｓｅｃ以上長いことが好ましい。

図２（ａ）乃至（ｃ）は、本実施形態に係るＰＤＰの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図であり、（ａ）はデータパルス７の終了間際の状態を示し、（ｂ）はデータパルス７が終了した直後の状態を示し、（ｃ）は走査パルス６の終了間際の状態を示す。あるセルにおいて、走査電極Ｓとデータ電極Ｄとの間で書込放電が発生すると、この書込放電に伴ってセルの放電空間内には大量の空間電荷が発生する。この空間電荷の発生により、走査電極Ｓ上と維持電極Ｃ上との間においても面放電が誘発され、維持電極Ｃ上にも壁電荷が蓄積される。この結果、データパルス７の終了間際には、壁電荷及び空間電荷は図２（ａ）に示すような状態となる。即ち、接地電位が印加されている走査電極Ｓ上には正壁電荷１０が蓄積され、正電位Ｖｓが印加されている維持電極Ｃ上には負壁電荷１１が蓄積され、正電位Ｖｄが印加され電位が走査電極Ｓの電位と維持電極Ｃの電位の中間にあるデータ電極Ｄ上にはほとんど壁電荷が蓄積されていない状態となる。また、放電空間には大量の空間電荷１２が発生している。このとき、放電空間内に印加される電圧は、壁電圧の発生により、放電開始電圧を下回っており、空間電荷はこれ以上増加しない。

この状態から、データパルス７の終了と共にデータ電極Ｄの電位が接地電位に低下すると、走査電極Ｓとデータ電極Ｄとの間及び維持電極Ｃとデータ電極Ｄとの間に新たに電界が生じ、セル内の壁電荷及び空間電荷は、図２（ｂ）に示すような状態となる。この段階では、走査パルス６はまだ終了しておらず、走査電極Ｓには接地電位が印加されている。図２（ｂ）に示すように、データ電極Ｄの電位が電位Ｖｄから接地電位に低下することにより、正の空間電荷がデータ電極Ｄ上に引き寄せられ、負の空間電荷が主として維持電極Ｃ上に引き寄せられて壁電荷となる。なお、負の空間電荷は走査電極Ｓ上にも僅かに引き寄せられる。このときのデータ電極Ｄの電位変化量Ｖｄでは、セル内に放電開始電圧以上の電圧は印加されないため、新たな放電は発生せず、セル内に新たな空間電荷は供給されない。従って、放電空間内の空間電荷は、各電極上に引き寄せられて急激に減少し、走査パルス６の終了間際には図２（ｃ）に示すような空間電荷１２が少ない状態となる。

この状態で、走査パルス６が終了し、走査電極Ｓの電位が接地電位から正電位Ｖｂｗまで引き上げられる。なお、このときの電位の変化量Ｖｂｗは放電開始電圧よりも小さいため放電は発生せず、新たな空間電荷は発生しない。このとき、走査電極Ｓの電位は正に変化するため、走査電極Ｓには負の空間電荷が引き寄せられ、維持電極Ｃには正の空間電荷が引き寄せられる。これにより、書込放電時に形成された壁電圧を打ち消す方向に壁電荷が蓄積される。しかし、図２（ｃ）に示すように、走査パルス６の終了時においては放電空間内の空間電荷１２が少なくなっているため、走査電極Ｓ上及び維持電極Ｃ上に新たに蓄積される壁電荷量は極めて少なく、走査パルス６の終了に伴う壁電圧の変化は、従来の駆動方法に比べて著しく小さい。この結果、書込放電を発生させたセルにおいて、書込放電により形成した壁電圧が、走査パルス６の終了に伴って低減することを抑制できる。これにより、走査期間３の終了時に、書込放電を発生させたセルに大きな壁電圧を残すことができる。

これに対して、従来のＰＤＰの駆動方法においては、図１１（ｂ）に示すように、走査パルス６の終了間際には放電空間内に大量の空間電荷１２が存在しているため、走査電極Ｓの電位が接地電位から正電位Ｖｂｗまで増加すると、図１１（ｃ）に示すように、空間電荷１２が壁電圧を打ち消すように移動し、壁電圧が大幅に減少してしまう。この結果、走査期間３の終了時に、書込放電を発生させたセルに残る壁電圧が小さくなってしまう。

このように、本実施形態においては、走査パルス６の終了前にデータパルス７を終了させることにより、書込放電によって発生した大量の空間電荷を、データ電極Ｄの電位の変化によって空間電荷を各引き寄せて壁電荷とし、空間電荷を減少させることができる。そして、空間電荷１２を低減した状態で、走査パルス６を終了するため、走査電極Ｓと維持電極Ｃとの間の電位差の低下により壁電荷が減少することを抑えることができる。この結果、走査期間３の終了時に、書込放電を発生させたセル内に大きな壁電圧を形成することができる。この結果、維持期間４において、この大きな壁電圧に比較的小さな第１維持パルスを重畳させて維持放電を発生させることができる。即ち、本実施形態においては、従来のＰＤＰの駆動方法と比較して、維持パルスの電圧Ｖｓを低減することができる。

次に、上述の本実施形態に係るＰＤＰの駆動方法について、具体的な数値を例示して説明する。各パルスの電圧は、前述の従来の駆動方法と同じである。即ち、走査期間３において走査電極Ｓに印加する正電位Ｖｂｗを８０〜１１０Ｖとし、維持電極Ｃに印加する正電位Ｖｓを約１７０Ｖとし、データ電極Ｄに印加する電位Ｖｄを約７０Ｖとする。また、走査パルス６の幅を２．４μｓｅｃ（マイクロ秒）とし、走査パルス６と次の走査パルス６との間のブランク期間ｔ１１を０．３μｓｅｃとする。更に、データパルス７の終了時点から対応する走査パルス６の終了時点までの時間ｔ１を０．２〜０．６μｓｅｃ程度とする。そして、黒表示の中に白表示のセルを１点だけ設けるような孤立点表示を行う。このような条件において、正常に動作できる最小の維持電圧Ｖｄｓｍｉｎを測定する。

図３は、横軸に時間ｔ１をとり、縦軸に最小維持電圧Ｖｄｓｍｉｎをとって、最小維持電圧の時間ｔ１に対する依存性を示すグラフ図である。図３においては、時間ｔ１が大きいほど、データパルスが走査パルスよりも早く終了することを示し、時間ｔ１が負の値である場合は、データパルスの終了が走査パルスの終了よりも遅れていることを示している。図３に示すように、従来の最小維持電圧Ｖｄｓｍｉｎが前述の如く１５２Ｖであるのに対して、本実施形態においては、上述の条件において、最小維持電圧Ｖｄｓｍｉｎをこれより７〜１０Ｖ程度低い１４２〜１４５Ｖ程度とすることができる。

また、図３には、走査パルスの幅を変化させた場合の最小維持電圧の時間ｔ１依存性を示している。図３に示すように、時間ｔ１を−０．２μｓｅｃから増加させていくと、最小維持電圧Ｖｄｓｍｉｎは一旦減少し、最小値に達した後、増加に転じている。増加に転じる理由は、時間ｔ１を長くし過ぎると、その分データパルスが印加されている時間が減少し、書込放電の継続時間が短くなり、空間電荷の発生量が不足するためである。即ち、走査電極Ｓ及び維持電極Ｃに蓄積される元々の壁電荷量が減少するためである。

そして、走査パルスの幅が大きいほど、最小維持電圧Ｖｄｓｍｉｎが最小値となる時間ｔ１が長くなり、最小値の絶対値は小さくなっている。即ち、走査パルスの幅が１．２μｓｅｃの場合は、ｔ１が０．２μｓｅｃのときに最小維持電圧Ｖｄｓｍｉｎが約１５８Ｖの最小値をとるが、走査パルスの幅が１．６μｓｅｃの場合は、ｔ１が０．４μｓｅｃのときに最小維持電圧Ｖｄｓｍｉｎが約１５１Ｖの最小値をとり、走査パルスの幅が２．０μｓｅｃの場合は、ｔ１が０．６μｓｅｃのときに最小維持電圧Ｖｄｓｍｉｎが約１４６Ｖの最小値をとり、走査パルスの幅が２．４μｓｅｃの場合は、ｔ１が１．０μｓｅｃのときに最小維持電圧Ｖｄｓｍｉｎが約１４２Ｖの最小値をとる。

このように、図３に示すように、走査パルスの幅を１．２μｓｅｃまで短縮しても、時間ｔ１を設けることにより最小維持電圧Ｖｄｓｍｉｎを引き下げる効果がある。また、走査パルスの幅が１．２〜２．４μｓｅｃの範囲において、時間ｔ１を０から０．２μｓｅｃに増加させると、最小維持電圧Ｖｄｓｍｉｎが著しく低下する。従って、時間ｔ１は０．２μｓｅｃ以上とすることが好ましい。

また、本実施形態における放電遅れ時間は、０．８μｓｅｃであり、上述のどの走査パルス幅においても、データパルスの幅を０．８μｓｅｃまで減少させると、最小維持電圧Ｖｄｓｍｉｎが急激に増加する。一方、データパルスの幅を、放電遅れ時間よりも０．２μｓｅｃ以上長くすることにより、従来（ｔ１＝０μｓｅｃ）よりも最小維持電圧Ｖｄｓｍｉｎを大幅に低減できる。上述の特性は、孤立点表示に限った場合だけでなく、種々の表示パターンを表示する場合にも同様な特性を得ることができる。

次に、本発明の第２の実施形態について説明する。図４は本実施形態に係るＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるＰＤＰの構成は、図５及び図６に示す従来のＰＤＰと同様である。本実施形態に係るＰＤＰの駆動方法は、図４に示すように、走査期間３において、データパルス７の終了タイミング７ｂが、このデータパルス７に対応する走査パルス６の終了タイミング６ｂよりも時間ｔ１だけ早くなっている。また、データパルス７の開始タイミング７ａが、このデータパルスに対応する走査パルス６の開始タイミング６ａよりも時間ｔ２だけ早くなっている。本実施形態における上記以外の駆動方法は、前述の第１の実施形態に係るＰＤＰの駆動方法と同様である。

本実施形態においては、前述の第１の実施形態と同様に、走査パルス６の終了前にデータパルス７が終了しており、図２（ｂ）及び（ｃ）に示すように、データパルス７の終了に伴うデータ電極Ｄの電位の変化により、放電セル内の空間電荷１２が減少する。このため、走査パルス６の終了に伴って走査電極Ｓと維持電極Ｃとの間の電位差が減少しても、壁電荷が減少することを抑制することができる。

また、本実施形態において、図４に示すデータパルス７の開始タイミング７ａと走査パルス６の開始タイミング６ａとの時間差ｔ２が、走査パルス６のブランク時間未満、例えば０．３μｓｅｃ未満である場合は、最小維持電圧Ｖｄｓｍｉｎは時間ｔ２には殆ど依存せず、各走査パルス幅に対して、前述の第１の実施形態の図３に示した特性と同様な特性を得ることができる。

一方、時間ｔ２が走査パルス６のブランク時間と等しくなり、例えば０．３μｓｅｃになると、データパルス７の開始タイミング７ａが、１つ前の走査パルス６の終了タイミング６ｂと同じタイミングになる。このときはｔ２＝０．２μｓｅｃの場合に比べて、最小維持電圧Ｖｄｓｍｉｎの値が約４Ｖ上昇する。第１維持放電の発生のしやすさは、維持電極Ｃ上とデータ電極Ｄ上との間の壁電圧にも若干依存し、両電極上間に大きな壁電圧が形成されるほど、第１維持パルスを印加した時に維持電極Ｃとデータ電極Ｄとの間の放電空間に大きな電位差が印加され、維持放電が発生しやすくなる。そして、１つ後のデータパルスが印加されると、維持電極Ｃとデータ電極Ｄとの間の電位差は減少するが、走査パルス６が終了した後であれば、空間電荷が減少しているため、壁電圧はほとんど変化しない。一方、走査パルス６の終了と同時に１つ後のデータパルス７が印加されると、走査パルス６の終了により空間電荷が減少する前にデータ電極電位が変化するため、維持電極Ｃ上とデータ電極Ｄ上との間の壁電圧が減少する。このため、第１維持放電が発生しにくくなり、最小維持電圧Ｖｄｓｍｉｎが上昇する。従って、データパルス７の開始タイミング７ａは１つ前の走査パルス６の終了タイミング６ｂと一致させない方がよい。なお、本実施形態においても、特性は表示内容には依存せず、最小維持電圧Ｖｄｓｍｉｎは、評価対象としたデータパルスの１つ後のデータパルスが印加されてもされなくても、同じ値である。

また、本実施形態のように、データパルス７が開始した後に走査パルス６が開始する場合は、走査パルス６が開始してから、放電遅れ時間に０．２μｓｅｃ以上の時間を加えた時間が経過した後に、データパルス７が終了することが好ましい。即ち、走査パルス６の開始タイミング６ａと、この走査パルス６に対応するデータパルス７の終了タイミング７ｂとの時間的間隔は、放電遅れ時間に０．２μｓｅｃ以上の時間を加えた時間であることが好ましい。

本発明の第１の実施形態に係るＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。 （ａ）乃至（ｃ）は、本実施形態に係るＰＤＰの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図であり、（ａ）はデータパルス７の終了間際の状態を示し、（ｂ）はデータパルス７が終了した直後の状態を示し、（ｃ）は走査パルス６の終了間際の状態を示す。 横軸に時間ｔ１をとり、縦軸に最小維持電圧Ｖｄｓｍｉｎをとって、最小維持電圧の時間ｔ１に対する依存性を示すグラフ図である。 本発明の第２の実施形態に係るＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。 プラズマディスプレイパネルにおけるセルの構成を示す断面図である。 このプラズマディスプレイの電極配置を示す平面図である。 従来の３電極ＡＣ型プラズマディスプレイパネルの駆動方法を示す波形図である。 （ａ）乃至（ｄ）はこの従来のＰＤＰの駆動方法を示す模式的断面図であり、各電極上の壁電荷の分布を示す図である。 この従来のＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。 他の従来のＰＤＰの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。 （ａ）乃至（ｃ）は、従来のＰＤＰの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図である。

符号の説明

１；前サブフィールド
２；初期化期間
２ａ；維持消去期間
２ｂ；プライミング期間
２ｃ；プライミング消去期間
３；走査期間
４；維持期間
５；サブフィールド
６；走査パルス
６ａ；走査パルスの開始タイミング
６ｂ；走査パルスの終了タイミング
７；データパルス
７ａ；データパルスの開始タイミング
７ｂ；データパルスの終了タイミング
８；維持パルス
１０；正壁電荷
１１；負壁電荷
１２；空間電荷
２０；前面基板
２１；背面基板
２２、Ｓ、Ｓ１〜Ｓｍ；走査電極
２３、Ｃ、Ｃ１〜Ｃｍ；維持電極
２４；透明誘電体層
２５；保護層
２６；放電空間セル
２７；蛍光体層
２８；白色誘電体層
２９、Ｄ、Ｄ１〜Ｄｎ；データ電極
３０；ディスプレイ表示画面
３１；セル
３２；金属トレース電極
３３；隔壁
３４；放電ギャップ
３５；非放電ギャップ
ｔ１〜ｔ５、ｔ１１；時間

Claims (2)

1. 対向して配置された第１及び第２の絶縁基板、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、この走査電極及び維持電極を覆う第１の誘電体層、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極、及びこのデータ電極を覆う第２の誘電体層を備え、前記データ電極における前記走査電極との最近接点及び前記維持電極との最近接点を各１ヶ所含むようにマトリクス状に画素が形成されたＡＣ型プラズマディスプレイパネルに表示データに基づいた表示を行わせるＡＣ型プラズマディスプレイパネルの駆動方法において、
   １の画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化する初期化期間と、前記複数本の走査電極に一定のブランク期間を挟みながら順次走査パルスを印加すると共に前記表示データに基づいて前記データ電極にデータパルスを印加することによってこのデータ電極と前記走査電極との間に書込放電を発生させて前記画素内に選択的に壁電荷を形成する走査期間と、前記走査電極及び前記維持電極に交互に電圧を印加して前記壁電荷が形成された画素において前記第１の誘電体層表面における前記走査電極上に相当する走査電極領域と前記維持電極上に相当する維持電極領域との間に維持放電を発生させる維持期間と、を有し、各前記走査パルスが終了する０．２μｓｅｃ以上前にこの走査パルスとの間に前記書込放電を発生させるデータパルスが終了し、且つ前記各データパルスが、このデータパルスとの間に前記書込放電を発生させる走査パルスの１つ前の走査パルスの終了よりも後に開始することを特徴とするＡＣ型プラズマディスプレイパネルの駆動方法。
2. 前記各データパルスが、このデータパルスの開始時刻及びこのデータパルスとの間に前記書込放電を発生させる走査パルスの開始時刻のうち遅い方の時刻から、前記プラズマディスプレイパネルの放電遅れ時間に０．２μｓｅｃ以上加えた時間が経過した後に終了することを特徴とする請求項１に記載のＡＣ型プラズマディスプレイパネルの駆動方法。

Images