JP4580162B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP4580162B2 JP4580162B2 JP2003401231A JP2003401231A JP4580162B2 JP 4580162 B2 JP4580162 B2 JP 4580162B2 JP 2003401231 A JP2003401231 A JP 2003401231A JP 2003401231 A JP2003401231 A JP 2003401231A JP 4580162 B2 JP4580162 B2 JP 4580162B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sustain
- discharge
- period
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
そして、PDPは、その駆動方式により、電極が放電空間(放電ガス)に露出して直流放電の状態で動作させる直流放電型(DC型)と、電極が誘電体層で被覆されて直接露出せず、交流放電の状態で動作させる交流放電型(AC型)とに分類される。DC型では電圧が印加されている期間中放電が発生し、AC型では電圧の極性を反転させることにより放電を持続させる。
そして、図16に示すように、プラズマディスプレイパネル14の電極対20iとデータ電極Djとの交点の各々に、1つのセル(例えば、図16においてはセル34ij)が構成されている。
また、走査電極Si及び維持電極Suiの上には、それぞれ、電極抵抗を下げる目的で金属トレース電極T1、T2が積層されている。これらの各電極Si、Sui、T1、T2の上には、透明誘電体層27と、透明誘電体層27を放電から保護するMgOなどからなる保護層28が形成されている。
そして、2枚の基板18、20の間には、各セルを囲うように井桁の隔壁32が形成されている。この隔壁32は、放電空間34ijを確保すると共に、画素を区切る役割を果たしている。放電空間34ij内には、He、Ne、Xe等の混合ガスが放電ガスとして封入されている。
現在、主流として用いられている駆動方法は、走査期間と維持期間とが分離されている走査維持分離型駆動方法(ADS方式)である。以下、この走査維持分離型駆動方法について説明する。
図17は、3電極AC型プラズマディスプレイパネルの1サブフィールド(以下、SFと省略する)の駆動波形の一例を示している。1サブフィールドは、初期化期間2、走査期間3及び維持期間4の3つの期間で構成されている。
したがって、その壁電荷状態において次の書込みを行うと、その壁電荷量の影響を受けて書込み放電が生じ難くなったり、誤って書込みを行ってしまったりする。
図17では、初期化期間2中の維持消去期間8で主に初期化リセットが行われる。維持消去期間8では、前サブフィールドの維持期間1において維持放電が発生した場合のみ、走査電極Siと維持電極Suiとの間と、走査電極Siとデータ電極Djとの間とで弱放電が発生する。
この弱放電によって、前サブフィールドの維持期間1の最後において、図18の(a)ような壁電荷の配置であったのが、図18の(b)のような壁電荷の配置になる。
また、プライミング期間9では、走査電極Siの電位がデータ電極Djの電位に対して正極性方向に除除に増加しており、走査電極Siには負壁電荷が、データ電極Djには正壁電荷がそれぞれ増加する。
プライミング粒子の発生及び上述のような壁電荷の増加は、書込み放電を発生し易い方向に働き、特に、そのセルにおいて非点灯表示が長く続いた場合には、これらプライミング粒子及び壁電荷が減少する傾向にあるので、それらを補う働きをしている。
プライミング消去期間10でも、従来の初期化期間2と同じように、走査電極Siと維持電極Suiとの間と、走査電極Siとデータ電極Djとの間とで弱放電が発生する。
プライミング期間10では、データ電極Djの電位が接地電位(大地電位)に固定され、走査電極Siの電位が到達する最終電位(最終到達電位)は、走査電極Siの電位とほぼ同じにしてある。
したがって、プライミング消去期間10において、走査電極Si及びデータ電極Djの壁電荷量は、次の走査期間に入って走査パルス6が印加された際に、データパルス7が印加されなければ、放電が発生しない壁電荷量の状態になっている。
上述したように、初期化期間2において、壁電荷の初期化リセットと書込み放電に対して最適なセル内の状態を作り出している。
データパルス7がセルに印加される場合には、走査電極Siとデータ電極Djの電位差はVdとなる。
このとき、上述したように、初期化期間2において、走査電極Si及びデータ電極Dj上には、それぞれ負壁電荷及び正壁電荷が形成されている。
したがって、これら両電極間の電位差に、上記負壁電荷及び正壁電荷による誘電体層に掛かる電圧である壁電圧が重畳され、走査電極Siとデータ電極Djとの間の放電空間に高い電圧が印加される。
これにより、走査電極Siとデータ電極Djとの間で書込み放電が発生する。
これによって、図18の(e)に示すように、走査電極Siに正壁電荷が、また、維持電極Ciに負壁電荷が蓄積される。
このように、データパルス7の有無により、2種類の壁電荷の状態を作り出すことができる。
維持パルス16は、維持パルス16の期間毎に極性を変えて全走査電極S1乃至Smと維持電極Su1乃至Sumとに交互に印加される。
維持パルス16の電圧値Vsは、書込み放電が発生しないセルでは、走査電極Siと維持電極Ciとの間の放電ギャップ34近傍の壁電圧にほぼ等しいように調整されている。
したがって、走査電極Siと維持電極Suiとの間の放電空間には、これら2電極間の電位差であるVsしか印加されているに過ぎないので、走査電極Siと維持電極Suiとの間では放電(このような走査電極Siと維持電極Suiとの間で発生する放電を面放電という)は発生しない。
したがって、走査電極Siに印加される最初の正の維持パルス(第1維持パルスという)に上記正負の壁電荷による壁電圧が重畳されることになり、結果として、放電開始電圧以上の電圧が放電空間34ilに印加され、維持放電が放電開始電圧34ilに発生する。
この放電により、走査電極Si側に負壁電荷が蓄積され、維持電極Sui側に正壁電荷が蓄積される。
これ以降も同様の原理で放電が持続的に発生する。つまり、x回目の維持放電により発生した壁電荷による電位差が、x+1回目の維持パルスに重畳され、維持放電が持続される。
この維持放電の持続回数により、発光輝度が決定される。
1サブフィールドには、上述したように、その維持期間内の維持パルス数を変え、各セルの点灯又は非点を制御することによって、階調表示を行うことができる。
これらいずれのプラズマディスプレイパネルも、走査電極Siと2つの維持電極Sui1、Sui2とが、一方の基板の同一平面上に配置されている。なお、走査電極Siは、特許文献1では第1の面放電電極と呼び、特許文献2では走査電極と呼んでいる。また、2つの維持電極Sui1、Sui2は、特許文献1では第2の面放電電極及び第3の面放電電極と呼び、特許文献2では共通電極A及び共通電極Bと呼んでいる。
初期化期間2では、矩形波102、104が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間3に入り、第1の面放電電極(走査電極)Siに負極性の走査パルス6が順次印加されて行くとき、走査パルス6が印加されている第1の面放電電極(走査電極)Siにおいて、データ電極Djに順次データパルス7が印加されることにより、書込み放電が、第1の面放電電極(走査電極)Siとデータ電極Djとの間に発生する。
この場合の第1の面放電電極(走査電極)Siと第2の面放電電極(維持電極)Sui1との間の放電の誘発は、第1の面放電間隙36が第2の面放電間隙38よりも狭いから第2の面放電間隙で放電を誘発させるよりも低い電位差で生じさせることができる。
先ず、遷移パルス106が第2の面放電電極Sui1に印加されると、第2の面放電電極Sui2と第1の面放電電極Siとの間で放電が発生する。
次に、遷移パルス108が第1の面放電電極(走査電極)Siに印加されると、再度、第2の面放電電極Sui1と第1の面放電電極Siとの間で逆極性の放電が発生する。
さらに、遷移パルス110が印加されると、今度は、第1の面放電電極(走査電極)Siと第3の面放電電極(維持電極)Sui2との間で放電が発生する。
維持期間4では、第2の面放電電極(維持電極)Sui1と第1の面放電期間(走査電極)Siとは同電位にされているから、これらの電極は1つの電極として機能している。
また、第2の面放電間隙38は第1の面放電間隙36よりも広く構成されているから、第1の面放電間隙36で放電させるよりも高効率で放電させることができる。
このように膜厚を異ならしめる理由は、次の通りである。
すなわち、間隙40での膜厚は、間隙42での膜厚よりも薄いから、間隙40での放電を低電圧で誘発させることができる。
一方、間隙42は膜厚が厚いので、放電電流を抑制することができ、高効率で発光させることができる。
初期化期間2では、矩形波202、204、206が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間3に入り、走査電極Siに負極性の走査パルス6が順次印加されて行くとき、走査パルス6が印加されている走査電極Siにおいて、データ電極Djに順次データパルス7が印加されることにより、書込み放電が、走査電極Siとデータ電極Djとの間に発生する。
この書込み放電によって、走査電極Siに正壁電荷が、また、維持電極Sui1に負壁電荷が形成される。
この遷移期間15において、4回ほど面放電を走査電極Siと維持電極Sui1との間で繰り返される。
すなわち、最初に、遷移パルス208が維持電極Sui1に印加されると、維持電極Sui1と走査電極Siとの間で放電が発生する。
2番目に、遷移パルス210が走査電極Siに印加されると、今度は、維持電極Sui1と走査電極Siとの間で逆極性の放電が発生する。
最後に、遷移パルス214が走査電極Siに印加されると、2番目に、遷移パルス210が走査電極Siに印加された場合と同様、維持電極Sui1と走査電極Siとの間で逆放電が発生する。
その後は、維持期間4に入り、走査電極Siと第2の維持電極Sui2との間で維持放電が繰り返される。
したがって、プラズマディスプレイパネルにおいて、そのセルに書込み放電を発生させるためには、放電が発生するまで走査パルスとデータパルスとを印加しておく必要がある。
その壁電荷の形成には、放電発生後、電荷が移動し、壁電荷が誘電体層上に形成されるまでにある程度の時間が必要となる。
そのため、書込み放電の発生後も、ある程度の時間の間、走査パルスを印加し続けなければならない。
書込み放電は、3電極AC型プラズマディスプレイパネルと同様、走査電極とデータ電極との間で発生する。
そして、書込み放電の発生後は、先ず放電開始電圧の低い走査電極と維持電極との間で放電を先ず発生させた後、2つの維持電極Sui1と維持電極Sui2との間での維持放電を発生させるようにしている。
したがって、書込み放電の発生によって走査電極と維持電極との間に十分な壁電荷を形成して置かなければならない。
書込み放電後に発生する走査電極と維持電極との間の放電が発生しなければ、次の主たる維持放電である走査電極と維持電極との間の維持放電も発生させることはできない。
そして、4電極構造の場合には、その構成上、書込み放電から維持放電に移行する際に、維持放電への滑らかな移行を行わせるための放電を不可欠としている。
走査期間の増加は、維持期間の減少やサブフィールド数の減少を招くことになり、表示品質が劣化してしまうことになる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、電流のピーク値の低減が図れ、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができる。
この実施例のプラズマディスプレイの駆動装置50は、走査電極と第1の維持電極との間で生ぜしめられた書込み放電によって第1の維持電極と第2の維持電極との間に維持放電に必要な壁電荷を直接誘発させ、第1の維持電極と第2の維持電極との間で維持放電を持続させて点灯表示させる装置に係り、図1に示すように、初期化及び維持回路52をスイッチS1乃至スイッチS6を介してプラズマディスプレイパネル14の走査電極Si及び第1の維持電極Sui1に接続すると共に、維持回路54を第2の維持電極Sui2に接続して構成されている。
そして、プラズマディスプレイパネル14の電極対20iとデータ電極Djとの交点の各々に、1つのセル(例えば、図2においてはセル34ij)が構成されている。
すなわち、第1の絶縁性基板18上に配置される走査電極Si、第1の維持電極Sui1及び第2の維持電極Sui2が、図3の(a)上では、この順に、左から右へ配置され、第1の維持電極Sui1と第2の維持電極Sui2との間に、維持放電ギャップ35が形成されている。
また、図3の(b)では、第2の維持電極Sui2上には、2本の金属トレース電極T31、T32が設けられている。走査電極Si上の金属トレース電極T1及び第1の維持電極Sui1上の金属トレース電極T2と、第2の維持電極Sui2上の金属トレース電極T31及び金属トレース電極T32とを維持放電ギャップ35を中心に対称に配置するとさらによい。
書込み放電は、維持放電のように、同一基板の平面上にある電極上で放電する場合と異なって、電極間で対称に広がらない傾向がある。
そこで、上述のように、金属トレース電極T1、T2と、金属トレース電極T31、T32とを維持放電ギャップ35を中心に対称に配置すれば、維持期間4において走査電極Siと第1の維持電極Sui1とを同電位にしてこれら2つの電極が1つの電極として機能するようにした場合に、第1の維持電極Sui1と第2の維持電極Sui2との間で交互に極性を反転して発生されるいずれの維持放電の極性でも、遮光される領域が同じになるから、維持放電において同一の発光強度が得られる。
初期化及び維持回路52は、初期化期間2中、スイッチS1及びスイッチS2並びに全てのスイッチS5iを経て駆動信号(図4の(2)及び(3−i)に示される初期化期間2の駆動波形の電圧)を走査電極Si及び第1の維持電極Sui1に供給する。
維持回路54は、従来のプラズマディスプレイパネルの維持電極Sui(図15及び図16)に接続され、初期化期間2及び維持期間4に維持電極Suiに駆動信号を印加する回路と基本的に同じである。
維持回路54は、初期化期間中、駆動信号(図4の(1)に示される初期化期間2の駆動波形の電圧)を第2の維持電極Sui2に供給する。
また、スイッチ制御回路56は、走査期間3の間、スイッチS1及びスイッチS2をオフ(非接続)にし、スイッチS3及びスイッチS4をオン(接続)にして置くと共に、走査期間3内の非走査パルス印加期間の間、全てのスイッチS5iをオン(接続)にし、かつ、全てのスイッチS6iをオフ(非接続)にするが、走査期間3内の走査パルス印加期間の間、スイッチS5をオフ(非接続)にし、かつ、スイッチS6をオン(接続)にする。
スイッチS4の一方の端子は、電圧源60に接続される一方、他方の端子は、スイッチS1と全てのスイッチS5iとの接続点に接続されている。電圧源60の電圧はVbwである。
全てのスイッチS6iの一方の端子は、電圧源62に接続される一方、他方の端子は、走査電極Siに接続されている。電圧源62の電圧は−Vwである。
初期化及び維持回路52から維持消去期間8中に出力されるランプ波形の正電圧の波高値はVsであり、プライミング期間9中に出力されるランプ波形の正電圧の波高値はVsより所定の値だけ高い電圧であり、維持消去期間8及びプライミング消去期間10中に出力されるランプ波形の負電圧の波高値は−Vwである。
維持回路54から維持消去期間8及びプライミング消去期間10中に出力される矩形波の電圧値はVaである。
また、データ電極Djに接続され、これを駆動する回路は、従来と同様の回路である。データ電極Djに印加されるデータパルスの電圧値はVdである。
走査電極Siには、走査電極波形の電圧Scani(図4の(3−i))が印加され、第1の維持電極Sui1には、第1の維持電極波形の電圧Susi1(図4の(2))が印加され、第2の維持電極Sui1には、第2の維持電極波形の電圧Susi2(図4の(1))が印加される。
また、データ電極Djには、データ電極波形Dj(図4の(4))が印加される。
これらスイッチのオン/オフによって、第1の維持電極Sui1と走査電極Siとは同電位にされる。
したがって、放電状態及び壁電荷の形成状態は、第1の維持電極Sui1と走査電極波形Siとを接続した電極構造の場合とほぼ同等となり、図15に示す従来のセルの場合とほぼ等しい。
前サブフィールドの維持期間1で維持放電が発生した場合、維持期間1の最終時刻における第2の維持電極Sui2並びに第1の維持電極Sui1の電位は、第2の維持電極Sui2では低電位(GND)(接地電位、以下大地電位という)となっており、第1の維持電極Sui1及び走査電極Siでは高電位となっているから、第2の維持電極Sui2には正壁電荷が、また、第1の維持電極Sui1及び走査電極Siには負壁電荷が形成される。
上述の各電極に形成される壁電荷の配置状態を図5の(a)に示す。
そして、それぞれの高さは、壁電圧により誘電体層に掛かる電圧である壁電圧を表している。
この維持消去期間8は、前サブフィールドの維持期間1で維持放電が発生した場合にのみ弱放電が発生する。この弱放電より、前サブフィールドで維持放電が発生しなかった場合とほぼ同等の壁電圧の状態になる。
これにより、図5の(c)に示すように、維持消去期間8で減少した壁電荷が逆に増加する。
今説明したプライミング放電は、前サブフィールドの維持期間1で維持放電が発生したか否かを問わず発生する。
また、プライミング期間9のランプ波形の電圧は高いので、データ電極Djと走査電極Si及び第1の維持電極Sui1との間でも、弱放電が発生する。
しかしながら、印加される電圧波形は、ランプ波形とされているから、第1の維持電極Sui1と第2の維持電極Sui2との間の電位差は時間と共に増大して行くので、放電空間に掛かる電圧も上昇し、再度、放電開始電圧を超えることになる。
この弱放電が繰り返される場合、その弱放電が生ずる放電空間に印加される電圧は、絶えず、面放電開始電圧だけの電圧の上下で推移するので、第1の維持電極Sui1と第2の維持電極Sui2との間の電位差が面放電開始電圧に等しくなったとき、これら2つの電極上の壁電荷も等しくなる。
したがって、同じ陽極となる第2の維持電極Sui2及びデータ電極Djは、壁電圧の形成によりこれら両電極Sui2及びデータ電極Djの誘電体層上の電位はほぼ等しくなる。
これらの電位状態の初期化期間2から走査期間3に入ると、第2の維持電極Sui2の電位はVaから大地電位に引き下げられ、データ電極Djはデータパルスの印加で大地電位からVdに引き上げられる。
このような変動があったとしても、第2の維持電極Sui2とデータ電極Djとの間で誤放電を発生させないためには、Va+Vdが第2の維持電極Sui2とデータ電極Djとの間の対向放電開始電圧よりも小さくなっていなければならない。ここにいう対向放電開始電圧とは、2つの対向する電極上に壁電荷が殆どない状態において、強い放電が発生する最小の電圧である。
これらのスイッチのオフ/オンにより、第1の維持電極Sui1の電位はVswとなり、走査電極Siの電位はVbwになる。
上記走査パルスの印加時に、スイッチ制御回路56によって、その走査パルスを印加しようとする走査電極Siに接続されているスイッチS5iがオフ(非接続)にされ、スイッチS6iがオン(接続)にされる。
その走査パルスが印加されたときの走査電極Siの電位は−Vwである。
このような各書込み放電が行われる走査期間の間、第1の維持電極Sui1の電位は正電位(Vsw)に保持され、第2の維持電極Sui2の電位は大地電位に保持されている。
その発生した空間電荷は、セル全体に拡がり、大きな電位差が印加されている第1の維持電極Sui1と第2の維持電極Sui2との間にも放電を誘発させるような態様で、空間電荷の移動が生じ、これら両電極上に壁電荷が形成される。
結果として、走査電極Si及び第1の維持電極Sui1に生じつつある壁電荷の形成は、その時刻で殆ど止まってしまう。
また、走査期間3の終了時刻における維持放電ギャップ35近傍の両壁電荷による壁電圧の合計は、両電極間の電位差Vswにほぼ等しくなる。
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成が、走査パルス6の終了後にも継続して行われる。
従来の駆動方法における書込み放電では、図18の(d)及び(e)に示すように、維持放電の壁電圧を大きく変化させる必要があった。
実際に、書込み時の全電極に流れる電荷量を測定して見ると、従来の1/3以下に低減されていることが分かった。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
これらスイッチのオフ/オンにより、全ての走査電極Si及び第1の維持電極Sui1に初期化及び維持回路52が接続され、第2の維持電極Sui2に維持回路54が接続され、維持パルス16が両維持電極に交互に印加される。
その第1維持パルスにおいて、第2の維持電極Sui2が高電位(Vs)になり、第1の維持電極Sui1及び走査電極Siが低電位(大地電位)になる。
この状態において、上述のように、Vsなる電圧振幅の第1維持パルスが第1の維持電極Sui1と第2の維持電極Sui2との間に印加されると、両電極間の空間に印加される電位差はVsw+Vsとなる。このVsw+Vsは、この実施例では面放電開始電圧よりも高く設定されている。
したがって、第1の維持電極Sui1と第2の維持電極Sui2との間で維持放電が発生する。
その後は、従来の維持期間4の駆動と同様で、印加される維持パルス16の極性が反転される毎に、維持放電が発生し、点灯表示を行うことができる。
書込み放電が行われる走査期間中に、第1の維持電極及び第2の維持電極に壁電荷を形成できるので、従来、書込みに走査パルス幅として1.6μ秒程度必要であったのが、0.8μ秒程度までパルス幅を狭めることができた。
この走査パルス幅の短縮化により、走査期間3を従来の約半分にすることができ、その分、維持期間を長くすることができる。したがって、高輝度化を達成し得る。
また、サブフィールド数を増やすことも可能である。したがって、階調数を増やしたり、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
この実施例の構成が、実施例1のそれと大きく異なるところは、走査期間の第1の維持電極Sui1の電位を大地電位にし、第2の維持電極Sui2の電位を正電位にして動作させるようにした点である。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例における初期化期間2での基本的な動作は、実施例1と同じであり、各スイッチのスイッチングも同様である。
したがって、初期化期間2の終了までの壁電荷の配置は、図8の(a)乃至(d)に示すように、実施例1とほぼ同じである。但し、プライミング消去期間10における第1の維持電極Sui1の最終到達電位を−Vwとすると、Vwはデータパルス電圧Vdより大きくする必要がある。その理由は次の通りである。
この対向電極間で弱放電が発生する状態においても、第1の維持電極Sui1とデータ電極Djとの間の放電空間には、対向放電開始電圧が常に印加されている状態にある。
この実施例では、走査期間3での第1の維持電極Sui1の電位は、プライミング消去期間10での最終到達電位からVwだけ引き上げられているため、VwはVd以上にしなければならないことになる。
これらスイッチのオフ/オンにより、実施例1とは逆に、第1の維持電極Sui1は大地電位とされ、第2の維持電極Sui2は正電位とされる。
走査期間3では、各走査電極Siに、順次、走査パルス6が印加される。その走査パルスの電位は、プライミング消去期間10の走査電極Siの最終到達電位とほぼ等しい電位となっている。
上記走査パルスの印加は、その走査パルスを印加しようとする走査電極Siに接続されているスイッチS5iをオフ(非接続)にし、スイッチS6iをオン(接続)にすることによって、生ぜしめられる。走査パルスが印加されたときの走査電極Siの電位は−Vwである。
それ故、走査パルス6は書込み放電を発生させ得るだけのパルス幅があれば、パルス終了後も、第1の維持電極Sui1及び第2の維持電極Sui2上に壁電荷を形成させることができる。
このときに形成される壁電荷は、実施例1とは逆である。すなわち、図8の(e)に示すように、第1の維持電極Sui1には正壁電荷が、第2の維持電極Sui2には負壁電荷が形成される。
しかし、この実施例2においては、走査電極Siとは隣接しない第2の維持電極Sui2を第1の維持電極Sui1よりも高電位に設定しても、誤放電は発生しない。
このような設定を行うことができるから、走査期間3の終了時に第1の維持電極Sui1と第2の維持電極Sui2との壁電荷を合計してこれら両電極間の電位差に等しいVsほどの壁電荷が、書込み放電が発生したセルの第1の維持電極Sui1と第2の維持電極Sui2上に形成される。
より多くの壁電荷を形成し、高い壁電圧を電極上に形成できれば、維持放電に移行し易くなり、維持パルス16のパルス電圧等の駆動マージンを大きくすることができる。
これらのスイッチのオフ/オンにより、全ての走査電極Si及び第1の維持電極Sui1に初期化及び維持回路52が接続され、第2の維持電極Sui2に維持回路54が接続され、維持パルス16が両電極間に印加される。
したがって、第1の維持電極Sui1と第2の維持電極Sui2との間で維持放電が発生する。
その後は、従来や実施例1と同じで、維持パルス16が印加されて維持電極の極性が反転する度に、維持放電が発生し、点灯表示を行うことができる。
第1の維持電極及び第2の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例1と同程度の走査パルス幅の短縮化を享受できる。
また、走査パルス幅の短縮化による効果は、実施例1と同程度である。
また、走査電極に隣接しない第2の維持電極を第1の維持電極よりも高電位に設定し得るから、第1の維持電極及び第2の維持電極により多くの壁電荷を形成し得て、維持放電への移行が容易になる上、維持パルスのパルス電圧等の駆動マージンを拡大することができる。
この実施例の構成が、実施例1のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設けた点である。
初期化及び維持回路52B1は、基本的には、実施例1及び実施例2の初期化及び維持回路52と同様である。
また、初期化及び維持回路52B2は、実施例1及び実施例2の維持回路54と同様である。
また、壁電圧調整期間11は、第1の壁電圧調整期間12と第2の壁電圧調整期間13とから成る。第1の壁電圧調整期間12及び第2の壁電圧調整期間13は、それぞれ1つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第1の維持電極Sui1では低電位の大地電位で、第2の維持電極Sui2では高電位のVsである。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
説明の都合上、駆動装置50Bは動作状態にあり、前回のサブフィールド5の維持期間1から今回のサブフィールドの壁電荷調整期間11に入り、そして初期化期間2に進むものとする。
これらの期間1、11、2においては、スイッチ制御回路56によって、スイッチS1及びスイッチS2並びに全てのスイッチS5iはオン(接続)にされ、それ以外のスイッチはオフ(非接続)にされる。
しかし、維持期間1の最終維持パルスの極性は、実施例1とは逆極性、すなわち、第1の維持電極Sui1が低電位の大地電位にあり、第2の維持電極Sui2は高電位のVsにある。
したがって、この時点での壁電荷の配置は、図5の(a)とは逆で、図11の(a)に示すように、第1の維持電極Sui1及び走査電極Siには正壁電荷が、そして第2の維持電極Sui2には負壁電荷が蓄積されている。
この電位の切り換えにより、通常の維持放電と同様に、維持放電ギャップ35で放電が発生する。
この放電により、第1の維持電極Sui1と第2の維持電極Sui2の壁電荷の極性は反転し、第1の維持電極Sui1には負壁電荷が、また、第2の維持電極Sui2には正壁電荷が形成される。一方、走査電極Siの電位は大地電位のまま変化しないので、走査電極Si上の壁電荷は正壁電荷のままにある。
したがって、各電極上の壁電荷の配置は、図11の(b)のようになる。
したがって、これら両電極間で放電が発生する。この放電により、走査電極Si上に負壁電荷が、また、第1の維持電極Sui1上に正壁電荷が形成される。
一方、第2の維持電極Sui2は大地電位のままにあるから、その上の壁電荷は正壁電荷のままとなる。
初期化期間2では、第1の維持電極Sui1と第2の維持電極Sui2との電位を常に同じ電位に設定している。
一方、走査電極Siには、電位が除除に減少するランプ波形の電圧が、維持消去期間8の間印加される。
このようにして、維持消去期間8の終了時刻における壁電荷の配置は、実施例1と同様、前回のサブフィールドで維持放電が発生しなかった場合とほぼ同様になる。
プライミング期間9でのプライミング放電は、前回のサブフィールドの維持期間1で維持放電が発生したか否かに拘わらず、発生する。
また、プライミング期間9のランプ波形の電圧は高いため、データ電極Djと走査電極Siとの間でも弱放電が発生する。
したがって、維持消去期間8と同極性の弱放電が走査電極Siと第1の維持電極Sui1との間で発生し、図11の(f)に示すように、走査電極Siの第1の維持電極Sui1寄りの負壁電荷が減少すると共に、第1の維持電極Sui1上の走査電極Si寄りの正壁電荷も減少する。
このようにして、上記両電極間のギャップ近傍の壁電荷量を等しくすれば、壁電荷調整期間11において、走査電極Siと第1の維持電極Sui1との間に電位差が発生しているから、第1の壁電荷調整期間11と第2の壁電荷調整期間12とでは、第1の維持電極Sui1と第2の維持電極Sui2とに印加される電圧の極性が変わるが、その電圧の極性のいずれにおいても、走査電極Siと第1の維持電極Sui1との間のギャップでの放電は発生しないようにすることができる。
したがって、次の走査期間3で或るセルで書込み放電が発生せず、そのままの壁電荷の配置が残存している場合には、次の維持期間4に入り、そして次のサブフィールドの壁電荷調整期間11になっても、当該セルの維持放電ギャップ35で維持放電が発生することはなく、表示は非点灯のままにある。
この初期化期間3では、スイッチS1とスイッチS2はオフ(非接続)となり、スイッチS3とスイッチS4とはオン(接続)する。
これらのスイッチのオフ/オンにより、第1の維持電極Sui1の電位はVswとなり、走査電極Siの電位はVbwとなる。なお、第2の維持電極Sui2には、大地電位が維持回路54から供給される。
これらスイッチのオフ/オンにより、当該走査電極Siの電位が−Vwになり、負極性の走査パルスが印加される。
このようにして、走査パルスが印加されている走査電極と直交しているデータ電極の各々にデータパルスが順次印加されて書込み放電が生ぜしめられることは、従来の駆動方法と同様である。
この書込み放電が生じているときの第1の維持電極Sui1の電位は正電位にあり、第2の維持電極Sui2の電位は大地電位にある。
書込み放電のような強い放電が発生すると、その放電空間34ijには多くの空間電荷が発生する。その空間電荷はセル全体に広がり、大きな電位差が印加されている第1の維持電極Sui1と第2の維持電極Sui2との間でも放電が誘発されるような態様で空間電荷の移動が行われ、これら両電極上にも壁電荷が形成される。
したがって、走査電極Si及び1の維持電極Sui1上に形成されつつある壁電荷の増大は、走査パルス6の終了時刻に殆ど無くなり、その形成は停止してしまう。
この時刻における、維持放電ギャップ35近傍の第1の維持電極Sui1及び第2の維持電極Sui2上の壁電荷による壁電圧の合計は、これら両電極間の電位差Vswに等しい。
すなわち、図11の(f)及び(g)に示すように、書込み放電において第2の維持電極Sui2上の壁電圧は殆ど変化せず、走査電極Si及び第1の維持電極Sui1上の壁電圧の極性だけが反転している。
このことからも分かるように、第2の維持電極Sui2に流れる電流は殆どないため、電流量は半減する。
また、同様に、書込み時のピーク電流も、従来の2/3程度に低減できる。
このようなことから、実施例1と同様、従来よりも、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
これらのスイッチのオン/オフにより、全ての走査電極Siに初期化及び維持回路52B1が接続され、第1の維持電極Sui1に初期化及び維持回路52B2が接続され、維持パルス16が交互に印加される。
その第1維持パルスにおいては、第2の維持電極Sui2が高電位(Vs)になり、第1の維持電極Sui1及び走査電極Siが低電位(大地電位)になる。
また、書込みが行われたセルの第1の維持電極Sui1と第2の維持電極Sui2との間には、走査期間の終了時刻にVswほどの壁電圧が形成されている。
この実施例3においても、Vsw+Vsの電位差が面放電開始電圧よりも高く設定してあるから、第1の維持電極Sui1と第2の維持電極Sui2との間で維持放電が発生する。
その後の維持放電は、従来と同様で、両維持電極に印加される維持パルスの極性が反転される度毎に、逆極性の維持放電が両維持電極間に発生し、点灯表示を行うことができる。
第1の維持電極及び第2の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例1と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例1と同程度の効果が得られる。
また、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
また、同様に、書込み時のピーク電流も、従来の2/3程度に低減でき、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
この実施例の構成が、実施例1のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設け、走査期間において第1の維持電極の電位を大地電位にした点である。
初期化及び維持回路52B1は、実施例1及び実施例2の初期化及び維持回路52と同様であり、初期化及び維持回路52B2は、実施例1及び実施例2の維持回路54と同様である。
また、壁電圧調整期間11は、第1の壁電圧調整期間12と第2の壁電圧調整期間13とから成る。第1の壁電圧調整期間12及び第2の壁電圧調整期間13は、それぞれ1つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第1の維持電極Sui1では高電位のVsで、第2の維持電極Sui2では低電位の大地電位である。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例の壁電圧調整期間11及び初期化期間2の基本的な動作は、実施例3と同様である。
維持期間1、壁電圧調整期間11及び初期化期間2においては、スイッチ制御回路56によって、スイッチS1及びスイッチS2並びに全てのスイッチS5iがオン(接続)にされ、これら以外のスイッチはオフ(非接続)にされる。
但し、実施例1と同様に、走査期間3において、データパルス7が印加された際に、第1の維持電極Sui1と第2の維持電極Sui2との間で誤放電を発生させないように、プライミング消去期間10における第1の維持電極Sui1の電位であるVaとデータパルスのVdとの和が、第1の維持電極Sui1とデータ電極Djとの間の対向放電開始電圧よりも小さくなっていなければならない。
これら2つの弱放電は、走査電極Siを陰極とし、第1の維持電極Sui1及びデータ電極Djを陽極とする弱放電である。
したがって、同じ陽極となる第1の維持電極Sui1及びデータ電極Djは、壁電荷の形成により、誘電体層上の電位はほぼ等しくなる。
プライミング消去期間10での第1の維持電極Sui1及びデータ電極Djの誘電体層上の電位は等しい状態にあったので、走査期間3に入ることにより、これら両電極間の電位差はVa+Vdだけ変動することになる。
上述のところから明らかなように、上記のような電位差の変動があっても、第1の維持電極Sui1とデータ電極Djとの間に誤放電を生じさせないようにするためには、Va+Vdが第1の維持電極Sui1とデータ電極Djとの間の対向面放電開始電圧よりも小さくなっていなければならないことになる。
これらのスイッチのオフ/オンにより、第1の維持電極Sui1の電位は大地電位になり、走査電極Siの電位はVbwになる。
すなわち、走査パルスを印加せんとする走査電極Siに接続されているスイッチS5iが、スイッチ制御回路56によってオフ(非接続)にされると同時に、スイッチS6iがオン(接続)にされる。これによって、走査電極Siへ走査パルスが印加される。つまり、走査電極Siの電位は−Vwとなる。
したがって、走査パルス6が終了しても、第1の維持電極Sui1及び第2の維持電極Sui2上に継続して壁電圧を形成できる。
それ故、走査パルス6のパルス幅が書込み放電を発生させるだけのパルス幅であれば、走査パルスの終了後も、第1の維持電極Sui1及び第2の維持電極Sui2上に壁電荷を形成して行ける。
この場合に形成される壁電荷の極性は、実施例3とは逆であり、図14の(g)に示すように、第1の維持電極Sui1には正壁電荷が、また、第2の維持電極Sui2には負壁電荷が形成される。
しかし、この実施例4では、走査電極Siに隣接しない第2の維持電極Sui2を第1の維持電極Sui1よりも高電位に設定しても誤放電は発生しない。
これにより、書込み放電が発生したセルの第1の維持電極Sui1と第2の維持電極Sui2上には、走査期間3の終了時に第1の維持電極Sui1及び第2の維持電極Sui2の誘電体層上の壁電荷の合計が、両電極間の電位差と等しいVsほどの壁電荷となる。
このようにして、より多くの壁電荷を形成し、高い壁電圧を電極上に生じさせることができるから、維持放電に移行し易くなり、維持パルス14のパルス電圧などの駆動マージンを大きくすることができる。
これらのスイッチのオフ/オンにより、全ての走査電極Siに初期化及び維持回路52B1が接続され、第1の維持電極Sui1に初期化及び維持回路52B2が接続されて維持パルス16がこれら両電極に交互に印加される。この実施例4においては、走査期間3において実施例3とは逆極性の壁電圧が第1の維持電極Sui1と第2の維持電極Sui2に形成されているので、維持期間4の第1維持パルスによって、実施例1とは逆の電位を上記両電極に印加する。
これにより、第1の維持電極Sui1は高電位(Vs)になり、第2の維持電極Sui2は低電位(大地電位)になる。
この実施例4においては、2Vsは面放電開始電圧よりも高く設定してある。
したがって、第1の維持電極Sui1と第2の維持電極Sui2との間で維持放電が発生する。その後は、維持パルス14が印加されて第1の維持電極Sui1に印加される維持パルスと第2の維持電極Sui2に印加される維持パルスとの極性が反転する度毎に維持放電が発生し、点灯表示がなされる。
第1の維持電極及び第2の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例1と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例1と同効の効果のほかに、実施例2及び実施例3で得られる効果が同時に得られる。
例えば、実施例1及び実施例4では、プライミング消去期間10でのデータ電極Djの電位と走査期間3での第2の維持電極Sui2の電位とを駆動装置を駆動するのに必要な設定電圧の数を少なくするという理由から大地電位としたが、必ずしも、大地電位でなくても駆動させることができる。
その場合にも、上記理由と同様の理由から、プライミング消去期間10での第2の維持電極Sui2の電位からデータ電極Djの電位を差し引いた電圧と、走査期間3でデータパルスが印加されたときのデータ電極Djの電位から第2の維持電極Sui2の電位を差し引いた電圧との和が、第2の維持電極Sui2とデータ電極Djとの間の対向放電開始電圧より小さくする必要がある。
50、50A,50B,50C 駆動装置
52、52B1 初期化及び維持回路(放電発生手段の一部、第1、第3、弟6、弟9及び弟14の手段の一部、)
52B2 初期化及び維持回路(放電発生手段の一部、弟6乃至弟9及び弟11乃至弟14の手段の一部)
54 維持回路(電位差付与手段の一部、放電発生手段の一部、第2、第4、第5、第7、第8及び第10乃至15の手段の一部、)
56 スイッチ制御回路(電位差付与手段の一部、放電発生手段の一部、第1乃至第14の手段の一部、)
S1 スイッチ(第1、第3、第6、第9及び第14の手段の一部、)
S2 スイッチ(放電発生手段の残部、第1、第3、第6乃至第9及び第11乃至第13の手段の残部並びに第14の一部)
S3 スイッチ(電位差付与手段の残部、第2、弟4、弟5、弟10及び弟15の手段の一部)
S4 スイッチ
S5 スイッチ(弟6及び弟14の手段の残部)
S6 スイッチ
Claims (1)
- 第1の絶縁基板と第2の絶縁基板とを所定の間隔を隔てて対向させ、前記第1の絶縁基板の一方の面であって前記第2の絶縁基板と対向する側の面に走査電極、第1の維持電極及び第2の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、前記第2の絶縁基板の一方の面であって前記第1の絶縁基板と対向する側の面に前記電極セットの各々と直交するデータ電極を複数配置して前記電極セットと前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、前記表示セルの前記走査電極と前記データ電極との間の書込み放電ギャップに映像信号の画素データに対応する書込み放電を発生させる走査期間と、この走査期間中に発生させた書込み放電に基づいて、前記第1の維持電極と前記第2の維持電極との間に維持放電を発生する維持期間とを有するプラズマディスプレイパネルの駆動方法であって、
前記走査期間において、前記走査電極に走査パルスを印加するとともに、前記データ電極にデータパルスを印加して走査電極とデータ電極との間に書込み放電を発生させ、かつ走査期間の間、前記第1の維持電極及び第2の維持電極のいずれか一方の維持電極の電位を他方の維持電極の電位よりも高く設定することにより、前記第1の維持電極及び前記第2の維持電極上に前記書込み放電によって互いに逆極性の壁電荷をそれぞれ形成させて第1の維持電極と第2の維持電極との間に壁電圧Vswを形成し、
その後の前記維持期間において、前記第1の維持電極と前記第2の維持電極とに、前記壁電圧Vswに加算することにより面放電開始電圧を越える電圧の維持パルスを交互に印加するとともに、前記第1の維持電極または前記第2の維持電極に維持パルスを印加する際に前記走査電極に前記第1の維持電極に印加する維持パルスに同期して同じ電位のパルスを印加することにより、前記第1の維持電極と前記第2の維持電極との間で維持放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401231A JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401231A JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005164797A JP2005164797A (ja) | 2005-06-23 |
JP4580162B2 true JP4580162B2 (ja) | 2010-11-10 |
Family
ID=34725227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003401231A Expired - Fee Related JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4580162B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4856855B2 (ja) * | 2004-06-09 | 2012-01-18 | パナソニック株式会社 | プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63309994A (ja) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | 1画素につき4つの電極を有するプラズマディスプレイパネルとその制御方法 |
JPH09245627A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 |
JPH09259768A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ac型pdp及びその駆動方法 |
JP2000330512A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 表示用放電管の駆動方法 |
JP2002093329A (ja) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | プラズマディスプレーパネルとその駆動方法及び装置 |
JP2002134033A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルおよびその駆動方法 |
JP2002520663A (ja) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | 交流形プラズマ表示パネル駆動方法 |
JP2002297091A (ja) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 |
-
2003
- 2003-12-01 JP JP2003401231A patent/JP4580162B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63309994A (ja) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | 1画素につき4つの電極を有するプラズマディスプレイパネルとその制御方法 |
JPH09245627A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 |
JPH09259768A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ac型pdp及びその駆動方法 |
JP2002520663A (ja) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | 交流形プラズマ表示パネル駆動方法 |
JP2000330512A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 表示用放電管の駆動方法 |
JP2002093329A (ja) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | プラズマディスプレーパネルとその駆動方法及び装置 |
JP2002297091A (ja) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 |
JP2002134033A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルおよびその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005164797A (ja) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3221341B2 (ja) | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 | |
US6292160B1 (en) | Plasma display panel and driving method thereof | |
US7339553B2 (en) | Plasma display | |
US20070103401A1 (en) | Plasma display panel and driving method thereof | |
JP3331918B2 (ja) | 放電表示パネルの駆動方法 | |
KR100517259B1 (ko) | 표시 패널 구동 방법 및 방전식 표시 장치 | |
US20100141625A1 (en) | Driving method and driving circuit of plasma display panel having a potential being applied to an address electrode during a reset period | |
US20020030645A1 (en) | Method of driving plasma display panel | |
US7012580B2 (en) | Driving method for AC-type plasma display panel and plasma display device | |
US7408532B2 (en) | Plasma display device and drive method for use in plasma display device | |
JP4914576B2 (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
JP5007021B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
JP4580162B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
US6472826B2 (en) | Method of driving plasma display panel and a plasma display device using the method | |
KR100349924B1 (ko) | 플라즈마 표시패널의 구동방법 | |
US20030122738A1 (en) | Method and apparatus for driving plasma display panel | |
KR20020059737A (ko) | 지속 전극을 갖는 디스플레이 패널 | |
JP3907528B2 (ja) | プラズマディスプレイ装置 | |
JP4694113B2 (ja) | Ac型プラズマディスプレイパネルの駆動方法 | |
KR100810483B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널 및 플라즈마 표시 장치 | |
KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP4347868B2 (ja) | プラズマディスプレイ装置 | |
JP2001306027A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR20000001516A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP2005292852A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |