JP2003122295A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JP2003122295A JP2003122295A JP2001319015A JP2001319015A JP2003122295A JP 2003122295 A JP2003122295 A JP 2003122295A JP 2001319015 A JP2001319015 A JP 2001319015A JP 2001319015 A JP2001319015 A JP 2001319015A JP 2003122295 A JP2003122295 A JP 2003122295A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- write
- plasma display
- scan
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイ装置において、書き込
みデータ側駆動部で消費される電力を削減するととも
に、駆動時間が増大するのを防ぐことを目的とする。 【解決手段】 連続する２つの第１、第２の走査パルス
の付加タイミングに重なるように書き込みパルスを印加
するように構成したもので、書き込み動作を行う画素内
の行電極に第２の走査パルスを印加する直前に、他の行
電極に印加する第１の走査パルスを印加させているとき
に、画素の書き込み動作を行うための書き込みパルスを
立ち上げることを特徴としている。
みデータ側駆動部で消費される電力を削減するととも
に、駆動時間が増大するのを防ぐことを目的とする。 【解決手段】 連続する２つの第１、第２の走査パルス
の付加タイミングに重なるように書き込みパルスを印加
するように構成したもので、書き込み動作を行う画素内
の行電極に第２の走査パルスを印加する直前に、他の行
電極に印加する第１の走査パルスを印加させているとき
に、画素の書き込み動作を行うための書き込みパルスを
立ち上げることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明はプラズマディスプレ
イ装置に関するものである。
イ装置に関するものである。
【０００２】
【従来の技術】一般的な交流放電型プラズマディスプレ
イ装置について、図６〜図１２の図面を用いて説明す
る。
イ装置について、図６〜図１２の図面を用いて説明す
る。
【０００３】図６は一般的な交流放電型プラズマディス
プレイ装置のパネルの構造を示す図であり、図６のよう
に、前面板１の表面にはスキャン側電極２、サステイン
側電極３、誘電体４および保護膜５が配置され、背面板
６の表面にはデータ側電極７、誘電体８、セル隔壁９お
よび蛍光体１０が配置されている。この前面板１と背面
板６とをスキャン側電極２およびサステイン側電極３と
データ側電極７とがほぼ直交するように対向配置して周
辺部を封止し、パネル内の空間に放電ガス１１を封入す
ることにより構成されている。
プレイ装置のパネルの構造を示す図であり、図６のよう
に、前面板１の表面にはスキャン側電極２、サステイン
側電極３、誘電体４および保護膜５が配置され、背面板
６の表面にはデータ側電極７、誘電体８、セル隔壁９お
よび蛍光体１０が配置されている。この前面板１と背面
板６とをスキャン側電極２およびサステイン側電極３と
データ側電極７とがほぼ直交するように対向配置して周
辺部を封止し、パネル内の空間に放電ガス１１を封入す
ることにより構成されている。
【０００４】この交流放電型プラズマディスプレイ装置
では、１フレームの映像を複数のサブフィールドに分割
することによって階調表現を行うが、更にパネル中の放
電を制御するために１サブフィールドを更に４つの期間
に分割している。この４つの期間について図７を用いて
説明する。
では、１フレームの映像を複数のサブフィールドに分割
することによって階調表現を行うが、更にパネル中の放
電を制御するために１サブフィールドを更に４つの期間
に分割している。この４つの期間について図７を用いて
説明する。
【０００５】図７は一般的な従来の交流放電型プラズマ
ディスプレイ装置の駆動電圧波形を示す図であり、セッ
トアップ期間Ａでは放電が生じやすくするためにパルス
Ｐｓｔを印加して全セルに壁電荷を蓄積させる。アドレ
ス期間Ｂでは行電極のスキャン側電極２に走査パルスＰ
ｓｃｎを順次印加し、点灯させるセルのスキャン側電極
２に走査パルスＰｓｃｎを印加すると同時に、セルのデ
ータ側電極７に書き込みパルスＰｗを印加することによ
り書き込み放電を行う。サステイン期間Ｃではサステイ
ンパルスＰｓｕｓを印加させてアドレス期間Ｂで書き込
まれたセルを点灯させその点灯を維持させる。イレース
期間ＤではイレースパルスＰｅを印加し壁電荷を消去す
ることによってセルの点灯を停止させる。
ディスプレイ装置の駆動電圧波形を示す図であり、セッ
トアップ期間Ａでは放電が生じやすくするためにパルス
Ｐｓｔを印加して全セルに壁電荷を蓄積させる。アドレ
ス期間Ｂでは行電極のスキャン側電極２に走査パルスＰ
ｓｃｎを順次印加し、点灯させるセルのスキャン側電極
２に走査パルスＰｓｃｎを印加すると同時に、セルのデ
ータ側電極７に書き込みパルスＰｗを印加することによ
り書き込み放電を行う。サステイン期間Ｃではサステイ
ンパルスＰｓｕｓを印加させてアドレス期間Ｂで書き込
まれたセルを点灯させその点灯を維持させる。イレース
期間ＤではイレースパルスＰｅを印加し壁電荷を消去す
ることによってセルの点灯を停止させる。
【０００６】図８は一般的な交流放電型プラズマディス
プレイ装置の全体構成を示す図であり、図８において入
力信号は映像信号処理部２１に入にされ、プラズマディ
スプレイに適した映像信号に変換し、データ側駆動部２
２へ出力される。また、入力信号は同期信号分離部２３
にも入力され、そこで同期パルスが分離される。分離さ
れた同期パルスは、同期信号分離部２３の出力部に接続
されたタイミングパルス発生部２４に送られる。タイミ
ングパルス発生部２４の出力端は、映像信号処理部２
１、データ側駆動部２２、スキャン側駆動部２５、サス
テイン側駆動部２６および走査パルス発生部２７のそれ
ぞれ入力端に接続され、各駆動部の出力タイミングを制
御する。また、スキャン側駆動部２５の出力は走査パル
ス発生部２７に入力され、スキャン側駆動部２５から出
力された波形に走査パルスを重畳する。
プレイ装置の全体構成を示す図であり、図８において入
力信号は映像信号処理部２１に入にされ、プラズマディ
スプレイに適した映像信号に変換し、データ側駆動部２
２へ出力される。また、入力信号は同期信号分離部２３
にも入力され、そこで同期パルスが分離される。分離さ
れた同期パルスは、同期信号分離部２３の出力部に接続
されたタイミングパルス発生部２４に送られる。タイミ
ングパルス発生部２４の出力端は、映像信号処理部２
１、データ側駆動部２２、スキャン側駆動部２５、サス
テイン側駆動部２６および走査パルス発生部２７のそれ
ぞれ入力端に接続され、各駆動部の出力タイミングを制
御する。また、スキャン側駆動部２５の出力は走査パル
ス発生部２７に入力され、スキャン側駆動部２５から出
力された波形に走査パルスを重畳する。
【０００７】また、データ側駆動部２２の出力はプラズ
マディスプレイパネル２８に垂直に配置されたｍ本のデ
ータ側電極２９に接続し、走査パルス発生部２７の出力
はデータ側電極２９と直交するｎ本のスキャン側電極３
０に接続し、サステイン側駆動部２６の出力はスキャン
側電極３０に平行に配置されたｎ本のサステイン側電極
３１に接続し、各駆動部および走査パルス発生部２７に
よって各電極の印加電圧を制御し、プラズマディスプレ
イパネル２８の点灯表示を行う。
マディスプレイパネル２８に垂直に配置されたｍ本のデ
ータ側電極２９に接続し、走査パルス発生部２７の出力
はデータ側電極２９と直交するｎ本のスキャン側電極３
０に接続し、サステイン側駆動部２６の出力はスキャン
側電極３０に平行に配置されたｎ本のサステイン側電極
３１に接続し、各駆動部および走査パルス発生部２７に
よって各電極の印加電圧を制御し、プラズマディスプレ
イパネル２８の点灯表示を行う。
【０００８】次に、アドレス期間での走査パルスＰｓｃ
ｎと書き込みパルスＰｗの位相関係について、図９を用
いて説明する。図９において、Ｄｍ、Ｄｍ＋１はデータ
側電極に印加する電圧波形であり、Ｓｃｎｋ−１、Ｓｃ
ｎｋ、Ｓｃｎｋ＋１はスキャン側電極に印加する電圧波
形である。また、Ｔｗは書き込み周期であり、走査パル
スＰｓｃｎは順次スキャン側電極Ｓｃｎｋ−１、Ｓｃｎ
ｋ，Ｓｃｎｋ＋１に印加される。また、書き込みパルス
Ｐｗは走査パルスＰｓｃｎに同期しており、書き込みパ
ルスＰｗと走査パルスＰｓｃｎの立ち上がりおよび立ち
下がりは同時に行われる。
ｎと書き込みパルスＰｗの位相関係について、図９を用
いて説明する。図９において、Ｄｍ、Ｄｍ＋１はデータ
側電極に印加する電圧波形であり、Ｓｃｎｋ−１、Ｓｃ
ｎｋ、Ｓｃｎｋ＋１はスキャン側電極に印加する電圧波
形である。また、Ｔｗは書き込み周期であり、走査パル
スＰｓｃｎは順次スキャン側電極Ｓｃｎｋ−１、Ｓｃｎ
ｋ，Ｓｃｎｋ＋１に印加される。また、書き込みパルス
Ｐｗは走査パルスＰｓｃｎに同期しており、書き込みパ
ルスＰｗと走査パルスＰｓｃｎの立ち上がりおよび立ち
下がりは同時に行われる。
【０００９】
【発明が解決しようとする課題】ところで、このような
プラズマディスプレイにおいては、データ側電極２９の
隣接電極間には容量成分が存在し、書き込みパルスＰｗ
を印加する毎に容量成分の充放電を繰り返すため、千鳥
模様などを表示するときにはデータ側駆動部２２では多
くの電力が消費されるという問題があった。
プラズマディスプレイにおいては、データ側電極２９の
隣接電極間には容量成分が存在し、書き込みパルスＰｗ
を印加する毎に容量成分の充放電を繰り返すため、千鳥
模様などを表示するときにはデータ側駆動部２２では多
くの電力が消費されるという問題があった。
【００１０】そこで、この消費電力を低減する駆動方法
が考えられているが、この従来の駆動におけるデータ側
駆動部２２の消費電力について図１０を用いて説明す
る。
が考えられているが、この従来の駆動におけるデータ側
駆動部２２の消費電力について図１０を用いて説明す
る。
【００１１】データ駆動部３３の出力端子ｄｍおよびｄ
ｍ＋１はデータ側電極に接続され、両端子間には容量成
分Ｃがある。出力端子ｄｍおよびｄｍ＋１の印加電圧が
ＶｈとＧＮＤとで切り替わる毎に容量成分Ｃｐの充放電
が繰り返され消費電力は増大する。
ｍ＋１はデータ側電極に接続され、両端子間には容量成
分Ｃがある。出力端子ｄｍおよびｄｍ＋１の印加電圧が
ＶｈとＧＮＤとで切り替わる毎に容量成分Ｃｐの充放電
が繰り返され消費電力は増大する。
【００１２】まず図１０（ａ）の状態において、出力端
子ｄｍにはＶｈが印加され、出力端子ｄｍ＋１にはＧＮ
Ｄが印加されているとき（電界効果トランジスタ３２
ａ，３３ｂがオン、電界効果トランジスタ３２ｂ，３３
ａがオフ）、容量成分Ｃｐの出力端子ｄｍ側には負電
荷、出力端子ｄｍ＋１側には正電荷が蓄積される。
子ｄｍにはＶｈが印加され、出力端子ｄｍ＋１にはＧＮ
Ｄが印加されているとき（電界効果トランジスタ３２
ａ，３３ｂがオン、電界効果トランジスタ３２ｂ，３３
ａがオフ）、容量成分Ｃｐの出力端子ｄｍ側には負電
荷、出力端子ｄｍ＋１側には正電荷が蓄積される。
【００１３】次に、図１０（ｂ）の状態において、出力
端子ｄｍにはＧＮＤが印加され、出力端子ｄｍ＋１には
Ｖｈが印加されているとき（電界効果トランジスタ３２
ｂ，３３ａがオン、電界効果トランジスタ３２ａ，３３
ｂがオフ）、電源Ｖｈから出力端子ｄｍ＋１を通って容
量成分Ｃｐに電流が流れ、やがて、出力端子ｄｍ＋１の
電位がＧＮＤとなり、図１０（ｃ）の状態となる。この
ときに流れる電流はパネルの消費電力として蓄積され
る。
端子ｄｍにはＧＮＤが印加され、出力端子ｄｍ＋１には
Ｖｈが印加されているとき（電界効果トランジスタ３２
ｂ，３３ａがオン、電界効果トランジスタ３２ａ，３３
ｂがオフ）、電源Ｖｈから出力端子ｄｍ＋１を通って容
量成分Ｃｐに電流が流れ、やがて、出力端子ｄｍ＋１の
電位がＧＮＤとなり、図１０（ｃ）の状態となる。この
ときに流れる電流はパネルの消費電力として蓄積され
る。
【００１４】最後に、図１０（ｄ）の状態では、出力端
子ｄｍ＋１の電位をＧＮＤからＶｈへ変化させるので、
電源Ｖｈから容量成分Ｃｐへ電流が流れ、容量成分Ｃｐ
の出力端子ｄｍ側には正電荷、出力端子ｄｍ＋１側には
負電荷が蓄積される。
子ｄｍ＋１の電位をＧＮＤからＶｈへ変化させるので、
電源Ｖｈから容量成分Ｃｐへ電流が流れ、容量成分Ｃｐ
の出力端子ｄｍ側には正電荷、出力端子ｄｍ＋１側には
負電荷が蓄積される。
【００１５】上記のように電源Ｖｈからは図１０（ｂ）
および図１０（ｄ）の状態で電流が流れ、多くの電力が
消費される。これを防ぐためには、図１１のように、図
１１（ｂ）の状態で電界効果トランジスタ３２ａ，３３
ａをオン、電界効果トランジスタ３２ｂ，３３ｂをオフ
し、出力端子ｄｍおよびｄｍ＋１の電位をＶｈに固定す
ればよい（以後、同時Ｈレベル固定と称す）。同時Ｈレ
ベル固定にすることによって容量成分Ｃｐに蓄積された
電荷が電界効果トランジスタ３２ａ，３３ａを介して移
動し、従来の駆動のように電源Ｖｈから電流が流れるの
をなくすことにより、消費電力の増大を防ごうとするも
のである。なお、図１１は、この駆動方法における動作
を図１０に対応させて示すものである。
および図１０（ｄ）の状態で電流が流れ、多くの電力が
消費される。これを防ぐためには、図１１のように、図
１１（ｂ）の状態で電界効果トランジスタ３２ａ，３３
ａをオン、電界効果トランジスタ３２ｂ，３３ｂをオフ
し、出力端子ｄｍおよびｄｍ＋１の電位をＶｈに固定す
ればよい（以後、同時Ｈレベル固定と称す）。同時Ｈレ
ベル固定にすることによって容量成分Ｃｐに蓄積された
電荷が電界効果トランジスタ３２ａ，３３ａを介して移
動し、従来の駆動のように電源Ｖｈから電流が流れるの
をなくすことにより、消費電力の増大を防ごうとするも
のである。なお、図１１は、この駆動方法における動作
を図１０に対応させて示すものである。
【００１６】しかし、従来の駆動方法には書き込みパル
スＰｗと走査パルスＰｓｃｎとの位相関係については考
慮されておらず、書き込み動作を行わない画素では走査
パルスの印加中には書き込みパルスＰｗを印加しないよ
うに、書き込みパルスＰｗの立ち上がりと走査パルスＰ
ｓｃｎの立ち上がりのタイミングを同時に行うか、もし
くは書き込みパルスＰｗの立ち上がりのタイミングを走
査パルスＰｓｃｎの立ち上がりのタイミングより遅くし
ている。
スＰｗと走査パルスＰｓｃｎとの位相関係については考
慮されておらず、書き込み動作を行わない画素では走査
パルスの印加中には書き込みパルスＰｗを印加しないよ
うに、書き込みパルスＰｗの立ち上がりと走査パルスＰ
ｓｃｎの立ち上がりのタイミングを同時に行うか、もし
くは書き込みパルスＰｗの立ち上がりのタイミングを走
査パルスＰｓｃｎの立ち上がりのタイミングより遅くし
ている。
【００１７】従って、この駆動方法においては、容量成
分Ｃｐに蓄積された電荷が放出されるまで、図１２に示
すように図１１（ｂ）の状態を維持する期間Ｔｈが必要
となり、このため従来の駆動方法では、１ラインの書き
込みに必要な時間は従来の書き込み周期Ｔｗと図１１
（ｂ）の状態を維持する期間Ｔｈの和となり書き込み動
作に要する時間が増大し、表示のための時間を十分に確
保することができなくなるという課題があった。
分Ｃｐに蓄積された電荷が放出されるまで、図１２に示
すように図１１（ｂ）の状態を維持する期間Ｔｈが必要
となり、このため従来の駆動方法では、１ラインの書き
込みに必要な時間は従来の書き込み周期Ｔｗと図１１
（ｂ）の状態を維持する期間Ｔｈの和となり書き込み動
作に要する時間が増大し、表示のための時間を十分に確
保することができなくなるという課題があった。
【００１８】本発明はこのような課題を解決するもの
で、データ電極間の容量成分にかかわる不要な電力の消
費電力を低減しつつ、駆動時間の増大を抑えることを目
的とする。
で、データ電極間の容量成分にかかわる不要な電力の消
費電力を低減しつつ、駆動時間の増大を抑えることを目
的とする。
【００１９】
【課題を解決するための手段】以上の課題を解決するた
めに本発明は、複数本の行電極に走査パルスを印加する
とともに、前記行電極と直交する複数本の列電極に表示
データに応じて書き込みパルスを印加することにより画
素の点灯・消灯を選択する書き込み動作を行うプラズマ
ディスプレイ装置において、連続する第１の走査パルス
と第２の走査パルスの印加タイミングに重なるように書
き込みパルスを印加するように構成したものである。
めに本発明は、複数本の行電極に走査パルスを印加する
とともに、前記行電極と直交する複数本の列電極に表示
データに応じて書き込みパルスを印加することにより画
素の点灯・消灯を選択する書き込み動作を行うプラズマ
ディスプレイ装置において、連続する第１の走査パルス
と第２の走査パルスの印加タイミングに重なるように書
き込みパルスを印加するように構成したものである。
【００２０】この構成によりデータ側駆動部で消費され
る電力を低減し、かつ駆動時間の増大を抑えることがで
きる。
る電力を低減し、かつ駆動時間の増大を抑えることがで
きる。
【００２１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数本の行電極に走査パルスを印加するとともに、
前記行電極と直交する複数本の列電極に表示データに応
じて書き込みパルスを印加することにより画素の点灯・
消灯を選択する書き込み動作を行うプラズマディスプレ
イ装置において、連続する第１の走査パルスと第２の走
査パルスの印加タイミングに重なるように書き込みパル
スを印加するように構成したものである。
は、複数本の行電極に走査パルスを印加するとともに、
前記行電極と直交する複数本の列電極に表示データに応
じて書き込みパルスを印加することにより画素の点灯・
消灯を選択する書き込み動作を行うプラズマディスプレ
イ装置において、連続する第１の走査パルスと第２の走
査パルスの印加タイミングに重なるように書き込みパル
スを印加するように構成したものである。
【００２２】さらに本発明においては、書き込みパルス
と第２の走査パルスを印加して書き込み動作を行うと
き、第１の走査パルスが立ち上がる前に前記書き込みパ
ルスが立ち上がるように構成したものである。また、こ
の書き込みパルスの立ち上がりから第１の走査パルスの
立ち上がりまでの時間は５００ｎｓ以下とするものであ
る。
と第２の走査パルスを印加して書き込み動作を行うと
き、第１の走査パルスが立ち上がる前に前記書き込みパ
ルスが立ち上がるように構成したものである。また、こ
の書き込みパルスの立ち上がりから第１の走査パルスの
立ち上がりまでの時間は５００ｎｓ以下とするものであ
る。
【００２３】さらに本発明においては、隣接する列電極
に印加される第１の書き込みパルスと第２の書き込みパ
ルスを有し、第１の書き込みパルスが立ち上がった後、
第２の書き込みパルスが立ち下がるように構成したもの
である。
に印加される第１の書き込みパルスと第２の書き込みパ
ルスを有し、第１の書き込みパルスが立ち上がった後、
第２の書き込みパルスが立ち下がるように構成したもの
である。
【００２４】また、本発明では、書き込みパルスの立ち
上がり、立ち下がりのタイミングと走査パルスの立ち上
がりのタイミングを制御するためのパルス制御部を設け
たものである。
上がり、立ち下がりのタイミングと走査パルスの立ち上
がりのタイミングを制御するためのパルス制御部を設け
たものである。
【００２５】また、本発明では、パルス制御部から出力
された制御信号に従って書き込みパルスの立ち上がりと
立ち下がりのタイミングを個別に制御可能なデータ側駆
動部を設けたものである。
された制御信号に従って書き込みパルスの立ち上がりと
立ち下がりのタイミングを個別に制御可能なデータ側駆
動部を設けたものである。
【００２６】すなわち、本発明においては、連続する２
つの走査パルスにまたがるように書き込みパルスを印加
し、また隣接するデータ側電極の一方に印加される書き
込みパルスの立ち下がりのタイミングより先に他方に印
加される書き込みパルスが立ち上がるように構成してお
り、データ側駆動部で消費される電力を低減し、かつ駆
動時間の増大を抑えることができる。
つの走査パルスにまたがるように書き込みパルスを印加
し、また隣接するデータ側電極の一方に印加される書き
込みパルスの立ち下がりのタイミングより先に他方に印
加される書き込みパルスが立ち上がるように構成してお
り、データ側駆動部で消費される電力を低減し、かつ駆
動時間の増大を抑えることができる。
【００２７】以下、本発明の一実施の形態によるプラズ
マディスプレイ装置ついて図１〜図５を用いて説明す
る。
マディスプレイ装置ついて図１〜図５を用いて説明す
る。
【００２８】図１は本発明の駆動方法におけるアドレス
期間でのスキャン側電極およびデータ側電極に印加され
る電圧波形を示す図であり、Ｄｍ、Ｄｍ＋１は列方向に
並んだ複数のデータ側電極に印加する電圧波形、Ｓｃｎ
ｋ、Ｓｃｎｋ＋１はスキャン側電極に印加する電圧波形
である。また、Ｔｗは書き込み周期であり、Ｌｅ−Ｈお
よびＬｅ−Ｌはデータ側駆動部の制御信号である。走査
パルスＰｓｃｎは順次スキャン電極Ｓｃｎｋ、Ｓｃｎｋ
＋１に印加される。また。データ側電極Ｄｍ，Ｄｍ＋１
には交互に書き込みパルスＰｗが印加される。
期間でのスキャン側電極およびデータ側電極に印加され
る電圧波形を示す図であり、Ｄｍ、Ｄｍ＋１は列方向に
並んだ複数のデータ側電極に印加する電圧波形、Ｓｃｎ
ｋ、Ｓｃｎｋ＋１はスキャン側電極に印加する電圧波形
である。また、Ｔｗは書き込み周期であり、Ｌｅ−Ｈお
よびＬｅ−Ｌはデータ側駆動部の制御信号である。走査
パルスＰｓｃｎは順次スキャン電極Ｓｃｎｋ、Ｓｃｎｋ
＋１に印加される。また。データ側電極Ｄｍ，Ｄｍ＋１
には交互に書き込みパルスＰｗが印加される。
【００２９】ここでは消費電力を削減するために、図中
の期間Ａの間、データ側電極Ｄｍ、Ｄｍ＋１の電位をＨ
レベルにして、同時Ｈレベル固定を行っている。スキャ
ン側電極Ｓｃｎｋに走査パルスＰｓｃｎを印加した後に
期間Ａを設け、その後にスキャン側電極Ｓｃｎｋ＋１に
走査パルスＰｓｃｎを印加させると、駆動時間が増大し
てしまうが、本発明ではスキャン側電極Ｓｃｎｋに走査
パルスＰｓｃｎを印加しているときに期間Ａを設け、駆
動時間の増大を抑えている。
の期間Ａの間、データ側電極Ｄｍ、Ｄｍ＋１の電位をＨ
レベルにして、同時Ｈレベル固定を行っている。スキャ
ン側電極Ｓｃｎｋに走査パルスＰｓｃｎを印加した後に
期間Ａを設け、その後にスキャン側電極Ｓｃｎｋ＋１に
走査パルスＰｓｃｎを印加させると、駆動時間が増大し
てしまうが、本発明ではスキャン側電極Ｓｃｎｋに走査
パルスＰｓｃｎを印加しているときに期間Ａを設け、駆
動時間の増大を抑えている。
【００３０】すなわち、本発明は、複数本の行電極に走
査パルスを印加するとともに、前記行電極と直交する複
数本の列電極に表示データに応じて書き込みパルスを印
加することにより画素の点灯・消灯を選択する書き込み
動作を行う際に、連続する第１の走査パルスと第２の走
査パルスの印加タイミングに重なるように期間Ａを設け
て書き込みパルスを印加するように構成したものであ
り、データ側駆動部で消費される電力を低減し、かつ駆
動時間の増大を抑えることができる。
査パルスを印加するとともに、前記行電極と直交する複
数本の列電極に表示データに応じて書き込みパルスを印
加することにより画素の点灯・消灯を選択する書き込み
動作を行う際に、連続する第１の走査パルスと第２の走
査パルスの印加タイミングに重なるように期間Ａを設け
て書き込みパルスを印加するように構成したものであ
り、データ側駆動部で消費される電力を低減し、かつ駆
動時間の増大を抑えることができる。
【００３１】ここで、同時Ｈレベル固定を行い、かつ、
駆動時間の増大を抑える方法として期間Ａを走査パルス
Ｐｓｃｎ印加時の前半部もしくは後半部に設ける方法が
考えられる。まず、期間Ａを走査パルスＰｓｃｎ印加時
の前半部に設ける方法の場合の隣接するセル内の書き込
み放電の状態について図２により説明する。
駆動時間の増大を抑える方法として期間Ａを走査パルス
Ｐｓｃｎ印加時の前半部もしくは後半部に設ける方法が
考えられる。まず、期間Ａを走査パルスＰｓｃｎ印加時
の前半部に設ける方法の場合の隣接するセル内の書き込
み放電の状態について図２により説明する。
【００３２】この場合、隣接するセルに書き込み動作を
行うと、そのときの書き込み放電は主に走査パルスＰｓ
ｃｎ印加時の前半部で生じ、放電ガス中に電荷が発生す
るが、図２（ｂ）のようにその電荷がセル隔壁９を飛び
越えて隣接セルに入り放電が発生しやすい状態にする。
電荷の侵入によって放電がしやすい状態になるのは、侵
入した電荷が放電ガスの分子に衝突することによって電
荷が発生し、連鎖反応的に電荷が急増することによって
容易に放電が発生する（電子雪崩）ためである。しか
し、電荷の侵入によって書き込み動作を行わないセルで
も放電が発生しやすい状態にあるにも拘わらず、期間Ａ
の間Ｈレベルに固定するため、不要な放電が発生する確
率が高くなる。
行うと、そのときの書き込み放電は主に走査パルスＰｓ
ｃｎ印加時の前半部で生じ、放電ガス中に電荷が発生す
るが、図２（ｂ）のようにその電荷がセル隔壁９を飛び
越えて隣接セルに入り放電が発生しやすい状態にする。
電荷の侵入によって放電がしやすい状態になるのは、侵
入した電荷が放電ガスの分子に衝突することによって電
荷が発生し、連鎖反応的に電荷が急増することによって
容易に放電が発生する（電子雪崩）ためである。しか
し、電荷の侵入によって書き込み動作を行わないセルで
も放電が発生しやすい状態にあるにも拘わらず、期間Ａ
の間Ｈレベルに固定するため、不要な放電が発生する確
率が高くなる。
【００３３】ここで、図３のように期間Ａを走査パルス
Ｐｓｃｎ印加時の後半部に設ける方法の場合は、隣接す
るセルに書き込み放電が生じたとしても、この書き込み
放電は走査パルスＰｓｃｎ印加時の前半部で終了してい
るため、図３（ｃ）のように期間Ａにセル隔壁９を飛び
越えて隣接セルに侵入する電荷が少なく、不要な放電が
発生する確率は低い。
Ｐｓｃｎ印加時の後半部に設ける方法の場合は、隣接す
るセルに書き込み放電が生じたとしても、この書き込み
放電は走査パルスＰｓｃｎ印加時の前半部で終了してい
るため、図３（ｃ）のように期間Ａにセル隔壁９を飛び
越えて隣接セルに侵入する電荷が少なく、不要な放電が
発生する確率は低い。
【００３４】また、書き込み放電は放電ガス中に電荷が
生じ電子雪崩が成長して放電に至るまでには、実測上６
００ｎｓから１μｓの時間が必要なため、外部からセル
内に電荷が注入されない限り、５００ｎｓ以下で書き込
み放電が生じることはなく、従って期間Ａを走査パルス
Ｐｓｃｎ印加時の後半部に設けることによって消費電力
を削減し駆動時間の増大を抑えることができる。
生じ電子雪崩が成長して放電に至るまでには、実測上６
００ｎｓから１μｓの時間が必要なため、外部からセル
内に電荷が注入されない限り、５００ｎｓ以下で書き込
み放電が生じることはなく、従って期間Ａを走査パルス
Ｐｓｃｎ印加時の後半部に設けることによって消費電力
を削減し駆動時間の増大を抑えることができる。
【００３５】なお、ここでは期間Ａが走査パルス印加中
に収まっている例について述べたが、期間Ａの一部のみ
が走査パルス印加中にある場合でも同様な効果が得られ
る。
に収まっている例について述べたが、期間Ａの一部のみ
が走査パルス印加中にある場合でも同様な効果が得られ
る。
【００３６】図４は上記駆動方法を実現するための回路
構成の一例を示しており、図４において、図８に示す部
分と同一部分には同一番号を付している。図４におい
て、４１は書き込みパルスと走査パルスの印加タイミン
グを制御するパルス制御部で、書き込みパルスの立ち上
がり、立ち下がりのタイミングと走査パルスの立ち上が
りのタイミングを制御する。
構成の一例を示しており、図４において、図８に示す部
分と同一部分には同一番号を付している。図４におい
て、４１は書き込みパルスと走査パルスの印加タイミン
グを制御するパルス制御部で、書き込みパルスの立ち上
がり、立ち下がりのタイミングと走査パルスの立ち上が
りのタイミングを制御する。
【００３７】すなわち、図４に示す構成では、入力信号
は映像信号処理部２１に入力され、プラズマディスプレ
イに適した映像信号に変換し、データ側駆動部２２へ出
力する。また、入力信号は同期信号分離部２３にも入力
され、そこで同期パルスが分離される。分離された同期
パルスは、同期信号分離部２３の出力部に接続されたタ
イミングパルス発生部２４に送られる。タイミングパル
ス発生部２４の出力端は、映像信号処理部２１、パルス
制御部４１、スキャン側駆動部２５およびサステイン側
駆動部２６のそれぞれ入力端に接続され、各駆動部の出
力タイミングを制御する。また、スキャン側駆動部２５
の出力は走査パルス発生部２７に入力され、パルス制御
部４１の制御信号に従ってスキャン側駆動部２５から出
力された波形に走査パルスを重畳する。また、データ側
駆動部２２の出力をプラズマディスプレイパネル２８に
配置されたｍ本のデータ側電極２９に接続し、走査パル
ス発生部２７の出力をデータ側電極２９と直交するｎ本
のスキャン側電極３０に接続し、サステイン側駆動部２
６の出力をスキャン側電極３０に平行に配置されたｎ本
のサステイン側電極３１に接続し、各駆動部および走査
パルス発生部２７によって各電極の印加電圧を制御する
ことによりプラズマディスプレイの点灯表示を行う。
は映像信号処理部２１に入力され、プラズマディスプレ
イに適した映像信号に変換し、データ側駆動部２２へ出
力する。また、入力信号は同期信号分離部２３にも入力
され、そこで同期パルスが分離される。分離された同期
パルスは、同期信号分離部２３の出力部に接続されたタ
イミングパルス発生部２４に送られる。タイミングパル
ス発生部２４の出力端は、映像信号処理部２１、パルス
制御部４１、スキャン側駆動部２５およびサステイン側
駆動部２６のそれぞれ入力端に接続され、各駆動部の出
力タイミングを制御する。また、スキャン側駆動部２５
の出力は走査パルス発生部２７に入力され、パルス制御
部４１の制御信号に従ってスキャン側駆動部２５から出
力された波形に走査パルスを重畳する。また、データ側
駆動部２２の出力をプラズマディスプレイパネル２８に
配置されたｍ本のデータ側電極２９に接続し、走査パル
ス発生部２７の出力をデータ側電極２９と直交するｎ本
のスキャン側電極３０に接続し、サステイン側駆動部２
６の出力をスキャン側電極３０に平行に配置されたｎ本
のサステイン側電極３１に接続し、各駆動部および走査
パルス発生部２７によって各電極の印加電圧を制御する
ことによりプラズマディスプレイの点灯表示を行う。
【００３８】ここで、データ側駆動部２２では書き込み
パルスＰｗの立ち上がり、立ち下がりを独立して制御で
きるもので、その代表的な回路を図５を使って説明す
る。図５において、外部から入力された映像信号はプラ
ズマディスプレイに適した信号に変換された後、シフト
レジスタ４２に入力される。このシフトレジスタ４２
は、パラレル信号（Ｓ１，Ｓ２・・・Ｓｍ）に変換する
もので、その出力端は複数のラッチ回路４３の入力端に
接続している。また、パラレル信号はＡＮＤ回路４４の
入力端およびＡＮＤ回路４５の反転入力端に入力され
る。
パルスＰｗの立ち上がり、立ち下がりを独立して制御で
きるもので、その代表的な回路を図５を使って説明す
る。図５において、外部から入力された映像信号はプラ
ズマディスプレイに適した信号に変換された後、シフト
レジスタ４２に入力される。このシフトレジスタ４２
は、パラレル信号（Ｓ１，Ｓ２・・・Ｓｍ）に変換する
もので、その出力端は複数のラッチ回路４３の入力端に
接続している。また、パラレル信号はＡＮＤ回路４４の
入力端およびＡＮＤ回路４５の反転入力端に入力され
る。
【００３９】一方、外部から入力された書き込みパルス
Ｐｗの立ち上がりのタイミングを制御するラッチ信号Ｌ
ｅ−Ｈと立ち下がりのタイミングを制御するラッチ信号
Ｌｅ−Ｌは、それぞれＡＮＤ回路４４，４５の入力端に
入力される。ＡＮＤ回路４４，４５の出力信号はＯＲ回
路４６に入力され、ＯＲ回路４６の出力信号はラッチ回
路４３のラッチ信号Ｌｅとして入力される。このラッチ
信号Ｌｅがオンとなると、パラレル信号をラッチしてラ
ッチ回路４３からラッチデータ信号（Ｌ１，Ｌ２・・・
Ｌｍ）として出力する。これらのラッチデータ信号は反
転バッファ４７およびバッファ４８に入力され、反転バ
ッファ４７の出力はレベルシフタ４９を介して電界効果
トランジスタ５０のゲート端子に、バッファ４８の出力
は電界効果トランジスタ５１のゲート端子にそれぞれ入
力される。電界効果トランジスタ５０，５１はトーテム
ポール回路を構成しており、この回路の出力ｄ１〜ｄｍ
はそれぞれデータ側電極２９に接続されている。図５の
回路において、ラッチ信号Ｌｅが入力されると、ｄ１〜
ｄｍは同時に変化し、データ側電極２９の電位を変化さ
せる。パラレル信号（Ｓ，Ｓ２・・・Ｓｍ）がＨレベル
のときはラッチ信号Ｌｅ−Ｈによってラッチ回路４３が
動作する。一方、パラレル信号（Ｓ１，Ｓ２・・・Ｓ
ｍ）がＬレベルのときは、ラッチ信号Ｌｅ−Ｌによって
ラッチ回路４３が動作する。これによって書き込みパル
スＰｗの立ち上がりと立ち下がりのタイミングを個別に
制御することができる。すなわち、そのタイミングおよ
び走査パルスＰｓｃｎの立ち上がりのタイミングをパル
ス制御部４１から出力される制御信号によって任意に制
御することができ、上記で述べたように消費電力を削減
し、駆動時間の増大を抑えることができる。
Ｐｗの立ち上がりのタイミングを制御するラッチ信号Ｌ
ｅ−Ｈと立ち下がりのタイミングを制御するラッチ信号
Ｌｅ−Ｌは、それぞれＡＮＤ回路４４，４５の入力端に
入力される。ＡＮＤ回路４４，４５の出力信号はＯＲ回
路４６に入力され、ＯＲ回路４６の出力信号はラッチ回
路４３のラッチ信号Ｌｅとして入力される。このラッチ
信号Ｌｅがオンとなると、パラレル信号をラッチしてラ
ッチ回路４３からラッチデータ信号（Ｌ１，Ｌ２・・・
Ｌｍ）として出力する。これらのラッチデータ信号は反
転バッファ４７およびバッファ４８に入力され、反転バ
ッファ４７の出力はレベルシフタ４９を介して電界効果
トランジスタ５０のゲート端子に、バッファ４８の出力
は電界効果トランジスタ５１のゲート端子にそれぞれ入
力される。電界効果トランジスタ５０，５１はトーテム
ポール回路を構成しており、この回路の出力ｄ１〜ｄｍ
はそれぞれデータ側電極２９に接続されている。図５の
回路において、ラッチ信号Ｌｅが入力されると、ｄ１〜
ｄｍは同時に変化し、データ側電極２９の電位を変化さ
せる。パラレル信号（Ｓ，Ｓ２・・・Ｓｍ）がＨレベル
のときはラッチ信号Ｌｅ−Ｈによってラッチ回路４３が
動作する。一方、パラレル信号（Ｓ１，Ｓ２・・・Ｓ
ｍ）がＬレベルのときは、ラッチ信号Ｌｅ−Ｌによって
ラッチ回路４３が動作する。これによって書き込みパル
スＰｗの立ち上がりと立ち下がりのタイミングを個別に
制御することができる。すなわち、そのタイミングおよ
び走査パルスＰｓｃｎの立ち上がりのタイミングをパル
ス制御部４１から出力される制御信号によって任意に制
御することができ、上記で述べたように消費電力を削減
し、駆動時間の増大を抑えることができる。
【００４０】
【発明の効果】以上のように本発明のプラズマディスプ
レイ装置によれば、スキャン側電極に走査パルスを印加
させ、データ側電極に表示データに応じて書き込みパル
スを印加させて画素の点灯・消灯を選択する書き込み動
作を行う際に、連続する２つの走査パルスの印加タイミ
ングに重なるように書き込みパルスを印加し、隣接する
データ側電極の一方に印加される書き込みパルスの立ち
上がりのタイミングより先に他方に印加される書き込み
パルスが立ち上がるように構成したもので、データ側駆
動部で消費される電力を低減し、かつ駆動時間の増大を
抑えることができる。
レイ装置によれば、スキャン側電極に走査パルスを印加
させ、データ側電極に表示データに応じて書き込みパル
スを印加させて画素の点灯・消灯を選択する書き込み動
作を行う際に、連続する２つの走査パルスの印加タイミ
ングに重なるように書き込みパルスを印加し、隣接する
データ側電極の一方に印加される書き込みパルスの立ち
上がりのタイミングより先に他方に印加される書き込み
パルスが立ち上がるように構成したもので、データ側駆
動部で消費される電力を低減し、かつ駆動時間の増大を
抑えることができる。
【図１】本発明の一実施の形態によるプラズマディスプ
レイ装置において、アドレス期間の各電極に印加される
電圧波形を示す信号波形図
レイ装置において、アドレス期間の各電極に印加される
電圧波形を示す信号波形図
【図２】同装置のアドレス期間における駆動方法を説明
するための説明図
するための説明図
【図３】同じくアドレス期間における駆動方法を説明す
るための説明図
るための説明図
【図４】同装置の全体構成を示すブロック図
【図５】同装置におけるデータ側駆動部の回路構成を示
す回路図
す回路図
【図６】一般的な交流放電型プラズマディスプレイ装置
のパネル構造を示す概略斜視図
のパネル構造を示す概略斜視図
【図７】一般的な従来の交流放電型プラズマディスプレ
イ装置の駆動電圧波形を示す信号波形図
イ装置の駆動電圧波形を示す信号波形図
【図８】一般的な交流放電型プラズマディスプレイ装置
の全体構成を示すブロック図
の全体構成を示すブロック図
【図９】従来の駆動方法において、アドレス期間の各電
極に印加される電圧波形を示す信号波形図
極に印加される電圧波形を示す信号波形図
【図１０】アドレス期間におけるデータ側駆動部の回路
動作を説明するための説明図
動作を説明するための説明図
【図１１】アドレス期間において、電力削減を行ったと
きのデータ側駆動部の回路動作を説明するための説明図
きのデータ側駆動部の回路動作を説明するための説明図
【図１２】アドレス期間において、電力削減を行ったと
きの各電極に印加される電圧波形を示す信号波形図
きの各電極に印加される電圧波形を示す信号波形図
２２ データ側駆動部
２５ スキャン側駆動部
２７ 走査パルス発生部
２８ プラズマディスプレイパネル
２９ データ側電極
３０ スキャン側電極
４１ パルス制御部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C058 AA11 BA02 BA26 BA35 BB25
5C080 AA05 BB05 DD26 EE29 FF12
JJ02 JJ03 JJ04 JJ06
Claims (6)
- 【請求項１】 複数本の行電極に走査パルスを印加する
とともに、前記行電極と直交する複数本の列電極に表示
データに応じて書き込みパルスを印加することにより画
素の点灯・消灯を選択する書き込み動作を行うプラズマ
ディスプレイ装置において、連続する第１の走査パルス
と第２の走査パルスの印加タイミングに重なるように書
き込みパルスを印加するように構成したことを特徴とす
るプラズマディスプレイ装置。 - 【請求項２】 書き込みパルスと第２の走査パルスを印
加して書き込み動作を行うとき、第１の走査パルスが立
ち上がる前に前記書き込みパルスが立ち上がるように構
成したことを特徴とする請求項１に記載のプラズマディ
スプレイ装置。 - 【請求項３】 書き込みパルスの立ち上がりから第１の
走査パルスの立ち上がりまでの時間は５００ｎｓ以下で
あることを特徴とする請求項２に記載のプラズマディス
プレイ装置。 - 【請求項４】 隣接する列電極に印加される第１の書き
込みパルスと第２の書き込みパルスを有し、第１の書き
込みパルスが立ち上がった後、第２の書き込みパルスが
立ち下がるように構成したことを特徴とする請求項１に
記載のプラズマディスプレイ装置。 - 【請求項５】 書き込みパルスの立ち上がり、立ち下が
りのタイミングと走査パルスの立ち上がりのタイミング
を制御するためのパルス制御部を設けたことを特徴とす
る請求項１に記載のプラズマディスプレイ装置。 - 【請求項６】 パルス制御部から出力された制御信号に
従って書き込みパルスの立ち上がりと立ち下がりのタイ
ミングを個別に制御可能なデータ側駆動部を設けたこと
を特徴とする請求項５に記載のプラズマディスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319015A JP2003122295A (ja) | 2001-10-17 | 2001-10-17 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319015A JP2003122295A (ja) | 2001-10-17 | 2001-10-17 | プラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003122295A true JP2003122295A (ja) | 2003-04-25 |
Family
ID=19136628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319015A Pending JP2003122295A (ja) | 2001-10-17 | 2001-10-17 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003122295A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037787A (ja) * | 2003-07-17 | 2005-02-10 | Nec Plasma Display Corp | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| JP2006171330A (ja) * | 2004-12-15 | 2006-06-29 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
| KR100800435B1 (ko) | 2004-12-01 | 2008-02-04 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| US7649508B2 (en) | 2004-12-01 | 2010-01-19 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| JP2010191477A (ja) * | 2010-06-10 | 2010-09-02 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
-
2001
- 2001-10-17 JP JP2001319015A patent/JP2003122295A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037787A (ja) * | 2003-07-17 | 2005-02-10 | Nec Plasma Display Corp | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| JP4694113B2 (ja) * | 2003-07-17 | 2011-06-08 | パナソニック株式会社 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| KR100800435B1 (ko) | 2004-12-01 | 2008-02-04 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| US7649508B2 (en) | 2004-12-01 | 2010-01-19 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| JP2006171330A (ja) * | 2004-12-15 | 2006-06-29 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
| JP4652797B2 (ja) * | 2004-12-15 | 2011-03-16 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びその駆動方法 |
| JP2010191477A (ja) * | 2010-06-10 | 2010-09-02 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
| JP4653250B2 (ja) * | 2010-06-10 | 2011-03-16 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633761B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3556097B2 (ja) | プラズマディスプレイパネル駆動方法 | |
| JP2004191530A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4251389B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2000194316A (ja) | プラズマディスプレイパネル装置 | |
| JPH09244575A (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JPH1185093A (ja) | 表示パネル駆動装置 | |
| JP3115727B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP4100337B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000194320A (ja) | プラズマディスプレイパネル装置 | |
| JP2000276107A (ja) | プラズマディスプレイパネルデータ駆動装置及びその駆動方法 | |
| JP2003122295A (ja) | プラズマディスプレイ装置 | |
| US7639212B2 (en) | Ac-type gas-discharge display device | |
| JP2004341290A (ja) | プラズマディスプレイ装置 | |
| JP4165051B2 (ja) | プラズマディスプレイ装置 | |
| JP2002189443A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005091390A (ja) | 走査維持分離ａｃ型プラズマディスプレイパネルの駆動方法及びその装置 | |
| KR100346376B1 (ko) | 플라즈마 표시 패널의 구동 장치 | |
| JP2002140031A (ja) | ディスプレイ装置用駆動装置及びディスプレイ装置 | |
| JPWO2007023526A1 (ja) | プラズマディスプレイ装置 | |
| JP2002132206A (ja) | プラズマディスプレイ | |
| JP4186273B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| JP2002351391A (ja) | プラズマディスプレイ | |
| JP2007017964A (ja) | プラズマ表示装置及びその駆動方法 | |
| WO2007094293A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050701 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Effective date: 20070920 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A02 | Decision of refusal |
Effective date: 20080219 Free format text: JAPANESE INTERMEDIATE CODE: A02 |