JP2006171330A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】 アドレスパルスを生成する際の消費電力を低減し、かつそのアドレスパルスにより安定した表示画素の選択を行うことを課題とする。
【解決手段】 スキャンパルスを順次スキャンして印加する複数のスキャン電極（Ｙ１〜Ｙ５）と、スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極（Ａ３）と、スキャンパルスを生成するスキャン駆動回路と、アドレスパルスを生成するアドレス駆動回路とを有するプラズマディスプレイ装置が提供される。アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なる。
【選択図】 図７

Description

本発明は、プラズマディスプレイ装置及びその駆動方法に関する。

プラズマディスプレイは、大型の平面型ディスプレイであり、家庭用の壁掛けテレビとしても普及が始まっている。更なる普及のためには、ＣＲＴと同程度の表示品質及び価格が要求されている。

本発明の目的は、アドレスパルスを生成する際の消費電力を低減し、かつそのアドレスパルスにより安定した表示画素の選択を行うことである。

本発明の一観点によれば、スキャンパルスを順次スキャンして印加する複数のスキャン電極と、スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、スキャンパルスを生成するスキャン駆動回路と、アドレスパルスを生成するアドレス駆動回路とを有するプラズマディスプレイ装置が提供される。アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なる。

アドレスパルスをｎ段階で立ち上げることにより、消費電力を低減することができる。また、最低電圧から１段上がった電圧を維持する期間をそれに対応するスキャンパルスの１つ前のスキャンパルスに重ねることにより、アドレスパルスの最高電圧の期間を長くすることができ、安定した表示画素の選択を行うことができる。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。参照番号３はプラズマディスプレイパネル、参照番号４はＸ駆動回路、参照番号５はＹ（スキャン）駆動回路、参照番号６はアドレス駆動回路、参照番号７は制御回路である。

制御回路７は、Ｘ駆動回路４、Ｙ駆動回路５及びアドレス駆動回路６を制御する。Ｘ駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ駆動回路５は、複数のＹ（スキャン）電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

パネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、パネル３は２次元画像を表示することができる。

図２は、本発明の第１の実施形態によるパネル３の構造例を示す分解斜視図である。参照番号１は前面ガラス基板、参照番号２は背面ガラス基板、参照番号１３及び１６は誘電体層、参照番号１４は保護層、参照番号１７は隔壁（リブ）、参照番号１８〜２０は蛍光体である。

Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図３は、本発明の第１の実施形態による各フィールドの構成例を示す概念図である。参照番号２１〜３０はサブフィールド、参照番号３１はリセット期間、参照番号３２はアドレス期間、参照番号３３はサステイン期間である。

画像は、例えば６０フィールド／秒で形成される。１フィールドは、例えば、第１のサブフィールド２１、第２のサブフィールド２２、・・・、第１０のサブフィールド３０により形成される。各サブフィールド２１〜３０は、リセット期間３１、アドレス期間３２及びサステイン（維持放電）期間３３により構成される。

図４は、リセット期間３１、アドレス期間３２及びサステイン期間３３の動作例を説明するためのタイミングチャートである。リセット期間３１では、Ｘ電極Ｘｉ及びＹ電極Ｙｉに所定の電圧を印加して、表示セルＣｉｊの初期化を行う。

アドレス期間３２では、Ｙ電極Ｙ１，Ｙ２，・・・に対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ａｊに印加することにより表示画素を選択する。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルが選択される。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電が起こり、それをトリガとしてＸ電極Ｘｉ及びＹ電極Ｙｉ間で放電が起こり、Ｘ電極Ｘｉに負電荷が蓄積され、Ｙ電極Ｙｉに正電荷が蓄積される。

サステイン期間３３では、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に互いに逆相のサステインパルスが印加され、選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。図３の各サブフィールド２１〜３０では、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルス数（サステイン期間３３の長さ）が異なる。これにより、階調値を決めることができる。

図５は、アドレス期間３２におけるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図である。図５の上部に、Ｙ電極Ｙ１〜Ｙ５とアドレス電極Ａ１〜Ａ５の２次元行列を示す。「○」印はアドレス電極Ａ１〜Ａ５のアドレスパルスが生成され、Ｙ電極Ｙ１〜Ｙ５及びアドレス電極Ａ１〜Ａ５間でアドレス放電される箇所を示す。

図５の下部では、上記の２次元行列に対応するアドレス電極Ａ３のアドレスパルスとＹ電極Ｙ１〜Ｙ５のスキャンパルスを示す。スキャンパルスは、負のパルスであり、Ｙ電極Ｙ１〜Ｙ５に対して順次スキャンして印加される。アドレス電極Ａ３のアドレスパルスは、Ｙ電極Ｙ１，Ｙ３，Ｙ５のスキャンパルスの時に生成され、Ｙ電極Ｙ２，Ｙ４のスキャンパルスの時には生成されない。すなわち、Ｙ電極Ｙ１，Ｙ３，Ｙ５のスキャンパルスとアドレス電極Ａ３のアドレスパルスとの間でアドレス放電が生じ、Ｙ電極Ｙ１，Ｙ３，Ｙ５の表示セルが選択され、その後のサステイン期間３３で点灯する。このアドレスパルスは、最低電圧（グランドＧＮＤ）から１段で最高電圧Ｖａに立ち上がり、最高電圧Ｖａから１段で最低電圧（グランドＧＮＤ）に立ち下がるパルスである。このアドレスパルスを生成するためのアドレス電源電圧は、グランドＧＮＤに対して一定の電圧Ｖａである。

上記のような点灯パターンは、例えばアドレス電極Ａ３に着目すると、アドレス電極Ａ３とＹ電極Ｙ３の交点（Ａ３，Ｙ３）を選択する際、隣接する交点（Ａ２，Ｙ３）及び（Ａ４，Ｙ３）が選択されていない。そのため、アドレス電極Ａ２−Ａ３間、及びアドレス電極Ａ３−Ａ４間に線間容量が見える。さらに、アドレス電極Ａ３自身は、交点（Ａ３，Ｙ１）がオン、交点（Ａ３，Ｙ２）がオフ等とオン／オフを繰り返していることから、アドレス電源電圧による消費電力が大きい。そこで、画質は落ちるがサブフィールド数を減らせば、消費電力の低減を行うことができる。

図６は、消費電力を低減するためのアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図５と比べてアドレス電極Ａｊのアドレスパルスが異なる。例えば、アドレス電極Ａ３のアドレスパルスは、最低電圧（グランドＧＮＤ）から２段階で最高電圧Ｖａに立ち上がり、最高電圧Ｖａから２段階で最低電圧（グランドＧＮＤ）に立ち下がるパルスである。すなわち、グランドＧＮＤから電圧Ｖａ／２に立ち上がり、電圧Ｖａ／２から電圧Ｖａに立ち上がる。そして、電圧Ｖａから電圧Ｖａ／２に立ち下がり、電圧Ｖａ／２からグランドＧＮＤに立ち下がる。このアドレスパルスを生成するためのアドレス電源電圧は、グランドＧＮＤに対して電圧Ｖａ及びＶａ／２のパルス電圧である。

このアドレスパルスの消費電力を説明する。消費電力Ｐは、Ｐ＝ＣＶ²／２で表される。図５の場合、アドレスパルスの電圧はＶａであるので、消費電力ＰはＣＶａ²／２になる。

次に、図６の場合の消費電力を説明する。各段の消費電力Ｐは、Ｐ＝Ｃ×（変位電圧）×（到達電圧）／２で表される。グランドＧＮＤから電圧Ｖａ／２への１段目の立ち上がりの消費電力Ｐ１は、Ｐ１＝Ｃ×（Ｖａ／２）×（Ｖａ／２）／２＝ＣＶａ²／８である。電圧Ｖａ／２から電圧Ｖａへの２段目の立ち上がりの消費電力Ｐ２は、Ｐ２＝Ｃ×（Ｖａ／２）×Ｖａ／２＝ＣＶａ²／４である。電圧Ｖａから電圧Ｖａ／２への１段目の立ち下がりの消費電力Ｐ３は、Ｐ３＝Ｃ×（Ｖａ／２）×（Ｖａ／２）／２＝ＣＶａ²／８である。ここで、電力回収回路を用いて、１段目の立ち下がりの電力Ｐ３を回収し、その回収した電力Ｐ３を用いて１段目及び２段目の立ち上がりの電力Ｐ１及びＰ２を消費する。電圧Ｖａ／２からグランドＧＮＤへの２段目の立ち下がりは、アドレス電極Ａ３をグランドＧＮＤに接続してクランプするので、電力は消費されない。１つのアドレスパルス全体の消費電力Ｐは、Ｐ＝Ｐ１＋Ｐ２−Ｐ３＝ＣＶａ²／４である。

したがって、図６の２段アドレスパルスは、図５の１段アドレスパルスに比べて、消費電力が１／２になる。なお、電力回収回路の詳細は、後に図１６等を参照しながら説明する。

以上のように、アドレスパルスの立ち上がり及び立ち下がりを２段階にすることにより、消費電力の低減を図ることができる。しかし、図６の場合、図５の場合に比べて、アドレスパルスの最高電圧Ｖａの期間Ｔａが短くなり、そのことによって安定的なアドレス放電が行えなくなる問題点が生ずる。

図７は、本発明の第１の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図６と比べて２段アドレスパルスのタイミングが異なる。例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスの期間Ｔ１において、アドレスパルスはグランドＧＮＤから電圧Ｖａ／２に立ち上がり、その電圧Ｖａ／２を維持する。その後、Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスは電圧Ｖａ／２から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスは電圧Ｖａから電圧Ｖａ／２に立ち下がり、電圧Ｖａ／２を維持する。その後、アドレスパルスが電圧Ｖａ／２からグランドＧＮＤに立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。

アドレスパルスは、図６と同様に、立ち上がり及び立ち下がりを２段階で行う。１段目の電圧Ｖａ／２への立ち上がりは、１つ前のＹ電極Ｙ２のスキャンパルスの選択時に行う。２段目の電圧Ｖａへの立ち上がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。１段目の電圧Ｖａ／２への立ち下がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。２段目のグランドＧＮＤへの立ち下がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。

このアドレスパルスは、Ｙ電極Ｙ３のスキャンパルスとの間でアドレス放電を行うためのものである。アドレスパルスは、その最低電圧ＧＮＤから１段上がった電圧Ｖａ／２を維持する期間Ｔ１がそれに対応するＹ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスの期間に重なる。これにより、図６の場合に比べて、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。さらに、図６と同様に、２段アドレスパルスにすることにより、消費電力を低減することができる。なお、期間Ｔ１では、アドレスパルスの電圧はＶａ／２と低いため、Ｙ電極Ｙ２に対して誤ってアドレス放電が生じることはない。したがって、本実施形態によれば、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。

（第２の実施形態）
図８は、本発明の第２の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図７と比べて２段アドレスパルスのタイミングが異なる。例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスはグランドＧＮＤから電圧Ｖａ／２に立ち上がり、その電圧Ｖａ／２を維持する。その後、アドレスパルスは電圧Ｖａ／２から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスが電圧Ｖａから電圧Ｖａ／２に立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Ｖａ／２からグランドＧＮＤに立ち下がる。すなわち、Ｙ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスの期間Ｔ２において、アドレスパルスは電圧Ｖａ／２を維持し、グランドＧＮＤに立ち下がる。

アドレスパルスは、図７と同様に、立ち上がり及び立ち下がりを２段階で行う。１段目の電圧Ｖａ／２への立ち上がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。２段目の電圧Ｖａへの立ち上がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。１段目の電圧Ｖａ／２への立ち下がりは、Ｙ電極Ｙ３のスキャンパルスの選択時に行う。２段目のグランドＧＮＤへの立ち下がりは、１つ後のＹ電極Ｙ４のスキャンパルスの選択時に行う。

このアドレスパルスは、Ｙ電極Ｙ３のスキャンパルスとの間でアドレス放電を行うためのものである。アドレスパルスは、立ち下がり時にその最低電圧ＧＮＤの１段上の電圧Ｖａ／２を維持する期間はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスの期間Ｔ２に重なる。これにより、図６の場合に比べて、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。さらに、図７と同様に、２段アドレスパルスにすることにより、消費電力を低減することができる。なお、期間Ｔ２では、アドレスパルスの電圧はＶａ／２と低いため、Ｙ電極Ｙ４に対して誤ってアドレス放電が生じることはない。したがって、本実施形態によれば、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。

（第３の実施形態）
図９は、本発明の第３の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図７と比べて２段アドレスパルスの電圧が異なる。図７では、アドレスパルスは立ち上がり及び立ち下がりが２段階であり、その最低電圧ＧＮＤの１段上の電圧Ｖａ／２はその最高電圧Ｖａの略１／２である。本実施形態では、アドレスパルスは立ち上がり及び立ち下がりが２段階であり、その最低電圧ＧＮＤの１段上の電圧Ｖａ／４はその最高電圧Ｖａの１／２未満である。

アドレス電極Ａ３のアドレスパルスが、Ｙ電極Ｙ３のスキャンパルスとの間でアドレス放電を行う場合を例に説明する。Ｙ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスの期間Ｔ１において、アドレスパルスはグランドＧＮＤから電圧Ｖａ／４に立ち上がり、その電圧Ｖａ／４を維持する。その後、Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスは電圧Ｖａ／４から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスは電圧Ｖａから電圧Ｖａ／４に立ち下がり、電圧Ｖａ／４を維持する。その後、アドレスパルスは電圧Ｖａ／４からグランドＧＮＤに立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。

本実施形態は、第１の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。第１の実施形態の期間Ｔ１では、アドレスパルスの電圧はＶａ／２である。パネル面内のバラツキにより表示セル毎にアドレス電極及びＹ電極間の放電電圧値が異なることがある。これにより、電圧Ｖａ／２でも誤ってアドレス放電してしまう表示セルが出現する可能性がある。そこで、本実施形態の期間Ｔ１では、アドレスパルスの電圧をより低いＶａ／４にすることにより、Ｙ電極Ｙ２に対して誤ってアドレス放電が生じることを防止できる。

（第４の実施形態）
図１０は、本発明の第４の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図８と比べて２段アドレスパルスの電圧が異なる。図８では、アドレスパルスは立ち上がり及び立ち下がりが２段階であり、その最低電圧ＧＮＤの１段上の電圧Ｖａ／２はその最高電圧Ｖａの略１／２である。本実施形態では、アドレスパルスは立ち上がり及び立ち下がりが２段階であり、その最低電圧ＧＮＤの１段上の電圧Ｖａ／４はその最高電圧Ｖａの１／２未満である。

アドレス電極Ａ３のアドレスパルスが、Ｙ電極Ｙ３のスキャンパルスとの間でアドレス放電を行う場合を例に説明する。Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスはグランドＧＮＤから電圧Ｖａ／４に立ち上がり、その電圧Ｖａ／４を維持する。その後、アドレスパルスは電圧Ｖａ／４から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスが電圧Ｖａから電圧Ｖａ／４に立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Ｖａ／４からグランドＧＮＤに立ち下がる。すなわち、Ｙ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスの期間Ｔ２において、アドレスパルスは電圧Ｖａ／４を維持し、グランドＧＮＤに立ち下がる。

本実施形態は、第２の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。第２の実施形態の期間Ｔ２では、アドレスパルスの電圧はＶａ／２である。パネル面内のバラツキにより表示セル毎にアドレス電極及びＹ電極間の放電電圧値が異なることがある。これにより、電圧Ｖａ／２でも誤ってアドレス放電してしまう表示セルが出現する可能性がある。そこで、本実施形態の期間Ｔ２では、アドレスパルスの電圧をより低いＶａ／４にすることにより、Ｙ電極Ｙ４に対して誤ってアドレス放電が生じることを防止できる。

（第５の実施形態）
図１１は、本発明の第５の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図７と比べて３段アドレスパルスである点が異なる。図７ではアドレスパルスは立ち上がり及び立ち下がりが２段階であるが、本実施形態ではアドレスパルスは立ち上がり及び立ち下がりが３段階である。

例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスの期間Ｔ１１内において、アドレスパルスはグランドＧＮＤから電圧Ｖａ／３に立ち上がりその電圧Ｖａ／３を維持し、電圧Ｖａ／３から電圧２Ｖａ／３に立ち上がりその電圧２Ｖａ／３を維持する。その後、Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスは電圧Ｖａから電圧２Ｖａ／３に立ち下がり、電圧２Ｖａ／３を維持する。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａ／３に立ち下がり、電圧Ｖａ／３を維持する。その後、アドレスパルスは電圧Ｖａ／３からグランドＧＮＤに立ち下がる。その後、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。

アドレスパルスは、その最低電圧ＧＮＤからその最高電圧Ｖａの１段低い電圧２Ｖａ／３まで立ち上がって維持する期間Ｔ１１はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。なお、期間Ｔ１１では、アドレスパルスの電圧はＶａ／３又は２Ｖａ／３と低いため、Ｙ電極Ｙ２に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第１の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。また、第１の実施形態の２段アドレスパルスに比べ、本実施形態の３段アドレスパルスはより消費電力を低減することができる。

（第６の実施形態）
図１２は、本発明の第６の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図１１と比べて３段アドレスパルスのタイミングが異なる。図１１ではアドレスパルスの立ち上がり時を１つ前のスキャンパルスに重なるようにしたが、本実施形態ではアドレスパルスの立ち下がり時を１つ後のスキャンパルスに重なるようにする。

例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスはグランドＧＮＤから電圧Ｖａ／３に立ち上がり、その電圧Ｖａ／３を維持する。その後、アドレスパルスは電圧Ｖａ／３から電圧２Ｖａ／３に立ち上がり、その電圧２Ｖａ／３を維持する。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスが電圧Ｖａから電圧２Ｖａ／３に立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａ／３に立ち下がり、その電圧Ｖａ／３を維持する。その後、アドレスパルスは電圧Ｖａ／３からグランドＧＮＤに立ち下がり、グランドＧＮＤを維持する。

アドレスパルスは、立ち下がり時にその最高電圧Ｖａの１段低い電圧２Ｖａ／３を維持してそこからその最低電圧ＧＮＤまで立ち下がる期間Ｔ１２はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。なお、期間Ｔ１２では、アドレスパルスの電圧はＶａ／３又は２Ｖａ／３と低いため、Ｙ電極Ｙ４に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第５の実施形態と同様に、３段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。

（第７の実施形態）
図１３は、本発明の第７の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図１１と比べて３段アドレスパルスのタイミングが異なる。図１１ではアドレスパルスの立ち上がり期間Ｔ１１がＹ電極Ｙ２のスキャンパルスに重なるようにしたが、本実施形態ではアドレス電極Ａ３のアドレスパルスがその最低電圧ＧＮＤから１段上がった電圧Ｖａ／３を維持する期間Ｔ１３はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスに重なるようにする。

例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスの期間Ｔ１３内において、アドレスパルスはグランドＧＮＤから電圧Ｖａ／３に立ち上がり、その電圧Ｖａ／３を維持する。その後、Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスは電圧Ｖａ／３から電圧２Ｖａ／３に立ち上がり、その電圧２Ｖａ／３を維持する。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスは電圧Ｖａから電圧２Ｖａ／３に立ち下がり、電圧２Ｖａ／３を維持する。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａ／３に立ち下がり、電圧Ｖａ／３を維持する。その後、アドレスパルスは電圧Ｖａ／３からグランドＧＮＤに立ち下がる。その後、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。

アドレスパルスは、その最低電圧ＧＮＤから１段上がった電圧Ｖａ／３を維持する期間Ｔ１３はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ前のＹ電極Ｙ２のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。なお、期間Ｔ１３では、アドレスパルスの電圧はＶａ／３と低いため、Ｙ電極Ｙ２に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第５の実施形態と同様に、３段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。

（第８の実施形態）
図１４は、本発明の第８の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図１２と比べて３段アドレスパルスのタイミングが異なる。図１２ではアドレスパルスの立ち下がり期間Ｔ１２がＹ電極Ｙ４のスキャンパルスに重なるようにしたが、本実施形態ではアドレス電極Ａ３のアドレスパルスがその最低電圧ＧＮＤの１段上の電圧Ｖａ／３を維持する期間Ｔ１４はそれに対応するＹ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスに重なるようにする。

例として、Ｙ電極Ｙ３のスキャンパルスに対応するアドレス電極Ａ３のアドレスパルスを説明する。Ｙ電極Ｙ３のスキャンパルスが立ち下がると、アドレスパルスはグランドＧＮＤから電圧Ｖａ／３に立ち上がり、その電圧Ｖａ／３を維持する。その後、アドレスパルスは電圧Ｖａ／３から電圧２Ｖａ／３に立ち上がり、その電圧２Ｖａ／３を維持する。その後、アドレスパルスは電圧２Ｖａ／３から電圧Ｖａに立ち上がり、電圧Ｖａを維持する。その後、アドレスパルスは電圧Ｖａから電圧２Ｖａ／３に立ち下がり、電圧２Ｖａ／３を維持する。その後、アドレスパルスが電圧２Ｖａ／３から電圧Ｖａ／３に立ち下がると、Ｙ電極Ｙ３のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Ｖａ／３からグランドＧＮＤに立ち下がり、グランドＧＮＤを維持する。

アドレスパルスは、立ち下がり時にその最低電圧ＧＮＤの１段上の電圧Ｖａ／３を維持する期間Ｔ１４がそれに対応するＹ電極Ｙ３のスキャンパルスの１つ後のＹ電極Ｙ４のスキャンパルスに重なるようにする。これにより、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。なお、期間Ｔ１４では、アドレスパルスの電圧はＶａ／３と低いため、Ｙ電極Ｙ４に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第６及び第７の実施形態と同様に、３段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。

（第９の実施形態）
図１５は、本発明の第９の実施形態によるアドレス電極ＡｊのアドレスパルスとＹ電極Ｙｉのスキャンパルスを示す図であり、図７と比べてアドレスパルスの立ち下がりが１段である点が異なる。本実施形態では、最高電圧Ｖａから最低電圧ＧＮＤに１段で立ち下がる。期間Ｔ１５は、図７ではアドレスパルスの電圧がＶａ／２であった期間に相当し、本実施形態ではアドレス電極Ａ３をハイインピーダンス状態にする。ハイインピーダンス状態にすることにより、アドレスパルスはアドレス電源電圧Ｖａ／２にならず、電圧Ｖａを維持することができる。その詳細は、後に図１８（Ａ）及び（Ｂ）を参照しながら説明する。

本実施形態によれば、アドレスパルスは、２段階で立ち上がり、１段で立ち下がる。本実施形態は、第１の実施形態と同様に、図６の場合に比べて、アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。なお、本実施形態は、アドレスパルスの立ち下がり時の電力回収は行われず、第１の実施形態よりも消費電力は大きい。しかし、本実施形態は、第１の実施形態に比べ、アドレスパルスの最高電圧Ｖａの期間Ｔａが長くなり、安定的なアドレス放電を行うことができる。

（第１０の実施形態）
図１６（Ａ）及び（Ｂ）は、本発明の第１０の実施形態を示す図である。図１６（Ａ）は第１〜第４の実施形態のアドレスパルスを生成するためのアドレス駆動回路６（図１）の構成例を示す回路図、図１６（Ｂ）はその回路動作を説明するためのタイミングチャートである。なお、図１６（Ｂ）は、第１及び第２の実施形態のアドレスパルスの例を示す。

まず、図１６（Ａ）のアドレス駆動回路の構成を説明する。アドレス駆動回路は、電源回路１６０１及びアドレスドライバ１６０２を有する。第１及び第２の実施形態では、電圧Ｖａ１及びＶａ２は電圧Ｖａ／２である。第３及び第４の実施形態では、電圧Ｖａ１＝Ｖａ／４、電圧Ｖａ２＝３Ｖａ／４である。

スイッチＳＷ１は、電圧Ｖａ２及び容量１６１２の下端間に接続される。スイッチＳＷ２は、容量１６１２の下端及びグランド間に接続される。ダイオード１６１１は、アノードが電圧Ｖａ１に接続され、カソードが容量１６１２の上端に接続される。ダイオード１６１１のカソードの電圧は、アドレス電源電圧Ｖｂである。

スイッチＳＷ３は、ダイオード１６１１のカソード及びアドレス電極Ａ３間に接続される。スイッチＳＷ４は、アドレス電極Ａ３及びグランド間に接続される。アドレス電極Ａ３は、パネル容量Ｃｐを介してＸ電極Ｘｉ及びＹ電極Ｙｉに接続される。他のアドレス電極Ａ１，Ａ２等も、アドレス電極Ａ３と同様に、２個のスイッチを介して、ダイオード１６１１のカソード及びグランドに接続される。

次に、図１６（Ｂ）を参照しながら、図１６（Ａ）の回路の動作を説明する。時刻ｔ１の前では、スイッチＳＷ１はオフ、スイッチＳＷ２はオン、スイッチＳＷ３はオフ、スイッチＳＷ４はオンである。スイッチＳＷ４がオンであるので、アドレス電極Ａ３の電圧はグランドＧＮＤになる。

次に、時刻ｔ１では、スイッチＳＷ３はオンになり、スイッチＳＷ４はオフになる。容量１６１２には電圧Ｖａ１が充電され、アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は電圧Ｖａ１（例えばＶａ／２）になる。

次に、時刻ｔ２では、スイッチＳＷ１はオンになり、スイッチＳＷ２はオフになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧はＶａ１＋Ｖａ２の電圧（例えばＶａ）になる。

次に、時刻ｔ３では、スイッチＳＷ１はオフになり、スイッチＳＷ２はオンになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、電圧Ｖａ１に下がる。アドレス電極Ａ３の電力は容量１６１２に回収される。

次に、時刻ｔ４では、スイッチＳＷ１はオン、スイッチＳＷ２はオフ、スイッチＳＷ３はオフ、スイッチＳＷ４はオンになる。アドレス電極Ａ３の電圧は、グランドＧＮＤになる。アドレス電源電圧Ｖｂは、Ｖａ１＋Ｖａ２の電圧（例えばＶａ）になる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。

（第１１の実施形態）
図１７（Ａ）及び（Ｂ）は、本発明の第１１の実施形態を示す図である。図１７（Ａ）は第５〜第８の実施形態のアドレスパルスを生成するためのアドレス駆動回路６（図１）の構成例を示す回路図、図１７（Ｂ）はその回路動作を説明するためのタイミングチャートである。

まず、図１７（Ａ）の回路構成を説明する。アドレス駆動回路は、電源回路１７０１及びアドレスドライバ１７０２を有する。電圧Ｖａ１＝Ｖａ２＝Ｖａ３＝Ｖａ／３である。スイッチＳＷ５は、電圧Ｖａ３及び容量１７１３の下端間に接続される。スイッチＳＷ２は、容量１７１３の下端及びグランド間に接続される。スイッチＳＷ１は、電圧Ｖａ２及び容量１７１３の上端間に接続される。ダイオード１７１１は、アノードが電圧Ｖａ１に接続され、カソードが容量１７１２の上端に接続される。容量１７１２の下端は、容量１７１３の上端に接続される。ダイオード１７１１のカソードの電圧は、アドレス電源電圧Ｖｂである。アドレスドライバ１７０２は、図１６（Ａ）のアドレスドライバ１６０２と同じ構成を有する。

次に、図１７（Ｂ）を参照しながら、図１７（Ａ）の回路の動作を説明する。時刻ｔ１の前では、スイッチＳＷ１はオフ、スイッチＳＷ２はオン、スイッチＳＷ３はオフ、スイッチＳＷ４はオン、スイッチＳＷ５はオフである。スイッチＳＷ４がオンであるので、アドレス電極Ａ３の電圧はグランドＧＮＤになる。

次に、時刻ｔ１では、スイッチＳＷ３はオン、スイッチＳＷ４はオフになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、電圧Ｖａ１（＝Ｖａ／３）になる。

次に、時刻ｔ２では、スイッチＳＷ１はオン、スイッチＳＷ２はオフになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、Ｖａ１＋Ｖａ２の電圧（＝２Ｖａ／３）になる。

次に、時刻ｔ３では、スイッチＳＷ１はオフ、スイッチＳＷ５はオンになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、Ｖａ１＋Ｖａ２＋Ｖａ３の電圧（＝Ｖａ）になる。

次に、時刻ｔ４では、スイッチＳＷ１はオンになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、２Ｖａ／３になる。アドレス電極Ａ３の電力は、容量１７１２及び１７１３に回収される。

次に、時刻ｔ５では、スイッチＳＷ１はオフ、スイッチＳＷ２はオン、スイッチＳＷ５はオフになる。アドレス電源電圧Ｖｂ及びアドレス電極Ａ３の電圧は、Ｖａ／３になる。アドレス電極Ａ３の電力は、容量１７１２及び１７１３に回収される。

次に、時刻ｔ６では、スイッチＳＷ１はオン、スイッチＳＷ２はオフ、スイッチＳＷ３はオフ、スイッチＳＷ４はオンになる。アドレス電極Ａ３の電圧はグランドＧＮＤになり、アドレス電源電圧Ｖｂは２Ｖａ／３になる。

次に、時刻ｔ７では、スイッチＳＷ１はオフになる。アドレス電極Ａ３の電圧はグランドＧＮＤを維持し、アドレス電源電圧ＶｂはＶａになる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。

（第１２の実施形態）
図１８（Ａ）及び（Ｂ）は、本発明の第１２の実施形態を示す図である。図１８（Ａ）は第９の実施形態のアドレスパルスを生成するためのアドレス駆動回路６（図１）の構成例を示す回路図、図１８（Ｂ）はその回路動作を説明するためのタイミングチャートである。図１８（Ａ）の回路構成は、図１６（Ａ）のものと同じである。電圧Ｖａ１＝Ｖａ２＝Ｖａ／２である。

図１８（Ｂ）を参照しながら、図１８（Ａ）の回路の動作を説明する。時刻ｔ１及びｔ２の動作は、図１６（Ｂ）のものと同じである。その後、時刻ｔ３では、スイッチＳＷ１はオフ、スイッチＳＷ２はオン、スイッチＳＷ３はオフになる。アドレス電極Ａ３はハイインピーダンス状態になり、電圧Ｖａを維持する。アドレス電源電圧Ｖｂは、Ｖａ／２になる。

次に、時刻ｔ４では、スイッチＳＷ１はオン、スイッチＳＷ２はオフ、スイッチＳＷ４はオンになる。アドレス電極Ａ３の電圧はグランドＧＮＤになり、アドレス電源電圧ＶｂはＶａになる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。

以上のように、第１〜第１２の実施形態では、アドレスパルスの立ち上がり及び立ち下がりが２段階又は３段階である場合を例に説明したが、４段階以上でもよい。アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間（例えば、その最低電圧から１段上がった電圧を維持する期間）はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なるようにする。また、アドレスパルスはｎ段階（ｎは２以上の整数）で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間（例えば、その最低電圧の１段上の電圧を維持する期間）はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なるようにする。これにより、アドレスパルスの最高電圧Ｖａの期間Ｔａを長くすることができ、安定的なアドレス放電を行うことができる。さらに、ｎ段階のアドレスパルスにすることにより、消費電力を低減することができる。

また、第１、第２、第５〜第８の実施形態では、その最低電圧からその最高電圧までｎ段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の１／ｎずつｎ段階で立ち上がる。同様に、アドレスパルスは、その最高電圧からその最低電圧までｎ段階で立ち下がる際に、その最低電圧及びその最高電圧の差電圧の１／ｎずつｎ段階で立ち下がる。

第３及び第４の実施形態では、アドレスパルスは、その立ち上がる各段の変化電圧が異なり、その最低電圧から１段立ち上がる変化電圧が他段の変化電圧よりも低い。これを３段アドレスパルスに適用する場合は、１段目がＶａ／３未満の変化電圧であり、２段目及び３段目がＶａ／３より高い同じ変化電圧である。すなわち、アドレスパルスは、その立ち上がる各段の変化電圧が一部（２段目及び３段目）同じであり、一部が異なる。

立ち下がり時も同様である。すなわち、アドレスパルスは、その立ち下がる各段の変化電圧が異なり、その最低電圧の１段上からその最低電圧まで立ち下がる変化電圧が他段の変化電圧よりも低い。また、アドレスパルスは、その立ち下がる各段の変化電圧が一部同じであり、一部が異なる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
前記スキャンパルスを生成するスキャン駆動回路と、
前記アドレスパルスを生成するアドレス駆動回路とを有し、
前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なるプラズマディスプレイ装置。
（付記２）
前記所定の期間は、その最低電圧から１段上がった電圧を維持する期間である付記１記載のプラズマディスプレイ装置。
（付記３）
前記アドレスパルスは、その最低電圧からその最高電圧の１段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なる付記２記載のプラズマディスプレイ装置。
（付記４）
前記アドレスパルスは２段階で立ち上がり、その最低電圧から１段上がった電圧はその最高電圧の略１／２である付記１記載のプラズマディスプレイ装置。
（付記５）
前記アドレスパルスは２段階で立ち上がり、その最低電圧から１段上がった電圧はその最高電圧の１／２未満である付記１記載のプラズマディスプレイ装置。
（付記６）
前記アドレスパルスは、その最低電圧からその最高電圧までｎ段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の１／ｎずつｎ段階で立ち上がる付記１記載のプラズマディスプレイ装置。
（付記７）
前記アドレスパルスは、その立ち上がる各段の変化電圧が異なる付記１記載のプラズマディスプレイ装置。
（付記８）
前記アドレスパルスは、その立ち上がる各段の変化電圧が一部同じであり、一部が異なる付記１記載のプラズマディスプレイ装置。
（付記９）
前記アドレスパルスは、その最低電圧から１段立ち上がる変化電圧が他段の変化電圧よりも低い付記１記載のプラズマディスプレイ装置。
（付記１０）
前記アドレスパルスは１段で立ち下がる付記１記載のプラズマディスプレイ装置。
（付記１１）
前記アドレスパルスはｎ段階で立ち下がり、その最高電圧の１段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスに重なる付記１記載のプラズマディスプレイ装置。
（付記１２）
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
前記スキャンパルスを生成するスキャン駆動回路と、
前記アドレスパルスを生成するアドレス駆動回路とを有し、
前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なるプラズマディスプレイ装置。
（付記１３）
前記所定の期間は、その最低電圧の１段上の電圧を維持する期間である付記１２記載のプラズマディスプレイ装置。
（付記１４）
前記アドレスパルスは、その最高電圧の１段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なる付記１３記載のプラズマディスプレイ装置。
（付記１５）
前記アドレスパルスは２段階で立ち下がり、その最低電圧の１段上の電圧はその最高電圧の略１／２である付記１２記載のプラズマディスプレイ装置。
（付記１６）
前記アドレスパルスは２段階で立ち下がり、その最低電圧の１段上の電圧はその最高電圧の１／２未満である付記１２記載のプラズマディスプレイ装置。
（付記１７）
前記アドレスパルスは、その最高電圧からその最低電圧までｎ段階で立ち下がる際に、その最低電圧及びその最高電圧の差電圧の１／ｎずつｎ段階で立ち下がる付記１２記載のプラズマディスプレイ装置。
（付記１８）
前記アドレスパルスは、その立ち下がる各段の変化電圧が異なる付記１２記載のプラズマディスプレイ装置。
（付記１９）
前記アドレスパルスは、その立ち下がる各段の変化電圧が一部同じであり、一部が異なる付記１２記載のプラズマディスプレイ装置。
（付記２０）
前記アドレスパルスは、その最低電圧の１段上からその最低電圧まで立ち下がる変化電圧が他段の変化電圧よりも低い付記１２記載のプラズマディスプレイ装置。
（付記２１）
前記アドレスパルスはｎ段階で立ち上がり、その最低電圧からその最高電圧の１段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスに重なる付記１２記載のプラズマディスプレイ装置。
（付記２２）
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
前記スキャンパルスを生成するスキャン駆動ステップと、
前記アドレスパルスを生成するアドレス駆動ステップとを有し、
前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
（付記２３）
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
前記スキャンパルスを生成するスキャン駆動ステップと、
前記アドレスパルスを生成するアドレス駆動ステップとを有し、
前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。

本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 本発明の第１の実施形態によるパネルの構造例を示す分解斜視図である。 本発明の第１の実施形態による各フィールドの構成例を示す概念図である。 リセット期間、アドレス期間及びサステイン期間の動作例を説明するためのタイミングチャートである。 アドレス期間におけるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 消費電力を低減するためのアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第１の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第２の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第３の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第４の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第５の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第６の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第７の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第８の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 本発明の第９の実施形態によるアドレス電極のアドレスパルスとＹ電極のスキャンパルスを示す図である。 図１６（Ａ）及び（Ｂ）は本発明の第１０の実施形態を示す図である。 図１７（Ａ）及び（Ｂ）は本発明の第１１の実施形態を示す図である。 図１８（Ａ）及び（Ｂ）は本発明の第１２の実施形態を示す図である。

符号の説明

１ 前面ガラス基板
２ 背面ガラス基板
３ パネル
４ Ｘ駆動回路
５ Ｙ駆動回路
６ アドレス駆動回路
７ 制御回路
１３、１６ 誘電体層
１４ 保護層
１７ 隔壁
１８〜２０ 蛍光体
２１〜３０ サブフィールド
３１ リセット期間
３２ アドレス期間
３３ サステイン期間

Claims (12)

1. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
   前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
   前記スキャンパルスを生成するスキャン駆動回路と、
   前記アドレスパルスを生成するアドレス駆動回路とを有し、
   前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なるプラズマディスプレイ装置。
2. 前記所定の期間は、その最低電圧から１段上がった電圧を維持する期間である請求項１記載のプラズマディスプレイ装置。
3. 前記アドレスパルスは、その最低電圧からその最高電圧の１段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なる請求項２記載のプラズマディスプレイ装置。
4. 前記アドレスパルスは、その最低電圧からその最高電圧までｎ段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の１／ｎずつｎ段階で立ち上がる請求項１記載のプラズマディスプレイ装置。
5. 前記アドレスパルスは１段で立ち下がる請求項１記載のプラズマディスプレイ装置。
6. 前記アドレスパルスはｎ段階で立ち下がり、その最高電圧の１段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスに重なる請求項１記載のプラズマディスプレイ装置。
7. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
   前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
   前記スキャンパルスを生成するスキャン駆動回路と、
   前記アドレスパルスを生成するアドレス駆動回路とを有し、
   前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なるプラズマディスプレイ装置。
8. 前記所定の期間は、その最低電圧の１段上の電圧を維持する期間である請求項７記載のプラズマディスプレイ装置。
9. 前記アドレスパルスは、その最高電圧の１段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なる請求項８記載のプラズマディスプレイ装置。
10. 前記アドレスパルスはｎ段階で立ち上がり、その最低電圧からその最高電圧の１段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスに重なる請求項７記載のプラズマディスプレイ装置。
11. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
    前記スキャンパルスを生成するスキャン駆動ステップと、
    前記アドレスパルスを生成するアドレス駆動ステップとを有し、
    前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ前のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
12. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
    前記スキャンパルスを生成するスキャン駆動ステップと、
    前記アドレスパルスを生成するアドレス駆動ステップとを有し、
    前記アドレスパルスはｎ段階（ｎは２以上の整数）で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの１つ後のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。

Images