JP2006171330A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

プラズマディスプレイ装置及びその駆動方法 Download PDF

Info

Publication number
JP2006171330A
JP2006171330A JP2004363314A JP2004363314A JP2006171330A JP 2006171330 A JP2006171330 A JP 2006171330A JP 2004363314 A JP2004363314 A JP 2004363314A JP 2004363314 A JP2004363314 A JP 2004363314A JP 2006171330 A JP2006171330 A JP 2006171330A
Authority
JP
Japan
Prior art keywords
address
voltage
pulse
scan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004363314A
Other languages
English (en)
Other versions
JP4652797B2 (ja
Inventor
彰浩 ▲高▼木
Akihiro Takagi
Takashi Sasaki
孝 佐々木
Akira Otsuka
晃 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Fujitsu Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Ltd filed Critical Fujitsu Hitachi Plasma Display Ltd
Priority to JP2004363314A priority Critical patent/JP4652797B2/ja
Priority to US11/302,520 priority patent/US7576712B2/en
Priority to KR1020050123181A priority patent/KR100684671B1/ko
Priority to CNB2005101318690A priority patent/CN100433098C/zh
Publication of JP2006171330A publication Critical patent/JP2006171330A/ja
Application granted granted Critical
Publication of JP4652797B2 publication Critical patent/JP4652797B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932Addressed by writing selected cells that are in an OFF state
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】 アドレスパルスを生成する際の消費電力を低減し、かつそのアドレスパルスにより安定した表示画素の選択を行うことを課題とする。
【解決手段】 スキャンパルスを順次スキャンして印加する複数のスキャン電極(Y1〜Y5)と、スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極(A3)と、スキャンパルスを生成するスキャン駆動回路と、アドレスパルスを生成するアドレス駆動回路とを有するプラズマディスプレイ装置が提供される。アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なる。
【選択図】 図7

Description

本発明は、プラズマディスプレイ装置及びその駆動方法に関する。
プラズマディスプレイは、大型の平面型ディスプレイであり、家庭用の壁掛けテレビとしても普及が始まっている。更なる普及のためには、CRTと同程度の表示品質及び価格が要求されている。
本発明の目的は、アドレスパルスを生成する際の消費電力を低減し、かつそのアドレスパルスにより安定した表示画素の選択を行うことである。
本発明の一観点によれば、スキャンパルスを順次スキャンして印加する複数のスキャン電極と、スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、スキャンパルスを生成するスキャン駆動回路と、アドレスパルスを生成するアドレス駆動回路とを有するプラズマディスプレイ装置が提供される。アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なる。
アドレスパルスをn段階で立ち上げることにより、消費電力を低減することができる。また、最低電圧から1段上がった電圧を維持する期間をそれに対応するスキャンパルスの1つ前のスキャンパルスに重ねることにより、アドレスパルスの最高電圧の期間を長くすることができ、安定した表示画素の選択を行うことができる。
(第1の実施形態)
図1は、本発明の第1の実施形態によるプラズマディスプレイ装置の構成例を示す図である。参照番号3はプラズマディスプレイパネル、参照番号4はX駆動回路、参照番号5はY(スキャン)駆動回路、参照番号6はアドレス駆動回路、参照番号7は制御回路である。
制御回路7は、X駆動回路4、Y駆動回路5及びアドレス駆動回路6を制御する。X駆動回路4は、複数のX電極X1,X2,・・・に所定の電圧を供給する。以下、X電極X1,X2,・・・の各々を又はそれらの総称を、X電極Xiといい、iは添え字を意味する。Y駆動回路5は、複数のY(スキャン)電極Y1,Y2,・・・に所定の電圧を供給する。以下、Y電極Y1,Y2,・・・の各々を又はそれらの総称を、Y電極Yiといい、iは添え字を意味する。アドレス駆動回路6は、複数のアドレス電極A1,A2,・・・に所定の電圧を供給する。以下、アドレス電極A1,A2,・・・の各々を又はそれらの総称を、アドレス電極Ajといい、jは添え字を意味する。
パネル3では、Y電極Yi及びX電極Xiが水平方向に並列に延びる行を形成し、アドレス電極Ajが垂直方向に延びる列を形成する。Y電極Yi及びX電極Xiは、垂直方向に交互に配置される。Y電極Yi及びアドレス電極Ajは、i行j列の2次元行列を形成する。表示セルCijは、Y電極Yi及びアドレス電極Ajの交点並びにそれに対応して隣接するX電極Xiにより形成される。この表示セルCijが画素に対応し、パネル3は2次元画像を表示することができる。
図2は、本発明の第1の実施形態によるパネル3の構造例を示す分解斜視図である。参照番号1は前面ガラス基板、参照番号2は背面ガラス基板、参照番号13及び16は誘電体層、参照番号14は保護層、参照番号17は隔壁(リブ)、参照番号18〜20は蛍光体である。
X電極Xi及びY電極Yiは、前面ガラス基板1上に形成されている。その上には、放電空間に対し絶縁するための誘電体層13が被着されている。さらにその上には、MgO(酸化マグネシウム)保護層14が被着されている。一方、アドレス電極Ajは、前面ガラス基板1と対向して配置された背面ガラス基板2上に形成される。その上には、誘電体層16が被着される。更にその上には、蛍光体18〜20が被着されている。隔壁17の内面には、赤、青、緑色の蛍光体18〜20がストライプ状に各色毎に配列、塗付されている。X電極Xi及びY電極Yiの間の放電によって蛍光体18〜20を励起して各色が発光する。前面ガラス基板1及び背面ガラス基板2との間の放電空間には、Ne+Xeペニングガス等が封入されている。
図3は、本発明の第1の実施形態による各フィールドの構成例を示す概念図である。参照番号21〜30はサブフィールド、参照番号31はリセット期間、参照番号32はアドレス期間、参照番号33はサステイン期間である。
画像は、例えば60フィールド/秒で形成される。1フィールドは、例えば、第1のサブフィールド21、第2のサブフィールド22、・・・、第10のサブフィールド30により形成される。各サブフィールド21〜30は、リセット期間31、アドレス期間32及びサステイン(維持放電)期間33により構成される。
図4は、リセット期間31、アドレス期間32及びサステイン期間33の動作例を説明するためのタイミングチャートである。リセット期間31では、X電極Xi及びY電極Yiに所定の電圧を印加して、表示セルCijの初期化を行う。
アドレス期間32では、Y電極Y1,Y2,・・・に対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ajに印加することにより表示画素を選択する。Y電極Yiのスキャンパルスに対応してアドレス電極Ajのアドレスパルスが生成されれば、そのY電極Yi及びX電極Xiの表示セルが選択される。Y電極Yiのスキャンパルスに対応してアドレス電極Ajのアドレスパルスが生成されなければ、そのY電極Yi及びX電極Xiの表示セルが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Aj及びY電極Yi間のアドレス放電が起こり、それをトリガとしてX電極Xi及びY電極Yi間で放電が起こり、X電極Xiに負電荷が蓄積され、Y電極Yiに正電荷が蓄積される。
サステイン期間33では、X電極Xi及びY電極Yi間に互いに逆相のサステインパルスが印加され、選択された表示セルのX電極Xi及びY電極Yi間でサステイン放電を行い、発光を行う。図3の各サブフィールド21〜30では、X電極Xi及びY電極Yi間のサステインパルス数(サステイン期間33の長さ)が異なる。これにより、階調値を決めることができる。
図5は、アドレス期間32におけるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図である。図5の上部に、Y電極Y1〜Y5とアドレス電極A1〜A5の2次元行列を示す。「○」印はアドレス電極A1〜A5のアドレスパルスが生成され、Y電極Y1〜Y5及びアドレス電極A1〜A5間でアドレス放電される箇所を示す。
図5の下部では、上記の2次元行列に対応するアドレス電極A3のアドレスパルスとY電極Y1〜Y5のスキャンパルスを示す。スキャンパルスは、負のパルスであり、Y電極Y1〜Y5に対して順次スキャンして印加される。アドレス電極A3のアドレスパルスは、Y電極Y1,Y3,Y5のスキャンパルスの時に生成され、Y電極Y2,Y4のスキャンパルスの時には生成されない。すなわち、Y電極Y1,Y3,Y5のスキャンパルスとアドレス電極A3のアドレスパルスとの間でアドレス放電が生じ、Y電極Y1,Y3,Y5の表示セルが選択され、その後のサステイン期間33で点灯する。このアドレスパルスは、最低電圧(グランドGND)から1段で最高電圧Vaに立ち上がり、最高電圧Vaから1段で最低電圧(グランドGND)に立ち下がるパルスである。このアドレスパルスを生成するためのアドレス電源電圧は、グランドGNDに対して一定の電圧Vaである。
上記のような点灯パターンは、例えばアドレス電極A3に着目すると、アドレス電極A3とY電極Y3の交点(A3,Y3)を選択する際、隣接する交点(A2,Y3)及び(A4,Y3)が選択されていない。そのため、アドレス電極A2−A3間、及びアドレス電極A3−A4間に線間容量が見える。さらに、アドレス電極A3自身は、交点(A3,Y1)がオン、交点(A3,Y2)がオフ等とオン/オフを繰り返していることから、アドレス電源電圧による消費電力が大きい。そこで、画質は落ちるがサブフィールド数を減らせば、消費電力の低減を行うことができる。
図6は、消費電力を低減するためのアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図5と比べてアドレス電極Ajのアドレスパルスが異なる。例えば、アドレス電極A3のアドレスパルスは、最低電圧(グランドGND)から2段階で最高電圧Vaに立ち上がり、最高電圧Vaから2段階で最低電圧(グランドGND)に立ち下がるパルスである。すなわち、グランドGNDから電圧Va/2に立ち上がり、電圧Va/2から電圧Vaに立ち上がる。そして、電圧Vaから電圧Va/2に立ち下がり、電圧Va/2からグランドGNDに立ち下がる。このアドレスパルスを生成するためのアドレス電源電圧は、グランドGNDに対して電圧Va及びVa/2のパルス電圧である。
このアドレスパルスの消費電力を説明する。消費電力Pは、P=CV2/2で表される。図5の場合、アドレスパルスの電圧はVaであるので、消費電力PはCVa2/2になる。
次に、図6の場合の消費電力を説明する。各段の消費電力Pは、P=C×(変位電圧)×(到達電圧)/2で表される。グランドGNDから電圧Va/2への1段目の立ち上がりの消費電力P1は、P1=C×(Va/2)×(Va/2)/2=CVa2/8である。電圧Va/2から電圧Vaへの2段目の立ち上がりの消費電力P2は、P2=C×(Va/2)×Va/2=CVa2/4である。電圧Vaから電圧Va/2への1段目の立ち下がりの消費電力P3は、P3=C×(Va/2)×(Va/2)/2=CVa2/8である。ここで、電力回収回路を用いて、1段目の立ち下がりの電力P3を回収し、その回収した電力P3を用いて1段目及び2段目の立ち上がりの電力P1及びP2を消費する。電圧Va/2からグランドGNDへの2段目の立ち下がりは、アドレス電極A3をグランドGNDに接続してクランプするので、電力は消費されない。1つのアドレスパルス全体の消費電力Pは、P=P1+P2−P3=CVa2/4である。
したがって、図6の2段アドレスパルスは、図5の1段アドレスパルスに比べて、消費電力が1/2になる。なお、電力回収回路の詳細は、後に図16等を参照しながら説明する。
以上のように、アドレスパルスの立ち上がり及び立ち下がりを2段階にすることにより、消費電力の低減を図ることができる。しかし、図6の場合、図5の場合に比べて、アドレスパルスの最高電圧Vaの期間Taが短くなり、そのことによって安定的なアドレス放電が行えなくなる問題点が生ずる。
図7は、本発明の第1の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図6と比べて2段アドレスパルスのタイミングが異なる。例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスの期間T1において、アドレスパルスはグランドGNDから電圧Va/2に立ち上がり、その電圧Va/2を維持する。その後、Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスは電圧Va/2から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスは電圧Vaから電圧Va/2に立ち下がり、電圧Va/2を維持する。その後、アドレスパルスが電圧Va/2からグランドGNDに立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。
アドレスパルスは、図6と同様に、立ち上がり及び立ち下がりを2段階で行う。1段目の電圧Va/2への立ち上がりは、1つ前のY電極Y2のスキャンパルスの選択時に行う。2段目の電圧Vaへの立ち上がりは、Y電極Y3のスキャンパルスの選択時に行う。1段目の電圧Va/2への立ち下がりは、Y電極Y3のスキャンパルスの選択時に行う。2段目のグランドGNDへの立ち下がりは、Y電極Y3のスキャンパルスの選択時に行う。
このアドレスパルスは、Y電極Y3のスキャンパルスとの間でアドレス放電を行うためのものである。アドレスパルスは、その最低電圧GNDから1段上がった電圧Va/2を維持する期間T1がそれに対応するY電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスの期間に重なる。これにより、図6の場合に比べて、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。さらに、図6と同様に、2段アドレスパルスにすることにより、消費電力を低減することができる。なお、期間T1では、アドレスパルスの電圧はVa/2と低いため、Y電極Y2に対して誤ってアドレス放電が生じることはない。したがって、本実施形態によれば、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。
(第2の実施形態)
図8は、本発明の第2の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図7と比べて2段アドレスパルスのタイミングが異なる。例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスはグランドGNDから電圧Va/2に立ち上がり、その電圧Va/2を維持する。その後、アドレスパルスは電圧Va/2から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスが電圧Vaから電圧Va/2に立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Va/2からグランドGNDに立ち下がる。すなわち、Y電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスの期間T2において、アドレスパルスは電圧Va/2を維持し、グランドGNDに立ち下がる。
アドレスパルスは、図7と同様に、立ち上がり及び立ち下がりを2段階で行う。1段目の電圧Va/2への立ち上がりは、Y電極Y3のスキャンパルスの選択時に行う。2段目の電圧Vaへの立ち上がりは、Y電極Y3のスキャンパルスの選択時に行う。1段目の電圧Va/2への立ち下がりは、Y電極Y3のスキャンパルスの選択時に行う。2段目のグランドGNDへの立ち下がりは、1つ後のY電極Y4のスキャンパルスの選択時に行う。
このアドレスパルスは、Y電極Y3のスキャンパルスとの間でアドレス放電を行うためのものである。アドレスパルスは、立ち下がり時にその最低電圧GNDの1段上の電圧Va/2を維持する期間はそれに対応するY電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスの期間T2に重なる。これにより、図6の場合に比べて、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。さらに、図7と同様に、2段アドレスパルスにすることにより、消費電力を低減することができる。なお、期間T2では、アドレスパルスの電圧はVa/2と低いため、Y電極Y4に対して誤ってアドレス放電が生じることはない。したがって、本実施形態によれば、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。
(第3の実施形態)
図9は、本発明の第3の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図7と比べて2段アドレスパルスの電圧が異なる。図7では、アドレスパルスは立ち上がり及び立ち下がりが2段階であり、その最低電圧GNDの1段上の電圧Va/2はその最高電圧Vaの略1/2である。本実施形態では、アドレスパルスは立ち上がり及び立ち下がりが2段階であり、その最低電圧GNDの1段上の電圧Va/4はその最高電圧Vaの1/2未満である。
アドレス電極A3のアドレスパルスが、Y電極Y3のスキャンパルスとの間でアドレス放電を行う場合を例に説明する。Y電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスの期間T1において、アドレスパルスはグランドGNDから電圧Va/4に立ち上がり、その電圧Va/4を維持する。その後、Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスは電圧Va/4から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスは電圧Vaから電圧Va/4に立ち下がり、電圧Va/4を維持する。その後、アドレスパルスは電圧Va/4からグランドGNDに立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。
本実施形態は、第1の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。第1の実施形態の期間T1では、アドレスパルスの電圧はVa/2である。パネル面内のバラツキにより表示セル毎にアドレス電極及びY電極間の放電電圧値が異なることがある。これにより、電圧Va/2でも誤ってアドレス放電してしまう表示セルが出現する可能性がある。そこで、本実施形態の期間T1では、アドレスパルスの電圧をより低いVa/4にすることにより、Y電極Y2に対して誤ってアドレス放電が生じることを防止できる。
(第4の実施形態)
図10は、本発明の第4の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図8と比べて2段アドレスパルスの電圧が異なる。図8では、アドレスパルスは立ち上がり及び立ち下がりが2段階であり、その最低電圧GNDの1段上の電圧Va/2はその最高電圧Vaの略1/2である。本実施形態では、アドレスパルスは立ち上がり及び立ち下がりが2段階であり、その最低電圧GNDの1段上の電圧Va/4はその最高電圧Vaの1/2未満である。
アドレス電極A3のアドレスパルスが、Y電極Y3のスキャンパルスとの間でアドレス放電を行う場合を例に説明する。Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスはグランドGNDから電圧Va/4に立ち上がり、その電圧Va/4を維持する。その後、アドレスパルスは電圧Va/4から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスが電圧Vaから電圧Va/4に立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Va/4からグランドGNDに立ち下がる。すなわち、Y電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスの期間T2において、アドレスパルスは電圧Va/4を維持し、グランドGNDに立ち下がる。
本実施形態は、第2の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。第2の実施形態の期間T2では、アドレスパルスの電圧はVa/2である。パネル面内のバラツキにより表示セル毎にアドレス電極及びY電極間の放電電圧値が異なることがある。これにより、電圧Va/2でも誤ってアドレス放電してしまう表示セルが出現する可能性がある。そこで、本実施形態の期間T2では、アドレスパルスの電圧をより低いVa/4にすることにより、Y電極Y4に対して誤ってアドレス放電が生じることを防止できる。
(第5の実施形態)
図11は、本発明の第5の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図7と比べて3段アドレスパルスである点が異なる。図7ではアドレスパルスは立ち上がり及び立ち下がりが2段階であるが、本実施形態ではアドレスパルスは立ち上がり及び立ち下がりが3段階である。
例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスの期間T11内において、アドレスパルスはグランドGNDから電圧Va/3に立ち上がりその電圧Va/3を維持し、電圧Va/3から電圧2Va/3に立ち上がりその電圧2Va/3を維持する。その後、Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスは電圧2Va/3から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスは電圧Vaから電圧2Va/3に立ち下がり、電圧2Va/3を維持する。その後、アドレスパルスは電圧2Va/3から電圧Va/3に立ち下がり、電圧Va/3を維持する。その後、アドレスパルスは電圧Va/3からグランドGNDに立ち下がる。その後、Y電極Y3のスキャンパルスが立ち上がる。
アドレスパルスは、その最低電圧GNDからその最高電圧Vaの1段低い電圧2Va/3まで立ち上がって維持する期間T11はそれに対応するY電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。なお、期間T11では、アドレスパルスの電圧はVa/3又は2Va/3と低いため、Y電極Y2に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第1の実施形態と同様に、アドレス期間の電力低減、及び安定的なアドレス放電の両立が可能である。また、第1の実施形態の2段アドレスパルスに比べ、本実施形態の3段アドレスパルスはより消費電力を低減することができる。
(第6の実施形態)
図12は、本発明の第6の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図11と比べて3段アドレスパルスのタイミングが異なる。図11ではアドレスパルスの立ち上がり時を1つ前のスキャンパルスに重なるようにしたが、本実施形態ではアドレスパルスの立ち下がり時を1つ後のスキャンパルスに重なるようにする。
例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスはグランドGNDから電圧Va/3に立ち上がり、その電圧Va/3を維持する。その後、アドレスパルスは電圧Va/3から電圧2Va/3に立ち上がり、その電圧2Va/3を維持する。その後、アドレスパルスは電圧2Va/3から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスが電圧Vaから電圧2Va/3に立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧2Va/3から電圧Va/3に立ち下がり、その電圧Va/3を維持する。その後、アドレスパルスは電圧Va/3からグランドGNDに立ち下がり、グランドGNDを維持する。
アドレスパルスは、立ち下がり時にその最高電圧Vaの1段低い電圧2Va/3を維持してそこからその最低電圧GNDまで立ち下がる期間T12はそれに対応するY電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。なお、期間T12では、アドレスパルスの電圧はVa/3又は2Va/3と低いため、Y電極Y4に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第5の実施形態と同様に、3段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。
(第7の実施形態)
図13は、本発明の第7の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図11と比べて3段アドレスパルスのタイミングが異なる。図11ではアドレスパルスの立ち上がり期間T11がY電極Y2のスキャンパルスに重なるようにしたが、本実施形態ではアドレス電極A3のアドレスパルスがその最低電圧GNDから1段上がった電圧Va/3を維持する期間T13はそれに対応するY電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスに重なるようにする。
例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスの期間T13内において、アドレスパルスはグランドGNDから電圧Va/3に立ち上がり、その電圧Va/3を維持する。その後、Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスは電圧Va/3から電圧2Va/3に立ち上がり、その電圧2Va/3を維持する。その後、アドレスパルスは電圧2Va/3から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスは電圧Vaから電圧2Va/3に立ち下がり、電圧2Va/3を維持する。その後、アドレスパルスは電圧2Va/3から電圧Va/3に立ち下がり、電圧Va/3を維持する。その後、アドレスパルスは電圧Va/3からグランドGNDに立ち下がる。その後、Y電極Y3のスキャンパルスが立ち上がる。
アドレスパルスは、その最低電圧GNDから1段上がった電圧Va/3を維持する期間T13はそれに対応するY電極Y3のスキャンパルスの1つ前のY電極Y2のスキャンパルスに重なる。これにより、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。なお、期間T13では、アドレスパルスの電圧はVa/3と低いため、Y電極Y2に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第5の実施形態と同様に、3段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。
(第8の実施形態)
図14は、本発明の第8の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図12と比べて3段アドレスパルスのタイミングが異なる。図12ではアドレスパルスの立ち下がり期間T12がY電極Y4のスキャンパルスに重なるようにしたが、本実施形態ではアドレス電極A3のアドレスパルスがその最低電圧GNDの1段上の電圧Va/3を維持する期間T14はそれに対応するY電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスに重なるようにする。
例として、Y電極Y3のスキャンパルスに対応するアドレス電極A3のアドレスパルスを説明する。Y電極Y3のスキャンパルスが立ち下がると、アドレスパルスはグランドGNDから電圧Va/3に立ち上がり、その電圧Va/3を維持する。その後、アドレスパルスは電圧Va/3から電圧2Va/3に立ち上がり、その電圧2Va/3を維持する。その後、アドレスパルスは電圧2Va/3から電圧Vaに立ち上がり、電圧Vaを維持する。その後、アドレスパルスは電圧Vaから電圧2Va/3に立ち下がり、電圧2Va/3を維持する。その後、アドレスパルスが電圧2Va/3から電圧Va/3に立ち下がると、Y電極Y3のスキャンパルスが立ち上がる。その後、アドレスパルスは電圧Va/3からグランドGNDに立ち下がり、グランドGNDを維持する。
アドレスパルスは、立ち下がり時にその最低電圧GNDの1段上の電圧Va/3を維持する期間T14がそれに対応するY電極Y3のスキャンパルスの1つ後のY電極Y4のスキャンパルスに重なるようにする。これにより、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。なお、期間T14では、アドレスパルスの電圧はVa/3と低いため、Y電極Y4に対して誤ってアドレス放電が生じることはない。したがって、本実施形態は、第6及び第7の実施形態と同様に、3段アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。
(第9の実施形態)
図15は、本発明の第9の実施形態によるアドレス電極AjのアドレスパルスとY電極Yiのスキャンパルスを示す図であり、図7と比べてアドレスパルスの立ち下がりが1段である点が異なる。本実施形態では、最高電圧Vaから最低電圧GNDに1段で立ち下がる。期間T15は、図7ではアドレスパルスの電圧がVa/2であった期間に相当し、本実施形態ではアドレス電極A3をハイインピーダンス状態にする。ハイインピーダンス状態にすることにより、アドレスパルスはアドレス電源電圧Va/2にならず、電圧Vaを維持することができる。その詳細は、後に図18(A)及び(B)を参照しながら説明する。
本実施形態によれば、アドレスパルスは、2段階で立ち上がり、1段で立ち下がる。本実施形態は、第1の実施形態と同様に、図6の場合に比べて、アドレスパルスによる電力低減、及び安定的なアドレス放電の両立が可能である。なお、本実施形態は、アドレスパルスの立ち下がり時の電力回収は行われず、第1の実施形態よりも消費電力は大きい。しかし、本実施形態は、第1の実施形態に比べ、アドレスパルスの最高電圧Vaの期間Taが長くなり、安定的なアドレス放電を行うことができる。
(第10の実施形態)
図16(A)及び(B)は、本発明の第10の実施形態を示す図である。図16(A)は第1〜第4の実施形態のアドレスパルスを生成するためのアドレス駆動回路6(図1)の構成例を示す回路図、図16(B)はその回路動作を説明するためのタイミングチャートである。なお、図16(B)は、第1及び第2の実施形態のアドレスパルスの例を示す。
まず、図16(A)のアドレス駆動回路の構成を説明する。アドレス駆動回路は、電源回路1601及びアドレスドライバ1602を有する。第1及び第2の実施形態では、電圧Va1及びVa2は電圧Va/2である。第3及び第4の実施形態では、電圧Va1=Va/4、電圧Va2=3Va/4である。
スイッチSW1は、電圧Va2及び容量1612の下端間に接続される。スイッチSW2は、容量1612の下端及びグランド間に接続される。ダイオード1611は、アノードが電圧Va1に接続され、カソードが容量1612の上端に接続される。ダイオード1611のカソードの電圧は、アドレス電源電圧Vbである。
スイッチSW3は、ダイオード1611のカソード及びアドレス電極A3間に接続される。スイッチSW4は、アドレス電極A3及びグランド間に接続される。アドレス電極A3は、パネル容量Cpを介してX電極Xi及びY電極Yiに接続される。他のアドレス電極A1,A2等も、アドレス電極A3と同様に、2個のスイッチを介して、ダイオード1611のカソード及びグランドに接続される。
次に、図16(B)を参照しながら、図16(A)の回路の動作を説明する。時刻t1の前では、スイッチSW1はオフ、スイッチSW2はオン、スイッチSW3はオフ、スイッチSW4はオンである。スイッチSW4がオンであるので、アドレス電極A3の電圧はグランドGNDになる。
次に、時刻t1では、スイッチSW3はオンになり、スイッチSW4はオフになる。容量1612には電圧Va1が充電され、アドレス電源電圧Vb及びアドレス電極A3の電圧は電圧Va1(例えばVa/2)になる。
次に、時刻t2では、スイッチSW1はオンになり、スイッチSW2はオフになる。アドレス電源電圧Vb及びアドレス電極A3の電圧はVa1+Va2の電圧(例えばVa)になる。
次に、時刻t3では、スイッチSW1はオフになり、スイッチSW2はオンになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、電圧Va1に下がる。アドレス電極A3の電力は容量1612に回収される。
次に、時刻t4では、スイッチSW1はオン、スイッチSW2はオフ、スイッチSW3はオフ、スイッチSW4はオンになる。アドレス電極A3の電圧は、グランドGNDになる。アドレス電源電圧Vbは、Va1+Va2の電圧(例えばVa)になる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。
(第11の実施形態)
図17(A)及び(B)は、本発明の第11の実施形態を示す図である。図17(A)は第5〜第8の実施形態のアドレスパルスを生成するためのアドレス駆動回路6(図1)の構成例を示す回路図、図17(B)はその回路動作を説明するためのタイミングチャートである。
まず、図17(A)の回路構成を説明する。アドレス駆動回路は、電源回路1701及びアドレスドライバ1702を有する。電圧Va1=Va2=Va3=Va/3である。スイッチSW5は、電圧Va3及び容量1713の下端間に接続される。スイッチSW2は、容量1713の下端及びグランド間に接続される。スイッチSW1は、電圧Va2及び容量1713の上端間に接続される。ダイオード1711は、アノードが電圧Va1に接続され、カソードが容量1712の上端に接続される。容量1712の下端は、容量1713の上端に接続される。ダイオード1711のカソードの電圧は、アドレス電源電圧Vbである。アドレスドライバ1702は、図16(A)のアドレスドライバ1602と同じ構成を有する。
次に、図17(B)を参照しながら、図17(A)の回路の動作を説明する。時刻t1の前では、スイッチSW1はオフ、スイッチSW2はオン、スイッチSW3はオフ、スイッチSW4はオン、スイッチSW5はオフである。スイッチSW4がオンであるので、アドレス電極A3の電圧はグランドGNDになる。
次に、時刻t1では、スイッチSW3はオン、スイッチSW4はオフになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、電圧Va1(=Va/3)になる。
次に、時刻t2では、スイッチSW1はオン、スイッチSW2はオフになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、Va1+Va2の電圧(=2Va/3)になる。
次に、時刻t3では、スイッチSW1はオフ、スイッチSW5はオンになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、Va1+Va2+Va3の電圧(=Va)になる。
次に、時刻t4では、スイッチSW1はオンになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、2Va/3になる。アドレス電極A3の電力は、容量1712及び1713に回収される。
次に、時刻t5では、スイッチSW1はオフ、スイッチSW2はオン、スイッチSW5はオフになる。アドレス電源電圧Vb及びアドレス電極A3の電圧は、Va/3になる。アドレス電極A3の電力は、容量1712及び1713に回収される。
次に、時刻t6では、スイッチSW1はオン、スイッチSW2はオフ、スイッチSW3はオフ、スイッチSW4はオンになる。アドレス電極A3の電圧はグランドGNDになり、アドレス電源電圧Vbは2Va/3になる。
次に、時刻t7では、スイッチSW1はオフになる。アドレス電極A3の電圧はグランドGNDを維持し、アドレス電源電圧VbはVaになる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。
(第12の実施形態)
図18(A)及び(B)は、本発明の第12の実施形態を示す図である。図18(A)は第9の実施形態のアドレスパルスを生成するためのアドレス駆動回路6(図1)の構成例を示す回路図、図18(B)はその回路動作を説明するためのタイミングチャートである。図18(A)の回路構成は、図16(A)のものと同じである。電圧Va1=Va2=Va/2である。
図18(B)を参照しながら、図18(A)の回路の動作を説明する。時刻t1及びt2の動作は、図16(B)のものと同じである。その後、時刻t3では、スイッチSW1はオフ、スイッチSW2はオン、スイッチSW3はオフになる。アドレス電極A3はハイインピーダンス状態になり、電圧Vaを維持する。アドレス電源電圧Vbは、Va/2になる。
次に、時刻t4では、スイッチSW1はオン、スイッチSW2はオフ、スイッチSW4はオンになる。アドレス電極A3の電圧はグランドGNDになり、アドレス電源電圧VbはVaになる。以後、上記の動作を繰り返すことにより、アドレスパルスを生成することができる。
以上のように、第1〜第12の実施形態では、アドレスパルスの立ち上がり及び立ち下がりが2段階又は3段階である場合を例に説明したが、4段階以上でもよい。アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間(例えば、その最低電圧から1段上がった電圧を維持する期間)はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なるようにする。また、アドレスパルスはn段階(nは2以上の整数)で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間(例えば、その最低電圧の1段上の電圧を維持する期間)はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なるようにする。これにより、アドレスパルスの最高電圧Vaの期間Taを長くすることができ、安定的なアドレス放電を行うことができる。さらに、n段階のアドレスパルスにすることにより、消費電力を低減することができる。
また、第1、第2、第5〜第8の実施形態では、その最低電圧からその最高電圧までn段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の1/nずつn段階で立ち上がる。同様に、アドレスパルスは、その最高電圧からその最低電圧までn段階で立ち下がる際に、その最低電圧及びその最高電圧の差電圧の1/nずつn段階で立ち下がる。
第3及び第4の実施形態では、アドレスパルスは、その立ち上がる各段の変化電圧が異なり、その最低電圧から1段立ち上がる変化電圧が他段の変化電圧よりも低い。これを3段アドレスパルスに適用する場合は、1段目がVa/3未満の変化電圧であり、2段目及び3段目がVa/3より高い同じ変化電圧である。すなわち、アドレスパルスは、その立ち上がる各段の変化電圧が一部(2段目及び3段目)同じであり、一部が異なる。
立ち下がり時も同様である。すなわち、アドレスパルスは、その立ち下がる各段の変化電圧が異なり、その最低電圧の1段上からその最低電圧まで立ち下がる変化電圧が他段の変化電圧よりも低い。また、アドレスパルスは、その立ち下がる各段の変化電圧が一部同じであり、一部が異なる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態は、例えば以下のように種々の適用が可能である。
(付記1)
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
前記スキャンパルスを生成するスキャン駆動回路と、
前記アドレスパルスを生成するアドレス駆動回路とを有し、
前記アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なるプラズマディスプレイ装置。
(付記2)
前記所定の期間は、その最低電圧から1段上がった電圧を維持する期間である付記1記載のプラズマディスプレイ装置。
(付記3)
前記アドレスパルスは、その最低電圧からその最高電圧の1段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なる付記2記載のプラズマディスプレイ装置。
(付記4)
前記アドレスパルスは2段階で立ち上がり、その最低電圧から1段上がった電圧はその最高電圧の略1/2である付記1記載のプラズマディスプレイ装置。
(付記5)
前記アドレスパルスは2段階で立ち上がり、その最低電圧から1段上がった電圧はその最高電圧の1/2未満である付記1記載のプラズマディスプレイ装置。
(付記6)
前記アドレスパルスは、その最低電圧からその最高電圧までn段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の1/nずつn段階で立ち上がる付記1記載のプラズマディスプレイ装置。
(付記7)
前記アドレスパルスは、その立ち上がる各段の変化電圧が異なる付記1記載のプラズマディスプレイ装置。
(付記8)
前記アドレスパルスは、その立ち上がる各段の変化電圧が一部同じであり、一部が異なる付記1記載のプラズマディスプレイ装置。
(付記9)
前記アドレスパルスは、その最低電圧から1段立ち上がる変化電圧が他段の変化電圧よりも低い付記1記載のプラズマディスプレイ装置。
(付記10)
前記アドレスパルスは1段で立ち下がる付記1記載のプラズマディスプレイ装置。
(付記11)
前記アドレスパルスはn段階で立ち下がり、その最高電圧の1段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスに重なる付記1記載のプラズマディスプレイ装置。
(付記12)
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
前記スキャンパルスを生成するスキャン駆動回路と、
前記アドレスパルスを生成するアドレス駆動回路とを有し、
前記アドレスパルスはn段階(nは2以上の整数)で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なるプラズマディスプレイ装置。
(付記13)
前記所定の期間は、その最低電圧の1段上の電圧を維持する期間である付記12記載のプラズマディスプレイ装置。
(付記14)
前記アドレスパルスは、その最高電圧の1段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なる付記13記載のプラズマディスプレイ装置。
(付記15)
前記アドレスパルスは2段階で立ち下がり、その最低電圧の1段上の電圧はその最高電圧の略1/2である付記12記載のプラズマディスプレイ装置。
(付記16)
前記アドレスパルスは2段階で立ち下がり、その最低電圧の1段上の電圧はその最高電圧の1/2未満である付記12記載のプラズマディスプレイ装置。
(付記17)
前記アドレスパルスは、その最高電圧からその最低電圧までn段階で立ち下がる際に、その最低電圧及びその最高電圧の差電圧の1/nずつn段階で立ち下がる付記12記載のプラズマディスプレイ装置。
(付記18)
前記アドレスパルスは、その立ち下がる各段の変化電圧が異なる付記12記載のプラズマディスプレイ装置。
(付記19)
前記アドレスパルスは、その立ち下がる各段の変化電圧が一部同じであり、一部が異なる付記12記載のプラズマディスプレイ装置。
(付記20)
前記アドレスパルスは、その最低電圧の1段上からその最低電圧まで立ち下がる変化電圧が他段の変化電圧よりも低い付記12記載のプラズマディスプレイ装置。
(付記21)
前記アドレスパルスはn段階で立ち上がり、その最低電圧からその最高電圧の1段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスに重なる付記12記載のプラズマディスプレイ装置。
(付記22)
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
前記スキャンパルスを生成するスキャン駆動ステップと、
前記アドレスパルスを生成するアドレス駆動ステップとを有し、
前記アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
(付記23)
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
前記スキャンパルスを生成するスキャン駆動ステップと、
前記アドレスパルスを生成するアドレス駆動ステップとを有し、
前記アドレスパルスはn段階(nは2以上の整数)で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
本発明の第1の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 本発明の第1の実施形態によるパネルの構造例を示す分解斜視図である。 本発明の第1の実施形態による各フィールドの構成例を示す概念図である。 リセット期間、アドレス期間及びサステイン期間の動作例を説明するためのタイミングチャートである。 アドレス期間におけるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 消費電力を低減するためのアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第1の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第2の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第3の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第4の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第5の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第6の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第7の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第8の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 本発明の第9の実施形態によるアドレス電極のアドレスパルスとY電極のスキャンパルスを示す図である。 図16(A)及び(B)は本発明の第10の実施形態を示す図である。 図17(A)及び(B)は本発明の第11の実施形態を示す図である。 図18(A)及び(B)は本発明の第12の実施形態を示す図である。
符号の説明
1 前面ガラス基板
2 背面ガラス基板
3 パネル
4 X駆動回路
5 Y駆動回路
6 アドレス駆動回路
7 制御回路
13、16 誘電体層
14 保護層
17 隔壁
18〜20 蛍光体
21〜30 サブフィールド
31 リセット期間
32 アドレス期間
33 サステイン期間

Claims (12)

  1. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
    前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
    前記スキャンパルスを生成するスキャン駆動回路と、
    前記アドレスパルスを生成するアドレス駆動回路とを有し、
    前記アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なるプラズマディスプレイ装置。
  2. 前記所定の期間は、その最低電圧から1段上がった電圧を維持する期間である請求項1記載のプラズマディスプレイ装置。
  3. 前記アドレスパルスは、その最低電圧からその最高電圧の1段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なる請求項2記載のプラズマディスプレイ装置。
  4. 前記アドレスパルスは、その最低電圧からその最高電圧までn段階で立ち上がる際に、その最低電圧及びその最高電圧の差電圧の1/nずつn段階で立ち上がる請求項1記載のプラズマディスプレイ装置。
  5. 前記アドレスパルスは1段で立ち下がる請求項1記載のプラズマディスプレイ装置。
  6. 前記アドレスパルスはn段階で立ち下がり、その最高電圧の1段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスに重なる請求項1記載のプラズマディスプレイ装置。
  7. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
    前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極と、
    前記スキャンパルスを生成するスキャン駆動回路と、
    前記アドレスパルスを生成するアドレス駆動回路とを有し、
    前記アドレスパルスはn段階(nは2以上の整数)で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なるプラズマディスプレイ装置。
  8. 前記所定の期間は、その最低電圧の1段上の電圧を維持する期間である請求項7記載のプラズマディスプレイ装置。
  9. 前記アドレスパルスは、その最高電圧の1段低い電圧を維持してそこからその最低電圧まで立ち下がる期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なる請求項8記載のプラズマディスプレイ装置。
  10. 前記アドレスパルスはn段階で立ち上がり、その最低電圧からその最高電圧の1段低い電圧まで立ち上がって維持する期間はそれに対応するスキャンパルスに重なる請求項7記載のプラズマディスプレイ装置。
  11. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
    前記スキャンパルスを生成するスキャン駆動ステップと、
    前記アドレスパルスを生成するアドレス駆動ステップとを有し、
    前記アドレスパルスはn段階(nは2以上の整数)で立ち上がり、その最低電圧から最高電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ前のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
  12. スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記スキャンパルスに対応してアドレスパルスを印加することにより表示画素を選択するアドレス電極とを有するプラズマディスプレイ装置の駆動方法であって、
    前記スキャンパルスを生成するスキャン駆動ステップと、
    前記アドレスパルスを生成するアドレス駆動ステップとを有し、
    前記アドレスパルスはn段階(nは2以上の整数)で立ち下がり、その最高電圧から最低電圧に至るまでの所定の期間はそれに対応するスキャンパルスの1つ後のスキャンパルスに重なるプラズマディスプレイ装置の駆動方法。
JP2004363314A 2004-12-15 2004-12-15 プラズマディスプレイ装置及びその駆動方法 Expired - Fee Related JP4652797B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004363314A JP4652797B2 (ja) 2004-12-15 2004-12-15 プラズマディスプレイ装置及びその駆動方法
US11/302,520 US7576712B2 (en) 2004-12-15 2005-12-14 Plasma display device and method of driving the same
KR1020050123181A KR100684671B1 (ko) 2004-12-15 2005-12-14 플라즈마 디스플레이 장치 및 그 구동 방법
CNB2005101318690A CN100433098C (zh) 2004-12-15 2005-12-15 等离子显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363314A JP4652797B2 (ja) 2004-12-15 2004-12-15 プラズマディスプレイ装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010133157A Division JP4653250B2 (ja) 2010-06-10 2010-06-10 プラズマディスプレイ装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2006171330A true JP2006171330A (ja) 2006-06-29
JP4652797B2 JP4652797B2 (ja) 2011-03-16

Family

ID=36652610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363314A Expired - Fee Related JP4652797B2 (ja) 2004-12-15 2004-12-15 プラズマディスプレイ装置及びその駆動方法

Country Status (4)

Country Link
US (1) US7576712B2 (ja)
JP (1) JP4652797B2 (ja)
KR (1) KR100684671B1 (ja)
CN (1) CN100433098C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230078A (ja) * 2008-03-25 2009-10-08 Hitachi Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2009282305A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
WO2010073447A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287809B2 (ja) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 表示装置及びその駆動方法
KR100774916B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100775835B1 (ko) * 2006-01-13 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080039054A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 플라즈마 디스플레이 패널에서 어드레스 전극의 구동 방법및 구동 장치
KR20080048891A (ko) * 2006-11-29 2008-06-03 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100867579B1 (ko) * 2007-02-12 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 장치
EP1968037A3 (fr) * 2007-03-08 2009-09-16 Stmicroelectronics Sa Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma
KR100879879B1 (ko) 2007-09-28 2009-01-22 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168998A (ja) * 1987-01-06 1988-07-12 シャープ株式会社 薄膜el表示装置の駆動回路
JP2000148083A (ja) * 1998-01-22 2000-05-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2000330508A (ja) * 1999-05-25 2000-11-30 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP2001051649A (ja) * 1999-08-05 2001-02-23 Nec Corp Ac型プラズマディスプレイの駆動方法及び駆動装置
JP2003050561A (ja) * 2001-08-08 2003-02-21 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル
JP2003122295A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161225A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 駆動回路及びこれを用いた表示装置
DE69911984T2 (de) * 1998-09-04 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad
JP3628195B2 (ja) * 1998-12-24 2005-03-09 富士通株式会社 プラズマディスプレイパネル装置
JP2001005423A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
FR2805918B1 (fr) * 2000-03-06 2002-05-24 Thomson Plasma Procede de commande d'un panneau d'affichage au plasma
JP4612947B2 (ja) * 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
KR100421671B1 (ko) * 2001-06-19 2004-03-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100426189B1 (ko) * 2001-08-08 2004-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100436707B1 (ko) * 2001-09-26 2004-06-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168998A (ja) * 1987-01-06 1988-07-12 シャープ株式会社 薄膜el表示装置の駆動回路
JP2000148083A (ja) * 1998-01-22 2000-05-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2000330508A (ja) * 1999-05-25 2000-11-30 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP2001051649A (ja) * 1999-08-05 2001-02-23 Nec Corp Ac型プラズマディスプレイの駆動方法及び駆動装置
JP2003050561A (ja) * 2001-08-08 2003-02-21 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル
JP2003122295A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230078A (ja) * 2008-03-25 2009-10-08 Hitachi Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP4583465B2 (ja) * 2008-03-25 2010-11-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2009282305A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
WO2010073447A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
JPWO2010073447A1 (ja) * 2008-12-25 2012-05-31 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
US8390559B2 (en) 2008-12-25 2013-03-05 Panasonic Corporation Display driving apparatus, display module package, display panel module, and television set
JP5167373B2 (ja) * 2008-12-25 2013-03-21 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット

Also Published As

Publication number Publication date
CN100433098C (zh) 2008-11-12
KR100684671B1 (ko) 2007-02-22
KR20060067887A (ko) 2006-06-20
JP4652797B2 (ja) 2011-03-16
CN1790461A (zh) 2006-06-21
US7576712B2 (en) 2009-08-18
US20060152167A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
KR100684671B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
US6867552B2 (en) Method of driving plasma display device and plasma display device
KR100825164B1 (ko) 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치
JP5112618B2 (ja) プラズマディスプレイ装置及びその駆動方法
JP2003255888A (ja) プラズマディスプレイパネルの駆動方法
JP2006154830A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
EP1598799A2 (en) Plasma display apparatus and driving method thereof
JP2005331956A5 (ja)
JP2005338842A (ja) プラズマディスプレイ装置
KR100582205B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US8325110B2 (en) Power supply and driver for plasma display panel
JP2006189829A (ja) プラズマディスプレイ装置及びその駆動方法
JP4653250B2 (ja) プラズマディスプレイ装置及びその駆動方法
US20060220994A1 (en) Plasma display device and method for driving the same
JP2005234372A (ja) プラズマディスプレイ及びその駆動方法
KR100551123B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100511791B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20070236416A1 (en) Method of driving plasma display panel
KR100563072B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP5183476B2 (ja) プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
JP2007072472A (ja) プラズマディスプレイ装置及びその駆動方法
US20080111495A1 (en) Energy recovery circuit of display panel and apparatus for driving display panel including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees