KR100684671B1 - 플라즈마 디스플레이 장치 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100684671B1
KR100684671B1 KR1020050123181A KR20050123181A KR100684671B1 KR 100684671 B1 KR100684671 B1 KR 100684671B1 KR 1020050123181 A KR1020050123181 A KR 1020050123181A KR 20050123181 A KR20050123181 A KR 20050123181A KR 100684671 B1 KR100684671 B1 KR 100684671B1
Authority
KR
South Korea
Prior art keywords
voltage
address
pulse
scan
electrode
Prior art date
Application number
KR1020050123181A
Other languages
English (en)
Other versions
KR20060067887A (ko
Inventor
아끼히로 다까기
다까시 사사끼
아끼라 오쯔까
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20060067887A publication Critical patent/KR20060067887A/ko
Application granted granted Critical
Publication of KR100684671B1 publication Critical patent/KR100684671B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

어드레스 펄스를 생성할 때의 소비 전력을 저감하고, 또한 그 어드레스 펄스에 의해 안정된 표시 화소의 선택을 행하는 것을 과제로 한다. 스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극(Y1∼Y5)과, 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극(A3)과, 스캔 펄스를 생성하는 스캔 구동 회로와, 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖는 플라즈마 디스플레이 장치가 제공된다. 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩된다.
플라즈마 디스플레이, 어드레스 펄스, 어드레스 방전, 스캔 펄스, 화소

Description

플라즈마 디스플레이 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
도 1은, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 장치의 구성예를 도시하는 도면.
도 2는, 본 발명의 제1 실시예에 따른 패널의 구조예를 도시하는 분해 사시도.
도 3은, 본 발명의 제1 실시예에 따른 각 필드의 구성예를 도시하는 개념도.
도 4는, 리세트 기간, 어드레스 기간 및 서스테인 기간의 동작예를 설명하기 위한 타이밍차트.
도 5는, 어드레스 기간에서의 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 6은, 소비 전력을 저감하기 위한 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 7은, 본 발명의 제1 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 8은, 본 발명의 제2 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 9는, 본 발명의 제3 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 10은, 본 발명의 제4 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 11은, 본 발명의 제5 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 12는, 본 발명의 제6 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 13은, 본 발명의 제7 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 14는, 본 발명의 제8 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 15는, 본 발명의 제9 실시예에 따른 어드레스 전극의 어드레스 펄스와 Y 전극의 스캔 펄스를 도시하는 도면.
도 16의 (A) 및 (B)는, 본 발명의 제10 실시예를 도시하는 도면.
도 17의 (A) 및 (B)는, 본 발명의 제11 실시예를 도시하는 도면.
도 18의 (A) 및 (B)는, 본 발명의 제12 실시예를 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
1: 전면 글래스 기판
2: 배면 글래스 기판
3: 패널
4: X 구동 회로
5: Y 구동 회로
6: 어드레스 구동 회로
7: 제어 회로
13, 16: 유전체층
14: 보호층
17: 격벽
18∼20: 형광체
21∼30: 서브 필드
31: 리세트 기간
32: 어드레스 기간
33: 서스테인 기간
본 발명은, 플라즈마 디스플레이 장치 및 그 구동 방법에 관한 것이다.
플라즈마 디스플레이는, 대형의 평면형 디스플레이이며, 가정용의 벽걸이 텔레비전으로서도 보급이 시작되고 있다. 더욱 보급하기 위해서는, CRT와 같은 정도의 표시 품질 및 가격이 요구되고 있다.
본 발명의 목적은, 어드레스 펄스를 생성할 때의 소비 전력을 저감하고, 또한 그 어드레스 펄스에 의해 안정된 표시 화소의 선택을 행하는 것이다.
본 발명의 일 관점에 따르면, 스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과, 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극과, 스캔 펄스를 생성하는 스캔 구동 회로와, 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖는 플라즈마 디스플레이 장치가 제공된다. 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩된다.
(제1 실시예)
도 1은, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 장치의 구성예를 도시하는 도면이다. 참조 번호 3은 플라즈마 디스플레이 패널, 참조 번호 4는 X 구동 회로, 참조 번호 5는 Y(스캔) 구동 회로, 참조 번호 6은 어드레스 구동 회로, 참조 번호 7은 제어 회로이다.
제어 회로(7)는, X 구동 회로(4), Y 구동 회로(5) 및 어드레스 구동 회로(6)를 제어한다. X 구동 회로(4)는, 복수의 X 전극(X1, X2,…)에 소정의 전압을 공급한다. 이하, X 전극(X1, X2, …)의 각각을 또는 이들의 총칭을, X 전극 Xi라고 하고, i는 첨자를 의미한다. Y 구동 회로(5)는, 복수의 Y(스캔) 전극(Y1, Y2,…)에 소정의 전압을 공급한다. 이하, Y 전극(Y1, Y2,…)의 각각을 또는 이들의 총칭을, Y 전극 Yi라고 하고, i는 첨자를 의미한다. 어드레스 구동 회로(6)는, 복수의 어드레스 전극(Al, A2,…)에 소정의 전압을 공급한다. 이하, 어드레스 전극(A1, A2,…)의 각각을 또는 이들의 총칭을, 어드레스 전극 Aj라고 하고, j는 첨자를 의미한다.
패널(3)에서는, Y 전극(Yi) 및 X 전극(Xi)이 수평 방향으로 병렬로 연장되는 행을 형성하고, 어드레스 전극(Aj)이 수직 방향으로 연장되는 열을 형성한다. Y 전극(Yi) 및 X 전극(Xi)은, 수직 방향으로 교대로 배치된다. Y 전극(Yi) 및 어드레스 전극(Aj)은, i행 j열의 2차원 행렬을 형성한다. 표시 셀(Cij)은, Y 전극(Yi) 및 어드레스 전극(Aj)의 교점 및 그것에 대응하여 인접하는 X 전극(Xi)에 의해 형성된다. 이 표시 셀(Cij)이 화소에 대응하고, 패널(3)은 2차원 화상을 표시할 수 있다.
도 2는, 본 발명의 제1 실시예에 따른 패널(3)의 구조예를 도시하는 분해 사시도이다. 참조 번호 1은 전면 글래스 기판, 참조 번호 2는 배면 글래스 기판, 참조 번호 13 및 16은 유전체층, 참조 번호 14는 보호층, 참조 번호 17은 격벽(리브), 참조 번호 18∼20은 형광체이다.
X 전극(Xi) 및 Y 전극(Yi)은, 전면 글래스 기판(1) 위에 형성되어 있다. 그 위에는, 방전 공간에 대하여 절연하기 위한 유전체층(13)이 피착되어 있다. 또한 그 위에는, MgO(산화마그네슘) 보호층(14)이 피착되어 있다. 한편, 어드레스 전극(Aj)은, 전면 글래스 기판(1)과 대향하여 배치된 배면 글래스 기판(2) 위에 형성된 다. 그 위에는, 유전체층(16)이 피착된다. 더욱 그 위에는, 형광체(18∼20)가 피착되어 있다. 격벽(17)의 내면에는, 적, 청, 녹색의 형광체(18∼20)가 스트라이프 형상으로 각 색상별로 배열, 도색되어 있다. X 전극(Xi) 및 Y 전극(Yi) 사이의 방전에 의해서 형광체(18∼20)를 여기하여 각 색이 발광한다. 전면 글래스 기판(1) 및 배면 글래스 기판(2) 사이의 방전 공간에는, Ne+Xe 페닝 가스 등이 봉입되어 있다.
도 3은, 본 발명의 제1 실시예에 따른 각 필드의 구성예를 나타내는 개념도이다. 참조 번호 21∼30은 서브 필드, 참조 번호 31은 리세트 기간, 참조 번호 32는 어드레스 기간, 참조 번호 33은 서스테인 기간이다.
화상은, 예를 들면 60 필드/초로 형성된다. 1 필드는, 예를 들면, 제1 서브 필드(21), 제2 서브 필드(22), …, 제10 서브 필드(30)에 의해 형성된다. 각 서브 필드(21∼30)는, 리세트 기간(31), 어드레스 기간(32) 및 서스테인(유지 방전) 기간(33)에 의해 구성된다.
도 4는, 리세트 기간(31), 어드레스 기간(32) 및 서스테인 기간(33)의 동작예를 설명하기 위한 타이밍차트이다. 리세트 기간(31)에서는, X 전극(Xi) 및 Y 전극(Yi)에 소정의 전압을 인가하여, 표시 셀(Cij)의 초기화를 행한다.
어드레스 기간(32)에서는, Y 전극(Y1, Y2,…)에 대하여 스캔 펄스를 순차적으로 스캔하여 인가하고, 그 스캔 펄스에 대응하여 어드레스 펄스를 어드레스 전극(Aj)에 인가함으로써 표시 화소를 선택한다. Y 전극(Yi)의 스캔 펄스에 대응하여 어드레스 전극(Aj)의 어드레스 펄스가 생성되면, 그 Y 전극(Yi) 및 X 전극(Xi)의 표시 셀이 선택된다. Y 전극(Yi)의 스캔 펄스에 대응하여 어드레스 전극(Aj)의 어드레스 펄스가 생성되지 않으면, 그 Y 전극(Yi) 및 X 전극(Xi)의 표시 셀이 선택되지 않는다. 스캔 펄스에 대응하여 어드레스 펄스가 생성되면, 어드레스 전극(Aj) 및 Y 전극(Yi) 사이의 어드레스 방전이 발생하고, 그것을 트리거로 하여 X 전극(Xi) 및 Y 전극(Yi) 사이에서 방전이 발생하고, X 전극(Xi)에 마이너스 음전하가 축적되고, Y 전극(Yi)에 플러스 전하가 축적된다.
서스테인 기간(33)에서는, X 전극(Xi) 및 Y 전극(Yi) 사이에 서로 역상의 서스테인 펄스가 인가되고, 선택된 표시 셀의 X 전극(Xi) 및 Y 전극(Yi) 사이에서 서스테인 방전을 행하여, 발광을 행한다. 도 3의 각 서브 필드(21∼30)에서는, X 전극(Xi) 및 Y 전극(Yi) 사이의 서스테인 펄스 수(서스테인 기간(33)의 길이)가 서로 다르다. 이것에 의해, 계조치를 정할 수 있다.
도 5는, 어드레스 기간(32)에서의 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이다. 도 5의 상부에, Y 전극(Y1∼Y5)과 어드레스 전극(A1∼A5)의 2차원 행렬을 나타낸다. "○" 표시는 어드레스 전극(A1∼A5)의 어드레스 펄스가 생성되고, Y 전극(Y1∼Y5) 및 어드레스 전극(A1∼A5) 사이에서 어드레스 방전되는 개소를 나타낸다.
도 5의 하부에서는, 상기의 2차원 행렬에 대응하는 어드레스 전극(A3)의 어드레스 펄스와 Y 전극(Y1∼Y5)의 스캔 펄스를 나타낸다. 스캔 펄스는, 마이너스의 펄스이며, Y 전극(Y1∼Y5)에 대하여 순차적으로 스캔하여 인가된다. 어드레스 전극(A3)의 어드레스 펄스는, Y 전극(Y1, Y3, Y5)의 스캔 펄스 시에 생성되고, Y 전 극(Y2, Y4)의 스캔 펄스 시에는 생성되지 않는다. 즉, Y 전극(Yl, Y3, Y5)의 스캔 펄스와 어드레스 전극(A3)의 어드레스 펄스 사이에서 어드레스 방전이 발생하고, Y 전극(Yl, Y3, Y5)의 표시 셀이 선택되며, 그 후의 서스테인 기간(33)에서 점등한다. 이 어드레스 펄스는, 최저 전압(그랜드 GND)으로부터 1단계로 최고 전압 Va로 상승하고, 최고 전압 Va로부터 1단계로 최저 전압(그랜드 GND)으로 하강하는 펄스이다. 이 어드레스 펄스를 생성하기 위한 어드레스 전원 전압은, 그랜드 GND에 대하여 일정한 전압 Va이다.
상기한 바와 같은 점등 패턴은, 예를 들면 어드레스 전극(A3)에 주목하면, 어드레스 전극(A3)과 Y 전극(Y3)의 교점(A3, Y3)을 선택할 때, 인접하는 교점(A2, Y3) 및 (A4, Y3)가 선택되어 있지 않다. 그 때문에, 어드레스 전극(A2-A3) 사이, 및 어드레스 전극(A3-A4) 사이에 선간 용량이 보인다. 또한, 어드레스 전극(A3) 자신은, 교점(A3, Y1)이 온, 교점(A3, Y2)이 오프 등으로 온/오프를 반복하고 있기 때문에, 어드레스 전원 전압에 의한 소비 전력이 크다. 그래서, 화질은 떨어지지만 서브 필드 수를 줄이면, 소비 전력의 저감을 행할 수 있다.
도 6은, 소비 전력을 저감하기 위한 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 5와 비교하여 어드레스 전극(Aj)의 어드레스 펄스가 서로 다르다. 예를 들면, 어드레스 전극(A3)의 어드레스 펄스는, 최저 전압(그랜드 GND)으로부터 2단계로 최고 전압 Va로 상승하고, 최고 전압 Va로부터 2단계로 최저 전압(그랜드 GND)으로 하강하는 펄스이다. 즉, 그랜드 GND로부터 전압 Va/2로 상승하고, 전압 Va/2로부터 전압 Va로 상승한다. 그리고, 전압 Va 로부터 전압 Va/2로 하강하고, 전압 Va/2로부터 그랜드 GND로 하강한다. 이 어드레스 펄스를 생성하기 위한 어드레스 전원 전압은, 그랜드 GND에 대하여 전압 Va 및 Va/2의 펄스 전압이다.
이 어드레스 펄스의 소비 전력을 설명한다. 소비 전력 P는, P=CV2/2으로 표현된다. 도 5의 경우, 어드레스 펄스의 전압은 Va이기 때문에, 소비 전력 P는 CVa2/2으로 된다.
다음으로, 도 6의 경우의 소비 전력을 설명한다. 각 단계의 소비 전력 P는, P=C×(변위 전압)×(도달 전압)/2으로 표현된다. 그랜드 GND로부터 전압 Va/2로의 1단계째의 상승의 소비 전력 P1은, P1=C×(Va/2)×(Va/2)/2=CVa2/8이다. 전압 Va/2로부터 전압 Va로의 2단계째의 상승의 소비 전력 P2는, P2=C×(Va/2)×Va/2=CVa2/4이다. 전압 Va로부터 전압 Va/2로의 1단계째의 하강의 소비 전력 P3은, P3=C×(Va/2)×(Va/2)/2=CVa2/8이다. 여기서, 전력 회수 회로를 이용하여, 1단계째의 하강의 전력 P3을 회수하고, 그 회수한 전력 P3을 이용하여 1단계째 및 2단계째의 상승의 전력 P1 및 P2를 소비한다. 전압 Va/2로부터 그랜드 GND로의 2단계째의 하강은, 어드레스 전극(A3)을 그랜드 GND에 접속하여 클램프하기 때문에, 전력은 소비되지 않는다. 1개의 어드레스 펄스 전체의 소비 전력 P는, P=P1+P2-P3=CVa2/4이다.
따라서, 도 6의 2단계 어드레스 펄스는, 도 5의 1단계 어드레스 펄스에 비 해, 소비 전력이 1/2로 된다. 또한, 전력 회수 회로의 상세 내용은, 나중에 도 16 등을 참조하면서 설명한다.
이상과 같이, 어드레스 펄스의 상승 및 하강을 2단계로 함으로써, 소비 전력의 저감을 도모할 수 있다. 그러나, 도 6의 경우, 도 5의 경우에 비해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 짧아지고, 그것에 의해 안정적인 어드레스 방전을 행할 수 없게 될 문제점이 발생한다.
도 7은, 본 발명의 제1 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 6과 비교하여 2단계 어드레스 펄스의 타이밍이 서로 다르다. 예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스의 기간 T1에서, 어드레스 펄스는 그랜드 GND로부터 전압 Va/2로 상승하고, 그 전압 Va/2를 유지한다. 그 후, Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 전압 Va/2로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스는 전압 Va로부터 전압 Va/2로 하강하고, 전압 Va/2를 유지한다. 그 후, 어드레스 펄스가 전압 Va/2로부터 그랜드 GND로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다.
어드레스 펄스는, 도 6과 마찬가지로, 상승 및 하강을 2단계로 행한다. 1단계째의 전압 Va/2로의 상승은, 1개 전의 Y 전극(Y2)의 스캔 펄스의 선택시에 행한다. 2단계째의 전압 Va로의 상승은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다. 1단계째의 전압 Va/2로의 하강은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다. 2 단계째의 그랜드 GND로의 하강은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다.
이 어드레스 펄스는, Y 전극(Y3)의 스캔 펄스와의 사이에서 어드레스 방전을 행하기 위한 것이다. 어드레스 펄스는, 그 최저 전압 GND로부터 1단계 올라간 전압 Va/2를 유지하는 기간 T1이 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스의 기간에 중첩된다. 이것에 의해, 도 6의 경우에 비해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다. 또한, 도 6과 마찬가지로, 2단계 어드레스 펄스로 함으로써, 소비 전력을 저감할 수 있다. 또한, 기간 T1에서는, 어드레스 펄스의 전압은 Va/2로 낮기 때문에, Y 전극(Y2)에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예에 따르면, 어드레스 기간의 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다.
(제2 실시예)
도 8은, 본 발명의 제2 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 7과 비교하여 2단계 어드레스 펄스의 타이밍이 서로 다르다. 예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 그랜드 GND로부터 전압 Va/2로 상승하고, 그 전압 Va/2를 유지한다. 그 후, 어드레스 펄스는 전압 Va/2로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스가 전압 Va로부터 전압 Va/2로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다. 그 후, 어드레스 펄스는 전압 Va/2로부터 그랜드 GND로 하강한다. 즉, Y 전극(Y3)의 스캔 펄스의 1개 후의 Y 전극(Y4)의 스캔 펄스의 기간 T2에서, 어드레스 펄스는 전압 Va/2를 유지하고, 그랜드 GND로 하강한다.
어드레스 펄스는, 도 7과 마찬가지로, 상승 및 하강을 2단계로 행한다. 1단계째의 전압 Va/2로의 상승은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다. 2단계째의 전압 Va로의 상승은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다. 1단계째의 전압 Va/2로의 하강은, Y 전극(Y3)의 스캔 펄스의 선택시에 행한다. 2단계째의 그랜드 GND로의 하강은, 1개 후의 Y 전극(Y4)의 스캔 펄스의 선택시에 행한다.
이 어드레스 펄스는, Y 전극(Y3)의 스캔 펄스 사이에서 어드레스 방전을 행하기 위한 것이다. 어드레스 펄스는, 하강시에 그 최저 전압 GND보다 1단계 위의 전압 Va/2를 유지하는 기간은 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 후의 Y 전극(Y4)의 스캔 펄스의 기간 T2에 중첩된다. 이것에 의해, 도 6의 경우에 비해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다. 또한, 도 7과 마찬가지로, 2단계 어드레스 펄스로 함으로써, 소비 전력을 저감할 수 있다. 또한, 기간 T2에서는, 어드레스 펄스의 전압은 Va/2로 낮기 때문에, Y 전극(Y4)에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예에 따르면, 어드레스 기간의 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다.
(제3 실시예)
도 9는, 본 발명의 제3 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 7과 비교하여 2단계 어드레스 펄 스의 전압이 서로 다르다. 도 7에서는, 어드레스 펄스는 상승 및 하강이 2단계이고, 그 최저 전압 GND보다 1단계 위의 전압 Va/2는 그 최고 전압 Va의 대략 1/2이다. 본 실시예에서는, 어드레스 펄스는 상승 및 하강이 2단계이고, 그 최저 전압 GND보다 1단계 위의 전압 Va/4는 그 최고 전압 Va의 1/2 미만이다.
어드레스 전극(A3)의 어드레스 펄스가, Y 전극(Y3)의 스캔 펄스 사이에서 어드레스 방전을 행하는 경우를 예로 설명한다. Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스의 기간 T1에서, 어드레스 펄스는 그랜드 GND로부터 전압 Va/4로 상승하고, 그 전압 Va/4를 유지한다. 그 후, Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 전압 Va/4로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스는 전압 Va로부터 전압 Va/4로 하강하고, 전압 Va/4를 유지한다. 그 후, 어드레스 펄스는 전압 Va/4로부터 그랜드 GND로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다.
본 실시예는, 제1 실시예와 마찬가지로, 어드레스 기간의 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다. 제1 실시예의 기간 T1에서는, 어드레스 펄스의 전압은 Va/2이다. 패널면 내의 변동에 의해 표시 셀마다 어드레스 전극 및 Y 전극 사이의 방전 전압치가 서로 다른 경우가 있다. 이것에 의해, 전압 Va/2라 하더라도 잘못해서 어드레스 방전하는 표시 셀이 출현할 가능성이 있다. 그래서, 본 실시예의 기간 T1에서는, 어드레스 펄스의 전압을 보다 낮은 Va/4로 함으로써, Y 전극(Y2)에 대하여 잘못해서 어드레스 방전이 발생하는 것을 방지할 수 있다.
(제4 실시예)
도 10은, 본 발명의 제4 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 8과 비교하여 2단계 어드레스 펄스의 전압이 서로 다르다. 도 8에서는, 어드레스 펄스는 상승 및 하강이 2단계이고, 그 최저 전압 GND보다 1단계 위의 전압 Va/2는 그 최고 전압 Va의 대략 1/2이다. 본 실시예에서는, 어드레스 펄스는 상승 및 하강이 2단계이고, 그 최저 전압 GND보다 1단계 위의 전압 Va/4는 그 최고 전압 Va의 1/2 미만이다.
어드레스 전극(A3)의 어드레스 펄스가, Y 전극(Y3)의 스캔 펄스 사이에서 어드레스 방전을 행하는 경우를 예로 설명한다. Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 그랜드 GND로부터 전압 Va/4로 상승하고, 그 전압 Va/4를 유지한다. 그 후, 어드레스 펄스는 전압 Va/4로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스가 전압 Va로부터 전압 Va/4로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다. 그 후, 어드레스 펄스는 전압 Va/4로부터 그랜드 GND로 하강한다. 즉, Y 전극(Y3)의 스캔 펄스의 1개 후의 Y 전극(Y4)의 스캔 펄스의 기간 T2에서, 어드레스 펄스는 전압 Va/4를 유지하고, 그랜드 GND로 하강한다.
본 실시예는, 제2 실시예와 마찬가지로, 어드레스 기간의 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다. 제2 실시예의 기간 T2에서는, 어드레스 펄스의 전압은 Va/2이다. 패널면 내의 변동에 의해 표시 셀마다 어드레스 전극 및 Y 전극 사이의 방전 전압치가 서로 다른 경우가 있다. 이것에 의해, 전압 Va/2라 하더라도 잘못해서 어드레스 방전하는 표시 셀이 출현할 가능성이 있다. 그래서, 본 실시예의 기간 T2에서는, 어드레스 펄스의 전압을 보다 낮은 Va/4로 함으로써, Y 전극(Y4)에 대하여 잘못해서 어드레스 방전이 발생하는 것을 방지할 수 있다.
(제5 실시예)
도 11은, 본 발명의 제5 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 7과 비교하여 3단계 어드레스 펄스인 점이 서로 다르다. 도 7에서는 어드레스 펄스는 상승 및 하강이 2단계이지만, 본 실시예에서는 어드레스 펄스는 상승 및 하강이 3단계이다.
예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스의 기간 T11 내에서, 어드레스 펄스는 그랜드 GND로부터 전압 Va/3로 상승하여 그 전압 Va/3를 유지하고, 전압 Va/3로부터 전압 2Va/3로 상승하여 그 전압 2Va/3를 유지한다. 그 후, Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 전압 2Va/3로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스는 전압 Va로부터 전압 2Va/3로 하강하고, 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va/3로 하강하고, 전압 Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 그랜드 GND로 하강한다. 그 후, Y 전극(Y3)의 스캔 펄스가 상승한다.
어드레스 펄스는, 그 최저 전압 GND로부터 그 최고 전압 Va보다 1단계 낮은 전압 2Va/3까지 상승하여 유지하는 기간 T11은 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스에 중첩된다. 이것에 의해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있 다. 또한, 기간 T11에서는, 어드레스 펄스의 전압은 Va/3 또는 2Va/3로 낮기 때문에, Y 전극(Y2)에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예는, 제1 실시예와 마찬가지로, 어드레스 기간의 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다. 또한, 제1 실시예의 2단계 어드레스 펄스에 비해, 본 실시예의 3단계 어드레스 펄스는 보다 소비 전력을 저감할 수 있다.
(제6 실시예)
도 12는, 본 발명의 제6 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 11과 비교하여 3단계 어드레스 펄스의 타이밍이 서로 다르다. 도 11에서는 어드레스 펄스의 상승시를 1개 전의 스캔 펄스에 중첩되도록 했지만, 본 실시예에서는 어드레스 펄스의 하강시를 1개 후의 스캔 펄스에 중첩되도록 한다.
예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 그랜드 GND로부터 전압 Va/3로 상승하고, 그 전압 Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 전압 2Va/3로 상승하고, 그 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스가 전압 Va로부터 전압 2Va/3로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va/3로 하강하고, 그 전압 Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 그랜드 GND로 하강하고, 그랜드 GND를 유지한다.
어드레스 펄스는, 하강시에 그 최고 전압 Va보다 1단계 낮은 전압 2Va/3를 유지하여 거기서부터 그 최저 전압 GND까지 하강하는 기간 T12는 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 후인 Y 전극(Y4)의 스캔 펄스에 중첩된다. 이것에 의해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다. 또한, 기간 T12에서는, 어드레스 펄스의 전압은 Va/3 또는 2 Va/3로 낮기 때문에, Y 전극(Y4)에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예는, 제5 실시예와 마찬가지로, 3단계 어드레스 펄스에 의한 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다.
(제7 실시예)
도 13은, 본 발명의 제7 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 11과 비교하여 3단계 어드레스 펄스의 타이밍이 서로 다르다. 도 11에서는 어드레스 펄스의 상승기간 T11이 Y 전극(Y2)의 스캔 펄스에 중첩되도록 했지만, 본 실시예에서는 어드레스 전극(A3)의 어드레스 펄스가 그 최저 전압 GND로부터 1단계 올라간 전압 Va/3를 유지하는 기간 T13은 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스에 중첩되도록 한다.
예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스의 기간 T13 내에서, 어드레스 펄스는 그랜드 GND로부터 전압 Va/3로 상승하고, 그 전압 Va/3를 유지한다. 그 후, Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스 는 전압 Va/3로부터 전압 2Va/3로 상승하고, 그 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스는 전압 Va로부터 전압 2Va/3로 하강하고, 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va/3로 하강하고, 전압 Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 그랜드 GND로 하강한다. 그 후, Y 전극(Y3)의 스캔 펄스가 상승한다.
어드레스 펄스는, 그 최저 전압 GND로부터 1단계 올라간 전압 Va/3를 유지하는 기간 T13은 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 전의 Y 전극(Y2)의 스캔 펄스에 중첩된다. 이것에 의해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다. 또한, 기간 T13에서는, 어드레스 펄스의 전압은 Va/3로 낮기 때문에, Y 전극(Y2)에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예는, 제5 실시예와 마찬가지로, 3단계 어드레스 펄스에 의한 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다.
(제8 실시예)
도 14는, 본 발명의 제8 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 12와 비교하여 3단계 어드레스 펄스의 타이밍이 서로 다르다. 도 12에서는 어드레스 펄스의 하강기간 T12가 Y 전극(Y4)의 스캔 펄스에 중첩되도록 했지만, 본 실시예에서는 어드레스 전극(A3)의 어드레스 펄스가 그 최저 전압 GND보다 1단계 위의 전압 Va/3를 유지하는 기간 T14 는 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 후의 Y 전극(Y4)의 스캔 펄스에 중첩되도록 한다.
예로서, Y 전극(Y3)의 스캔 펄스에 대응하는 어드레스 전극(A3)의 어드레스 펄스를 설명한다. Y 전극(Y3)의 스캔 펄스가 하강하면, 어드레스 펄스는 그랜드 GND로부터 전압 Va/3로 상승하고, 그 전압 Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 전압 2Va/3로 상승하고, 그 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스는 전압 2Va/3로부터 전압 Va로 상승하고, 전압 Va를 유지한다. 그 후, 어드레스 펄스는 전압 Va로부터 전압 2Va/3로 하강하고, 전압 2Va/3를 유지한다. 그 후, 어드레스 펄스가 전압 2Va/3로부터 전압 Va/3로 하강하면, Y 전극(Y3)의 스캔 펄스가 상승한다. 그 후, 어드레스 펄스는 전압 Va/3로부터 그랜드 GND로 하강하고, 그랜드 GND를 유지한다.
어드레스 펄스는, 하강시에 그 최저 전압 GND보다 1단계 위의 전압 Va/3를 유지하는 기간 T14가 그것에 대응하는 Y 전극(Y3)의 스캔 펄스의 1개 후의 Y 전극(Y4)의 스캔 펄스에 중첩되도록 한다. 이것에 의해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다. 또한, 기간 T14에서는, 어드레스 펄스의 전압은 Va/3로 낮기 때문에, Y 전극 Y4에 대하여 잘못해서 어드레스 방전이 발생하는 일은 없다. 따라서, 본 실시예는, 제6 및 제7 실시예와 마찬가지로, 3단계 어드레스 펄스에 의한 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다.
(제9 실시예)
도 15는, 본 발명의 제9 실시예에 따른 어드레스 전극(Aj)의 어드레스 펄스와 Y 전극(Yi)의 스캔 펄스를 도시하는 도면이며, 도 7과 비교하여 어드레스 펄스의 하강이 1단계인 점이 서로 다르다. 본 실시예에서는, 최고 전압 Va로부터 최저 전압 GND로 1단계로 하강한다. 기간 T15는, 도 7에서는 어드레스 펄스의 전압이 Va/2이었던 기간에 상당하고, 본 실시예에서는 어드레스 전극(A3)을 하이 임피던스 상태로 한다. 하이 임피던스 상태로 함으로써, 어드레스 펄스는 어드레스 전원 전압 Va/2로 되지 않고, 전압 Va를 유지할 수 있다. 그 상세 내용은, 이후에 도 18의 (A) 및 (B)를 참조하면서 설명한다.
본 실시예에 따르면, 어드레스 펄스는, 2단계로 상승하고, 1단계로 하강한다. 본 실시예는, 제1 실시예와 마찬가지로, 도 6의 경우에 비교하여, 어드레스 펄스에 의한 전력 저감, 및 안정적인 어드레스 방전의 양립이 가능하다. 또한, 본 실시예는, 어드레스 펄스의 하강시의 전력 회수는 행해지지 않고, 제1 실시예보다도 소비 전력은 크다. 그러나, 본 실시예는, 제1 실시예에 비교하여, 어드레스 펄스의 최고 전압 Va의 기간(Ta)이 길어지고, 안정적인 어드레스 방전을 행할 수 있다.
(제10 실시예)
도 16의 (A) 및 (B)는, 본 발명의 제10 실시예를 도시하는 도면이다. 도 16의 (A)는 제1∼제4 실시예의 어드레스 펄스를 생성하기 위한 어드레스 구동 회로(6)(도 1)의 구성예를 도시하는 회로도, 도 16의 (B)는 그 회로 동작을 설명하기 위한 타이밍차트이다. 또한, 도 16의 (B)는, 제1 및 제2 실시예의 어드레스 펄스 의 예를 도시한다.
먼저, 도 16의 (A)의 어드레스 구동 회로의 구성을 설명한다. 어드레스 구동 회로는, 전원 회로(1601) 및 어드레스 드라이버(1602)를 갖는다. 제1 및 제2 실시예에서는, 전압 Va1 및 Va2는 전압 Va/2이다. 제3 및 제4 실시예에서는, 전압 Va1=Va/4, 전압 Va2=3Va/4이다.
스위치(SW1)는, 전압 Va2 및 용량(1612)의 하단 사이에 접속된다. 스위치(SW2)는, 용량(1612)의 하단 및 그랜드 사이에 접속된다. 다이오드(1611)는, 애노드가 전압 Va1에 접속되고, 캐소드가 용량(1612)의 상단에 접속된다. 다이오드(1611)의 캐소드의 전압은, 어드레스 전원 전압(Vb)이다.
스위치(SW3)는, 다이오드(1611)의 캐소드 및 어드레스 전극(A3) 사이에 접속된다. 스위치(SW4)는, 어드레스 전극(A3) 및 그랜드 사이에 접속된다. 어드레스 전극(A3)은, 패널 용량 Cp를 통하여 X 전극(Xi) 및 Y 전극(Yi)에 접속된다. 다른 어드레스 전극(A1, A2) 등도, 어드레스 전극(A3)과 마찬가지로, 2개의 스위치를 통하여, 다이오드(1611)의 캐소드 및 그랜드에 접속된다.
다음으로, 도 16의 (B)를 참조하면서, 도 16의 (A)의 회로의 동작을 설명한다. 시각 t1의 전에서는, 스위치(SW1)는 오프, 스위치(SW2)는 온, 스위치(SW3)는 오프, 스위치(SW4)는 온이다. 스위치(SW4)가 온이므로, 어드레스 전극(A3)의 전압은 그랜드 GND로 된다.
다음으로, 시각 t1에서는, 스위치(SW3)는 온으로 되고, 스위치(SW4)는 오프로 된다. 용량(1612)에는 전압 Va1이 충전되고, 어드레스 전원 전압(Vb) 및 어드 레스 전극(A3)의 전압은 전압 Va1(예를 들면 Va/2)로 된다.
다음으로, 시각 t2에서는, 스위치(SW1)는 온으로 되고, 스위치(SW2)는 오프로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은 Va1+Va2의 전압(예를 들면 Va)으로 된다.
다음으로, 시각 t3에서는, 스위치(SW1)는 오프로 되고, 스위치(SW2)는 온으로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, 전압 Va1로 내려간다. 어드레스 전극(A3)의 전력은 용량(1612)에 회수된다.
다음으로, 시각 t4에서는, 스위치(SW1)는 온, 스위치(SW2)는 오프, 스위치(SW3)는 오프, 스위치(SW4)는 온으로 된다. 어드레스 전극(A3)의 전압은, 그랜드 GND로 된다. 어드레스 전원 전압(Vb)은, Va1+Va2의 전압(예를 들면 Va)으로 된다. 이후, 상기의 동작을 반복함으로써, 어드레스 펄스를 생성할 수 있다.
(제11 실시예)
도 17의 (A) 및 (b)는, 본 발명의 제11 실시예를 도시하는 도면이다. 도 17의 (A)는 제5∼제8 실시예의 어드레스 펄스를 생성하기 위한 어드레스 구동 회로(6)(도 1)의 구성예를 도시하는 회로도, 도 17의 (B)는 그 회로 동작을 설명하기 위한 타이밍차트이다.
먼저, 도 17의 (A)의 회로 구성을 설명한다. 어드레스 구동 회로는, 전원 회로(1701) 및 어드레스 드라이버(1702)를 갖는다. 전압 Va1=Va2=Va3=Va/3이다. 스위치(SW5)는, 전압 Va3 및 용량(1713)의 하단 사이에 접속된다. 스위치(SW2)는, 용량(1713)의 하단 및 그랜드 사이에 접속된다. 스위치(SW1)는, 전압 Va2 및 용량 (1713)의 상단 사이에 접속된다. 다이오드(1711)는, 애노드가 전압 Va1에 접속되고, 캐소드가 용량(1712)의 상단에 접속된다. 용량(1712)의 하단은, 용량(1713)의 상단에 접속된다. 다이오드(1711)의 캐소드의 전압은, 어드레스 전원 전압(Vb)이다. 어드레스 드라이버(1702)는, 도 16의 (A)의 어드레스 드라이버(1602)와 동일한 구성을 갖는다.
다음으로, 도 17의 (B)를 참조하면서, 도 17의 (A)의 회로의 동작을 설명한다. 시각 t1의 전에서는, 스위치(SW1)는 오프, 스위치(SW2)는 온, 스위치(SW3)는 오프, 스위치(SW4)는 온, 스위치(SW5)는 오프이다. 스위치(SW4)가 온이므로, 어드레스 전극(A3)의 전압은 그랜드 GND로 된다.
다음으로, 시각 t1에서는, 스위치(SW3)는 온, 스위치(SW4)는 오프로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, 전압 Va1(=Va/3)로 된다.
다음으로, 시각 t2에서는, 스위치(SW1)는 온, 스위치(SW2)는 오프로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, Va1+Va2의 전압(=2Va/3)으로 된다.
다음으로, 시각 t3에서는, 스위치(SW1)는 오프, 스위치(SW5)는 온으로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, Va1+Va2+Va3의 전압(=Va)으로 된다.
다음으로, 시각 t4에서는, 스위치(SW1)는 온으로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, 2Va/3로 된다. 어드레스 전극(A3)의 전력은, 용량(1712 및 1713)에 회수된다.
다음으로, 시각 t5에서는, 스위치(SW1)는 오프, 스위치(SW2)는 온, 스위치(SW5)는 오프로 된다. 어드레스 전원 전압(Vb) 및 어드레스 전극(A3)의 전압은, Va/3로 된다. 어드레스 전극(A3)의 전력은, 용량(1712 및 1713)에 회수된다.
다음으로, 시각 t6에서는, 스위치(SW1)는 온, 스위치(SW2)는 오프, 스위치(SW3)는 오프, 스위치(SW4)는 온으로 된다. 어드레스 전극(A3)의 전압은 그랜드 GND로 되고, 어드레스 전원 전압(Vb)은 2Va/3로 된다.
다음으로, 시각 t7에서는, 스위치(SW1)는 오프로 된다. 어드레스 전극(A3)의 전압은 그랜드 GND를 유지하고, 어드레스 전원 전압(Vb)은 Va로 된다. 이후, 상기의 동작을 반복함으로써, 어드레스 펄스를 생성할 수 있다.
(제12 실시예)
도 18의 (A) 및 (b)는, 본 발명의 제12 실시예를 도시하는 도면이다. 도 18의 (A)는 제9 실시예의 어드레스 펄스를 생성하기 위한 어드레스 구동 회로(6)(도 1)의 구성예를 도시하는 회로도, 도 18의 (B)는 그 회로 동작을 설명하기 위한 타이밍차트이다. 도 18의 (A)의 회로 구성은, 도 16의 (A)의 것과 동일하다. 전압 Va1=Va2=Va/2이다.
도 18의 (B)를 참조하면서, 도 18의 (A)의 회로의 동작을 설명한다. 시각 t1 및 t2의 동작은, 도 16의 (B)의 것과 동일하다. 그 후, 시각 t3에서는, 스위치(SW1)는 오프, 스위치(SW2)는 온, 스위치(SW3)는 오프로 된다. 어드레스 전극(A3)은 하이 임피던스 상태로 되고, 전압 Va를 유지한다. 어드레스 전원 전압(Vb)은, Va/2로 된다.
다음으로, 시각 t4에서는, 스위치(SW1)는 온, 스위치(SW2)는 오프, 스위치(SW4)는 온으로 된다. 어드레스 전극(A3)의 전압은 그랜드 GND로 되고, 어드레스 전원 전압(Vb)은 Va로 된다. 이후, 상기의 동작을 반복함으로써, 어드레스 펄스를 생성할 수 있다.
이상과 같이, 제1∼제12 실시예에서는, 어드레스 펄스의 상승 및 하강이 2단계 또는 3단계인 경우를 예로 설명했지만, 4단계 이상이어도 된다. 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간(예를 들면, 그 최저 전압으로부터 1단계 올라간 전압을 유지하는 기간)은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되도록 한다. 또한, 어드레스 펄스는 n단계(n은 2 이상의 정수)로 하강하고, 그 최고 전압으로부터 최저 전압에 이르기까지의 소정의 기간(예를 들면, 그 최저 전압보다 1단계 위의 전압을 유지하는 기간)은 그것에 대응하는 스캔 펄스의 1개 후의 스캔 펄스에 중첩되도록 한다. 이것에 의해, 어드레스 펄스의 최고 전압 Va의 기간(Ta)을 길게 할 수 있고, 안정적인 어드레스 방전을 행할 수 있다. 또한, n단계의 어드레스 펄스로 함으로써, 소비 전력을 저감할 수 있다.
또한, 제1, 제2, 제5∼제8 실시예에서는, 그 최저 전압으로부터 그 최고 전압까지 n단계로 상승할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 상승한다. 마찬가지로, 어드레스 펄스는, 그 최고 전압으로부터 그 최저 전압까지 n단계로 하강할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 하강한다.
제3 및 제4 실시예에서는, 어드레스 펄스는, 그 상승하는 각 단계의 변화 전압이 서로 다르고, 그 최저 전압으로부터 1단계 상승하는 변화 전압이 다른 단계의 변화 전압보다도 낮다. 이것을 3단계 어드레스 펄스에 적용하는 경우에는, 1단계째가 Va/3 미만의 변화 전압이며, 2단계째 및 3단계째가 Va/3보다 높은 동일한 변화 전압이다. 즉, 어드레스 펄스는, 그 상승하는 각 단계의 변화 전압이 일부(2단계째 및 3단계째) 동일하며, 일부가 서로 다르다.
하강시도 마찬가지다. 즉, 어드레스 펄스는, 그 하강하는 각 단계의 변화 전압이 서로 다르고, 그 최저 전압보다 1단계 위로부터 그 최저 전압까지 하강하는 변화 전압이 다른 단계의 변화 전압보다도 낮다. 또한, 어드레스 펄스는, 그 하강하는 각 단계의 변화 전압이 일부 동일하며, 일부가 서로 다르다.
또한, 상기 실시예는, 모두 본 발명을 실시하는 데 있어서의 구체화의 예를 나타낸 것에 지나지 않고, 이들에 의해서 본 발명의 기술적 범위가 한정적으로 해석되어서는 안 된다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징으로부터 일탈하지 않고, 여러 가지 형태로 실시할 수 있다.
본 발명의 실시예는, 예를 들면 이하와 같이 여러 가지의 적용이 가능하다.
(부기 1)
스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과,
상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극과,
상기 스캔 펄스를 생성하는 스캔 구동 회로와,
상기 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖고,
상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
(부기 2)
상기 소정의 기간은, 그 최저 전압으로부터 1단계 올라간 전압을 유지하는 기간인 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 3)
상기 어드레스 펄스는, 그 최저 전압으로부터 그 최고 전압보다 1단계 낮은 전압까지 상승하여 유지하는 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되는 부기 2에 기재된 플라즈마 디스플레이 장치.
(부기 4)
상기 어드레스 펄스는 2단계로 상승하고, 그 최저 전압으로부터 1단계 올라간 전압은 그 최고 전압의 대략 1/2인 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 5)
상기 어드레스 펄스는 2단계로 상승하고, 그 최저 전압으로부터 1단계 올라간 전압은 그 최고 전압의 1/2 미만인 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 6)
상기 어드레스 펄스는, 그 최저 전압으로부터 그 최고 전압까지 n단계로 상 승할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 상승하는 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 7)
상기 어드레스 펄스는, 그 상승하는 각 단의 변화 전압이 서로 다른 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 8)
상기 어드레스 펄스는, 그 상승하는 각 단의 변화 전압이 일부 동일하며, 일부가 서로 다른 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 9)
상기 어드레스 펄스는, 그 최저 전압으로부터 1단계 상승하는 변화 전압이 다른 단의 변화 전압보다도 낮은 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 10)
상기 어드레스 펄스는 1단계로 하강하는 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 11)
상기 어드레스 펄스는 n단계로 하강하고, 그 최고 전압보다 1단계 낮은 전압을 유지하여 거기서부터 그 최저 전압까지 하강하는 기간은 그것에 대응하는 스캔 펄스에 중첩되는 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 12)
스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과,
상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극과,
상기 스캔 펄스를 생성하는 스캔 구동 회로와,
상기 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖고,
상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 하강하고, 그 최고 전압으로부터 최저 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 후의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
(부기 13)
상기 소정의 기간은, 그 최저 전압보다 1단계 위의 전압을 유지하는 기간인 부기 12에 기재된 플라즈마 디스플레이 장치.
(부기 14)
상기 어드레스 펄스는, 그 최고 전압보다 1단계 낮은 전압을 유지하여 거기서부터 그 최저 전압까지 하강하는 기간은 그것에 대응하는 스캔 펄스의 1개 후인 스캔 펄스에 중첩되는 부기 13에 기재된 플라즈마 디스플레이 장치.
(부기 15)
상기 어드레스 펄스는 2단계로 하강하고, 그 최저 전압보다 1단계 위의 전압은 그 최고 전압의 대략 1/2인 부기 12에 기재된 플라즈마 디스플레이 장치.
(부기 16)
상기 어드레스 펄스는 2단계로 하강하고, 그 최저 전압보다 1단계 위의 전압은 그 최고 전압의 1/2 미만인 부기 12에 기재된 플라즈마 디스플레이 장치.
(부기 17)
상기 어드레스 펄스는, 그 최고 전압으로부터 그 최저 전압까지 n단계로 하강할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 하강하는 부기 12에 기재된 플라즈마 디스플레이 장치.
(부기 18)
상기 어드레스 펄스는, 그 최저 전압보다 1단계 위로부터 그 최저 전압까지 하강하는 변화 전압이 다른 단의 변화 전압보다도 낮은 부기 12에 기재된 플라즈마 디스플레이 장치.
(부기 19)
상기 어드레스 펄스는 n단계로 상승하고, 그 최저 전압으로부터 그 최고 전압보다 1단계 낮은 전압까지 상승하여 유지하는 기간은 그것에 대응하는 스캔 펄스에 중첩되는 부기 12에 지재된 플라즈마 디스플레이 장치.
(부기 20)
스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과, 상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극을 갖는 플라즈마 디스플레이 장치의 구동 방법으로서,
상기 스캔 펄스를 생성하는 스캔 구동 스텝과,
상기 어드레스 펄스를 생성하는 어드레스 구동 스텝을 갖고,
상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1 개 전의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치의 구동 방법.
어드레스 펄스를 n단계로 상승시킴으로써, 소비 전력을 저감할 수 있다. 또한, 최저 전압으로부터 1단계 올라간 전압을 유지하는 기간을 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩함으로써, 어드레스 펄스의 최고 전압의 기간을 길게 할 수 있고, 안정된 표시 화소의 선택을 행할 수 있다.

Claims (20)

  1. 스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과,
    상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극과,
    상기 스캔 펄스를 생성하는 스캔 구동 회로와,
    상기 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖고,
    상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  2. 제1항에 있어서,
    상기 소정의 기간은, 그 최저 전압으로부터 1단계 올라간 전압을 유지하는 기간인 플라즈마 디스플레이 장치.
  3. 제2항에 있어서,
    상기 어드레스 펄스는, 그 최저 전압으로부터 그 최고 전압보다 1단계 낮은 전압까지 상승하여 유지하는 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  4. 제1항에 있어서,
    상기 어드레스 펄스는 2단계로 상승하고, 그 최저 전압으로부터 1단계 올라간 전압은 그 최고 전압의 대략 1/2인 플라즈마 디스플레이 장치.
  5. 제1항에 있어서,
    상기 어드레스 펄스는 2단계로 상승하고, 그 최저 전압으로부터 1단계 올라간 전압은 그 최고 전압의 1/2 미만인 플라즈마 디스플레이 장치.
  6. 제1항에 있어서,
    상기 어드레스 펄스는, 그 최저 전압으로부터 그 최고 전압까지 n단계로 상승할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 상승하는 플라즈마 디스플레이 장치.
  7. 제1항에 있어서,
    상기 어드레스 펄스는, 그 상승하는 각 단계의 변화 전압이 서로 다른 플라즈마 디스플레이 장치.
  8. 제1항에 있어서,
    상기 어드레스 펄스는, 그 상승하는 각 단계의 변화 전압이 일부 동일하며, 일부가 서로 다른 플라즈마 디스플레이 장치.
  9. 제1항에 있어서,
    상기 어드레스 펄스는, 그 최저 전압으로부터 1단계 상승하는 변화 전압이 다른 단계의 변화 전압보다도 낮은 플라즈마 디스플레이 장치.
  10. 제1항에 있어서,
    상기 어드레스 펄스는 1단계로 하강하는 플라즈마 디스플레이 장치.
  11. 제1항에 있어서,
    상기 어드레스 펄스는 n단계로 하강하고, 그 최고 전압보다 1단계 낮은 전압을 유지하여 거기서부터 그 최저 전압까지 하강하는 기간은 그것에 대응하는 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  12. 스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과,
    상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극과,
    상기 스캔 펄스를 생성하는 스캔 구동 회로와,
    상기 어드레스 펄스를 생성하는 어드레스 구동 회로를 갖고,
    상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 하강하고, 그 최고 전압으로부터 최저 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1 개 후의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  13. 제12항에 있어서,
    상기 소정의 기간은, 그 최저 전압보다 1단계 위의 전압을 유지하는 기간인 플라즈마 디스플레이 장치.
  14. 제13항에 있어서,
    상기 어드레스 펄스는, 그 최고 전압보다 1단계 낮은 전압을 유지하여 거기서부터 그 최저 전압까지 하강하는 기간은 그것에 대응하는 스캔 펄스의 1개 후인 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  15. 제12항에 있어서,
    상기 어드레스 펄스는 2단계로 하강하고, 그 최저 전압보다 1단계 위의 전압은 그 최고 전압의 대략 1/2인 플라즈마 디스플레이 장치.
  16. 제12항에 있어서,
    상기 어드레스 펄스는 2단계로 하강하고, 그 최저 전압보다 1단계 위의 전압은 그 최고 전압의 1/2 미만인 플라즈마 디스플레이 장치.
  17. 제12항에 있어서,
    상기 어드레스 펄스는, 그 최고 전압으로부터 그 최저 전압까지 n단계로 하강할 때에, 그 최저 전압 및 그 최고 전압의 차 전압의 1/n씩 n단계로 하강하는 플라즈마 디스플레이 장치.
  18. 제12항에 있어서,
    상기 어드레스 펄스는, 그 최저 전압보다 1단계 위로부터 그 최저 전압까지 하강하는 변화 전압이 다른 단계의 변화 전압보다도 낮은 플라즈마 디스플레이 장치.
  19. 제12항에 있어서,
    상기 어드레스 펄스는 n단계로 상승하고, 그 최저 전압으로부터 그 최고 전압보다 1단계 낮은 전압까지 상승하여 유지하는 기간은 그것에 대응하는 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치.
  20. 스캔 펄스를 순차적으로 스캔하여 인가하는 복수의 스캔 전극과, 상기 스캔 펄스에 대응하여 어드레스 펄스를 인가함으로써 표시 화소를 선택하는 어드레스 전극을 갖는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 스캔 펄스를 생성하는 스캔 구동 스텝과,
    상기 어드레스 펄스를 생성하는 어드레스 구동 스텝을 갖고,
    상기 어드레스 펄스는 n단계(n은 2 이상의 정수)로 상승하고, 그 최저 전압 으로부터 최고 전압에 이르기까지의 소정의 기간은 그것에 대응하는 스캔 펄스의 1개 전의 스캔 펄스에 중첩되는 플라즈마 디스플레이 장치의 구동 방법.
KR1020050123181A 2004-12-15 2005-12-14 플라즈마 디스플레이 장치 및 그 구동 방법 KR100684671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004363314A JP4652797B2 (ja) 2004-12-15 2004-12-15 プラズマディスプレイ装置及びその駆動方法
JPJP-P-2004-00363314 2004-12-15

Publications (2)

Publication Number Publication Date
KR20060067887A KR20060067887A (ko) 2006-06-20
KR100684671B1 true KR100684671B1 (ko) 2007-02-22

Family

ID=36652610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123181A KR100684671B1 (ko) 2004-12-15 2005-12-14 플라즈마 디스플레이 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US7576712B2 (ko)
JP (1) JP4652797B2 (ko)
KR (1) KR100684671B1 (ko)
CN (1) CN100433098C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287809B2 (ja) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 表示装置及びその駆動方法
KR100774916B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100775835B1 (ko) * 2006-01-13 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080039054A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 플라즈마 디스플레이 패널에서 어드레스 전극의 구동 방법및 구동 장치
KR20080048891A (ko) * 2006-11-29 2008-06-03 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100867579B1 (ko) * 2007-02-12 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 장치
EP1968037A3 (fr) * 2007-03-08 2009-09-16 Stmicroelectronics Sa Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma
KR100879879B1 (ko) 2007-09-28 2009-01-22 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
JP4583465B2 (ja) * 2008-03-25 2010-11-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP5260141B2 (ja) * 2008-05-22 2013-08-14 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
WO2010073447A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161225A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 駆動回路及びこれを用いた表示装置
JP2001005423A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20020025691A (ko) * 2000-09-29 2002-04-04 추후제출 용량성 부하 구동 회로 및 그것을 이용한 플라즈마디스플레이 장치
KR20020096397A (ko) * 2001-06-19 2002-12-31 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR20030013612A (ko) * 2001-08-08 2003-02-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109798B2 (ja) * 1987-01-06 1995-11-22 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
JP3482894B2 (ja) * 1998-01-22 2004-01-06 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法及び画像表示装置
DE69911984T2 (de) * 1998-09-04 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad
JP3628195B2 (ja) * 1998-12-24 2005-03-09 富士通株式会社 プラズマディスプレイパネル装置
JP2000330508A (ja) * 1999-05-25 2000-11-30 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP3539291B2 (ja) * 1999-08-05 2004-07-07 日本電気株式会社 Ａｃ型プラズマディスプレイの駆動方法及び駆動装置
FR2805918B1 (fr) * 2000-03-06 2002-05-24 Thomson Plasma Procede de commande d'un panneau d'affichage au plasma
JP2003050561A (ja) * 2001-08-08 2003-02-21 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル
KR100436707B1 (ko) * 2001-09-26 2004-06-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법
JP2003122295A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161225A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 駆動回路及びこれを用いた表示装置
JP2001005423A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20020025691A (ko) * 2000-09-29 2002-04-04 추후제출 용량성 부하 구동 회로 및 그것을 이용한 플라즈마디스플레이 장치
KR20020096397A (ko) * 2001-06-19 2002-12-31 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR20030013612A (ko) * 2001-08-08 2003-02-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치

Also Published As

Publication number Publication date
CN100433098C (zh) 2008-11-12
KR20060067887A (ko) 2006-06-20
JP4652797B2 (ja) 2011-03-16
JP2006171330A (ja) 2006-06-29
CN1790461A (zh) 2006-06-21
US7576712B2 (en) 2009-08-18
US20060152167A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
KR100684671B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100825164B1 (ko) 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치
US6867552B2 (en) Method of driving plasma display device and plasma display device
KR101187476B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
EP1739648B1 (en) Plasma display apparatus and driving method thereof
JP2006323343A (ja) プラズマディスプレイ装置及びその駆動方法
KR100824862B1 (ko) 플라즈마 디스플레이 장치 및 그 처리 방법
EP1696411A2 (en) Plasma display device
KR100822215B1 (ko) 디스플레이 패널의 구동장치
CN101578646B (zh) 等离子显示装置及等离子面板的驱动方法
KR100764335B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP4653250B2 (ja) プラズマディスプレイ装置及びその駆動方法
US7737920B2 (en) Plasma display apparatus
JP2010033097A (ja) プラズマディスプレイ装置及びその制御方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100488153B1 (ko) 플라즈마 디스플레이 패널의 구동방법
EP1876580A2 (en) Apparatus for driving plasma display panel
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
EP2061021A2 (en) Method of driving plasma display panel
US20080111495A1 (en) Energy recovery circuit of display panel and apparatus for driving display panel including the same
KR20070097198A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
JP2009186805A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010020044A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee