WO2010131466A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2010131466A1
WO2010131466A1 PCT/JP2010/003230 JP2010003230W WO2010131466A1 WO 2010131466 A1 WO2010131466 A1 WO 2010131466A1 JP 2010003230 W JP2010003230 W JP 2010003230W WO 2010131466 A1 WO2010131466 A1 WO 2010131466A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
voltage
sustain
discharge
period
Prior art date
Application number
PCT/JP2010/003230
Other languages
English (en)
French (fr)
Inventor
坂井雄一
小川兼司
吉濱豊
赤松慶治
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to KR1020117026776A priority Critical patent/KR20120011873A/ko
Priority to CN2010800204507A priority patent/CN102422340A/zh
Priority to US13/262,684 priority patent/US20120050253A1/en
Priority to JP2011513247A priority patent/JPWO2010131466A1/ja
Publication of WO2010131466A1 publication Critical patent/WO2010131466A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a plasma display panel driving method and a plasma display device used for a wall-mounted television or a large monitor.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other.
  • a front plate a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • a plurality of parallel data electrodes are formed on a back glass substrate, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. .
  • the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition. Then, the front plate and the back plate are arranged to face each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing 5% xenon in a partial pressure ratio is sealed.
  • a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of red (R), green (G) and blue (B) colors are excited and emitted by the ultraviolet rays, thereby performing color display. It is carried out.
  • the subfield method is generally used as a method for driving the panel.
  • one field is divided into a plurality of subfields, and light emission and non-light emission of each discharge cell are controlled in each subfield.
  • gradation display is performed by controlling the number of times of light emission generated in one field.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization discharge is generated in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed in each discharge cell, and priming particles (excited particles for generating the address discharge) for generating the address discharge stably are generated.
  • a scan pulse is sequentially applied to the scan electrodes, and an address pulse corresponding to an image signal to be displayed is selectively applied to the data electrodes.
  • an address discharge is generated between the scan electrode and the data electrode to form wall charges (hereinafter, this operation is also referred to as “address”).
  • sustain pulses of the number of times determined for each subfield are alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode.
  • a sustain discharge is generated in the discharge cell in which the wall charge is formed by the address discharge, and the phosphor layer of the discharge cell emits light. In this way, an image is displayed in the image display area of the panel.
  • One of the important factors in improving the image display quality on the panel is the improvement in contrast.
  • a driving method is disclosed in which light emission not related to gradation display is reduced as much as possible to improve the contrast ratio.
  • an initialization operation for generating an initializing discharge in all the discharge cells is performed in an initializing period of one subfield among a plurality of subfields constituting one field. Further, in the initializing period of the other subfield, an initializing operation is performed in which initializing discharge is selectively performed on the discharge cells in which the sustain discharge has been performed in the immediately preceding sustain period.
  • black luminance The luminance of the black display area where no sustain discharge occurs (hereinafter abbreviated as “black luminance”) varies depending on light emission not related to image display.
  • This light emission is, for example, light emission caused by initialization discharge.
  • light emission in the black display region is only weak light emission when the initialization operation is performed on all the discharge cells. Thereby, it is possible to reduce the black luminance and display an image with high contrast (for example, refer to Patent Document 1).
  • the maximum voltage of the initialization waveform when performing the initialization operation that generates the initialization discharge in all the discharge cells is lowered to reduce the light emission luminance at the initialization discharge, thereby further increasing the black luminance of the display image. Attempts have been made to lower it.
  • a panel having a plurality of discharge cells each having a display electrode pair and a data electrode each including a scan electrode and a sustain electrode is applied to the scan electrode by applying an initialization waveform to the discharge cell.
  • the scan pulse is applied to the scan electrode
  • the first voltage is applied to the sustain electrode
  • the address pulse is selectively applied to the data electrode
  • the address discharge is generated in the discharge cell to emit light.
  • a panel for gradation display by providing a plurality of subfields in one field, each having an address period for performing a sustain discharge in a discharge cell in which an address discharge is generated by alternately applying a sustain pulse to display electrode pairs
  • the first voltage is applied. Ya either a ramp voltage which falls applied to the sustain electrode, period for applying a ramp voltage to its lowered to the sustain electrodes, and applying a second voltage to the data electrodes.
  • FIG. 1 is an exploded perspective view showing the structure of the panel according to Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the panel according to Embodiment 1 of the present invention.
  • FIG. 3 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel according to Embodiment 1 of the present invention.
  • FIG. 4 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing a configuration example of a scan electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of the panel according to Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the panel according to Embodiment 1 of the present invention.
  • FIG. 3 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel according to Embodiment 1 of the
  • FIG. 6 is a circuit diagram showing a configuration example of the sustain electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a configuration example of the data electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 8 is a timing chart for explaining an example of the operation of the scan electrode driving circuit in the initializing period of the specific cell initializing subfield according to the first embodiment of the present invention.
  • FIG. 9 is a diagram showing an example of generation patterns of forced initialization waveforms and non-initialization waveforms in the first embodiment of the present invention.
  • FIG. 10 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel according to Embodiment 2 of the present invention.
  • FIG. 11 is a circuit diagram showing a configuration example of the sustain electrode driving circuit of the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 12 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel according to Embodiment 3 of the present invention.
  • FIG. 13 is a waveform diagram showing another example of the drive voltage waveform applied to each electrode of the panel according to Embodiment 3 of the present invention.
  • FIG. 14 is a waveform diagram showing still another example of the drive voltage waveform applied to each electrode of the panel according to Embodiment 3 of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 according to Embodiment 1 of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustain electrode 23 are formed on a glass front plate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • the protective layer 26 is formed of a material mainly composed of magnesium oxide (MgO) having a large secondary electron emission coefficient and excellent durability.
  • MgO magnesium oxide
  • a plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front plate 21 and the back plate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween. And the outer peripheral part is sealed with sealing materials, such as glass frit.
  • a mixed gas of neon and xenon is sealed as a discharge gas in the discharge space inside.
  • a discharge gas having a xenon partial pressure of about 10% is used in order to improve luminous efficiency.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32. These discharge cells discharge and emit light to display an image.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • the mixing ratio of the discharge gas is not limited to the above-described numerical values, and may be other mixing ratios.
  • FIG. 2 is an electrode array diagram of panel 10 in accordance with the first exemplary embodiment of the present invention.
  • panel 10 is driven by the subfield method.
  • this subfield method one field is divided into a plurality of subfields on the time axis, luminance weights are set for each subfield, and light emission / non-light emission of each discharge cell is controlled for each subfield. Displays the key.
  • one field is composed of eight subfields (first SF, second SF,..., Eighth SF), and each subfield is 1, 2, 4, 8, 16, 32, A configuration having luminance weights of 64 and 128 can be adopted.
  • the sustain period of each subfield the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined luminance magnification is applied to each display electrode pair 24.
  • any one of a plurality of initialization operations including a “forced initialization operation” is selectively performed in the initialization period.
  • the plurality of initialization operations are, for example, “forced initialization operation”, “non-initialization operation”, and “selective initialization operation”.
  • an initializing operation for selectively performing “forced initializing operation” and “non-initializing operation” is performed, and other subfields In the initialization period, “selective initialization operation” is performed.
  • the “forced initializing operation” refers to an initializing operation in which a forcible initializing waveform described later is applied to the scan electrode 22 and an initializing discharge is generated in the discharge cell regardless of the immediately preceding subfield operation. is there. Further, the “non-initialization operation” is an initialization operation that does not generate an initialization discharge in the discharge cells due to an up-ramp voltage L1 described later. The “selective initializing operation” is an initializing operation that generates an initializing discharge only in a discharge cell that has generated a sustaining discharge during the sustaining period of the immediately preceding subfield.
  • an initialization operation for selectively performing a forced initialization operation and a non-initialization operation in the initialization period of one subfield is referred to as a “specific cell initialization operation”.
  • a subfield that performs a specific cell initialization operation during the initialization period is referred to as a “specific cell initialization subfield”
  • a subfield that performs a selective initialization operation during the initialization period is referred to as a “selective initialization subfield”.
  • a non-initialization subfield for performing a non-initialization operation in all discharge cells is generated in the initialization period. Yes. That is, the non-initializing subfield is a subfield in which an initializing discharge with an up-ramp voltage L1 described later is not generated in all the discharge cells.
  • one field is composed of eight subfields (first SF, second SF,..., Eighth SF), and the first SF includes a specific cell initialization subfield and a non-initialization subfield.
  • the second SF to the eighth SF are selected initialization subfields.
  • movement is changed for every field so that the frequency which performs forced initialization operation
  • an example will be described in which the frequency of the forced initializing operation in each discharge cell is once in 6 fields.
  • the frequency of the forced initialization operation is once in a plurality of fields. For example, in the example shown in the present embodiment, this frequency is once every six fields. Therefore, the frequency of performing the forced initialization operation can be reduced as compared with the configuration in which the forced initialization operation is performed at a rate of once per field.
  • the black luminance which is the luminance of the black display area where no sustain discharge occurs, changes according to the frequency of the forced initialization operation. Therefore, by reducing the frequency of the forced initialization operation, it is possible to reduce the black luminance in the display image and increase the contrast.
  • a field having a specific cell initialization subfield (for example, first SF) and a plurality of selective initialization subfields (for example, second SF to eighth SF) will be referred to as a “specific cell initialization field”.
  • a field having a non-initialization subfield (for example, first SF) and a plurality of selective initialization subfields (for example, second SF to eighth SF) is referred to as a “non-initialization field”.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • FIG. 3 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of panel 10 in the first exemplary embodiment of the present invention.
  • FIG. 3 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SC2 that performs the address operation second in the address period, and scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080). ), Drive voltage waveforms of sustain electrode SU1 through sustain electrode SUn, and data electrode D1 through data electrode Dm.
  • FIG. 3 shows driving voltage waveforms of two subfields. That is, it indicates the final subfield (eighth SF) of the non-initialization field and the first subfield (first SF) of the specific cell initialization field.
  • the first SF of the specific cell initialization field is a specific cell initialization subfield
  • both the specific cell initialization field and the non-initialization field are subfields other than the first SF are selective initialization subfields. It is.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from each electrode based on subfield data.
  • the subfield data is data indicating light emission / non-light emission for each subfield.
  • a forced initializing waveform is applied to the (1 + 3 ⁇ N) th (N is an integer) scan electrode SC (1 + 3 ⁇ N) from the top in terms of arrangement, and the other scan electrodes 22 are arranged.
  • the forced initializing waveform is an initializing waveform for performing the forced initializing operation, that is, an initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the non-initializing waveform is an initializing waveform for performing the non-initializing operation, that is, an initializing waveform that does not generate an initializing discharge with an up-ramp voltage L1 described later in the discharge cell.
  • 0 (V) is applied to the sustain electrodes SU1 to SUn, and a positive voltage Vd that is the third voltage is applied to the data electrodes D1 to Dm.
  • a voltage Vi1 is applied to the scan electrode SC (1 + 3 ⁇ N), and a ramp voltage (hereinafter referred to as “a slope of about 0.5 V / ⁇ sec) gradually increases from the voltage Vi1 to the voltage Vi2.
  • voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU (1 + 3 ⁇ N)
  • voltage Vi2 is set to a voltage higher than the discharge start voltage with respect to sustain electrode SU (1 + 3 ⁇ N).
  • the applied voltage of the scan electrode SC (1 + 3 ⁇ N) drops from the voltage Vi2 to the voltage Vi3 that is lower than the voltage Vi2.
  • Positive voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, and 0 (V) is applied to data electrode D1 through data electrode Dm.
  • a ramp voltage (hereinafter referred to as “down-ramp voltage L2”) that gradually decreases (for example, with a gradient of about ⁇ 0.5 V / ⁇ sec) from the voltage Vi3 to the negative voltage Vi4 is applied to the scan electrode SC (1 + 3 ⁇ N).
  • voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU (1 + 3 ⁇ N)
  • voltage Vi4 is set to a voltage higher than the discharge start voltage with respect to sustain electrode SU (1 + 3 ⁇ N).
  • the above waveform is a forced initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the above-described operation performed by applying the forced initialization waveform to the scan electrode 22 is the forced initialization operation.
  • the scan electrodes 22 other than the scan electrode SC (1 + 3 ⁇ N) do not apply the voltage Vi1 in the first half of the initialization period of the first SF, and remain at 0 (V), and from 0 (V) to the voltage Vi2 ′.
  • An up-ramp voltage L1 ′ that gradually rises toward is applied.
  • This up-ramp voltage L1 ' has the same slope as the up-ramp voltage L1, and continues to rise for the same time as the up-ramp voltage L1. Therefore, the voltage Vi2 'is equal to a voltage obtained by subtracting the voltage Vi1 from the voltage Vi2.
  • each voltage and the up-ramp voltage L ⁇ b> 1 ′ are set so that the voltage Vi ⁇ b> 2 ′ is less than the discharge start voltage with respect to the sustain electrode 23.
  • the discharge that occurs when the up-ramp voltage L1 is applied does not substantially occur.
  • the down-ramp voltage L2 is applied to the scan electrodes 22 other than the scan electrode SC (1 + 3 ⁇ N) similarly to the scan electrode SC (1 + 3 ⁇ N).
  • the above waveforms are uninitialized waveforms.
  • the above-described operation performed by applying the non-initializing waveform to the scan electrode 22 is the non-initializing operation.
  • the duration of the initialization discharge changes according to the magnitude of the voltage Vi2, which is the maximum voltage of the up-ramp voltage L1. Therefore, if the voltage Vi2 is reduced, the duration of the initialization discharge can be shortened. Since the black luminance changes according to the light emission by the forced initialization operation, the light emission during the forced initialization operation is reduced by shortening the duration of the initialization discharge, thereby further increasing the black luminance of the display image. Can be reduced.
  • the upper portions of the scan electrode 22 and the sustain electrode 23 are covered with the protective layer 26 made of a material mainly composed of MgO having a large secondary electron emission coefficient.
  • the upper portion of the data electrode 32 is covered with a phosphor layer 35 having a smaller secondary electron emission coefficient than the protective layer 26. Therefore, when performing the initialization operation, it is possible to generate the initialization discharge more stably if the discharge is generated between the scan electrode 22 and the sustain electrode 23 before the scan electrode 22 and the data electrode 32. it can.
  • a discharge cell in which such a strong discharge has occurred may be in the same wall charge state as that in which writing is performed. In such a case, the discharge discharge occurs in the discharge cell regardless of the address operation.
  • a phenomenon in which a sustain discharge occurs in a discharge cell regardless of whether or not an address operation is performed and light emission occurs is referred to as an “initialization bright spot”.
  • wall charges and priming particles decrease with time. Therefore, in the configuration in which the forced initialization operation is performed only once in a plurality of fields in each discharge cell, the forced initializing operation is performed in comparison with the configuration in which the forced initialization operation is performed once in each field.
  • the interval for performing the crystallization operation becomes long, and the wall charges and priming particles are likely to be insufficient. For this reason, when such panel driving is performed, strong discharge is likely to occur, and initialization bright spots are also likely to occur.
  • This strong discharge is considered to be caused by the occurrence of the discharge between the scan electrode 22 and the data electrode 32 before the scan electrode 22 and the sustain electrode 23 as described above. Therefore, if the discharge can be generated between the scan electrode 22 and the sustain electrode 23 before the scan electrode 22 and the data electrode 32, the generation of the strong discharge can be suppressed.
  • a positive voltage Vd may be applied to the data electrode 32 during a period in which the up-ramp voltage L1 is applied to the scan electrode 22.
  • the potential difference between the scan electrode 22 and the data electrode 32 is reduced by the amount of application of the voltage Vd, and discharge is likely to occur between the scan electrode 22 and the sustain electrode 23 before the scan electrode 22 and the data electrode 32. Become. Thus, generation of strong discharge can be suppressed.
  • the initialization discharge may not occur even when the up-ramp voltage L1 is applied to the scan electrode 22.
  • the discharge cell in which the initializing discharge does not occur an address failure due to a lack of wall charge occurs in the subsequent address, and the sustain discharge does not occur.
  • a discharge cell in which no sustain discharge occurs regardless of whether or not an address operation is performed is referred to as a “non-lighted cell”.
  • the positive voltage Vd is applied to the data electrode 32 during the period during which the up-ramp voltage L1 is applied, the initialization discharge can be stably generated, so that it is possible to prevent the occurrence of unlit cells. .
  • the forced initialization waveform in the present invention is not limited to the waveform described above.
  • the forced initializing waveform may be any waveform as long as the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the uninitialized waveform in the present invention is not limited to the waveform described above.
  • the non-initializing waveform shown in this embodiment is merely an example of a waveform in which the initializing discharge does not occur in the discharge cell in the first half of the initializing period.
  • the first half of the initializing period is 0 ( Any waveform may be used as long as the initializing discharge does not occur in the first half of the initializing period, such as the waveform clamped to V).
  • a forced initializing waveform is applied to a predetermined scanning electrode 22 (for example, scanning electrode SC (1 + 3 ⁇ N)), and a non-initializing waveform is applied to the other scanning electrode 22 to force a specific discharge cell.
  • the initializing operation is performed, and the specific cell initializing operation in the initializing period of the specific cell initializing subfield in which the non-initializing operation is performed in other discharge cells is completed.
  • first, positive voltage Ve which is the first voltage
  • voltage Vcc is applied to scan electrode SC1 through scan electrode SCn.
  • a negative scan pulse voltage Va is applied to the first scan electrode SC1 from the top (first row) in terms of arrangement, and the discharge cell to emit light in the first row among the data electrodes D1 to Dm.
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd ⁇ voltage Va) between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1.
  • the difference is added and exceeds the discharge start voltage.
  • a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the same as the difference between externally applied voltages (voltage Ve ⁇ voltage Va).
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge generated between data electrode Dk and scan electrode SC1 can be triggered to generate a discharge between sustain electrode SU1 and scan electrode SC1 in a region intersecting with data electrode Dk.
  • an address discharge occurs in the discharge cell to emit light, a positive wall voltage is accumulated on scan electrode SC1, a negative wall voltage is accumulated on sustain electrode SU1, and a negative wall voltage is also accumulated on data electrode Dk. Accumulated.
  • address discharge is caused in the discharge cells to be lit in the first row, and wall voltage is accumulated on each electrode.
  • the voltage at the intersection of data electrode D1 to data electrode Dm and scan electrode SC1 to which address pulse voltage Vd has not been applied does not exceed the discharge start voltage, so address discharge does not occur.
  • the above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.
  • the number of sustain pulses obtained by multiplying the brightness weight by a predetermined brightness magnification is alternately applied to the display electrode pair 24. Then, a sustain discharge is generated in the discharge cell that has generated the address discharge, and the discharge cell is caused to emit light.
  • positive sustain pulse voltage Vs is applied to scan electrode SC1 through scan electrode SCn, and a ground potential that is a base potential, that is, 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage difference between scan electrode SCi and sustain electrode SUi is the sustain pulse voltage Vs, and the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi is It is added and exceeds the discharge start voltage.
  • a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light due to the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs.
  • sustain pulses of the number obtained by multiplying the luminance weight by the luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and a potential difference is generated between the electrodes of display electrode pair 24. give.
  • the sustain discharge is continuously generated in the discharge cells that have caused the address discharge in the address period.
  • 0 (V) is applied to scan electrode SC1 to scan electrode SCn while 0 (V) is applied to sustain electrode SU1 to sustain electrode SUn and data electrode D1 to data electrode Dm.
  • a ramp voltage (hereinafter referred to as “erasing ramp voltage L3”) that gradually increases (for example, at a gradient of about 10 V / ⁇ sec) toward voltage Vers exceeding the discharge start voltage is applied. Thereby, a weak discharge is continuously generated between the sustain electrode SUi and the scan electrode SCi of the discharge cell in which the sustain discharge has occurred.
  • the charged particles generated by the weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi. Go.
  • the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi are the difference between the voltage applied to the scan electrode SCi and the discharge start voltage, for example ( The voltage Vers minus the discharge start voltage).
  • the selective initializing waveform is applied to all the scan electrodes 22.
  • the selective initialization waveform in the present embodiment is a drive voltage waveform in which the first half of the forced initialization waveform is omitted.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • 0 (V) is applied to data electrode D1 through data electrode Dm.
  • the scan electrode SC1 to the scan electrode SCn receive a down-ramp voltage L4 that decreases from a voltage (for example, 0 (V)) lower than the discharge start voltage toward the negative voltage Vi4 at the same gradient as the down-ramp voltage L2. Apply.
  • the above waveform is a selective initializing waveform in which initializing discharge is generated only in the discharge cells that have generated sustain discharge in the sustain period of the immediately preceding subfield.
  • the above-described operation performed by applying the selective initialization waveform to all the scan electrodes 22 is the selective initialization operation.
  • the selective initialization waveform in the present invention is not limited to the waveform described above.
  • the selective initialization waveform may be any waveform as long as it generates a reset discharge only in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield.
  • a configuration has been described in which the down-ramp voltage L4 is generated with the same gradient.
  • the down-ramp voltage L4 is divided into a plurality of periods, and the down-ramp voltage L4 is generated by changing the gradient in each period. It is good also as a structure.
  • the same drive voltage waveform as that in the first SF address period is applied to each electrode.
  • the drive voltage waveform similar to that in the sustain period of the first SF is applied to each electrode except for the number of sustain pulses generated.
  • the same drive voltage waveform as that of the second SF is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • the initialization operation performed by applying the up-ramp voltage L1 to the scan electrode 22 becomes more stable, and the effect of preventing the occurrence of the initialization bright spot and the unlit cell is enhanced. Can do. Therefore, it is desirable that the voltage value of the voltage Vd be as high as possible.
  • This unnecessary discharge greatly reduces the wall charge remaining in the discharge cell.
  • the forced initializing operation is not performed in the discharge cells that perform the non-initializing operation (in the example shown in FIG. 3, for example, the discharge cells formed on the scan electrode SC2 and the scan electrode SCn), May be used in subsequent write operations without being initialized. Therefore, when this unnecessary discharge occurs in the discharge cell that performs the non-initialization operation, the subsequent address operation (for example, the address operation in the address period of the first SF) is performed with the wall charge necessary for the address operation greatly reduced. It will be. Therefore, in the discharge cell, an address operation is performed with insufficient wall charges, and there is a possibility that an address failure occurs and the cell becomes a non-lighted cell.
  • the scan pulse has been applied to all the scan electrodes 22.
  • 0 (V) is applied to scan electrode SC1 through scan electrode SCn
  • positive voltage that is the first voltage is applied to sustain electrode SU1 through sustain electrode SUn.
  • a down-ramp voltage L5 that gently falls from the voltage Ve to the ground potential that is the base potential (for example, with a gradient of about ⁇ 2.5 V / ⁇ sec) is applied.
  • Vd which is the second voltage, is applied to the data electrodes D1 to Dm during the period in which the down-ramp voltage L5 is applied to the sustain electrodes SU1 to SUn.
  • the voltages on the data electrodes D1 to Dm are negative walls accumulated therein. It will drop by the amount of voltage. Thereby, it is possible to suppress unnecessary discharge that occurs when the voltage Vd is applied to the data electrodes D1 to Dm.
  • the configuration in which the second voltage and the third voltage are equal to each other (voltage Vd) has been described, but the second voltage and the third voltage may be different from each other.
  • FIG. 4 is a circuit block diagram of plasma display device 1 according to the first exemplary embodiment of the present invention.
  • the plasma display apparatus 1 includes a panel 10, an image signal processing circuit 41, a data electrode driving circuit 42, a scanning electrode driving circuit 43, a sustain electrode driving circuit 44, a timing generation circuit 45, and a power source that supplies power necessary for each circuit block.
  • a circuit (not shown) is provided.
  • the image signal processing circuit 41 converts the input image signal sig into subfield data indicating light emission / non-light emission for each subfield according to the number of pixels of the panel 10.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal H and the vertical synchronization signal V, and each circuit block (image signal processing circuit 41, data electrode driving circuit 42). To the scan electrode drive circuit 43 and the sustain electrode drive circuit 44).
  • the data electrode driving circuit 42 converts the subfield data for each subfield into signals corresponding to the data electrodes D1 to Dm, and based on the timing signals supplied from the timing generation circuit 45, the data electrodes D1 to data The electrode Dm is driven.
  • Scan electrode drive circuit 43 generates an initialization waveform generating circuit for generating an initialization waveform to be applied to scan electrode SC1 through scan electrode SCn in the initialization period, and generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn in the sustain period.
  • a scan pulse generating circuit that includes a plurality of scan electrode driving ICs (hereinafter abbreviated as “scan ICs”) and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn in the address period. Then, each of the scan electrodes SC1 to SCn is driven based on the timing signal supplied from the timing generation circuit 45.
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve, and drives sustain electrode SU1 through sustain electrode SUn based on the timing signal supplied from timing generation circuit 45.
  • FIG. 5 is a circuit diagram showing a configuration example of scan electrode drive circuit 43 of plasma display device 1 in accordance with the first exemplary embodiment of the present invention.
  • Scan electrode driving circuit 43 includes sustain pulse generating circuit 50 for generating a sustain pulse, initialization waveform generating circuit 51 for generating an initialization waveform, and scan pulse generating circuit 52 for generating a scan pulse.
  • Each output terminal of scan pulse generating circuit 52 is connected to each of scan electrode SC1 to scan electrode SCn of panel 10.
  • the voltage input to scan pulse generating circuit 52 is referred to as “reference potential A”.
  • the operation for conducting the switching element is expressed as “on”, the operation for shutting off is expressed as “off”, the signal for turning on the switching element is expressed as “Hi”, and the signal for turning off is expressed as “Lo”.
  • FIG. 5 when a circuit using the negative voltage Va (for example, the Miller integrating circuit 54) is operated, the circuit, the sustain pulse generating circuit 50, and a circuit using the voltage Vr (for example, A separation circuit using a switching element Q7 for electrically separating the Miller integration circuit 53) and a circuit using the voltage Vers (for example, the Miller integration circuit 55) is shown. Further, when a circuit using the voltage Vr (for example, the Miller integrating circuit 53) is operated, the circuit and a circuit using the voltage Vers having a voltage lower than the voltage Vr (for example, the Miller integrating circuit 55) 2 shows a separation circuit using a switching element Q6 for electrically separating the two.
  • Vr for example, A separation circuit using a switching element Q7 for electrically separating the Miller integration circuit 53
  • V Vers for example, the Miller integration circuit 55
  • the sustain pulse generation circuit 50 includes a generally used power recovery circuit and a clamp circuit. Then, based on the timing signal output from the timing generation circuit 45, the internal switching elements are switched to generate sustain pulses. In FIG. 5, details of the signal path of the timing signal are omitted.
  • the scan pulse generation circuit 52 includes switching elements QH1 to QHn and switching elements QL1 to QLn for applying a scan pulse to each of the n scan electrodes SC1 to SCn.
  • the other terminal of the switching element QHj is an input terminal INb, and the other terminal of the switching element QLj is an input terminal INa.
  • Switching elements QH1 to QHn and switching elements QL1 to QLn are integrated into a plurality of ICs for each of a plurality of outputs. This IC is a scanning IC.
  • the scan pulse generation circuit 52 includes a switching element Q5 for connecting the reference potential A to the negative voltage Va in the address period, a power supply VSC for generating a voltage Vc in which the voltage Vsc is superimposed on the reference potential A, a diode Di31 and capacitor C31 are provided.
  • the voltage Vc is connected to the input terminals INb of the switching elements QH1 to QHn, and the reference potential A is connected to the input terminals INa of the switching elements QL1 to QLn.
  • the switching element Q5 in the writing period, the switching element Q5 is turned on to make the reference potential A equal to the negative voltage Va, and the negative voltage Va is applied to the input terminal INa. Further, a voltage Vc (voltage Vcc shown in FIG. 3) which is the voltage Va + voltage Vsc is applied to the input terminal INb. Then, based on the subfield data, for the scan electrode SCi to which the scan pulse is applied, the switching element QHi is turned off and the switching element QLi is turned on, so that the negative polarity is applied to the scan electrode SCi via the switching element QLi. A scan pulse voltage Va is applied.
  • the switching element QLh is turned off and the switching element QHh is turned on, thereby passing through the switching element QHh. Then, the voltage Va + voltage Vsc is applied to the scan electrode SCh.
  • the scan pulse generation circuit 52 is controlled by the timing generation circuit 45 so as to output the voltage waveform of the sustain pulse generation circuit 50 during the sustain period.
  • the initialization waveform generation circuit 51 includes a Miller integration circuit 53, a Miller integration circuit 54, and a Miller integration circuit 55.
  • the input terminal of Miller integrating circuit 53 is shown as input terminal IN1
  • the input terminal of Miller integrating circuit 54 is shown as input terminal IN2
  • the input terminal of Miller integrating circuit 55 is shown as input terminal IN3.
  • Miller integrating circuit 53 and Miller integrating circuit 55 are ramp voltage generating circuits that generate rising ramp voltages
  • Miller integrating circuit 54 is a ramp voltage generating circuit that generates falling ramp voltages.
  • Miller integrating circuit 53 has switching element Q1, capacitor C1, and resistor R1. Then, during the initialization operation, the reference potential A of the scan electrode driving circuit 43 is gradually increased to a voltage Vi2 ′ in a ramp shape (for example, at 0.5 V / ⁇ sec) to generate an up-ramp voltage L1 ′.
  • Miller integrating circuit 55 has switching element Q3, capacitor C3, and resistor R3. Then, at the end of the sustain period, the reference potential A is raised to the voltage Vers with a steeper slope (eg, 10 V / ⁇ sec) than the up-ramp voltage L1, and the erase ramp voltage L3 is generated.
  • a steeper slope eg, 10 V / ⁇ sec
  • Miller integrating circuit 54 has switching element Q2, capacitor C2, and resistor R2. Then, during the initialization operation, the reference potential A is gently ramped down to the voltage Vi4 (eg, with a gradient of ⁇ 0.5 V / ⁇ sec) to generate the down-ramp voltage L2 and the down-ramp voltage L4.
  • the voltage Vi4 eg, with a gradient of ⁇ 0.5 V / ⁇ sec
  • FIG. 6 is a circuit diagram showing a configuration example of the sustain electrode drive circuit 44 of the plasma display device 1 in accordance with the first exemplary embodiment of the present invention.
  • the interelectrode capacitance of the panel 10 is shown as Cp, and the circuit diagram of the scan electrode driving circuit 43 is omitted.
  • Sustain electrode drive circuit 44 includes sustain pulse generation circuit 80 having substantially the same configuration as sustain pulse generation circuit 50, and is connected to sustain electrode SU1 through sustain electrode SUn of panel 10.
  • Sustain pulse generating circuit 80 generates sustain pulses by switching internal switching elements based on the timing signal output from timing generating circuit 45. In FIG. 6, details of the signal path of the timing signal are omitted.
  • sustain electrode drive circuit 44 includes a power source VE for generating voltage Ve, switching element Q26 and switching element Q27 for applying voltage Ve to sustain electrode SU1 through sustain electrode SUn, and diode Di30 for preventing backflow.
  • a power source VE for generating voltage Ve
  • switching element Q26 and switching element Q27 for applying voltage Ve to sustain electrode SU1 through sustain electrode SUn
  • diode Di30 for preventing backflow.
  • the sustain electrode driving circuit 44 includes a Miller integrating circuit 56 which is a ramp voltage generating circuit that generates a falling ramp voltage.
  • Miller integrating circuit 56 is shown as input terminal IN4.
  • Miller integrating circuit 56 has switching element Q4, capacitor C4, and resistor R4.
  • sustain electrode drive circuit 44 Based on the timing signal, sustain electrode drive circuit 44 turns on switching element Q26 and switching element Q27 to maintain voltage Ve, which is the first voltage, during the period in which the scan pulse is applied to scan electrode SC1 through scan electrode SCn. The voltage is applied to electrode SU1 through sustain electrode SUn.
  • the switching element Q26 and the switching element Q27 are turned off and the input terminal IN4 of the Miller integrating circuit 56 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN4. At this time, a constant current input to the input terminal IN4 is generated so that the gradient of the ramp voltage becomes a desired value (for example, ⁇ 2.5 V / ⁇ sec). As a result, a constant current flows toward the capacitor C4, the drain voltage of the switching element Q4 starts to drop in a ramp shape, and the voltage of the sustain electrodes SU1 to SUn moves from the voltage Ve toward the ground potential that is the base potential.
  • a desired value for example, ⁇ 2.5 V / ⁇ sec
  • the input terminal IN4 is maintained at “Hi” until the voltage of the sustain electrodes SU1 to SUn reaches the ground potential, and the voltage continues to decrease.
  • the down-ramp voltage L5 is thus generated.
  • the configuration for generating the down-ramp voltage L5 is not limited to the configuration shown in FIG. Any configuration may be used as long as the voltage applied to sustain electrode SU1 through sustain electrode SUn can be ramped down with a desired gradient.
  • FIG. 7 is a circuit diagram showing a configuration example of the data electrode drive circuit 42 of the plasma display device 1 according to the first exemplary embodiment of the present invention.
  • the data electrode drive circuit 42 has switching elements Q1D1 to Q1Dm and switching elements Q2D1 to Q2Dm.
  • the other terminal of switching element Q1Dg is connected to power supply VD that generates voltage Vd, and the other terminal of switching element Q2Dg is connected to the ground potential.
  • an input terminal common to each of the switching element Q1Dg and the switching element Q2Dg is shown as a terminal INDg. In FIG. 7, details of the signal path of the timing signal are omitted.
  • the data electrode drive circuit 42 turns on the switching element Q1Dk, turns off the switching element Q2Dk, and applies the write pulse voltage Vd to the data electrode Dk during the write period. Further, during the period in which the down-ramp voltage L5 is applied to sustain electrode SU1 through sustain electrode SUn, switching element Q1D1 through switching element Q1Dm are turned on, switching element Q2D1 through switching element Q2Dm are turned off, and data electrode D1 through data electrode Dm are turned on. A voltage Vd is applied to.
  • FIG. 8 is a timing chart for explaining an example of the operation of scan electrode drive circuit 43 in the initialization period of the specific cell initialization subfield according to the first embodiment of the present invention.
  • the scan electrode 22 to which the forced initializing waveform is applied is represented as “scan electrode SCx”
  • the scan electrode 22 to which the non-initializing waveform is applied is represented as “scan electrode SCy”.
  • the description of the operation of the scan electrode drive circuit 43 when the selective initialization waveform is generated in the selective initialization subfield is omitted, but the operation of generating the down-ramp voltage L4, which is the selective initialization waveform, is shown in FIG. This is the same as the operation for generating the down-ramp voltage L2 shown in FIG.
  • the non-initializing operation in the non-initializing subfield is an operation in which a non-initializing waveform is generated and applied to all the scan electrodes 22 in the initializing period.
  • the description of the operation of the electrode drive circuit 43 is also omitted.
  • the initialization period is divided into four periods indicated by periods T1 to T4, and each period will be described.
  • the voltage Vi1 is equal to the voltage Vsc
  • the voltage Vi2 is equal to the voltage Vsc + the voltage Vr
  • the voltage Vi2 ′ is equal to the voltage Vr
  • the voltage Vi3 is the voltage Vs used when generating the sustain pulse.
  • the voltage Vi4 is assumed to the negative voltage Va.
  • a signal for turning on the switching element is represented as “Hi”
  • a signal for turning off is represented as “Lo”.
  • FIG. 8 shows an example in which the voltage Vs is set to a voltage value higher than the voltage Vsc, but the voltage Vs and the voltage Vsc may be equal to each other, or the voltage Vs The voltage value may be lower than the voltage Vsc.
  • the clamp circuit of the sustain pulse generating circuit 50 is operated to set the reference potential A to 0 (V), the switching elements QH1 to QHn are turned off, and the switching elements QL1 to QLn are turned on. Turn on and apply the reference potential A, that is, 0 (V) to scan electrode SC1 through scan electrode SCn.
  • the switching element QHy connected to the scan electrode SCy is kept off and the switching element QLy is kept on.
  • the reference potential A that is, 0 (V) is applied to the scan electrode SCy to which the uninitialized waveform is applied.
  • Period T2 In the period T2, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T1. That is, switching element QHx connected to scan electrode SCx is kept on, switching element QLx is kept off, switching element QHy connected to scan electrode SCy is kept off, and switching element QLy is kept on.
  • the input terminal IN1 of Miller integrating circuit 53 for generating up-ramp voltage L1 ' is set to "Hi". Specifically, a predetermined constant current is input to the input terminal IN1. As a result, a constant current flows toward the capacitor C1, the source voltage of the switching element Q1 rises in a ramp shape, and the reference potential A starts to rise in a ramp shape from 0 (V). This voltage increase can be continued while the input terminal IN1 is set to “Hi” or until the reference potential A reaches the voltage Vr.
  • this up-ramp voltage L1 ' is applied to the scan electrode SCy as it is.
  • scan electrode SCx has a voltage Vsc superimposed on this up-ramp voltage L1 ′, that is, voltage Vi1 (in this embodiment, equal to voltage Vsc). ) To the voltage Vi2 (in this embodiment, equal to the voltage Vsc + the voltage Vr), the rising ramp voltage L1 is applied.
  • the input terminal IN2 of the Miller integrating circuit 54 for generating the down-ramp voltage L2 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the output voltage of the scan electrode driving circuit 43 also decreases in a ramp shape toward the negative voltage Vi4. start. This voltage drop can be continued while the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.
  • a constant current to be input to the input terminal IN2 is generated so that the gradient of the ramp voltage becomes a desired value (for example, ⁇ 0.5 V / ⁇ sec).
  • the input terminal IN2 is set to “Lo”. Specifically, the constant current input to the input terminal IN2 is stopped. Thus, the operation of Miller integrating circuit 54 is stopped.
  • a down-ramp voltage L2 that decreases from the voltage Vi3 (equal to the voltage Vs in the present embodiment) toward the negative voltage Vi4 is generated and applied to the scan electrodes SC1 to SCn.
  • the switching element Q5 When the input terminal IN2 is set to “Lo” to stop the operation of the Miller integrating circuit 54, the switching element Q5 is turned on to set the reference potential A to the voltage Va. At the same time, switching elements QH1 to QHn are turned on, and switching elements QL1 to QLn are turned off. In this way, the voltage Vc obtained by superimposing the voltage Vsc on the reference potential A, that is, the voltage Vcc (in this embodiment, equal to the voltage Va + the voltage Vsc) is applied to the scan electrodes SC1 to SCn to prepare for the subsequent address period.
  • the forced initialization waveform and the non-initialization waveform are generated in the initialization period of the specific cell initialization subfield in this way. Then, by controlling switching elements QH1 to QHn and switching elements QL1 to QLn, a forced initialization waveform is applied to scan electrode SCx, and an uninitialized waveform is applied to scan electrode SCy. As described above, the forced initializing waveform and the non-initializing waveform can be selectively applied to the scan electrode 22. Similarly, only the non-initializing waveform can be generated and applied to all the scanning electrodes 22 in the initializing period of the non-initializing subfield.
  • the down-ramp voltage L2 and the down-ramp voltage L4 may be configured to drop to the voltage Va as shown in FIG. 8, but for example, the lowered voltage reaches a voltage obtained by superimposing the voltage Vset2 on the voltage Va. At this time, the descent may be stopped. Further, the down-ramp voltage L2 and the down-ramp voltage L4 may increase immediately after reaching a preset voltage. For example, when the decreasing voltage reaches a preset low voltage. Thereafter, the voltage may be maintained for a certain period.
  • FIG. 9 is a diagram showing an example of a forced initialization waveform and a non-initialization waveform generation pattern according to the first embodiment of the present invention.
  • FIG. 9 shows an example of generation patterns of forced initialization waveforms and non-initialization waveforms when the frequency of performing the forced initialization operation in each discharge cell is once every six fields.
  • the horizontal axis represents the field
  • the vertical axis represents the scanning electrode 22.
  • the first SF is set as the specific cell initialization subfield or the non-initialization subfield described above
  • the remaining subfields (second SF to eighth SF) are set as the selection initialization subfield described above. .
  • “ ⁇ ” shown in FIG. 9 indicates that the forced initialization operation is performed in the initialization period of the first SF. That is, it represents that a forced initialization waveform having the up-ramp voltage L1 and the down-ramp voltage L2 shown in FIG. “X” shown in FIG. 9 indicates that the above-described non-initialization operation is performed in the initialization period of the first SF. In other words, this represents applying an uninitialized waveform having the up-ramp voltage L1 'and the down-ramp voltage L2 shown in FIG.
  • a forced initialization waveform is applied to scan electrode SCi, and a non-initialization waveform is applied to scan electrode SCi + 1 and scan electrode SCi + 2.
  • a non-initializing waveform is applied to all the scan electrodes 22.
  • a forced initialization waveform is applied to scan electrode SCi + 1
  • a non-initialization waveform is applied to scan electrode SCi and scan electrode SCi + 2.
  • a forced initialization waveform is applied to scan electrode SCi + 2
  • a non-initialization waveform is applied to scan electrode SCi and scan electrode SCi + 1.
  • the forced initializing waveform and the non-initializing waveform are selectively generated so that the number of times that the forced initializing operation is performed in each discharge cell is once in six fields. 10 is driven.
  • movement in each discharge cell can be reduced. In the example shown in FIG. 9, it can be reduced to 1/6. Thereby, the black luminance of the display image can be reduced.
  • all the discharge cells are forcibly initialized, and in the remaining five fields, all the discharge cells are subjected to a forcibly initializing operation.
  • the frequency of performing is once in 6 fields.
  • all the discharge cells of the panel 10 emit light once every six fields by the discharge by the forced initialization operation. Therefore, for example, when an image that is updated at a period of 60 fields / second is displayed on the panel 10, a change in luminance occurs at a period of 10 fields / second on the image display surface of the panel 10. This periodic luminance change may be perceived by the user as a fine flicker in the display image, that is, as flicker.
  • the forced initialization waveforms are generated so that the number of scan electrodes 22 to which the forced initialization waveforms are applied is equal to each other in each specific cell initialization subfield. Therefore, it is possible to distribute the initializing discharge due to the forced initializing operation to each field. Thereby, generation
  • the down ramp gradually drops from the positive voltage Ve, which is the first voltage, to the ground potential, which is the base potential. It is assumed that the positive voltage Vd, which is the second voltage, is applied to the data electrode 32 while the voltage L5 is applied to the sustain electrode 23 and the down-ramp voltage L5 is applied to the sustain electrode 23.
  • the initialization discharge is stably generated. Therefore, even when the positive voltage Vd is applied to the data electrode 32 during the period in which the upramp voltage L1 is applied to the scan electrode 22, the positive voltage Vd is applied to the data electrode 32 when the positive voltage Vd is applied to the data electrode 32. Unnecessary discharge can be prevented from occurring. Therefore, even if the black luminance is further reduced by making the frequency of forced initializing operation in each discharge cell once in a plurality of fields, it is possible to prevent the occurrence of initializing bright spots and unlit cells. Discharge can be generated stably.
  • the present embodiment when a positive voltage is applied to the data electrode 32 and an initialization operation is performed, unnecessary discharge is prevented from occurring in the discharge cell, and address discharge is stably generated. Thus, the image display quality in the plasma display device 1 can be improved.
  • the subfields constituting the field are not limited to the above-described three types of subfields: the specific cell initialization subfield, the non-initialization subfield, and the selective initialization subfield.
  • an all-cell initializing subfield for performing a forced initializing operation on all discharge cells in the initializing period is further provided, and a new one is added to the above-described two types of fields (specific cell initializing field and non-initializing field).
  • a field for example, an all-cell initializing field in which the first SF is an all-cell initializing subfield and another subfield is a selective initializing subfield may be provided.
  • the generation pattern of the forced initialization waveform and the non-initialization waveform in the specific cell initialization subfield shown in the present embodiment is merely an example, and the present invention has no configuration. It is not limited to. Any configuration other than that shown in the present embodiment may be used as long as it can change the frequency of occurrence of the forced initialization waveform.
  • the timing chart shown in FIG. 8 is merely an example in the embodiment of the present invention, and the present invention is not limited to these timing charts.
  • the down ramp voltage L5 is shown as a waveform shape that falls at a constant gradient.
  • the present invention is not limited to the waveform shape of the down ramp voltage.
  • the down-ramp voltage may have a waveform shape having two slope regions having different slopes.
  • FIG. 10 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of panel 10 in the second exemplary embodiment of the present invention.
  • the driving voltage waveform shown in FIG. 10 is different from the driving voltage waveform shown in FIG. 3 in that, instead of the down-ramp voltage L5, a down-ramp voltage L5 ′ having a waveform shape having two slope regions having different gradients is used. It is.
  • the down-ramp voltage L5 ′ applied to the sustain electrode 23 has a waveform shape that sharply decreases until a discharge occurs in the discharge cell and gradually decreases after the discharge occurs in the discharge cell. Occur. Thereby, it is possible to shorten the time required for driving the panel 10 as compared with the case where the down-ramp voltage L5 is generated while maintaining the same effect as when the down-ramp voltage L5 is generated.
  • FIG. 11 is a circuit diagram showing a configuration example of sustain electrode drive circuit 441 of plasma display device 1 in accordance with the second exemplary embodiment of the present invention. Since sustain electrode drive circuit 441 shown in FIG. 11 generates down-ramp voltage L5 ′, sustain electrode drive circuit 44 shown in FIG. 6 has a configuration of a Miller integrating circuit that generates a falling ramp voltage. It is changing.
  • sustain electrode drive circuit 441 has Miller integration circuit 57 for generating down-ramp voltage L5 '.
  • Miller integrating circuit 57 includes switching element Q4, capacitor C4, and resistor R4 similar to Miller integrating circuit 56, and further includes Zener diode Di4 connected in series to capacitor C4.
  • the input terminal of Miller integrating circuit 57 is shown as input terminal IN41.
  • the Zener diode Di4 is provided in the forward direction with respect to the constant current input to the Miller integrating circuit 57 from the input terminal IN41, and the voltage of the sustain electrode 23 is sharply decreased by a Zener voltage (for example, 80 (V)). It has a function to make it.
  • a Zener voltage for example, 80 (V)
  • the voltage of the sustain electrode 23 falls steeply by the Zener voltage of the Zener diode Di4.
  • the Zener voltage is set to a voltage that is slightly lower than the discharge start voltage, the voltage applied to the discharge cell can be sharply lowered to the voltage immediately before the discharge occurs.
  • the voltage of the sustain electrode 23 falls steeply by the amount corresponding to the Zener voltage, a constant current flows toward the capacitor C4 as in the Miller integrating circuit 56, and the drain voltage of the switching element Q4 starts to fall in a ramp shape.
  • the voltage of the sustain electrode 23 starts to drop in a ramp shape (for example, with a gradient of ⁇ 2.5 V / ⁇ sec) toward the ground potential which is the base potential.
  • the down-ramp voltage L5 ' is thus generated.
  • the down-ramp voltage L5 ′ applied to the sustain electrode 23 decreases sharply until a discharge occurs in the discharge cell, and after the discharge occurs in the discharge cell.
  • the time required for driving the panel 10 can be shortened compared to the down-ramp voltage L5.
  • the configuration for generating the down-ramp voltage L5 ' is not limited to the configuration shown in FIG. Any configuration may be used as long as the voltage applied to sustain electrode SU1 to sustain electrode SUn can be generated as a waveform having two inclined regions having different gradients with a desired gradient.
  • the down-ramp voltage L5 ′ is shown as a waveform shape having two slope regions with different slopes. However, the down-ramp voltage L5 ′ has three or more slope regions with different slopes. It may be a waveform shape having
  • FIG. 12 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of panel 10 according to Embodiment 3 of the present invention.
  • the first SF is used as an all-cell initializing subfield for performing a forced initializing operation on all discharge cells. For example, even in such a case, when a positive voltage Vd is applied to the data electrode 32, unnecessary discharge is prevented from occurring in the discharge cell, and the forced initialization operation in the first SF is stabilized. The effect that can be obtained.
  • FIG. 13 is a waveform diagram showing another example of the drive voltage waveform applied to each electrode of panel 10 in accordance with the third exemplary embodiment of the present invention.
  • the configuration of the specific cell initialization field is such that the second SF is a specific cell initialization subfield and the first SF and the third SF to the ninth SF are selective initialization subfields.
  • the sustain pulse is not generated, only the erasing ramp voltage L3 is generated, the light emission luminance is reduced as compared with the light emission by the sustain pulse, and the luminance weight (1) smaller than the luminance weight “1” ( For example, the luminance weight “0.25”) can be realized. That is, one field is composed of nine subfields (first SF, second SF,..., SF), and each subfield is 0.25, 1, 2, 4, 8, 16, 32, 64, The configuration has 128 luminance weights.
  • the downramp voltage L5 is generated, and between the sustain electrode 23 and the data electrode 32 A weak discharge is generated.
  • a positive voltage Vd is applied to the data electrode 32, an unnecessary discharge is prevented from occurring in the discharge cell, thereby preventing an initialization bright spot and a non-lighted cell.
  • the address discharge can be generated stably.
  • FIG. 14 is a waveform diagram showing still another example of the drive voltage waveform applied to each electrode of panel 10 in the third exemplary embodiment of the present invention.
  • the positive voltage Vd is applied to the data electrode 32 during the sustain period of the first SF, that is, during the sustain period in which only the erase ramp voltage L3 is generated. It is set as the structure to apply. For example, even in this case, when a positive voltage Vd is applied to the data electrode 32, unnecessary discharge is prevented from occurring in the discharge cell, thereby preventing the occurrence of initialization bright spots and unlit cells, and address discharge. It can be generated stably.
  • the data electrode is connected to the base potential (ground potential) lower than the second voltage Vd. ) Is desirable.
  • the configuration in which the down-ramp voltage L5 has a waveform shape that decreases from the first voltage to the base potential has been described, but the present invention is not limited to this configuration.
  • the down-ramp voltage L5 has only to have a waveform shape that is lower than the first voltage to a potential that can generate a weak discharge in the discharge cell from the first voltage, and the voltage is less than 0 (V). May be a higher voltage. Alternatively, the potential may be lower than 0 (V).
  • scan electrode SC1 to scan electrode SCn are divided into a first scan electrode group and a second scan electrode group, and an address period is a scan electrode belonging to the first scan electrode group.
  • two-phase driving which includes a first address period in which a scan pulse is applied to each of the first and second address periods in which a scan pulse is applied to each of the scan electrodes belonging to the second scan electrode group.
  • the present invention can also be applied to a driving method.
  • the scan electrode and the scan electrode are adjacent to each other, and the sustain electrode and the sustain electrode are adjacent to each other, that is, the arrangement of the electrodes provided on the front plate is “... , Scan electrode, sustain electrode, sustain electrode, scan electrode, scan electrode,...
  • the specific numerical values shown in the embodiment of the present invention for example, the gradients of the ramp voltages of the up-ramp voltage L1, the down-ramp voltage L2, the erasing ramp voltage L3, the down-ramp voltage L5, and the down-ramp voltage L5 ′.
  • Etc. are set based on the characteristics of a 50-inch panel having 1080 display electrode pairs, and are merely examples of the embodiment.
  • the present invention is not limited to these numerical values, and is desirably set optimally according to the characteristics of the panel, the specifications of the plasma display device, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the present invention prevents the occurrence of unnecessary discharge in the discharge cell when the positive voltage is applied to the data electrode to perform the initialization operation, and reduces the black luminance of the display image and stabilizes the address discharge. Since the image display quality can be improved at the same time, it is useful as a panel driving method and a plasma display device.
  • Plasma display device 10 Panel (Plasma display panel) DESCRIPTION OF SYMBOLS 21 Front plate 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 25,33 Dielectric layer 26 Protective layer 31 Back plate 32 Data electrode 34 Partition 35 Phosphor layer 41 Image signal processing circuit 42 Data electrode drive circuit 43 Scan electrode drive circuit 44 , 441 Sustain electrode drive circuit 45 Timing generation circuit 50, 80 Sustain pulse generation circuit 51
  • Initialization waveform generation circuit Scan pulse generation circuit 53, 54, 55, 56, 57 Miller integration circuit Q1, Q2, Q3, Q4, Q5 Q6, Q7, Q26, Q27, QH1 to QHn, QL1 to QLn, Q1D1 to Q1Dm, Q2D1 to Q2Dm Switching element C1, C2, C3, C4, C31 capacitor Di30, Di31 diode Di4 Zener diode R1, R2, R3, R4 resistance L1 up Lamp voltage L2, L4, L5, L5 'decreasing ramp voltage L3 erasing ramp

Abstract

 初期化動作するときに放電セル内に不要な放電が発生するのを防止し、表示画像の黒輝度の低減と書込み放電の安定化とを両立して画像表示品質を高める。そのために、走査電極と維持電極とからなる表示電極対およびデータ電極を有する放電セルを複数備えたプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するプラズマディスプレイパネルの駆動方法において、所定のサブフィールドの書込み期間において、走査パルスを全ての走査電極に印加し終えた後に、第1電圧から緩やかに下降する傾斜電圧を維持電極に印加し、維持電極に下降する傾斜電圧を印加する期間、第2電圧をデータ電極に印加する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
 本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
 プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封されている。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光させてカラー表示を行っている。
 パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光と非発光とを制御する。そして、1フィールドに発生する発光の回数を制御することにより階調表示を行う。
 各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、続く書込み動作のために必要な壁電荷を各放電セルに形成するとともに、書込み放電を安定して発生させるためのプライミング粒子(書込み放電を発生させるための励起粒子)を発生する。
 書込み期間では、走査電極には走査パルスを順次印加し、データ電極には表示すべき画像信号に対応した書込みパルスを選択的に印加する。これにより、発光すべき放電セルにおいて、走査電極とデータ電極との間に書込み放電を発生し、壁電荷を形成する(以下、この動作を「書込み」とも記す)。
 維持期間では、走査電極と維持電極とからなる表示電極対に、サブフィールド毎に定められた回数の維持パルスを交互に印加する。これにより、書込み放電による壁電荷形成が行われた放電セルで維持放電を発生し、その放電セルの蛍光体層が発光する。このようにして、パネルの画像表示領域に画像を表示する。
 パネルにおける画像表示品質を高める上で重要な要因の1つにコントラストの向上がある。そして、サブフィールド法の1つとして、階調表示に関係しない発光を極力減らしコントラスト比を向上する駆動方法が開示されている。
 この駆動方法では、1フィールドを構成する複数のサブフィールドのうち、1つのサブフィールドの初期化期間では全ての放電セルに初期化放電を発生する初期化動作を行う。また、他のサブフィールドの初期化期間では直前の維持期間で維持放電を行った放電セルに対して選択的に初期化放電を行う初期化動作を行う。
 維持放電が発生しない黒表示領域の輝度(以下、「黒輝度」と略記する)は画像の表示に関係のない発光によって変化する。この発光は、例えば、初期化放電によって生じる発光等である。しかし、上述の駆動方法では、黒表示領域における発光は全ての放電セルに初期化動作を行うときの微弱発光だけとなる。これにより、黒輝度を低減してコントラストの高い画像表示が可能となる(例えば、特許文献1参照)。
 近年においては、パネルの大画面化、高精細化にともない画像表示品質のさらなる向上が望まれている。
 そのために、例えば、全ての放電セルに初期化放電を発生する初期化動作を行うときの初期化波形の最大電圧を下げて初期化放電時の発光輝度を低減し、表示画像の黒輝度をさらに下げるといった試みがなされている。
 しかし、初期化波形の最大電圧を下げると、初期化放電の持続時間が短くなり、各電極上に十分な壁電荷が形成されなくなるおそれがある。
 そこで、初期化放電を発生する際に、データ電極に正の電圧を印加し、走査電極-データ電極間で放電が発生するよりも先に、走査電極-維持電極間で放電を発生させて、初期化放電を安定に発生させる試みもなされている(例えば、特許文献2参照)。
 しかしながら、特許文献2に記載の従来技術においては、データ電極に正の電圧を印加するときに維持電極-データ電極間に不要な放電が発生することがある。そのような場合、放電セル内のプライミング粒子や壁電荷が減少し、書込み放電が正常に発生しないことがある。以下、書込み放電が正常に発生しないことを「書込み不良」とも記す。
特開2000-242224号公報 国際公開第2008/018527号公報
 本発明のパネルの駆動方法は、走査電極と維持電極とからなる表示電極対およびデータ電極を有する放電セルを複数備えたパネルを、走査電極に初期化波形を印加して放電セルに初期化放電を発生する初期化期間と、走査電極には走査パルスを印加し維持電極には第1電圧を印加しデータ電極には選択的に書込みパルスを印加して発光すべき放電セルに書込み放電を発生する書込み期間と、表示電極対に交互に維持パルスを印加して書込み放電を発生した放電セルに維持放電を発生する維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するパネルの駆動方法であって、所定のサブフィールドにおいて、走査パルスを全ての走査電極に印加し終えた後で、かつ維持パルスを表示電極対に印加する前に、第1電圧から緩やかに下降する傾斜電圧を維持電極に印加し、維持電極にその下降する傾斜電圧を印加する期間、第2電圧をデータ電極に印加することを特徴とする。
 これにより、データ電極に正の電圧を印加して初期化動作するときに、放電セル内に不要な放電が発生するのを防止し、表示画像の黒輝度の低減と書込み放電の安定化とを両立して、画像表示品質を高めることが可能となる。
図1は、本発明の実施の形態1におけるパネルの構造を示す分解斜視図である。 図2は、本発明の実施の形態1におけるパネルの電極配列図である。 図3は、本発明の実施の形態1におけるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図4は、本発明の実施の形態1におけるプラズマディスプレイ装置の回路ブロック図である。 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置の走査電極駆動回路の一構成例を示す回路図である。 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置の維持電極駆動回路の一構成例を示す回路図である。 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置のデータ電極駆動回路の一構成例を示す回路図である。 図8は、本発明の実施の形態1における特定セル初期化サブフィールドの初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。 図9は、本発明の実施の形態1における強制初期化波形および非初期化波形の発生パターンの一例を示す図である。 図10は、本発明の実施の形態2におけるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図11は、本発明の実施の形態2におけるプラズマディスプレイ装置の維持電極駆動回路の一構成例を示す回路図である。 図12は、本発明の実施の形態3におけるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図13は、本発明の実施の形態3におけるパネルの各電極に印加する駆動電圧波形の他の一例を示す波形図である。 図14は、本発明の実施の形態3におけるパネルの各電極に印加する駆動電圧波形のさらに他の一例を示す波形図である。
 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
 (実施の形態1)
 図1は、本発明の実施の形態1におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。また、保護層26は、2次電子放出係数が大きく、かつ耐久性に優れた酸化マグネシウム(MgO)を主成分とする材料から形成されている。
 背面板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
 これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置されている。そして、その外周部をガラスフリット等の封着材によって封着されている。そして、その内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約10%とした放電ガスを用いている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
 なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
 図2は、本発明の実施の形態1におけるパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極SC1~走査電極SCn(図1の走査電極22)およびn本の維持電極SU1~維持電極SUn(図1の維持電極23)が配列されている。そして、列方向に長いm本のデータ電極D1~データ電極Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1~n)および維持電極SUiと1つのデータ電極Dk(k=1~m)とが交差した部分に放電セルが形成されている。したがって、放電セルは放電空間内にm×n個形成されている。そして、m×n個の放電セルが形成された領域がパネル10の表示領域となる。
 次に、パネル10を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10を駆動するものとする。このサブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。
 このサブフィールド法では、例えば、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、各サブフィールドはそれぞれ1、2、4、8、16、32、64、128の輝度重みを有する構成とすることができる。そして、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。
 なお、本実施の形態では、初期化期間に、「強制初期化動作」を含む複数の初期化動作のうちのいずれかの初期化動作を選択的に行う。この複数の初期化動作とは、例えば、「強制初期化動作」、「非初期化動作」、「選択初期化動作」である。そして、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては、「強制初期化動作」と「非初期化動作」とを選択的に行う初期化動作を行い、他のサブフィールドの初期化期間においては「選択初期化動作」を行う。こうすることで、階調表示に関係しない発光を極力減らし、表示画像のコントラスト比を向上させることが可能である。なお、この「強制初期化動作」とは、後述する強制初期化波形を走査電極22に印加し、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する初期化動作のことである。また、「非初期化動作」とは、後述する上りランプ電圧L1による初期化放電を放電セルに発生しない初期化動作のことである。また、「選択初期化動作」とは、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する初期化動作のことである。また、以下、1つのサブフィールドの初期化期間において強制初期化動作と非初期化動作とを選択的に行う初期化動作のことを「特定セル初期化動作」と呼称する。また、初期化期間に特定セル初期化動作を行うサブフィールドを「特定セル初期化サブフィールド」と呼称し、初期化期間に選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する。
 なお、本実施の形態では、上述した特定セル初期化サブフィールドおよび選択初期化サブフィールドに加え、初期化期間に全ての放電セルで非初期化動作を行う非初期化サブフィールドを発生する構成としている。すなわち、非初期化サブフィールドは、後述する上りランプ電圧L1による初期化放電を全ての放電セルで発生させないサブフィールドである。
 そして、本実施の形態では、1フィールドを8つのサブフィールド(第1SF、第2SF、・・・、第8SF)で構成し、第1SFは特定セル初期化サブフィールドと非初期化サブフィールドとのいずれかとし、第2SF~第8SFは選択初期化サブフィールドとする。そして、それぞれの放電セルにおいて強制初期化動作を行う頻度が複数フィールドに1回となるように、強制初期化動作を行う放電セルをフィールド毎に変更する。なお、本実施の形態では、それぞれの放電セルにおいて強制初期化動作を行う頻度を6フィールドに1回とする例を説明する。
 これにより、それぞれの放電セルでは、強制初期化動作を行う頻度が複数フィールドに1回となる。例えば、本実施の形態に示す例では、この頻度は6フィールドに1回となる。したがって、毎フィールドに1回の割り合いで強制初期化動作を行う構成と比較して、強制初期化動作を行う頻度を減らすことができる。維持放電を発生しない黒表示領域の輝度である黒輝度は、強制初期化動作の頻度に応じて変化する。したがって、強制初期化動作の頻度を低減することで、表示画像における黒輝度を低減して、コントラストを高めることができる。
 なお、以下、特定セル初期化サブフィールド(例えば、第1SFとする)と複数の選択初期化サブフィールド(例えば、第2SF~第8SFとする)とを有するフィールドを「特定セル初期化フィールド」と呼称し、非初期化サブフィールド(例えば、第1SFとする)と複数の選択初期化サブフィールド(例えば、第2SF~第8SFとする)とを有するフィールドを「非初期化フィールド」と呼称する。
 しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
 次に、特定セル初期化フィールドを例に挙げて駆動電圧波形を説明する。
 図3は、本発明の実施の形態1におけるパネル10の各電極に印加する駆動電圧波形の一例を示す波形図である。図3には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、書込み期間において最後に書込み動作を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmの駆動電圧波形を示す。
 また、図3には、2つのサブフィールドの駆動電圧波形を示す。すなわち、非初期化フィールドの最終サブフィールド(第8SF)と、特定セル初期化フィールドの第1サブフィールド(第1SF)とを示す。本実施の形態においては、特定セル初期化フィールドの第1SFは特定セル初期化サブフィールドであり、特定セル初期化フィールドおよび非初期化フィールドのいずれも第1SFを除くサブフィールドは選択初期化サブフィールドである。
 また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中からサブフィールドデータにもとづき選択された電極を表す。このサブフィールドデータとは、サブフィールド毎の発光・非発光を示すデータのことである。
 なお、図3には、配置的に見て上から(1+3×N)番目(Nは整数)の走査電極SC(1+3×N)には強制初期化波形を印加し、それ以外の走査電極22には非初期化波形を印加する例を示す。この強制初期化波形とは、強制初期化動作を行うための初期化波形、すなわち、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する初期化波形のことである。また、非初期化波形とは、非初期化動作を行うための初期化波形、すなわち、後述する上りランプ電圧L1による初期化放電を放電セルに発生しない初期化波形のことである。
 まず、特定セル初期化フィールドである第1SFについて説明する。
 第1SFの初期化期間前半部では、維持電極SU1~維持電極SUnには0(V)を印加し、データ電極D1~データ電極Dmには第3電圧である正の電圧Vdを印加する。そして、走査電極SC(1+3×N)には、電圧Vi1を印加し、電圧Vi1から電圧Vi2に向かって緩やかに(例えば、約0.5V/μsecの勾配で)上昇する傾斜電圧(以下、「上りランプ電圧L1」と呼称する)を印加する。このとき、電圧Vi1は、維持電極SU(1+3×N)に対して放電開始電圧未満の電圧にし、電圧Vi2は維持電極SU(1+3×N)に対して放電開始電圧を超える電圧にする。
 この上りランプ電圧L1が上昇する間に、走査電極SC(1+3×N)と維持電極SU(1+3×N)との間、および走査電極SC(1+3×N)とデータ電極D1~データ電極Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極SC(1+3×N)上部に負の壁電圧が蓄積されるとともに、走査電極SC(1+3×N)と交差するデータ電極D1~データ電極Dm上部および維持電極SU(1+3×N)上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
 初期化期間後半部では、走査電極SC(1+3×N)の印加電圧を、電圧Vi2から電圧Vi2よりも低い電圧Vi3に下降する。維持電極SU1~維持電極SUnには正の電圧Veを印加し、データ電極D1~データ電極Dmには0(V)を印加する。そして、走査電極SC(1+3×N)に、電圧Vi3から負の電圧Vi4に向かって緩やかに(例えば、約-0.5V/μsecの勾配で)下降する傾斜電圧(以下、「下りランプ電圧L2」と呼称する)を印加する。このとき、電圧Vi3は、維持電極SU(1+3×N)に対して放電開始電圧未満の電圧にし、電圧Vi4は維持電極SU(1+3×N)に対して放電開始電圧を超える電圧にする。
 この間に、走査電極SC(1+3×N)と維持電極SU(1+3×N)との間、および走査電極SC(1+3×N)とデータ電極D1~データ電極Dmとの間で、それぞれ微弱な初期化放電が起こる。そして、走査電極SC(1+3×N)上部の負の壁電圧および維持電極SU(1+3×N)上部の正の壁電圧が弱められ、走査電極SC(1+3×N)と交差するデータ電極D1~データ電極Dm上部の正の壁電圧は書込み動作に適した値に調整される。
 以上の波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形である。そして、強制初期化波形を走査電極22に印加して行う上述の動作が強制初期化動作である。
 一方、走査電極SC(1+3×N)以外の走査電極22は、第1SFの初期化期間前半部では、電圧Vi1を印加せず、0(V)のままとし、0(V)から電圧Vi2’に向かって緩やかに上昇する上りランプ電圧L1’を印加する。この上りランプ電圧L1’は、上りランプ電圧L1と同じ勾配で、上りランプ電圧L1と同じ時間だけ上昇を続けるものとする。したがって、電圧Vi2’は電圧Vi2から電圧Vi1を引いた電圧に等しい電圧となる。このとき、電圧Vi2’は維持電極23に対して放電開始電圧未満の電圧となるように各電圧および上りランプ電圧L1’を設定する。これにより、上りランプ電圧L1’を印加した放電セルでは、上りランプ電圧L1を印加するときのような放電は実質的に発生しない。
 初期化期間後半部では、走査電極SC(1+3×N)以外の走査電極22にも、走査電極SC(1+3×N)と同様に、下りランプ電圧L2を印加する。
 以上の波形が、非初期化波形である。そして、非初期化波形を走査電極22に印加して行う上述の動作が非初期化動作である。
 なお、強制初期化動作においては、上りランプ電圧L1の最大電圧である電圧Vi2の大きさに応じて初期化放電の持続時間が変化する。したがって、電圧Vi2を小さくすれば、初期化放電の持続時間を短くすることができる。そして、黒輝度は、強制初期化動作による発光に応じて変化するので、初期化放電の持続時間を短くすることで、強制初期化動作時の発光を低減して、表示画像の黒輝度をさらに低減することができる。
 しかしながら、初期化放電の持続時間を短くすると、その分、初期化放電で形成する壁電荷やプライミング粒子の量が少なくなる。そうすると、壁電荷やプライミング粒子が不十分な状態で次の特定セル初期化フィールドにおける強制初期化動作を行わなければならない放電セルが発生する。このような放電セルでは、強制初期化動作時に、壁電荷やプライミング粒子が不足した状態で無理に放電しようとするため、強放電が発生してしまう。
 この強放電は次のような理由により発生すると考えられる。
 上述したように、走査電極22、維持電極23の上部は、2次電子放出係数が大きいMgOを主成分とする材料からなる保護層26で覆われている。一方で、データ電極32の上部は保護層26と比べて2次電子放出係数が小さい蛍光体層35で覆われている。そのため、初期化動作を行う際には、走査電極22-データ電極32間よりも先に、走査電極22-維持電極23間で放電を発生させる方が、初期化放電を安定に発生させることができる。
 しかし、電圧Vi2を小さくすると、走査電極22-維持電極23間の電位差が、電圧Vi2が大きいときと比較して小さくなってしまう。そのため、走査電極22-維持電極23間で放電が発生するよりも先に走査電極22-データ電極32間で放電が発生する可能性が高まる。このとき、放電セル内の壁電荷やプライミングが少ないと、放電が無理に発生しようとして、強放電が発生するものと思われる。
 上りランプ電圧L1を印加したときに強放電が発生した放電セルでは、同様の強放電が下りランプ電圧L2の印加時にも発生しやすいことが確認されている。そして、このような強放電が発生した放電セルは、書込みがなされたのと同様の壁電荷状態になることがある。このような場合、その放電セルでは、書込み動作の有無にかかわらず維持放電が発生してしまう。以下、このような現象により書込み動作の有無にかかわらず放電セルに維持放電が発生して発光が生じることを「初期化輝点」と呼称する。
 また、壁電荷やプライミング粒子は時間の経過とともに減少する。したがって、それぞれの放電セルで複数フィールドに1回の割り合いでしか強制初期化動作を行わない構成では、毎フィールドに1回の割り合いで強制初期化動作を行う構成と比較して、強制初期化動作を行う間隔が長くなり、壁電荷やプライミング粒子が不足しやすくなる。そのため、そのようなパネル駆動を行うときには強放電が発生しやすく、初期化輝点も発生しやすい。
 この強放電は、上述したように、走査電極22-維持電極23間よりも先に走査電極22-データ電極32間で放電が発生することが原因で発生すると考えられる。したがって、走査電極22-データ電極32間よりも先に、走査電極22-維持電極23間で放電を発生させることができれば、強放電の発生を抑制することができる。
 そのためには、図3に示すように、上りランプ電圧L1を走査電極22に印加する期間、データ電極32に正の電圧Vdを印加すればよい。これにより、電圧Vdを印加した分だけ走査電極22-データ電極32間の電位差が小さくなり、走査電極22-データ電極32間よりも先に走査電極22-維持電極23間で放電が発生しやすくなる。こうして、強放電の発生を抑制することができる。
 なお、放電セル内に残存するプライミング粒子が不足すると、上りランプ電圧L1を走査電極22に印加しても初期化放電が発生しないこともある。初期化放電が発生しない放電セルでは、続く書込みにおいて壁電荷の不足による書込み不良が生じ、維持放電が発生しなくなる。以下、書込み動作の有無にかかわらず維持放電が発生しない放電セルを「不灯セル」と呼称する。しかし、上りランプ電圧L1を印加する期間、データ電極32に正の電圧Vdを印加すれば、初期化放電を安定に発生させることができるので、不灯セルの発生を防止することも可能となる。
 なお、本発明における強制初期化波形は、何ら上述した波形に限定されるものではない。強制初期化波形は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する波形であればどのような波形であってもかまわない。また、本発明における非初期化波形も、何ら上述した波形に限定されるものではない。本実施の形態に示す非初期化波形は、初期化期間の前半部で放電セルに初期化放電が発生しない波形の一例を示したものに過ぎず、例えば、初期化期間の前半部を0(V)にクランプする波形等、初期化期間の前半部で初期化放電が発生しなければどのような波形であってもかまわない。
 以上により、所定の走査電極22(例えば、走査電極SC(1+3×N))に強制初期化波形を印加し、他の走査電極22に非初期化波形を印加して、特定の放電セルで強制初期化動作を行い、他の放電セルで非初期化動作を行う特定セル初期化サブフィールドの初期化期間における特定セル初期化動作が終了する。
 続く書込み期間では、走査電極SC1~走査電極SCnに対しては走査パルス電圧Vaを順次印加し、データ電極D1~データ電極Dmに対しては発光させるべき放電セルに対応するデータ電極Dk(k=1~m)に正の書込みパルス電圧Vdを印加して、各放電セルに選択的に書込み放電を発生する。
 具体的には、まず維持電極SU1~維持電極SUnに第1電圧である正の電圧Veを、走査電極SC1~走査電極SCnに電圧Vccを印加する。
 そして、配置的に見て上から1番目(1行目)の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1~データ電極Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1~m)に正の書込みパルス電圧Vdを印加する。このときデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(電圧Vd-電圧Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Dkと走査電極SC1との間に放電が発生する。
 また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、維持電極SU1上と走査電極SC1上との電圧差は、外部印加電圧の差(電圧Ve-電圧Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Veを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生させることができる。
 こうして、発光させるべき放電セルに書込み放電が起こり、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。
 このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1~データ電極Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。
 続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24に交互に印加する。そして、書込み放電を発生した放電セルに維持放電を発生させ、その放電セルを発光させる。
 具体的には、まず走査電極SC1~走査電極SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1~維持電極SUnにベース電位となる接地電位、すなわち0(V)を印加する。すると書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が、維持パルス電圧Vsに、走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。
 そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生しない。
 続いて、走査電極SC1~走査電極SCnにはベース電位となる0(V)を、維持電極SU1~維持電極SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので、再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され、走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対24の電極間に電位差を与える。これにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して発生する。
 そして、維持期間における維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには0(V)を印加したまま、走査電極SC1~走査電極SCnに、0(V)から放電開始電圧を超える電圧Versに向かって緩やかに(例えば、約10V/μsecの勾配で)上昇する傾斜電圧(以下、「消去ランプ電圧L3」と呼称する)を印加する。これにより、維持放電を起こした放電セルの維持電極SUiと走査電極SCiとの間に、微弱な放電が持続して発生する。そして、この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、データ電極Dk上の正の壁電圧を残したまま、走査電極SCi上の壁電圧および維持電極SUi上の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vers-放電開始電圧)の程度まで弱められる。
 その後、走査電極SC1~走査電極SCnに印加する電圧を0(V)に戻し、維持期間における維持動作が終了する。
 次に、選択初期化サブフィールドである第2SFについて説明する。
 第2SFの初期化期間では、選択初期化波形を全ての走査電極22に印加する。本実施の形態における選択初期化波形は、強制初期化波形の前半部を省略した駆動電圧波形である。具体的には、維持電極SU1~維持電極SUnには電圧Veを、データ電極D1~データ電極Dmには0(V)をそれぞれ印加する。そして、走査電極SC1~走査電極SCnには放電開始電圧未満となる電圧(例えば、0(V))から負の電圧Vi4に向かって、下りランプ電圧L2と同じ勾配で下降する下りランプ電圧L4を印加する。
 これにより直前のサブフィールド(図3では、第1SF)の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極SCi上部および維持電極SUi上部の壁電圧が弱められ、データ電極Dk(k=1~m)上部の壁電圧も書込み動作に適した値に調整される。
 以上の波形が、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形である。そして、選択初期化波形を全ての走査電極22に印加して行う上述の動作が選択初期化動作である。
 以上により、選択初期化サブフィールドの初期化期間における選択初期化動作が終了する。
 なお、本発明における選択初期化波形は、何ら上述した波形に限定されるものではない。選択初期化波形は、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する波形であればどのような波形であってもかまわない。例えば、本実施の形態では、下りランプ電圧L4を全て同じ勾配で発生する構成を説明したが、下りランプ電圧L4を複数の期間に分け、各期間で勾配を変えて下りランプ電圧L4を発生する構成としてもよい。
 第2SFの書込み期間では、第1SFの書込み期間と同様の駆動電圧波形を各電極に印加する。また、第2SFの維持期間では、維持パルスの発生数を除き、第1SFの維持期間と同様の駆動電圧波形を各電極に印加する。
 また、第3SF以降のサブフィールドでは、維持期間における維持パルスの発生数を除き、第2SFと同様の駆動電圧波形を各電極に印加する。
 なお、電圧Vdの電圧値を大きくすれば、上りランプ電圧L1を走査電極22に印加して行う初期化動作をより安定にし、初期化輝点および不灯セルの発生を防止する効果を高めることができる。そのため、電圧Vdの電圧値はできるだけ高くすることが望ましい。
 しかし、電圧Vdの電圧値を高くすると、電圧Vdを印加するときに、放電セル内に不要な放電が発生することがある。そして、電圧Vdの電圧値を高くするほど、この不要な放電が発生する可能性は高まる。
 この不要な放電は、放電セル内に残留する壁電荷を大きく減少させる。また、非初期化動作を行う放電セル(図3に示す例では、例えば走査電極SC2、走査電極SCn上に形成される放電セル)では強制初期化動作が行われないので、上述の壁電荷が、初期化されないまま、続く書込み動作に使用されることがある。したがって、非初期化動作を行う放電セルでこの不要な放電が発生すると、書込み動作に必要な壁電荷が大きく減少した状態で、続く書込み動作(例えば、第1SFの書込み期間における書込み動作)が行われることになる。そのため、その放電セルでは、壁電荷が不足したまま書込み動作が行われることになり、書込み不良が発生して不灯セルとなるおそれがある。
 そこで、本実施の形態では、電圧Vdをデータ電極32に印加するときに、不要な放電を発生しないように、所定のサブフィールドにおいて、すなわち、上りランプ電圧L1による強制初期化動作を行うサブフィールドの直前のサブフィールドにおいて、維持電極23-データ電極32間に微弱な放電を発生させるものとする。
 具体的には、特定セル初期化サブフィールド(本実施の形態では、第1SF)の直前のサブフィールド(本実施の形態では、第8SF)において、走査パルスを全ての走査電極22に印加し終えた後で、かつ維持パルスを表示電極対24に印加する前に、走査電極SC1~走査電極SCnに0(V)を印加し、維持電極SU1~維持電極SUnには第1電圧である正の電圧Veからベース電位である接地電位まで緩やかに(例えば、約-2.5V/μsecの勾配で)下降する下りランプ電圧L5を印加するものとする。そして、維持電極SU1~維持電極SUnに下りランプ電圧L5を印加する期間、データ電極D1~データ電極Dmには第2電圧である正の電圧Vdを印加するものとする。
 これにより、維持電極SU1~維持電極SUnとデータ電極D1~データ電極Dmとの間で微弱な放電が起こる。そして、この微弱な放電により、維持電極SU1~維持電極SUnとデータ電極D1~データ電極Dmとの間の電位差を打ち消すようにデータ電極D1~データ電極Dm上部に負の壁電圧が蓄積される。
 したがって、続く特定セル初期化サブフィールドの初期化期間において電圧Vdをデータ電極D1~データ電極Dmに印加するときに、データ電極D1~データ電極Dm上部の電圧は、そこに蓄積された負の壁電圧の分だけ低下することになる。これにより、電圧Vdをデータ電極D1~データ電極Dmに印加するときに発生する不要な放電を抑制することが可能となる。
 以上が、本実施の形態におけるパネル10の各電極に印加する駆動電圧波形の概要である。
 なお、本実施の形態では、第2電圧と第3電圧とが互いに等しい電圧(電圧Vd)である構成を説明したが、第2電圧と第3電圧とは互いに異なる電圧であってもよい。
 次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図4は、本発明の実施の形態1におけるプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
 画像信号処理回路41は、パネル10の画素数に応じて、入力された画像信号sigをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
 タイミング発生回路45は、水平同期信号Hおよび垂直同期信号Vにもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロック(画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43および維持電極駆動回路44)へ供給する。
 データ電極駆動回路42は、サブフィールド毎のサブフィールドデータを各データ電極D1~データ電極Dmに対応する信号に変換し、タイミング発生回路45から供給されるタイミング信号にもとづいて各データ電極D1~データ電極Dmを駆動する。
 走査電極駆動回路43は、初期化期間において走査電極SC1~走査電極SCnに印加する初期化波形を発生する初期化波形発生回路、維持期間において走査電極SC1~走査電極SCnに印加する維持パルスを発生する維持パルス発生回路、複数の走査電極駆動IC(以下、「走査IC」と略記する)を備え書込み期間において走査電極SC1~走査電極SCnに印加する走査パルスを発生する走査パルス発生回路を有する。そして、タイミング発生回路45から供給されるタイミング信号にもとづいて各走査電極SC1~走査電極SCnを駆動する。
 維持電極駆動回路44は、維持パルス発生回路および電圧Veを発生する回路を備え、タイミング発生回路45から供給されるタイミング信号にもとづいて維持電極SU1~維持電極SUnを駆動する。
 次に、走査電極駆動回路43の詳細とその動作について説明する。
 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置1の走査電極駆動回路43の一構成例を示す回路図である。走査電極駆動回路43は、維持パルスを発生する維持パルス発生回路50、初期化波形を発生する初期化波形発生回路51、走査パルスを発生する走査パルス発生回路52を備える。走査パルス発生回路52の各出力端子はパネル10の走査電極SC1~走査電極SCnのそれぞれに接続されている。なお、本実施の形態では、走査パルス発生回路52に入力される電圧を「基準電位A」と記す。また、以下の説明において、スイッチング素子を導通する動作を「オン」、遮断する動作を「オフ」と表記し、スイッチング素子をオンする信号を「Hi」、オフする信号を「Lo」と表記する。
 また、図5には、負の電圧Vaを用いた回路(例えば、ミラー積分回路54)を動作させているときに、その回路と、維持パルス発生回路50、電圧Vrを用いた回路(例えば、ミラー積分回路53)、および電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q7を用いた分離回路を示している。また、電圧Vrを用いた回路(例えば、ミラー積分回路53)を動作させているときに、その回路と、電圧Vrよりも低い電圧の電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q6を用いた分離回路を示している。
 維持パルス発生回路50は、一般に用いられている電力回収回路とクランプ回路とを備える。そして、タイミング発生回路45から出力されるタイミング信号にもとづき、内部に備えた各スイッチング素子を切換えて維持パルスを発生する。なお、図5では、タイミング信号の信号経路の詳細は省略する。
 走査パルス発生回路52は、n本の走査電極SC1~走査電極SCnのそれぞれに走査パルスを印加するためのスイッチング素子QH1~スイッチング素子QHnおよびスイッチング素子QL1~スイッチング素子QLnを備えている。スイッチング素子QHj(j=1~n)の一方の端子とスイッチング素子QLjの一方の端子とは互いに接続されており、その接続箇所が走査パルス発生回路52の出力端子となって、走査電極SCjに接続されている。また、スイッチング素子QHjの他方の端子は入力端子INbとなっており、スイッチング素子QLjの他方の端子は入力端子INaとなっている。なお、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは複数の出力毎にまとめられIC化されている。このICが走査ICである。
 また、走査パルス発生回路52は、書込み期間において基準電位Aを負の電圧Vaに接続するためのスイッチング素子Q5と、基準電位Aに電圧Vscを重畳した電圧Vcを発生するための電源VSC、ダイオードDi31、コンデンサC31とを備えている。そして、スイッチング素子QH1~スイッチング素子QHnの入力端子INbには電圧Vcが接続され、スイッチング素子QL1~スイッチング素子QLnの入力端子INaには基準電位Aが接続されている。
 このように構成された走査パルス発生回路52では、書込み期間においては、スイッチング素子Q5をオンにして基準電位Aを負の電圧Vaに等しくし、入力端子INaには負の電圧Vaを印加する。また、入力端子INbには、電圧Va+電圧Vscとなった電圧Vc(図3に示す電圧Vcc)を印加する。そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極SCiに対しては、スイッチング素子QHiをオフ、スイッチング素子QLiをオンにすることで、スイッチング素子QLiを経由して走査電極SCiに負の走査パルス電圧Vaを印加する。走査パルスを印加しない走査電極SCh(hは、1~nのうちiを除いたもの)に対しては、スイッチング素子QLhをオフ、スイッチング素子QHhをオンにすることで、スイッチング素子QHhを経由して走査電極SChに電圧Va+電圧Vscを印加する。
 また、走査パルス発生回路52は、維持期間においては、維持パルス発生回路50の電圧波形を出力するようにタイミング発生回路45によって制御されるものとする。
 なお、走査パルス発生回路52の初期化期間における動作の詳細は後述する。
 初期化波形発生回路51は、ミラー積分回路53、ミラー積分回路54、およびミラー積分回路55を有する。図5には、ミラー積分回路53の入力端子を入力端子IN1、ミラー積分回路54の入力端子を入力端子IN2、ミラー積分回路55の入力端子を入力端子IN3として示している。なお、ミラー積分回路53およびミラー積分回路55は上昇する傾斜電圧を発生する傾斜電圧発生回路であり、ミラー積分回路54は下降する傾斜電圧を発生する傾斜電圧発生回路である。
 ミラー積分回路53は、スイッチング素子Q1とコンデンサC1と抵抗R1とを有する。そして、初期化動作時に、走査電極駆動回路43の基準電位Aを電圧Vi2’までランプ状に緩やかに(例えば、0.5V/μsecで)上昇させて上りランプ電圧L1’を発生する。
 ミラー積分回路55は、スイッチング素子Q3とコンデンサC3と抵抗R3とを有する。そして、維持期間の最後に、基準電位Aを上りランプ電圧L1よりも急峻な勾配(例えば、10V/μsec)で電圧Versまで上昇させて消去ランプ電圧L3を発生する。
 ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有する。そして、初期化動作時に、基準電位Aを電圧Vi4までランプ状に緩やかに(例えば、-0.5V/μsecの勾配で)下降させて下りランプ電圧L2および下りランプ電圧L4を発生する。
 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置1の維持電極駆動回路44の一構成例を示す回路図である。なお、図6にはパネル10の電極間容量をCpとして示し、走査電極駆動回路43の回路図は省略している。
 維持電極駆動回路44は、維持パルス発生回路50とほぼ同様の構成の維持パルス発生回路80を備え、パネル10の維持電極SU1~維持電極SUnに接続されている。そして、維持パルス発生回路80は、タイミング発生回路45から出力されるタイミング信号にもとづき、内部に備えた各スイッチング素子を切換えて維持パルスを発生する。なお、図6では、タイミング信号の信号経路の詳細は省略する。
 また、維持電極駆動回路44は、電圧Veを発生する電源VEと、電圧Veを維持電極SU1~維持電極SUnに印加するためのスイッチング素子Q26およびスイッチング素子Q27と、逆流防止用のダイオードDi30とを有する。
 また、維持電極駆動回路44は、下降する傾斜電圧を発生する傾斜電圧発生回路であるミラー積分回路56を有する。図6には、ミラー積分回路56の入力端子を入力端子IN4として示している。ミラー積分回路56は、スイッチング素子Q4とコンデンサC4と抵抗R4とを有する。
 そして、維持電極駆動回路44は、タイミング信号にもとづき、走査パルスを走査電極SC1~走査電極SCnに印加する期間はスイッチング素子Q26およびスイッチング素子Q27をオンにして、第1電圧である電圧Veを維持電極SU1~維持電極SUnに印加する。
 走査パルスを走査電極SC1~走査電極SCnの全てに印加し終えた後は、スイッチング素子Q26およびスイッチング素子Q27をオフにするとともにミラー積分回路56の入力端子IN4を「Hi」にする。具体的には入力端子IN4に、所定の定電流を入力する。このとき、傾斜電圧の勾配が所望の値(例えば、-2.5V/μsec)になるように、入力端子IN4に入力する定電流を発生する。これにより、コンデンサC4に向かって一定の電流が流れ、スイッチング素子Q4のドレイン電圧がランプ状に下降し始め、維持電極SU1~維持電極SUnの電圧が、電圧Veからベース電位である接地電位に向かってランプ状に(例えば、-2.5V/μsecの勾配で)下降し始める。そして、維持電極SU1~維持電極SUnの電圧が接地電位に到達するまで入力端子IN4を「Hi」に維持し、この電圧の下降を継続する。本実施の形態では、このようにして、下りランプ電圧L5を発生する。
 なお、下りランプ電圧L5を発生する構成は、何ら図6に示す構成に限定されるものではない。維持電極SU1~維持電極SUnに印加する電圧を所望の勾配でランプ状に下降することができれば、どのような構成であってもかまわない。
 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置1のデータ電極駆動回路42の一構成例を示す回路図である。
 データ電極駆動回路42は、スイッチング素子Q1D1~スイッチング素子Q1Dmおよびスイッチング素子Q2D1~スイッチング素子Q2Dmを有している。スイッチング素子Q1Dg(g=1~m)の一方の端子とスイッチング素子Q2Dgの一方の端子とは互いに接続されており、その接続箇所がデータ電極駆動回路42の出力端子となって、データ電極Dgに接続されている。そして、スイッチング素子Q1Dgの他方の端子は電圧Vdを発生する電源VDに接続され、スイッチング素子Q2Dgの他方の端子は接地電位に接続されている。なお、図7には、スイッチング素子Q1Dgとスイッチング素子Q2Dgとのそれぞれに共通した入力端子を端子INDgとして示している。また、図7では、タイミング信号の信号経路の詳細は省略する。
 そして、データ電極駆動回路42は、タイミング信号にもとづき、書込み期間においては、スイッチング素子Q1Dkをオンにし、スイッチング素子Q2Dkをオフにして、データ電極Dkに書込みパルス電圧Vdを印加する。また、下りランプ電圧L5を維持電極SU1~維持電極SUnに印加する期間は、スイッチング素子Q1D1~スイッチング素子Q1Dmをオンにし、スイッチング素子Q2D1~スイッチング素子Q2Dmをオフにして、データ電極D1~データ電極Dmに電圧Vdを印加する。
 次に、特定セル初期化サブフィールドの初期化期間において、強制初期化波形および非初期化波形を発生する動作を図8を用いて説明する。
 図8は、本発明の実施の形態1における特定セル初期化サブフィールドの初期化期間の走査電極駆動回路43の動作の一例を説明するためのタイミングチャートである。なお、この図面では、強制初期化波形を印加する走査電極22を「走査電極SCx」と表し、非初期化波形を印加する走査電極22を「走査電極SCy」と表す。
 なお、選択初期化サブフィールドにおいて選択初期化波形を発生するときの走査電極駆動回路43の動作については説明を省略するが、選択初期化波形である下りランプ電圧L4を発生する動作は、図8に示す下りランプ電圧L2を発生する動作と同様である。また、非初期化サブフィールドにおける非初期化動作は、初期化期間に非初期化波形を発生して全ての走査電極22に印加する動作であるので、非初期化サブフィールドの初期化期間における走査電極駆動回路43の動作についても説明を省略する。
 また、図8では、初期化期間を期間T1~期間T4で示す4つの期間に分割し、それぞれの期間について説明する。また、以下、電圧Vi1は電圧Vscに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi2’は電圧Vrに等しいものとし、電圧Vi3は維持パルスを発生するときに用いる電圧Vsに等しいものとし、電圧Vi4は負の電圧Vaに等しいものとして説明する。また、図面にはスイッチング素子をオンする信号を「Hi」、オフする信号を「Lo」と表記する。
 なお、図8には、電圧Vsが電圧Vscよりも高い電圧値に設定された例を示しているが、電圧Vsと電圧Vscとが互いに等しい電圧値であってもよく、あるいは、電圧Vsの方が電圧Vscよりも低い電圧値であってもかまわない。
 まず、期間T1に入る前に維持パルス発生回路50のクランプ回路を動作させて基準電位Aを0(V)にしておき、スイッチング素子QH1~スイッチング素子QHnをオフ、スイッチング素子QL1~スイッチング素子QLnをオンにして、走査電極SC1~走査電極SCnに基準電位A、すなわち0(V)を印加する。
 (期間T1)
 期間T1では、走査電極SCxに接続されたスイッチング素子QHxをオンにし、スイッチング素子QLxをオフにする。これにより、強制初期化波形を印加する走査電極SCxには、基準電位A(このとき、0(V))に電圧Vscを重畳した電圧Vc(すなわち、電圧Vc=電圧Vsc)を印加する。
 一方、走査電極SCyに接続されたスイッチング素子QHyはオフを、スイッチング素子QLyはオンをそれぞれ維持したままにする。これにより、非初期化波形を印加する走査電極SCyには、基準電位A、すなわち0(V)を印加する。
 (期間T2)
 期間T2では、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T1と同じ状態を維持する。すなわち、走査電極SCxに接続されたスイッチング素子QHxはオンを、スイッチング素子QLxはオフをそれぞれ維持し、走査電極SCyに接続されたスイッチング素子QHyはオフを、スイッチング素子QLyはオンをそれぞれ維持する。
 次に、上りランプ電圧L1’を発生するミラー積分回路53の入力端子IN1を「Hi」にする。具体的には入力端子IN1に、所定の定電流を入力する。これにより、コンデンサC1に向かって一定の電流が流れ、スイッチング素子Q1のソース電圧がランプ状に上昇し、基準電位Aが0(V)からランプ状に上昇し始める。この電圧上昇は、入力端子IN1を「Hi」にしている期間、もしくは、基準電位Aが電圧Vrに到達するまで継続させることができる。
 このとき、傾斜電圧の勾配が所望の値(例えば、0.5V/μsec)になるように、入力端子IN1に入力する定電流を発生する。こうして、0(V)から電圧Vi2’(本実施の形態では、電圧Vrに等しい)に向かって上昇する上りランプ電圧L1’を発生する。
 スイッチング素子QHyはオフ、スイッチング素子QLyはオンなので、走査電極SCyには、この上りランプ電圧L1’がそのまま印加される。
 一方、スイッチング素子QHxはオン、スイッチング素子QLxはオフなので、走査電極SCxには、この上りランプ電圧L1’に電圧Vscが重畳された電圧、すなわち電圧Vi1(本実施の形態では、電圧Vscに等しい)から電圧Vi2(本実施の形態では、電圧Vsc+電圧Vrに等しい)に向かって上昇する上りランプ電圧L1が印加される。
 (期間T3)
 期間T3では入力端子IN1を「Lo」にする。具体的には、入力端子IN1への定電流入力を停止する。こうして、ミラー積分回路53の動作を停止する。また、スイッチング素子QH1~スイッチング素子QHnをオフ、スイッチング素子QL1~スイッチング素子QLnをオンにして、基準電位Aを走査電極SC1~走査電極SCnに印加する。合わせて、維持パルス発生回路50のクランプ回路を動作させて基準電位Aを電圧Vsにする。これにより、走査電極SC1~走査電極SCnの電圧は電圧Vi3(本実施の形態では、電圧Vsに等しい)まで低下する。
 (期間T4)
 期間T4では、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T3と同じ状態を維持する。
 次に、下りランプ電圧L2を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には入力端子IN2に、所定の定電流を入力する。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧がランプ状に下降し始め、走査電極駆動回路43の出力電圧も、負の電圧Vi4に向かってランプ状に下降し始める。この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで継続させることができる。
 このとき、傾斜電圧の勾配が所望の値(例えば、-0.5V/μsec)になるように、入力端子IN2に入力する定電流を発生する。
 そして、走査電極駆動回路43の出力電圧が負の電圧Vi4(本実施の形態では、電圧Vaに等しい)に到達したら、入力端子IN2を「Lo」にする。具体的には、入力端子IN2への定電流入力を停止する。こうして、ミラー積分回路54の動作を停止する。
 こうして、電圧Vi3(本実施の形態では、電圧Vsに等しい)から負の電圧Vi4に向かって下降する下りランプ電圧L2を発生し、走査電極SC1~走査電極SCnに印加する。
 なお、入力端子IN2を「Lo」にしてミラー積分回路54の動作を停止したら、スイッチング素子Q5をオンにして、基準電位Aを電圧Vaにする。合わせて、スイッチング素子QH1~スイッチング素子QHnをオン、スイッチング素子QL1~スイッチング素子QLnをオフにする。こうして、基準電位Aに電圧Vscを重畳した電圧Vc、すなわち、電圧Vcc(本実施の形態では、電圧Va+電圧Vscに等しい)を走査電極SC1~走査電極SCnに印加し、続く書込み期間に備える。
 本実施の形態では、このようにして、特定セル初期化サブフィールドの初期化期間において、強制初期化波形および非初期化波形を発生する。そして、スイッチング素子QH1~スイッチング素子QHnと、スイッチング素子QL1~スイッチング素子QLnとを制御することで、強制初期化波形を走査電極SCxに印加し、非初期化波形を走査電極SCyに印加する、というように、強制初期化波形および非初期化波形を選択的に走査電極22に印加することができる。また、同様にして、非初期化サブフィールドの初期化期間においては非初期化波形だけを発生して全ての走査電極22に印加することができる。
 なお、下りランプ電圧L2、下りランプ電圧L4は、図8に示すように電圧Vaまで下降する構成であってもよいが、例えば、下降する電圧が、電圧Vaに電圧Vset2を重畳した電圧に到達した時点で、下降を停止する構成としてもよい。また、下りランプ電圧L2および下りランプ電圧L4は、あらかじめ設定された電圧に到達した後、直ちに上昇する構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された低電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
 図9は、本発明の実施の形態1における強制初期化波形および非初期化波形の発生パターンの一例を示す図である。図9には、各放電セルで強制初期化動作を行う頻度を6フィールドに1回とするときの強制初期化波形および非初期化波形の発生パターンの一例を示す。図9において、横軸はフィールドを、縦軸は走査電極22を表す。また、図9に示す例では、第1SFを上述した特定セル初期化サブフィールドまたは非初期化サブフィールドとし、残りのサブフィールド(第2SF~第8SF)を、上述した選択初期化サブフィールドとする。
 また、図9に示す「○」は、第1SFの初期化期間において強制初期化動作を行うことを表す。すなわち、図8に示した上りランプ電圧L1と下りランプ電圧L2とを有する強制初期化波形を走査電極22に印加することを表す。図9に示す「×」は、第1SFの初期化期間において上述した非初期化動作を行うことを表す。すなわち、図8に示した上りランプ電圧L1’と下りランプ電圧L2とを有する非初期化波形を走査電極22に印加することを表す。
 以下、走査電極SCi~走査電極SCi+2、およびjフィールド~j+5フィールドを例に挙げて説明を行う。
 まず、jフィールドの第1SFでは、走査電極SCiに強制初期化波形を印加し、走査電極SCi+1および走査電極SCi+2には非初期化波形を印加する。
 続くj+1フィールドの第1SFでは、全ての走査電極22に非初期化波形を印加する。
 続くj+2フィールドの第1SFでは、走査電極SCi+1に強制初期化波形を印加し、走査電極SCiおよび走査電極SCi+2には非初期化波形を印加する。
 続くj+3フィールドの第1SFでは、全ての走査電極22に非初期化波形を印加する。
 続くj+4フィールドの第1SFでは、走査電極SCi+2に強制初期化波形を印加し、走査電極SCiおよび走査電極SCi+1には非初期化波形を印加する。
 続くj+5フィールドの第1SFでは、全ての走査電極22に非初期化波形を印加する。
 こうして、走査電極SCi~走査電極SCi+2における繰り返し動作の1つを終了する。他の走査電極22に対しても、上述と同様の動作を行い、これ以降においても、各フィールドで上述と同様の動作を繰り返す。なお、図9に示す構成においては、jフィールド、j+2フィールド、j+4フィールド、・・・、は特定セル初期化フィールドとなり、j+1フィールド、j+3フィールド、j+5フィールド、・・・、は非初期化フィールドとなる。
 このように、図9に示す例では、各放電セルで強制初期化動作を行う回数が、6フィールドに1回となるように強制初期化波形および非初期化波形を選択的に発生してパネル10を駆動する。これにより、フィールド毎に全ての放電セルで強制初期化動作を行う構成と比較して、各放電セルで強制初期化動作を行う頻度を低減することができる。図9に示す例では、6分の1に低減することができる。これにより、表示画像の黒輝度を低減することができる。
 また、図9に示す構成、すなわち、強制初期化波形を印加する走査電極22の数がそれぞれの特定セル初期化サブフィールドで互いに等しくなるように強制初期化波形を発生する構成では、例えば、6フィールドのうちの1つのフィールドでは全ての放電セルに強制初期化動作を行い、残りの5つのフィールドでは全ての放電セルに非初期化動作を行う構成と比較して、「フリッカー」と呼ばれる細かいちらつきが表示画像に発生するのを低減することができる。
 6フィールドのうちの1つのフィールドでは全ての放電セルに強制初期化動作を行い、残りの5つのフィールドでは全ての放電セルに非初期化動作を行う構成でも、各放電セルで強制初期化動作を行う頻度は6フィールドに1回となる。しかし、この構成では、パネル10の全ての放電セルが、強制初期化動作による放電によって、6フィールドに1回ずつ発光することになる。そのため、例えば、60フィールド/秒の周期で更新される画像をパネル10に表示すると、パネル10の画像表示面において、10フィールド/秒の周期の輝度の変化が発生することになる。この周期的な輝度の変化は、表示画像における細かいちらつき、すなわちフリッカーとして使用者に認識されるおそれがある。
 しかし、本実施の形態では、強制初期化波形を印加する走査電極22の数がそれぞれの特定セル初期化サブフィールドで互いに等しくなるように強制初期化波形を発生している。そのため、強制初期化動作による初期化放電を各フィールドに分散することができる。これにより、表示画像におけるフリッカーの発生を低減することができる。
 なお、上述した「等しくなるように」という表現は、厳密に等しいことを意味するのではなく、実質的に「等しい」ことを表しており、多少のばらつきは許容されるものとする。
 以上示したように、本実施の形態では、走査パルスを全ての走査電極22に印加し終えた後、第1電圧である正の電圧Veからベース電位である接地電位まで緩やかに下降する下りランプ電圧L5を維持電極23に印加し、維持電極23に下りランプ電圧L5を印加する期間、第2電圧である正の電圧Vdをデータ電極32に印加するものとする。
 これにより、例えば、次のような構成、すなわち、黒輝度を低減するために上りランプ電圧L1の最大電圧(電圧Vi2)を下げて強制初期化動作を行うときに、初期化放電を安定に発生させるために、上りランプ電圧L1を走査電極22に印加する期間、正の電圧Vdをデータ電極32に印加する構成であっても、正の電圧Vdをデータ電極32に印加するときに放電セルに不要な放電が発生するのを防止することができる。したがって、各放電セルで強制初期化動作を行う頻度を複数フィールドに1回にすることで黒輝度をさらに低減する構成であっても、初期化輝点や不灯セルの発生を防止して書込み放電を安定に発生させることができる。
 このように、本実施の形態によれば、データ電極32に正の電圧を印加して初期化動作するときに放電セル内に不要な放電が発生することを防止し、書込み放電を安定に発生してプラズマディスプレイ装置1における画像表示品質を高めることが可能となる。
 なお、本発明は、フィールドを構成するサブフィールドが、上述した特定セル初期化サブフィールド、非初期化サブフィールド、選択初期化サブフィールドの3種類のサブフィールドに限定されるものではない。例えば、初期化期間に全ての放電セルに強制初期化動作を行う全セル初期化サブフィールドをさらに設け、上述した2種類のフィールド(特定セル初期化フィールド、非初期化フィールド)に加えて新たなフィールド(例えば、第1SFを全セル初期化サブフィールドとし、他のサブフィールドを選択初期化サブフィールドとする全セル初期化フィールド)を設ける構成としてもよい。
 なお、本実施の形態に示した特定セル初期化サブフィールドにおける強制初期化波形および非初期化波形の発生パターンは、単なる一実施例を示したものに過ぎず、本発明は、何らこれらの構成に限定されるものではない。強制初期化波形の発生頻度を変更することができる構成であれば、本実施の形態に示した以外の構成であってもかまわない。
 なお、図8に示したタイミングチャートは本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらのタイミングチャートに限定されるものではない。
 (実施の形態2)
 実施の形態1では、下りランプ電圧L5を一定の勾配で下降する波形形状として示したが、本発明は、下りランプ電圧が何らその波形形状に限定されるものではない。例えば、下りランプ電圧を互いに勾配が異なる2つの傾斜領域を有する波形形状としてもよい。
 図10は、本発明の実施の形態2におけるパネル10の各電極に印加する駆動電圧波形の一例を示す波形図である。図10に示す駆動電圧波形が図3に示した駆動電圧波形と異なる点は、下りランプ電圧L5に代えて、互いに勾配が異なる2つの傾斜領域を有する波形形状の下りランプ電圧L5’とした点である。
 本実施の形態では、維持電極23に印加する下りランプ電圧L5’を、放電セルに放電が発生するまでは急峻に下降し、放電セルに放電が発生してからは緩やかに下降する波形形状にして発生する。これにより、下りランプ電圧L5を発生したときと同様の効果を保持しつつ、下りランプ電圧L5を発生する場合と比較して、パネル10の駆動に要する時間を短縮することが可能となる。
 図11は、本発明の実施の形態2におけるプラズマディスプレイ装置1の維持電極駆動回路441の一構成例を示す回路図である。なお、図11に示す維持電極駆動回路441は、下りランプ電圧L5’を発生させるために、図6に示した維持電極駆動回路44とは、下降する傾斜電圧を発生させるミラー積分回路の構成を変えている。
 図11に示すように維持電極駆動回路441は、下りランプ電圧L5’を発生するためのミラー積分回路57を有する。ミラー積分回路57は、ミラー積分回路56と同様のスイッチング素子Q4とコンデンサC4と抵抗R4とを有し、さらに、コンデンサC4に直列に接続されたツェナーダイオードDi4を有する。なお、図11には、ミラー積分回路57の入力端子を入力端子IN41として示している。
 ツェナーダイオードDi4は、入力端子IN41からミラー積分回路57に入力される定電流に対して順方向に設けられ、ツェナー電圧(例えば、80(V))の分だけ維持電極23の電圧を急峻に下降させる働きを有する。
 そして、本実施の形態では、図6に示したミラー積分回路56を用いて下りランプ電圧L5を発生するときと同様に、走査パルスを走査電極SC1~走査電極SCnの全てに印加し終えた後、スイッチング素子Q26およびスイッチング素子Q27をオフにするとともにミラー積分回路57の入力端子IN41に所定の定電流を入力して入力端子IN41を「Hi」にする。
 これにより、維持電極23の電圧は、ツェナーダイオードDi4のツェナー電圧の分だけ急峻に下降する。このとき、このツェナー電圧を放電開始電圧をやや下回る程度の電圧に設定することで、放電セルに印加する電圧を、放電が発生する直前の電圧まで急峻に下降することができる。
 維持電極23の電圧がツェナー電圧の分だけ急峻に下降した後は、ミラー積分回路56と同様に、コンデンサC4に向かって一定の電流が流れ、スイッチング素子Q4のドレイン電圧がランプ状に下降し始め、維持電極23の電圧はベース電位である接地電位に向かってランプ状に(例えば、-2.5V/μsecの勾配で)下降し始める。本実施の形態では、このようにして、下りランプ電圧L5’を発生している。
 以上示したように、本実施の形態によれば、維持電極23に印加する下りランプ電圧L5’を、放電セルに放電が発生するまでは急峻に下降し、放電セルに放電が発生してからは緩やかに下降する波形形状とすることで、下りランプ電圧L5と比較して、パネル10の駆動に要する時間を短縮することが可能となる。
 なお、下りランプ電圧L5’を発生させる構成は、何ら図11に示す構成に限定されるものではない。維持電極SU1~維持電極SUnに印加する電圧を所望の勾配で下降し、かつ互いに勾配が異なる2つの傾斜領域を有する波形形状として発生することができれば、どのような構成であってもかまわない。
 なお、本実施の形態では、下りランプ電圧L5’を、互いに勾配が異なる2つの傾斜領域を有する波形形状として示したが、下りランプ電圧L5’は互いに勾配が異なる3つあるいはそれ以上の傾斜領域を有する波形形状であってもよい。
 (実施の形態3)
 実施の形態1では、それぞれの放電セルにおいて複数フィールドに1回だけ強制初期化動作を行う構成を例に挙げ、強制初期化が行われない放電セルの書込み動作を安定にする効果が得られることを説明した。しかし、本発明は何らこの構成に限定されるものではなく、他のサブフィールド構成に用いることも可能である。
 図12は、本発明の実施の形態3におけるパネル10の各電極に印加する駆動電圧波形の一例を示す波形図である。図12に示す駆動電圧波形では、第1SFを全ての放電セルに強制初期化動作を行う全セル初期化サブフィールドとしている。例えば、このような場合であっても、データ電極32に正の電圧Vdを印加するときに放電セルに不要な放電が発生するのを防止して、第1SFにおける強制初期化動作を安定にするという効果を得ることができる。
 図13は、本発明の実施の形態3におけるパネル10の各電極に印加する駆動電圧波形の他の一例を示す波形図である。図13に示す駆動電圧波形では、特定セル初期化フィールドの構成を、第2SFを特定セル初期化サブフィールドとし、第1SFおよび第3SF~第9SFを選択初期化サブフィールドとしている。そして、第1SFの維持期間では、維持パルスを発生せず、消去ランプ電圧L3だけを発生し、維持パルスによる発光よりも発光輝度を低減して、輝度重み「1」よりもさらに小さい輝度重み(例えば、輝度重み「0.25」)を実現できる構成としている。すなわち、1フィールドを9つのサブフィールド(第1SF、第2SF、・・・、第SF)で構成し、各サブフィールドはそれぞれ0.25、1、2、4、8、16、32、64、128の輝度重みを有する構成としている。
 そして、所定のサブフィールドにおいて、すなわち、上りランプ電圧L1による強制初期化動作を行う第2SFの直前のサブフィールドである第1SFにおいて、下りランプ電圧L5を発生し、維持電極23-データ電極32間に微弱な放電を発生させている。例えば、このような場合であっても、データ電極32に正の電圧Vdを印加するときに放電セルに不要な放電が発生するのを防止して初期化輝点や不灯セルの発生を防止し、書込み放電を安定に発生することができる。
 図14は、本発明の実施の形態3におけるパネル10の各電極に印加する駆動電圧波形のさらに他の一例を示す波形図である。図14に示す駆動電圧波形では、図13に示す駆動電圧波形に加え、さらに、第1SFの維持期間、すなわち消去ランプ電圧L3だけを発生する維持期間の間、データ電極32に正の電圧Vdを印加する構成としている。例えば、この場合でも、データ電極32に正の電圧Vdを印加するときに放電セルに不要な放電が発生するのを防止して初期化輝点や不灯セルの発生を防止し、書込み放電を安定に発生することができる。
 なお、維持期間に維持パルスを表示電極対に印加するときに、データ電極に第2電圧を印加すると、誤放電を誘発するおそれがある。したがって、そのような誤放電の発生を防止するために、本発明においては、表示電極対に維持パルスを印加する期間は、データ電極を第2電圧である電圧Vdよりも低いベース電位(接地電位)とすることが望ましい。
 なお、本実施の形態では、下りランプ電圧L5を第1電圧からベース電位まで下降する波形形状とする構成を説明したが、本発明は何らこの構成に限定されるものではない。下りランプ電圧L5は、第1電圧から第1電圧よりも低い電圧でかつ放電セル内に微弱放電を発生させることができる電位まで下降する波形形状であればよく、その電圧は0(V)よりも高い電圧であってもよい。あるいは、0(V)より低い電位であってもよい。
 なお、本発明における実施の形態は、走査電極SC1~走査電極SCnを第1の走査電極グループと第2の走査電極グループとに分割し、書込み期間を、第1の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第1の書込み期間と、第2の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第2の書込み期間とで構成する、いわゆる2相駆動によるパネルの駆動方法にも適用させることができる。
 なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
 なお、本発明の実施の形態において示した具体的な各数値、例えば、上りランプ電圧L1、下りランプ電圧L2、消去ランプ電圧L3、下りランプ電圧L5、下りランプ電圧L5’の各傾斜電圧の勾配等は表示電極対数1080の50インチのパネルの特性にもとづき設定したものであって、単に実施の形態の一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
 本発明は、データ電極に正の電圧を印加して初期化動作するときに放電セル内に不要な放電が発生することを防止し、表示画像の黒輝度の低減と書込み放電の安定化とを両立して画像表示品質を高めることができるので、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
 1  プラズマディスプレイ装置
 10  パネル(プラズマディスプレイパネル)
 21  前面板
 22  走査電極
 23  維持電極
 24  表示電極対
 25,33  誘電体層
 26  保護層
 31  背面板
 32  データ電極
 34  隔壁
 35  蛍光体層
 41  画像信号処理回路
 42  データ電極駆動回路
 43  走査電極駆動回路
 44,441  維持電極駆動回路
 45  タイミング発生回路
 50,80  維持パルス発生回路
 51  初期化波形発生回路
 52  走査パルス発生回路
 53,54,55,56,57  ミラー積分回路
 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q26,Q27,QH1~QHn,QL1~QLn,Q1D1~Q1Dm,Q2D1~Q2Dm  スイッチング素子
 C1,C2,C3,C4,C31  コンデンサ
 Di30,Di31  ダイオード
 Di4  ツェナーダイオード
 R1,R2,R3,R4  抵抗
 L1  上りランプ電圧
 L2,L4,L5,L5’  下りランプ電圧
 L3  消去ランプ電圧

Claims (6)

  1. 走査電極と維持電極とからなる表示電極対およびデータ電極を有する放電セルを複数備えたプラズマディスプレイパネルを、前記走査電極に初期化波形を印加して前記放電セルに初期化放電を発生する初期化期間と、前記走査電極には走査パルスを印加し前記維持電極には第1電圧を印加し前記データ電極には選択的に書込みパルスを印加して発光すべき前記放電セルに書込み放電を発生する書込み期間と、前記表示電極対に交互に維持パルスを印加して前記書込み放電を発生した前記放電セルに維持放電を発生する維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するプラズマディスプレイパネルの駆動方法であって、
    所定のサブフィールドにおいて、
    前記走査パルスを全ての前記走査電極に印加し終えた後で、かつ前記維持パルスを前記表示電極対に印加する前に、前記第1電圧から緩やかに下降する傾斜電圧を前記維持電極に印加し、前記維持電極に前記下降する傾斜電圧を印加する期間、第2電圧を前記データ電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 前記下降する傾斜電圧は、互いに勾配が異なる少なくとも2つの傾斜領域を有することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
  3. 前記初期化期間では、
    強制初期化波形を前記走査電極に印加して前記放電セルに初期化放電を発生する強制初期化動作を含む複数の初期化動作のうちのいずれかの初期化動作を選択的に行い、
    前記所定のサブフィールドは、
    前記強制初期化動作を行う放電セルが存在する初期化期間を有するサブフィールドの直前のサブフィールドであることを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネルの駆動方法。
  4. 緩やかに上昇する傾斜電圧を前記走査電極に印加して前記強制初期化動作を行い、
    前記上昇する傾斜電圧を前記走査電極に印加する期間、前記データ電極に第3電圧を印加することを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動方法。
  5. 前記表示電極対に前記維持パルスを印加する期間は、前記データ電極を前記第2電圧よりも低いベース電位とすることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
  6. 初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法で駆動し、走査電極と維持電極とからなる表示電極対およびデータ電極を有する放電セルを複数備えたプラズマディスプレイパネルと、
    前記初期化期間には前記放電セルに初期化放電を発生する初期化波形を前記走査電極に印加し、前記書込み期間には走査パルスを前記走査電極に印加し、前記維持期間には維持パルスを前記走査電極に印加する走査電極駆動回路と、
    前記書込み期間には前記維持電極に第1電圧を印加し、前記維持期間には前記維持電極に維持パルスを印加する維持電極駆動回路と、
    前記書込み期間に、前記データ電極に選択的に書込みパルスを印加するデータ電極駆動回路とを備え、
    前記維持電極駆動回路は、
    所定のサブフィールドにおいて、前記走査電極駆動回路が前記走査パルスを全ての前記走査電極に印加し終えた後で、かつ前記走査電極駆動回路または前記維持電極駆動回路が前記維持パルスを前記表示電極対に印加する前に、前記第1電圧から緩やかに下降する傾斜電圧を前記維持電極に印加し、
    前記データ電極駆動回路は、
    前記維持電極駆動回路が前記下降する傾斜電圧を前記維持電極に印加する期間、第2電圧を前記データ電極に印加することを特徴とするプラズマディスプレイ装置。
PCT/JP2010/003230 2009-05-14 2010-05-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2010131466A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020117026776A KR20120011873A (ko) 2009-05-14 2010-05-13 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
CN2010800204507A CN102422340A (zh) 2009-05-14 2010-05-13 等离子显示面板的驱动方法以及等离子显示装置
US13/262,684 US20120050253A1 (en) 2009-05-14 2010-05-13 Method for driving plasma display panel and plasma display device
JP2011513247A JPWO2010131466A1 (ja) 2009-05-14 2010-05-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009117464 2009-05-14
JP2009-117464 2009-05-14

Publications (1)

Publication Number Publication Date
WO2010131466A1 true WO2010131466A1 (ja) 2010-11-18

Family

ID=43084851

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003230 WO2010131466A1 (ja) 2009-05-14 2010-05-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US20120050253A1 (ja)
JP (1) JPWO2010131466A1 (ja)
KR (1) KR20120011873A (ja)
CN (1) CN102422340A (ja)
WO (1) WO2010131466A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350784B2 (en) * 2008-08-07 2013-01-08 Panasonic Corporation Plasma display device, and method for driving plasma display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157042A (ja) * 2001-11-22 2003-05-30 Nec Corp Ac型プラズマディスプレイパネルの駆動方法
JP2004037883A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2007034272A (ja) * 2005-07-27 2007-02-08 Samsung Sdi Co Ltd プラズマ表示装置及びその駆動方法
JP2008268793A (ja) * 2007-04-25 2008-11-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2003330411A (ja) * 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
CN100470614C (zh) * 2002-12-13 2009-03-18 松下电器产业株式会社 等离子体显示面板的驱动方法
JP4992195B2 (ja) * 2005-04-13 2012-08-08 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100658356B1 (ko) * 2005-07-01 2006-12-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JPWO2008087805A1 (ja) * 2007-01-15 2010-05-06 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101043160B1 (ko) * 2008-04-16 2011-06-20 파나소닉 주식회사 플라즈마 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157042A (ja) * 2001-11-22 2003-05-30 Nec Corp Ac型プラズマディスプレイパネルの駆動方法
JP2004037883A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2007034272A (ja) * 2005-07-27 2007-02-08 Samsung Sdi Co Ltd プラズマ表示装置及びその駆動方法
JP2008268793A (ja) * 2007-04-25 2008-11-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
JPWO2010131466A1 (ja) 2012-11-01
US20120050253A1 (en) 2012-03-01
KR20120011873A (ko) 2012-02-08
CN102422340A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
JP4946593B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5169960B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5146458B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092501B2 (ja) プラズマディスプレイ装置
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011059551A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2011022259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009186805A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011033964A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080020450.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10774725

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011513247

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13262684

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117026776

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10774725

Country of ref document: EP

Kind code of ref document: A1