WO2012102031A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2012102031A1
WO2012102031A1 PCT/JP2012/000444 JP2012000444W WO2012102031A1 WO 2012102031 A1 WO2012102031 A1 WO 2012102031A1 JP 2012000444 W JP2012000444 W JP 2012000444W WO 2012102031 A1 WO2012102031 A1 WO 2012102031A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
subfield
electrode
scan electrode
discharge
Prior art date
Application number
PCT/JP2012/000444
Other languages
English (en)
French (fr)
Inventor
貴彦 折口
裕也 塩崎
鮎彦 齋藤
富岡 直之
秀彦 庄司
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2012800040440A priority Critical patent/CN103250201A/zh
Priority to JP2012554686A priority patent/JPWO2012102031A1/ja
Publication of WO2012102031A1 publication Critical patent/WO2012102031A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0673Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Definitions

  • the present invention relates to a plasma display device using an AC surface discharge type plasma display panel and a driving method of the plasma display panel.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate that are arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • a subfield method is generally used as a method for displaying an image in an image display area of a panel by combining binary control of light emission and non-light emission in a discharge cell.
  • each discharge cell In the subfield method, one field is divided into a plurality of subfields having different emission luminances.
  • each discharge cell light emission / non-light emission of each subfield is controlled by a combination according to a desired gradation value.
  • each discharge cell emits light with the emission luminance of one field set to a desired gradation value, and an image composed of various combinations of gradation values is displayed in the image display area of the panel.
  • each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization operation is performed to generate an initialization discharge in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • the scan pulse is sequentially applied to the scan electrodes, and the address pulse is selectively applied to the data electrodes based on the image signal to be displayed.
  • an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and a wall charge is formed in the discharge cell (hereinafter, these operations are also collectively referred to as “address”). ).
  • the number of sustain pulses based on the luminance weight determined for each subfield is alternately applied to the display electrode pairs composed of the scan electrodes and the sustain electrodes.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge, and the phosphor layer of the discharge cell emits light (hereinafter referred to as “lighting” that the discharge cell emits light by the sustain discharge, and “non-emitting”). Also written as “lit”.)
  • each discharge cell is made to emit light with the luminance according to the luminance weight.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • a ramp voltage that maintains the voltage for a certain period is applied to the scan electrode after rising to a predetermined voltage, and then the ramp voltage that rises is maintained.
  • a technique for erasing wall charges in a discharge cell by applying to an electrode is disclosed (for example, see Patent Document 2).
  • a plasma display device provided with such a panel is also required to stably generate an address discharge and stably display an image on the panel.
  • the present invention relates to a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode and a data electrode, an address period in which an address discharge is generated in a discharge cell to emit light, and a number corresponding to a luminance weight.
  • a plurality of subfields each having a sustain period in which a sustain pulse is generated and applied to the display electrode pair constitutes one field, and a combination of different combinations of the light emitting subfield and the non-light emitting subfield is selected.
  • a display combination set is created by selecting a plurality of display combinations used for gradation display, and one display combination is selected from the display combinations belonging to the display combination set based on the image signal.
  • the following fields are generated based on the display combinations included in the display combination set.
  • the field has a subfield for applying an upward ramp waveform voltage that rises from the base potential to the first predetermined voltage after the generation of the last sustain pulse in the sustain period to the scan electrode. Further, in the field, after the generation of the last sustain pulse in the sustain period, a downward ramp waveform voltage that drops from the base potential to the second predetermined voltage is applied to the scan electrode, and then an up ramp waveform voltage is applied to the scan electrode.
  • This method makes it possible to perform a stable writing operation even when driving a high-definition large-screen panel and display a high-quality image on the panel.
  • the panel driving method of the present invention includes a first display combination set and a second display combination set.
  • first combination set for display in one field, two or more consecutive non-light-emitting subfields are not generated between a subfield that emits light first in time and a subfield that emits light later in time.
  • second combination set for display in one field, two or more consecutive non-light-emitting subfields are generated between a subfield that emits light first in time and a subfield that emits light later in time.
  • a specific subfield is not generated when an image is displayed on the panel using the first display combination set, and a specific subfield is generated when an image is displayed on the panel using the second combination set. .
  • a subfield that occurs first in time among two or more consecutive non-light-emitting subfields in the second display combination set is a specific subfield. Also good.
  • the present invention provides a panel including a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode and a data electrode, an initialization period, and an address period in which an address discharge is generated in a discharge cell to emit light.
  • a plurality of subfields each having a sustain period in which a number of sustain pulses corresponding to the luminance weight are generated and applied to the display electrode pair constitute one field, and a combination of a light emitting subfield and a non-light emitting subfield is provided.
  • a plurality of display combinations used for gradation display are selected from a plurality of different combinations to create a display combination set, and one display combination based on an image signal from among the display combinations belonging to the display combination set.
  • This is a panel driving method in which light emission / non-light emission of the discharge cell is controlled for each subfield using the selected combination for display.
  • the first type subfield and the second type subfield are provided in one field.
  • a scan electrode that applies an up-slope waveform voltage that rises to a voltage at which discharge occurs in the discharge cell and a first down-slope waveform voltage that falls toward a negative voltage in the initialization period.
  • a scan electrode that applies a voltage at which no discharge occurs in the discharge cell and a first downward ramp waveform voltage.
  • a second downward ramp waveform voltage that drops to a voltage at which discharge occurs only in the discharge cells that have generated address discharge in the immediately preceding subfield is applied to the scan electrodes.
  • the first voltage is applied to the data electrode during the period in which the first descending ramp waveform voltage is applied to the scan electrode in the initialization period of the first type subfield.
  • a second voltage higher than the first voltage is applied to the data electrode.
  • the field has a subfield for applying an upward ramp waveform voltage that rises from the base potential to the first predetermined voltage after the generation of the last sustain pulse in the sustain period to the scan electrode.
  • a third downward ramp waveform voltage that drops from the base potential to the second predetermined voltage is applied to the scan electrode, and then the upward ramp waveform voltage is scanned. It has a specific subfield applied to the electrode.
  • This method makes it possible to perform a stable writing operation even when driving a high-definition large-screen panel and display a high-quality image on the panel. In addition, it is possible to reduce the luminance of black and display an image with high contrast on the panel.
  • the panel driving method of the present invention includes a first display combination set and a second display combination set.
  • first combination set for display in one field, two or more consecutive non-light-emitting subfields are not generated between a subfield that emits light first in time and a subfield that emits light later in time.
  • second combination set for display in one field, two or more consecutive non-light-emitting subfields are generated between a subfield that emits light first in time and a subfield that emits light later in time.
  • a specific subfield is not generated when an image is displayed on the panel using the first display combination set, and a specific subfield is generated when an image is displayed on the panel using the second combination set. .
  • a subfield that occurs first in time among two or more consecutive non-light-emitting subfields in the second display combination set is a specific subfield. Also good.
  • the second down-slope waveform voltage is generated by setting the lowest voltage of the second down-slope waveform voltage to be higher than the minimum voltage of the first down-slope waveform voltage. May be.
  • a positive voltage is applied to the sustain electrode and a second downward waveform voltage is applied to the scan electrode during a period in which the first down waveform voltage is applied to the scan electrode.
  • a voltage higher than the positive voltage may be applied to the sustain electrode.
  • the present invention provides a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode, an address period in which an address discharge is generated in the discharge cell to emit light, and a luminance weight
  • the plasma display apparatus includes a driving circuit configured to form one field with a plurality of subfields each having a sustain period in which a number of sustain pulses are generated and applied to the display electrode pairs.
  • the drive circuit selects a plurality of display combinations to be used for gradation display from a plurality of combinations having different combinations of the light-emitting subfield and the non-light-emitting subfield, and generates a display combination set. create.
  • one display combination is selected from the display combinations belonging to the display combination set based on the image signal. Then, light emission / non-light emission of the discharge cell is controlled for each subfield using the selected display combination. Then, based on the display combinations included in the display combination set, the following fields are generated to drive the panel.
  • the field has a subfield for applying an upward ramp waveform voltage that rises from the base potential to the first predetermined voltage after the generation of the last sustain pulse in the sustain period to the scan electrode. Further, in the field, after the generation of the last sustain pulse in the sustain period, a downward ramp waveform voltage that drops from the base potential to the second predetermined voltage is applied to the scan electrode, and then an up ramp waveform voltage is applied to the scan electrode.
  • the drive circuit has a first display combination set and a second display combination set.
  • the drive circuit does not generate a specific subfield when an image is displayed on the panel using the first display combination set, and the drive circuit does not generate a specific subfield when the image is displayed on the panel using the second display combination set.
  • the first combination set for display in one field, two or more consecutive non-light-emitting subfields are not generated between a subfield that emits light first in time and a subfield that emits light later in time.
  • the second combination set for display in one field, two or more consecutive non-light-emitting subfields are generated between a subfield that emits light first in time and a subfield that emits light later in time. .
  • the present invention also provides a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode, an initialization period, and an address period in which an address discharge is generated in a discharge cell to emit light.
  • a driving circuit for driving the panel by forming one field with a plurality of subfields having a sustain period in which the number of sustain pulses corresponding to the luminance weight is generated and applied to the display electrode pair. is there.
  • the drive circuit selects a plurality of display combinations to be used for gradation display from a plurality of combinations having different combinations of the light-emitting subfield and the non-light-emitting subfield, and generates a display combination set. create.
  • one display combination is selected from the display combinations belonging to the display combination set based on the image signal. Then, light emission / non-light emission of the discharge cell is controlled for each subfield using the selected display combination. Then, the first type subfield and the second type subfield are provided in one field to drive the panel.
  • a scan electrode that applies an up-slope waveform voltage that rises to a voltage at which discharge occurs in the discharge cell and a first down-slope waveform voltage that falls toward a negative voltage in the initialization period. And a scan electrode that applies a voltage at which no discharge occurs in the discharge cell and a first downward ramp waveform voltage.
  • a second downward ramp waveform voltage that drops to a voltage at which discharge occurs only in the discharge cells that have generated address discharge in the immediately preceding subfield is applied to the scan electrodes.
  • the first voltage is applied to the data electrode during the period in which the first downward ramp waveform voltage is applied to the scan electrode.
  • a second voltage higher than the first voltage is applied to the data electrode during the period in which the second downward ramp waveform voltage is applied to the scan electrode. Then, based on the display combinations included in the display combination set, the following fields are generated to drive the panel.
  • the field has a subfield for applying an upward ramp waveform voltage that rises from the base potential to the first predetermined voltage after the generation of the last sustain pulse in the sustain period to the scan electrode.
  • a third downward ramp waveform voltage that drops from the base potential to the second predetermined voltage is applied to the scan electrode, and then the upward ramp waveform voltage is scanned. It has a specific subfield applied to the electrode.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram showing an example of a first coding table used in the plasma display device according to Embodiment 1 of the present invention.
  • FIG. 4 is a diagram showing an example of a second coding table used in the plasma display device according to Embodiment 1 of the present invention.
  • FIG. 5 is a diagram showing a first drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary
  • FIG. 6 is a diagram showing a second drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a diagram showing the relationship between the voltage difference between the voltage Vr and the voltage Vs and the voltage difference between the voltage Vi4 and the voltage Va in the first embodiment of the present invention.
  • FIG. 8 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 9 is a circuit diagram schematically showing a configuration of a scan electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 10 is a circuit diagram schematically showing a configuration of a sustain electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 11 is a circuit diagram schematically showing a configuration of a data electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 12 is a diagram showing a first drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 13 is a diagram showing a second drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 14 is a diagram schematically showing a relationship between a scan electrode to which a forced initialization waveform is applied and a field in the second embodiment of the present invention.
  • FIG. 15 is a timing chart for explaining the operation of the drive circuit of the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 16 is a diagram showing an example of a first drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 17 is a diagram showing an example of a second drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 18 is a diagram showing another example of the first drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 19 is a diagram showing another example of the second drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 20 is a diagram showing another example of the waveform shape of the rising ramp waveform voltage generated for performing the erasing operation in the sustain period of the last subfield of one field in the third embodiment of the present invention.
  • FIG. 21 is a waveform diagram showing another example of the waveform shape of the downward ramp waveform voltage applied to the scan electrode in the embodiment of the present invention.
  • FIG. 22 is a diagram showing another example of the second coding table in the embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • the protective layer 26 is formed of a material mainly composed of magnesium oxide (MgO), which is a material having high electron emission performance, in order to easily generate discharge in the discharge cell.
  • MgO magnesium oxide
  • the protective layer 26 may be composed of a single layer or may be composed of a plurality of layers. Moreover, the structure which particle
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect each other with a minute discharge space interposed therebetween, and a discharge space is formed in the gap between the front substrate 21 and the rear substrate 31.
  • the outer peripheral part is sealed with sealing materials, such as glass frit. Then, for example, a mixed gas of neon (Ne) and xenon (Xe) is sealed in the discharge space inside as a discharge gas.
  • the discharge space is divided into a plurality of sections by partition walls 34, and discharge cells constituting pixels are formed at the intersections of the display electrode pairs 24 and the data electrodes 32.
  • a color image is displayed on the panel 10 by discharging and emitting (lighting) these discharge cells.
  • One pixel is composed of three discharge cells, ie, discharge cells emitting blue (B).
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • the mixing ratio of the discharge gas may be, for example, a xenon partial pressure of 10%, but the xenon partial pressure may be further increased in order to improve the light emission efficiency in the discharge cell. Good.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) extended in the horizontal direction (row direction and line direction) and n sustain electrodes SU1 to SUn (FIG. 1). Are arranged, and m data electrodes D1 to Dm (data electrode 32 in FIG. 1) extending in the vertical direction (column direction) are arranged.
  • the plasma display device in this embodiment performs gradation display by a subfield method.
  • the subfield method one field is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • An image is displayed on the panel 10 by controlling light emission / non-light emission of each discharge cell for each subfield.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”. Therefore, various gradations can be displayed and images can be displayed by selectively causing each subfield to emit light in a combination according to the image signal.
  • one field is divided into five subfields (subfield SF1, subfield SF2,..., Subfield SF5), and the luminance weight increases in the later subfield.
  • subfield SF1 to subfield SF5 has a luminance weight of (1, 2, 4, 8, 16) will be described.
  • an initialization discharge is generated, and an initialization operation is performed to form wall charges necessary for the subsequent address discharge on each electrode.
  • the initializing operation at this time includes all-cell initializing operation in which initializing discharge is generated in all discharge cells, and selective initializing with respect to the discharge cells that have generated sustain discharge in the sustain period of the immediately preceding subfield. There is a selective initialization operation that generates a discharge.
  • an address operation is performed in which an address discharge is selectively generated in the discharge cells to emit light to form wall charges necessary for the sustain discharge.
  • a sustain pulse is alternately applied to the display electrode pair 24, and a sustain operation is performed in the discharge cell in which the address discharge is generated to emit light from the discharge cell.
  • the all-cell initialization operation is performed in the initialization period of one subfield, and the selective initialization operation is performed in the initialization period of the other subfield.
  • the subfield that performs the all-cell initializing operation is referred to as “all-cell initializing subfield”, and the subfield that performs the selective initializing operation is referred to as “selective initializing subfield”.
  • the all-cell initializing operation is performed in the initializing period of the subfield SF1
  • the selective initializing operation is performed in the initializing periods of the subfield SF2 to the subfield SF5.
  • the light emission not related to the image display is only the light emission due to the discharge of the all-cell initializing operation in the subfield SF1. Therefore, the black luminance, which is the luminance of the black display region where no sustain discharge occurs, is only weak light emission in the all-cell initialization operation, and an image with high contrast can be displayed on the panel 10.
  • the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined proportional constant is applied to each display electrode pair 24.
  • This proportionality constant is the luminance magnification.
  • the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • the light emission of the discharge cell with the luminance corresponding to the gradation level is also referred to as “displaying gradation”.
  • one field is composed of a plurality of subfields in which luminance weights are set in advance. Then, a plurality of display combinations to be used for gradation display are selected from a plurality of combinations having different combinations of the light emitting subfield and the non-light emitting subfield, and a “display combination set” is created.
  • a combination of a light-emitting subfield and a non-light-emitting subfield is referred to as “coding”.
  • a combination (display combination) used for gradation display is referred to as “display coding”.
  • the display combination set is referred to as a “coding table”.
  • one display coding is selected from the coding table based on the image signal, and the display coding is used to control the light emission / non-light emission of the discharge cells for each subfield, thereby displaying the gradation on the panel 10. To do.
  • the luminance value when displaying black is expressed as a luminance value “0”, and the luminance value corresponding to the luminance weight “N” is expressed as a luminance value “N”.
  • the luminance value displayed by the discharge cells that emit light only in the subfield SF1 having the luminance weight “1” is the luminance value “1”, and the subfield SF1 having the luminance weight “1” and the subfield SF2 having the luminance weight “2”.
  • the luminance value displayed by the discharge cells emitting light is “3”.
  • the plasma display device in the present embodiment includes a plurality of coding tables with different numbers of display codings.
  • the plurality of coding tables include a first coding table (first display combination set) having a larger number of display codings and a second coding having a smaller number of display codings. It is a table (second display combination set).
  • FIG. 3 is a diagram showing an example of a first coding table used in the plasma display device according to Embodiment 1 of the present invention.
  • FIG. 4 is a diagram showing an example of a second coding table used in the plasma display device according to Embodiment 1 of the present invention.
  • one field is composed of five subfields (subfield SF1, subfield SF2, subfield SF3, subfield SF4, subfield SF5), and each subfield of subfield SF1 to subfield SF5 is included.
  • the coding table when the fields have luminance weights of (1, 2, 4, 8, 16) respectively is shown.
  • each coding table represents the magnitude of the luminance value displayed in the discharge cell as a numerical value, and the luminance value is indicated in each row where the numerical value is written. The combination of light emission and non-light emission of each sub-field when displayed on is shown.
  • a blank represents no light emission, and “ ⁇ ” represents light emission.
  • the subfield SF1 having the luminance weight “1” and the subfield SF2 having the luminance weight “2” are displayed.
  • the discharge cell emits light.
  • the subfield SF1 having the luminance weight “1”, the subfield SF2 having the luminance weight “2”, the subfield SF3 having the luminance weight “4”, and the luminance weight “16” are displayed.
  • the discharge cell emits light in the subfield SF5.
  • the first coding table shown in FIG. 3 is a coding table that displays 12 kinds of luminance values. That is, the first coding table has 12 display codings.
  • the first coding table has a rule that “sub-field SF1 always emits light in a discharge cell displaying luminance value“ 1 ”or higher”. Further, there is a rule that “there is no more than one non-light emitting subfield between the subfield SF1 that is the slowest among the subfields that emit light within one field”. This rule can be rephrased as “a non-light-emitting subfield does not continuously occur between the subfield SF1 that is the slowest among the subfields that emit light within one field”.
  • first coding table first display combination set
  • the second coding table shown in FIG. 4 is a coding table that displays eight luminance values. That is, the second coding table has eight display codings. Similarly to the first coding table, the second coding table has a rule that “the subfield SF1 always emits light in the discharge cells displaying the luminance value“ 1 ”or higher”. Further, the second coding table includes a rule that “subfield SF2 is always non-lighting” and “between the subfield SF2 that is the slowest among subfields that emit light within one field and subfield SF2. In addition, there is a rule that “the number of non-light-emitting subfields is one or less”.
  • the luminance value (luminance value “9”, luminance value in which the subfield SF2 and the subfield SF3 are continuously turned off) Value "25”) occurs.
  • the second coding table states that “within one field, two non-light-emitting subfields are continuously generated between the subfield SF1 that is the slowest in time among the subfields that emit light. It is a coding table having “display coding to be performed”.
  • non-lighting Two light emission subfields occur in succession ".
  • the first coding table shown in FIG. 3 is a coding table having “display coding in which two or more non-light-emitting subfields do not continuously occur”
  • the second coding table shown in FIG. I is a coding table having “display coding in which two non-light-emitting subfields are generated in succession”. Therefore, when an image is displayed using the second coding table, there is a possibility that two non-light-emitting subfields are generated in succession.
  • FIG. 4 As shown in FIG. 4 as an example, two or more consecutive one field between a subfield that emits light earlier in time and a subfield that emits light later in time.
  • a coding table in which non-light-emitting subfields are generated is called a second coding table (second display combination set).
  • the coding table is abbreviated as “table”
  • the first coding table is abbreviated as “first table”
  • the second coding table is abbreviated as “second table”.
  • the first table shown in FIG. 3 does not include coding for displaying even luminance values such as luminance value “2”, luminance value “4”, and luminance value “6”. Therefore, when an image is displayed using the first table, an even luminance value cannot be displayed.
  • the second table shown in FIG. 4 includes the luminance values “2”, “3”, “4”, “6”, “7”, and “8”. There is no coding to display the value. Therefore, when displaying an image using the second table, these luminance values cannot be displayed. However, such luminance values that are not provided in the table can be displayed in a pseudo manner by using generally known dither processing or error diffusion processing.
  • the plasma display device includes the first table and the second table shown in FIGS. 3 and 4, and switches between these two tables based on the image signal. For example, when displaying an image determined to have low power consumption, the first table is used to display the image on the panel 10, and when displaying an image determined to have high power consumption, the second table is used to display the image. Display on panel 10.
  • the plasma display device includes a plurality of drive voltage waveforms, and switches and uses the drive voltage waveforms applied to the panel 10 according to the coding table.
  • the plurality of drive voltage waveforms are a first drive voltage waveform and a second drive voltage waveform.
  • a first drive voltage waveform is generated and applied to each electrode of the panel 10.
  • a second drive voltage waveform is generated and applied to each electrode of the panel 10.
  • FIG. 5 is a diagram showing a first drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 5 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform to be applied is shown.
  • FIG. 5 shows drive voltage waveforms of two subfields having different drive voltage waveform shapes applied to scan electrode SC1 through scan electrode SCn during the initialization period.
  • These two subfields are a subfield SF1 which is an all-cell initializing subfield and a subfield SF2 which is a selective initializing subfield.
  • drive voltage waveforms in the other subfields are substantially the same as the drive voltage waveforms in the subfield SF2 except that the number of sustain pulses generated in the sustain period is different.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from the electrodes based on image data (data indicating lighting / non-lighting for each subfield).
  • subfield SF1 which is an all-cell initialization subfield
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm and sustain electrode SU1 through sustain electrode SUn.
  • Voltage Vi1 is applied to scan electrode SC1 through scan electrode SCn.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • a ramp waveform voltage that gently rises from voltage Vi1 to voltage Vi2 is applied to scan electrode SC1 through scan electrode SCn.
  • this ramp waveform voltage is referred to as “up-ramp voltage L1”.
  • Voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • An example of the gradient of the up-ramp voltage L1 is a numerical value of about 1.3 V / ⁇ sec.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • positive voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, and voltage 0 (V) is applied as the first voltage to data electrode D1 through data electrode Dm.
  • Scan electrode SC1 through scan electrode SCn are applied with a first downward ramp waveform voltage that gently decreases from voltage Vi3 toward negative voltage Vi4.
  • this first downward ramp waveform voltage is referred to as “down-ramp voltage L2”.
  • Voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn, and voltage Vi4 is set to a voltage exceeding the discharge start voltage.
  • An example of the gradient of the down-ramp voltage L2 is a numerical value of about ⁇ 2.5 V / ⁇ sec.
  • the voltage Vi4 is equal to a voltage obtained by superimposing the voltage Vset2 on the negative voltage Va when a scanning pulse described later is generated.
  • the negative wall voltage on scan electrode SC1 through scan electrode SCn and the positive wall voltage on sustain electrode SU1 through sustain electrode SUn are weakened, and the positive wall voltage on data electrode D1 through data electrode Dm is used for the write operation. It is adjusted to a suitable value.
  • priming particles that help generate subsequent discharge are also generated.
  • the priming particles have a function of shortening the discharge delay time of the address discharge in the subsequent address period.
  • the discharge delay time is the time from when the voltage applied to the discharge cell exceeds the discharge start voltage until the actual discharge occurs.
  • all-cell initialization period the period for performing the all-cell initialization operation
  • all-cell initialization waveform The drive voltage waveform generated for performing the all-cell initialization operation
  • a scan pulse of voltage Va is sequentially applied to scan electrode SC1 through scan electrode SCn.
  • An address pulse of a positive voltage Vd is applied to data electrode D1 to data electrode Dm to data electrode Dk corresponding to the discharge cell to emit light.
  • an address discharge is selectively generated in each discharge cell.
  • voltage 0 (V) is applied to data electrode D1 to data electrode Dm
  • voltage Ve is applied to sustain electrode SU1 to sustain electrode SUn
  • scan electrode SC1 to scan electrode are applied.
  • a voltage Vc is applied to SCn.
  • a scan pulse of the negative voltage Va is applied to the scan electrode SC1 in the first row where the address operation is performed first.
  • an address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 due to the difference between the externally applied voltages (voltage Vd ⁇ voltage Va). It will be added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds the discharge start voltage, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve ⁇ voltage Va), and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge is generated between the sustain electrode SU1 and the scan electrode SC1 in a region intersecting the data electrode Dk, induced by a discharge generated between the data electrode Dk and the scan electrode SC1.
  • an address discharge is generated in the discharge cell to emit light, a positive wall voltage is accumulated on scan electrode SC1, a negative wall voltage is accumulated on sustain electrode SU1, and a negative wall voltage is also accumulated on data electrode Dk. Is accumulated.
  • a scan pulse is applied to the scan electrode SC2 that performs the second address operation, and an address pulse is applied to the data electrode Dk that corresponds to the discharge cell that should emit light in the second row that performs the address operation.
  • an address discharge is generated and an address operation is performed.
  • the above address operation is sequentially performed until the discharge cell in the n-th row, and the address period ends.
  • address discharge is selectively generated in the discharge cells to emit light, and wall charges necessary for generating sustain discharge in the subsequent sustain period are formed in the discharge cells.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a sustain discharge occurs between scan electrode SCi and sustain electrode SUi.
  • the fluorescent substance layer 35 light-emits with the ultraviolet-ray which generate
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn. By doing so, sustain discharge is continuously generated in the discharge cells that have generated address discharge in the address period.
  • voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm. While applied, scan electrode SC1 to scan electrode SCn receive an upward ramp waveform voltage that gradually rises from voltage 0 (V), which is the base potential and less than the discharge start voltage, to voltage Vr that is the first predetermined voltage. Apply.
  • this upward ramp waveform voltage is referred to as “upward erasing ramp voltage L3”.
  • the weak discharge is continuously generated during a period in which the voltage applied to scan electrode SC1 through scan electrode SCn rises above the discharge start voltage.
  • the voltage applied to scan electrode SC1 through scan electrode SCn is decreased to voltage 0 (V).
  • the voltage Vr is set to a voltage lower than the sustain pulse voltage Vs. The reason will be described later.
  • the charged particles generated by this weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi.
  • the wall voltage between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn is the difference between the voltage applied to scan electrode SCi and the discharge start voltage, for example, (voltage Vr ⁇ discharge start voltage). It is weakened to the extent. That is, the discharge generated by the ascending erasing ramp voltage L3 works as an erasing discharge.
  • scan electrode SC1 to scan electrode SCn are returned to voltage 0 (V), and the sustain operation in the sustain period ends.
  • the voltage 0 (V) that is the first voltage is applied to the data electrodes D1 to Dm.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn.
  • Scan electrode SC1 through scan electrode SCn gradually decrease from voltage Vi3 ′ (eg, voltage 0 (V), which is the base potential), which is less than the discharge start voltage, to negative voltage Vi4 that exceeds the discharge start voltage.
  • a downward ramp waveform voltage (down-ramp voltage L4) is applied.
  • the slope of the down-ramp voltage L4 may be the same as the slope of the down-ramp voltage L2, for example, a numerical value of about ⁇ 2.5 V / ⁇ sec.
  • the initialization discharge does not occur, and the wall charge at the end of the immediately preceding subfield initialization period is maintained. In this way, the initialization operation in the subfield SF2 is completed.
  • the initializing operation in subfield SF2 is a selective initializing operation in which initializing discharge is generated only in the discharge cells in which the address discharge is generated in the address period of the immediately preceding subfield and the sustain discharge is generated in the sustain period.
  • a period during which the selective initialization operation is performed is referred to as a selective initialization period.
  • the same drive voltage waveform as that in the address period and sustain period of the subfield SF1 is applied to each electrode, except for the number of sustain pulses.
  • the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses.
  • the first table It is an outline of the 1st drive voltage waveform impressed to each electrode.
  • FIG. 6 is a diagram showing a second drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform to be applied is shown.
  • the second drive voltage waveform shown in FIG. 6 has substantially the same waveform shape as the first drive voltage waveform shown in FIG. However, the drive voltage waveform after the last sustain pulse is generated in the sustain period of a specific subfield (in this embodiment, subfield SF2) is different from the first drive voltage waveform.
  • the drive voltage waveform in the period excluding the sustain period of the subfield SF2 is the same as the first drive voltage waveform, and thus the description thereof is omitted.
  • each of the panels 10 is displayed when an image is displayed using a coding table having “display coding in which two non-light-emitting subfields are generated continuously”, for example, the second table. It is an outline of the 2nd drive voltage waveform impressed to an electrode.
  • a second drive voltage waveform is generated.
  • a third downward ramp waveform voltage (downward erase ramp voltage L8) is applied to scan electrode SC1 through scan electrode SCn. The reason for applying will be described.
  • the inventor of the present application after lighting a discharge cell in a certain subfield, turns off two or more consecutive subfields following that subfield and turns on the discharge cell again in the subsequent subfield. It was confirmed by experiment that “writing failure” may occur in the field.
  • This “address failure” is a phenomenon in which an address discharge does not occur even when an address pulse is applied to the discharge cell.
  • the sustain pulse is generated in the subfield SF1, and then the address pulse is not applied to the data electrode 32 in the address period of the subfield SF2. However, since the scan pulse is applied to the scan electrode 22, the scan pulse is also applied to the discharge cell.
  • the charged particles generated in the weak discharge relax on the scan electrode 22 and the data electrode 32 so that the voltage difference between the scan electrode 22 and the data electrode 32 is reduced. And a negative wall voltage is formed on the scan electrode 22.
  • the discharge since the discharge is weak, wall charges and priming particles are not generated to the extent that the second and subsequent sustain discharges are generated. Therefore, unless the downward erasing ramp voltage L8 is generated, the discharge cell does not generate the discharge due to the upward erasing ramp voltage L3 and the initialization discharge in the subsequent initialization period.
  • the subsequent subfield SF3 is also not lit. Therefore, the address pulse is not applied to the discharge cell even in the address period of subfield SF3.
  • the address pulse is not applied to the discharge cell even in the address period of subfield SF3.
  • the wall charge and priming particles necessary for the address operation are insufficient in the address period of the subfield SF4. Even when the address pulse and the scan pulse are applied, the address discharge is not generated in the discharge cell. Does not occur. Thus, it is considered that a writing failure occurs in the subfield SF4 to be lit.
  • the subfield SF2 and the subfield SF3 may be “two consecutive non-lighting subfields”. Therefore, when the panel 10 is driven using the second table, the subfield SF2, which is a subfield that occurs first in time out of two consecutive non-lighting subfields, is set as the specific subfield.
  • a third downward ramp waveform voltage (downward erasure) that gradually falls from the voltage 0 (V), which is the base potential and less than the discharge start voltage, to the second predetermined voltage Vi8.
  • a ramp voltage L8 is generated and applied to scan electrode SC1 through scan electrode SCn.
  • Charged particles generated by the discharge by the downward erasing ramp voltage L8 are accumulated on the scan electrode 22 and the data electrode 32 so as to alleviate the voltage difference between the scan electrode 22 and the data electrode 32.
  • a positive wall voltage is formed at.
  • the erasing discharge can be generated by the upward erasing ramp voltage L3 applied to the scan electrodes SC1 to SCn following the downward erasing ramp voltage L8. .
  • an initializing discharge is generated even in the subsequent selective initializing period. Therefore, in the discharge cell, unnecessary wall charges accumulated therein can be erased, and the discharge cell can be brought into a normal wall charge state.
  • unnecessary weak discharge due to unnecessary wall charges is prevented during the writing period.
  • unnecessary weak discharge can be prevented from occurring in the address period of the subfield SF3.
  • the address operation can be normally performed in the subsequent subfield to be lit, and the discharge cells can be normally lit in the subfield.
  • the address discharge can be normally generated in the address period of the subfield SF4, and the subfield SF4 can be normally lit.
  • the first of the two or more consecutive non-lighting subfields is first in time.
  • the generated subfield is defined as a specific subfield.
  • down erase ramp voltage L8 is applied to scan electrode SC1 through scan electrode SCn.
  • the first table shown in the present embodiment there is no possibility that two or more consecutive non-lighting subfields will occur, so there is no possibility that the above-mentioned writing failure will occur. Therefore, in the present embodiment, when driving panel 10 using a table (in the above example, the first table) in which two or more consecutive non-lighting subfields are not likely to occur, A subfield is not provided, and a first drive voltage waveform that does not generate the downward erasing ramp voltage L8 is generated and applied to each electrode of the panel 10.
  • the minimum voltage (voltage Vi8) of the down-erasing ramp voltage L8 is preferably set in the range of +5 (V) to ⁇ 5 (V) with respect to the minimum voltage (voltage Vi4) of the down-ramp voltage L2. confirmed.
  • the voltage Vi4 is -175 (V)
  • these voltage values are only examples in the embodiment. Each voltage value is not limited to the value described above, and it is desirable to set the voltage value to an optimal value as appropriate in accordance with the characteristics of the panel 10 and the specifications of the plasma display device.
  • FIG. 7 is a diagram showing the relationship between the voltage difference between the voltage Vr and the voltage Vs and the voltage difference between the voltage Vi4 and the voltage Va in the first embodiment of the present invention.
  • the horizontal axis represents the voltage difference between the voltage Vr and the voltage Vs, that is, the voltage Vr ⁇ the voltage Vs
  • the vertical axis represents the voltage difference between the voltage Vi4 and the voltage Va, that is, the voltage Vi4 ⁇ the voltage Va (voltage Vset2). Represents.
  • the graph plotted with circles represents the upper limit of the voltage Vset2 that can stably generate the address discharge in the subsequent address period. If the voltage Vset2 is set to a voltage exceeding this upper limit, the possibility of erroneous discharge occurring in the subsequent address period increases. This erroneous discharge is a phenomenon in which an address discharge occurs even in a discharge cell to which an address pulse is not applied (a discharge cell to which only a scan pulse is applied).
  • the graph plotted with triangles represents the lower limit of the voltage Vset2 that can generate the address discharge stably in the subsequent address period.
  • the voltage Vset2 is set to a voltage lower than this lower limit, there is a high possibility that an address failure in which an address discharge does not occur in a discharge cell to which an address pulse is applied in the subsequent address period.
  • the voltage Vr is set to a voltage lower than the voltage Vs.
  • the sustain discharge is performed even in the discharge cell to which the address pulse is not applied in the subsequent sustain period. Has been confirmed to be more likely to persist. This is presumably because the erase discharge is insufficient due to the voltage Vr being lowered too much, and the remaining amount of wall charges and priming particles becomes excessive.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent sustain period.
  • each voltage value is not limited to the value described above, and it is desirable to set the voltage value to an optimal value as appropriate in accordance with the characteristics of the panel 10 and the specifications of the plasma display device.
  • FIG. 8 is a circuit block diagram of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the plasma display device 40 includes a panel 10 and a drive circuit that drives the panel 10.
  • the drive circuit includes an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a timing generation circuit 45, and a power supply circuit (not shown) that supplies necessary power to each circuit block. It has.
  • the image signal processing circuit 41 assigns a gradation value to each discharge cell based on the input image signal. Then, the gradation value is converted into image data indicating light emission / non-light emission for each subfield.
  • the input image signal sig when the input image signal sig includes an R signal, a G signal, and a B signal, R, G, and B gradation values (in one field) are assigned to each discharge cell based on the R signal, the G signal, and the B signal. Assigned gradation value).
  • the input image signal sig when the input image signal sig includes a luminance signal (Y signal) and a saturation signal (C signal, RY signal and BY signal, or u signal and v signal), the luminance signal and R, G, and B signals are calculated based on the saturation signal, and thereafter, R, G, and B gradation values are assigned to the respective discharge cells. Then, the R, G, and B gradation values assigned to each discharge cell are converted into image data indicating light emission / non-light emission for each subfield.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal. Then, the generated timing signal is supplied to each circuit block (image signal processing circuit 41, data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, etc.).
  • Scan electrode drive circuit 43 has an initialization waveform generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown).
  • the initialization waveform generating circuit generates an initialization waveform to be applied to scan electrode SC1 through scan electrode SCn during the initialization period.
  • the sustain pulse generation circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn during the sustain period.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn in the address period.
  • Scan electrode driving circuit 43 drives scan electrode SC1 through scan electrode SCn based on the timing signal supplied from timing generation circuit 45, respectively.
  • the data electrode drive circuit 42 converts the data for each subfield constituting the image data into address pulses corresponding to the data electrodes D1 to Dm. Then, based on the timing signal supplied from the timing generation circuit 45, an address pulse is applied to each of the data electrodes D1 to Dm.
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve (not shown), and drives sustain electrode SU1 through sustain electrode SUn based on the timing signal supplied from timing generation circuit 45.
  • FIG. 9 is a circuit diagram schematically showing a configuration of scan electrode drive circuit 43 of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the scan electrode drive circuit 43 includes a sustain pulse generation circuit 50, a ramp waveform voltage generation circuit 60, and a scan pulse generation circuit 70. Each circuit block operates based on the timing signal supplied from the timing generation circuit 45, but details of the timing signal path are omitted in FIG.
  • the voltage input to the scan pulse generation circuit 70 is referred to as “reference potential A”.
  • Sustain pulse generation circuit 50 includes power recovery circuit 51, switching element Q55, switching element Q56, and switching element Q59.
  • the power recovery circuit 51 includes a power recovery capacitor C10, a switching element Q11, a switching element Q12, a backflow prevention diode Di11, a diode Di12, a resonance inductor L11, and an inductor L12.
  • the power recovery circuit 51 recovers the power stored in the panel 10 from the panel 10 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L12, and stores it in the capacitor C10.
  • the recovered power is LC-resonated between the interelectrode capacitance of the panel 10 and the inductor L11, supplied again from the capacitor C10 to the panel 10, and reused as power when driving the scan electrodes SC1 to SCn.
  • Switching element Q55 clamps scan electrode SC1 through scan electrode SCn to voltage Vs
  • switching element Q56 clamps scan electrode SC1 through scan electrode SCn to voltage 0 (V).
  • the switching element Q59 is a separation switch, and prevents a current from flowing back through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 43.
  • sustain pulse generating circuit 50 generates a sustain pulse of voltage Vs applied to scan electrode SC1 through scan electrode SCn.
  • Scan pulse generation circuit 70 sequentially applies scan pulses to scan electrode SC1 through scan electrode SCn at the timings shown in FIGS. Scan pulse generation circuit 70 outputs the output voltage of sustain pulse generation circuit 50 as it is during the sustain period. That is, the reference potential A is output to scan electrode SC1 through scan electrode SCn.
  • the ramp waveform voltage generation circuit 60 includes a Miller integration circuit 61, a Miller integration circuit 62, and a Miller integration circuit 63, and generates the ramp waveform voltage shown in FIGS.
  • Miller integrating circuit 61 includes transistor Q61, capacitor C61, and resistor R61. Then, by applying a constant voltage to the input terminal IN61 (giving a constant voltage difference between two circles shown as the input terminal IN61), an upward ramp waveform voltage that gradually increases toward the voltage Vt is obtained. appear.
  • the voltage Vi2 is set to be equal to a voltage obtained by superimposing the voltage Vp on the voltage Vt. That is, when Miller integrating circuit 61 is operated, switching element Q72 and switching elements Q71L1 to Q71Ln are turned off, switching elements Q71H1 to switching element Q71Hn are turned on, and the upward slope generated in Miller integrating circuit 61
  • the up-ramp voltage L1 is generated by superimposing the voltage Vp of the power source E71 on the waveform voltage.
  • Miller integrating circuit 62 includes transistor Q62, capacitor C62, resistor R62, and diode Di62 for preventing backflow. Then, by applying a constant voltage to the input terminal IN62 (giving a constant voltage difference between two circles shown as the input terminal IN62), an up-slope waveform voltage that gradually rises toward the voltage Vr ( An upstream erasing ramp voltage L3) is generated.
  • Miller integrating circuit 63 includes transistor Q63, capacitor C63, and resistor R63. Then, by applying a constant voltage to the input terminal IN63 (giving a constant voltage difference between two circles shown as the input terminal IN63), a downward ramp waveform voltage (gradiently decreasing toward the voltage Vi4 ( Down-ramp voltage L2 and down-ramp voltage L4) are generated.
  • the switching element Q69 is a separation switch, and prevents a current from flowing back through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 43.
  • switching elements and transistors can be configured using generally known semiconductor elements such as MOSFETs and IGBTs. These switching elements and transistors are controlled by timing signals corresponding to the respective switching elements and transistors generated by the timing generation circuit 45.
  • FIG. 10 is a circuit diagram schematically showing a configuration of sustain electrode drive circuit 44 of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the sustain electrode driving circuit 44 includes a sustain pulse generating circuit 80 and a constant voltage generating circuit 85. Each circuit block operates based on the timing signal supplied from the timing generation circuit 45, but details of the timing signal path are omitted in FIG.
  • Sustain pulse generation circuit 80 includes a power recovery circuit 81, a switching element Q83, and a switching element Q84.
  • the power recovery circuit 81 includes a power recovery capacitor C20, a switching element Q21, a switching element Q22, a backflow prevention diode Di21, a diode Di22, a resonance inductor L21, and an inductor L22.
  • the power recovery circuit 81 recovers the power stored in the panel 10 from the panel 10 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L22, and stores it in the capacitor C20. Then, the recovered power is supplied to the panel 10 again from the capacitor C20 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L21, and reused as power when driving the sustain electrodes SU1 to SUn.
  • Switching element Q83 clamps sustain electrode SU1 through sustain electrode SUn to voltage Vs, and switching element Q84 clamps sustain electrode SU1 through sustain electrode SUn to voltage 0 (V).
  • sustain pulse generating circuit 80 generates a sustain pulse of voltage Vs applied to scan electrode SC1 through scan electrode SCn.
  • the constant voltage generation circuit 85 includes a switching element Q86 and a switching element Q87. Then, voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn.
  • these switching elements can be configured using generally known elements such as MOSFETs and IGBTs. These switching elements are controlled by timing signals corresponding to the respective switching elements generated by the timing generation circuit 45.
  • FIG. 11 is a circuit diagram schematically showing the configuration of the data electrode driving circuit 42 of the plasma display device 40 according to the first embodiment of the present invention.
  • the data electrode drive circuit 42 operates based on the image data supplied from the image signal processing circuit 41 and the timing signal supplied from the timing generation circuit 45. In FIG. 11, details of the paths of these signals are omitted. To do.
  • the data electrode driving circuit 42 has switching elements Q91H1 to Q91Hm and switching elements Q91L1 to Q91Lm.
  • the voltage 0 (V) is applied to the data electrode Dj by turning on the switching element Q91Lj
  • the voltage Vd is applied to the data electrode Dj by turning on the switching element Q91Hj.
  • FIG. 1 when an image is displayed on the panel 10 using a table in which “two or more non-lighting subfields” do not occur, for example, the first table, FIG.
  • the first driving voltage waveform shown is generated and applied to each electrode of the panel 10 to drive the panel 10.
  • a subfield that occurs first in time among two or more consecutive non-lighting subfields after the subfield is lit once is defined as a specific subfield.
  • the third downward ramp waveform voltage (slowly decreasing from the voltage 0 (V) as the base potential to the voltage Vi8 as the second predetermined voltage ( A downward erase ramp voltage L8) is generated and applied to scan electrode SC1 through scan electrode SCn.
  • voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm, and scan electrode SC1 through scan electrode SCn
  • An upward ramp waveform voltage (upward erasing ramp voltage L3) that gently rises from voltage 0 (V), which is less than the discharge start voltage, toward voltage Vr that is the first predetermined voltage is applied.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent address period. This makes it possible to perform a stable writing operation even when driving the high-definition large-screen panel 10 and display a high-quality image on the panel 10.
  • the light emission generated by the all-cell initialization operation is generated as compared with the configuration in which the all-cell initialization operation is performed once in one field. It is possible to reduce the black luminance (the luminance of the gradation that does not generate the sustain discharge), and the contrast of the image displayed on the panel 10 can be improved.
  • FIG. 12 is a diagram showing a first drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 12 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SC2 that performs the address operation second in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform applied to is shown.
  • subfield SF1 is a first type subfield in which there are discharge cells that perform the forced initialization operation and discharge cells that do not perform the forced initialization operation.
  • subfield SF2 to subfield SF5 are second type subfields in which selective initialization operation is performed in all the discharge cells.
  • the forced initializing operation is an initializing operation for forcibly generating an initializing discharge in a discharge cell regardless of the occurrence of address discharge (sustain discharge) in the immediately preceding subfield. This is the same initialization operation as the cell initialization operation. Therefore, the drive voltage waveform applied to each electrode in the forced initialization operation is equal to the all-cell initialization waveform applied to each electrode in the all-cell initialization period.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn. To do. Then, a drive voltage waveform having the same waveform shape as the all-cell initialization waveform shown in the first embodiment is applied to scan electrode SC1 that performs the forced initialization operation.
  • the initialization operation similar to the all-cell initialization operation shown in the first embodiment is performed, and the address discharge (sustain discharge) in the immediately preceding subfield is performed.
  • An initializing discharge is generated in the discharge cell regardless of whether or not it occurs.
  • an up-slope waveform voltage (up-ramp voltage L5) that gently rises from voltage 0 (V) to voltage Vi5 lower than voltage Vi2 is applied to scan electrode SC2 that does not perform the forced initialization operation.
  • up-ramp voltage L5 an up-slope waveform voltage that gently rises from voltage 0 (V) to voltage Vi5 lower than voltage Vi2 is applied to scan electrode SC2 that does not perform the forced initialization operation.
  • the initialization discharge is not generated in the discharge cells formed on the scan electrode SC2.
  • the scan electrode 22 (for example, the scan electrode SC1) that performs the forced initialization operation has an occurrence of the address discharge (sustain discharge) in the immediately preceding subfield. Regardless, an upward ramp waveform voltage (up-ramp voltage L1) that gently rises toward the voltage Vi2 at which discharge occurs is applied. In addition, an up-slope waveform voltage (up-ramp voltage L5) that gently rises toward voltage Vi5 lower than voltage Vi2 is applied to scan electrode 22 (for example, scan electrode SC2) that does not perform the forced initialization operation.
  • a drive voltage waveform having the same waveform shape as that of the second half of the all-cell initialization period shown in the first embodiment is applied to each electrode.
  • the drive voltage waveform applied to the scan electrode 22 that performs the forced initialization operation and the drive voltage waveform applied to the scan electrode 22 that does not perform the forced initialization operation have the same waveform shape.
  • a weak initialization discharge is generated in the discharge cell (for example, the discharge cell formed on the scan electrode SC1) that has been subjected to the forced initialization operation.
  • a discharge cell that has not been subjected to the forced initializing operation for example, a discharge cell formed on scan electrode SC2
  • the immediately preceding subfield that is, the last subfield of the immediately preceding field (for example, subfield SF5).
  • a weak initialization discharge is generated only in the discharge cells that have generated the address discharge (sustain discharge).
  • the initialization discharge does not occur, and the previous wall voltage is maintained.
  • the initialization operation performed in the discharge cell that does not perform the forced initialization operation is the selective initialization operation.
  • the discharge cells that perform the forced initialization operation and the discharge cells that perform the selective initialization operation coexist in the initialization period.
  • an initialization waveform having the same waveform shape as the all-cell initialization waveform is applied to the scan electrode 22 of the discharge cell that performs the forced initialization operation. That is, the up-ramp voltage L1 and the down-ramp voltage L2 are applied to the scan electrode 22 of the discharge cell that performs the forced initialization operation.
  • the up-ramp voltage L1 is an up-slope waveform voltage that rises to a voltage Vi2 at which an initializing discharge is generated in the discharge cell regardless of whether an address discharge (sustain discharge) has occurred in the immediately preceding subfield.
  • the down-ramp voltage L2 is a down-slope waveform voltage that drops to the voltage Vi4 at which discharge occurs.
  • the up-ramp voltage L5 and the down-ramp voltage L2 are applied to the scan electrodes 22 of the discharge cells that do not perform the forced initialization operation.
  • the up-ramp voltage L5 is an up-slope waveform voltage that is lower than the voltage Vi2 and rises to a voltage Vi5 that does not generate an initialization discharge in the discharge cell.
  • the downward ramp voltage L2 is a downward ramp waveform voltage that decreases to the voltage Vi4.
  • forced initialization period A drive voltage waveform generated for performing the forced initialization operation is referred to as a “forced initialization waveform”.
  • voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm, and scan electrode SC1 through scan electrode SCn
  • An upward ramp waveform voltage (upward erasing ramp voltage L3) that gently rises from voltage 0 (V), which is less than the discharge start voltage, toward voltage Vr that is the first predetermined voltage is applied.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent address period.
  • Subfield SF2 which is a subsequent selective initialization subfield, is a second type subfield in which selective initialization operation is performed in all discharge cells in the initialization period.
  • a driving voltage waveform having the same waveform shape as the driving voltage waveform shown in the selective initializing period of the first embodiment may be applied to each electrode.
  • the minimum voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn may be set higher than voltage Vi4, which is the minimum voltage of down-ramp voltage L2.
  • the minimum voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn in the selective initialization period is set to voltage Vi6 having a voltage value higher than voltage Vi4, and voltage Vi3 ′ to voltage Vi6.
  • a description will be given of an example in which the second downward ramp waveform voltage (hereinafter referred to as “down ramp voltage L6”) that falls to the above is applied to scan electrode SC1 through scan electrode SCn.
  • voltage Vh having a voltage value higher than voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn.
  • Scan electrode SC1 to scan electrode SCn have a downward ramp waveform voltage (gradiently decreasing from voltage Vi3 ′ (eg, voltage 0 (V)), which is less than the discharge start voltage, to negative voltage Vi6, which exceeds the discharge start voltage.
  • a down-ramp voltage L6 is applied.
  • the slope of the down-ramp voltage L6 may be the same as the slope of the down-ramp voltage L2, and an example thereof is a numerical value of about ⁇ 2.5 V / ⁇ sec.
  • the voltage Vi6 that is the lowest voltage of the down-ramp voltage L6 is higher than the voltage Vi4 that is the lowest voltage of the down-ramp voltage L2, and the discharge cell that has generated the address discharge (sustain discharge) in the immediately preceding subfield. Only the voltage at which discharge occurs is set. At this time, it is desirable to set the voltage Vi6 so that the voltage difference between the voltage Vg and the voltage Vi6 (the voltage applied to the discharge cell) is approximately the same as the voltage Vi4.
  • the operation in the subsequent writing period and sustaining period of the subfield SF2 is the same as the first drive voltage waveform shown in FIG. 5 of the first embodiment.
  • voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm, and scan electrode SC1 through scan electrode SCn
  • An upward ramp waveform voltage (upward erasing ramp voltage L3) that gently rises from voltage 0 (V), which is less than the discharge start voltage, toward voltage Vr that is the first predetermined voltage is applied.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent address period.
  • each subfield after subfield SF3 the same drive voltage waveform as in subfield SF2 is applied to each electrode, except for the number of sustain pulses.
  • the above is an image using a coding table having “display coding in which two or more non-light emitting subfields are not generated continuously” in the present embodiment, for example, the first table shown in the first embodiment.
  • This is an outline of a first drive voltage waveform applied to each electrode of panel 10 when displaying.
  • FIG. 13 is a diagram showing a second drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 13 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SC2 that performs the address operation second in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform applied to is shown.
  • the second drive voltage waveform shown in FIG. 13 has substantially the same waveform shape as the first drive voltage waveform shown in FIG. However, the drive voltage waveform after the last sustain pulse is generated in the sustain period of a specific subfield (in this embodiment, subfield SF2) is different from the first drive voltage waveform.
  • an image is obtained using a coding table having “display coding in which two non-light-emitting subfields are generated continuously”, for example, the second table shown in the first embodiment. It is the outline
  • these voltage values are only examples in the embodiment. Each voltage value is not limited to the value described above, and it is desirable to set the voltage value to an optimal value as appropriate in accordance with the characteristics of the panel 10 and the specifications of the plasma display device.
  • the scan electrode 22 that applies the forced initialization waveform to each field is set based on the following rules.
  • N fields that are continuous in time are defined as one field group
  • N scanning electrodes 22 that are continuously arranged are defined as one scan electrode group.
  • three fields that are temporally continuous are defined as one field group
  • three consecutively arranged scan electrodes 22 are defined as one scan electrode group.
  • the forced initializing waveform is applied to each scan electrode 22 constituting one scan electrode group once for each field group.
  • a forced initializing waveform is applied only to one scan electrode 22 of each scan electrode group in one field group. Therefore, for example, if the number of scan electrodes 22 is 1080 and the number of scan electrode groups is 360, the number of scan electrodes 22 to which the forced initializing waveform is applied in one field is 360. Then, a forced initialization waveform is applied to the other 360 scan electrodes 22 in the next field, and a forced initialization waveform is applied to the remaining 360 scan electrodes 22 in the third field.
  • the scan electrode 22 to which the forced initialization waveform is applied is set so that the forced initialization waveform is not applied to the scan electrode 22 adjacent to the scan electrode 22 to which the forced initialization waveform is applied.
  • FIG. 14 is a diagram schematically showing the relationship between the scanning electrode 22 to which the forced initialization waveform is applied and the field in the second embodiment of the present invention.
  • field Fj to field Fj + 2, field Fj + 3 to field Fj + 5, field Fj + 6 to field Fj + 8, field Fj + 9 to field Fj + 11 each constitute a field group
  • scan electrode SCi to scan electrode SCi + 2 scan electrode
  • An example is shown in which each of SCi + 3 to scan electrode SCi + 5 and scan electrode SCi + 6 to scan electrode SCi + 8 constitutes a scan electrode group.
  • “ ⁇ ” indicates that the forced initialization operation is performed in the initialization period of the subfield SF1. That is, “ ⁇ ” represents that a forced initializing waveform having the up-ramp voltage L1 and the down-ramp voltage L2 is applied to the scan electrode 22 in the initialization period of the subfield SF1. “X” represents that the forced initialization operation is not performed in the initialization period of the subfield SF1. That is, “x” represents that an initialization waveform having an up-ramp voltage L5 and a down-ramp voltage L2 is applied to the scan electrode 22 in the initialization period of the subfield SF1.
  • a forced initializing waveform is applied to each scan electrode 22 constituting one scan electrode group once for each field group.
  • forcible initialization waveforms are applied to the scan electrode SCi in each of the field Fj, the field Fj + 3, the field Fj + 6, the field Fj + 9,.
  • the forced initializing waveform is applied only to one scan electrode 22 of each scan electrode group in one field group.
  • a forced initialization waveform is applied to scan electrode SCi, scan electrode SCi + 3, scan electrode SCi + 6,..., And in field Fj + 1, scan electrode SCi + 1, scan electrode SCi + 4, scan electrode SCi + 7,.
  • a forced initializing waveform is applied to scan electrode SCi + 2, scan electrode SCi + 5, scan electrode SCi + 8,... In field Fj + 2. The same applies to the other fields.
  • the forced initialization waveform is applied to the scan electrode SCi + 3, and the forced initialization waveform is not applied to the scan electrode SCi + 2 and the scan electrode SCi + 4 adjacent to the scan electrode SCi + 3.
  • the forced initialization waveform is not applied to the scan electrode SCi + 2 and the scan electrode SCi + 4 adjacent to the scan electrode SCi + 3. The same applies to the other scanning electrodes 22.
  • the forced initialization operation is performed in only one of a plurality of consecutive fields.
  • the number of times that the forced initialization operation is performed is set to once in a plurality of fields, light emission that is not related to the gradation display generated by the forced initialization operation is reduced, the black luminance is reduced, and an image with high contrast is displayed. 10 can be displayed.
  • the forced initialization operation has a function of accumulating wall charges necessary for generating an address discharge in the discharge cell in the subsequent address period. Furthermore, it has a function of generating priming particles necessary for shortening the discharge delay time and stably generating the address discharge.
  • the first voltage ( A second voltage (voltage Vg) higher than voltage 0 (V) is applied.
  • the lowest voltage (voltage Vi6) of the downward ramp waveform voltage (down-ramp voltage L6) applied to scan electrode SC1 through scan electrode SCn is applied to scan electrode SC1 through scan electrode SC1 through sub-field SF1 as the first type subfield. It is set higher than the lowest voltage (voltage Vi4) of the downward ramp waveform voltage (down ramp voltage L2) applied to scan electrode SCn.
  • the address discharge can be stably generated even in the driving method according to the present embodiment in which the number of forced initialization operations is reduced. This is due to the following reason.
  • discharge cells that perform a forced initializing operation in the initializing period of the first type subfield (subfield SF1). That is, in the first half of the initialization period, the rising ramp waveform voltage (up-ramp voltage L1) rising toward the voltage Vi2 at which discharge occurs regardless of the occurrence of address discharge (sustain discharge) in the immediately preceding subfield.
  • discharge cell that forcibly generates an initializing discharge when applied.
  • a wall voltage having a high positive polarity is accumulated on the data electrode 32 of such a discharge cell.
  • a positive voltage Vg is further applied to the data electrode D1 to the data electrode Dm to the discharge cell in which the wall voltage having a high positive polarity is accumulated on the data electrode 32, the voltage difference between the scan electrode 22 and the data electrode 32 is obtained.
  • wall charges and priming particles become excessive in the discharge cell, and the probability of generating an erroneous discharge in the subsequent address period increases.
  • a positive voltage is applied to the data electrode 32 during the initialization period of the first type subfield (subfield SF1) in which there are discharge cells that perform the forced initialization operation. Vg is not applied.
  • the discharge between the scan electrode 22 and the data electrode 32 is less likely to occur, and the initialization discharge is less likely to occur.
  • the inventor of the present application applies a positive voltage to the data electrode D1 to the data electrode Dm when performing the selective initialization operation, thereby stably generating the initialization discharge in the discharge cell performing the selective initialization operation. It was experimentally confirmed that the wall voltage on the data electrode Dk can be accurately adjusted. This is presumably because discharge between the scan electrode 22 and the data electrode 32 is likely to occur stably by applying a positive voltage to the data electrodes D1 to Dm.
  • positive voltage Vg is applied to data electrode D1 to data electrode Dm in the initialization period of the second type subfield (subfield SF2 to subfield SF5) in which the selective initialization operation is performed.
  • the voltage difference between the voltage Vi6 and the second voltage (voltage Vg) is the voltage Vi4. It is desirable to set each voltage so as to be substantially equal to the voltage difference between the first voltage (voltage 0 (V)). Thereby, the address discharge in the address period after the forced initializing operation and the address discharge in the address period after the selective initializing operation can be set to the same discharge intensity.
  • the voltage Vh higher than the voltage Ve is applied to the sustain electrodes SU1 to SUn because the voltage Vi6 is set higher than the voltage Vi4, so that a discharge is generated between the scan electrode 22 and the sustain electrode 23. This is to prevent it from becoming difficult.
  • the wall voltage on the data electrode Dk is adjusted with high accuracy in this way, so that the address discharge can be stably generated while reducing the number of forced initialization operations.
  • the scan electrode drive circuit, the sustain electrode drive circuit, and the data electrode drive circuit used in the present embodiment are the same as the scan electrode drive circuit 43, the sustain electrode drive circuit 44, and the data electrode drive circuit 42 described in the first embodiment. Since it is a structure, description is abbreviate
  • the voltage Vi1 is equal to the voltage Vp
  • the voltage Vi2 is equal to the voltage (Vt + Vp)
  • the voltage Vi3 is equal to the voltage Vs
  • the voltage Vc is equal to the voltage ( It is assumed that it is equal to Va + Vp). The same applies to the drive voltage waveforms shown in FIGS.
  • the voltage Vi5 is equal to the voltage Vt
  • the voltage Vg is equal to the voltage Vd
  • the voltage Vh is equal to the voltage Vs.
  • these voltages are not limited to the above-described numerical values, and are desirably set as appropriate according to the characteristics of the panel 10 and the specifications of the plasma display device.
  • FIG. 15 is a timing chart for explaining the operation of the driving circuit of the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • scan electrode 22 to which a forced initialization waveform is applied is indicated by scan electrode SCx
  • scan electrode 22 to which no forced initialization waveform is applied is indicated by scan electrode SCy.
  • the switching element corresponding to the scan electrode SCx is indicated by the switching element Q71Hx
  • the switching element corresponding to the scan electrode SCy is indicated by the switching element Q71Hy
  • switching elements Q71L1 to Q71Ln a switching element corresponding to scan electrode SCx is indicated by switching element Q71Lx
  • a switching element corresponding to scan electrode SCy is indicated by switching element Q71Ly.
  • switching element Q56 of scan electrode drive circuit 43 is turned on to apply voltage 0 (V) to scan electrode SCx and scan electrode SCy.
  • the switching element Q56 is turned off and the switching element Q71Lx is turned off, the switching element Q71Hx is turned on, and the voltage Vp is applied to the scan electrode SCx to which the forced initialization waveform is applied.
  • voltage 0 (V) is kept applied to scan electrode SCy that does not perform the forced initialization operation.
  • a constant voltage is applied to the input terminal IN61 of the Miller integrating circuit 61, and the voltage of the reference potential A is gradually raised to the voltage Vt. Since a voltage obtained by superimposing the voltage Vp on the reference potential A is applied to the scan electrode SCx to which the forced initializing waveform is applied, an upward ramp waveform that gradually rises from the voltage Vp to the voltage (Vt + Vp). A voltage (up-ramp voltage L1) can be applied.
  • an upward ramp waveform voltage (up-ramp voltage) that gradually rises from voltage 0 (V) to voltage Vt is applied to scan electrode SCy. L5) can be applied.
  • switching element Q84 of sustain electrode drive circuit 44 is turned off, switching element Q86 and switching element Q87 are turned on, and voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn. To do.
  • switching element Q71Hx of scan electrode drive circuit 43 is turned off, switching element Q71Lx is turned on, switching element Q55 and switching element Q59 are turned on, and voltage Vs is applied to scan electrode SCx and scan electrode SCy.
  • the switching element Q69 is turned off and a constant voltage is applied to the input terminal IN63 of the Miller integrating circuit 63 to operate the Miller integrating circuit 63, so that the scanning electrode SCx and the scanning electrode SCy are gradually applied from the voltage Vi3 to the voltage Vi4.
  • a descending ramp waveform voltage (down ramp voltage L2) is applied.
  • the transistor Q63 of the Miller integrating circuit 63 of the scan electrode driving circuit 43 is turned off, the switching element Q72 is turned on, and the voltage of the reference potential A is set to the voltage Va. Then, switching element Q71Lx and switching element Q71Ly are turned off, switching element Q71Hx and switching element Q71Hy are turned on, and voltage (Va + Vp), that is, voltage Vc is applied to scan electrode SCx and scan electrode SCy.
  • switching element Q71H1 is turned off, switching element Q71L1 is turned on, and a scan pulse that is displaced from voltage Vc to voltage Va is applied to scan electrode SC1.
  • switching element Q91L1 to switching element Q91Lm of data electrode drive circuit 42 are turned on, switching element Q91H1 to switching element Q91Hm are turned off, and voltage 0 (V) is applied to data electrode D1 to data electrode Dm.
  • the switching element Q91Lj is turned off and the switching element Q91Hj is turned on for the data electrode Dj to which the address pulse is applied based on the image data, and the voltage 0 (V ) Is applied to the data electrode Dj.
  • the switching element Q71H1 is turned on, the switching element Q71L1 is turned off, and the voltage applied to the scan electrode SC1 is returned to the voltage Vc.
  • switching element Q91Lj is turned on, switching element Q91Hj is turned off, and the voltage applied to data electrode Dj is returned to voltage 0 (V). In this way, a scan pulse is applied to scan electrode SC1, and an address pulse is applied to data electrode Dj.
  • FIG. 15 shows an example in which a scan pulse is applied to scan electrode SCx, and then a scan pulse is applied to scan electrode SCy.
  • the scan pulse is sequentially applied to the scan electrode 22 and the address pulse is applied to the data electrode Dj until reaching the scan electrode SCn.
  • switching element Q72, switching element Q71Hx, and switching element Q71Hy are turned off, switching element Q56, switching element Q69, switching element Q71Lx, and switching element Q71Ly are turned on, respectively, and voltage 0 ( V) is applied.
  • the writing period ends.
  • sustain period of subfield SF1 scan electrode SC1 to scan electrode SCn and sustain electrode SU1 to sustain are maintained using sustain pulse generating circuit 50 of scan electrode driving circuit 43 and sustain pulse generating circuit 80 of sustain electrode driving circuit 44.
  • the number of sustain pulses corresponding to the luminance weight is applied to each electrode SUn.
  • the switching element Q56 of the scan electrode drive circuit 43 is turned off.
  • a constant voltage is applied to input terminal IN62 of Miller integrating circuit 62 to operate Miller integrating circuit 62, and an upward ramp waveform voltage that gradually rises to voltage Vr is applied to scan electrode SC1 through scan electrode SCn.
  • switching elements Q91L1 to Q91Lm of data electrode drive circuit 42 are turned off, switching elements Q91H1 to switching element Q91Hm are turned on, and positive voltage Vd is applied to data electrodes D1 to Dm. That is, the voltage Vg is applied.
  • switching element Q84 of sustain electrode drive circuit 44 is turned off, switching element Q83 is turned on, and voltage Vs, that is, voltage Vh, is applied to sustain electrode SU1 through sustain electrode SUn.
  • the subsequent operations in the writing period and the sustaining period of the subfield SF2 are the same as those in the writing period and the sustaining period of the subfield SF1.
  • the drive voltage waveforms shown in FIGS. 12 and 13 are generated using the data electrode drive circuit 42, the scan electrode drive circuit 43, and the sustain electrode drive circuit 44, and the data electrode D1 is generated. It can be applied to each of data electrode Dm, scan electrode SC1 to scan electrode SCn, and sustain electrode SU1 to sustain electrode SUn.
  • a downward ramp waveform voltage is applied to the scan electrode 22 and a first voltage (voltage 0 (V)) is applied to the data electrode 32.
  • a downward ramp waveform voltage is applied to the scan electrode and a second voltage (voltage Vg) higher than the first voltage is applied to the data electrode in the initialization period of the second type subfield.
  • the forced initialization operation is performed once in a plurality of fields, so that the forced initialization operation is performed as compared with the configuration in which the forced initialization operation is performed once in one field. Accordingly, the emitted light can be reduced. As a result, the black luminance (the luminance of the gradation that does not generate the sustain discharge) can be lowered, and the contrast of the image displayed on the panel 10 can be improved.
  • an image is displayed on the panel 10 using a table in which “two or more non-lighting subfields” do not occur, for example, the first table shown in the first embodiment.
  • the first drive voltage waveform shown in FIG. 12 is generated and applied to each electrode of the panel 10 to drive the panel 10.
  • a subfield that occurs first in time among two or more consecutive non-lighting subfields after the subfield is lit once is defined as a specific subfield.
  • the third downward ramp waveform voltage (slowly decreasing from the voltage 0 (V) as the base potential to the voltage Vi8 as the second predetermined voltage ( A downward erase ramp voltage L8) is generated and applied to scan electrode SC1 through scan electrode SCn.
  • voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm, and scan electrode SC1 through scan electrode SCn
  • An upward ramp waveform voltage (upward erasing ramp voltage L3) that gently rises from voltage 0 (V), which is less than the discharge start voltage, toward voltage Vr that is the first predetermined voltage is applied.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent address period. This makes it possible to perform a stable writing operation even when driving the high-definition large-screen panel 10 and display a high-quality image on the panel 10.
  • the present invention is not limited to this configuration. It is desirable to set the number of times of performing the forced initialization operation appropriately according to the characteristics of the panel 10, the specifications of the plasma display device, the setting of the contrast ratio of the image displayed on the panel 10, and the like. .
  • the configuration in which the up-ramp voltage L5 is applied to the scan electrode 22 that does not perform the forced initialization operation in the first half of the initialization period of the first type subfield has been described. It is not limited to this configuration.
  • the voltage applied to the scan electrode 22 that does not perform the forced initializing operation is a voltage that does not cause a discharge in the discharge cell formed on the scan electrode 22.
  • it may be a fixed voltage with a voltage of 0 (V).
  • the inventor of the present application applies the rising ramp waveform voltage that rises to a voltage equal to or higher than the voltage Vs to the scan electrodes SC1 to SCn in place of the ascending erasing ramp voltage L3 for the last subfield of one field. It was confirmed that the operation can be generated more stably.
  • FIG. 16 is a diagram showing an example of a first drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 17 is a diagram showing an example of a second drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • scan electrode SC1 that performs the address operation first in the address period
  • scan electrode SCn that performs the address operation last in the address period
  • sustain electrode SU1 to sustain electrode SUn sustain electrode SU1 to sustain electrode SUn
  • data electrode D1 to data electrode Dm The drive voltage waveform applied to each of these is shown.
  • the first drive voltage waveform shown in FIG. 16 has substantially the same waveform shape as the first drive voltage waveform shown in FIG. However, it differs from the first drive voltage waveform shown in FIG. 5 in that the upstream erase ramp voltage L7 is generated instead of the upstream erase ramp voltage L3 at the end of the sustain period of the last subfield (subfield SF5). .
  • the second drive voltage waveform shown in FIG. 17 has substantially the same waveform shape as the second drive voltage waveform shown in FIG. However, it differs from the second drive voltage waveform shown in FIG. 6 in that an upstream erase ramp voltage L7 is generated instead of the upstream erase ramp voltage L3 at the end of the sustain period of the final subfield (subfield SF5). .
  • FIG. 18 is a diagram showing another example of the first drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 19 is a diagram showing another example of the second drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • the first drive voltage waveform shown in FIG. 18 has substantially the same waveform shape as the first drive voltage waveform shown in FIG. However, it differs from the first drive voltage waveform shown in FIG. 12 in that an upstream erase ramp voltage L7 is generated instead of the upstream erase ramp voltage L3 at the end of the sustain period of the final subfield (subfield SF5). .
  • the second drive voltage waveform shown in FIG. 19 has substantially the same waveform shape as the second drive voltage waveform shown in FIG. However, it differs from the second drive voltage waveform shown in FIG. 13 in that the upstream erase ramp voltage L7 is generated instead of the upstream erase ramp voltage L3 at the end of the sustain period of the final subfield (subfield SF5). .
  • FIG. 16 is an upward ramp waveform voltage that rises to a voltage Vr2 that is equal to or higher than the voltage Vs with the same gradient as the upward erase ramp voltage L3.
  • the voltage Vr2 is set to about 255 (V).
  • the voltage Vr2 is set in the range of the voltage Vs + 0 (V) to the voltage Vs + 60 (V) based on the experiment performed by the inventors of the present application.
  • the scan electrode SC1 to the scan electrode SCn gradually rise from the voltage 0 (V), which is less than the discharge start voltage, toward the voltage Vr2 which is equal to or higher than the voltage Vs.
  • a ramp waveform voltage (upward erase ramp voltage L7) is applied.
  • sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode While voltage 0 (V) is applied to Dm, scan electrode SC1 to scan electrode SCn are gradually applied to voltage Vr, which is the first predetermined voltage, from voltage 0 (V), which is less than the discharge start voltage.
  • a rising upward ramp waveform voltage (upward erasing ramp voltage L3) is applied.
  • the voltage Vr is set to a voltage that is lower than the voltage Vs and does not cause erroneous discharge in the subsequent sustain period.
  • the writing operation and the maintaining operation can be performed more stably, and the image display quality on the panel 10 can be further improved.
  • FIG. 20 is a diagram showing another example of the waveform shape of the rising ramp waveform voltage generated for performing the erasing operation in the sustain period of the last subfield of one field in the third embodiment of the present invention.
  • the up-erasing ramp voltage L7 is also shown for comparison.
  • the Miller integrating circuit 62 can generate only an upslope waveform voltage up to the voltage Vr. Therefore, a constant voltage is applied to input terminal IN62 of Miller integrating circuit 62 to operate Miller integrating circuit 62, and an upward ramp waveform voltage that gradually rises to voltage Vr is once applied to scan electrode SC1 through scan electrode SCn. .
  • switching element Q71L1 to switching element Q71Ln are turned off, switching element Q71H1 to switching element Q71Hn are turned on, voltage Vp is superimposed on reference potential A, and Miller integrating circuit 62 is operated again in that state. Thereby, it is possible to generate a waveform voltage in which the voltage Vp is superimposed on the upward ramp waveform voltage generated by the Miller integrating circuit 62. Therefore, it is possible to apply an upward ramp waveform voltage that rises to a voltage higher than voltage Vr to scan electrode SC1 through scan electrode SCn.
  • a waveform having two peaks with an upward ramp waveform voltage rising to (V)) can be generated and applied to scan electrode SC1 through scan electrode SCn.
  • the configuration has been described in which the down-slope waveform voltages (down-ramp voltage L4, down-ramp voltage L6, and down-erasing ramp voltage L8) are all generated with the same slope.
  • the down-slope waveform voltages (down-ramp voltage L4, down-ramp voltage L6, and down-erasing ramp voltage L8) are all generated with the same slope.
  • a plurality of down-slope waveform voltages are generated. It is good also as a structure which divides
  • FIG. 21 is a waveform diagram showing another example of the waveform shape of the downward ramp waveform voltage applied to the scan electrode 22 in the embodiment of the present invention.
  • the voltage decreases with a relatively steep gradient (for example, ⁇ 8 V / ⁇ sec) until the initialization discharge occurs, and then has a slightly gentle gradient (for example, ⁇ 2.5 V / ⁇ sec). It is also possible to generate a downward ramp waveform voltage by descending at a lower slope and finally descending at a gentler slope (for example, -1 V / ⁇ sec). Even with such a configuration, it was confirmed that the same effect as described above was obtained. In addition, with this configuration, there is also an effect that the period for generating the downward ramp waveform voltage can be shortened.
  • the downward ramp waveform voltage may be divided into two periods, and the slope may be changed in each period to generate the downward ramp waveform voltage.
  • FIG. 4 shows the second table as a target for generating the second drive voltage waveform.
  • the present invention is not limited to the table shown in FIG. is not.
  • FIG. 22 is a diagram showing another example of the second coding table in the embodiment of the present invention.
  • one field is composed of five subfields (subfield SF1, subfield SF2, subfield SF3, subfield SF4, subfield SF5), and each subfield of subfield SF1 to subfield SF5
  • a table when having a luminance weight of (1, 16, 8, 4, 2) is shown.
  • the table shown in FIG. 22 is the same as the first table shown in FIG. 3 in the number of subfields, the luminance weight provided in one field, and the number of gradations to be displayed.
  • the magnitude of the luminance weights assigned to each subfield is different, and the table shown in FIG. 22 has (1, 2, 4,. 8 and 16) are assigned luminance weights.
  • the table shown in FIG. 22 is also a second table that is a target for generating the second drive voltage waveform.
  • the table is set as the second table, and when the image is displayed on the panel 10 using the second table, A second drive voltage waveform is generated and applied to each electrode of panel 10 to drive panel 10.
  • the specific subfield is SF3.
  • the subfield SF1 is turned on, the subfield SF2 and the subfield SF3 are continuously turned off, the subfield SF4 is turned on, the subfield SF2 is turned on, and the subfield SF3 and the subfield SF4 are turned on.
  • the specific subfields are the subfield SF2 and the subfield SF3.
  • the specific subfield varies depending on the coding that constitutes the table.
  • the number of “specific subfields” is not limited to one.
  • the panel may be driven while generating a field in which all cell initialization operations are not performed on all discharge cells on the panel. Even in such a case, the structure shown in this embodiment can be applied.
  • the number of subfields constituting one field, subfields to be forced initialization subfields, luminance weights of each subfield, and the like are not limited to the above-described numerical values. Moreover, the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • the driving voltage waveforms shown in FIGS. 5, 6, 12, 13, 15, 15, 16, 17, 18, and 19 are merely examples in the embodiment of the present invention.
  • the present invention is not limited to this drive voltage waveform.
  • the configuration of the drive circuit shown in FIGS. 8, 9, 10, and 11 is merely an example in the embodiment of the present invention, and the present invention is not limited to these circuit configurations. is not.
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • the number of subfields constituting one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be further increased.
  • the time required for driving panel 10 can be shortened by reducing the number of subfields.
  • one pixel is constituted by discharge cells of three colors of red, green, and blue.
  • a panel in which one pixel is constituted by discharge cells of four colors or more has been described.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 24 of 1024. It is just an example.
  • the present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with panel specifications, panel characteristics, plasma display device specifications, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the number of subfields constituting one field, the luminance weight of each subfield, etc. are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on the image signal or the like. The structure to switch may be sufficient.
  • the present invention can perform a stable writing operation even when driving a high-definition large-screen panel, and can display a high-quality image on the panel. It is useful as a plasma display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

 高精細度化された大画面のプラズマディスプレイパネルを駆動する際にも、安定した書込み動作を行う。そのために、発光サブフィールドと非発光サブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合とし、その中から1つの表示用組合せを選択して放電セルの発光・非発光を制御するプラズマディスプレイパネルの駆動方法において、以下のフィールドを発生する。そのフィールドは、表示用組合せ集合に含まれる表示用組合せにもとづき、維持期間における最後の維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を走査電極に印加するサブフィールドを有する。またそのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する下り傾斜波形電圧を走査電極に印加し、その後に上り傾斜波形電圧を走査電極に印加する特定サブフィールドを有する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
 本発明は、交流面放電型のプラズマディスプレイパネルを用いたプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
 プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
 前面基板は、1対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
 背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
 そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光してカラーの画像表示を行う。
 放電セルにおける発光と非発光との2値制御を組み合わせてパネルの画像表示領域に画像を表示する方法としては一般にサブフィールド法が用いられている。
 サブフィールド法では、1フィールドを、発光輝度が互いに異なる複数のサブフィールドに分割する。そして、各放電セルでは、所望の階調値に応じた組合せで各サブフィールドの発光・非発光を制御する。これにより1フィールドの発光輝度を所望の階調値にして各放電セルを発光し、パネルの画像表示領域に、様々な階調値の組合せで構成された画像を表示する。
 サブフィールド法において、各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
 初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する初期化動作を行う。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子(放電を発生させるための励起粒子)を発生する。
 書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する(以下、これらの動作を総称して「書込み」とも記す)。
 維持期間では、サブフィールド毎に定められた輝度重みにもとづく数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる(以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す)。これにより、各サブフィールドにおいて、各放電セルを、輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
 維持期間において、表示電極対への維持パルスの印加が終了した後、上昇する傾斜電圧を維持電極に印加して微弱放電(消去放電)を発生する技術が開示されている(例えば、特許文献1参照)。消去放電を発生することにより、維持放電によって生じた放電セル内の壁電荷を消去し、表示電極対間の電位差を緩和して、続くサブフィールドの書込み期間における書込み放電を安定に発生することが可能となる。
 また、維持期間において表示電極対への維持パルスの印加が終了した後、所定の電圧まで上昇した後その電圧を一定期間維持する傾斜電圧を走査電極に印加し、その後、上昇する傾斜電圧を維持電極に印加して放電セル内の壁電荷を消去する技術が開示されている(例えば、特許文献2参照)。
 また、維持期間において表示電極対への維持パルスの印加が終了した後、上昇する傾斜電圧を走査電極に印加するとともにその傾斜を表示画像の平均輝度に応じて変更することで放電セル内の壁電荷を消去する技術が開示されている(例えば、特許文献3参照)。
 高精細度化された大画面のパネルでは、駆動しなければならない電極の数が増加し、また、駆動時のインピーダンスも増加するため、書込み動作が不安定になりやすい傾向にある。そのため、そのようなパネルを備えたプラズマディスプレイ装置においても、安定に書込み放電を発生し、画像をパネルに安定して表示することが求められている。
特開2004-348140号公報 特開2005-141224号公報 特開2003-5700号公報
 本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成し、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御して駆動するパネルの駆動方法である。この駆動方法では、表示用組合せ集合に含まれる表示用組合せにもとづき、以下のフィールドを発生する。そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を走査電極に印加するサブフィールドを有する。また、そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する下り傾斜波形電圧を走査電極に印加し、その後に上り傾斜波形電圧を走査電極に印加する特定サブフィールドを有する。
 この方法により、高精細度化された大画面のパネルを駆動する際にも安定した書込み動作を行い、品質の高い画像をパネルに表示することが可能となる。
 また、本発明のパネルの駆動方法においては、第1の表示用組合せ集合と、第2の表示用組合せ集合とを有する。第1の表示用組合せ集合では、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない。第2の表示用組合せ集合では、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する。そして、第1の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生せず、第2の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生する。
 また、本発明のパネルの駆動方法においては、第2の表示用組合せ集合における連続した2つ以上の非発光のサブフィールドのうちの時間的に先に発生するサブフィールドが特定サブフィールドであってもよい。
 また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、初期化期間と、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成し、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御して駆動するパネルの駆動方法である。この駆動方法では、第1種サブフィールドと、第2種サブフィールドとを1フィールド内に設ける。第1種サブフィールドでは、初期化期間において、放電セルに放電が発生する電圧まで上昇する上り傾斜波形電圧と、負の電圧に向かって下降する第1の下り傾斜波形電圧とを印加する走査電極と、放電セルに放電が発生しない電圧と第1の下り傾斜波形電圧とを印加する走査電極とが存在する。第2種サブフィールドでは、初期化期間において、直前のサブフィールドで書込み放電を発生した放電セルだけに放電が発生する電圧まで下降する第2の下り傾斜波形電圧を走査電極に印加する。そして、第1種サブフィールドの初期化期間において走査電極に第1の下り傾斜波形電圧を印加する期間は、データ電極に第1の電圧を印加する。また、第2種サブフィールドの初期化期間において走査電極に第2の下り傾斜波形電圧を印加する期間は、データ電極に第1の電圧よりも高い第2の電圧を印加する。そして、表示用組合せ集合に含まれる表示用組合せにもとづき、以下のフィールドを発生する。そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を走査電極に印加するサブフィールドを有する。また、そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する第3の下り傾斜波形電圧を走査電極に印加し、その後に上り傾斜波形電圧を走査電極に印加する特定サブフィールドを有する。
 この方法により、高精細度化された大画面のパネルを駆動する際にも安定した書込み動作を行い、品質の高い画像をパネルに表示することが可能となる。また、黒の輝度を低減し、コントラストの高い画像をパネルに表示することが可能となる。
 また、本発明のパネルの駆動方法においては、第1の表示用組合せ集合と、第2の表示用組合せ集合とを有する。第1の表示用組合せ集合では、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない。第2の表示用組合せ集合では、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する。そして、第1の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生せず、第2の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生する。
 また、本発明のパネルの駆動方法においては、第2の表示用組合せ集合における連続した2つ以上の非発光のサブフィールドのうちの時間的に先に発生するサブフィールドが特定サブフィールドであってもよい。
 また、本発明のパネルの駆動方法においては、第2の下り傾斜波形電圧の最低電圧を、第1の下り傾斜波形電圧の最低電圧よりも高い電圧にして、第2の下り傾斜波形電圧を発生してもよい。
 また、本発明のパネルの駆動方法においては、第1の下り傾斜波形電圧を走査電極に印加する期間は維持電極に正の電圧を印加し、第2の下り傾斜波形電圧を走査電極に印加する期間は上記の正の電圧よりも高い電圧を維持電極に印加してもよい。
 また本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置において、駆動回路は、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成する。そして、表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択する。そして、選択された表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御する。そして、表示用組合せ集合に含まれる表示用組合せにもとづき、以下のフィールドを発生してパネルを駆動する。そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を走査電極に印加するサブフィールドを有する。また、そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する下り傾斜波形電圧を走査電極に印加し、その後に上り傾斜波形電圧を走査電極に印加する特定サブフィールドを有する。
 これにより、高精細度化された大画面のパネルを駆動する際にも安定した書込み動作を行い、品質の高い画像をパネルに表示することが可能となる。
 また、本発明のプラズマディスプレイ装置において、駆動回路は、第1の表示用組合せ集合と、第2の表示用組合せ集合とを有する。そして、駆動回路は、第1の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生せず、第2の表示用組合せ集合を用いてパネルに画像を表示するときには特定サブフィールドを発生する。第1の表示用組合せ集合は、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない。第2の表示用組合せ集合は、1フィールドにおいて、時間的に先に発光するサブフィールドと時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する。
 また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、初期化期間と、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置において、駆動回路は、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成する。そして、表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択する。そして、選択された表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御する。そして、第1種サブフィールドと第2種サブフィールドとを1フィールド内に設けてパネルを駆動する。第1種サブフィールドでは、初期化期間において、放電セルに放電が発生する電圧まで上昇する上り傾斜波形電圧と、負の電圧に向かって下降する第1の下り傾斜波形電圧とを印加する走査電極と、放電セルに放電が発生しない電圧と第1の下り傾斜波形電圧とを印加する走査電極とが存在する。第2種サブフィールドでは、初期化期間において、直前のサブフィールドで書込み放電を発生した放電セルだけに放電が発生する電圧まで下降する第2の下り傾斜波形電圧を走査電極に印加する。そして、第1種サブフィールドの初期化期間においては、走査電極に第1の下り傾斜波形電圧を印加する期間はデータ電極に第1の電圧を印加する。第2種サブフィールドの初期化期間においては、走査電極に第2の下り傾斜波形電圧を印加する期間はデータ電極に第1の電圧よりも高い第2の電圧を印加する。そして、表示用組合せ集合に含まれる表示用組合せにもとづき、以下のフィールドを発生してパネルを駆動する。そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を走査電極に印加するサブフィールドを有する。また、そのフィールドは、維持期間における最後の維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する第3の下り傾斜波形電圧を走査電極に印加し、その後に上り傾斜波形電圧を走査電極に印加する特定サブフィールドを有する。
 これにより、高精細度化された大画面のパネルを駆動する際にも安定した書込み動作を行い、品質の高い画像をパネルに表示することが可能となる。また、黒の輝度を低減し、コントラストの高い画像をパネルに表示することが可能となる。
図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる第1のコーディングテーブルの一例を示す図である。 図4は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる第2のコーディングテーブルの一例を示す図である。 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第1の駆動電圧波形を示す図である。 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第2の駆動電圧波形を示す図である。 図7は、本発明の実施の形態1における電圧Vrと電圧Vsとの電圧差と電圧Vi4と電圧Vaとの電圧差との関係を示す図である。 図8は、本発明の実施の形態1におけるプラズマディスプレイ装置の回路ブロック図である。 図9は、本発明の実施の形態1におけるプラズマディスプレイ装置の走査電極駆動回路の構成を概略的に示す回路図である。 図10は、本発明の実施の形態1におけるプラズマディスプレイ装置の維持電極駆動回路の構成を概略的に示す回路図である。 図11は、本発明の実施の形態1におけるプラズマディスプレイ装置のデータ電極駆動回路の構成を概略的に示す回路図である。 図12は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第1の駆動電圧波形を示す図である。 図13は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第2の駆動電圧波形を示す図である。 図14は、本発明の実施の形態2において強制初期化波形を印加する走査電極とフィールドとの関係を概略的に示す図である。 図15は、本発明の実施の形態2におけるプラズマディスプレイ装置の駆動回路の動作を説明するためのタイミングチャートである。 図16は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第1の駆動電圧波形の一例を示す図である。 図17は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第2の駆動電圧波形の一例を示す図である。 図18は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第1の駆動電圧波形の他の一例を示す図である。 図19は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する第2の駆動電圧波形の他の一例を示す図である。 図20は、本発明の実施の形態3における1フィールドの最終サブフィールドの維持期間で消去動作をするために発生する上り傾斜波形電圧の波形形状の他の例を示す図である。 図21は、本発明の実施の形態における走査電極に印加する下り傾斜波形電圧の波形形状の他の例を示す波形図である。 図22は、本発明の実施の形態における第2のコーディングテーブルの他の例を示す図である。
 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
 (実施の形態1)
 図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。
 ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして、走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
 保護層26は、放電セルにおける放電を発生しやすくするために、電子放出性能の高い材料である酸化マグネシウム(MgO)を主成分とする材料で形成されている。
 保護層26は、一つの層で構成されていてもよく、あるいは複数の層で構成されていてもよい。また、層の上に粒子が存在する構成であってもよい。
 背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
 これら前面基板21と背面基板31とを、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置し、前面基板21と背面基板31との間隙に放電空間を設ける。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオン(Ne)とキセノン(Xe)の混合ガスを放電ガスとして封入する。
 放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に、画素を構成する放電セルが形成される。そして、これらの放電セルを放電、発光(点灯)することにより、パネル10にカラーの画像が表示される。
 なお、パネル10においては、表示電極対24が延伸する方向に配列された連続する3つの放電セル、すなわち、赤色(R)に発光する放電セルと、緑色(G)に発光する放電セルと、青色(B)に発光する放電セルとの3つの放電セルで1つの画素が構成される。
 なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率は、例えばキセノン分圧を10%にしてもよいが、放電セルにおける発光効率を向上するためにキセノン分圧をさらに上げてもよく、その他の混合比率であってもよい。
 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。
 パネル10には、水平方向(行方向、ライン方向)に延長されたn本の走査電極SC1~走査電極SCn(図1の走査電極22)およびn本の維持電極SU1~維持電極SUn(図1の維持電極23)が配列され、垂直方向(列方向)に延長されたm本のデータ電極D1~データ電極Dm(図1のデータ電極32)が配列されている。
 そして、1対の走査電極SCi(i=1~n)および維持電極SUiと1つのデータ電極Dj(j=1~m)とが交差した領域に放電セルが1つ形成される。すなわち、1対の表示電極対24上には、m個の放電セルが形成され、m/3個の画素が形成される。そして、放電セルは放電空間内にm×n個形成され、m×n個の放電セルが形成された領域がパネル10の画像表示領域となる。例えば、画素数が1920×1080個のパネルでは、m=1920×3となり、n=1080となる。なお、本実施の形態においては、n=1080とするが、本発明は何らこの数値に限定されるものではない。
 次に、本実施の形態におけるプラズマディスプレイ装置のパネル10の駆動方法について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によって階調表示を行う。サブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによってパネル10に画像を表示する。
 輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。したがって、例えば、輝度重み「8」のサブフィールドは、輝度重み「1」のサブフィールドの約8倍の輝度で発光し、輝度重み「2」のサブフィールドの約4倍の輝度で発光する。したがって、画像信号に応じた組合せで各サブフィールドを選択的に発光させることによって様々な階調を表示し、画像を表示することができる。
 本実施の形態では、1フィールドを5のサブフィールド(サブフィールドSF1、サブフィールドSF2、・・・、サブフィールドSF5)に分割し、時間的に後のサブフィールドほど輝度重みが大きくなるように、サブフィールドSF1からサブフィールドSF5の各サブフィールドは、それぞれ(1、2、4、8、16)の輝度重みを有する例を説明する。
 初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。このときの初期化動作には、全ての放電セルに初期化放電を発生する全セル初期化動作と、直前のサブフィールドの維持期間で維持放電を発生した放電セルに対して選択的に初期化放電を発生する選択初期化動作とがある。
 書込み期間では、発光するべき放電セルで選択的に書込み放電を発生し、維持放電に必要な壁電荷を形成する書込み動作を行う。
 そして、維持期間では、維持パルスを表示電極対24に交互に印加し、書込み放電を発生した放電セルで維持放電を発生してその放電セルを発光する維持動作を行う。
 なお、本実施の形態では、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては全セル初期化動作を行い、他のサブフィールドの初期化期間においては選択初期化動作を行う。以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と呼称し、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する。
 本実施の形態では、サブフィールドSF1の初期化期間では全セル初期化動作を行い、サブフィールドSF2からサブフィールドSF5の初期化期間では選択初期化動作を行う例を説明する。これにより、画像の表示に関係のない発光はサブフィールドSF1における全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなり、パネル10にコントラストの高い画像を表示することが可能となる。
 また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。この比例定数が輝度倍率である。
 したがって、例えば、輝度倍率が2倍のとき、輝度重み「2」のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。
 しかし、本実施の形態は、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
 次に、放電セルを階調の大きさに応じた輝度で発光する方法について説明する。なお、以下、放電セルを階調の大きさに応じた輝度で発光することを、「階調を表示する」とも記す。
 本実施の形態においては、上述したように、1フィールドをあらかじめ輝度重みが設定された複数のサブフィールドで構成する。そして、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から、階調の表示に用いる表示用組合せを複数選択し、「表示用組合せ集合」を作成する。以下、発光するサブフィールドと非発光のサブフィールドとの組合せのことを「コーディング」と呼称する。また、階調の表示に用いる組合せ(表示用組合せ)のことを「表示用コーディング」と呼称する。また、表示用組合せ集合を「コーディングテーブル」と呼称する。
 そして、コーディングテーブルの中から画像信号にもとづき1つの表示用コーディングを選択し、その表示用コーディングを用いて放電セルの発光・非発光をサブフィールド毎に制御して、パネル10に階調を表示する。
 次に、本実施の形態において用いるコーディングテーブルについて説明する。なお、以下では、説明を簡単にするために、黒を表示するときの輝度値を輝度値「0」と表記し、輝度重み「N」に対応する輝度値を輝度値「N」と表記する。例えば、輝度重み「1」のサブフィールドSF1だけが発光する放電セルが表示する輝度値は輝度値「1」であり、輝度重み「1」のサブフィールドSF1と輝度重み「2」のサブフィールドSF2とを発光する放電セルが表示する輝度値は輝度値「3」である。
 本実施の形態におけるプラズマディスプレイ装置は、表示用コーディングの数が異なる複数のコーディングテーブルを備えている。本実施の形態において、複数のコーディングテーブルは、表示用コーディングの数が多い方の第1のコーディングテーブル(第1の表示用組合せ集合)と、表示用コーディングの数が少ない方の第2のコーディングテーブル(第2の表示用組合せ集合)である。
 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる第1のコーディングテーブルの一例を示す図である。
 図4は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる第2のコーディングテーブルの一例を示す図である。
 図3、図4には、1フィールドを5つのサブフィールド(サブフィールドSF1、サブフィールドSF2、サブフィールドSF3、サブフィールドSF4、サブフィールドSF5)で構成し、サブフィールドSF1からサブフィールドSF5の各サブフィールドがそれぞれ(1、2、4、8、16)の輝度重みを有するときのコーディングテーブルを示す。
 また、図3、図4では、各コーディングテーブルの左端の列に、放電セルに表示する輝度値の大きさを数値で表し、数値が記載されたそれぞれの行には、その輝度値を放電セルに表示する際の各サブフィールドの発光、非発光の組合せを示す。なお、図3、図4に示す各コーディングテーブルにおいて、空欄は非発光を、「○」は発光を表す。
 例えば、第1のコーディングテーブルを用いて画像を表示する際、輝度値「3」を放電セルに表示するときには、輝度重み「1」のサブフィールドSF1および輝度重み「2」のサブフィールドSF2でその放電セルを発光する。輝度値「23」を放電セルに表示するときには、輝度重み「1」のサブフィールドSF1、輝度重み「2」のサブフィールドSF2、輝度重み「4」のサブフィールドSF3、および輝度重み「16」のサブフィールドSF5でその放電セルを発光する。
 図3に示す第1のコーディングテーブルは、12通りの輝度値を表示するコーディングテーブルである。すなわち、第1のコーディングテーブルは、表示用コーディングを12有する。そして、第1のコーディングテーブルは、「輝度値「1」以上を表示する放電セルでは、サブフィールドSF1が常に発光する」という規則を有する。また、「1フィールド内で、発光するサブフィールドのうち時間的に最も遅いサブフィールドとサブフィールドSF1との間に、非発光のサブフィールドは1つ以下である」という規則を有する。この規則は、「1フィールド内で、発光するサブフィールドのうち時間的に最も遅いサブフィールドとサブフィールドSF1との間に、非発光のサブフィールドは連続して発生しない」と言い換えることができる。
 そして、本実施の形態では、図3に一例を示すように、1フィールドにおいて、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しないコーディングテーブルを第1のコーディングテーブル(第1の表示用組合せ集合)と呼ぶ。
 図4に示す第2のコーディングテーブルは、8通りの輝度値を表示するコーディングテーブルである。すなわち、第2のコーディングテーブルは、表示用コーディングを8つ有する。そして、第2のコーディングテーブルは、第1のコーディングテーブルと同様に「輝度値「1」以上を表示する放電セルでは、サブフィールドSF1が常に発光する」という規則を有する。また、第2のコーディングテーブルは、「サブフィールドSF2が常に非発光である」という規則と、「1フィールド内で、発光するサブフィールドのうち時間的に最も遅いサブフィールドとサブフィールドSF2との間に、非発光のサブフィールドは1つ以下である」という規則を有する。
 この規則により、図4に示す第2のコーディングテーブルでは、図4に矢印で示すように、サブフィールドSF2とサブフィールドSF3とが連続して非点灯となる輝度値(輝度値「9」、輝度値「25」)が発生する。言い換えると、第2のコーディングテーブルは、「1フィールド内で、発光するサブフィールドのうち時間的に最も遅いサブフィールドとサブフィールドSF1との間に、非発光のサブフィールドが2つ連続して発生する表示用コーディング」を有するコーディングテーブルである。以下、「1フィールド内で、発光するサブフィールドのうち時間的に最も遅いサブフィールドとサブフィールドSF1との間に、非発光のサブフィールドが2つ連続して発生する」ことを、単に「非発光のサブフィールドが2つ連続して発生する」と表記する。
 このように、図3に示す第1のコーディングテーブルは、「非発光のサブフィールドが2つ以上連続して発生しない表示用コーディング」を有するコーディングテーブルであり、図4に示す第2のコーディングテーブルは、「非発光のサブフィールドが2つ連続して発生する表示用コーディング」を有するコーディングテーブルである。したがって、第2のコーディングテーブルを用いて画像を表示する際には、非発光のサブフィールドが2つ連続して発生する可能性がある。
 そして、本実施の形態では、図4に一例を示すように、1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生するコーディングテーブルを第2のコーディングテーブル(第2の表示用組合せ集合)と呼ぶ。
 以下、コーディングテーブルを「テーブル」と略記し、第1のコーディングテーブルを「第1テーブル」と略記し、第2のコーディングテーブルを「第2テーブル」と略記する。
 なお、図3に示した第1テーブルは、輝度値「2」、輝度値「4」、輝度値「6」、といった偶数の輝度値を表示するコーディングを備えていない。そのため、第1テーブルを用いて画像を表示する際には、偶数の輝度値を表示することができない。また、図4に示した第2テーブルは、輝度値「2」、輝度値「3」、輝度値「4」、輝度値「6」、輝度値「7」、輝度値「8」、といった輝度値を表示するコーディングを備えていない。そのため、第2テーブルを用いて画像を表示する際には、これらの輝度値を表示することができない。しかし、このような、テーブルに備えられていない輝度値に関しては、一般に知られたディザ処理や誤差拡散処理を用いて、擬似的に表示することができる。
 そして、本実施の形態におけるプラズマディスプレイ装置は、図3、図4に示した第1テーブルと第2テーブルとを備え、画像信号にもとづきこれら2つのテーブルを切換えて用いている。例えば、消費電力が少ないと判断される画像を表示するときには第1テーブルを用いて画像をパネル10に表示し、消費電力が多いと判断される画像を表示するときには第2テーブルを用いて画像をパネル10に表示する。
 また、本実施の形態におけるプラズマディスプレイ装置は、複数の駆動電圧波形を備えており、コーディングテーブルに応じてパネル10に印加する駆動電圧波形を切換えて用いる。本実施の形態において、複数の駆動電圧波形は、第1の駆動電圧波形と第2の駆動電圧波形である。そして、第1のコーディングテーブルを用いて画像を表示する際には第1の駆動電圧波形を発生してパネル10の各電極に印加する。また、第2のコーディングテーブルを用いて画像を表示する際には第2の駆動電圧波形を発生してパネル10の各電極に印加する。次に、これらの駆動電圧波形について説明する。
 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第1の駆動電圧波形を示す図である。
 図5には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 また、図5には、初期化期間に走査電極SC1~走査電極SCnに印加する駆動電圧の波形形状が異なる2つのサブフィールドの駆動電圧波形を示す。この2つのサブフィールドとは、全セル初期化サブフィールドであるサブフィールドSF1と、選択初期化サブフィールドであるサブフィールドSF2である。
 なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外はサブフィールドSF2の駆動電圧波形とほぼ同様である。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中から画像データ(サブフィールド毎の点灯・非点灯を示すデータ)にもとづき選択された電極を表す。
 まず、全セル初期化サブフィールドであるサブフィールドSF1について説明する。
 サブフィールドSF1の初期化期間前半部では、データ電極D1~データ電極Dm、維持電極SU1~維持電極SUnには、それぞれ電圧0(V)を印加する。走査電極SC1~走査電極SCnには、電圧Vi1を印加する。電圧Vi1は、維持電極SU1~維持電極SUnに対して放電開始電圧未満の電圧に設定する。
 さらに、走査電極SC1~走査電極SCnに、電圧Vi1から電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。以下、この傾斜波形電圧を、「上りランプ電圧L1」と呼称する。また、電圧Vi2は、維持電極SU1~維持電極SUnに対して放電開始電圧を超える電圧に設定する。なお、この上りランプ電圧L1の勾配の一例として、約1.3V/μsecという数値を挙げることができる。
 この上りランプ電圧L1が上昇する間に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC1~走査電極SCn上に負の壁電圧が蓄積され、データ電極D1~データ電極Dm上および維持電極SU1~維持電極SUn上には正の壁電圧が蓄積される。さらに、それ以降の放電の発生を助けるプライミング粒子も発生する。
 この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
 初期化期間後半部では、維持電極SU1~維持電極SUnには正の電圧Veを印加し、データ電極D1~データ電極Dmには第1の電圧として電圧0(V)を印加する。走査電極SC1~走査電極SCnには、電圧Vi3から負の電圧Vi4に向かって緩やかに下降する第1の下り傾斜波形電圧を印加する。
 以下、この第1の下り傾斜波形電圧を「下りランプ電圧L2」と呼称する。電圧Vi3は、維持電極SU1~維持電極SUnに対して放電開始電圧未満となる電圧に設定し、電圧Vi4は放電開始電圧を超える電圧に設定する。なお、この下りランプ電圧L2の勾配の一例として、例えば、約-2.5V/μsecという数値を挙げることができる。また、電圧Vi4は後述する走査パルスを発生するときの負の電圧Vaに電圧Vset2を重畳した電圧に等しい。
 走査電極SC1~走査電極SCnに下りランプ電圧L2を印加する間に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が発生する。
 そして、走査電極SC1~走査電極SCn上の負の壁電圧および維持電極SU1~維持電極SUn上の正の壁電圧が弱められ、データ電極D1~データ電極Dm上の正の壁電圧は書込み動作に適した値に調整される。さらに、それ以降の放電の発生を助けるプライミング粒子も発生する。このプライミング粒子は、続く書込み期間において書込み放電の放電遅れ時間を短くする働きを有する。放電遅れ時間とは、放電セルに印加する電圧が放電開始電圧を超えてから、実際に放電が発生するまでの時間のことである。
 以上により、全ての放電セルで初期化放電を発生する全セル初期化動作が終了する。
 以下、全セル初期化動作を行う期間を「全セル初期化期間」と記す。また、全セル初期化動作を行うために発生する駆動電圧波形を「全セル初期化波形」と記す。
 続く書込み期間では、走査電極SC1~走査電極SCnには、電圧Vaの走査パルスを順次印加する。データ電極D1~データ電極Dmには、発光するべき放電セルに対応するデータ電極Dkに正の電圧Vdの書込みパルスを印加する。こうして、各放電セルに選択的に書込み放電を発生する。
 具体的には、初期化期間後半部に引き続き、データ電極D1~データ電極Dmには電圧0(V)を、維持電極SU1~維持電極SUnには電圧Veを印加し、走査電極SC1~走査電極SCnに電圧Vcを印加する。
 次に、最初に書込み動作を行う1行目の走査電極SC1に負の電圧Vaの走査パルスを印加する。それとともに、データ電極D1~データ電極Dmのうちの1行目において発光するべき放電セルのデータ電極Dkに正の電圧Vdの書込みパルスを印加する。このときデータ電極Dkと走査電極SC1との交差部の電圧差は、外部印加電圧の差(電圧Vd-電圧Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。これによりデータ電極Dkと走査電極SC1との電圧差が放電開始電圧を超え、データ電極Dkと走査電極SC1との間に放電が発生する。
 また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、維持電極SU1と走査電極SC1との電圧差は、外部印加電圧の差である(電圧Ve-電圧Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Veを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態とすることができる。
 これにより、データ電極Dkと走査電極SC1との間に発生する放電に誘発されて、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電が発生する。こうして、発光するべき放電セルに書込み放電が発生し、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。
 このようにして、1行目において、発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極32と走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
 次に、2番目に書込み動作を行う走査電極SC2に走査パルスを印加するとともに、2番目に書込み動作を行う行の発光するべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。走査パルスと書込みパルスとが同時に印加された放電セルでは書込み放電が発生し、書込み動作が行われる。
 以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに、続く維持期間において維持放電を発生するために必要な壁電荷を形成する。
 続く維持期間では、データ電極D1~データ電極Dmに電圧0(V)を印加する。そして、維持電極SU1~維持電極SUnに電圧0(V)を印加するとともに走査電極SC1~走査電極SCnに正の電圧Vsの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差が、維持パルスの電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなる。
 これにより、走査電極SCiと維持電極SUiとの電圧差が放電開始電圧を超え、走査電極SCiと維持電極SUiとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらに、データ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
 続いて、走査電極SC1~走査電極SCnには電圧0(V)を印加し、維持電極SU1~維持電極SUnには電圧Vsの維持パルスを印加する。直前に維持放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの電圧差が放電開始電圧を超える。これにより、再び維持電極SUiと走査電極SCiとの間に維持放電が発生し、維持電極SUi上に負の壁電圧が蓄積され、走査電極SCi上に正の壁電圧が蓄積される。
 以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうすることで、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
 そして、維持期間において全ての維持パルスを発生した後に、すなわち、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、ベース電位であり放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrまで緩やかに上昇する上り傾斜波形電圧を印加する。以下、この上り傾斜波形電圧を「上り消去ランプ電圧L3」と呼称する。
 これにより、維持放電を発生した放電セルにおいて、微弱な放電を持続して発生し、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧の一部または全部を消去する。
 具体的には、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、電圧0(V)から電圧Vrに向かって上昇する上り消去ランプ電圧L3を、上りランプ電圧L1よりも急峻な勾配で発生し、走査電極SC1~走査電極SCnに印加する。この勾配は、例えば、約5V/μsecである。電圧Vrを放電開始電圧を超える電圧に設定することで、維持放電を発生した放電セルの維持電極SUiと走査電極SCiとの間で、微弱な放電が発生する。
 そして、この微弱な放電は、走査電極SC1~走査電極SCnへの印加電圧が放電開始電圧を超えて上昇する期間、持続して発生する。そして、上昇する電圧があらかじめ定めた電圧Vrに到達したら、走査電極SC1~走査電極SCnへの印加電圧を電圧0(V)まで下降する。
 なお、本実施の形態では、電圧Vrを維持パルスの電圧Vsよりも低い電圧に設定している。その理由については後述する。
 この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積される。これにより、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vr-放電開始電圧)の程度まで弱められる。すなわち、上り消去ランプ電圧L3により発生する放電は、消去放電として働く。
 その後、走査電極SC1~走査電極SCnを電圧0(V)に戻し、維持期間における維持動作が終了する。
 サブフィールドSF2の初期化期間では、データ電極D1~データ電極Dmには、第1の電圧である電圧0(V)を印加する。また、維持電極SU1~維持電極SUnには、電圧Veを印加する。そして、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧Vi3’(例えば、ベース電位である電圧0(V))から放電開始電圧を超える負の電圧Vi4に向かって緩やかに下降する下り傾斜波形電圧(下りランプ電圧L4)を印加する。
 この下りランプ電圧L4の勾配は下りランプ電圧L2の勾配と同じであってもよく、その一例として、例えば、約-2.5V/μsecという数値を挙げることができる。
 これにより、直前のサブフィールド(図5では、サブフィールドSF1)の維持期間で維持放電を発生した放電セルでは、微弱な初期化放電が発生する。そして、走査電極SCi上および維持電極SUi上の壁電圧が弱められ、データ電極Dk上の壁電圧も書込み動作に適した値に調整される。
 一方、直前のサブフィールドの維持期間で維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷が保たれる。このようにしてサブフィールドSF2における初期化動作が完了する。
 このように、サブフィールドSF2における初期化動作は、直前のサブフィールドの書込み期間で書込み放電を発生し維持期間で維持放電を発生した放電セルだけに初期化放電を発生する選択初期化動作となる。以下、選択初期化動作を行う期間を選択初期化期間と記す。
 サブフィールドSF2の書込み期間および維持期間では、維持パルスの発生数を除き、各電極に対してサブフィールドSF1の書込み期間および維持期間と同様の駆動電圧波形を印加する。また、サブフィールドSF3以降の各サブフィールドでは、維持パルスの発生数を除き、各電極に対してサブフィールドSF2と同様の駆動電圧波形を印加する。
 以上が、本実施の形態において、「非発光のサブフィールドが2つ以上連続して発生しない表示用コーディング」を有するコーディングテーブル、例えば第1テーブル、を用いて画像を表示する際にパネル10の各電極に印加する第1の駆動電圧波形の概要である。
 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第2の駆動電圧波形を示す図である。
 図6には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 図6に示す第2の駆動電圧波形は、図5に示した第1の駆動電圧波形とほぼ同じ波形形状である。ただし、特定のサブフィールド(本実施の形態では、サブフィールドSF2)の維持期間において最後の維持パルスを発生した後の駆動電圧波形が、第1の駆動電圧波形とは異なる。
 すなわち、第2の駆動電圧波形では、特定のサブフィールドであるサブフィールドSF2の維持期間において、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、ベース電位であり放電開始電圧未満となる電圧0(V)から第2の所定電圧である電圧Vi8まで緩やかに下降する第3の下り傾斜波形電圧を発生して走査電極SC1~走査電極SCnに印加する。以下、この第3の下り傾斜波形電圧を「下り消去ランプ電圧L8」と呼称する。
 下り消去ランプ電圧L8が放電開始電圧を越えて下降する間に、サブフィールドSF2で書込み放電が発生せず、維持放電が発生しなかった放電セルにおいて、走査電極22とデータ電極32との間で微弱な放電が発生する。そして、この微弱な放電は、走査電極SC1~走査電極SCnへの印加電圧が下降する期間、持続して発生する。そして、下降する電圧があらかじめ定めた電圧Vi8に到達したら、走査電極SC1~走査電極SCnに印加する電圧を0(V)まで上昇する。なお、本実施の形態では、電圧Vi8は、下りランプ電圧L2の最低電圧である電圧Vi4に等しい電圧に設定している。
 下り消去ランプ電圧L8により発生する放電の働きについては、後述する。
 そして、維持期間の最後に、すなわち、走査電極SC1~走査電極SCnへ下り消去ランプ電圧L8を印加した後に、走査電極SC1~走査電極SCnに、第1の駆動電圧波形と同様に、0(V)から電圧Versに向かって緩やかに上昇する上り消去ランプ電圧L3を印加する。
 第2の駆動電圧波形において、サブフィールドSF2の維持期間を除く期間の駆動電圧波形は第1の駆動電圧波形と同様であるので、説明を省略する。
 以上が、本実施の形態において、「非発光のサブフィールドが2つ連続して発生する表示用コーディング」を有するコーディングテーブル、例えば第2テーブル、を用いて画像を表示する際にパネル10の各電極に印加する第2の駆動電圧波形の概要である。
 次に、本実施の形態において、「非発光のサブフィールドが2つ連続して発生する表示用コーディング」を有するコーディングテーブルを用いて画像を表示する際に、第2の駆動電圧波形を発生し、特定サブフィールド(本実施の形態ではサブフィールドSF2)で、維持期間における最後の維持パルスの発生後に、走査電極SC1~走査電極SCnに第3の下り傾斜波形電圧(下り消去ランプ電圧L8)を印加する理由について説明する。
 本願発明者は、あるサブフィールドで放電セルを点灯した後、そのサブフィールドに続く連続した2つ以上のサブフィールドが非点灯となり、その後のサブフィールドで再度その放電セルが点灯するとき、そのサブフィールドで「書込み不良」が発生することがあることを実験により確認した。この「書込み不良」とは、その放電セルに書込みパルスを印加するにもかかわらず書込み放電が発生しない現象のことである。
 例えば、図4に示した第2のコーディングテーブルを用いてパネル10に画像を表示する場合、輝度値「9」または輝度値「25」を表示する放電セルでは、サブフィールドSF1は点灯し、サブフィールドSF1に続く連続した2つのサブフィールドSF2、サブフィールドSF3は非点灯となり、その後のサブフィールドSF4は再度点灯する。そのため、このサブフィールドSF4に書込み不良が発生するおそれがある。
 これは、次のような理由によると考えられる。なお、以下では、第2のコーディングテーブルを用いて輝度値「9」を表示する放電セルを例に挙げて説明を行う。
 第2のコーディングテーブルを用いて輝度値「9」を表示する放電セルでは、サブフィールドSF1で維持放電を発生した後、サブフィールドSF2の書込み期間で、データ電極32に書込みパルスを印加しない。しかし、走査パルスを走査電極22に印加するため、その放電セルにも走査パルスは印加される。
 そして、走査パルスが印加されることでその放電セルに電界が生じ、周辺の放電セルからその放電セルに壁電荷やプライミング粒子が移動してくると考えられる。このような壁電荷やプライミング粒子の不要な移動は、パネル10の高精細度化にともない微細化が進んだ放電セルで、より発生しやすい。
 これらの壁電荷やプライミング粒子は量的にそれほど多いわけではないが、その放電セルにこれらの壁電荷やプライミング粒子が蓄積することで、その放電セルは放電が発生しやすい状態となる。そして、その結果、サブフィールドSF2の維持期間において、1つ目の維持パルスを走査電極22に印加するときに、その放電セル内に不要な微弱放電が発生することがある。
 不要な微弱放電が発生した放電セルには、その微弱放電で発生した荷電粒子が、走査電極22とデータ電極32との間の電圧差を緩和するように、走査電極22上およびデータ電極32上に蓄積され、走査電極22上には負の壁電圧が形成される。
 しかし、その放電は微弱であるため、2回目以降の維持放電が発生するほどには壁電荷およびプライミング粒子は生成されない。したがって、下り消去ランプ電圧L8を発生しなければ、その放電セルには、上り消去ランプ電圧L3による放電、および、続く初期化期間における初期化放電も発生しない。
 その放電セルは、続くサブフィールドSF3も非点灯である。したがって、サブフィールドSF3の書込み期間においても、その放電セルには書込みパルスは印加されない。しかしながら、その放電セルには、サブフィールドSF2の維持期間の1つ目の維持パルスで発生した不要な微弱放電により生じた不要な壁電荷およびプライミング粒子が存在する。そのため、その放電セルでは、走査パルスを印加することで再び不要な微弱放電が発生する。そして、この不要な微弱放電は、その放電セル内の壁電荷を消去してしまうと考えられる。
 そして、その放電セルには、サブフィールドSF3の書込み期間において、上述した不要な微弱放電は発生するものの、書込み動作が行われず通常の書込み放電は発生しないので、続く維持期間において維持放電は発生せず、上り消去ランプ電圧L3による消去放電も発生せず、続く選択初期化期間における初期化放電も発生しない。したがって、その放電セルでは、不要な微弱放電により壁電荷およびプライミング粒子が消去された状態が、続くサブフィールドSF4の初期化期間以降も継続する。
 そのため、その放電セルでは、サブフィールドSF4の書込み期間において、書込み動作に必要な壁電荷およびプライミング粒子が不足した状態となり、書込みパルスおよび走査パルスを印加しても、その放電セルには書込み放電が発生しない。こうして、点灯すべきサブフィールドSF4で書込み不良が発生すると考えられる。
 そして、一旦書込み不良が発生すると、その後、全セル初期化動作を行うまでは、書込み動作に必要な壁電荷およびプライミング粒子が不足した状態が継続するため、書込み不良も継続して発生する。
 以上が、1フィールド内で、1つのサブフィールドが一旦点灯し、そのサブフィールドに続く連続した2つ以上のサブフィールドが非点灯となり、その後のサブフィールドで点灯のための書込み動作を再度行うときに、その放電セルで書込み不良が発生する理由である。
 このような書込み不良を防止するためには、上述した「1つ目の維持パルスで発生した不要な微弱放電により生じた不要な壁電荷およびプライミング粒子」を消去すればよい。
 そこで、本実施の形態では、一度サブフィールドが点灯した後に、連続した2つ以上の非点灯のサブフィールドが発生し、その後のサブフィールドで再度点灯する放電セルが発生する可能性があるとき、すなわち、そのような点灯・非点灯の組合せを有するコーディングがテーブル内に存在するとき、連続した2つ以上の非点灯のサブフィールドのうちの時間的に先に発生するサブフィールドを特定サブフィールドとする。
 上述した例では、第2テーブルを用いて画像を表示する際に、サブフィールドSF2およびサブフィールドSF3が「連続した2つの非点灯のサブフィールド」となる可能性がある。そこで、第2テーブルを用いてパネル10を駆動する際には、連続した2つの非点灯のサブフィールドのうちの時間的に先に発生するサブフィールドであるサブフィールドSF2を特定サブフィールドとする。
 そして、特定サブフィールド(本実施の形態に示す例では、サブフィールドSF2)では、維持期間において、最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、ベース電位であり放電開始電圧未満となる電圧0(V)から第2の所定電圧である電圧Vi8まで緩やかに下降する第3の下り傾斜波形電圧(下り消去ランプ電圧L8)を発生して走査電極SC1~走査電極SCnに印加する。
 次に、下り消去ランプ電圧L8により発生する放電の働きについて、説明する。特定サブフィールドにおいては、上述したように、「1つ目の維持パルス」で不要な微弱放電を発生した放電セルの走査電極22上に負の壁電圧が形成される可能性がある。したがって、下り消去ランプ電圧L8を走査電極SC1~走査電極SCnに印加することで、不要な壁電荷により走査電極22上に負の壁電圧が形成された放電セルに放電を発生することができる。
 下り消去ランプ電圧L8による放電によって発生した荷電粒子は、走査電極22とデータ電極32との間の電圧差を緩和するように、走査電極22上およびデータ電極32上に蓄積され、走査電極22上には正の壁電圧が形成される。
 その結果、下り消去ランプ電圧L8によって放電を発生した放電セルでは、下り消去ランプ電圧L8に続いて走査電極SC1~走査電極SCnに印加する上り消去ランプ電圧L3により、消去放電を発生することができる。これにより、続く選択初期化期間においても初期化放電が発生する。したがって、その放電セルにおいては、内部に蓄積された不要な壁電荷を消去し、その放電セルを正常な壁電荷の状態にすることができる。
 これらのことから、その書込み期間では、不要な壁電荷による不要な微弱放電の発生が防止される。上述の例では、サブフィールドSF3の書込み期間における不要な微弱放電の発生を防止することができる。
 したがって、それに続く点灯すべきサブフィールドにおいて正常に書込み動作を行うことが可能となり、そのサブフィールドで放電セルを正常に点灯することができる。上述の例では、サブフィールドSF4の書込み期間において正常に書込み放電を発生し、サブフィールドSF4を正常に点灯することができる。
 このように、本実施の形態では、連続した2つ以上の非点灯のサブフィールドが発生する可能性がある場合に、連続した2つ以上の非点灯のサブフィールドのうちの時間的に先に発生するサブフィールドを特定サブフィールドとする。そして、特定サブフィールドにおいては、維持期間の最後の維持パルスの発生後に、下り消去ランプ電圧L8を走査電極SC1~走査電極SCnに印加する。
 これにより、あるサブフィールドで放電セルを点灯した後、そのサブフィールドに続く連続した2つ以上のサブフィールドが非点灯となり、その後のサブフィールドで再度その放電セルを点灯するとき、そのサブフィールドで発生するおそれのある書込み不良を防止することができる。したがって、プラズマディスプレイ装置における画像表示品質の劣化を防止することができる。
 なお、本実施の形態に示す第1テーブルでは、連続した2つ以上の非点灯のサブフィールドが発生する可能性はないので、上述した書込み不良が発生するおそれはない。したがって、本実施の形態では、連続した2つ以上の非点灯のサブフィールドが発生する可能性のないテーブル(上述の例では、第1テーブル)を用いてパネル10を駆動する際には、特定サブフィールドは設けず、下り消去ランプ電圧L8を発生しない第1の駆動電圧波形を発生してパネル10の各電極に印加するものとする。
 なお、下り消去ランプ電圧L8は、最低電圧(電圧Vi8)が高すぎると、壁電荷の調整が不足して続く書込み放電が不安定になる。また、最低電圧(電圧Vi8)が低すぎると、壁電荷が過剰に調整されて続く書込み放電が不安定になる。これらのことが本願発明者により確認された。
 そして、下り消去ランプ電圧L8の最低電圧(電圧Vi8)は、下りランプ電圧L2の最低電圧(電圧Vi4)に対して+5(V)から-5(V)の範囲に設定することが望ましいことが確認された。例えば、電圧Vi4が-175(V)であれば、電圧Vi8を-170(V)から-180(V)の範囲で設定することが望ましい。このことから、本実施の形態では、電圧Vi8を電圧Vi4と同じ電圧(例えば、-175(V))に設定している。
 なお、本実施の形態において各電極に印加する電圧の大きさは、例えば、電圧Vi1=150(V)、電圧Vi2=350(V)、電圧Vi3=215(V)、電圧Vi3’=0(V)、電圧Vi4=-175(V)、電圧Vi8=-175(V)、電圧Vc=-50(V)、電圧Va=-200(V)、電圧Vs=215(V)、電圧Vr=200(V)、電圧Ve=170(V)、電圧Vd=60(V)である。ただし、これらの電圧値は、実施の形態における一例を挙げたものに過ぎない。各電圧値は上述した値に限定されるものではなく、パネル10の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
 次に、上り消去ランプ電圧L3の到達電位である電圧Vrを維持パルスの電圧Vsよりも低い電圧に設定する理由について説明する。
 図7は、本発明の実施の形態1における電圧Vrと電圧Vsとの電圧差と電圧Vi4と電圧Vaとの電圧差との関係を示す図である。
 なお、以下、電圧Vi4と電圧Vaとの電圧差を、電圧Vset2と記す。すなわち、電圧Vi4=電圧Va+電圧Vset2となる。
 図7において、横軸は、電圧Vrと電圧Vsとの電圧差、すなわち電圧Vr-電圧Vsを表し、縦軸は電圧Vi4と電圧Vaとの電圧差、すなわち電圧Vi4-電圧Va(電圧Vset2)を表す。
 図7において、丸印でプロットされたグラフは、続く書込み期間において安定に書込み放電を発生できる電圧Vset2の上限を表す。電圧Vset2を、この上限を超える電圧に設定すると、続く書込み期間において誤放電が発生する可能性が高くなる。この誤放電とは、書込みパルスを印加しない放電セル(走査パルスだけを印加する放電セル)においても書込み放電が発生する現象のことである。
 また、図7において、三角印でプロットされたグラフは、続く書込み期間において安定に書込み放電を発生できる電圧Vset2の下限を表す。電圧Vset2を、この下限未満の電圧に設定すると、続く書込み期間において、書込みパルスを印加する放電セルにおいて書込み放電が発生しないという書込み不良が発生する可能性が高くなる。
 したがって、この上限と下限との差が大きいほど、続く書込み期間において安定に書込み動作を行うことができる。
 なお、図7に示すグラフは、電圧Vs=215(V)、電圧Va=-200(V)に設定し、電圧Vrを電圧Vs+5(V)から電圧Vs-30(V)まで5(V)きざみで変化させながら、電圧Vset2を可変して放電の発生を確認するという手順で実験を行い、得られた結果を示したものである。
 そして、図7に示すように、電圧Vr-電圧Vsが電圧0(V)のとき、すなわち、電圧Vr=電圧Vsのときには、電圧Vset2の上限(約83.5(V))と下限(約76.5(V))との差は、約7(V)であった。
 また、電圧Vr-電圧Vsが-5(V)のとき、すなわち、電圧Vr=電圧Vs-5(V)のときには、電圧Vset2の上限(約84.1(V))と下限(約76(V))との差は、約8.1(V)であった。
 また、電圧Vr-電圧Vsが-10(V)のとき、すなわち、電圧Vr=電圧Vs-10(V)のときには、電圧Vset2の上限(約85.2(V))と下限(約75.5(V))との差は、約9.7(V)であった。
 また、電圧Vr-電圧Vsが-15(V)のとき、すなわち、電圧Vr=電圧Vs-15(V)のときには、電圧Vset2の上限(約85.5(V))と下限(約74(V))との差は、約11.5(V)であった。
 また、電圧Vr-電圧Vsが-20(V)のとき、すなわち、電圧Vr=電圧Vs-20(V)のときには、電圧Vset2の上限(約85.2(V))と下限(約73.5(V))との差は、約11.7(V)であった。
 また、電圧Vr-電圧Vsが-25(V)のとき、すなわち、電圧Vr=電圧Vs-25(V)のときには、電圧Vset2の上限(約85.5(V))と下限(約73(V))との差は、約12.5(V)であった。
 また、電圧Vr-電圧Vsが-30(V)のとき、すなわち、電圧Vr=電圧Vs-30(V)のときには、電圧Vset2の上限(約85.4(V))と下限(約73(V))との差は、約12.4(V)であった。
 このように、図7に示す結果から、電圧Vrを電圧Vsよりも低い電圧に設定することで、電圧Vrを電圧Vsに等しい電圧に設定するときよりも、続く書込み期間において安定に書込み放電を発生できる電圧Vset2の上限と下限との差を大きくし、書込み動作を安定化することができることが確認された。
 これは、電圧Vrを電圧Vsよりも低い電圧に設定することで、電圧Vrを電圧Vsに等しい電圧に設定するときよりも、消去放電の持続時間が短縮されて維持放電で発生した壁電荷がより多く残存し、その結果、特に走査電極22と維持電極23との間に生じる放電がより安定化するようになるためと考えられる。
 これらのことから、本実施の形態では、電圧Vrを、電圧Vsよりも低い電圧に設定するものとする。
 ただし、電圧Vr-電圧Vsが-35(V)以下のとき、すなわち、電圧Vrを電圧Vs-35(V)以下にすると、それに続く維持期間で、書込みパルスを印加しない放電セルにおいても維持放電が持続する可能性が高くなることが確認された。これは、電圧Vrを下げ過ぎることで消去放電が不足して壁電荷およびプライミング粒子の残存量が過大となるためと考えられる。
 このように、電圧Vrを低くし過ぎると、続く維持期間で誤放電が発生するおそれがあることが確認された。そこで、本実施の形態では、電圧Vrを、電圧Vsよりも低く、かつ、続く維持期間で誤放電が発生しない電圧に設定するものとする。
 具体的には、本実施の形態では、図7に示した特性にもとづき、電圧Vrを、電圧Vs-5(V)から電圧Vs-30(V)の範囲で設定するものとする。例えば、電圧Vs=215(V)、電圧Vr=200(V)に設定する。
 ただし、これらの電圧値は、実施の形態における一例に過ぎない。各電圧値は上述した値に限定されるものではなく、パネル10の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
 次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。なお、以下の説明においては、スイッチング素子を導通する動作を「オン」、遮断する動作を「オフ」と表記する。
 図8は、本発明の実施の形態1におけるプラズマディスプレイ装置40の回路ブロック図である。
 プラズマディスプレイ装置40は、パネル10とパネル10を駆動する駆動回路とを備える。駆動回路は、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
 画像信号処理回路41は、入力された画像信号にもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。
 例えば、入力された画像信号sigがR信号、G信号、B信号を含むときには、そのR信号、G信号、B信号にもとづき、各放電セルにR、G、Bの各階調値(1フィールドで表現される階調値)を割り当てる。あるいは、入力された画像信号sigが輝度信号(Y信号)および彩度信号(C信号、またはR-Y信号およびB-Y信号、またはu信号およびv信号等)を含むときには、その輝度信号および彩度信号にもとづきR信号、G信号、B信号を算出し、その後、各放電セルにR、G、Bの各階調値を割り当てる。そして、各放電セルに割り当てたR、G、Bの階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。
 タイミング発生回路45は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック(画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43および維持電極駆動回路44等)へ供給する。
 走査電極駆動回路43は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路(図示せず)を有する。初期化波形発生回路は、初期化期間に走査電極SC1~走査電極SCnに印加する初期化波形を発生する。維持パルス発生回路は、維持期間に走査電極SC1~走査電極SCnに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動IC(走査IC)を備え、書込み期間に走査電極SC1~走査電極SCnに印加する走査パルスを発生する。そして、走査電極駆動回路43は、タイミング発生回路45から供給されるタイミング信号にもとづいて走査電極SC1~走査電極SCnをそれぞれ駆動する。
 データ電極駆動回路42は、画像データを構成するサブフィールド毎のデータを、各データ電極D1~データ電極Dmに対応する書込みパルスに変換する。そして、タイミング発生回路45から供給されるタイミング信号にもとづいて、各データ電極D1~データ電極Dmに書込みパルスを印加する。
 維持電極駆動回路44は、維持パルス発生回路および電圧Veを発生する回路を備え(図示せず)、タイミング発生回路45から供給されるタイミング信号にもとづいて維持電極SU1~維持電極SUnを駆動する。
 図9は、本発明の実施の形態1におけるプラズマディスプレイ装置40の走査電極駆動回路43の構成を概略的に示す回路図である。
 走査電極駆動回路43は、維持パルス発生回路50と、傾斜波形電圧発生回路60と、走査パルス発生回路70とを備えている。なお、各回路ブロックは、タイミング発生回路45から供給されるタイミング信号にもとづき動作するが、図9では、タイミング信号の経路の詳細は省略する。また、走査パルス発生回路70に入力される電圧を「基準電位A」と記す。
 維持パルス発生回路50は、電力回収回路51と、スイッチング素子Q55と、スイッチング素子Q56と、スイッチング素子Q59とを有する。電力回収回路51は、電力回収用のコンデンサC10、スイッチング素子Q11、スイッチング素子Q12、逆流防止用のダイオードDi11、ダイオードDi12、共振用のインダクタL11、インダクタL12を有する。
 電力回収回路51は、パネル10に蓄えられた電力を、パネル10の電極間容量とインダクタL12とをLC共振させてパネル10から回収し、コンデンサC10に蓄える。そして、回収した電力を、パネル10の電極間容量とインダクタL11とをLC共振させてコンデンサC10からパネル10に再度供給し、走査電極SC1~走査電極SCnを駆動するときの電力として再利用する。
 スイッチング素子Q55は、走査電極SC1~走査電極SCnを電圧Vsにクランプし、スイッチング素子Q56は、走査電極SC1~走査電極SCnを電圧0(V)にクランプする。スイッチング素子Q59は分離スイッチであり、走査電極駆動回路43を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止する。
 このようにして、維持パルス発生回路50は、走査電極SC1~走査電極SCnに印加する電圧Vsの維持パルスを発生する。
 走査パルス発生回路70は、スイッチング素子Q71H1~スイッチング素子Q71Hn、スイッチング素子Q71L1~スイッチング素子Q71Ln、スイッチング素子Q72、負の電圧Vaを発生する電源、電圧Vpを発生する電源E71を有する。そして、走査パルス発生回路70の基準電位Aに電圧Vpを重畳して電圧Vc(Vc=Va+Vp)を発生し、電圧Vaと電圧Vcとを切換えながら走査電極SC1~走査電極SCnに印加することで走査パルスを発生する。例えば、電圧Va=-200(V)であり、電圧Vp=150(V)であれば、電圧Vc=-50(V)となる。
 そして、走査パルス発生回路70は、走査電極SC1~走査電極SCnのそれぞれに、図5、図6に示したタイミングで走査パルスを順次印加する。なお、走査パルス発生回路70は、維持期間では維持パルス発生回路50の出力電圧をそのまま出力する。すなわち、基準電位Aの電圧を走査電極SC1~走査電極SCnへ出力する。
 傾斜波形電圧発生回路60は、ミラー積分回路61、ミラー積分回路62、ミラー積分回路63を備え、図5、図6に示した傾斜波形電圧を発生する。
 ミラー積分回路61は、トランジスタQ61とコンデンサC61と抵抗R61とを有する。そして、入力端子IN61に一定の電圧を印加する(入力端子IN61として図示される2つの丸の間に一定の電圧差を与える)ことにより、電圧Vtに向かって緩やかに上昇する上り傾斜波形電圧を発生する。
 なお、本実施の形態では、電圧Vi2は、電圧Vtに電圧Vpを重畳した電圧に等しくなるように設定する。すなわち、ミラー積分回路61を動作させているときは、スイッチング素子Q72およびスイッチング素子Q71L1~スイッチング素子Q71Lnをオフにし、スイッチング素子Q71H1~スイッチング素子Q71Hnをオンにして、ミラー積分回路61で発生した上り傾斜波形電圧に電源E71の電圧Vpを重畳することで上りランプ電圧L1を発生する。
 ミラー積分回路62は、トランジスタQ62とコンデンサC62と抵抗R62と逆流防止用のダイオードDi62とを有する。そして、入力端子IN62に一定の電圧を印加する(入力端子IN62として図示される2つの丸の間に一定の電圧差を与える)ことにより、電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を発生する。
 ミラー積分回路63は、トランジスタQ63とコンデンサC63と抵抗R63とを有する。そして、入力端子IN63に一定の電圧を印加する(入力端子IN63として図示される2つの丸の間に一定の電圧差を与える)ことにより、電圧Vi4に向かって緩やかに下降する下り傾斜波形電圧(下りランプ電圧L2、下りランプ電圧L4)を発生する。
 なお、スイッチング素子Q69は分離スイッチであり、走査電極駆動回路43を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止する。
 なお、これらのスイッチング素子およびトランジスタは、MOSFETやIGBT等の一般に知られた半導体素子を用いて構成することができる。また、これらのスイッチング素子およびトランジスタは、タイミング発生回路45で発生したそれぞれのスイッチング素子およびトランジスタに対応するタイミング信号により制御される。
 図10は、本発明の実施の形態1におけるプラズマディスプレイ装置40の維持電極駆動回路44の構成を概略的に示す回路図である。
 維持電極駆動回路44は、維持パルス発生回路80と、一定電圧発生回路85とを備えている。なお、各回路ブロックは、タイミング発生回路45から供給されるタイミング信号にもとづき動作するが、図10では、タイミング信号の経路の詳細は省略する。
 維持パルス発生回路80は、電力回収回路81と、スイッチング素子Q83と、スイッチング素子Q84とを有する。電力回収回路81は、電力回収用のコンデンサC20、スイッチング素子Q21、スイッチング素子Q22、逆流防止用のダイオードDi21、ダイオードDi22、共振用のインダクタL21、インダクタL22を有する。
 電力回収回路81は、パネル10に蓄えられた電力を、パネル10の電極間容量とインダクタL22とをLC共振させてパネル10から回収し、コンデンサC20に蓄える。そして、回収した電力を、パネル10の電極間容量とインダクタL21とをLC共振させてコンデンサC20からパネル10に再度供給し、維持電極SU1~維持電極SUnを駆動するときの電力として再利用する。
 スイッチング素子Q83は維持電極SU1~維持電極SUnを電圧Vsにクランプし、スイッチング素子Q84は維持電極SU1~維持電極SUnを電圧0(V)にクランプする。
 このようにして、維持パルス発生回路80は、走査電極SC1~走査電極SCnに印加する電圧Vsの維持パルスを発生する。
 一定電圧発生回路85は、スイッチング素子Q86、スイッチング素子Q87を有する。そして、維持電極SU1~維持電極SUnに電圧Veを印加する。
 なお、これらのスイッチング素子は、MOSFETやIGBT等の一般に知られた素子を用いて構成することができる。またこれらのスイッチング素子は、タイミング発生回路45で発生したそれぞれのスイッチング素子に対応するタイミング信号により制御される。
 図11は、本発明の実施の形態1におけるプラズマディスプレイ装置40のデータ電極駆動回路42の構成を概略的に示す回路図である。
 なお、データ電極駆動回路42は、画像信号処理回路41から供給される画像データおよびタイミング発生回路45から供給されるタイミング信号にもとづき動作するが、図11では、それらの信号の経路の詳細は省略する。
 データ電極駆動回路42は、スイッチング素子Q91H1~スイッチング素子Q91Hm、スイッチング素子Q91L1~スイッチング素子Q91Lmを有する。そしてスイッチング素子Q91Ljをオンにすることでデータ電極Djに電圧0(V)を印加し、スイッチング素子Q91Hjをオンにすることでデータ電極Djに電圧Vdを印加する。
 以上示したように、本実施の形態では、「連続した2つ以上の非点灯のサブフィールド」が発生しないテーブル、例えば第1テーブル、を用いてパネル10に画像を表示するときには、図5に示した第1の駆動電圧波形を発生してパネル10の各電極に印加し、パネル10を駆動する。
 また、一度サブフィールドが点灯した後に、連続した2つ以上の非点灯のサブフィールドが発生し、その後のサブフィールドで再度点灯する放電セルが発生する可能性があるとき、すなわち、そのような点灯・非点灯の組合せを有するコーディングがテーブル内に存在するとき、そのテーブル、例えば第2テーブル、を用いてパネル10に画像を表示するときには、図6に示した第2の駆動電圧波形を発生してパネル10の各電極に印加し、パネル10を駆動する。
 すなわち、一度サブフィールドが点灯した後の、連続した2つ以上の非点灯のサブフィールドのうちの時間的に先に発生するサブフィールドを特定サブフィールドとする。そして、特定サブフィールドでは、維持期間における最後の維持パルスの発生後に、ベース電位である電圧0(V)から第2の所定電圧である電圧Vi8まで緩やかに下降する第3の下り傾斜波形電圧(下り消去ランプ電圧L8)を発生して走査電極SC1~走査電極SCnに印加する。
 これにより、あるサブフィールドで放電セルを点灯した後、そのサブフィールドに続く連続した2つ以上のサブフィールドが非点灯となり、その後のサブフィールドで再度その放電セルを点灯するとき、そのサブフィールドで発生するおそれのある書込み不良を防止することができ、プラズマディスプレイ装置における画像表示品質の劣化を防止することができる。
 さらに、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を印加する。そして、電圧Vrを、電圧Vsよりも低く、かつ、続く書込み期間で誤放電が発生しない電圧に設定する。これにより、高精細度化された大画面のパネル10を駆動する際にも安定した書込み動作を行い、品質の高い画像をパネル10に表示することが可能となる。
 (実施の形態2)
 実施の形態1では、全セル初期化動作を行う回数を1フィールドに1回にしてパネル10を駆動する例を説明した。しかし、本発明は何らこの構成に限定されるものではない。例えば、全セル初期化動作を行う回数を複数フィールドに1回にしてパネル10を駆動する構成にも適用することが可能であり、その場合にも、上述と同様の効果を得ることができる。
 全セル初期化動作を行う回数を複数フィールドに1回にする駆動方法では、1フィールドに1回全セル初期化動作を行う構成と比較して、全セル初期化動作にともなって発生する発光を低減することができ、黒輝度(維持放電を発生しない階調の輝度)を下げ、パネル10に表示される画像のコントラストを向上することができる。
 以下、全セル初期化動作を行う回数を3フィールドに1回にしてパネル10を駆動する例を説明する。
 図12は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第1の駆動電圧波形を示す図である。
 図12には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 本実施の形態において、サブフィールドSF1は、強制初期化動作を行う放電セルと強制初期化動作を行わない放電セルとが存在する第1種サブフィールドである。また、サブフィールドSF2からサブフィールドSF5は、全ての放電セルで選択初期化動作を行う第2種サブフィールドである。
 強制初期化動作は、直前のサブフィールドにおける書込み放電(維持放電)の発生の有無にかかわらず放電セルで強制的に初期化放電を発生する初期化動作であり、実施の形態1で説明した全セル初期化動作と同じ初期化動作である。したがって、強制初期化動作で各電極に印加する駆動電圧波形は、全セル初期化期間において各電極に印加する全セル初期化波形に等しい。
 なお、図12には、サブフィールドSF1の初期化期間において、走査電極SC1上に形成された放電セルでは強制初期化動作を行い、走査電極SC2上に形成された放電セルでは強制初期化動作を行わず選択初期化動作を行うときの駆動電圧波形を示す。
 第1種サブフィールドであるサブフィールドSF1の初期化期間の前半部では、データ電極D1~データ電極Dmに電圧0(V)を印加し、維持電極SU1~SUnにも電圧0(V)を印加する。そして、強制初期化動作を行う走査電極SC1には、実施の形態1に示した全セル初期化波形と同様の波形形状の駆動電圧波形を印加する。
 これにより、走査電極SC1上に形成された放電セルにおいては、実施の形態1に示した全セル初期化動作と同様の初期化動作が行われ、直前のサブフィールドにおける書込み放電(維持放電)の発生の有無にかかわらず放電セルに初期化放電が発生する。
 一方、強制初期化動作を行わない走査電極SC2には、電圧0(V)から、電圧Vi2よりも低い電圧Vi5まで緩やかに上昇する上り傾斜波形電圧(上りランプ電圧L5)を印加する。電圧Vi5を放電開始電圧未満の電圧に設定することで、走査電極SC2上に形成された放電セルでは、初期化放電は発生しない。
 このように、サブフィールドSF1の初期化期間の前半部では、強制初期化動作を行う走査電極22(例えば、走査電極SC1)には、直前のサブフィールドにおける書込み放電(維持放電)の発生の有無にかかわらず放電が発生する電圧Vi2に向かって緩やかに上昇する上り傾斜波形電圧(上りランプ電圧L1)を印加する。また、強制初期化動作を行わない走査電極22(例えば、走査電極SC2)には、電圧Vi2よりも低い電圧Vi5に向かって緩やかに上昇する上り傾斜波形電圧(上りランプ電圧L5)を印加する。
 サブフィールドSF1の初期化期間の後半部では、実施の形態1に示した全セル初期化期間の後半部と同様の波形形状の駆動電圧波形を各電極に印加する。このとき、強制初期化動作を行う走査電極22に印加する駆動電圧波形と強制初期化動作を行わない走査電極22に印加する駆動電圧波形とは同じ波形形状である。
 これにより、強制初期化動作を行った放電セル(例えば、走査電極SC1上に形成された放電セル)では、微弱な初期化放電が発生する。
 一方、強制初期化動作を行わなかった放電セル(例えば、走査電極SC2上に形成された放電セル)では、直前のサブフィールド、すなわち、直前のフィールドの最終サブフィールド(例えば、サブフィールドSF5)で書込み放電(維持放電)を発生した放電セルだけに、微弱な初期化放電が発生する。直前のサブフィールドで書込み放電(維持放電)を発生しなかった放電セルでは初期化放電は発生せず、それ以前の壁電圧が保持される。
 したがって、強制初期化動作を行わない放電セルにおいて行う初期化動作は選択初期化動作となる。
 このように、第1種サブフィールド(サブフィールドSF1)では、初期化期間において、強制初期化動作を行う放電セルと選択初期化動作を行う放電セルとが混在する。
 そして、強制初期化動作を行う放電セルの走査電極22には、全セル初期化波形と同じ波形形状の初期化波形を印加する。すなわち、強制初期化動作を行う放電セルの走査電極22には、上りランプ電圧L1と下りランプ電圧L2とを印加する。上りランプ電圧L1は、直前のサブフィールドにおける書込み放電(維持放電)の発生の有無にかかわらず放電セルに初期化放電が発生する電圧Vi2まで上昇する上り傾斜波形電圧である。下りランプ電圧L2は、放電が発生する電圧Vi4まで下降する下り傾斜波形電圧である。
 また、強制初期化動作を行わない放電セルの走査電極22には、上りランプ電圧L5と下りランプ電圧L2とを印加する。上りランプ電圧L5は、電圧Vi2よりも低く放電セルに初期化放電が発生しない電圧Vi5まで上昇する上り傾斜波形電圧である。下りランプ電圧L2は、電圧Vi4まで下降する下り傾斜波形電圧である。
 以下、強制初期化動作を行う期間を「強制初期化期間」と記す。また、強制初期化動作を行うために発生する駆動電圧波形を「強制初期化波形」と記す。
 続くサブフィールドSF1の書込み期間および維持期間における動作は、実施の形態1と同じである。
 すなわち、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を印加する。そして、電圧Vrを、電圧Vsよりも低く、かつ、続く書込み期間で誤放電が発生しない電圧に設定する。
 続く選択初期化サブフィールドであるサブフィールドSF2は、初期化期間において全ての放電セルで選択初期化動作を行う第2種サブフィールドである。
 サブフィールドSF2の初期化期間(選択初期化期間)では、実施の形態1の選択初期化期間に示した駆動電圧波形と同じ波形形状の駆動電圧波形を各電極に印加してもよい。しかし、走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧の最低電圧を、下りランプ電圧L2の最低電圧である電圧Vi4よりも高く設定してもよい。
 本実施の形態においては、選択初期化期間に、走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧の最低電圧を、電圧Vi4よりも電圧値の高い電圧Vi6とし、電圧Vi3’から電圧Vi6まで下降する第2の下り傾斜波形電圧(以下、「下りランプ電圧L6」と呼称する)を走査電極SC1~走査電極SCnに印加する例を説明する。
 サブフィールドSF2の初期化期間では、維持電極SU1~維持電極SUnには、電圧Veよりも電圧値の高い電圧Vhを印加する。走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧Vi3’(例えば、電圧0(V))から放電開始電圧を超える負の電圧Vi6に向かって緩やかに下降する下り傾斜波形電圧(下りランプ電圧L6)を印加する。
 この下りランプ電圧L6の勾配は下りランプ電圧L2の勾配と同じであってもよく、その一例として、例えば、約-2.5V/μsecという数値を挙げることができる。
 そして、走査電極SC1~走査電極SCnに下りランプ電圧L6を印加する期間は、データ電極D1~データ電極Dmに、第1の電圧(電圧0(V))よりも電圧値の高い第2の電圧(正の電圧Vg)を印加する。
 下りランプ電圧L6の最低電圧である電圧Vi6は、上述したように、下りランプ電圧L2の最低電圧である電圧Vi4よりも高く、かつ直前のサブフィールドで書込み放電(維持放電)を発生した放電セルだけに放電が発生する電圧に設定する。このとき、電圧Vgと電圧Vi6との差分の電圧(放電セルに印加される電圧)が、電圧Vi4と同程度の電圧になるように電圧Vi6を設定することが望ましい。
 続くサブフィールドSF2の書込み期間および維持期間における動作は、実施の形態1の図5に示した第1の駆動電圧波形と同じである。
 すなわち、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を印加する。そして、電圧Vrを、電圧Vsよりも低く、かつ、続く書込み期間で誤放電が発生しない電圧に設定する。
 また、サブフィールドSF3以降の各サブフィールドでは、維持パルスの発生数を除き、各電極に対してサブフィールドSF2と同様の駆動電圧波形を印加する。
 以上が、本実施の形態において、「非発光のサブフィールドが2つ以上連続して発生しない表示用コーディング」を有するコーディングテーブル、例えば、実施の形態1に示した第1テーブル、を用いて画像を表示する際にパネル10の各電極に印加する第1の駆動電圧波形の概要である。
 図13は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第2の駆動電圧波形を示す図である。
 図13には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 図13に示す第2の駆動電圧波形は、図12に示した第1の駆動電圧波形とほぼ同じ波形形状である。ただし、特定のサブフィールド(本実施の形態では、サブフィールドSF2)の維持期間において最後の維持パルスを発生した後の駆動電圧波形が、第1の駆動電圧波形とは異なる。
 すなわち、実施の形態1の図6に示した第2の駆動電圧波形と同様に、本実施の形態における第2の駆動電圧波形でも、特定のサブフィールドであるサブフィールドSF2の維持期間において、最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、ベース電位であり放電開始電圧未満となる電圧0(V)から第2の所定電圧である電圧Vi8まで緩やかに下降する第3の下り傾斜波形電圧(下り消去ランプ電圧L8)を発生して走査電極SC1~走査電極SCnに印加する。
 以上が、本実施の形態において、「非発光のサブフィールドが2つ連続して発生する表示用コーディング」を有するコーディングテーブル、例えば、実施の形態1に示した第2テーブル、を用いて画像を表示する際にパネル10の各電極に印加する第2の駆動電圧波形の概要である。
 なお、本実施の形態において各電極に印加する電圧の大きさは、例えば、電圧Vi1=150(V)、電圧Vi2=350(V)、電圧Vi3=215(V)、電圧Vi3’=0(V)、電圧Vi4=-175(V)、電圧Vi8=-175(V)、電圧Vi5=200(V)、電圧Vi6=-120(V)、電圧Vc=-50(V)、電圧Va=-200(V)、電圧Vs=215(V)、電圧Vr=200(V)、電圧Ve=170(V)、電圧Vd=55(V)、電圧Vh=215(V)、電圧Vg=55(V)である。ただし、これらの電圧値は、実施の形態における一例を挙げたものに過ぎない。各電圧値は上述した値に限定されるものではなく、パネル10の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
 次に、強制初期化波形を印加する走査電極22とフィールドとの関係について説明する。
 本実施の形態においては、各フィールドのそれぞれに対して強制初期化波形を印加する走査電極22を以下の規則にもとづき設定する。
 すなわち、時間的に連続するNフィールド(Nは自然数)を1つのフィールド群とし、連続して配置されたN本の走査電極22を1つの走査電極群とする。例えば、時間的に連続する3つのフィールドを1つのフィールド群とし、連続して配置された3本の走査電極22を1つの走査電極群とする。
 そして、1つの走査電極群を構成する各走査電極22には、1つのフィールド群でそれぞれ1回ずつ強制初期化波形を印加する。
 また、1つのフィールド群を構成するそれぞれのフィールドでは、1つのフィールドで、それぞれの走査電極群の1つの走査電極22だけに強制初期化波形を印加する。したがって、例えば、走査電極22の数が1080本であり、走査電極群の数が360であれば、1つのフィールドで強制初期化波形を印加する走査電極22の数は360本になる。そして、次のフィールドで他の360本の走査電極22に強制初期化波形を印加し、3つ目のフィールドで残りの360本の走査電極22に強制初期化波形を印加することになる。
 そして、強制初期化波形を印加する走査電極22に隣接する走査電極22には、強制初期化波形を印加しないように、強制初期化波形を印加する走査電極22を設定する。
 図14は、本発明の実施の形態2において強制初期化波形を印加する走査電極22とフィールドとの関係を概略的に示す図である。
 図14において、横方向のマスはフィールドを現し、縦方向のマスは走査電極22を表す。また、図14には、N=3の例、すなわち、時間的に連続する3つのフィールドで1つのフィールド群を構成し、配置的に連続する3本の走査電極22で1つの走査電極群を構成する例を示す。
 また、図14には、フィールドFj~フィールドFj+2、フィールドFj+3~フィールドFj+5、フィールドFj+6~フィールドFj+8、フィールドFj+9~フィールドFj+11、のそれぞれがフィールド群を構成し、走査電極SCi~走査電極SCi+2、走査電極SCi+3~走査電極SCi+5、走査電極SCi+6~走査電極SCi+8、のそれぞれが走査電極群を構成している例を示す。
 また、図14において、「○」は、サブフィールドSF1の初期化期間において強制初期化動作を行うことを表す。すなわち、「○」は、サブフィールドSF1の初期化期間において、上りランプ電圧L1と下りランプ電圧L2とを有する強制初期化波形を走査電極22に印加することを表す。「×」は、サブフィールドSF1の初期化期間において強制初期化動作を行わないことを表す。すなわち、「×」は、サブフィールドSF1の初期化期間において、上りランプ電圧L5と下りランプ電圧L2とを有する初期化波形を走査電極22に印加することを表す。
 図14から明らかなように、1つの走査電極群を構成する各走査電極22には、1つのフィールド群でそれぞれ1回ずつ強制初期化波形を印加している。
 例えば、走査電極SCiには、フィールドFj、フィールドFj+3、フィールドFj+6、フィールドFj+9、・・・、のそれぞれで強制初期化波形を印加している。これは、他の走査電極22についても同様である。
 これにより、毎フィールドに1回ずつ強制初期化動作を行う場合と比較して、強制初期化動作を行う回数が3分の1に低減される。したがって、強制初期化動作によって生じる発光の回数も3分の1となり、表示画像の黒輝度もその分だけ低減することができる。
 また、1つのフィールド群を構成するそれぞれのフィールドでは、1つのフィールドで、それぞれの走査電極群の1つの走査電極22だけに強制初期化波形を印加している。
 例えば、フィールドFjでは、走査電極SCi、走査電極SCi+3、走査電極SCi+6、・・・、に強制初期化波形を印加し、フィールドFj+1では、走査電極SCi+1、走査電極SCi+4、走査電極SCi+7、・・・、に強制初期化波形を印加し、フィールドFj+2では、走査電極SCi+2、走査電極SCi+5、走査電極SCi+8、・・・、に強制初期化波形を印加している。これは、他のフィールドについても同様である。
 これにより、強制初期化波形を印加する走査電極22を各フィールドに分散できるので、フリッカー(表示画像に表れるちらつきのこと)を低減することができる。
 また、強制初期化波形を印加する走査電極22に隣接する走査電極22には、強制初期化波形を印加していない。
 例えば、フィールドFjで、走査電極SCi+3には強制初期化波形を印加し、走査電極SCi+3に隣接する走査電極SCi+2および走査電極SCi+4には強制初期化波形を印加していない。これは、他の走査電極22についても同様である。
 これにより、強制初期化波形を印加する走査電極22の時間的連続性および空間的連続性を低減できるので、強制初期化動作にともなう発光を使用者に認識されにくくすることができる。
 このように本実施の形態においては、放電セルのそれぞれにおいて、連続する複数のフィールドのうちの1つのフィールドだけで強制初期化動作を行う。これにより、強制初期化動作を行う回数を複数フィールドに1回とし、強制初期化動作にともなって発生する階調表示に関係しない発光を低減して黒輝度を低下し、コントラストの高い画像をパネル10に表示することができる。
 なお、強制初期化動作には、続く書込み期間において書込み放電を発生するために必要な壁電荷を放電セル内に蓄積する働きがある。さらに、放電遅れ時間を短くし書込み放電を安定に発生するために必要なプライミング粒子を発生する働きがある。
 そのため、単に強制初期化動作の回数を低減すると、続く書込み期間において、書込みパルスを印加した放電セルで書込み放電が発生しない書込み不良が生じる可能性が高くなる。あるいは、書込み放電の放電遅れ時間が長くなりすぎて書込み動作が不安定になる等の可能性が高くなる。これにより、正常に画像を表示することができなくなるおそれがある。
 しかしながら、本実施の形態においては、選択初期化動作を行う第2種サブフィールド(例えば、サブフィールドSF2からサブフィールドSF5)の初期化期間において、データ電極D1~データ電極Dmに第1の電圧(電圧0(V))よりも高い第2の電圧(電圧Vg)を印加する。
 さらに、走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧(下りランプ電圧L6)の最低電圧(電圧Vi6)を、第1種サブフィールドであるサブフィールドSF1の初期化期間において走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧(下りランプ電圧L2)の最低電圧(電圧Vi4)よりも高く設定する。
 これにより、強制初期化動作の回数を低減した本実施の形態における駆動方法においても、書込み放電を安定に発生することができる。これは、次のような理由による。
 まず、第1種サブフィールド(サブフィールドSF1)の初期化期間において、データ電極D1~データ電極Dmに正の電圧Vgを印加しない理由について説明する。
 第1種サブフィールド(サブフィールドSF1)の初期化期間では強制初期化動作を行う放電セルが存在する。すなわち、初期化期間の前半部において、直前のサブフィールドにおける書込み放電(維持放電)の発生の有無にかかわらず放電が発生する電圧Vi2に向かって上昇する上り傾斜波形電圧(上りランプ電圧L1)を印加して強制的に初期化放電を発生する放電セルが存在する。
 このような放電セルのデータ電極32上には、正極性の高い壁電圧が蓄積する。そして、データ電極32上に正極性の高い壁電圧が蓄積した放電セルに、さらに正の電圧Vgをデータ電極D1~データ電極Dmに印加すると、走査電極22とデータ電極32との間の電圧差が大きくなりすぎてしまい、初期化期間の後半部に強い放電が発生するおそれが高くなる。そして、初期化期間の後半部に強い放電が発生すると、その放電セルでは壁電荷およびプライミング粒子が過剰になり、続く書込み期間で誤放電を発生する確率が高くなる。
 本実施の形態では、このような現象が発生しないように、強制初期化動作を行う放電セルが存在する第1種サブフィールド(サブフィールドSF1)の初期化期間では、データ電極32に正の電圧Vgを印加しない。
 一方、強制初期化動作を行う回数を低減すると、各放電セルの壁電圧のばらつきが大きくなる可能性がある。
 そして、データ電極32上の壁電圧が減少した放電セルでは、走査電極22とデータ電極32との間の放電が発生しにくくなり、初期化放電が発生しにくくなる。
 しかしながら、本願発明者は、選択初期化動作を行う際にデータ電極D1~データ電極Dmに正の電圧を印加することで、選択初期化動作を行う放電セルで安定に初期化放電を発生し、データ電極Dk上の壁電圧を精度よくそろえることができることを実験的に確認した。これは、データ電極D1~データ電極Dmに正の電圧を印加することで、走査電極22とデータ電極32との間の放電が安定に発生しやすくなるためと思われる。
 そこで、本実施の形態においては、選択初期化動作を行う第2種サブフィールド(サブフィールドSF2からサブフィールドSF5)の初期化期間において、データ電極D1~データ電極Dmに正の電圧Vgを印加するものとする。
 なお、放電セルに発生する初期化放電の放電強度を、下りランプ電圧L2によって発生する放電と同程度にするために、電圧Vi6と第2の電圧(電圧Vg)との電圧差が、電圧Vi4と第1の電圧(電圧0(V))との電圧差とほぼ等しくなるように各電圧を設定することが望ましい。これにより、強制初期化動作後の書込み期間における書込み放電と、選択初期化動作後の書込み期間における書込み放電とを、同程度の放電強度にすることができる。
 なお、維持電極SU1~維持電極SUnに電圧Veよりも高い電圧Vhを印加するのは、電圧Vi6を電圧Vi4よりも高くすることで、走査電極22と維持電極23との間に放電が発生しにくくなることを防止するためである。
 本実施の形態では、このようにしてデータ電極Dk上の壁電圧を精度よく調整することにより、強制初期化動作の回数を削減しつつ書込み放電を安定に発生することを可能にしている。
 次に、本実施の形態における駆動電圧波形を発生する回路の、第1種サブフィールド(サブフィールドSF1)から第2種サブフィールド(サブフィールドSF2)にかけての動作について説明する。
 なお、本実施の形態で用いる走査電極駆動回路、維持電極駆動回路、データ電極駆動回路は、実施の形態1で説明した走査電極駆動回路43、維持電極駆動回路44、データ電極駆動回路42と同じ構成であるので、各回路の構成については説明を省略する。
 本実施の形態では、図12、図13に示した駆動電圧波形において、電圧Vi1は電圧Vpに等しく、電圧Vi2は電圧(Vt+Vp)に等しく、電圧Vi3は電圧Vsに等しく、電圧Vcは電圧(Va+Vp)に等しいものとする。これは、図5、図6に示した駆動電圧波形においても同様である。
 また、図12、図13に示した駆動電圧波形において、電圧Vi5は電圧Vtに等しく、電圧Vgは電圧Vdに等しく、電圧Vhは電圧Vsに等しいものとする。しかし、これらの電圧は上記した数値に限定されるものではなく、パネル10の特性やプラズマディスプレイ装置の仕様等に応じて適宜設定することが望ましい。
 図15は、本発明の実施の形態2におけるプラズマディスプレイ装置の駆動回路の動作を説明するためのタイミングチャートである。
 なお、図15では、走査電極SC1~走査電極SCnのうち、強制初期化波形を印加する走査電極22を走査電極SCxで示し、強制初期化波形を印加しない走査電極22を走査電極SCyで示した。
 また、図15では、スイッチング素子Q71H1~スイッチング素子Q71Hnのうち、走査電極SCxに対応するスイッチング素子をスイッチング素子Q71Hxで示し、走査電極SCyに対応するスイッチング素子をスイッチング素子Q71Hyで示した。同様にスイッチング素子Q71L1~スイッチング素子Q71Lnのうち、走査電極SCxに対応するスイッチング素子をスイッチング素子Q71Lxで示し、走査電極SCyに対応するスイッチング素子をスイッチング素子Q71Lyで示した。
 サブフィールドSF1の初期化期間の前半部では、まず走査電極駆動回路43のスイッチング素子Q56をオンにして走査電極SCx、走査電極SCyに電圧0(V)を印加する。
 次に、スイッチング素子Q56をオフにするとともに、強制初期化波形を印加する走査電極SCxに対しては、スイッチング素子Q71Lxをオフにし、スイッチング素子Q71Hxをオンにして、電圧Vpを印加する。一方、強制初期化動作を行わない走査電極SCyに対しては、電圧0(V)を印加したままとする。
 次に、ミラー積分回路61の入力端子IN61に一定の電圧を印加して、基準電位Aの電圧を電圧Vtまで緩やかに上昇させる。強制初期化波形を印加する走査電極SCxには、基準電位Aに電圧Vpを重畳した電圧が印加されるので、この走査電極SCxに、電圧Vpから電圧(Vt+Vp)まで緩やかに上昇する上り傾斜波形電圧(上りランプ電圧L1)を印加することができる。
 一方、強制初期化波形を印加しない走査電極SCyには基準電位Aが印加されるので、この走査電極SCyに、電圧0(V)から電圧Vtまで緩やかに上昇する上り傾斜波形電圧(上りランプ電圧L5)を印加することができる。
 続くサブフィールドSF1の初期化期間の後半部では、維持電極駆動回路44のスイッチング素子Q84をオフにし、スイッチング素子Q86およびスイッチング素子Q87をオンにして、維持電極SU1~維持電極SUnに電圧Veを印加する。
 そして、走査電極駆動回路43のスイッチング素子Q71Hxをオフにし、スイッチング素子Q71Lxをオンにするとともに、スイッチング素子Q55およびスイッチング素子Q59をオンにして、走査電極SCx、走査電極SCyに電圧Vsを印加する。
 その後、スイッチング素子Q69をオフにするとともにミラー積分回路63の入力端子IN63に一定の電圧を印加してミラー積分回路63を動作させ、走査電極SCx、走査電極SCyに電圧Vi3から電圧Vi4まで緩やかに下降する下り傾斜波形電圧(下りランプ電圧L2)を印加する。
 サブフィールドSF1の書込み期間では、走査電極駆動回路43のミラー積分回路63のトランジスタQ63をオフにし、スイッチング素子Q72をオンにして、基準電位Aの電圧を電圧Vaにする。そして、スイッチング素子Q71Lxおよびスイッチング素子Q71Lyをオフにし、スイッチング素子Q71Hxおよびスイッチング素子Q71Hyをオンにして、走査電極SCxおよび走査電極SCyに電圧(Va+Vp)、すなわち電圧Vcを印加する。
 次に、スイッチング素子Q71H1をオフにし、スイッチング素子Q71L1をオンにして、電圧Vcから電圧Vaに変位する走査パルスを走査電極SC1に印加する。
 また、データ電極駆動回路42のスイッチング素子Q91L1~スイッチング素子Q91Lmをオンにし、スイッチング素子Q91H1~スイッチング素子Q91Hmをオフにして、データ電極D1~データ電極Dmに電圧0(V)を印加する。
 そして、走査電極SC1に走査パルスを印加するタイミングで、画像データにもとづき、書込みパルスを印加するデータ電極Djに対して、スイッチング素子Q91Ljをオフにし、スイッチング素子Q91Hjをオンにして、電圧0(V)から電圧Vdに変位する書込みパルスをデータ電極Djに印加する。
 一定の時間の後(1行目における書込み動作終了後)、スイッチング素子Q71H1をオンにし、スイッチング素子Q71L1をオフにして、走査電極SC1への印加電圧を電圧Vcに戻す。それと同時に、スイッチング素子Q91Ljをオンにし、スイッチング素子Q91Hjをオフにして、データ電極Djへの印加電圧を電圧0(V)に戻す。このようにして、走査電極SC1に走査パルスを印加し、データ電極Djに書込みパルスを印加する。
 引き続き、走査電極SC2に対して、上述と同様の動作を行い、走査電極SC2に走査パルスを印加し、データ電極Djに書込みパルスを印加する。
 なお、図15には、走査電極SCxに走査パルスを印加し、その後、走査電極SCyに走査パルスを印加する例を示す。
 以下同様に、走査電極SCnに至るまで、走査パルスを順次走査電極22に印加し、書込みパルスをデータ電極Djに印加する。
 その後、スイッチング素子Q72、スイッチング素子Q71Hx、スイッチング素子Q71Hyをそれぞれオフにし、スイッチング素子Q56、スイッチング素子Q69、スイッチング素子Q71Lx、スイッチング素子Q71Lyをそれぞれオンにして、走査電極SCx、走査電極SCyに電圧0(V)を印加する。こうして、書込み期間が終了する。
 サブフィールドSF1の維持期間では、走査電極駆動回路43の維持パルス発生回路50、および維持電極駆動回路44の維持パルス発生回路80を用いて、走査電極SC1~走査電極SCn、および維持電極SU1~維持電極SUnに、輝度重みに応じた数の維持パルスをそれぞれ印加する。
 そして、その維持期間における全ての維持パルスを発生した後に、走査電極駆動回路43のスイッチング素子Q56をオフにする。それとともに、ミラー積分回路62の入力端子IN62に一定の電圧を印加してミラー積分回路62を動作させ、走査電極SC1~走査電極SCnに、電圧Vrまで緩やかに上昇する上り傾斜波形電圧を印加する。なお、この電圧Vrは電圧Vsよりも低い電圧(例えば、電圧Vr=電圧Vs-15(V))である。
 サブフィールドSF2の初期化期間では、データ電極駆動回路42のスイッチング素子Q91L1~スイッチング素子Q91Lmをオフにし、スイッチング素子Q91H1~スイッチング素子Q91Hmをオンにして、データ電極D1~データ電極Dmに正の電圧Vd、すなわち、電圧Vgを印加する。
 また、維持電極駆動回路44のスイッチング素子Q84をオフにし、スイッチング素子Q83をオンにして、維持電極SU1~維持電極SUnに電圧Vs、すなわち、電圧Vhを印加する。
 そして、走査電極駆動回路43のスイッチング素子Q71L1~スイッチング素子Q71Lnをオンにし、スイッチング素子Q71H1~スイッチング素子Q71Hnをオフにしたまま、ミラー積分回路63の入力端子IN63に一定の電圧を印加する。こうしてミラー積分回路63を動作させ、走査電極SC1~走査電極SCnに下り傾斜波形電圧を印加する。
 走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧が電圧Vi6に達したら、入力端子IN63に印加していた電圧を停止する。こうして、電圧Vi3’(電圧0(V))から電圧Vi6まで緩やかに下降する下り傾斜波形電圧(下りランプ電圧L6)を走査電極SC1~走査電極SCnに印加する。
 続くサブフィールドSF2の書込み期間および維持期間の動作はサブフィールドSF1の書込み期間および維持期間と同様である。
 なお、下り消去ランプ電圧L8を発生するときには、サブフィールドSF2の初期化期間において下り傾斜波形電圧を発生するときと同様の手順で、電圧Vi8まで緩やかに下降する下り傾斜波形電圧を発生すればよい。
 このようにして、本実施の形態においては、データ電極駆動回路42、走査電極駆動回路43および維持電極駆動回路44を用いて図12、図13に示した駆動電圧波形を発生し、データ電極D1~データ電極Dm、走査電極SC1~走査電極SCnおよび維持電極SU1~維持電極SUnのそれぞれに印加することができる。
 そして、第1種サブフィールドの初期化期間において走査電極22に下り傾斜波形電圧を印加するとともにデータ電極32に第1の電圧(電圧0(V))を印加する。また、第2種サブフィールドの初期化期間において走査電極に下り傾斜波形電圧を印加するとともにデータ電極に第1の電圧よりも高い第2の電圧(電圧Vg)を印加する。こうすることにより、強制初期化動作の回数を削減して黒輝度を抑えるとともに安定した書込み動作を行うことができる。
 このように、本実施の形態では、強制初期化動作を行う回数を複数フィールドに1回にすることで、1フィールドに1回強制初期化動作を行う構成と比較して、強制初期化動作にともない発生する発光を減らすことができる。これにより、黒輝度(維持放電を発生しない階調の輝度)を下げ、パネル10に表示される画像のコントラストを向上することができる。
 そして、実施の形態1と同様に、「連続した2つ以上の非点灯のサブフィールド」が発生しないテーブル、例えば、実施の形態1に示した第1テーブルを用いてパネル10に画像を表示するときには、図12に示した第1の駆動電圧波形を発生してパネル10の各電極に印加し、パネル10を駆動する。
 また、一度サブフィールドが点灯した後に、連続した2つ以上の非点灯のサブフィールドが発生し、その後のサブフィールドで再度点灯する放電セルが発生する可能性があるとき、すなわち、そのような点灯・非点灯の組合せを有するコーディングがテーブル内に存在するとき、そのテーブル、例えば実施の形態1に示した第2テーブル、を用いてパネル10に画像を表示するときには、図13に示した第2の駆動電圧波形を発生してパネル10の各電極に印加し、パネル10を駆動する。
 すなわち、一度サブフィールドが点灯した後の、連続した2つ以上の非点灯のサブフィールドのうちの時間的に先に発生するサブフィールドを特定サブフィールドとする。そして、特定サブフィールドでは、維持期間における最後の維持パルスの発生後に、ベース電位である電圧0(V)から第2の所定電圧である電圧Vi8まで緩やかに下降する第3の下り傾斜波形電圧(下り消去ランプ電圧L8)を発生して走査電極SC1~走査電極SCnに印加する。
 これにより、あるサブフィールドで放電セルを点灯した後、そのサブフィールドに続く連続した2つ以上のサブフィールドが非点灯となり、その後のサブフィールドで再度その放電セルを点灯するとき、そのサブフィールドで発生するおそれのある書込み不良を防止することができ、プラズマディスプレイ装置における画像表示品質の劣化を防止することができる。
 さらに、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を印加する。そして、電圧Vrを、電圧Vsよりも低く、かつ、続く書込み期間で誤放電が発生しない電圧に設定する。これにより、高精細度化された大画面のパネル10を駆動する際にも安定した書込み動作を行い、品質の高い画像をパネル10に表示することが可能となる。
 なお、本実施の形態では、各放電セルにおいて3フィールドに1回の割合で強制初期化動作を行う構成を説明したが、本発明は何らこの構成に限定されるものではない。強制初期化動作を行う回数をどのように設定するかは、パネル10の特性やプラズマディスプレイ装置の仕様、および、パネル10に表示する画像のコントラスト比の設定等に応じて適宜設定することが望ましい。
 なお、本実施の形態では、第1種サブフィールドの初期化期間の前半部において、強制初期化動作を行わない走査電極22に上りランプ電圧L5を印加する構成を説明したが、本発明は何らこの構成に限定されるものではない。第1種サブフィールドの初期化期間の前半部において、強制初期化動作を行わない走査電極22に印加する電圧は、その走査電極22上に形成された放電セルに放電が発生しない電圧であればよく、例えば、電圧0(V)の固定電圧などであってもよい。
 (実施の形態3)
 実施の形態1および実施の形態2では、全てのサブフィールドで、上り消去ランプ電圧L3の最大電圧を電圧Vsよりも低い電圧Vrに設定する構成を説明した。しかし、本発明は何らこの構成に限定されるものではなく、電圧Vs以上の電圧まで上昇する上り消去ランプ電圧を発生する構成としてもかまわない。
 本願発明者は、1フィールドの最終サブフィールドに関しては、上り消去ランプ電圧L3に代えて、電圧Vs以上の電圧まで上昇する上り傾斜波形電圧を走査電極SC1~走査電極SCnに印加することで、書込み動作をさらに安定に発生できることを確認した。
 これは、維持期間に発生する維持パルスの数が多いサブフィールドに関しては、維持動作で発生する壁電荷およびプライミングが過剰となるため、消去動作を比較的大きくする方が、それ以降の動作が安定するためと考えられる。
 そこで、本実施の形態では、1フィールドの最終サブフィールドのみ、電圧Vs以上の電圧Vr2に向かって上昇する上り消去ランプ電圧L7を発生し、走査電極SC1~走査電極SCnに印加するものとする。
 図16は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第1の駆動電圧波形の一例を示す図である。
 図17は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第2の駆動電圧波形の一例を示す図である。
 図16、図17には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 図16に示す第1の駆動電圧波形は、図5に示した第1の駆動電圧波形とほぼ同じ波形形状である。ただし、最終サブフィールド(サブフィールドSF5)の維持期間の最後に、上り消去ランプ電圧L3に代えて上り消去ランプ電圧L7を発生する点が、図5に示した第1の駆動電圧波形とは異なる。
 図17に示す第2の駆動電圧波形は、図6に示した第2の駆動電圧波形とほぼ同じ波形形状である。ただし、最終サブフィールド(サブフィールドSF5)の維持期間の最後に、上り消去ランプ電圧L3に代えて上り消去ランプ電圧L7を発生する点が、図6に示した第2の駆動電圧波形とは異なる。
 図18は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第1の駆動電圧波形の他の一例を示す図である。
 図19は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する第2の駆動電圧波形の他の一例を示す図である。
 図18、図19には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 図18に示す第1の駆動電圧波形は、図12に示した第1の駆動電圧波形とほぼ同じ波形形状である。ただし、最終サブフィールド(サブフィールドSF5)の維持期間の最後に、上り消去ランプ電圧L3に代えて上り消去ランプ電圧L7を発生する点が、図12に示した第1の駆動電圧波形とは異なる。
 図19に示す第2の駆動電圧波形は、図13に示した第2の駆動電圧波形とほぼ同じ波形形状である。ただし、最終サブフィールド(サブフィールドSF5)の維持期間の最後に、上り消去ランプ電圧L3に代えて上り消去ランプ電圧L7を発生する点が、図13に示した第2の駆動電圧波形とは異なる。
 図16、図17、図18、図19に示した上り消去ランプ電圧L7は、上り消去ランプ電圧L3と同じ勾配で、電圧Vs以上の電圧Vr2まで上昇する上り傾斜波形電圧である。本実施の形態では、例えば、電圧Vr2を約255(V)に設定する。
 なお、実施の形態では、本願発明者の行った実験にもとづき、電圧Vr2を、電圧Vs+0(V)から電圧Vs+60(V)の範囲で設定するものとする。
 これは、上り消去ランプ電圧L7は維持放電を発生した放電セルにおいて微弱な放電を発生するが、電圧Vr2をこの上限よりも大きい値に設定すると、上り消去ランプ電圧L7による放電が過剰となり、この放電による微弱発光が大きくなって、黒の輝度(維持放電を発生しない放電セルが発生する輝度)が上昇し、表示画像のコントラストを損なうおそれがあるためである。
 このように、本実施の形態においては、最終サブフィールド(サブフィールドSF5)の維持期間においては、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、電圧Vs以上の電圧Vr2に向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L7)を印加する。
 そして、最終サブフィールドを除くサブフィールドにおいては、実施の形態1、実施の形態2と同様に、維持期間における最後の維持パルスの発生後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、放電開始電圧未満となる電圧0(V)から、第1の所定電圧である電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧(上り消去ランプ電圧L3)を印加する。電圧Vrは、電圧Vsよりも低く、かつ、続く維持期間で誤放電が発生しない電圧に設定する。
 これにより、書込み動作および維持動作をより安定に行い、パネル10における画像表示品質をさらに向上することが可能となる。
 なお、回路の構成上、電圧Vr2まで上昇する上り消去ランプ電圧L7を発生できない場合、上り消去ランプ電圧L7の代替波形を1フィールドの最終サブフィールドで走査電極SC1~走査電極SCnに印加して、上述と同様の動作を実現することも可能である。
 図20は、本発明の実施の形態3における1フィールドの最終サブフィールドの維持期間で消去動作をするために発生する上り傾斜波形電圧の波形形状の他の例を示す図である。
 なお、図20には、比較のために、上り消去ランプ電圧L7を併記する。
 例えば、ミラー積分回路62では、電圧Vrまでの上り傾斜波形電圧しか発生できない。そこで、ミラー積分回路62の入力端子IN62に一定の電圧を印加してミラー積分回路62を動作させ、走査電極SC1~走査電極SCnに、電圧Vrまで緩やかに上昇する上り傾斜波形電圧を一旦印加する。この電圧Vrは電圧Vsよりも低い電圧(例えば、電圧Vr=電圧Vs-15(V))である。
 上り傾斜波形電圧が電圧Vrに到達した後、ミラー積分回路62の動作を停止し、走査電極SC1~走査電極SCnに印加する電圧を電圧0(V)に戻す。
 その後、スイッチング素子Q71L1~スイッチング素子Q71Lnをオフにし、スイッチング素子Q71H1~スイッチング素子Q71Hnをオンにして、基準電位Aに電圧Vpを重畳し、その状態でミラー積分回路62を再度動作させる。これにより、ミラー積分回路62が発生する上り傾斜波形電圧に電圧Vpを重畳した波形電圧を発生することができる。したがって、電圧Vrよりもさらに高い電圧まで上昇する上り傾斜波形電圧を、走査電極SC1~走査電極SCnに印加することが可能となる。
 そして、走査電極SC1~走査電極SCnに印加する電圧が電圧Vr2まで上昇したら、ミラー積分回路62の動作を停止し、スイッチング素子Q71L1~スイッチング素子Q71Lnをオンにし、スイッチング素子Q71H1~スイッチング素子Q71Hnをオフにして、基準電位Aを走査電極SC1~走査電極SCnに印加する。かつ、スイッチング素子Q56をオンにして基準電位Aを電圧0(V)にして、走査電極SC1~走査電極SCnに印加する電圧を電圧0(V)に戻す。
 こうすることで、電圧0(V)から電圧Vr(例えば、約200(V))まで上昇する上り傾斜波形電圧と、電圧Vp(例えば、約150(V))から電圧Vr2(例えば、約255(V))まで上昇する上り傾斜波形電圧との2つのピークをもつ波形を発生し、走査電極SC1~走査電極SCnに印加することができる。例えば、このような波形で、上り消去ランプ電圧L7を代替することも可能である。
 なお、本実施の形態では、下り傾斜波形電圧(下りランプ電圧L4、下りランプ電圧L6、下り消去ランプ電圧L8)を全て同じ勾配で発生する構成を説明したが、例えば、下り傾斜波形電圧を複数の期間に分け、各期間で勾配を変えて下り傾斜波形電圧を発生する構成としてもよい。
 図21は、本発明の実施の形態における走査電極22に印加する下り傾斜波形電圧の波形形状の他の例を示す波形図である。
 例えば、図21に示すように、初期化放電が発生するまでは比較的急峻な勾配(例えば、-8V/μsec)で下降し、その後、やや緩やかな勾配(例えば、-2.5V/μsec)で下降し、最後に、さらに緩やかな勾配(例えば、-1V/μsec)で下降して、下り傾斜波形電圧を発生する構成としてもよい。このような構成であっても、上述と同様の効果が得られることが確認された。また、この構成では、下り傾斜波形電圧を発生する期間を短縮できるという効果も得られる。
 あるいは、図示はしないが、下り傾斜波形電圧を2つの期間に分け、各期間で勾配を変えて下り傾斜波形電圧を発生する構成としてもよい。
 なお、本実施の形態では、図4に第2の駆動電圧波形を発生する対象となる第2テーブルを示したが、本発明は第2テーブルが何ら図4に示したテーブルに限定されるものではない。
 図22は、本発明の実施の形態における第2のコーディングテーブルの他の例を示す図である。
 図22では、テーブルの左端の列に、放電セルに表示する階調の大きさを数値で表し、数値が記載されたそれぞれの行には、その輝度値を放電セルに表示する際の各サブフィールドの発光、非発光の組合せを示す。なお、図22に示す各コーディングテーブルにおいて、空欄は非発光を表し、「○」は発光を表す。
 図22には、1フィールドを5つのサブフィールド(サブフィールドSF1、サブフィールドSF2、サブフィールドSF3、サブフィールドSF4、サブフィールドSF5)で構成し、サブフィールドSF1からサブフィールドSF5の各サブフィールドがそれぞれ(1、16、8、4、2)の輝度重みを有するときのテーブルを示す。そして、図22に示すテーブルは、図3に示した第1テーブルと、サブフィールドの数、1フィールド内に設ける輝度重みの大きさ、表示する階調の数は同じである。
 ただし、各サブフィールドに割り当てる輝度重みの大きさ(輝度重みの並び順)が異なり、図22に示すテーブルは、サブフィールドSF1からサブフィールドSF5の各サブフィールドにそれぞれ、(1、2、4、8、16)の輝度重みを割り当てている。
 その結果、図22に示すテーブルでは、図3に示した第1テーブルとは異なり、図22に矢印で示すように、サブフィールドSF2とサブフィールドSF3とが連続して非点灯となる輝度値(輝度値「3」、輝度値「5」、輝度値「7」)が発生する。したがって、図22に示すテーブルも、第2の駆動電圧波形を発生する対象となる第2テーブルとなる。
 このように、本発明における実施の形態では、一度サブフィールドが点灯した後に、連続した2つ以上の非点灯のサブフィールドが発生し、その後のサブフィールドで再度点灯する放電セルが発生する可能性があるとき、すなわち、そのような点灯・非点灯の組合せを有するコーディングがテーブル内に存在するときは、そのテーブルを第2テーブルとし、第2テーブルを用いてパネル10に画像を表示するときには、第2の駆動電圧波形を発生してパネル10の各電極に印加し、パネル10を駆動するものとする。
 また、本実施の形態では、サブフィールドSF2とサブフィールドSF3とが連続して非点灯となるコーディングを有する第2テーブルの例を説明し、第2の駆動電圧波形を発生するときに、サブフィールドSF2を特定サブフィールドとする例を説明した。しかし、本発明は、何ら特定サブフィールドがサブフィールドSF2に限定されるものではない。
 例えば、サブフィールドSF3とサブフィールドSF4とが連続して非点灯となる可能性がある場合には、特定サブフィールドはSF3となる。あるいは、サブフィールドSF1が点灯し、サブフィールドSF2とサブフィールドSF3とで連続して非点灯となり、サブフィールドSF4が点灯するコーディングと、サブフィールドSF2が点灯し、サブフィールドSF3とサブフィールドSF4とが連続して非点灯となり、サブフィールドSF5が点灯するコーディングとが含まれたテーブルを用いて画像をパネルに表示する場合には、特定サブフィールドはサブフィールドSF2とサブフィールドSF3になる。
 このように、本発明の実施の形態において、特定サブフィールドは、テーブルを構成するコーディングによって変化する。そして、「特定のサブフィールド」の数は1つに限定されない。
 なお、本実施の形態では、全てのサブフィールドで全セル初期化動作および選択初期化動作のいずれかを行う構成を説明した。しかし、例えば、パネル上の全ての放電セルに対して全セル初期化動作を一度も行わないフィールドを発生しながらパネルを駆動する構成であってもよい。そして、そのような場合であっても本実施の形態に示した構成を適用することは可能である。
 なお、本発明は1フィールドを構成するサブフィールドの数、強制初期化サブフィールドとするサブフィールド、各サブフィールドが有する輝度重み等が上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
 なお、図5、図6、図12、図13、図15、図16、図17、図18、図19に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこの駆動電圧波形に限定されるものではない。
 なお、図8、図9、図10、図11に示した駆動回路の構成は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
 なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
 なお、本発明における実施の形態では、1つのフィールドを5のサブフィールドで構成する例を説明した。しかし、本発明は1フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数をより多くすることで、パネル10に表示できる階調の数をさらに増加することができる。あるいは、サブフィールドの数をより少なくすることで、パネル10の駆動に要する時間を短縮することができる。
 なお、本発明における実施の形態では、1画素を赤、緑、青の3色の放電セルで構成する例を説明したが、1画素を4色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本発明における実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
 なお、本発明の実施の形態において示した具体的な数値は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの仕様やパネルの特性、およびプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
 本発明は、高精細度化された大画面のパネルを駆動する際にも安定した書込み動作を行うことができ、品質の高い画像をパネルに表示することが可能であり、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
 10  パネル
 21  前面基板
 22  走査電極
 23  維持電極
 24  表示電極対
 25,33  誘電体層
 26  保護層
 31  背面基板
 32  データ電極
 34  隔壁
 35  蛍光体層
 40  プラズマディスプレイ装置
 41  画像信号処理回路
 42  データ電極駆動回路
 43  走査電極駆動回路
 44  維持電極駆動回路
 45  タイミング発生回路
 50,80  維持パルス発生回路
 51,81  電力回収回路
 60  傾斜波形電圧発生回路
 61,62,63  ミラー積分回路
 70  走査パルス発生回路
 85  一定電圧発生回路
 Di11,Di12,Di21,Di22,Di62  ダイオード
 L11,L12,L21,L22  インダクタ
 Q5,Q6,Q11,Q12,Q21,Q22,Q55,Q56,Q59,Q69,Q72,Q83,Q84,Q86,Q87,Q71H1~Q71Hn,Q71L1~Q71Ln,Q91H1~Q91Hm,Q91L1~Q91Lm  スイッチング素子
 C10,C20,C61,C62,C63  コンデンサ
 R61,R62,R63,R9,R12,R13  抵抗
 Q61,Q62,Q63  トランジスタ
 IN61,IN62,IN63  入力端子
 E71  電源
 L1,L5  上りランプ電圧
 L2,L4,L6  下りランプ電圧
 L3,L7  上り消去ランプ電圧
 L8  下り消去ランプ電圧

Claims (11)

  1. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して前記表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成し、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、前記表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された前記表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記表示用組合せ集合に含まれる前記表示用組合せにもとづき、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を前記走査電極に印加するサブフィールドと、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する下り傾斜波形電圧を前記走査電極に印加し、その後に前記上り傾斜波形電圧を前記走査電極に印加する特定サブフィールドと、を有するフィールドを発生する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない第1の表示用組合せ集合と、
    1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する第2の表示用組合せ集合とを有し、
    前記第1の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生せず、
    前記第2の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生する
    ことを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
  3. 前記第2の表示用組合せ集合における前記連続した2つ以上の非発光のサブフィールドのうちの時間的に先に発生するサブフィールドが前記特定サブフィールドである
    ことを特徴とする請求項2に記載のプラズマディスプレイパネルの駆動方法。
  4. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、初期化期間と、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して前記表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成し、発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、前記表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された前記表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記初期化期間において、前記放電セルに放電が発生する電圧まで上昇する上り傾斜波形電圧と、負の電圧に向かって下降する第1の下り傾斜波形電圧とを印加する走査電極と、前記放電セルに放電が発生しない電圧と前記第1の下り傾斜波形電圧とを印加する走査電極とが存在する第1種サブフィールドと、前記初期化期間において、直前のサブフィールドで書込み放電を発生した放電セルだけに放電が発生する電圧まで下降する第2の下り傾斜波形電圧を前記走査電極に印加する第2種サブフィールドとを1フィールド内に設け、
    前記第1種サブフィールドの初期化期間において前記走査電極に前記第1の下り傾斜波形電圧を印加する期間は前記データ電極に第1の電圧を印加し、前記第2種サブフィールドの初期化期間において前記走査電極に前記第2の下り傾斜波形電圧を印加する期間は前記データ電極に前記第1の電圧よりも高い第2の電圧を印加し、
    前記表示用組合せ集合に含まれる前記表示用組合せにもとづき、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を前記走査電極に印加するサブフィールドと、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する第3の下り傾斜波形電圧を前記走査電極に印加し、その後に前記上り傾斜波形電圧を前記走査電極に印加する特定サブフィールドと、を有するフィールドを発生する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  5. 1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない第1の表示用組合せ集合と、
    1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する第2の表示用組合せ集合とを有し、
    前記第1の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生せず、
    前記第2の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生する
    ことを特徴とする請求項4に記載のプラズマディスプレイパネルの駆動方法。
  6. 前記第2の表示用組合せ集合における前記連続した2つ以上の非発光のサブフィールドのうちの時間的に先に発生するサブフィールドが前記特定サブフィールドである
    ことを特徴とする請求項5に記載のプラズマディスプレイパネルの駆動方法。
  7. 前記第2の下り傾斜波形電圧の最低電圧を、前記第1の下り傾斜波形電圧の最低電圧よりも高い電圧にして、前記第2の下り傾斜波形電圧を発生する
    ことを特徴とする請求項4に記載のプラズマディスプレイパネルの駆動方法。
  8. 前記第1の下り傾斜波形電圧を前記走査電極に印加する期間は前記維持電極に正の電圧を印加し、前記第2の下り傾斜波形電圧を前記走査電極に印加する期間は前記正の電圧よりも高い電圧を前記維持電極に印加する
    ことを特徴とする請求項4に記載のプラズマディスプレイパネルの駆動方法。
  9. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して前記表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、前記表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された前記表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御し、
    前記表示用組合せ集合に含まれる前記表示用組合せにもとづき、
    維持期間における最後の前記維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を前記走査電極に印加するサブフィールドと、
    維持期間における最後の前記維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する下り傾斜波形電圧を前記走査電極に印加し、その後に前記上り傾斜波形電圧を前記走査電極に印加する特定サブフィールドと、を有するフィールドを発生して前記プラズマディスプレイパネルを駆動する
    ことを特徴とするプラズマディスプレイ装置。
  10. 前記駆動回路は、
    1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生しない第1の表示用組合せ集合と、
    1フィールドに、時間的に先に発光するサブフィールドと、時間的に後に発光するサブフィールドとの間に、連続した2つ以上の非発光のサブフィールドが発生する第2の表示用組合せ集合とを有し、
    前記第1の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生せず、
    前記第2の表示用組合せ集合を用いて前記プラズマディスプレイパネルに画像を表示するときには、前記特定サブフィールドを発生する
    ことを特徴とする請求項9に記載のプラズマディスプレイ装置。
  11. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と、発光するべき放電セルに書込み放電を発生する書込み期間と、輝度重みに応じた数の維持パルスを発生して前記表示電極対に印加する維持期間とを有する複数のサブフィールドで1フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    発光するサブフィールドと非発光のサブフィールドとの組合せが異なる複数の組合せの中から階調の表示に用いる表示用組合せを複数選択して表示用組合せ集合を作成し、前記表示用組合せ集合に属する表示用組合せの中から画像信号にもとづき1つの表示用組合せを選択し、選択された前記表示用組合せを用いて放電セルの発光・非発光をサブフィールド毎に制御し、
    前記初期化期間において、前記放電セルに放電が発生する電圧まで上昇する上り傾斜波形電圧と、負の電圧に向かって下降する第1の下り傾斜波形電圧とを印加する走査電極と、前記放電セルに放電が発生しない電圧と前記第1の下り傾斜波形電圧とを印加する走査電極とが存在する第1種サブフィールドと、前記初期化期間において、直前のサブフィールドで書込み放電を発生した放電セルだけに放電が発生する電圧まで下降する第2の下り傾斜波形電圧を前記走査電極に印加する第2種サブフィールドとを1フィールド内に設けて前記プラズマディスプレイパネルを駆動し、
    前記第1種サブフィールドの初期化期間において前記走査電極に前記第1の下り傾斜波形電圧を印加する期間は前記データ電極に第1の電圧を印加し、前記第2種サブフィールドの初期化期間において前記走査電極に前記第2の下り傾斜波形電圧を印加する期間は前記データ電極に前記第1の電圧よりも高い第2の電圧を印加し、
    前記表示用組合せ集合に含まれる前記表示用組合せにもとづき、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第1の所定電圧まで上昇する上り傾斜波形電圧を前記走査電極に印加するサブフィールドと、
    前記維持期間における最後の前記維持パルスの発生後に、ベース電位から第2の所定電圧まで下降する第3の下り傾斜波形電圧を前記走査電極に印加し、その後に前記上り傾斜波形電圧を前記走査電極に印加する特定サブフィールドと、を有するフィールドを発生して前記プラズマディスプレイパネルを駆動する
    ことを特徴とするプラズマディスプレイ装置。
PCT/JP2012/000444 2011-01-28 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2012102031A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012800040440A CN103250201A (zh) 2011-01-28 2012-01-25 等离子显示面板的驱动方法及等离子显示装置
JP2012554686A JPWO2012102031A1 (ja) 2011-01-28 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011016037 2011-01-28
JP2011-016037 2011-01-28

Publications (1)

Publication Number Publication Date
WO2012102031A1 true WO2012102031A1 (ja) 2012-08-02

Family

ID=46580606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000444 WO2012102031A1 (ja) 2011-01-28 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (3)

Country Link
JP (1) JPWO2012102031A1 (ja)
CN (1) CN103250201A (ja)
WO (1) WO2012102031A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301013A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2009250995A (ja) * 2008-04-01 2009-10-29 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009265465A (ja) * 2008-04-28 2009-11-12 Panasonic Corp プラズマディスプレイパネル表示装置とその駆動方法
WO2010016233A1 (ja) * 2008-08-07 2010-02-11 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010249915A (ja) * 2009-04-13 2010-11-04 Panasonic Corp プラズマディスプレイパネルの駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197430A (ja) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP5003664B2 (ja) * 2008-12-09 2012-08-15 パナソニック株式会社 プラズマディスプレイ装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301013A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2009250995A (ja) * 2008-04-01 2009-10-29 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009265465A (ja) * 2008-04-28 2009-11-12 Panasonic Corp プラズマディスプレイパネル表示装置とその駆動方法
WO2010016233A1 (ja) * 2008-08-07 2010-02-11 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010249915A (ja) * 2009-04-13 2010-11-04 Panasonic Corp プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
CN103250201A (zh) 2013-08-14
JPWO2012102031A1 (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
KR101187476B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JP5131241B2 (ja) プラズマディスプレイパネルの駆動方法
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119636A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266651A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017648A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011096220A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102033A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2013046652A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011148644A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266648A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012035761A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102029A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12739064

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012554686

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12739064

Country of ref document: EP

Kind code of ref document: A1