WO2012035761A1 - プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2012035761A1
WO2012035761A1 PCT/JP2011/005159 JP2011005159W WO2012035761A1 WO 2012035761 A1 WO2012035761 A1 WO 2012035761A1 JP 2011005159 W JP2011005159 W JP 2011005159W WO 2012035761 A1 WO2012035761 A1 WO 2012035761A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
image
discharge
electrode
sustain
Prior art date
Application number
PCT/JP2011/005159
Other languages
English (en)
French (fr)
Inventor
豊 吉濱
尚 真鍋
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012035761A1 publication Critical patent/WO2012035761A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to an AC surface discharge type plasma display device driving method and a plasma display device.
  • a typical plasma display panel (hereinafter abbreviated as “panel”) as a display device has a large number of discharge cells formed between a front substrate and a rear substrate arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • the subfield method is generally used as a method for driving the panel.
  • one field is divided into a plurality of subfields, and light emission and non-light emission of each discharge cell are controlled in each subfield.
  • gradation display is performed by controlling the number of times of light emission generated in one field.
  • Each subfield has an initialization period, an address period, and a sustain period. An initialization operation is performed during the initialization period, a write operation is performed during the write period, and a maintenance operation is performed during the sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization discharge is generated in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • Initializing operation includes forced initializing operation that generates initializing discharge in each discharge cell regardless of the operation of the previous subfield, and initializing discharge is generated only in the discharge cell that has generated address discharge in the immediately preceding subfield. There is a selective initialization operation to do.
  • address discharge is selectively generated in the discharge cells according to the image to be displayed, and wall charges are formed in the discharge cells.
  • scan pulses are sequentially applied to the scan electrodes, and address pulses are selectively applied to the data electrodes based on the image signal to be displayed. Thereby, an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and a wall charge is formed in the discharge cell.
  • a number of sustain pulses based on the luminance weight determined for each subfield are alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode, and maintained in the discharge cell in which the address discharge is generated.
  • a discharge is generated and the phosphor layer of the discharge cell emits light (hereinafter, the discharge cell is caused to emit light by sustain discharge is also referred to as “lighting”, and the light emission is not referred to as “non-lighting”).
  • each discharge cell is made to emit light with the luminance according to the luminance weight.
  • the light emission of the phosphor layer due to the sustain discharge is light emission related to gradation display, and the other light emission is light emission not related to gradation display.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • One of the important factors in improving the image display quality on the panel is the improvement in contrast.
  • light emission not related to gradation display is reduced as much as possible, the luminance when displaying the lowest gradation (black gradation value “0”) is reduced, and the contrast ratio is improved.
  • a driving method is disclosed.
  • the forced initialization operation is performed using a gradually changing ramp waveform voltage.
  • the forced initializing operation is performed in the initializing period of one subfield, and the selective initializing operation is performed in the initializing period of the other subfield. In this way, the number of times of forced initialization operation is set to once per field.
  • black brightness The brightness of the black display area that does not generate sustain discharge (hereinafter abbreviated as “black brightness”) varies depending on light emission not related to image display, for example, light emission caused by initialization discharge by forced initialization operation. .
  • light emission in the black display region is only weak light emission when the forced initializing operation for generating the initializing discharge in all the discharge cells is performed. Thereby, it is possible to reduce the black luminance and display an image with high contrast (see, for example, Patent Document 1).
  • the number of forced initialization operations per unit time (for example, 1 second) can be reduced and the black luminance can be further decreased as compared with the driving method described in Patent Document 1. it can.
  • the wall charge necessary for generating the address discharge in the subsequent address period is accumulated in the discharge cell, and the discharge delay time is shortened to surely generate the address discharge.
  • the discharge delay time is the time required from when the voltage applied to the discharge cell exceeds the discharge start voltage until the actual discharge occurs. The longer the discharge delay time, the more unstable the generation of discharge.
  • the address discharge operation becomes unstable due to a long discharge delay time of the address discharge, or a malfunction such as no address discharge occurs, resulting in normal image display. become unable.
  • the present invention forms a single field using a plurality of subfields having an address period, a sustain period, and an erase period, converts an image signal into image data that controls lighting / non-lighting for each subfield, and scans
  • a driving method of a plasma display device that displays an image based on image data on a panel including a plurality of discharge cells each having an electrode, a sustain electrode, and a data electrode.
  • a scan pulse is applied to the scan electrode and an address pulse is applied to the data electrode in the address period to selectively generate an address discharge in the discharge cell, and a number corresponding to the luminance weight in the sustain period.
  • a sustain pulse is alternately applied to the scan electrode and the sustain electrode to generate a sustain discharge in the discharge cell in which the address discharge is generated.
  • a ramp waveform voltage is applied to the scan electrode and the address discharge is performed in the immediately preceding address period.
  • An erasing discharge is selectively generated only in the discharge cells that have generated.
  • the voltage obtained by subtracting the voltage applied to the data electrode from the low-voltage side voltage of the sustain pulse applied to the scan electrode during the sustain period is defined as the first voltage
  • the data is obtained from the high-voltage side voltage of the sustain pulse applied to the scan electrode during the sustain period
  • the voltage obtained by subtracting the voltage applied to the electrode is the second voltage
  • the voltage obtained by subtracting the low voltage side voltage of the write pulse applied to the data electrode from the low voltage side voltage of the scan pulse applied to the scan electrode in the write period is the third voltage.
  • the voltage applied to each electrode is set so that the voltage obtained by subtracting the third voltage from the first voltage is equal to or higher than the discharge start voltage of the discharge using the data electrode as an anode and the scan electrode as a cathode.
  • a voltage obtained by subtracting the third voltage from the second voltage is a discharge start voltage of discharge using the data electrode as an anode and the scan electrode as a cathode, and the data electrode as a cathode and the scan electrode as an anode. As it will be less than the sum of the discharge start voltage of the discharge for setting the voltage applied to the electrodes.
  • the first non-black image after switching from the black image is determined as a predetermined value. Displayed on the panel as a switching image in which only the subfield is lit.
  • the number of discharge cells that are lit in at least one of the plurality of subfields constituting one field is detected based on the image data to display an image on the panel.
  • the ratio of the number of discharge cells to be lit to the number of discharge cells in the region is used as a lighting rate, and this lighting rate is compared with a lighting rate threshold value, and an image in which the lighting rate is less than the lighting rate threshold value is a black image.
  • An image whose lighting rate is equal to or higher than the lighting rate threshold may be a non-black image.
  • the time for continuously displaying the black image on the panel is measured to obtain the black image duration, and the black image duration is compared with the time threshold value. Alternatively, it may be detected that the black image is continuously displayed on the panel for a predetermined time or more.
  • the predetermined subfield including the subfield having the lowest luminance weight is turned on based on the image data, and the predetermined subfield is excluded.
  • the subfield may be unlit.
  • the image display area of the panel is divided into a plurality of small areas, and a black image and a non-black image are detected based on the image data in each of the small areas.
  • a black image and a non-black image are detected based on the image data in each of the small areas.
  • only a predetermined subfield may be lit when displaying the first non-black image after switching from the black image.
  • the present invention is a plasma display device including a panel including a plurality of discharge cells each having a scan electrode, a sustain electrode, and a data electrode, and a drive circuit that drives the panel and displays an image on the panel.
  • the drive circuit forms a single field using a plurality of subfields each having an address period, a sustain period, and an erase period, and applies a scan pulse to the scan electrode and the data electrode in the address period.
  • Discharge in which address discharge is selectively generated in the discharge cells by applying address pulses, and in the sustain period the number of sustain pulses corresponding to the luminance weight is alternately applied to the check electrodes and sustain electrodes to generate address discharges.
  • a sustain discharge is generated in the cell.
  • a ramp waveform voltage is applied to the scan electrode, and an erasing discharge is selectively generated only in the discharge cell in which the address discharge is generated in the immediately preceding address period.
  • the voltage obtained by subtracting the voltage applied to the data electrode from the low-voltage side voltage of the sustain pulse applied to the scan electrode during the sustain period is defined as the first voltage, and the data is obtained from the high-voltage side voltage of the sustain pulse applied to the scan electrode during the sustain period
  • the voltage obtained by subtracting the voltage applied to the electrode is the second voltage
  • the voltage obtained by subtracting the low voltage side voltage of the write pulse applied to the data electrode from the low voltage side voltage of the scan pulse applied to the scan electrode in the write period is the third voltage.
  • the voltage applied to each electrode is set so that the voltage obtained by subtracting the third voltage from the first voltage is equal to or higher than the discharge start voltage of the discharge using the data electrode as an anode and the scan electrode as a cathode.
  • a voltage obtained by subtracting the third voltage from the second voltage is a discharge start voltage of discharge using the data electrode as an anode and the scan electrode as a cathode, and the data electrode as a cathode and the scan electrode as an anode. As it will be less than the sum of the discharge start voltage of the discharge for setting the voltage applied to the electrodes.
  • the first non-black image after switching from the black image is determined as a predetermined value. Displayed on the panel as a switching image in which only the subfield is lit.
  • the drive circuit divides the image display area of the panel into a plurality of small areas, detects a black image and a non-black image based on the image data in each of the small areas, and In a small area in which is continuously displayed for a predetermined time or more, when displaying the first non-black image after switching from the black image, only a predetermined subfield may be lit.
  • the present invention forms a field using a plurality of subfields having an initialization period, an address period, and a sustain period, and converts an image signal into image data for controlling lighting / non-lighting for each subfield.
  • the plasma display device driving method displays an image based on image data on a panel including a plurality of discharge cells each having a scan electrode, a sustain electrode, and a data electrode.
  • this driving method either a forced initializing waveform that generates an initializing discharge in a discharge cell, or a selective initializing waveform that generates an initializing discharge in a discharge cell that has generated a sustaining discharge in the sustain period of the immediately preceding subfield. Is generated during the initialization period and applied to the scan electrodes.
  • a specific cell initialization subfield having a specific cell initialization period in which a forced initialization waveform is applied to a specific discharge cell to perform a forced initialization operation is provided. Further, when a black image and a non-black image are detected based on the image data and the black image is continuously displayed on the panel for a predetermined time or longer, the first non-black image after switching from the black image is determined as a predetermined value. Displayed on the panel as a switching image in which only the subfield is lit.
  • the image display area of the panel is divided into a plurality of small areas, and a black image and a non-black image are detected based on the image data in each of the small areas.
  • a black image and a non-black image are detected based on the image data in each of the small areas.
  • only a predetermined subfield may be lit when displaying the first non-black image after switching from the black image.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing drive voltage waveforms applied to the respective electrodes of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4 is a waveform diagram for explaining the definitions of the first voltage V1, the second voltage V2, and the third voltage V3 in the first embodiment of the present invention.
  • FIG. 5 is a diagram illustrating an example of a method for simply measuring the discharge start voltage.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention
  • FIG. 6 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a part of an image signal processing circuit used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 8 is a circuit diagram schematically showing a restriction processing unit used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 9 is a diagram schematically showing an example of the operation of the image signal processing circuit used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 10 is a circuit diagram schematically showing a configuration of a scan electrode driving circuit used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 11 is a circuit diagram schematically showing a configuration of a sustain electrode driving circuit used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 12 is a circuit diagram schematically showing a configuration of a data electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 13 is a diagram for explaining a plurality of small areas in the image display area of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 14 is a circuit diagram schematically showing a part of an image signal processing circuit used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 15 is a diagram schematically showing an example of the operation of the image signal processing circuit used in the plasma display device according to the second embodiment of the present invention.
  • FIG. 16 is a diagram illustrating an example of a generation pattern of the forced initializing operation and the selective initializing operation according to the third embodiment of the present invention.
  • FIG. 17 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 18 is a circuit diagram schematically showing a configuration of a scan electrode driving circuit used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 19 is a timing chart for explaining an example of the operation of the scan electrode driving circuit in the specific cell initialization period in the third embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 has a front panel 20 and a back panel 30.
  • a plurality of display electrode pairs 24 composed of scanning electrodes 22 and sustaining electrodes 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • This protective layer 26 is made of a material using magnesium oxide (MgO) having high electron emission performance and excellent durability in order to easily generate discharge by lowering the discharge start voltage in the discharge cell.
  • MgO magnesium oxide
  • a plurality of data electrodes 32 are formed on a glass rear substrate 31.
  • a dielectric layer 33 is formed so as to cover the data electrode 32, and a grid-like partition wall 34 is formed on the dielectric layer 33.
  • a phosphor layer 35R that emits red (R), a phosphor layer 35G that emits green (G), and a phosphor layer 35B that emits blue (B) are provided on the side surfaces of the partition walls 34 and the dielectric layer 33. It has been.
  • the phosphor layer 35R, the phosphor layer 35G, and the phosphor layer 35B are collectively referred to as a phosphor layer 35.
  • the red phosphor for example, a phosphor having (Y, Gd) BO 3 : Eu as a main component is used, and as the green phosphor, for example, Zn 2 SiO 4 : Mn is used as a main component.
  • a phosphor mainly composed of BaMgAl 10 O 17 : Eu is used as the blue phosphor.
  • the phosphor forming the phosphor layer 35 is not limited to the above-described phosphor.
  • the front panel 20 and the back panel 30 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween. And the outer peripheral part is sealed with sealing materials, such as glass frit. Then, for example, a mixed gas of neon and xenon is sealed in the discharge space inside as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32.
  • discharge is generated in these discharge cells, and the phosphor layer 35 of the discharge cells emits light (lights the discharge cells), thereby displaying a color image on the panel 10.
  • One pixel is composed of three discharge cells that emit blue (B) light.
  • the structure of the panel 10 is not limited to that described above.
  • the rear substrate 31 may include a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) extended in the horizontal direction (row direction) and n sustain electrodes SU1 to SUn (sustain electrodes in FIG. 1). 23) are arranged, and m data electrodes D1 to Dm (data electrodes 32 in FIG. 1) extending in the vertical direction (column direction) are arranged.
  • a green phosphor is applied as a phosphor layer 35G to a discharge cell having a blue color
  • a blue phosphor is applied as a phosphor layer 35B to a discharge cell having a data electrode Dp + 2.
  • the plasma display device in Embodiment 1 displays an image on the panel 10 by the subfield method.
  • the subfield method one field is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield. Therefore, each field has a plurality of subfields.
  • An image is displayed on panel 10 by controlling lighting / non-lighting of each discharge cell for each subfield.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”. Therefore, by selectively causing each subfield to emit light in a combination corresponding to an image signal, various gradations can be displayed on the panel 10 and an image can be displayed.
  • each subfield has an address period, a sustain period, and an erase period.
  • the forced initialization operation is not performed.
  • the forced initializing operation is an initializing operation that forcibly generates an initializing discharge in a discharge cell regardless of whether or not there has been a discharge so far.
  • a scan pulse is applied to the scan electrode 22 and an address pulse is selectively applied to the data electrode 32 to perform an address operation that selectively generates an address discharge in the discharge cells to emit light.
  • an address operation wall charges for generating a sustain discharge in the subsequent sustain period are formed in the discharge cell.
  • the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined proportional constant is alternately applied to the scan electrode 22 and the sustain electrode 23.
  • This proportionality constant is the luminance magnification.
  • the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge in the immediately preceding address period, and the discharge cell emits light. In this manner, the operation of applying the sustain pulse to the discharge cell and causing the phosphor layer 35 of the discharge cell to emit light is the sustain operation.
  • a subfield in which the sustain period is omitted may be provided in order to keep the emission luminance low.
  • an erasing discharge is generated only in the discharge cells that have generated the address discharge in the address period of the subfield to which the erasing period belongs. Therefore, this erasing discharge is selectively generated only in the discharge cells that have generated the address discharge.
  • this erasing discharge is generated, wall charges formed by the address discharge or the subsequent sustain discharge are erased, and wall charges necessary for the address discharge in the subsequent subfield are formed on each electrode.
  • these operations are also referred to as “erase operations”.
  • one field is divided into 10 subfields (SF1, SF2,..., SF10), and (1, 2, 3, 6, 11, 18, It is assumed that luminance weights of 30, 44, 60, and 80) are set.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches the structure of a subfield based on an image signal etc. may be sufficient.
  • FIG. 3 schematically shows drive voltage waveforms applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform to be applied is shown.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from the electrodes based on image data (data indicating lighting / non-lighting for each subfield).
  • FIG. 3 mainly shows drive voltage waveforms in three subfields, that is, subfield SF1, subfield SF2, and subfield SF3.
  • voltage 0 (V) is applied to data electrode D1 to data electrode Dm
  • voltage Ve is applied to sustain electrode SU1 to sustain electrode SUn
  • scan electrode SC1 to scan electrode SCn are applied to scan electrode SC1.
  • a voltage Vc is applied.
  • a scan pulse having a negative voltage Va is applied to the scan electrode SC1 in the first row where the address operation is first performed.
  • an address pulse of a positive voltage Vd is applied to the data electrode Dk corresponding to the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • the voltage difference at the intersection between the data electrode Dk of the discharge cell to which the address pulse of the voltage Vd is applied and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd ⁇ voltage Va) and the wall voltage on the data electrode Dk and the scan electrode.
  • the difference from the wall voltage on SC1 is added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds discharge start voltage VFds, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve ⁇ voltage Va), and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge is generated between the sustain electrode SU1 and the scan electrode SC1 in a region intersecting the data electrode Dk, induced by a discharge generated between the data electrode Dk and the scan electrode SC1.
  • an address discharge is generated in the discharge cells (discharge cells to be lit) to which the scan pulse and the address pulse are simultaneously applied.
  • positive wall voltage is accumulated on scan electrode SC1
  • negative wall voltage is accumulated on sustain electrode SU1
  • negative wall voltage is also accumulated on data electrode Dk. Is done.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer 25 covering the electrode, the protective layer 26, the phosphor layer 35, and the like.
  • the address operation is performed in which the address discharge is generated in the discharge cells to be lit in the first row and the wall voltage is accumulated on each electrode.
  • the voltage at the intersection of the data electrode Dh to which the address pulse is not applied and the scan electrode SC1 does not exceed the discharge start voltage VFds, so the address discharge does not occur.
  • a scan pulse is applied to the scan electrode SC2 in the second row, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to be lit in the second row.
  • an address discharge is generated between data electrode Dk and scan electrode SC2 and between sustain electrode SU2 and scan electrode SC2, a positive wall voltage is accumulated on scan electrode SC2, and a negative voltage is applied on sustain electrode SU2. And a negative wall voltage is also accumulated on the data electrode Dk.
  • the voltage at the intersection between the data electrode Dh and the scan electrode SC2 to which no address pulse is applied does not exceed the discharge start voltage VFds, no address discharge occurs. In this manner, an address operation is performed in which address discharge is generated in the discharge cells to be lit in the second row, and wall voltage is accumulated on each electrode.
  • the same addressing operation is performed by scanning electrode SC3 in the third row, scanning electrode SC4 in the fourth row,..., Scanning electrode SC (n ⁇ 1) in the (n ⁇ 1) th row, scanning in the nth row.
  • the process is sequentially performed from the discharge cell in the third row to the discharge cell in the nth row in the order of the electrode SCn, and the address period of the subfield SF1 is completed.
  • the first voltage V1, the second voltage V2, and the third voltage V3 are defined as follows.
  • FIG. 4 is a waveform diagram for explaining the definitions of the first voltage V1, the second voltage V2, and the third voltage V3 in Embodiment 1 of the present invention.
  • a voltage obtained by subtracting the voltage 0 (V)) is defined as a third voltage V3.
  • the discharge start voltage VFds is the discharge start voltage in the address period in which the data electrode Dj is the anode and the scan electrode SCi is the cathode
  • the discharge start voltage is the discharge start voltage in the sustain period in which the data electrode Dj is the cathode and the scan electrode SCi is the anode.
  • the voltage is VFsd.
  • the discharge with the data electrode Dj as the anode and the scan electrode SCi as the cathode is a discharge in which the electric field in the discharge cell when the discharge occurs is a high potential side on the data electrode Dj side and a low potential side on the scan electrode SCi side. It is.
  • the discharge with the data electrode Dj as the cathode and the scan electrode SCi as the anode is a discharge in which the electric field in the discharge cell when the discharge occurs is a low potential side on the data electrode Dj side and a high potential side on the scan electrode SCi side. It is.
  • the protective layer 26 of magnesium oxide having high electron emission performance is formed on the front substrate 21 with the scan electrode SCi, the discharge start voltage VFds is lower than the discharge start voltage VFsd.
  • the voltage Va of the scan pulse applied to the scan electrode SCi is set so as to satisfy the following two conditions (condition 1) and (condition 2).
  • a voltage obtained by subtracting the third voltage V3 from the second voltage V2 is a discharge start voltage VFds of discharge using the data electrode Dj as an anode and the scan electrode SCi as a cathode. This is less than the sum of the discharge start voltage VFsd of the discharge with the data electrode Dj as the cathode and the scan electrode SCi as the anode. That is, (V2-V3) ⁇ (VFds + VFsd) It is.
  • the voltage difference between the scan electrode SCi and the sustain electrode SUi causes the voltage Vs of the sustain pulse to be the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi. The difference between and is added.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds discharge start voltage VFss, and a sustain discharge is generated between scan electrode SCi and sustain electrode SUi.
  • the fluorescent substance layer 35 light-emits with the ultraviolet-ray which generate
  • negative wall voltage is accumulated on scan electrode SCi
  • positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • the sustain discharge is continuously generated in the discharge cells in which the address discharge is generated in the address period.
  • voltage 0 (V) is gradually increased from voltage 0 (V) to voltage Vr while voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm.
  • An upward ramp waveform voltage is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vr is set to the same voltage value as the voltage Vs, but the voltage Vr may be a voltage value different from the voltage Vs.
  • the voltage Vr is desirably set to an optimum voltage value according to the characteristics of the panel 10 and the specifications of the plasma display device.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, and voltage 0 (V) is applied to data electrode D1 through data electrode Dm. Then, a downward ramp waveform voltage that gently falls from voltage 0 (V) to voltage Vi is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vi is set to be equal to or slightly higher than the voltage Va of the scanning pulse.
  • This weak discharge discharges an excessive portion of the wall voltage on the scan electrode SCi, the wall voltage on the sustain electrode SUi, and the wall voltage on the data electrode Dk, and the wall voltage in the discharge cell
  • the wall voltage is adjusted to a suitable level.
  • erasing that selectively generates erasing discharges in the discharge cells that generated the sustaining discharge in the immediately preceding sustaining period (in the subfield in which the sustaining period is omitted, the discharge cell in which the addressing discharge occurred) Perform the action.
  • an erasing discharge is generated only in a discharge cell that has generated an address discharge in the address period of the subfield to which the erasure period belongs, and no address discharge is generated.
  • An erase discharge does not occur in the discharged cells. Accordingly, in a discharge cell displaying black (gradation value “0”) that does not generate a sustain discharge, neither an initializing discharge, an address discharge, a sustain discharge, nor an erasing discharge is generated. There is no light emission.
  • each voltage value is desirably set optimally based on the discharge characteristics of panel 10 and the specifications of the plasma display device.
  • the subfield configuration described above is merely an example in the first embodiment, and the present invention is not limited to this subfield configuration. It is desirable to optimally set the number of subfields constituting one field and the luminance weight of each subfield according to the characteristics of the panel and the specifications of the plasma display device.
  • discharge start voltage VFds and the discharge start voltage VFsd of the panel 10 used in the first embodiment are measured by a method described later, and their values are as follows.
  • the discharge start voltage varies depending on the characteristics of the phosphor.
  • the discharge start voltage VFds between the “data electrode 32 and the scan electrode 22” was 200 ⁇ 10 (V) in the discharge cell coated with the red phosphor.
  • the discharge start voltage VFsd was 320 ⁇ 10 (V).
  • the discharge start voltage VFds between “data electrode 32 and scan electrode 22” is 220 ⁇ 10 (V), and the discharge start voltage VFsd is 350 ⁇ 10 (V). there were.
  • the discharge start voltage VFds between the “data electrode 32 and the scan electrode 22” is 200 ⁇ 10 (V), and the discharge start voltage VFsd is 330 ⁇ 10 (V). there were.
  • the discharge start voltage VFss between the “scan electrode 22 and the sustain electrode 23” is 250 ⁇ 10 (V) in the discharge cell coated with the red phosphor and the discharge cell coated with the blue phosphor. It was 280 ⁇ 10 (V) in the discharge cell coated with the phosphor.
  • the low-voltage side voltage of the sustain pulse is 0 (V)
  • the voltage applied to the data electrode 32 in the sustain period is 0 (V). Therefore, the first voltage V1 is 0 (V).
  • the third voltage V3 is the voltage Va ( ⁇ 280 (V)).
  • the discharge start voltage VFds is larger in the discharge cell coated with the green phosphor than the other discharge cells, and its maximum value is the voltage 230 (V) in consideration of variation.
  • (Condition 1) is (first voltage V1 ⁇ third voltage V3) ⁇ VFds.
  • (Maximum value of VFds) 230 (V) It is. That is, (First voltage V1 ⁇ third voltage V3)> (maximum value of VFds)
  • (condition 1) is satisfied in all discharge cells.
  • the second voltage V2 is the voltage Vs (200 (V)).
  • the discharge start voltage VFsd is smaller in the discharge cell coated with the red phosphor than the other discharge cells, and its minimum value is the voltage 310 (V) in consideration of variation.
  • the discharge start voltage VFds is smaller in discharge cells coated with red and blue phosphors than other discharge cells, and its minimum value is a voltage 190 (V) in consideration of variation. Therefore, the minimum value of the sum of the discharge start voltage VFsd and the discharge start voltage VFds is the voltage 500 (V).
  • a voltage not lower than the voltage Va which is the low voltage side voltage of the scan pulse and not higher than the voltage Vs which is the high voltage side voltage of the sustain pulse is applied to the scan electrode 22.
  • a voltage lower than the voltage Va that is the low-voltage side voltage of the scan pulse or a voltage that exceeds the voltage Vs that is the high-voltage side voltage of the sustain pulse is not applied to the scan electrode 22. Therefore, the discharge cells that did not generate the address discharge do not emit light.
  • of the voltage Va which is the low-voltage side voltage of the scan pulse is the high-voltage side voltage of the sustain pulse. Is larger than the absolute value
  • the drive voltage waveform applied to each electrode, in particular, the voltage Va of the scan pulse is set so as to satisfy (Condition 1) and (Condition 2).
  • an erasing discharge is selectively generated only in the discharge cells that have generated the address discharge in the address period of the subfield to which the erasing period belongs.
  • the voltage obtained by subtracting the third voltage V3 from the first voltage V1 is equal to or higher than the discharge start voltage VFds (Condition 1), and the second voltage V2 to the third voltage.
  • the voltage obtained by subtracting V3 is less than the sum of the discharge start voltage VFds and the discharge start voltage VFsd (condition 2).
  • the address discharge is generated in the discharge cells that should generate the address discharge, and the address discharge is not generated in the discharge cells that should not generate the address discharge. it can. That is, the write operation can be performed stably.
  • the reason is considered as follows.
  • the forced initialization operation is not performed. Therefore, in the discharge cell displaying black (gradation value “0”), neither an initializing discharge, an addressing discharge, a sustaining discharge, nor an erasing discharge is generated. Therefore, it is difficult to appropriately control the wall voltage, and the wall voltage of the discharge cell displaying black tends to be unstable.
  • the wall voltage is slowly accumulated on the electrodes so as to alleviate the potential difference between the electrodes by the voltages applied to the scan electrodes SCi, the sustain electrodes SUi, and the data electrodes Dj. To do.
  • the neglected wall voltage when the sustain pulse is alternately applied to the scan electrode SCi and the sustain electrode SUi is It is a voltage between the high voltage and the low voltage.
  • the drive voltage waveform other than the sustain pulse is also applied to the discharge cell, it is considered that the neglected wall voltage of each discharge cell is substantially close to the low voltage of the sustain pulse.
  • the neglected wall voltage is greatly affected by the charging characteristics of the phosphor applied inside the discharge cell.
  • the charging characteristics of the phosphor are +20 ( ⁇ C / g) for the red phosphor, ⁇ 30 ( ⁇ C / g) for the green phosphor, and +10 ( ⁇ C) for the blue phosphor. / G).
  • the discharge applied with the green phosphor compared to the discharge cell coated with the red phosphor and the discharge cell coated with the blue phosphor. The cell wall voltage is lowered.
  • the wall voltage is gradually accumulated on the data electrode Dh of the discharge cell displaying black without generating the address discharge, toward the low voltage side voltage of the sustain pulse or the neglected wall voltage close thereto.
  • the voltage Va of the scan pulse in the first embodiment is a voltage satisfying (Condition 1). Therefore, a positive wall voltage sufficient to generate the address discharge is accumulated on the data electrode Dh, and the address discharge can be generated in the discharge cells without performing any forced initialization operation.
  • the wall voltage of the discharge cell displaying black gradually approaches the left wall voltage.
  • a dark current current that flows in a state where no discharge occurs
  • each voltage value so that the drive voltage applied to each electrode satisfies (Condition 1)
  • the voltage Va of the scan pulse in the address period is (Condition 1).
  • the wall voltage necessary for the address discharge can be accumulated in the discharge cell without performing the forced initialization operation before the address period.
  • a dark current that plays the role of priming particles for stably generating the address discharge can be generated in the discharge cell.
  • each voltage must be set so that the voltage between the “data electrode 32 and the scan electrode 22” becomes equal to or lower than the discharge start voltage VFsd when the sustain pulse voltage Vs is applied. I must. This condition is (Condition 2).
  • the drive voltage waveform is set so as to satisfy (Condition 1) and (Condition 2) in all the discharge cells. Therefore, the address discharge can be stably generated even if the forced initialization operation is omitted. As a result, it is possible to display an image on the panel 10 without causing light emission not related to gradation display.
  • an erasing discharge is generated only in a discharge cell that has generated an address discharge in the address period of the subfield to which the erasure period belongs, and a discharge in which no address discharge has occurred. Erase discharge does not occur in the cell. Accordingly, in a discharge cell displaying black (gradation value “0”) that does not generate a sustain discharge, neither an initializing discharge, an address discharge, a sustain discharge, nor an erasing discharge is generated. There is no light emission.
  • a stable writing operation can be performed without performing a forced initialization operation, black luminance can be suppressed, and an image with high contrast can be displayed on the panel 10.
  • the slope of the rising ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn in the erasing period is 10 (V / ⁇ sec), and the slope of the falling ramp waveform voltage is ⁇ 1.5 (V / ⁇ sec).
  • this numerical value is only one example when generating an up-slope waveform voltage and a down-slope waveform voltage, and the present invention does not limit the slope of the up-slope waveform voltage and the down-slope waveform voltage to these values. Absent.
  • the wall voltage necessary for writing is generated by generating a weak erasing discharge using the rising ramp waveform voltage and the falling ramp waveform voltage in the erasing period without performing the forced initialization operation. Since priming particles can be generated while accumulating in the discharge cell, the address discharge can be stably generated in the subsequent address period.
  • discharge start voltage VFsd the discharge start voltage VFds
  • the wall voltage can be easily measured, for example, by the method described below.
  • FIG. 5 is a diagram showing an example of a method for simply measuring the discharge start voltage.
  • the wall charge is erased. Specifically, as shown in the wall charge erasing period of FIG. 5, a pulse voltage Vers sufficiently higher than the expected discharge start voltage is alternately applied between the electrodes to be measured, for example, the data electrode 32 and the scan electrode 22. Apply to.
  • a pulsed voltage Vmsr lower than the expected discharge start voltage is applied to one electrode (for example, the data electrode 32). Then, light emission due to the discharge at that time is detected by using a light detection sensor such as a photomultiplier.
  • the minimum value of the absolute value of the voltage Vmsr when light emission is observed in the measurement period is the discharge start voltage.
  • the discharge start voltage VFds of the discharge with the data electrode 32 as the anode and the scan electrode 22 as the cathode can be measured. Further, when the voltage Vmsr applied in the measurement period is a negative voltage, the discharge start voltage VFsd of the discharge having the data electrode 32 as a cathode and the scan electrode 22 as an anode can be measured.
  • the discharge start voltage is known, the voltage at which discharge starts is measured for the discharge cell in which the wall voltage is accumulated, and the wall voltage can be known as the difference between the voltage value and the discharge start voltage measured in advance. .
  • the discharge start voltage VFsd, the discharge start voltage VFds, and the wall voltage can be obtained from IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-24, NO. 7, JULY, 1977 “Measurement of a Plasma in the AC Plasma Display panel Usage RF Capacitance and Microwave Techniques”, etc.
  • FIG. 6 is a circuit block diagram of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the plasma display device 40 forms one field using the panel 10 and a plurality of subfields having an address period, a sustain period, and an erase period, and generates the drive voltage waveform shown in FIGS. And a driving circuit for driving the panel 10 by applying the voltage to each of the ten electrodes.
  • the drive circuit includes an image signal processing circuit 41, a timing generation circuit 42, a data electrode drive circuit 43, a scan electrode drive circuit 44, a sustain electrode drive circuit 45, and a power supply circuit (not shown) that supplies necessary power to each circuit block. It has.
  • the timing generation circuit 42 constitutes one field using a plurality of subfields having a write period, a sustain period, and an erase period based on the horizontal synchronization signal and the vertical synchronization signal, and controls various operations of each circuit block. Generate timing signals. The generated timing signal is supplied to each circuit block (data electrode drive circuit 43, scan electrode drive circuit 44, sustain electrode drive circuit 45, image signal processing circuit 41, etc.).
  • Scan electrode drive circuit 44 includes a ramp waveform voltage generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown in FIG. 6) so as to satisfy the above two conditions (condition 1) and (condition 2).
  • the drive voltage waveforms shown in FIGS. 3 and 4 are generated based on the timing signal supplied from the timing generation circuit 42 and applied to each of the scan electrodes SC1 to SCn.
  • the ramp waveform voltage generation circuit generates an ascending ramp waveform voltage and a descending ramp waveform voltage to be applied to scan electrode SC1 through scan electrode SCn based on the timing signal during the erasing period.
  • the sustain pulse generating circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn based on the timing signal during the sustain period.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn based on a timing signal during an address period.
  • Sustain electrode drive circuit 45 includes a sustain pulse generation circuit and a circuit for generating voltage Ve (not shown in FIG. 6), and the drive voltage shown in FIG. 3 based on the timing signal supplied from timing generation circuit 42.
  • a waveform is created and applied to each of sustain electrode SU1 through sustain electrode SUn.
  • a sustain pulse is generated based on the timing signal
  • voltage Ve is generated based on the timing signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • the data electrode driving circuit 43 converts the data for each subfield constituting the image data based on the image signal into signals corresponding to the data electrodes D1 to Dm. Then, based on the signal and the timing signal supplied from the timing generation circuit 42, the data electrodes D1 to Dm are driven. In the address period, an address pulse is generated and applied to each of the data electrodes D1 to Dm.
  • the image signal processing circuit 41 sets a gradation value for each discharge cell based on the input image signal. Then, the gradation value is converted into image data indicating lighting / non-lighting for each subfield (data corresponding to digital signals “1” and “0” corresponding to lighting / non-lighting). That is, the image signal processing circuit 41 converts the image signal for each field into image data indicating lighting / non-lighting for each subfield. Then, the image data is transmitted to the data electrode driving circuit 43.
  • the image signals input to the image signal processing circuit 41 are a red primary color signal sigR, a green primary color signal sigG, and a blue primary color signal sigB.
  • the image signal processing circuit 41 includes a primary color signal sigR, a primary color signal sigG, and a primary color signal. Based on sigB, each gradation value of R, G, B is set in each discharge cell.
  • an input image signal includes a luminance signal (Y signal) and a saturation signal (C signal, or RY signal and BY signal, or u signal and v signal, etc.).
  • the primary color signal sigR, the primary color signal sigG, and the primary color signal sigB are calculated based on the luminance signal and the saturation signal, and then each of the R, G, and B gradation values (the gradation expressed in one field) is applied to each discharge cell. Value). Then, the R, G, and B gradation values set in each discharge cell are converted into image data indicating lighting / non-lighting for each subfield.
  • the image signal processing circuit 41 displays an image displayed on the panel 10 that displays almost nothing in the image display area (an image in which the number of discharge cells to be lit in the image display area is extremely small, hereinafter “ Whether the image is abbreviated as “black image” or an image that is not a black image (hereinafter abbreviated as “non-black image”). Details of the black image and the non-black image will be described later.
  • the image signal processing circuit 41 measures the continuous display time of the black image and compares it with a preset threshold value, and detects whether the black image is continuously displayed for a predetermined time or more.
  • the first field of the non-black image (the first non-black image immediately after switching from the black image) is changed to “switched image”. Is displayed on the panel 10.
  • switching image lighting / non-lighting of each discharge cell is controlled based on the image data only in the subfield having the smallest luminance weight, and all discharge cells are turned off in the subfields other than the subfield having the smallest luminance weight. To do.
  • the image data for displaying the “switched image” on the panel 10 is referred to as “restricted image data”.
  • the image signal processing circuit 41 converts the image data of the first non-black image displayed on the panel 10 after the black images are continuously displayed for a predetermined time or longer into the restricted image data. Image signal processing to be converted is performed.
  • FIG. 7 is a circuit diagram schematically showing a part of the image signal processing circuit 41 used in the plasma display device 40 according to Embodiment 1 of the present invention.
  • FIG. 7 shows only the circuit relating to the discrimination between the black image and the non-black image and the circuit used for displaying the “switched image” on the panel 10 among the circuits constituting the image signal processing circuit 41. The circuit is omitted.
  • the image signal processing circuit 41 includes an image data conversion unit 411, a black image detection unit 412, a black image time integration unit 414, an AND gate 415, a delay unit 416, and a restriction processing unit 417.
  • the image data conversion unit 411 converts the input image signal into image data having the number of bits corresponding to the number of subfields constituting one field. For example, in the first embodiment in which one field is composed of ten subfields from subfield SF1 to subfield SF10, the input image signal is converted into 10-bit image data.
  • bit constituting the image data corresponds to each subfield constituting one field.
  • the LSB (Least Significant Bit) of image data corresponds to the subfield SF1 having the smallest luminance weight.
  • Bit (LSB + 1) corresponds to subfield SF2
  • bit (LSB + 2) corresponds to subfield SF3
  • bit (LSB + 3) corresponds to subfield SF4
  • bit (LSB + 4) corresponds to subfield SF5.
  • the bit (LSB + 5) corresponds to the subfield SF6
  • bit (LSB + 6) corresponds to the subfield SF7
  • the bit (LSB + 7) corresponds to the subfield SF8
  • the bit (LSB + 8) corresponds to the subfield SF9.
  • the MSB (Most Significant Bit: the most significant bit) of the image data corresponds to the subfield SF10 having the largest luminance weight.
  • “1” of the image data indicates lighting (light emission of the discharge cell), and “0” indicates non-lighting (non-light emission of the discharge cell).
  • the black image detection unit 412 includes a lighting rate detection unit 422 and a comparator 432.
  • the lighting rate detection unit 422 detects the lighting rate L for each field based on the image data.
  • the lighting rate L for each field is simply referred to as “lighting rate L”.
  • the comparator 432 compares the preset “lighting rate threshold Lk” with the lighting rate L and outputs the result as the black image detection signal A.
  • an image in which the lighting rate L is less than the lighting rate threshold value Lk is a black image
  • an image in which the lighting rate L is greater than or equal to the lighting rate threshold value Lk is a non-black image.
  • the comparator 432 outputs “1” as the black image detection signal A when the lighting rate L is equal to or higher than the lighting rate threshold value Lk, and the black image detection signal when the lighting rate L is lower than the lighting rate threshold value Lk. “0” is output as A. Therefore, an image for which the black image detection signal A is “1” is a non-black image, and an image for which the black image detection signal A is “0” is a black image.
  • the black image detection unit 412 detects a black image in this way and outputs a black image detection signal A.
  • the lighting rate threshold value Lk is set to 0.1 (%). Therefore, the black image detection unit 412 detects an image having a lighting rate L of less than 0.1 (%) as a black image.
  • the lighting rate threshold value Lk is not limited to the numerical values described above. It is desirable to set the lighting rate threshold value Lk to an optimal value in accordance with the characteristics of the panel 10, the specifications of the plasma display device 40, the application, and the like.
  • the comparator 432 outputs the black image detection signal A in synchronization with the field. For example, if the i-th field (i) is a black image and the i + 1-th field (i + 1) is a non-black image, the comparator 432 is not in the middle of the field (i + 1) but after the end of the field (i + 1). Before the start of the field (i + 2), the black image detection signal A is changed from “0” to “1”.
  • the black image time integration unit 414 includes a counter 424, a comparator 434, and a 1V delay 444.
  • the counter 424 is a counter that operates in a field cycle. Then, in the field where the black image detection unit 412 detects the black image (the field in which the black image detection signal A is “0”), the counter 424 is counted up (the output of the counter 424 is increased with a certain numerical width). The counter 424 is reset in a field where the black image detection unit 412 detects a non-black image (a field in which the black image detection signal A is “1”).
  • the counter 424 counts and outputs the number of continued fields that the black image detection unit 412 determines to be a black image.
  • the output of the counter 424 represents the number of continuous black image fields.
  • the output of the counter 424 represents the continuous display time of the black image.
  • the output of the counter 424 is referred to as “black image duration T”.
  • the comparator 434 compares the “time threshold value Tk” set in advance with the black image duration T.
  • the comparator 434 outputs “0” if the black image duration T is less than the time threshold Tk, and outputs “1” if the black image duration T is equal to or greater than the time threshold Tk.
  • the output of the comparator 434 is input to the 1V delay 444.
  • the 1V delay 444 is a delay circuit that outputs an input signal with a delay of one field period, and outputs the output of the comparator 434 as a “black image continuation signal C” with one field delay.
  • the black image time integration unit 414 measures the black image duration T in this way and outputs a black image duration signal C.
  • the time threshold value Tk is set to “10 minutes”. Therefore, when the black image is continuously displayed for 10 minutes or longer on the panel 10, the black image time integration unit 414 sets the black image continuation signal C to “1” and outputs it.
  • the time threshold value Tk is not limited to the numerical values described above. It is desirable to set the time threshold value Tk to an optimal value in accordance with the characteristics of the panel 10, the specifications of the plasma display device 40, the usage, and the like.
  • the AND gate 415 performs an AND operation on the two input signals and outputs a signal obtained by inverting the operation result. Therefore, “0” is output only when the two input signals are both “1”, and “1” is output otherwise.
  • the two signals input to the AND gate 415 are the black image detection signal A and the black image continuation signal C, and the signal output from the AND gate 415 is “limit processing signal D” to the limit processing unit 417 in the subsequent stage. Entered. That is, the AND gate 415 sets the limit processing signal D to “0” only when both the black image detection signal A and the black image continuation signal C are “1”, and sets the limit processing signal D to “1” otherwise.
  • the data is output to the restriction processing unit 417.
  • the lighting rate threshold value Lk is set to 0.1 (%), and the time threshold value Tk is set to “10 minutes”. Therefore, the AND gate 415 starts from a state in which a black image with a lighting rate L of less than 0.1% is continuously displayed on the panel 10 for 10 minutes or more, and then a non-black image with a lighting rate L of 0.1% or more. Only in the first one field immediately after switching to the limit process signal D is set to “0” and output, and in other fields, the limit process signal D is set to “1” and output.
  • the delay unit 416 is a delay circuit that outputs an input signal with a delay of one field period, and matches the phase of the limit processing signal D output from the AND gate 415 and the image data input to the limit processing unit 417. This is a circuit provided for this purpose. Then, the image data output from the image data conversion unit 411 is output after being delayed by one field.
  • the restriction processing unit 417 subjects the image data output from the delay unit 416 to image signal processing based on the restriction processing signal D, and outputs the image data as restricted image data.
  • the restricted image data is input to the data electrode drive circuit 43.
  • the restriction processing signal D is “0”
  • the restriction processing unit 417 uses the image data output from the delay unit 416 as it is in the subfield with the smallest luminance weight, and also uses the highest luminance weight. In the subfields other than the small subfield, the image data is set so that all the discharge cells are not turned on. If the limit processing signal D is “1”, the image data output from the delay unit 416 is output as it is to the subsequent stage.
  • FIG. 8 is a circuit diagram schematically showing the restriction processing unit 417 used in the plasma display device 40 according to Embodiment 1 of the present invention.
  • the restriction processing unit 417 includes AND gates 427 having the number of bits minus 1 constituting the image data.
  • the AND gate 427 performs a logical product operation of two inputs and one output, and outputs “1” only when both input signals are “1”, and outputs “0” otherwise.
  • the restriction processing unit 417 since the image data is 10 bits, the restriction processing unit 417 has nine AND gates 427 (AND gates 427a to 427i).
  • the (LSB + 1) bit of the image data is input to one input terminal of the AND gate 427a.
  • the bit (LSB + 2) of the image data is input to one input terminal of the AND gate 427b
  • the bit (LSB + 3) of the image data is input to one input terminal of the AND gate 427c
  • the AND gate 427d is input to one input terminal
  • the (LSB + 4) bit of the image data is input to one input terminal
  • the (LSB + 5) bit of the image data is input to one input terminal of the AND gate 427e, and the one input terminal of the AND gate 427f.
  • Bit (LSB + 6) of the image data is input, (LSB + 7) bit of the image data is input to one input terminal of the AND gate 427g, and (LSB + 8) of the image data is input to one input terminal of the AND gate 427h. ) Bit, and the (MSB) bit of the image data is input to one input terminal of the AND gate 427i. To enter.
  • each AND gate 427 of the AND gates 427a to 427i the restriction processing signal D is input to the other input terminal. Accordingly, when the restriction processing signal D is “0”, the outputs of the AND gates 427a to 427i are all “0”, and when the restriction processing signal D is “1”, the AND gates 427a to 427i are input. The processed image data is output as it is.
  • the restriction processing unit 417 In the restriction processing unit 417, the LSB of the image data is output as it is without passing through the AND gate 427. Therefore, in the image data output from the restriction processing unit 417, when the restriction processing signal D is “0”, each bit except the LSB is “0”, and only the LSB is the LSB of the image data input to the restriction processing unit 417. It becomes. When the restriction processing signal D is “1”, the restriction processing unit 417 outputs the image data input to the restriction processing unit 417 as it is.
  • the restriction processing unit 417 sets each bit except the LSB to “0” when the restriction processing signal D is “0” has been described. It is not limited to. It is desirable to optimally set how to set the bit to be “0” when the restriction processing signal D is “0” in accordance with the characteristics of the panel 10 and the specifications of the plasma display device 40. For example, when the restriction processing signal D is “0”, each bit except LSB and (LSB + 1) may be set to “0”.
  • FIG. 9 is a diagram schematically showing an example of the operation of the image signal processing circuit 41 used in the plasma display device 40 according to Embodiment 1 of the present invention.
  • FIG. 9 shows an image based on the input image signal, an image displayed on the panel 10, a black image detection signal A, a black image continuation signal C, and a restriction processing signal D.
  • image data V shown below is image data output from the image data conversion unit 411 based on the input image signal
  • image data V ′ is image data output from the restriction processing unit 417.
  • an image is displayed on the panel 10 based on the image data V ′ output from the restriction processing unit 417.
  • FIG. 9 shows an image signal in which a non-black image is generated after a black image continues for a time of a time threshold value Tk (for example, 10 minutes). Specifically, the black image continues for a time threshold value Tk (for example, 10 minutes) or more until the image data V (i ⁇ 1) of the field (i ⁇ 1), and the image data V (i) of the field (i). ) To switch to a non-black image, and after field (i), an image signal in which non-black images are continuous is input to the image signal processing circuit 41.
  • the image data V (i) is a “switched image”.
  • the black image detection signal A becomes “0” when the input image signal is a black image, and becomes “1” when the input image signal is a non-black image.
  • the comparator 432 outputs the black image detection signal A in synchronization with the field. Therefore, in the example shown in FIG. 9, the black image detection signal A is “0” until the end of the image data V (i), and after the end of the image data V (i) and the image data V (i + 1). It changes from “0” to “1” before starting, and becomes “1” after that.
  • the output signal of the comparator 434 is “0” when the black image duration T is less than the time threshold Tk, and is “1” when the black image duration T is greater than or equal to the time threshold Tk. Therefore, the black image continuation signal C becomes “1” when the black image continuation time T reaches the time threshold value Tk (for example, 10 minutes), and thereafter, until the counter 424 is reset by the non-black image. Continue “1”.
  • the black image continuation signal C becomes “1” when the black image continuation time T becomes the time threshold value Tk, and thereafter, the black image continuation signal C is black by the image data V (i) that is a non-black image. “1” is continued until the image detection signal A changes from “0” to “1”.
  • the black image continuation signal C is a signal obtained by delaying the output signal of the comparator 434 by one field by the 1V delay 444, the black image continuation signal C changes from “1” to “0” when the black image detection is performed.
  • the signal A is delayed by one field from the time point when the signal A changes from “0” to “1”. Therefore, in the example shown in FIG. 9, the black image continuation signal C changes from “1” to “0” after the end of the image data V (i + 1) and before the start of the image data V (i + 2).
  • the restriction processing signal D is “0” when both the black image detection signal A and the black image continuation signal C are “1”, and “1” otherwise. Therefore, in the example shown in FIG. 9, the restriction processing signal D is “0” only during the period of the image data V (i + 1), and is “1” during the other periods.
  • the delay unit 416 outputs the image data output from the image data conversion unit 411 with a one-field delay. Therefore, in the example illustrated in FIG. 9, the image data input to the restriction processing unit 417 during the period when the restriction processing signal D is “0” is the image data V (i).
  • the restriction processing unit 417 sets each bit excluding the LSB to “0” in the image data input to the restriction processing unit 417, and restricts only the LSB.
  • the LSB of the image data input to the unit 417 is used as an output signal as it is. Therefore, in the example shown in FIG. 9, in the image data V ′ (i) output from the restriction processing unit 417, each bit except for the LSB is “0”, and only the LSB is equal to the LSB of the image data V (i). It becomes image data.
  • the plasma display device 40 displays an image on the panel 10 based on the image data V ′ output from the restriction processing unit 417. Therefore, in the example shown in FIG. 9, a black image based on the image data V is displayed on the panel 10 before the image data V ′ (i ⁇ 1), and a non-image based on the image data V is displayed after the image data V ′ (i + 1). A black image is displayed on the panel 10.
  • the lighting / non-lighting of each discharge cell is controlled based on the image data V (i) only in the subfield SF1 having the smallest luminance weight, and the subfields SF2 to SF10 are controlled.
  • the field is displayed on the panel 10 as a “switching image” in which all the discharge cells are not lit.
  • the image signal processing circuit 41 displays black images (images whose lighting rate L is lower than the lighting rate threshold value Lk) on the panel 10 continuously for a predetermined time (time threshold value Tk). Later, when the non-black image is displayed, the first field of the non-black image (the first non-black image immediately after switching from the black image) is set as the “switched image”. In the “switched image”, only a predetermined subfield (subfield SF1 in the first embodiment) is lit based on the image signal, and other subfields (in the first embodiment, subfield SF2 to subfield SF10). ) Is turned off and displayed on the panel 10.
  • the switching image is displayed on the panel 10 as a low-luminance image in which only the subfield SF1 having the smallest luminance weight is lit.
  • an image based on the image data V ′ (i) is the image.
  • the first non-black image after the black image is continuously displayed on the panel 10 for a predetermined time or longer is displayed on the panel 10 as a switching image having a low luminance for the following reason.
  • the panel 10 is driven without performing the forced initialization operation in all the discharge cells. Therefore, in the plasma display device 40, it is possible to display an image on the panel 10 in which light emission not related to gradation display is reduced, black luminance is reduced, and contrast is greatly improved.
  • the plasma display device 40 according to the first embodiment does not perform the forced initialization operation, the priming particles in the discharge cells are insufficient as compared with the plasma display device that drives the panel while performing the forced initialization operation. Cheap.
  • discharge failure The probability that the address discharge does not occur normally in the discharge cell (hereinafter also referred to as “discharge failure”) depends on the amount of priming particles present in the discharge cell. The probability that a defect will occur increases. For example, if the priming particles are insufficient, the discharge delay time during the address operation (the time from when the voltage applied to the discharge cell exceeds the discharge start voltage until the actual discharge occurs) tends to be long, and the address discharge is likely to occur. Prone to instability.
  • Priming particles are generated in the discharge cell not only by the initializing discharge but also by the sustain discharge. Accordingly, since the chance of generating priming particles is increased in the discharge cell that frequently generates the sustain discharge, the address discharge can be generated stably without performing the forced initialization operation. On the other hand, in a discharge cell with a low frequency of generating a sustain discharge, the chance of generating priming particles is reduced, so that a discharge failure is likely to occur.
  • the priming particles generated in the discharge cell gradually decrease with time. Therefore, if a black image with few chances of generating a sustain discharge in the discharge cell is continuously displayed on the panel 10 for a long time, the priming particles in the discharge cell are more likely to decrease, and the probability of occurrence of a discharge failure becomes higher. Therefore, when a black image is continuously displayed on the panel 10 for a long time, a discharge failure is likely to occur in the non-black image immediately after switching from the black image to the non-black image.
  • the first non-black image after the black image is continuously displayed on the panel 10 for a predetermined time or longer is displayed on the panel 10 as a switching image with low luminance.
  • priming particles are generated in the discharge cells, and some of the priming particles are formed. Then, it diffuses into the discharge cell adjacent to the discharge cell.
  • the plasma display device 40 detects a black image and a non-black image based on the image data, and when the black image is displayed on the panel 10 continuously for a predetermined time or longer, The first non-black image after switching from the black image is displayed on the panel 10 as a low-luminance switching image that lights only a predetermined subfield.
  • the writing operation can be stably performed without performing the forced initialization operation, the light emission not related to the gradation display is reduced, the black luminance is lowered, and the image whose contrast is greatly improved is displayed on the panel 10. Is possible.
  • FIG. 10 is a circuit diagram schematically showing a configuration of scan electrode driving circuit 44 used in plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • Scan electrode drive circuit 44 includes sustain pulse generation circuit 50, ramp waveform voltage generation circuit 60, and scan pulse generation circuit 70, and operates each circuit based on a timing signal.
  • control signals timing signals supplied from the timing generation circuit 42
  • Sustain pulse generation circuit 50 includes power recovery circuit 51, switching element Q55, switching element Q56, and switching element Q59. Then, sustain pulses to be applied to scan electrode SC1 through scan electrode SCn are generated.
  • the power recovery circuit 51 recovers the power stored in the panel 10 from the panel 10 using LC resonance, and reuses the recovered power as power when driving the scan electrodes SC1 to SCn.
  • the panel 10 is supplied again.
  • Switching element Q55 clamps scan electrode SC1 through scan electrode SCn to voltage Vs
  • switching element Q56 clamps scan electrode SC1 through scan electrode SCn to voltage 0 (V).
  • the switching element Q59 is a separation switch, and is provided to prevent a current from flowing backward through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 44.
  • Scan pulse generation circuit 70 outputs the output voltage of sustain pulse generation circuit 50 as it is during the sustain period. That is, the voltage at node X is output to scan electrode SC1 through scan electrode SCn.
  • the ramp waveform voltage generation circuit 60 includes a Miller integration circuit 61 and a Miller integration circuit 63, and generates the rising ramp waveform voltage and the falling ramp waveform voltage shown in FIGS.
  • Miller integrating circuit 61 includes transistor Q61, capacitor C61, and resistor R61, and applies a constant voltage to input terminal IN61 (giving a constant voltage difference between two circles shown as input terminal IN61). As a result, an upward ramp waveform voltage that gently rises from the voltage 0 (V) toward the voltage Vr is generated.
  • Miller integrating circuit 63 includes transistor Q63, capacitor C63, and resistor R63, and applies a constant voltage to input terminal IN63 (giving a constant voltage difference between two circles shown as input terminal IN63). As a result, a downward ramp waveform voltage that gradually decreases from voltage 0 (V) toward voltage Vi is generated.
  • the switching element Q69 is a separation switch, and is provided to prevent a current from flowing back through a parasitic diode or the like of the switching element constituting the scan electrode drive circuit 44.
  • switching elements and transistors can be configured using generally known semiconductor elements such as MOSFETs and IGBTs. These switching elements and transistors are controlled by timing signals corresponding to the switching elements and transistors generated by the timing generation circuit 42.
  • FIG. 11 is a circuit diagram schematically showing a configuration of sustain electrode drive circuit 45 used in plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • Sustain electrode drive circuit 45 includes sustain pulse generation circuit 80 and constant voltage generation circuit 85, and operates each circuit based on a timing signal.
  • control signals timing signals supplied from the timing generation circuit 42
  • Sustain pulse generation circuit 80 includes a power recovery circuit 81, a switching element Q83, and a switching element Q84. Then, sustain pulses to be applied to sustain electrode SU1 through sustain electrode SUn are generated.
  • the power recovery circuit 81 recovers the power stored in the panel 10 from the panel 10 using LC resonance and stores it in the power recovery capacitor. Further, in order to reuse the collected power as power for driving sustain electrode SU1 to sustain electrode SUn, the power is supplied again to panel 10 using LC resonance.
  • Switching element Q83 clamps sustain electrode SU1 through sustain electrode SUn to voltage Vs.
  • Switching element Q84 clamps sustain electrode SU1 through sustain electrode SUn to voltage 0 (V).
  • the constant voltage generation circuit 85 includes a switching element Q86 and a switching element Q87, and applies the voltage Ve to the sustain electrodes SU1 to SUn.
  • switching elements can also be configured by using generally known semiconductor elements such as MOSFETs and IGBTs. These switching elements are also controlled by timing signals corresponding to the respective switching elements generated by the timing generation circuit 42.
  • FIG. 12 is a circuit diagram schematically showing the configuration of the data electrode drive circuit 43 of the plasma display device 40 according to the first embodiment of the present invention.
  • control signals a timing signal supplied from the timing generation circuit 42 and an image data supplied from the image signal processing circuit 41
  • the data electrode drive circuit 43 has switching elements Q91H1 to Q91Hm and switching elements Q91L1 to Q91Lm. Then, based on the image data (details of the image data are omitted in the drawing), the switching element Q91Lj is turned on to apply the voltage 0 (V) to the data electrode Dj and the switching element Q91Hj is turned on. A voltage Vd is applied to the electrode Dj.
  • the drive voltage waveforms shown in FIGS. 3 and 4 can be generated using these drive circuits, for example. 6, 7, 8, 10, 11, and 12 are merely examples of the circuit configuration in the first embodiment, and the present invention does not include any drive circuit. It is not limited to these circuit configurations.
  • a stable address operation can be performed without performing a forced initialization operation. It can be carried out. Thereby, black brightness can be suppressed and an image with high contrast can be displayed on the panel 10.
  • an image whose lighting rate L is lower than the lighting rate threshold value Lk is detected as a black image, and the black image is continuously displayed on the panel 10 for a predetermined time (time threshold value Tk). Detect whether it was done.
  • the first field of the non-black image (first non-black image immediately after switching from the black image) to be displayed after the black image is continuously displayed for a predetermined time (time threshold value Tk) or longer is “switched image”.
  • the “switched image” only a predetermined subfield (subfield SF1 in the first embodiment) is turned on based on the image signal, and the other subfields (subfield SF2 to subfield SF10 in the first embodiment) are turned on. Displayed on the panel 10 without lighting.
  • an upward ramp waveform voltage that gently rises from voltage 0 (V) to voltage Vr is generated during the erasing period, and a downward slope that gently falls from voltage 0 (V) to voltage Vi.
  • the voltage when starting the up ramp waveform voltage and the down ramp waveform voltage is not limited to voltage 0 (V) at all.
  • the voltage applied to scan electrode SC1 through scan electrode SCn may be increased steeply until immediately before discharge is generated in the discharge cell.
  • the voltage applied to scan electrode SC1 through scan electrode SCn may be sharply reduced until immediately before discharge occurs in the discharge cells.
  • the rising ramp waveform voltage may be generated as a ramp waveform voltage that gradually rises toward the voltage Vr from the voltage immediately before the discharge is generated in the discharge cell. What is necessary is just to generate
  • the configuration is described in which the lighting rate L is detected based on the image data, and the black image is detected by comparing the lighting rate L with the lighting rate threshold value Lk.
  • a configuration may be used in which a luminance level (Average Picture Level: APL) is detected and a black image is detected based on the APL.
  • APL Average Picture Level
  • the drive voltage waveform shown in FIG. 3 is merely an example in the embodiment of the present invention, and the present invention is not limited to these drive voltage waveforms.
  • the circuit configurations shown in FIGS. 6, 7, 8, 10, 11, and 12 are merely examples in the embodiment of the present invention, and the present invention is not limited to these circuit configurations. It is not limited.
  • the drive voltage waveform applied to each electrode of panel 10 is the same as the drive voltage waveform shown in FIG.
  • the configuration of the plasma display device in the second embodiment is the same as the configuration of the plasma display device shown in FIG.
  • the drive circuit for driving each electrode of the panel 10 is the same as the drive circuit shown in the first embodiment, and thus the description thereof is omitted.
  • a configuration different from that of the first embodiment will be described, and a configuration in which the description is omitted is assumed to be the same as that of the first embodiment.
  • FIG. 13 is a diagram for explaining a plurality of small areas in the image display area of panel 10 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • the panel 10 has 1920 ⁇ 1080 pixels, and the image display area of the panel 10 is divided into 135 in the horizontal direction (row direction) and 20 in the vertical direction (column direction).
  • An example of dividing into 2700 small regions (p, q) will be described. Note that p is an integer satisfying 1 ⁇ p ⁇ 20, and q is an integer satisfying 1 ⁇ q ⁇ 135.
  • the broken lines shown on the panel 10 are merely boundary lines shown for convenience in order to show small areas, and these broken lines are not actually displayed on the panel 10.
  • the setting for dividing the image display area of the panel 10 into a plurality of small areas is not limited to the above numerical values.
  • image signal processing similar to that in the first embodiment is performed for each small region. That is, in each small region, the lighting rate L is detected, an image in which the lighting rate L is less than the lighting rate threshold value Lk is detected as a black image, and the black image is detected for a predetermined time (time threshold value). Tk) It is detected whether or not images are continuously displayed on the panel 10.
  • the first field of the non-black image (first non-black image immediately after switching from the black image) to be displayed after the black image is continuously displayed for a predetermined time (time threshold value Tk) or longer is “switched image”.
  • each circuit other than the image signal processing circuit 91 such as the timing generation circuit 42, the data electrode drive circuit 43, the scan electrode drive circuit 44, and the sustain electrode drive circuit 45, is the circuit shown in the first embodiment. Since it is the same as that of FIG.
  • FIG. 14 is a circuit diagram schematically showing a part of the image signal processing circuit 91 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 14 shows only the circuit related to the discrimination of the black image / non-black image and the circuit used for displaying the “switched image” on the panel 10 among the circuits constituting the image signal processing circuit 91. The circuit is omitted.
  • the image signal processing circuit 91 includes an image data conversion unit 411, a small area processing unit 911, a switching unit 952, a delay unit 416, and a restriction processing unit 417.
  • the image data conversion unit 411 converts the input image signal into image data having the number of bits corresponding to the number of subfields constituting one field. For example, in Embodiment 2 in which one field is composed of 10 subfields from subfield SF1 to subfield SF10, the input image signal is converted into 10-bit image data.
  • Each of the plurality of small region processing units 911 includes a black image detection unit 912, a black image time integration unit 914, and an AND gate 915. That is, the small area processing unit 911 (p, q) includes a black image detection unit 912 (p, q), a black image time integration unit 914 (p, q), an AND gate 915 (p, q), Have For example, the small area processing unit 911 (1, 1) includes a black image detection unit 912 (1, 1), a black image time integration unit 914 (1, 1), and an AND gate 915 (1, 1). .
  • the small region processing unit 911 (p, q) corresponds to the small region (p, q).
  • the small region processing unit 911 (1, 1) corresponding to the small region (1, 1) will be described as an example, but the small region processing unit 911 (p, q) corresponding to the small region (p, q) will be described. ) Also has the same configuration and the same operation.
  • the black image detection unit 912 (1, 1) includes a lighting rate detection unit 922 (1, 1) and a comparator 932 (1, 1).
  • the lighting rate detection unit 922 (1, 1) detects the small region lighting rate LL (1, 1) for each field based on the image data in the small region (1, 1).
  • small area lighting rate LL (p, q) for each field is simply referred to as “small area lighting rate LL (p, q)”.
  • small area lighting rate LL (1, 1) for each field is simply referred to as “small area lighting rate LL (1, 1)”.
  • the comparator 932 (1, 1) compares the preset “lighting rate threshold Lk” with the small region lighting rate LL (1, 1), and the result is compared with the small region black image detection signal AA (1, Output as 1).
  • the image of the small area (p, q) is set as a black image
  • the small area lighting rate LL (p , Q) is equal to or greater than the lighting rate threshold value Lk
  • the image of the small area (p, q) is set as a non-black image. Therefore, if the small area lighting rate LL (1, 1) is less than the lighting rate threshold value Lk, the image of the small area (1, 1) is a black image, and the small area lighting rate LL (1, 1) is If it is equal to or greater than the lighting rate threshold Lk, the image of the small area (1, 1) is a non-black image.
  • the comparator 932 (1, 1) outputs “1” as the small area black image detection signal AA (1, 1) when the small area lighting rate LL (1, 1) is equal to or higher than the lighting rate threshold value Lk.
  • the small area lighting rate LL (1, 1) is less than the lighting ratio threshold Lk, “0” is output as the small area black image detection signal AA (1, 1). Therefore, if the small area black image detection signal AA (1,1) is “1”, the image of the small area (1,1) is a non-black image, and the small area black image detection signal AA (1,1) is If “0”, the image of the small area (1, 1) is a black image.
  • the black image detection unit 912 (1, 1) detects the black image of the small area (1, 1) in this way, and outputs the small area black image detection signal AA (1, 1).
  • the lighting rate threshold value Lk is set to 50 (%). Therefore, the black image detection unit 912 (p, q) detects an image in which the small area lighting rate LL (p, q) is less than 50 (%) as a black image. For example, if the small area lighting rate LL (1, 1) is less than 50% in the small area (1, 1), the black image detection unit 912 (1, 1) The image is determined to be a black image.
  • the lighting rate threshold value Lk is not limited to the numerical values described above.
  • the lighting rate threshold value Lk is desirably set to an optimal value in accordance with the characteristics of the panel 10, the specifications of the plasma display device, the application, and the like.
  • the comparator 932 (p, q) outputs the small area black image detection signal AA (p, q) in synchronization with the field. For example, if the image of the small area (1, 1) of the i-th field (i) is a black image and the image of the small area (1, 1) of the i + 1-th field (i + 1) is a non-black image, The comparator 932 (1, 1) outputs the small area black image detection signal AA (1, 1) to “0” after the end of the field (i + 1) and before the start of the field (i + 2), not in the middle of the field (i + 1). To "1".
  • the black image time integration unit 914 (1, 1) includes a counter 924 (1, 1), a comparator 934 (1, 1), and a 1V delay 944 (1, 1).
  • Counter 924 (1, 1) is a counter that operates in a field cycle.
  • the counter 924 (1, 1) is counted in the field where the black image detection unit 912 (1, 1) detects the black image (the field in which the small area black image detection signal AA (1, 1) is “0”). Up (increase the output of the counter 924 (1, 1) with a certain numerical width), and the black image detection unit 912 (1, 1) detects a non-black image (small area black image detection signal AA ( 1, 1) is reset to “1”), the counter 924 (1, 1) is reset.
  • the counter 924 (1, 1) counts and outputs the number of continued fields that the black image detection unit 912 (1, 1) determines to be a black image. That is, the output of the counter 924 (1, 1) represents the number of continued fields in which the image displayed in the small area (1, 1) is a black image, in other words, the counter 924 (1, 1). The output represents the continuous display time of the black image in the small area (1, 1).
  • the output of the counter 924 (p, q) is referred to as “small area black image duration TT (p, q)”.
  • the output of the counter 924 (1, 1) is referred to as “small area black image duration TT (1, 1)”.
  • the comparator 934 (1, 1) compares the “time threshold value Tk” set in advance with the small area black image duration TT (1, 1). The comparator 934 (1, 1) outputs “0” if the small area black image duration TT (1, 1) is less than the time threshold value Tk, and the small area black image duration TT (1, 1). If 1) is equal to or greater than the time threshold value Tk, “1” is output. The output of the comparator 934 (1, 1) is input to the 1V delay 944 (1, 1).
  • the 1V delay 944 (1, 1) is a delay circuit that outputs an input signal with a delay of one field period, and delays the output of the comparator 934 (1, 1) by one field. CC (1, 1) ".
  • the black image time integration unit 914 (1, 1) measures the small area black image duration TT (1, 1) in this way, and outputs the small area black image continuation signal CC (1, 1).
  • the time threshold value Tk is set to “10 minutes”. Accordingly, when the black image is continuously displayed for 10 minutes or longer and the black image is displayed in the small area (p, q), the black image time integration unit 914 (p, q) outputs the small area black image continuation signal CC (p, q). Set to “1” and output. For example, when the black image is continuously displayed for 10 minutes or longer in the small area (1, 1), the black image time integration unit 914 (1, 1) outputs the small area black image continuation signal CC (1, 1). Set to “1” and output.
  • the time threshold value Tk is not limited to the numerical values described above.
  • the time threshold value Tk is desirably set to an optimal value in accordance with the characteristics of the panel 10, the specification of the plasma display device, the application, and the like.
  • the AND gate 915 (1, 1) performs an AND operation on the two input signals and outputs a signal obtained by inverting the operation result. Therefore, “0” is output only when the two input signals are both “1”, and “1” is output otherwise.
  • the two signals input to the AND gate 915 (1, 1) are the small area black image detection signal AA (1, 1) and the small area black image continuation signal CC (1, 1), and the AND gate 915 (1 , 1) is input to the subsequent switching unit 952 as the “small region restriction processing signal DD (1, 1)”. That is, the AND gate 915 (1, 1) performs the small region restriction process only when both the small region black image detection signal AA (1, 1) and the small region black image continuation signal CC (1, 1) are “1”.
  • the signal DD (1, 1) is set to “0”, otherwise, the small area restriction processing signal DD (1, 1) is set to “1” and output to the switching unit 952.
  • the lighting rate threshold value Lk is set to 50 (%), and the time threshold value Tk is set to “10 minutes”. Therefore, the AND gate 915 (1, 1) continuously displays a black image in which the small area lighting rate LL (1, 1) is less than 50% in the small area (1, 1) for 10 minutes or more.
  • the small area restriction processing signal DD (1, 1) is set to “0” only in the first one field immediately after switching from the state to the non-black image with the small area lighting rate LL (1, 1) of 50% or more. In other fields, the small area restriction processing signal DD (1, 1) is set to “1” and outputted.
  • the small area restriction processing signal DD (p, q) is input to the switching section 952 from each of the small area processing sections 911 (p, q).
  • each of the 2700 small region processing units 911 from the small region processing unit 911 (1, 1) to the small region processing unit 911 (20, 135) 2700 small region restriction processing signals DD from the signal DD (1, 1) to the small region restriction processing signal DD (20, 135) are input.
  • the switching unit 952 selects one of the plurality of input small region restriction processing signals DD at an appropriate timing based on the image data output from the image data conversion unit 411 and outputs the selected one as the restriction processing signal D. .
  • the small area restriction processing signal DD (1, 1) is selected and output as the restriction processing signal D.
  • the delay unit 416 is a delay circuit that outputs an input signal with a delay of one field period, and matches the phase of the limit processing signal D output from the switching unit 952 and the image data input to the limit processing unit 417. This is a circuit provided for this purpose. Then, the image data output from the image data conversion unit 411 is output after being delayed by one field.
  • the restriction processing unit 417 performs image signal processing based on the restriction processing signal D on the image data output from the delay unit 416 and outputs the image data as restricted image data.
  • the restricted image data is input to the data electrode drive circuit 43.
  • the restriction processing unit 417 uses the image data output from the delay unit 416 as it is in the subfield with the smallest luminance weight, and also uses the luminance weight. In the subfields other than the smallest subfield, all the discharge cells are set to non-lighted image data. If the limit processing signal D is “1”, the image data output from the delay unit 416 is output to the subsequent stage as it is.
  • FIG. 15 is a diagram schematically showing an example of the operation of the image signal processing circuit 91 used in the plasma display device according to the second embodiment of the present invention.
  • FIG. 15 shows an image based on an input image signal, a small area black image detection signal AA (p, q), a small area black image continuation signal CC (p, q), a small area restriction processing signal DD (p, q), An image displayed on the panel 10 is shown.
  • image data V shown below is image data output from the image data conversion unit 411 based on the input image signal
  • image data V ′ is image data output from the restriction processing unit 417.
  • an image is displayed on the panel 10 based on the image data V ′ output from the restriction processing unit 417.
  • FIG. 15 shows an image based on an input image signal, a small area black image detection signal AA (p, q), a small area black image continuation signal CC (p, q), a small area restriction processing signal DD (p, q), An image displayed on the panel 10 is shown.
  • image data V shown below is image data output from the image data conversion unit 411 based on the input image signal
  • image data V ′ is image data output
  • the small area black image detection signal AA (p, q), the small area black image continuation signal CC (p, q), and the small area restriction processing signal DD (p, q) are respectively “1” is shown in white and “0” is shown in black.
  • FIG. 15 shows that an image in which black bands are inserted at the top and bottom of the image continues for a time threshold time Tk (for example, 10 minutes) or longer, that is, the top and bottom of the image are black images.
  • Tk for example, 10 minutes
  • Tk for example, 10 minutes
  • the upper and lower portions of the image are non-black images (hereinafter referred to as “normal size images”).
  • normal size images The image signal is as follows.
  • the cinema size image continues for a time threshold value Tk (for example, 10 minutes) or more, and the image data V ( An example in which the image signal processing circuit 41 is switched to a normal size image in i) and an image signal in which the normal size image continues after the field (i) is shown.
  • Tk for example, 10 minutes
  • the black image continues for the time threshold value Tk (for example, 10 minutes) until the image data V (i-1) of the field (i-1),
  • Tk for example, 10 minutes
  • An example in which an image signal V (i) in the field (i) is switched to a non-black image and an image signal in which the non-black image continues after the field (i) is input to the image signal processing circuit 41 is shown.
  • the image data V (i) is a “switched image”.
  • a small area (i, j) corresponding to an area in which black is displayed when the cinema size image is displayed on the panel 10 an upper area and a lower area of the image display area
  • the small area black image detection signal AA (i, j) is “0” when the input image signal in the corresponding small area (i, j) is a black image, and “1” when the input image signal is a non-black image.
  • the comparator 932 (i, j) outputs the small area black image detection signal AA (i, j) in synchronization with the field. Therefore, in the example shown in FIG. 15, the small area black image detection signal AA (i, j) is “0” until the end of the image data V (i), and after the end of the image data V (i) and It changes from “0” to “1” before the start of the image data V (i + 1), and thereafter becomes “1”.
  • the output signal of the comparator 934 (i, j) is “0” when the small area black image duration TT (i, j) is less than the time threshold Tk, and the small area black image duration TT (i, j). ) Is “1” when it is equal to or greater than the time threshold Tk. Therefore, the small area black image continuation signal CC (i, j) becomes “1” when the small area black image continuation time TT (i, j) reaches the time threshold value Tk (for example, 10 minutes), Thereafter, “1” is continued until the counter 924 (i, j) is reset by the non-black image.
  • the small area black image continuation signal CC (i, j) becomes “1” when the small area black image continuation time TT (i, j) reaches the time threshold value Tk. Then, “1” is continued until the small area black image detection signal AA (i, j) changes from “0” to “1” by the image data V (i) which is a normal size image.
  • the small area black image continuation signal CC (i, j) is a signal obtained by delaying the output signal of the comparator 934 (i, j) by one field by the 1V delay 944 (i, j),
  • the signal CC (i, j) changing from “1” to “0” is delayed by one field from the time when the small area black image detection signal AA (i, j) changes from “0” to “1”. Therefore, in the example shown in FIG. 15, the small area black image continuation signal CC (i, j) changes from “1” to “0” after the end of the image data V (i + 1) and the image data V (i + 2). ) Before the start.
  • the small area restriction processing signal DD (i, j) is “0” when both the small area black image detection signal AA (i, j) and the small area black image continuation signal CC (i, j) are “1”. Otherwise, it is “1”. Therefore, in the example shown in FIG. 15, the small area restriction processing signal DD (i, j) is “0” only during the period of the image data V (i + 1), and is “1” during the other periods.
  • the delay unit 416 outputs the image data output from the image data conversion unit 411 with a one-field delay. Therefore, in the example illustrated in FIG. 15, the image data input to the restriction processing unit 417 during the period in which the small region restriction processing signal DD (i, j) is “0” is the image data V (i).
  • the restriction processing unit 417 sets each bit excluding the LSB to “0” in the image data input to the restriction processing unit 417, and restricts only the LSB.
  • the LSB of the image data input to the unit 417 is used as an output signal as it is. Therefore, in the example shown in FIG. 15, the image data V ′ (i) output from the restriction processing unit 417 is “0” for each bit except for the LSB in the small area (i, j), and only the LSB.
  • the image data is equal to the LSB of the image data V (i). In the other small areas except the small area (i, j), the image data is equal to the image data V (i).
  • an image is displayed on the panel 10 based on the image data V ′ output from the restriction processing unit 417. Accordingly, in the example shown in FIG. 15, a cinema size image based on the image data V is displayed on the panel 10 before the image data V ′ (i ⁇ 1), and after the image data V ′ (i + 1), the image data V is based on the image data V. A normal size image is displayed on the panel 10. In the image data V ′ (i), in the small region (i, j), lighting / non-lighting of each discharge cell is controlled based on the image data V (i) only in the subfield SF1 having the smallest luminance weight.
  • Each subfield from subfield SF2 to subfield SF10 is displayed on panel 10 as a “switching image” in which all the discharge cells are not lit.
  • an image based on the image data V (i) is displayed on the panel 10.
  • the image signal processing circuit 91 displays a small area (i, j) in which black images are continuously displayed for a predetermined time or longer (an image in which the small area lighting rate LL is less than the lighting rate threshold value Lk).
  • the display image is switched from a black image to a non-black image in a small area continuously displayed over the threshold value Tk)
  • the first field image of the image having the non-black image in the small area (i, j) “Switched image”.
  • the “switched image” only a predetermined subfield (subfield SF1 in the first embodiment) is turned on based on the image signal in the small area (i, j), and the other subfield (first embodiment) is turned on.
  • the subfields SF2 to SF10) are turned off, and in the small areas other than the small areas (i, j), the lighting and non-lighting of each subfield is controlled based on the image signal to display an image on the panel 10. To do.
  • the first non-black image after the black image is changed to a low-brightness switching image and the small area (i, j) is displayed. Is displayed for the same reason as described in the first embodiment, and thus the description thereof is omitted.
  • the image display area of panel 10 is divided into a plurality of small areas, and the small area lighting rate LL is detected in each small area. Then, an image displayed in the small region (i, j) in which the small region lighting rate LL is less than the lighting rate threshold value Lk is detected as a black image, and the black image is equal to or longer than a predetermined time (time threshold value Tk). It is detected whether or not the images are continuously displayed in the small area (i, j).
  • the small area (i, j) in which the black image is continuously displayed for a predetermined time or more, when the display image is switched from the black image to the non-black image, the small area (i, j) has the non-black image.
  • An image in the first field of the image is referred to as a “switching image”.
  • switching image only a predetermined subfield (subfield SF1 in the first embodiment) is turned on based on the image signal in the small area (i, j), and the other subfield (first embodiment) is turned on.
  • the subfields SF2 to SF10) are turned off, and in the small areas other than the small areas (i, j), the lighting and non-lighting of each subfield is controlled based on the image signal to display an image on the panel 10. To do.
  • the writing operation can be stably performed without performing the forced initialization operation, the light emission not related to the gradation display is reduced, the black luminance is lowered, and the image whose contrast is greatly improved is displayed on the panel 10. Is possible.
  • the configuration of the image signal processing circuit 91 described in the second embodiment is such that an image having an aspect ratio that is longer than the aspect ratio of the panel 10 (for example, 16: 9), such as a movie, is displayed above or below the display image.
  • This is particularly effective with respect to the effect of stabilizing the writing operation while making the image quality deterioration due to the discharge failure inconspicuous when displaying an image in which the black region is continuously displayed on the panel 10.
  • circuit configuration shown in FIG. 14 is merely an example in the embodiment of the present invention, and the present invention is not limited to these circuit configurations.
  • each subfield has an initialization period, an address period, and a sustain period.
  • each display electrode pair 24 In the sustain period of each subfield, the number of sustain pulses obtained by multiplying the brightness weight of each subfield by a predetermined brightness magnification is applied to each display electrode pair 24.
  • address discharge is generated in the discharge cells to be lit to control lighting / non-lighting of each discharge cell for each subfield.
  • An image is displayed on panel 10 by controlling lighting / non-lighting of each discharge cell for each subfield.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”. Therefore, various gradations can be displayed on the panel 10 by selectively lighting each subfield in combination according to the image signal, and an image can be displayed on the panel 10.
  • an initializing operation is performed in which initializing discharge is generated in the discharge cells and wall charges necessary for the address discharge in the subsequent address period are formed on each electrode.
  • one of two initialization operations “forced initialization operation” and “selective initialization operation”, is performed in the initialization period.
  • the forced initializing operation is an initializing operation that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the selective initializing operation is an initializing operation that generates an initializing discharge only in a discharge cell that has generated a sustaining discharge in the sustaining period of the immediately preceding subfield.
  • the specific cell initializing operation is an initializing operation in which a forced initializing operation is performed in a specific discharge cell and a selective initializing operation is performed in another discharge cell. Therefore, in the initializing period of the first subfield (subfield SF1) of one field, a forced initializing waveform for performing a forced initializing operation is applied to a specific discharge cell, and a selective initializing is applied to the other discharge cells. A selective initializing waveform for performing the normalizing operation is applied.
  • an initialization period in which the specific cell initialization operation is performed is referred to as a “specific cell initialization period”, and a subfield having the specific cell initialization period is referred to as a “specific cell initialization subfield”.
  • an initialization period in which a selective initialization operation is performed in all discharge cells is referred to as a “selective initialization period”, and a subfield having the selective initialization period is referred to as a “selective initialization subfield”.
  • one field is composed of eight subfields from subfield SF1 to subfield SF8, and each subfield from subfield SF1 to subfield SF8 has (1, 2, 4, An example of setting luminance weights of 8, 16, 32, 64, and 128) will be described. Then, the subfield SF1 is set as a specific cell initialization subfield, and the subfields SF2 to SF8 are set as selection initialization subfields.
  • the panel 10 is driven by alternately generating “first field” and “second field” in which discharge cells for performing the forced initialization operation in the specific cell initialization subfield are different from each other. It shall be.
  • the generation pattern of the forced initialization operation will be described.
  • FIG. 16 is a diagram showing an example of a generation pattern of the forced initialization operation and the selective initialization operation in the third embodiment of the present invention.
  • the horizontal axis represents the field
  • the vertical axis represents the scan electrode 22.
  • “ ⁇ ” shown in FIG. 16 indicates that the forced initialization operation is performed in the initialization period of the subfield SF1, which is the specific cell initialization subfield, and “ ⁇ ” indicates selective initialization in the initialization period. Indicates that an action is to be performed.
  • the forced initialization operation is performed in the discharge cells formed on the odd-numbered scan electrodes 22 in terms of arrangement. Do. In the specific cell initialization subfield in the second field, the forced initialization operation is performed on the discharge cells formed on the even-numbered scan electrodes 22 in terms of arrangement. Then, “first field” and “second field” are generated alternately. As a result, in the third embodiment, the forced initialization operation is performed once every two fields in each discharge cell.
  • the selective initialization operation does not substantially affect the brightness of the black luminance because no discharge is generated in the discharge cells that did not generate the sustain discharge in the immediately preceding subfield.
  • the forced initializing operation affects the brightness of black luminance because the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield. That is, the black luminance increases as the frequency of the forced initialization operation increases. Therefore, if the frequency of performing the forced initialization operation in each discharge cell is reduced, the black luminance of the display image can be reduced and the contrast can be improved.
  • the first field and the second field are generated alternately.
  • the first field has a specific cell initialization subfield for performing a forced initialization operation on the discharge cells formed on the odd-numbered scan electrodes 22 in terms of arrangement.
  • the second field has a specific cell initialization subfield for performing a forced initialization operation on the discharge cells formed on the even-numbered scan electrodes 22 in terms of arrangement.
  • the first field and the second field are each composed of eight subfields from subfield SF1 to subfield SF8, and from subfield SF1 to subfield SF8.
  • a luminance weight of (1, 2, 4, 8, 16, 32, 64, 128) is set in each subfield.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • FIG. 17 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the third exemplary embodiment of the present invention.
  • FIG. 17 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), sustain electrode SU1 to sustain electrode SUn, and data electrode D1.
  • FIG. 4 shows driving voltage waveforms applied to each of the data electrodes Dm.
  • FIG. 17 shows the following drive voltage waveforms. That is, the initialization period of the first field subfield SF1, which is the specific cell initialization subfield, the initialization period of the second field subfield SF1, and the initialization period and writing of the subfield SF2, which is the selective initialization subfield.
  • FIG. 17 shows the period and the sustain period and pre-reset period of subfield SF8, which is the final subfield. Therefore, the waveform shape of the drive voltage applied to the scan electrode 22 in the initialization period differs between the subfield SF1 and the subfields SF2 to SF8.
  • each subfield except the subfield SF1 is a selective initialization subfield, except for the number of generation of sustain pulses.
  • a substantially similar drive voltage waveform is generated in the period.
  • the writing period and the sustaining period of the subfield SF1 of the second field are not shown, the writing period and the sustaining period of the subfield SF1 of the first field and the writing period of the subfield SF1 of the second field
  • the sustain voltage period generates substantially the same drive voltage waveform.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from each electrode based on image data (data indicating lighting / non-lighting for each subfield).
  • the odd number from the top that is, (1 + 2 ⁇ N) th
  • a forced initialization waveform for performing a forced initialization operation is applied to scan electrode SC (1 + 2 ⁇ N), where N is an integer equal to or greater than 0.
  • a selective initialization waveform for performing a selective initialization operation is applied to the even-numbered (ie, (2 + 2 ⁇ N)) scan electrode SC (2 + 2 ⁇ N) from the top in terms of arrangement.
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm and sustain electrode SU1 through sustain electrode SUn.
  • a voltage Vi1 is applied to the scan electrode SC (1 + 2 ⁇ N), and a ramp voltage (hereinafter referred to as “up-ramp”) gradually increases from the voltage Vi1 toward the voltage Vi2 (for example, with a gradient of about 1.3 V / ⁇ sec).
  • Voltage L1 a ramp voltage
  • voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU (1 + 2 ⁇ N)
  • voltage Vi2 is set to a voltage higher than the discharge start voltage with respect to sustain electrode SU (1 + 2 ⁇ N).
  • the voltage applied to the scan electrode SC (1 + 2 ⁇ N) is lowered from the voltage Vi2 to the voltage Vi3 lower than the voltage Vi2.
  • positive voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm.
  • a ramp voltage (hereinafter referred to as “down-ramp voltage”) that gradually decreases (for example, with a gradient of about ⁇ 1.0 V / ⁇ sec) from the voltage Vi 3 to the negative voltage Vi 4 is applied to the scan electrode SC (1 + 2 ⁇ N). L2 ").
  • the voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to the sustain electrode SU (1 + 2 ⁇ N), and the voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to the sustain electrode SU (1 + 2 ⁇ N).
  • the above voltage waveform is a forced initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the operation for applying the forced initialization waveform to the scan electrode 22 is the forced initialization operation.
  • the down-ramp voltage L2 is applied to the scan electrode SC (2 + 2 ⁇ N) as in the scan electrode SC (1 + 2 ⁇ N).
  • the above voltage waveform is a selective initialization waveform applied to scan electrode SC (2 + 2 ⁇ N) in subfield SF1 of the first field.
  • the even number from the top in the initialization period that is, (2 + 2 ⁇ N) th in the initialization period.
  • a forced initialization waveform for a forced initialization operation is applied to the scan electrode SC (2 + 2 ⁇ N).
  • a selective initialization waveform for selective initialization operation is applied to the odd-numbered (ie, (1 + 2 ⁇ N)) scan electrode SC (1 + 2 ⁇ N) from the top in terms of arrangement.
  • the forced initialization operation is performed in the discharge cell that has performed the selective initialization operation in the specific cell initialization subfield of the first field, and the first field is specified.
  • a selective initialization operation is performed in the discharge cells that have undergone the forced initialization operation in the cell initialization subfield.
  • the scan pulse is applied to the scan electrode 22 and the address pulse is selectively applied to the data electrode 32, and the address discharge is selectively generated in the discharge cells to be lit, and the sustain discharge is performed in the subsequent sustain period.
  • An address operation is performed to form wall charges in the discharge cells for generating.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage Vcc Va + Vsc
  • a scan pulse having a negative voltage Va is applied to the first (first row) scan electrode SC1 in terms of arrangement.
  • an address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell to be lit in the first row among the data electrodes D1 to Dm.
  • the voltage difference at the intersection between the data electrode Dk of the discharge cell to which the address pulse of the voltage Vd is applied and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd ⁇ voltage Va) and the wall voltage on the data electrode Dk and the scan electrode.
  • the difference from the wall voltage on SC1 is added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds the discharge start voltage, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve ⁇ voltage Va), and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge generated between the data electrode Dk and the scan electrode SC1 can be triggered to generate a discharge between the sustain electrode SU1 and the scan electrode SC1 in the region intersecting the data electrode Dk.
  • an address discharge is generated in the discharge cell to be lit, a positive wall voltage is accumulated on the scan electrode SC1, a negative wall voltage is accumulated on the sustain electrode SU1, and a negative polarity is also formed on the data electrode Dk.
  • the wall voltage is accumulated.
  • the address operation is performed in which the address discharge is generated in the discharge cells to be lit in the first row and the wall voltage is accumulated on each electrode.
  • the voltage at the intersection between the data electrode 32 and the scan electrode SC1 to which the address pulse is not applied does not exceed the discharge start voltage, so the address discharge does not occur.
  • the above address operation is sequentially performed in the order of scan electrode SC2, scan electrode SC3,..., Scan electrode SCn until reaching the discharge cell in the n-th row, and the address period of subfield SF1 is completed.
  • address discharge is selectively generated in the discharge cells to be lit, and wall charges are formed in the discharge cells.
  • the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined proportional constant is alternately applied to the scan electrode 22 and the sustain electrode 23, and the discharge cell in which the address discharge is generated in the immediately preceding address period A sustain operation is performed to generate a sustain discharge and emit light from the discharge cell.
  • This proportionality constant is the luminance magnification. For example, when the luminance magnification is two, the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a sustain discharge occurs between scan electrode SCi and sustain electrode SUi.
  • the fluorescent substance layer 35 light-emits with the ultraviolet-ray which generate
  • negative wall voltage is accumulated on scan electrode SCi
  • positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred in the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • scanning electrode SC1 to scan are performed while voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm.
  • a ramp voltage (hereinafter referred to as “erasing ramp voltage L3”) that gently rises from the base voltage 0 (V) to the voltage Vers (for example, with a gradient of about 10 V / ⁇ sec) is applied to the electrode SCn. To do.
  • the discharge cell that has generated the sustain discharge is maintained while the erase lamp voltage L3 applied to scan electrode SC1 to scan electrode SCn rises above the discharge start voltage.
  • a weak discharge is continuously generated between the electrode SUi and the scan electrode SCi.
  • the charged particles generated by the weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi.
  • the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi are the difference between the voltage applied to the scan electrode SCi and the discharge start voltage, for example, while leaving the positive wall voltage on the data electrode Dk. It is weakened to the level of (Voltage Vers ⁇ discharge start voltage).
  • this discharge is referred to as “erase discharge”.
  • the selective initializing waveform is applied to all the scan electrodes 22.
  • This selective initialization waveform is a drive voltage waveform in which the first half of the forced initialization waveform is omitted.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm.
  • the voltage falls below the discharge start voltage (for example, voltage 0 (V)) toward negative voltage Vi4 exceeding the discharge start voltage with the same gradient as the down-ramp voltage L2.
  • a down-ramp voltage L4 is applied.
  • the above waveform is a selective initialization waveform in which an initialization discharge is generated only in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield.
  • the operation of applying the selective initialization waveform to the scan electrode 22 is the selective initialization operation.
  • the selective initialization waveform generated during the initialization period of the subfield SF1 and the selective initialization waveform generated during the initialization period of the subfield SF2 have different waveform shapes.
  • the selective initialization waveform generated in the initialization period of the subfield SF1 does not generate discharge in the first half of the initialization period, and the operation in the latter half of the initialization period is the selective initialization operation in the initialization period of the subfield SF2. Is substantially equivalent. Therefore, in the third embodiment, the initialization waveform having the up-ramp voltage L1 'and the down-ramp voltage L2 generated during the initialization period of the subfield SF1 is used as the selective initialization waveform.
  • a drive voltage waveform similar to that in the address period of the subfield SF1 is applied to each electrode, and an address operation for accumulating wall voltage on each electrode of the discharge cell to emit light is performed.
  • the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • a sustain discharge is generated in a discharge cell that has generated an address discharge in the address period.
  • each subfield after subfield SF3 In the initialization period and address period of each subfield after subfield SF3, the same drive voltage waveform as that in the initialization period and address period of subfield SF2 is applied to each electrode. In the sustain period of each subfield after subfield SF3, the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses generated.
  • a pre-reset period is provided after the sustain period in the subfield immediately before the specific cell initialization subfield.
  • this subfield is subfield SF8 which is the last subfield of one field.
  • This pre-reset period has a function for stabilizing the initialization operation in the subfield SF1 of the subsequent field.
  • a first ramp voltage hereinafter referred to as “down-ramp voltage L5”
  • a second ramp voltage hereinafter referred to as “down-ramp voltage L6”.
  • a third ramp voltage hereinafter referred to as “down-ramp voltage L6 ′”
  • the voltage 0 (V) is applied to the sustain electrode 23 and the data electrode 32.
  • the down ramp voltage L5 first voltage that falls on the scan electrode 22 from the voltage 0 (V) toward the negative voltage Vi4 at the same gradient as the down ramp voltage L2 (for example, about ⁇ 1.0 V / ⁇ sec). (Gradient voltage) is applied.
  • a sustain discharge is generated in the sustain period of the sustain cell immediately before the pre-reset period, that is, in the sustain period of subfield SF8.
  • a weak discharge serving as a first auxiliary discharge is generated between the scan electrode 22 and the data electrode 32. At this time, since this discharge is generated between the electrodes facing each other, it becomes a counter discharge.
  • the voltage applied to the scan electrode 22 is returned to voltage 0 (V), and a positive voltage (voltage Vs in FIG. 17) is applied to the sustain electrode 23.
  • scan electrode 22 (scan electrode SC (2 + 2 ⁇ N in the example shown in FIG. 17) to which a forced initializing waveform is applied in the initializing period of subfield SF1 is applied from voltage 0 (V) to negative polarity.
  • a down-ramp voltage L6 (second ramp voltage) that decreases toward the voltage Vi4 at the same gradient as the down-ramp voltage L2 (for example, about ⁇ 1.0 V / ⁇ sec) is applied. That is, the positive voltage Vs is applied to the sustain electrode 23 and the down-ramp voltage is applied to the scan electrode 22 in the discharge cell that performs the forced initializing operation in the initializing period of the specific cell initializing subfield immediately after the pre-reset period. L6 is applied.
  • a weak discharge serving as a second auxiliary discharge is generated in the discharge cell formed on the scan electrode SC (2 + 2 ⁇ N).
  • a positive wall voltage is formed on the scan electrode SC (2 + 2 ⁇ N)
  • a negative wall voltage is formed on the sustain electrode SU (2 + 2 ⁇ N).
  • a wall voltage can be formed. Note that by applying the voltage Vs to the sustain electrode 23, the second auxiliary discharge can be generated even in the discharge cell in which the first auxiliary discharge has occurred.
  • the positive voltage (voltage Vs in FIG. 17) applied to the sustain electrode 23 during the period when the down-ramp voltage L6 is applied to the scan electrode 22 is the positive voltage applied to the sustain electrode 23 during the selective initialization period.
  • the voltage is higher than (voltage Ve in FIG. 17).
  • the voltage applied to the sustain electrode 23 during the period in which the down-ramp voltage L5 is applied to the scan electrode 22 is the sustain electrode during the period in which the down-ramp voltage L6 is applied to the scan electrode 22.
  • the voltage is lower than the positive polarity voltage applied to 23. Accordingly, FIG. 17 shows an example in which the voltage is 0 (V), but this voltage is not necessarily limited to the voltage 0 (V). For example, a negative voltage of about several volts (for example, Up to about ⁇ 10 (V)).
  • a voltage which is a predetermined positive voltage is applied to scan electrode 22 (in the example shown in FIG. 17, scan electrode SC (1 + 2 ⁇ N)) to which a selective initializing waveform is applied in the subsequent initializing period of subfield SF1.
  • Vsc is applied.
  • a down-ramp voltage L6 '(third ramp voltage) is applied from the voltage Vsc toward the voltage Vi5 with the same gradient as the down-ramp voltage L6 and a voltage drop for the same time as the down-ramp voltage L6. Since the voltage Vi5 is equal to the voltage obtained by superimposing the negative voltage Vi4 on the voltage Vsc, the voltage Vi5 is higher than the voltage Vi4 that is the lowest voltage of the down-ramp voltage L6.
  • the discharge cell to which the down-ramp voltage L6 ′ is applied (in the example shown in FIG. 17, the scan electrode SC (2 + 2 No discharge is substantially generated in the discharge cell formed on ⁇ N).
  • the voltage Vd is 60 (V).
  • each voltage value, gradient, and the like are desirably set optimally based on the discharge characteristics of panel 10 and the specifications of the plasma display device.
  • the configuration of the plasma display device in the third embodiment is the same as the configuration of the plasma display device shown in FIG.
  • the configuration that is not described below is the same as that in the first embodiment or the second embodiment.
  • FIG. 18 is a circuit diagram showing a configuration example of scan electrode drive circuit 143 according to Embodiment 3 of the present invention.
  • Scan electrode driving circuit 143 includes sustain pulse generation circuit 150 that generates a sustain pulse, initialization waveform generation circuit 151 that generates an initialization waveform, and scan pulse generation circuit 152 that generates a scan pulse.
  • Each output terminal of scan pulse generating circuit 152 is connected to each of scan electrode SC1 through scan electrode SCn of panel 10.
  • the voltage input to scan pulse generation circuit 152 is referred to as “reference potential A”.
  • the operation for turning on the switching element is expressed as “on”
  • the operation for cutting off the switching element is expressed as “off”
  • the signal for turning on the switching element is expressed as “Hi”
  • the signal for turning off is expressed as “Lo”.
  • FIG. 18 details of the signal path of the control signal (timing signal supplied from the timing generation circuit 42) input to each circuit are omitted.
  • FIG. 18 shows a circuit using a negative voltage Va (for example, Miller integrating circuit 154), a circuit using sustain voltage generating circuit 150, and a voltage Vr (for example, Miller integrating circuit 154).
  • Miller integration circuit 153 a circuit using voltage Vers (for example, Miller integration circuit 155) is a separation circuit using switching element Q7 for electrically separating.
  • the circuit and a circuit using a voltage Vers having a voltage lower than the voltage Vr (for example, the Miller integration circuit 155) 2 shows a separation circuit using a switching element Q6 for electrically separating the two.
  • the sustain pulse generation circuit 150 includes a power recovery circuit 156 and a clamp circuit 157. Then, similarly to sustain pulse generating circuit 50 shown in the first embodiment, each switching element is switched based on a timing signal output from timing generating circuit 42 to generate a sustain pulse.
  • the initialization waveform generation circuit 151 includes a Miller integration circuit 153, a Miller integration circuit 154, and a Miller integration circuit 155.
  • the input terminal of Miller integrating circuit 153 is shown as input terminal IN1
  • the input terminal of Miller integrating circuit 154 is shown as input terminal IN2
  • the input terminal of Miller integrating circuit 155 is shown as input terminal IN3.
  • Miller integrating circuit 153 and Miller integrating circuit 155 generate a rising ramp voltage
  • Miller integrating circuit 154 generates a falling ramp voltage.
  • Miller integrating circuit 153 includes switching element Q1, capacitor C1, and resistor R1, and during initialization operation, reference potential A of scan electrode driving circuit 143 is gradually ramped up to voltage Vi2 ′ (eg, 1.3 V). To increase the ramp voltage L1 ′.
  • Miller integrating circuit 155 includes switching element Q3, capacitor C3, and resistor R3. At the end of the sustain period, Miller integrating circuit 155 sets reference potential A to voltage Vers with a steeper slope (eg, 10 V / ⁇ sec) than rising ramp voltage L1 ′. The erase ramp voltage L3 is generated.
  • Miller integrating circuit 154 includes switching element Q2, capacitor C2, and resistor R2, and during initialization operation, reference potential A gradually ramps up to voltage Vi4 (for example, with a gradient of ⁇ 1.0 V / ⁇ sec).
  • the ramp down voltage L2, the ramp down voltage L4, the ramp down voltage L5, and the ramp down voltage L6 are generated.
  • Scan pulse generation circuit 152 includes switching elements QH1 to QHn and switching elements QL1 to QLn for applying a scan pulse to each of n scan electrodes SC1 to SCn.
  • the other terminal of the switching element QHj is the input terminal INb, and the other terminal of the switching element QLj is the input terminal INa.
  • switching elements QH1 to QHn and the switching elements QL1 to QLn are integrated into a plurality of outputs and integrated into an IC.
  • This IC is a scanning IC.
  • the scan pulse generation circuit 152 includes a switching element Q5 for connecting the reference potential A to the negative voltage Va in the writing period, a power supply VSC that generates the voltage Vsc and superimposes the voltage Vsc on the reference potential A, a reference A diode Di31 and a capacitor C31 for applying a voltage Vc generated by superimposing the voltage Vsc on the potential A to the input terminal INb are provided.
  • the voltage Vc is input to the input terminals INb of the switching elements QH1 to QHn
  • the reference potential A is input to the input terminals INa of the switching elements QL1 to QLn.
  • the switching element Q5 in the address period, the switching element Q5 is turned on to make the reference potential A equal to the negative voltage Va, and the negative voltage Va is applied to the input terminal INa. Then, the voltage Vc (voltage Vcc shown in FIG. 17) which is the voltage Va + voltage Vsc is applied to the input terminal INb. Then, based on the image data, for the scan electrode SCi to which the scan pulse is applied, the switching element QHi is turned off and the switching element QLi is turned on, so that the scan electrode SCi has a negative polarity via the switching element QLi. A scan pulse voltage Va is applied.
  • FIG. 19 is a timing chart for explaining an example of the operation of scan electrode drive circuit 143 in the specific cell initialization period in the third embodiment of the present invention.
  • the scan electrode 22 to which the forced initialization waveform is applied is represented as “scan electrode SCx”
  • the scan electrode 22 to which the selective initialization waveform is applied is represented as “scan electrode SCy”.
  • the pre-reset period is divided into five periods indicated by periods T12 to T16, and the specific cell initialization period (initialization period of subfield SF1) is divided into four periods indicated by periods T1 to T4.
  • a period during which the erasing ramp voltage L3 is divided is shown as a period T11, and each period will be described.
  • the voltage Vi1 is equal to the voltage Vsc
  • the voltage Vi2 is equal to the voltage Vsc + the voltage Vr
  • the voltage Vi2 ′ is equal to the voltage Vr
  • the voltage Vi3 is the voltage Vs used when generating the sustain pulse.
  • the voltage Vi4 is equal to the negative voltage Va.
  • a signal for turning on the switching element is represented as “Hi”
  • a signal for turning off is represented as “Lo”.
  • FIG. 19 shows an example in which the voltage Vs is set to a voltage value higher than the voltage Vsc, the voltage Vs and the voltage Vsc may be equal to each other, or the voltage Vs May be a voltage value lower than the voltage Vsc.
  • the switching element Q13 of the clamp circuit 157 of the sustain pulse generation circuit 150 is turned off, the switching element Q14 is turned on, and the reference potential A is set to voltage 0 (V). Further, switching element QH1 to switching element QHn are turned off, switching element QL1 to switching element QLn are turned on, and reference potential A, that is, voltage 0 (V) is applied to scan electrode SC1 to scan electrode SCn. Further, the switching element Q6 is turned off to electrically isolate the Miller integrating circuit 155 from the reference potential A. Although not shown, the switching element Q7 is turned on and the Miller integrating circuit 153 is connected to the reference potential A.
  • the switching element QHy connected to the scan electrode SCy is kept off, and the switching element QLy is kept on.
  • the reference potential A that is, the voltage 0 (V) is applied to the scan electrode SCy to which the selective initialization waveform is applied.
  • Period T2 In the period T2, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T1. That is, the switching element QHx connected to the scan electrode SCx is kept on, the switching element QLx is kept off, and the switching element QHy connected to the scan electrode SCy is kept off. Element QLy remains on.
  • the input terminal IN1 of Miller integrating circuit 153 that generates up-ramp voltage L1 ' is set to "Hi". Specifically, a predetermined constant current is input to the input terminal IN1. As a result, a constant current flows toward the capacitor C1, the source voltage of the switching element Q1 increases in a ramp shape, and the reference potential A starts to increase in a ramp shape from the voltage 0 (V). This voltage increase continues until the input terminal IN1 is set to “Hi” or until the reference potential A reaches the voltage Vr.
  • the up-ramp voltage L1 ' is applied to the scan electrode SCy as it is.
  • scan electrode SCx has a voltage Vsc superimposed on this up-ramp voltage L1 ′, that is, voltage Vi1 (in the third embodiment, voltage Vsc).
  • An up-ramp voltage L1 that rises from voltage equal to voltage Vi2 is applied.
  • Period T4 In the period T4, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T3. Although not shown, switching element Q7 is turned off to electrically isolate Miller integrating circuit 153 and sustain pulse generating circuit 150 from reference potential A.
  • the input terminal IN2 of Miller integrating circuit 154 that generates down-ramp voltage L2 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the output voltage of the scan electrode driving circuit 143 also decreases in a ramp shape toward the negative voltage Vi4. Begin to. This voltage drop continues until the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.
  • a constant current to be input to the input terminal IN2 is generated so that the gradient of the ramp voltage becomes a desired value (for example, -1.0 V / ⁇ sec).
  • the input terminal IN2 is set to “Lo”. Specifically, the constant current input to the input terminal IN2 is stopped. Thus, the operation of Miller integrating circuit 154 is stopped.
  • the ramp-down voltage L2 that decreases from the voltage Vi3 (equal to the voltage Vs in the third embodiment) toward the negative voltage Vi4 is generated and applied to the scan electrodes SC1 to SCn.
  • the switching element Q5 When the input terminal IN2 is set to “Lo” and the operation of the Miller integrating circuit 154 is stopped, the switching element Q5 is turned on to set the reference potential A to the voltage Va. Further, switching elements QH1 to QHn are turned on, and switching elements QL1 to QLn are turned off.
  • the voltage Vc obtained by superimposing the voltage Vsc on the reference potential A that is, the voltage Vcc (equal to the voltage Va + voltage Vsc in the third embodiment) is applied to the scan electrodes SC1 to SCn to prepare for the subsequent address period.
  • the forced initializing waveform and the selective initializing waveform are generated in the initializing period of the specific cell initializing subfield in this way. Then, by controlling each of switching element QHx and switching element QHy, and switching element QLx and switching element QLy, a forced initialization waveform is applied to scan electrode SCx, and a selective initialization waveform is applied to scan electrode SCy.
  • the down-ramp voltage L2 and the down-ramp voltage L4 may be configured to fall to the voltage Va as shown in FIG. 19, but for example, the lowered voltage superimposes a preset voltage Vset2 on the voltage Va. The descent may be stopped at the time when the voltage reached is reached. Further, the down-ramp voltage L2 and the down-ramp voltage L4 may be configured to increase immediately after reaching a preset voltage. For example, when the decreasing voltage reaches a preset voltage, Thereafter, the voltage may be maintained for a certain period.
  • Period T11 In the period T11, the switching elements QH1 to QHn are turned off, the switching elements QL1 to QLn are turned on, and the reference potential A is connected to the scan electrodes SC1 to SCn. Further, the switching element Q6 is turned on, and the Miller integrating circuit 155 that generates the erasing ramp voltage L3 is connected to the reference potential A.
  • input terminal IN3 of Miller integrating circuit 155 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN3. As a result, a constant current flows toward the capacitor C3, the source voltage of the switching element Q3 increases in a ramp shape, and the reference potential A starts to increase in a ramp shape from the voltage 0 (V). This voltage increase continues until the input terminal IN3 is set to “Hi” or until the reference potential A reaches the voltage Vers.
  • the erase ramp voltage L3 rising from the voltage 0 (V) toward the voltage Vers is generated and applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vers may be a voltage equal to or higher than the voltage Vs, or may be a voltage equal to or lower than the voltage Vs.
  • the input terminal IN3 is set to “Lo”. Specifically, the constant current input to the input terminal IN3 is stopped. Thus, the operation of Miller integrating circuit 155 is stopped. Further, the switching element Q6 is turned off to electrically isolate the Miller integrating circuit 155 from the reference potential A. In addition, switching elements QH1 to QHn and switching elements QL1 to QLn maintain the same state as period T11. Although not shown, the switching element Q13 of the clamp circuit 157 of the sustain pulse generating circuit 150 is turned off, the switching element Q14 is turned on, and the reference potential A is connected to 0 (V). As a result, the voltage of scan electrode SC1 through scan electrode SCn drops to the voltage 0 (V) which is the base potential.
  • the input terminal IN2 of Miller integrating circuit 154 that generates down-ramp voltage L5 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the output voltage of the scan electrode driving circuit 143 also decreases in a ramp shape toward the negative voltage Vi4. Begin to. This voltage drop continues until the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.
  • the ramp-down voltage L5 that decreases from the voltage 0 (V), which is the base potential, toward the negative voltage Vi4 is generated and applied to scan electrode SC1 through scan electrode SCn.
  • the input terminal IN2 of the Miller integrating circuit 154 that generates the down-ramp voltage L6 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the reference potential A decreases in a ramp shape from the voltage 0 (V) toward the negative voltage Vi4. Begin to. This voltage drop continues until the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.
  • a constant current to be input to the input terminal IN2 is generated so that the gradient of the ramp voltage becomes a desired value (for example, -1.0 V / ⁇ sec).
  • the down-ramp voltage L6 that decreases from the voltage 0 (V) that is the base potential toward the negative voltage Vi4 is generated.
  • the down-ramp voltage L6 is applied to the scan electrode SCx as it is.
  • the scan electrode SCy has a voltage obtained by superimposing the voltage Vsc on the down-ramp voltage L6, that is, the voltage Vi1 (in the third embodiment, the voltage Vsc). Equal to) to a voltage Vi5 (in the third embodiment, equal to voltage Vsc ⁇ voltage Va), a falling ramp voltage L6 ′ is applied.
  • the down-ramp voltage L6 that decreases from the voltage 0 (V) toward the negative voltage Vi4 is generated and applied to the scan electrode SCx. Further, a down-ramp voltage L6 'that decreases from the voltage Vsc toward the voltage Vi5 is generated and applied to the scan electrode SCy.
  • the down-ramp voltage L5 and the down-ramp voltage L6 may be configured to decrease to the voltage Va as shown in FIG. 19, but for example, the decreasing voltage superimposes a preset voltage Vset2 on the voltage Va.
  • the descent may be stopped at the time when the voltage reached is reached.
  • the down-ramp voltage L5, the down-ramp voltage L6, and the down-ramp voltage L6 ′ may increase immediately after reaching a preset voltage. For example, a decreasing voltage is set in advance. After reaching the voltage, the voltage may be maintained for a certain period.
  • a specific cell initialization having a specific cell initialization period in which a forced initialization waveform is applied to a predetermined scan electrode 22 and a selective initialization waveform is applied to another scan electrode 22.
  • a subfield and a selective initialization subfield having a selective initialization period in which a selective initialization waveform is applied to all the scan electrodes 22 are provided.
  • the second field for applying the forced initializing waveform to the discharge cells formed on the even-numbered scan electrodes 22 in terms of arrangement is generated alternately.
  • the frequency of performing the forced initializing operation in each discharge cell can be set to once every two fields, so that the black cells are blacker than the configuration in which the forced initializing operation is performed on each discharge cell once per field.
  • the luminance (for example, the luminance of the gradation value “0”) can be reduced, and the contrast ratio of the display image can be improved.
  • a pre-reset period is provided after the sustain period in the last subfield of one field.
  • the down-ramp voltage L5 is applied to the scan electrode 22, and then the down-ramp voltage L6 is applied to the scan electrode 22 to which the forced initialization waveform is applied in the subsequent sub-field SF1 initialization period.
  • a down-ramp voltage L6 ′ is applied to scan electrode 22 to which a selective initialization waveform is applied in the initialization period of field SF1.
  • the initialization operation in the subfield SF1 of the subsequent field can be stabilized, and the subsequent write operation can be performed stably.
  • the third embodiment it is possible to increase the contrast ratio by reducing the black luminance of the image displayed on the panel 10, and to improve the image display quality in the plasma display device by stabilizing the writing operation.
  • the forced initializing discharge is generated only once in a plurality of fields in each discharge cell. Therefore, as in the problem shown in the first embodiment, a black image is obtained. Is continuously displayed on the panel 10 for a long time, the priming particles in the discharge cells are likely to be insufficient.
  • the above-described driving voltage waveform is applied to the panel 10 to drive the panel 10 and, similarly to the first embodiment, the black images are continuously displayed on the panel 10 for a predetermined time or more.
  • the subsequent first non-black image is displayed on the panel 10 as a switching image with low brightness.
  • the lighting rate L is detected, an image in which the lighting rate L is less than the lighting rate threshold value Lk is detected as a black image, and the black image is continuously displayed for a predetermined time (time threshold value Tk) or longer. Detect whether it is displayed on.
  • the first field of the non-black image first non-black image immediately after switching from the black image
  • time threshold value Tk time threshold value
  • the switching image only a predetermined subfield (subfield SF1 in the third embodiment) is turned on based on the image signal, and the other subfields (subfield SF2 to subfield SF8 in the third embodiment) are turned on. Displayed on the panel 10 without lighting.
  • the same effect as that shown in the first embodiment can be obtained. That is, when displaying a non-black image after continuously displaying a black image for a predetermined time (time threshold value Tk) or more, image quality deterioration when a discharge failure occurs in the switching image is less noticeable. it can. Further, the address discharge can be stably generated in the field after the switching image.
  • Embodiment 3 while applying the drive voltage waveform mentioned above to the panel 10 and driving the panel 10, the image display area of the panel 10 is divided
  • the image display area of the panel 10 is divided into a plurality of small areas, and the small area lighting rate LL is detected in each small area. Then, an image displayed in the small region (i, j) in which the small region lighting rate LL is less than the lighting rate threshold value Lk is detected as a black image, and the black image is equal to or longer than a predetermined time (time threshold value Tk). It is detected whether or not the images are continuously displayed in the small area (i, j). Then, a small area (i, j) in which black images are continuously displayed for a predetermined time or longer (images in which the small area lighting rate LL is less than the lighting rate threshold value Lk is continuously displayed for a time threshold value Tk or longer.
  • the first field image of the image having the non-black image in the small area (i, j) is set as the “switching image”.
  • the “switched image” only a predetermined subfield (subfield SF1 in the third embodiment) is turned on based on the image signal in the small area (i, j), and other subfields (third embodiment). Then, the subfields SF2 to SF8) are turned off, and in the small areas other than the small areas (i, j), the lighting and non-lighting of each subfield is controlled based on the image signal to display an image on the panel 10. To do.
  • a forced initialization waveform is applied to odd-numbered scan electrodes SC (1 + 2 ⁇ N) in terms of arrangement in the specific cell initialization period of the first field, and the second field is specified.
  • the configuration in which the forced initializing waveform is applied to the even-numbered scan electrodes SC (2 + 2 ⁇ N) in the layout has been described.
  • the layout is viewed in the layout.
  • a forced initializing waveform is applied to the even-numbered scan electrode SC (2 + 2 ⁇ N), and the odd-numbered scan electrode SC (1 + 2 ⁇ N) is forcibly arranged in the specific cell initializing period of the second field. It may be configured to apply an initialization waveform.
  • the forced initialization waveform shown in the third embodiment is not limited to the waveform shapes shown in FIGS.
  • the forced initializing waveform may be any waveform as long as the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the configuration in which the selective initialization waveform (down-ramp voltage L4) generated in the selective initialization period and the down-ramp voltage L5 generated in the pre-reset period are all generated with the same gradient has been described.
  • the ramp voltage L4 and the down ramp voltage L5 are not limited to this waveform shape.
  • the down-ramp voltage L4 and the down-ramp voltage L5 may have any waveform shape as long as the waveform generates the initializing discharge only in the discharge cells that have generated the sustain discharge in the immediately preceding sustain period.
  • the down-ramp voltage L4 and the down-ramp voltage L5 may be divided into a plurality of periods, and the down-ramp voltage L4 and the down-ramp voltage L5 may be generated by changing the gradient in each period.
  • the present invention is not limited to this configuration.
  • a field having a specific cell initialization period in which a forced initialization waveform is applied to scan electrode SC (1 + 3 ⁇ N) and a specific cell initialization period in which a forced initialization waveform is applied to scan electrode SC (2 + 3 ⁇ N) And a field having a specific cell initialization period in which a forced initialization waveform is applied to scan electrode SC (3 + 3 ⁇ N) are sequentially generated, and forced initialization is performed once every three fields in each discharge cell. It is good also as a structure which performs an operation. Or it is good also as a structure which performs a forced initialization operation
  • a new field may be provided in addition to the above-described two types of fields (first field and second field).
  • first field and second field For example, a configuration may be adopted in which a third field having all subfields as selective initialization subfields is provided between the first field and the second field. Even with this configuration, the black luminance of the display image can be further reduced.
  • a fourth field in which the all-cell initializing subfield that performs the forced initializing operation on all the discharge cells is set as the subfield SF1 may be provided between the first field and the second field.
  • each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the number of subfields and the luminance weight of each subfield are not limited to the values shown in the embodiment of the present invention, and the subfield configuration may be switched based on an image signal or the like. Good.
  • the first subfield (subfield SF1) of one field is a specific cell initialization subfield and a pre-reset period is provided in the last subfield of one field (for example, subfield SF8)
  • the specific cell initialization subfield may be subfield SF2 or a subsequent subfield.
  • the pre-reset period may be omitted.
  • the subfield having the pre-reset period is the subfield immediately before the specific cell initialization subfield.
  • a pre-reset period is provided after the sustain period of subfield SF1.
  • timing chart shown in FIG. 19 is merely an example in Embodiment 3, and the present invention is not limited to these timing charts.
  • the number of subfields constituting one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be further increased by increasing the number of subfields to more than eight.
  • each circuit block shown in the first to third embodiments may be configured as an electric circuit that performs each operation shown in the embodiment, or may perform the same operation. It may be configured using a programmed microcomputer or the like.
  • the drive circuits described in each embodiment are merely examples, and the configuration of each drive circuit is not limited to the configuration described in the embodiments.
  • scan electrode SC1 to scan electrode SCn are divided into a first scan electrode group and a second scan electrode group, and an address period is a scan electrode belonging to the first scan electrode group.
  • two-phase driving which includes a first address period in which a scan pulse is applied to each of the first and second address periods in which a scan pulse is applied to each of the scan electrodes belonging to the second scan electrode group.
  • the present invention can also be applied to a driving method.
  • the scan electrode and the scan electrode are adjacent to each other, and the sustain electrode and the sustain electrode are adjacent to each other, that is, the arrangement of the electrodes provided on the front plate is “... , Scan electrode, sustain electrode, sustain electrode, scan electrode, scan electrode,...
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 24 of 1024. It is just an example. The present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with the characteristics of the panel and the specifications of the plasma display device. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained. Also, the number of subfields constituting one field, the luminance weight of each subfield, etc. are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on the image signal or the like. It may be configured to switch.
  • the present invention makes it possible to perform a stable writing operation while reducing the frequency of forced initialization operation, and can suppress the black luminance and increase the contrast of a display image. Useful as a device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

 プラズマディスプレイパネルに画像を表示する際に、強制初期化動作を行わずに安定した書込み動作を行うことを可能にし、黒輝度を抑えて表示画像のコントラストを高める。そのために、維持期間において、第1の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧以上となり、かつ、第2の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧とデータ電極を陰極とし走査電極を陽極とする放電開始電圧との和以下となるように、各電極に印加する電圧を設定する。そして、画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続してプラズマディスプレイパネルに表示されたときには、黒画像から切り替わった後の最初の非黒画像を、所定のサブフィールドだけを点灯する切替画像にしてプラズマディスプレイパネルに表示する。

Description

プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
 本発明は、交流面放電型のプラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置に関する。
 表示デバイスとして代表的なプラズマディスプレイパネル(以下、「パネル」と略記する)は、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、1対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
 背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
 そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光してカラーの画像表示を行う。
 パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光と非発光とを制御する。そして、1フィールドに発生する発光の回数を制御することにより階調表示を行う。
 各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間には初期化動作を行い、書込み期間には書込み動作を行い、維持期間には維持動作を行う。
 初期化期間における初期化動作では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子(放電を発生させるための励起粒子)を発生する。
 初期化動作には、直前のサブフィールドの動作にかかわらず各放電セルに初期化放電を発生する強制初期化動作と、直前のサブフィールドで書込み放電を発生した放電セルだけに初期化放電を発生する選択初期化動作がある。
 書込み期間における書込み動作では、表示する画像に応じて放電セルで選択的に書込み放電を発生し、放電セル内に壁電荷を形成する。書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する。
 維持期間における維持動作では、サブフィールド毎に定められた輝度重みにもとづく数の維持パルスを、走査電極と維持電極とからなる表示電極対に交互に印加し、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる(以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す)。これにより、各放電セルを、輝度重みに応じた輝度で発光させる。この維持放電による蛍光体層の発光は階調表示に関係する発光であり、それ以外の発光は階調表示に関係しない発光である。それ以外の発光の一例として、強制初期化動作によって生じる発光がある。
 このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
 パネルにおける画像表示品質を高める上で重要な要因の1つにコントラストの向上がある。そして、サブフィールド法の1つとして、階調表示に関係しない発光を極力減らし、最も低い階調である黒(階調値「0」)を表示する際の輝度を下げ、コントラスト比を向上させる駆動方法が開示されている。
 この駆動方法では、緩やかに変化する傾斜波形電圧を用いて強制初期化動作を行う。そして、1フィールドを構成する複数のサブフィールドのうち、1つのサブフィールドの初期化期間では強制初期化動作を行い、他のサブフィールドの初期化期間では選択初期化動作を行う。こうして、強制初期化動作を行う回数を1フィールドに1回にする。
 維持放電を発生しない黒を表示する領域の輝度(以下、「黒輝度」と略記する)は画像の表示に関係のない発光、例えば、強制初期化動作による初期化放電によって生じる発光等によって変化する。そして、上述の駆動方法では、黒を表示する領域における発光は全ての放電セルに初期化放電を発生する強制初期化動作を行うときの微弱発光だけとなる。これにより、黒輝度を低減してコントラストの高い画像を表示することが可能になる(例えば、特許文献1参照)。
 また、表示電極対をn分割し、強制初期化動作を行う回数をnフィールドに1回とすることで、階調表示に関係しない発光をさらに減らして黒輝度をさらに下げ、コントラストをさらに向上させる駆動方法が開示されている(例えば、特許文献2参照)。
 特許文献2に記載の駆動方法を用いれば、特許文献1に記載の駆動方法よりも、単位時間(例えば、1秒間)あたりの強制初期化動作の回数を低減し、黒輝度をさらに下げることができる。
 しかしながら、強制初期化動作には、続く書込み期間において書込み放電を発生するために必要な壁電荷を放電セル内に蓄積する働き、および、放電遅れ時間を短くして書込み放電を確実に発生させるためのプライミング粒子を発生する働きがある。放電遅れ時間とは、放電セルに印加する電圧が放電開始電圧を超えてから実際に放電が発生するまでに要する時間のことであり、放電遅れ時間が長くなるほど放電の発生は不安定となる。
 そのため、強制初期化動作を省略すると、書込み放電の放電遅れ時間が長くなって書込み動作が不安定になったり、あるいは、書込み放電が発生しない等の動作不良が発生して、正常な画像表示ができなくなる。
 したがって、特許文献2に記載の駆動方法であっても、強制初期化動作を行う必要があり、その結果、維持放電を発生せず黒を表示する放電セルにおいても、強制初期化動作に起因する発光が発生する。
 このように、従来技術では、強制初期化動作を省略することは困難である。これは黒を表示するべき放電セルであっても発光が発生することを意味しており、そのためコントラストの向上には限界があった。
特開2000-242224号公報 特開2006-091295号公報
 本発明は、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、画像信号を、サブフィールド毎の点灯・非点灯を制御する画像データに変換し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルに画像データにもとづき画像を表示するプラズマディスプレイ装置の駆動方法である。この駆動方法では、書込み期間においては走査電極に走査パルスを印加するとともにデータ電極に書込みパルスを印加して放電セルに選択的に書込み放電を発生し、維持期間においては輝度重みに応じた数の維持パルスを走査電極と維持電極とに交互に印加して書込み放電を発生した放電セルに維持放電を発生し、消去期間においては走査電極に傾斜波形電圧を印加して直前の書込み期間で書込み放電を発生した放電セルだけに選択的に消去放電を発生する。そして、維持期間において走査電極に印加する維持パルスの低圧側電圧からデータ電極に印加する電圧を減じた電圧を第1の電圧とし、維持期間において走査電極に印加する維持パルスの高圧側電圧からデータ電極に印加する電圧を減じた電圧を第2の電圧とし、書込み期間において走査電極に印加する走査パルスの低圧側電圧からデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第3の電圧とするとき、第1の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電の放電開始電圧以上となるように各電極に印加する電圧を設定するとともに、第2の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電の放電開始電圧とデータ電極を陰極とし走査電極を陽極とする放電の放電開始電圧との和未満となるように各電極に印加する電圧を設定する。さらに、画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続してパネルに表示されたときには、黒画像から切り替わった後の最初の非黒画像を、所定のサブフィールドだけを点灯する切替画像にしてパネルに表示する。
 これにより、強制初期化動作を行わずに安定した書込み動作を行うことが可能となり、黒輝度を低減して表示画像のコントラストを高めることができる。さらに、黒画像を連続してパネルに長時間表示した後においても、安定に書込み動作を行うことが可能となる。これにより、プラズマディスプレイ装置における画像表示品質を高めることが可能となる。
 また、本発明のプラズマディスプレイ装置の駆動方法では、画像データにもとづき、1フィールドを構成する複数のサブフィールドのうちの少なくとも1つのサブフィールドで点灯する放電セルの数を検出し、パネルの画像表示領域における放電セルの数に対する上述した点灯する放電セルの数の割合を点灯率とし、この点灯率を点灯率しきい値と比較し、点灯率が点灯率しきい値未満となる画像を黒画像とし、点灯率が点灯率しきい値以上となる画像を非黒画像としてもよい。
 また、本発明のプラズマディスプレイ装置の駆動方法では、黒画像がパネルに連続して表示される時間を計測して黒画像継続時間とし、黒画像継続時間と時間しきい値とを比較することで、黒画像が所定の時間以上連続してパネルに表示されたことを検出してもよい。
 また、本発明のプラズマディスプレイ装置の駆動方法では、切替画像をパネルに表示するときには、輝度重みが最も低いサブフィールドを含む所定のサブフィールドだけを画像データにもとづき点灯し、所定のサブフィールドを除くサブフィールドは非点灯にしてもよい。
 また、本発明のプラズマディスプレイ装置の駆動方法では、パネルの画像表示領域を複数の小領域に分割し、小領域のそれぞれにおいて画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続して表示された小領域においては、黒画像から切り替わった後の最初の非黒画像を表示する際に、所定のサブフィールドだけを点灯してもよい。
 また、本発明は、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルと、パネルを駆動してパネルに画像を表示する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置において、駆動回路は、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、書込み期間においては走査電極に走査パルスを印加するとともにデータ電極に書込みパルスを印加して放電セルに選択的に書込み放電を発生し、維持期間においては輝度重みに応じた数の維持パルスを査電極と維持電極とに交互に印加して書込み放電を発生した放電セルに維持放電を発生し、消去期間においては走査電極に傾斜波形電圧を印加して直前の書込み期間で書込み放電を発生した放電セルだけに選択的に消去放電を発生する。そして、維持期間において走査電極に印加する維持パルスの低圧側電圧からデータ電極に印加する電圧を減じた電圧を第1の電圧とし、維持期間において走査電極に印加する維持パルスの高圧側電圧からデータ電極に印加する電圧を減じた電圧を第2の電圧とし、書込み期間において走査電極に印加する走査パルスの低圧側電圧からデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第3の電圧とするとき、第1の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電の放電開始電圧以上となるように各電極に印加する電圧を設定するとともに、第2の電圧から第3の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電の放電開始電圧とデータ電極を陰極とし走査電極を陽極とする放電の放電開始電圧との和未満となるように各電極に印加する電圧を設定する。さらに、画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続してパネルに表示されたときには、黒画像から切り替わった後の最初の非黒画像を、所定のサブフィールドだけを点灯する切替画像にしてパネルに表示する。
 これにより、強制初期化動作を行わずに安定した書込み動作を行うことが可能となり、黒輝度を低減して表示画像のコントラストを高めることができる。さらに、黒画像を連続してパネルに長時間表示した後においても、安定に書込み動作を行うことが可能となる。これにより、プラズマディスプレイ装置における画像表示品質を高めることが可能となる。
 また、本発明のプラズマディスプレイ装置において、駆動回路は、パネルの画像表示領域を複数の小領域に分割し、小領域のそれぞれにおいて画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続して表示された小領域においては、黒画像から切り替わった後の最初の非黒画像を表示する際に、所定のサブフィールドだけを点灯する構成であってもよい。
 また、本発明は、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、画像信号を、サブフィールド毎の点灯・非点灯を制御する画像データに変換し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルに画像データにもとづき画像を表示するプラズマディスプレイ装置の駆動方法である。この駆動方法では、放電セルに初期化放電を発生する強制初期化波形と、直前のサブフィールドの維持期間に維持放電を発生した放電セルに初期化放電を発生する選択初期化波形とのいずれかを初期化期間に発生して走査電極に印加する。そして、特定の放電セルに強制初期化波形を印加して強制初期化動作を行う特定セル初期化期間を有する特定セル初期化サブフィールドを設ける。さらに、画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続してパネルに表示されたときには、黒画像から切り替わった後の最初の非黒画像を、所定のサブフィールドだけを点灯する切替画像にしてパネルに表示する。
 これにより、強制初期化動作の発生頻度を低減しつつ安定した書込み動作を行うことが可能となり、黒輝度を低減して表示画像のコントラストを高めることができる。さらに、黒画像を連続してパネルに長時間表示した後においても、安定に書込み動作を行うことが可能となる。これにより、プラズマディスプレイ装置における画像表示品質を高めることが可能となる。
 また、本発明のプラズマディスプレイ装置の駆動方法では、パネルの画像表示領域を複数の小領域に分割し、小領域のそれぞれにおいて画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続して表示された小領域においては、黒画像から切り替わった後の最初の非黒画像を表示する際に、所定のサブフィールドだけを点灯してもよい。
図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。 図4は、本発明の実施の形態1における第1の電圧V1、第2の電圧V2、第3の電圧V3の定義を説明するための波形図である。 図5は、放電開始電圧を簡易的に測定する方法の一例を示す図である。 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置の回路ブロック図である。 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる画像信号処理回路の一部を概略的に示す回路図である。 図8は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる制限処理部を概略的に示す回路図である。 図9は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる画像信号処理回路の動作の一例を概略的に示す図である。 図10は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる走査電極駆動回路の構成を概略的に示す回路図である。 図11は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いる維持電極駆動回路の構成を概略的に示す回路図である。 図12は、本発明の実施の形態1におけるプラズマディスプレイ装置のデータ電極駆動回路の構成を概略的に示す回路図である。 図13は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの画像表示領域における複数の小領域を説明するための図である。 図14は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いる画像信号処理回路の一部を概略的に示す回路図である。 図15は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いる画像信号処理回路の動作の一例を概略的に示す図である。 図16は、本発明の実施の形態3における強制初期化動作と選択初期化動作の発生パターンの一例を示す図である。 図17は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図18は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いる走査電極駆動回路の構成を概略的に示す回路図である。 図19は、本発明の実施の形態3における特定セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。
 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
 (実施の形態1)
 図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。パネル10は前面パネル20と背面パネル30とを有する。
 前面パネル20では、ガラス製の前面基板21上に、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして、走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
 この保護層26は、放電セルにおける放電開始電圧を下げて放電を発生しやすくするために、電子放出性能が高く耐久性に優れた酸化マグネシウム(MgO)を用いた材料で形成されている。
 背面パネル30では、ガラス製の背面基板31上にデータ電極32が複数形成されている。そして、データ電極32を覆うように誘電体層33が形成され、さらに誘電体層33上に井桁状の隔壁34が形成されている。隔壁34の側面および誘電体層33上には赤色(R)に発光する蛍光体層35R、緑色(G)に発光する蛍光体層35G、および青色(B)に発光する蛍光体層35Bが設けられている。以下、蛍光体層35R、蛍光体層35G、蛍光体層35Bをまとめて蛍光体層35とも記す。
 実施の形態1においては、赤色蛍光体としては、例えば(Y、Gd)BO:Euを主成分とする蛍光体を用い、緑色蛍光体としては、例えばZnSiO:Mnを主成分とする蛍光体を用い、青色蛍光体としては、例えばBaMgAl1017:Euを主成分とする蛍光体を用いている。しかし、本発明は蛍光体層35を形成する蛍光体が何ら上述の蛍光体に限定されるものではない。
 これら前面パネル20と背面パネル30とを、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
 放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。
 そして、これらの放電セルで放電を発生し、放電セルの蛍光体層35を発光(放電セルを点灯)することにより、パネル10にカラーの画像を表示する。
 なお、パネル10においては、表示電極対24が延伸する方向に配列された連続する3つの放電セル、すなわち、赤色(R)に発光する放電セルと、緑色(G)に発光する放電セルと、青色(B)に発光する放電セルの3つの放電セルで1つの画素が構成される。
 なお、パネル10の構造は上述したものに限られるわけではなく、例えば背面基板31はストライプ状の隔壁を備えたものであってもよい。
 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。
 パネル10には、水平方向(行方向)に延長されたn本の走査電極SC1~走査電極SCn(図1の走査電極22)およびn本の維持電極SU1~維持電極SUn(図1の維持電極23)が配列され、垂直方向(列方向)に延長されたm本のデータ電極D1~データ電極Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1~n)および維持電極SUiと1つのデータ電極Dj(j=1~m)とが交差した部分に放電セルが形成される。すなわち、1対の表示電極対24上には、m個の放電セルが形成され、m/3個の画素が形成される。そして、放電セルは放電空間内にm×n個形成され、m×n個の放電セルが形成された領域がパネル10の画像表示領域となる。例えば、画素数が1920×1080個のパネルでは、m=1920×3となり、n=1080となる。
 そして、例えば、データ電極Dp(p=3×q-2 : qはm/3以下の0を除く整数)を有する放電セルには赤の蛍光体が蛍光体層35Rとして塗布され、データ電極Dp+1を有する放電セルには緑の蛍光体が蛍光体層35Gとして塗布され、データ電極Dp+2を有する放電セルには青の蛍光体が蛍光体層35Bとして塗布されている。
 次に、パネル10を駆動するための駆動電圧波形とその動作の概要について説明する。
 実施の形態1におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10に画像を表示する。サブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。したがって、各フィールドはそれぞれ複数のサブフィールドを有する。そして、サブフィールド毎に各放電セルの点灯・非点灯を制御することによってパネル10に画像を表示する。
 輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「8」のサブフィールドは、輝度重み「1」のサブフィールドの約8倍の輝度で発光し、輝度重み「2」のサブフィールドの約4倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に発光させることによって、パネル10に様々な階調を表示し、画像を表示することができる。
 なお、実施の形態1において、それぞれのサブフィールドは、書込み期間、維持期間および消去期間を有する。そして、実施の形態1においては、強制初期化動作を行わない。強制初期化動作とは、それまでの放電の有無にかかわらず放電セルに強制的に初期化放電を発生する初期化動作のことである。
 書込み期間では、走査電極22に走査パルスを印加するとともにデータ電極32に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生する書込み動作を行う。書込み動作により、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する。
 維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極22および維持電極23に交互に印加する。この比例定数が輝度倍率である。例えば、輝度倍率が2倍のとき、輝度重み「2」のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。そして、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する。このように、放電セルに維持パルスを印加し、その放電セルの蛍光体層35を発光させる動作が維持動作である。
 なお、発光輝度を低く抑えるために、維持期間を省略したサブフィールドを設けてもよい。
 消去期間では、その消去期間が属するサブフィールドの書込み期間において書込み放電を発生した放電セルだけに消去放電を発生する。したがって、この消去放電は、書込み放電を発生した放電セルだけに選択的に発生する。この消去放電が発生することにより、書込み放電またはそれに続く維持放電で形成された壁電荷が消去され、続くサブフィールドにおける書込み放電に必要な壁電荷が各電極上に形成される。以下、これらの動作を「消去動作」とも記す。
 以下、実施の形態1では、1フィールドを10のサブフィールド(SF1、SF2、・・・、SF10)に分割し、各サブフィールドにはそれぞれ、(1、2、3、6、11、18、30、44、60、80)の輝度重みが設定されているものとする。
 しかし、実施の形態1は、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールドの構成を切り換える構成であってもよい。
 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する駆動電圧波形を概略的に示す図である。
 図3には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中から画像データ(サブフィールド毎の点灯・非点灯を示すデータ)にもとづき選択された電極を表す。
 また、図3には、サブフィールドSF1、サブフィールドSF2およびサブフィールドSF3の3つのサブフィールドの駆動電圧波形を主に示している。
 サブフィールドSF1の書込み期間では、データ電極D1~データ電極Dmには電圧0(V)を印加し、維持電極SU1~維持電極SUnには電圧Veを印加し、走査電極SC1~走査電極SCnには電圧Vcを印加する。
 次に、最初に書込み動作を行う1行目の走査電極SC1に負極性の電圧Vaの走査パルスを印加する。そして、データ電極D1~データ電極Dmのうちの1行目において発光するべき放電セルに対応するデータ電極Dkに正極性の電圧Vdの書込みパルスを印加する。
 電圧Vdの書込みパルスを印加した放電セルのデータ電極Dkと走査電極SC1との交差部の電圧差は、外部印加電圧の差(電圧Vd-電圧Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。これにより、データ電極Dkと走査電極SC1との電圧差が放電開始電圧VFdsを超え、データ電極Dkと走査電極SC1との間に放電が発生する。
 また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、維持電極SU1と走査電極SC1との電圧差は、外部印加電圧の差である(電圧Ve-電圧Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Veを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態とすることができる。
 これにより、データ電極Dkと走査電極SC1との間に発生する放電に誘発されて、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電が発生する。こうして、走査パルスと書込みパルスとが同時に印加された放電セル(点灯するべき放電セル)に書込み放電が発生する。書込み放電が発生した放電セルでは、走査電極SC1上に正極性の壁電圧が蓄積され、維持電極SU1上に負極性の壁電圧が蓄積され、データ電極Dk上にも負極性の壁電圧が蓄積される。
 この電極上の壁電圧とは、電極を覆う誘電体層25上、保護層26上、蛍光体層35上等に蓄積された壁電荷により生じる電圧を表す。
 このようにして、1行目において点灯するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極Dhと走査電極SC1との交差部の電圧は放電開始電圧VFdsを超えないので、書込み放電は発生しない。
 次に、2行目の走査電極SC2に走査パルスを印加するとともに、2行目において点灯するべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。これにより、データ電極Dkと走査電極SC2との間および維持電極SU2と走査電極SC2との間で書込み放電が発生し、走査電極SC2上に正の壁電圧が蓄積され、維持電極SU2上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。一方、書込みパルスを印加しなかったデータ電極Dhと走査電極SC2との交差部の電圧は放電開始電圧VFdsを超えないので、書込み放電は発生しない。このようにして、2行目において点灯するべき放電セルに書込み放電を発生し、各電極上に壁電圧を蓄積する書込み動作を行う。
 以下、同様の書込み動作を、3行目の走査電極SC3、4行目の走査電極SC4、・・・、(n-1)行目の走査電極SC(n-1)、n行目の走査電極SCnという順番で3行目の放電セルからn行目の放電セルに至るまで順次行い、サブフィールドSF1の書込み期間が終了する。
 ここで、以下の説明のために、第1の電圧V1、第2の電圧V2、第3の電圧V3を、次のように定義する。
 図4は、本発明の実施の形態1における第1の電圧V1、第2の電圧V2、第3の電圧V3の定義を説明するための波形図である。
 実施の形態1では、維持期間において、走査電極SCiに印加する維持パルスの低圧側電圧(図3、図4では、電圧0(V))からデータ電極Djに印加する電圧(図3、図4では、電圧0(V))を減じた電圧を第1の電圧V1とする。また、維持期間において、走査電極SCiに印加する維持パルスの高圧側電圧(図3、図4では、電圧Vs)からデータ電極Djに印加する電圧(図3、図4では、電圧0(V))を減じた電圧を第2の電圧V2とする。また、書込み期間において、走査電極SCiに印加する走査パルスの低圧側電圧(図3、図4では、電圧Va)からデータ電極Djに印加する書込みパルスの低圧側電圧(図3、図4では、電圧0(V))を減じた電圧を第3の電圧V3とする。
 また、データ電極Djを陽極とし走査電極SCiを陰極とする書込み期間の放電開始電圧を放電開始電圧VFdsとし、データ電極Djを陰極とし走査電極SCiを陽極とする維持期間の放電開始電圧を放電開始電圧VFsdとする。
 なお、データ電極Djを陽極とし走査電極SCiを陰極とする放電とは、放電が発生するときの放電セル内の電界が、データ電極Dj側が高電位側、走査電極SCi側が低電位側となる放電である。
 また、データ電極Djを陰極とし走査電極SCiを陽極とする放電とは、放電が発生するときの放電セル内の電界が、データ電極Dj側が低電位側、走査電極SCi側が高電位側となる放電である。
 そして、走査電極SCiのある前面基板21には電子放出性能の高い酸化マグネシウムの保護層26が形成されているため、放電開始電圧VFdsは放電開始電圧VFsdよりも低くなる。
 実施の形態1では、走査電極SCiに印加する走査パルスの電圧Vaは、次の2つの条件(条件1)、(条件2)を満たすように設定されている。
 (条件1):全ての放電セルに対して、第1の電圧V1から第3の電圧V3を減じた電圧が、データ電極Djを陽極とし走査電極SCiを陰極とする放電の放電開始電圧VFds以上である。すなわち、
(V1-V3)≧VFds
である。
 (条件2):全ての放電セルに対して、第2の電圧V2から第3の電圧V3を減じた電圧が、データ電極Djを陽極とし走査電極SCiを陰極とする放電の放電開始電圧VFdsと、データ電極Djを陰極とし走査電極SCiを陽極とする放電の放電開始電圧VFsdとの和未満である。すなわち、
(V2-V3)<(VFds+VFsd)
である。
 次に、維持期間について説明する。図3に示す書込み期間の後に続くサブフィールドSF1の維持期間では、まず、維持電極SU1~維持電極SUnに電圧0(V)を印加するとともに走査電極SC1~走査電極SCnに正極性の電圧Vsの維持パルスを印加する。
 この維持パルスの印加により、書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差が、維持パルスの電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差を加算したものとなる。
 これにより、走査電極SCiと維持電極SUiとの電圧差が放電開始電圧VFssを超え、走査電極SCiと維持電極SUiとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負極性の壁電圧が蓄積され、維持電極SUi上に正極性の壁電圧が蓄積される。さらに、データ電極Dk上にも正極性の壁電圧が蓄積される。一方、書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化動作の終了時における壁電圧が保たれる。
 続いて、走査電極SC1~走査電極SCnには電圧0(V)を印加し、維持電極SU1~維持電極SUnには電圧Vsの維持パルスを印加する。直前に維持放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの電圧差が放電開始電圧VFssを超える。これにより、再び維持電極SUiと走査電極SCiとの間に維持放電が発生し、維持放電が発生した放電セルの蛍光体層35が発光する。そして、維持電極SUi上に負極性の壁電圧が蓄積され、走査電極SCi上に正極性の壁電圧が蓄積される。
 以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。このように、表示電極対24の電極間に電位差を与えることにより、書込み期間に書込み放電を発生した放電セルにおいて、維持放電が継続して発生する。
 こうして、サブフィールドSF1の維持期間における維持動作が終了する。
 次に、消去期間について説明する。
 サブフィールドSF1の消去期間では、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、電圧0(V)から電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧を走査電極SC1~走査電極SCnに印加する。
 走査電極SC1~走査電極SCnへ印加する上り傾斜波形電圧が放電開始電圧を超えて上昇する間に、そのサブフィールドの維持期間で維持放電を発生した放電セル(維持期間が省略されているサブフィールドでは、書込み放電が発生した放電セル)では、走査電極SCiと維持電極SUiとの間に微弱な消去放電が持続して発生する。この消去放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積する。これにより、データ電極Dk上の正極性の壁電圧を残したまま、走査電極SCi上の壁電圧および維持電極SUi上の壁電圧が弱められる。すなわち、消去放電により放電セル内における不要な壁電荷が消去される。
 走査電極SC1~走査電極SCnに印加する電圧が電圧Vrに到達したら、走査電極SC1~走査電極SCnへの印加電圧を電圧0(V)まで下降する。
 なお、実施の形態1において、電圧Vrは電圧Vsと同じ電圧値に設定されているものとするが、電圧Vrは電圧Vsと異なる電圧値であってもかまわない。電圧Vrは、パネル10の特性やプラズマディスプレイ装置の仕様等に応じて最適な電圧値に設定することが望ましい。
 その後、維持電極SU1~維持電極SUnに電圧Veを印加し、データ電極D1~データ電極Dmに電圧0(V)を印加する。そして、走査電極SC1~走査電極SCnには、電圧0(V)から電圧Viまで緩やかに下降する下り傾斜波形電圧を印加する。
 これにより、微弱な消去放電を発生した放電セルで再び微弱な放電が発生する。
 なお、電圧Viは、走査パルスの電圧Vaと等しいか、または電圧Vaよりわずかに高い電圧に設定する。
 そして、この微弱な放電により、走査電極SCi上の壁電圧、維持電極SUi上の壁電圧、およびデータ電極Dk上の壁電圧の過剰な部分が放電され、放電セル内の壁電圧は、書込み動作に適した壁電圧に調整される。
 走査電極SC1~走査電極SCnに印加する電圧が電圧Viに到達したら、続くサブフィールドの書込み期間に備えて、走査電極SC1~走査電極SCnへの印加電圧を電圧Vcまで上昇する。
 このように、消去期間では、直前の維持期間で維持放電を発生した放電セル(維持期間が省略されているサブフィールドでは、書込み放電が発生した放電セル)に選択的に消去放電を発生する消去動作を行う。
 こうして、サブフィールドSF1における消去期間が終了する。
 以上により、サブフィールドSF1が終了する。
 サブフィールドSF2からサブフィールドSF10の書込み期間、維持期間および消去期間では、維持パルスの発生数を除き、サブフィールドSF1の書込み期間、維持期間および消去期間と同様の駆動電圧波形を各電極に印加する。
 このように、実施の形態1において、各サブフィールドの消去期間では、その消去期間が属するサブフィールドの書込み期間で書込み放電を発生した放電セルだけに消去放電が発生し、書込み放電が発生しなかった放電セルでは消去放電は発生しない。したがって、維持放電を発生しない黒(階調値「0」)を表示する放電セルにおいては、初期化放電、書込み放電、維持放電、消去放電のいずれの放電も発生しないので、それらの放電にともなう発光も発生しない。
 なお、本実施例において各電極に印加する電圧値は、例えば、電圧Vi=-260(V)、電圧Vc=-145(V)、電圧Va=-280(V)、電圧Vs=200(V)、電圧Vr=200(V)、電圧Ve=20(V)、電圧Vd=60(V)に設定している。
 なお、上述した電圧値の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値が上述した数値に限定されるものではない。各電圧値は、パネル10の放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
 なお、上述したサブフィールド構成は実施の形態1における単なる一例に過ぎず、本発明は何らこのサブフィールド構成に限定されるものではない。1フィールドを構成するサブフィールドの数および各サブフィールドの輝度重みは、パネルの特性やプラズマディスプレイ装置の仕様等に応じて最適に設定することが望ましい。
 なお、実施の形態1において用いたパネル10の放電開始電圧VFdsや放電開始電圧VFsdは、後述する方法により測定されており、それらの値は以下のとおりである。
 放電開始電圧は蛍光体の特性によって変化する。本願発明者がパネル10に関して放電開始電圧を測定したところ、赤の蛍光体を塗布した放電セルにおいて、「データ電極32-走査電極22」間の放電開始電圧VFdsは200±10(V)であり、放電開始電圧VFsdは320±10(V)であった。
 また、緑の蛍光体を塗布した放電セルにおいて、「データ電極32-走査電極22」間の放電開始電圧VFdsは220±10(V)であり、放電開始電圧VFsdは350±10(V)であった。
 また、青の蛍光体を塗布した放電セルにおいて、「データ電極32-走査電極22」間の放電開始電圧VFdsは200±10(V)であり、放電開始電圧VFsdは330±10(V)であった。
 また、「走査電極22-維持電極23」間の放電開始電圧VFssは、赤の蛍光体を塗布した放電セルおよび青の蛍光体を塗布した放電セルにおいては250±10(V)であり、緑の蛍光体を塗布した放電セルにおいては280±10(V)であった。
 実施の形態1においては、維持パルスの低圧側電圧は電圧0(V)であり、維持期間においてデータ電極32に印加する電圧は電圧0(V)であるため、第1の電圧V1は電圧0(V)である。また、走査パルスの低圧側電圧は電圧Vaであり、書込みパルスの低圧側電圧は電圧0(V)であるため、第3の電圧V3は電圧Va(-280(V))である。
 また、放電開始電圧VFdsは、緑の蛍光体を塗布した放電セルが他の放電セルよりも大きく、その最大値は、ばらつきを考慮すると電圧230(V)である。上述したように、(条件1)は、(第1の電圧V1-第3の電圧V3)≧VFdsである。そして、
(第1の電圧V1-第3の電圧V3)=0-Va=280(V)
であり、
(VFdsの最大値)=230(V)
である。すなわち、
(第1の電圧V1-第3の電圧V3)>(VFdsの最大値)
となり、全ての放電セルで(条件1)を満足することがわかる。
 また、維持パルスの高圧側電圧は電圧Vsであり、維持期間においてデータ電極32に印加する電圧は電圧0(V)であるので、第2の電圧V2は電圧Vs(200(V))である。また、放電開始電圧VFsdは、赤の蛍光体を塗布した放電セルが他の放電セルよりも小さく、その最小値は、ばらつきを考慮すると電圧310(V)である。放電開始電圧VFdsは、赤および青の蛍光体を塗布した放電セルが他の放電セルよりも小さく、その最小値は、ばらつきを考慮すると電圧190(V)である。したがって、放電開始電圧VFsdと放電開始電圧VFdsとの和の最小値は電圧500(V)である。
 上述したように、(条件2)は、(第2の電圧V2-第3の電圧V3)<(VFds+VFsd)である。そして、
(第2の電圧V2-第3の電圧V3)=Vs-Va=(200+280)(V)
であり、
(VFds+VFsd)の最小値=500(V)
であるので、480(V)<500(V)となる。すなわち、
(第2の電圧V2-第3の電圧V3)<(VFds+VFsd)の最小値
となり、(条件2)に関しても全ての放電セルで満足することがわかる。
 また、上記の電圧から明らかなように、走査電極22には、走査パルスの低圧側電圧である電圧Va以上、維持パルスの高圧側電圧である電圧Vs以下の電圧を印加する。すなわち、走査電極22には、走査パルスの低圧側電圧である電圧Vaより低い電圧または維持パルスの高圧側電圧である電圧Vsを超える電圧を印加することはない。そのため、書込み放電を発生しなかった放電セルが発光することはない。
 また、上記の電圧から明らかなように、(条件1)を満たすように電圧Vaを低く設定すると、走査パルスの低圧側電圧である電圧Vaの絶対値|Va|は、維持パルスの高圧側電圧である電圧Vsの絶対値|Vs|よりも大きくなる。
 このように、実施の形態1においては、各電極に印加する駆動電圧波形、特に走査パルスの電圧Vaを、(条件1)および(条件2)を満たすように設定する。
 すなわち、消去期間は、その消去期間が属するサブフィールドの書込み期間で書込み放電を発生した放電セルだけに選択的に消去放電を発生する。また、図4を用いて説明したように、第1の電圧V1から第3の電圧V3を減じた電圧が放電開始電圧VFds以上であり(条件1)、第2の電圧V2から第3の電圧V3を減じた電圧が放電開始電圧VFdsと放電開始電圧VFsdとの和未満である(条件2)。
 このように設定することにより、強制初期化動作を用いなくても、書込み放電を発生すべき放電セルで書込み放電を発生し、書込み放電を発生すべきでない放電セルで書込み放電を発生させないことができる。すなわち、書込み動作を安定に行うことができる。その理由は以下のように考えられる。
 まず、(条件1)について説明する。
 書込み放電を発生するためには、データ電極Djと走査電極SCiとの間で放電を開始する必要がある。データ電極Djに比較的低い電圧Vdを印加して放電を開始するためには、走査電極SCiに走査パルスを印加したときに放電開始電圧VFdsにほぼ等しい電圧がデータ電極Djと走査電極SCiとの間に印加されるように、データ電極Dj上に十分な正極性の壁電圧を蓄積しておかなければならない。
 上述したように、実施の形態1においては、強制初期化動作を行わない。したがって、黒(階調値「0」)を表示する放電セルにおいては、初期化放電、書込み放電、維持放電、消去放電のいずれの放電も発生しない。そのため、壁電圧を適切に制御することが困難であり、黒を表示する放電セルの壁電圧は不安定になりやすい。
 しかしながら、このような放電セルであっても、放電空間内にわずかな荷電粒子が存在すれば、それらが放電空間内部の電界を緩和するように各々の電極に移動して放電セルの壁に付着し、壁電圧が蓄積される。
 このようにして蓄積される壁電圧について説明する。
 維持期間では維持放電を発生する放電セルで多量の荷電粒子が発生する。そのため、これらの荷電粒子が周辺の放電セルに拡散することにより、維持放電を発生しない放電セルの内部にも、わずかながら荷電粒子が供給されると考えられる。
 そして、荷電粒子が供給された放電セルでは、走査電極SCi、維持電極SUiおよびデータ電極Djのそれぞれに印加される電圧により、電極間の電位差を緩和するようにゆっくりと壁電圧が電極上に蓄積する。
 このとき、壁電圧が漸近する(最終的に落ち着く)電圧を放置壁電圧と定義すると、走査電極SCiおよび維持電極SUiに交互に維持パルスを印加し続けた場合の放置壁電圧は、維持パルスの高圧側電圧と低圧側電圧との間の電圧となる。実際には、維持パルス以外の駆動電圧波形も放電セルに印加されるので、各放電セルの放置壁電圧は、概ね維持パルスの低圧側電圧に近いと考えられる。
 また、放置壁電圧は、放電セル内部に塗布されている蛍光体の帯電特性の影響を大きく受ける。実施の形態1において、蛍光体の帯電特性は、赤の蛍光体が+20(μC/g)であり、緑の蛍光体が-30(μC/g)であり、青の蛍光体が+10(μC/g)である。このように、緑の蛍光体だけが負電位に帯電する特性を持つため、赤の蛍光体を塗布した放電セルおよび青の蛍光体を塗布した放電セルに比べて緑の蛍光体を塗布した放電セルの放置壁電圧は低くなる。
 次に、書込み期間における放電セル内部の電圧について説明する。
 書込み放電を発生せず、黒を表示する放電セルのデータ電極Dh上には、概ね維持パルスの低圧側電圧またはそれに近い放置壁電圧に向かって、徐々に壁電圧が蓄積される。
 一方、実施の形態1における走査パルスの電圧Vaは、(条件1)を満たす電圧である。そのため、データ電極Dh上には、書込み放電を発生するのに十分な正極性の壁電圧が蓄積され、強制初期化動作を全く行わなくても放電セルに書込み放電を発生することができる。
 また、黒を表示する放電セルの壁電圧はゆっくりと放置壁電圧に漸近する。消去期間において「データ電極32-走査電極22」間の電圧に壁電圧を加算した電圧が放電開始電圧に近づくと暗電流(放電が発生しない状態で流れる電流)が流れ、データ電極Dh上の壁電圧が低下する。
 そして、このとき流れる暗電流が書込み放電の発生を助けるプライミング粒子の役割を果たす。そのため、黒を表示していた放電セルであっても、大きな放電遅れ時間を生じることなく、安定した書込み放電を発生することができると考えられる。
 このように、実施の形態1では、各電極に印加する駆動電圧が(条件1)を満たすように各電圧値を設定することにより、特に、書込み期間における走査パルスの電圧Vaを(条件1)を満たすように低く設定することにより、書込み期間の前に強制初期化動作を行わずとも、書込み放電に必要な壁電圧を放電セル内に蓄積することができる。さらに、書込み放電を安定に発生するためのプライミング粒子の役割を果たす暗電流を、放電セル内に発生することができる。
 次に、(条件2)について説明する。
 走査パルスの電圧Vaを低くしすぎると、維持期間において走査電極SCnに維持パルスの電圧Vsを印加した時点で、書込み動作を行わず維持放電を発生すべきでない放電セルにおいても、維持放電が発生してしまう。この誤放電を抑制するためには、維持パルスの電圧Vsを印加した時点で、「データ電極32-走査電極22」間の電圧が放電開始電圧VFsd以下となるように、各電圧を設定しなければならない。この条件が(条件2)である。
 このように、実施の形態1においては、全ての放電セルで(条件1)および(条件2)を満たすように駆動電圧波形が設定されている。そのため、強制初期化動作を省略しても書込み放電を安定に発生することができる。これにより、階調表示に関係しない発光を生じさせずに画像をパネル10に表示することが可能となる。
 また、実施の形態1において、各サブフィールドの消去期間では、その消去期間が属するサブフィールドの書込み期間で書込み放電を発生した放電セルだけに消去放電が発生し、書込み放電が発生しなかった放電セルでは消去放電は発生しない。したがって、維持放電を発生しない黒(階調値「0」)を表示する放電セルにおいては、初期化放電、書込み放電、維持放電、消去放電のいずれの放電も発生しないので、それらの放電にともなう発光も発生しない。
 すなわち、実施の形態1によれば、強制初期化動作を行わずに安定した書込み動作を行い、黒輝度を抑え、コントラストの高い画像をパネル10に表示することができる。
 なお、実施の形態1では、消去期間において走査電極SC1~走査電極SCnに印加する上り傾斜波形電圧の傾斜を10(V/μsec)とし、下り傾斜波形電圧の傾斜を-1.5(V/μsec)としている。しかし、この数値は上り傾斜波形電圧および下り傾斜波形電圧を発生する際の一実施例に過ぎず、本発明はなんら上り傾斜波形電圧および下り傾斜波形電圧の傾斜がこの数値に限定されるものではない。
 こうして、実施の形態1では、強制初期化動作を行うことなく、消去期間において、上り傾斜波形電圧および下り傾斜波形電圧を用い、微弱な消去放電を発生させることにより、書込みに必要な壁電圧を放電セル内に蓄積するとともにプライミング粒子を発生することができるので、続く書込み期間において書込み放電を安定に発生することができる。
 なお、放電開始電圧VFsdと放電開始電圧VFds、および壁電圧は、例えば、以下に説明する方法により、簡易的に測定することができる。
 図5は、放電開始電圧を簡易的に測定する方法の一例を示す図である。
 まず、壁電荷を消去する動作を行う。具体的には、図5の壁電荷消去期間に示すように、予想される放電開始電圧よりも十分高いパルス状の電圧Versを、測定したい電極間、例えばデータ電極32と走査電極22とに交互に印加する。
 次に、放電開始を観測する。具体的には、図5の測定期間に示すように、予想される放電開始電圧よりも低いパルス状の電圧Vmsrを、一方の電極(例えば、データ電極32)に印加する。そして、そのときの放電にともなう発光をフォトマル等の光検出センサを用いて検出する。
 発光が観測されない場合には、放電が発生していないので、再度、壁電荷消去期間で壁電荷を消去する動作を行った後、測定期間に、電圧の絶対値を前回よりも少し上げたパルス状の電圧Vmsrを同じ電極(例えば、データ電極32)に印加して発光を観測する。
 この動作を、発光が観測されるまで繰り返す。こうして、測定期間において発光が観測されたときの電圧Vmsrの絶対値の最小値が放電開始電圧である。
 このとき、測定期間で印加する電圧Vmsrを正の電圧とすると、データ電極32を陽極とし走査電極22を陰極とする放電の放電開始電圧VFdsを測定することができる。また、測定期間で印加する電圧Vmsrを負の電圧とすると、データ電極32を陰極とし走査電極22を陽極とする放電の放電開始電圧VFsdを測定することができる。
 放電開始電圧がわかれば、壁電圧が蓄積している放電セルに対して、放電が開始する電圧を測定し、その電圧値とあらかじめ測定した放電開始電圧との差として壁電圧を知ることができる。
 あるいは、放電開始電圧VFsdと放電開始電圧VFds、および壁電圧は、IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.ED-24,NO.7,JULY,1977“Measurement of a Plasma in the AC Plasma Display panel Using RF Capacitance and Microwave Techniques”に記載されている方法等を用いて測定することもできる。
 次に、パネル10を駆動するための駆動回路について説明する。
 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置40の回路ブロック図である。
 プラズマディスプレイ装置40は、パネル10と、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、図3および図4に示した駆動電圧波形を発生してパネル10の各電極に印加してパネル10を駆動する駆動回路とを備えている。
 駆動回路は、画像信号処理回路41、タイミング発生回路42、データ電極駆動回路43、走査電極駆動回路44、維持電極駆動回路45および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
 タイミング発生回路42は、水平同期信号および垂直同期信号にもとづき、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック(データ電極駆動回路43、走査電極駆動回路44、維持電極駆動回路45、および画像信号処理回路41等)へ供給する。
 走査電極駆動回路44は、傾斜波形電圧発生回路、維持パルス発生回路、走査パルス発生回路(図6には示さず)を備え、上述した2つの条件(条件1)、(条件2)を満たすように、タイミング発生回路42から供給されるタイミング信号にもとづいて図3および図4に示した駆動電圧波形を作成し、走査電極SC1~走査電極SCnのそれぞれに印加する。傾斜波形電圧発生回路は、消去期間に、タイミング信号にもとづいて走査電極SC1~走査電極SCnに印加する上り傾斜波形電圧および下り傾斜波形電圧を発生する。維持パルス発生回路は、維持期間に、タイミング信号にもとづいて走査電極SC1~走査電極SCnに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動IC(走査IC)を備え、書込み期間に、タイミング信号にもとづいて走査電極SC1~走査電極SCnに印加する走査パルスを発生する。
 維持電極駆動回路45は、維持パルス発生回路、および電圧Veを発生する回路を備え(図6には示さず)、タイミング発生回路42から供給されるタイミング信号にもとづいて図3に示した駆動電圧波形を作成し、維持電極SU1~維持電極SUnのそれぞれに印加する。維持期間では、タイミング信号にもとづいて維持パルスを発生し、消去期間および書込み期間では、タイミング信号にもとづいて電圧Veを発生して、維持電極SU1~維持電極SUnに印加する。
 データ電極駆動回路43は、画像信号にもとづく画像データを構成するサブフィールド毎のデータを、各データ電極D1~データ電極Dmに対応する信号に変換する。そして、その信号、およびタイミング発生回路42から供給されるタイミング信号にもとづき、各データ電極D1~データ電極Dmを駆動する。書込み期間では書込みパルスを発生し、各データ電極D1~データ電極Dmに印加する。
 画像信号処理回路41は、入力された画像信号にもとづき、各放電セルに階調値を設定する。そして、その階調値を、サブフィールド毎の点灯・非点灯を示す画像データ(点灯・非点灯をデジタル信号の「1」、「0」に対応させたデータのこと)に変換する。すなわち、画像信号処理回路41は、1フィールド毎の画像信号をサブフィールド毎の点灯・非点灯を示す画像データに変換する。そして、その画像データをデータ電極駆動回路43へ送信する。
 画像信号処理回路41に入力される画像信号は、赤の原色信号sigR、緑の原色信号sigG、青の原色信号sigBであり、画像信号処理回路41は、原色信号sigR、原色信号sigG、原色信号sigBにもとづき、各放電セルにR、G、Bの各階調値を設定する。なお、画像信号処理回路41は、入力される画像信号が輝度信号(Y信号)および彩度信号(C信号、またはR-Y信号およびB-Y信号、またはu信号およびv信号等)を含むときには、その輝度信号および彩度信号にもとづき原色信号sigR、原色信号sigG、原色信号sigBを算出し、その後、各放電セルにR、G、Bの各階調値(1フィールドで表現される階調値)を設定する。そして、各放電セルに設定したR、G、Bの階調値を、サブフィールド毎の点灯・非点灯を示す画像データに変換する。
 また、画像信号処理回路41は、パネル10に表示する画像が、画像表示領域にほとんど何も表示しない画像(画像表示領域において、点灯する放電セルの数が非常に少ない画像のこと、以下、「黒画像」と略記する)か、黒画像ではない画像(以下、「非黒画像」と略記する)かを識別する。黒画像、非黒画像の詳細は後述する。
 そして、画像信号処理回路41は、黒画像の連続表示時間を測定してあらかじめ設定されたしきい値と比較し、黒画像が所定の時間以上連続して表示されたかどうかを検出する。そして、黒画像が所定の時間以上連続して表示された後に、非黒画像を表示する場合、非黒画像の最初のフィールド(黒画像から切り替わった直後の最初の非黒画像)を「切替画像」としてパネル10に表示する。「切替画像」では、輝度重みの最も小さいサブフィールドのみ画像データにもとづき各放電セルの点灯・非点灯を制御し、輝度重みの最も小さいサブフィールド以外のサブフィールドでは、全放電セルを非点灯とする。以下、「切替画像」をパネル10に表示するための画像データを「制限付画像データ」と呼称する。
 このように、実施の形態1において、画像信号処理回路41は、黒画像が所定の時間以上連続して表示された後にパネル10に表示する最初の非黒画像の画像データを制限付画像データに変換する画像信号処理を行う。
 次に、画像信号処理回路41について詳細に説明する。
 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置40に用いる画像信号処理回路41の一部を概略的に示す回路図である。図7には、画像信号処理回路41を構成する各回路のうち、黒画像・非黒画像の識別に関する回路、および「切替画像」をパネル10に表示するために用いる回路のみを示し、その他の回路は省略している。
 画像信号処理回路41は、画像データ変換部411と、黒画像検出部412と、黒画像時間積算部414と、ANDゲート415と、遅延部416と、制限処理部417とを有する。
 画像データ変換部411は、入力された画像信号を、1フィールドを構成するサブフィールドの数に応じたビット数の画像データに変換する。例えば、1フィールドを、サブフィールドSF1からサブフィールドSF10までの10のサブフィールドで構成する実施の形態1においては、入力された画像信号を、10ビットの画像データに変換する。
 画像データを構成する各ビットは、1フィールドを構成する各サブフィールドに対応する。実施の形態1においては、画像データのLSB(Least Significant Bit:最下位ビットのこと)は輝度重みの最も小さなサブフィールドSF1に対応する。(LSB+1)のビットはサブフィールドSF2に対応し、(LSB+2)のビットはサブフィールドSF3に対応し、(LSB+3)のビットはサブフィールドSF4に対応し、(LSB+4)のビットはサブフィールドSF5に対応し、(LSB+5)のビットはサブフィールドSF6に対応し、(LSB+6)のビットはサブフィールドSF7に対応し、(LSB+7)のビットはサブフィールドSF8に対応し、(LSB+8)のビットはサブフィールドSF9に対応する。そして、画像データのMSB(Most Significant Bit:最上位ビットのこと)は輝度重みの最も大きなサブフィールドSF10に対応する。なお、実施の形態1において、画像データの「1」は点灯(放電セルの発光)を示し、「0」は非点灯(放電セルの非発光)を示すものとする。
 黒画像検出部412は、点灯率検出部422と、コンパレータ432とを有する。
 点灯率検出部422は、画像データにもとづいて1フィールド毎の点灯率Lを検出する。なお、「1フィールド毎の点灯率L」とは、1フィールドを構成する複数のサブフィールドのうちの少なくとも1つのサブフィールドで点灯する放電セルの数が、画像表示領域における全放電セルの数に対してどの程度の割合であるのかを示す。すなわち、
(1フィールド毎の点灯率L)=(1フィールドの期間内に1回以上点灯した放電セルの数)/(画像表示領域における全放電セルの数)
である。以下、1フィールド毎の点灯率Lのことを、単に「点灯率L」と記す。
 コンパレータ432は、あらかじめ設定された「点灯率しきい値Lk」と点灯率Lとを比較し、その結果を黒画像検出信号Aとして出力する。実施の形態1においては、点灯率Lが点灯率しきい値Lk未満となる画像を黒画像とし、点灯率Lが点灯率しきい値Lk以上となる画像を非黒画像とする。そして、コンパレータ432は、点灯率Lが点灯率しきい値Lk以上のときには、黒画像検出信号Aとして「1」を出力し、点灯率Lが点灯率しきい値Lk未満のときには黒画像検出信号Aとして「0」を出力する。したがって、黒画像検出信号Aが「1」となる画像は非黒画像であり、黒画像検出信号Aが「0」となる画像は黒画像である。
 黒画像検出部412は、このようにして黒画像を検出し、黒画像検出信号Aを出力する。なお、実施の形態1においては、点灯率しきい値Lkを0.1(%)に設定している。したがって、黒画像検出部412は、点灯率Lが0.1(%)未満となる画像を黒画像として検出する。しかし、本発明において、点灯率しきい値Lkは何ら上述した数値に限定されるものではない。点灯率しきい値Lkは、パネル10の特性やプラズマディスプレイ装置40の仕様、用途等に合わせて、最適な数値に設定することが望ましい。
 なお、コンパレータ432は、フィールドに同期して黒画像検出信号Aを出力するものとする。例えば、i番目のフィールド(i)が黒画像であり、i+1番目のフィールド(i+1)が非黒画像であれば、コンパレータ432は、フィールド(i+1)の途中ではなく、フィールド(i+1)の終了後かつフィールド(i+2)の開始前に、黒画像検出信号Aを「0」から「1」に変更する。
 黒画像時間積算部414は、カウンタ424と、コンパレータ434と、1Vディレイ444とを有する。
 カウンタ424は、フィールド周期で動作するカウンタである。そして、黒画像検出部412が黒画像を検出したフィールド(黒画像検出信号Aが「0」となるフィールド)ではカウンタ424をカウントアップ(一定の数値幅でカウンタ424の出力を増加すること)し、黒画像検出部412が非黒画像を検出したフィールド(黒画像検出信号Aが「1」となるフィールド)ではカウンタ424をリセットする。
 こうして、カウンタ424は、黒画像検出部412が黒画像と判断したフィールドが継続した数を計数して出力する。すなわち、カウンタ424の出力は、黒画像であるフィールドが継続した数を表しており、言い換えると、カウンタ424の出力は黒画像の連続表示時間を表す。以下、カウンタ424の出力を「黒画像継続時間T」と記す。
 コンパレータ434は、あらかじめ設定された「時間しきい値Tk」と黒画像継続時間Tとを比較する。そして、コンパレータ434は、黒画像継続時間Tが時間しきい値Tk未満であれば「0」を出力し、黒画像継続時間Tが時間しきい値Tk以上であれば「1」を出力する。コンパレータ434の出力は、1Vディレイ444に入力される。
 1Vディレイ444は、入力信号を1フィールド期間の時間だけ遅延して出力する遅延回路であり、コンパレータ434の出力を1フィールド遅延し「黒画像継続信号C」として出力する。
 黒画像時間積算部414は、このようにして黒画像継続時間Tを測定し、黒画像継続信号Cを出力する。なお、実施の形態1においては、時間しきい値Tkを「10分間」に設定している。したがって、黒画像時間積算部414は、10分以上継続して黒画像がパネル10に表示されると、黒画像継続信号Cを「1」にして出力する。しかし、本発明において、時間しきい値Tkは何ら上述した数値に限定されるものではない。時間しきい値Tkは、パネル10の特性やプラズマディスプレイ装置40の仕様、用途等に合わせて、最適な数値に設定することが望ましい。
 ANDゲート415は、入力される2つの信号の論理積演算を行い、演算結果を反転した信号を出力する。したがって、入力される2つの信号がともに「1」のときのみ「0」を出力し、それ以外では「1」を出力する。ANDゲート415に入力される2つの信号は、黒画像検出信号Aと黒画像継続信号Cであり、ANDゲート415から出力される信号は「制限処理信号D」として、後段の制限処理部417に入力される。すなわち、ANDゲート415は、黒画像検出信号Aと黒画像継続信号Cとがともに「1」のときのみ制限処理信号Dを「0」にし、それ以外では制限処理信号Dを「1」にして制限処理部417に出力する。
 実施の形態1では、上述したように、点灯率しきい値Lkを0.1(%)に設定し、時間しきい値Tkを「10分間」に設定している。したがって、ANDゲート415は、点灯率Lが0.1%未満となる黒画像が10分以上継続してパネル10に表示されている状態から、点灯率Lが0.1%以上の非黒画像に切り替わった直後の最初の1フィールドにおいてのみ、制限処理信号Dを「0」にして出力し、その他のフィールドでは、制限処理信号Dを「1」にして出力する。
 遅延部416は、入力信号を1フィールド期間の時間だけ遅延して出力する遅延回路であり、ANDゲート415から出力される制限処理信号Dと、制限処理部417に入力する画像データの位相を合わせるために設けられた回路である。そして、画像データ変換部411から出力される画像データを1フィールド遅延して出力する。
 制限処理部417は、遅延部416から出力される画像データに対して、制限処理信号Dにもとづく画像信号処理を施し、制限付画像データとして出力する。そして、この制限付画像データがデータ電極駆動回路43に入力される。詳細は後述するが、制限処理部417は、制限処理信号Dが「0」であれば、輝度重みの最も小さいサブフィールドでは遅延部416から出力される画像データをそのまま用いるとともに、輝度重みの最も小さいサブフィールド以外のサブフィールドでは全放電セルを非点灯とする画像データにし、制限処理信号Dが「1」であれば、遅延部416から出力される画像データをそのまま後段に出力する。
 図8は、本発明の実施の形態1におけるプラズマディスプレイ装置40に用いる制限処理部417を概略的に示す回路図である。
 制限処理部417は、画像データを構成するビット数-1の数のANDゲート427を有する。ANDゲート427は2入力1出力の論理積演算を行い、入力信号がともに「1」のときのみ「1」を出力し、それ以外では「0」を出力する。実施の形態1において、画像データは10ビットであるので、制限処理部417は、9つのANDゲート427(ANDゲート427a~ANDゲート427i)を有する。
 ANDゲート427aの一方の入力端子には画像データの(LSB+1)のビットを入力する。同様に、ANDゲート427bの一方の入力端子には画像データの(LSB+2)のビットを入力し、ANDゲート427cの一方の入力端子には画像データの(LSB+3)のビットを入力し、ANDゲート427dの一方の入力端子には画像データの(LSB+4)のビットを入力し、ANDゲート427eの一方の入力端子には画像データの(LSB+5)のビットを入力し、ANDゲート427fの一方の入力端子には画像データの(LSB+6)のビットを入力し、ANDゲート427gの一方の入力端子には画像データの(LSB+7)のビットを入力し、ANDゲート427hの一方の入力端子には画像データの(LSB+8)のビットを入力し、ANDゲート427iの一方の入力端子には画像データの(MSB)のビットを入力する。
 また、ANDゲート427a~ANDゲート427iの各ANDゲート427において、他方の入力端子には制限処理信号Dを入力する。したがって、制限処理信号Dが「0」のときには、ANDゲート427a~ANDゲート427iの出力は全て「0」となり、制限処理信号Dが「1」のときには、ANDゲート427a~ANDゲート427iは、入力された画像データをそのまま出力する。
 制限処理部417において、画像データのLSBはANDゲート427を通らずにそのまま出力される。したがって、制限処理部417から出力される画像データは、制限処理信号Dが「0」のときには、LSBを除く各ビットは「0」となり、LSBのみ制限処理部417に入力される画像データのLSBとなる。また、制限処理信号Dが「1」のときには、制限処理部417は、制限処理部417に入力される画像データをそのまま出力する。
 なお、実施の形態1においては、制限処理部417において、制限処理信号Dが「0」のときに、LSBを除く各ビットを「0」とする例を説明したが、本発明は何らこの構成に限定されるものではない。制限処理信号Dが「0」のときに「0」とするビットをどのように設定するかは、パネル10の特性やプラズマディスプレイ装置40の仕様等にあわせて最適に設定することが望ましい。例えば、制限処理信号Dが「0」のときに、LSBおよび(LSB+1)を除く各ビットを「0」とする構成であってもよい。
 次に、実施の形態1における画像信号処理回路41の動作について、画像信号の一例を示して説明する。
 図9は、本発明の実施の形態1におけるプラズマディスプレイ装置40に用いる画像信号処理回路41の動作の一例を概略的に示す図である。
 図9には、入力画像信号にもとづく画像、パネル10に表示される画像、黒画像検出信号A、黒画像継続信号C、制限処理信号Dを示す。なお、以下に示す画像データVは、入力画像信号にもとづき画像データ変換部411から出力される画像データであり、画像データV’は、制限処理部417から出力される画像データである。なお、実施の形態1においては、制限処理部417から出力される画像データV’にもとづきパネル10に画像が表示される。
 また、図9には、黒画像が時間しきい値Tk(例えば、10分間)の時間以上連続した後に、非黒画像が発生する画像信号を示す。具体的には、フィールド(i-1)の画像データV(i-1)までは黒画像が時間しきい値Tk(例えば、10分間)以上連続し、フィールド(i)の画像データV(i)で非黒画像に切り替わり、フィールド(i)以降は非黒画像が連続する画像信号を画像信号処理回路41に入力する例を示す。この例では、画像データV(i)は「切替画像」となる。
 黒画像検出信号Aは、入力画像信号が黒画像のときに「0」となり、非黒画像のときに「1」となる。ただし、上述したようにコンパレータ432は、フィールドに同期して黒画像検出信号Aを出力する。したがって、図9に示す例では、黒画像検出信号Aは、画像データV(i)が終了するまでは「0」であり、画像データV(i)の終了後かつ画像データV(i+1)の開始前に「0」から「1」に変化し、それ以降は「1」となる。
 コンパレータ434の出力信号は、黒画像継続時間Tが時間しきい値Tk未満のときには「0」であり、黒画像継続時間Tが時間しきい値Tk以上のときに「1」となる。したがって、黒画像継続信号Cは、黒画像継続時間Tが時間しきい値Tk(例えば、10分間)となった時点で「1」となり、以降、非黒画像によってカウンタ424がリセットされるまで、「1」を継続する。
 図9に示す例では、黒画像継続信号Cは、黒画像継続時間Tが時間しきい値Tkとなった時点で「1」となり、以降、非黒画像である画像データV(i)によって黒画像検出信号Aが「0」から「1」に変化するまで「1」を継続する。
 ただし、黒画像継続信号Cは、コンパレータ434の出力信号を1Vディレイ444によって1フィールド遅延した信号であるため、黒画像継続信号Cが「1」から「0」に変化するのは、黒画像検出信号Aが「0」から「1」に変化した時点から1フィールド遅延する。したがって、図9に示す例では、黒画像継続信号Cが「1」から「0」に変化するのは、画像データV(i+1)の終了後かつ画像データV(i+2)の開始前となる。
 制限処理信号Dは、黒画像検出信号Aと黒画像継続信号Cとがともに「1」のときに「0」となり、それ以外では「1」となる。したがって、図9に示す例では、制限処理信号Dは、画像データV(i+1)の期間のみ「0」となり、それ以外の期間では「1」となる。
 遅延部416は、画像データ変換部411から出力される画像データを1フィールド遅延して出力する。そのため、図9に示す例では、制限処理信号Dが「0」となる期間に制限処理部417に入力される画像データは、画像データV(i)である。
 制限処理部417は、上述したように、制限処理信号Dが「0」のときには、制限処理部417に入力される画像データのうち、LSBを除く各ビットを「0」とし、LSBのみ制限処理部417に入力される画像データのLSBをそのまま用いて出力信号とする。したがって、図9に示す例では、制限処理部417から出力される画像データV’(i)は、LSBを除く各ビットは「0」であり、LSBのみ画像データV(i)のLSBに等しい画像データとなる。
 プラズマディスプレイ装置40においては、制限処理部417から出力される画像データV’にもとづきパネル10に画像を表示する。したがって、図9に示す例では、画像データV’(i-1)以前は画像データVにもとづく黒画像がパネル10に表示され、画像データV’(i+1)以降は、画像データVにもとづく非黒画像がパネル10に表示される。そして、画像データV’(i)は、輝度重みが最も小さいサブフィールドSF1のみ画像データV(i)にもとづき各放電セルの点灯・非点灯が制御され、サブフィールドSF2からサブフィールドSF10の各サブフィールドは全ての放電セルが非点灯となる「切替画像」としてパネル10に表示される。
 画像信号処理回路41は、このようにして、黒画像(点灯率Lが点灯率しきい値Lk未満となる画像)を所定の時間(時間しきい値Tk)以上連続してパネル10に表示した後に、非黒画像を表示するときに、非黒画像の最初のフィールド(黒画像から切り替わった直後の最初の非黒画像)を「切替画像」とする。そして、「切替画像」では、所定のサブフィールド(実施の形態1では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10)を非点灯にしてパネル10に表示する。
 切替画像のサブフィールドSF1では、画像データにもとづき点灯すべき放電セルに対応するデータ電極Dkに書込みパルスが印加されるので、点灯すべき放電セルに維持放電が発生する。しかし、サブフィールドSF2からサブフィールドSF10の各サブフィールドでは、全ての放電セルに書込み放電が発生せず維持放電が発生しない。そのため、切替画像は、最も輝度重みの小さいサブフィールドSF1だけが点灯する輝度の低い画像としてパネル10に表示される。図9に示す例では、画像データV’(i)による画像がその画像である。
 このように、黒画像を所定の時間以上連続してパネル10に表示した後の最初の非黒画像を、輝度の低い切替画像にしてパネル10に表示するのは、以下のような理由による。
 実施の形態1におけるプラズマディスプレイ装置40では、全ての放電セルで強制初期化動作を行わずにパネル10を駆動する。そのため、プラズマディスプレイ装置40では、階調表示に関係しない発光を低減して黒輝度を下げ、コントラストを大きく向上した画像をパネル10に表示することができる。
 しかしながら、実施の形態1におけるプラズマディスプレイ装置40では、強制初期化動作を行わないため、強制初期化動作を行いながらパネルを駆動するプラズマディスプレイ装置と比較して、放電セル内のプライミング粒子が不足しやすい。
 放電セルにおいて書込み放電が正常に発生しない現象(以下、「放電不良」とも記す)が生じる確率は、放電セル内に存在するプライミング粒子の量に依存しており、プライミング粒子が不足するほど、放電不良が発生する確率は高くなる。例えば、プライミング粒子が不足すると、書込み動作時の放電遅れ時間(放電セルに印加する電圧が放電開始電圧を超えてから実際に放電が発生するまでの時間のこと)が長くなりやすく、書込み放電が不安定になりやすい。
 このプライミング粒子は、初期化放電だけでなく維持放電によっても放電セル内に生じる。したがって、維持放電を発生する頻度が多い放電セルではプライミング粒子が発生する機会が増えるため、強制初期化動作を行わずとも、安定に書込み放電を発生することができる。一方、維持放電を発生する頻度が少ない放電セルではプライミング粒子が発生する機会も減少するため、放電不良が発生しやすい。
 また、放電セル内に発生したプライミング粒子は、時間が経過するにつれて徐々に減少する。したがって、放電セルに維持放電を発生する機会が少ない黒画像をパネル10に長時間表示し続けると、放電セル内のプライミング粒子はより減少しやすく、放電不良が発生する確率はより高くなる。そのため、黒画像を長時間連続してパネル10に表示すると、黒画像から非黒画像に切り替わった直後の非黒画像において、放電不良が発生しやすい。
 そこで、実施の形態1におけるプラズマディスプレイ装置40では、黒画像を所定の時間以上連続してパネル10に表示した後の最初の非黒画像を、輝度の低い切替画像にしてパネル10に表示する。
 輝度重みの大きいサブフィールドで放電不良が発生すると、輝度重みの小さいサブフィールドで放電不良が発生するときと比較して、表示画像の品質劣化が目立ちやすい。逆に、輝度重みの小さいサブフィールドであれば、放電不良が発生しても、表示画像の品質劣化は目立ちにくい。これらのことから、切替画像をパネル10に表示するときには、輝度重みが最も小さいサブフィールドを除くサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10の各サブフィールド)においては、全ての放電セルで書込み動作を行わないものとする。これにより、切替画像では輝度重みが最も小さいサブフィールドだけが点灯するので、放電不良が発生したときの表示画像の品質劣化を目立ちにくくすることができる。
 また、切替画像をパネル10に表示するときに、サブフィールドSF1において書込み放電が発生し維持放電が発生した放電セルでは、その放電セル内にプライミング粒子が発生するとともに、そのプライミング粒子の一部が、その放電セルに隣接する放電セルに拡散する。
 一般的な動画であれば、連続するフィールド間では図柄の関連性が高く、現フィールドで点灯した放電セルおよびその放電セルに隣接する放電セルは、次のフィールドにおいて点灯する確率が高い。そのため、現フィールドで維持放電が発生しプライミング粒子が生成された放電セル、およびそのプライミング粒子の一部が拡散して供給された放電セルでは、次フィールドにおいて安定に書込み放電を発生することができる。
 これにより、全ての放電セルで強制初期化動作を行わずにパネル10を駆動するプラズマディスプレイ装置40において、安定に書込み動作を行うことが可能となる。
 以上示したように、実施の形態1におけるプラズマディスプレイ装置40では、画像データにもとづき黒画像と非黒画像とを検出し、黒画像が所定の時間以上連続してパネル10に表示されたときには、黒画像から切り替わった後の最初の非黒画像を、所定のサブフィールドだけを点灯する輝度の低い切替画像にしてパネル10に表示する。これにより、強制初期化動作を行わずとも書込み動作を安定に行うことができ、階調表示に関係しない発光を低減して黒輝度を下げ、コントラストを大きく向上した画像をパネル10に表示することが可能となる。
 次に、走査電極駆動回路44について説明する。
 図10は、本発明の実施の形態1におけるプラズマディスプレイ装置40に用いる走査電極駆動回路44の構成を概略的に示す回路図である。走査電極駆動回路44は、維持パルス発生回路50と、傾斜波形電圧発生回路60と、走査パルス発生回路70とを備え、タイミング信号にもとづき各回路を動作する。なお、図面では、各回路に入力される制御信号(タイミング発生回路42から供給されるタイミング信号)の信号経路の詳細は省略する。
 維持パルス発生回路50は、電力回収回路51と、スイッチング素子Q55と、スイッチング素子Q56と、スイッチング素子Q59とを有する。そして、走査電極SC1~走査電極SCnに印加する維持パルスを発生する。
 電力回収回路51は、パネル10に蓄えられた電力を、LC共振を利用してパネル10から回収し、回収した電力を、走査電極SC1~走査電極SCnを駆動するときの電力として再利用し、パネル10に再度供給する。
 スイッチング素子Q55は走査電極SC1~走査電極SCnを電圧Vsにクランプし、スイッチング素子Q56は走査電極SC1~走査電極SCnを電圧0(V)にクランプする。スイッチング素子Q59は分離スイッチであり、走査電極駆動回路44を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止するために設けられている。
 走査パルス発生回路70は、スイッチング素子Q71H1~スイッチング素子Q71Hn、スイッチング素子Q71L1~スイッチング素子Q71Ln、スイッチング素子Q72、負の電圧Vaの電源、電圧VCを発生する電源E71を有する。そして、走査パルス発生回路70の基準電位(図10に示した節点Xの電位)に電圧VCを重畳して電圧Vc(Vc=VC+Va)を発生し、電圧Vaと電圧Vcとを切り換えながら走査電極SC1~走査電極SCnに印加することで走査パルスを発生する。
 例えば、電圧Va=-280(V)であり、電圧VC=135(V)であれば、電圧Vc=-145(V)となる。そして、走査電極SC1~走査電極SCnのそれぞれに、図3に示したタイミングで走査パルスを印加する。なお、走査パルス発生回路70は、維持期間では維持パルス発生回路50の出力電圧をそのまま出力する。すなわち、節点Xの電圧を走査電極SC1~走査電極SCnへ出力する。
 傾斜波形電圧発生回路60は、ミラー積分回路61、ミラー積分回路63を備え、図3および図4に示した上り傾斜波形電圧および下り傾斜波形電圧を発生する。
 ミラー積分回路61は、トランジスタQ61とコンデンサC61と抵抗R61とを有し、入力端子IN61に一定の電圧を印加する(入力端子IN61として図示される2つの丸の間に一定の電圧差を与える)ことにより、電圧0(V)から電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧を発生する。
 ミラー積分回路63は、トランジスタQ63とコンデンサC63と抵抗R63とを有し、入力端子IN63に一定の電圧を印加する(入力端子IN63として図示される2つの丸の間に一定の電圧差を与える)ことにより、電圧0(V)から電圧Viに向かって緩やかに低下する下り傾斜波形電圧を発生する。
 なおスイッチング素子Q69は分離スイッチであり、走査電極駆動回路44を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止するために設けられている。
 なお、これらのスイッチング素子およびトランジスタは、MOSFETやIGBT等の一般に知られた半導体素子を用いて構成することができる。また、これらのスイッチング素子およびトランジスタは、タイミング発生回路42で発生したそれぞれのスイッチング素子およびトランジスタに対応するタイミング信号により制御される。
 次に、維持電極駆動回路45について説明する。
 図11は、本発明の実施の形態1におけるプラズマディスプレイ装置40に用いる維持電極駆動回路45の構成を概略的に示す回路図である。維持電極駆動回路45は、維持パルス発生回路80と、一定電圧発生回路85とを備え、タイミング信号にもとづき各回路を動作する。なお、図面では、各回路に入力される制御信号(タイミング発生回路42から供給されるタイミング信号)の信号経路の詳細は省略する。
 維持パルス発生回路80は、電力回収回路81と、スイッチング素子Q83と、スイッチング素子Q84とを有する。そして、維持電極SU1~維持電極SUnに印加する維持パルスを発生する。
 電力回収回路81は、パネル10に蓄えられた電力を、LC共振を利用してパネル10から回収して電力回収用のコンデンサに蓄える。また、回収した電力を、維持電極SU1~維持電極SUnを駆動するときの電力として再利用するために、LC共振を利用してパネル10に再度供給する。
 スイッチング素子Q83は、維持電極SU1~維持電極SUnを電圧Vsにクランプする。スイッチング素子Q84は、維持電極SU1~維持電極SUnを電圧0(V)にクランプする。
 一定電圧発生回路85は、スイッチング素子Q86、スイッチング素子Q87を有し、維持電極SU1~維持電極SUnに電圧Veを印加する。
 なお、これらのスイッチング素子も、MOSFETやIGBT等の一般に知られた半導体素子を用いて構成することができる。また、これらのスイッチング素子も、タイミング発生回路42で発生したそれぞれのスイッチング素子に対応するタイミング信号により制御される。
 次に、データ電極駆動回路43について説明する。
 図12は、本発明の実施の形態1におけるプラズマディスプレイ装置40のデータ電極駆動回路43の構成を概略的に示す回路図である。なお、図面では、各回路に入力される制御信号(タイミング発生回路42から供給されるタイミング信号、および画像信号処理回路41から供給される画像データ)の信号経路の詳細は省略する。
 データ電極駆動回路43は、スイッチング素子Q91H1~スイッチング素子Q91Hm、スイッチング素子Q91L1~スイッチング素子Q91Lmを有する。そして、画像データにもとづき(図面では、画像データの詳細は省略)、スイッチング素子Q91Ljをオンにすることでデータ電極Djに電圧0(V)を印加し、スイッチング素子Q91Hjをオンにすることでデータ電極Djに電圧Vdを印加する。
 実施の形態1では、例えばこれらの駆動回路を用いて、図3および図4に示した駆動電圧波形を発生することができる。なお、図6、図7、図8、図10、図11、図12に示した駆動回路は実施の形態1における回路構成の一例を示したものに過ぎず、本発明は各駆動回路が何らこれらの回路構成に限定されるものではない。
 以上示したように、実施の形態1によれば、書込み期間において上述の条件を満たす走査パルスを発生して走査電極22に印加することで、強制初期化動作を行わなくとも安定した書込み動作を行うことができる。これにより、黒輝度を抑え、コントラストの高い画像をパネル10に表示することができる。
 さらに、実施の形態1では、点灯率Lが点灯率しきい値Lk未満となる画像を黒画像として検出し、黒画像が所定の時間(時間しきい値Tk)以上連続してパネル10に表示されたかどうかを検出する。そして、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に表示する非黒画像の最初のフィールド(黒画像から切り替わった直後の最初の非黒画像)を「切替画像」とする。「切替画像」では、所定のサブフィールド(実施の形態1では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10)を非点灯にしてパネル10に表示する。
 これにより、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に非黒画像を表示する際に、切替画像において放電不良が発生したときの画像品質劣化を目立ちにくくすることができる。さらに、切替画像以降のフィールドにおいて安定に書込み放電を発生することができる。
 なお、切替画像をパネル10に表示する際には、例えば、サブフィールドSF1では画像表示領域内の全ての放電セルを強制的に点灯し、サブフィールドSF2以降の各サブフィールドは非点灯としてもよい。これによっても、上述と同様に、切替画像から後のフィールドにおいて書込み動作を安定化する効果を得ることが可能である。しかし、強制初期化動作を行わずにパネル10を駆動する実施の形態1においては、黒(階調値「0」)を表示する放電セルの輝度が低い。そのため、切替画像においてサブフィールドSF1で画像表示領域内の全ての放電セルを強制的に点灯すると、一瞬ではあるが、黒の輝度が上昇した画像が表示されることになる。したがって、画像表示品質を向上するという観点からは、切替画像をパネル10に表示する際には、所定のサブフィールド(例えば、サブフィールドSF1)では画像データにもとづき各放電セルの点灯・非点灯を制御することが望ましい。
 なお、実施の形態1では、消去期間に電圧0(V)から電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧を発生し、電圧0(V)から電圧Viに向かって緩やかに下降する下り傾斜波形電圧を発生する構成を説明したが、この上り傾斜波形電圧および下り傾斜波形電圧を開始するときの電圧は、何ら電圧0(V)に限定されるものではない。上り傾斜波形電圧を発生する際は、放電セルに放電が発生する直前までは、走査電極SC1~走査電極SCnに印加する電圧を急峻に上昇してもよい。下り傾斜波形電圧を発生する際は、放電セルに放電が発生する直前までは、走査電極SC1~走査電極SCnに印加する電圧を急峻に低下してもよい。したがって、この上り傾斜波形電圧は、放電セルに放電が発生する直前の電圧から電圧Vrに向かって緩やかに上昇する傾斜波形電圧として発生すればよく、この下り傾斜波形電圧は、放電セルに放電が発生する直前の電圧から電圧Viに向かって緩やかに下降する傾斜波形電圧として発生すればよい。
 なお、実施の形態1では、画像データにもとづき点灯率Lを検出し、点灯率Lと点灯率しきい値Lkと比較することで黒画像を検出する構成を説明したが、例えば、画像の平均輝度レベル(Average Picture Level:APL)を検出し、APLにもとづき黒画像を検出する構成であってもよい。
 なお、本発明の実施の形態においては、1つのフィールドを10のサブフィールドで構成する例を説明したが、本発明は1フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。
 なお、図3に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの駆動電圧波形に限定されるものではない。また、図6、図7、図8、図10、図11、図12に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
 (実施の形態2)
 実施の形態1では、パネル10の画像表示領域の全放電セルに関して点灯率Lを検出する構成を説明した。実施の形態2では、パネル10の画像表示領域を複数の小領域に分割し、各小領域のそれぞれにおいて点灯率Lを検出する構成を説明する。
 なお、実施の形態2において、パネル10の各電極に印加する駆動電圧波形は、実施の形態1において図3に示した駆動電圧波形と同様であるため、説明を省略する。また、実施の形態2におけるプラズマディスプレイ装置の構成は、実施の形態1において図6に示したプラズマディスプレイ装置の構成と同様であるため、説明を省略する。また、実施の形態2において、パネル10の各電極を駆動するための駆動回路も実施の形態1に示した駆動回路と同様であるため、説明を省略する。以下、実施の形態1と異なる構成について説明し、説明を省略した構成は実施の形態1と同様であるものとする。
 図13は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネル10の画像表示領域における複数の小領域を説明するための図である。
 以下、パネル10は1920×1080個の画素を有し、パネル10の画像表示領域を、水平方向(行方向)に135分割し、垂直方向(列方向)に20分割して、135×20=2700個の小領域(p、q)に分割する例を説明する。なお、pは1≦p≦20の整数であり、qは1≦q≦135の整数である。
 なお、図13において、パネル10に示した破線は小領域を示すために便宜上示した境界線に過ぎず、実際にこれらの破線がパネル10に表示されるわけではない。
 なお、パネル10の画像表示領域を複数の小領域に分割するときの設定は、何ら上記の数値に限定されるものではない。パネル10の画像表示領域を複数の小領域に分割する際は、パネル10の放電特性やプラズマディスプレイ装置の仕様等に応じて適宜設定することが望ましい。
 実施の形態2では、それぞれの小領域に関して、実施の形態1と同様の画像信号処理を行う。すなわち、ぞれぞれの小領域において、点灯率Lを検出し、点灯率Lが点灯率しきい値Lk未満となる画像を黒画像として検出し、黒画像が所定の時間(時間しきい値Tk)以上連続してパネル10に表示されたかどうかを検出する。そして、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に表示する非黒画像の最初のフィールド(黒画像から切り替わった直後の最初の非黒画像)を「切替画像」とする。「切替画像」では、所定のサブフィールド(実施の形態1では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10)を非点灯にしてパネル10に表示する。
 次に、実施の形態2におけるプラズマディスプレイ装置が有する画像信号処理回路91について説明する。なお、画像信号処理回路91以外の各回路、例えば、タイミング発生回路42、データ電極駆動回路43、走査電極駆動回路44、維持電極駆動回路45等の各回路は実施の形態1に示した各回路と同様であるので説明を省略する。
 図14は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いる画像信号処理回路91の一部を概略的に示す回路図である。図14には、画像信号処理回路91を構成する各回路のうち、黒画像・非黒画像の識別に関する回路、および「切替画像」をパネル10に表示するために用いる回路のみを示し、その他の回路は省略している。
 画像信号処理回路91は、画像データ変換部411と、小領域処理部911と、切替部952と、遅延部416と、制限処理部417とを有する。小領域処理部911は、小領域と同数設けられており、例えば、画像表示領域を135×20=2700個の小領域に分割する実施の形態2においては、小領域処理部911(1,1)から小領域処理部911(20,135)までの2700個の小領域処理部911が画像信号処理回路91に備えられている。
 画像データ変換部411は、入力された画像信号を、1フィールドを構成するサブフィールドの数に応じたビット数の画像データに変換する。例えば、1フィールドを、サブフィールドSF1からサブフィールドSF10までの10のサブフィールドで構成する実施の形態2においては、入力された画像信号を、10ビットの画像データに変換する。
 複数の小領域処理部911は、それぞれが黒画像検出部912と、黒画像時間積算部914と、ANDゲート915とを有する。すわなち、小領域処理部911(p,q)は、黒画像検出部912(p,q)と、黒画像時間積算部914(p,q)と、ANDゲート915(p,q)とを有する。例えば、小領域処理部911(1,1)は、黒画像検出部912(1,1)と、黒画像時間積算部914(1,1)と、ANDゲート915(1,1)とを有する。そして、小領域(p、q)には、小領域処理部911(p,q)が対応する。
 以下、小領域(1、1)に対応する小領域処理部911(1,1)を例に挙げて説明するが、小領域(p、q)に対応する小領域処理部911(p,q)も同様の構成であり同様の動作をするものとする。
 黒画像検出部912(1,1)は、点灯率検出部922(1,1)と、コンパレータ932(1,1)とを有する。
 点灯率検出部922(1,1)は、小領域(1,1)における画像データにもとづいて1フィールド毎の小領域点灯率LL(1,1)を検出する。なお、「1フィールド毎の小領域点灯率LL(1,1)」とは、小領域(1,1)において、1フィールドを構成する複数のサブフィールドのうちの少なくとも1つのサブフィールドで点灯する放電セルの数が、小領域(1,1)における放電セルの数に対してどの程度の割合であるのかを示す。すなわち、
(1フィールド毎の小領域点灯率LL(1,1))=(小領域(1,1)において1フィールドの期間内に1回以上点灯した放電セルの数)/(小領域(1,1)における放電セルの数)
である。以下、1フィールド毎の小領域点灯率LL(p,q)のことを、単に「小領域点灯率LL(p,q)」と記す。例えば、1フィールド毎の小領域点灯率LL(1,1)のことを、単に「小領域点灯率LL(1,1)」と記す。
 コンパレータ932(1,1)は、あらかじめ設定された「点灯率しきい値Lk」と小領域点灯率LL(1,1)とを比較し、その結果を小領域黒画像検出信号AA(1,1)として出力する。
 実施の形態2においては、小領域点灯率LL(p,q)が点灯率しきい値Lk未満であれば、小領域(p,q)の画像を黒画像とし、小領域点灯率LL(p,q)が点灯率しきい値Lk以上であれば、小領域(p,q)の画像を非黒画像とする。したがって、小領域点灯率LL(1,1)が点灯率しきい値Lk未満であれば、小領域(1,1)の画像は黒画像であり、小領域点灯率LL(1,1)が点灯率しきい値Lk以上であれば、小領域(1,1)の画像は非黒画像である。
 そして、コンパレータ932(1,1)は、小領域点灯率LL(1,1)が点灯率しきい値Lk以上のときには、小領域黒画像検出信号AA(1,1)として「1」を出力し、小領域点灯率LL(1,1)が点灯率しきい値Lk未満のときには小領域黒画像検出信号AA(1,1)として「0」を出力する。したがって、小領域黒画像検出信号AA(1,1)が「1」であれば小領域(1,1)の画像は非黒画像であり、小領域黒画像検出信号AA(1,1)が「0」であれば小領域(1,1)の画像は黒画像である。
 黒画像検出部912(1,1)は、このようにして小領域(1,1)の黒画像を検出し、小領域黒画像検出信号AA(1,1)を出力する。
 なお、実施の形態2においては、点灯率しきい値Lkを50(%)に設定している。したがって、黒画像検出部912(p,q)は、小領域点灯率LL(p,q)が50(%)未満となる画像を黒画像として検出する。例えば、小領域(1,1)において小領域点灯率LL(1,1)が50(%)未満であれば、黒画像検出部912(1,1)は、小領域(1,1)の画像を黒画像と判断する。
 しかし、本発明において、点灯率しきい値Lkは何ら上述した数値に限定されるものではない。点灯率しきい値Lkは、パネル10の特性やプラズマディスプレイ装置の仕様、用途等に合わせて、最適な数値に設定することが望ましい。
 なお、コンパレータ932(p,q)は、フィールドに同期して小領域黒画像検出信号AA(p,q)を出力するものとする。例えば、i番目のフィールド(i)の小領域(1,1)の画像が黒画像であり、i+1番目のフィールド(i+1)の小領域(1,1)の画像が非黒画像であれば、コンパレータ932(1,1)は、フィールド(i+1)の途中ではなく、フィールド(i+1)の終了後かつフィールド(i+2)の開始前に、小領域黒画像検出信号AA(1,1)を「0」から「1」に変更する。
 黒画像時間積算部914(1,1)は、カウンタ924(1,1)と、コンパレータ934(1,1)と、1Vディレイ944(1,1)とを有する。
 カウンタ924(1,1)は、フィールド周期で動作するカウンタである。そして、黒画像検出部912(1,1)が黒画像を検出したフィールド(小領域黒画像検出信号AA(1,1)が「0」となるフィールド)ではカウンタ924(1,1)をカウントアップ(一定の数値幅でカウンタ924(1,1)の出力を増加すること)し、黒画像検出部912(1,1)が非黒画像を検出したフィールド(小領域黒画像検出信号AA(1,1)が「1」となるフィールド)ではカウンタ924(1,1)をリセットする。
 こうして、カウンタ924(1,1)は、黒画像検出部912(1,1)が黒画像と判断したフィールドが継続した数を計数して出力する。すなわち、カウンタ924(1,1)の出力は、小領域(1,1)に表示する画像が黒画像であるフィールドが継続した数を表しており、言い換えると、カウンタ924(1,1)の出力は小領域(1,1)における黒画像の連続表示時間を表す。以下、カウンタ924(p,q)の出力を「小領域黒画像継続時間TT(p,q)」と記す。例えば、カウンタ924(1,1)の出力を「小領域黒画像継続時間TT(1,1)」と記す。
 コンパレータ934(1,1)は、あらかじめ設定された「時間しきい値Tk」と小領域黒画像継続時間TT(1,1)とを比較する。そして、コンパレータ934(1,1)は、小領域黒画像継続時間TT(1,1)が時間しきい値Tk未満であれば「0」を出力し、小領域黒画像継続時間TT(1,1)が時間しきい値Tk以上であれば「1」を出力する。コンパレータ934(1,1)の出力は、1Vディレイ944(1,1)に入力される。
 1Vディレイ944(1,1)は、入力信号を1フィールド期間の時間だけ遅延して出力する遅延回路であり、コンパレータ934(1,1)の出力を1フィールド遅延し「小領域黒画像継続信号CC(1,1)」として出力する。
 黒画像時間積算部914(1,1)は、このようにして小領域黒画像継続時間TT(1,1)を測定し、小領域黒画像継続信号CC(1,1)を出力する。
 なお、実施の形態2においては、時間しきい値Tkを「10分間」に設定している。したがって、黒画像時間積算部914(p,q)は、10分以上継続して黒画像が小領域(p,q)に表示されると、小領域黒画像継続信号CC(p,q)を「1」にして出力する。例えば、黒画像時間積算部914(1,1)は、10分以上継続して黒画像が小領域(1,1)に表示されると、小領域黒画像継続信号CC(1,1)を「1」にして出力する。
 しかし、本発明において、時間しきい値Tkは何ら上述した数値に限定されるものではない。時間しきい値Tkは、パネル10の特性やプラズマディスプレイ装置の仕様、用途等に合わせて、最適な数値に設定することが望ましい。
 ANDゲート915(1,1)は、入力される2つの信号の論理積演算を行い、演算結果を反転した信号を出力する。したがって、入力される2つの信号がともに「1」のときのみ「0」を出力し、それ以外では「1」を出力する。ANDゲート915(1,1)に入力される2つの信号は、小領域黒画像検出信号AA(1,1)と小領域黒画像継続信号CC(1,1)であり、ANDゲート915(1,1)から出力される信号は「小領域制限処理信号DD(1,1)」として、後段の切替部952に入力される。すなわち、ANDゲート915(1,1)は、小領域黒画像検出信号AA(1,1)と小領域黒画像継続信号CC(1,1)とがともに「1」のときのみ小領域制限処理信号DD(1,1)を「0」にし、それ以外では小領域制限処理信号DD(1,1)を「1」にして、切替部952に出力する。
 実施の形態2では、上述したように、点灯率しきい値Lkを50(%)に設定し、時間しきい値Tkを「10分間」に設定している。したがって、ANDゲート915(1,1)は、小領域(1,1)において、小領域点灯率LL(1,1)が50%未満となる黒画像が10分以上継続して表示されている状態から、小領域点灯率LL(1,1)が50%以上の非黒画像に切り替わった直後の最初の1フィールドにおいてのみ、小領域制限処理信号DD(1,1)を「0」にして出力し、その他のフィールドでは、小領域制限処理信号DD(1,1)を「1」にして出力する。
 切替部952には、小領域処理部911(p,q)のそれぞれから小領域制限処理信号DD(p,q)が入力される。例えば、実施の形態2に示す例では、小領域処理部911(1,1)から小領域処理部911(20,135)までの2700個の小領域処理部911のそれぞれから、小領域制限処理信号DD(1,1)から小領域制限処理信号DD(20,135)までの2700個の小領域制限処理信号DDが入力される。
 そして、切替部952は、画像データ変換部411から出力される画像データにもとづき適切なタイミングで、入力された複数の小領域制限処理信号DDの1つを選択し、制限処理信号Dとして出力する。例えば、後段における制限処理部417において小領域(1,1)の信号処理を行うときには、小領域制限処理信号DD(1,1)を選択し、制限処理信号Dとして出力する。
 遅延部416は、入力信号を1フィールド期間の時間だけ遅延して出力する遅延回路であり、切替部952から出力される制限処理信号Dと、制限処理部417に入力する画像データの位相を合わせるために設けられた回路である。そして、画像データ変換部411から出力される画像データを1フィールド遅延して出力する。
 制限処理部417は、実施の形態1と同様に、遅延部416から出力される画像データに対して、制限処理信号Dにもとづく画像信号処理を施し、制限付画像データとして出力する。そして、この制限付画像データがデータ電極駆動回路43に入力される。制限処理部417は、実施の形態1と同様に、制限処理信号Dが「0」であれば、輝度重みの最も小さいサブフィールドでは遅延部416から出力される画像データをそのまま用いるとともに、輝度重みの最も小さいサブフィールド以外のサブフィールドでは全放電セルを非点灯とする画像データにし、制限処理信号Dが「1」であれば、遅延部416から出力される画像データをそのまま後段に出力する。
 図15は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いる画像信号処理回路91の動作の一例を概略的に示す図である。
 図15には、入力画像信号にもとづく画像、小領域黒画像検出信号AA(p,q)、小領域黒画像継続信号CC(p,q)、小領域制限処理信号DD(p,q)、パネル10に表示される画像を示す。なお、以下に示す画像データVは、入力画像信号にもとづき画像データ変換部411から出力される画像データであり、画像データV’は、制限処理部417から出力される画像データである。なお、実施の形態2においては、制限処理部417から出力される画像データV’にもとづきパネル10に画像が表示される。なお、図15においては、小領域黒画像検出信号AA(p,q)、小領域黒画像継続信号CC(p,q)、小領域制限処理信号DD(p,q)のそれぞれの信号を、「1」は白で示し、「0」は黒で示す。
 また、図15には、画像の上部および下部に黒帯が挿入された画像が時間しきい値Tk(例えば、10分間)の時間以上連続した後に、すなわち、画像の上部および下部が黒画像となる画像(以下、「シネマサイズ画像」と記す)が時間しきい値Tk(例えば、10分間)の時間以上連続した後に、画像の上部および下部が非黒画像(以下、「通常サイズ画像」と記す)となる画像信号を示す。
 具体的には、フィールド(i-1)の画像データV(i-1)まではシネマサイズ画像が時間しきい値Tk(例えば、10分間)以上連続し、フィールド(i)の画像データV(i)で通常サイズ画像に切り替わり、フィールド(i)以降は通常サイズ画像が連続する画像信号を画像信号処理回路41に入力する例を示す。すなわち、画像表示領域の上部領域および下部領域に関して言えば、フィールド(i-1)の画像データV(i-1)までは黒画像が時間しきい値Tk(例えば、10分間)以上連続し、フィールド(i)の画像データV(i)で非黒画像に切り替わり、フィールド(i)以降は非黒画像が連続する画像信号を画像信号処理回路41に入力する例を示す。この例では、画像データV(i)は「切替画像」となる。
 以下、シネマサイズ画像をパネル10に表示する際に黒が表示される領域(画像表示領域の上部領域および下部領域)に対応する小領域を小領域(i,j)とする。
 小領域黒画像検出信号AA(i,j)は、対応する小領域(i,j)における入力画像信号が黒画像のときに「0」となり、非黒画像のときに「1」となる。ただし、上述したようにコンパレータ932(i,j)は、フィールドに同期して小領域黒画像検出信号AA(i,j)を出力する。したがって、図15に示す例では、小領域黒画像検出信号AA(i,j)は、画像データV(i)が終了するまでは「0」であり、画像データV(i)の終了後かつ画像データV(i+1)の開始前に「0」から「1」に変化し、それ以降は「1」となる。
 コンパレータ934(i,j)の出力信号は、小領域黒画像継続時間TT(i,j)が時間しきい値Tk未満のときには「0」であり、小領域黒画像継続時間TT(i,j)が時間しきい値Tk以上のときに「1」となる。したがって、小領域黒画像継続信号CC(i,j)は、小領域黒画像継続時間TT(i,j)が時間しきい値Tk(例えば、10分間)となった時点で「1」となり、以降、非黒画像によってカウンタ924(i,j)がリセットされるまで、「1」を継続する。
 図15に示す例では、小領域黒画像継続信号CC(i,j)は、小領域黒画像継続時間TT(i,j)が時間しきい値Tkとなった時点で「1」となり、以降、通常サイズ画像である画像データV(i)によって小領域黒画像検出信号AA(i,j)が「0」から「1」に変化するまで「1」を継続する。
 ただし、小領域黒画像継続信号CC(i,j)は、コンパレータ934(i,j)の出力信号を1Vディレイ944(i,j)によって1フィールド遅延した信号であるため、小領域黒画像継続信号CC(i,j)「1」から「0」に変化するのは、小領域黒画像検出信号AA(i,j)が「0」から「1」に変化した時点から1フィールド遅延する。したがって、図15に示す例では、小領域黒画像継続信号CC(i,j)が「1」から「0」に変化するのは、画像データV(i+1)の終了後かつ画像データV(i+2)の開始前となる。
 小領域制限処理信号DD(i,j)は、小領域黒画像検出信号AA(i,j)と小領域黒画像継続信号CC(i,j)とがともに「1」のときに「0」となり、それ以外では「1」となる。したがって、図15に示す例では、小領域制限処理信号DD(i,j)は、画像データV(i+1)の期間のみ「0」となり、それ以外の期間では「1」となる。
 遅延部416は、画像データ変換部411から出力される画像データを1フィールド遅延して出力する。そのため、図15に示す例では、小領域制限処理信号DD(i,j)が「0」となる期間に制限処理部417に入力される画像データは、画像データV(i)である。
 制限処理部417は、上述したように、制限処理信号Dが「0」のときには、制限処理部417に入力される画像データのうち、LSBを除く各ビットを「0」とし、LSBのみ制限処理部417に入力される画像データのLSBをそのまま用いて出力信号とする。したがって、図15に示す例では、制限処理部417から出力される画像データV’(i)は、小領域(i,j)においては、LSBを除く各ビットは「0」であり、LSBのみ画像データV(i)のLSBに等しい画像データとなる。そして、小領域(i,j)を除く他の小領域では、画像データV(i)に等しい画像データとなる。
 プラズマディスプレイ装置においては、制限処理部417から出力される画像データV’にもとづきパネル10に画像を表示する。したがって、図15に示す例では、画像データV’(i-1)以前は画像データVにもとづくシネマサイズ画像がパネル10に表示され、画像データV’(i+1)以降は、画像データVにもとづく通常サイズ画像がパネル10に表示される。そして、画像データV’(i)では、小領域(i,j)においては、輝度重みが最も小さいサブフィールドSF1のみ画像データV(i)にもとづき各放電セルの点灯・非点灯が制御され、サブフィールドSF2からサブフィールドSF10の各サブフィールドは全ての放電セルが非点灯となる「切替画像」としてパネル10に表示される。なお、小領域(i,j)を除く他の小領域では、画像データV(i)にもとづく画像がパネル10に表示される。
 画像信号処理回路91は、このようにして、黒画像を所定の時間以上連続して表示した小領域(i,j)(小領域点灯率LLが点灯率しきい値Lk未満となる画像を時間しきい値Tk以上連続して表示した小領域)において、表示画像が黒画像から非黒画像に切り替わるときに、小領域(i,j)に非黒画像を有する画像の最初のフィールドの画像を「切替画像」とする。そして、「切替画像」では、小領域(i,j)において、所定のサブフィールド(実施の形態1では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10)を非点灯にし、小領域(i,j)を除く小領域においては画像信号にもとづき各サブフィールドの点灯・非点灯を制御してパネル10に画像を表示する。
 このように、黒画像を所定の時間以上連続して表示した小領域(i,j)において、黒画像後の最初の非黒画像を、輝度の低い切替画像にして小領域(i,j)に表示するのは、実施の形態1に示した理由と同じであるので、説明を省略する。
 以上示したように、実施の形態2におけるプラズマディスプレイ装置では、パネル10の画像表示領域を複数の小領域に分割し、それぞれの小領域で小領域点灯率LLを検出する。そして、小領域点灯率LLが点灯率しきい値Lk未満となる小領域(i,j)に表示される画像を黒画像として検出し、黒画像が所定の時間(時間しきい値Tk)以上連続して小領域(i,j)に表示されたかどうかを検出する。そして、黒画像を所定の時間以上連続して表示した小領域(i,j)において、表示画像が黒画像から非黒画像に切り替わるときに、小領域(i,j)に非黒画像を有する画像の最初のフィールドの画像を「切替画像」とする。そして、「切替画像」では、小領域(i,j)において、所定のサブフィールド(実施の形態1では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態1では、サブフィールドSF2からサブフィールドSF10)を非点灯にし、小領域(i,j)を除く小領域においては画像信号にもとづき各サブフィールドの点灯・非点灯を制御してパネル10に画像を表示する。
 これにより、強制初期化動作を行わずとも書込み動作を安定に行うことができ、階調表示に関係しない発光を低減して黒輝度を下げ、コントラストを大きく向上した画像をパネル10に表示することが可能となる。
 なお、実施の形態2に示した画像信号処理回路91の構成は、パネル10のアスペクト比(例えば、16:9)よりも細長いアスペクト比を有する画像、例えば映画等、表示画像の上部や下部に黒の領域が継続して表示される画像をパネル10に表示する際の、放電不良による画像品質劣化を目立ちにくくしつつ書込み動作を安定化する効果に関して、特に有効である。あるいは、夜景における月や街の灯り等、暗い背景に明るい領域が部分的に存在する画像を継続して表示した後、昼間の風景等、全体的に明るい画像に切り替わるような画像をパネル10に表示する場合においても、上述と同様の効果を得ることができる。
 なお、図14に示した回路構成は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
 (実施の形態3)
 実施の形態1、実施の形態2では、強制初期化動作を行わずにパネル10を駆動する構成を説明した。実施の形態3では、複数フィールドに1回の割合で強制初期化動作を行いながらパネル10を駆動する構成について説明する。
 まず、実施の形態3におけるパネル10を駆動するための駆動電圧波形とその動作の概要について説明する。
 実施の形態3において、それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
 各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。そして、各サブフィールドの書込み期間では、点灯すべき放電セルに書込み放電を発生することで、サブフィールド毎に各放電セルの点灯・非点灯を制御する。そして、サブフィールド毎に各放電セルの点灯・非点灯を制御することによってパネル10に画像を表示する。
 輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「8」のサブフィールドは、輝度重み「1」のサブフィールドの約8倍の輝度で発光し、輝度重み「2」のサブフィールドの約4倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に点灯することによってパネル10に様々な階調を表示し、パネル10に画像を表示することができる。
 初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。実施の形態3では、初期化期間において「強制初期化動作」と「選択初期化動作」との2つのうちのいずれかの初期化動作を行う。強制初期化動作とは、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する初期化動作のことである。また、選択初期化動作とは、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する初期化動作のことである。
 そして、1フィールドの先頭サブフィールド(サブフィールドSF1)の初期化期間においては、「特定セル初期化動作」を行い、他のサブフィールドの初期化期間においては全ての放電セルで選択初期化動作を行う。特定セル初期化動作とは、特定の放電セルで強制初期化動作を行い、他の放電セルでは選択初期化動作を行う初期化動作のことである。したがって、1フィールドの先頭サブフィールド(サブフィールドSF1)の初期化期間においては、特定の放電セルには強制初期化動作を行うための強制初期化波形を印加し、他の放電セルには選択初期化動作を行うための選択初期化波形を印加する。以下、特定セル初期化動作を行う初期化期間を「特定セル初期化期間」と呼称し、特定セル初期化期間を有するサブフィールドを「特定セル初期化サブフィールド」と呼称する。また、全ての放電セルで選択初期化動作を行う初期化期間を「選択初期化期間」と呼称し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と呼称する。
 なお、実施の形態3では、1フィールドをサブフィールドSF1からサブフィールドSF8までの8つのサブフィールドで構成し、サブフィールドSF1からサブフィールドSF8までの各サブフィールドにはそれぞれ(1、2、4、8、16、32、64、128)の輝度重みを設定する例を説明する。そして、サブフィールドSF1を特定セル初期化サブフィールドとし、サブフィールドSF2からサブフィールドSF8を選択初期化サブフィールドとする。
 また、実施の形態3では、特定セル初期化サブフィールドにおいて強制初期化動作を行う放電セルが互いに異なる「第1のフィールド」と「第2のフィールド」とを交互に発生してパネル10を駆動するものとする。以下、強制初期化動作の発生パターンについて説明する。
 図16は、本発明の実施の形態3における強制初期化動作と選択初期化動作の発生パターンの一例を示す図である。図16において、横軸はフィールドを表し、縦軸は走査電極22を表す。また、図16に示す「○」は、特定セル初期化サブフィールドであるサブフィールドSF1の初期化期間において強制初期化動作を行うことを表し、「×」は、その初期化期間において選択初期化動作を行うことを表す。
 図16に示すように、実施の形態3において、第1のフィールドにおける特定セル初期化サブフィールドでは、配置的に見て奇数番目の走査電極22上に形成される放電セルで強制初期化動作を行う。また、第2のフィールドにおける特定セル初期化サブフィールドでは、配置的に見て偶数番目の走査電極22上に形成される放電セルで強制初期化動作を行う。そして、「第1のフィールド」と「第2のフィールド」とを交互に発生する。こうすることで、実施の形態3では、各放電セルにおいて2フィールドに1回ずつ強制初期化動作を行う。
 実施の形態3においては、このようにパネル10を駆動することで、黒輝度を上昇させる要因となる発光を極力減らして黒輝度を低減し、表示画像のコントラスト比を向上する。これは次のような理由による。
 黒輝度を上昇させる要因の1つに、初期化放電による発光がある。ただし、選択初期化動作は、直前のサブフィールドで維持放電を発生しなかった放電セルでは放電が発生しないので、黒輝度の明るさに実質的に影響を与えない。しかし、強制初期化動作は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電が発生するので、黒輝度の明るさに影響を与える。すなわち、強制初期化動作の発生頻度が大きくなるほど黒輝度は上昇する。したがって、各放電セルで強制初期化動作を行う頻度を低減すれば、表示画像の黒輝度を低減し、コントラストを向上することができる。
 そこで、実施の形態3では、図16に示すように、第1のフィールドと、第2のフィールドとを交互に発生する。第1のフィールドは、配置的に見て奇数番目の走査電極22上に形成される放電セルで強制初期化動作を行う特定セル初期化サブフィールドを有する。第2のフィールドは、配置的に見て偶数番目の走査電極22上に形成される放電セルで強制初期化動作を行う特定セル初期化サブフィールドを有する。
 これにより、各放電セルで強制初期化動作を行う回数を、2フィールドに1回にすることができる。したがって、この構成では、フィールド毎に全ての放電セルで強制初期化動作を行う構成と比較して、各放電セルで強制初期化動作を行う頻度を半分に低減して黒輝度を低減し、パネル10に表示される画像のコントラスト比を向上することができる。
 次に、第1のフィールド、第2のフィールドについて説明する。なお、上述したように、実施の形態3では、第1のフィールド、第2のフィールドをそれぞれサブフィールドSF1からサブフィールドSF8までの8つのサブフィールドで構成し、サブフィールドSF1からサブフィールドSF8までの各サブフィールドにそれぞれ(1、2、4、8、16、32、64、128)の輝度重みを設定する。しかし、実施の形態3は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
 図17は、本発明の実施の形態3におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する駆動電圧波形の一例を示す波形図である。図17には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
 また、図17には、以下の駆動電圧波形を示す。すなわち、特定セル初期化サブフィールドである第1のフィールドのサブフィールドSF1と、第2のフィールドのサブフィールドSF1の初期化期間と、選択初期化サブフィールドであるサブフィールドSF2の初期化期間および書込み期間と、最終サブフィールドであるサブフィールドSF8の維持期間およびプレリセット期間とを図17に示す。したがって、サブフィールドSF1と、サブフィールドSF2からサブフィールドSF8とでは、初期化期間に走査電極22に印加する駆動電圧の波形形状が異なる。
 なお、サブフィールドSF2の書込み期間以降からサブフィールドSF8の書込み期間までは図示していないが、サブフィールドSF1を除く各サブフィールドは選択初期化サブフィールドであり、維持パルスの発生数を除き、各期間でほぼ同様の駆動電圧波形を発生する。また、第2のフィールドのサブフィールドSF1の書込み期間および維持期間を図示していないが、第1のフィールドのサブフィールドSF1の書込み期間および維持期間と、第2のフィールドのサブフィールドSF1の書込み期間および維持期間とは、ほぼ同様の駆動電圧波形を発生する。
 また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中から画像データ(サブフィールド毎の点灯・非点灯を示すデータ)にもとづき選択された電極を表す。
 まず、特定セル初期化サブフィールドである第1のフィールドのサブフィールドSF1について説明する。
 なお、上述したように、実施の形態3においては、第1のフィールドの特定セル初期化サブフィールド(サブフィールドSF1)では、配置的に見て上から奇数番目、すなわち(1+2×N)番目(Nは0以上の整数)の走査電極SC(1+2×N)には、強制初期化動作を行うための強制初期化波形を印加する。また、配置的に見て上から偶数番目、すなわち(2+2×N)番目の走査電極SC(2+2×N)には、選択初期化動作を行うための選択初期化波形を印加する。
 サブフィールドSF1の初期化期間前半部では、データ電極D1~データ電極Dm、維持電極SU1~維持電極SUnには、それぞれ電圧0(V)を印加する。走査電極SC(1+2×N)には、電圧Vi1を印加し、電圧Vi1から電圧Vi2に向かって緩やかに(例えば、約1.3V/μsecの勾配で)上昇する傾斜電圧(以下、「上りランプ電圧L1」と呼称する)を印加する。このとき、電圧Vi1は、維持電極SU(1+2×N)に対して放電開始電圧未満の電圧に設定し、電圧Vi2は維持電極SU(1+2×N)に対して放電開始電圧を超える電圧に設定する。
 この上りランプ電圧L1が上昇する間に、走査電極SC(1+2×N)と維持電極SU(1+2×N)との間、および走査電極SC(1+2×N)とデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC(1+2×N)上に負極性の壁電圧が蓄積され、走査電極SC(1+2×N)と交差するデータ電極D1~データ電極Dm上および維持電極SU(1+2×N)上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
 サブフィールドSF1の初期化期間後半部では、走査電極SC(1+2×N)に印加する電圧を電圧Vi2から電圧Vi2よりも低い電圧Vi3に下げる。また、維持電極SU1~維持電極SUnには正極性の電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加する。そして、走査電極SC(1+2×N)に、電圧Vi3から負極性の電圧Vi4に向かって緩やかに(例えば、約-1.0V/μsecの勾配で)下降する傾斜電圧(以下、「下りランプ電圧L2」と呼称する)を印加する。このとき、電圧Vi3は、維持電極SU(1+2×N)に対して放電開始電圧未満の電圧に設定し、電圧Vi4は、維持電極SU(1+2×N)に対して放電開始電圧を超える電圧に設定する。
 この下りランプ電圧L2を走査電極SC(1+2×N)に印加する間に、走査電極SC(1+2×N)と維持電極SU(1+2×N)との間、および走査電極SC(1+2×N)とデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極SC(1+2×N)上の負極性の壁電圧および維持電極SU(1+2×N)上の正極性の壁電圧が弱められ、走査電極SC(1+2×N)と交差するデータ電極D1~データ電極Dm上の正極性の壁電圧は書込み期間での書込み動作に適した値に調整される。
 以上の電圧波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形である。そして、強制初期化波形を走査電極22に印加する動作が強制初期化動作である。
 一方、サブフィールドSF1の初期化期間前半部において、走査電極SC(2+2×N)には、電圧Vi1を印加せず、電圧0(V)から電圧Vi2’に向かって緩やかに上昇する上りランプ電圧L1’を印加する。この上りランプ電圧L1’は、上りランプ電圧L1と同じ勾配で、上りランプ電圧L1と同じ時間だけ上昇を続ける電圧波形である。したがって、電圧Vi2’は、電圧Vi2から電圧Vi1を引いた電圧に等しい電圧となる。このとき、電圧Vi2’は維持電極23に対して放電開始電圧未満の電圧となるように各電圧および上りランプ電圧L1’を設定する。これにより、上りランプ電圧L1’を印加した放電セルでは放電は実質的に発生しない。
 サブフィールドSF1の初期化期間後半部において、走査電極SC(2+2×N)には、走査電極SC(1+2×N)と同様に、下りランプ電圧L2を印加する。
 以上の電圧波形が、第1のフィールドのサブフィールドSF1において走査電極SC(2+2×N)に印加する選択初期化波形である。
 以上により、第1のフィールドの特定セル初期化サブフィールド(サブフィールドSF1)における初期化動作が終了する。
 なお、詳細な説明は省略するが、第2のフィールドの特定セル初期化サブフィールド(サブフィールドSF1)では、初期化期間において、配置的に見て上から偶数番目、すなわち(2+2×N)番目の走査電極SC(2+2×N)には、強制初期化動作のための強制初期化波形を印加する。そして、配置的に見て上から奇数番目、すなわち(1+2×N)番目の走査電極SC(1+2×N)には、選択初期化動作のための選択初期化波形を印加する。すなわち、第2のフィールドの特定セル初期化サブフィールドでは、第1のフィールドの特定セル初期化サブフィールドにおいて選択初期化動作を行った放電セルでは強制初期化動作を行い、第1のフィールドの特定セル初期化サブフィールドにおいて強制初期化動作を行った放電セルでは選択初期化動作を行う。
 続く書込み期間では、走査電極22に走査パルスを印加するとともにデータ電極32に選択的に書込みパルスを印加し、点灯するべき放電セルに選択的に書込み放電を発生して、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。
 サブフィールドSF1の書込み期間では、維持電極SU1~維持電極SUnに電圧Veを印加し、走査電極SC1~走査電極SCnのそれぞれには電圧Vcc(例えば、Vcc=Va+Vsc)を印加する。
 次に、配置的に見て上から1番目(1行目)の走査電極SC1に負極性の電圧Vaの走査パルスを印加する。そして、データ電極D1~データ電極Dmのうちの1行目において点灯するべき放電セルのデータ電極Dkに正極性の電圧Vdの書込みパルスを印加する。
 電圧Vdの書込みパルスを印加した放電セルのデータ電極Dkと走査電極SC1との交差部の電圧差は、外部印加電圧の差(電圧Vd-電圧Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。これによりデータ電極Dkと走査電極SC1との電圧差が放電開始電圧を超え、データ電極Dkと走査電極SC1との間に放電が発生する。
 また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、維持電極SU1と走査電極SC1との電圧差は、外部印加電圧の差である(電圧Ve-電圧Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Veを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態とすることができる。
 これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生することができる。こうして、点灯するべき放電セルに書込み放電が発生し、走査電極SC1上に正極性の壁電圧が蓄積され、維持電極SU1上に負極性の壁電圧が蓄積され、データ電極Dk上にも負極性の壁電圧が蓄積される。
 このようにして、1行目において点灯するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極32と走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
 以上の書込み動作を、走査電極SC2、走査電極SC3、・・・、走査電極SCnという順番で、n行目の放電セルに至るまで順次行い、サブフィールドSF1の書込み期間が終了する。このようにして、書込み期間では、点灯するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。
 維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極22および維持電極23に交互に印加して、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍率である。例えば、輝度倍率が2倍のとき、輝度重み「2」のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。
 サブフィールドSF1の維持期間では、維持電極SU1~維持電極SUnにベース電位となる電圧0(V)を印加するとともに走査電極SC1~走査電極SCnに正極性の電圧Vsの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差が、維持パルスの電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなる。
 これにより、走査電極SCiと維持電極SUiとの電圧差が放電開始電圧を超え、走査電極SCiと維持電極SUiとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負極性の壁電圧が蓄積され、維持電極SUi上に正極性の壁電圧が蓄積される。さらに、データ電極Dk上にも正極性の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
 続いて、走査電極SC1~走査電極SCnには電圧0(V)を印加し、維持電極SU1~維持電極SUnには電圧Vsの維持パルスを印加する。維持放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの電圧差が放電開始電圧を超える。これにより、再び維持電極SUiと走査電極SCiとの間に維持放電が発生し、維持電極SUi上に負極性の壁電圧が蓄積され、走査電極SCi上に正極性の壁電圧が蓄積される。
 以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対24の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
 そして、維持期間における維持パルスの発生後(維持期間の最後)に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0(V)を印加したまま、走査電極SC1~走査電極SCnには、ベース電位である電圧0(V)から電圧Versまで緩やかに(例えば、約10V/μsecの勾配で)上昇する傾斜電圧(以下、「消去ランプ電圧L3」と呼称する)を印加する。
 電圧Versを放電開始電圧を超える電圧に設定することで、走査電極SC1~走査電極SCnへ印加する消去ランプ電圧L3が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルの維持電極SUiと走査電極SCiとの間に、微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、データ電極Dk上の正極性の壁電圧を残したまま、走査電極SCi上の壁電圧および維持電極SUi上の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vers-放電開始電圧)の程度まで弱められる。以下、この放電を「消去放電」と記す。
 走査電極SC1~走査電極SCnに印加する電圧が電圧Versに到達したら、走査電極SC1~走査電極SCnへの印加電圧を電圧0(V)まで下降する。こうして、サブフィールドSF1の維持期間における維持動作が終了する。
 以上により、サブフィールドSF1の駆動動作が終了する。
 次に、選択初期化サブフィールドについてサブフィールドSF2を例に挙げて説明する。
 サブフィールドSF2の初期化期間では、選択初期化波形を全ての走査電極22に印加する。この選択初期化波形は、強制初期化波形の前半部を省略した駆動電圧波形である。具体的には、維持電極SU1~維持電極SUnには電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加する。走査電極SC1~走査電極SCnには放電開始電圧未満となる電圧(例えば、電圧0(V))から放電開始電圧を超える負極性の電圧Vi4に向かって、下りランプ電圧L2と同じ勾配で下降する下りランプ電圧L4を印加する。
 これにより、直前のサブフィールド(図17では、サブフィールドSF1)の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。また、データ電極Dk上には、直前の維持期間に発生した維持放電によって十分な正極性の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Dk上の壁電圧は書込み動作に適した壁電圧に調整される。
 一方、直前のサブフィールド(図17では、サブフィールドSF1)の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。
 上述の波形が、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形である。そして、選択初期化波形を走査電極22に印加する動作が選択初期化動作である。
 以上により、選択初期化サブフィールドの初期化期間における選択初期化動作が終了する。
 サブフィールドSF1の初期化期間に発生する選択初期化波形と、サブフィールドSF2の初期化期間に発生する選択初期化波形とは、波形形状が互いに異なる。しかし、サブフィールドSF1の初期化期間に発生する選択初期化波形は、初期化期間前半部では放電が発生せず、初期化期間後半部の動作はサブフィールドSF2の初期化期間における選択初期化動作と実質的に同等である。したがって、実施の形態3では、サブフィールドSF1の初期化期間に発生する、上りランプ電圧L1’と下りランプ電圧L2とを有する初期化波形を、選択初期化波形としている。
 サブフィールドSF2の書込み期間では、サブフィールドSF1の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。
 サブフィールドSF2の維持期間も、サブフィールドSF1の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。
 サブフィールドSF3以降の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドSF2の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドSF3以降の各サブフィールドの維持期間では、維持パルスの発生数を除き、サブフィールドSF2と同様の駆動電圧波形を各電極に印加する。
 そして、実施の形態3では、特定セル初期化サブフィールドの直前のサブフィールドにおいて、維持期間の後にプレリセット期間を設けるものとする。このサブフィールドは、実施の形態3では、1フィールドの最終サブフィールドであるサブフィールドSF8である。
 このプレリセット期間は、続くフィールドのサブフィールドSF1における初期化動作を安定にするための働きを有する。このプレリセット期間では、走査電極22に、第1の傾斜電圧(以下、「下りランプ電圧L5」と記す)を印加し、続いて、第2の傾斜電圧(以下、「下りランプ電圧L6」と記す)または第3の傾斜電圧(以下、「下りランプ電圧L6’」と記す)のいずれかを印加する。
 具体的には、走査電極22に消去ランプ電圧L3を印加した後、維持電極23およびデータ電極32に電圧0(V)を印加する。そして、走査電極22に、電圧0(V)から負極性の電圧Vi4に向かって下りランプ電圧L2と同じ勾配(例えば、約-1.0V/μsec)で下降する下りランプ電圧L5(第1の傾斜電圧)を印加する。
 電圧Vi4をデータ電極32に対して放電開始電圧を超える電圧に設定することで、プレリセット期間の直前の維持期間に維持放電を発生した放電セル、すなわちサブフィールドSF8の維持期間において維持放電を発生した放電セルには、走査電極22とデータ電極32との間に第1の補助放電となる微弱な放電が発生する。このとき、この放電は、向かい合う電極間に発生するので、対抗放電となる。
 下りランプ電圧L5を走査電極22に印加した後は、走査電極22への印加電圧を電圧0(V)に戻し、維持電極23に正極性の電圧(図17では、電圧Vs)を印加する。
 そして、続くサブフィールドSF1の初期化期間において強制初期化波形を印加する走査電極22(図17に示す例では、走査電極SC(2+2×N))には、電圧0(V)から負極性の電圧Vi4に向かって下りランプ電圧L2と同じ勾配(例えば、約-1.0V/μsec)で下降する下りランプ電圧L6(第2の傾斜電圧)を印加する。すなわち、プレリセット期間の直後の特定セル初期化サブフィールドの初期化期間において強制初期化動作を行う放電セルには、維持電極23に正極性の電圧Vsを印加し、走査電極22に下りランプ電圧L6を印加する。
 電圧Vi4を維持電極23に対して放電開始電圧を超える電圧に設定することで、走査電極SC(2+2×N)上に形成される放電セル内に第2の補助放電となる微弱な放電が発生する。これにより、それらの放電セル内にプライミング粒子を発生するとともに、走査電極SC(2+2×N)上には正極性の壁電圧を形成し、維持電極SU(2+2×N)上には負極性の壁電圧を形成することができる。なお、維持電極23に電圧Vsを印加することで、第1の補助放電が発生した放電セルであっても、第2の補助放電を発生することができる。
 なお、走査電極22に下りランプ電圧L6を印加する期間に維持電極23に印加する正極性の電圧(図17では、電圧Vs)は、選択初期化期間に維持電極23に印加する正極性の電圧(図17では、電圧Ve)よりも高い電圧である。
 また、走査電極22に下りランプ電圧L5を印加する期間に維持電極23に印加する電圧(図17では、電圧0(V))は、走査電極22に下りランプ電圧L6を印加する期間に維持電極23に印加する正極性の電圧よりも低い電圧である。したがって、この電圧は、図17には電圧0(V)とする例を示しているが、必ずしも電圧0(V)に限定されるものではなく、例えば数ボルト程度の負極性の電圧(例えば、-10(V)程度まで)であってもよい。
 一方、続くサブフィールドSF1の初期化期間において選択初期化波形を印加する走査電極22(図17に示す例では、走査電極SC(1+2×N))には、所定の正極性の電圧である電圧Vscを印加する。そして、電圧Vscから電圧Vi5に向かって、下りランプ電圧L6と同じ勾配で下りランプ電圧L6と同じ時間だけ電圧下降する下りランプ電圧L6’(第3の傾斜電圧)を印加する。電圧Vi5は、電圧Vscに負極性の電圧Vi4を重畳した電圧に等しい電圧となるため、下りランプ電圧L6の最低電圧である電圧Vi4よりも高い電圧となる。電圧Vi5が放電開始電圧未満の電圧となるように各電圧および下りランプ電圧L6’を設定することで、下りランプ電圧L6’を印加した放電セル(図17に示す例では、走査電極SC(2+2×N)上に形成される放電セル)では実質的に放電は発生しない。
 以上が、実施の形態3においてパネル10の各電極に印加する駆動電圧波形の概要である。
 なお、実施の形態3において各電極に印加する電圧値は、例えば、電圧Vi1=147(V)、電圧Vi2=357(V)、電圧Vi2’=210(V)、電圧Vi3=210(V)、電圧Vi4=-160(V)、電圧Ve=125(V)、電圧Vers=210(V)、電圧Vsc=147(V)、電圧Vs=210(V)、電圧Va=-185(V)、電圧Vd=60(V)である。また、電圧Vccは負極性の電圧Va=-185(V)に正極性の電圧Vsc=147(V)を重畳する(Vcc=Va+Vsc)ことで発生することができ、その場合、電圧Vcc=-38(V)となる。電圧Vi5は、電圧Vsc=147(V)に電圧Vi4=-160(V)を重畳した電圧(Vi5=Vsc+Vi4)となるので、例えば、電圧Vi5=-13(V)となる。
 ただし、上述した電圧値や勾配の具体的な数値は単なる一例に過ぎない。各電圧値や勾配等は、パネル10の放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
 次に、実施の形態3における走査電極駆動回路について説明する。なお、実施の形態3におけるプラズマディスプレイ装置の構成は、実施の形態1において図6に示したプラズマディスプレイ装置の構成と同様であるため、説明を省略する。また、以下において説明を省略した構成は実施の形態1または実施の形態2と同様であるものとする。
 図18は、本発明の実施の形態3における走査電極駆動回路143の一構成例を示す回路図である。走査電極駆動回路143は、維持パルスを発生する維持パルス発生回路150と、初期化波形を発生する初期化波形発生回路151と、走査パルスを発生する走査パルス発生回路152とを備える。そして、走査パルス発生回路152の各出力端子は、パネル10の走査電極SC1~走査電極SCnのそれぞれに接続されている。
 なお、実施の形態3では、走査パルス発生回路152に入力される電圧を「基準電位A」と記す。また、以下の説明においてスイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。なお、図18では、各回路に入力される制御信号(タイミング発生回路42から供給されるタイミング信号)の信号経路の詳細は省略する。
 また、図18には、負極性の電圧Vaを用いた回路(例えば、ミラー積分回路154)が動作しているときに、その回路と、維持パルス発生回路150、電圧Vrを用いた回路(例えば、ミラー積分回路153)、および電圧Versを用いた回路(例えば、ミラー積分回路155)とを電気的に分離するためのスイッチング素子Q7を用いた分離回路を示している。また、電圧Vrを用いた回路(例えば、ミラー積分回路153)が動作しているときに、その回路と、電圧Vrよりも低い電圧の電圧Versを用いた回路(例えば、ミラー積分回路155)とを電気的に分離するためのスイッチング素子Q6を用いた分離回路を示している。
 維持パルス発生回路150は、電力回収回路156とクランプ回路157とを有する。そして、実施の形態1に示した維持パルス発生回路50と同様に、タイミング発生回路42から出力されるタイミング信号にもとづき各スイッチング素子を切り換えて維持パルスを発生する。
 初期化波形発生回路151は、ミラー積分回路153と、ミラー積分回路154と、ミラー積分回路155とを有する。図18には、ミラー積分回路153の入力端子を入力端子IN1、ミラー積分回路154の入力端子を入力端子IN2、ミラー積分回路155の入力端子を入力端子IN3と示している。なお、ミラー積分回路153およびミラー積分回路155は上昇する傾斜電圧を発生し、ミラー積分回路154は下降する傾斜電圧を発生する。
 ミラー積分回路153は、スイッチング素子Q1とコンデンサC1と抵抗R1とを有し、初期化動作時に、走査電極駆動回路143の基準電位Aを電圧Vi2’までランプ状に緩やかに(例えば、1.3V/μsecで)上昇させて上りランプ電圧L1’を発生する。
 ミラー積分回路155は、スイッチング素子Q3とコンデンサC3と抵抗R3とを有し、維持期間の最後に、基準電位Aを上りランプ電圧L1’よりも急峻な勾配(例えば、10V/μsec)で電圧Versまで上昇させて消去ランプ電圧L3を発生する。
 ミラー積分回路154は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有し、初期化動作時に、基準電位Aを電圧Vi4までランプ状に緩やかに(例えば、-1.0V/μsecの勾配で)下降させて下りランプ電圧L2、下りランプ電圧L4、下りランプ電圧L5および下りランプ電圧L6を発生する。
 走査パルス発生回路152は、n本の走査電極SC1~走査電極SCnのそれぞれに走査パルスを印加するためのスイッチング素子QH1~スイッチング素子QHnおよびスイッチング素子QL1~スイッチング素子QLnを備えている。スイッチング素子QHj(j=1~n)の一方の端子とスイッチング素子QLjの一方の端子とは互いに接続されており、その接続箇所が走査パルス発生回路152の出力端子となって、走査電極SCjに接続されている。また、スイッチング素子QHjの他方の端子は入力端子INbであり、スイッチング素子QLjの他方の端子は入力端子INaである。
 なお、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは複数の出力毎にまとめられ、IC化されている。このICが走査ICである。
 また、走査パルス発生回路152は、書込み期間において基準電位Aを負極性の電圧Vaに接続するためのスイッチング素子Q5と、電圧Vscを発生し基準電位Aに電圧Vscを重畳する電源VSCと、基準電位Aに電圧Vscを重畳して発生させた電圧Vcを入力端子INbに印加するためのダイオードDi31およびコンデンサC31とを備えている。そして、スイッチング素子QH1~スイッチング素子QHnの入力端子INbには電圧Vcを入力し、スイッチング素子QL1~スイッチング素子QLnの入力端子INaには基準電位Aを入力する。
 このように構成された走査パルス発生回路152では、書込み期間においては、スイッチング素子Q5をオンにして基準電位Aを負極性の電圧Vaに等しくし、入力端子INaには負極性の電圧Vaを印加し、入力端子INbには電圧Va+電圧Vscとなった電圧Vc(図17に示す電圧Vcc)を印加する。そして、画像データにもとづき、走査パルスを印加する走査電極SCiに対しては、スイッチング素子QHiをオフ、スイッチング素子QLiをオンにすることで、スイッチング素子QLiを経由して走査電極SCiに負極性の走査パルス電圧Vaを印加する。走査パルスを印加しない走査電極SCh(hは、1~nのうちiを除いたもの)に対しては、スイッチング素子QLhをオフ、スイッチング素子QHhをオンにすることで、スイッチング素子QHhを経由して走査電極SChに電圧Va+電圧Vsc(図17に示す電圧Vcc)を印加する。
 次に、特定セル初期化サブフィールドの初期化期間において強制初期化波形および選択初期化波形を発生する動作を、図19を用いて説明する。
 図19は、本発明の実施の形態3における特定セル初期化期間の走査電極駆動回路143の動作の一例を説明するためのタイミングチャートである。なお、この図面では、強制初期化波形を印加する走査電極22を「走査電極SCx」と表し、選択初期化波形を印加する走査電極22を「走査電極SCy」と表す。
 なお、サブフィールドSF1を除く選択初期化サブフィールドにおいて選択初期化波形を発生するときの走査電極駆動回路143の動作については説明を省略するが、選択初期化波形である下りランプ電圧L4を発生する動作は、図19に示す下りランプ電圧L2を発生する動作と同様であるものとする。また、図19には、消去ランプ電圧L3を発生する動作もあわせて示す。
 なお、図19では、プレリセット期間を期間T12~期間T16で示す5つの期間に分割し、特定セル初期化期間(サブフィールドSF1の初期化期間)を期間T1~期間T4で示す4つの期間に分割し、消去ランプ電圧L3を発生する期間については期間T11として示し、それぞれの期間について説明する。また、以下、電圧Vi1は電圧Vscに等しいものとし、電圧Vi2は電圧Vsc+電圧Vrに等しいものとし、電圧Vi2’は電圧Vrに等しいものとし、電圧Vi3は維持パルスを発生するときに用いる電圧Vsに等しいものとし、電圧Vi4は負極性の電圧Vaに等しいものとして説明する。また、図面にはスイッチング素子をオンする信号を「Hi」、オフする信号を「Lo」と表記する。
 なお、図19には、電圧Vsを電圧Vscよりも高い電圧値に設定した例を示しているが、電圧Vsと電圧Vscとは互いに等しい電圧値であってもよく、あるいは、電圧Vsの方が電圧Vscよりも低い電圧値であってもかまわない。
 以下、特定セル初期化期間の動作、消去動作、プレリセット期間の動作の順で説明する。
 まず、期間T1に入る前に維持パルス発生回路150のクランプ回路157のスイッチング素子Q13をオフにし、スイッチング素子Q14をオンにして基準電位Aを電圧0(V)にする。また、スイッチング素子QH1~スイッチング素子QHnをオフにし、スイッチング素子QL1~スイッチング素子QLnをオンにして、走査電極SC1~走査電極SCnに基準電位A、すなわち電圧0(V)を印加する。また、スイッチング素子Q6をオフにし、ミラー積分回路155を基準電位Aから電気的に分離する。また、図示はしていないが、スイッチング素子Q7をオンにし、ミラー積分回路153を基準電位Aに接続しておく。
 (期間T1)
 期間T1では、走査電極SCxに接続されたスイッチング素子QHxをオンにし、スイッチング素子QLxをオフにする。これにより、強制初期化波形を印加する走査電極SCxには、基準電位A(このとき、電圧0(V))に電圧Vscを重畳した電圧Vc(すなわち、電圧Vc=電圧Vsc)を印加する。
 一方、走査電極SCyに接続されたスイッチング素子QHyはオフの状態を維持し、スイッチング素子QLyはオンの状態を維持する。これにより、選択初期化波形を印加する走査電極SCyに、基準電位A、すなわち電圧0(V)を印加する。
 (期間T2)
 期間T2では、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T1と同じ状態を維持する。すなわち、走査電極SCxに接続されたスイッチング素子QHxはオンの状態を維持し、スイッチング素子QLxはオフの状態を維持し、走査電極SCyに接続されたスイッチング素子QHyはオフの状態を維持し、スイッチング素子QLyはオンの状態を維持する。
 次に、上りランプ電圧L1’を発生するミラー積分回路153の入力端子IN1を「Hi」にする。具体的には、入力端子IN1に所定の定電流を入力する。これにより、コンデンサC1に向かって一定の電流が流れ、スイッチング素子Q1のソース電圧がランプ状に上昇し、基準電位Aが電圧0(V)からランプ状に上昇し始める。この電圧上昇は、入力端子IN1を「Hi」にしている期間、もしくは、基準電位Aが電圧Vrに到達するまで継続する。
 このとき、傾斜電圧の勾配が所望の値(例えば、1.3V/μsec)になるように、入力端子IN1に入力する定電流を発生する。こうして、電圧0(V)から電圧Vi2’(実施の形態3では、電圧Vrに等しい)に向かって上昇する上りランプ電圧L1’を発生する。
 スイッチング素子QHyはオフであり、スイッチング素子QLyはオンなので、走査電極SCyには、この上りランプ電圧L1’がそのまま印加される。
 一方、スイッチング素子QHxはオンであり、スイッチング素子QLxはオフなので、走査電極SCxには、この上りランプ電圧L1’に電圧Vscを重畳した電圧、すなわち電圧Vi1(実施の形態3では、電圧Vscに等しい)から電圧Vi2(実施の形態3では、電圧Vsc+電圧Vrに等しい)に向かって上昇する上りランプ電圧L1が印加される。
 (期間T3)
 期間T3では入力端子IN1を「Lo」にする。具体的には、入力端子IN1への定電流入力を停止する。こうして、ミラー積分回路153の動作を停止する。また、スイッチング素子QH1~スイッチング素子QHnをオフにし、スイッチング素子QL1~スイッチング素子QLnをオンにして、基準電位Aを走査電極SC1~走査電極SCnに印加する。また、維持パルス発生回路150のクランプ回路157のスイッチング素子Q13をオンにし、スイッチング素子Q14をオフにして、基準電位Aを電圧Vsに接続する。これにより、走査電極SC1~走査電極SCnの電圧は電圧Vi3(実施の形態3では、電圧Vsに等しい)まで低下する。
 (期間T4)
 期間T4では、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T3と同じ状態を維持する。また、図示はしていないが、スイッチング素子Q7をオフにし、ミラー積分回路153および維持パルス発生回路150を基準電位Aから電気的に分離する。
 次に、下りランプ電圧L2を発生するミラー積分回路154の入力端子IN2を「Hi」にする。具体的には、入力端子IN2に所定の定電流を入力する。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧がランプ状に下降し始め、走査電極駆動回路143の出力電圧も、負極性の電圧Vi4に向かってランプ状に下降し始める。この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで継続する。
 このとき、傾斜電圧の勾配が所望の値(例えば、-1.0V/μsec)になるように、入力端子IN2に入力する定電流を発生する。
 そして、走査電極駆動回路143の出力電圧が負極性の電圧Vi4(実施の形態3では、電圧Vaに等しい)に到達したら、入力端子IN2を「Lo」にする。具体的には、入力端子IN2への定電流入力を停止する。こうして、ミラー積分回路154の動作を停止する。
 こうして、電圧Vi3(実施の形態3では、電圧Vsに等しい)から負極性の電圧Vi4に向かって下降する下りランプ電圧L2を発生し、走査電極SC1~走査電極SCnに印加する。
 なお、入力端子IN2を「Lo」にしてミラー積分回路154の動作を停止したら、スイッチング素子Q5をオンにして、基準電位Aを電圧Vaにする。また、スイッチング素子QH1~スイッチング素子QHnをオンにし、スイッチング素子QL1~スイッチング素子QLnをオフにする。こうして、基準電位Aに電圧Vscを重畳した電圧Vc、すなわち、電圧Vcc(実施の形態3では、電圧Va+電圧Vscに等しい)を走査電極SC1~走査電極SCnに印加し、続く書込み期間に備える。
 実施の形態3では、このようにして、特定セル初期化サブフィールドの初期化期間において、強制初期化波形および選択初期化波形を発生する。そして、スイッチング素子QHxとスイッチング素子QHy、およびスイッチング素子QLxとスイッチング素子QLyをそれぞれ制御することで、強制初期化波形を走査電極SCxに印加し、選択初期化波形を走査電極SCyに印加する。
 なお、下りランプ電圧L2、下りランプ電圧L4は、図19に示すように電圧Vaまで下降する構成であってもよいが、例えば、下降する電圧が、電圧Vaにあらかじめ設定された電圧Vset2を重畳した電圧に到達した時点で、下降を停止する構成としてもよい。また、下りランプ電圧L2および下りランプ電圧L4は、あらかじめ設定された電圧に到達した後、直ちに上昇する構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
 次に、消去ランプ電圧L3を発生する動作を説明する。
 (期間T11)
 期間T11では、スイッチング素子QH1~スイッチング素子QHnはオフにし、スイッチング素子QL1~スイッチング素子QLnはオンにして、基準電位Aを走査電極SC1~走査電極SCnに接続する。また、スイッチング素子Q6をオンにして、消去ランプ電圧L3を発生するミラー積分回路155を基準電位Aに接続する。
 次に、ミラー積分回路155の入力端子IN3を「Hi」にする。具体的には、入力端子IN3に所定の定電流を入力する。これにより、コンデンサC3に向かって一定の電流が流れ、スイッチング素子Q3のソース電圧がランプ状に上昇し、基準電位Aが電圧0(V)からランプ状に上昇し始める。この電圧上昇は、入力端子IN3を「Hi」にしている期間、もしくは、基準電位Aが電圧Versに到達するまで継続する。
 このとき、傾斜電圧の勾配が所望の値(例えば、10V/μsec)になるように、入力端子IN3に入力する定電流を発生する。こうして、電圧0(V)から電圧Versに向かって上昇する消去ランプ電圧L3を発生し、走査電極SC1~走査電極SCnに印加する。なお、電圧Versは電圧Vs以上の電圧であってもよく、あるいは電圧Vs以下の電圧であってもよい。
 次に、プレリセット期間における走査電極駆動回路143の動作を説明する。
 (期間T12)
 消去ランプ電圧L3が電圧Versに到達した後、入力端子IN3を「Lo」にする。具体的には、入力端子IN3への定電流入力を停止する。こうして、ミラー積分回路155の動作を停止する。また、スイッチング素子Q6をオフにして、ミラー積分回路155を基準電位Aから電気的に分離する。また、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T11と同じ状態を維持する。そして、図示はしていないが、維持パルス発生回路150のクランプ回路157のスイッチング素子Q13をオフにし、スイッチング素子Q14をオンにして、基準電位Aを0(V)に接続する。これにより、走査電極SC1~走査電極SCnの電圧はベース電位である電圧0(V)まで低下する。
 (期間T13)
 期間T13では、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T12と同じ状態を維持する。また、図示はしていないが、スイッチング素子Q7をオフにし、ミラー積分回路153および維持パルス発生回路150を基準電位Aから電気的に分離する。
 次に、下りランプ電圧L5を発生するミラー積分回路154の入力端子IN2を「Hi」にする。具体的には、入力端子IN2に所定の定電流を入力する。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧がランプ状に下降し始め、走査電極駆動回路143の出力電圧も、負極性の電圧Vi4に向かってランプ状に下降し始める。この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで継続する。
 このとき、傾斜電圧の勾配が所望の値(例えば、-1.0V/μsec)になるように、入力端子IN2に入力する定電流を発生する。こうして、ベース電位である電圧0(V)から負極性の電圧Vi4に向かって下降する下りランプ電圧L5を発生し、走査電極SC1~走査電極SCnに印加する。
 (期間T14)
 下りランプ電圧L5が負極性の電圧Vi4(実施の形態3では、電圧Vaに等しい)に到達したら、入力端子IN2を「Lo」にする。具体的には、入力端子IN2への定電流入力を停止する。こうして、ミラー積分回路154の動作を停止する。また、図示はしていないが、スイッチング素子Q7をオンにし、維持パルス発生回路150のクランプ回路157のスイッチング素子Q13をオフにし、スイッチング素子Q14をオンにして基準電位Aを0(V)に接続する。これにより、走査電極SC1~走査電極SCnの電圧はベース電位である電圧0(V)まで上昇する。また、スイッチング素子QH1~スイッチング素子QHn、スイッチング素子QL1~スイッチング素子QLnは、期間T13と同じ状態を維持する。
 そして、期間T15が開始する前の時刻t1で、走査電極SCyに接続されたスイッチング素子QHyをオンにし、スイッチング素子QLyをオフにする。これにより、下りランプ電圧L6’を印加する走査電極SCyには、基準電位A(このとき、電圧0(V))に電圧Vscを重畳した電圧Vc(すなわち、電圧Vc=電圧Vsc)を印加する。
 (期間T15)
 期間T15では、走査電極SCxに接続されたスイッチング素子QHxはオフの状態を維持し、スイッチング素子QLxはオンの状態を維持し、走査電極SCyに接続されたスイッチング素子QHyはオンの状態を維持し、スイッチング素子QLyはオフの状態を維持する。
 次に、下りランプ電圧L6を発生するミラー積分回路154の入力端子IN2を「Hi」にする。具体的には、入力端子IN2に所定の定電流を入力する。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧がランプ状に下降し始め、基準電位Aが電圧0(V)から負極性の電圧Vi4に向かってランプ状に下降し始める。この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで継続する。
 このとき、傾斜電圧の勾配が所望の値(例えば、-1.0V/μsec)になるように、入力端子IN2に入力する定電流を発生する。こうして、ベース電位である電圧0(V)から負極性の電圧Vi4に向かって下降する下りランプ電圧L6を発生する。
 スイッチング素子QHxはオフであり、スイッチング素子QLxはオンなので、走査電極SCxには、この下りランプ電圧L6がそのまま印加される。
 一方、スイッチング素子QHyはオンであり、スイッチング素子QLyはオフなので、走査電極SCyには、この下りランプ電圧L6に電圧Vscが重畳された電圧、すなわち電圧Vi1(実施の形態3では、電圧Vscに等しい)から電圧Vi5(実施の形態3では、電圧Vsc-電圧Vaに等しい)に向かって下降する下りランプ電圧L6’が印加される。
 (期間T16)
 下りランプ電圧L6が負極性の電圧Vi4(実施の形態3では、電圧Vaに等しい)に到達したら、入力端子IN2を「Lo」にする。具体的には、入力端子IN2への定電流入力を停止する。こうして、ミラー積分回路154の動作を停止する。また、スイッチング素子QH1~スイッチング素子QHnをオフにし、スイッチング素子QL1~スイッチング素子QLnをオンにするとともに、図示はしていないが、スイッチング素子Q7をオンにし、維持パルス発生回路150のクランプ回路157のスイッチング素子Q13をオフにし、スイッチング素子Q14をオンにして基準電位Aを電圧0(V)に接続する。これにより、走査電極SC1~走査電極SCnの電圧はベース電位である電圧0(V)まで上昇する。
 実施の形態3ではこのようにして、電圧0(V)から負極性の電圧Vi4に向かって下降する下りランプ電圧L6を発生して走査電極SCxに印加する。また、電圧Vscから電圧Vi5に向かって下降する下りランプ電圧L6’を発生して走査電極SCyに印加する。
 なお、下りランプ電圧L5、下りランプ電圧L6は、図19に示すように電圧Vaまで下降する構成であってもよいが、例えば、下降する電圧が、電圧Vaにあらかじめ設定された電圧Vset2を重畳した電圧に到達した時点で、下降を停止する構成としてもよい。また、下りランプ電圧L5、下りランプ電圧L6および下りランプ電圧L6’は、あらかじめ設定された電圧に到達した後、直ちに上昇する構成であってもよいが、例えば、下降する電圧が、あらかじめ設定された電圧に到達したら、その後、その電圧を一定期間維持する構成であってもよい。
 以上説明したように、実施の形態3では、所定の走査電極22に強制初期化波形を印加し、他の走査電極22に選択初期化波形を印加する特定セル初期化期間を有する特定セル初期化サブフィールドと、全ての走査電極22に選択初期化波形を印加する選択初期化期間を有する選択初期化サブフィールドとを設ける。そして、特定セル初期化期間において配置的に見て奇数番目の走査電極(1+2×N)上に形成された放電セルに強制初期化波形を印加する第1のフィールドと、特定セル初期化期間において配置的に見て偶数番目の走査電極22上に形成された放電セルに強制初期化波形を印加する第2のフィールドとを交互に発生する。
 これにより、各放電セルで強制初期化動作を行う頻度を2フィールドに1回にすることができるので、1フィールドに1回の割合で各放電セルに強制初期化動作を行う構成よりも、黒輝度(例えば、階調値「0」の輝度)を下げることができ、表示画像のコントラスト比を向上することができる。
 また、1フィールドの最終サブフィールドにおいて、維持期間の後にプレリセット期間を設ける。プレリセット期間では、走査電極22に下りランプ電圧L5を印加し、その後、続くサブフィールドSF1の初期化期間において強制初期化波形を印加する走査電極22には下りランプ電圧L6を印加し、続くサブフィールドSF1の初期化期間において選択初期化波形を印加する走査電極22には下りランプ電圧L6’を印加する。
 これにより、続くフィールドのサブフィールドSF1における初期化動作を安定にし、以降の書込み動作を安定に行うことが可能となる。
 したがって、実施の形態3によれば、パネル10に表示する画像の黒輝度を低減してコントラスト比を高めるとともに、書込み動作を安定してプラズマディスプレイ装置における画像表示品質を高めることが可能となる。
 しかしながら、実施の形態3に示したパネル10の駆動方法では、各放電セルにおいて、強制初期化放電が複数フィールドに1回しか発生しないため、実施の形態1に示した課題と同様に、黒画像を長時間連続してパネル10に表示したときに、放電セル内のプライミング粒子が不足しやすい。
 そこで、実施の形態3では、上述した駆動電圧波形をパネル10に印加してパネル10を駆動するとともに、実施の形態1と同様に、黒画像を所定の時間以上連続してパネル10に表示した後の最初の非黒画像を、輝度の低い切替画像にしてパネル10に表示する。
 すなわち、点灯率Lを検出し、点灯率Lが点灯率しきい値Lk未満となる画像を黒画像として検出して、黒画像が所定の時間(時間しきい値Tk)以上連続してパネル10に表示されたかどうかを検出する。そして、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に表示する非黒画像の最初のフィールド(黒画像から切り替わった直後の最初の非黒画像)を「切替画像」とする。「切替画像」では、所定のサブフィールド(実施の形態3では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態3では、サブフィールドSF2からサブフィールドSF8)を非点灯にしてパネル10に表示する。
 これにより、実施の形態1に示した効果と同様の効果を得ることができる。すなわち、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に非黒画像を表示する際に、切替画像において放電不良が発生したときの画像品質劣化を目立ちにくくすることができる。さらに、切替画像以降のフィールドにおいて安定に書込み放電を発生することができる。
 あるいは、実施の形態3では、上述した駆動電圧波形をパネル10に印加してパネル10を駆動するとともに、実施の形態2と同様に、パネル10の画像表示領域を複数の小領域に分割し、小領域のそれぞれにおいて黒画像を検出するとともに、黒画像を所定の時間以上連続して小領域に表示した後の最初の非黒画像を、輝度の低い切替画像にして小領域に表示する構成としてもよい。
 すなわち、パネル10の画像表示領域を複数の小領域に分割し、それぞれの小領域で小領域点灯率LLを検出する。そして、小領域点灯率LLが点灯率しきい値Lk未満となる小領域(i,j)に表示される画像を黒画像として検出し、黒画像が所定の時間(時間しきい値Tk)以上連続して小領域(i,j)に表示されたかどうかを検出する。そして、黒画像を所定の時間以上連続して表示した小領域(i,j)(小領域点灯率LLが点灯率しきい値Lk未満となる画像を時間しきい値Tk以上連続して表示した小領域)において、表示画像が黒画像から非黒画像に切り替わるときに、小領域(i,j)に非黒画像を有する画像の最初のフィールドの画像を「切替画像」とする。そして、「切替画像」では、小領域(i,j)において、所定のサブフィールド(実施の形態3では、サブフィールドSF1)だけを画像信号にもとづき点灯し、その他のサブフィールド(実施の形態3では、サブフィールドSF2からサブフィールドSF8)を非点灯にし、小領域(i,j)を除く小領域においては画像信号にもとづき各サブフィールドの点灯・非点灯を制御してパネル10に画像を表示する。
 これにより、実施の形態2に示した効果と同様の効果を得ることができる。すなわち、黒画像を所定の時間(時間しきい値Tk)以上連続して表示した後に非黒画像を表示する領域において、切替画像で放電不良が発生したときの画像品質劣化を目立ちにくくすることができる。さらに、切替画像以降のフィールドにおいて安定に書込み放電を発生することができる。
 なお、実施の形態3では、第1のフィールドの特定セル初期化期間では配置的に見て奇数番目の走査電極SC(1+2×N)に強制初期化波形を印加し、第2のフィールドの特定セル初期化期間では配置的に見て偶数番目の走査電極SC(2+2×N)に強制初期化波形を印加する構成を説明したが、第1のフィールドの特定セル初期化期間では配置的に見て偶数番目の走査電極SC(2+2×N)に強制初期化波形を印加し、第2のフィールドの特定セル初期化期間では配置的に見て奇数番目の走査電極SC(1+2×N)に強制初期化波形を印加する構成であってもよい。
 なお、実施の形態3に示した強制初期化波形は、何ら図17および図19に示した波形形状に限定されるものではない。強制初期化波形は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する波形であればどのような波形であってもかまわない。
 また、実施の形態3では、選択初期化期間に発生する選択初期化波形(下りランプ電圧L4)およびプレリセット期間に発生する下りランプ電圧L5を全て同じ勾配で発生する構成を説明したが、下りランプ電圧L4および下りランプ電圧L5は何らこの波形形状に限定されるものではない。下りランプ電圧L4および下りランプ電圧L5は、直前の維持期間に維持放電を発生した放電セルだけに初期化放電を発生する波形であればどのような波形形状であってもかまわない。例えば、下りランプ電圧L4および下りランプ電圧L5を複数の期間に分け、各期間で勾配を変えて下りランプ電圧L4および下りランプ電圧L5を発生してもよい。
 なお、実施の形態3では、第1のフィールドと第2のフィールドとを交互に繰り返して発生することで各放電セルに2フィールドに1回の頻度で強制初期化動作を行う構成を説明したが、本発明は何らこの構成に限定されるものではない。
 例えば、走査電極SC(1+3×N)に強制初期化波形を印加する特定セル初期化期間を有するフィールドと、走査電極SC(2+3×N)に強制初期化波形を印加する特定セル初期化期間を有するフィールドと、走査電極SC(3+3×N)に強制初期化波形を印加する特定セル初期化期間を有するフィールドとを順番に発生して、各放電セルで3フィールドに1回の頻度で強制初期化動作を行う構成としてもよい。あるいは、それ以下の頻度で各放電セルに強制初期化動作を行う構成としてもよい。このような構成では、表示画像の黒輝度をより低減することができる。
 また、上述した2種類のフィールド(第1のフィールド、第2のフィールド)に加えて新たなフィールドを設ける構成としてもよい。例えば、第1のフィールドと第2のフィールドとの間に、全てのサブフィールドを選択初期化サブフィールドとする第3のフィールドを設ける構成としてもよい。この構成でも、表示画像の黒輝度をより低減することができる。
 あるいは、全ての放電セルに強制初期化動作を行う全セル初期化サブフィールドをサブフィールドSF1とする第4のフィールドを、第1のフィールドと第2のフィールドとの間に設ける構成としてもよい。この構成では、初期化放電をより安定に発生することができる。
 なお、実施の形態3において示した具体的な各数値、例えば、上りランプ電圧L1、下りランプ電圧L2、消去ランプ電圧L3、下りランプ電圧L4、下りランプ電圧L4’、下りランプ電圧L5、下りランプ電圧L5’、下りランプ電圧L6、下りランプ電圧L6’の各傾斜電圧の勾配等は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
 なお、実施の形態3では、1フィールドの先頭サブフィールド(サブフィールドSF1)を特定セル初期化サブフィールドとし、1フィールドの最終サブフィールド(例えば、サブフィールドSF8)にプレリセット期間を設ける構成を説明したが、本発明は何らこの構成に限定されるものではない。特定セル初期化サブフィールドはサブフィールドSF2、あるいはそれ以降のサブフィールドであってもよい。また、プレリセット期間は省略してもかまわない。ただし、プレリセット期間を設ける場合は、プレリセット期間を有するサブフィールドは特定セル初期化サブフィールドの直前のサブフィールドとする。例えば、サブフィールドSF2を特定セル初期化サブフィールドとする場合、サブフィールドSF1の維持期間の後にプレリセット期間を設けるものとする。
 なお、図19に示したタイミングチャートは実施の形態3における一例を示したものに過ぎず、本発明は何らこれらのタイミングチャートに限定されるものではない。
 なお、実施の形態3においては、1つのフィールドを8つのサブフィールドで構成する例を説明したが、1フィールドを構成するサブフィールドの数は何ら上記の数に限定されるものではない。例えば、サブフィールドの数を8よりも多くすることで、パネル10に表示できる階調の数をさらに増加することができる。
 なお、本発明において実施の形態1~実施の形態3に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。また、各実施の形態において示した駆動回路は単なる一例を示したものであり、各駆動回路の構成は実施の形態において示した構成に限定されるものではない。
 なお、本発明における実施の形態では、1画素をR、G、Bの3色の放電セルで構成する例を説明したが、1画素を4色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本発明の実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
 なお、本発明における実施の形態は、走査電極SC1~走査電極SCnを第1の走査電極グループと第2の走査電極グループとに分割し、書込み期間を、第1の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第1の書込み期間と、第2の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第2の書込み期間とで構成する、いわゆる2相駆動によるパネルの駆動方法にも適用させることができる。
 なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
 なお、本発明の実施の形態において示した具体的な数値は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
 本発明は、強制初期化動作の頻度を低減しつつ安定した書込み動作を行うことを可能にし、黒輝度を抑えて表示画像のコントラストを高めることができるので、プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置として有用である。
 10  パネル
 20  前面パネル
 21  前面基板
 22  走査電極
 23  維持電極
 24  表示電極対
 25,33  誘電体層
 26  保護層
 30  背面パネル
 31  背面基板
 32  データ電極
 34  隔壁
 35,35R,35G,35B  蛍光体層
 40  プラズマディスプレイ装置
 41,91  画像信号処理回路
 42  タイミング発生回路
 43  データ電極駆動回路
 44,143  走査電極駆動回路
 45  維持電極駆動回路
 50,80,150  維持パルス発生回路
 51,81,156  電力回収回路
 60  傾斜波形電圧発生回路
 61,63,153,154,155  ミラー積分回路
 70,152  走査パルス発生回路
 85  一定電圧発生回路
 151  初期化波形発生回路
 157  クランプ回路
 411  画像データ変換部
 412,912  黒画像検出部
 414,914  黒画像時間積算部
 415,427,915  ANDゲート
 416  遅延部
 417  制限処理部
 422,922  点灯率検出部
 424,924  カウンタ
 432,434,932,934  コンパレータ
 444,944  1Vディレイ
 911  小領域処理部
 952  切替部
 L  点灯率
 Lk  点灯率しきい値
 A  黒画像検出信号
 T  黒画像継続時間
 Tk  時間しきい値
 C  黒画像継続信号
 D  制限処理信号
 V,V’  画像データ
 LL  小領域点灯率
 AA  小領域黒画像検出信号
 TT  小領域黒画像継続時間
 CC  小領域黒画像継続信号
 DD  小領域制限処理信号
 Q1,Q2,Q3,Q5,Q6,Q7,Q55,Q56,Q59,Q69,Q71H1~Q71Hn,Q71L1~Q71Ln,Q72,Q83,Q84,Q86,Q87,Q91H1~Q91Hm,Q91L1~Q91Lm,QH1~QHn,QL1~QLn  スイッチング素子
 E71,VSC  電源
 Di31  ダイオード
 Q61,Q63  トランジスタ
 C1,C2,C3,C31,C61,C63  コンデンサ
 R1,R2,R3,R61,R63  抵抗
 IN1,IN2,IN3,IN61,IN63,INa,INb  入力端子
 L1,L1’  上りランプ電圧
 L2,L4,L4’,L5,L5’,L6,L6’  下りランプ電圧
 L3  消去ランプ電圧

Claims (9)

  1. 書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、画像信号を、前記サブフィールド毎の点灯・非点灯を制御する画像データに変換し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルに前記画像データにもとづき画像を表示するプラズマディスプレイ装置の駆動方法であって、
    前記書込み期間においては前記走査電極に走査パルスを印加するとともに前記データ電極に書込みパルスを印加して前記放電セルに選択的に書込み放電を発生し、前記維持期間においては輝度重みに応じた数の維持パルスを前記走査電極と前記維持電極とに交互に印加して前記書込み放電を発生した放電セルに維持放電を発生し、前記消去期間においては前記走査電極に傾斜波形電圧を印加して直前の書込み期間で書込み放電を発生した放電セルだけに選択的に消去放電を発生し、
    前記維持期間において前記走査電極に印加する前記維持パルスの低圧側電圧から前記データ電極に印加する電圧を減じた電圧を第1の電圧とし、前記維持期間において前記走査電極に印加する前記維持パルスの高圧側電圧から前記データ電極に印加する電圧を減じた電圧を第2の電圧とし、前記書込み期間において前記走査電極に印加する前記走査パルスの低圧側電圧から前記データ電極に印加する前記書込みパルスの低圧側電圧を減じた電圧を第3の電圧とするとき、
    前記第1の電圧から前記第3の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電の放電開始電圧以上となるように各電極に印加する電圧を設定するとともに、前記第2の電圧から前記第3の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電の放電開始電圧と前記データ電極を陰極とし前記走査電極を陽極とする放電の放電開始電圧との和未満となるように各電極に印加する電圧を設定し、
    前記画像データにもとづき黒画像と非黒画像とを検出し、前記黒画像が所定の時間以上連続して前記プラズマディスプレイパネルに表示されたときには、前記黒画像から切り替わった後の最初の前記非黒画像を、所定のサブフィールドだけを点灯する切替画像にして前記プラズマディスプレイパネルに表示する
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  2. 前記画像データにもとづき、1フィールドを構成する複数のサブフィールドのうちの少なくとも1つのサブフィールドで点灯する放電セルの数を検出し、前記プラズマディスプレイパネルの画像表示領域における放電セルの数に対する前記点灯する放電セルの数の割合を点灯率とし、
    前記点灯率を点灯率しきい値と比較し、前記点灯率が前記点灯率しきい値未満となる画像を前記黒画像とし、前記点灯率が前記点灯率しきい値以上となる画像を前記非黒画像とする
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  3. 前記黒画像が前記プラズマディスプレイパネルに連続して表示される時間を計測して黒画像継続時間とし、前記黒画像継続時間と時間しきい値とを比較することで、前記黒画像が所定の時間以上連続して前記プラズマディスプレイパネルに表示されたことを検出する
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  4. 前記切替画像を前記プラズマディスプレイパネルに表示するときには、前記輝度重みが最も低いサブフィールドを含む所定のサブフィールドだけを前記画像データにもとづき点灯し、前記所定のサブフィールドを除くサブフィールドは非点灯にする
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  5. 前記プラズマディスプレイパネルの画像表示領域を複数の小領域に分割し、
    前記小領域のそれぞれにおいて前記画像データにもとづき前記黒画像と前記非黒画像とを検出し、
    前記黒画像が所定の時間以上連続して表示された小領域においては、前記黒画像から切り替わった後の最初の前記非黒画像を表示する際に、所定のサブフィールドだけを点灯する
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  6. 走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    前記プラズマディスプレイパネルを駆動して前記プラズマディスプレイパネルに画像を表示する駆動回路とを備えたプラズマディスプレイ装置において、
    前記駆動回路は、
    書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、前記書込み期間においては前記走査電極に走査パルスを印加するとともに前記データ電極に書込みパルスを印加して前記放電セルに選択的に書込み放電を発生し、前記維持期間においては輝度重みに応じた数の維持パルスを前記走査電極と前記維持電極とに交互に印加して前記書込み放電を発生した放電セルに維持放電を発生し、前記消去期間においては前記走査電極に傾斜波形電圧を印加して直前の書込み期間で書込み放電を発生した放電セルだけに選択的に消去放電を発生し、
    前記維持期間において前記走査電極に印加する前記維持パルスの低圧側電圧から前記データ電極に印加する電圧を減じた電圧を第1の電圧とし、前記維持期間において前記走査電極に印加する前記維持パルスの高圧側電圧から前記データ電極に印加する電圧を減じた電圧を第2の電圧とし、前記書込み期間において前記走査電極に印加する前記走査パルスの低圧側電圧から前記データ電極に印加する前記書込みパルスの低圧側電圧を減じた電圧を第3の電圧とするとき、
    前記第1の電圧から前記第3の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電の放電開始電圧以上となるように各電極に印加する電圧を設定するとともに、前記第2の電圧から前記第3の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電の放電開始電圧と前記データ電極を陰極とし前記走査電極を陽極とする放電の放電開始電圧との和未満となるように各電極に印加する電圧を設定し、
    前記画像データにもとづき黒画像と非黒画像とを検出し、前記黒画像が所定の時間以上連続して前記プラズマディスプレイパネルに表示されたときには、前記黒画像から切り替わった後の最初の前記非黒画像を、所定のサブフィールドだけを点灯する切替画像にして前記プラズマディスプレイパネルに表示する
    ことを特徴とするプラズマディスプレイ装置。
  7. 前記駆動回路は、
    前記プラズマディスプレイパネルの画像表示領域を複数の小領域に分割し、
    前記小領域のそれぞれにおいて前記画像データにもとづき前記黒画像と前記非黒画像とを検出し、
    前記黒画像が所定の時間以上連続して表示された小領域においては、前記黒画像から切り替わった後の最初の前記非黒画像を表示する際に、所定のサブフィールドだけを点灯する
    ことを特徴とする請求項6に記載のプラズマディスプレイ装置。
  8. 初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、画像信号を、前記サブフィールド毎の点灯・非点灯を制御する画像データに変換し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルに前記画像データにもとづき画像を表示するプラズマディスプレイ装置の駆動方法であって、
    前記放電セルに初期化放電を発生する強制初期化波形と、直前のサブフィールドの維持期間に維持放電を発生した放電セルに初期化放電を発生する選択初期化波形とのいずれかを前記初期化期間に発生して前記走査電極に印加し、
    特定の放電セルに前記強制初期化波形を印加して強制初期化動作を行う特定セル初期化期間を有する特定セル初期化サブフィールドを設け、
    前記画像データにもとづき黒画像と非黒画像とを検出し、前記黒画像が所定の時間以上連続して前記プラズマディスプレイパネルに表示されたときには、前記黒画像から切り替わった後の最初の前記非黒画像を、所定のサブフィールドだけを点灯する切替画像にして前記プラズマディスプレイパネルに表示する
    ことを特徴とするプラズマディスプレイ装置の駆動方法。
  9. 前記プラズマディスプレイパネルの画像表示領域を複数の小領域に分割し、
    前記小領域のそれぞれにおいて前記画像データにもとづき前記黒画像と前記非黒画像とを検出し、
    前記黒画像が所定の時間以上連続して表示された小領域においては、前記黒画像から切り替わった後の最初の前記非黒画像を表示する際に、所定のサブフィールドだけを点灯する
    ことを特徴とする請求項8に記載のプラズマディスプレイ装置の駆動方法。
PCT/JP2011/005159 2010-09-14 2011-09-14 プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置 WO2012035761A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010205109 2010-09-14
JP2010-205109 2010-09-14

Publications (1)

Publication Number Publication Date
WO2012035761A1 true WO2012035761A1 (ja) 2012-03-22

Family

ID=45831247

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005159 WO2012035761A1 (ja) 2010-09-14 2011-09-14 プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置

Country Status (1)

Country Link
WO (1) WO2012035761A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223507A (ja) * 1995-02-20 1996-08-30 Fujitsu General Ltd 映像信号振幅制限回路
JP2001142430A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2001166734A (ja) * 1999-12-03 2001-06-22 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002297091A (ja) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置
JP2003167547A (ja) * 2001-11-30 2003-06-13 Nec Corp 交流面放電型プラズマディスプレイパネルの駆動方法
JP2009192593A (ja) * 2008-02-12 2009-08-27 Panasonic Corp プラズマディスプレイ装置
JP2009265373A (ja) * 2008-04-25 2009-11-12 Panasonic Corp プラズマディスプレイパネルの駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223507A (ja) * 1995-02-20 1996-08-30 Fujitsu General Ltd 映像信号振幅制限回路
JP2001142430A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2001166734A (ja) * 1999-12-03 2001-06-22 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002297091A (ja) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置
JP2003167547A (ja) * 2001-11-30 2003-06-13 Nec Corp 交流面放電型プラズマディスプレイパネルの駆動方法
JP2009192593A (ja) * 2008-02-12 2009-08-27 Panasonic Corp プラズマディスプレイ装置
JP2009265373A (ja) * 2008-04-25 2009-11-12 Panasonic Corp プラズマディスプレイパネルの駆動方法

Similar Documents

Publication Publication Date Title
JP2008268551A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007099903A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
JP5131383B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012035761A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
US20090303222A1 (en) Plasma display device and method for driving plasma display panel
JP5251971B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2010143403A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
WO2010119635A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012113008A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012189768A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102033A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011148644A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11824775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11824775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP