WO2012017633A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
WO2012017633A1
WO2012017633A1 PCT/JP2011/004311 JP2011004311W WO2012017633A1 WO 2012017633 A1 WO2012017633 A1 WO 2012017633A1 JP 2011004311 W JP2011004311 W JP 2011004311W WO 2012017633 A1 WO2012017633 A1 WO 2012017633A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
discharge
potential
scan electrode
sustain
Prior art date
Application number
PCT/JP2011/004311
Other languages
English (en)
French (fr)
Inventor
貴彦 折口
秀彦 庄司
裕也 塩崎
鮎彦 齋藤
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012527586A priority Critical patent/JPWO2012017633A1/ja
Priority to CN2011800373158A priority patent/CN103038810A/zh
Priority to US13/702,277 priority patent/US20130222358A1/en
Priority to KR1020137001535A priority patent/KR20130030813A/ko
Publication of WO2012017633A1 publication Critical patent/WO2012017633A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Definitions

  • the present invention relates to a plasma display device and a plasma display panel driving method used for a wall-mounted television or a large monitor.
  • a typical plasma display panel (hereinafter abbreviated as “panel”) as a display device has a large number of discharge cells formed between a front substrate and a rear substrate arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • the subfield method is generally used as a method for driving the panel.
  • one field is divided into a plurality of subfields, and light emission and non-light emission of each discharge cell are controlled in each subfield.
  • gradation display is performed by controlling the number of times of light emission generated in one field.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization discharge is generated in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • a scan pulse is sequentially applied to the scan electrode, and an address pulse is selectively applied to the data electrode based on the image signal to be displayed.
  • an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and wall charges are formed in the discharge cell (hereinafter, this operation is also referred to as “address”).
  • the number of sustain pulses determined for each subfield is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge, and the phosphor layer of the discharge cell emits light (hereinafter referred to as “lighting” that the discharge cell emits light by the sustain discharge, and “non-emitting”). Also written as “lit”.)
  • each discharge cell emits light at a luminance corresponding to the luminance weight determined for each subfield.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • One of the important factors for improving the quality of images displayed on the panel is the improvement of contrast.
  • a driving method is disclosed in which light emission not related to gradation display is reduced as much as possible to improve the contrast of an image displayed on the panel.
  • an initializing operation for generating an initializing discharge in all the discharge cells in the image display area of the panel is performed in the initializing period of one subfield among a plurality of subfields constituting one field.
  • an initializing operation for selectively generating initializing discharge is performed in the discharge cells that have generated sustain discharge in the sustaining period of the immediately preceding subfield.
  • all cell initialization operation the initialization operation for generating the initialization discharge in all the discharge cells in the image display area regardless of the operation of the immediately preceding subfield.
  • all cell initialization operation an initialization operation that selectively generates an initialization discharge in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield.
  • the luminance of the black display area where no sustain discharge occurs (hereinafter abbreviated as “black luminance”) varies depending on the light emission that occurs regardless of the magnitude of the gradation value.
  • This light emission includes, for example, light emission caused by initialization discharge.
  • light emission in the black display region is only weak light emission when performing an initialization operation in which initialization discharge is generated in all the discharge cells. As a result, the black luminance of the image displayed on the panel can be reduced, and an image with high contrast can be displayed on the panel (see, for example, Patent Document 1).
  • an initializing waveform having a rising portion having a gradual slope portion where the voltage gradually increases and a falling portion having a gradual slope portion where the voltage gradually decreases is applied to the scan electrode, and the immediately preceding subfield is applied.
  • An initializing period for generating an initializing discharge is provided in a discharge cell that has generated a sustaining discharge in the sustaining period, and the sustaining electrodes and scan electrodes for all the discharging cells are provided immediately before any initializing period in one field.
  • a driving method is disclosed in which a period during which a weak discharge is generated is provided (see, for example, Patent Document 2). With this driving method, the black luminance of the image displayed on the panel can be reduced and the black visibility can be improved.
  • the wall charge of the discharge cell that does not generate a sustain discharge changes due to the influence of the sustain discharge generated in the adjacent discharge cell. It's easy to do. It has also been confirmed that the influence is increased in the subfield where the number of sustain pulses generated in the sustain period is large.
  • an erroneous address discharge may occur in a discharge cell that should not generate an address discharge.
  • erroneously generated discharge is also referred to as “erroneous discharge”.
  • the erroneous discharge causes deterioration of image display quality in the plasma display device.
  • the panel has a larger screen and higher definition.
  • the plasma display apparatus provides a driving voltage based on a subfield method in which a plurality of subfields having a plurality of scan electrodes and a subfield having an initialization period, an address period, and a sustain period are provided in one field to display gradation.
  • a scan electrode driving circuit that generates and applies the scan electrode to the scan electrode.
  • the scan electrode drive circuit applies a first ramp waveform voltage that rises from the base potential to the first potential to the scan electrode, and then sets the scan electrode potential to a second potential that is equal to or lower than the first potential. Then, a second ramp waveform voltage rising from the second potential to a third potential higher than the first potential is applied to the scan electrode.
  • the second erasing discharge is generated.
  • the discharge generation amounts when the second erase discharge is applied to the first erase discharge can be made substantially equal to each other. Therefore, even in a panel having discharge cells miniaturized by high definition, the discharge generation amount of the erasure discharge can be made almost equal to each other in each discharge cell, and the initialization operation and the write operation after the erase operation Can be performed stably.
  • the scan electrode driving circuit may use the scan electrode potential once as the base potential after the first ramp waveform voltage reaches the first potential, and then the scan electrode potential as the base potential.
  • a second ramp waveform voltage that changes from the potential to the second potential and then increases from the second potential to the third potential may be applied to the scan electrode.
  • a panel having a plurality of scan electrodes is driven by a subfield method in which a plurality of subfields having an initialization period, an address period, and a sustain period are provided in one field to display gray scales. . Then, at the end of the sustain period, a first ramp waveform voltage that rises from the base potential to the first potential is applied to the scan electrode, and then the potential of the scan electrode is set to a second potential that is equal to or lower than the first potential. Subsequently, a second ramp waveform voltage that rises from the second potential to a third potential that is higher than the first potential is applied to the scan electrode.
  • the second erasing discharge is generated.
  • the discharge generation amounts when the second erase discharge is applied to the first erase discharge can be made substantially equal to each other. Therefore, even in a panel having discharge cells miniaturized by high definition, the discharge generation amount of the erasure discharge can be made almost equal to each other in each discharge cell, and the initialization operation and the write operation after the erase operation Can be performed stably.
  • the potential of the scan electrode is once set as the base potential, and then the potential of the scan electrode is changed from the base potential to the second potential.
  • a second ramp waveform voltage that rises from the second potential to the third potential may be applied to the scan electrode.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in a plasma display device according to an embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of a panel used in the plasma display device according to one embodiment of the present invention.
  • FIG. 3 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel used in the plasma display device according to one embodiment of the present invention.
  • FIG. 4 is a circuit block diagram of the plasma display device in one embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing a configuration example of the scan electrode driving circuit in one embodiment of the present invention.
  • FIG. 6 is a timing chart for explaining an example of the operation of the scan electrode driving circuit in the last period of the sustain period and the selective initialization period in the embodiment of the present invention.
  • FIG. 7 is a characteristic diagram showing the relationship between the voltage Vr2 and the write pulse (amplitude) in one embodiment of the present invention.
  • FIG. 8 is a characteristic diagram showing the relationship between voltage Vr2 and black luminance in one embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device according to one embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • This protective layer 26 has been used as a panel material in order to lower the discharge start voltage in the discharge cell, and has a large secondary electron emission coefficient when encapsulating neon (Ne) and xenon (Xe) gas, and It is made of a material mainly composed of magnesium oxide (MgO) having excellent durability.
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween.
  • the outer peripheral part is sealed with sealing materials, such as glass frit.
  • a mixed gas of neon and xenon is sealed in the discharge space inside as a discharge gas.
  • a discharge gas with a xenon partial pressure of about 10% is used in order to improve the light emission efficiency in the discharge cell.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32. Thus, a plurality of discharge cells are formed on the panel 10.
  • discharge is generated in these discharge cells, and the phosphor layer 35 of the discharge cells emits light (lights the discharge cells), thereby displaying a color image on the panel 10.
  • One pixel is composed of three discharge cells that emit blue (B) light.
  • the structure of the panel 10 is not limited to the above-described structure, and for example, the panel may be provided with stripe-shaped partition walls in which the partition walls are arranged only in the vertical direction (column direction).
  • the mixing ratio of the discharge gas is not limited to the above-described numerical values, and may be other mixing ratios.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device according to one embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) extended in the horizontal direction (row direction) and n sustain electrodes SU1 to SUn (sustain electrodes in FIG. 1). 23), and m data electrodes D1 to Dm (data electrode 32 in FIG. 1) extending in the vertical direction (column direction) are arranged.
  • the plasma display device in the present embodiment displays gradation on the panel 10 by the subfield method.
  • the subfield method one field is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initializing operation is performed in which initializing discharge is generated in the discharge cells and wall charges necessary for the address discharge in the subsequent address period are formed on each electrode.
  • one of two initialization operations of “all cell initialization operation” and “selective initialization operation” is performed in the initialization period.
  • the all-cell initializing operation is an initializing operation for generating an initializing discharge in all the discharge cells in the image display area regardless of the operation of the immediately preceding subfield.
  • the selective initializing operation is an initializing operation that generates an initializing discharge only in a discharge cell that has generated a sustaining discharge in the sustaining period of the immediately preceding subfield.
  • the selective initialization operation is performed.
  • the all-cell initializing waveform for performing the all-cell initializing operation is applied to the discharge cells, and the initializing periods of the other subfields
  • a selective initialization waveform for performing a selective initialization operation is applied to the discharge cells.
  • the initialization period for performing the all-cell initialization operation is referred to as “all-cell initialization period”, and the subfield having the all-cell initialization period is referred to as “all-cell initialization subfield”.
  • An initialization period for performing the selective initialization operation is referred to as a “selective initialization period”, and a subfield having the selective initialization period is referred to as a “selective initialization subfield”.
  • the address period by generating address discharge in the discharge cells to emit light, the light emission / non-light emission of each discharge cell is controlled for each subfield.
  • the number of sustain pulses obtained by multiplying the brightness weight of each subfield by a predetermined brightness magnification is applied to each display electrode pair 24.
  • An image is displayed on the panel 10 by controlling light emission / non-light emission of each discharge cell for each subfield.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”. Therefore, various gradations can be displayed on the panel 10 and images can be displayed on the panel 10 by selectively emitting each subfield in a combination according to the image signal.
  • one field is composed of eight subfields from subfield SF1 to subfield SF8, and each subfield from subfield SF1 to subfield SF8 has (1, 2, 4, An example of setting luminance weights of 8, 16, 32, 64, and 128) will be described.
  • subfield SF1 is an all-cell initialization subfield
  • subfields SF2 to SF8 are selective initialization subfields.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches the structure of a subfield based on an image signal etc. may be sufficient.
  • two rising ramp waveform voltages are continuously generated at the end of the sustain period.
  • the initialization operation in the initialization period of the subsequent subfield and the write operation in the write period are stabilized.
  • the outline of the drive voltage waveform will be described first, and then the configuration of the drive circuit will be described.
  • FIG. 3 is a waveform diagram showing an example of a drive voltage waveform applied to each electrode of the panel 10 used in the plasma display device in one embodiment of the present invention.
  • FIG. 3 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), sustain electrode SU1 to sustain electrode SUn, and data electrode D1.
  • FIG. 4 shows driving voltage waveforms applied to each of the data electrodes Dm.
  • subfield SF1 for performing all-cell initialization operation in the initialization period
  • subfield SF2 for performing selective initialization operation in the initialization period
  • each subfield except subfield SF1 is a selective initialization subfield in the present embodiment, and each period except for the number of sustain pulses generated. Generates substantially the same drive voltage waveform. Therefore, the waveform shape of the drive voltage applied to scan electrode 22 in the initialization period differs between subfield SF1 and subfield SF2 to subfield SF8.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from each electrode based on subfield data (data indicating light emission / non-light emission for each subfield).
  • subfield SF1 which is an all-cell initialization subfield
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm and sustain electrode SU1 through sustain electrode SUn.
  • voltage Vi1 is applied and then gradually from voltage Vi1 to voltage Vi2 (for example, at a gradient of about 1.3 V / ⁇ sec).
  • a rising ramp waveform voltage (hereinafter referred to as “up-ramp voltage L1”) is applied.
  • voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn
  • voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • weak initializing discharges are continuously generated.
  • Negative wall voltage is accumulated on scan electrode SC1 through scan electrode SCn, and is positive on sustain electrode SU1 through sustain electrode SUn and on data electrode D1 through data electrode Dm intersecting scan electrode SC1 through scan electrode SCn.
  • Sex wall voltage is accumulated.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer 25 covering the electrode, the protective layer 26, the phosphor layer 35, and the like.
  • voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn
  • voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • the above voltage waveform is the all-cell initialization waveform that generates the initialization discharge in the discharge cells regardless of the operation of the immediately preceding subfield.
  • the operation for applying the all-cell initialization waveform to the scan electrode 22 is the all-cell initialization operation.
  • a scan pulse is sequentially applied to scan electrode SC1 through scan electrode SCn, and an address pulse is applied to data electrode Dk corresponding to a discharge cell to emit light to data electrode D1 through data electrode Dm.
  • address discharge is selectively generated only in the discharge cells to emit light, and wall charges necessary for generating the sustain discharge in the subsequent sustain period are formed in the discharge cells.
  • write operations are also referred to as “write operations”.
  • voltage Ve2 is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage Vcc Va + Vsc
  • a scan pulse of a negative voltage Va is applied to the first scan electrode SC1 from the top (first row) in terms of arrangement, and light is emitted from the first row of the data electrodes D1 to Dm.
  • An address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell to be performed.
  • the voltage difference at the intersection between the data electrode Dk of the discharge cell to which the address pulse of the voltage Vd is applied and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd ⁇ voltage Va) and the wall voltage on the data electrode Dk and the scan electrode.
  • the difference from the wall voltage on SC1 is added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds the discharge start voltage, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve2 ⁇ voltage Va) and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge generated between the data electrode Dk and the scan electrode SC1 can be triggered to generate a discharge between the sustain electrode SU1 and the scan electrode SC1 in the region intersecting the data electrode Dk.
  • an address discharge is generated in the discharge cell to emit light, positive wall voltage is accumulated on scan electrode SC1, negative wall voltage is accumulated on sustain electrode SU1, and negative polarity is also formed on data electrode Dk.
  • the wall voltage is accumulated.
  • the above address operation is sequentially performed in the order of scan electrode SC2, scan electrode SC3,..., Scan electrode SCn until reaching the discharge cell in the n-th row, and the address period of subfield SF1 is completed.
  • address discharge is selectively generated in the discharge cells to emit light, and wall charges are formed in the discharge cells.
  • the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined proportional constant is alternately applied to the scan electrode 22 and the sustain electrode 23, and the discharge that generated the address discharge in the immediately preceding address period
  • a sustain operation is performed in which a sustain discharge is generated in the cell and the discharge cell emits light.
  • This proportional constant is the luminance magnification.
  • the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a sustain discharge occurs between scan electrode SCi and sustain electrode SUi.
  • the fluorescent substance layer 35 light-emits with the ultraviolet-ray which generate
  • negative wall voltage is accumulated on scan electrode SCi
  • positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred in the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • scan electrode SC1 to scan are performed while voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm.
  • the electrode SCn has a first ramp waveform voltage (hereinafter referred to as “erase”) that gradually increases (for example, with a gradient of about 10 V / ⁇ sec) from the voltage 0 (V) that is the base potential to the voltage Vers that is the first potential.
  • Erase first ramp waveform voltage
  • the erase lamp voltage L3 applied to scan electrode SC1 through scan electrode SCn rises above the discharge start voltage, and the discharge cells that have generated the sustain discharge A weak discharge is continuously generated between the sustain electrode SUi and the scan electrode SCi.
  • the charged particles generated by the weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi.
  • the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi are the difference between the voltage applied to the scan electrode SCi and the discharge start voltage, for example, while leaving the positive wall voltage on the data electrode Dk. It is weakened to the level of (Voltage Vers ⁇ discharge start voltage).
  • this discharge is referred to as “erase discharge”.
  • the erasing discharge is a discharge for erasing a part of unnecessary wall charges in the discharge cell.
  • voltage Vsc which is the second potential
  • the voltage Vsc is set to a voltage value equal to or lower than the voltage Vers.
  • sustain voltage SU1 to sustain electrode SUn and data electrode D1 to data electrode Dm are applied with voltage 0 (V) to scan electrode SC1 to scan electrode SCn from voltage Vsc, which is the second potential, to third voltage.
  • a second ramp waveform voltage (hereinafter referred to as “erase ramp voltage L5”) that rises at the same slope as the erase ramp voltage L3 (for example, at a slope of about 10 V / ⁇ sec) is applied to the voltage Vr2 that is the potential of To do.
  • the voltage Vr2 is set to a voltage value higher than the voltage Vers. Therefore, while the erase lamp voltage L5 applied to scan electrode SC1 through scan electrode SCn rises above voltage Vers, a weak erase discharge continues again in the discharge cell in which an erase discharge is generated by erase lamp voltage L3. Occur.
  • two erasing discharges that is, an erasing discharge by the erasing ramp voltage L3 and an erasing discharge by the erasing ramp voltage L5 are generated in the discharge cell that has generated the sustain discharge. Therefore, the wall charges in the discharge cell can be erased more stably compared to the configuration in which the erase discharge is generated only by the erase lamp voltage L3. Thereby, also in the panel 10 having the discharge cells miniaturized by high definition, the initialization operation and the write operation after the erase operation can be stably performed.
  • the selective initializing waveform is applied to all the scan electrodes 22.
  • This selective initialization waveform is a drive voltage waveform in which the first half of the all-cell initialization waveform is omitted.
  • voltage Ve1 is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm.
  • the voltage falls below the discharge start voltage (for example, voltage 0 (V)) toward negative voltage Vi4 exceeding the discharge start voltage with the same gradient as the down-ramp voltage L2.
  • a down-ramp voltage L4 is applied.
  • the above waveform is a selective initializing waveform in which initializing discharge is generated only in the discharge cells that have generated sustain discharge in the sustain period of the immediately preceding subfield.
  • the operation of applying the selective initialization waveform to the scan electrode 22 is the selective initialization operation.
  • a drive voltage waveform similar to that in the address period of the subfield SF1 is applied to each electrode, and an address operation for accumulating wall voltage on each electrode of the discharge cell to emit light is performed.
  • the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • a sustain discharge is generated in a discharge cell that has generated an address discharge in the address period.
  • each subfield after subfield SF3 In the initialization period and address period of each subfield after subfield SF3, the same drive voltage waveform as that in the initialization period and address period of subfield SF2 is applied to each electrode. In the sustain period of each subfield after subfield SF3, the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses generated.
  • Voltage Ve1 125 (V)
  • voltage Ve2 130 (V)
  • voltage Vers 190 (V)
  • voltage Vsc 145 (V)
  • voltage Vs 190 (V)
  • voltage Va ⁇ 180 (V)
  • each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • FIG. 4 is a circuit block diagram of the plasma display device 1 according to the embodiment of the present invention.
  • the plasma display device 1 includes a panel 10 and a drive circuit.
  • the drive circuit includes an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a control signal generation circuit 45, and a power supply circuit (not shown) that supplies power necessary for each circuit block. )).
  • the image signal processing circuit 41 assigns a gradation value to each discharge cell based on the number of pixels of the panel 10 and the input image signal sig. Then, the gradation value is converted into subfield data indicating light emission / non-light emission for each subfield (data corresponding to light emission / non-light emission corresponding to digital signals “1” and “0”). That is, the image signal processing circuit 41 converts the image signal for each field into subfield data indicating light emission / non-light emission for each subfield.
  • each gradation value of R, G, and B is assigned to each discharge cell based on the R signal, the G signal, and the B signal.
  • the input image signal includes a luminance signal (Y signal) and a saturation signal (C signal, RY signal and BY signal, or u signal and v signal, etc.)
  • the luminance signal and saturation signal Based on the degree signal, R signal, G signal, and B signal are calculated, and thereafter, R, G, and B gradation values (gradation values expressed in one field) are assigned to each discharge cell. Then, the R, G, and B gradation values assigned to each discharge cell are converted into subfield data indicating light emission / non-light emission for each subfield.
  • the control signal generation circuit 45 generates various control signals for controlling the operation of each circuit block based on the horizontal synchronization signal H and the vertical synchronization signal V. Then, the generated control signal is supplied to each circuit block (image signal processing circuit 41, data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, etc.).
  • the data electrode drive circuit 42 converts the subfield data for each subfield into signals corresponding to the data electrodes D1 to Dm. Then, based on the signal and the control signal supplied from the control signal generating circuit 45, the data electrodes D1 to Dm are driven. In the address period, an address pulse is generated and applied to each of the data electrodes D1 to Dm.
  • Scan electrode drive circuit 43 includes an initialization waveform generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown in FIG. 4). Then, a drive voltage waveform is created based on the control signal supplied from the control signal generation circuit 45 and applied to each of scan electrode SC1 to scan electrode SCn.
  • the initialization waveform generation circuit generates an initialization waveform to be applied to scan electrode SC1 to scan electrode SCn based on the control signal during the initialization period.
  • the sustain pulse generating circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn based on the control signal during the sustain period.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (hereinafter abbreviated as “scan ICs”), and generates scan pulses to be applied to scan electrode SC1 to scan electrode SCn based on a control signal during an address period. .
  • scan ICs scan electrode driving ICs
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve1 and voltage Ve2 (not shown in FIG. 4), and generates a drive voltage waveform based on a control signal supplied from control signal generation circuit 45. It is prepared and applied to each of sustain electrode SU1 through sustain electrode SUn. In the sustain period, a sustain pulse is generated based on the control signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • FIG. 5 is a circuit diagram showing an example of the configuration of scan electrode drive circuit 43 in one embodiment of the present invention.
  • the scan electrode drive circuit 43 includes a sustain pulse generation circuit 50 that generates a sustain pulse, an initialization waveform generation circuit 51 that generates an initialization waveform, and a scan pulse generation circuit 52 that generates a scan pulse.
  • Each output terminal of scan pulse generating circuit 52 is connected to each of scan electrode SC1 through scan electrode SCn of panel 10.
  • the voltage input to the scan pulse generation circuit 52 is referred to as “reference potential A”.
  • the operation for conducting the switching element is expressed as “on”
  • the operation for shutting off is expressed as “off”
  • the signal for turning on the switching element is expressed as “Hi”
  • the signal for turning off is expressed as “Lo”. To do.
  • FIG. 5 details of the signal path of the control signal (control signal supplied from the control signal generation circuit 45) input to each circuit are omitted.
  • FIG. 5 shows a circuit using the negative voltage Va (for example, the Miller integrating circuit 54), the circuit, the sustain pulse generating circuit 50, and a circuit using the voltage Vr (for example, , Miller integrating circuit 53) and a circuit using voltage Vers (for example, Miller integrating circuit 55), a separation circuit using switching element Q4 for electrically separating.
  • the circuit and a circuit using a voltage Vers having a voltage lower than the voltage Vr (for example, the Miller integrating circuit 55) 2 shows a separation circuit using a switching element Q6 for electrically separating the two.
  • Sustain pulse generation circuit 50 includes a generally used power recovery circuit (not shown) and a clamp circuit (not shown).
  • the power recovery circuit has a capacitor for power recovery and an inductor for resonance. Then, by causing the interelectrode capacitance Cp of the panel 10 and the resonance inductor to resonate, the power stored in the power recovery capacitors is supplied to the scan electrodes SC1 to SCn, or the interelectrode capacitance Cp is supplied to the interelectrode capacitance Cp. The stored power is recovered in a power recovery capacitor.
  • the clamp circuit clamps scan electrode SC1 to scan electrode SCn to voltage Vs, or clamps scan electrode SC1 to scan electrode SCn to voltage 0 (V).
  • the sustain pulse generation circuit 50 operates while switching between the power recovery circuit and the clamp circuit by switching each switching element provided inside based on the control signal output from the control signal generation circuit 45, and generates a sustain pulse. appear.
  • the scan pulse generation circuit 52 includes switching elements QH1 to QHn and switching elements QL1 to QLn for applying a scan pulse to each of the n scan electrodes SC1 to SCn.
  • the other terminal of the switching element QHj is the input terminal INb, and the other terminal of the switching element QLj is the input terminal INa.
  • switching elements QH1 to QHn and the switching elements QL1 to QLn are integrated into a plurality of outputs and integrated into an IC.
  • This IC is a scanning IC.
  • the scan pulse generation circuit 52 includes a switching element Q5 for connecting the reference potential A to the negative voltage Va in the writing period, a power supply VSC that generates the voltage Vsc and superimposes the voltage Vsc on the reference potential A, a reference A diode Di31 and a capacitor C31 for applying a voltage Vc generated by superimposing the voltage Vsc on the potential A to the input terminal INb are provided.
  • the voltage Vc is input to the input terminals INb of the switching elements QH1 to QHn
  • the reference potential A is input to the input terminals INa of the switching elements QL1 to QLn.
  • the switching element Q5 in the address period, the switching element Q5 is turned on to make the reference potential A equal to the negative voltage Va, and the negative voltage Va is applied to the input terminal INa.
  • the voltage Vcc which is the voltage Va + voltage Vsc, is applied to the input terminal INb.
  • the switching element QHi is turned off and the switching element QLi is turned on so that the scan electrode SCi is negatively connected to the scan electrode SCi via the switching element QLi.
  • a scan pulse of voltage Va is applied.
  • the switching element QLh is turned off and the switching element QHh is turned on, thereby passing through the switching element QHh.
  • Scan pulse generation circuit 52 is controlled by control signal generation circuit 45 to output the voltage waveform of initialization waveform generation circuit 51 in the initialization period and to output the voltage waveform of sustain pulse generation circuit 50 in the sustain period. Is done.
  • the initialization waveform generation circuit 51 includes a Miller integration circuit 53, a Miller integration circuit 54, and a Miller integration circuit 55.
  • the input terminal of Miller integrating circuit 53 is shown as input terminal IN1
  • the input terminal of Miller integrating circuit 54 is shown as input terminal IN2
  • the input terminal of Miller integrating circuit 55 is shown as input terminal IN3.
  • Miller integrating circuit 53 and Miller integrating circuit 55 are ramp voltage generating circuits that generate rising ramp waveform voltages
  • Miller integrating circuit 54 is a ramp voltage generating circuit that generates falling ramp waveform voltages.
  • Miller integrating circuit 53 has switching element Q1, capacitor C1, and resistor R1, and during the all-cell initialization operation, reference potential A of scan electrode driving circuit 43 is gradually ramped up to voltage Vr (eg, 1.. It rises (at 3V / ⁇ sec).
  • Vr voltage
  • switching elements QH1 to QHn are turned on, and switching elements QL1 to QLn are turned off. Therefore, the reference potential A rises from the voltage 0 (V) to the voltage Vr, and a voltage obtained by superimposing the voltage Vsc on the reference potential A is applied to scan electrode SC1 through scan electrode SCn.
  • L1 is generated and applied to scan electrode SC1 through scan electrode SCn.
  • Miller integrating circuit 55 has switching element Q3, capacitor C3, and resistor R3. At the end of the sustain period, Miller integrating circuit 55 sets reference potential A to a voltage 0 (with a steeper slope (eg, 10 V / ⁇ sec) than rising ramp voltage L1. V) rises to voltage Vers to generate erase ramp voltage L3, which is applied to scan electrode SC1 through scan electrode SCn. Miller integrating circuit 55 generates erasing ramp voltage L5. In the present embodiment, switching element QH1 to switching element QHn are turned on and switching element QL1 to switching element QLn are turned off during the period of generation of erase ramp voltage L5.
  • scan electrode drive circuit 43 generates erase ramp voltage L5 and applies it to scan electrode SC1 through scan electrode SCn.
  • Miller integrating circuit 54 includes switching element Q2, capacitor C2, and resistor R2, and during initialization operation, reference potential A is gradually ramped from voltage 0 (V) to voltage Vi4 (for example, ⁇ 2.5 V).
  • V voltage
  • Vi4 voltage
  • the ramp down voltage L2 and the down ramp voltage L4 are generated and applied to scan electrode SC1 through scan electrode SCn.
  • FIG. 6 is a timing chart for explaining an example of the operation of scan electrode driving circuit 43 in the last period of the sustain period and the selective initialization period in the embodiment of the present invention.
  • the last period of the sustain period is divided into six periods indicated by periods T1 to T6, the selective initialization period is indicated as period T7, and each period will be described.
  • the voltage Vers is equal to the voltage Vs
  • the voltage Vsc is lower than the voltage Vers
  • the voltage Vr2 is higher than the voltage Vers
  • the voltage Vi4 is equal to the negative voltage Va.
  • a signal for turning on the switching element is represented as “Hi”
  • a signal for turning off is represented as “Lo”.
  • FIG. 6 shows an example in which the voltage Vsc is set to a voltage value lower than the voltage Vers and the voltage Vr2 is set to a voltage value higher than the voltage Vers.
  • the voltage Vsc is set.
  • Each voltage value is set so that ⁇ voltage Vers ⁇ voltage Vr2. That is, the second potential is set to a potential equal to or lower than the first potential, and the third potential is set to a potential higher than the first potential.
  • the erasing ramp voltage L3, the erasing ramp voltage L5 in the last period of the sustain period, and then the down ramp voltage L4 in the selective initialization period will be described in this order. Note that the generation of the sustain pulse is finished before the period T1 is entered.
  • the reference potential A is set to the voltage 0 (V) by the clamp circuit of the sustain pulse generating circuit 50. Then, switching element QH1 to switching element QHn are turned off, switching element QL1 to switching element QLn are turned on, and reference potential A, that is, voltage 0 (V) is applied to scan electrode SC1 to scan electrode SCn.
  • Period T1 In the period T1, the switching elements QH1 to QHn are turned off, and the switching elements QL1 to QLn are kept on.
  • the switching element Q6 is turned on and the Miller integrating circuit 55 is electrically connected to the reference potential A. Further, each switching element of sustain pulse generating circuit 50 is turned off, and sustain pulse generating circuit 50 is electrically separated from Miller integrating circuit 55.
  • the input terminal IN3 of the Miller integrating circuit 55 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN3. Thereby, a constant current flows toward the capacitor C3, and the source voltage of the switching element Q3 starts to rise in a ramp shape. Thereby, the reference potential A rises from the voltage 0 (V) in a ramp shape, and the output voltage of the scan electrode driving circuit 43 rises in a ramp shape. This voltage increase continues until the input terminal IN3 is set to “Hi” or until the reference potential A reaches the voltage Vers.
  • a constant current to be input to the input terminal IN3 is generated so that the gradient of the ramp waveform voltage becomes a desired value (for example, 10 V / ⁇ sec).
  • the erase ramp voltage L3 rising from the voltage 0 (V) toward the voltage Vers is generated and applied to scan electrode SC1 through scan electrode SCn.
  • the discharge generated by the erase lamp voltage L3 is the first erase discharge.
  • the data electrode D1 to the data electrode Dm are held at 0 (V) at this time, so that the positive electrode is placed on the data electrode Dk corresponding to the discharge cell that has generated the erase discharge. A wall voltage is formed.
  • the gradient of the period T1, the voltage Vers, the erasing ramp voltage L3, and the like are set to values at which erasing discharge occurs even in a discharge cell having a relatively high discharge starting voltage in consideration of such a variation in the discharge starting voltage.
  • the voltage Vers may be a voltage equal to or higher than the voltage Vs, or may be a voltage equal to or lower than the voltage Vs.
  • the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T1.
  • the reference potential A is set to voltage 0 (V) by the clamp circuit of the sustain pulse generation circuit 50.
  • the voltage of scan electrode SC1 through scan electrode SCn drops to the voltage 0 (V) which is the base potential.
  • Period T3 In period T3, switching element QH1 to switching element QHn are turned on and switching element QL1 to switching element QLn are turned off while maintaining reference potential A at voltage 0 (V) by the clamp circuit of sustain pulse generating circuit 50. Thereby, a voltage obtained by superimposing voltage Vsc on reference potential A is applied to scan electrode SC1 through scan electrode SCn. At this time, since the reference potential A is 0 (V), voltage Vsc is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vsc is set to a voltage value equal to or lower than the voltage Vers. Therefore, no discharge is generated in the period T3 even in the discharge cells in which the erasing discharge is generated by the erasing ramp voltage L3.
  • Period T4 In the period T4, the switching elements QH1 to QHn are turned on and the switching elements QL1 to QLn are kept off.
  • the switching element Q6 is turned on and the Miller integrating circuit 55 is electrically connected to the reference potential A. Further, each switching element of sustain pulse generating circuit 50 is turned off, and sustain pulse generating circuit 50 is electrically separated from Miller integrating circuit 55.
  • the input terminal IN3 of the Miller integrating circuit 55 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN3. As a result, a constant current flows toward the capacitor C3, the source voltage of the switching element Q3 increases in a ramp shape, and the reference potential A starts to increase in a ramp shape from the voltage 0 (V). At this time, a constant current to be input to the input terminal IN3 is generated so that the gradient of the ramp waveform voltage becomes a desired value (for example, 10 V / ⁇ sec). This voltage increase continues as long as the input terminal IN3 is set to “Hi”, or until the reference potential A reaches the voltage Vers, as described in the period T1.
  • the output voltage of the scan electrode driving circuit 43 is a voltage obtained by superimposing the voltage Vsc on the reference potential A. Therefore, the scan electrode driving circuit 43 outputs a ramp waveform voltage that rises from the voltage Vsc with the same gradient as the erase ramp voltage L3, for example.
  • scan electrode drive circuit 43 generates erase ramp voltage L5 that rises from voltage Vsc toward voltage Vr2 during period T4, and applies it to scan electrode SC1 through scan electrode SCn.
  • the discharge generated by the erase lamp voltage L5 is the second erase discharge.
  • the inventor of the present application generates a second erasing discharge in a discharge cell having a relatively large discharge generation amount (discharge duration) of the erasing discharge (first erasing discharge) generated by the erasing ramp voltage L3.
  • discharge duration discharge generation amount of the erasing discharge (first erasing discharge) generated by the erasing ramp voltage L3.
  • discharge start voltage when the second erase discharge is generated is relatively low in the discharge cell in which the discharge generation voltage of the first erase discharge is relatively small. This was confirmed by experiments.
  • the discharge generation amount of the second erase discharge varies depending on the discharge generation amount of the first erase discharge.
  • the timing at which the second erase discharge is started is delayed as compared with a discharge cell having a relatively small amount of discharge.
  • the amount of discharge generated in the first erasing discharge is relatively small.
  • the amount of discharge generated is relatively large.
  • the discharge generation amount of the first erase discharge is relatively large.
  • the amount of discharge generated is relatively small.
  • the discharge generation amount which is the sum of the discharge generation amount of the first erase discharge and the discharge generation amount of the second erase discharge, is a discharge cell having a relatively high discharge start voltage when generating the first erase discharge. And a discharge cell having a relatively low discharge starting voltage when the first erasing discharge is generated.
  • the second time By generating the erasing discharge, the discharge generation amounts when the second erasing discharge is added to the first erasing discharge can be made substantially equal to each other.
  • the discharge start voltage in the discharge cell varies depending on the design of the image displayed so far and the presence or absence of discharge in the surrounding discharge cells. And in the panel 10 which has the discharge cell refined
  • the discharge generation amount of the erasing discharge can be made almost equal to each other in each discharge cell, and the erasing operation can be appropriately performed to achieve the wall. Since the charge can be adjusted appropriately, the initialization operation and the write operation after the erase operation can be performed stably.
  • the voltage Vr2 when the voltage Vr2 is set to 255 (V), if the voltage Vsc is 145 (V), the input terminal IN3 is set to “Lo” when the reference potential A reaches the voltage 110 (V).
  • the voltage applied to scan electrode SC1 through scan electrode SCn becomes the voltage up to 255 (V) when voltage 110 (V) of reference potential A is superimposed on 145 (V) of voltage Vsc.
  • the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T4.
  • the reference potential A is set to voltage 0 (V) by the clamp circuit of the sustain pulse generation circuit 50. Since the voltage applied to scan electrode SC1 through scan electrode SCn is a voltage obtained by superimposing voltage Vsc on reference potential A, the voltage applied to scan electrode SC1 through scan electrode SCn drops to voltage Vsc.
  • Period T6 Although not shown in the period T6, the reference potential A is maintained at the voltage 0 (V) by the clamp circuit of the sustain pulse generation circuit 50. Then, switching elements QH1 to QHn are turned off, and switching elements QL1 to QLn are turned on. As a result, the voltage of scan electrode SC1 through scan electrode SCn drops to the voltage 0 (V) which is the base potential.
  • Period T7 In the period T7 which is the selective initialization period, the switching elements QH1 to QHn and the switching elements QL1 to QLn maintain the same state as the period T6.
  • switching element Q4 is turned off to electrically isolate Miller integrating circuit 53, Miller integrating circuit 55, and sustain pulse generating circuit 50 from reference potential A.
  • the input terminal IN2 of the Miller integrating circuit 54 that generates the down-ramp voltage L4 is set to “Hi”. Specifically, a predetermined constant current is input to the input terminal IN2. As a result, a constant current flows toward the capacitor C2, the drain voltage of the switching element Q2 starts to decrease in a ramp shape, and the output voltage of the scan electrode drive circuit 43 also decreases in a ramp shape toward the negative voltage Vi4. Begin to. This voltage drop continues until the input terminal IN2 is set to “Hi” or until the reference potential A reaches the voltage Va.
  • the ramp-down voltage L4 that decreases from the voltage 0 (V) that is the base potential toward the negative voltage Vi4 is generated and applied to scan electrode SC1 through scan electrode SCn.
  • the input terminal IN2 is set to “Lo”. Specifically, the constant current input to the input terminal IN2 is stopped. Thus, the operation of Miller integrating circuit 54 is stopped. Although not shown, the switching element Q4 is turned on, and the reference potential A is connected to 0 (V) by the clamp circuit of the sustain pulse generating circuit. As a result, the voltage of scan electrode SC1 through scan electrode SCn rises to voltage 0 (V), which is the base potential.
  • each voltage value is set such that voltage Vsc ⁇ voltage Vers ⁇ voltage Vr2. This is because the second erase discharge does not occur if the voltage Vr2 is lower than the voltage Vsc, and when the voltage Vers is lower than the voltage Vsc, the voltage Vsc is applied to the scan electrodes SC1 to SCn in the period T3. This is because a strong discharge is generated in the discharge cell, and the wall charges in the discharge cell are excessively erased, and the subsequent discharge may not be normally generated.
  • the effect of reducing the amplitude of the address pulse necessary for generating a stable address discharge in the address period can be obtained.
  • FIG. 7 is a characteristic diagram showing the relationship between the voltage Vr2 and the write pulse (amplitude) in one embodiment of the present invention.
  • the horizontal axis represents the voltage Vr2
  • the vertical axis represents the magnitude of the address pulse (amplitude) necessary for generating a stable address discharge.
  • the experiment for obtaining the characteristics shown in FIG. 7 was performed with the voltage Vers set to a voltage of 190 (V). Therefore, the magnitude of the write pulse (amplitude) when the voltage Vr2 shown in FIG. 7 is set to the voltage 190 (V) represents the result of measurement without generating the erase ramp voltage L5.
  • the magnitude of the address pulse (amplitude) necessary for generating a stable address discharge can be reduced.
  • the magnitude of the write pulse (amplitude) when the voltage Vr2 is set to the voltage 190 (V) is about 65 (V), but the voltage Vr2 is set to the voltage 220 (V).
  • the magnitude of the write pulse (amplitude) when set is about 56 (V). Therefore, in the plasma display device used in the experiment, by setting the voltage Vr2 to the voltage 220 (V), the write pulse (amplitude) is set to about 9 (V) compared to when the voltage Vr2 is set to the voltage 190 (V). It can be seen that it can be reduced.
  • the second erasing discharge is generated in addition to the first erasing discharge, so that there is a difference in the discharge starting voltage when the first erasing discharge is generated between the discharge cells. Even if the discharge generation amount varies, the discharge generation amounts when the second erase discharge is applied to the first erase discharge can be made substantially equal to each other in each discharge cell. This is considered to be possible to stably perform the write operation and the write operation.
  • the voltage Vr2 may be set to a larger voltage value.
  • the voltage Vr2 is increased, there is a possibility that a discharge cell in which an erasing discharge is generated despite the occurrence of the sustain discharge is generated.
  • FIG. 8 is a characteristic diagram showing the relationship between the voltage Vr2 and the black luminance in one embodiment of the present invention.
  • the horizontal axis represents the voltage Vr2
  • the vertical axis represents the brightness of the black luminance.
  • the black luminance does not change when the voltage Vr2 is equal to or lower than the voltage 210 (V), but the black luminance increases when the voltage Vr2 becomes the voltage 220 (V). This indicates that in the plasma display device used in the experiment, when the voltage Vr2 is set to the voltage 220 (V), a discharge cell in which an erasing discharge is generated is generated even though the sustain discharge is not generated.
  • Vr2 it is desirable to set the voltage Vr2 to be equal to or lower than the voltage 210 (V) in order to prevent the erasure discharge from being erroneously generated (error occurrence).
  • the magnitude of the address pulse (amplitude) necessary for generating a stable address discharge is reduced.
  • An erroneous erasure discharge can be prevented and a good contrast image can be displayed on the panel.
  • the voltage Vr2 reduces the magnitude of the address pulse (amplitude) necessary to generate a stable address discharge and is described with reference to FIG.
  • the first ramp waveform voltage rising from the base potential to the first potential is applied to scan electrodes SC1 to SC1.
  • the potential of scan electrode SC1 through scan electrode SCn is once set as the base potential, and then scan electrode SC1 through scan electrode SCn. Is applied to scan electrode SC1 through scan electrode SCn.
  • the second ramp waveform voltage rising from the second potential to the third potential is applied to scan electrode SC1 through scan electrode SCn.
  • erase ramp voltage L3 that rises from voltage 0 (V) to voltage Vers is applied to scan electrode SC1 through scan electrode SCn in the last period of the sustain period after generation of the sustain pulse ends. Subsequently, the potential of scan electrode SC1 through scan electrode SCn is set as the base potential, and then voltage Vsc is applied to scan electrode SC1 through scan electrode SCn, followed by erase ramp voltage L5 rising from voltage Vsc to voltage Vr2. Are applied to scan electrode SC1 through scan electrode SCn.
  • the second potential is set to a potential lower than the first potential
  • the third potential is set to a potential higher than the first potential
  • the second erasing discharge is generated.
  • the discharge generation amounts when the second erase discharge is applied to the first erase discharge can be made substantially equal to each other. Therefore, even in the panel 10 having the discharge cells miniaturized by high definition, the discharge generation amount of the erasure discharge can be made substantially equal to each other in the discharge cells, and the erasure operation is appropriately performed to perform the wall charge. Therefore, the initialization operation and the write operation after the erase operation can be stably performed.
  • the base potential is 0 (V)
  • the base potential is not limited to 0 (V) in the present invention.
  • the base potential is a reference potential when a drive voltage is applied to the panel 10.
  • the configuration in which the potential of scan electrode SC1 to scan electrode SCn is once lowered to the base potential after the first ramp waveform voltage has reached the first potential has been described.
  • the configuration is not limited. For example, after the first ramp waveform voltage reaches the first potential, the potentials of scan electrode SC1 to scan electrode SCn are decreased from the first potential to the second potential, and then the second ramp waveform voltage is changed.
  • the structure to apply may be sufficient.
  • all-cell initialization waveform in the present invention is not limited to the waveform shown in the embodiment.
  • the all-cell initializing waveform may be any waveform as long as the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the configuration in which the selection initialization waveforms (down-ramp voltage L4) generated in the selection initialization period are all generated with the same gradient has been described.
  • the present invention does not select any of the selection initialization waveforms. It is not limited to the shape.
  • the selective initialization waveform may have any waveform shape as long as the initializing discharge is generated only in the discharge cells that have generated the sustain discharge in the immediately preceding sustain period.
  • the selection initialization waveform may be divided into a plurality of periods, and the selection initialization waveform may be generated by changing the gradient in each period.
  • the voltage applied to the scan electrode 22 decreases at a relatively steep gradient (eg, ⁇ 8 V / ⁇ sec) until discharge occurs (eg, from voltage 0 (V) to ⁇ 100 (V)). After that (for example, from ⁇ 100 (V) to ⁇ 135 (V)), it gradually falls (for example, with a slope of ⁇ 2.5 V / ⁇ sec), and finally (for example, from ⁇ 135 (V)) (Down to ⁇ 160 (V)) may decrease at a relatively gentle slope (for example, ⁇ 1.0 V / ⁇ sec) to generate a selective initialization waveform. Even if it is such a structure, the effect similar to the above can be acquired. Further, with this configuration, it is possible to obtain an effect that the period required for generating the selective initialization waveform can be shortened as compared with the case where the down-ramp voltage L4 is generated.
  • a relatively steep gradient eg, ⁇ 8 V / ⁇ sec
  • the first subfield (subfield SF1) of one field is an all-cell initializing subfield
  • the subsequent subfields for example, subfield SF2 to subfield SF8 are selective initializing subfields.
  • the all-cell initialization subfield may be subfield SF2 or a subsequent subfield.
  • the timing chart shown in FIG. 6 is merely an example in the embodiment of the present invention, and the present invention is not limited to these timing charts.
  • the number of subfields constituting one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be further increased by increasing the number of subfields to more than eight.
  • the luminance weight of the subfield is set to a power of “2”, and the luminance weight of each subfield from subfield SF1 to subfield SF8 is (1, 2, 4, 8, 16, 32, The example of setting to 64, 128) has been described.
  • the luminance weight set in each subfield is not limited to the above numerical values. For example, by providing redundancy to the combination of subfields that determine gradations such as (1, 2, 3, 7, 12, 31, 50, 98), it is possible to perform coding that suppresses the occurrence of moving image pseudo contours. Become.
  • the number of subfields constituting one field, the luminance weight of each subfield, and the like may be appropriately set according to the characteristics of the panel 10, the specifications of the plasma display device 1, and the like.
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • the drive circuit described above is merely an example, and the configuration of the drive circuit is not limited to the configuration described above.
  • scan electrode SC1 to scan electrode SCn are divided into a first scan electrode group and a second scan electrode group, and an address period is a scan electrode belonging to the first scan electrode group.
  • two-phase driving which includes a first address period in which a scan pulse is applied to each of the first and second address periods in which a scan pulse is applied to each of the scan electrodes belonging to the second scan electrode group.
  • the present invention can also be applied to a driving method.
  • the scan electrode and the scan electrode are adjacent to each other, and the sustain electrode and the sustain electrode are adjacent to each other, that is, the arrangement of the electrodes provided on the front plate is “... , Scan electrode, sustain electrode, sustain electrode, scan electrode, scan electrode,...
  • the specific numerical values shown in the present embodiment for example, the slopes of the ramp waveform voltages of the ramp-up voltage L1, the ramp-down voltage L2, the erase ramp voltage L3, the ramp-down voltage L4, and the erase ramp voltage L5 are as follows:
  • the screen size is 50 inches and the number of display electrode pairs 24 is set based on the characteristics of the panel 10 and is merely an example in the embodiment.
  • the present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with the characteristics of the panel and the specifications of the plasma display device. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the number of subfields and the luminance weight of each subfield are not limited to the values shown in the embodiment of the present invention, and the subfield configuration may be switched based on an image signal or the like. Good.
  • the present invention is useful as a plasma display device and a method for driving a panel even in a high-definition panel because it can perform stable writing operation by appropriately adjusting wall charges and improve image display quality. It is.
  • SYMBOLS 1 Plasma display apparatus 10 Panel 21 Front substrate 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 25,33 Dielectric layer 26 Protective layer 31 Back substrate 32 Data electrode 34 Partition 35 Phosphor layer 41 Image signal processing circuit 42 Data electrode drive circuit 43 Scan electrode drive circuit 44 Sustain electrode drive circuit 45 Control signal generation circuit 50 Sustain pulse generation circuit 51
  • Initialization waveform generation circuit 52 Scan pulse generation circuit 53, 54, 55 Miller integration circuit Q1, Q2, Q3, Q4, Q5, Q6 , QH1 to QHn, QL1 to QLn Switching element C1, C2, C3, C31 Capacitor Di31 Diode R1, R2, R3 Resistance L1 Up-ramp voltage L2, L4 Down-ramp voltage L3, L5 Erase lamp voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　高精細化されたプラズマディスプレイパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、プラズマディスプレイ装置における画像表示品質を高める。そのために、プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して走査電極に印加する走査電極駆動回路とを備える。走査電極駆動回路は、維持期間の最後に、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第１の電位以下の第２の電位とし、続いて第２の電位から第１の電位よりも高い第３の電位まで上昇する第２の傾斜波形電圧を走査電極に印加する。

Description

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
　本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
　表示デバイスとして代表的なプラズマディスプレイパネル（以下、「パネル」と略記する）は、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
　背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
　そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光してカラーの画像表示を行う。
　パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光と非発光とを制御する。そして、１フィールドに発生する発光の回数を制御することにより階調表示を行う。
　各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（放電を発生させるための励起粒子）を発生する。
　書込み期間では、走査電極には走査パルスを順次印加し、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する（以下、この動作を「書込み」とも記す）。
　維持期間では、走査電極と維持電極とからなる表示電極対に、サブフィールド毎に定められた数の維持パルスを交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各放電セルを、サブフィールド毎に定められた輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
　パネルに表示される画像の品質を高める上で重要な要因の１つにコントラストの向上がある。そして、サブフィールド法によるパネルの駆動方法の１つとして、階調表示に関係しない発光を極力減らし、パネルに表示される画像のコントラストを向上する駆動方法が開示されている。
　この駆動方法では、１フィールドを構成する複数のサブフィールドのうち、１つのサブフィールドの初期化期間では、パネルの画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作を行う。また、他のサブフィールドの初期化期間では、直前のサブフィールドの維持期間で維持放電を発生した放電セルにおいて選択的に初期化放電を発生する初期化動作を行う。
　以下、直前のサブフィールドの動作にかかわらず、画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作のことを「全セル初期化動作」と呼称する。また、直前のサブフィールドの維持期間で維持放電を発生した放電セルにおいて選択的に初期化放電を発生する初期化動作のことを「選択初期化動作」と呼称する。
　維持放電を発生しない黒表示領域の輝度（以下、「黒輝度」と略記する）は、階調値の大きさに関係なく生じる発光によって変化する。この発光には、例えば、初期化放電によって生じる発光がある。上述の駆動方法では、黒表示領域における発光は、全ての放電セルで初期化放電を発生する初期化動作を行うときの微弱発光だけとなる。これにより、パネルに表示される画像の黒輝度を低減し、コントラストの高い画像をパネルに表示することが可能となる（例えば、特許文献１参照）。
　また、電圧が徐々に増加する緩やかな傾斜部分を持つ立ち上がり部と、電圧が徐々に減少する緩やかな傾斜部分を持つ立ち下がり部とを有する初期化波形を走査電極に印加し、直前のサブフィールドの維持期間で維持放電を発生した放電セルに初期化放電を発生する初期化期間を設け、かつ、１フィールドの任意の初期化期間の直前に、全ての放電セルを対象として維持電極と走査電極の間に微弱放電を発生する期間を設ける駆動方法が開示されている（例えば、特許文献２参照）。この駆動方法では、パネルに表示される画像の黒輝度を低減し、黒の視認性を向上することができる。
　近年、パネルの高精細化にともない、放電セルのさらなる微細化が進んでいる。この微細化された放電セルでは、初期化放電によって放電セル内に形成された壁電荷が、隣接する放電セルに発生する書込み放電や維持放電の影響を受けて変化しやすいことが確認されている。
　すなわち、維持放電を発生しない放電セルと維持放電を発生する放電セルとが互いに隣接すると、維持放電を発生しない放電セルの壁電荷は、隣接する放電セルに発生する維持放電の影響を受けて変化しやすい。そして、維持期間に発生する維持パルスの数が多いサブフィールドでは、その影響が大きくなることも確認されている。
　放電セルに不要な壁電荷が過剰に蓄積すると、例えば書込み放電を発生するべきでない放電セルに誤った書込み放電が発生するおそれがある。以下、このような誤って発生する放電のことを「誤放電」とも記す。そして、誤放電は、プラズマディスプレイ装置における画像表示品質の劣化の原因となる。
　プラズマディスプレイ装置においては、パネルの大画面化、高精細化にともない、画像表示品質のさらなる向上が望まれている。
特開２０００－２４２２２４号公報 特開２００４－３７８８３号公報
　本発明のプラズマディスプレイ装置は、複数の走査電極を有するパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して走査電極に印加する走査電極駆動回路とを備える。走査電極駆動回路は、維持期間の最後に、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第１の電位以下の第２の電位とし、続いて第２の電位から第１の電位よりも高い第３の電位まで上昇する第２の傾斜波形電圧を走査電極に印加する。
　これにより、各放電セルで、１回目の消去放電を発生する際の放電開始電圧に差があり、１回目の消去放電の放電発生量にばらつきが生じたとしても、２回目の消去放電を発生することで、１回目の消去放電に２回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネルにおいても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
　また、本発明のプラズマディスプレイ装置において、走査電極駆動回路は、第１の傾斜波形電圧が第１の電位に到達した後、走査電極の電位を一旦ベース電位とし、その後、走査電極の電位をベース電位から第２の電位とし、続いて第２の電位から第３の電位まで上昇する第２の傾斜波形電圧を走査電極に印加してもよい。
　本発明のパネルの駆動方法は、複数の走査電極を有するパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法により駆動する。そして、維持期間の最後に、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第１の電位以下の第２の電位とし、続いて第２の電位から第１の電位よりも高い第３の電位まで上昇する第２の傾斜波形電圧を走査電極に印加する。
　これにより、各放電セルで、１回目の消去放電を発生する際の放電開始電圧に差があり、１回目の消去放電の放電発生量にばらつきが生じたとしても、２回目の消去放電を発生することで、１回目の消去放電に２回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネルにおいても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
　また、本発明のパネルの駆動方法では、第１の傾斜波形電圧が第１の電位に到達した後、走査電極の電位を一旦ベース電位とし、その後、走査電極の電位をベース電位から第２の電位とし、続いて第２の電位から第３の電位まで上昇する第２の傾斜波形電圧を走査電極に印加してもよい。
図１は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図２は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図３は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図４は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図５は、本発明の一実施の形態における走査電極駆動回路の一構成例を示す回路図である。 図６は、本発明の一実施の形態における維持期間の最後の期間および選択初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。 図７は、本発明の一実施の形態における電圧Ｖｒ２と書込みパルス（振幅）との関係を示す特性図である。 図８は、本発明の一実施の形態における電圧Ｖｒ２と黒輝度との関係を示す特性図である。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態）
　図１は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして、走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
　この保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく、かつ耐久性に優れた酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。
　背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とを、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。なお、本実施の形態では、放電セルにおける発光効率を向上するために、キセノン分圧を約１０％とした放電ガスを用いている。
　放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。こうして、パネル１０には複数の放電セルが形成される。
　そして、これらの放電セルで放電を発生し、放電セルの蛍光体層３５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。
　なお、パネル１０においては、表示電極対２４が延伸する方向に配列された連続する３つの放電セル、すなわち、赤色（Ｒ）に発光する放電セルと、緑色（Ｇ）に発光する放電セルと、青色（Ｂ）に発光する放電セルの３つの放電セルで１つの画素が構成される。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えば隔壁が垂直方向（列方向）にのみ配置されるストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
　図２は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、水平方向（行方向）に延長されたｎ本の走査電極ＳＣ１～走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～維持電極ＳＵｎ（図１の維持電極２３）が配列されており、垂直方向（列方向）に延長されたｍ本のデータ電極Ｄ１～データ電極Ｄｍ（図１のデータ電極３２）が配列されている。
　そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｋ（ｋ＝１～ｍ）とが交差した部分に放電セルが形成される。すなわち、１対の表示電極対２４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３となり、ｎ＝１０８０となる。
　次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。
　なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル１０に階調を表示する。サブフィールド法では、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにそれぞれ輝度重みを設定する。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
　初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。本実施の形態では、初期化期間において「全セル初期化動作」と「選択初期化動作」との２つの初期化動作のうちのいずれかを行う。全セル初期化動作とは、直前のサブフィールドの動作にかかわらず画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作のことである。また、選択初期化動作とは、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する初期化動作のことである。
　例えば、１フィールドの先頭サブフィールド（サブフィールドＳＦ１）の初期化期間においては、「全セル初期化動作」を行い、他のサブフィールドの初期化期間においては選択初期化動作を行う。この場合、１フィールドの先頭サブフィールド（サブフィールドＳＦ１）の初期化期間においては、全セル初期化動作を行うための全セル初期化波形を放電セルに印加し、その他のサブフィールドの初期化期間においては、選択初期化動作を行うための選択初期化波形を放電セルに印加する。これにより、階調表示に関係しない発光を極力減らし、パネル１０に表示する画像のコントラスト比を向上することが可能である。
　以下、全セル初期化動作を行う初期化期間を「全セル初期化期間」と呼称し、全セル初期化期間を有するサブフィールドを「全セル初期化サブフィールド」と呼称する。また、選択初期化動作を行う初期化期間を「選択初期化期間」と呼称し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と呼称する。
　書込み期間では、発光すべき放電セルに書込み放電を発生することで、サブフィールド毎に各放電セルの発光・非発光を制御する。
　維持期間では、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによってパネル１０に画像を表示する。
　輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「８」のサブフィールドは、輝度重み「１」のサブフィールドの約８倍の輝度で発光し、輝度重み「２」のサブフィールドの約４倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に発光することによってパネル１０に様々な階調を表示し、パネル１０に画像を表示することができる。
　なお、本実施の形態では、１フィールドをサブフィールドＳＦ１からサブフィールドＳＦ８までの８つのサブフィールドで構成し、サブフィールドＳＦ１からサブフィールドＳＦ８までの各サブフィールドにはそれぞれ（１、２、４、８、１６、３２、６４、１２８）の輝度重みを設定する例を説明する。
　そして、本実施の形態では、サブフィールドＳＦ１を全セル初期化サブフィールドとし、サブフィールドＳＦ２からサブフィールドＳＦ８を選択初期化サブフィールドとする。これにより、画像の表示に関係のない発光はサブフィールドＳＦ１における全セル初期化動作の放電にともなう発光のみとなり、維持放電を発生しない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像をパネル１０に表示することが可能となる。
　しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールドの構成を切り換える構成であってもよい。
　なお、本実施の形態では、維持期間の最後に、上昇する傾斜波形電圧を２つ連続して発生している。これにより、続くサブフィールドの初期化期間における初期化動作および書込み期間における書込み動作の安定化を図っている。以下、まず駆動電圧波形の概要について説明し、続いて駆動回路の構成について説明する。
　図３は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形の一例を示す波形図である。図３には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍのそれぞれに印加する駆動電圧波形を示す。
　なお、図３では、初期化期間において全セル初期化動作を行う「サブフィールドＳＦ１」と、初期化期間において選択初期化動作を行う「サブフィールドＳＦ２」との２つサブフィールドを例に挙げて、パネル１０に印加する駆動電圧の波形を説明する。
　なお、サブフィールドＳＦ３からサブフィールドＳＦ８までは図示していないが、本実施の形態において、サブフィールドＳＦ１を除く各サブフィールドは選択初期化サブフィールドであり、維持パルスの発生数を除き、各期間でほぼ同様の駆動電圧波形を発生する。したがって、サブフィールドＳＦ１と、サブフィールドＳＦ２からサブフィールドＳＦ８までとでは、初期化期間に走査電極２２に印加する駆動電圧の波形形状が異なる。
　また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
　まず、全セル初期化サブフィールドであるサブフィールドＳＦ１について説明する。
　サブフィールドＳＦ１の初期化期間前半部では、データ電極Ｄ１～データ電極Ｄｍ、維持電極ＳＵ１～維持電極ＳＵｎには、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後、電圧Ｖｉ１を印加し、さらに電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに（例えば、約１．３Ｖ／μｓｅｃの勾配で）上昇する傾斜波形電圧（以下、「上りランプ電圧Ｌ１」と呼称する）を印加する。このとき、電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満の電圧に設定し、電圧Ｖｉ２は維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この上りランプ電圧Ｌ１が上昇する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎ）とデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上に負極性の壁電圧が蓄積され、維持電極ＳＵ１～維持電極ＳＵｎ上および走査電極ＳＣ１～走査電極ＳＣｎと交差するデータ電極Ｄ１～データ電極Ｄｍ上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層２５上、保護層２６上、蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。
　サブフィールドＳＦ１の初期化期間後半部では、走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧を、電圧Ｖｉ２から電圧Ｖｉ２よりも低い電圧である電圧Ｖｉ３に下げる。また、維持電極ＳＵ１～維持電極ＳＵｎには正極性の電圧Ｖｅ１を印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。そして、走査電極ＳＣ１～走査電極ＳＣｎに、電圧Ｖｉ３から負極性の電圧Ｖｉ４に向かって緩やかに（例えば、約－２．５Ｖ／μｓｅｃの勾配で）下降する傾斜波形電圧（以下、「下りランプ電圧Ｌ２」と呼称する）を印加する。このとき、電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満の電圧に設定し、電圧Ｖｉ４は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この下りランプ電圧Ｌ２を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上の負極性の壁電圧および維持電極ＳＵ１～維持電極ＳＵｎ上の正極性の壁電圧が弱められ、走査電極ＳＣ１～走査電極ＳＣｎと交差するデータ電極Ｄ１～データ電極Ｄｍ上の正極性の壁電圧は書込み期間での書込み動作に適した値に調整される。
　以上の電圧波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する全セル初期化波形である。そして、全セル初期化波形を走査電極２２に印加する動作が全セル初期化動作である。
　以上により、全セル初期化サブフィールドであるサブフィールドＳＦ１における全セル初期化動作が終了する。
　続く書込み期間では、走査電極ＳＣ１～走査電極ＳＣｎには順次走査パルスを印加し、データ電極Ｄ１～データ電極Ｄｍには発光するべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。こうして、発光するべき放電セルだけに選択的に書込み放電を発生し、続く維持期間で維持放電を発生するために必要な壁電荷を放電セル内に形成する。以下、これらの動作を「書込み動作」とも記す。
　サブフィールドＳＦ１の書込み期間では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅ２を印加し、走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖｃｃ（例えば、Ｖｃｃ＝Ｖａ＋Ｖｓｃ）を印加する。
　次に、配置的に見て上から１番目（１行目）の走査電極ＳＣ１に負極性の電圧Ｖａの走査パルスを印加するとともに、データ電極Ｄ１～データ電極Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正極性の電圧Ｖｄの書込みパルスを印加する。
　電圧Ｖｄの書込みパルスを印加した放電セルのデータ電極Ｄｋと走査電極ＳＣ１との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ－電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。これによりデータ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。
　また、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１と走査電極ＳＣ１との電圧差は、外部印加電圧の差である（電圧Ｖｅ２－電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態にすることができる。
　これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生することができる。こうして、発光するべき放電セルに書込み放電が発生し、走査電極ＳＣ１上に正極性の壁電圧が蓄積され、維持電極ＳＵ１上に負極性の壁電圧が蓄積され、データ電極Ｄｋ上にも負極性の壁電圧が蓄積される。
　このようにして、１行目において発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極３２と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　以上の書込み動作を、走査電極ＳＣ２、走査電極ＳＣ３、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。
　続く維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極２２および維持電極２３に交互に印加して、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。
　この比例定数が輝度倍率である。例えば、輝度倍率が２倍のとき、輝度重み「２」のサブフィールドの維持期間では、走査電極２２と維持電極２３とにそれぞれ４回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は８となる。
　サブフィールドＳＦ１の維持期間では、維持電極ＳＵ１～維持電極ＳＵｎにベース電位となる電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～走査電極ＳＣｎに正極性の電圧Ｖｓの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルスの電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなる。
　これにより、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層３５が発光する。また、この放電により、走査電極ＳＣｉ上に負極性の壁電圧が蓄積され、維持電極ＳＵｉ上に正極性の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正極性の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎには電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｓの維持パルスを印加する。維持放電を発生した放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が発生し、維持電極ＳＵｉ上に負極性の壁電圧が蓄積され、走査電極ＳＣｉ上に正極性の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
　そして、維持期間における維持パルスの発生後（維持期間の最後）に、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～走査電極ＳＣｎには、ベース電位である電圧０（Ｖ）から第１の電位である電圧Ｖｅｒｓまで緩やかに（例えば、約１０Ｖ／μｓｅｃの勾配で）上昇する第１の傾斜波形電圧（以下、「消去ランプ電圧Ｌ３」と呼称する）を印加する。
　電圧Ｖｅｒｓを放電開始電圧を超える電圧値に設定することで、走査電極ＳＣ１～走査電極ＳＣｎへ印加する消去ランプ電圧Ｌ３が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間に、微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。
　これにより、データ電極Ｄｋ上の正極性の壁電圧を残したまま、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、例えば（電圧Ｖｅｒｓ－放電開始電圧）の程度まで弱められる。以下、この放電を「消去放電」と記す。消去放電は、放電セル内における不要な壁電荷の一部を消去する放電である。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｅｒｓに到達したら、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧を電圧０（Ｖ）まで下降する。
　走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後、第２の電位である電圧Ｖｓｃを印加する。このとき、電圧Ｖｓｃは、電圧Ｖｅｒｓ以下の電圧値に設定する。これにより、走査電極ＳＣ１～走査電極ＳＣｎに電圧Ｖｓｃを印加しても、放電セルに放電は発生しない。
　そして、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～走査電極ＳＣｎには、第２の電位である電圧Ｖｓｃから第３の電位である電圧Ｖｒ２まで、消去ランプ電圧Ｌ３と同じ勾配で（例えば、約１０Ｖ／μｓｅｃの勾配で）上昇する第２の傾斜波形電圧（以下、「消去ランプ電圧Ｌ５」と呼称する）を印加する。
　電圧Ｖｒ２は電圧Ｖｅｒｓよりも高い電圧値に設定する。したがって、走査電極ＳＣ１～走査電極ＳＣｎへ印加する消去ランプ電圧Ｌ５が電圧Ｖｅｒｓを超えて上昇する間に、消去ランプ電圧Ｌ３によって消去放電を発生した放電セルに、再度、微弱な消去放電が持続して発生する。
　本実施の形態では、維持放電を発生した放電セルに、消去ランプ電圧Ｌ３による消去放電と消去ランプ電圧Ｌ５による消去放電との２回の消去放電を発生する。したがって、消去ランプ電圧Ｌ３だけで消去放電を発生する構成と比較して、放電セル内の壁電荷をより安定に消去できる。これにより、高精細化によって微細化された放電セルを有するパネル１０においても、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｒ２に到達したら、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧を電圧０（Ｖ）まで下降する。こうして、サブフィールドＳＦ１の維持期間における維持動作が終了する。
　以上により、サブフィールドＳＦ１の駆動動作が終了する。
　次に、選択初期化サブフィールドについてサブフィールドＳＦ２を例に挙げて説明する。
　サブフィールドＳＦ２の初期化期間では、選択初期化波形を全ての走査電極２２に印加する。この選択初期化波形は、全セル初期化波形の前半部を省略した駆動電圧波形である。具体的には、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅ１を印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から放電開始電圧を超える負極性の電圧Ｖｉ４に向かって、下りランプ電圧Ｌ２と同じ勾配で下降する下りランプ電圧Ｌ４を印加する。
　これにより、直前のサブフィールド（図３では、サブフィールドＳＦ１）の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。また、データ電極Ｄｋ上には、直前の維持期間に発生した維持放電によって十分な正極性の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Ｄｋ上の壁電圧は書込み動作に適した壁電圧に調整される。
　一方、直前のサブフィールド（図３では、サブフィールドＳＦ１）の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。
　以上の波形が、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形である。そして、選択初期化波形を走査電極２２に印加する動作が選択初期化動作である。
　以上により、選択初期化サブフィールドの初期化期間における選択初期化動作が終了する。
　サブフィールドＳＦ２の書込み期間では、サブフィールドＳＦ１の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。
　サブフィールドＳＦ２の維持期間も、サブフィールドＳＦ１の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。
　サブフィールドＳＦ３以降の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドＳＦ２の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドＳＦ３以降の各サブフィールドの維持期間では、維持パルスの発生数を除き、サブフィールドＳＦ２と同様の駆動電圧波形を各電極に印加する。
　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１４５（Ｖ）、電圧Ｖｉ２＝３６０（Ｖ）、電圧Ｖｉ３＝１９０（Ｖ）、電圧Ｖｉ４＝－１６０（Ｖ）、電圧Ｖｅ１＝１２５（Ｖ）、電圧Ｖｅ２＝１３０（Ｖ）、電圧Ｖｅｒｓ＝１９０（Ｖ）、電圧Ｖｓｃ＝１４５（Ｖ）、電圧Ｖｓ＝１９０（Ｖ）、電圧Ｖａ＝－１８０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）、電圧Ｖｒ２＝２５５（Ｖ）である。また、電圧Ｖｃｃは負極性の電圧Ｖａ＝－１８０（Ｖ）に正極性の電圧Ｖｓｃ＝１４５（Ｖ）を重畳する（Ｖｃｃ＝Ｖａ＋Ｖｓｃ）ことで発生することができ、その場合、電圧Ｖｃｃ＝－３５（Ｖ）となる。
　ただし、上述した電圧値や勾配の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。
　図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０と駆動回路とを備えている。
　駆動回路は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路４１は、パネル１０の画素数および入力された画像信号ｓｉｇにもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示すサブフィールドデータ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換する。すなわち、画像信号処理回路４１は、１フィールド毎の画像信号をサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
　例えば、入力された画像信号がＲ信号、Ｇ信号、Ｂ信号を含むときには、そのＲ信号、Ｇ信号、Ｂ信号にもとづき、各放電セルにＲ、Ｇ、Ｂの各階調値を割り当てる。あるいは、入力された画像信号が輝度信号（Ｙ信号）および彩度信号（Ｃ信号、またはＲ－Ｙ信号およびＢ－Ｙ信号、またはｕ信号およびｖ信号等）を含むときには、その輝度信号および彩度信号にもとづきＲ信号、Ｇ信号、Ｂ信号を算出し、その後、各放電セルにＲ、Ｇ、Ｂの各階調値（１フィールドで表現される階調値）を割り当てる。そして、各放電セルに割り当てたＲ、Ｇ、Ｂの階調値を、サブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
　制御信号発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき、各回路ブロックの動作を制御する各種の制御信号を発生する。そして、発生した制御信号を、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４等）へ供給する。
　データ電極駆動回路４２は、サブフィールド毎のサブフィールドデータを、各データ電極Ｄ１～データ電極Ｄｍに対応する信号に変換する。そして、その信号、および制御信号発生回路４５から供給される制御信号にもとづき、各データ電極Ｄ１～データ電極Ｄｍを駆動する。書込み期間では書込みパルスを発生し、各データ電極Ｄ１～データ電極Ｄｍに印加する。
　走査電極駆動回路４３は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路（図４には示さず）を備える。そして、制御信号発生回路４５から供給される制御信号にもとづいて駆動電圧波形を作成し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに印加する。
　初期化波形発生回路は、初期化期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する初期化波形を制御信号にもとづいて発生する。
　維持パルス発生回路は、維持期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスを制御信号にもとづいて発生する。
　走査パルス発生回路は、複数の走査電極駆動ＩＣ（以下、「走査ＩＣ」と略記する）を備え、書込み期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する走査パルスを制御信号にもとづいて発生する。
　維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生する回路を備え（図４には示さず）、制御信号発生回路４５から供給される制御信号にもとづいて駆動電圧波形を作成し、維持電極ＳＵ１～維持電極ＳＵｎのそれぞれに印加する。維持期間では、制御信号にもとづいて維持パルスを発生し、維持電極ＳＵ１～維持電極ＳＵｎに印加する。
　次に、走査電極駆動回路４３の詳細とその動作について説明する。
　図５は、本発明の一実施の形態における走査電極駆動回路４３の一構成例を示す回路図である。
　走査電極駆動回路４３は、維持パルスを発生する維持パルス発生回路５０と、初期化波形を発生する初期化波形発生回路５１と、走査パルスを発生する走査パルス発生回路５２とを備える。そして、走査パルス発生回路５２の各出力端子は、パネル１０の走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに接続されている。
　なお、本実施の形態では、走査パルス発生回路５２に入力される電圧を「基準電位Ａ」と記す。また、以下の説明においてスイッチング素子を導通する動作を「オン」、遮断する動作を「オフ」と表記し、スイッチング素子をオンにする信号を「Ｈｉ」、オフにする信号を「Ｌｏ」と表記する。なお、図５では、各回路に入力される制御信号（制御信号発生回路４５から供給される制御信号）の信号経路の詳細は省略する。
　また、図５には、負極性の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）が動作しているときに、その回路と、維持パルス発生回路５０、電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）、および電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ４を用いた分離回路を示す。また、電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）が動作しているときに、その回路と、電圧Ｖｒよりも低い電圧の電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ６を用いた分離回路を示す。
　維持パルス発生回路５０は、一般に用いられている電力回収回路（図示せず）とクランプ回路（図示せず）とを備える。
　電力回収回路は、電力回収用のコンデンサや共振用のインダクタ等を有する。そして、パネル１０の電極間容量Ｃｐと共振用のインダクタとを共振させることで、電力回収用のコンデンサに蓄えられた電力を走査電極ＳＣ１～走査電極ＳＣｎに供給し、あるいは、電極間容量Ｃｐに蓄えられた電力を電力回収用のコンデンサに回収する。
　クランプ回路は、走査電極ＳＣ１～走査電極ＳＣｎを電圧Ｖｓにクランプし、あるいは、走査電極ＳＣ１～走査電極ＳＣｎを電圧０（Ｖ）にクランプする。
　そして、維持パルス発生回路５０は、制御信号発生回路４５から出力される制御信号にもとづき、内部に備えた各スイッチング素子を切り換えることで電力回収回路とクランプ回路とを切り換えながら動作し、維持パルスを発生する。
　走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに走査パルスを印加するためのスイッチング素子ＱＨ１～スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１～スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨｊ（ｊ＝１～ｎ）の一方の端子とスイッチング素子ＱＬｊの一方の端子とは互いに接続されており、その接続箇所が走査パルス発生回路５２の出力端子となって、走査電極ＳＣｊに接続されている。また、スイッチング素子ＱＨｊの他方の端子は入力端子ＩＮｂであり、スイッチング素子ＱＬｊの他方の端子は入力端子ＩＮａである。
　なお、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎは複数の出力毎にまとめられ、ＩＣ化されている。このＩＣが走査ＩＣである。
　また、走査パルス発生回路５２は、書込み期間において基準電位Ａを負極性の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、電圧Ｖｓｃを発生し基準電位Ａに電圧Ｖｓｃを重畳する電源ＶＳＣと、基準電位Ａに電圧Ｖｓｃを重畳して発生した電圧Ｖｃを入力端子ＩＮｂに印加するためのダイオードＤｉ３１およびコンデンサＣ３１とを備えている。そして、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎの入力端子ＩＮｂには電圧Ｖｃを入力し、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎの入力端子ＩＮａには基準電位Ａを入力する。
　このように構成された走査パルス発生回路５２では、書込み期間においては、スイッチング素子Ｑ５をオンにして基準電位Ａを負極性の電圧Ｖａに等しくし、入力端子ＩＮａには負極性の電圧Ｖａを印加し、入力端子ＩＮｂには電圧Ｖａ＋電圧Ｖｓｃとなった電圧Ｖｃｃを印加する。
　そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにすることで、スイッチング素子ＱＬｉを経由して走査電極ＳＣｉに負極性の電圧Ｖａの走査パルスを印加する。
　走査パルスを印加しない走査電極ＳＣｈ（ｈは、１～ｎのうちｉを除いたもの）に対しては、スイッチング素子ＱＬｈをオフ、スイッチング素子ＱＨｈをオンにすることで、スイッチング素子ＱＨｈを経由して走査電極ＳＣｈに電圧Ｖａ＋電圧Ｖｓｃ（＝電圧Ｖｃｃ）を印加する。
　なお、走査パルス発生回路５２は、初期化期間では初期化波形発生回路５１の電圧波形を出力し、維持期間では維持パルス発生回路５０の電圧波形を出力するように、制御信号発生回路４５によって制御される。
　初期化波形発生回路５１は、ミラー積分回路５３と、ミラー積分回路５４と、ミラー積分回路５５とを有する。図５には、ミラー積分回路５３の入力端子を入力端子ＩＮ１、ミラー積分回路５４の入力端子を入力端子ＩＮ２、ミラー積分回路５５の入力端子を入力端子ＩＮ３と示している。なお、ミラー積分回路５３およびミラー積分回路５５は上昇する傾斜波形電圧を発生する傾斜電圧発生回路であり、ミラー積分回路５４は下降する傾斜波形電圧を発生する傾斜電圧発生回路である。
　ミラー積分回路５３は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有し、全セル初期化動作時に、走査電極駆動回路４３の基準電位Ａを電圧Ｖｒまでランプ状に緩やかに（例えば、１．３Ｖ／μｓｅｃで）上昇する。なお、全セル初期化動作時には、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオンにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオフにする。したがって、基準電位Ａは電圧０（Ｖ）から電圧Ｖｒまでランプ上に上昇し、走査電極ＳＣ１～走査電極ＳＣｎには、基準電位Ａに電圧Ｖｓｃを重畳した電圧が印加される。こうして、全セル初期化動作時には、電圧Ｖｓｃ（本実施の形態では、電圧Ｖｉ１＝電圧Ｖｓｃ）から電圧Ｖｓｃ＋電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２＝電圧Ｖｓｃ＋電圧Ｖｒ）まで上昇する上りランプ電圧Ｌ１を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　ミラー積分回路５５は、スイッチング素子Ｑ３とコンデンサＣ３と抵抗Ｒ３とを有し、維持期間の最後に、基準電位Ａを上りランプ電圧Ｌ１よりも急峻な勾配（例えば、１０Ｖ／μｓｅｃ）で電圧０（Ｖ）から電圧Ｖｅｒｓまで上昇して消去ランプ電圧Ｌ３を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。また、ミラー積分回路５５は、消去ランプ電圧Ｌ５を発生する。本実施の形態では、消去ランプ電圧Ｌ５を発生する期間、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオンにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオフにする。したがって、その期間、走査電極ＳＣ１～走査電極ＳＣｎには、ミラー積分回路５５によってランプ状に上昇する傾斜波形電圧に電圧Ｖｓｃを重畳した電圧が印加される。こうして、走査電極駆動回路４３は消去ランプ電圧Ｌ５を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　ミラー積分回路５４は、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有し、初期化動作時に、基準電位Ａを電圧０（Ｖ）から電圧Ｖｉ４までランプ状に緩やかに（例えば、－２．５Ｖ／μｓｅｃの勾配で）下降して下りランプ電圧Ｌ２、下りランプ電圧Ｌ４を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　次に、維持期間の最後の期間において消去ランプ電圧Ｌ３および消去ランプ電圧Ｌ５を発生し、選択初期化期間において下りランプ電圧Ｌ４を発生する動作を、図６を用いて説明する。
　図６は、本発明の一実施の形態における維持期間の最後の期間および選択初期化期間の走査電極駆動回路４３の動作の一例を説明するためのタイミングチャートである。
　図６では、維持期間の最後の期間を期間Ｔ１～期間Ｔ６で示す６つの期間に分割し、選択初期化期間を期間Ｔ７として示し、それぞれの期間について説明する。また、以下、電圧Ｖｅｒｓは電圧Ｖｓに等しく、電圧Ｖｓｃは電圧Ｖｅｒｓよりも低く、電圧Ｖｒ２は電圧Ｖｅｒｓよりも高く、電圧Ｖｉ４は負極性の電圧Ｖａに等しいものとして説明する。また、図面にはスイッチング素子をオンする信号を「Ｈｉ」、オフする信号を「Ｌｏ」と表記する。
　なお、図６には、電圧Ｖｓｃを電圧Ｖｅｒｓよりも低い電圧値に設定し、電圧Ｖｒ２を電圧Ｖｅｒｓよりも高い電圧値に設定した例を示しているが、本実施の形態においては、電圧Ｖｓｃ≦電圧Ｖｅｒｓ＜電圧Ｖｒ２となるように各電圧値を設定する。すなわち、第２の電位は第１の電位以下の電位に設定し、第３の電位は第１の電位よりも高い電位に設定する。
　以下、維持期間の最後の期間における消去ランプ電圧Ｌ３、消去ランプ電圧Ｌ５、次に、選択初期化期間における下りランプ電圧Ｌ４の順で説明する。なお、期間Ｔ１に入る前に維持パルスの発生は終了している。
　まず、期間Ｔ１に入る前に、維持パルス発生回路５０のクランプ回路により、基準電位Ａを電圧０（Ｖ）にする。そして、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオフにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオンにして、走査電極ＳＣ１～走査電極ＳＣｎに基準電位Ａ、すなわち電圧０（Ｖ）を印加する。
　（期間Ｔ１）
　期間Ｔ１では、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオフにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオンにした状態を維持する。
　そして、図示はしていないが、スイッチング素子Ｑ６をオンにし、ミラー積分回路５５を基準電位Ａに電気的に接続する。また、維持パルス発生回路５０の各スイッチング素子をオフにし、維持パルス発生回路５０をミラー積分回路５５と電気的に分離した状態にする。
　次に、ミラー積分回路５５の入力端子ＩＮ３を「Ｈｉ」にする。具体的には、入力端子ＩＮ３に所定の定電流を入力する。これにより、コンデンサＣ３に向かって一定の電流が流れ、スイッチング素子Ｑ３のソース電圧がランプ状に上昇し始める。これにより、基準電位Ａは電圧０（Ｖ）からランプ状に上昇し、走査電極駆動回路４３の出力電圧はランプ状に上昇する。この電圧上昇は、入力端子ＩＮ３を「Ｈｉ」にしている期間、もしくは、基準電位Ａが電圧Ｖｅｒｓに到達するまで継続する。
　このとき、傾斜波形電圧の勾配が所望の値（例えば、１０Ｖ／μｓｅｃ）になるように、入力端子ＩＮ３に入力する定電流を発生する。こうして、電圧０（Ｖ）から電圧Ｖｅｒｓに向かって上昇する消去ランプ電圧Ｌ３を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　電圧Ｖｅｒｓを放電開始電圧を超える電圧値に設定することで、走査電極ＳＣ１～走査電極ＳＣｎへ印加する消去ランプ電圧Ｌ３が上昇する間に、維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差は放電開始電圧を超える。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間に微弱な消去放電が発生する。この消去放電は、消去ランプ電圧Ｌ３が上昇する期間、継続して発生する。
　なお、本実施の形態において、消去ランプ電圧Ｌ３によって発生する放電は、１回目の消去放電である。
　なお、図６には示していないが、このときデータ電極Ｄ１～データ電極Ｄｍは０（Ｖ）に保持されているので、消去放電を発生した放電セルに対応するデータ電極Ｄｋ上には正の壁電圧が形成される。
　なお、放電開始電圧が比較的低い放電セルでは、期間Ｔ１の比較的早い時期に放電が開始し、放電開始電圧が比較的高い放電セルでは、期間Ｔ１の比較的遅い時期に放電が開始する。したがって、期間Ｔ１、電圧Ｖｅｒｓ、消去ランプ電圧Ｌ３の勾配等は、そのような放電開始電圧のばらつきを考慮し、放電開始電圧が比較的高い放電セルにおいても消去放電が発生する数値に設定する。
　なお、電圧Ｖｅｒｓは電圧Ｖｓ以上の電圧であってもよく、あるいは電圧Ｖｓ以下の電圧であってもよい。
　（期間Ｔ２）
　消去ランプ電圧Ｌ３が電圧Ｖｅｒｓに到達した後は、入力端子ＩＮ３を「Ｌｏ」にする。具体的には、入力端子ＩＮ３への定電流入力を停止する。こうして、ミラー積分回路５５の動作を停止する。
　期間Ｔ２では、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎは、期間Ｔ１と同じ状態を維持する。そして、図示はしていないが、維持パルス発生回路５０のクランプ回路により、基準電位Ａを電圧０（Ｖ）にする。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧はベース電位である電圧０（Ｖ）まで低下する。
　こうして、期間Ｔ１で消去ランプ電圧Ｌ３により発生した消去放電は、一旦停止する。
　（期間Ｔ３）
　期間Ｔ３では、維持パルス発生回路５０のクランプ回路によって基準電位Ａを電圧０（Ｖ）に維持したまま、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオンにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオフにする。これにより、基準電位Ａに電圧Ｖｓｃを重畳した電圧を、走査電極ＳＣ１～走査電極ＳＣｎに印加する。このとき基準電位Ａは電圧０（Ｖ）であるので、走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖｓｃが印加される。
　本実施の形態において、電圧Ｖｓｃは電圧Ｖｅｒｓ以下の電圧値に設定している。したがって、消去ランプ電圧Ｌ３により消去放電を発生した放電セルにおいても、期間Ｔ３で放電が発生することはない。
　（期間Ｔ４）
　期間Ｔ４では、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオンにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオフにした状態を維持する。
　そして、図示はしていないが、スイッチング素子Ｑ６をオンにし、ミラー積分回路５５を基準電位Ａに電気的に接続する。また、維持パルス発生回路５０の各スイッチング素子をオフにし、維持パルス発生回路５０をミラー積分回路５５と電気的に分離した状態にする。
　次に、ミラー積分回路５５の入力端子ＩＮ３を「Ｈｉ」にする。具体的には、入力端子ＩＮ３に所定の定電流を入力する。これにより、コンデンサＣ３に向かって一定の電流が流れ、スイッチング素子Ｑ３のソース電圧がランプ状に上昇し、基準電位Ａは電圧０（Ｖ）からランプ状に上昇し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、１０Ｖ／μｓｅｃ）になるように、入力端子ＩＮ３に入力する定電流を発生する。この電圧上昇は、期間Ｔ１における説明と同様に、入力端子ＩＮ３を「Ｈｉ」にしている期間、もしくは、基準電位Ａが電圧Ｖｅｒｓに到達するまで継続する。
　期間Ｔ４では、走査電極駆動回路４３の出力電圧は、基準電位Ａに電圧Ｖｓｃを重畳した電圧である。したがって、走査電極駆動回路４３からは、電圧Ｖｓｃから、例えば消去ランプ電圧Ｌ３と同じ勾配で上昇する傾斜波形電圧が出力される。
　こうして、走査電極駆動回路４３は、期間Ｔ４において、電圧Ｖｓｃから電圧Ｖｒ２に向かって上昇する消去ランプ電圧Ｌ５を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　電圧Ｖｒ２を電圧Ｖｅｒｓよりも高い電圧値に設定することで、走査電極ＳＣ１～走査電極ＳＣｎへ印加する消去ランプ電圧Ｌ５が電圧Ｖｅｒｓを超えて上昇する間に、消去ランプ電圧Ｌ３によって消去放電を発生した放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差が放電開始電圧を超える。これにより、消去ランプ電圧Ｌ３によって消去放電を発生した放電セルに、再度、微弱な消去放電が発生する。
　すなわち、本実施の形態において、消去ランプ電圧Ｌ５によって発生する放電は、２回目の消去放電である。
　ここで、本願発明者は、消去ランプ電圧Ｌ３によって発生した消去放電（１回目の消去放電）の放電発生量（放電の持続時間）が相対的に多い放電セルでは、２回目の消去放電を発生する際の放電開始電圧が相対的に高くなり、１回目の消去放電の放電発生量が相対的に少ない放電セルでは、２回目の消去放電を発生する際の放電開始電圧が相対的に低くなることを、実験により確認した。
　すなわち、２回目の消去放電の放電発生量は、１回目の消去放電の放電発生量によって変化し、１回目の消去放電の放電発生量が相対的に多い放電セルでは、１回目の消去放電の放電発生量が相対的に少ない放電セルよりも、２回目の消去放電を開始するタイミングが遅くなる。
　これは、１回目の消去放電の放電発生量が相対的に多い放電セルでは、１回目の消去放電の放電発生量が相対的に少ない放電セルよりも消去放電によって消去される壁電荷が多くなるため、その結果、２回目の消去放電を発生する際の放電開始電圧が相対的に高くなることが理由と考えられる。
　これにより、１回目の消去放電を発生する際の放電開始電圧が相対的に高い放電セルでは、１回目の消去放電の放電発生量が相対的に少なくなり、その結果、２回目の消去放電の放電発生量が相対的に多くなる。逆に、１回目の消去放電を発生する際の放電開始電圧が相対的に低い放電セルでは、１回目の消去放電の放電発生量が相対的に多くなり、その結果、２回目の消去放電の放電発生量が相対的に少なくなる。
　すなわち、１回目の消去放電の放電発生量と２回目の消去放電の放電発生量とを合わせた放電発生量は、１回目の消去放電を発生する際の放電開始電圧が相対的に高い放電セルと、１回目の消去放電を発生する際の放電開始電圧が相対的に低い放電セルとで、実質的に同等となる。
　したがって、本実施の形態では、各放電セルで、１回目の消去放電を発生する際の放電開始電圧に差があり、１回目の消去放電の放電発生量にばらつきが生じたとしても、２回目の消去放電を発生することで、１回目の消去放電に２回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。
　放電セルにおける放電開始電圧は、それまでに表示された画像の図柄や、周辺の放電セルにおける放電の有無等により変動する。そして、高精細化により微細化された放電セルを有するパネル１０では、各放電セルにおける放電開始電圧が、これらの影響をより受けやすい。
　しかし、本実施の形態によれば、そのようなパネル１０であっても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作を適正に行って壁電荷の調整を適正に行うことができるので、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
　（期間Ｔ５）
　消去ランプ電圧Ｌ５が電圧Ｖｒ２に到達した後は、入力端子ＩＮ３を「Ｌｏ」にする。具体的には、入力端子ＩＮ３への定電流入力を停止する。こうして、ミラー積分回路５５の動作を停止する。
　なお、例えば電圧Ｖｒ２を２５５（Ｖ）にするときには、電圧Ｖｓｃが１４５（Ｖ）であれば、基準電位Ａが電圧１１０（Ｖ）に到達した時点で入力端子ＩＮ３を「Ｌｏ」にする。これにより、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧は、電圧Ｖｓｃの１４５（Ｖ）に基準電位Ａの電圧１１０（Ｖ）が重畳された２５５（Ｖ）となった時点でそれまでの電圧上昇が停止し、消去ランプ電圧Ｌ５の電圧Ｖｒ２は２５５（Ｖ）となる。
　期間Ｔ５では、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎは、期間Ｔ４と同じ状態を維持する。そして、図示はしていないが、維持パルス発生回路５０のクランプ回路により、基準電位Ａを電圧０（Ｖ）にする。走査電極ＳＣ１～走査電極ＳＣｎに印加される電圧は、基準電位Ａに電圧Ｖｓｃを重畳した電圧であるので、これにより、走査電極ＳＣ１～走査電極ＳＣｎに印加される電圧は電圧Ｖｓｃまで低下する。
　（期間Ｔ６）
　期間Ｔ６では、図示はしていないが、維持パルス発生回路５０のクランプ回路により、基準電位Ａは電圧０（Ｖ）に維持する。そして、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオフにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧はベース電位である電圧０（Ｖ）まで低下する。
　（期間Ｔ７）
　選択初期化期間である期間Ｔ７では、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎは、期間Ｔ６と同じ状態を維持する。また、図示はしていないが、スイッチング素子Ｑ４をオフにして、ミラー積分回路５３、ミラー積分回路５５および維持パルス発生回路５０を基準電位Ａから電気的に分離する。
　次に、下りランプ電圧Ｌ４を発生するミラー積分回路５４の入力端子ＩＮ２を「Ｈｉ」にする。具体的には、入力端子ＩＮ２に所定の定電流を入力する。これにより、コンデンサＣ２に向かって一定の電流が流れ、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降し始め、走査電極駆動回路４３の出力電圧も、負極性の電圧Ｖｉ４に向かってランプ状に下降し始める。この電圧下降は、入力端子ＩＮ２を「Ｈｉ」にしている期間、もしくは、基準電位Ａが電圧Ｖａに到達するまで継続する。
　このとき、傾斜波形電圧の勾配が所望の値（例えば、－２．５Ｖ／μｓｅｃ）になるように、入力端子ＩＮ２に入力する定電流を発生する。こうして、ベース電位である電圧０（Ｖ）から負極性の電圧Ｖｉ４に向かって下降する下りランプ電圧Ｌ４を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　下りランプ電圧Ｌ４が負極性の電圧Ｖｉ４に到達したら、入力端子ＩＮ２を「Ｌｏ」にする。具体的には、入力端子ＩＮ２への定電流入力を停止する。こうして、ミラー積分回路５４の動作を停止する。また、図示はしていないが、スイッチング素子Ｑ４をオンにするとともに、維持パルス発生回路のクランプ回路によって基準電位Ａを０（Ｖ）に接続する。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧はベース電位である電圧０（Ｖ）まで上昇する。
　なお、サブフィールドＳＦ１において下りランプ電圧Ｌ２を発生するときの走査電極駆動回路４３の動作については説明を省略するが、下りランプ電圧Ｌ２を発生する動作は、図６に示す下りランプ電圧Ｌ４を発生する動作とほぼ同様である。
　また、サブフィールドＳＦ１において上りランプ電圧Ｌ１を発生するときの走査電極駆動回路４３の動作についても詳細な説明を省略するが、上りランプ電圧Ｌ１を発生する際には、スイッチング素子Ｑ６をオフにして、ミラー積分回路５５を基準電位Ａから電気的に分離する。そして、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎをオンにし、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎをオフにして、基準電位Ａに電圧Ｖｓｃを重畳した電圧を、走査電極ＳＣ１～走査電極ＳＣｎに印加する。その後、ミラー積分回路５３を動作させて、上りランプ電圧Ｌ１を発生する。ミラー積分回路５３を動作するときの手順は、ミラー積分回路５５を動作するときの手順とほぼ同様である。
　なお、本実施の形態においては、上述したように、電圧Ｖｓｃ≦電圧Ｖｅｒｓ＜電圧Ｖｒ２となるように各電圧値を設定する。これは、電圧Ｖｒ２が電圧Ｖｓｃよりも低ければ２回目の消去放電が発生せず、電圧Ｖｅｒｓが電圧Ｖｓｃよりも低ければ、期間Ｔ３で電圧Ｖｓｃを走査電極ＳＣ１～走査電極ＳＣｎに印加するタイミングで放電セルに強放電が発生し、放電セル内の壁電荷が過剰に消去されて、それ以降の放電が正常に発生しなくなる可能性が生じるためである。
　なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な書込みパルスの振幅を低減できる効果が得られる。
　図７は、本発明の一実施の形態における電圧Ｖｒ２と書込みパルス（振幅）との関係を示す特性図である。図７において、横軸は、電圧Ｖｒ２を表し、縦軸は、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを表す。
　なお、図７に示す特性を得るための実験は、電圧Ｖｅｒｓを電圧１９０（Ｖ）に設定して行った。したがって、図７に示す電圧Ｖｒ２を電圧１９０（Ｖ）にしたときの書込みパルス（振幅）の大きさは、消去ランプ電圧Ｌ５を発生せずに測定した結果を表している。
　図７に示すように、電圧Ｖｒ２を大きくしていくと、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減することができる。例えば、図７に示した実験結果では、電圧Ｖｒ２を電圧１９０（Ｖ）にしたときの書込みパルス（振幅）の大きさは約６５（Ｖ）であるが、電圧Ｖｒ２を電圧２２０（Ｖ）に設定したときの書込みパルス（振幅）の大きさは約５６（Ｖ）である。したがって、実験に用いたプラズマディスプレイ装置では、電圧Ｖｒ２を電圧２２０（Ｖ）に設定することで、電圧Ｖｒ２を電圧１９０（Ｖ）にするときよりも、書込みパルス（振幅）を約９（Ｖ）低減できることがわかる。
　これは、１回目の消去放電に加え２回目の消去放電を発生することで、放電セル間に、１回目の消去放電を発生する際の放電開始電圧に差があり、１回目の消去放電の放電発生量にばらつきが生じたとしても、各放電セルで、１回目の消去放電に２回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となるためと考えられる。
　したがって、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減することだけを目的とするならば、電圧Ｖｒ２をより大きい電圧値に設定すればよい。しかしながら、電圧Ｖｒ２を大きくすると、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じるおそれがある。
　図８は、本発明の一実施の形態における電圧Ｖｒ２と黒輝度との関係を示す特性図である。図８において、横軸は、電圧Ｖｒ２を表し、縦軸は、黒輝度の明るさを表す。
　なお、図８に示す特性を得るための実験は、電圧Ｖｅｒｓを電圧１９０（Ｖ）に設定して行った。したがって、図８に示す電圧Ｖｒ２を電圧１９０（Ｖ）にしたときの黒輝度は、消去ランプ電圧Ｌ５を発生せずに測定した結果を表している。
　図８に示す実験結果では、電圧Ｖｒ２が電圧２１０（Ｖ）以下のときは黒輝度に変化はないが、電圧Ｖｒ２が電圧２２０（Ｖ）になると黒輝度が上昇している。これは、実験に用いたプラズマディスプレイ装置では、電圧Ｖｒ２を電圧２２０（Ｖ）に設定すると、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じていることを表す。
　そして、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じると、低階調を表示する放電セルの輝度が上昇してパネル１０に表示する画像のコントラストが損なわれる。
　したがって、実験に用いたプラズマディスプレイ装置に関しては、消去放電が誤って発生すること（誤発生）を防止するためには、電圧Ｖｒ２を電圧２１０（Ｖ）以下に設定することが望ましい。
　すなわち、実験に用いたプラズマディスプレイ装置に関しては、電圧Ｖｒ２を電圧２１０（Ｖ）に設定することで、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減しつつ、消去放電の誤発生を防止して良好なコントラストの画像をパネルに表示することができる。
　以上のように、電圧Ｖｒ２は、図７を用いて説明したように、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減することと、図８を用いて説明したように、消去放電の誤発生を防止することとの双方を考慮して設定することが望ましい。これにより、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減しつつ、消去放電の誤発生を防止して良好なコントラストの画像をパネルに表示することが可能となる。
　以上説明したように、本実施の形態では、維持パルスの発生が終了した後の維持期間の最後の期間において、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加し、第１の傾斜波形電圧が第１の電位に到達した後は、一旦、走査電極ＳＣ１～走査電極ＳＣｎの電位をベース電位とし、続いて、走査電極ＳＣ１～走査電極ＳＣｎの電位を第２の電位とし、続いて、第２の電位から第３の電位まで上昇する第２の傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　すなわち、上述した説明では、維持パルスの発生が終了した後の維持期間の最後の期間において、電圧０（Ｖ）から電圧Ｖｅｒｓまで上昇する消去ランプ電圧Ｌ３を走査電極ＳＣ１～走査電極ＳＣｎに印加し、続いて、走査電極ＳＣ１～走査電極ＳＣｎの電位をベース電位とし、続いて、電圧Ｖｓｃを走査電極ＳＣ１～走査電極ＳＣｎに印加し、続いて、電圧Ｖｓｃから電圧Ｖｒ２まで上昇する消去ランプ電圧Ｌ５を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　そして、本実施の形態では、第２の電位は第１の電位以下の電位に設定し、第３の電位は第１の電位よりも高い電位に設定する。
　すなわち、上述した説明では、電圧Ｖｓｃ≦電圧Ｖｅｒｓ＜電圧Ｖｒ２とする。
　これにより、各放電セルで、１回目の消去放電を発生する際の放電開始電圧に差があり、１回目の消去放電の放電発生量にばらつきが生じたとしても、２回目の消去放電を発生することで、１回目の消去放電に２回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネル１０においても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作を適正に行って壁電荷の調整を適正に行うことができるので、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
　さらに、電圧Ｖｒ２を適切な電圧値に設定することで、安定した書込み放電を発生するために必要な書込みパルス（振幅）の大きさを低減しつつ、良好なコントラストの画像をパネル１０に表示して、プラズマディスプレイ装置における画像表示品質を向上することが可能となる。
　なお、本実施の形態では、ベース電位を０（Ｖ）とする構成を説明したが、本発明においてベース電位は０（Ｖ）に限定されるものではない。本発明において、ベース電位は、駆動電圧をパネル１０に印加するときの基準となる電位のことである。
　なお、本実施の形態では、第１の傾斜波形電圧が第１の電位に到達した後、走査電極ＳＣ１～走査電極ＳＣｎの電位を一旦ベース電位まで下げる構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、第１の傾斜波形電圧が第１の電位に到達した後、走査電極ＳＣ１～走査電極ＳＣｎの電位を第１の電位から第２の電位まで低下し、その後、第２の傾斜波形電圧を印加する構成であってもよい。
　なお、本発明における全セル初期化波形は、何ら実施の形態に示した波形に限定されるものではない。全セル初期化波形は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する波形であればどのような波形であってもかまわない。
　また、本実施の形態では、選択初期化期間に発生する選択初期化波形（下りランプ電圧Ｌ４）を全て同じ勾配で発生する構成を説明したが、本発明は、選択初期化波形を何らこの波形形状に限定するものではない。選択初期化波形は、直前の維持期間に維持放電を発生した放電セルだけに初期化放電を発生する波形であればどのような波形形状であってもかまわない。例えば、選択初期化波形を複数の期間に分け、各期間で勾配を変えて選択初期化波形を発生してもよい。
　例えば、走査電極２２への印加電圧を、放電が発生するまで（例えば、電圧０（Ｖ）から－１００（Ｖ））まで）は比較的急峻な勾配（例えば、－８Ｖ／μｓｅｃ）で下降し、それ以降（例えば、－１００（Ｖ）から－１３５（Ｖ）まで）はやや緩やかに（例えば、－２．５Ｖ／μｓｅｃの勾配で）下降し、最後に（例えば、－１３５（Ｖ）から－１６０（Ｖ）まで）は比較的緩やかな勾配（例えば、－１．０Ｖ／μｓｅｃ）で下降して選択初期化波形を発生してもよい。このような構成であっても、上述と同様の効果を得ることができる。また、この構成では、選択初期化波形の発生に要する期間を下りランプ電圧Ｌ４を発生するときと比較して短縮できるという効果も得ることができる。
　なお、本実施の形態では、１フィールドの先頭サブフィールド（サブフィールドＳＦ１）を全セル初期化サブフィールドとし、それ以降のサブフィールド（例えば、サブフィールドＳＦ２～サブフィールドＳＦ８）を選択初期化サブフィールドとする構成を説明したが、本発明は何らこの構成に限定されるものではない。全セル初期化サブフィールドはサブフィールドＳＦ２、あるいはそれ以降のサブフィールドであってもよい。
　なお、図６に示したタイミングチャートは本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらのタイミングチャートに限定されるものではない。
　なお、本実施の形態においては、１つのフィールドを８つのサブフィールドで構成する例を説明した。しかし、本発明は１フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数を８よりも多くすることで、パネル１０に表示できる階調の数をさらに増加することができる。
　また、本実施の形態においては、サブフィールドの輝度重みを「２」のべき乗とし、サブフィールドＳＦ１からサブフィールドＳＦ８の各サブフィールドの輝度重みを（１、２、４、８、１６、３２、６４、１２８）に設定する例を説明した。しかし、各サブフィールドに設定する輝度重みは、何ら上記の数値に限定されるものではない。例えば、（１、２、３、７、１２、３１、５０、９８）等として階調を決めるサブフィールドの組み合わせに冗長性を持たせることにより、動画擬似輪郭の発生を抑制したコーディングが可能となる。１フィールドを構成するサブフィールドの数や、各サブフィールドの輝度重み等は、パネル１０の特性やプラズマディスプレイ装置１の仕様等に応じて適宜設定すればよい。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
　なお、本実施の形態では、１画素をＲ、Ｇ、Ｂの３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
　なお、上述した駆動回路は一例を示したものであり、駆動回路の構成は上述した構成に限定されるものではない。
　なお、本発明における実施の形態は、走査電極ＳＣ１～走査電極ＳＣｎを第１の走査電極グループと第２の走査電極グループとに分割し、書込み期間を、第１の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第１の書込み期間と、第２の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第２の書込み期間とで構成する、いわゆる２相駆動によるパネルの駆動方法にも適用させることができる。
　なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
　なお、本実施の形態において示した具体的な各数値、例えば、上りランプ電圧Ｌ１、下りランプ電圧Ｌ２、消去ランプ電圧Ｌ３、下りランプ電圧Ｌ４、消去ランプ電圧Ｌ５の各傾斜波形電圧の勾配等は、画面サイズが５０インチ、表示電極対２４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　本発明は、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、画像表示品質を向上することができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
　１　　プラズマディスプレイ装置
　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　２５，３３　　誘電体層
　２６　　保護層
　３１　　背面基板
　３２　　データ電極
　３４　　隔壁
　３５　　蛍光体層
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　制御信号発生回路
　５０　　維持パルス発生回路
　５１　　初期化波形発生回路
　５２　　走査パルス発生回路
　５３，５４，５５　　ミラー積分回路
　Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，ＱＨ１～ＱＨｎ，ＱＬ１～ＱＬｎ　　スイッチング素子
　Ｃ１，Ｃ２，Ｃ３，Ｃ３１　　コンデンサ
　Ｄｉ３１　　ダイオード
　Ｒ１，Ｒ２，Ｒ３　　抵抗
　Ｌ１　　上りランプ電圧
　Ｌ２，Ｌ４　　下りランプ電圧
　Ｌ３，Ｌ５　　消去ランプ電圧

Claims (4)

  1. 複数の走査電極を有するプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して前記走査電極に印加する走査電極駆動回路とを備え、
    前記走査電極駆動回路は、
    前記維持期間の最後に、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を前記走査電極に印加し、
    続いて前記走査電極の電位を前記第１の電位以下の第２の電位とし、
    続いて前記第２の電位から前記第１の電位よりも高い第３の電位まで上昇する第２の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とするプラズマディスプレイ装置。
  2. 前記走査電極駆動回路は、
    前記第１の傾斜波形電圧が前記第１の電位に到達した後、
    前記走査電極の電位を一旦前記ベース電位とし、その後、前記走査電極の電位を前記ベース電位から前記第２の電位とし、
    続いて前記第２の電位から前記第３の電位まで上昇する前記第２の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
  3. 複数の走査電極を有するプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法により駆動するプラズマディスプレイパネルの駆動方法であって、
    前記維持期間の最後に、ベース電位から第１の電位まで上昇する第１の傾斜波形電圧を前記走査電極に印加し、
    続いて前記走査電極の電位を前記第１の電位以下の第２の電位とし、
    続いて前記第２の電位から前記第１の電位よりも高い第３の電位まで上昇する第２の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 前記第１の傾斜波形電圧が前記第１の電位に到達した後、
    前記走査電極の電位を一旦前記ベース電位とし、その後、前記走査電極の電位を前記ベース電位から前記第２の電位とし、
    続いて前記第２の電位から前記第３の電位まで上昇する前記第２の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
PCT/JP2011/004311 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 WO2012017633A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012527586A JPWO2012017633A1 (ja) 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN2011800373158A CN103038810A (zh) 2010-08-02 2011-07-29 等离子显示装置以及等离子显示面板的驱动方法
US13/702,277 US20130222358A1 (en) 2010-08-02 2011-07-29 Plasma display apparatus and plasma display panel driving method
KR1020137001535A KR20130030813A (ko) 2010-08-02 2011-07-29 플라스마 디스플레이 장치 및 플라스마 디스플레이 패널의 구동 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-173353 2010-08-02
JP2010173353 2010-08-02

Publications (1)

Publication Number Publication Date
WO2012017633A1 true WO2012017633A1 (ja) 2012-02-09

Family

ID=45559155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/004311 WO2012017633A1 (ja) 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US20130222358A1 (ja)
JP (1) JPWO2012017633A1 (ja)
KR (1) KR20130030813A (ja)
CN (1) CN103038810A (ja)
WO (1) WO2012017633A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) * 2000-06-06 2001-12-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006171732A (ja) * 2004-12-18 2006-06-29 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2006350330A (ja) * 2005-06-13 2006-12-28 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2010107547A (ja) * 2008-10-28 2010-05-13 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590047B1 (ko) * 2004-10-19 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100811603B1 (ko) * 2005-10-18 2008-03-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
WO2007099903A1 (ja) * 2006-02-28 2007-09-07 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100941233B1 (ko) * 2006-11-15 2010-02-10 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) * 2000-06-06 2001-12-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006171732A (ja) * 2004-12-18 2006-06-29 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2006350330A (ja) * 2005-06-13 2006-12-28 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2010107547A (ja) * 2008-10-28 2010-05-13 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20130030813A (ko) 2013-03-27
US20130222358A1 (en) 2013-08-29
JPWO2012017633A1 (ja) 2013-10-03
CN103038810A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5169960B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100938313B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP5146458B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5252095B2 (ja) プラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011059551A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010019960A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180037315.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11814270

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012527586

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13702277

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137001535

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11814270

Country of ref document: EP

Kind code of ref document: A1