JPWO2012017633A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JPWO2012017633A1
JPWO2012017633A1 JP2012527586A JP2012527586A JPWO2012017633A1 JP WO2012017633 A1 JPWO2012017633 A1 JP WO2012017633A1 JP 2012527586 A JP2012527586 A JP 2012527586A JP 2012527586 A JP2012527586 A JP 2012527586A JP WO2012017633 A1 JPWO2012017633 A1 JP WO2012017633A1
Authority
JP
Japan
Prior art keywords
voltage
discharge
scan electrode
potential
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012527586A
Other languages
English (en)
Inventor
貴彦 折口
貴彦 折口
秀彦 庄司
秀彦 庄司
裕也 塩崎
裕也 塩崎
鮎彦 齋藤
鮎彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2012017633A1 publication Critical patent/JPWO2012017633A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

高精細化されたプラズマディスプレイパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、プラズマディスプレイ装置における画像表示品質を高める。そのために、プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して走査電極に印加する走査電極駆動回路とを備える。走査電極駆動回路は、維持期間の最後に、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第1の電位以下の第2の電位とし、続いて第2の電位から第1の電位よりも高い第3の電位まで上昇する第2の傾斜波形電圧を走査電極に印加する。

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
表示デバイスとして代表的なプラズマディスプレイパネル(以下、「パネル」と略記する)は、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、1対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光してカラーの画像表示を行う。
パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光と非発光とを制御する。そして、1フィールドに発生する発光の回数を制御することにより階調表示を行う。
各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子(放電を発生させるための励起粒子)を発生する。
書込み期間では、走査電極には走査パルスを順次印加し、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する(以下、この動作を「書込み」とも記す)。
維持期間では、走査電極と維持電極とからなる表示電極対に、サブフィールド毎に定められた数の維持パルスを交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる(以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す)。これにより、各放電セルを、サブフィールド毎に定められた輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
パネルに表示される画像の品質を高める上で重要な要因の1つにコントラストの向上がある。そして、サブフィールド法によるパネルの駆動方法の1つとして、階調表示に関係しない発光を極力減らし、パネルに表示される画像のコントラストを向上する駆動方法が開示されている。
この駆動方法では、1フィールドを構成する複数のサブフィールドのうち、1つのサブフィールドの初期化期間では、パネルの画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作を行う。また、他のサブフィールドの初期化期間では、直前のサブフィールドの維持期間で維持放電を発生した放電セルにおいて選択的に初期化放電を発生する初期化動作を行う。
以下、直前のサブフィールドの動作にかかわらず、画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作のことを「全セル初期化動作」と呼称する。また、直前のサブフィールドの維持期間で維持放電を発生した放電セルにおいて選択的に初期化放電を発生する初期化動作のことを「選択初期化動作」と呼称する。
維持放電を発生しない黒表示領域の輝度(以下、「黒輝度」と略記する)は、階調値の大きさに関係なく生じる発光によって変化する。この発光には、例えば、初期化放電によって生じる発光がある。上述の駆動方法では、黒表示領域における発光は、全ての放電セルで初期化放電を発生する初期化動作を行うときの微弱発光だけとなる。これにより、パネルに表示される画像の黒輝度を低減し、コントラストの高い画像をパネルに表示することが可能となる(例えば、特許文献1参照)。
また、電圧が徐々に増加する緩やかな傾斜部分を持つ立ち上がり部と、電圧が徐々に減少する緩やかな傾斜部分を持つ立ち下がり部とを有する初期化波形を走査電極に印加し、直前のサブフィールドの維持期間で維持放電を発生した放電セルに初期化放電を発生する初期化期間を設け、かつ、1フィールドの任意の初期化期間の直前に、全ての放電セルを対象として維持電極と走査電極の間に微弱放電を発生する期間を設ける駆動方法が開示されている(例えば、特許文献2参照)。この駆動方法では、パネルに表示される画像の黒輝度を低減し、黒の視認性を向上することができる。
近年、パネルの高精細化にともない、放電セルのさらなる微細化が進んでいる。この微細化された放電セルでは、初期化放電によって放電セル内に形成された壁電荷が、隣接する放電セルに発生する書込み放電や維持放電の影響を受けて変化しやすいことが確認されている。
すなわち、維持放電を発生しない放電セルと維持放電を発生する放電セルとが互いに隣接すると、維持放電を発生しない放電セルの壁電荷は、隣接する放電セルに発生する維持放電の影響を受けて変化しやすい。そして、維持期間に発生する維持パルスの数が多いサブフィールドでは、その影響が大きくなることも確認されている。
放電セルに不要な壁電荷が過剰に蓄積すると、例えば書込み放電を発生するべきでない放電セルに誤った書込み放電が発生するおそれがある。以下、このような誤って発生する放電のことを「誤放電」とも記す。そして、誤放電は、プラズマディスプレイ装置における画像表示品質の劣化の原因となる。
プラズマディスプレイ装置においては、パネルの大画面化、高精細化にともない、画像表示品質のさらなる向上が望まれている。
特開2000−242224号公報 特開2004−37883号公報
本発明のプラズマディスプレイ装置は、複数の走査電極を有するパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して走査電極に印加する走査電極駆動回路とを備える。走査電極駆動回路は、維持期間の最後に、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第1の電位以下の第2の電位とし、続いて第2の電位から第1の電位よりも高い第3の電位まで上昇する第2の傾斜波形電圧を走査電極に印加する。
これにより、各放電セルで、1回目の消去放電を発生する際の放電開始電圧に差があり、1回目の消去放電の放電発生量にばらつきが生じたとしても、2回目の消去放電を発生することで、1回目の消去放電に2回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネルにおいても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
また、本発明のプラズマディスプレイ装置において、走査電極駆動回路は、第1の傾斜波形電圧が第1の電位に到達した後、走査電極の電位を一旦ベース電位とし、その後、走査電極の電位をベース電位から第2の電位とし、続いて第2の電位から第3の電位まで上昇する第2の傾斜波形電圧を走査電極に印加してもよい。
本発明のパネルの駆動方法は、複数の走査電極を有するパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法により駆動する。そして、維持期間の最後に、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を走査電極に印加し、続いて走査電極の電位を第1の電位以下の第2の電位とし、続いて第2の電位から第1の電位よりも高い第3の電位まで上昇する第2の傾斜波形電圧を走査電極に印加する。
これにより、各放電セルで、1回目の消去放電を発生する際の放電開始電圧に差があり、1回目の消去放電の放電発生量にばらつきが生じたとしても、2回目の消去放電を発生することで、1回目の消去放電に2回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネルにおいても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
また、本発明のパネルの駆動方法では、第1の傾斜波形電圧が第1の電位に到達した後、走査電極の電位を一旦ベース電位とし、その後、走査電極の電位をベース電位から第2の電位とし、続いて第2の電位から第3の電位まで上昇する第2の傾斜波形電圧を走査電極に印加してもよい。
図1は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図2は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図3は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を示す波形図である。 図4は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図5は、本発明の一実施の形態における走査電極駆動回路の一構成例を示す回路図である。 図6は、本発明の一実施の形態における維持期間の最後の期間および選択初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。 図7は、本発明の一実施の形態における電圧Vr2と書込みパルス(振幅)との関係を示す特性図である。 図8は、本発明の一実施の形態における電圧Vr2と黒輝度との関係を示す特性図である。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態)
図1は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして、走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
この保護層26は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に2次電子放出係数が大きく、かつ耐久性に優れた酸化マグネシウム(MgO)を主成分とする材料で形成されている。
背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
これら前面基板21と背面基板31とを、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。なお、本実施の形態では、放電セルにおける発光効率を向上するために、キセノン分圧を約10%とした放電ガスを用いている。
放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。こうして、パネル10には複数の放電セルが形成される。
そして、これらの放電セルで放電を発生し、放電セルの蛍光体層35を発光(放電セルを点灯)することにより、パネル10にカラーの画像を表示する。
なお、パネル10においては、表示電極対24が延伸する方向に配列された連続する3つの放電セル、すなわち、赤色(R)に発光する放電セルと、緑色(G)に発光する放電セルと、青色(B)に発光する放電セルの3つの放電セルで1つの画素が構成される。
なお、パネル10の構造は上述したものに限られるわけではなく、例えば隔壁が垂直方向(列方向)にのみ配置されるストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
図2は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。パネル10には、水平方向(行方向)に延長されたn本の走査電極SC1〜走査電極SCn(図1の走査電極22)およびn本の維持電極SU1〜維持電極SUn(図1の維持電極23)が配列されており、垂直方向(列方向)に延長されたm本のデータ電極D1〜データ電極Dm(図1のデータ電極32)が配列されている。
そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dk(k=1〜m)とが交差した部分に放電セルが形成される。すなわち、1対の表示電極対24上には、m個の放電セルが形成され、m/3個の画素が形成される。そして、放電セルは放電空間内にm×n個形成され、m×n個の放電セルが形成された領域がパネル10の画像表示領域となる。例えば、画素数が1920×1080個のパネルでは、m=1920×3となり、n=1080となる。
次に、パネル10を駆動するための駆動電圧波形とその動作の概要について説明する。
なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10に階調を表示する。サブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにそれぞれ輝度重みを設定する。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。本実施の形態では、初期化期間において「全セル初期化動作」と「選択初期化動作」との2つの初期化動作のうちのいずれかを行う。全セル初期化動作とは、直前のサブフィールドの動作にかかわらず画像表示領域内の全ての放電セルに初期化放電を発生する初期化動作のことである。また、選択初期化動作とは、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する初期化動作のことである。
例えば、1フィールドの先頭サブフィールド(サブフィールドSF1)の初期化期間においては、「全セル初期化動作」を行い、他のサブフィールドの初期化期間においては選択初期化動作を行う。この場合、1フィールドの先頭サブフィールド(サブフィールドSF1)の初期化期間においては、全セル初期化動作を行うための全セル初期化波形を放電セルに印加し、その他のサブフィールドの初期化期間においては、選択初期化動作を行うための選択初期化波形を放電セルに印加する。これにより、階調表示に関係しない発光を極力減らし、パネル10に表示する画像のコントラスト比を向上することが可能である。
以下、全セル初期化動作を行う初期化期間を「全セル初期化期間」と呼称し、全セル初期化期間を有するサブフィールドを「全セル初期化サブフィールド」と呼称する。また、選択初期化動作を行う初期化期間を「選択初期化期間」と呼称し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と呼称する。
書込み期間では、発光すべき放電セルに書込み放電を発生することで、サブフィールド毎に各放電セルの発光・非発光を制御する。
維持期間では、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対24のそれぞれに印加する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによってパネル10に画像を表示する。
輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「8」のサブフィールドは、輝度重み「1」のサブフィールドの約8倍の輝度で発光し、輝度重み「2」のサブフィールドの約4倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に発光することによってパネル10に様々な階調を表示し、パネル10に画像を表示することができる。
なお、本実施の形態では、1フィールドをサブフィールドSF1からサブフィールドSF8までの8つのサブフィールドで構成し、サブフィールドSF1からサブフィールドSF8までの各サブフィールドにはそれぞれ(1、2、4、8、16、32、64、128)の輝度重みを設定する例を説明する。
そして、本実施の形態では、サブフィールドSF1を全セル初期化サブフィールドとし、サブフィールドSF2からサブフィールドSF8を選択初期化サブフィールドとする。これにより、画像の表示に関係のない発光はサブフィールドSF1における全セル初期化動作の放電にともなう発光のみとなり、維持放電を発生しない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像をパネル10に表示することが可能となる。
しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールドの構成を切り換える構成であってもよい。
なお、本実施の形態では、維持期間の最後に、上昇する傾斜波形電圧を2つ連続して発生している。これにより、続くサブフィールドの初期化期間における初期化動作および書込み期間における書込み動作の安定化を図っている。以下、まず駆動電圧波形の概要について説明し、続いて駆動回路の構成について説明する。
図3は、本発明の一実施の形態におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する駆動電圧波形の一例を示す波形図である。図3には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1〜維持電極SUn、およびデータ電極D1〜データ電極Dmのそれぞれに印加する駆動電圧波形を示す。
なお、図3では、初期化期間において全セル初期化動作を行う「サブフィールドSF1」と、初期化期間において選択初期化動作を行う「サブフィールドSF2」との2つサブフィールドを例に挙げて、パネル10に印加する駆動電圧の波形を説明する。
なお、サブフィールドSF3からサブフィールドSF8までは図示していないが、本実施の形態において、サブフィールドSF1を除く各サブフィールドは選択初期化サブフィールドであり、維持パルスの発生数を除き、各期間でほぼ同様の駆動電圧波形を発生する。したがって、サブフィールドSF1と、サブフィールドSF2からサブフィールドSF8までとでは、初期化期間に走査電極22に印加する駆動電圧の波形形状が異なる。
また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中からサブフィールドデータ(サブフィールド毎の発光・非発光を示すデータ)にもとづき選択された電極を表す。
まず、全セル初期化サブフィールドであるサブフィールドSF1について説明する。
サブフィールドSF1の初期化期間前半部では、データ電極D1〜データ電極Dm、維持電極SU1〜維持電極SUnには、それぞれ電圧0(V)を印加する。走査電極SC1〜走査電極SCnには、電圧0(V)を印加した後、電圧Vi1を印加し、さらに電圧Vi1から電圧Vi2に向かって緩やかに(例えば、約1.3V/μsecの勾配で)上昇する傾斜波形電圧(以下、「上りランプ電圧L1」と呼称する)を印加する。このとき、電圧Vi1は、維持電極SU1〜維持電極SUnに対して放電開始電圧未満の電圧に設定し、電圧Vi2は維持電極SU1〜維持電極SUnに対して放電開始電圧を超える電圧に設定する。
この上りランプ電圧L1が上昇する間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCn)とデータ電極D1〜データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC1〜走査電極SCn上に負極性の壁電圧が蓄積され、維持電極SU1〜維持電極SUn上および走査電極SC1〜走査電極SCnと交差するデータ電極D1〜データ電極Dm上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層25上、保護層26上、蛍光体層35上等に蓄積された壁電荷により生じる電圧を表す。
サブフィールドSF1の初期化期間後半部では、走査電極SC1〜走査電極SCnに印加する電圧を、電圧Vi2から電圧Vi2よりも低い電圧である電圧Vi3に下げる。また、維持電極SU1〜維持電極SUnには正極性の電圧Ve1を印加し、データ電極D1〜データ電極Dmには電圧0(V)を印加する。そして、走査電極SC1〜走査電極SCnに、電圧Vi3から負極性の電圧Vi4に向かって緩やかに(例えば、約−2.5V/μsecの勾配で)下降する傾斜波形電圧(以下、「下りランプ電圧L2」と呼称する)を印加する。このとき、電圧Vi3は、維持電極SU1〜維持電極SUnに対して放電開始電圧未満の電圧に設定し、電圧Vi4は、維持電極SU1〜維持電極SUnに対して放電開始電圧を超える電圧に設定する。
この下りランプ電圧L2を走査電極SC1〜走査電極SCnに印加する間に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとの間、および走査電極SC1〜走査電極SCnとデータ電極D1〜データ電極Dmとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極SC1〜走査電極SCn上の負極性の壁電圧および維持電極SU1〜維持電極SUn上の正極性の壁電圧が弱められ、走査電極SC1〜走査電極SCnと交差するデータ電極D1〜データ電極Dm上の正極性の壁電圧は書込み期間での書込み動作に適した値に調整される。
以上の電圧波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する全セル初期化波形である。そして、全セル初期化波形を走査電極22に印加する動作が全セル初期化動作である。
以上により、全セル初期化サブフィールドであるサブフィールドSF1における全セル初期化動作が終了する。
続く書込み期間では、走査電極SC1〜走査電極SCnには順次走査パルスを印加し、データ電極D1〜データ電極Dmには発光するべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。こうして、発光するべき放電セルだけに選択的に書込み放電を発生し、続く維持期間で維持放電を発生するために必要な壁電荷を放電セル内に形成する。以下、これらの動作を「書込み動作」とも記す。
サブフィールドSF1の書込み期間では、維持電極SU1〜維持電極SUnには電圧Ve2を印加し、走査電極SC1〜走査電極SCnには電圧Vcc(例えば、Vcc=Va+Vsc)を印加する。
次に、配置的に見て上から1番目(1行目)の走査電極SC1に負極性の電圧Vaの走査パルスを印加するとともに、データ電極D1〜データ電極Dmのうちの1行目において発光するべき放電セルのデータ電極Dkに正極性の電圧Vdの書込みパルスを印加する。
電圧Vdの書込みパルスを印加した放電セルのデータ電極Dkと走査電極SC1との交差部の電圧差は、外部印加電圧の差(電圧Vd−電圧Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。これによりデータ電極Dkと走査電極SC1との電圧差が放電開始電圧を超え、データ電極Dkと走査電極SC1との間に放電が発生する。
また、維持電極SU1〜維持電極SUnに電圧Ve2を印加しているため、維持電極SU1と走査電極SC1との電圧差は、外部印加電圧の差である(電圧Ve2−電圧Va)に維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Ve2を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態にすることができる。
これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生することができる。こうして、発光するべき放電セルに書込み放電が発生し、走査電極SC1上に正極性の壁電圧が蓄積され、維持電極SU1上に負極性の壁電圧が蓄積され、データ電極Dk上にも負極性の壁電圧が蓄積される。
このようにして、1行目において発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極32と走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
以上の書込み動作を、走査電極SC2、走査電極SC3、・・・、走査電極SCnという順番で、n行目の放電セルに至るまで順次行い、サブフィールドSF1の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。
続く維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極22および維持電極23に交互に印加して、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。
この比例定数が輝度倍率である。例えば、輝度倍率が2倍のとき、輝度重み「2」のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。
サブフィールドSF1の維持期間では、維持電極SU1〜維持電極SUnにベース電位となる電圧0(V)を印加するとともに走査電極SC1〜走査電極SCnに正極性の電圧Vsの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差が、維持パルスの電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなる。
これにより、走査電極SCiと維持電極SUiとの電圧差が放電開始電圧を超え、走査電極SCiと維持電極SUiとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負極性の壁電圧が蓄積され、維持電極SUi上に正極性の壁電圧が蓄積される。さらに、データ電極Dk上にも正極性の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極SC1〜走査電極SCnには電圧0(V)を印加し、維持電極SU1〜維持電極SUnには電圧Vsの維持パルスを印加する。維持放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの電圧差が放電開始電圧を超える。これにより、再び維持電極SUiと走査電極SCiとの間に維持放電が発生し、維持電極SUi上に負極性の壁電圧が蓄積され、走査電極SCi上に正極性の壁電圧が蓄積される。
以降同様に、走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対24の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
そして、維持期間における維持パルスの発生後(維持期間の最後)に、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmには電圧0(V)を印加したまま、走査電極SC1〜走査電極SCnには、ベース電位である電圧0(V)から第1の電位である電圧Versまで緩やかに(例えば、約10V/μsecの勾配で)上昇する第1の傾斜波形電圧(以下、「消去ランプ電圧L3」と呼称する)を印加する。
電圧Versを放電開始電圧を超える電圧値に設定することで、走査電極SC1〜走査電極SCnへ印加する消去ランプ電圧L3が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルの維持電極SUiと走査電極SCiとの間に、微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。
これにより、データ電極Dk上の正極性の壁電圧を残したまま、走査電極SCi上の壁電圧および維持電極SUi上の壁電圧は、走査電極SCiに印加した電圧と放電開始電圧の差、例えば(電圧Vers−放電開始電圧)の程度まで弱められる。以下、この放電を「消去放電」と記す。消去放電は、放電セル内における不要な壁電荷の一部を消去する放電である。
走査電極SC1〜走査電極SCnに印加する電圧が電圧Versに到達したら、走査電極SC1〜走査電極SCnへの印加電圧を電圧0(V)まで下降する。
走査電極SC1〜走査電極SCnには、電圧0(V)を印加した後、第2の電位である電圧Vscを印加する。このとき、電圧Vscは、電圧Vers以下の電圧値に設定する。これにより、走査電極SC1〜走査電極SCnに電圧Vscを印加しても、放電セルに放電は発生しない。
そして、維持電極SU1〜維持電極SUnおよびデータ電極D1〜データ電極Dmには電圧0(V)を印加したまま、走査電極SC1〜走査電極SCnには、第2の電位である電圧Vscから第3の電位である電圧Vr2まで、消去ランプ電圧L3と同じ勾配で(例えば、約10V/μsecの勾配で)上昇する第2の傾斜波形電圧(以下、「消去ランプ電圧L5」と呼称する)を印加する。
電圧Vr2は電圧Versよりも高い電圧値に設定する。したがって、走査電極SC1〜走査電極SCnへ印加する消去ランプ電圧L5が電圧Versを超えて上昇する間に、消去ランプ電圧L3によって消去放電を発生した放電セルに、再度、微弱な消去放電が持続して発生する。
本実施の形態では、維持放電を発生した放電セルに、消去ランプ電圧L3による消去放電と消去ランプ電圧L5による消去放電との2回の消去放電を発生する。したがって、消去ランプ電圧L3だけで消去放電を発生する構成と比較して、放電セル内の壁電荷をより安定に消去できる。これにより、高精細化によって微細化された放電セルを有するパネル10においても、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
走査電極SC1〜走査電極SCnに印加する電圧が電圧Vr2に到達したら、走査電極SC1〜走査電極SCnへの印加電圧を電圧0(V)まで下降する。こうして、サブフィールドSF1の維持期間における維持動作が終了する。
以上により、サブフィールドSF1の駆動動作が終了する。
次に、選択初期化サブフィールドについてサブフィールドSF2を例に挙げて説明する。
サブフィールドSF2の初期化期間では、選択初期化波形を全ての走査電極22に印加する。この選択初期化波形は、全セル初期化波形の前半部を省略した駆動電圧波形である。具体的には、維持電極SU1〜維持電極SUnには電圧Ve1を印加し、データ電極D1〜データ電極Dmには電圧0(V)を印加する。走査電極SC1〜走査電極SCnには放電開始電圧未満となる電圧(例えば、電圧0(V))から放電開始電圧を超える負極性の電圧Vi4に向かって、下りランプ電圧L2と同じ勾配で下降する下りランプ電圧L4を印加する。
これにより、直前のサブフィールド(図3では、サブフィールドSF1)の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。また、データ電極Dk上には、直前の維持期間に発生した維持放電によって十分な正極性の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Dk上の壁電圧は書込み動作に適した壁電圧に調整される。
一方、直前のサブフィールド(図3では、サブフィールドSF1)の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。
以上の波形が、直前のサブフィールドの維持期間に維持放電を発生した放電セルだけに初期化放電を発生する選択初期化波形である。そして、選択初期化波形を走査電極22に印加する動作が選択初期化動作である。
以上により、選択初期化サブフィールドの初期化期間における選択初期化動作が終了する。
サブフィールドSF2の書込み期間では、サブフィールドSF1の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。
サブフィールドSF2の維持期間も、サブフィールドSF1の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極SC1〜走査電極SCnと維持電極SU1〜維持電極SUnとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。
サブフィールドSF3以降の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドSF2の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドSF3以降の各サブフィールドの維持期間では、維持パルスの発生数を除き、サブフィールドSF2と同様の駆動電圧波形を各電極に印加する。
以上が、本実施の形態においてパネル10の各電極に印加する駆動電圧波形の概要である。
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Vi1=145(V)、電圧Vi2=360(V)、電圧Vi3=190(V)、電圧Vi4=−160(V)、電圧Ve1=125(V)、電圧Ve2=130(V)、電圧Vers=190(V)、電圧Vsc=145(V)、電圧Vs=190(V)、電圧Va=−180(V)、電圧Vd=60(V)、電圧Vr2=255(V)である。また、電圧Vccは負極性の電圧Va=−180(V)に正極性の電圧Vsc=145(V)を重畳する(Vcc=Va+Vsc)ことで発生することができ、その場合、電圧Vcc=−35(V)となる。
ただし、上述した電圧値や勾配の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。
図4は、本発明の一実施の形態におけるプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10と駆動回路とを備えている。
駆動回路は、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、制御信号発生回路45、および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
画像信号処理回路41は、パネル10の画素数および入力された画像信号sigにもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示すサブフィールドデータ(発光・非発光をデジタル信号の「1」、「0」に対応させたデータのこと)に変換する。すなわち、画像信号処理回路41は、1フィールド毎の画像信号をサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
例えば、入力された画像信号がR信号、G信号、B信号を含むときには、そのR信号、G信号、B信号にもとづき、各放電セルにR、G、Bの各階調値を割り当てる。あるいは、入力された画像信号が輝度信号(Y信号)および彩度信号(C信号、またはR−Y信号およびB−Y信号、またはu信号およびv信号等)を含むときには、その輝度信号および彩度信号にもとづきR信号、G信号、B信号を算出し、その後、各放電セルにR、G、Bの各階調値(1フィールドで表現される階調値)を割り当てる。そして、各放電セルに割り当てたR、G、Bの階調値を、サブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
制御信号発生回路45は、水平同期信号Hおよび垂直同期信号Vにもとづき、各回路ブロックの動作を制御する各種の制御信号を発生する。そして、発生した制御信号を、それぞれの回路ブロック(画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44等)へ供給する。
データ電極駆動回路42は、サブフィールド毎のサブフィールドデータを、各データ電極D1〜データ電極Dmに対応する信号に変換する。そして、その信号、および制御信号発生回路45から供給される制御信号にもとづき、各データ電極D1〜データ電極Dmを駆動する。書込み期間では書込みパルスを発生し、各データ電極D1〜データ電極Dmに印加する。
走査電極駆動回路43は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路(図4には示さず)を備える。そして、制御信号発生回路45から供給される制御信号にもとづいて駆動電圧波形を作成し、走査電極SC1〜走査電極SCnのそれぞれに印加する。
初期化波形発生回路は、初期化期間に、走査電極SC1〜走査電極SCnに印加する初期化波形を制御信号にもとづいて発生する。
維持パルス発生回路は、維持期間に、走査電極SC1〜走査電極SCnに印加する維持パルスを制御信号にもとづいて発生する。
走査パルス発生回路は、複数の走査電極駆動IC(以下、「走査IC」と略記する)を備え、書込み期間に、走査電極SC1〜走査電極SCnに印加する走査パルスを制御信号にもとづいて発生する。
維持電極駆動回路44は、維持パルス発生回路および電圧Ve1、電圧Ve2を発生する回路を備え(図4には示さず)、制御信号発生回路45から供給される制御信号にもとづいて駆動電圧波形を作成し、維持電極SU1〜維持電極SUnのそれぞれに印加する。維持期間では、制御信号にもとづいて維持パルスを発生し、維持電極SU1〜維持電極SUnに印加する。
次に、走査電極駆動回路43の詳細とその動作について説明する。
図5は、本発明の一実施の形態における走査電極駆動回路43の一構成例を示す回路図である。
走査電極駆動回路43は、維持パルスを発生する維持パルス発生回路50と、初期化波形を発生する初期化波形発生回路51と、走査パルスを発生する走査パルス発生回路52とを備える。そして、走査パルス発生回路52の各出力端子は、パネル10の走査電極SC1〜走査電極SCnのそれぞれに接続されている。
なお、本実施の形態では、走査パルス発生回路52に入力される電圧を「基準電位A」と記す。また、以下の説明においてスイッチング素子を導通する動作を「オン」、遮断する動作を「オフ」と表記し、スイッチング素子をオンにする信号を「Hi」、オフにする信号を「Lo」と表記する。なお、図5では、各回路に入力される制御信号(制御信号発生回路45から供給される制御信号)の信号経路の詳細は省略する。
また、図5には、負極性の電圧Vaを用いた回路(例えば、ミラー積分回路54)が動作しているときに、その回路と、維持パルス発生回路50、電圧Vrを用いた回路(例えば、ミラー積分回路53)、および電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q4を用いた分離回路を示す。また、電圧Vrを用いた回路(例えば、ミラー積分回路53)が動作しているときに、その回路と、電圧Vrよりも低い電圧の電圧Versを用いた回路(例えば、ミラー積分回路55)とを電気的に分離するためのスイッチング素子Q6を用いた分離回路を示す。
維持パルス発生回路50は、一般に用いられている電力回収回路(図示せず)とクランプ回路(図示せず)とを備える。
電力回収回路は、電力回収用のコンデンサや共振用のインダクタ等を有する。そして、パネル10の電極間容量Cpと共振用のインダクタとを共振させることで、電力回収用のコンデンサに蓄えられた電力を走査電極SC1〜走査電極SCnに供給し、あるいは、電極間容量Cpに蓄えられた電力を電力回収用のコンデンサに回収する。
クランプ回路は、走査電極SC1〜走査電極SCnを電圧Vsにクランプし、あるいは、走査電極SC1〜走査電極SCnを電圧0(V)にクランプする。
そして、維持パルス発生回路50は、制御信号発生回路45から出力される制御信号にもとづき、内部に備えた各スイッチング素子を切り換えることで電力回収回路とクランプ回路とを切り換えながら動作し、維持パルスを発生する。
走査パルス発生回路52は、n本の走査電極SC1〜走査電極SCnのそれぞれに走査パルスを印加するためのスイッチング素子QH1〜スイッチング素子QHnおよびスイッチング素子QL1〜スイッチング素子QLnを備えている。スイッチング素子QHj(j=1〜n)の一方の端子とスイッチング素子QLjの一方の端子とは互いに接続されており、その接続箇所が走査パルス発生回路52の出力端子となって、走査電極SCjに接続されている。また、スイッチング素子QHjの他方の端子は入力端子INbであり、スイッチング素子QLjの他方の端子は入力端子INaである。
なお、スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは複数の出力毎にまとめられ、IC化されている。このICが走査ICである。
また、走査パルス発生回路52は、書込み期間において基準電位Aを負極性の電圧Vaに接続するためのスイッチング素子Q5と、電圧Vscを発生し基準電位Aに電圧Vscを重畳する電源VSCと、基準電位Aに電圧Vscを重畳して発生した電圧Vcを入力端子INbに印加するためのダイオードDi31およびコンデンサC31とを備えている。そして、スイッチング素子QH1〜スイッチング素子QHnの入力端子INbには電圧Vcを入力し、スイッチング素子QL1〜スイッチング素子QLnの入力端子INaには基準電位Aを入力する。
このように構成された走査パルス発生回路52では、書込み期間においては、スイッチング素子Q5をオンにして基準電位Aを負極性の電圧Vaに等しくし、入力端子INaには負極性の電圧Vaを印加し、入力端子INbには電圧Va+電圧Vscとなった電圧Vccを印加する。
そして、サブフィールドデータにもとづき、走査パルスを印加する走査電極SCiに対しては、スイッチング素子QHiをオフ、スイッチング素子QLiをオンにすることで、スイッチング素子QLiを経由して走査電極SCiに負極性の電圧Vaの走査パルスを印加する。
走査パルスを印加しない走査電極SCh(hは、1〜nのうちiを除いたもの)に対しては、スイッチング素子QLhをオフ、スイッチング素子QHhをオンにすることで、スイッチング素子QHhを経由して走査電極SChに電圧Va+電圧Vsc(=電圧Vcc)を印加する。
なお、走査パルス発生回路52は、初期化期間では初期化波形発生回路51の電圧波形を出力し、維持期間では維持パルス発生回路50の電圧波形を出力するように、制御信号発生回路45によって制御される。
初期化波形発生回路51は、ミラー積分回路53と、ミラー積分回路54と、ミラー積分回路55とを有する。図5には、ミラー積分回路53の入力端子を入力端子IN1、ミラー積分回路54の入力端子を入力端子IN2、ミラー積分回路55の入力端子を入力端子IN3と示している。なお、ミラー積分回路53およびミラー積分回路55は上昇する傾斜波形電圧を発生する傾斜電圧発生回路であり、ミラー積分回路54は下降する傾斜波形電圧を発生する傾斜電圧発生回路である。
ミラー積分回路53は、スイッチング素子Q1とコンデンサC1と抵抗R1とを有し、全セル初期化動作時に、走査電極駆動回路43の基準電位Aを電圧Vrまでランプ状に緩やかに(例えば、1.3V/μsecで)上昇する。なお、全セル初期化動作時には、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにする。したがって、基準電位Aは電圧0(V)から電圧Vrまでランプ上に上昇し、走査電極SC1〜走査電極SCnには、基準電位Aに電圧Vscを重畳した電圧が印加される。こうして、全セル初期化動作時には、電圧Vsc(本実施の形態では、電圧Vi1=電圧Vsc)から電圧Vsc+電圧Vr(本実施の形態では、電圧Vi2=電圧Vsc+電圧Vr)まで上昇する上りランプ電圧L1を発生し、走査電極SC1〜走査電極SCnに印加する。
ミラー積分回路55は、スイッチング素子Q3とコンデンサC3と抵抗R3とを有し、維持期間の最後に、基準電位Aを上りランプ電圧L1よりも急峻な勾配(例えば、10V/μsec)で電圧0(V)から電圧Versまで上昇して消去ランプ電圧L3を発生し、走査電極SC1〜走査電極SCnに印加する。また、ミラー積分回路55は、消去ランプ電圧L5を発生する。本実施の形態では、消去ランプ電圧L5を発生する期間、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにする。したがって、その期間、走査電極SC1〜走査電極SCnには、ミラー積分回路55によってランプ状に上昇する傾斜波形電圧に電圧Vscを重畳した電圧が印加される。こうして、走査電極駆動回路43は消去ランプ電圧L5を発生し、走査電極SC1〜走査電極SCnに印加する。
ミラー積分回路54は、スイッチング素子Q2とコンデンサC2と抵抗R2とを有し、初期化動作時に、基準電位Aを電圧0(V)から電圧Vi4までランプ状に緩やかに(例えば、−2.5V/μsecの勾配で)下降して下りランプ電圧L2、下りランプ電圧L4を発生し、走査電極SC1〜走査電極SCnに印加する。
次に、維持期間の最後の期間において消去ランプ電圧L3および消去ランプ電圧L5を発生し、選択初期化期間において下りランプ電圧L4を発生する動作を、図6を用いて説明する。
図6は、本発明の一実施の形態における維持期間の最後の期間および選択初期化期間の走査電極駆動回路43の動作の一例を説明するためのタイミングチャートである。
図6では、維持期間の最後の期間を期間T1〜期間T6で示す6つの期間に分割し、選択初期化期間を期間T7として示し、それぞれの期間について説明する。また、以下、電圧Versは電圧Vsに等しく、電圧Vscは電圧Versよりも低く、電圧Vr2は電圧Versよりも高く、電圧Vi4は負極性の電圧Vaに等しいものとして説明する。また、図面にはスイッチング素子をオンする信号を「Hi」、オフする信号を「Lo」と表記する。
なお、図6には、電圧Vscを電圧Versよりも低い電圧値に設定し、電圧Vr2を電圧Versよりも高い電圧値に設定した例を示しているが、本実施の形態においては、電圧Vsc≦電圧Vers<電圧Vr2となるように各電圧値を設定する。すなわち、第2の電位は第1の電位以下の電位に設定し、第3の電位は第1の電位よりも高い電位に設定する。
以下、維持期間の最後の期間における消去ランプ電圧L3、消去ランプ電圧L5、次に、選択初期化期間における下りランプ電圧L4の順で説明する。なお、期間T1に入る前に維持パルスの発生は終了している。
まず、期間T1に入る前に、維持パルス発生回路50のクランプ回路により、基準電位Aを電圧0(V)にする。そして、スイッチング素子QH1〜スイッチング素子QHnをオフにし、スイッチング素子QL1〜スイッチング素子QLnをオンにして、走査電極SC1〜走査電極SCnに基準電位A、すなわち電圧0(V)を印加する。
(期間T1)
期間T1では、スイッチング素子QH1〜スイッチング素子QHnをオフにし、スイッチング素子QL1〜スイッチング素子QLnをオンにした状態を維持する。
そして、図示はしていないが、スイッチング素子Q6をオンにし、ミラー積分回路55を基準電位Aに電気的に接続する。また、維持パルス発生回路50の各スイッチング素子をオフにし、維持パルス発生回路50をミラー積分回路55と電気的に分離した状態にする。
次に、ミラー積分回路55の入力端子IN3を「Hi」にする。具体的には、入力端子IN3に所定の定電流を入力する。これにより、コンデンサC3に向かって一定の電流が流れ、スイッチング素子Q3のソース電圧がランプ状に上昇し始める。これにより、基準電位Aは電圧0(V)からランプ状に上昇し、走査電極駆動回路43の出力電圧はランプ状に上昇する。この電圧上昇は、入力端子IN3を「Hi」にしている期間、もしくは、基準電位Aが電圧Versに到達するまで継続する。
このとき、傾斜波形電圧の勾配が所望の値(例えば、10V/μsec)になるように、入力端子IN3に入力する定電流を発生する。こうして、電圧0(V)から電圧Versに向かって上昇する消去ランプ電圧L3を発生し、走査電極SC1〜走査電極SCnに印加する。
電圧Versを放電開始電圧を超える電圧値に設定することで、走査電極SC1〜走査電極SCnへ印加する消去ランプ電圧L3が上昇する間に、維持放電を発生した放電セルの維持電極SUiと走査電極SCiとの間の電圧差は放電開始電圧を超える。これにより、走査電極SCiと維持電極SUiとの間に微弱な消去放電が発生する。この消去放電は、消去ランプ電圧L3が上昇する期間、継続して発生する。
なお、本実施の形態において、消去ランプ電圧L3によって発生する放電は、1回目の消去放電である。
なお、図6には示していないが、このときデータ電極D1〜データ電極Dmは0(V)に保持されているので、消去放電を発生した放電セルに対応するデータ電極Dk上には正の壁電圧が形成される。
なお、放電開始電圧が比較的低い放電セルでは、期間T1の比較的早い時期に放電が開始し、放電開始電圧が比較的高い放電セルでは、期間T1の比較的遅い時期に放電が開始する。したがって、期間T1、電圧Vers、消去ランプ電圧L3の勾配等は、そのような放電開始電圧のばらつきを考慮し、放電開始電圧が比較的高い放電セルにおいても消去放電が発生する数値に設定する。
なお、電圧Versは電圧Vs以上の電圧であってもよく、あるいは電圧Vs以下の電圧であってもよい。
(期間T2)
消去ランプ電圧L3が電圧Versに到達した後は、入力端子IN3を「Lo」にする。具体的には、入力端子IN3への定電流入力を停止する。こうして、ミラー積分回路55の動作を停止する。
期間T2では、スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは、期間T1と同じ状態を維持する。そして、図示はしていないが、維持パルス発生回路50のクランプ回路により、基準電位Aを電圧0(V)にする。これにより、走査電極SC1〜走査電極SCnの電圧はベース電位である電圧0(V)まで低下する。
こうして、期間T1で消去ランプ電圧L3により発生した消去放電は、一旦停止する。
(期間T3)
期間T3では、維持パルス発生回路50のクランプ回路によって基準電位Aを電圧0(V)に維持したまま、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにする。これにより、基準電位Aに電圧Vscを重畳した電圧を、走査電極SC1〜走査電極SCnに印加する。このとき基準電位Aは電圧0(V)であるので、走査電極SC1〜走査電極SCnには電圧Vscが印加される。
本実施の形態において、電圧Vscは電圧Vers以下の電圧値に設定している。したがって、消去ランプ電圧L3により消去放電を発生した放電セルにおいても、期間T3で放電が発生することはない。
(期間T4)
期間T4では、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにした状態を維持する。
そして、図示はしていないが、スイッチング素子Q6をオンにし、ミラー積分回路55を基準電位Aに電気的に接続する。また、維持パルス発生回路50の各スイッチング素子をオフにし、維持パルス発生回路50をミラー積分回路55と電気的に分離した状態にする。
次に、ミラー積分回路55の入力端子IN3を「Hi」にする。具体的には、入力端子IN3に所定の定電流を入力する。これにより、コンデンサC3に向かって一定の電流が流れ、スイッチング素子Q3のソース電圧がランプ状に上昇し、基準電位Aは電圧0(V)からランプ状に上昇し始める。このとき、傾斜波形電圧の勾配が所望の値(例えば、10V/μsec)になるように、入力端子IN3に入力する定電流を発生する。この電圧上昇は、期間T1における説明と同様に、入力端子IN3を「Hi」にしている期間、もしくは、基準電位Aが電圧Versに到達するまで継続する。
期間T4では、走査電極駆動回路43の出力電圧は、基準電位Aに電圧Vscを重畳した電圧である。したがって、走査電極駆動回路43からは、電圧Vscから、例えば消去ランプ電圧L3と同じ勾配で上昇する傾斜波形電圧が出力される。
こうして、走査電極駆動回路43は、期間T4において、電圧Vscから電圧Vr2に向かって上昇する消去ランプ電圧L5を発生し、走査電極SC1〜走査電極SCnに印加する。
電圧Vr2を電圧Versよりも高い電圧値に設定することで、走査電極SC1〜走査電極SCnへ印加する消去ランプ電圧L5が電圧Versを超えて上昇する間に、消去ランプ電圧L3によって消去放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの間の電圧差が放電開始電圧を超える。これにより、消去ランプ電圧L3によって消去放電を発生した放電セルに、再度、微弱な消去放電が発生する。
すなわち、本実施の形態において、消去ランプ電圧L5によって発生する放電は、2回目の消去放電である。
ここで、本願発明者は、消去ランプ電圧L3によって発生した消去放電(1回目の消去放電)の放電発生量(放電の持続時間)が相対的に多い放電セルでは、2回目の消去放電を発生する際の放電開始電圧が相対的に高くなり、1回目の消去放電の放電発生量が相対的に少ない放電セルでは、2回目の消去放電を発生する際の放電開始電圧が相対的に低くなることを、実験により確認した。
すなわち、2回目の消去放電の放電発生量は、1回目の消去放電の放電発生量によって変化し、1回目の消去放電の放電発生量が相対的に多い放電セルでは、1回目の消去放電の放電発生量が相対的に少ない放電セルよりも、2回目の消去放電を開始するタイミングが遅くなる。
これは、1回目の消去放電の放電発生量が相対的に多い放電セルでは、1回目の消去放電の放電発生量が相対的に少ない放電セルよりも消去放電によって消去される壁電荷が多くなるため、その結果、2回目の消去放電を発生する際の放電開始電圧が相対的に高くなることが理由と考えられる。
これにより、1回目の消去放電を発生する際の放電開始電圧が相対的に高い放電セルでは、1回目の消去放電の放電発生量が相対的に少なくなり、その結果、2回目の消去放電の放電発生量が相対的に多くなる。逆に、1回目の消去放電を発生する際の放電開始電圧が相対的に低い放電セルでは、1回目の消去放電の放電発生量が相対的に多くなり、その結果、2回目の消去放電の放電発生量が相対的に少なくなる。
すなわち、1回目の消去放電の放電発生量と2回目の消去放電の放電発生量とを合わせた放電発生量は、1回目の消去放電を発生する際の放電開始電圧が相対的に高い放電セルと、1回目の消去放電を発生する際の放電開始電圧が相対的に低い放電セルとで、実質的に同等となる。
したがって、本実施の形態では、各放電セルで、1回目の消去放電を発生する際の放電開始電圧に差があり、1回目の消去放電の放電発生量にばらつきが生じたとしても、2回目の消去放電を発生することで、1回目の消去放電に2回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。
放電セルにおける放電開始電圧は、それまでに表示された画像の図柄や、周辺の放電セルにおける放電の有無等により変動する。そして、高精細化により微細化された放電セルを有するパネル10では、各放電セルにおける放電開始電圧が、これらの影響をより受けやすい。
しかし、本実施の形態によれば、そのようなパネル10であっても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作を適正に行って壁電荷の調整を適正に行うことができるので、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
(期間T5)
消去ランプ電圧L5が電圧Vr2に到達した後は、入力端子IN3を「Lo」にする。具体的には、入力端子IN3への定電流入力を停止する。こうして、ミラー積分回路55の動作を停止する。
なお、例えば電圧Vr2を255(V)にするときには、電圧Vscが145(V)であれば、基準電位Aが電圧110(V)に到達した時点で入力端子IN3を「Lo」にする。これにより、走査電極SC1〜走査電極SCnへの印加電圧は、電圧Vscの145(V)に基準電位Aの電圧110(V)が重畳された255(V)となった時点でそれまでの電圧上昇が停止し、消去ランプ電圧L5の電圧Vr2は255(V)となる。
期間T5では、スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは、期間T4と同じ状態を維持する。そして、図示はしていないが、維持パルス発生回路50のクランプ回路により、基準電位Aを電圧0(V)にする。走査電極SC1〜走査電極SCnに印加される電圧は、基準電位Aに電圧Vscを重畳した電圧であるので、これにより、走査電極SC1〜走査電極SCnに印加される電圧は電圧Vscまで低下する。
(期間T6)
期間T6では、図示はしていないが、維持パルス発生回路50のクランプ回路により、基準電位Aは電圧0(V)に維持する。そして、スイッチング素子QH1〜スイッチング素子QHnをオフにし、スイッチング素子QL1〜スイッチング素子QLnをオンにする。これにより、走査電極SC1〜走査電極SCnの電圧はベース電位である電圧0(V)まで低下する。
(期間T7)
選択初期化期間である期間T7では、スイッチング素子QH1〜スイッチング素子QHn、スイッチング素子QL1〜スイッチング素子QLnは、期間T6と同じ状態を維持する。また、図示はしていないが、スイッチング素子Q4をオフにして、ミラー積分回路53、ミラー積分回路55および維持パルス発生回路50を基準電位Aから電気的に分離する。
次に、下りランプ電圧L4を発生するミラー積分回路54の入力端子IN2を「Hi」にする。具体的には、入力端子IN2に所定の定電流を入力する。これにより、コンデンサC2に向かって一定の電流が流れ、スイッチング素子Q2のドレイン電圧がランプ状に下降し始め、走査電極駆動回路43の出力電圧も、負極性の電圧Vi4に向かってランプ状に下降し始める。この電圧下降は、入力端子IN2を「Hi」にしている期間、もしくは、基準電位Aが電圧Vaに到達するまで継続する。
このとき、傾斜波形電圧の勾配が所望の値(例えば、−2.5V/μsec)になるように、入力端子IN2に入力する定電流を発生する。こうして、ベース電位である電圧0(V)から負極性の電圧Vi4に向かって下降する下りランプ電圧L4を発生し、走査電極SC1〜走査電極SCnに印加する。
下りランプ電圧L4が負極性の電圧Vi4に到達したら、入力端子IN2を「Lo」にする。具体的には、入力端子IN2への定電流入力を停止する。こうして、ミラー積分回路54の動作を停止する。また、図示はしていないが、スイッチング素子Q4をオンにするとともに、維持パルス発生回路のクランプ回路によって基準電位Aを0(V)に接続する。これにより、走査電極SC1〜走査電極SCnの電圧はベース電位である電圧0(V)まで上昇する。
なお、サブフィールドSF1において下りランプ電圧L2を発生するときの走査電極駆動回路43の動作については説明を省略するが、下りランプ電圧L2を発生する動作は、図6に示す下りランプ電圧L4を発生する動作とほぼ同様である。
また、サブフィールドSF1において上りランプ電圧L1を発生するときの走査電極駆動回路43の動作についても詳細な説明を省略するが、上りランプ電圧L1を発生する際には、スイッチング素子Q6をオフにして、ミラー積分回路55を基準電位Aから電気的に分離する。そして、スイッチング素子QH1〜スイッチング素子QHnをオンにし、スイッチング素子QL1〜スイッチング素子QLnをオフにして、基準電位Aに電圧Vscを重畳した電圧を、走査電極SC1〜走査電極SCnに印加する。その後、ミラー積分回路53を動作させて、上りランプ電圧L1を発生する。ミラー積分回路53を動作するときの手順は、ミラー積分回路55を動作するときの手順とほぼ同様である。
なお、本実施の形態においては、上述したように、電圧Vsc≦電圧Vers<電圧Vr2となるように各電圧値を設定する。これは、電圧Vr2が電圧Vscよりも低ければ2回目の消去放電が発生せず、電圧Versが電圧Vscよりも低ければ、期間T3で電圧Vscを走査電極SC1〜走査電極SCnに印加するタイミングで放電セルに強放電が発生し、放電セル内の壁電荷が過剰に消去されて、それ以降の放電が正常に発生しなくなる可能性が生じるためである。
なお、本実施の形態によれば、書込み期間において、安定した書込み放電を発生させるために必要な書込みパルスの振幅を低減できる効果が得られる。
図7は、本発明の一実施の形態における電圧Vr2と書込みパルス(振幅)との関係を示す特性図である。図7において、横軸は、電圧Vr2を表し、縦軸は、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを表す。
なお、図7に示す特性を得るための実験は、電圧Versを電圧190(V)に設定して行った。したがって、図7に示す電圧Vr2を電圧190(V)にしたときの書込みパルス(振幅)の大きさは、消去ランプ電圧L5を発生せずに測定した結果を表している。
図7に示すように、電圧Vr2を大きくしていくと、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減することができる。例えば、図7に示した実験結果では、電圧Vr2を電圧190(V)にしたときの書込みパルス(振幅)の大きさは約65(V)であるが、電圧Vr2を電圧220(V)に設定したときの書込みパルス(振幅)の大きさは約56(V)である。したがって、実験に用いたプラズマディスプレイ装置では、電圧Vr2を電圧220(V)に設定することで、電圧Vr2を電圧190(V)にするときよりも、書込みパルス(振幅)を約9(V)低減できることがわかる。
これは、1回目の消去放電に加え2回目の消去放電を発生することで、放電セル間に、1回目の消去放電を発生する際の放電開始電圧に差があり、1回目の消去放電の放電発生量にばらつきが生じたとしても、各放電セルで、1回目の消去放電に2回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができ、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となるためと考えられる。
したがって、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減することだけを目的とするならば、電圧Vr2をより大きい電圧値に設定すればよい。しかしながら、電圧Vr2を大きくすると、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じるおそれがある。
図8は、本発明の一実施の形態における電圧Vr2と黒輝度との関係を示す特性図である。図8において、横軸は、電圧Vr2を表し、縦軸は、黒輝度の明るさを表す。
なお、図8に示す特性を得るための実験は、電圧Versを電圧190(V)に設定して行った。したがって、図8に示す電圧Vr2を電圧190(V)にしたときの黒輝度は、消去ランプ電圧L5を発生せずに測定した結果を表している。
図8に示す実験結果では、電圧Vr2が電圧210(V)以下のときは黒輝度に変化はないが、電圧Vr2が電圧220(V)になると黒輝度が上昇している。これは、実験に用いたプラズマディスプレイ装置では、電圧Vr2を電圧220(V)に設定すると、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じていることを表す。
そして、維持放電を発生していないにもかかわらず消去放電が発生する放電セルが生じると、低階調を表示する放電セルの輝度が上昇してパネル10に表示する画像のコントラストが損なわれる。
したがって、実験に用いたプラズマディスプレイ装置に関しては、消去放電が誤って発生すること(誤発生)を防止するためには、電圧Vr2を電圧210(V)以下に設定することが望ましい。
すなわち、実験に用いたプラズマディスプレイ装置に関しては、電圧Vr2を電圧210(V)に設定することで、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減しつつ、消去放電の誤発生を防止して良好なコントラストの画像をパネルに表示することができる。
以上のように、電圧Vr2は、図7を用いて説明したように、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減することと、図8を用いて説明したように、消去放電の誤発生を防止することとの双方を考慮して設定することが望ましい。これにより、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減しつつ、消去放電の誤発生を防止して良好なコントラストの画像をパネルに表示することが可能となる。
以上説明したように、本実施の形態では、維持パルスの発生が終了した後の維持期間の最後の期間において、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を走査電極SC1〜走査電極SCnに印加し、第1の傾斜波形電圧が第1の電位に到達した後は、一旦、走査電極SC1〜走査電極SCnの電位をベース電位とし、続いて、走査電極SC1〜走査電極SCnの電位を第2の電位とし、続いて、第2の電位から第3の電位まで上昇する第2の傾斜波形電圧を走査電極SC1〜走査電極SCnに印加する。
すなわち、上述した説明では、維持パルスの発生が終了した後の維持期間の最後の期間において、電圧0(V)から電圧Versまで上昇する消去ランプ電圧L3を走査電極SC1〜走査電極SCnに印加し、続いて、走査電極SC1〜走査電極SCnの電位をベース電位とし、続いて、電圧Vscを走査電極SC1〜走査電極SCnに印加し、続いて、電圧Vscから電圧Vr2まで上昇する消去ランプ電圧L5を走査電極SC1〜走査電極SCnに印加する。
そして、本実施の形態では、第2の電位は第1の電位以下の電位に設定し、第3の電位は第1の電位よりも高い電位に設定する。
すなわち、上述した説明では、電圧Vsc≦電圧Vers<電圧Vr2とする。
これにより、各放電セルで、1回目の消去放電を発生する際の放電開始電圧に差があり、1回目の消去放電の放電発生量にばらつきが生じたとしても、2回目の消去放電を発生することで、1回目の消去放電に2回目の消去放電を加えたときの放電発生量を互いにほぼ同等にすることができる。したがって、高精細化によって微細化された放電セルを有するパネル10においても、消去放電の放電発生量を、各放電セルで、互いにほぼ同等にすることができ、消去動作を適正に行って壁電荷の調整を適正に行うことができるので、消去動作以降の初期化動作および書込み動作を安定に行うことが可能となる。
さらに、電圧Vr2を適切な電圧値に設定することで、安定した書込み放電を発生するために必要な書込みパルス(振幅)の大きさを低減しつつ、良好なコントラストの画像をパネル10に表示して、プラズマディスプレイ装置における画像表示品質を向上することが可能となる。
なお、本実施の形態では、ベース電位を0(V)とする構成を説明したが、本発明においてベース電位は0(V)に限定されるものではない。本発明において、ベース電位は、駆動電圧をパネル10に印加するときの基準となる電位のことである。
なお、本実施の形態では、第1の傾斜波形電圧が第1の電位に到達した後、走査電極SC1〜走査電極SCnの電位を一旦ベース電位まで下げる構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、第1の傾斜波形電圧が第1の電位に到達した後、走査電極SC1〜走査電極SCnの電位を第1の電位から第2の電位まで低下し、その後、第2の傾斜波形電圧を印加する構成であってもよい。
なお、本発明における全セル初期化波形は、何ら実施の形態に示した波形に限定されるものではない。全セル初期化波形は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する波形であればどのような波形であってもかまわない。
また、本実施の形態では、選択初期化期間に発生する選択初期化波形(下りランプ電圧L4)を全て同じ勾配で発生する構成を説明したが、本発明は、選択初期化波形を何らこの波形形状に限定するものではない。選択初期化波形は、直前の維持期間に維持放電を発生した放電セルだけに初期化放電を発生する波形であればどのような波形形状であってもかまわない。例えば、選択初期化波形を複数の期間に分け、各期間で勾配を変えて選択初期化波形を発生してもよい。
例えば、走査電極22への印加電圧を、放電が発生するまで(例えば、電圧0(V)から−100(V))まで)は比較的急峻な勾配(例えば、−8V/μsec)で下降し、それ以降(例えば、−100(V)から−135(V)まで)はやや緩やかに(例えば、−2.5V/μsecの勾配で)下降し、最後に(例えば、−135(V)から−160(V)まで)は比較的緩やかな勾配(例えば、−1.0V/μsec)で下降して選択初期化波形を発生してもよい。このような構成であっても、上述と同様の効果を得ることができる。また、この構成では、選択初期化波形の発生に要する期間を下りランプ電圧L4を発生するときと比較して短縮できるという効果も得ることができる。
なお、本実施の形態では、1フィールドの先頭サブフィールド(サブフィールドSF1)を全セル初期化サブフィールドとし、それ以降のサブフィールド(例えば、サブフィールドSF2〜サブフィールドSF8)を選択初期化サブフィールドとする構成を説明したが、本発明は何らこの構成に限定されるものではない。全セル初期化サブフィールドはサブフィールドSF2、あるいはそれ以降のサブフィールドであってもよい。
なお、図6に示したタイミングチャートは本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらのタイミングチャートに限定されるものではない。
なお、本実施の形態においては、1つのフィールドを8つのサブフィールドで構成する例を説明した。しかし、本発明は1フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数を8よりも多くすることで、パネル10に表示できる階調の数をさらに増加することができる。
また、本実施の形態においては、サブフィールドの輝度重みを「2」のべき乗とし、サブフィールドSF1からサブフィールドSF8の各サブフィールドの輝度重みを(1、2、4、8、16、32、64、128)に設定する例を説明した。しかし、各サブフィールドに設定する輝度重みは、何ら上記の数値に限定されるものではない。例えば、(1、2、3、7、12、31、50、98)等として階調を決めるサブフィールドの組み合わせに冗長性を持たせることにより、動画擬似輪郭の発生を抑制したコーディングが可能となる。1フィールドを構成するサブフィールドの数や、各サブフィールドの輝度重み等は、パネル10の特性やプラズマディスプレイ装置1の仕様等に応じて適宜設定すればよい。
なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
なお、本実施の形態では、1画素をR、G、Bの3色の放電セルで構成する例を説明したが、1画素を4色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
なお、上述した駆動回路は一例を示したものであり、駆動回路の構成は上述した構成に限定されるものではない。
なお、本発明における実施の形態は、走査電極SC1〜走査電極SCnを第1の走査電極グループと第2の走査電極グループとに分割し、書込み期間を、第1の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第1の書込み期間と、第2の走査電極グループに属する走査電極のそれぞれに走査パルスを印加する第2の書込み期間とで構成する、いわゆる2相駆動によるパネルの駆動方法にも適用させることができる。
なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても有効である。
なお、本実施の形態において示した具体的な各数値、例えば、上りランプ電圧L1、下りランプ電圧L2、消去ランプ電圧L3、下りランプ電圧L4、消去ランプ電圧L5の各傾斜波形電圧の勾配等は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
本発明は、高精細化されたパネルにおいても、壁電荷の調整を適正に行って安定した書込み動作を行い、画像表示品質を向上することができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
1 プラズマディスプレイ装置
10 パネル
21 前面基板
22 走査電極
23 維持電極
24 表示電極対
25,33 誘電体層
26 保護層
31 背面基板
32 データ電極
34 隔壁
35 蛍光体層
41 画像信号処理回路
42 データ電極駆動回路
43 走査電極駆動回路
44 維持電極駆動回路
45 制御信号発生回路
50 維持パルス発生回路
51 初期化波形発生回路
52 走査パルス発生回路
53,54,55 ミラー積分回路
Q1,Q2,Q3,Q4,Q5,Q6,QH1〜QHn,QL1〜QLn スイッチング素子
C1,C2,C3,C31 コンデンサ
Di31 ダイオード
R1,R2,R3 抵抗
L1 上りランプ電圧
L2,L4 下りランプ電圧
L3,L5 消去ランプ電圧

Claims (4)

  1. 複数の走査電極を有するプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法による駆動電圧を発生して前記走査電極に印加する走査電極駆動回路とを備え、
    前記走査電極駆動回路は、
    前記維持期間の最後に、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を前記走査電極に印加し、
    続いて前記走査電極の電位を前記第1の電位以下の第2の電位とし、
    続いて前記第2の電位から前記第1の電位よりも高い第3の電位まで上昇する第2の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とするプラズマディスプレイ装置。
  2. 前記走査電極駆動回路は、
    前記第1の傾斜波形電圧が前記第1の電位に到達した後、
    前記走査電極の電位を一旦前記ベース電位とし、その後、前記走査電極の電位を前記ベース電位から前記第2の電位とし、
    続いて前記第2の電位から前記第3の電位まで上昇する前記第2の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とする請求項1に記載のプラズマディスプレイ装置。
  3. 複数の走査電極を有するプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド内に複数設けて階調表示するサブフィールド法により駆動するプラズマディスプレイパネルの駆動方法であって、
    前記維持期間の最後に、ベース電位から第1の電位まで上昇する第1の傾斜波形電圧を前記走査電極に印加し、
    続いて前記走査電極の電位を前記第1の電位以下の第2の電位とし、
    続いて前記第2の電位から前記第1の電位よりも高い第3の電位まで上昇する第2の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 前記第1の傾斜波形電圧が前記第1の電位に到達した後、
    前記走査電極の電位を一旦前記ベース電位とし、その後、前記走査電極の電位を前記ベース電位から前記第2の電位とし、
    続いて前記第2の電位から前記第3の電位まで上昇する前記第2の傾斜波形電圧を前記走査電極に印加する
    ことを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動方法。
JP2012527586A 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Pending JPWO2012017633A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010173353 2010-08-02
JP2010173353 2010-08-02
PCT/JP2011/004311 WO2012017633A1 (ja) 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Publications (1)

Publication Number Publication Date
JPWO2012017633A1 true JPWO2012017633A1 (ja) 2013-10-03

Family

ID=45559155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527586A Pending JPWO2012017633A1 (ja) 2010-08-02 2011-07-29 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US20130222358A1 (ja)
JP (1) JPWO2012017633A1 (ja)
KR (1) KR20130030813A (ja)
CN (1) CN103038810A (ja)
WO (1) WO2012017633A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) * 2000-06-06 2001-12-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006171732A (ja) * 2004-12-18 2006-06-29 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2006350330A (ja) * 2005-06-13 2006-12-28 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2010107547A (ja) * 2008-10-28 2010-05-13 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590047B1 (ko) * 2004-10-19 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100811603B1 (ko) * 2005-10-18 2008-03-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
EP1879168A4 (en) * 2006-02-28 2009-12-02 Panasonic Corp DRIVE PROCESS FOR A PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE
WO2008059735A1 (fr) * 2006-11-15 2008-05-22 Panasonic Corporation Procédé de contrôle d'écran plasma et dispositif d'affichage plasma

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) * 2000-06-06 2001-12-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006171732A (ja) * 2004-12-18 2006-06-29 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2006350330A (ja) * 2005-06-13 2006-12-28 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法
JP2010107547A (ja) * 2008-10-28 2010-05-13 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
CN103038810A (zh) 2013-04-10
WO2012017633A1 (ja) 2012-02-09
US20130222358A1 (en) 2013-08-29
KR20130030813A (ko) 2013-03-27

Similar Documents

Publication Publication Date Title
JP5169960B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5146458B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5092501B2 (ja) プラズマディスプレイ装置
JP2010019961A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5251971B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5252095B2 (ja) プラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011059551A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010019960A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304