JP2006171732A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】低階調表現力を向上させるようにしたプラズマディスプレイ装置及びその駆動方法を提供する。
【解決手段】上部基板上に平行に形成された複数の走査電極および維持電極と、下部基板上に前記走査電極および維持電極と交差するように形成された複数のアドレス電極と、を備え、前記電極の交差部に形成された放電セルを複数のサブフィールドに時分割駆動するプラズマディスプレイパネルと；最小輝度値を有するｎ番目のサブフィールドにおいては、前記走査電極に放電セルを初期化するためのリセットパルス、及び前記放電セルを選択するための走査パルスを印加した後、維持放電を行う維持パルスを省き、（ｎ＋１）番目のサブフィールドにおいては、前記走査電極に低階調用のリセットパルスを印加する制御部と；を含む。
【選択図】図１０

Description

本発明は、低階調表現力を向上させるようにしたプラズマディスプレイ装置及びその駆動方法に関する。

一般に、プラズマディスプレイパネル（Plasma Display Panel：以下、「ＰＤＰ」という）は、Ｈｅ＋Ｘｅ、Ｎｅ＋ＸｅまたはＨｅ＋Ｘｅ＋Ｎｅの不活性混合ガスの放電時に発生する１４７ｎｍの紫外線によって蛍光体を発光させることにより、文字またはグラフィックを含む画像を表示する。このようなＰＤＰは薄膜化と大型化が容易であるうえ、最近の技術開発に負って向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは放電時に壁電荷が表面に蓄積され、放電により発生するスパッタリングによる電極の損傷を防止することから、低電圧駆動と長寿命の利点を有する。

図１は、従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す図である。

図１を参照すれば、３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成された走査電極Ｙ及び維持電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘと、を備える。走査電極Ｙと維持電極Ｚのそれぞれは、透明電極１２Ｙ，１２Ｚと、透明電極１２Ｙ，１２Ｚの線幅よりも狭い線幅を有し、透明電極の一側縁に形成される金属バス電極１３Ｙ，１３Ｚと、を含む。

透明電極１２Ｙ，１２Ｚは、通常インジウムスズ酸化物（Indium-Tin-Oxide：ＩＴＯ）よりなり、上部基板１０上に形成される。金属バス電極１３Ｙ，１３Ｚは、通常クロムＣｒなどの金属よりなり、透明電極１２Ｙ，１２Ｚ上に形成され、高抵抗の透明電極１２Ｙ，１２Ｚによる電圧降下を減らす役割を果す。走査電極Ｙと維持電極Ｚが平行に配設された上部基板１０には上部誘電体層１４と保護膜１６が積層される。上部誘電体層１４にはプラズマ放電時に発生した壁電荷が蓄積される。保護膜１６は、プラズマ放電時に発生したスパッタリングによる上部誘電体層１４の損傷を防止すると共に、２次電子の放出効率を高める。この保護膜１６としては通常酸化マグネシウム（ＭｇＯ）が用いられる。

アドレス電極Ｘが形成された下部基板１８上には、下部誘電体層２２と隔壁２４が形成され、下部誘電体層２２と隔壁２４の表面には、蛍光体層２６が塗布される。アドレス電極Ｘは走査電極Ｙ及び維持電極Ｚと交差するように形成される。隔壁２４は、アドレス電極Ｘと並んで形成され、放電によって生成された紫外線及び可視光が隣接する放電セルに漏洩することを防止する。蛍光体層２６は、プラズマ放電時に発生した紫外線によって励起し、赤色、緑または青色のいずれか一つの可視光線を発生させる。上／下部基板１０，１８と隔壁２４との間に設けられた放電空間には、不活性混合ガスが注入される。

ＰＤＰは、画像の階調を具現するために、１フレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動を行う。各サブフィールドは、全画面を初期化するためのリセット期間と、走査ラインを選択し、選択済み走査ラインからセルを選択するためのアドレス期間と、放電回数によって階調を具現する維持期間と、に分けられる。

ここで、リセット期間は、立上りランプ波形が供給されるセットアップ期間と立下りランプ波形が供給されるセットダウン期間とに分けられる。例えば、２５６階調で画像を表示しようとする場合、図２のように１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は、８つのサブフィールドＳＦ１〜ＳＦ８に分けられる。さらに、８つのサブフィールドＳＦ１〜ＳＦ８のそれぞれは、前述したようにリセット期間とアドレス期間と維持期間とに分けられる。各サブフィールドのリセット期間とアドレス期間は各サブフィールド毎に同じである一方、維持期間は各サブフィールドにおいて２^ｎ(ｎ＝０，１，２，３，４，５，６，７)の割合で増加する。

図３は、２つのサブフィールドに供給されるＰＤＰの駆動波形を示す図である。

図３を参照すれば、ＰＤＰは、全画面を初期化するためのリセット期間と、セルを選択するためのアドレス期間と、選択済みセルの放電を維持するための維持期間と、に分けられて駆動される。

リセット期間において、セットアップ期間にはすべての走査電極Ｙに立上りランプ波形Ｒａｍｐ−Ｕｐが同時に印加される。この立上りランプ波形Ｒａｍｐ−Ｕｐによって全画面のセル内では微弱な放電が起こり、セル内で壁電荷が生成される。セットダウン期間には、立上りランプ波形Ｒａｍｐ−Ｕｐが供給された後、立上りランプ波形Ｒａｍｐ−Ｕｐのピーク電圧よりも低い正極性の電圧から立ち下がる立下りランプ波形Ｒａｍｐ−Ｄｏｗｎが走査電極Ｙに同時に印加される。立下りランプ波形Ｒａｍｐ−Ｄｏｗｎは、セル内で微弱な消去放電を起こすことにより、セットアップ放電によって生成された壁電荷及び空間電荷のうちから不要電荷を消去し、全画面のセル内にアドレス放電に必要な壁電荷を一様に残留させる。

アドレス期間では、負の走査パルスｓｃａｎが走査電極Ｙに順次に印加されると共に、アドレス電極Ｘに正のデータパルスｄａｔａが印加される。この走査パルスｓｃａｎとデータパルスｄａｔａの電圧差とリセット期間に生成された壁電圧が加えられることにより、データパルスｄａｔａが印加されるセル内でアドレス放電が発生する。アドレス放電によって選択されたセル内には壁電荷が生成される。

一方、セットダウン期間とアドレス期間中に維持電極Ｚには維持電圧レベルＶｓの正の直流電圧が供給される。

維持期間では、維持パルスｓｕｓが走査電極Ｙと維持電極Ｚに交互に印加される。すると、アドレス放電によって選択されたセルでは、セル内の壁電圧と維持パルスｓｕｓが加えられることにより、各維持パルスｓｕｓが印加される度に、維持放電が走査電極Ｙと維持電極Ｚとの間で面放電形態で発生する。維持期間は、階調表現を行うための放電のためにすべてのサブフィールドに必須に含まれる期間である。階調表現は、輝度の加重値が相異なるサブフィールドの放電により行われる。例えば、ブラック(黒色)ではない最小の輝度を表現するためには、最小の加重値を有するサブフィールドのみを放電させる。

図４は、最小の輝度を表現するための駆動波形を示す図である。

図４を参照すれば、ｎ番目のサブフィールドは最小の加重値を有するサブフィールドであって、最小の輝度を表現するためにｎ番目のサブフィールドのみを放電する。

図４に示した駆動波形を放電電圧曲線を用いて説明すると、次のようになる。電圧曲線は放電発生の原理及び電圧マージンを測定するための方法に利用される。

図５を参照すれば、電圧曲線の内部の六角形領域は放電セル内部の壁電荷が分布する地域であって、この地域内では放電が発生しない。そして、Ｙ（−）は走査電極Ｙに負極性の電圧の印加時に壁電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）のそれぞれは、走査電極Ｙまたは維持電極Ｚに負または正極性の電圧の印加時に壁電圧が動く方向を示す。

そして、電圧曲線グラフの第１の象限(quadrant)の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘと走査電極Ｙ間における放電開始電圧を示す。換言すれば、電圧曲線グラフの第１の象限の対向放電領域を示す直線は、アドレス電極Ｘと走査電極Ｙ間の放電開始電圧だけの長さに設定される。そして、電圧曲線グラフの第１の象限の面放電領域に表示されるＶｔｚｙは、維持電極Ｚと走査電極Ｙ間における放電開始電圧を示す。同様に、Ｖｔｘｚ，Ｖｔｚｘ，Ｖｔｙｚ，Ｖｔｙｘのそれぞれも電極間の放電開始電圧を示す。

図４による駆動波形が印加される場合、ｎ番目のサブフィールドでアドレス放電が起きた放電セルにおける壁電圧は、図６の如くグラフの第３の象限に位置する。その後、図４に示すように、走査電極Ｙに正の維持パルスが印加されれば、第３の象限に位置している壁電荷の電圧と正の維持パルスの電圧とが加算され、その電圧値は、図６のようにグラフの第３の象限に位置している面放電領域を経由（すなわち、Ｙ（＋）側に移動）して移動する。このとき、放電セルでは走査電極Ｙと維持電極Ｚとの間で維持放電が発生する。

維持放電が発生後、壁電圧は図７のようにグラフの第１の象限に位置する。そして、維持電極Ｚに印加される正の維持パルスにより、第１の象限に位置している壁電荷の電圧と正の維持パルスの電圧とが加算され、その電圧値は、図７のように第１の象限に位置している面放電領域を経由（すなわち、Ｚ（＋）側に移動）して移動する。このとき、放電セルでは維持電極Ｙと走査電極Ｙとの間で維持放電が発生する。維持放電の終了後、壁電圧は図７のようにグラフの第３の象限であるポイントＡ０に位置することになる。(すなわち、維持電極Ｚに最後の維持パルスが印加されたからである。)

維持期間以後にリセット期間の初期には立上りランプ波形が印加される。

図８を参照すれば、セットアップ期間に走査電極Ｙに立上りランプ波形Ｒａｍｐ−Ｕｐが供給されると、セル電圧はＡ０からＹ（＋）側に移動して走査電極Ｙと維持電極Ｚ間の放電開始電圧であるＶｔｙｚの境界面に到達する。セル電圧がグラフの第３の象限の面放電領域の境界値に到達すると、走査電極Ｙと維持電極Ｚとの間で面放電が発生する。立上りランプ波形Ｒａｍｐ−ＵｐはＶｙの電圧まで印加され続ける。しかしながら、面放電の発生後には、壁電圧の影響下でセル内の電圧の絶対値は、Ｖｙの電圧だけ変わらず、放電開始電圧Ｖｆである面放電領域の境界に沿って降下する。これは、面放電が発生している走査電極Ｙと維持電極Ｚとの間では電圧差が生じないが、走査電極Ｙに蓄積される負（−）の電荷が原因でアドレス電極Ｘとの電位差が加えられることを意味する。

このようにセル電圧が面放電領域の境界値に沿って移動することは、放電が行われたことを意味する。よって、壁電圧は、壁電荷の生成によって勾配１／２をもってＡ１からＣ１に変わる。

一方、第３の象限の面放電領域の境界値に沿って変化するセル電圧が走査電極Ｙと維持電極Ｚ間の放電開始電圧であるポイントＦまで達すると、走査電極Ｙとアドレス電極Ｘとの間で対向放電が起こる。

走査電極Ｙに立上りランプ波形が印加され続ける間、セル電圧はポイントＦを通って走査電極Ｙと維持電極Ｚ間の対向放電領域の境界面に沿って移動し、ポイントＡ２に変化する。対向放電が起こる時点からは放電空間で面放電と対向放電が同時に起こり、アドレス電極Ｘにも壁電荷が形成されることから、壁電圧は勾配１をもってＣ１からＣ２に変化する。

図９を参照すれば、走査電極Ｙに立上りランプ波形Ｒａｍｐ−Ｕｐの次の立下りランプ波形Ｒａｍｐ−Ｄｏｗｎが印加されれば、ポイントＡ２に位置しているセル電圧はＹ（−）方向に変化し、このとき、維持電極Ｚに印加される正極性の電圧Ｖｚによる変化量であるＡ２からＡ３へのベクトルが加えられた場合、放電開始電圧になる時点で走査電極Ｙと維持電極Ｚ間で放電が発生する。このとき、ポイントＡ４で発生する放電により壁電荷が変化し、このため壁電圧はポイントＣ２からＣ３に変わる。セル電圧は、連続的に印加される立下りランプ波形Ｒａｍｐ−Ｄｏｗｎによって走査電極Ｙと維持電極Ｚ間の面放電領域に沿ってＸ（＋）方向に上昇し、ポイントＦ'において走査電極Ｙとアドレス電極Ｘとの間で対向放電を起こす。走査電極Ｙとアドレス電極Ｘとの間で対向放電が発生すると、壁電圧は、勾配１でポイントＣ３からＡ０に変わる。

このように従来のＰＤＰの駆動方法によれば、最小階調表現を行う過程においてさえも、階調の表現に算出された維持放電を必要とするうえ、アドレス期間とリセット期間にも放電が発生するようになる。図４に示した光波形から明らかなように、最小の階調表現のためのフレームにもアドレス期間、維持期間及び次のフレームのリセット期間で発生する放電による光量が加えられることにより、低階調表現力が低下する。このように低階調表現力が劣化すると、低階調と高階調の対比に対するコントラストも低下するという問題点が発生する。

本発明は、かかる従来の問題点及び欠点を解決するためのもので、その目的は、低階調表現力を向上させるようにしたプラズマディスプレイ装置及びその駆動方法を提供することにある。

本発明に係るプラズマディスプレイ装置は、上部基板上に平行に形成された複数の走査電極および維持電極と、下部基板上に前記走査電極および維持電極と交差するように形成された複数のアドレス電極と、を備え、前記電極の交差部に形成された放電セルを複数のサブフィールドに時分割駆動するプラズマディスプレイパネルと；最小輝度値を有するｎ番目のサブフィールドにおいては、前記走査電極に放電セルを初期化するためのリセットパルス、及び前記放電セルを選択するための走査パルスを印加した後、維持放電を行う維持パルスを省き、（ｎ＋１）番目のサブフィールドにおいては、前記走査電極に低階調用のリセットパルスを印加する制御部と；を含むことを特徴とする 。

本発明に係るＰＤＰの駆動方法によれば、最小輝度値を有するサブフィールドの維持期間を省き、アドレス期間で発生する光量と次サブフィールドのリセット期間で発生する光量だけで最小輝度値の階調を表現できるようになるので、低階調表現力を高めることができる。

以下、図１０〜図１９を参照して本発明の好適な実施例について説明する。

図１０は、本発明の第１の実施例に係るＰＤＰの低階調表現のための駆動方法を示す駆動波形である。

図１０を参照すれば、本発明の第１の実施例に係るＰＤＰの低階調表現方法は、最小輝度値を有するｎ番目のサブフィールド期間において、走査電極Ｙに走査パルスを印加する段階と、アドレス電極にデータパルスを印加する段階と、次の（ｎ＋１）番目のサブフィールド期間において走査電極にセルを初期化するためのリセットパルスを印加する段階と、を含む。

ｎ番目のサブフィールドにおけるセットアップ期間には、走査電極Ｙに正の維持電圧から電圧値が漸増する立上りランプ波形Ｒａｍｐ−Ｕｐを印加する。立上りランプ波形Ｒａｍｐ−Ｕｐは、走査電極Ｙと維持電極Ｚの放電開始電圧以上の電圧値まで印加される。走査電極Ｙに印加される立上りランプ波形Ｒａｍｐ−Ｕｐにより、対向放電開始電圧よりも低い面放電開始電圧値を有する走査電極Ｙと維持電極Ｚとの間で放電が発生する。面放電が発生することにより、走査電極Ｙと維持電極Ｚとの間には壁電荷が形成される。すなわち、走査電極Ｙには負（−）の壁電荷が形成され、維持電極Ｚには正（＋）の壁電荷が形成される。維持電極対間に外部印加電圧である立上りランプ波形Ｒａｍｐ−Ｕｐと逆極性の壁電荷が形成されることにより、セル電圧は放電開始電圧未満に低下する。立上りランプ波形Ｒａｍｐ−Ｕｐが続いて印加されることでセル電圧が再び放電開始電圧になると、放電が発生し、同時に壁電荷がさらに形成される。このような過程を繰り返す間、立上りランプ波形の印加中に、セル電圧は放電開始電圧に近い値にとどまっており、壁電荷の形成量は漸増する。

また、放電開始電圧以上の立上りランプ波形が実際に走査電極Ｙとアドレス電極Ｘとの間に印加される。このため、前記立上りランプ波形が対向放電開始電圧値に到達すれば、走査電極Ｙとアドレス電極Ｘとの間で放電が開始され、壁電荷が生成される。すなわち、走査電極Ｙには負（−）の壁電荷がさらに形成され、アドレス電極Ｘには正（＋）の壁電荷が少量形成される。

結果として、セットアップ期間後、放電セルにおいて、図１１に示すように、走査電極Ｙには多量の負（−）の壁電荷が形成され、維持電極Ｚとアドレス電極Ｘには正（＋）の壁電荷が形成される。

セットアップ期間の次のセットダウン期間には、走査電極Ｙに維持電圧から負極性の電圧まで電圧が漸減する立下りランプ波形Ｒａｍｐ−Ｄｏｗｎが印加される。立下りランプ波形が印加される間、壁電荷条件が放電セル毎にそれぞれ別々である状態で、外部印加電圧と壁電圧との和が放電開始電圧に到達したセルは、放電を開始する。立下りランプ波形が負極性の電圧まで印加される過程において、走査電極Ｙに形成された負の壁電荷と維持電極Ｚに形成された正の壁電荷とによる壁電圧の差と、走査電極Ｙに印加される負極性の電圧の和とが放電開始電圧に到達すると、放電が開始される。このとき、走査電極Ｙには正（＋）壁電荷が形成されると共に、既存の負（−）の壁電荷の量が減少し、維持電極Ｚには負（−）の壁電荷が形成されると共に、既存の少量の正（＋）の壁電荷が消去され、少量の負（−）の壁電荷が形成される。

結果として、セットダウン期間までの放電により、全セルでは、図１２に示すように、走査電極Ｙには少量の負（−）の壁電荷が形成され、維持電極Ｚには壁電荷がほとんど形成されない。さらに、アドレス電極Ｘには正（＋）の壁電荷が一様に分布している。

言い換えれば、走査電極Ｙと維持電極Ｚの間には維持電極Ｚにさらなる高い電位が形成され、アドレス電極Ｘと維持電極対の間にはアドレス電極Ｘにさらなる高い電位が形成されることにより、壁電圧は放電曲線上で第１の象限に調整される。

図１３を参照すれば、壁電圧が放電曲線上で第１の象限に調整された状態で、アドレス期間に外部印加電圧として、走査電極Ｙに負極性の電圧を、アドレス電極Ｘに正極性の電圧をそれぞれ印加すると、セル電圧は、Ｚ（＋）方向に移動するベクトル量とＹ（−）方向に移動するベクトル量とにより変わる量の和であるポイントＡ１に変わる。すなわち、第１の象限に位置した走査電極Ｙとアドレス電極Ｘ間に面放電開始電圧の境界を超えるため、放電が発生する。また、放電によって発生した壁電荷の反転により走査電極Ｙに形成される正の壁電荷とアドレス電極に形成される負の壁電荷のために、走査電極Ｙとアドレス電極Ｘ間の壁電圧の電位差は、走査電極Ｙと維持電極Ｚ間の壁電圧の電位差より２倍になる。その結果、壁電圧は、勾配１で電圧曲線上を移動し、ポイントＣ１に変わる。

ｎ番目のアドレス期間の次のサブフィールドである（ｎ＋１）番目のサブフィールドの開始期間には、電圧が基底電圧から漸増する立上りランプ波形が印加される。この立上りランプ波形Ｒａｍｐ−Ｕｐは、走査電極Ｙと維持電極Ｚ間の放電開始電圧よりも高い電圧値であるＶｙまで印加される。立上りランプ波形Ｒａｍｐ−Ｕｐの印加により、ポイントＣ１に位置したセル電圧は、図１４のようにＹ（＋）方向に移動し、走査電極Ｙと維持電極Ｚ間の面放電開始電圧であるＶｔｙｚ軸に到達する。セル電圧が面放電開始電圧になると、走査電極Ｙと維持電極Ｚ間で放電が発生する。立上りランプ波形はＶｙの電圧値まで立ち上がる。前記立上りランプ波形が面放電開始電圧に到達した後、セル電圧は、壁電荷の生成により放電開始電圧以下に低下し、さらに再び放電開始電圧に到達する。すると、弱放電が起こる。この弱放電が行われる間、セル電圧は、第３の象限の走査電極Ｙと維持電極Ｚ間の面放電境界領域に沿って変化する。セル電圧が面放電境界領域を通過する間、壁電圧は、放電による壁電荷の生成のために１／２の勾配でポイントＣ２に変わる。

セル電圧は、ポイントＦを通りながら走査電極Ｙとアドレス電極Ｘ間で対向放電領域に沿って変わる。セル電圧がポイントＦを通りながら対向放電領域を沿って変わる間、放電セル内では面放電と対向放電が発生し、壁電圧はポイントＣ２からポイントＣ３に変わる。

セットアップ期間に印加される立上りランプ波形Ｒａｍｐ−ＵｐによってポイントＡ２に移動したセル電圧は、セットダウン期間に印加される立下りランプ波形Ｒａｍｐ−Ｄｏｗｎにより、図１５のようにＹ（−）方向に移動する。セットダウン期間中に維持電極Ｚには正極性の電圧が印加される。このとき、前記正極性の電圧は維持電圧値を持つ矩形波を有する。セル電圧は、維持電極Ｚに印加される正極性の電圧によってＺ（＋）方向に変化する。結局、維持電極Ｚに印加される電圧の和と、立下りランプ波形Ｒａｍｐ−Ｄｏｗｎによる電圧変化の和とが、走査電極Ｙと維持電極Ｚ間の放電開始電圧に到達する瞬間、放電が開始される。走査電極Ｙと維持電極Ｚ間で弱放電が発生する間、壁電圧はＣ３からＣ４まで１／２の勾配をもって変化する。Ｖｙ１の電圧まで立ち下がる立下りランプ波形Ｒａｍｐ−Ｄｏｗｎにより、セル電圧は面放電領域に沿ってポイントＦ１まで上昇する。セル電圧がポイントＦ１に達すると、走査電極Ｙとアドレス電極Ｘ間では対向放電が発生し、アドレス電極Ｘにも形成される壁電荷により、壁電圧は勾配１でポイントＣ４からＣ５に変わる。

かくして、本発明に係るＰＤＰの低階調表現方法によれば、最小輝度値を有するｎ番目のサブフィールドの維持期間を省いて強放電の維持放電による光量を取り除くことができる。代わりに、弱放電のアドレス放電と、（ｎ＋１）番目のサブフィールドのリセット期間に発生する光量とを用いて最小輝度を表現することから、低階調表現力を高めることができる。実質的に既存のＰＤＰ駆動方法では最小階調の表現時に照度は３ｃｄ以上となるのに対し、本発明のＰＤＰ駆動方法では最小階調の表現時に照度は１ｃｄとなる。本発明のＰＤＰ駆動方法によれば、低階調表現力を高めることにより、コントラスト比を改善することもできる。

図１６は、本発明の第２の実施例に係るＰＤＰの低階調表現方法における駆動波形を示す図である。

図１６を参照すれば、本発明の第２の実施例に係るＰＤＰの低階調表現方法は、最小輝度値を有するｎ番目のサブフィールド期間において、走査電極Ｙに走査パルスを印加する段階と、アドレス電極にデータパルスを印加する段階と、次の（ｎ＋１）番目のサブフィールド期間において走査電極にセルを初期化するためのリセットパルスを印加する段階と、を含む。

この実施例では、上記の実施例と実質的に同じ構成については詳細な説明を省略する。

この実施例において、最小輝度値を有するｎ番目のサブフィールド期間の次の（ｎ＋１）番目のサブフィールド期間に印加される立上りランプ波形Ｒａｍｐ−Ｕｐは、基底電圧から維持電圧値まで立ち上がるランプ波形を印加する段階と、前記維持電圧値を維持する段階と、前記維持電圧値から走査電極Ｙと維持電極Ｚ間の放電開始電圧よりも高い電圧値であるＶｙまで立ち上がるランプ波形を印加する段階と、を含む。この実施例で印加される立上りランプ波形は、駆動波形の機能面からみると、第１の実施例における基底電圧からＶｙまで連続的に立ち上がるランプ波形と大差はない。しかし、第２の実施例による駆動波形は、それを具現するための回路の構成を簡単にすることができる。すなわち、維持電圧源を用いて維持電圧値までランプ波形を印加し、この電圧値にさらに電圧値を加えることにより、Ｖｙまで立ち上がるランプ波形を具現することができる。

図１７は、本発明の第３実施例による低階調の表現方法における駆動波形を示す図である。

図１７を参照すれば、本発明の第２の実施例に係るＰＤＰの低階調表現方法は、最小輝度値を有するｎ番目のサブフィールド期間において、走査電極Ｙに走査パルスを印加する段階と、アドレス電極にデータパルスを印加する段階と、次の（ｎ＋１）番目のサブフィールド期間において走査電極にセルを初期化するためのリセットパルスを印加する段階と、を含む。

最小輝度値を有するｎ番目のサブフィールドのアドレス期間が終了し、次のサブフィールドである（ｎ＋１）番目のサブフィールドのセットアップ期間が終了した後、放電セルの壁電圧は、図１５に示すポイントＣ３に位置せしめられる。

しかし、放電セルのそれぞれは、相異なるセル条件を有する。放電セルのセル条件は、作製当時の特性に起因したり、放電セルの放電回数と量による壁電荷の条件のバラツキに起因したりする。このような条件のバラツキを解消するためにリセット期間中に壁電荷条件を均一にするが、実質上すべてのセルの均一化はできない。

図１８を参照すれば、セットアップ期間の終了後、放電セルの壁電荷がＣ３に形成せずにＣ３'に形成される例が示されている。このような壁電圧条件は走査電極Ｙと維持電極Ｚとの間の放電開始電圧に極めて近づく状態である。万が一、維持電極Ｚに正極性の電圧が印加されるか、走査電極Ｙに負極性の電圧が印加されると、放電が発生するようになる。セットアップ期間以後セットダウン期間には維持電極Ｚに正極性の電圧が印加されるが、走査電極Ｙにも正極性の電圧から立ち下がるランプ波形が印加されるので、強放電は発生しない。しかし、立上りランプ波形Ｒａｍｐ−Ｕｐの印加後、立下りランプ波形Ｒａｍｐ−Ｄｏｗｎが印加される直前に、極めて短い時間に限って走査電極Ｙには電圧が印加されず、維持電極Ｚに正極性の電圧が先に印加されることがある。この場合、ポイントＣ３'に位置した壁電圧が、維持電極Ｚに印加される正極性の電圧によって瞬間的に走査電極Ｙと維持電極Ｚ間の放電開始電圧を超えることになり、強放電が発生する。このような現象は、パネル特性や放電セルのバラツキに起因するもので、結果として誤放電につながる。

よって、第３の実施例に係るＰＤＰの低階調表現方法において、最小の輝度値を有するｎ番目のサブフィールドの次の（ｎ＋１）番目のサブフィールドのセットダウン期間に維持電極に正極性の電圧を印加する方法は、セットアップ期間の後半部に維持電極Ｚの電圧をフローティングする段階と、維持電極Ｚに維持電圧値の矩形波を印加する段階と、を含む。このように維持電圧値の矩形波を即時印加せずに電圧をフローティングした状態で印加すると、パネルの特性によりセットアップ期間からセットダウン期間に変わる瞬間に生じる強放電を抑えることができ、その結果、誤放電を防止することができる。

図１９は、本発明の第４の実施例に係るＰＤＰの低階調表現方法を示す図である。

図１９を参照すれば、本発明の第４の実施例に係るＰＤＰの低階調表現方法は、最小輝度値を有するｎ番目のサブフィールド期間において、走査電極Ｙに走査パルスを印加する段階と、アドレス電極にデータパルスを印加する段階と、次の（ｎ＋１）番目のサブフィールド期間において走査電極にセルを初期化するためのリセットパルスを印加する段階と、を含む

この実施例において、セットアップ期間からセットダウン期間に変わる瞬間に維持電極に正極性の電圧を印加する方法は、セットアップ期間の後半部に補助の立上り波形である立上りランプ波形Ｒａｍｐ−Ｕｐを印加する段階と、セットダウン期間の開始時点に維持電圧値の矩形波を印加する段階と、を含む。

セットアップ期間の後半部に補助の立上り波形である立上りランプ波形Ｒａｍｐ−Ｕｐを印加することにより、第３の実施例と同様に、強放電の発生を抑え、さらに誤放電を防止することができる。

セットアップ期間の後半部に印加される立上りランプ波形Ｒａｍｐ−Ｕｐは、強放電の発生を防止できる勾配を有するように設定される。

従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。 プラズマディスプレイパネルの１フレームを示す図である。 サブフィールド期間中に電極に供給される駆動波形を示す図である。 従来の最小の階調値を表現するための駆動波形を示す図である。 アドレス放電が発生した放電セルにおける壁電圧の位置を示す図である。 走査電極Ｙに維持パルスが印加される場合に維持放電が発生する過程を示す図である。 維持電極に維持パルスが印加される場合に維持放電が発生する過程を示す図である。 セットアップ期間のセル電圧及び壁電圧の変化を示す図である。 セットダウン期間のセル電圧及び壁電圧の変化を示す図である。 本発明の第１の実施例による駆動波形を示す図である。 第１の実施例による駆動波形によるセットアップ期間後の壁電圧分布を概略的に示した図である。 第１の実施例による駆動波形によるセットダウン期間後の壁電圧分布を概略的に示した図である。 第１実施例による駆動波形によるアドレス期間中のセル電圧及び壁電圧の駆動波形を示す図である。 第１の実施例による駆動波形によるセットアップ期間中のセル電圧及び壁電圧の駆動波形を示す図である。 第１の実施例による駆動波形によるセットダウン期間中のセル電圧及び壁電圧の駆動波形を示す図である。 本発明の第２の実施例による駆動波形を示す図である。 本発明の第３の実施例による駆動波形を示す図である。 リセット期間に強放電が発生することを示す図である。 本発明の第４の実施例による駆動波形を示す図である。

Claims (20)

1. 上部基板上に平行に形成された複数の走査電極および維持電極と、下部基板上に前記走査電極および維持電極と交差するように形成された複数のアドレス電極と、を備え、前記電極の交差部に形成された放電セルを複数のサブフィールドに時分割駆動するプラズマディスプレイパネルにおいて、
   最小輝度値を有するｎ番目のサブフィールドは、前記走査電極に放電セルを初期化するためのリセットパルス、及び前記放電セルを選択するための走査パルスを印加した後、維持放電を行う維持パルスを省き、
   （ｎ＋１）番目のサブフィールドは、前記走査電極に低階調用のリセットパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記ｎ番目のサブフィールドにおいて、前記リセットパルスは、
   維持電圧値の第１の電圧レベルから放電開始電圧以上の電圧値としての第２の電圧レベルまで電圧が漸増する立上りランプ波形と、
   前記立上りランプ波形に続き、前記第１の電圧レベルから負極性の電圧値が第３の電圧レベルまで電圧が漸減する立下りランプ波形と、を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記（ｎ＋１）番目のサブフィールドにおいて、前記走査電極に印加される低階調用のリセットパルスは、
   基底電圧から第２の電圧レベルまで電圧値が漸増する立上り波形と、
   第１の電圧レベルから第３の電圧レベルまで電圧値が漸減する立下り波形と、を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
4. 前記（ｎ＋１）番目のサブフィールドにおいて、前記低階調用のリセットパルスは、
   基底電圧から前記第１の電圧レベルまで電圧値が漸増する立上り波形と、
   前記第１の電圧レベルを実質的に維持する波形と、
   前記第１の電圧レベルから第２の電圧レベルまで電圧値が漸増する立上り波形と、を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
5. 前記立下り波形を印加中に、前記維持電極に正極性の電圧をさらに印加することを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
6. 前記正極性の電圧は、維持電圧値であることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
7. 前記（ｎ＋１）番目のサブフィールド中に、前記維持電極に前記正極性の電圧をさらに印加する段階は、
   前記立上り波形の後半部に基底電圧で電圧をフローティングする段階と、
   前記フローティング電圧に続き、前記正極性の電圧を印加する段階と、を含むことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
8. 前記（ｎ＋１）番目のサブフィールド中に、前記維持電極に前記正極性の電圧をさらに印加する段階は、
   前記走査電極に印加される立上り波形の後半部に、前記維持電極に補助の立上り波形をさらに印加する段階と、
   前記補助の立上り波形に続き、前記維持電極に前記正極性の電圧を印加する段階と、を含むことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
9. 前記補助の立上り波形は、基底電圧から前記維持電圧値よりも低い電圧まで電圧が漸増することを特徴とする請求項８記載のプラズマディスプレイパネルの駆動方法
10. 上部基板上に平行に形成された複数の走査電極および維持電極と、下部基板上に前記走査電極および維持電極と交差するように形成された複数のアドレス電極と、を備え、前記電極の交差部に形成された放電セルを複数のサブフィールドに時分割駆動するプラズマディスプレイパネルと；
    最小輝度値を有するｎ番目のサブフィールドにおいては、前記走査電極に放電セルを初期化するためのリセットパルス、及び前記放電セルを選択するための走査パルスを印加した後、維持放電を行う維持パルスを省き、（ｎ＋１）番目のサブフィールドにおいては、前記走査電極に低階調用のリセットパルスを印加する制御部と；を含むことを特徴とするプラズマディスプレイ装置。
11. 前記ｎ番目のサブフィールドにおいて、前記リセットパルスは、
    維持電圧値の第１の電圧レベルから放電開始電圧以上の電圧値としての第２の電圧レベルまで電圧が漸増する立上りランプ波形と、
    前記立上りランプ波形に続き、前記第１の電圧レベルから負極性の電圧値が第３の電圧レベルまで電圧が漸減する立下りランプ波形と、を含むことを特徴とする請求項１０記載のプラズマディスプレイ装置。
12. 前記（ｎ＋１）番目のサブフィールドにおいて、前記走査電極に印加される低階調用のリセットパルスは、
    基底電圧から第２の電圧レベルまで電圧値が漸増する立上り波形と、
    第１の電圧レベルから第３の電圧レベルまで電圧値が漸減する立下り波形と、を含むことを特徴とする請求項１０記載のプラズマディスプレイ装置。
13. 前記（ｎ＋１）番目のサブフィールドにおいて、前記低階調用のリセットパルスは、
    基底電圧から前記第１の電圧レベルまで電圧値が漸増する立上り波形と、
    前記第１の電圧レベルを実質的に維持する波形と、
    前記第１の電圧レベルから第２の電圧レベルまで電圧値が漸増する立上り波形と、を含むことを特徴とする請求項１０記載のプラズマディスプレイ装置。
14. 前記立下り波形を印加中に、前記維持電極には、正極性の電圧が印加されることを特徴とする請求項１１記載のプラズマディスプレイ装置。
15. 前記正極性の電圧は、維持電圧値であることを特徴とする請求項１４記載のプラズマディスプレイ装置。
16. 前記（ｎ＋１）番目のサブフィールド中に、前記制御部は、
    前記立上り波形の後半部に基底電圧で電圧をフローティングし、前記フローティング電圧に続き、前記正極性の電圧を印加することを特徴とする請求項１４記載のプラズマディスプレイ装置。
17. 前記制御部は、
    前記走査電極に印加される立上り波形の後半部に前記維持電極に補助の立上り波形をさらに印加し、
    前記補助の立上り波形に続き、前記維持電極に前記正極性の電圧を印加することを特徴とする請求項１４記載のプラズマディスプレイ装置。
18. 前記補助の立上り波形は、基底電圧から前記維持電圧値よりも低い電圧まで電圧が漸増することを特徴とする請求項１７記載のプラズマディスプレイ装置。
19. 上部基板上に平行に形成された複数の走査電極および維持電極と、下部基板上に前記走査電極および維持電極と交差するように形成された複数のアドレス電極と、を備え、前記電極の交差部に形成された放電セルを複数のサブフィールドに時分割駆動するプラズマディスプレイパネルと；
    最小輝度値を有するｎ番目のサブフィールドにおいては、前記走査電極に放電セルを初期化するためのリセットパルス、及び前記放電セルを選択するための走査パルスを印加した後、維持放電を行う維持パルスを省き、（ｎ＋１）番目のサブフィールドにおいては、前記走査電極に低階調用のリセットパルスを印加する制御部と；を含み、
    前記維持電極には、前記走査電極に印加される立上り波形の後半部に補助の立上り波形がさらに印加され、前記補助の立上り波形に続き、前記正極性の電圧が印加されることを特徴とするプラズマディスプレイ装置。
20. 前記補助の立上り波形は、基底電圧から前記維持電圧値よりも低い電圧まで電圧が漸増することを特徴とする請求項１９記載のプラズマディスプレイ装置。