KR100533729B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100533729B1
KR100533729B1 KR10-2003-0086384A KR20030086384A KR100533729B1 KR 100533729 B1 KR100533729 B1 KR 100533729B1 KR 20030086384 A KR20030086384 A KR 20030086384A KR 100533729 B1 KR100533729 B1 KR 100533729B1
Authority
KR
South Korea
Prior art keywords
discharge
pulse
voltage
period
cell
Prior art date
Application number
KR10-2003-0086384A
Other languages
English (en)
Other versions
KR20050052819A (ko
Inventor
김민수
김원재
조기덕
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0086384A priority Critical patent/KR100533729B1/ko
Publication of KR20050052819A publication Critical patent/KR20050052819A/ko
Application granted granted Critical
Publication of KR100533729B1 publication Critical patent/KR100533729B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 휘점 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 셋업기간동안 주사전극들에 상승 램프파형을 인가하는 단계와, 상승 램프파형에 의하여 방전셀들에서 면방전 형태의 방전이 일어날 수 있도록 셋업기간동안 유지전극들에 오방전 방지펄스를 인가하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 휘점 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
여기서, 서스테인 기간의 방전 발생원리 및 초기화기간의 벽전하 초기화원리를 도 4와 같은 육각형 형태의 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선(Vt close curve)은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.
도 4에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀 전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 그리고, Y(-)는 주사전극(Y)에 부극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 주사전극(Y), 어드레스전극(X) 및 유지전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.
그리고, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 VtXY는 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 다시 말하여, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 주사전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 VtZY는 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, VtXZ, VtZX, VtYZ, VtYX 각각도 전극들간의 방전개시전압을 나타낸다.
서스테인 기간의 동작과정을 설명하면, 어드레스 방전이 발생된 방전셀들에서 벽전하들은 도 4와 같이 그래프의 3사분면에 위치된다. 이후, 도 3과 같이 주사전극(Y)에 정극성의 서스테인 펄스가 인가되면 3사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 5와 같이 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 발생된다.
서스테인 방전이 발생된 후 벽전하들은 도 6과 같이 그래프의 1사분면에 위치된다. 이후, 유지전극(Z)에 정극성의 서스테인 펄스가 인가되면 1사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 6과 같이 그래프의 1사분면에 위치된 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 유지전극(Z)과 주사전극(Y)간에 서스테인 방전이 발생된다. 실제, 서스테인 기간에는 도 5 및 도 6과 같은 과정을 반복하면서 소정횟수의 서스테인 방전을 일으킨다.
서스테인방전이 완료된 후에 벽전하들은 도 7과 같이 그래프의 1사분면에 위치된다.(즉, 주사전극(Y)에 마지막 서스테인 펄스가 인가되었다) 이후, 유지전극(Z)에는 소거 램프파형(erase)이 공급된다. 유지전극(Z)에 소거 램프파형(erase)이 공급되면 셀전압은 도 7과 같이 그래프의 1사분면의 면방전 영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 1사분면 면방전영역을 경유하게 되면 벽전하들은 1/2의 기울기로 움직인다. 다시 말하여, 도 7과 같이 벽전하들은 소거 램프파형(erase)에 의하여 발생되는 소거방전에 의하여 1/2의 기울기로 움직이면서 A1의 위치로 이동된다.
즉, 소거방전이 완료된 후에 벽전하들은 도 8과 같이 A1의 위치로 이동된다. 그리고, 서스테인 기간에 서스테인 방전이 발생되지 않은 셀들(즉, 이전 서브필드에서 어드레스 방전이 발생되지 않은 셀들)의 벽전하들은 도 8의 A2의 위치를 유지한다.(즉, 어드레스 방전이 발생되지 않은 셀들의 벽전하들은 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다)
이후, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급된다. 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드의 서스테인 기간에 방전이 발생된 방전셀들의 셀전압은 A1으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면 벽전하들이 1/2의 기울기로 움직인다. 따라서, A1의 지점에 위치된 벽전하들은 A3의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A3의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다.
한편, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 셀전압은 A2의 지점으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면 벽전하들은 1/2의 기울기로 움직인다. 따라서, A2의 지점에 위치된 벽전하들은 A4의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A4의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다.
즉, 초기화기간에 상승 램프파형(Ramp-up)이 공급되면 온셀 및 오프셀의 벽전하들이 B지점으로 이동되게 된다. 이후, 상승 램프파형(Ramp-up)으로부터 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)로 공급된다. 주사전극들(Y)로 하강 램프파형(Ramp-down)이 공급되면 도 9와 같이 C점에 위치된 셀전압이 C1 지점으로 이동된다. 그리고, 하강 램프파형(Ramp-down)이 기울기를 가지고 하강되는 시점에 유지전극(Z)에 정극성의 전압이 인가된다. 그러면, C1지점에 위치된 셀전압은 C2의 지점으로 이동된다. 이후, 하강 램프파형(Ramp-down)이 지속적으로 하강되기 때문에 셀전압은 C2의 지점으로부터 1사분면의 면방전영역을 경유하여 이동된다. 여기서, 셀전압이 1사분면의 면방전영역을 경유하게 되면 벽전하들이 1/2의 기울기로 움직인다. 따라서, B점에 위치되었던 벽전하들은 A2의 위치로 이동된다. 즉, 초기화기간에 하강 램프파형(Ramp-down)이 공급되면 B점에 위치된 벽전하들이 A2의 지점으로 이동되어 방전셀들이 초기화된다.
즉, 종래의 PDP는 초기화기간동안 이전 서브필드에서 방전이 발생된 온셀 및 방전이 발생되지 않은 오프셀들의 벽전하를 A2의 지점으로 초기화시키게 된다. 하지만, 이와 같은 종래의 구동방법에서는 셀의 공정편차 또는 이상 전압인가 등으로 인하여 전압곡선의 4사분면의 위치되는 셀의 벽전하를 초기화하지 못하는 문제점이 있다.
이를 상세히 설명하면, PDP의 구동시에 특정 방전셀의 벽전하는 도 10과 같이 전압곡선의 4사분면에 위치될 수 있다. 예를 들어, 이상 전압인가 또는 공정 편차등의 문제로 인하여 이전 서브필드의 서스테인 기간 이후에 특정 방전셀의 벽전하가 C의 지점에 위치될 수 있다. 이와 같이 특정 방전셀의 벽전하가 C의 지점에 위치된 상태에서 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 특정 방전셀의 셀전압은 C지점으로부터 전압곡선의 3사분면 대향방전 영역을 경유하여 이동된다. 따라서, 특정 방전셀에서는 대향방전, 즉 어드레스전극(X)과 주사전극(Y)간에 방전이 발생되기 때문에 휘점 형태의 오방전이 발생되는 문제점이 있다. 다시 말하여, 대향방전은 형광체를 경유하여 발생되기 때문에 초기화기간동안 대향방전이 발생되면 패널에서 휘점형태로 표시되게 된다. 아울러, 초기화기간동안 대향방전이 발생되는 특정 방전셀의 벽전하는 원하는 형태로 초기화되지 않기 때문에 특정 방전셀에서는 오방전이 발생된다.
따라서, 본 발명의 목적은 초기화기간의 셋업기간 동안 오방전 방지펄스를 인가하여 특정 방전셀에서 면방전이 발생될 수 있도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.본 발명의 목적은 셋업기간 동안 오방전 방지펄스를 인가하여 특정 방전셀에서 면방전을 발생시킴으로써, 휘점 오방전을 방지할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.본 발명의 목적은 셋업기간동안 모든 방전셀들에서 면방전이 발생되도록 하여 모든 방전셀의 벽전하를 원하는 위치로 초기화시킬 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.본 발명의 목적은 모든 방전셀의 벽전하를 원하는 위치로 초기화시킴으로써, 오방전을 방지할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 셋업기간동안 주사전극들에 상승 램프파형을 인가하는 단계와, 상승 램프파형에 의하여 방전셀들에서 면방전 형태의 방전이 일어날 수 있도록 셋업기간동안 유지전극들에 오방전 방지펄스를 인가하는 단계를 포함한다.
상기 오방전 방지펄스는 부극성의 전압으로 설정된다.
상기 오방전 방지펄스는 기울기를 가지고 하강 및 상승하는 펄스이다.
상기 오방전 방지펄스는 급격히 하강한 후 기울기를 가지고 상승하는 펄스이다.
상기 오방전 방지펄스는 구형파이다.
상기 오방전 방지펄스의 절대치 전압값은 상승 램프파형의 전압값보다 낮게 설정된다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 셋업기간동안 주사전극들에 상승 램프파형을 인가하는 단계와, 상승 램프파형에 의하여 방전셀들에서 면방전 형태의 방전이 일어날 수 있도록 셋업기간동안 어드레스전극들에 오방전 방지펄스를 인가하는 단계를 포함한다.
상기 오방전 방지펄스는 정극성의 전압으로 설정된다.
상기 오방전 방지펄스는 급격히 상승한 후 기울기를 가지고 하강하는 펄스이다.
상기 오방전 방지펄스는 구형파이다.
상기 오방전 방지펄스의 전압값은 상승 램프파형의 전압값보다 낮게 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 11 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 11은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 11을 참조하면, 본 발명의 제 1실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
먼저, 초기화기간 중 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 아울러, 셋업기간에는 유지전극들(Z)에 부극성의 오방전 방지펄스(MP)가 공급된다. 오방전 방지펄스(MP)는 상승 램프파형(Ramp-up)에 의하여 방전셀들 내에서 대향방전이 발생되는 것을 방지한다. 즉, 오방전 방지펄스(MP)는 셋업기간동안 모든 방전셀들에서 면방전이 발생되도록 한다. 이와 같은 오방전 방지펄스(MP)는 소정의 기울기를 가지고 하강 및 상승한다. 여기서, 오방전 방지펄스(MP)의 절대치 전압값은 상승 램프파형(Ramp-up)의 전압값보다 낮게 설정된다.
셋업기간에 방전이 발생되는 과정을 전압곡선(Vt colse curve)을 이용하여 상세히 설명하기로 한다. 먼저, 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들의 벽전하는 도 12와 같이 A1의 지점에 위치된다. 그리고, 이전 서브필드의 서스테인 기간동안 방전이 발생되지 않은 오프셀들의 벽전하는 A2의 지점에 위치된다.(오프셀들의 벽전하는 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다) 아울러, 공정편차 및 이상 전압인가 등으로 인하여 특정 방전셀의 벽전하는 전압곡선의 4사분면인 C지점에 위치된다.
주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 온셀들의 셀전압은 A1의 지점으로부터 D1의 지점(즉, Y(+)측으로 이동)으로 이동된다. 그리고, D1의 지점으로 이동된 셀전압은 부극성의 오방전 방지펄스(MP)에 의하여 D2의 지점(즉, Z(-)측으로 이동)으로 이동된다. D2의 지점으로 이동된 셀전압은 높은 전압값을 가지는 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 온셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 오프셀들의 셀전압은 A2의 지점으로부터 D3의 지점(즉, Y(+)측으로 이동)으로 이동된다. 그리고, D3의 지점으로 이동된 셀전압은 부극성의 오방전 방지펄스(MP)에 의하여 D4의 지점(즉, Z(-)측으로 이동)으로 이동된다. D4의 지점으로 이동된 셀전압은 높은 전압값을 가지는 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 오프셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 특정 방전셀들의 셀전압은 C의 지점으로부터 D5의 지점(즉, Y(+)측으로 이동)으로 이동된다. 그리고, D5의 지점으로 이동된 셀전압은 부극성의 오방전 방지펄스(MP)에 의하여 D6의 지점(즉, Z(-)측으로 이동)으로 이동된다. D6의 지점으로 이동된 셀전압은 높은 전압값을 가지는 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 특정 방전셀들의 벽전하는 도 8에 도시된 B점으로 수렴된다.
즉, 본 발명에서는 초기화 기간동안 오방전 방지펄스(MP)를 인가하여 전압곡선의 4사분면에 벽전하가 위치된 특정 방전셀에서 면방전이 발생되고, 이에 따라 휘점 형태의 오방전이 발생되는 것을 방지한다. 아울러, 본 발명에서는 특정 방전셀의 벽전하는 원하는 형태로 초기화할 수 있기 때문에 특정 방전셀에서 안정된 방전을 일으킬 수 있다.
셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 실제로, 셋다운 기간동안 모든 방전셀들의 벽전하는 도 9에 도시된 바와 같이 A2의 지점으로 수렴된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
도 13은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 13을 참조하면, 본 발명의 제 2실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
먼저, 초기화기간 중 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 아울러, 셋업기간에는 유지전극들(Z)에 부극성의 오방전 방지펄스(MP)가 공급된다. 오방전 방지펄스(MP)는 상승 램프파형(Ramp-up)에 의하여 방전셀들 내에서 대향방전이 발생되는 것을 방지한다. 즉, 오방전 방지펄스(MP)는 셋업기간동안 모든 방전셀들에서 면방전이 발생되도록 한다. 이와 같은 오방전 방지펄스(MP)는 급격히 하강한 후 소정의 기울기를 가지고 상승한다. 여기서, 오방전 방지펄스(MP)의 절대치 전압값은 상승 램프파형(Ramp-up)의 전압값보다 낮게 설정된다.
셋업기간에 방전이 발생되는 과정을 전압곡선(Vt colse curve)을 이용하여 상세히 설명하기로 한다. 먼저, 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들의 벽전하는 도 14와 같이 A1의 지점에 위치된다. 그리고, 이전 서브필드의 서스테인 기간동안 방전이 발생되지 않은 오프셀들의 벽전하는 A2의 지점에 위치된다.(오프셀들의 벽전하는 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다) 아울러, 공정편차 및 이상 전압인가 등으로 인하여 특정 방전셀의 벽전하는 전압곡선의 4사분면인 C지점에 위치된다.
유지전극들(Z)에 급격히 상승하는 부극성의 오방전 방지펄스(MP)가 공급되면 온셀들의 셀전압은 A1의 지점으로부터 E1의 지점(즉, Z(-)측으로 이동)으로 이동된다. 그리고, E1의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 온셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
유지전극들(Z)에 급격히 상승하는 부극성의 오방전 방지펄스(MP)가 공급되면 오프셀들의 셀전압은 A2의 지점으로부터 E2의 지점(즉, Z(-)측으로 이동)으로 이동된다. 그리고, E2의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 오프셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
유지전극들(Z)에 급격히 상승하는 부극성의 오방전 방지펄스(MP)가 공급되면 특정 방전셀들의 셀전압은 C의 지점으로부터 E3의 지점(즉, Z(-)측으로 이동)으로 이동된다. 그리고, E3의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 특정 방전셀들의 벽전하는 도 8에 도시된 B점으로 수렴된다.
즉, 본 발명에서는 초기화 기간동안 오방전 방지펄스(MP)를 인가하여 전압곡선의 4사분면에 벽전하가 위치된 특정 방전셀에서 면방전이 발생되고, 이에 따라 휘점 형태의 오방전이 발생되는 것을 방지한다. 아울러, 본 발명에서는 특정 방전셀의 벽전하는 원하는 형태로 초기화할 수 있기 때문에 특정 방전셀에서 안정된 방전을 일으킬 수 있다.
셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 실제로, 셋다운 기간동안 모든 방전셀들의 벽전하는 도 9에 도시된 바와 같이 A2의 지점으로 수렴된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
한편, 본 발명에서 유지전극들(Z)에 인가되는 부극성의 오방전 방지펄스(MP)는 다양한 형태로 응용되어 공급될 수 있다. 예를 들어, 본 발명에서는 도 15와 같이 오방전 방지펄스(MP)가 구형파 형태(급격히 하강된 후 일정시간 전압을 유지한 후 급격히 상승)로 공급될 수 있다.
도 16은 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 16을 참조하면, 본 발명의 제 4실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
먼저, 초기화기간 중 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 아울러, 셋업기간에는 어드레스전극들(X)에 정극성의 오방전 방지펄스(MP)가 공급된다. 오방전 방지펄스(MP)는 상승 램프파형(Ramp-up)에 의하여 방전셀들 내에서 대향방전이 발생되는 것을 방지한다. 이와 같은 오방전 방지펄스(MP)는 급격히 상승한 후 소정의 기울기를 가지고 하강한다. 여기서, 오방전 방지펄스(MP)의 전압값은 상승 램프파형(Ramp-up)의 전압값보다 낮게 설정된다.
셋업기간에 방전이 발생되는 과정을 전압곡선(Vt colse curve)을 이용하여 상세히 설명하기로 한다. 먼저, 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들의 벽전하는 도 17과 같이 A1의 지점에 위치된다. 그리고, 이전 서브필드의 서스테인 기간동안 방전이 발생되지 않은 오프셀들의 벽전하는 A2의 지점에 위치된다.(오프셀들의 벽전하는 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다) 아울러, 공정편차 및 이상 전압인가 등으로 인하여 특정 방전셀의 벽전하는 전압곡선의 4사분면인 C지점에 위치된다.
어드레스전극들(X)에 급격히 상승하는 정극성의 오방전 방지펄스(MP)가 공급되면 온셀들의 셀전압은 A1의 지점으로부터 F1의 지점(즉, X(+)측으로 이동)으로 이동된다. 그리고, F1의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 온셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
어드레스전극들(X)에 급격히 상승하는 정극성의 오방전 방지펄스(MP)가 공급되면 오프셀들의 셀전압은 A2의 지점으로부터 F2의 지점(즉, X(+)측으로 이동)으로 이동된다. 그리고, F2의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 오프셀들의 벽전하는 종래와 동일하게 도 8에 도시된 B점으로 수렴된다.
어드레스전극들(X)에 급격히 상승하는 정극성의 오방전 방지펄스(MP)가 공급되면 특정 방전셀들의 셀전압은 C의 지점으로부터 F3의 지점(즉, X(+)측으로 이동)으로 이동된다. 그리고, F3의 지점으로 이동된 셀전압은 상승 램프파형(Ramp-up)에 의하여 3사분면의 면방전 영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전 영역을 경유하여 이동되면 특정 방전셀들의 벽전하는 도 8에 도시된 B점으로 수렴된다.
즉, 본 발명에서는 초기화 기간동안 오방전 방지펄스(MP)를 인가하여 전압곡선의 4사분면에 벽전하가 위치된 특정 방전셀에서 면방전이 발생되고, 이에 따라 휘점 형태의 오방전이 발생되는 것을 방지한다. 아울러, 본 발명에서는 특정 방전셀의 벽전하는 원하는 형태로 초기화할 수 있기 때문에 특정 방전셀에서 안정된 방전을 일으킬 수 있다.
셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 실제로, 셋다운 기간동안 모든 방전셀들의 벽전하는 도 9에 도시된 바와 같이 A2의 지점으로 수렴된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
한편, 본 발명에서 어드레스전극들(X)에 인가되는 오방전 방지펄스(MP)는 다양한 형태로 응용되어 공급될 수 있다. 예를 들어, 본 발명에서는 도 18과 같이 오방전 방지펄스(MP)가 구형파 형태(급격히 상승된 후 일정시간 전압을 유지한 후 급격히 하강)로 공급될 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 셋업기간동안 유지전극 또는 어드레스전극에 오방전 방지펄스를 인가한다. 이와 같은 오방전 방지펄스는 모든 방전셀들에서 면방전(즉, Y와 Z간의 방전)이 발생되도록 함으로써 휘점 형태의 오방전이 발생되는 것을 방지할 수 있다. 아울러, 셋업기간동안 모든 방전셀들에서 면방전이 발생되면 모든 방전셀의 벽전하는 원하는 위치로 초기화시킬 수 있고, 이에 따라 오방전을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 한 프레임에 포함된 서브필드의 휘도가중치의 일례를 나타내는 도면.
도 3은 서브필드의 기간동안 전극들에 인가되는 구동파형을 나타내는 파형도.
도 4는 어드레스 방전이 발생된 방전셀에서 벽전하의 위치를 나타내는 도면.
도 5는 도 4에 도시된 벽전하에 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 6은 도 5의 서스테인 방전에 의하여 형성된 벽전하의 위치를 나타내는 도면.
도 7은 소거펄스의 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 8은 도 3에 도시된 상승 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 9는 도 3에 도시된 하강 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 10은 초기화기간동안 특정 방전셀에서 대향방전이 발생되는 과정을 나타내는 도면.
도 11은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 12는 도 11에 도시된 셋업기간동안 방전셀의 셀전압이 이동되는 과정을 나타내는 도면.
도 13은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 14는 도 13에 도시된 셋업기간동안 방전셀의 셀전압이 이동되는 과정을 나타내는 도면.
도 15는 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 16은 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 17은 도 16에 도시된 셋업기간동안 방전셀의 셀전압이 이동되는 과정을 나타내는 도면.
도 18은 본 발명의 제 5실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층

Claims (11)

  1. 한 프레임이 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드의 셋업기간동안 주사전극들에 상승 램프파형을 인가하는 단계와,
    상기 상승 램프파형에 의하여 방전셀들에서 면방전 형태의 방전이 일어날 수 있도록 상기 셋업기간동안 유지전극들에 오방전 방지펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 오방전 방지펄스는 부극성의 전압으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2항에 있어서,
    상기 오방전 방지펄스는 기울기를 가지고 하강 및 상승하는 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2항에 있어서,
    상기 오방전 방지펄스는 급격히 하강한 후 기울기를 가지고 상승하는 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 2항에 있어서,
    상기 오방전 방지펄스는 구형파인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 2항에 있어서,
    상기 오방전 방지펄스의 절대치 전압값은 상기 상승 램프파형의 전압값보다 낮게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 한 프레임이 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드의 셋업기간동안 주사전극들에 상승 램프파형을 인가하는 단계와,
    상기 상승 램프파형에 의하여 방전셀들에서 면방전 형태의 방전이 일어날 수 있도록 상기 셋업기간동안 어드레스전극들에 오방전 방지펄스를 인가하는 단계를 구비하되,
    상기 오방전 방지펄스는 급격히 상승한 후 일정한 기울기를 가지고 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 7항에 있어서,
    상기 오방전 방지펄스는 정극성의 전압으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 오방전 방지펄스는 구형파인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 7항에 있어서,
    상기 오방전 방지펄스의 전압값은 상기 상승 램프파형의 전압값보다 낮게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0086384A 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법 KR100533729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0086384A KR100533729B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0086384A KR100533729B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20050052819A KR20050052819A (ko) 2005-06-07
KR100533729B1 true KR100533729B1 (ko) 2005-12-06

Family

ID=37248648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0086384A KR100533729B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100533729B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844835B1 (ko) * 2007-03-14 2008-07-08 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20050052819A (ko) 2005-06-07

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551126B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524314B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100570971B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533729B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551123B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100640053B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533728B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100525738B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100563468B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100504574B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee