KR100647776B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100647776B1
KR100647776B1 KR1020040108448A KR20040108448A KR100647776B1 KR 100647776 B1 KR100647776 B1 KR 100647776B1 KR 1020040108448 A KR1020040108448 A KR 1020040108448A KR 20040108448 A KR20040108448 A KR 20040108448A KR 100647776 B1 KR100647776 B1 KR 100647776B1
Authority
KR
South Korea
Prior art keywords
sustain
voltage level
period
voltage
electrode
Prior art date
Application number
KR1020040108448A
Other languages
English (en)
Other versions
KR20060069771A (ko
Inventor
김원재
심경렬
조기덕
김민수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040108448A priority Critical patent/KR100647776B1/ko
Priority to JP2005356960A priority patent/JP2006171740A/ja
Priority to CNA2005101369334A priority patent/CN1790463A/zh
Priority to US11/304,571 priority patent/US20060132390A1/en
Publication of KR20060069771A publication Critical patent/KR20060069771A/ko
Application granted granted Critical
Publication of KR100647776B1 publication Critical patent/KR100647776B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 잔상을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임이 다수의 서브필드들로 나뉘어지고, 서브필드들 각각이 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서스테인기간동안 서스테인전압레벨의 제 1 서스테인펄스를 스캔전극에 인가하는 단계와; 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 유지구간과 일부 중첩되도록 상기 서스테인전압레벨의 제 2 서스테인펄스를 서스테인전극에 인가하는 단계를 포함한다.
이러한 구성에 의하여 본 발명은 서스테인방전간의 방전지연을 최소화하여 특정 화상이 일정시간 동안 구현될 때(즉, 정지영상이 표시될 때) 발생되는 잔상을 최소화할 수 있다. 또한, 본 발명은 스캔전극 및 서스테인전극에 인가되는 서스테인펄스를 일부 중첩시킴으로써 서스테인방전 시 면방전 및 대향방전을 동시에 발생시켜 방전효율 및 휘도를 향상시킬 수 있을 뿐만 아니라 서스테인기간이 감소되어 소비전력을 감소시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{DRIVING METHOD OF PLASMA DISPLAY PANEL}
도 1은 교류 구동방식의 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구동파형도이다.
도 3은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 4는 도 3에 도시된 서스테인기간의 A부분을 확대하여 나타내는 파형도이다.
도 5는 도 3에 도시된 구동파형에 따른 서스테인방전의 실험값을 나타내는 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 7은 도 6에 도시된 서스테인기간의 B부분을 확대하여 나타내는 파형도이다.
도 8은 도 6에 도시된 구동파형에 따른 서스테인방전의 실험값을 나타내는 도면이다.
도 9는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 10은 도 9에 도시된 서스테인기간의 C부분을 확대하여 나타내는 파형도이다.
도 11은 도 9에 도시된 구동파형에 따른 서스테인방전의 실험값을 나타내는 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
X : 어드레스전극 Y : 스캔전극
Z : 서스테인전극 6 : 형광체층
8 : 격벽 10 : 보호막
12, 18 : 유전체층 14 : 하부 기판
16 : 상부기판
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 잔상을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(16) 상에 형성되어진 주사전극(Y) 및 서스테인전극(Z)과, 하부기판(14) 상에 형성되어진 어드레스전극(X)을 구비한다.
주사전극(Y)과 서스테인전극(Z) 각각은 투명전극과, 투명전극의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극을 포함한다. 투명전극은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(16) 상에 형성된다. 금속버스전극은 통상 크롬(Cr) 등의 금속으로 투명전극 상에 형성되어 저항이 높은 투명전극에 의한 전압강하를 줄이는 역할을 한다.
주사전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(16)에는 상부 유전체층(12)과 보호막(10)이 적층된다. 상부 유전체층(12)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(10)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(12)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(10)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(14) 상에는 하부 유전체층(18), 격벽(8)이 형성되며, 하부 유전체층(18)과 격벽(8) 표면에는 형광체층(6)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(8)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(6)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(16, 14)과 격벽(6) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 어드레스전극을 선택하고 선택된 어드레스전극에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 여기서, 리셋기간은 상승램프파형이 인가되는 셋업구간과 하강램프파형이 인가되는 셋다운 구간으로 나뉘어진다.
예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 구간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 하나의 서브필드에 인가되는 PDP의 구동파형을 나타낸다.
도 2에 있어서, Y는 스캔전극을 나타내며, Z는 서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다.
도 2를 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간(RPD), 방전셀을 선택하기 위한 어드레스기간(APD) 및 선택된 방전셀의 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다.
리셋기간(RPD)에서 스캔전극(Y)에 리셋펄스(RP)가 인가된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 시 전압이 증가하고 셋다운(Set-down) 시는 전압이 감소하는 형태를 가진다. 셋업시 스캔전극(Y)과 서스테인전극(Z) 사이에서 리셋방전이 발생되어 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 이어서, 셋다운시 감소하는 전압에 의해 불필요한 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 구간에서 서스테인전극(Z)에 정극성(+)의 직류전압(Vs)을 인가한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 인가되므로 셋다운시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 구간에 생성된 벽전하들이 감소하게 된다. 이렇게 리셋펄스(RP)의 공급에 의해 리셋방전이 일어나게 되고 어드레스방전에 필요한 벽전하가 전 화면의 셀들에 동일하게 형성된다.
어드레스기간(APD)에서 스캔전극(Y)에 스캔펄스(SP)가 인가됨과 아울러 동시에 어드레스전극(X)에 데이터펄스(DP)가 인가됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 구간동 안 유지된다.
서스테인기간(SPD)에서는 스캔전극(Y)에 서스테인전압의 서스테인펄스(SUSPY)이 먼저 인가된 후에 서스테인전극(Z)과 스캔전극(Y)에 교대로 서스테인펄스(SUSPY, SUSPZ)가 연속적으로 인가된다. 이에 따라, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인전압(Vsus)이 더해지면서 서스테인펄스(SUSPY, SUSPZ)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 다시 말하여, 서스테인기간(SPD)에서는 서스테인전극(Z)과 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 스캔전극(Y)의 전압이 기저전압(GND)에서 서스테인전압(Vsus)으로 상승하면 스캔전극(Y)과 서스테인전극(Z)간에 강한 면방전이 발생하게 되고, 스캔전극(Y)과 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 서스테인전극(Z)의 전압이 기저전압(GND)에서 서스테인전압(Vsus)으로 상승하면 서스테인전극(Z)과 스캔전극(Y)간에 강한 면방전이 발생하게 된다.
반면에, 서스테인기간(SPD) 동안 어드레스기간에 선택되지 않은 비선택셀 내에는 셀 내의 벽전압과 외부전압의 합이 방전개시전압보다 낮기 때문에 서스테인방전이 일어나지 않는다. 서스테인방전이 완료된 후에는 서스테인방전에 의해 셀 내에 잔류하는 벽전하를 소거하기 위한 소거신호(도시하지 않음)가 스캔전극(Y)이나 서스테인전극(Z)에 인가된다.
이와 같은, 일반적인 PDP의 구동방법은 서스테인방전간의 방전지연으로 인하여 특정 화상을 일정시간 동안 구현할 때(즉, 정지영상을 표시할 때) 잔상이 발생 되는 문제점이 있다.
따라서, 본 발명의 목적은 잔상을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임이 다수의 서브필드들로 나뉘어지고, 서브필드들 각각이 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서스테인기간동안 서스테인전압레벨의 제 1 서스테인펄스를 스캔전극에 인가하는 단계와; 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 유지구간과 일부 중첩되도록 상기 서스테인전압레벨의 제 2 서스테인펄스를 서스테인전극에 인가하는 단계를 포함한다.
상기 제 1 서스테인펄스는 상기 제 2 서스테인펄스가 기저전압을 유지하는 제 1 유지구간 중 일부구간에 기저전압에서 상기 서스테인레벨까지 상승하고, 상기 제 1 유지구간 중 일부구간을 제외한 나머지 구간과 상기 제 2 서스테인펄스가 상기 기저전압에서 상기 서스테인레벨로 상승하는 상승구간에 상기 서스테인전압레벨을 유지하며, 상기 제 2 서스테인펄스가 상기 서스테인전압레벨을 유지하는 제 2 유지구간 중 일부구간에 상기 서스테인레벨에서 상기 기저전압까지 하강하는 것을 특징으로 한다.
상기 제 2 서스테인펄스는 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 제 1 유지구간 중 일부구간에 상기 기저전압에서 상기 서스테인전압레벨까지 상승하고, 상기 제 1 서스테인펄스가 상기 서스테인전압레벨에서 상기 기저전압으로 하강하는 하강구간과 상기 제 1 서스테인펄스가 기저전압을 유지하는 제 2 유지구간 중 일부구간에 상기 서스테인전압레벨을 유지하며, 상기 제 2 유지구간 중 일부구간을 제외한 나머지 구간에 상기 서스테인전압레벨에서 상기 기저전압까지 하강하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임이 다수의 서브필드들로 나뉘어지고, 서브필드들 각각이 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서스테인기간동안 서스테인전압레벨의 제 1 서스테인펄스를 서스테인전극에 인가하는 단계와; 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 유지구간과 일부 중첩되도록 상기 서스테인전압레벨의 제 2 서스테인펄스를 스캔전극에 인가하는 단계를 포함한다.
상기 제 1 서스테인펄스는 상기 제 2 서스테인펄스가 기저전압을 유지하는 제 1 유지구간 중 일부구간에 기저전압에서 상기 서스테인전압레벨까지 상승하고, 상기 제 1 유지구간 중 일부구간을 제외한 나머지 구간과 상기 제 2 서스테인펄스가 상기 기저전압에서 상기 서스테인전압레벨까지 상승하는 상승구간에 상기 서스테인전압레벨을 유지하며, 상기 제 2 서스테인펄스가 상기 서스테인전압레벨을 유 지하는 제 2 유지구간 중 일부구간에 상기 서스테인전압레벨에서 상기 기저전압까지 하강하는 것을 특징으로 한다.
상기 제 2 서스테인펄스는 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 제 1 유지구간 중 일부구간에 기저전압에서 상기 서스테인전압레벨까지 상승하고, 상기 제 1 서스테인펄스가 상기 서스테인전압레벨에서 상기 기저전압까지 하강하는 하강구간과 상기 제 1 서스테인펄스가 상기 기저전압을 유지하는 제 2 유지구간 중 일부구간에 상기 서스테인전압레벨을 유지하며, 상기 제 2 유지구간 중 일부구간을 제외한 나머지 구간에 상기 서스테인전압레벨에서 상기 기저전압까지 하강하는 것을 특징으로 한다.
상기 제 1 서스테인펄스는 상기 제 2 서스테인펄스가 상기 서스테인전압레벨을 유지하는 제 1 유지구간 중 제 1 구간에 상기 서스테인전압레벨에서 기저전압으로 하강하고, 상기 제 1 유지구간 중 제 2 구간에 상기 기저전압을 유지하며, 상기 제 1 유지구간 중 제 3 구간에 상기 기저전압에서 상기 서스테인전압레벨로 상승하는 것을 특징으로 한다.
상기 제 2 서스테인펄스는 상기 제 1 서스테인펄스가 상기 서스테인전압레벨을 유지하는 제 2 유지구간 중 제 4 구간에 상기 서스테인전압레벨에서 기저전압으로 하강하고, 상기 제 2 유지구간 중 제 5 구간에 상기 기저전압을 유지하며, 상기 제 2 유지구간 중 제 6 구간에 상기 기저전압에서 상기 서스테인전압레벨로 상승하는 것을 특징으로 한다.
상기 제 1 및 제 2 서스테인펄스가 상기 기저전압을 유지하는 구간은 상기 제 1 및 제 2 서스테인펄스가 상기 서스테인전압레벨을 유지하는 구간 보다 짧은 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이고, 도 4는 도 3에 도시된 서스테인기간의 A부분을 확대하여 나타내는 파형도이다.
도 3 및 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 소정의 영상을 표시하기 위하여 한 프레임의 각 서브필드 마다 스캔전극(Y)에 리셋펄스(RP)를 인가하여 리셋방전을 발생시켜 방전셀을 초기화시키기 위한 리셋기간(RPD), 어드레스전극(X)에 데이터펄스(DP)를 공급함과 동시에 스캔전극(Y)에 주사펄스(SP)를 인가하여 어드레스방전을 발생시켜 방전셀을 선택하기 위한 어드레스기간(APD) 및 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)와 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)의 일부를 중첩시켜 제 1 서스테인펄스(SUSPY)의 상승구간(T1)과 하강구간(T2)마다 서스테인방전을 발생시켜 어드레스기간(APD)에서 선택된 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 인가된다. 리셋펄스(RP) 는 램프파 형태로 셋업(Set-up)시 전압이 증가하고, 셋다운(Set-down)시 전압이 감소하는 형태를 가진다. 셋업시 스캔전극(Y)과 서스테인전극(Z) 사이에서 리셋방전이 발생되어 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 이어서, 셋다운시 감소하는 전압에 의해 불필요한 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 구간에서 서스테인전극(Z)에 정극성(+)의 직류전압(Vs)을 인가한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 인가되므로 셋다운시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 구간에 생성된 벽전하들이 감소하게 된다. 이렇게 리셋펄스(RP)의 공급에 의해 리셋방전이 일어나게 되고 어드레스방전에 필요한 벽전하가 전 화면의 셀들에 동일하게 형성된다.
어드레스기간(APD)에는 스캔전극(Y)에 스캔펄스(SP)가 인가됨과 동시에 어드레스전극(X)에 데이터펄스(DP)가 인가됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 구간동안 유지된다.
서스테인기간(SPD)에는 서스테인전압레벨(Vsus)의 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)가 스캔전극(Y) 및 서스테인전극(Z)에 교번적으로 인가된다. 이때, 제 2 서스테인펄스(SUSPZ)는 제 1 서스테인펄스(SUSPY)와 일부 중첩되도록 서스테인전극(Z)에 인가된다. 이로 인해, 제 1 서스테인펄스(SUSPY)가 상승하는 상 승구간(T1)과 제 1 서스테인펄스(SUSPZ)가 하강하는 하강구간(T2)에서는 서스테인방전이 발생하게 된다. 즉, 서스테인기간(SPD) 동안 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인전압(Vsus)이 더해지면서 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 상승구간(T1) 및 하강구간(T2) 마다 서스테인방전 즉, 표시방전이 일어나게 된다. 이때, 제 1 서스테인펄스(SUSPY)는 제 2 서스테인펄스(SUSPZ)가 기저전압(GND)을 유지하는 구간(T1, T2) 중 제 1 구간(T1)에 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승하고, 제 2 서스테인펄스(SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5) 중 제 1 구간(T4)에 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강하며, 제 2 서스테인펄스(SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5) 중 제 2 구간(T5)과 제 2 서스테인펄스(Vsus)가 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강하는 하강구간(T6)에 기저전압(GND)을 유지한다. 또한, 제 1 서스테인펄스(SUSPY)는 제 2 서스테인펄스(SUSPZ)가 기저전압(GND)을 유지하는 구간(T1, T2) 중 제 2 구간(T2)과 제 2 서스테인펄스(SUSPZ)가 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승하는 상승구간(T3)에 서스테인전압레벨(Vsus)을 유지한다. 여기서, 제 2 서스테인펄스(SUSPZ)는 제 1 서스테인펄스(SUSPY)와 대비하여 상승, 유지 및 하강하는 구간 만 다를 뿐 제 1 서스테인펄스(SUSPY)와 동일한 타이밍으로 상승, 유지 및 하강하게 된다.
구체적으로, 서스테인전극(Z)과 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 전압이 기저전압(GND)에서 서스테인전압(Vsus)으로 상승하는 T1 구간에서는 제 1 서스테인펄스 (SUSPY)의 상승에 의해 스캔전극(Y)과 서스테인전극(Z)에서 강한 면방전이 발생하게 된다. 이어서, 어드레스전극(X)에 기저전압(GND)이 인가되고, 서스테인전극(Z)에 서스테인전압레벨(Vsus)의 제 2 서스테인펄스(SUSPZ)가 인가된 상태에서 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 전압이 서스테인전압(Vsus)에서 기저전압(GND)으로 하강하는 T4 구간에서는 제 1 서스테인펄스(SUSPY)의 하강에 의해 서스테인전극(Z)과 스캔전극(Y)에서 강한 면방전이 발생함과 동시에 서스테인전극(Z)과 어드레스전극(X)간에 대향방전이 발생하게 된다. 이때, 서스테인기간(SPD)에 발생되는 서스테인방전은 도 5에 도시된 바와 같이 제 1 서스테인펄스(SUSPY)가 하강하는 하강구간(T4)에서 제 1 서스테인펄스(SUSPZ)가 상승하는 상승구간(T1) 보다 크게 발생하게 된다.
반면에, 서스테인기간(SPD) 동안 어드레스기간에 선택되지 않은 비선택셀 내에는 셀 내의 벽전압과 외부전압의 합이 방전개시전압보다 낮기 때문에 서스테인방전이 일어나지 않는다.
서스테인방전이 완료된 후에는 서스테인방전에 의해 셀 내에 잔류하는 벽전하를 소거하기 위한 소거신호(도시하지 않음)가 스캔전극(Y)이나 서스테인전극(Z)에 인가된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 상승구간(T1) 및 하강구간(T4)마다 서스테인방전을 발생시킴으로써 서스테인방전간의 방전지연을 최소화하여 특정 화상이 일정시간 동안 구현될 때(즉, 정지영상이 표시될 때) 발생되는 잔상을 최소화할 수 있다. 또한, 본 발명의 제 1 실시 예에 따른 구동방법은 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)를 일부 중첩시켜 서스테인방전 시 면방전 및 대향방전을 동시에 발생시킴으로써 방전효율 및 휘도를 향상시킬 수 있을 뿐만 아니라 서스테인기간(SPD)이 감소되어 소비전력을 감소시킬 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이고, 도 7은 도 6에 도시된 서스테인기간의 B부분을 확대하여 나타내는 파형도이다.
도 6 및 도 7을 참조하면, 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 소정의 영상을 표시하기 위하여 한 프레임의 각 서브필드 마다 스캔전극(Y)에 리셋펄스(RP)를 인가하여 리셋방전을 발생시켜 방전셀을 초기화시키기 위한 리셋기간(RPD), 어드레스전극(X)에 데이터펄스(DP)를 공급함과 동시에 스캔전극(Y)에 주사펄스(SP)를 인가하여 어드레스방전을 발생시켜 방전셀을 선택하기 위한 어드레스기간(APD) 및 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)와 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 일부를 중첩시켜 제 2 서스테인펄스(SUSPZ)의 상승구간(T1)과 하강구간(T2)마다 서스테인방전을 발생시켜 어드레스기간(APD)에서 선택된 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다.
이러한, 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인기간(SPD)을 제외하고는 도 3에 도시된 본 발명의 제 1 실시 예와 동일한 방식으로 구동된다. 이에 따라, 본 발명의 제 2 실시 예에서는 서스테인기간 (SPD)에 제외한 리셋기간(RPS) 및 어드레스기간(APD)에 대한 설명은 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
본 발명의 제 2 실시 예에 다른 플라즈마 디스플레이 패널의 구동방법에서 서스테인기간(SPD)에는 서스테인전압레벨(Vsus)의 제 2 및 제 1 서스테인펄스(SUSPZ, SUSPY)가 서스테인전극(Z) 및 스캔전극(Y)에 교번적으로 인가된다. 즉, 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서는 서스테인기간(SPD) 동안 서스테인전극(Z)에 서스테인전압레벨(Vsus)의 제 2 서스테인펄스(SUSPZ)가 서스테인전극(Z)에 인가된 후 제 2 서스테인펄스(SUSPZ)와 일부 중첩되도록 서스테인전압레벨(Vsus)의 제 1 서스테인펄스(SUSPY)가 스캔전극(Y)에 교번적으로 인가된다. 이로 인해, 서스테인기간(SPD) 동안 어드레스방전에 의해 선택된 셀을 셀내의 벽전압과 서스테인전압(Vsus)이 더해지면서 서스테인전극(Z)에 인가된 제 2 서스테인펄스(SUSPZ)가 상승하는 상승구간(T1)과 제 2 서스테인펄스(SUSPZ)가 하강하는 하강구간(T4) 마다 서스테인방전 즉, 표시방전이 일어나게 된다. 이때, 제 2 서스테인펄스(SUSPZ)는 제 1 서스테인펄스(SUSPY)가 기저전압(GND)을 유지하는 구간(T1, T2) 중 제 1 구간(T1)에 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승하고, 제 1 서스테인펄스(SUSPY)가 기저전압(GND)을 유지하는 구간(T1, T2) 중 제 2 구간(T2)과 제 1 서스테인펄스(SUSPY)가 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승하는 상승구간(T3)에 서스테인전압레벨(Vsus)을 유지하며, 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5) 중 제 1 구간(T4)에 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강한다. 또한, 제 2 서스테인펄스(SUSPZ)는 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5) 중 제 2 구간(T5)과 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강하는 하강구간(T6)에 기저전압(GND)을 유지한다. 여기서, 제 1 서스테인펄스(SUSPY)는 제 2 서스테인펄스(SUSPZ)와 대비하여 상승, 유지 및 하강하는 구간 만 다를 뿐 제 2 서스테인펄스(SUSPZ)와 동일한 타이밍으로 상승, 유지 및 하강하게 된다.
구체적으로, 스캔전극(Y)과 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)의 전압이 기저전압(GND)에서 서스테인전압(Vsus)으로 상승하는 T1 구간에서는 제 2 서스테인펄스(SUSPZ)의 상승에 의해 서스테인전극(Z)과 스캔전극(Y)에서 강한 면방전이 발생하게 된다. 이어서, 어드레스전극(X)에 기저전압(GND)이 인가되고, 스캔전극(Y)에 서스테인전압(Vsus)의 제 1 서스테인펄스(SUSPY)가 인가된 상태에서 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)의 전압이 서스테인전압(Vsus)에서 기저전압(GND)으로 하강하는 T4 구간에서는 제 2 서스테인펄스(SUSPZ)의 하강에 의해 스캔전극(Y)과 서스테인전극(Z)에서 강한 면방전이 발생함과 동시에 스캔전극(Y)과 어드레스전극(X)간에 대향방전이 발생하게 된다. 이때, 서스테인기간(SPD)에 발생되는 서스테인방전은 도 8에 도시된 바와 같이 제 2 서스테인펄스(SUSPZ)가 상승하는 상승구간(T1)에서 제 2 서스테인펄스(SUSZ)가 하강하는 하강구간(T4) 보다 크게 일어나게 된다.
반면에, 서스테인기간(SPD) 동안 어드레스기간에 선택되지 않은 비선택셀 내 에는 셀 내의 벽전압과 외부전압의 합이 방전개시전압보다 낮기 때문에 서스테인방전이 일어나지 않는다.
서스테인방전이 완료된 후에는 서스테인방전에 의해 셀 내에 잔류하는 벽전하를 소거하기 위한 소거신호(도시하지 않음)가 스캔전극(Y)이나 서스테인전극(Z)에 인가된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)의 상승구간(T1) 및 하강구간(T4)마다 서스테인방전을 발생시킴으로써 서스테인방전간의 방전지연을 최소화하여 특정 화상을 일정시간 동안 구현할 때(즉, 정지영상을 표시할 때) 발생되는 잔상을 최소화할 수 있다. 또한, 본 발명의 제 2 실시 예에 따른 구동방법은 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)를 일부 중첩시켜 서스테인방전 시 면방전 및 대향방전을 동시에 발생시킴으로써 방전효율 및 휘도를 향상시킬 수 있을 뿐만 아니라 서스테인기간(SPD)이 감소되어 소비전력을 감소시킬 수 있다.
도 9는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이고, 도 10은 도 9에 도시된 서스테인기간의 C부분을 확대하여 나타내는 파형도이다.
도 9 및 도 10을 참조하면, 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 소정의 영상을 표시하기 위하여 한 프레임의 각 서브필드 마다 스캔전극(Y)에 리셋펄스(RP)를 인가하여 리셋방전을 발생시켜 방전셀을 초기화시키기 위한 리셋기간(RPD), 어드레스전극(X)에 데이터펄스(DP)를 공급함과 동시 에 스캔전극(Y)에 주사펄스(SP)를 인가하여 어드레스방전을 발생시켜 방전셀을 선택하기 위한 어드레스기간(APD)과, 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)와 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 일부를 중첩시켜 제 2 서스테인펄스(SUSPZ)의 하강구간(T1)과 제 1 서스테인펄스(SUSPY)의 하강구간(T2)마다 서스테인방전을 발생시켜 어드레스기간(APD)에서 선택된 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다.
이러한, 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인기간(SPD)을 제외하고는 도 3에 도시된 본 발명의 제 1 실시 예와 동일한 방식으로 구동된다. 이에 따라, 본 발명의 제 3 실시 예에서는 서스테인기간(SPD)에 제외한 리셋기간(RPS) 및 어드레스기간(APD)에 대한 설명은 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
본 발명의 제 3 실시 예에 다른 플라즈마 디스플레이 패널의 구동방법에서 서스테인기간(SPD)에는 서스테인전압레벨(Vsus)의 제 2 및 제 1 서스테인펄스(SUSPZ, SUSPY)가 서스테인전극(Z) 및 스캔전극(Y)에 교번적으로 인가된다. 즉, 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서는 서스테인전압레벨(Vsus)의 제 2 서스테인펄스(SUSPZ)가 서스테인전극(Z)에 인가된 후 제 2 서스테인펄스(SUSPZ)와 일부 중첩되도록 서스테인전압레벨(Vsus)의 제 1 서스테인펄스(SUSPY)가 스캔전극(Y)에 인가된다. 이에 따라, 서스테인기간(SPD) 동안 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인전압(Vsus)이 더해지면서 도 11에 도시된 바와 같이 서스테인전극(Z) 및 스캔전극(Y)에 인가된 제 2 및 제 1 서스테인펄스(SUSPZ, SUSPY)가 하강하는 하강구간(T1, T4) 마다 서스테인방전 즉, 표시방전이 일어나게 된다. 이때, 제 2 서스테인펄스(SUSPZ)는 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)을 유지하는 구간(T1, T2, T3) 중 제 1 구간(T1)에 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강하고, 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)을 유지하는 구간(T1, T2, T3) 중 제 2 구간(T2)에 기저전압(GND)을 유지하며, 제 1 서스테인펄스(SUSPY)가 서스테인전압레벨(Vsus)을 유지하는 구간(T1, T2, T3) 중 제 3 구간(T3)에 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승한다. 또한, 제 1 서스테인펄스(SUSPY)는 제 2 서스테인펄스(SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5, T6) 중 제 1 구간(T4)에 서스테인전압레벨(Vsus)에서 기저전압(GND)으로 하강하고, 제 2 서스테인펄스(SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5, T6) 중 제 2 구간(T5)에 기저전압(GND)을 유지하며, 제 2 서스테인펄스(SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4, T5, T6) 중 제 3 구간(T6)에 기저전압(GND)에서 서스테인전압레벨(Vsus)로 상승한다. 이때, 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)가 서스테인전압레벨(Vsus)을 유지하는 구간(T4 내지 T6 또는 T1 내지 T3)은 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)가 기저전압(GND)을 유지하는 구간(T5 또는 T2) 보다 길게 설정된다.
구체적으로, 스캔전극(Y)에 서스테인전압(Vsus)이 인가되고, 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 서스테인전극(Z)에 인가되는 제 2 서스테인펄스(SUSPZ)의 전압이 서스테인전압(Vsus)에서 기저전압(GND)으로 하강하는 T1 구간에서는 제 2 서스테인펄스(SUSPZ)의 하강에 의해 서스테인전극(Z)과 스캔전극(Y)간에 강한 면방전이 발생함과 동시에 서스테인전극(Z)과 어드레스전극(X)간에 대향방전이 발생하게 된다.
이어서, 서스테인전극(Z)에 서스테인전압(Vsus)이 인가되고, 어드레스전극(X)에 기저전압(GND)이 인가된 상태에서 스캔전극(Y)에 인가되는 제 1 서스테인펄스(SUSPY)의 전압이 서스테인전압(Vsus)에서 기저전압(GND)으로 하강하는 T4 구간에서는 제 1 서스테인펄스(SUSPY)의 하강에 의해 스캔전극(Y)과 서스테인전극(Z)간에 면방전이 발생함과 동시에 스캔전극(Y)과 어드레스전극(X)간에 대향방전이 발생하게 된다.
반면에, 서스테인기간(SPD) 동안 어드레스기간에 선택되지 않은 비선택셀 내에는 셀 내의 벽전압과 외부전압의 합이 방전개시전압보다 낮기 때문에 서스테인방전이 일어나지 않는다.
서스테인방전이 완료된 후에는 서스테인방전에 의해 셀 내에 잔류하는 벽전하를 소거하기 위한 소거신호(도시하지 않음)가 스캔전극(Y)이나 서스테인전극(Z)에 인가된다.
이와 같은, 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인전극(Z) 및 스캔전극(Y)에 인가되는 제 2 및 제 1 서스테인펄스(SUSPZ, SUSPY)의 하강구간(T1, T4) 마다 서스테인방전을 발생시킴으로써 서스테인방전간의 방전지연을 최소화하여 특정 화상이 일정시간 동안 구현될 때(즉, 정지영상이 표시될 때) 발생되는 잔상을 최소화할 수 있다. 또한, 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 제 1 및 제 2 서스테인펄스(SUSPY, SUSPZ)를 일부 중첩시켜 서스테인방전 시 면방전 및 대향방전을 동시에 발생시킴으로써 방전효율 및 휘도를 향상시킬 수 있을 뿐만 아니라 서스테인기간(SPD)이 감소되어 소비전력을 감소시킬 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인기간동안에 스캔전극에 공급되는 서스테인펄스의 하강구간에서 서스테인전압레벨의 서스테인펄스를 서스테인전극에 공급하고 스캔전극에 공급되는 서스테인펄스의 상승구간에서 기저전압레벨의 서스테인펄스를 서스테인전극에 공급함으로써, 스캔전극에 인가되는 서스테인펄스의 상승구간과 하강구간 마다 서스테인방전을 발생시키고 스캔전극에 인가되는 서스테인펄스의 하강구간과 서스테인전극에 인가되는 서스테인펄스의 하강구간 마다 서스테인방전을 발생시키게 된다. 그리고, 본 발명은 서스테인기간동안에 서스테인전극에 공급되는 서스테인펄스의 상승구간에서 기저전압레벨의 서스테인펄스를 스캔전극에 공급하고 서스테인전극에 공급되는 서스테인펄스의 하강구간에서 서스테인전압레벨의 서스테인펄스를 스캔전극에 공급함으로써, 서스테인전극에 인가되는 서스테인펄스의 상승구간과 하강구간 마다 서스테인방전을 발생시키고 스캔전극에 인가되는 서스테인펄스의 하강구간과 서스테인전극에 인가되는 서스테인펄스의 하강구간 마다 서스테인방전을 발생시키게 된다. 이에 따라, 본 발명은 서스테인방전간의 방전지연을 최소화하여 특정 화상이 일정시간 동안 구현될 때(즉, 정지영상이 표시될 때) 발생되는 잔상을 최소화할 수 있고, 또한 서스테인방전 시 면방전 및 대향방전을 동시에 발생시켜 방전효율 및 휘도를 향상시킬 수 있을 뿐만 아니라 서스테인기간이 감소되어 소비전력을 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (11)

  1. 한 프레임이 다수의 서브필드로 나뉘어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    하이 전압 레벨과 로우 전압 레벨을 갖는 제 1 서스테인펄스를 제 1 전극에 인가하는 단계;
    하이 전압 레벨과 로우 전압 레벨을 갖는 제 2 서스테인펄스를 제 2 전극에 인가하는 단계 및
    상기 제 2 서스테인펄스가 하이 전압 레벨 및 로우 전압 레벨을 유지하는 동안 상기 제 1 서스테인펄스의 전압 레벨이 변하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 1 서스테인펄스는 로우 전압 레벨에서 하이 전압 레벨로 상승하는 전압 상승 구간, 전압 레벨이 상기 하이 전압 레벨로 유지되는 하이 전압 유지 구간, 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 전압 하강 구간 및 상기 전압 레벨이 상기 로우 전압 레벨로 유지되는 로우 전압 유지 구간을 갖고,
    상기 제 2 서스테인 펄스는 상기 전압 상승 구간 동안 로우 전압 레벨을 유지하고, 상기 하이 전압 유지 구간 동안 상기 로우 전압 레벨에서 상기 하이 전압 레벨로 상승하고, 상기 전압 하강 구간 및 상기 로우 전압 유지 구간 동안 하이 전압 레벨을 유지하고, 상기 로우 전압 유지 구간 동안 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제 2 항에 있어서,
    상기 제 1 전극은 스캔 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제 2 항에 있어서,
    상기 제 2 전극은 서스테인 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 한 프레임이 다수의 서브필드로 나뉘어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    하이 전압 레벨과 로우 전압 레벨을 갖는 제 1 서스테인펄스를 제 1 전극에 인가하는 단계;
    하이 전압 레벨과 로우 전압 레벨을 갖는 제 2 서스테인펄스를 제 2 전극에 인가하는 단계 및
    상기 제 1 서스테인펄스가 하이 전압 레벨 및 로우 전압 레벨을 유지하는 동안 상기 제 2 서스테인펄스의 전압 레벨이 변하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 5 항에 있어서,
    상기 제 2 서스테인펄스는 로우 전압 레벨에서 하이 전압 레벨로 상승하는 전압 상승 구간, 전압 레벨이 상기 하이 전압 레벨로 유지되는 하이 전압 유지 구간, 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 전압 하강 구간 및 상기 전압 레벨이 상기 로우 전압 레벨로 유지되는 로우 전압 유지 구간을 갖고,
    상기 제 1 서스테인 펄스는 상기 전압 상승 구간 동안 로우 전압 레벨을 유지하고, 상기 하이 전압 유지 구간 동안 상기 로우 전압 레벨에서 상기 하이 전압 레벨로 상승하고, 상기 전압 하강 구간 및 상기 로우 전압 유지 구간 동안 하이 전압 레벨을 유지하고, 상기 로우 전압 유지 구간 동안 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제 1 전극은 스캔 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제 6 항에 있어서,
    상기 제 2 전극은 서스테인 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제 1 전극 및 제 2 전극이 대향 배치된 플라즈마 디스플레이 패널에 있어서,
    하이 전압 레벨과 로우 전압 레벨을 갖는 제 1 서스테인펄스 및 제 2 서스테인 펄스를 상기 제1 전극 및 상기 제 2 전극에 각각 교번적으로 인가하되,
    상기 제 1 서스테인펄스 및 상기 제 2 서스테인펄스가 각각 상기 하이 전압 레벨 및 상기 로우 전압 레벨을 유지하는 동안 상기 제 2 서스테인펄스 및 상기 제 1 서스테인펄스의 전압 레벨이 변하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 제 1 서스테인펄스는 로우 전압 레벨에서 하이 전압 레벨로 상승하는 전압 상승 구간, 전압 레벨이 상기 하이 전압 레벨로 유지되는 하이 전압 유지 구간, 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 전압 하강 구간 및 상기 전압 레벨이 상기 로우 전압 레벨로 유지되는 로우 전압 유지 구간을 갖고,
    상기 제 2 서스테인 펄스는 상기 전압 상승 구간 동안 로우 전압 레벨을 유지하고, 상기 하이 전압 유지 구간 동안 상기 로우 전압 레벨에서 상기 하이 전압 레벨로 상승하고, 상기 전압 하강 구간 및 상기 로우 전압 유지 구간 동안 하이 전압 레벨을 유지하고, 상기 로우 전압 유지 구간 동안 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 9 항에 있어서,
    상기 제 2 서스테인펄스는 로우 전압 레벨에서 하이 전압 레벨로 상승하는 전압 상승 구간, 전압 레벨이 상기 하이 전압 레벨로 유지되는 하이 전압 유지 구간, 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 전압 하강 구간 및 상기 전압 레벨이 상기 로우 전압 레벨로 유지되는 로우 전압 유지 구간을 갖고,
    상기 제 1 서스테인 펄스는 상기 전압 상승 구간 동안 로우 전압 레벨을 유지하고, 상기 하이 전압 유지 구간 동안 상기 로우 전압 레벨에서 상기 하이 전압 레벨로 상승하고, 상기 전압 하강 구간 및 상기 로우 전압 유지 구간 동안 하이 전압 레벨을 유지하고, 상기 로우 전압 유지 구간 동안 상기 하이 전압 레벨에서 상기 로우 전압 레벨로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020040108448A 2004-12-18 2004-12-18 플라즈마 디스플레이 패널의 구동방법 KR100647776B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040108448A KR100647776B1 (ko) 2004-12-18 2004-12-18 플라즈마 디스플레이 패널의 구동방법
JP2005356960A JP2006171740A (ja) 2004-12-18 2005-12-09 プラズマ表示装置とその駆動方法
CNA2005101369334A CN1790463A (zh) 2004-12-18 2005-12-15 等离子显示设备及其驱动方法
US11/304,571 US20060132390A1 (en) 2004-12-18 2005-12-16 Plasma display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108448A KR100647776B1 (ko) 2004-12-18 2004-12-18 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20060069771A KR20060069771A (ko) 2006-06-22
KR100647776B1 true KR100647776B1 (ko) 2006-11-23

Family

ID=36595017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108448A KR100647776B1 (ko) 2004-12-18 2004-12-18 플라즈마 디스플레이 패널의 구동방법

Country Status (4)

Country Link
US (1) US20060132390A1 (ko)
JP (1) JP2006171740A (ko)
KR (1) KR100647776B1 (ko)
CN (1) CN1790463A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863971B1 (ko) * 2007-08-07 2008-10-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20090045634A (ko) * 2007-11-02 2009-05-08 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JPWO2009139178A1 (ja) * 2008-05-16 2011-09-15 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN101719348B (zh) * 2008-12-24 2012-05-09 四川虹欧显示器件有限公司 用于等离子显示器的驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043987A (ja) * 2001-07-30 2003-02-14 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
KR20040069054A (ko) * 2003-01-28 2004-08-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050036615A (ko) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 유지기간을 위한 패널구동방법 및 디스플레이 패널

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633761B2 (ja) * 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
TW494373B (en) * 2001-01-11 2002-07-11 Au Optronics Corp Driving method for reducing voltage recess of maintaining electrode of plasma display panel and its circuit
TWI228744B (en) * 2004-07-12 2005-03-01 Au Optronics Corp Plasma display panel and method for driving thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043987A (ja) * 2001-07-30 2003-02-14 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
KR20040069054A (ko) * 2003-01-28 2004-08-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050036615A (ko) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 유지기간을 위한 패널구동방법 및 디스플레이 패널

Also Published As

Publication number Publication date
CN1790463A (zh) 2006-06-21
KR20060069771A (ko) 2006-06-22
JP2006171740A (ja) 2006-06-29
US20060132390A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040107567A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060078987A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
JP2006189828A (ja) プラズマ表示装置及びその駆動方法
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050069761A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050063559A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100580556B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030083362A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040036257A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050012469A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee