KR20050034767A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20050034767A
KR20050034767A KR1020030069469A KR20030069469A KR20050034767A KR 20050034767 A KR20050034767 A KR 20050034767A KR 1020030069469 A KR1020030069469 A KR 1020030069469A KR 20030069469 A KR20030069469 A KR 20030069469A KR 20050034767 A KR20050034767 A KR 20050034767A
Authority
KR
South Korea
Prior art keywords
sustain
pulse
discharge
electrode
pulses
Prior art date
Application number
KR1020030069469A
Other languages
English (en)
Inventor
김원재
김민수
조기덕
조대식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030069469A priority Critical patent/KR20050034767A/ko
Priority to US10/958,254 priority patent/US7471262B2/en
Publication of KR20050034767A publication Critical patent/KR20050034767A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 안정적으로 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법은 서스테인 방전이 발생될 수 있도록 상기 주사전극에 제 1서스테인 펄스들이 공급되는 단계와, 제 1서스테인 펄스들과 교번되도록 유지전극에 제 2서스테인 펄스들이 공급되는 단계와, 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 방전셀마다 주사전극과 교번되도록 형성되는 어드레스전극에 안정화펄스가 공급되는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 안정적으로 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
서스테인기간의 벽전하 및 방전 발생원리를 도 4와 같은 육각형 형태의 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선(Vt close curve)은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.
도 4에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 벽전하들이 분포되는 지역으로 이 지역내에서는 방전이 발생되지 않는다. 그리고, Y(-)는 주사전극(Y)에 부극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 주사전극(Y) 또는 유지전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다.
서스테인 기간의 동작과정을 설명하면, 어드레스 방전이 발생된 방전셀들에서 벽전하들은 도 4와 같이 그래프의 3사분면에 위치된다. 이후, 도 3과 같이 주사전극(Y)에 정극성의 서스테인 펄스가 인가되면 3사분면에 위치된 벽전하들의 전압과 정극성의 서스테인 펄스의 전압이 합쳐져 그 전압값은 도 5와 같이 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간의 서스테인 방전이 발생된다.
서스테인 방전이 발생된 후 벽전하들은 도 6과 같이 그래프의 1사분면에 위치된다. 그리고, 유지전극(Z)에 인가되는 정극성의 서스테인 펄스에 의하여 1사분면에 위치된 벽전하들의 전압과 정극성의 서스테인 펄스의 전압이 합쳐져 그 전압값은 도 6과 같이 1사분면에 위치된 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 유지전극(Y)과 주사전극(Y)간의 서스테인 방전이 발생된다. 실제, PDP는 서스테인 기간동안 이와 같은 과정을 반복하면서 소정횟수의 서스테인 방전을 일으킨다.
하지만, 종래의 PDP에서는 PDP 셀의 불균일에 의하여 서스테인 기간에 대향방전이 발생되는 문제점이 있다. 이를 상세히 설명하면, 일반적으로 PDP는 대략 42인치 이상의 대형패널로 제작되고 있다. 이때, 공정상의 편차에 의하여 그 위치마다 형광체의 두께, 격벽높이 등이 약간씩 변화되게 된다. 이와 같이 방전셀이 불균일하게 형성되면 어드레스 방전이 발생된 벽전하들의 위치(또는 벽전압)가 방전셀마다 상이하게 설정된다. 실제로, 특정 방전셀들에서는 어드레스 방전이 발생된 후 벽전하들이 도 7과 같이 그래프의 3사분면의 아래측에 위치된다.(즉, 대향방전 영역과 인접되게 위치)
도 7과 같이 특정 방전셀에서 벽전하가 그래프의 3사분면 아래측에 위치되면 주사전극(Y)에 인가되는 정극성의 서스테인 펄스에 의하여 방전셀의 전압값은 도 8과 같이 3사분면에 위치된 대향방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 어드레스전극(X)간에 대향방전이 발생된다. 이와 같이 주사전극(Y)과 어드레스전극(X)간에 대향방전이 발생되면 그 방전에서 발생되는 빛의 양이 저하됨과 아울러 대향방전이후 벽전하가 원하는 곳으로 이동되지 않기 때문에 방전이 소거된다. 다시 말하여, 종래의 PDP는 특정 방전셀들에서는 서스테인 방전을 안정적으로 일으킬 수 없는 문제점이 있다.
한편, PDP가 고속 어드레싱될 수 있도록 데이터펄스(data)의 전압값을 높이는 방법이 제안되었다. 하지만, 종래에는 구동전압의 동작마진이 한정되어 있기 때문에 데이터펄스(data)의 전압값을 높이기 곤란했다. 이를 상세히 설명하면, 먼저 데이터펄스(data)의 전압값을 높이지 않았을 경우 데이터펄스(data)는 제 1전압(Vdata1)(대략 60 내지 80V)을 갖는다.
이와 같이 제 1전압(Vdata1)이 인가되면 방전셀의 전압은 도 9와 같이 벽전압이 위치된 1사분면 면방전영역의 경계부로부터 1사분면의 대향방전영역을 경유(즉, X(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 어드레스전극(X)간에 대향방전이 발생된다. 이후, 벽전하들은 3사분면의 면방전영역과 인접되는 위치(30)로 이동된다. 여기서, 벽전하들이 3사분면의 면방전영역과 인접되는 위치(30)로 이동되면 안정적으로 서스테인 방전이 일어날 수 있다.
고속 어드레싱을 위하여 제 1전압(Vdata)보다 높은 제 2전압(Vdata2)(80V 이상)을 가지는 데이터펄스(data)를 인가하면 방전셀의 전압은 벽전압이 위치된 1사분면의 면방전영역의 경계부로부터 1사분면의 대향방전 영역을 경유(즉, X(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 어드레스전극(X) 간에 어드레스 방전이 발생된다. 여기서, 데이터펄스(data)가 제 2전압(Vdata2)을 갖기 때문에 벽전하들은 3사분면의 대향방전 영역과 인접되는 위치(32)로 이동된다. 즉, 종래에는 고속 어드레싱을 위하여 데이터펄스(data)의 전압값을 높이는 경우 도 8과 같이 서스테인기간에 대향방전이 발생될 확률이 증가하여 안정적인 서스테인 방전을 일으키기 곤란함 문제점이 있다.
따라서, 본 발명의 목적은 안정적으로 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법은 서스테인 방전이 발생될 수 있도록 상기 주사전극에 제 1서스테인 펄스들이 공급되는 단계와, 제 1서스테인 펄스들과 교번되도록 유지전극에 제 2서스테인 펄스들이 공급되는 단계와, 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 방전셀마다 주사전극과 교번되도록 형성되는 어드레스전극에 안정화펄스가 공급되는 단계를 포함한다.
상기 안정화펄스는 주사전극에 인가되는 첫번째 제 1서스테인 펄스와 일부 중첩되도록 인가된다.
상기 안정화펄스는 첫번째 제 1서스테인 펄스보다 먼저 인가된다.
상기 안정화펄스는 주사전극에 인가되는 첫번째 서스테인 펄스와 동기되도록 인가된다.
상기 안정화펄스는 주사전극에 인가되는 첫번째 서스테인 펄스와 중첩되지 않도록 첫번째 서스테인 펄스보다 먼저 인가된다.
상기 안정화펄스는 정극성의 전압을 갖는다.
상기 안정화펄스는 주사전극들에 인가되는 다수의 제 1서스테인펄스와 동일 수만큼 인가된다.
상기 안정화펄스는 제 1서스테인 펄스와 일부 중첩되도록 인가된다.
상기 안정화펄스는 제 1서스테인 펄스들보다 먼저 인가된다.
상기 안정화펄스는 제 1서스테인 펄스와 동기되도록 공급된다.
주사전극에 인가되는 첫번째 제 1서스테인 펄스는 안정화펄스와 일부기간 중첩되도록 공급되고, 첫번째 제 1서스테인 펄스를 제외한 나머지 제 1서스테인펄스는 안정화펄스와 동기되도록 공급된다.
상기 서스테인 방전이 발생되기 전에 서스테인 방전이 발생되는 방전셀을 선택하기 위하여 어드레스 전극에 데이터펄스를 공급하는 단계를 추가로 포함한다.
본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법은 서스테인 기간동안 발생되는 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 유지전극에 부극성 및 정극성의 서스테인 펄스를 반복적으로 공급하는 단계를 포함한다.
상기 서스테인 기간의 첫번째 펄스로 부극성의 서스테인 펄스가 공급된다.
상기 서스테인 기간동안 주사전극 및 어드레스전극은 기저전위를 유지한다.
상기 부극성의 서스테인 펄스 및 정극성의 서스테인 펄스는 동일한 절대값 전압을 갖는다.
본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법은 서스테인 기간동안 발생되는 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 유지전극에 부극성의 제 1서스테인 펄스들이 공급되는 단계와, 제 1서스테인 펄스들과 교번되도록 주사전극에 부극성의 제 2서스테인 펄스들이 공급되는 단계를 포함한다.
상기 제 1서스테인 펄스 및 제 2서스테인 펄스는 동일한 전압값을 갖는다.
본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법은 서스테인 방전이 발생될 수 있도록 주사전극에 정극성의 제 1서스테인 펄스들이 공급되는 단계와, 제 1서스테인 펄스들과 교번되도록 유지전극에 정극성의 제 2서스테인 펄스들이 공급되는 단계와, 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 유지전극에 안정화펄스들이 공급되는 단계를 포함한다.
상기 안정화펄스는 부극성의 전위를 갖는다.
상기 안정화펄스의 절대치 전압값은 제 1 및 제 2서스테인펄스의 절대치 전압값보다 낮게 설정된다.
상기 안정화펄스는 제 1서스테인 펄스와 일부 중첩되도록 인가된다.
상기 안정화펄스는 제 1서스테인 펄스보다 먼저 인가된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 10 내지 도 19b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 10은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 10을 참조하면, 본 발명의 제 1실시예에 의한 PDP의 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인 기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 정극성의 서스테인펄스(sus)가 인가된다. 그리고, 어드레스전극(X)에는 첫번째 서스테인펄스와 중첩되는 안정화펄스(SP)가 인가된다. 여기서, 어드레스전극(X)에 인가되는 안정화펄스(SP)는 주사전극들(Y)에 인가되는 첫번째 서스테인펄스보다 먼저 인가된다. 이와 같이 첫번째 서스테인펄스와 중첩되는 안정화펄스(SP)가 어드레스전극(X)에 인가되면 서스테인기간에 면방전 형태로 안정된 서스테인 방전이 일어나게 된다.
이를 도 11a 및 도 11b에 도시된 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 전압곡선에서 Y(-)는 주사전극(Y)에 부극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 주사전극(Y) 또는 유지전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다.
먼저 도 11a를 참조하여 어드레스 방전에 의하여 형성된 벽전하들이 그래프의 3사분면의 원하는 위치(40)에 이동된 경우를 설명하기로 한다. 서스테인 기간에 어드레스전극(X)에 안정화펄스(SP)가 공급된다. 여기서, 안정화펄스(SP)의 전압은 데이터펄스(data)의 전압과 동일 또는 낮게 설정된다. 안정화펄스(SP)가 어드레스전극(X)에 공급되면 3사분면에 위치된 벽전하들의 전압과 정극성의 안정화펄스(SP)의 전압이 합쳐져 벽전압은 그래프의 Y측(즉, X(+)측으로 이동)의 위치(42)로 이동된다. 그리고, 안정화펄스(SP)와 중첩되게 공급되는 첫번째 서스테인 펄스에 의하여 방전셀의 벽전압은 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 일어난다.
이와 같이 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치에 이동되기 때문에 이후 안정적인 서스테인 방전을 일으킬 수 있다.
한편, PDP셀의 불균이 또는 고속 어드레싱을 위하여 어드레스기간에 높은 전압(80V이상)을 가지는 데이터펄스(data)가 인가될 때, 즉 어드레스 방전에 발생된 후 벽전하들이 도 11b와 같이 그래프의 3사분면의 아래측(즉, 대향방전 영역과 인접되게 위치)(44)에 위치되는 경우의 동작과정을 설명하기로 한다.
서스테인 기간에 어드레스전극(X)에 공급되는 안정화펄스(SP)에 의하여 방전셀의 벽전압은 그래프의 Y측(즉, X(+)측으로 이동)의 위치(46)로 이동된다. 그리고, 안정화펄스(SP)와 중첩되게 공급되는 첫번째 서스테인 펄스에 의하여 방전셀의 벽전압은 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 일어난다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다. 한편, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치에 이동되기 때문에 이후 안정적인 서스테인 방전을 일으킬 수 있다.
도 12는 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다. 도 12를 설명할 때 도 10과 동일한 파형이 인가되는 초기화기간 및 어드레스기간의 상세한 설명은 생략하기로 한다.
도 12를 참조하면, 본 발명의 제 2실시예에 의한 PDP의 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에는 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 어드레스기간에는 데이터에 대응하여 서스테인 방전이 발생될 방전셀들을 선택한다.
서스테인 기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 정극성의 서스테인펄스(sus)가 인가된다. 그리고, 어드레스전극(X)에는 주사전극들(Y)에 인가되는 서스테인펄스와 중첩되는 안정화펄스(SP)가 인가된다. 여기서, 어드레스전극(X)에 인가되는 안정화펄스(SP)는 주사전극들(Y)에 인가되는 서스테인펄스보다 먼저 인가된다. 이와 같이 주사전극들(Y)에 인가되는 서스테인펄스와 중첩되는 안정화펄스(SP)가 어드레스전극(X)에 인가되면 서스테인기간에 면방전 형태로 안정된 서스테인 방전이 일어난다.
이를 도 11a 및 도 11b를 이용하여 상세히 설명하기로 한다. 먼저, 어드레스방전에 의하여 벽전하들이 도 11a와 같이 원하는 위치(40)로 이동된 경우에 어드레스전극(X)에 공급되는 안정화펄스(SP)(데이터펄스(data)의 전압과 동일 또는 낮은전압)에 의하여 벽전하들은 그래프의 Y측(즉, X(+)측으로 이동)의 위치(42)로 이동된다. 그리고, 안정화펄스(SP)와 중첩되게 주사전극들(Y)에 공급되는 서스테인펄스에 의하여 방전셀의 벽전압은 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 일어난다. 이와 같이, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치에 이동되기 때문에 이후 안정적인 서스테인 방전을 일으킬 수 있다.
한편, PDP셀의 불균일 또는 고속 어드레싱을 위하여 어드레스기간에 높은 전압(80V이상)을 가지는 데이터펄스(data)가 인가되면 벽전하들은 도 11b와 같이 그래프의 3사분면의 아래측(즉, 대향방전 영역과 인접되게 위치)(44)에 위치된다. 여기서, 어드레스전극(X)에 안정화펄스(SP)가 공급되면 방전셀의 전압은 Y측(즉, X(+)측으로 이동)의 위치(46)로 이동된다. 그리고, 안정화펄스(SP)와 중첩되도록 주사전극(Y)에 서스테인펄스가 공급되면 벽전압은 면방전영역을 경유(즉,Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 일어난다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다. 이후, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치에 이동되기 때문에 이후 안정적인 서스테인 방전을 일으킬 수 있다.
한편, 도 10 및 도 12에 도시된 본 발명의 제 1 및 제 2실시예들은 다양한 형태로 응용될 수 있다. 예를 들어, 본 발명에서는 도 13a 및 도 13b와 같이 어드레스전극(X)에 인가되는 안정화펄스(SP)를 주사전극(Y)에 인가되는 서스테인펄스와 동기되도록 공급할 수 있다. 이와 같이 안정화펄스(SP) 및 주사전극(Y)에 인가되는 서스테인펄스가 동기되도록 공급되면 도 11a 및 도 11b와 같이 안정된 서스테인 방전을 일으킬 수 있다. 그리고, 본 발명에서는 도 13c와 같이 안정화펄스(SP)를 주사전극(Y)에 인가되는 (첫번째)서스테인펄스와 중첩되지 않도록 서스테인펄스의 앞단에 인가할 수 있다. 아울러, 본 발명에서는 도 13d와 같이 첫번째 서스테인펄스와 안정화펄스(SP)가 중첩되도록 공급하고, 이 후에 공급되는 안정화펄스(SP)는 주사전극(Y)에 공급되는 서스테인펄스와 동기되도록 공급할 수 있다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다.
도 14는 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다. 도 14를 설명할 때 도 10과 동일한 파형이 인가되는 초기화기간 및 어드레스기간의 상세한 설명은 생략하기로 한다.
도 14를 참조하면, 본 발명의 제 3실시예에 의한 PDP의 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에는 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 어드레스기간에는 데이터에 대응하여 서스테인 방전이 발생될 방전셀들을 선택한다.
서스테인 기간에는 유지전극들(Z)에 부극성 및 정극성의 서스테인펄스(-Vs, +Vs)가 반복적으로 공급된다. 이때, 주사전극들(Y) 및 어드레스전극들(X)에는 펄스가 인가되지 않는다.(즉, 기저전위 유지) 이와 같이 유지전극들(Z)에 부극성 및 정극성의 서스테인펄스(-Vs, +Vs)가 반복적으로 공급되면 서스테인기간에 면방전 형태로 안정된 서스테인 방전이 일어난다.
이를 도 15a 및 도 15b를 이용하여 상세히 설명하기로 한다. 먼저, 어드레스방전에 의하여 벽전하들이 도 15a와 같이 원하는 위치(40)로 이동된 경우에 유지전극들(Z)에 인가되는 부극성의 서스테인펄스(-Vs)에 의하여 방전셀의 전압은 면방전영역을 경유(즉, Z(-)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z) 간에 서스테인 방전이 일어난다. 이와 같이, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치로 이동된다. 이후, 유지전극들(Z)에 인가되는 정극성의 서스테인펄스(+Vs)에 의하여 면방전형태의 서스테인 방전이 일어나고, 이후 이와 같은 과정을 반복하면서 안정적인 서스테인 방전이 일어나게 된다.
한편, PDP셀의 불균일 또는 고속 어드레싱을 위하여 어드레스기간에 높은 전압(80V이상)을 가지는 데이터펄스(data)가 인가되면 벽전하들은 도 15b와 같이 그래프의 3사분면의 아래측(즉, 대향방전 영역과 인접되게 위치)(44)에 위치된다. 여기서, 유지전극(Z)에 부극성의 서스테인펄스(-Vs)가 공급되면 방전셀의 전압은 면방전영역을 경유(즉, Z(-)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z) 간에 서스테인 방전이 일어난다. 이와 같이, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치로 이동된다. 이후, 유지전극들(Z)에 인가되는 정극성의 서스테인펄스(+Vs)에 의하여 면방전형태의 서스테인 방전이 일어나고, 이후 이와 같은 과정을 반복하면서 안정적인 서스테인 방전이 일어나게 된다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다.
도 16은 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다. 도 16을 설명할 때 도 10과 동일한 파형이 인가되는 초기화기간 및 어드레스기간의 상세한 설명은 생략하기로 한다.
도 16을 참조하면, 본 발명의 제 4실시예에 의한 PDP의 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에는 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 어드레스기간에는 데이터에 대응하여 서스테인 방전이 발생될 방전셀들을 선택한다.
서스테인 기간에는 유지전극들(Z)에 부극성의 서스테인펄스(-Vs)가 인가되고, 이와 교번되도록 주사전극들(Y)에 부극성의 서스테인펄스(-Vs)가 인가된다. 이와 같이 유지전극들(Z) 및 주사전극들(Y)에 교번적으로 부극성의 서스테인펄스(-Vs)가 공급되면 서스테인기간에 면방전 형태로 안정된 서스테인 방전이 일어난다.
이를 상세히 설명하면, 먼저 유지전극(Z)에 부극성의 서스테인펄스(-Vs)가 공급되면 도 15a 및 도 15b에 도시된 바와 같이, 즉 벽전하의 형성위치와 관계없이 전압이 면방전영역을 경유(즉, Z(-)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z) 간에 서스테인 방전이 일어난다. 이와 같이 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 17과 같이 그래프의 1사분면의 원하는 위치로 이동된다.
이후, 주사전극(Y)에 부극성의 서스테인펄스(-Vs)가 공급되면 도 17과 같이 전압은 그래프의 1사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 일어나고, 이후 이와 같은 과정을 반복하면서 안정적인 서스테인 방전이 발생된다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다.
도 18은 본 발명의 제 5실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다. 도 18을 설명할 때 도 10과 동일한 파형이 인가되는 초기화기간 및 어드레스기간의 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 본 발명의 제 5실시예에 의한 PDP의 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에는 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 어드레스기간에는 데이터에 대응하여 서스테인 방전이 발생될 방전셀들을 선택한다.
서스테인 기간에는 주사전극들(Y)에 정극성의 서스테인 펄스가 공급됨과 아울러 이와 교번되도록 유지전극들(Z)에 정극성의 서스테인 펄스가 공급된다. 아울러, 유지전극들(Z)에는 주사전극들(Y)에 공급되는 정극성의 서스테인 펄스와 먼저 공급됨과 아울러 주사전극들(Y)에 공급되는 정극성의 서스테인 펄스와 일부 중첩되는 안정화펄스(Va)가 공급된다. 여기서, 안정화펄스(Va)의 절대치 전압값은 서스테인펄스의 절대치 전압값 보다 낮게 설정된다. 이와 같이 유지전극들(Z)에 부극성의 안정화펄스(Va) 및 정극성의 서스테인펄스가 공급됨과 아울러 주사전극들(Y)에 정극성의 서스테인펄스가 공급되면 서스테인 기간에 면방전 형태의 안정된 서스테인 방전을 일으킬 수 있다.
이를 도 19a 및 도 19b를 이용하여 상세히 설명하기로 한다. 먼저, 어드레스방전에 의하여 벽전하들이 도 19a와 같이 원하는 위치(40)로 이동된 경우에 유지전극들(Z)에 인가되는 부극성의 안정화펄스(Va)에 의하여 방전셀의 전압은 그래프 3사분면의 면방전영역쪽으로 이동(즉, Z(-)측으로 이동)된다. 그리고, 그래프 3사분면의 면방전영역쪽으로 이동된 전압은 주사전극(Y)에 인가되는 정극성의 서스테인펄스에 의하여 그래프 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z) 간에 서스테인 방전이 일어난다. 이와 같이, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치로 이동된다. 이후, 유지전극들(Z)에 인가되는 정극성의 서스테인펄스에 의하여 면방전 형태의 서스테인 방전이 일어나고, 이후 이와 같은 과정을 반복하면서 안정적인 서스테인 방전이 일어나게 된다.
한편, PDP셀의 불균일 또는 고속 어드레싱을 위하여 어드레스기간에 높은 전압(80V이상)을 가지는 데이터펄스(data)가 인가되면 벽전하들은 도 19b와 같이 그래프의 3사분면의 아래측(즉, 대향방전 영역과 인접되게 위치)(44)에 위치된다. 여기서, 유지전극들(Z)에 인가되는 부극성의 안정화펄스(Va)에 의하여 방전셀의 전압은 그래프 3사분면의 면방전영역쪽으로 이동(즉, Z(-)측으로 이동)된다. 그리고, 그래프 3사분면의 면방전영역쪽으로 이동된 전압은 주사전극(Y)에 인가되는 정극성의 서스테인펄스에 의하여 그래프 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z) 간에 서스테인 방전이 일어난다. 이와 같이, 방전셀들에서 면방전 형태의 서스테인 방전이 발생되면 방전셀의 벽전하들은 도 6과 같이 그래프의 1사분면의 원하는 위치로 이동된다. 이후, 유지전극들(Z)에 인가되는 정극성의 서스테인펄스에 의하여 면방전 형태의 서스테인 방전이 일어나고, 이후 이와 같은 과정을 반복하면서 안정적인 서스테인 방전이 일어나게 된다. 즉, 본 발명에서는 방전셀의 불균일 및/또는 데이터펄스(data)의 전압과 관계없이 안정적으로 서스테인 방전을 일으킬 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 방전셀의 불균일 및 높은 전압의 데이터펄스의 인가시에도 안정적으로 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명에서는 어드레스 방전에 의하여 형성된 벽전하들의 위치와 무관하게 방전셀의 전압이 전압곡선의 면방전 영역을 통과할 수 있도록 서스테인기간의 파형을 설정함으로써 안정적인 서스테인 방전을 일으킬 수 있다. 그리고, 본 발명에서는 어드레스 방전에 의하여 형성된 벽전하들의 위치와 무관하게 안정적인 서스테인 방전을 일으킬 수 있으므로 고속 어드레싱을 위하여 높은 전압을 가지는 데이터펄스를 인가할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 3은 서브필드 기간동안 전극들에 공급되는 구동파형을 나타내는 도면.
도 4는 어드레스 방전이 발생된 방전셀에서 벽전하의 위치를 나타내는 도면.
도 5는 도 4에 도시된 벽전하에 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 6은 도 5의 서스테인 방전에 의하여 형성된 벽전하의 위치를 나타내는 도면.
도 7은 방전셀의 불균일하게 형성되었을 때 어드레스 방전이 발생된 후 벽전하의 위치를 나타내는 도면.
도 8은 도 7에 도시된 벽전하에 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 9는 어드레스 기간에 공급되는 데이터펄스의 전압값에 대응하여 이동되는 벽전하의 위치를 나타내는 도면.
도 10은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 11a 및 도 11b는 도 10에 도시된 파형에 의하여 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 12는 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 13a 내지 도 13d는 본 발명의 제 1실시예 및 제 2실시예의 변형 실시예들을 나타내는 파형도.
도 14는 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 15a 및 도 15b는 도 14에 도시된 파형에 의하여 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 16은 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 17은 도 16에 도시된 파형에 의하여 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 18은 본 발명의 제 5실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 19a 및 도 19b는 도 18에 도시된 파형에 의하여 서스테인 방전이 발생되는 과정을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층

Claims (23)

  1. 다수의 방전셀 각각이 나란하게 형성되는 주사전극 및 유지전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    서스테인 방전이 발생될 수 있도록 상기 주사전극에 제 1서스테인 펄스들이 공급되는 단계와,
    상기 제 1서스테인 펄스들과 교번되도록 상기 유지전극에 제 2서스테인 펄스들이 공급되는 단계와,
    상기 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 상기 방전셀마다 상기 주사전극과 교번되도록 형성되는 어드레스전극에 안정화펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 안정화펄스는 상기 주사전극에 인가되는 첫번째 제 1서스테인 펄스와 일부 중첩되도록 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2항에 있어서,
    상기 안정화펄스는 상기 첫번째 제 1서스테인 펄스보다 먼저 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1항에 있어서,
    상기 안정화펄스는 상기 주사전극에 인가되는 첫번째 서스테인 펄스와 동기되도록 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1항에 있어서,
    상기 안정화펄스는 상기 주사전극에 인가되는 첫번째 서스테인 펄스와 중첩되지 않도록 상기 첫번째 서스테인 펄스보다 먼저 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1항에 있어서,
    상기 안정화펄스는 정극성의 전압을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1항에 있어서,
    상기 안정화펄스는 상기 주사전극들에 인가되는 다수의 제 1서스테인펄스와 동일 수만큼 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 7항에 있어서,
    상기 안정화펄스는 상기 제 1서스테인 펄스와 일부 중첩되도록 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8항에 있어서,
    상기 안정화펄스는 상기 제 1서스테인 펄스들보다 먼저 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제 7항에 있어서,
    상기 안정화펄스는 상기 제 1서스테인 펄스와 동기되도록 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 7항에 있어서,
    주사전극에 인가되는 첫번째 제 1서스테인 펄스는 상기 안정화펄스와 일부기간 중첩되도록 공급되고, 상기 첫번째 제 1서스테인 펄스를 제외한 나머지 제 1서스테인펄스는 상기 안정화펄스와 동기되도록 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 1항에 있어서,
    상기 서스테인 방전이 발생되기 전에 상기 서스테인 방전이 발생되는 방전셀을 선택하기 위하여 상기 어드레스 전극에 데이터펄스를 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  13. 다수의 방전셀 각각이 나란하게 형성되는 주사전극 및 유지전극과, 상기 주사전극과 교번되도록 형성되는 어드레스전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    서스테인 기간동안 발생되는 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 상기 유지전극에 부극성 및 정극성의 서스테인 펄스를 반복적으로 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  14. 제 13항에 있어서,
    상기 서스테인 기간의 첫번째 펄스로 상기 부극성의 서스테인 펄스가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 제 13항에 있어서,
    상기 서스테인 기간동안 상기 주사전극 및 어드레스전극은 기저전위를 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  16. 제 13항에 있어서,
    상기 부극성의 서스테인 펄스 및 정극성의 서스테인 펄스는 동일한 절대값 전압을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  17. 다수의 방전셀 각각이 나란하게 형성되는 주사전극 및 유지전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    서스테인 기간동안 발생되는 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 상기 유지전극에 부극성의 제 1서스테인 펄스들이 공급되는 단계와,
    상기 제 1서스테인 펄스들과 교번되도록 상기 주사전극에 부극성의 제 2서스테인 펄스들이 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  18. 제 17항에 있어서,
    상기 제 1서스테인 펄스 및 제 2서스테인 펄스는 동일한 전압값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  19. 다수의 방전셀 각각이 나란하게 형성되는 주사전극 및 유지전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    서스테인 방전이 발생될 수 있도록 상기 주사전극에 정극성의 제 1서스테인 펄스들이 공급되는 단계와,
    상기 제 1서스테인 펄스들과 교번되도록 상기 유지전극에 정극성의 제 2서스테인 펄스들이 공급되는 단계와,
    상기 서스테인 방전이 전압곡선(Vt close curve)의 면방전영역을 경유하여 일어날 수 있도록 상기 유지전극에 안정화펄스들이 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  20. 제 19항에 있어서,
    상기 안정화펄스는 부극성의 전위를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  21. 제 20항에 있어서,
    상기 안정화펄스의 절대치 전압값은 상기 제 1 및 제 2서스테인펄스의 절대치 전압값보다 낮게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  22. 제 19항에 있어서,
    상기 안정화펄스는 상기 제 1서스테인 펄스와 일부 중첩되도록 인가되는 것을 특징으로 플라즈마 디스플레이 패널의 구동방법.
  23. 제 22항에 있어서,
    상기 안정화펄스는 상기 제 1서스테인 펄스보다 먼저 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020030069469A 2003-10-07 2003-10-07 플라즈마 디스플레이 패널의 구동방법 KR20050034767A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030069469A KR20050034767A (ko) 2003-10-07 2003-10-07 플라즈마 디스플레이 패널의 구동방법
US10/958,254 US7471262B2 (en) 2003-10-07 2004-10-06 Method of driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069469A KR20050034767A (ko) 2003-10-07 2003-10-07 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20050034767A true KR20050034767A (ko) 2005-04-15

Family

ID=34386757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069469A KR20050034767A (ko) 2003-10-07 2003-10-07 플라즈마 디스플레이 패널의 구동방법

Country Status (2)

Country Link
US (1) US7471262B2 (ko)
KR (1) KR20050034767A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670182B1 (ko) * 2005-05-13 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645791B1 (ko) * 2005-03-22 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20070095489A (ko) * 2005-09-22 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100774943B1 (ko) * 2005-10-14 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
KR100811472B1 (ko) * 2006-10-16 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100872364B1 (ko) * 2006-12-13 2008-12-05 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
JP5011091B2 (ja) * 2007-12-27 2012-08-29 株式会社日立製作所 プラズマディスプレイ装置
CN102016966A (zh) * 2008-06-13 2011-04-13 松下电器产业株式会社 等离子显示装置及其驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
JP3039500B2 (ja) * 1998-01-13 2000-05-08 日本電気株式会社 プラズマディスプレイパネルの駆動方法
CN101819746B (zh) * 1998-09-04 2013-01-09 松下电器产业株式会社 等离子体显示板驱动方法及离子体显示板装置
WO2002103660A1 (en) * 2001-06-15 2002-12-27 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus
TW508547B (en) * 2001-11-21 2002-11-01 Au Optronics Corp Plasma display panel with low firing voltage
TW577038B (en) * 2002-09-23 2004-02-21 Au Optronics Corp Driving device and method for driving plasma display panel
TW200421233A (en) * 2002-11-29 2004-10-16 Matsushita Electric Ind Co Ltd Plasma display panel device and related drive method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670182B1 (ko) * 2005-05-13 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20050073482A1 (en) 2005-04-07
US7471262B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050071203A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524314B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551123B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100525738B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533729B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533728B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051025

Effective date: 20070227