KR100480169B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100480169B1
KR100480169B1 KR10-2002-0040881A KR20020040881A KR100480169B1 KR 100480169 B1 KR100480169 B1 KR 100480169B1 KR 20020040881 A KR20020040881 A KR 20020040881A KR 100480169 B1 KR100480169 B1 KR 100480169B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
discharge
scan
electrode
Prior art date
Application number
KR10-2002-0040881A
Other languages
English (en)
Other versions
KR20040006575A (ko
Inventor
유준영
민병국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0040881A priority Critical patent/KR100480169B1/ko
Publication of KR20040006575A publication Critical patent/KR20040006575A/ko
Application granted granted Critical
Publication of KR100480169B1 publication Critical patent/KR100480169B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 고속 구동이 가능하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 제1 전극에 상승 기울기의 램프파형을 공급하여 셋업방전을 발생시키는 초기화 단계와, 제1 전극에 서스테인전압보다 높은 스캔기준전압을 공급하고, 그 스캔기준전압을 기준으로 스캔펄스를 공급함과 동시에 제3 전극에 상기 스캔펄스와 동기되게 데이터펄스를 공급하여 선택적 소거 어드레스 방전을 발생시키는 어드레스 단계와; 제1 및 제2 전극에 교번적으로 서스테인전압펄스를 공급하여 상기 선택적 소거 어드레스 방전이 발생된 방전셀은 꺼진 상태를 유지하고, 나머지 방전셀은 서스테인 방전으로 켜진 상태를 유지하게 하는 서스테인 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD Of DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 고속 구동이 가능하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 종래기술에 따른 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다. 도 3에 있어서, Y는 주사/서스테인전극을 나타내며, Z는 공통서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(RP)이 동시에 인가된다. 이 상승 램프파형(RP)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(RP)이 공급된 후, 상승 램프파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(-RP)이 주사/서스테인전극들(Y)에 동시에 인가된다. 하강 램프파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(SP)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 공통서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압(Zdc)이 공급된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
상기에서와 같은 PDP의 구동파형은 초기화기간이 셋업 및 셋다운 기간으로 나뉘어 구동됨을 알 수 있다. 즉, 셋업기간에서는 상승 램프파형(RP)이 인가되어 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 약방전을 발생된다. 이러한 약방전은 두 전극(Y,Z) 사이에 충분한 양의 벽전하를 형성시키게 된다. 다음으로 셋다운기간에서는 하강 램프파형(-RP)이 인가되어 셀 내의 불요한 벽전하를 적당량 소거시켜 동작 마진을 충분히 확보할 수 있게 된다. 이로써, 종래 기술에 따른 PDP의 구동방법은 패널 전체에 균일하고 충분한 벽전하를 공급하게 됨으로써 낮은 어드레스 전압을 확보하고 패널의 동작 특성을 향상시킬 수 있게 된다.
그러나, 종래의 PDP의 구동파형은 초기화기간에 사용되는 시간이 길 뿐만 아니라 상승 램프파형(RP)와 하강 램프파형(-RP) 인가시 발생되는 약방전에 의한 블랙 휘도의 증가로 충분한 콘트라스트(Contrast)비를 달성하는 데 어려움이 있다. 또한, 종래기술에 따른 PDP의 구동파형은 패널 전체에 균일한 벽전하를 쌓아 주기는 하였지만 벽전하를 형성 및 제거 과정을 반복함으로써 셀 내에 형성된 벽전하의 양은 크지 않게 된다. 이로 인하여, 방전 전압이 높은 패널을 구동하기 위해서는 어드레스 기간에 높은 데이터전압을 인가해야 하는 단점이 있다.
따라서, 본 발명의 목적은 고속 어드레스 구동이 가능하도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 선택적 소거(selective erase)를 통한 어드레스 방전을 구현하도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 제1 전극에 상승 기울기의 램프파형을 공급하여 셋업방전을 발생시키는 초기화 단계와, 제1 전극에 서스테인전압보다 높은 스캔기준전압을 공급하고, 그 스캔기준전압을 기준으로 스캔펄스를 공급함과 동시에 제3 전극에 상기 스캔펄스와 동기되게 데이터펄스를 공급하여 선택적 소거 어드레스 방전을 발생시키는 어드레스 단계와; 제1 및 제2 전극에 교번적으로 서스테인전압펄스를 공급하여 상기 선택적 소거 어드레스 방전이 발생된 방전셀은 꺼진 상태를 유지하고, 나머지 방전셀은 서스테인 방전으로 켜진 상태를 유지하게 하는 서스테인 단계를 포함하는 것을 특징으로 한다.
상기 스캔기준전압은 상기 램프파형의 피크전압과, 그 피크전압과 상기 서스테인전압 사이의 전압 중 어느 하나의 전압인인 것을 특징으로 한다.
본 발명에서의 상기 스캔펄스는 스캔펄스는 상기 스캔기준전압을 기준으로 서스테인전압보다 낮은 스캔홀드전압까지 떨어지는 부극성 전압인 것을 특징으로 한다.상기 어드레스 단계는 상기 제2 전극에 상기 서스테인전압과 같은 레벨의 정극성 바이어스 전압을 인가하여 유지하게 하는 단계를 추가로 포함하고, 상기 스캔홀드전압이 인가될 때 자가-소거 방전을 방지하도록, 상기 스캔홀드전압은 상기 바이어스 전압과 작은 전압차를 갖는 것을 특징으로 한다.
삭제
상기 서스테인 방전은 상기 제1 전극의 전압을 그라운드 레벨로 낮추고 상기 제2 전극에 상기 서스테인전압펄스를 인가하여 개시된 것을 특징으로 한다.
상기 서스테인 방전의 개시를 위하여 제2 전극에 인가된 서스테인전압펄스는 상기 어드레스 단계에서 인가된 바이어스전압이 유지된 전압인 것을 특징으로 한다.
상기 서스테인 방전의 개시를 위하여 상기 제2 전극에 서스테인전압펄스가 인가될 때 상기 제1 전극에는 상기 스캔기준전압으로부터 상기 그라운드 레벨까지 다단계로 떨어지는 전압이 공급된 것을 특징으로 한다.
본 발명에서의 상기 제2 전극의 제1 서스테인펄스는 상기 어드레스방전시 인가되는 정극성 직류전압이 유지된 전압인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 종래기술과 비교하여 각 서브필드에 할당된 셋다운기간을 없애고 바로 어드레스 구동을 하는 것이 특징이다.
셋업기간에는 모든 주사/서스테인전극들(Y)에 서스테인전압레벨(Vs)보다 높은 피크전압(Vr)까지 상승하는 상승 램프파형(RP)이 동시에 인가된다. 이 상승 램프파형(RP)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다.
셋업기간 후에 벽전하 저감을 위한 어떠한 동작없이 바로 어드레스 방전을 위한 어드레스기간이 시작된다.
어드레스기간에는 부극성 스캔펄스(SP)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 어드레스기간에 공통서스테인전극(Z)은 서스테인전압(Vs)과 같은 레벨의 바이어스전압(Zdc)을 유지한다. 부극성 스캔펄스(SP)는 해당 데이터펄스(DP)와 동기되게 상승 램프파형(RP)의 피크전압(Vr)으로부터 소정 폭만큼 떨어진 전압(Va)을 기준으로 스캔홀드전압(Vsh)까지 떨어져 소정 폭만큼 유지하도록 구성된다. 이 때, 스캔홀드전압(Vsh)은 서스테인전압(Vs)과 매우 작은 전압차를 유지한다. 이는 스캔홀드전압(Vsh)과 공통서스테인전극(Z)에 인가되는 바이어스전압(Zdc)과의 차이를 매우 작게 유지하여 스캔펄스(SP)가 인가되는 시점에서 벽전하에 의한 자가-소거방전을 방지함과 아울러 어드레스 방전시 공통서스테인전극(Z)에 셋업시 형성되었던 양의 벽전하를 변화시키지 않기 위해서이다. 만약, 공통서스테인전극(Z)에 형성되었던 양의 벽전하가 어드레스 방전에 의하여 변화된다면 서스테인펄스(SUSP)가 인가될 경우 서스테인 방전이 실패할 확률이 있기 때문이다.
스캔펄스(SP)와 데이터펄스(DP)의 전압차와 셋업기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 이 때, 데이터펄스(DP)는 셀 내에 형성된 벽전하량과 높은 스캔전압에 의해 낮은 데이터 전압을 유지하게 된다.
상기에서와 같이 PDP의 어드레스 구동을 실시할 경우 선택되어진 셀은 선택적 소거 구동 방식에 의해 어드레스 방전시 벽전하의 변화에 의해 서스테인 방전시 꺼진 셀로 유지가 되며, 선택되어지지 않은 셀은 벽전하가 그대로 유지되고 있으므로 서스테인 방전시 켜진 셀로 유지가 된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSPz,SUSPy)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어나게 된다. 마지막으로, 서스테인 방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(EP)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
상기에서와 같은 구동방법에 따라 본 발명에 따른 PDP는 블랙 휘도를 감소시키고 초기화기간에 사용되는 시간도 절약하여 서스테인기간에 사용되는 시간을 충분히 확보할 수 있다. 또한, 본 발명에 따른 PDP는 셋업기간에 생성된 많은 벽전하를 어드레스 방전시 직접 이용함으로써 방전시 지터(Zitter)를 줄임과 아울러 높은 콘트라스비를 달성할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동파형을 나타낸다. 도 5는 도 4의 제1 실시예와 비교하여 공통서스테인전극(Z)의 서스테인기간에 인가되는 제1 서스테인펄스(SUSPz1)로 어드레스기간에 인가되는 정극성 바이어스전압(Zdc)을 사용하는 것이 특징이다.
셋업기간에는 모든 주사/서스테인전극들(Y)에 서스테인전압레벨(Vs)보다 높은 피크전압(Vr)까지 상승하는 상승 램프파형(RP)이 동시에 인가된다. 이 상승 램프파형(RP)에 의해 전 화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다.
셋업기간 후에 벽전하 저감을 위한 어떠한 동작없이 바로 어드레스 방전을 위한 어드레스기간이 시작된다.
어드레스기간에는 부극성 스캔펄스(SP)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 어드레스기간에 공통서스테인전극(Z)은 서스테인전압(Vs)과 같은 레벨의 바이어스전압(Zdc)을 유지한다. 부극성 스캔펄스(SP)는 해당 데이터펄스(DP)와 동기되게 상승 램프파형(RP)의 피크전압(Vr)으로부터 소정 폭만큼 떨어진 전압(Va)을 기준으로 스캔홀드전압(Vsh)까지 떨어져 소정 폭만큼 유지하도록 구성된다. 이 때, 스캔홀드전압(Vsh)은 서스테인전압(Vs)과 매우 작은 전압차를 유지한다. 이는 스캔홀드전압(Vsh)과 공통서스테인전극(Z)에 인가되는 바이어스전압(Zdc)과의 차이를 매우 작게 유지하여 스캔펄스(SP)가 인가되는 시점에서 벽전하에 의한 자가-소거방전을 방지함과 아울러 어드레스 방전시 공통서스테인전극(Z)에 셋업시 형성되었던 양의 벽전하를 변화시키지 않기 위해서이다. 만약, 공통서스테인전극(Z)에 형성되었던 양의 벽전하가 어드레스 방전에 의하여 변화된다면 서스테인펄스(SUSP)가 인가될 경우 서스테인 방전이 실패할 확률이 있기 때문이다.
스캔펄스(SP)와 데이터펄스(DP)의 전압차와 셋업기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 이 때, 데이터펄스(DP)는 셀 내에 형성된 벽전하량과 높은 스캔전압에 의해 낮은 데이터 전압을 유지하게 된다.
상기에서와 같이 PDP의 어드레스 구동을 실시할 경우 선택되어진 셀은 선택적 소거 구동 방식에 의해 어드레스 방전시 벽전하의 변화에 의해 서스테인 방전시 꺼진 셀로 유지가 되며, 선택되어지지 않은 셀은 벽전하가 그대로 유지되고 있으므로 서스테인 방전시 켜진 셀로 유지가 된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 서스테인기간의 첫 서스테인펄스(SUSP1)는 어드레스기간에 인가된 직류 바이어스 전압(Zdc)을 연장하여 사용한다. 즉, 어드레스기간이 끝난 후 공통서스테인전극(Z)에 인가되는 전압을 그라운드 레벨까지 낮추지 않고 그대로 유지하고 주사/서스테인전극(Y)에 인가된 전압만 그라운드 레벨까지 낮추어 서스테인 방전을 시작한다. 이 때, 주사/서스테인전극(Y)에 인가되는 파형은 여러 단계로 나누어 그라운드 레벨까지 낮추어 줄 수 있다.
어드레스방전에 의해 선택되지 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSPz,SUSPy)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어나게 된다. 마지막으로, 서스테인 방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(EP)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
상기에서와 같은 구동방법에 따라 본 발명에 따른 PDP는 블랙 휘도를 감소시키고 초기화기간에 사용되는 시간도 절약하여 서스테인기간에 사용되는 시간을 충분히 확보할 수 있다. 또한, 본 발명에 따른 PDP는 셋업기간에 생성된 많은 벽전하를 어드레스 방전시 직접 이용함으로써 방전시 지터(Zitter)를 줄임과 아울러 높은 콘트라스비를 달성할 수 있다.
도 6은 본 발명의 제3 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동파형을 나타낸다. 도 6은 도 5의 제2 실시예와 비교하여 주사/서스테인전극(Y)의 어드레스기간에 인가되는 스캔펄스(SP)를 상승 램프파형(RP)의 피크전압(Vr)을 기준으로 부극성 전압을 인가하는 것을 특징으로 한다.
셋업기간에는 모든 주사/서스테인전극들(Y)에 서스테인전압레벨(Vs)보다 높은 피크전압(Vr)까지 상승하는 상승 램프파형(RP)이 동시에 인가된다. 이 상승 램프파형(RP)에 의해 전 화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다.
셋업기간 후에 벽전하 저감을 위한 어떠한 동작없이 바로 어드레스 방전을 위한 어드레스기간이 시작된다.
어드레스기간에는 부극성 스캔펄스(SP)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 어드레스기간에 공통서스테인전극(Z)은 서스테인전압(Vs)과 같은 레벨의 바이어스전압(Zdc)을 유지한다. 부극성 스캔펄스(SP)는 해당 데이터펄스(DP)와 동기되게 상승 램프파형(RP)의 피크전압(Vr)을 기준으로 스캔홀드전압(Vsh)까지 떨어져 소정 폭만큼 유지하도록 구성된다. 이 때, 스캔홀드전압(Vsh)은 서스테인전압(Vs)보다 낮은 전압을 가짐과 아울러 서스테인전압(Vs)과 작은 전압 차이를 유지한다. 이는 스캔홀드전압(Vsh)과 공통서스테인전극(Z)에 인가되는 바이어스전압(Zdc)과의 차이를 매우 작게 유지하여 스캔펄스(SP)가 인가되는 시점에서 벽전하에 의한 자가-소거방전을 방지함과 아울러 어드레스 방전시 공통서스테인전극(Z)에 셋업시 형성되었던 양의 벽전하를 변화시키지 않기 위해서이다. 만약, 공통서스테인전극(Z)에 형성되었던 양의 벽전하가 어드레스 방전에 의하여 변화된다면 서스테인펄스(SUSP)가 인가될 경우 서스테인 방전이 실패할 확률이 있기 때문이다. 또한, 본 발명에서는 상승 램프파형(RP)의 피크전압(Vr)과 상기 피크전압(Vr)을 스캔펄스(SP)의 기준전압으로 사용되는 전압 크기를 잘 조절하여 공통서스테인전극(Z)과 오방전이 일어나지 않도록 해야 한다.
스캔펄스(SP)와 데이터펄스(DP)의 전압차와 셋업기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 이 때, 데이터펄스(DP)는 셀 내에 형성된 벽전하량과 높은 스캔전압에 의해 낮은 데이터 전압을 유지하게 된다.
상기에서와 같이 PDP의 어드레스 구동을 실시할 경우 선택되어진 셀은 선택적 소거 구동 방식에 의해 어드레스 방전시 벽전하의 변화에 의해 서스테인 방전시 꺼진 셀로 유지가 되며, 선택되어지지 않은 셀은 벽전하가 그대로 유지되고 있으므로 서스테인 방전시 켜진 셀로 유지가 된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 서스테인기간의 첫 서스테인펄스(SUSP1)는 어드레스기간에 인가된 직류 바이어스 전압을 연장하여 사용한다. 즉, 어드레스기간이 끝난 후 공통서스테인전극(Z)에 인가되는 전압을 그라운드 레벨까지 낮추지 않고 그대로 유지하고 주사/서스테인전극(Y)에 인가된 전압만 그라운드 레벨까지 낮추어 서스테인 방전을 시작한다. 이 때, 주사/서스테인전극(Y)에 인가되는 파형은 여러 단계로 나누어 그라운드 레벨까지 낮추어 줄 수 있다.
어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSPz,SUSPy)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어나게 된다. 마지막으로, 서스테인 방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(EP)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
상기에서와 같은 구동방법에 따라 본 발명에 따른 PDP는 블랙 휘도를 감소시키고 초기화기간에 사용되는 시간도 절약하여 서스테인기간에 사용되는 시간을 충분히 확보할 수 있다. 또한, 본 발명에 따른 PDP는 셋업기간에 생성된 많은 벽전하를 어드레스 방전시 직접 이용함으로써 방전시 지터(Zitter)를 줄임과 아울러 높은 콘트라스비를 달성할 수 있다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 각 서브필드의 셋다운기간을 제거하고 선택적 소거방식에 의한 어드레싱을 수행한다. 이로 인하여, 본 발명에 따른 PDP의 구동방법은 블랙 휘도를 저감시키고 서스테인 방전 시간을 늘일 수 있다. 또한, 본 발명에 따른 PDP는 셋다운기간의 제거에 따른 벽전하를 저감시키지 아니하고 어드레스 방전함으로써 방전 지연과 지터를 줄여 고속 구동을 가능하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.
도 4는 본 발명의 제1 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.
도 6은 본 발명의 제3 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체 30Y : 주사/서스테인전극
30Z : 공통서스테인전극

Claims (9)

  1. 제1 내지 제3 전극을 구비한 방전셀들을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 제1 전극에 상승 기울기의 램프파형을 공급하여 셋업방전을 발생시키는 초기화 단계와,
    상기 제1 전극에 서스테인전압보다 높은 스캔기준전압을 공급하고, 그 스캔기준전압을 기준으로 스캔펄스를 공급함과 동시에 상기 제3 전극에 상기 스캔펄스와 동기되게 데이터펄스를 공급하여 선택적 소거 어드레스 방전을 발생시키는 어드레스 단계와;
    상기 제1 및 제2 전극에 교번적으로 서스테인전압펄스를 공급하여 상기 선택적 소거 어드레스 방전이 발생된 방전셀은 꺼진 상태를 유지하고, 나머지 방전셀은 서스테인 방전으로 켜진 상태를 유지하게 하는 서스테인 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 스캔기준전압은 상기 램프파형의 피크전압과, 그 피크전압과 상기 서스테인전압 사이의 전압 중 어느 하나의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 스캔펄스는 상기 스캔기준전압을 기준으로 서스테인전압보다 낮은 스캔홀드전압까지 떨어지는 부극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1 항에 있어서,
    상기 어드레스 단계는
    상기 제2 전극에 정극성 바이어스 전압을 인가하여 유지하게 하는 단계를 추가로 포함하고,
    상기 스캔홀드전압이 인가될 때 자가-소거 방전을 방지하도록, 상기 스캔홀드전압은 상기 바이어스 전압과 작은 전압차를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1 항에 있어서,
    상기 바이어스 전압은 상기 서스테인전압과 같은 레벨인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4 항에 있어서,
    상기 서스테인 방전은
    상기 제1 전극의 전압을 그라운드 레벨로 낮추고 상기 제2 전극에 상기 서스테인전압펄스를 인가하여 개시된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6 항에 있어서,
    상기 서스테인 방전의 개시를 위하여 제2 전극에 인가된 서스테인전압펄스는 상기 어드레스 단계에서 인가된 바이어스전압이 유지된 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 7 항에 있어서,
    상기 서스테인 방전의 개시를 위하여 상기 제2 전극에 서스테인전압펄스가 인가될 때 상기 제1 전극에는 상기 스캔기준전압으로부터 상기 그라운드 레벨까지 다단계로 떨어지는 전압이 공급된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 1 항에 있어서,
    상기 셋업방전하는 단계는
    상기 제1 전극에 상기 서스테인전압보다 높은 피크전압까지 상승하는 램프파형을 인가하는 단계와,
    상기 상승 램프파형에 의해 모든 방전셀들 내에 초기화 방전을 일으키는 단계와,
    상기 초기화 방전에 의해 상기 모든 방전셀들 내에 벽전하를 생성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2002-0040881A 2002-07-12 2002-07-12 플라즈마 디스플레이 패널의 구동방법 KR100480169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040881A KR100480169B1 (ko) 2002-07-12 2002-07-12 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040881A KR100480169B1 (ko) 2002-07-12 2002-07-12 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040006575A KR20040006575A (ko) 2004-01-24
KR100480169B1 true KR100480169B1 (ko) 2005-04-06

Family

ID=37316451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0040881A KR100480169B1 (ko) 2002-07-12 2002-07-12 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100480169B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644833B1 (ko) * 2004-12-31 2006-11-14 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887245A (ja) * 1994-09-20 1996-04-02 Nec Corp プラズマディスプレイパネルの駆動方法
KR20010029069A (ko) * 1999-09-29 2001-04-06 구자홍 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치
KR20010049115A (ko) * 1999-11-30 2001-06-15 김영남 플라즈마 디스플레이 패널의 구동방법
KR20010073684A (ko) * 2000-01-19 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20020075717A (ko) * 2001-03-26 2002-10-05 엘지전자주식회사 선택적 반전 어드레스 방식을 이용한 플라즈마 디스플레이패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887245A (ja) * 1994-09-20 1996-04-02 Nec Corp プラズマディスプレイパネルの駆動方法
KR20010029069A (ko) * 1999-09-29 2001-04-06 구자홍 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치
KR20010049115A (ko) * 1999-11-30 2001-06-15 김영남 플라즈마 디스플레이 패널의 구동방법
KR20010073684A (ko) * 2000-01-19 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20020075717A (ko) * 2001-03-26 2002-10-05 엘지전자주식회사 선택적 반전 어드레스 방식을 이용한 플라즈마 디스플레이패널의 구동방법

Also Published As

Publication number Publication date
KR20040006575A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
JP4719449B2 (ja) プラズマディスプレイパネルの駆動方法
KR100524310B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030075337A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489278B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493974B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100585528B1 (ko) 플라즈마 디스플레이 패널 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee