KR20030054954A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20030054954A
KR20030054954A KR1020010085388A KR20010085388A KR20030054954A KR 20030054954 A KR20030054954 A KR 20030054954A KR 1020010085388 A KR1020010085388 A KR 1020010085388A KR 20010085388 A KR20010085388 A KR 20010085388A KR 20030054954 A KR20030054954 A KR 20030054954A
Authority
KR
South Korea
Prior art keywords
sustain
discharge
period
address
electrode
Prior art date
Application number
KR1020010085388A
Other languages
English (en)
Inventor
곽종운
김태형
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020010085388A priority Critical patent/KR20030054954A/ko
Publication of KR20030054954A publication Critical patent/KR20030054954A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

본 발명은 서스테인마진을 높임과 아울러 오방전을 방지하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 어드레스기간에 어드레스방전을 일으켜 셀을 선택하는 단계와, 서스테인기간에 선택된 셀에 대하여 서스테인방전을 일으키는 단계와, 어드레스기간과 서스테인기간 사이에 약방전을 일으키는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 서스테인마진을 높임과 아울러 오방전을 방지하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 그 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를구현하는 서스테인기간으로 나뉘어진다. 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다시 나뉘어진다.
256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8) 또는 그 이상의 서브필드들로 나누어지게 된다. 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 여기서, 서스테인기간은 실질적인 표시기간으로서 휘도에 가장 큰 영향을 끼친다.
도 3은 종래의 PDP 구동파형을 나타낸다.
도 3에 있어서, Y는 주사/서스테인전극을 나타내며, Z는 공통서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다.
도 3을 참조하면, 종래의 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성의 스캔펄스(scan)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 주사/서스테인전극(Y) 상에 정극성(+)의 벽전하가 형성되며 서스테인전극(Z)과 어드레스전극(X) 상에 부극성(-)의 벽전하가 형성된다.
한편, 셋다운기간과 어드레스기간 동안에 공통서스테인전극들(Z)에는 정극성 직류전압이 공급된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를소거시키게 된다.
그런데 종래의 PDP는 선택된 셀에 대하여 서스테인방전을 일으키는 서스테인전압을 크게 하여 서스테인 동작을 안정화시키는 경우에 어드레스전압이 인가되지 않은 비선택 셀에서 오방전이 일어나는 문제점이 있다. 이를 상세히 하면, 어드레스방전에 의해 선택된 셀은 어드레스방전에 의해 주사/서스테인전극(Y)에 정극성의 벽전하가 형성되고 공통서스테인전극(Z) 상에 부극성의 벽전하가 형성된다. 이에 비하여, 어드레스기간 동안 데이터전압이 비인가되어 어드레스방전이 일어나지 않은 비선택 셀은 어드레스방전이 일어난 셀에 비하여 작지만 불필요하게 많은 양의 벽전하가 초기화기간 이후로 남게 된다. 그 결과, 서스테인의 동작 마진을 높이기 위하여 서스테인펄스(SUS)의 서스테인전압을 높이게 되면 비선택 셀에서 오방전이 일어나게 되는 문제점이 있다. 예를 들어, 종래의 PDP는 서스테인의 전압마진을 높이기 위하여 서스테인펄스의 전압을 170[V]에서 190[V]로 높이는 경우에 170[V]에 190[V]로 높아질 때 비선택 셀에서 오방전이 일어나게 된다.
따라서, 본 발명의 목적은 서스테인마진을 높임과 아울러 오방전을 방지하도록 한 PDP의 구동방법을 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 3은 종래의 플라즈마 디스플레이 패널을 구동하기 위한 구동 파형을 나타내는 파형도이다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 비선택 셀에서의 벽전하 변화를 도식적으로 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체 30Y : 주사/서스테인전극
30Z : 공통서스테인전극
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은어드레스기간에 어드레스방전을 일으켜 셀을 선택하는 단계와, 서스테인기간에 선택된 셀에 대하여 서스테인방전을 일으키는 단계와, 어드레스기간과 서스테인기간 사이에 약방전을 일으키는 단계를 포함한다.
본 발명의 실시예에 따른 PDP의 구동방법은 약방전에 의해 어드레스기간에 선택된 셀 이외의 비선택 셀 내에 잔류하는 벽전하가 소거되는 것을 특징으로 한다.
상기 약방전을 일으키는 단계는 스캔전압이 순차적으로 인가된 후에 서스테인전압이 인가되는 스캔전극에 부극성의 소거펄스를 인가하는 단계와, 상기 스캔전극과 함께 쌍을 이루며 상기 스캔전극과 교대로 서스테인전압이 인가되는 공통서스테인전극에 정극성의 소거펄스를 인가하는 단계를 포함한다.
상기 소거펄스의 펄스폭은 1μs 내외인 것을 특징으로 한다.
상기 소거펄스의 전압은 170∼190V 인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 서스테인방전이 개시되기 전에 약방전을 일으킴으로써 불필요한 벽전하를 소거하기 위한 소폭의 약방전펄스(WCerase)를 인가하게 된다.
먼저, 초기화기간의 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 초기화기간의 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성의 스캔펄스(scan)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 주사/서스테인전극(Y) 상에 정극성(+)의 벽전하가 형성되며 서스테인전극(Z)과 어드레스전극(X) 상에 부극성(-)의 벽전하가 형성된다.
한편, 셋다운기간과 어드레스기간 동안에 공통서스테인전극들(Z)에는 정극성 직류전압이 공급된다.
어드레스기간과 서스테인기간 사이에는 비선택 셀 내에서 불필요한 벽전하를 소거시키는 약방전기간이 존재하게 된다.
약방전기간에는 먼저, 주사/서스테인전극들(Y)에 부극성의약방전펄스(WCerase)가 인가된 후, 공통서스테인전극들(Z)에 정극성의 약방전펄스(WCerase)가 인가되어 셀 내에 미약한 방전을 일으킨다. 그러면 어드레스기간에 어드레스방전이 일어나지 않은 셀 즉, 비선택 셀 내의 불필요한 벽전하가 소거된다. 다시 말하여, 서스테인기간에 인가되는 서스테인전압에 의해 오방전을 유발하는 비선택 셀의 벽전하들이 소거된다. 이 약방전펄스(WCerase)는 전압레벨이 서스테인기간에 공급되는 서스테인전압과 동일하거나 유사하게 170∼190[V] 정도이며, 그 펄스폭은 1[μs] 내외로 설정된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
약방전 기간의 전후에 비선택셀 내에서의 벽전하 변화를 도식적으로 나타내면 도 5와 같다.
도 5를 참조하면, 어드레스기간 전에 발생된 초기화방전에 의해 비선택셀에는 벽전하가 쌓이게 된다. 이 때, 주사/서스테인전극(Y) 상에는 부극성의 벽전하가 쌓이게 되고 공통서스테인전극(Z) 상에는 정극성의 벽전하가 쌓이게 되며, (a)및 (b)에 나타낸 바와 같이 어드레스전압이 인가되지 않는 비선택셀에서 어드레스기간과 약방전을 일으키는 약방전펄스(WCerase)가 공급되기 전까지 그대로 남게 된다. 약방전기간의 초기에 부극성의 약방전펄스(WCerase)가 주사/서스테인전극(Y)에 인가되면 (c)에 나타낸 바와 같이 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 미약한 방전이 일어난 후에 주사/서스테인전극(Y) 상에 소수의 정극성 벽전하가 남게 되고 공통서스테인전극(Z)에 소수의 부극성 벽전하가 남게 된다. 이어서, 정극성의 약방전펄스(WCerase)가 공통서스테인전극(Z)에 인가되면, 미약한 방전이 일어난 후에 이전과 반대의 벽전하 상태 즉, 주사/서스테인전극(Y) 상에 소수의 부극성 벽전하가 남게 되고 공통서스테인전극(Z)에 소수의 정극성 벽전하가 남게 된다. 따라서, 약방전기간에 일어나는 약방전에 의해 어드레스전압이 인가되지 않은 비선택셀에서는 서스테인펄스의 전압을 안정되게 높이는 경우에도 오방전이 일어나지 않게 된다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 서스테인펄스의 전압을 높여 서스테인방전을 안정화시킬 수 있음은 물론, 서스테인기간 전에 서스테인전극쌍에 약방전을 일으키는 소거펄스를 인가함으로써 비선택 셀 내에 잔류하는 불필요한 방전을 소거시킨 후에 서스테인기간으로 진입하게 된다. 그 결과, 본 발명에 따른 PDP의 구동방법은 서스테인전압의 마진을 향상시킴과 아울러 서스테인전압이 인가될 때 비선택 셀 내에서 일어나는 오방전을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 어드레스기간에 어드레스방전을 일으켜 셀을 선택하는 단계와,
    서스테인기간에 선택된 셀에 대하여 서스테인방전을 일으키는 단계와,
    상기 어드레스기간과 상기 서스테인기간 사이에 약방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 약방전에 의해 상기 어드레스기간에 선택된 셀 이외의 비선택 셀 내에 잔류하는 벽전하가 소거되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 약방전을 일으키는 단계는,
    스캔전압이 순차적으로 인가된 후에 서스테인전압이 인가되는 스캔전극에 부극성의 소거펄스를 인가하는 단계와,
    상기 스캔전극과 함께 쌍을 이루며 상기 스캔전극과 교대로 서스테인전압이 인가되는 공통서스테인전극에 정극성의 소거펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 소거펄스의 펄스폭은 1μs 내외인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 3 항에 있어서,
    상기 소거펄스의 전압은 170∼190V 인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020010085388A 2001-12-26 2001-12-26 플라즈마 디스플레이 패널의 구동방법 KR20030054954A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085388A KR20030054954A (ko) 2001-12-26 2001-12-26 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085388A KR20030054954A (ko) 2001-12-26 2001-12-26 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20030054954A true KR20030054954A (ko) 2003-07-02

Family

ID=32213668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085388A KR20030054954A (ko) 2001-12-26 2001-12-26 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20030054954A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475161B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100486911B1 (ko) * 2002-05-31 2005-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100493614B1 (ko) * 2002-04-04 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143422A (ja) * 1997-11-12 1999-05-28 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
KR20000003386A (ko) * 1998-06-27 2000-01-15 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20000067706A (ko) * 1999-04-30 2000-11-25 구자홍 플라즈마표시장치 구동방법
JP2001228821A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143422A (ja) * 1997-11-12 1999-05-28 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
KR20000003386A (ko) * 1998-06-27 2000-01-15 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20000067706A (ko) * 1999-04-30 2000-11-25 구자홍 플라즈마표시장치 구동방법
JP2001228821A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475161B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) * 2002-04-04 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100486911B1 (ko) * 2002-05-31 2005-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치

Similar Documents

Publication Publication Date Title
KR20030079488A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030083362A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533729B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100525738B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060067278A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100585528B1 (ko) 플라즈마 디스플레이 패널 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041014

Effective date: 20060529

Free format text: TRIAL NUMBER: 2004101004792; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041014

Effective date: 20060529