KR100493614B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100493614B1
KR100493614B1 KR10-2002-0018543A KR20020018543A KR100493614B1 KR 100493614 B1 KR100493614 B1 KR 100493614B1 KR 20020018543 A KR20020018543 A KR 20020018543A KR 100493614 B1 KR100493614 B1 KR 100493614B1
Authority
KR
South Korea
Prior art keywords
address
discharge
period
sustain electrode
sustain
Prior art date
Application number
KR10-2002-0018543A
Other languages
English (en)
Other versions
KR20030079485A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0018543A priority Critical patent/KR100493614B1/ko
Publication of KR20030079485A publication Critical patent/KR20030079485A/ko
Application granted granted Critical
Publication of KR100493614B1 publication Critical patent/KR100493614B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 안정된 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과, 상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과, 상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과, 상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며, 상기 어드레스 강화기간 동안 상기 주사/서스테인전극에 부극성 전압의 강화펄스를 공급하고 상기 공통서스테인전극에 기저전압을 공급한다.

Description

플라즈마 디스플레이 패널의 구동방법{DRIVING METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 안정된 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다.
주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다.
예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3에 있어서, Y는 주사/서스테인전극을 나타내며, Z는 공통서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다.
하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 공통서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
이와 같은 종래의 PDP의 셋업기간에는 주사/서스테인전극(Y)에는 정극성의 전압이 공급되고 공통서스테인전극(Z)에는 부극성의 전압이 공급된다. 따라서, 셋업기간에 주사/서스테인전극(Y)에는 부극성의 벽전하가 형성되며 공통서스테인전극(Z)에는 정극성의 벽전하가 형성된다. 셋다운 기간에는 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성의 전압에서 떨어지는 하강 램프파형(Ramp-down)이 인가되고, 이에 따라 과도하고 불균형하게 형성된 불요 벽전하가 소거되어 셀 내의 벽전하는 일정량으로 줄어들게 된다.
이어서, 어드레스 기간에 주사/서스테인전극(Y)에는 부극성의 전압이 인가되고 공통서스테인전극(Z)에는 정극성의 전압이 인가된다. 또한, 어드레스전극(X)에는 데이터전압이 인가된다. 이때, 방전셀에서는 어드레스 방전이 일어난다. 이를 도 5를 참조하여 상세히 설명하면, 먼저 셋다운 기간에 부극성의 벽전하가 형성된 주사/서스테인전극(Y)에 부극성의 전압이 인가된다. 또한, 셋다운 기간에 정극성의 벽전하가 형성된 어드레스전극(X)에 정극성의 전압이 인가된다.
이때, 주사/서스테인전극(Y)에 형성된 부극성의 벽전하와 외부에서 공급된 부극성의 전압값이 합쳐지고, 어드레스전극(X)에 형성된 정극성의 벽전하와 외부에서 공급된 정극성이 전압값이 합쳐지게 된다. 따라서, 주사/서스테인전극(Y)과 어드레스전극(X)간에 높은 전압차가 발생되고, 이에 따라 주사/서스테인전극(Y)과 어드레스전극(X)간에 어드레스 방전이 발생된다. 어드레스 방전이 발생되면 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성되고, 어드레스전극(X)에는 부극성의 벽전하가 형성된다.
다시 말하여, 어드레스 방전이 발생된 방전셀들에 포함된 전극들(X,Y,Z)에는 셋다운 기간에 형성된 벽전하들과 반대 극성을 가지는 벽전하들이 형성된다. 그리고, 어드레스 방전이 발생되지 않은 방전셀들에 포함된 전극들(X,Y,Z)은 셋다운 기간에 형성된 벽전하를 유지한다.
이어서, 서스테인 기간에 주사/서스테인전극(Y)에는 정극성의 전압이 인가된다. 어드레스 방전에 발생된 방전셀에 포함되어 있는 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성되어 있다. 따라서, 외부로부터 공급되는 정극성의 전압과 자신에게 형성되어 있는 벽전하의 전압값이 합쳐져 서스테인 방전이 일어나게 된다.
한편, 어드레스 방전이 발생되지 않은 방전셀에 포함되어 있는 주사/서스테인전극(Y)에는 부극성의 벽전하가 형성되어 있다. 따라서, 외부로부터 공급되는 정극성의 전압과 자신에게 형성되어 있는 벽전하가 서로 반대극성을 갖기 때문에 서스테인 방전이 일어나지 않는다.
이와같은 종래의 PDP는 어드레스기간에 충분한 벽전하가 형성되어야만 안정된 서스테인 방전을 일으킬 수 있다. 이와 같이 어드레스기간에 충분한 벽전하를 형성하기 위해서는 높은 구동전압을 공급해야 한다. 하지만, 높은 구동전압을 공급하기 위해서는 고전압용 드라이버가 사용되어야 하기 때문에 제조비용이 상승하는 단점이 있다. 또한, 어드레스기간에 높은 구동전압을 공급하게 되면 강한 어드레스 방전이 일어나게 되고, 이에 따라 콘트라스트가 저하되는 단점이 있다. 따라서, 종래의 PDP에서는 어드레스기간에 형성시킬 수 있는 벽전하의 양에 한계가 있다.
이와 같이 어드레스기간에 충분한 벽전하가 형성되지 않으면 서스테인기간에 충분한 서스테인 방전을 일으킬 수 없다. 실제로, 첫번째 서스테인펄스가 공급될 때 대부분의 방전셀에서 서스테인방전이 일어나지 않는다. 다시 말하여, 적어도 2개 이상의 서스테인펄스가 공급되어야만 안정된 서스테인 방전이 일어나게 된다. 따라서, 종래의 PDP에서는 낮은 계조를 가지는 화상을 표시하기 곤란했다. 또한, 어드레스방전이 발생된 방전셀들에서도 서스테인방전이 발생되지 않는 문제점이 나타나고 있다.
따라서, 본 발명의 목적은 안정된 서스테인 방전을 일으킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과, 상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과, 상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과, 상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며, 상기 어드레스 강화기간 동안 상기 주사/서스테인전극에 부극성 전압의 강화펄스를 공급하고 상기 공통서스테인전극에 기저전압을 공급한다. 상기 부극성의 강화펄스는 전압이 상기 기저전압으로부터 부극성의 제 1전압값까지 점진적으로 낮아진다. 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과, 상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과, 상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과, 상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며, 상기 어드레스 강화기간 동안 상기 공통서스테인전극에 정극성 전압의 강화펄스를 공급하고 상기 주사/서스테인전극에 기저전압을 공급한다. 상기 강화펄스는 전압이 상기 기저전압으로부터 정극성의 제 1전압값까지 점진적으로 증가한다. 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 각각의 서브필드는, 방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과, 상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과, 상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과, 상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며, 상기 어드레스 강화기간 동안 상기 주사/서스테인전극에 정극성 전압의 강화펄스가 공급되고 상기 공통서스테인전극에 기저전압보다 높은 정극성 전압이 공급된다. 상기 강화펄스는 전압이 정극성 전압의 제 1전압값으로부터 상기 기저전압까지 점진적으로 낮아진다. 상기 강화펄스의 전압은 상기 공통서스테인전극에 공급되는 정극성 전압보다 낮다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 6에 있어서, Y는 주사/서스테인전극을 나타내며, Z는 공통서스테인전극을 나타내는다. 그리고, X는 어드레스전극을 나타낸다.
도 6을 참조하면, 본 발명의 제 1실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 벽전하를 강화시키기 위한 어드레스 강화기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다.
하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 공통서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
어드레스 강화기간에는 부극성의 강화펄스(STP)가 주사/서스테인전극들(Y)에 공통적으로 인가된다. 어드레스 강화기간에 공통서스테인전극(Z)은 강화펄스(STP)의 전압보다 높은 전압(기저전위)을 유지한다. 주사/서스테인전극들(Y)에 부극성의 강화펄스(STP)가 공급되면 어드레스방전이 발생된 방전셀내에 형성된 벽전하들이 강화된다. 이와 같은, 강화펄스(STP)의 전압레벨은 스캔펄스(Scan)의 전압레벨보다 낮게 설정된다. 다시 말하여, 강화펄스(STP)는 기저전위로부터 소정 부극성의 전압까지 서서히 낮아지게 된다.
서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 공통서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
이와 같은 본 발명의 PDP의 셋업기간에는 주사/서스테인전극(Y)에는 정극성의 전압이 공급되고 공통서스테인전극(Z)에는 상대적인 부극성의 전압이 공급된다. 따라서, 초기화기간에 주사/서스테인전극(Y)에는 도 9와 같이 부극성의 벽전하가 형성되며 공통서스테인전극(Z)에는 정극성의 벽전하가 형성된다. 셋다운 기간에는 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성의 전압에서 떨어지는 하강 램프파형(Ramp-down)이 인가되고, 이에 따라 과도하고 불균형하게 형성된 불요 벽전하가 소거되어 셀 내의 벽전하는 일정량으로 줄어들게 된다.
이어서, 어드레스 기간에 주사/서스테인전극(Y)에는 부극성의 전압이 인가되고 공통서스테인전극(Z)에는 정극성의 전압이 인가된다. 또한, 어드레스전극(X)에는 정극성의 데이터전압이 인가된다. 이때, 방전셀에서는 어드레스 방전이 일어난다. 상세히 설명하면, 어드레스 기간에 주사/서스테인전극(Y)에 공급된 부극성의 전압은 초기화기간에 형성된 부극성의 벽전하와 그 전압값이 합쳐지고, 어드레스전극(X)에 공급된 데이터전압은 초기화기간에 형성된 정극성의 벽전하와 그 전압값이 합쳐진다.
따라서, 주사/서스테인전극(Y)과 어드레스전극(X)간에 높은 전압차가 발생되고, 이에 따라 주사/서스테인전극(Y)과 어드레스전극(X)간에 어드레스 방전이 발생된다. 어드레스 방전이 발생되면 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성되고 어드레스전극(X)에는 부극성의 벽전하가 형성된다.
다시 말하여, 어드레스 방전이 발생된 방전셀들에 포함된 전극들(X,Y,Z)에는 셋다운 기간에 형성된 벽전하들과 반대 극성을 가지는 벽전하들이 형성된다. 그리고, 어드레스 방전이 발생되지 않은 방전셀들에 포함된 전극들(X,Y,Z)은 도 10과 같이 셋 다운 기간에 형성된 벽전하를 유지한다.
이어서 어드레스 강화기간에 주사/서스테인전극(Y)에는 부극성의 강화펄스(STP)가 공급된다. 부극성의 강화펄스(STP)는 기저전위로부터 소정 부극성의 전압까지 서서히 낮아지게 된다. 어드레스 강화기간에 공통서스테인전극(Z)은 기저전위를 유지한다. 즉, 어드레스 강화기간에 주사/서스테인전극(Y)의 전압은 공통서스테인전극(Z)의 전압보다 낮게 설정된다. 따라서, 방전셀내의 정극성의 전하들은 주사/서스테인전극(Y)으로 공급되어 주사/서스테인전극(Y)에 형성된 정극성의 벽전하들이 증가한다. 한편, 공통서스테인전극(Z)은 주사/서스테인전극(Y)보다 상대적으로 높은 전위가 공급되기 때문에 공통서스테인전극(Z)에 형성된 부극성의 벽전하들이 증가하게 된다.
이어서, 서스테인 기간에 주사/서스테인전극(Y)에는 정극성의 전압이 인가된다. 어드레스 방전에 발생된 방전셀에 포함되어 있는 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성되어 있다. 따라서, 외부로부터 공급되는 정극성의 전압과 자신에게 형성되어 있는 벽전하의 전압값이 합쳐져 서스테인 방전이 일어나게 된다. 한편, 본 발명에서는 어드레스 강화기간동안 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 형성된 변전하양이 증가하기 때문에(즉, 변전압이 증가한다.) 첫번째 서스테인 펄스(sus) 공급시점부터 안정된 서스테인 방전을 일이킬 수 있다.
이와 반대로, 어드레스 방전이 발생되지 않은 방전셀들은 셋다운 기간에 형성된 벽전하들을 유지한다. 즉, 어드레스 방전셀이 발생되지 않은 방전셀에 포함되어 있는 주사/서스테인전극(Y)에는 부극성의 벽전하가 형성됨과 아울러 공통서스테인전극(Z)에는 정극성의 벽전하가 형성된다.
이후, 어드레스 강화기간에 주사/서스테인전극(Y)에는 부극성의 강화펄스(STP)가 공급된다. 부극성의 강화펄스(STP)는 기저전위로부터 소정 부극성의 전압까지 서서히 낮아지게 된다. 어드레스 강화기간에 공통서스테인전극(Z)은 기저전위를 유지한다. 즉, 어드레스 강화기간에 주사/서스테인전극(Y)의 전압은 공통서스테인전극(Z)의 전압보다 낮게 설정된다. 따라서, 방전셀내의 정극성의 전하들은 주사/서스테인전극(Y)으로 공급되고, 이에 따라 주사/서스테인전극(Y)에 형성된 부극성의 벽전하 양이 감소하게 된다. 또한, 공통서스테인전극(Z)은 주사/서스테인전극(Y)보다 상대적으로 높은 전위가 공급되기 때문에 정극성의 벽전하 양이 감소하게 된다.
다시 말하여, 어드레스 방전이 발생되지 않은 방전셀들에 형성된 벽전하들은 어드레스 강화기간에 그 양이 줄어들게 된다. 따라서, 서스테인 기간에 오방전이 발생되는 것을 방지할 수 있다.
도 7은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 7을 참조하면, 본 발명의 제 2실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 벽전하를 강화시키기 위한 어드레스 강화기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
이와 같은 본 발명의 제 2실시예의 초기화기간, 어드레스 기간 및 서스테인 기간에 공급되는 파형 및 동작과정은 본 발명의 제 1실시예의 그것과 동일하다. 따라서, 초기화기간, 어드레스기간 및 서스테인기간에 대한 상세한 설명은 생략하기로 한다.
본 발명의 제 2실시예에 의한 어드레스 강화기간에는 정극성의 강화펄스(STP)가 주사/서스테인전극들(Y)에 공통적으로 인가됨과 아울러 정극성의 전압이 공통/서스테인전극들(Z)에 인가된다. 주사/서스테인전극들(Y)에 인가되는 강화펄스(STP)는 소정의 전압으로부터 기저전압까지 서서히 낮아진다. 이때, 강화펄스(STP)의 전압레벨은 공통/서스테인전극들(Z)에 공급되는 정극성 전압의 전압레벨보다 낮게 설정된다.
다시 말하여, 주사/서스테인전극들(Y)에는 공통/서스테인전극들(Z)보다 낮은 전압, 즉 상대적인 부극성의 전압이 인가되게 된다. 이와 같은 전압이 주사/서스테인전극들(Y)에 인가되면 도 9와 같이 어드레스방전이 발생된 방전셀들에 포함되어 있는 주사/서스테인전극들(Y)에 형성되어 있는 정극성의 벽전하들이 증가하게 된다. 또한, 주사/서스테인전극들(Y)보다 상대적으로 높은 전압을 공급받은 공통서스테인전극들(Z)에 형성되어 있는 부극성의 벽전하들이 증가하게 된다.
상세히 설명하면, 어드레스 방전이 발생된 방전셀의 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성됨과 아울러 공통서스테인전극(Z)에는 부극성의 벽전하가 형성된다. 따라서, 주사/서스테인전극(Y)에 정극성의 강화펄스(STP)가 공급되고, 공통서스테인전극(Z)에 강화펄스(STP)보다 높은 전압값을 가지는 정극성의 전압이 공급되면 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 형성된 벽전하들이 증가하게 된다. 다시 말하여, 방전셀내의 정극성의 전하들은 상대적으로 낮은 전위를 가지는 주사/서스테인전극(Y)으로 공급되고, 방전셀내의 부극성의 전하들은 상대적으로 높은 전위를 가지는 공통서스테인전극(Z)으로 공급되게 된다.
한편, 어드레스 방전이 발생되지 않은 방전셀의 주사/서스테인전극(Y)에는 부극성의 벽전하가 형성됨과 아울러 공통서스테인전극(Z)에는 정극성의 벽전하가 형성된다. 어드레스 강화기간에 주사/서스테인전극(Y)에는 정극성의 전하가 공급되고, 공통서스테인전극(Z)에는 부극성의 전하가 공급된다. 따라서, 어드레스 방전이 발생되지 않은 방전셀의 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 형성된 벽전하들은 그 양이 감소하게 된다.
도 8은 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 8을 참조하면, 본 발명의 제 3실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 벽전하를 강화시키기 위한 어드레스 강화기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
이와 같은 본 발명의 제 3실시예의 초기화기간, 어드레스 기간 및 서스테인 기간에 공급되는 파형 및 동작과정은 본 발명의 제 1실시예의 그것과 동일하다. 따라서, 초기화기간, 어드레스기간 및 서스테인기간에 대한 상세한 설명은 생략하기로 한다.
본 발명의 제 3실시예에 의한 어드레스 강화기간에 공통서스테인전극들(Z)에는 정극성의 강화펄스(STP)가 공급됨과 아울러 주사/서스테인전극들(Y)에는 기저전위가 공급된다. 공통서스테인전극들(Z)에 공급되는 정극성의 강화펄스(STP)는 소정의 전압으로부터 기저전압까지 서서히 낮아진다.
어드레스 강화기간에 공통서스테인전극들(Z)에 정극성의 강화펄스(STP)가 공급되면 공통서스테인전극들(Z)의 전압값은 주사/서스테인전극들(Y)보다 높게 설정된다. 즉, 주사/서스테인전극들(Y)은 공통서스테인전극들(Z)에 비하여 상대적인 부극성의 전위를 갖게된다. 따라서, 어드레스 방전이 발생된 방전셀들에 포함된 주사/서스테인전극들(Y) 및 공통서스테인전극들(Z)에 형성된 벽전하들이 강화된다.
상세히 설명하면, 어드레스 방전이 발생된 방전셀의 주사/서스테인전극(Y)에는 정극성의 벽전하가 형성됨과 아울러 공통서스테인전극(Z)에는 부극성의 벽전하가 형성된다. 이후, 어드레스 강화기간에 공통서스테인전극(Z)에 정극성의 강화펄스(STP)가 공급되면 방전셀내의 부극성의 전하들이 공통서스테인전극(Z)으로 공급되어 공통서스테인전극(Z)에 형성된 부극성의 벽전하들이 강화된다. 마찬가지로, 상대적으로 부극성의 전하를 가지는 주사/서스테인전극(Y)으로 정극성의 전하들이 공급되어 주사/서스테인전극(Z)에 형성된 부극성의 벽전하들이 강화된다.
한편, 어드레스 방전이 발생되지 않은 방전셀의 주사/서스테인전극(Y)에는 부극성의 벽전하가 형성됨과 아울러 공통서스테인전극(Z)에는 정극성의 벽전하가 형성된다. 어드레스 강화기간에 주사/서스테인전극(Y)에는 정극성의 전하가 공급되고, 공통서스테인전극(Z)에는 부극성의 전하가 공급된다. 따라서, 어드레스 방전이 발생되지 않은 방전셀의 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 형성된 벽전하들은 그 양이 감소하게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 어드레스 방전이 발생된 방전셀에 형성된 벽전하를 강화시키기 위한 어드레스 강화기간을 추가함으로써 안정된 서스테인 방전을 일으킬 수 있다. 또한, 어드레스 강화기간에는 어드레스 방전에 발생되지 않은 방전셀에 형성된 벽전하 양을 감소시킴으로써 서스테인 오방전을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임에 포함되어 있는 서브필드를 나타내는 도면.
도 3은 도 2에 도시되어 있는 서브필드동안 각각의 전극에 인가되는 구동파형을 나타내는 파형도.
도 4는 도 2에 도시된 초기화기간 동안 전극들에 형성되는 벽전하들을 나타내는 도면.
도 5는 어드레스 방전이 발생되었을 때 전극들에 형성되는 벽전하들을 나타내는 도면
도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 7은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 8은 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 9는 어드레스 강화기간에 어드레스 방전이 발생된 방전셀들에 형성된 벽전하들의 증가를 나타내는 도면.
도 10는 어드레스 강화기간에 어드레스 방전이 발생되지 않은 방전셀들에 형성된 벽전하들의 감소를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30Y : 주사/서스테인전극
30Z : 공통서스테인전극

Claims (10)

  1. 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과,
    상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과,
    상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과,
    상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며,
    상기 어드레스 강화기간 동안 상기 주사/서스테인전극에 부극성 전압의 강화펄스를 공급하고 상기 공통서스테인전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 부극성의 강화펄스는 전압이 상기 기저전압으로부터 부극성의 제 1전압값까지 점진적으로 낮아지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과,
    상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과,
    상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과,
    상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며,
    상기 어드레스 강화기간 동안 상기 공통서스테인전극에 정극성 전압의 강화펄스를 공급하고 상기 주사/서스테인전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6항에 있어서,
    상기 강화펄스는 전압이 상기 기저전압으로부터 정극성의 제 1전압값까지 점진적으로 증가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 상부기판에 형성된 주사/서스테인전극 및 공통서스테인전극을 구비하며 다수의 서브필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    방전셀에 균일한 벽전하를 형성시키기 위한 초기화기간과,
    상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과,
    상기 어드레스 방전이 일어난 방전셀에 형성된 벽전하들을 강화시키기 위한 어드레스 강화기간과,
    상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하며,
    상기 어드레스 강화기간 동안 상기 주사/서스테인전극에 정극성 전압의 강화펄스를 공급하고 상기 공통서스테인전극에 기저전압보다 높은 정극성 전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8항에 있어서,
    상기 강화펄스는 전압이 정극성 전압의 제 1전압값으로부터 상기 기저전압까지 점진적으로 낮아지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제 8항에 있어서,
    상기 강화펄스의 전압은 상기 공통서스테인전극에 공급되는 정극성 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2002-0018543A 2002-04-04 2002-04-04 플라즈마 디스플레이 패널의 구동방법 KR100493614B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0018543A KR100493614B1 (ko) 2002-04-04 2002-04-04 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0018543A KR100493614B1 (ko) 2002-04-04 2002-04-04 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20030079485A KR20030079485A (ko) 2003-10-10
KR100493614B1 true KR100493614B1 (ko) 2005-06-10

Family

ID=32377848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018543A KR100493614B1 (ko) 2002-04-04 2002-04-04 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100493614B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458569B1 (ko) 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100510184B1 (ko) * 2002-11-01 2005-08-26 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100877191B1 (ko) * 2007-03-20 2009-01-09 엘지전자 주식회사 플라즈마 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327505A (ja) * 1998-05-20 1999-11-26 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2002014650A (ja) * 2000-06-28 2002-01-18 Nec Corp Ａｃ型プラズマディスプレイ駆動方法
JP2003066900A (ja) * 2001-08-24 2003-03-05 Sony Corp プラズマ表示装置及びその駆動方法
KR20030054954A (ko) * 2001-12-26 2003-07-02 주식회사 엘지이아이 플라즈마 디스플레이 패널의 구동방법
KR20030079488A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327505A (ja) * 1998-05-20 1999-11-26 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2002014650A (ja) * 2000-06-28 2002-01-18 Nec Corp Ａｃ型プラズマディスプレイ駆動方法
JP2003066900A (ja) * 2001-08-24 2003-03-05 Sony Corp プラズマ表示装置及びその駆動方法
KR20030054954A (ko) * 2001-12-26 2003-07-02 주식회사 엘지이아이 플라즈마 디스플레이 패널의 구동방법
KR20030079488A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20030079485A (ko) 2003-10-10

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524310B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551124B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100477601B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100640053B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533729B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee